KR20220001568A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20220001568A
KR20220001568A KR1020200079717A KR20200079717A KR20220001568A KR 20220001568 A KR20220001568 A KR 20220001568A KR 1020200079717 A KR1020200079717 A KR 1020200079717A KR 20200079717 A KR20200079717 A KR 20200079717A KR 20220001568 A KR20220001568 A KR 20220001568A
Authority
KR
South Korea
Prior art keywords
wiring
layers
layer
circuit board
printed circuit
Prior art date
Application number
KR1020200079717A
Other languages
English (en)
Inventor
정주환
이승은
김용훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200079717A priority Critical patent/KR20220001568A/ko
Priority to US17/213,890 priority patent/US11521922B2/en
Priority to CN202110690918.3A priority patent/CN113873742A/zh
Publication of KR20220001568A publication Critical patent/KR20220001568A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 제1절연층 및 제1배선층을 포함하는 제1배선구조체, 제2절연층 및 제2배선층을 포함하는 제2배선구조체, 및 제3절연층 및 상기 제3절연층 및 제3배선층을 포함하는 제3배선구조체를 포함하며, 상기 제1 내지 제3배선구조체가 순차적으로 적층되며, 상기 제2배선층 중 적어도 일부가 미세피치를 갖는 매립패턴을 포함하는 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 개시는 인쇄회로기판, 예를 들면, 전자부품 실장용 패키지 기판으로 이용될 수 있는 인쇄회로기판에 관한 것이다.
세트(Set)의 고사양화 및 HBM(High Bandwidth Memory) 채용으로 인터포저(Interposer) 시장이 성장하고 있다. 현재는 인터포저의 재료로 실리콘이 주류를 이루고 있다. 예를 들면, 인터포저를 이용하는 반도체 패키지의 경우, 실리콘 인터포저 상에 다이를 표면 실장시키고, 몰딩재로 몰딩하여 제조하고 있다.
한편, 최근 세트의 고사양화에 의하여 HBM의 수가 기존에 비하여 확대됨으로 인하여 인터포저도 고성능화 되고 있으며, 이로 인하여 공정 난이도가 상승하고, 수율이 저하되는 이슈가 하이 리스크(High risk)로 대두되고 있다.
본 개시의 여러 목적 중 하나는 용이하게 미세회로 패턴을 구현할 수 있는 인쇄회로기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 미세회로 패턴과 절연재 사이의 충분한 밀착력을 확보할 수 있는 인쇄회로기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 실리콘 인터포저를 대체할 수 있는 인쇄회로기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 다층 배선기판의 일측에 별도의 미세회로 공정을 통하여 제조한 미세회로 기판을 부착시키는 방법으로 미세회로 패턴을 포함하는 인쇄회로기판을 제공하는 것이다.
예를 들면, 본 개시에서 제안하는 일례에 따른 인쇄회로기판은, 복수의 제1절연층 및 복수의 제1배선층을 포함하는 제1배선구조체; 상기 제1배선구조체 상에 배치되며, 복수의 제2절연층 및 복수의 제2배선층을 포함하는 제2배선구조체; 및 상기 제2배선구조체 상에 배치되며, 제3절연층 및 상기 제3절연층 상에 배치된 제3배선층을 포함하는 제3배선구조체; 를 포함하며, 상기 복수의 제2배선층 중 적어도 하나의 적어도 일부는 상기 복수의 제1배선층 및 상기 제3배선층 대비 상대적으로 미세피치를 가지며, 상기 복수의 제1배선층 중 어느 하나 및 상기 제3배선층은 제1배선비아를 통하여 각각의 적어도 일부가 서로 연결되며, 상기 제1배선비아는 상기 복수의 제1절연층 중 적어도 하나, 상기 복수의 제2절연층, 및 상기 제3절연층을 관통하는 것일 수 있다.
예를 들면, 본 개시에서 제안하는 일례에 따른 인쇄회로기판은, 복수의 제1절연층 및 복수의 제1배선층을 포함하는 제1배선구조체; 상기 제1배선구조체의 상측에 배치되며, 한층 이상의 제2절연층 및 한층 이상의 제2배선층을 포함하는 제2배선구조체; 및 상기 제2배선구조체의 상측에 배치되며, 제3절연층 및 상기 제3절연층 상에 배치된 제3배선층을 포함하는 제3배선구조체; 를 포함하며, 상기 한층 이상의 제2배선층 중 최상측에 배치된 제2배선층은 상기 한층 이상의 제2절연층 중 최상측에 배치된 제2절연층의 상측에 매립되고, 상기 최상측에 배치된 제2배선층의 상면은 상기 제3절연층과 접하며, 상기 최상측에 배치된 제2배선층에 포함된 도체층의 수는 상기 제3배선층에 포함된 도체층의 수보다 적은 것일 수도 있다.
본 개시의 여러 효과 중 하나로서 용이하게 미세회로 패턴을 구현할 수 있는 인쇄회로기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 하나로서 미세회로 패턴과 절연재 사이의 충분한 밀착력을 확보할 수 있는 인쇄회로기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 하나로서 실리콘 인터포저를 대체할 수 있는 인쇄회로기판을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4 내지 도 6은 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정 단면도다.
도 7은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific integrated circuit) 등의 로직 칩 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이러한 칩 외에도 기타 다른 형태의 칩 관련부품이 포함될 수도 있다. 또한, 이들 칩 관련부품이 서로 조합될 수도 있다. 칩 관련부품(1020)은 상술한 칩을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 조합되어 패키지 형태로 제공될 수도 있다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 조합되어 패키지 형태로 제공될 수도 있다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140) 등이 내부에 수용되어 있다. 부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 부품 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 한편, 부품 패키지(1121)는 다층 인쇄회로기판 상에 복수의 전자부품이 표면실장 형태로 배치된 것일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 일례에 따른 인쇄회로기판(500A)은 복수의 제1절연층(111, 112, 113, 114)과 복수의 제1배선층(121, 122, 123)을 포함하는 제1배선구조체(100), 복수의 제2절연층(211, 212)과 복수의 제2배선층(221, 222)을 포함하는 제2배선구조체(200), 및 제3절연층(311)과 제3배선층(321)을 포함하는 제3배선구조체(300)를 포함한다. 제1 내지 제3배선구조체(100, 200, 300)는 순차적으로 적층된다. 필요에 따라서, 제1 내지 제3배선구조체(100, 200, 300)를 포함하는 적층체의 상측 및 하측에 제1 및 제2패시베이션층(410, 420)이 각각 배치될 수 있다.
한편, 상술한 바와 같이 최근 세트의 고사양화에 의하여 HBM의 수가 기존에 비하여 확대됨으로 인하여 실리콘 인터포저도 고성능화 되고 있으며, 이로 인하여 공정 난이도가 상승하고, 수율이 저하되는 이슈가 발생하고 있으며, 또한 가격 역시 비싸지는 문제점이 있다. 이와 관련하여, 실리콘 인터포저를 대체하는 방안으로, FCBGA(Flip Chip Ball Grid Array) 기판 내에 미세회로를 형성하여 패키지 기판으로 이용하는 것을 고려해볼 수 있다. 다만, FCBGA 기판에서의 미세회로 기술은 필연적으로 SAP(Semi Additive Process) 공법을 이용해야 하는데, 이 경우 패턴 하부의 시드층을 에칭할 때 언더 컷(under cut)이 발생할 수 있으며, 언더 컷은 패턴과 절연재 사이의 밀착력을 저하시킬 수 있다. 따라서, 원하는 수준의 미세피치를 갖는 미세회로 패턴을 형성하는 것에 한계가 있다.
반면, 일례에 따른 인쇄회로기판(500A)은 제2배선구조체(200)가 후술하는 공정에서와 같이 ETS(Embedded Trace Substrate) 공법을 이용하여 별도로 제조된 후 상하 반전 형태로 제1배선구조체(100)에 부착된, 미세회로 패턴을 포함하는 미세회로 기판일 수 있다. 예를 들면, 복수의 제2배선층(221, 222) 중 최상측에 배치된 제2배선층(221)은 복수의 제1배선층(121, 122, 123) 및 제3배선층(321) 대비 상대적으로 미세피치(fine pitch)를 갖는 미세회로 패턴을 포함할 수 있다. 여기서, 상대적으로 미세피치를 갖는다는 것은 해당 배선층에 포함된 배선패턴들 사이의 간격이 비교 대상이 되는 배선층에 포함된 배선패턴들 사이의 간격보다 상대적으로 더 미세하여, 배선 밀도가 상대적으로 더 높은 것을 의미한다. 따라서, 실리콘 인터포저를 대체할 수 있다. 또한, 미세회로 패턴을 형성할 때 상술한 언더 컷의 문제가 발생하지 않는바, 결과적으로 밀착력 저하의 문제 없이 보다 용이하게 원하는 수준의 미세피치를 갖는 미세회로 패턴을 형성할 수 있다.
한편, 이러한 관점에서, 복수의 제2배선층(221, 222) 중 최상측에 배치된 제2배선층(221)은 복수의 제2절연층(211, 212) 중 최상측에 배치된 제2절연층(211)의 상측에 매립되어 상면이 제3절연층(311)과 접할 수 있다. 또한, 최상측에 배치된 제2배선층(221)에 포함된 도체층(P1)의 수는 복수의 제2배선층(221, 222) 중 다른 어느 하나의 제2배선층(222)에 포함된 도체층(S2, P2)의 수, 그리고 제3배선층(321)에 포함된 도체층(S3, P3)의 수보다 적을 수 있다. 예를 들면, 최상측에 배치된 제2배선층(221)은 시드층이 없이 하나의 도체층(P1)을 포함할 수 있다. 또한, 최상측에 배치된 제2배선층(221)의 상면은 최상측에 배치된 제2절연층(211)의 상면과 단차를 가질 수 있다. 이러한 단차에 의하여 최상측에 배치된 제2절연층(211)의 상측에 리세스 영역(r)이 제공될 수 있으며, 리세스 영역(r)은 제3절연층(311)에 의하여 적어도 일부가 채워질 수 있다.
또한, 이러한 관점에서, 복수의 제1배선층(121, 122, 123) 중 최상측에 배치된 제1배선층(123) 및 제3배선층(132)은 복수의 제1절연층(111, 112, 113, 114) 중 최상측에 배치된 제1절연층(114)과 복수의 제2절연층(211, 212)과 제3절연층(311)을 일괄 관통하는 제1배선비아(V1)를 통하여 각각의 적어도 일부가 서로 연결될 수 있다. 또한, 복수의 제2배선층(221, 222) 중 최하측에 배치된 제2배선층(222) 및 제3배선층(321)은 복수의 제2절연층(211, 212) 중 최상측에 배치된 제2절연층(211) 및 제3절연층(311)을 일괄 관통하는 제2배선비아(V2)를 통하여 각각의 적어도 일부가 서로 연결될 수 있다. 즉, 복수의 절연층을 관통하는 배선비아(V1, V2)를 통하여 상하 전기적 연결 경로가 제공될 수 있다.
또한, 이러한 관점에서, 복수의 제2배선층(221, 222) 중 최상측에 배치된 제2배선층(221) 및 제3배선층(321)은 제3절연층(311)을 관통하는 제3배선비아(V3)를 통하여 각각의 적어도 일부가 서로 연결될 수 있다. 또한, 복수의 제2배선층(221, 222)은 복수의 제2절연층(211, 212) 중 최상측에 배치된 제2절연층(211)을 관통하는 제4배선비아(V4)를 통하여 각각의 적어도 일부가 서로 연결될 수 있다. 이때, 제3 및 제4배선비아(V3, V3)는 서로 반대 방향으로 테이퍼진 측면을 가질 수 있다. 즉, 제2배선구조체(200)는 미세피치를 갖는 매립패턴인 제2배선층(221)이 최상측에 배치되도록 상하 반전되어 제1배선구조체(100) 상에 배치되는바, 제2배선구조체(200) 내부에 형성된 제4배선비아(V4)는 제2배선구조체(200)의 배치 후에 형성되는 제3배선비아(V3), 보다 구체적으로는 제1 내지 제3배선비아(V1, V2, V3)와 반대 방향의 테이퍼 형상을 가질 수 있다.
이하, 도면을 참조하여 일례에 따른 인쇄회로기판(500A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
제1배선구조체(100)는 복수의 제1절연층(111, 112, 113, 114)과 복수의 제1배선층(121, 122, 123)을 포함한다. 제1배선구조체(100)는 코어 타입(Cored-type)의 기판 구조를 가질 수 있다. 따라서, 제2 및 제3배선구조체(200, 300)보다 두꺼울 수 있다. 예를 들면, 제1배선구조체(100)는 복수의 제1절연층(111, 112, 113, 114)이 상대적으로 두꺼운 코어층(111), 코어층(111)의 하측에 배치된 복수의 제1빌드업층(112), 및 코어층(111)의 상측에 배치된 복수의 제2빌드업층(113, 114)을 포함할 수 있다. 복수의 제1빌드업층(112)과 복수의 제2빌드업층(113, 114)의 층 수는 동일할 수 있으며, 따라서 제1배선구조체(100)는 대칭 구조를 가질 수 있다. 또한, 제1배선구조체(100)는 복수의 제1배선층(121, 122, 123)이 코어층(111)의 양면에 배치된 코어 배선층(121), 복수의 제1빌드업층(112) 상에 및/또는 내에 배치된 복수의 제1빌드업 배선층(122), 및 복수의 제2빌드업층(113, 114) 상에 및/또는 내에 배치된 복수의 제2빌드업 배선층(123)을 포함할 수 있다. 복수의 제1 및 제2빌드업층(112, 113, 114)과 복수의 제1 및 제2빌드업 배선층(122, 123)의 층수는 특별히 한정되지 않으며, 도면에서보다 많을 수도 적을 수도 있다.
코어층(111)과 복수의 제1 및 제2빌드업 절연층(112, 113, 114)의 재료로는 절연물질이 사용될 수 있으며, 절연물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지, 그리고 이들 수지에 실리카 등의 무기필러 및/또는 유리섬유 등의 보강재가 포함된 것을 이용할 수 있다. 예를 들면, 코어층(111)의 재료로는 동박적층판(CCL: Copper Clad Laminate)의 절연재가 이용될 수 있다. 또한, 복수의 제1 및 제2빌드업 절연층(112, 113, 114)의 재료로는 프리프레그(prepreg)가 이용될 수 있다. 복수의 제2빌드업 절연층(113, 114) 중 최상측에 배치된 제2빌드업 절연층(114), 즉 복수의 제1절연층(111, 112, 113, 114) 중 최상측에 배치된 제1절연층(114)은 복수의 제2절연층(211, 212) 중 최하측에 배치된 제2절연층(212)과 서로 접할 수 있다. 밀착력 확보의 관점에서 복수의 제2빌드업 절연층(113, 114) 중 최상측에 배치된 제2빌드업 절연층(114)의 재료로 ABF(Ajinomoto Build-up Film)가 이용될 수 있다. 또한, 최상측에 배치된 제2빌드업 절연층(114), 즉 최상측에 배치된 제1절연층(114)과 최하측에 배치된 제2절연층(212) 사이의 경계에는 별도의 배선층이 배치되지 않을 수 있다.
코어 배선층(121)과 복수의 제1 및 제2빌드업 배선층(122, 123)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 코어 배선층(121)과 복수의 제1 및 제2빌드업 배선층(122, 123)은 각각 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴 및 파워 패턴을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 이들 패턴은 각각 라인(line), 플레인(plane), 또는 패드(pad) 형태를 가질 수 있다. 코어 배선층(121)과 복수의 제1 및 제2빌드업 배선층(122, 123)은 각각 AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 특정 층은 동박을 더 포함할 수도 있다.
제2배선구조체(200)는 복수의 제2절연층(211, 212)과 복수의 제2배선층(221, 222)을 포함한다. 제2배선구조체(200)는 코어리스 타입(Coreless-type)의 기판 구조를 가질 수 있다. 따라서, 제1배선구조체(100)보다 얇을 수 있다. 다만, 제3배선구조체(300)보다는 두꺼울 수 있다. 예를 들면, 제2배선구조체(200)는 복수의 제2절연층(211, 212)이 실질적으로 동일한 두께를 갖는 빌드업층일 수 있다. 또한, 제2배선구조체(200)는 복수의 제2배선층(221, 222) 중 최상측에 배치된 제2배선층(221)이 복수의 제2절연층(211, 212) 중 최상측에 배치된 제2절연층(211)의 상측에 매립되어 제3절연층(311)과 접하는, 미세피치를 갖는 매립패턴일 수 있다. 복수의 제2절연층(211, 212)과 복수의 제2배선층(221, 222)의 층수는 특별히 한정되지 않으며, 도면에서보다 많을 수 있고, 각각 하나의 층만 가질 수도 있다.
복수의 제2절연층(211, 212)의 재료로는 절연물질이 사용될 수 있으며, 절연물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지, 그리고 이들 수지에 실리카 등의 무기필러 및/또는 유리섬유 등의 보강재가 포함된 것을 이용할 수 있다. 예를 들면, 복수의 제2절연층(211, 212)의 재료로는 프리프레그, ABF 등이 이용될 수 있다. 이와 같이, 일례에 따른 인쇄회로기판(500A)은 감광성 재료인 PID(Photo Image-able Dielectric) 등의 신규 자재를 이용하지 않고도 미세회로 패턴을 형성할 수 있다는 장점을 가질 수 있다.
복수의 제2배선층(221, 222)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 복수의 제2배선층(221, 222)은 각각 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인, 플레인, 또는 패드 형태를 가질 수 있다. 최상측에 배치된 제2배선층(221)은 상술한 바와 같이 ETS 공법에 따른 도금 공정으로 형성될 수 있으며, 그 결과 상술한 바와 같이 시드층이 없는 하나의 도체층(P1) 만을 포함할 수 있다. 나머지 제2배선층(222)은 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층(S2)과 이러한 시드층(S2)을 기초로 형성되는 전해 도금층인 금속층(P2)을 포함할 수 있다. 즉, 나머지 제2배선층(222)은 시드층(S2)을 포함하는 복수의 도체층(S2, P2)을 포함할 수 있다. 필요에 따라서, 나머지 제2배선층(222)은 프라이머 동박을 더 포함할 수도 있다.
제3배선구조체(300)는 제3절연층(311)과 제3배선층(321)을 포함한다. 제3배선구조체(300)는 제2배선구조체(200)를 제1배선구조체(100)에 부착한 후 인쇄회로기판(500A)의 상측에 전자부품의 실장을 위한 최외층을 제공하기 위하여 형성될 수 있다. 제3배선구조체(300)는, 필요에 따라서, 제3절연층(311)과 제3배선층(321)이 각각 복수의 층으로 구성될 수도 있다.
제3절연층(311)의 재료로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지, 그리고 이들 수지에 실리카 등의 무기필러 및/또는 유리섬유 등의 보강재가 포함된 절연재료를 이용할 수 있다. 예를 들면, 제3절연층(311)의 재료로는 프리프레그, ABF 등이 이용될 수 있다.
제3배선층(321)의 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 이용할 수 있다. 제3배선층(321)도 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인, 플레인, 또는 패드 형태를 가질 수 있다. 제3배선층(321)은 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층(S3)과 이러한 시드층(S3)을 기초로 형성되는 전해 도금층인 금속층(P3)을 포함할 수 있다. 즉, 제3배선층(321)은 시드층(S3)을 포함하는 복수의 도체층(S3, P3)을 포함할 수 있다. 필요에 따라서, 나머지 제3배선층(321)은 프라이머 동박을 더 포함할 수도 있다.
제1배선비아(V1)는 최상측에 배치된 제1배선층(123) 및 제3배선층(132) 각각의 적어도 일부를 서로 연결한다. 제1배선비아(V1)는 최상측에 배치된 제1절연층(114)과 복수의 제2절연층(211, 212)과 제3절연층(311)을 일괄 관통한다. 제1배선비아(V1)의 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 이용할 수 있다. 제1배선비아(V1)는 복수 개일 수 있으며, 설계 디자인에 따라서 신호용 접속비아, 그라운드용 접속비아, 파워용 접속비아 등을 포함할 수 있다. 제1배선비아(V1)는 금속 물질로 완전히 충전될 수 있으며, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 제1배선비아(V1)는 상면의 폭이 하면의 폭보다 넓은 테이퍼 형상을 가질 수 있다. 제1배선비아(V1)는 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 필요에 따라서는, 프라이머 동박을 더 포함할 수도 있다.
제2배선비아(V2)는 최하측에 배치된 제2배선층(222) 및 제3배선층(321) 각각의 적어도 일부를 서로 연결한다. 제2배선비아(V2)는 최상측에 배치된 제2절연층(211) 및 제3절연층(311)을 일괄 관통한다. 제2배선비아(V2)의 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 이용할 수 있다. 제2배선비아(V2)는 복수 개일 수 있으며, 설계 디자인에 따라서 신호용 접속비아, 그라운드용 접속비아, 파워용 접속비아 등을 포함할 수 있다. 제2배선비아(V2)는 금속 물질로 완전히 충전될 수 있으며, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 제2배선비아(V2)는 상면의 폭이 하면의 폭보다 넓은 테이퍼 형상을 가질 수 있다. 제2배선비아(V2)는 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 필요시, 프라이머 동박을 더 포함할 수도 있다.
제3배선비아(V3)는 최상측에 배치된 제2배선층(221) 및 제3배선층(321) 각각의 적어도 일부를 서로 연결한다. 제3배선비아(V3)는 제3절연층(311)을 관통한다. 제3배선비아(V3)의 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 이용할 수 있다. 제3배선비아(V3)는 복수 개일 수 있으며, 설계 디자인에 따라서 신호용 접속비아, 그라운드용 접속비아, 파워용 접속비아 등을 포함할 수 있다. 제3배선비아(V3)는 금속 물질로 완전히 충전될 수 있으며, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 제3배선비아(V3)는 상면의 폭이 하면의 폭보다 넓은 테이퍼 형상을 가질 수 있다. 제3배선비아(V3)는 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 필요에 따라서는, 프라이머 동박을 더 포함할 수도 있다.
제4배선비아(V4)는 서로 다른 층에 배치된 복수의 제2배선층(221) 각각의 적어도 일부를 서로 연결한다. 제4배선비아(V4)는 최상측에 배치된 제2절연층(211)을 관통한다. 제4배선비아(V4)의 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 이용할 수 있다. 제4배선비아(V4)는 복수 개일 수 있으며, 설계 디자인에 따라서 신호용 접속비아, 그라운드용 접속비아, 파워용 접속비아 등을 포함할 수 있다. 제3배선비아(V3)는 금속 물질로 완전히 충전될 수 있으며, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 제4배선비아(V4)는 하면의 폭이 상면의 폭보다 넓은 테이퍼 형상을 가질 수 있다. 제4배선비아(V4)는 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 필요에 따라서는, 프라이머 동박을 더 포함할 수도 있다.
제5배선비아(V5)는 코어층(111)을 관통하여 서로 다른 층에 배치된 복수의 코어 배선층(121) 각각의 적어도 일부를 서로 연결한다. 제5배선비아(V5)는 상대적으로 큰 높이를 가질 수 있으며, PTH(Plated Through Hole) 형태일 수 있다. 이러한 관점에서, 제5배선비아(V5)는 관통홀의 벽면에 도금된 도금층(V5a)과 도금층(V5a) 사이를 채우는 충전재(V5b)를 포함할 수 있다. 도금층(V5a)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 포함할 수 있고, 충전재(V5b)는 플러깅 잉크(plugging ink)를 포함할 수 있다. 제5배선비아(V5)는 복수 개일 수 있으며, 설계 디자인에 따라서 신호용 접속비아, 그라운드용 접속비아, 파워용 접속비아 등을 포함할 수 있다. 도금층(V5a)은 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 필요시, 프라이머 동박을 더 포함할 수 있다.
제6배선비아(V6)는 복수의 제1빌드업 절연층(112)를 각각 관통하여 서로 다른 층에 배치된 복수의 제1빌드업 배선층(122) 각각의 적어도 일부를 서로 연결한다. 또한, 하측에 배치된 코어 배선층(121)과 최상측에 배치된 제1빌드업 배선층(122) 각각의 적어도 일부를 서로 연결한다. 제6배선비아(V6)는 복수 층으로 제공될 수 있다. 또한, 각각의 층에는 복수의 제6배선비아(V6)가 제공될 수 있다. 제6배선비아(V6)의 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 이용할 수 있다. 제6배선비아(V6)는 설계 디자인에 따라서 신호용 접속비아, 그라운드용 접속비아, 파워용 접속비아 등을 포함할 수 있다. 제6배선비아(V6)는 금속 물질로 완전히 충전될 수 있으며, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 제6배선비아(V6)는 하면의 폭이 상면의 폭보다 넓은 테이퍼 형상을 가질 수 있다. 제6배선비아(V6)는 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 필요시, 프라이머 동박을 더 포함할 수 있다.
제7배선비아(V7)는 복수의 제2빌드업 절연층(113, 114) 중 일부(113, 114)를 각각 관통하여 서로 다른 층에 배치된 복수의 제2빌드업 배선층(123) 각각의 적어도 일부를 서로 연결한다. 또한, 상측에 배치된 코어 배선층(121)과 최하측에 배치된 제2빌드업 배선층(123) 각각의 적어도 일부를 서로 연결한다. 제7배선비아(V7)는 복수 층으로 제공될 수 있다. 또한, 각각의 층에는 복수의 제7배선비아(V7)가 제공될 수 있다. 제7배선비아(V7)의 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 이용할 수 있다. 제7배선비아(V7)는 설계 디자인에 따라서 신호용 접속비아, 그라운드용 접속비아, 파워용 접속비아 등을 포함할 수 있다. 제7배선비아(V7)는 금속 물질로 완전히 충전될 수 있으며, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 제7배선비아(V7)는 상면의 폭이 하면의 폭보다 넓은 테이퍼 형상을 가질 수 있다. 제7배선비아(V7)는 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 필요시, 프라이머 동박을 더 포함할 수 있다.
제1패시베이션층(410)은 제1배선구조체(100)의 하측에 배치되어 최하측에 배치된 제1배선층(122)의 적어도 일부를 덮는다. 제2패시베이션층(420)은 제3배선구조체(300)의 상측에 배치되어 제3배선층(321)의 적어도 일부를 덮는다. 그 결과, 외부의 물리적 화학적 손상 등으로부터 이들을 보호할 수 있다. 제1 및 제2패시베이션층(410, 420)의 재료는 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합된 재료, 예를 들면, ABF가 사용될 수 있으나, 이에 한정되는 것은 아니며, 감광성 재료를 포함하는 SR(Solder Resist)가 사용될 수도 있다. 필요에 따라서, 제1 및 제2패시베이션층(410, 420)은 최하측에 배치된 제1배선층(122) 및 제3배선층(321) 각각의 적어도 일부를 노출시키는 개구를 가질 수 있다.
도 4 내지 도 6은 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정 단면도다.
도 4를 참조하면, 코어층(111)로 이용 가능한 동박적층판(CCL) 등을 준비한다. 또한, 코어층(111)에 기계적 드릴 등을 이용하여 관통홀을 가공한 후 도금 공정과 플러깅 공정으로 관통홀을 채워 제5배선비아(V5)를 형성한다. 또한, 도금 공정으로 코어층(111)의 양면에 코어 배선층(121, 122)을 형성한다. 다음으로, 코어층(111)의 양측에 복수의 제1 및 제2빌드업 절연층(112, 113, 114)을 적층한다. 각 층의 적층 과정에서, 레이저 가공 등으로 비아홀을 형성하고, 도금 공정으로 채워 제6 및 제7배선비아(V6, V7)를 형성하며, 또한 도금 공정으로 복수의 제1 및 제2빌드업 배선층(122, 123)을 형성한다. 이러한 과정을 통하여, 제5 내지 제7배선비아(V5, V6, V7)가 형성된 제1배선구조체(100)를 준비한다.
도 5를 참조하면, 양면에 복수의 금속박(M1, M2)이 형성된 캐리어(700)를 준비한다. 그 후, 최외측의 금속박(M2)을 시드층으로 이용하여 도금 공정으로 매립패턴인 하측의 제2배선층(221)을 형성하고, 하측의 제2절연층(211)으로 덮는다. 그 후, 레이저 가공 등으로 비아홀을 형성하고, 도금 공정으로 채워 제4배선비아(V4)를 형성하며, 또한 도금 공정으로 상측의 제2배선층(222)을 형성하고, 사측의 제2절연층(212)으로 덮는다. 이와 같이, 매립패턴인 하측의 제2배선층(221)은 별도로 시드층을 형성할 필요가 없는바, 언더 컷 등에 의한 문제를 방지할 수 있다. 다음으로, 복수의 금속박(M1, M2)을 분리하는 방법으로, 캐리어(700)로부터 제조된 적층체를 분리한다. 복수의 금속박(M1, M2) 사이에는 이형층이 배치되어 분리가 보다 용이할 수 있다. 그 후, 적층체에 남아있는 금속박(M1)을 에칭 등으로 제거한다. 따라서, 매립패턴인 하측의 제2배선층(221)은 최종 구조에서도 시드층을 갖지 않을 수 있다. 이 과정에서 상술한 리세스 영역(r)이 형성될 수 있다. 이러한 과정을 통하여, 제4배선비아(V4)가 형성된 제2배선구조체(200)를 준비한다.
도 6을 참조하면, 제1배선구조체(100) 상에 제2배선구조체(200)를 부착한다. 구체적으로, 매립패턴인 하측의 제2배선층(221)이 상측에 배치되도록 제2배선구조체(200)를 반전하여 제1배선구조체(100)의 상측에 적층한다. 다음으로, 제2배선구조체(200) 상에 제3절연층(311)을 빌드업 하고, 레이저 가공 등으로 비아홀을 형성하고, 도금 공정으로 채워 제1 내지 제3배선비아(V1, V2, V3)를 형성하며, 또한 도금 공정으로 제3배선층(321)을 형성한다. 이러한 과정을 통하여, 제1 내지 제3배선비아(V1, V2, V3)가 형성된 제1배선구조체(100)를 추가로 형성한다.
일련의 과정을 통하여 상술한 일례에 따른 인쇄회로기판(500A)이 제조될 수 있으며, 그 외에 다른 내용은 상술한 바와 동일한바, 자세한 설명은 생략한다.
도 7은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 인쇄회로기판(500B)은 제1 및 제2패시베이션층(410, 420)의 개구 상에 각각 배치된 제1 및 제2전기연결금속(415, 425)을 더 포함한다. 또한, 다른 일례에 따른 인쇄회로기판(500B)은 제2패시베이션층(420) 상에 제2전기연결금속(425)을 통하여 표면실장 배치된 복수의 전자부품(441, 442)을 더 포함한다. 복수의 전자부품(441, 442)은 각각 제2전기연결금속(425)을 통하여 제3배선층(321)의 적어도 일부와 연결될 수 있으며, 미세회로를 갖는 복수의 제2배선층(221, 222)을 통하어 서로 전기적으로 연결될 수 있다.
제1 및 제2전기연결금속(415, 425)은 구리(Cu)보다 융점이 낮은 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다. 예를 들면, 제1 및 제2전기연결금속(415, 425)은 각각 솔더(solder)로 형성될 수 있으나, 이에 한정되는 것은 아니다. 제1 및 제2전기연결금속(415, 425)은 각각 랜드(land), 볼(ball), 핀(pin) 등일 수 있으며, 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 기둥(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
복수의 전자부품(441, 442)은 능동소자 및/또는 수동소자를 포함할 수 있다. 능동소자는 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC) 형태의 반도체칩일 수 있다. 반도체칩은 로직 칩, 메모리 칩 등일 수 있다. 로직 칩은 CPU, GPU 등이거나, CPU, GPU 중 적어도 하나를 포함하는 AP 이거나, 또는 아날로그-디지털 컨버터, ASIC 등이거나, 또는 지금까지 나열한 것들의 특정 조합을 포함하는 칩 세트일 수 있다. 메모리 칩은 HBM 등의 스택 메모리일 수 있다. 수동소자는 칩 타입의 수동부품일 수 있으며, 예를 들면, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC, EMI 필터, MLCC 등일 수 있다.
그 외에 다른 내용은 상술한 바와 동일한바, 자세한 설명은 생략한다.
본 개시에서 측부, 측면 등의 표현은 편의상 도면을 기준으로 좌/우 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등의 표현은 편의상 도면을 기준으로 위 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였으며, 하측, 하부, 하면 등은 편의상 아래 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였다. 더불어, 측부, 상측, 상부, 하측, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아니며, 상/하의 개념 등은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (16)

  1. 복수의 제1절연층 및 복수의 제1배선층을 포함하는 제1배선구조체;
    상기 제1배선구조체 상에 배치되며, 복수의 제2절연층 및 복수의 제2배선층을 포함하는 제2배선구조체; 및
    상기 제2배선구조체 상에 배치되며, 제3절연층 및 상기 제3절연층 상에 배치된 제3배선층을 포함하는 제3배선구조체; 를 포함하며,
    상기 복수의 제2배선층 중 적어도 하나의 적어도 일부는 상기 복수의 제1배선층 및 상기 제3배선층 대비 상대적으로 미세피치를 가지며,
    상기 복수의 제1배선층 중 어느 하나 및 상기 제3배선층은 제1배선비아를 통하여 각각의 적어도 일부가 서로 연결되며,
    상기 제1배선비아는 상기 복수의 제1절연층 중 적어도 하나, 상기 복수의 제2절연층, 및 상기 제3절연층을 관통하는,
    인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 복수의 제2배선층 중 어느 하나 및 상기 제3배선층은 제2배선비아를 통하여 각각의 적어도 일부가 서로 연결되며,
    상기 제2배선비아는 상기 복수의 제2절연층 중 적어도 하나, 및 상기 제3절연층을 관통하는,
    인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 복수의 제2배선층 중 다른 하나 및 상기 제3배선층은 제3배선비아를 통하여 각각의 적어도 일부가 서로 연결되며,
    상기 제3배선비아는 상기 제3절연층을 관통하는,
    인쇄회로기판.
  4. 제 3 항에 있어서,
    상기 복수의 제2배선층 중 어느 하나 및 다른 하나는 제4배선비아를 통하여 각각의 적어도 일부가 서로 연결되며,
    상기 제4배선비아는 상기 복수의 제2절연층 중 적어도 하나를 관통하며,
    상기 제3 및 제4배선비아는 서로 반대 방향으로 테이퍼진 측면을 갖는,
    인쇄회로기판.
  5. 제 1 항에 있어서,
    상기 제1배선구조체는 상기 제2배선구조체보다 두꺼우며,
    상기 제2배선구조체는 상기 제3배선구조체보다 두꺼운,
    인쇄회로기판.
  6. 제 5 항에 있어서,
    상기 제1배선구조체는 코어 타입의 기판 구조를 가지며,
    상기 제2배선구조체는 코어리스 타입의 기판 구조를 갖는,
    인쇄회로기판.
  7. 복수의 제1절연층 및 복수의 제1배선층을 포함하는 제1배선구조체;
    상기 제1배선구조체의 상측에 배치되며, 한층 이상의 제2절연층 및 한층 이상의 제2배선층을 포함하는 제2배선구조체; 및
    상기 제2배선구조체의 상측에 배치되며, 제3절연층 및 상기 제3절연층 상에 배치된 제3배선층을 포함하는 제3배선구조체; 를 포함하며,
    상기 한층 이상의 제2배선층 중 최상측에 배치된 제2배선층은 상기 한층 이상의 제2절연층 중 최상측에 배치된 제2절연층의 상측에 매립되고,
    상기 최상측에 배치된 제2배선층의 상면은 상기 제3절연층과 접하며,
    상기 최상측에 배치된 제2배선층에 포함된 도체층의 수는 상기 제3배선층에 포함된 도체층의 수보다 적은,
    인쇄회로기판.
  8. 제 7 항에 있어서,
    상기 제2배선구조체는 복수의 제2절연층 및 복수의 제2배선층을 포함하며,
    상기 최상측에 배치된 제2배선층에 포함된 도체층의 수는 상기 복수의 제2배선층 중 다른 어느 하나의 제2배선층에 포함된 도체층의 수보다 적은,
    인쇄회로기판.
  9. 제 7 항에 있어서,
    상기 최상측에 배치된 제2배선층은 시드층이 없이 하나의 도체층을 포함하는,
    인쇄회로기판.
  10. 제 7 항에 있어서,
    상기 최상측에 배치된 제2배선층의 상면은 상기 최상측에 배치된 제2절연층의 상면과 단차를 갖는,
    인쇄회로기판.
  11. 제 10 항에 있어서,
    상기 단차에 의하여 상기 최상측에 배치된 제2절연층의 상측에 상기 제3절연층에 의하여 적어도 일부가 채워지는 리세스 영역이 제공되는,
    인쇄회로기판.
  12. 제 7 항에 있어서,
    상기 복수의 제1절연층 중 최상측에 배치된 제1절연층 및 상기 복수의 제2절연층 중 최하측에 배치된 제2절연층은 서로 접하는,
    인쇄회로기판.
  13. 제 12 항에 있어서,
    상기 최상측에 배치된 제1절연층 및 상기 최하측에 배치된 제2절연층 사이의 경계에는 별도의 배선층이 배치되지 않는,
    인쇄회로기판.
  14. 제 7 항에 있어서,
    상기 제1배선구조체의 하측에 배치되어 상기 복수의 제1배선층 중 최하측에 배치된 제1배선층의 적어도 일부를 덮는 제1패시베이션층; 및
    상기 제3배선구조체의 상측에 배치되어 상기 제3배선층의 적어도 일부를 덮는 제2패시베이션층; 을 더 포함하는,
    인쇄회로기판.
  15. 제 14 항에 있어서,
    상기 제2패시베이션층 상에 배치된 복수의 전자부품; 을 더 포함하며,
    상기 복수의 전자부품은 각각 상기 제3배선층의 적어도 일부와 연결되어 상기 복수의 제2배선층을 통하여 서로 전기적으로 연결된,
    인쇄회로기판.
  16. 제 15 항에 있어서,
    상기 복수의 전자부품은 로직 칩 및 메모리 칩을 포함하는,
    인쇄회로기판.
KR1020200079717A 2020-06-30 2020-06-30 인쇄회로기판 KR20220001568A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200079717A KR20220001568A (ko) 2020-06-30 2020-06-30 인쇄회로기판
US17/213,890 US11521922B2 (en) 2020-06-30 2021-03-26 Printed circuit board
CN202110690918.3A CN113873742A (zh) 2020-06-30 2021-06-22 印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200079717A KR20220001568A (ko) 2020-06-30 2020-06-30 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20220001568A true KR20220001568A (ko) 2022-01-06

Family

ID=78989946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200079717A KR20220001568A (ko) 2020-06-30 2020-06-30 인쇄회로기판

Country Status (3)

Country Link
US (1) US11521922B2 (ko)
KR (1) KR20220001568A (ko)
CN (1) CN113873742A (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4870501B2 (ja) * 2005-09-13 2012-02-08 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP2008085373A (ja) 2007-12-19 2008-04-10 Ibiden Co Ltd プリント配線板およびその製造方法
US8939774B2 (en) * 2011-11-11 2015-01-27 Massachusetts Institute Of Technology Methods and apparatus for three-dimensional microfabricated arrays
JP6114527B2 (ja) * 2012-10-05 2017-04-12 新光電気工業株式会社 配線基板及びその製造方法
JP5583828B1 (ja) * 2013-08-05 2014-09-03 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6332680B2 (ja) * 2014-06-13 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法
JP2016063130A (ja) * 2014-09-19 2016-04-25 イビデン株式会社 プリント配線板および半導体パッケージ
KR20170065704A (ko) * 2015-12-03 2017-06-14 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US10475835B2 (en) * 2016-09-05 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and manufacturing process thereof
JP6982958B2 (ja) * 2017-01-13 2021-12-17 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US11521922B2 (en) 2022-12-06
CN113873742A (zh) 2021-12-31
US20210407897A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
KR102632363B1 (ko) 브리지 내장기판 및 반도체 패키지
US11658124B2 (en) Connection structure embedded substrate
KR20210026758A (ko) 패키지 기판
US20220192020A1 (en) Connection structure embedded substrate
US20230245989A1 (en) Printed circuit board and electronic component package including the same
US20230066381A1 (en) Printed circuit board
KR20220001634A (ko) 인쇄회로기판
KR20220001568A (ko) 인쇄회로기판
US20240032208A1 (en) Printed circuit board and method of manufacturing the same
US11895771B2 (en) Printed circuit board
US20230215794A1 (en) Printed circuit board and electronic component package
US11627659B2 (en) Printed circuit board and electronic package comprising the same
US20230199951A1 (en) Printed circuit board
US11997788B2 (en) Printed circuit board and method of manufacturing the same
US20230147912A1 (en) Printed circuit board
KR20240098795A (ko) 인쇄회로기판
KR20220081020A (ko) 인쇄회로기판
KR20220075932A (ko) 인쇄회로기판
JP2024018878A (ja) プリント回路基板
KR20240021481A (ko) 인쇄회로기판 및 그 제조방법
JP2024089624A (ja) プリント回路基板
KR20210123817A (ko) 인쇄회로기판
CN118234121A (zh) 印刷电路板
KR20220136869A (ko) 인쇄회로기판 및 이를 포함하는 전자부품 패키지
KR20220036112A (ko) 인쇄회로기판