KR20210144429A - 이미지 센싱 장치 - Google Patents

이미지 센싱 장치 Download PDF

Info

Publication number
KR20210144429A
KR20210144429A KR1020200061776A KR20200061776A KR20210144429A KR 20210144429 A KR20210144429 A KR 20210144429A KR 1020200061776 A KR1020200061776 A KR 1020200061776A KR 20200061776 A KR20200061776 A KR 20200061776A KR 20210144429 A KR20210144429 A KR 20210144429A
Authority
KR
South Korea
Prior art keywords
bayer
4sum
transistor
floating diffusion
pixel group
Prior art date
Application number
KR1020200061776A
Other languages
English (en)
Inventor
이원준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200061776A priority Critical patent/KR20210144429A/ko
Priority to CN202011131056.2A priority patent/CN113707680A/zh
Priority to US17/080,712 priority patent/US11330217B2/en
Publication of KR20210144429A publication Critical patent/KR20210144429A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H04N9/0455—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 일 실시 예에 따른 이미지 센싱 장치는 베이어 패턴을 형성하고 2x2 매트릭스로 배열되는 픽셀들을 포함하는 베이어 픽셀 그룹, 서로 동일한 컬러에 대응하고 상기 2x2 매트릭스로 배열되는 픽셀들을 포함하는 4SUM 픽셀 그룹, 상기 베이어 픽셀 그룹의 중심에 배치되는 베이어 플로팅 디퓨전, 상기 4SUM 픽셀 그룹의 중심에 배치되는 4SUM 플로팅 디퓨전, 센싱노드 및 상기 베이어 플로팅 디퓨전 및 상기 4SUM 플로팅 디퓨전 중 어느 하나와 상기 센싱노드 사이에 접속되는 이득 변환 트랜지스터를 포함한다.

Description

이미지 센싱 장치 {image sensing device}
본 발명은 이미지 센싱 장치에 관한 것으로 보다 상세하게는 이득 변환 트랜지스터를 포함하는 이미지 센싱 장치에 관한 것이다.
이미지 센싱 장치(image sensing device)는 광학 영상을 전기 신호로 변환시키는 장치이다. 최근, 컴퓨터 및 통신 산업이 발달함에 따라, 스마트폰, 디지털 카메라, 캠코더, PCS(personal communication system). 게임기기, 경비용 카메라, 의료용 마이크로 카메라, 로봇산업 또는 적외선 센싱 장치 분야 등에서 향상된 성능의 이미지 센싱 장치에 대한 수요가 증가하고 있다.
이미지 센싱 장치는 크게 CCD(Charge Coupled Device) 이미지 센싱 장치와, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센싱 장치로 구분될 수 있다.
CMOS 이미지 센싱 장치는 간단한 방식으로 구동 가능하다는 장점이 있으며, 단일 칩에 집적할 수 있어 소형화가 용이하고 집적도가 높아 전력 소모가 매우 낮다. 또한 CMOS 공정 기술을 호환하여 사용할 수 있으므로 낮은 제조 단가를 가져 최근에는 CMOS 이미지 센싱 장치가 널리 이용되고 있다.
본 발명의 기술적 사상은 다양한 조도 환경에서 동작하는 이미지 센싱 장치를 제공하는데 그 목적이 있다.
또한, 본 발명의 실시 예는 이득변환 트랜지스터를 도입함으로써 저조도 모드에서 잡음 영향이 줄어든 이미지를 제공하는 이미지 센싱 장치를 제공하는데 그 목적이 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 이미지 센싱 장치는 베이어 패턴을 형성하고 2x2 매트릭스로 배열되는 픽셀들을 포함하는 베이어 픽셀 그룹, 서로 동일한 컬러에 대응하고 2x2 매트릭스로 배열되는 픽셀들을 포함하는 4SUM 픽셀 그룹, 상기 베이어 픽셀 그룹의 중심에 배치되는 베이어 플로팅 디퓨전, 상기 4SUM 픽셀 그룹의 중심에 배치되는 4SUM 플로팅 디퓨전, 센싱노드 및 상기 베이어 플로팅 디퓨전 및 상기 4SUM 플로팅 디퓨전 중 어느 하나와 상기 센싱노드 사이에 접속되는 이득 변환 트랜지스터를 포함할 수 있다.
또한, 일 실시 예에서, 상기 베이어 픽셀 그룹은 인접한 상기 4SUM 픽셀 그룹과 하나의 픽셀을 공유할 수 있다.
또한, 일 실시 예에서, 상기 이미지 센싱 장치는 상기 센싱노드로부터 전달된 신호를 증폭하는 구동 트랜지스터, 상기 구동 트랜지스터에서 증폭된 상기 신호를 신호라인으로 출력하는 선택 트랜지스터 및 상기 베이어 플로팅 디퓨전, 상기 4SUM 플로팅 디퓨전 및 상기 센싱 노드에 축적된 광 전하를 제거하는 리셋 트랜지스터를 더 포함하고, 상기 구동 트랜지스터, 상기 선택 트랜지스터 및 상기 리셋 트랜지스터는 상기 베이어 픽셀 그룹 및 상기 4SUM 픽셀 그룹에 의해 공유될 수 있다.
또한, 일 실시 예에서, 상기 이득변환 트랜지스터, 상기 구동 트랜지스터, 상기 선택 트랜지스터 및 상기 리셋 트랜지스터는 상기 픽셀들이 배치된 영역에 인접한 공유 트랜지스터 영역에 위치하고, 상기 공유 트랜지스터 영역은 상기 상기 픽셀들이 배치된 영역과 교번적으로 배치될 수 있다.
또한, 일 실시 예에서, 상기 구동 트랜지스터 및 상기 선택 트랜지스터는 제1 공유 트랜지스터 영역에 위치하고, 상기 이득변환 트랜지스터 및 상기 리셋 트랜지스터는 제2 공유 트랜지스터 영역에 위치할 수 있다.
또한, 일 실시 예에서, 상기 4SUM 플로팅 디퓨전은 상기 제1 또는 상기 제2 공유 트랜지스터 영역에 의해 물리적으로 분리될 수 있다.
또한, 일 실시 예에서, 상기 베이어 픽셀 그룹 또는 상기 4SUM 픽셀 그룹에 포함되는 픽셀은, 광전변환소자, 상기 베이어 플로팅 디퓨전과 상기 광전변환소자를 사이에 접속되는 제1 전송 트랜지스터 및 상기 4SUM 플로팅 디퓨전과 상기 광전변환소자를 사이에 접속되는 제2 전송 트랜지스터를 포함할 수 있다.
또한, 일 실시 예에서, 상기 제1 전송트랜지스터 및 상기 제2 전송 트랜지스터는 상기 픽셀 내에서 사선 방향으로 배치될 수 있다.
또한, 일 실시 예에서, 상기 베이어 픽셀 그룹에 포함된 상기 제1 전송 트랜지스터들은 상기 베이어 플로팅 디퓨전을 중심으로 방사형으로 배치될 수 있다.
또한, 일 실시 예에서, 상기 4SUM 픽셀 그룹에 포함된 상기 제2 전송 트랜지스터들은 상기 4SUM 플로팅 디퓨전을 중심으로 방사형으로 배치될 수 있다.
또한, 일 실시 예에서, 상기 이득 변환 트랜지스터는 제1 단자에 상기 베이어 플로팅 디퓨전이 접속되고, 제2 단자에 상기 4SUM 플로팅 디퓨전이 접속될 수 있다.
또한, 일 실시 예에서, 상기 이득 변환 트랜지스터의 상기 제2 단자는 상기 센싱 노드에 접속되고, 상기 센싱 노드는 상기 구동 트랜지스터의 게이트 및 상기 리셋 트랜지스터의 일측 단자와 접속될 수 있다.
또한, 일 실시 예에서 상기 이득 변환 트랜지스터는, 상기 베이어 플로팅 디퓨전에 임시 저장된 광전하를 상기 센싱노드에 전달하는 경우 활성화 되고, 상기 4SUM 플로팅 디퓨전에 임시 저장된 광전하를 상기 센싱노드에 전달하는 경우 잡음의 양에 따라 선택적으로 활성화 될 수 있다.
또한, 일 실시 예에서, 상기 이득 변환 트랜지스터는 제1 단자에 상기 4SUM 플로팅 디퓨전이 접속되고, 제2 단자에 상기 베이어 플로팅 디퓨전이 접속될 수 있다.
또한, 일 실시 예에서, 상기 이득 변환 트랜지스터의 상기 제2 단자는 상기 센싱 노드에 접속되고, 상기 센싱 노드는 상기 구동 트랜지스터의 게이트 및 상기 리셋 트랜지스터의 일측 단자와 접속될 수 있다.
또한, 일 실시 예에서, 상기 이득 변환 트랜지스터는, 상기 4SUM 플로팅 디퓨전에 임시 저장된 광 전하를 상기 센싱 노드에 전달하는 경우 활성화 되고, 상기 베이어 플로팅 디퓨전에 임시 저장된 광전하를 상기 센싱노드에 전달하는 경우 상기 픽셀에 수광되는 광량에 따라 선택적으로 활성화될 수 있다.
또한, 일 실시 예에서, 상기 베이어 픽셀 그룹에 포함된 상기 제1 전송 트랜지스터들은 상기 광전변환소자에서 생성된 광전하를 상기 베이어 플로팅 디퓨전으로 전송하기 위해 서로 다른 타이밍에 활성화될 수 있다.
또한, 일 실시 예에서, 상기 4SUM 픽셀 그룹에 포함된 상기 제2 전송 트랜지스터들은 상기 광전변환소자에서 생성된 광전하를 상기 4SUM 플로팅 디퓨전으로 전송하기 위해 서로 같은 타이밍에 활성화될 수 있다.
또한, 본 발명의 다른 실시 예에서, 이미지 센싱 장치는 베이어 픽셀 그룹 및 4SUM 픽셀 그룹에 공통으로 포함되는 픽셀, 상기 픽셀과 접속되고 상기 베이어 픽셀 그룹의 중심에 배치되는 베이어 플로팅 디퓨전, 상기 픽셀과 접속되고 상기 4SUM 픽셀 그룹의 중심에 배치되는 4SUM 플로팅 디퓨전 및 센싱노드를 포함하고, 상기 베이어 픽셀 그룹은 베이어 패턴을 형성하는 픽셀들을 포함하는 2X2 매트릭스의 픽셀 그룹이고, 상기 4SUM 픽셀 그룹은 서로 동일한 컬러에 대응하는 픽셀들을 포함하는 2X2 매트릭스의 픽셀 그룹이고, 상기 베이어 플로팅 디퓨전 및 상기 4SUM 플로팅 디퓨전 중 적어도 어느 하나는 이득 변환 트랜지스터에 의해 상기 센싱노드와 접속될 수 있다.
또한, 다른 실시 예에서, 상기 베이어 픽셀 그룹 및 상기 4SUM 픽셀 그룹은, 상기 공통으로 포함되는 픽셀을 중심으로 대각선 방향에 배치될 수 있다.
또한, 다른 실시 예에서, 상기 이득 변환 트랜지스터는, 제1 단자에 상기 베이어 플로팅 디퓨전이 접속되고, 제2 단자에 상기 센싱노드가 접속되고, 상기 베이어 플로팅 디퓨전에 임시 저장된 광전하를 상기 센싱노드에 전달하는 경우, 활성화 되고, 상기 4SUM 플로팅 디퓨전에 임시 저장된 광전하를 상기 센싱노드에 전달하는 경우, 잡음의 양에 따라 선택적으로 활성화 될 수 있다.
또한, 다른 실시 예에서, 상기 이득 변환 트랜지스터는, 제1 단자에 상기 4SUM 플로팅 디퓨전이 접속되고, 제2 단자에 상기 센싱노드가 접속되고, 상기 4SUM 플로팅 디퓨전에 임시 저장된 광 전하를 상기 센싱노드에 전달하는 경우 활성화 되고, 상기 베이어 플로팅 디퓨전에 임시 저장된 광전하를 상기 센싱노드에 전달하는 경우 상기 픽셀에 수광되는 광량에 따라 선택적으로 활성화될 수 있다.
본 문서에서 개시되는 실시 예들에 따르면, 이미지 센싱 장치에서, 저조도 환경에서 촬영 시 노이즈에 의한 영향을 개선할 수 있다.
또한, 고조도 환경에서 촬영 시 별도의 용량소자를 도입하지 않고도 고 동적 범위를 확보할 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 이미지 센싱 장치의 구성을 개략적으로 도시한 구성도이다.
도 2는 본 발명의 일 실시 예에 따른 이미지 센싱 장치의 픽셀 배열을 간략히 나타낸 도면이다.
도 3은 본 발명의 일 실시 예에 따른 이미지 센싱 장치의 픽셀 블록, 픽셀 그룹들 및 트랜지스터들을 간략히 나타낸 레이아웃이다.
도 4는 본 발명의 일 실시 예에 따른 이미지 센싱 장치의 픽셀 그룹들 및 트랜지스터들 간의 연결을 간략히 나타낸 레이아웃이다.
도 5는 도 4의 일부 픽셀 그룹들에 대한 개념적인 등가회로이다.
도 6은 본 발명의 일 실시 예에 따른 도 5의 회로에서 제1 모드 동작 시 트랜지스터들의 제어 방법을 나타내는 타이밍도이다.
도 7은 본 발명의 일 실시 예에 따른 도 5의 회로에서 제2 모드 동작 시 트랜지스터들의 제어 방법을 나타내는 타이밍도이다.
도 8은 본 발명의 일 실시 예에 따른 도 5의 회로에서 제2 모드 저잡음 동작 시 트랜지스터들의 제어 방법을 나타내는 타이밍도이다.
도 9는 본 발명의 일 실시 예에 따른 도 5의 회로에서 2가지 측정 방식에 따른 제2 모드 동작 시 트랜지스터들의 제어 방법을 나타내는 타이밍도이다.
도 10은 본 발명의 다른 실시 예에 따른 이미지 센싱 장치의 픽셀 블록, 픽셀 그룹들 및 트랜지스터들을 간략히 나타낸 레이아웃이다.
도 11은 본 발명의 다른 실시 예에 따른 이미지 센싱 장치의 픽셀 그룹들 및 트랜지스터들 간의 연결을 간략히 나타낸 레이아웃이다.
도 12는 도 11의 일부 픽셀 그룹들에 대한 개념적인 등가회로이다.
도 13은 본 발명의 일 실시 예에 따른 도 12의 회로에서 제1 모드 동작 시 트랜지스터들의 제어 방법을 나타내는 타이밍도이다.
도 14는 본 발명의 일 실시 예에 따른 도 12의 회로에서 제2 모드 동작 시 트랜지스터들의 제어 방법을 나타내는 타이밍도이다.
도 15는 본 발명의 일 실시 예에 따른 도 13의 회로에서 제1 모드 고 광량 동작 시 트랜지스터들의 제어 방법을 나타내는 타이밍도이다.
도 16은 본 발명의 일 실시 예에 따른 이미지 센싱 장치를 포함하는 전자 장치를 개략적으로 도시한 예시도이다.
이하, 본 발명의 다양한 실시 예가 첨부되는 도면을 참조하여 기재된다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 이는 본 발명을 특정한 실시 형태로 한정하려는 것이 아니다.
본 발명은 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 실시 예의 다양한 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다.
또한, 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.
본 발명의 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시 예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도 1은 본 발명의 일 실시 예들에 따른 이미지 센싱 장치(100)의 구성을 개략적으로 도시한 구성도이다.
도 1을 참조하면, 본 발명의 기술적 사상의 일 실시 예에 의한 이미지 센싱 장치(100)는 복수의 픽셀들이 매트릭스 구조로 배열된 픽셀 어레이(pixel array, 110), 상관 이중 샘플러(correlated double sampler, CDS, 120), 아날로그-디지털 컨버터(analog-digital converter, ADC, 130), 버퍼(Buffer, 140), 로오 드라이버(row driver, 150), 타이밍 제너레이터(timing generator, 160), 제어 레지스터(control register, 170), 및 램프 신호 제너레이터(ramp signal generator, 180)를 포함할 수 있다.
이미지 센싱 장치(100)는 이미지 프로세서(200)의 제어에 의해 렌즈(미도시)를 통해 촬상된 물체를 센싱하고 상기 이미지 프로세서(200)는 상기 이미지 센싱 장치(100)에 의해 센싱되어 출력된 이미지를 디스플레이를 구비한 전자 장치 등으로 출력할 수 있다.
이미지 프로세서(200)는 카메라 컨트롤러(220), 이미지 신호 프로세서(210) 및 PC I/F(미도시)를 포함할 수 있다. 카메라 컨트롤러(220)는 제어 레지스터(170)를 제어한다. 이때, 카메라 컨트롤러(220)는 I2C(inter-integrated circuit)를 이용하여 이미지 센싱 장치(100)의 제어 레지스터(170)를 제어할 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다.
이미지 신호 프로세서(220)는 버퍼(140)의 출력 신호인 이미지 정보를 입력 받아 이미지를 사람이 보기 좋도록 가공/처리하여 가공 처리된 이미지를 디스플레이로 출력할 수 있다.
픽셀 어레이(110)는 매트릭스 구조로 배열된 복수의 픽셀 블록들(115)을 포함할 수 있다. 복수의 픽셀 블록들(115)은 각각 광학적 이미지 정보를 전기적 이미지 신호로 변환하여 상관 이중 샘플러(120)로 전송할 수 있다. 픽셀 어레이(110)에는 복수의 광 감지 소자가 포함되어 빛을 감지하고, 이를 전기적 신호로 변환할 수 있다.
상관 이중 샘플러(120)는 픽셀 어레이(110)의 픽셀들로부터 수신된 전기적 이미지 신호를 유지(hold) 및 샘플링할 수 있다. 예를 들어, 상관 이중 샘플러(120)는 타이밍 제너레이터(160)로부터 제공된 클럭 신호에 따라 기준 전압 레벨과 수신된 전기적 이미지 신호의 전압 레벨을 샘플링하여 그 차이에 해당하는 아날로그적 신호를 아날로그-디지털 컨버터(130)로 전송할 수 있다.
아날로그-디지털 컨버터(130)는 수신된 아날로그 신호를 디지털 신호로 변환하여 버퍼(140)로 전송할 수 있다.
버퍼(140)는 수신된 디지털 신호를 래치(latch)하고 및 순차적으로 영상 신호 처리부로 출력할 수 있다. 버퍼(140)는 디지털 신호를 래치하기 위한 메모리 및 디지털 신호를 증폭하기 위한 감지 증폭기를 포함할 수 있다.
로오 드라이버(150)는 타이밍 제너레이터(160)의 신호에 따라 픽셀 어레이(110)의 복수의 픽셀들을 구동할 수 있다. 예를 들어, 로오 드라이버(150)는 복수의 로오 라인들(row lines) 중 하나의 로오 라인(row line)을 선택하기 위한 선택 신호들 및/또는 구동하기 위한 구동 신호들을 생성할 수 있다.
타이밍 제너레이터(160)는 상관 이중 샘플러(120), 아날로그-디지털 컨버터(130), 로오 드라이버(150), 및 램프 신호 제너레이터(180)를 제어하기 위한 타이밍 신호를 생성할 수 있다.
제어 레지스터(170)는 버퍼(140), 타이밍 제너레이터(160), 및 램프 신호 제너레이터(180)를 컨트롤하기 위한 컨트롤 신호(들)을 생성할 수 있다. 생성된 컨트롤 신호들에 따라 각각의 동작이 제어되며, 이때, 제어 레지스터(170)는 카메라 컨트롤러의 제어를 받아 동작할 수 있다.
램프 신호 제너레이터(180)는 타이밍 제너레이터(160)의 컨트롤에 따라 버퍼(140)로부터 출력되는 이미지 신호를 제어하기 위한 램프 신호를 생성할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)의 픽셀 배열을 간략히 나타낸 도면이다.
도 2를 참조하면, 픽셀 어레이(110-1)는 내부에 포함된 트랜지스터, 플로팅 디퓨전, 및 배선 등을 생략하고, 각 픽셀에 포함된 컬러 필터를 이용하여, 픽셀들의 배치 형태를 도시하였다.
픽셀 어레이(110-1)에서 하나의 컬러 필터를 포함하는 픽셀을 단위 픽셀이라고 할 수 있다.
녹색 컬러 필터를 포함하는 단위 픽셀을 그린 픽셀(GR, GB), 적색 컬러 필터를 포함하는 단위 픽셀을 레드 픽셀(R), 청색 컬러 필터를 포함하는 단위 픽셀을 블루 픽셀(B)이라고 할 때, 베이어 패턴은 2개의 그린 픽셀들(GR, GB), 1개의 레드 픽셀(R) 및 블루 픽셀(B)들로 구성될 수 있다. 베이어 패턴에서 2개의 그린 픽셀들(GR, GB)은 2X2 매트릭스 내에서 대각선 방향으로 배치될 수 있다. 이때, 로오(row) 방향으로 레드 픽셀(R)에 인접한 그린 픽셀을 GR로, 로오 방향으로 블루 픽셀(B)에 인접한 그린 픽셀을 GB로 표시하기로 한다.
본 발명의 일 실시 예에서, 단위 픽셀들은 Quad 베이어 패턴으로 배치될 수 있다. Quad 베이어 패턴이란 2X2 매트릭스로 인접한 단위 픽셀들이 동일한 컬러의 픽셀이고, 동일한 컬러의 픽셀들로 구성된 2X2 매트릭스들이 다시 베이어 패턴으로 배열되는 것을 의미할 수 있다.
즉, Quad 베이어 패턴은 베이어 패턴이 확장된 필터 배열일 수 있다. Quad 베이어 패턴은 단위 패턴 당 8개의 그린 픽셀들(GB, GR), 4개의 레드 픽셀(R)들 및 4개의 블루 픽셀(B)들을 포함할 수 있다.
일 실시 예에서, 베이어 패턴을 형성하고 2X2 매트릭스로 배열되는 픽셀들을 포함하는 픽셀 그룹을 베이어 픽셀 그룹(예컨대, PG1)이라고 할 수 있다.
베이어 패턴에서 두 개의 그린 픽셀은 2X2 매트릭스 상에서 대각선 방향으로 배치될 수 있다. 따라서 베이어 픽셀 그룹(PG1)은 4가지 패턴 중 하나로 결정될 수 있다.
즉, 2X2 매트릭스 상에서 단위 픽셀들이 배치될 수 있는 네 가지 위치를 상정할 수 있다. 2X2 매트릭스 내에서 첫 번째 로오의 첫 번째 컬럼에 해당하는 위치를 제1 위치, 첫 번째 로오의 두 번째 컬럼에 해당하는 위치를 제2 위치, 두 번째 로오의 첫 번째 컬럼에 해당하는 위치를 제3 위치, 두 번째 로오의 두 번째 컬럼에 해당하는 위치를 제4 위치라고 할 때, 제1 위치 및 제4 위치 또는 제2 위치 및 제3 위치에 그린 픽셀들(GR, GB)이 배치될 수 있다.
제2 위치 및 제3 위치에 그린 픽셀들(GB, GR)이 배치되는 경우, 블루 픽셀(B) 이 제1 위치 또는 제4 위치에 배치될 수 있고, 레드 픽셀(R)이 나머지 위치에 배치될 수 있다. 제1 위치 및 제4 위치에 그린 픽셀(GR, GB)들이 배치되는 경우, 레드 픽셀(R)이 제2 위치 또는 제3 위치에 배치될 수 있고, 블루 픽셀(B)은 나머지 위치에 배치될 수 있다
블루 픽셀(B)이 제1 위치에, 레드 픽셀(R)이 제4 위치에 배치되고, 제2 위치 및 제3 위치에 그린 픽셀들(GB, GR)이 배치되는 경우를 제1 베이어 패턴, 블루 픽셀(B)이 제2 위치에, 레드 픽셀(R)이 제3 위치에 배치되고, 제1 위치 및 제4 위치에 그린 픽셀들(GB, GR)이 배치되는 경우를 제2 베이어 패턴, 블루 픽셀(B)이 제3 위치에, 레드 픽셀(R)이 제2 위치에 배치되고, 제1위치 및 제4 위치에 그린 픽셀들(GB, GR)이 배치되는 경우를 제3 베이어 패턴, 블루 픽셀(B)이 제4 위치에, 레드 픽셀(R)이 제1 위치에 배치되고, 제2 위치 및 제3 위치에 그린 픽셀들(GB, GR)이 배치되는 경우를 제4 베이어 패턴이라고 할 수 있다.
또한, 본 발명의 일 실시 예에 따른 픽셀 어레이(110-1)에서 단위 픽셀들이 Quad 베이어 패턴으로 배치되는 경우, 인접한 베이어 픽셀 그룹들(PG11, PG12)은 픽셀 그룹에 포함되는 단위 픽셀들 중 동일한 컬러(예컨대, 그린, 레드)에 대응되는 단위 픽셀들이 인접하도록 배치될 수 있다.
일 실시 예에서, 서로 동일한 컬러에 대응하고 2X2 매트릭스로 배열되는 단위 픽셀들을 포함하는 픽셀 그룹을 4SUM 픽셀 그룹(예컨대, PG2)이라고 할 수 있다.
인접한 4개의 4SUM 픽셀 그룹들은 Quad 베이어 패턴을 형성할 수 있다. 4SUM 픽셀 그룹(PG2)은 4개의 레드 픽셀(R)들, 4개의 블루 픽셀(B)들 또는 4개의 그린 픽셀들(GB, GR)로 구성되는 2X2 픽셀 그룹일 수 있다.
도 2에 도시된 바와 같이, 하나의 단위 픽셀은 베이어 픽셀 그룹 및 4SUM 픽셀 그룹에 공통으로 포함될 수 있다. 예를 들어, 베이어 픽셀 그룹(PG11)의 두 번째 로오의 두 번째 컬럼에 해당하는 위치에 배치된 레드 픽셀(R)은 4SUM 픽셀 그룹(PG2R)에도 포함될 수 있다. 픽셀 어레이 상의 임의의 단위 픽셀은 임의의 베이어 픽셀 그룹 및 4SUM 픽셀 그룹에 공통으로 포함될 수 있다.
또한, 임의의 단위 픽셀에 대하여, 상기 임의의 단위 픽셀을 공통으로 포함하는 베이어 픽셀 그룹 및 4SUM 픽셀 그룹은 상기 임의의 단위 픽셀을 중심으로 대각선 방향으로 배치될 수 있다. 예를 들어, 베이어 픽셀 그룹(PG11) 및 4SUM 픽셀 그룹(PG2R)은 양 픽셀 그룹에 공통으로 포함되는 단위 픽셀(PG11의 두 번째 로오의 두 번째 컬럼에 해당하는 위치에 배치된 레드 픽셀(R))을 중심으로 대각선 방향으로 배치될 수 있다.
도 2에 도시된 바와 같이, 픽셀 블록(115-1)은 픽셀 어레이(110-1)상에서 반복되는 최소단위를 의미할 수 있다. 즉, 픽셀 어레이(110-1)는 로오(row) 방향 또는 컬럼(column) 방향을 따라 반복적으로 배열되는 복수의 픽셀 블록(115-1)들로 구성될 수 있다.
도 2에 도시된 픽셀 블록(115-1)은 인접한 4개의 제1 내지 제4 베이어 패턴을 가지는 베이어 픽셀 그룹들(예컨대, PG1을 포함하는 그룹들)로 구성되나, 실시 예에 따라 인접한 4개의 4SUM 픽셀 그룹들(예컨대, PG2을 포함하는 그룹들)이 픽셀 블록으로 정의될 수도 있다.
도 3은 본 발명의 일 실시 예에 따른 이미지 센싱 장치의 픽셀 블록, 픽셀 그룹들 및 트랜지스터들을 간략히 나타낸 레이아웃이다.
이하, 본원 발명의 기술적 특징을 이해하기 쉽도록 픽셀 어레이(110-2) 상에서 반복되는 부분에 대한 설명을 생략하고 베이어 픽셀 그룹들 중 하나의 그룹(PG11)과 4SUM 픽셀 그룹들 중 하나의 그룹(PG2R)을 중심으로 설명한다.
그러나, 이는 설명의 편의를 위한 것에 불과하며, 본 발명의 기술적 사상은 설명되는 실시 예로 제한되지 않는다.
본 발명의 일 실시 예에 따른 이미지 센싱 장치의 픽셀 어레이(110-2) 상의 픽셀 블록(115-2)은 단위 픽셀들(PX1B, PX1GB, PX1GR, PX1R, PX2R, PX3R 및 PX4R 등), 구동 트랜지스터(DX), 선택 트랜지스터(SX), 리셋 트랜지스터(RX) 및 이득변환 트랜지스터(DCG)를 포함할 수 있다.
구동 트랜지스터(DX), 선택 트랜지스터(SX), 리셋 트랜지스터(RX) 및 이득변환 트랜지스터(DCG)들은 픽셀 그룹들(PG11, PG2R 등)에 의해 공유되므로, 공유 트랜지스터라고 할 수 있다.
픽셀 블록(115-2)에 대하여, 공유 트랜지스터들이 위치한 영역과 단위 픽셀들이 위치한 영역이 교번적으로 배치될 수 있다.
즉, 구동 트랜지스터(DX) 및 선택 트랜지스터(SX)가 위치한 영역(제1 공유 트랜지스터 영역), 단위 픽셀들이 위치한 영역(제1 픽셀 영역), 이득 변환 트랜지스터(DCG) 및 리셋 트랜지스터(RX)가 위치한 영역(제2 공유 트랜지스터 영역) 및 단위 픽셀들이 위치한 영역(제2 픽셀 영역)이 픽셀 블록(115-2)상에 교번적으로 배치될 수 있고, 이는 다시 픽셀 어레이(110-2) 상에 반복적으로 배치될 수 있다.
픽셀 블록(115-2)의 제1 공유 트랜지스터 영역에는 구동 트랜지스터(DX) 및 선택 트랜지스터(SX)가 2개씩 배치될 수 있다. 제2 공유 트랜지스터 영역의 경우에도 이득 변환 트랜지스터(DCG) 및 리셋 트랜지스터(RX)가 2개씩 배치될 수 있다.
픽셀 블록(115-2)은 제1 내지 제4 베이어 패턴을 갖는 4개의 베이어 픽셀 그룹(PG11, PG12, PG13 및 PG14)들을 포함할 수 있다.
베이어 픽셀 그룹들(PG11, PG12, PG13 및 PG14)각각을 제1 베이어 픽셀 그룹(PG11), 제2 베이어 픽셀 그룹(PG12), 제3 베이어 픽셀 그룹(PG13) 및 제4 베이어 픽셀 그룹(PG14)이라고 할 수 있다.
제1 내지 제4 베이어 픽셀 그룹들(PG11, PG12, PG13 및 PG14)은 제1 픽셀 영역 및 제2 픽셀 영역에 각각 두 개의 픽셀 그룹이 배치될 수 있다. 예컨대, 제1 베이어 픽셀 그룹(PG11)과 제2 베이어 픽셀 그룹(PG12)은 제1 픽셀 영역에, 제3 베이어 픽셀 그룹(PG13)과 제4 베이어 픽셀 그룹(PG14)은 제2 픽셀 영역에 배치될 수 있다. 제1 내지 제4 베이어 픽셀 그룹들(PG11, PG12, PG13 및 PG14)은 동일한 컬러에 대응되는 단위 픽셀들이 인접하도록 제1 픽셀 영역 및 제2 픽셀 영역에 배치될 수 있다.
상기 제1 내지 제4 베이어 픽셀 그룹들(PG11, PG12, PG13 및 PG14)은 각각 베이어 플로팅 디퓨전들(FD11, FD12, FD13 및 FD14)을 포함할 수 있다.
각 베이어 플로팅 디퓨전들을 제1 베이어 플로팅 디퓨전(FD11), 제2 베이어 플로팅 디퓨전(FD12), 제3 베이어 플로팅 디퓨전(FD13) 및 제4 베이어 플로팅 디퓨전(FD14)이라고 할 수 있고, 각 베이어 플로팅 디퓨전들(FD11, FD12, FD13 및 FD14)은 제1 내지 제4 베이어 픽셀 그룹들(PG11, PG12, PG13 및 PG14)의 중심에 배치될 수 있다.
픽셀 블록(115-2)은 동일한 컬러필터를 갖는 4개의 단위 픽셀로 구성된 4SUM 픽셀 그룹(PG2R)을 포함할 수 있다. 도 3의 픽셀 블록(115-2)은 4개의 레드 픽셀들(PX1R, PX2R, PX3R 및 PX4R)을 포함하는 4SUM 픽셀 그룹(PG2R)을 도시하고 있으나, 실시 예에 따라 픽셀 블록에 포함되는 4SUM 픽셀 그룹은 다른 픽셀들(예컨대, 그린 또는 블루)로 구성될 수 있다.
설명의 편의를 위해 도 3에 도시된 4SUM 픽셀 그룹(PG2R)로 한정하여 설명하고 있으나, 다른 색상의 픽셀들로 구성된 4SUM 픽셀 그룹도 본 발명의 사상에 포함된다. 따라서, 이하에서 다른 4SUM 픽셀 그룹들과의 구분을 위해 도 3의 4SUM 픽셀 그룹(PG2R)을 제1 4SUM 픽셀 그룹(PG2R)으로 설명한다.
제1 4SUM 픽셀 그룹(PG2R)은 4SUM 플로팅 디퓨전(FD2R)을 포함할 수 있다. 4SUM 플로팅 디퓨전(FD2R)은 4SUM 픽셀 그룹(PG2R)의 중심에 배치될 수 있다. 도 3의 경우, 4SUM 픽셀 그룹(PG2R)이 제2 공유 트랜지스터 영역에 의해 물리적으로 분리되는 바, 레이아웃 상 4SUM 플로팅 디퓨전(FD2R)이 제1 픽셀 영역과 제2 픽셀 영역상에 분리되어 배치될 수 있으나, 도선에 의해 전기적으로 연결되어 하나의 플로팅 디퓨전으로 동작할 수 있다.
다른 4SUM 픽셀 그룹에 포함되는 4SUM 플로팅 디퓨전과 구분하기 위해 제1 4SUM 픽셀그룹(PG2R)의 중심에 배치된 4SUM 플로팅 디퓨전을 제1 4SUM 플로팅 디퓨전(FD2R)이라고 한다.
픽셀 그룹들(PG11, PG12, PG13, PG14 및 PG2R)은 각각 4개의 단위 픽셀들을 포함할 수 있다. 일 실시 예에서, 제1 베이어 픽셀 그룹(PG11)은 2개의 그린 픽셀들(PX1GB, PX1GR), 1개의 레드 픽셀(PX1R) 및 1개의 블루 픽셀(PX1B)을 포함할 수 있다. 또한, 제1 4SUM 픽셀 그룹(PG2R)은 4개의 레드 픽셀들(PX1R, PX2R, PX3R 및 PX4R)을 포함할 수 있다.
픽셀 그룹들(PG11, PG12, PG13, PG14 및 PG2R)에 포함되는 단위 픽셀들은 각각 광전변환소자, 제1 전송 트랜지스터, 제2 전송 트랜지스터, 베이어 플로팅 디퓨전의 일부 및 4SUM 플로팅 디퓨전의 일부를 포함할 수 있다.
설명의 편의를 위해 제1 베이어 픽셀 그룹(PG11)을 중심으로 살펴보면, 제1 베이어 픽셀 그룹(PG11)에 포함된 레드 픽셀(PX1R)은 광전변환소자(PD1R), 제1 전송 트랜지스터(TR11R) 및 제2 전송 트랜지스터(TR21R)를 포함할 수 있고, 제1 베이어 플로팅 디퓨전(FD11)의 일부 및 제1 4SUM 플로팅 디퓨전(FD2R)의 일부를 포함할 수 있다.
제1 베이어 픽셀 그룹(PG11)에 포함된 각각의 단위 픽셀들(PX1B, PX1GB, PX1GR 및 PX1R)은 광전변환소자들(PD1B, PD1GB, PD1GR 및 PD1R)을 포함할 수 있다. 광전변환소자들(PD1B, PD1GB, PD1GR 및 PD1R)은 입사광을 흡수하여 입사광의 광량에 대응하는 전하를 축적할 수 있다.
또한, 도면에 도시되지 않았으나, 각 단위 픽셀들(PX1B, PX1GB, PX1GR 및 PX1R)에 대하여, 입사광이 입사되는 방향을 기준으로 광전변환소자들(PD1B, PD1GB, PD1GR 및 PD1R)에 오버랩 되도록 컬러 필터가 배치될 수 있다. 각각의 광전변환소자들(PD1B, PD1GB, PD1GR 및 PD1R)은 컬러 필터를 통과하여 선별적으로 입사되는 파장 대역의 광의 세기에 대응하는 광 전하를 생성 및 축적할 수 있다.
광전변환소자들(PD1B, PD1GB, PD1GR 및 PD1R)은 각각 포토 다이오드, 포토트랜지스터, 포토게이트, 핀드 포토 다이오드 또는 이들의 조합으로 구성될 수 있다.
단위 픽셀들에 포함되는 제1 전송 트랜지스터 및 제2 전송 트랜지스터는 플로팅 디퓨전들과 광전변환소자를 접속하여 광전변환소자에서 생성된 광 전하를 플로팅 디퓨전으로 전송하는 역할을 수행할 수 있다. 상기 전송 트랜지스터들은 높은 전송효율을 확보하기 위해 플로팅 디퓨전 및 광전변환소자들과 접촉 면적이 최대가 되면서도, 광전변환소자들이 충분한 수광 면적을 확보할 수 있도록 픽셀 레이아웃 상에 배치될 수 있다.
제1 베이어 픽셀 그룹(PG11)에 포함된 레드 픽셀(PX1R)을 참조하면, 레드 픽셀(PX1R)의 제1 전송 트랜지스터(TX11R)는 제1 베이어 플로팅 디퓨전(FD11)에, 제2 전송 트랜지스터(TX21R)은 제1 4SUM 플로팅 디퓨전(FD2R)에 인접하도록 배치될 수 있다.
즉, 제1 전송 트랜지스터(TX11R)가 광전변환소자(PD1R) 및 제1 베이어 플로팅 디퓨전(FD11) 사이에 접속되고, 제2 전송 트랜지스터(TX21R)가 광전변환소자(PD1R) 및 제1 4SUM 플로팅 디퓨전(FD2R) 사이에 접속되기 때문에 제1 전송 트랜지스터 및 제2 전송 트랜지스터는 하나의 픽셀 내에서 대각선 방향으로 배치될 수 있다. 제1 베이어 픽셀 그룹(PG11)에 포함된 제1 전송 트랜지스터들(TR11B, TR11GB, TR11GR 및 TR11R)의 배치를 살펴보면, 제1 베이어 플로팅 디퓨전(FD11)을 중심으로 제1 전송 트랜지스터들(TR11B, TR11GB, TR11GR 및 TR11R)이 방사형으로 배치될 수 있다. 이는 제1 베이어 픽셀 그룹(PG11)에 포함된 광전변환소자들(PD1B, PD1GB, PD1GR 및 PD1R)이 제1 베이어 플로팅 디퓨전(FD11)을 공유하도록 배치되기 때문이다.
마찬가지로, 제1 4SUM 픽셀 그룹(PG2R)에 포함된 제2 전송 트랜지스터들(TR21R, TR22R, TR23R 및 TR24R)의 배치를 살펴보면, 제1 4SUM 플로팅 디퓨전(FD2R)을 중심으로 제2 전송 트랜지스터들(TR21R, TR22R, TR23R 및 TR24R)이 방사형으로 배치될 수 있다. 이는 제1 4SUM 픽셀 그룹(PG2R)에 포함된 광전변환소자들(PD1R, PD2R, PD3R 및 PD4R)이 제1 4SUM 플로팅 디퓨전(FD2R)을 공유하도록 배치되기 때문이다.
앞서 설명한 바와 같이, 하나의 픽셀 그룹 내에서 플로팅 디퓨전이 공유되고, 플로팅 디퓨전으로 전송된 광 전하는 다시 공유 트랜지스터들(DX, SX, RX 및 DCG)을 통해 센싱 및 처리되어야 하는 바, 제1 트랜지스터 영역 및 제2 트랜지스터 영역의 공유 트랜지스터들의 위치가 베이어 플로팅 디퓨전들 및 4SUM 플로팅 디퓨전들의 배치에 따라 달라질 수 있다.
플로팅 디퓨전들은 도선을 통해 공유 트랜지스터들과 접속될 수 있다. 레이아웃에서 도선의 복잡도가 증가하는 경우 노이즈 발생으로 인한 이미지 센싱 장치(10)의 특성 열화가 발생할 수 있는 바, 도선배치가 최적화 되도록 플로팅 디퓨전들 및 공유 트랜지스터들이 배치될 수 있다.
본 발명의 일 실시 예에서, 2개의 베이어 플로팅 디퓨전들(FD11, FD13) 및 2개의 4SUM 플로팅 디퓨전들(FD2R 및 도 4의 FD2G)이 픽셀 블록(115-2)에 포함된 공유 트랜지스터들 중 구동 트랜지스터(DX), 선택 트랜지스터(SX), 이득변환 트랜지스터(DCG) 및 리셋 트랜지스터(RX)를 하나씩 공유할 수 있다.
이때, 2개의 베이어 플로팅 디퓨전들(FD11, FD13)이 이득변환 트랜지스터(DCG)의 일 단자와 연결되고, 2개의 4SUM 플로팅 디퓨전들(FD2R 및 도 4의 FD2G)이 구동 트랜지스터(DX)의 게이트에 연결될 수 있도록 트랜지스터들이 배치되는 바, 도시된 바와 같이 공유 트랜지스터들이 제1 트랜지스터 영역 및 제2 트랜지스터 영역에 배치될 수 있다. 플로팅 디퓨전들 및 공유 트랜지스터들 간의 연결 관계는 도 4를 통해 자세히 설명될 것이다.
도 4는 본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)의 픽셀 그룹들 및 트랜지스터들 간의 연결을 간략히 나타낸 레이아웃이다.
도 4에 본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)의 도선(metal line)이 간략히 도시된다.
본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)는 도선이 반복적으로 배열될 수 있으므로 중복되는 설명을 피하기 위해 실선으로 도시된 도선을 중심으로 설명한다. 반복되는 도선을 예시적으로 확인할 수 있도록 점선으로 표시하였다.
본 발명의 일 실시 예에서, 2개의 베이어 플로팅 디퓨전들(FD11 및 FD13) 및 2개의 4SUM 플로팅 디퓨전(FD2R 및 FD2G)들이 구동 트랜지스터(DX), 선택 트랜지스터(SX), 이득변환 트랜지스터(DCG) 및 리셋 트랜지스터(RX)를 공유하도록 도선(metal line)이 연결될 수 있다.
도 4에 도시된 4SUM 플로팅 디퓨전(FD2G)을 제1 4SUM 플로팅 디퓨전(FD2R)과 구별하기 위해 제2 4SUM 플로팅 디퓨전(FD2G)이라고 할 수 있다.
본 발명의 일 실시 예에서, 제1 베이어 플로팅 디퓨전(FD11) 및 제3 베이어 플로팅 디퓨전(FD13)이 도선(metal line)을 통해 이득변환 트랜지스터(DCG)의 일측 단자와 접속될 수 있다. 이득변환 트랜지스터(DCG)의 타측 단자는 다시 제1 4SUM 플로팅 디퓨전(FD2R) 및 제2 4SUM 플로팅 디퓨전(FD2G)과 도선(metal line)을 통해 접속될 수 있다.
이득변환 트랜지스터(DCG)에 연결된 4SUM 플로팅 디퓨전들(FD2R, FD2G)은 센싱노드(SN)와 연결될 수 있으며, 센싱노드(SN)는 다시 구동 트랜지스터(DX)의 게이트와 연결될 수 있다.
상기 실시 예에 의한 이미지 센싱 장치(100)는 서로 다른 두 모드에서 각각 특화된 동작을 할 수 있다.
각각의 모드는 이미지 센싱 장치(100)의 촬영 환경에 따라 달라지며, 이미지 프로세서(200)에 의해 제어 레지스터(170)가 제어됨으로써 각 모드에서 트랜지스터들의 동작방식이 결정될 수 있다.
구체적으로, 이미지 프로세서(200)의 카메라 컨트롤러(220)로부터 제어 레지스터(170)에 대한 모드 제어 신호가 출력되고, 모드 제어 신호를 수신한 제어 레지스터(170)가 모드 제어 신호에 대응하여 이미지 센싱 장치(100)에 포함된 각 트랜지스터들의 동작을 제어할 수 있다.
카메라 컨트롤러(220)는 이미지 신호 프로세서(210)로부터 수신 받은 컨트롤러 제어 신호에 따라 제어 레지스터(170)로 출력하는 모드 제어 신호를 달리할 수 있는데, 일 실시 예에 따라 이미지 프로세서(200)는 이미지 센싱 장치(100)에 의해 촬영된 이미지 정보를 참고하여 촬영 환경에 따라 각 모드 별로 트랜지스터들의 동작을 결정할 수 있다.
이미지 신호 프로세서(210)는 버퍼(140)로부터 수신 받은 이미지 정보 외에도 사용자의 요청 또는 별도의 조도 센서 등으로부터 수신 받은 조도 정보 등을 참고하여 카메라 컨트롤러(220)에 컨트롤러 제어신호를 송신할 수 있다.
두 가지 모드 중 하나인 제1 모드(Bayer mode)에서, 제1 전송 트랜지스터들(TR11R, TR11GR, TR11GB 및 TR11B)은 서로 다른 타이밍에 활성화되어 동작할 수 있고, 이때 제2 전송 트랜지스터들(TR21R, TR22R, TR23R 및 TR24R)은 비활성화 될 수 있다.
제1 모드는 수광되는 빛이 충분한 고조도 환경으로 각 픽셀에서 생성되는 광 전하 량이 저조도 환경에 비해 많은 경우일 수 있다.
제1 베이어 픽셀 그룹(PG11)에 포함된 광전변환소자들(PD1B, PD1GB, PD1GR 및 PD1R)은 제1 전송 트랜지스터(TR11B, TR11GB, TR11R 및 TR11GR)들에 의해 제1 베이어 플로팅 디퓨전(FD11)과 연결될 수 있다.
제1 베이어 플로팅 디퓨전(FD11)은 제3 베이어 플로팅 디퓨전(FD13)과 전기적으로 연결되어 있으므로, 베이어 플로팅 디퓨전들(FD11, FD13)은 제1 전송 트랜지스터(TR11B, TR11GB, TR11R 및 TR11GR)들에 의해 각각의 광전변환소자들(PD1B, PD1GB, PD1R 및 PD1GR)에서 생성된 광 전하를 전달받을 수 있다.
이득변환 트랜지스터(DCG)가 활성화 된 경우, 센싱노드(SN)에 대해 4개의 플로팅 디퓨전들(FD11, FD13, FD2R 및 FD2G)이 병렬적으로 연결될 수 있다.
이득변환 트랜지스터(DCG)가 활성화 된 경우, 레이아웃 상에서 플로팅 디퓨전들(FD11, FD13, FD2R 및 FD2G)의 노드들은 직접 하나의 노드로 연결되나, 각 플로팅 디퓨전 노드의 정션 커패시터간 연결은 병렬적인 바, 본 개시에서 플로팅 디퓨전들이 병렬적으로 연결된다는 의미는 플로팅 디퓨전들(FD11, FD13, FD2R 및 FD2G)의 정션 커패시터간의 전기적 연결이 병렬적인 것을 의미할 수 있다.
제1 모드(Bayer mode)에서, 제1 베이어 픽셀 그룹(PG11)에 포함된 광전변환소자들(PD1R, PD2R, PD3R 및 PD4R)에서 생성된 광 전하를 센싱하는 경우, 센싱노드(SN)의 기생 커패시턴스를 제외한 커패시턴스는 상기 4개의 플로팅 디퓨전들(FD11, FD13, FD2R 및 FD2G)의 커패시턴스 총합과 같을 수 있다. 이는 제1 모드(Bayer mode) 동작 시 이득변환 트랜지스터(DCG)가 항상 활성화된 상태를 유지할 수 있기 때문이며, 도 6을 통해 자세히 설명될 것이다.
제2 모드(4Sum mode)에서는 제2 전송 트랜지스터들(TR21R, TR22R, TR23R 및 TR24R)이 동시에 활성화되어 동작할 수 있고, 이때 제1 전송 트랜지스터들(TR11R, TR11GR, TR11GB 및 TR11B)은 비활성화 될 수 있다.
제2 모드는 수광되는 빛이 적은 저조도 환경으로 각 픽셀에서 생성되는 광 전하 량이 고조도 환경에 비해 적은 경우일 수 있다.
제1 4SUM 픽셀 그룹(PG2R)의 광전변환소자들(PD1R, PD2R, PD3R 및 PD4R)은 제2 전송 트랜지스터(TR21R, TR22R, TR23R 및 TR24R)들에 의해 제1 4SUM 플로팅 디퓨전(FD2R)과 연결될 수 있다. 제1 4SUM 플로팅 디퓨전(FD2R)은 도선에 의해 제2 4SUM 플로팅 디퓨전(FD2G)과 전기적으로 연결될 수 있다. 4SUM 플로팅 디퓨전들(FD2R, FD2G)은 센싱노드(SN)에 직접연결되어 센싱노드(SN)의 커패시턴스에 기여할 수 있다.
제1 4SUM 플로팅 디퓨전(FD2R)은 제2 4SUM 플로팅 디퓨전(FD2G)과 전기적으로 연결되어 있으므로, 4SUM 플로팅 디퓨전들(FD2R, FD2G)은 제2 전송 트랜지스터(TR21R, TR22R, TR23R 및 TR24R)들에 의해 광전변환소자들(PD1R, PD2R, PD3R 및 PD4R)에서 생성된 광 전하를 전달받을 수 있다. 제1 4SUM 플로팅 디퓨전(FD2R) 및 제2 4SUM 플로팅 디퓨전(FD2G)은 상기 도 4의 실시 예에 따른 연결관계에서 하나의 플로팅 디퓨전처럼 동작할 수 있다.
제2 모드(4Sum mode)는, 이득변환 트랜지스터(DCG)가 활성화되지 않아도 광 전하의 센싱 동작이 가능하나, 이득변환 트랜지스터(DCG)의 활성화 여부에 따라 베이어 플로팅 디퓨전들(FD11, FD13)에 대한 생성된 광 전하의 전달 여부가 결정될 수 있다.
본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)는 센싱노드(SN)의 커패시턴스가 증가되도록 제2 모드(4Sum mode)에서 이득변환 트랜지스터(DCG)의 활성여부를 조절함으로써 제2 모드에서 잡음(noise)의 영향을 감소시킬 수 있다.
구체적으로, 리드(read) 동작 시 측정되는 잡음(noise)의 절대량은 센싱노드(SN)의 커패시턴스에 반비례 하는 바, 센싱노드(SN)의 전체 커패시턴스가 증가되는 경우, 측정되는 잡음(noise)량이 감소되는 효과를 얻을 수 있다.
저조도 촬영환경에서 각 픽셀의 포토 다이오드들에서 생성된 광 전하량은
플로팅 디퓨전들(FD11, FD13, FD2R 및 FD2G)은 전달받은 광 전하를 임시로 저장 및 축적할 수 있다. 축적된 광 전하의 전압에 해당하는 신호는 센싱노드(SN)로 전달될 수 있으며, 센싱노드(SN)로 전달된 신호는 제1 공유 트랜지스터 영역에 배치된 구동 트랜지스터(DX)에 의해 증폭되어 센싱될 수 있다.
구체적으로, 구동 트랜지스터(DX)는 플로팅 디퓨전들(FD11, FD13, FD2R 및 FD2G)에 임시적으로 저장된 광 전하들을 센싱노드(SN)를 통해 게이트 전극으로 제공받을 수 있다. 구동 트랜지스터(DX)는 제공받은 광 전하들에 따른 전원 전압을 선택 트랜지스터(SX)로 출력할 수 있다. 선택 트랜지스터(SX)는 구동 트랜지스터(DX)로부터 출력된 전압을 출력포트로 출력할 수 있다.
제2 공유 트랜지스터 영역에 배치된 이득변환 트랜지스터(DCG)는 각 모드 별로 활성화 여부가 달라질 수 있다.
제2 공유 트랜지스터 영역에 배치된 리셋 트랜지스터(RX)는 각 플로팅 디퓨전들(FD11, FD13, FD2R 및 FD2G) 및 광전변환소자(PD1B, PD1GB, PD1GR 및 PD1R, PD2R, PD3R, PD4R 등)들을 전원 전압레벨로 리셋할 수 있다.
제1 공유 트랜지스터 영역 및 제2 공유 트랜지스터 영역에 배치된 트랜지스터들(DX, SX, DCG 및 RX)은 픽셀 어레이(110-2) 상에서 트랜지스터들(DX, SX, DCG 및 RX)의 공유 방식 내지 도선의 레이아웃 등에 따라 배치 방식이 달라질 수 있다.
도 5는 도 4의 일부 픽셀 그룹들에 대한 개념적인 등가회로이다.
본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)는 전체 픽셀 어레이(110-3)에 대해 각 구성요소들이 반복적 배열 구조를 가지는 바, 설명의 편의를 위해 제1 베이어 픽셀 그룹(PG11) 및 제1 4SUM 픽셀 그룹(PG2R)에 대한 등가회로를 중심으로 설명한다.
각 픽셀 그룹들에 포함된 광전변환소자들(PD1B, PD1GB, PD1GR, PD2R, PD3R 및 PD4R 등)에서 생성된 광 전하들은 모드에 따라 다른 전송 트랜지스터를 통해 서로 다른 플로팅 디퓨전들로 전달될 수 있다.
다만, 도 5에서는, 설명의 편의를 위해 제1 모드(Bayer mode)에서 제1 베이어 플로팅 디퓨전(FD11)으로 광 전하를 전달하지 않는 제2 전송 트랜지스터(TR21GR, TR21B 및 TR21GB) 또는 제2 모드(4Sum mode)에서 제1 4SUM 플로팅 디퓨전(FD2R)으로 광 전하를 전달하지 않는 제1 전송 트랜지스터(TR12R, TR13R 및 TR14R)들의 경우, 연결되는 트랜지스터의 명칭만을 도시하였다. 또한, 도 4에 따르면 하나의 센싱노드(SN)에 대해 4개의 플로팅 디퓨전들(FD11, FD13, FD2R 및 FD2G)이 접속되는 바, 센싱노드(SN)를 기준으로 그 연결관계를 간략하게 도시하였다.
도 5를 참조하면, 본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)는 픽셀 그룹(PG11, PG2R 등)들, 이득변환 트랜지스터(DCG), 센싱노드(SN), 구동 트랜지스터(DX), 선택 트랜지스터(SX) 및 리셋 트랜지스터(RX)를 포함할 수 있다.
제1 베이어 픽셀 그룹(PG11)은 광전변환소자들(PD1GB, PD1B, PD1GR 및 PD1R), 전송트랜지스터들(TR11GB, TR11B, TR11GR, TR11R 등) 및 제1 베이어 플로팅 디퓨전(FD11)등을 포함할 수 있다. 제1 4SUM 픽셀 그룹(PG2R)은 광전변환소자들(PD1R, PD2R, PD3R 및 PD4R), 전송트랜지스터들(TR21R, TR22R, TR23R, TR24R 등) 및 제1 4SUM 플로팅 디퓨전(FD2R)등을 포함할 수 있다. 이때, 광전변환소자(PD1R)가 제1 베이어 픽셀 그룹(PG11) 및 제2 베이어 픽셀 그룹(PG2R)에서 공유될 수 있다.
각 광전변환소자들(PD1GB, PD1B, PD1GR, PD1R, PD2R, PD3R 및 PD4R)에 축적된 광 전하는 모드 별로 활성화되는 트랜지스터에 의해 플로팅 디퓨전들(FD11, FD13, FD2R 및 FD2G)로 전달될 수 있다.
전송 트랜지스터들(TR11GB, TR11B, TR11GR 등)은 전송 트랜지스터들의 게이트에 인가되는 각각의 전송 제어 신호들(TX11GB, TX11B, TX11GR 등)의 논리 레벨에 따라 턴-온(turn-on)되어 광전변환소자들(PD1GB, PD1B, PD1GR, PD1R, PD2R, PD3R 및 PD4R)에 축적된 광전하를 플로팅 디퓨전들(FD11, FD13, FD2R, FD2G)로 전송할 수 있다.
본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)는 제1 모드(Bayer mode)동작 시 광전변환소자들(PD1GB, PD1B, PD1GR 및 PD1R)에 축적된 전하를 제1 전송 트랜지스터들(TR11GB, TR11B, TR11GR 및 TR11R)을 통해 독립적으로 플로팅 디퓨전들(FD11, FD13, FD2R, FD2G)에 전송할 수 있다.
제1 모드에서는, 광전변환소자들(PD1GB, PD1B, PD1GR 및 PD1R) 별로 축적된 광 전하의 독립적인 전송을 위해서 제1 전송 트랜지스터(TR11GB, TR11B, TR11GR 및 TR11R)에 대한 전송 제어 신호(TX11GB, TX11B, TX11GR 및 TX11R)들이 서로 다른 타이밍에 인가될 수 있다.
즉, 제1 모드에서 플로팅 디퓨전들(FD11, FD13, FD2R 및 FD2G)은 각 단위 픽셀의 광전변환소자들(PD1GB, PD1B, PD1GR 및 PD1R)에서 축적된 전하를 개별적으로 전달받을 수 있으며, 센싱노드(SN)에서 각 광전변환소자들(PD1GB, PD1B, PD1GR 및 PD1R)별로 축적된 전하를 독립적으로 센싱될 수 있다.
따라서, 제1 모드에서 제1 베이어 픽셀 그룹(PG11)의 광전변환소자들(PD1GB, PD1B, PD1GR 및 PD1R)에서 생성된 광 전하는 각 단위 픽셀 별로 독립적으로 센싱될 수 있다.
반면, 본 발명의 이미지 센싱 장치(100)는 제2 모드(4Sum mode) 동작 시 광전변환소자들(PD1R, PD2R, PD3R 및 PD4R)에 축적된 전하를 제2 전송 트랜지스터들(TR21R, TR22R, TR23R 및 TR24R)을 통해 플로팅 디퓨전들(FD2R, FD2G 또는 FD11, FD13, FD2R, FD2G)로 동시에 전송할 수 있다.
제2 모드에서 광 전하를 전송 받는 플로팅 디퓨전의 용량은 이득변환 트랜지스터(DCG)의 활성 여부에 따라 달라질 수 있다. 즉, 이득변환 트랜지스터(DCG)가 비활성화 되는 경우, 플로팅 디퓨전의 전체 용량은 제1 4SUM 플로팅 디퓨전(FD2R) 및 제2 4SUM 플로팅 디퓨전(FD2G) 용량의 합이 될 수 있다.
반면, 이득변환 트랜지스터(DCG)가 활성화 되는 경우, 광 전하를 전송 받는 플로팅 디퓨전의 전체 용량은 제1 베이어 플로팅 디퓨전(FD11), 제3 베이어 플로팅 디퓨전(FD13), 제1 4SUM 플로팅 디퓨전(FD2R) 및 제2 4SUM 플로팅 디퓨전(FD2G)용량의 합이 될 수 있다. 이득변환 트랜지스터(DCG)는 게이트에 인가되는 이득변환 제어 신호(GCS)가 LOGIC HIGH 레벨인 경우 활성화될 수 있다.
플로팅 디퓨전들에 광 전하를 동시에 전송하기 위해서 제2 전송 트랜지스터(TR21R, TR22R, TR23R 및 TR24R)에 대한 전송 제어 신호(TX21R, TX22R, TX23R 및 TX24R)들이 같은 타이밍에 LOGIC HIGH 레벨로 활성화될 수 있다.
제2 모드에서 플로팅 디퓨전들((FD2R, FD2G 또는 FD11, FD14, FD2R, FD2G)은 광전변환소자들(PD1R, PD2R, PD3R 및 PD4R)에 축적된 전하를 동시에 전달받을 수 있으며, 센싱 노드(SN)에서 각 광전변환소자들(PD1R, PD2R, PD3R 및 PD4R)에서 축적된 전하를 한번에 센싱할 수 있다. 따라서 제2 모드에서 제2 그룹(PG2R)의 광전변환소자들(PD1R, PD2R, PD3R 및 PD4R)은 하나의 광전변환소자처럼 센싱될 수 있다.
소스 팔로워 증폭기로 도시된 구동 트랜지스터(DX)는 광 전하를 전달받은 플로팅 디퓨전들(FD11, FD13, FD2R, FD2G)에 연결된 센싱노드(SN)의 전기적 포텐셜 변화를 증폭하여 선택 트랜지스터(SX)로 전달할 수 있다.
센싱 노드(SN)로 전달된 광 전하는 제1 및 제2 모드 모두에서 구동 트랜지스터(DX)의 게이트에 인가되어 증폭될 수 있다. 이때, 구동 트랜지스터(DX)는 소스 팔로워의 역할을 수행할 수 있다. 이후, 증폭된 전압은 선택 트랜지스터(SX)에 대한 제어신호(SEL)의 인가 여부에 따라 출력 전압(V pixel out)으로 출력될 수 있다.
도 6 내지 9는 본 발명의 일 실시 예에 따른 도 5의 회로에서 각 모드에 따른 트랜지스터들의 제어 방법을 나타내는 타이밍 도이다. 설명의 편의를 위해 반복설명을 생략하고 도 5에 도시된 제1 베이어 픽셀 그룹(PG11) 및 제1 4SUM 픽셀 그룹(PG2R)에 포함된 트랜지스터들을 중심으로 설명한다.
도 6을 참조하면, 도 5에 도시된 회로를 제어하기 위해 각 픽셀 그룹들(PG11 및 PG2R)에 포함된 트랜지스터들(TR11GB, TR11B, TR11GR, TR11R, TR21R, TR22R, TR23R, TR24R, RX 및 DCG)에 인가되는 제어신호들(TX11GB, TX11B, TX11GR, TX11R, TX21R, TX22R, TX23R, TX24R, RST 및 GCS)이 도시된다.
구동 트랜지스터(DX) 및 선택 트랜지스터(SX)의 동작은 앞서 도 5에서 설명하였고, 센싱 노드(SN)의 신호가 구동 트랜지스터(DX)의 게이트에 인가되어 증폭되는 것은 두 가지 모드에 대해 동일한 바, 설명의 편의를 위해 리셋 트랜지스터(RX)에 대한 제어 신호(RST), 이득변환 트랜지스터(DCG)에 대한 제어신호(GCS) 및 전송 트랜지스터들(TR11GB, TR11B, TR11GR, TR11R, TR21R, TR22R, TR23R, TR24R)에 대한 제어신호(TX11GB, TX11B, TX11GR, TX11R, TX21R, TX22R, TX23R, TX24R, RST 및 GCS)를 중심으로 설명한다.
각각의 제어신호들(TX11GB, TX11B, TX11GR, TX11R, TX21R, TX22R, TX23R, TX24R, RST 및 GCS)은 2가지 논리 레벨을 가질 수 있다. 설명의 편의를 위해 1을 각 신호에 대한 LOGIC HIGH, 0을 각 신호에 대한 LOGIC LOW 레벨인 것으로 볼 수 있다. 즉, 각 트랜지스터의 게이트에 LOGIC HIGH 레벨의 제어 신호가 인가된 경우, 해당 트랜지스터가 활성화(턴-온) 되고, LOGIC LOW 레벨의 제어 신호가 인가된 경우 해당 트랜지스터가 불활성화(턴-오프)될 수 있다.
도 6의 제1 모드(Bayer mode normal) 동작 시 타이밍 도를 참조하면, 본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)가 제1 모드(Bayer mode)촬영 시, 제1 베이어 픽셀 그룹(PG11)의 픽셀들로부터 신호를 생성 및 출력하는 동작 주기는 간략히 제1 내지 제17 구간(T1 내지 T17)으로 구분될 수 있다.
먼저, 제1 구간(T1)에서 트랜지스터들에 대한 제어신호들(TX11GB, TX11B, TX11GR, TX11R, TX2, RST 및 GCS)은 각각 LOGIC HIGH 레벨을 가질 수 있다(TX2는 TX21R, TX22R, TX23R 및 TX24R을 의미한다.). 상기 제어신호들이 LOGIC HIGH 레벨을 가짐에 따라 구동 트랜지스터(DX) 및 선택 트랜지스터(SX)를 제외한 회로들이 전기적으로 연결될 수 있다. 따라서 리셋 트랜지스터(RX)를 통해 연결된 구성요소들에 축적된 전하를 제거할 수 있다. 이를 통해 이후, 각 광전변환소자에서 축적된 광 전하량을 정확하게 측정할 수 있다.
제2 구간(T2) 동안 전송 트랜지스터들에 대한 제어신호들(TX11GB, TX11B, TX11GR, TX11R 및 TX2)과 리셋 트랜지스터에 대한 제어신호(RX)가 LOGIC LOW 레벨을 유지함으로써 픽셀 어레이에 포함되는 각 광전변환소자들(PD11GB, PG11B, PD11GR 및 PD11R)에 광 전하가 축적될 수 있다. 앞서 설명한 바와 같이, 광전변환소자들(PD11GB, PG11B, PD11GR 및 PD11R)은 포토 다이오드 등을 포함할 수 있다.
광전변환소자들(PD11GB, PG11B, PD11GR 및 PD11R)에 광 전하가 축적되는 동안 이득 변환 트랜지스터(DCG)에 대한 제어신호(GCS) 레벨은 LOGIC HIGH 또는 LOGIC LOW 중 어떤 것도 가능하나, 리셋 트랜지스터(RX)를 통해 축적된 전하를 제거하기 위한 구간(T1 등) 및 플로팅 디퓨전들의 광 전하를 센싱노드로 전달하는 구간(T4 등)에서는 이득 변환 트랜지스터에 대한 제어신호(GCS) 레벨이 반드시 LOGIC HIGH로 유지되어야 한다. 일 실시 예에서, 도 6과 같이 제1 모드(Bayer mode)동작 동안 이득 변환 트랜지스터(DCG)에 대한 제어신호(GCS) 레벨이 항상 LOGIC HIGH 레벨로 유지될 수 있다.
이득 변환 트랜지스터(DCG)에 대한 제어 신호(GCS)가 LOGIC HIGH 상태를 유지 함으로써 센싱노드(SN)에 대해 4개의 플로팅 디퓨전들(FD11, FD13, FD2R, FD2G)이 전기적으로 연결된 상태를 유지할 수 있다.
제3 구간(T3) 동안 제1 전송 트랜지스터들에 대한 제어 신호(TX11B)가 LOGIC HIGH 레벨로 인가된다. 제어 신호(TX11B)가 LOCIG HIGH로 인가됨으로써 제2 구간(T2)동안 광전변환소자(PD1B)에서 생성된 광 전하가 플로팅 디퓨전들(FD 11, FD13, FD2G, FD2R)로 전송될 수 있다.
제4 구간(T4)에서 플로팅 디퓨전들(FD11, FD13, FD2R, FD2G)에 임시 저장된 광 전하가 센싱노드(SN)로 전달될 수 있다. 제1 모드에서 이득변환 트랜지스터(DCG)에 대한 제어신호(GCS)가 LOGIC HIGH 상태를 유지함으로써 센싱노드(SN)와 플로팅 디퓨전들(FD11, FD13, FD2R, FD2G)이 접속된다. 센싱노드(SN)로 전달된 광 전하는 구동 트랜지스터(DX)의 게이트로 전달되어 증폭된 전압에 의한 신호가 리딩될 수 있다.
나머지 제5 구간(T5)내지 제17 구간(T17)의 경우, 이미지 센싱 장치(10)는 앞서 설명한 제1 구간(T1) 내지 제4 구간(T4)의 동작과 유사하게 작동하나, 제7 구간(T7), 제11 구간(T11) 및 제15 구간(T15)에서 각각 다른 제1 전송 트랜지스터들에 대한 제어 신호(TX11GB, TX11GR 및 TX11R)들이 LOGIC HIGH 레벨로 인가된다. 이를 통해 각 광전변환소자들(PD1GB, PD1GR 및 PD1R)에서 생성된 광 전하가 상기 구간들에서 플로팅 디퓨전들(FD 11, FD13, FD2G, FD2R)로 전송될 수 있다.
본 발명의 일 실시 예에 따른 제1 베이어 픽셀 그룹(PG 11)에서 신호가 리딩되는 순서는 달리 설정될 수 있으며, 설명된 실시 예로 제한되지 않는다.
도 7의 제2 모드 동작 시(4Sum mode) 타이밍도를 참조하면, 본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)가 제2 모드(4Sum mode)동작 시, 제1 4SUM 픽셀 그룹(PG2R)의 픽셀들로부터 신호를 생성 및 출력하는 동작 주기는 간략히 제1 내지 제5 구간(T1 내지 T5)으로 구분될 수 있다.
먼저, 제1 구간(T1)에서 트랜지스터들에 대한 제어신호(TX1, TX21R, TX22R, TX23R, TX24R, RST 및 GCS)들은 각각 LOGIC HIGH 레벨을 가질 수 있다(TX1은 TX11GB, TX11B, TX11GR 및 TX11R을 의미한다). 이에 따라, 제1 구간(T1) 동안 전기적으로 연결되어 있는 모든 구성요소들에 축적된 전하들이 리셋 트랜지스터(RX)를 통해 제거될 수 있다.
본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)는 제1 구간(T1)에서 회로 내 축적된 전하를 제거함으로써, 이후, 제1 4SUM 픽셀 그룹(PG2R)에서 축적되는 광 전하량을 정확하게 측정할 수 있다.
제2 구간(T2)동안 전송 트랜지스터들에 대한 제어신호들(TX21R, TX22R, TX23R, TX24R 및 TX1)과 리셋 트랜지스터에 대한 제어신호(RX)가 LOGIC LOW 레벨을 유지함으로써 픽셀 어레이에 포함되는 각 광전변환소자들(PD21R, PG22R, PD23R 및 PD24R)에 광 전하가 축적될 수 있다. 앞서 설명한 바와 같이, 광전변환소자는 포토 다이오드 등을 포함할 수 있다.
제3 구간(T3)동안 제2 전송 트랜지스터(TR21R, TR22R, TR23R, TR24R)들에 대한 각 제어신호(TX21R TX22R, TX23R 및 TX24R)가 동시에 LOGIC HIGH 레벨을 가질 수 있다. 제2 전송 트랜지스터들에 대한 제어신호들(TX21R TX22R, TX23R 및 TX24R)이 동시에 인가됨으로써, 제2 구간(T2)동안 단위 픽셀들에서 생성된 광 전하가 동시에 4SUM 플로팅 디퓨전들(FD2R, FD2G)로 전송될 수 있다.
제3 구간(T3) 및 제4 구간(T4)에서 제1 4SUM 픽셀 그룹(PG2R)에서 생성된 광 전하가 모두 4SUM 플로팅 디퓨전들(FD2R, FD2G)로 전송 및 임시 저장될 수 있다.
본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)는 제2 모드(4Sum mode)에서 제4 구간(T4)에서 이득변환 트랜지스터(DCG)에 대한 제어신호(GCS)가 LOGIC LOW 레벨로 인가될 수 있다. 이득변환 트랜지스터(DCG)에 의해 베이어 플로팅 디퓨젼들(FD11, FD13)과 센싱노드(SN)가 접속되고 있으므로, 이득변환 트랜지스터(DCG)에 대한 제어신호(GCS)가 인가되지 않더라도 4SUM 플로팅 디퓨전들(FD2R, FD2G)에 임시 저장된 광전하를 센싱 노드(SN)로 전달할 수 있다.
제4 구간(T4)에서 4SUM 플로팅 디퓨전들(FD2R, FD2G)에 임시 저장되었던 광 전하가 센싱노드(SN)로 전달되어 신호가 리딩될 수 있다. 이후 제5 구간(T5)에서 다음 주기의 센싱을 위해 전체 회로가 다시 리셋될 수 있다.
즉, 본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)는 제2 모드(4Sum mode)에서 이득변환 트랜지스터(DCG)가 선택적으로 활성화 될 수 있으며, 이득변환 트랜지스터(DCG)의 활성화 여부에 따라 센싱노드(SN)의 커패시턴스가 달라짐으로써 제2 모드(4Sum mode)에서 서로 다른 두 가지 신호가 리딩될 수 있다.
이득변환 트랜지스터(DCG)가 활성화 되는 제2 모드(4Sum mode)의 동작은 도 8의 제2 모드 저잡음(4Sum mode low noise) 타이밍도에서 구체적으로 설명될 수 있다.
도 8의 제2 모드 저잡음(4Sum mode low noise) 타이밍도를 참조하면, 본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)가 제2 모드 저잡음(4Sum mode low noise)동작 시, 제1 4SUM 픽셀 그룹(PG2R)의 픽셀들로부터 신호를 생성 및 출력하는 동작 주기는 간략히 제1 내지 제5 구간(T1 내지 T5)으로 구분될 수 있다.
먼저, 제1 구간(T1)에서 트랜지스터들에 대한 제어신호(TX1, TX21R, TX22R, TX23R, TX24R, RST 및 GCS)는 각각 LOGIC HIGH 레벨을 가질 수 있다(TX1은 TX11GB, TX11B, TX11GR 및 TX11R)을 의미한다). 이에 따라, 리셋 트랜지스터(RX)를 통해 제1 구간(T1)에서 전기적으로 연결되어 있는 회로 내 모든 구성요소들에 축적되어있던 전하를 제거할 수 있다. 본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)는 제1 구간(T1)에서 축적되어있던 전하를 제거함으로써, 이후, 제1 4SUM 픽셀 그룹(PG2R)에서 축적되는 광 전하량을 정확하게 측정할 수 있다.
제2 모드 저잡음 동작 시, 이득변환 트랜지스터(DCG)는 이미지 센싱 장치(100)의 동작 내내 활성화된 상태를 유지할 수 있다. 즉, 이득 변환 트랜지스터(DCG)에 대한 제어 신호(GCS)는 항상 LOGIC HIGH로 유지될 수 있다.
이득 변환 트랜지스터(DCG)에 대한 제어 신호(GCS)가 LOGIC HIGH 상태를 유지함으로써 센싱노드(SN)에 대해 4개의 플로팅 디퓨전들(FD11, FD13, FD2R, FD2G)이 접속된 상태를 유지할 수 있다.
제2 구간(T2)동안 전송 트랜지스터들에 대한 제어신호들(TX21R, TX22R, TX23R, TX24R 및 TX1)과 리셋 트랜지스터에 대한 제어신호(RX)가 LOGIC LOW 레벨을 유지함으로써 픽셀 어레이에 포함되는 각 광전변환소자들(PD21R, PG22R, PD23R 및 PD24R)에 광 전하가 축적될 수 있다. 제2 모드 동작(4Sum mode)의 경우, 한 주기 내에서 모든 제2 전송 트랜지스터들(TR21R TR22R, TR23R 및 TR24R)이 동시에 활성화(턴-온)되어 잡음(noise)의 양 또한 4배로 증가할 수 있다.
제3 구간(T3)동안 제2 전송 트랜지스터들에 대한 각 제어신호(TX21R TX22R, TX23R 및 TX24R)가 동일한 타이밍에 LOGIC HIGH 값을 가질수 있다. 제2 전송 트랜지스터들에 대한 제어신호들(TX21R TX22R, TX23R 및 TX24R)이 동시에 LOGIC HIGH로 인가됨으로써, 제3 구간(T3)에서 제1 4SUM 픽셀 그룹(PG2R)에서 생성된 광 전하가 모두 플로팅 디퓨전들(FD11, FD13, FD2R, FD2G)로 전송 및 임시 저장될 수 있다.
제4 구간(T4)에서 플로팅 디퓨전들(FD11, FD13, FD2R, FD2G)에 임시 저장된 광 전하가 센싱노드(SN)로 전달될 수 있다. 제2 모드 저 잡음 동작에서 이득변환 트랜지스터(DCG)에 대한 제어신호(GCS)가 LOGIC HIGH 상태를 유지함으로써 센싱노드(SN)와 플로팅 디퓨전들(FD11, FD13, FD2R, FD2G)이 접속되어 센싱노드(SN)의 커패시턴스가 증가되어 잡음에 의한 영향을 완화시킬 수 있다.
센싱노드(SN)로 전달된 광 전하는 구동 트랜지스터(DX)의 게이트로 전달되어 증폭된 전압에 의한 신호가 리딩될 수 있다. 또한, 제5 구간(T5)에서 다음 주기의 센싱을 위해 전체 회로가 리셋될 수 있다.
제2 모드(4Sum mode)에서 이득변환 트랜지스터(DCG)가 비활성화된 센싱 및 활성화된 센싱이 하나의 주기로 수행될 수 있다. 도 9의 2가지 측정 방식 사용에 따른 제2 모드 촬영 시(Combination) 타이밍도를 참조하면, 본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)의 이득변환 트랜지스터(DCG)에 대한 제어신호(GCS)의 활성화 여부를 달리한 측정이 한 주기(T1 내지 T9) 내에서 이루어 질 수 있음이 도시된다.
도 8과 비교하여, 도 9는 이득변환 트랜지스터에 대한 제어신호(GCS)의 동작 타이밍만이 달라지는 바, 도 9의 제7 내지 9 구간(T7 내지 T9)을 참조하면, 이득변환 트랜지스터(DCG)에 대한 제어신호 (GCS)가 제2 전송 트랜지스터(TR21R, TR22R, TR23R 및 TR24R)에 대한 제어 신호들(TX21R, TX22R, TX23R 및 TX24R)과 동시에 활성화되고, 리셋을 위한 제9 구간(T9)까지 활성화 상태가 유지될 수 있다.
이득변환 트랜지스터(DCG)가 제7 내지 제9 구간(T7 내지 T9)동안 활성화됨으로써 센싱노드(SN)에 연결된 플로팅 디퓨전들이 베이어 플로팅 디퓨전들 및 4SUM 플로팅 디퓨전들(FD11, FD13, FD2R, FD2G)로 유지되어 센싱노드에 대한 증가된 커패시턴스를 유지할 수 있다.
본 발명의 일 실시 예에 따른 이미지 프로세서(200)는 이미지 센싱 장치(100)의 이득변환 트랜지스터(DCG)를 제어함으로써 얻은 두 가지 신호를 이용하여 고품질 이미지를 프로세싱할 수 있다.
예를 들어, 이득변환 트랜지스터(DCG)에 대한 제어신호(GCS)가 LOGIC LOW 레벨로 인가된 상태로 센싱된 신호정보와 제어신호(GCS)가 LOGIC HIGH 레벨로 인가된 상태로 센싱된 신호정보를 비교하여, 잡음에 의한 공통 모드신호를 산출할 수 있고, 잡음 값을 보정함으로써 보다 고화질의 이미지 정보를 얻을 수 있다.
이상, 설명의 편의를 위해 제1 베이어 픽셀 그룹(PG11) 및 제1 4SUM 픽셀 그룹(PG2R)을 중심으로 설명했으나, 다른 픽셀 그룹들에서도 상기한 바와 동일한 방식이 적용될 수 있다.
도 10은 본 발명의 다른 실시 예에 따른 이미지 센싱 장치의 픽셀 블록, 픽셀 그룹들 및 트랜지스터들을 간략히 나타낸 레이아웃이다.
이하, 본원 발명의 기술적 특징을 이해하기 쉽도록 픽셀 어레이(110-4) 상에서 반복되는 부분에 대한 설명을 생략하고 베이어 픽셀 그룹들 중 하나의 그룹(PG12)과 4SUM 픽셀 그룹들 중 하나의 그룹(PG2R)을 중심으로 설명한다.
그러나, 이는 설명의 편의를 위한 것에 불과하며, 본 발명의 기술적 사상은 설명되는 실시 예로 제한되지 않는다.
앞서 도 3에서 설명한 바와 같이, 본 발명의 다른 실시 예에 따른 이미지 센싱 장치(100)의 픽셀 어레이(110-4) 상의 픽셀 블록(115-3)은 단위 픽셀들(PX2B, PX2GB, PX2GR, PX2R, PX2R, PX3R, PX4R 등), 구동 트랜지스터(DX), 선택 트랜지스터(SX), 리셋 트랜지스터(RX) 및 이득변환 트랜지스터(DCG)를 포함할 수 있다.
구동 트랜지스터(DX), 선택 트랜지스터(SX), 리셋 트랜지스터(RX) 및 이득변환 트랜지스터(DCG)들은 픽셀 그룹들(PG11, PG2R 등)에 의해 공유되므로, 공유 트랜지스터라고 할 수 있고, 도 3과 마찬가지로 픽셀 블록(115-3)에서 공유 트랜지스터들이 위치한 영역(제1 공유 트랜지스터 영역 및 제2 공유 트랜지스터 영역)과 단위 픽셀들이 위치한 영역(제1 픽셀영역 및 제2 픽셀영역)이 교번적으로 배치될 수 있다.
픽셀 블록(115-3)의 제1 공유 트랜지스터 영역에는 구동 트랜지스터(DX) 및 선택 트랜지스터(SX)가 2개씩 배치될 수 있다. 제2 공유 트랜지스터 영역의 경우에도 이득 변환 트랜지스터(DCG) 및 리셋 트랜지스터(RX)가 2개씩 배치될 수 있다.
도 10의 픽셀 블록(115-3)에 포함되는 픽셀 그룹들의 레이아웃은 도 3의 실시 예와 실질적으로 동일할 수 있다. 따라서, 설명의 편의를 위해 픽셀 그룹의 단위픽셀, 플로팅 디퓨전, 전송 트랜지스터들의 배치형태에 관한 설명은 생략한다.
앞서 도 3에 대한 설명과 같이, 하나의 픽셀 그룹 내에서 플로팅 디퓨전이 공유되고, 플로팅 디퓨전으로 전송된 광 전하는 다시 공유 트랜지스터들(DX, SX, RX 및 DCG)을 통해 센싱 및 처리되어야 하는 바, 제1 트랜지스터 영역 및 제2 트랜지스터 영역의 공유 트랜지스터들의 위치가 베이어 플로팅 디퓨전 및 4SUM 플로팅 디퓨전들의 배치에 따라 달라질 수 있다.
본 발명의 다른 실시 예에서, 2개의 베이어 플로팅 디퓨전들(FD12, FD14) 및 2개의 4SUM 플로팅 디퓨전들(FD2R 및 도 11의 FD2G) 이 픽셀 블록(115-2)에 포함된 공유 트랜지스터들 중 구동 트랜지스터(DX), 선택 트랜지스터(SX), 이득변환 트랜지스터(DCG) 및 리셋 트랜지스터(RX)를 하나씩 공유할 수 있다.
이때, 2개의 4SUM 플로팅 디퓨전들(FD2R 및 도 11의 FD2G)이 이득변환 트랜지스터(DCG)의 일 단자와 연결되고, 2개의 베이어 플로팅 디퓨전들(FD12 및 FD14)이 구동 트랜지스터(DX)의 게이트에 연결될 수 있도록 트랜지스터들이 배치되는 바, 도시된 바와 같이 공유 트랜지스터들이 제1 트랜지스터 영역 및 제2 트랜지스터 영역에 배치될 수 있다. 플로팅 디퓨전들 및 공유 트랜지스터들 간의 연결 관계는 도 11를 통해 자세히 설명될 것이다.
도 11은 본 발명의 다른 실시 예에 따른 이미지 센싱 장치(100)의 픽셀 그룹들 및 트랜지스터들 간의 연결을 간략히 나타낸 레이아웃이다.
도 11에 본 발명의 다른 실시 예에 따른 이미지 센싱 장치(100)의 도선(metal line)이 간략히 도시된다.
본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)는 도선이 반복적으로 배열될 수 있으므로 중복되는 설명을 피하기 위해 실선으로 도시된 도선을 중심으로 설명한다. 반복되는 도선을 예시적으로 확인할 수 있도록 점선으로 표시하였다.
본 발명의 다른 실시 예에서, 2개의 베이어 플로팅 디퓨전들(FD12 및 FD14) 및 2개의 4SUM 플로팅 디퓨전(FD2R 및 FD2G)들이 구동 트랜지스터(DX), 선택 트랜지스터(SX), 이득변환 트랜지스터(DCG) 및 리셋 트랜지스터(RX)를 공유하도록 도선(metal line)이 연결될 수 있다.
도 4와 마찬가지로 도 11에 도시된 4SUM 플로팅 디퓨전 FD2G을 제1 4SUM 플로팅 디퓨전(FD2R)과 구별하기 위해 제2 4SUM 플로팅 디퓨전(FD2G)이라고 할 수 있다.
본 발명의 다른 실시 예에서, 제1 4SUM 플로팅 디퓨전(FD2R) 및 제2 4SUM 플로팅 디퓨전(FD2G) 이 도선(metal line)을 통해 이득변환 트랜지스터(DCG)의 일측 단자와 접속될 수 있다. 이득변환 트랜지스터(DCG)의 타측 단자는 다시 제2 베이어 플로팅 디퓨전(FD12) 및 제4 베이어 플로팅 디퓨전(FD14)과 도선(metal line)을 통해 접속될수 있다.
이득변환 트랜지스터(DCG)에 연결된 베이어 플로팅 디퓨전들(FD12, FD14)은 센싱노드(SN)와 연결될 수 있으며, 센싱노드(SN)는 다시 구동 트랜지스터(DX)의 게이트와 연결될 수 있다.
상기 실시 예에 의한 이미지 센싱 장치(100)는 서로 다른 두 모드에서 각각 특화된 동작을 할 수 있다.
각각의 모드는 이미지 센싱 장치(100)의 촬영 환경에 따라 달라지며, 이미지 프로세서(200)에 의해 제어 레지스터(170)가 제어됨으로써 각 모드에서 트랜지스터들의 동작방식이 결정될 수 있다. 이미지 센싱 장치(100)에서 촬영된 이미지 정보를 참고하여 촬영 환경에 따라 각 모드 별로 트랜지스터들의 동작을 결정하는 방식은 앞서 도 4에서 설명한 내용과 실질적으로 동일할 수 있다.
다만, 본 발명의 다른 실시 예에 따른 이미지 센싱 장치(100)는 고 조도 환경에서 이득 변환 트랜지스터(DCG)의 동작여부를 결정함으로써 고 동적 범위를 확보할 수 있다.
두 가지 모드 중 하나인 제1 모드(Bayer mode)에서, 제1 전송 트랜지스터들(TR12GB, TR12B, TR12GR 및 TR12R)은 서로 다른 타이밍에 활성화되어 동작할 수 있고, 이때 제2 전송 트랜지스터들(TR21R, TR22R, TR23R 및 TR24R)은 비활성화 될 수 있다.
제1 모드는 수광되는 빛이 충분한 고조도 환경으로 각 픽셀에서 생성되는 광 전하 량이 저조도 환경에 비해 많은 경우일 수 있다.
제2 베이어 픽셀 그룹(PG12)에 포함된 광전변환소자들(PD2GB, PD2B, PD2R 및 PD2GR)은 제1 전송 트랜지스터(TR12GB, TR12B, TR12R 및 TR12GR)들에 의해 제2 베이어 플로팅 디퓨전(FD12)과 연결될 수 있다.
제2 베이어 플로팅 디퓨전(FD12)은 제4 베이어 플로팅 디퓨전(FD14)과 전기적으로 연결되어 있으므로, 베이어 플로팅 디퓨전들(FD12, FD14)은 제1 전송 트랜지스터(TR12GB, TR12B, TR12R 및 TR12GR)들에 의해 각각의 광전변환소자들(PD2GB, PD2B, PD2R 및 PD2GR)에서 생성된 광 전하를 전달받을 수 있다.
앞서 설명한 바와 같이, 도선(metal line)에 의해 제1 4SUM 플로팅 디퓨전(FD2R)이 이득변환 트랜지스터(DCG) 및 제2 4SUM 플로팅 디퓨전(FD13)과 접속될 수 있다. 센싱노드(SN)에 이득변환 트랜지스터(DCG), 제2 베이어 플로팅 디퓨전(FD12) 및 제4 베이어 플로팅 디퓨전(FD14)이 연결되므로, 센싱노드(SN)에 대해 4개의 플로팅 디퓨전들(FD12, FD14, FD2R 및 FD2G)이 병렬적으로 연결될 수 있다. 플로팅 디퓨전들(FD12, FD14, FD2R 및 FD2G)이 병렬적으로 연결된다는 의미는 정션 커패시터 간의 전기적 연결이 병렬적인 것을 의미할 수 있다.
도선(metal line)의 연결 관계상, 제2 모드에서 제1 4SUM 픽셀 그룹(PG2R)에서 생성된 광 전하를 센싱하기 위해서는 이득변환 트랜지스터(DCG)가 반드시 활성화 되어야 하고, 이때 센싱노드(SN)의 기생 커패시턴스를 제외한 커패시턴스는 상기 4개의 플로팅 디퓨전들(FD12, FD14, FD2R 및 FD2G)의 커패시턴스 총합과 같을 수 있다. 즉, 제2 모드(4Sum mode) 동작 시 이득변환 트랜지스터(DCG)는 항상 활성화된 상태를 유지할 수 있으며, 이는 도 12를 통해 자세히 설명될 것이다.
제2 베이어 픽셀 그룹(PG12)의 광전변환소자들(PD2GB, PD2B, PD2R 및 PD2GR)은 제1 전송 트랜지스터(TR12GB, TR12B, TR12R 및 TR12GR)들에 의해 제2 베이어 플로팅 디퓨전(FD12)과 연결될 수 있다. 제2 베이어 플로팅 디퓨전(FD12)은 도선에 의해 제4 베이어 플로팅 디퓨전(FD14)과 전기적으로 연결될 수 있다. 베이어 플로팅 디퓨전들(FD12, FD14)은 센싱노드(SN)에 직접 연결되어 센싱노드(SN)의 커패시턴스에 기여할 수 있다.
제2 베이어 플로팅 디퓨전(FD12)은 제4 베이어 플로팅 디퓨전(FD14)과 전기적으로 연결되어 있으므로, 베이어 플로팅 디퓨전들(FD12, FD14)은 제 제1 전송 트랜지스터(TR12GB, TR12B, TR12R 및 TR12GR)들에 의해 광전변환소자들(PD2GB, PD2B, PD2R 및 PD2GR)에서 생성된 광 전하를 전달받을 수 있다. 제2 베이어 플로팅 디퓨전(FD12) 및 제4 베이어 플로팅 디퓨전(FD14)은 상기 도 10의 실시 예에 따른 연결관계에서 하나의 플로팅 디퓨전처럼 동작할 수 있다.
제1 모드(Bayer mode)는, 이득변환 트랜지스터(DCG)가 활성화되지 않더라도 광전하의 센싱이 가능하나, 이득변환 트랜지스터(DCG)의 활성화 여부에 따라 4SUM 플로팅 디퓨전들(FD2R, FD2G)로 생성된 광 전하의 전달 여부가 결정될 수 있다. 즉, 제1 모드에서는 이득변환 트랜지스터(DCG)의 활성화 여부에 따라 센싱노드(SN)와 플로팅 디퓨전들 간의 연결관계가 달라질 수 있다. 즉, 제1 모드(Bayer mode)에서 이득변환 트랜지스터(DCG)는 센싱노드(SN)의 커패시턴스를 변화시키기 위해 활성화 될 수 있다.
본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)는 센싱노드(SN)의 커패시턴스가 증가되도록 제1 모드(Bayer mode)에서 이득변환 트랜지스터(DCG)의 활성여부를 조절함으로써 제1 모드에서 센싱노드(SN)의 전체 커패시턴스를 조절할 수 있다.
플로팅 디퓨전들(FD12, FD14, FD2R 및 FD2G)은 전달받은 광 전하를 임시로 저장 및 축적할 수 있다. 축적된 광 전하의 전압에 해당하는 신호는 센싱노드(SN)로 전달될 수 있으며, 센싱노드(SN)로 전달된 신호는 제1 공유 트랜지스터 영역에 배치된 구동 트랜지스터(DX)에 의해 증폭되어 센싱될 수 있다.
구체적으로, 구동 트랜지스터(DX)는 플로팅 디퓨전들(FD12, FD14, FD2R 및 FD2G)에 임시적으로 저장된 광 전하들을 센싱노드(SN)를 통해 게이트 전극으로 제공받을 수 있다. 구동 트랜지스터(DX)는 제공받은 광 전하들에 따른 전원 전압을 선택 트랜지스터(SX)로 출력할 수 있다. 선택 트랜지스터(SX)는 구동 트랜지스터(DX)로부터 출력된 전압을 출력포트로 출력할 수 있다.
제2 공유 트랜지스터 영역에 배치된 이득변환 트랜지스터(DCG)는 각 모드 별로 활성화 여부가 달라질 수 있다.
제2 공유 트랜지스터 영역에 배치된 리셋 트랜지스터(RX)는 각 플로팅 디퓨전들(FD12, FD14, FD2R 및 FD2G) 및 광전변환소자(PD2GB, PD2B, PD2GR 및 PD1R, PD2R, PD3R, PD4R 등)들을 전원 전압레벨로 리셋할 수 있다.
제1 공유 트랜지스터 영역 및 제2 공유 트랜지스터 영역에 배치된 트랜지스터들(DX, SX, DCG 및 RX)은 픽셀 어레이(110-5) 상에서 트랜지스터들(DX, SX, DCG 및 RX)의 공유 방식 내지 도선의 레이아웃 등에 따라 배치 방식이 달라질 수 있다.
도 12는 도 11의 일부 픽셀 그룹들에 대한 개념적인 등가회로이다.
본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)는 전체 픽셀 어레이(110-5)에 대해 각 구성요소들이 반복적 배열 구조를 가지는 바, 설명의 편의를 위해 제2 베이어 픽셀 그룹(PG12) 및 제1 4SUM 픽셀 그룹(PG2R)에 대한 등가회로를 중심으로 설명한다.
각 픽셀 그룹들에 포함된 단위 픽셀들은 도시된 제2 베이어 픽셀 그룹(PG12) 및 제1 4SUM 픽셀 그룹(PG2R)이외의 다른 픽셀 그룹들에서 공유될 수 있다. 다만, 도 12에서는, 설명의 편의를 위해 제2 베이어 픽셀 그룹(PG12) 및 제1 4SUM 픽셀 그룹(PG2R)에 포함되지 않는 트랜지스터의 경우 TR22GR와 같이 연결되는 트랜지스터의 명칭만을 도시하였다. 또한, 도 12에 따르면 하나의 센싱노드(SN)에 대해 4개의 플로팅 디퓨전들(FD12, FD14, FD2R 및 FD2G)이 접속되는 바, 센싱노드(SN)를 기준으로 그 연결관계를 간략하게 도시하였다.
도 12를 참조하면, 본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)는 픽셀 그룹(PG12, PG2R 등)들, 이득변환 트랜지스터(DCG), 센싱노드(SN), 구동 트랜지스터(DX), 선택 트랜지스터(SX) 및 리셋 트랜지스터(RX)를 포함할 수 있다.
각 광전변환소자들(PD2GB, PD2B, PD2GR, PD1R, PD2R, PD3R 및 PD4R)에 축적된 광 전하는 모드 별로 활성화되는 전송 트랜지스터에 의해 플로팅 디퓨전들(FD12, FD14, FD2R 및 FD2G)로 전달될 수 있다.
전송 트랜지스터들(TR12GB, TR12B, TR12GR 등)은 전송 트랜지스터들의 게이트에 인가되는 각각의 전송 제어 신호들(TX12GB, TX12B, TX12GR 등)에 따라 턴-온(turn-on)되어 광전변환소자들(PD2GB, PD2B, PD2GR, PD1R, PD2R, PD3R 및 PD4R)에 축적된 광전하를 플로팅 디퓨전들(FD12, FD14, FD2R, FD2G)로 전송할 수 있다.
본 발명의 다른 실시 예에 따른 이미지 센싱 장치(100)는 제1 모드(Bayer mode)동작 시 광전변환소자들(PD2GB, PD2B, PD2GR 및 PD2R)에 축적된 전하를 제1 전송 트랜지스터들(TR12GB, TR12B, TR12GR 및 TR12R)을 통해 독립적으로 플로팅 디퓨전들(FD12, FD14, FD2R, FD2G)에 전송할 수 있다.
제1 모드에서는, 광전변환소자들 별로 축적된 광 전하의 독립적인 전송을 위해서 제1 전송 트랜지스터(TR12GB, TR12B, TR12GR 및 TR12R)에 대한 전송 제어 신호(TX12GB, TX12B, TX12GR 및 TX12R)들이 서로 다른 타이밍에 인가될 수 있다.
즉, 제1 모드에서 플로팅 디퓨전들(FD12, FD14, FD2R, FD2G)은 각 단위 픽셀의 광전변환소자들(PD2GB, PD2B, PD2GR 및 PD2R)에서 축적된 전하를 개별적으로 전달받을 수 있으며, 센싱노드(SN)는 각 광전변환소자들(PD2GB, PD2B, PD2GR 및 PD2R)별로 축적된 전하를 독립적으로 센싱하여 이미지를 처리할 수 있다.
따라서, 제1 모드에서 제1 베이어 픽셀 그룹(PG12)의 광전변환소자들(PD2GB, PD2B, PD2GR 및 PD2R)에서 생성된 광 전하는 각 단위 픽셀 별로 독립적으로 센싱될 수 있다.
제1 모드에서 센싱 노드(SN)는 각 광전변환소자들(PD2GB, PD2B, PD2R 및 PD2GR)에서 축적된 전하를 개별적으로 센싱하여 이미지를 처리할 수 있다.
본 발명의 다른 실시 예에서, 제1 모드에서 광 전하를 전송 받는 플로팅 디퓨전의 용량은 이득변환 트랜지스터(DCG)의 활성 여부에 따라 달라질 수 있다. 즉, 이득변환 트랜지스터(DCG)가 비활성화 되는 경우, 플로팅 디퓨전의 전체 용량은 제2 베이어 플로팅 디퓨전(FD12) 및 제4 베이어 플로팅 디퓨전(FD14G)용량의 합이 될 수 있다. 반면, 이득변환 트랜지스터(DCG)가 활성화되는 경우, 광 전하를 전송 받는 플로팅 디퓨전의 전체 옹량은 제2 베이어 플로팅 디퓨전(FD12), 제4 베이어 플로팅 디퓨전(FD14), 제1 4SUM 플로팅 디퓨전(FD2R) 및 제2 4SUM 플로팅 디퓨전(FD2G)용량의 합이 될 수 있다. 이득변환 트랜지스터(DCG)는 게이트에 인가되는 이득변환 제어 신호(GCS)가 LOGIC HIGH 레벨인 경우 활성화될 수 있다.
반면, 본 발명의 다른 실시 예에서 이미지 센싱 장치(100)는 제2 모드(4Sum mode) 동작 시 제1 4SUM 픽셀 그룹(PG2R)의 광전변환소자들(PD1R, PD2R, PD3R, PD4R)에서 생성된 광 전하의 센싱을 위해 이득변환 트랜지스터(DCG)를 활성화시킬 수 있다. 즉, 제2 모드 동작 시 이득변환 트랜지스터(DCG)의 활성화가 필수적이다.
소스 팔로워 증폭기로 도시된 구동 트랜지스터(DX)는 광 전하를 전달받은 플로팅 디퓨전들(FD12, FD14, FD2R, FD2G)에 연결된 센싱노드(SN)의 전기적 포텐셜 변화를 증폭하여 선택 트랜지스터(SX)로 전달할 수 있다.
센싱 노드(SN)로 전달된 광 전하는 제1 및 제2 모드 모두에서 구동 트랜지스터(DX)의 게이트에 인가되어 증폭될 수 있다. 이때, 구동 트랜지스터(DX)는 소스 팔로워의 역할을 수행할 수 있다. 이후, 증폭된 전압은 선택 트랜지스터(SX)에 대한 제어신호(SEL)의 인가 여부에 따라 출력 전압(V pixel out)으로 출력될 수 있다.
도 13 내지 15는 본 발명의 다른 실시 예에 따른 도 12의 회로에서 각 모드에 따른 트랜지스터들의 제어 방법을 나타내는 타이밍도이다. 설명의 편의를 위해 반복설명을 생략하고 도 12에 도시된 제2 베이어 픽셀 그룹(PG12) 및 제1 4SUM 픽셀 그룹(PG2R)에 포함된 트랜지스터들을 중심으로 설명한다.
도 13을 참조하면, 도 12에 도시된 회로를 제어하기 위해 각 픽셀 그룹들(PG11 및 PG2R)에 포함된 트랜지스터들(TR11GB, TR11B, TR11GR, TR11R, TR21R, TR22R, TR23R, TR24R, RX 및 DCG)에 인가되는 제어신호들(TX11GB, TX11B, TX11GR, TX11R, TX21R, TX22R, TX23R, TX24R, RST 및 GCS)이 도시된다.
구동 트랜지스터(DX) 및 선택 트랜지스터(SX)의 동작은 앞서 도 12에서 설명하였고, 센싱 노드(SN)의 신호가 구동 트랜지스터(DX)의 게이트에 인가되어 증폭되는 것은 전체 모드에 대해 동일한 바, 설명의 편의를 위해 리셋 트랜지스터(RX)에 대한 제어 신호(RST), 이득변환 트랜지스터(DCG)에 대한 제어신호(GCS) 및 전송 트랜지스터들(TR12GB, TR12B, TR12GR, TR12R, TR22R, TR21R, TR23R, TR24R)에 대한 제어신호(TX12GB, TX12B, TX12GR, TX12R, TX22R, TX21R, TX23R, TX24R, RST 및 GCS)를 중심으로 설명한다.
각각의 제어신호들(TX12GB, TX12B, TX12GR, TX12R, TX22R, TX21R, TX23R, TX24R, RST 및 GCS)은 2가지 논리 레벨을 가질 수 있다. 설명의 편의를 위해 1을 각 신호에 대한 LOGIC HIGH, 0을 각 신호에 대한 LOGIC LOW 레벨인 것으로 볼 수 있다. 즉, 각 트랜지스터의 게이트에 LOGIC HIGH 레벨의 제어 신호가 인가된 경우, 해당 트랜지스터가 활성화(턴-온) 되고, LOGIC LOW 레벨의 제어 신호가 인가된 경우 해당 트랜지스터가 불활성화(턴-오프)될 수 있다.
도 13의 제1 모드(Bayer mode normal) 동작 시 타이밍 도를 참조하면, 본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)가 제1 모드(Bayer mode)촬영 시, 제2 베이어 픽셀 그룹(PG12)의 픽셀들로부터 신호를 생성 및 출력하는 동작 주기는 간략히 제1 내지 제17 구간(T1 내지 T17)으로 구분될 수 있다.
먼저, 제1 구간(T1)에서 트랜지스터들에 대한 제어신호들(TX12GB, TX12B, TX12GR, TX12R, TX2, RST 및 GCS)은 각각 LOGIC HIGH 레벨을 가질 수 있다(TX2는 TX21R, TX22R, TX23R 및 TX24R을 의미한다). 상기 제어신호들이 LOGIC HIGH 레벨을 가짐에 따라 구동 트랜지스터(DX) 및 선택 트랜지스터(SX)를 제외한 회로들이 전기적으로 연결될 수 있다. 따라서 리셋 트랜지스터(RX)를 통해 연결된 구성요소들에 축적된 전하를 제거할 수 있다. 이를 통해 이후, 각 픽셀에서 축적된 광 전하량을 정확하게 측정할 수 있다.
제2 구간(T2) 동안 전송 트랜지스터들에 대한 제어신호들 TX12GB, TX12B, TX12GR, TX12R 및 TX2)과 리셋 트랜지스터에 대한 제어신호(RX)가 LOGIC LOW 레벨을 유지함으로써 픽셀 어레이에 포함되는 각 광전변환소자들(PD12GB, PG12B, PD12GR 및 PD12R)에 광 전하가 축적될 수 있다. 앞서 설명한 바와 같이, 광전변환소자들(PD12GB, PG12B, PD12GR 및 PD12R)은 포토 다이오드 등을 포함할 수 있다.
제3 구간(T3) 동안 제1 전송 트랜지스터들에 대한 제어 신호(TX12GB)가 LOGIC HIGH 레벨로 인가된다. 제어 신호(TX12GB)가 LOGIC HIGH로 인가됨으로써 제2 구간(T2)동안 광전변환소자들(PD12GB)에서 생성된 광 전하가 베이어 플로팅 디퓨전들(FD12, FD14)로 전송될 수 있다.
제4 구간(T4)에서 베이어 플로팅 디퓨전들(FD12, FD14)에 임시 저장된 광 전하가 센싱노드(SN)로 전달될 수 있다.
센싱노드(SN)에 전달된 광 전하는 구동 트랜지스터(DX)의 게이트로 전달되어 증폭된 전압에 의한 신호가 리딩될 수 있다.
나머지 제5 구간(T5)내지 제17 구간(T17)의 경우, 이미지 센싱 장치(10)는 앞서 설명한 제1 구간(T1) 내지 제4 구간(T4)의 동작과 유사하게 작동하나, 제7 구간(T7), 제11 구간(T11) 및 제15 구간(T15)에서 각각 다른 제1 전송 트랜지스터들에 대한 제어 신호(TX12B, TX12R 및 TX12GR)들이 LOGIC HIGH 레벨로 인가된다. 이를 통해 각 광전변환소자들(PD2B, PD2R 및 PD2GR)에서 생성된 광 전하가 상기 구간들에서 플로팅 디퓨전들(FD 12, FD14)로 전송될 수 있다.
본 발명의 일 실시 예에 따른 제2 베이어 픽셀 그룹(PG 12)에서 신호가 리딩되는 순서는 달리 설정될 수 있으며, 설명된 실시 예로 제한되지 않는다.
도 14의 제2 모드 동작 시(4Sum mode) 타이밍도를 참조하면, 본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)가 제2 모드(4Sum mode)촬영 시, 제1 4SUM 픽셀 그룹(PG2R)의 픽셀들로부터 신호를 생성 및 출력하는 동작 주기는 간략히 제1 내지 제5 구간(T1 내지 T5)으로 구분될 수 있다.
먼저, 제1 구간(T1)에서 트랜지스터들에 대한 제어신호(TX1, TX21R, TX22R, TX23R, TX24R, RST 및 GCS)는 각각 LOGIC HIGH 레벨을 가질 수 있다(TX1은 TX11GB, TX11B, TX11GR 및 TX11R)을 의미한다.). 이에 따라, 제1 구간(T1) 동안 전기적으로 연결되어 있는 모든 구성요소들에 축적된 전하들이 리셋 트랜지스터(RX)를 통해 제거될 수 있다.
본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)는 제1 구간(T1)에서 회로 내 축적된 전하를 제거함으로써, 이후, 제1 4SUM 픽셀 그룹(PG2R)에서 축적되는 광 전하량을 정확하게 측정할 수 있다.
제2 구간(T2)동안 전송 트랜지스터들에 대한 제어신호들(TX21R, TX22R, TX23R, TX24R 및 TX1)과 리셋 트랜지스터들에 대한 제어신호(RX)가 LOGIC LOW 레벨을 유지함으로써 픽셀 어레이에 포함되는 각 픽셀들의 광전변환소자들(PD21R, PD22R, PD23R 및 PD24R)에 광 전하가 축적될 수 있다. 앞서 설명한 바와 같이, 광전변환소자는 포토 다이오드 등을 포함할 수 있다.
본 발명의 다른 실시 예의 제2 모드(4SUM MODE)에서, 이득변환 트랜지스터(DCG)는 이미지 센싱 장치(100)의 동작 내내 활성화된 상태를 유지할 수 있다. 즉, 이득 변환 트랜지스터(DCG)에 대한 제어 신호(GCS)는 항상 LOGIC HIGH를 유지할 수 있다.
이득 변환 트랜지스터(DCG)에 대한 제어 신호(GCS)가 LOGIC HIGH 상태를 유지함으로써 센싱노드(SN)에 대해 4개의 플로팅 디퓨전들(FD12, FD14, FD2R, FD2G)이 접속된 상태를 유지할 수 있다.
제3 구간(T3)동안 제2 전송 트랜지스터들(TR21R, TR22R, TR23R, TR24R)에 대한 각 제어신호(TX21R TX22R, TX23R 및 TX24R)가 동시에 LOGIC HIGH 레벨을 가질 수 있다. 제2 전송 트랜지스터들에 대한 제어신호들(TX21R TX22R, TX23R 및 TX24R)이 동시에 인가됨으로써, 제2 구간(T2)동안 단위 픽셀들에서 생성된 광 전하가 동시에 4SUM 플로팅 디퓨전들(FD2R, FD2G)로 전송될 수 있다.
제3 구간(T3) 및 제4 구간(T4)에서 제2 픽셀 그룹(PG2R)에서 생성된 광 전하가 모두 플로팅 디퓨전들(FD12, FD14, FD2R, FD2G)로 전송 및 임시 저장될 수 있다.
제4 구간(T4)에서 플로팅 디퓨전들(FD12, FD14, FD2R, FD2G)로부터 센싱노드(SN)로 광 전하가 전달되어 신호가 리딩되고, 제5 구간(T5)에서 다음 주기의 센싱을 위해 전체 회로가 다시 리셋될 수 있다.
도 15의 제1 모드 고광량(Bayer mode high FD cap) 동작 시 타이밍 도를 참조하면, 본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)가 제1 모드 고 광량(Bayer mode high FD cap)환경에서 제2 베이어 픽셀 그룹(PG12)의 픽셀들로부터 신호를 생성 및 출력하는 동작 주기는 간략히 제1 내지 제17 구간(T1 내지 T17)으로 구분될 수 있다.
먼저, 제1 구간(T1)에서 트랜지스터들에 대한 모든 제어신호(TX12GB, TX1B, TX12R, TX12GR, TX2, RST 및 GCS)는 각각 LOGIC HIGH 레벨을 가질 수 있다(TX2은 TX21R, TX22R, TX23R 및 TX24R)을 의미한다). 이에 따라, 리셋 트랜지스터(RX)를 통해 제1 구간(T1)에서 전기적으로 연결되어 있는 회로 내 모든 구성요소들에 축적되어있던 전하를 제거할 수 있다. 본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)는 제1 구간(T1)에서 축적되어있던 전하를 제거함으로써, 이후, 제2 베이어 픽셀 그룹(PG12)에서 축적되는 광 전하량을 정확하게 측정할 수 있다.
제2 구간(T2)동안 전송 트랜지스터들에 대한 제어신호들(TX12GB, TX12B, TX12R, TX12GR 및 TX2)과 리셋 트랜지스터에 대한 제어신호(RX)가 LOGIC LOW 레벨을 유지함으로써 픽셀 어레이에 포함되는 각 광전변환소자들(PD12GB, PG12B, PD12R 및 PD12GR)에 광 전하가 축적될 수 있다.
본 발명의 다른 실시 예의 제1 모드 고 광량(Bayer mode high FD cap)동작 시, 이득변환 트랜지스터(DCG)는 이미지 센싱 장치(100)의 동작 내내 활성화된 상태를 유지할 수 있다. 즉, 이득 변환 트랜지스터에 대한 제어 신호(GCS)는 항상 LOGIC HIGH를 유지할 수 있다.
이득 변환 트랜지스터에 대한 제어 신호(GCS)가 LOGIC HIGH 상태를 유지 함으로써 센싱노드(SN)에 대해 4개의 플로팅 디퓨전들(FD12, FD14, FD2R, FD2G)이 접속된 상태를 유지할 수 있다. 상기 플로팅 디퓨전(FD12, FD14, FD2R, FD2G)들이 센싱노드(SN)에 접속됨으로써 센싱노드(SN)에 대한 전체 커패시턴스가 증대될 수 있고, 이에 따라 고 광량 환경에서도 화질 열화 없는 이미지를 획득할 수 있다.
입사광이 지나치게 많은 경우, 플로팅 디퓨전의 용량 한계치를 넘어서는 광 전하가 유입됨으로 인해 블루밍(BLOOMING)현상과 같은 노이즈가 발생할 수 있다. 따라서, 이득변환 트랜지스터에 대한 제어신호(GCS)가LOGIC HIGH상태를 유지함으로써 플로팅 디퓨전들 간의 연결 상태를 조절하여 센싱 노드(SN)의 변환이득을 제어할 수 있다.
제3 구간(T3) 동안 제1 전송 트랜지스터들에 대한 제어 신호(TX12GB)가 각각 LOGIC HIGH로 인가된다. 제어 신호(TX12GB)가 LOGIC HIGH로 인가됨으로써 제2 구간(T2)동안 단위 픽셀에서 생성된 광 전하가 플로팅 디퓨전들(FD 12, FD14, FD2G, FD2R)로 전송될 수 있다.
제4 구간(T4)에서 플로팅 디퓨전들(FD12, FD14, FD2R 및 FD2G)에 임시 저장된 광 전하가 센싱노드(SN)로 전달될 수 있다. 앞서 설명한 바와 같이 이득변환 트랜지스터(DCG)에 대한 제어신호(GCS)가 LOGIC HIGH 상태를 유지함으로써 센싱노드(SN)와 플로팅 디퓨전들(FD12, FD14, FD2R 및 FD2G)이 접속된다. 센싱노드(SN)로 전달된 광 전하는 구동 트랜지스터(DX)의 게이트로 전달되어 증폭된 전압에 의한 신호가 리딩될 수 있다.
나머지 제5 구간(T5)내지 제17 구간(T17)의 경우, 이미지 센싱 장치(10)는 앞서 설명한 제1 구간(T1) 내지 제4 구간(T4)의 동작과 유사하게 작동하나, 제7 구간(T7), 제11 구간(T11) 및 제15 구간(T15)에서 각각 다른 제1 전송 트랜지스터들에 대한 제어 신호(TX12B, TX12R 및 TX12GR)들이 LOGIC HIGH 레벨로 인가된다. 이를 통해 각 광전변환소자들(PD2B, PD2R 및 PD2GR)에서 생성된 광 전하가 상기 구간들에서 플로팅 디퓨전들(FD 12, FD14, FD2G, FD2R)로 전송될 수 있다.
본 발명의 일 실시 예에 따른 제2 베이어 픽셀 그룹(PG 12)에서 신호가 리딩되는 순서는 달리 설정될 수 있으며, 설명된 실시 예로 제한되지 않는다.
이상, 설명의 편의를 위해 제2 베이어 픽셀 그룹(PG12) 및 제1 4SUM 픽셀 그룹(PG2R)을 중심으로 설명했으나, 다른 픽셀 그룹들에서도 상기한 바와 동일한 방식이 적용될 수 있다.
도 16은 본 발명의 일 실시예에 따른 이미지 센싱 장치(100)를 포함하는 전자 장치(1000)를 개략적으로 도시한 다이아그램이다. 도 16을 참조하면, 본 발명의 일 실시 예에 따른 이미지 센싱 장치(100)를 포함하는 전자 장치(1000)는 예시적으로 정지 영상 또는 동영상을 촬영할 수 있는 카메라 등이 될 수 있다. 전자 장치(1000)는 광학 시스템(400, 또는, 광학 렌즈), 셔터 유닛(300), 이미지 센싱 장치(100) 및 셔터 유닛(300)을 제어/구동하고 신호를 처리하는 이미지 프로세서(200)를 포함할 수 있다.
광학 시스템(400)은 피사체로부터의 이미지 광(입사광)을 이미지 센싱 장치(100)의 픽셀 어레이(도 1의 참조 부호 '110' 참조)로 안내할 수 있다. 광학 시스템(400)은 복수의 광학 렌즈를 포함할 수 있다. 셔터 유닛(300)은 이미지 센싱 장치(100)에 대한 광 조사 기간 및 차폐 기간을 제어할 수 있다.
이미지 프로세서(200)는 이미지 센싱 장치(100)의 전송 동작과 셔터 유닛(300)의 셔터 동작을 제어할 수 있다. 또한, 이미지 프로세서(200)는 이미지 센싱 장치(100)로부터 출력된 신호에 관해 다양한 종류의 신호 처리를 수행할 수 있다. 신호 처리 후의 이미지 신호(Dout)는 메모리 등의 저장 매체에 저장되거나, 모니터 등에 출력될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (22)

  1. 베이어 패턴을 형성하고 2x2 매트릭스로 배열되는 픽셀들을 포함하는 베이어 픽셀 그룹;
    서로 동일한 컬러에 대응하고 2x2 매트릭스로 배열되는 픽셀들을 포함하는 4SUM 픽셀 그룹;
    상기 베이어 픽셀 그룹의 중심에 배치되는 베이어 플로팅 디퓨전;
    상기 4SUM 픽셀 그룹의 중심에 배치되는 4SUM 플로팅 디퓨전;
    센싱노드;
    및 상기 베이어 플로팅 디퓨전 및 상기 4SUM 플로팅 디퓨전 중 어느 하나와 상기 센싱노드 사이에 접속되는 이득 변환 트랜지스터를 포함하는 이미지 센싱 장치.
  2. 제1 항에 있어서,
    상기 베이어 픽셀 그룹은 인접한 상기 4SUM 픽셀 그룹과 하나의 픽셀을 공유하는 이미지 센싱 장치.
  3. 제1 항에 있어서,
    상기 센싱노드로부터 전달된 신호를 증폭하는 구동 트랜지스터;
    상기 구동 트랜지스터에서 증폭된 상기 신호를 신호라인으로 출력하는 선택 트랜지스터;
    및 상기 베이어 플로팅 디퓨전, 상기 4SUM 플로팅 디퓨전 및 상기 센싱 노드에 축적된 광 전하를 제거하는 리셋 트랜지스터를 더 포함하고,
    상기 구동 트랜지스터, 상기 선택 트랜지스터 및 상기 리셋 트랜지스터는 상기 베이어 픽셀 그룹 및 상기 4SUM 픽셀 그룹에 의해 공유되는 이미지 센싱 장치.
  4. 제3 항에 있어서,
    상기 이득변환 트랜지스터, 상기 구동 트랜지스터, 상기 선택 트랜지스터 및 상기 리셋 트랜지스터는 상기 픽셀들이 배치된 영역에 인접한 공유 트랜지스터 영역에 위치하고,
    상기 공유 트랜지스터 영역은 상기 상기 픽셀들이 배치된 영역과 교번적으로 배치되는 이미지 센싱 장치.
  5. 제4 항에 있어서,
    상기 구동 트랜지스터 및 상기 선택 트랜지스터는 제1 공유 트랜지스터 영역에 위치하고,
    상기 이득변환 트랜지스터 및 상기 리셋 트랜지스터는 제2 공유 트랜지스터 영역에 위치하는 이미지 센싱 장치.
  6. 제5 항에 있어서,
    상기 4SUM 플로팅 디퓨전은 상기 제1 또는 상기 제2 공유 트랜지스터 영역에 의해 물리적으로 분리되는 이미지 센싱 장치.
  7. 제3 항에 있어서,
    상기 베이어 픽셀 그룹 또는 상기 4SUM 픽셀 그룹에 포함되는 픽셀은,
    광전변환소자;
    상기 베이어 플로팅 디퓨전과 상기 광전변환소자를 사이에 접속되는 제1 전송 트랜지스터 및
    상기 4SUM 플로팅 디퓨전과 상기 광전변환소자를 사이에 접속되는 제2 전송 트랜지스터를 포함하는 이미지 센싱 장치.
  8. 제7 항에 있어서,
    상기 제1 전송트랜지스터 및 상기 제2 전송 트랜지스터는 상기 픽셀 내에서 사선 방향으로 배치되는 이미지 센싱 장치.
  9. 제7 항에 있어서,
    상기 베이어 픽셀 그룹에 포함된 상기 제1 전송 트랜지스터들은 상기 베이어 플로팅 디퓨전을 중심으로 방사형으로 배치되는 이미지 센싱 장치.
  10. 제7 항에 있어서,
    상기 4SUM 픽셀 그룹에 포함된 상기 제2 전송 트랜지스터들은 상기 4SUM 플로팅 디퓨전을 중심으로 방사형으로 배치되는 이미지 센싱 장치.
  11. 제7 항에 있어서,
    상기 이득 변환 트랜지스터는 제1 단자에 상기 베이어 플로팅 디퓨전이 접속되고, 제2 단자에 상기 4SUM 플로팅 디퓨전이 접속되는 이미지 센싱 장치.
  12. 제11 항에 있어서,
    상기 이득 변환 트랜지스터의 상기 제2 단자는 상기 센싱 노드에 접속되고,
    상기 센싱 노드는 상기 구동 트랜지스터의 게이트 및 상기 리셋 트랜지스터의 일측 단자와 접속되는 이미지 센싱 장치.
  13. 제12 항에 있어서,
    상기 이득 변환 트랜지스터는,
    상기 베이어 플로팅 디퓨전에 임시 저장된 광전하를 상기 센싱노드에 전달하는 경우 활성화 되고,
    상기 4SUM 플로팅 디퓨전에 임시 저장된 광전하를 상기 센싱노드에 전달하는 경우 잡음의 양에 따라 선택적으로 활성화 되는 이미지 센싱 장치.
  14. 제7 항에 있어서,
    상기 이득 변환 트랜지스터는 제1 단자에 상기 4SUM 플로팅 디퓨전이 접속되고, 제2 단자에 상기 베이어 플로팅 디퓨전이 접속되는 이미지 센싱 장치.
  15. 제14 항에 있어서,
    상기 이득 변환 트랜지스터의 상기 제2 단자는 상기 센싱 노드에 접속되고,
    상기 센싱 노드는 상기 구동 트랜지스터의 게이트 및 상기 리셋 트랜지스터의 일측 단자와 접속되는 이미지 센싱 장치.
  16. 제15 항에 있어서,
    상기 이득 변환 트랜지스터는,
    상기 4SUM 플로팅 디퓨전에 임시 저장된 광 전하를 상기 센싱 노드에 전달하는 경우 활성화 되고,
    상기 베이어 플로팅 디퓨전에 임시 저장된 광전하를 상기 센싱노드에 전달하는 경우 상기 픽셀에 수광되는 광량에 따라 선택적으로 활성화되는 이미지 센싱 장치.
  17. 제7 항에 있어서,
    상기 베이어 픽셀 그룹에 포함된 상기 제1 전송 트랜지스터들은 상기 광전변환소자에서 생성된 광전하를 상기 베이어 플로팅 디퓨전으로 전송하기 위해 서로 다른 타이밍에 활성화되는 이미지 센싱 장치.
  18. 제7 항에 있어서,
    상기 4SUM 픽셀 그룹에 포함된 상기 제2 전송 트랜지스터들은 상기 광전변환소자에서 생성된 광전하를 상기 4SUM 플로팅 디퓨전으로 전송하기 위해 서로 같은 타이밍에 활성화되는 이미지 센싱 장치.
  19. 베이어 픽셀 그룹 및 4SUM 픽셀 그룹에 공통으로 포함되는 픽셀;
    상기 픽셀과 접속되고 상기 베이어 픽셀 그룹의 중심에 배치되는 베이어 플로팅 디퓨전;
    상기 픽셀과 접속되고 상기 4SUM 픽셀 그룹의 중심에 배치되는 4SUM 플로팅 디퓨전; 및
    센싱노드를 포함하고,
    상기 베이어 픽셀 그룹은 베이어 패턴을 형성하는 픽셀들을 포함하는 2X2 매트릭스의 픽셀 그룹이고,
    상기 4SUM 픽셀 그룹은 서로 동일한 컬러에 대응하는 픽셀들을 포함하는 2X2 매트릭스의 픽셀 그룹이고,
    상기 베이어 플로팅 디퓨전 및 상기 4SUM 플로팅 디퓨전 중 적어도 어느 하나는 이득 변환 트랜지스터에 의해 상기 센싱노드와 접속되는 이미지 센싱 장치.
  20. 제19 항에 있어서,
    상기 베이어 픽셀 그룹 및 상기 4SUM 픽셀 그룹은,
    상기 공통으로 포함되는 픽셀을 중심으로 대각선 방향으로 배치되는 이미지 센싱 장치.
  21. 제19 항에 있어서,
    상기 이득 변환 트랜지스터는,
    제1 단자에 상기 베이어 플로팅 디퓨전이 접속되고, 제2 단자에 상기 센싱노드가 접속되고,
    상기 베이어 플로팅 디퓨전에 임시 저장된 광전하를 상기 센싱노드에 전달하는 경우, 활성화 되고,
    상기 4SUM 플로팅 디퓨전에 임시 저장된 광전하를 상기 센싱노드에 전달하는 경우, 잡음의 양에 따라 선택적으로 활성화 되는 이미지 센싱 장치.
  22. 제19 항에 있어서,
    상기 이득 변환 트랜지스터는,
    제1 단자에 상기 4SUM 플로팅 디퓨전이 접속되고, 제2 단자에 상기 센싱노드가 접속되고,
    상기 4SUM 플로팅 디퓨전에 임시 저장된 광 전하를 상기 센싱노드에 전달하는 경우 활성화 되고,
    상기 베이어 플로팅 디퓨전에 임시 저장된 광전하를 상기 센싱노드에 전달하는 경우 상기 픽셀에 수광되는 광량에 따라 선택적으로 활성화되는 이미지 센싱 장치.
KR1020200061776A 2020-05-22 2020-05-22 이미지 센싱 장치 KR20210144429A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200061776A KR20210144429A (ko) 2020-05-22 2020-05-22 이미지 센싱 장치
CN202011131056.2A CN113707680A (zh) 2020-05-22 2020-10-21 图像感测装置
US17/080,712 US11330217B2 (en) 2020-05-22 2020-10-26 Image sensing device including dual conversion gain transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200061776A KR20210144429A (ko) 2020-05-22 2020-05-22 이미지 센싱 장치

Publications (1)

Publication Number Publication Date
KR20210144429A true KR20210144429A (ko) 2021-11-30

Family

ID=78608602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200061776A KR20210144429A (ko) 2020-05-22 2020-05-22 이미지 센싱 장치

Country Status (3)

Country Link
US (1) US11330217B2 (ko)
KR (1) KR20210144429A (ko)
CN (1) CN113707680A (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4661912B2 (ja) * 2008-07-18 2011-03-30 ソニー株式会社 固体撮像素子およびカメラシステム
TWI445166B (zh) 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
JP5149143B2 (ja) * 2008-12-24 2013-02-20 シャープ株式会社 固体撮像素子およびその製造方法、電子情報機器
JP5471117B2 (ja) * 2009-07-24 2014-04-16 ソニー株式会社 固体撮像装置とその製造方法並びにカメラ
JP5664141B2 (ja) * 2010-11-08 2015-02-04 ソニー株式会社 固体撮像素子およびカメラシステム
JP5749403B2 (ja) * 2012-07-06 2015-07-15 富士フイルム株式会社 撮像装置及び画像処理方法
JP6180882B2 (ja) * 2013-10-31 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、信号処理装置、および電子機器
US9531976B2 (en) * 2014-05-29 2016-12-27 Semiconductor Components Industries, Llc Systems and methods for operating image sensor pixels having different sensitivities and shared charge storage regions
US9888198B2 (en) * 2014-06-03 2018-02-06 Semiconductor Components Industries, Llc Imaging systems having image sensor pixel arrays with sub-pixel resolution capabilities
US10154210B2 (en) * 2016-09-07 2018-12-11 Semiconductor Components Industries, Llc Global shutter imaging pixels
KR102406996B1 (ko) * 2017-04-07 2022-06-08 삼성전자주식회사 이미지 센서
KR102568744B1 (ko) * 2018-01-29 2023-08-22 에스케이하이닉스 주식회사 이미지 센서
US10559614B2 (en) * 2018-03-09 2020-02-11 Semiconductor Components Industries, Llc Dual conversion gain circuitry with buried channels

Also Published As

Publication number Publication date
CN113707680A (zh) 2021-11-26
US11330217B2 (en) 2022-05-10
US20210368127A1 (en) 2021-11-25

Similar Documents

Publication Publication Date Title
US9654712B2 (en) Pixels with a global shutter and high dynamic range
US8659692B2 (en) Solid-state image sensor and image sensing apparatus
CN110113546B (zh) 成像***及像素阵列中相邻像素单元的组合和读出方法
JP4881987B2 (ja) 固体撮像装置および撮像装置
US10186535B2 (en) Image sensors with stacked photodiodes
US9117728B2 (en) Solid-state imaging device, method of manufacturing same, and electronic apparatus
CN108810430B (zh) 一种成像***及其形成方法
TW201537983A (zh) 固態成像器件及其驅動方法，以及電子裝置
US11632508B2 (en) Image sensor and imaging device including the same
CN211152056U (zh) 图像传感器和成像***
JP2021057891A (ja) 調整可能な増幅器回路を有する撮像システム
US20180213173A1 (en) Phase detection pixels with high speed readout
US10873716B2 (en) Dual row control signal circuit for reduced image sensor shading
KR20170104047A (ko) 이미지 센서
TWI756334B (zh) 影像感測器
KR20200029328A (ko) Cis 픽셀 및 dvs 픽셀을 포함하는 이미지 센서
US11722802B2 (en) Imaging systems with adjustable amplifier circuitry
KR20210144429A (ko) 이미지 센싱 장치
TW202341717A (zh) 影像感測器以及讀出影像感測器訊號之方法
US9338374B2 (en) Solid-state image sensor, method for driving solid-state image sensor, and electronic device
US10477126B1 (en) Dual eclipse circuit for reduced image sensor shading
KR20220030802A (ko) 이미지 센싱 장치
EP4307703A1 (en) Image sensor and electronic device including the same
US20220384513A1 (en) Image sensor
JP2024014855A (ja) イメージセンサー

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal