KR20210143535A

KR20210143535A - 릴레이 제어 장치 및 방법

Info

Publication number: KR20210143535A
Application number: KR1020200060432A
Authority: KR
Inventors: 최장혁; 강도혁
Original assignee: 주식회사 엘지에너지솔루션
Priority date: 2020-05-20
Filing date: 2020-05-20
Publication date: 2021-11-29
Also published as: CN114207759A; JP7239243B2; WO2021235733A1; EP4024655A4; US20220289035A1; EP4024655A1; JP2022541478A; US11919402B2

Abstract

본 발명의 일 실시예에 따른 릴레이 제어 장치 및 방법은, 시스템 오류가 발생하여 프로세서가 리셋되더라도 릴레이를 닫힌 상태로 유지시킬 수 있는 릴레이 제어 장치 및 방법을 제공한다. 따라서, 본 발명의 일 실시예에 따른 릴레이 제어 장치 및 방법은 프로세서가 리셋되는 경우에 복수의 릴레이의 동작 상태를 유지시켜, 프로세서의 리셋으로 인한 사고를 방지할 수 있는 장점이 있다. 또한, 소정의 시간이 경과하도록 프로세서의 동작 상태가 리셋 상태이면, 복수의 릴레이의 동작 상태를 턴-오프 상태로 변경되기 때문에 시스템 자원 및 에너지 낭비가 방지될 수 있는 장점이 있다.

Description

릴레이 제어 장치 및 방법{APPARATUS AND METHOD FOR CONTROLLING RELAY}

본 발명은 릴레이 제어 장치 및 방법에 관한 것으로서, 보다 상세하게는, 시스템 오류에 의해 프로세서가 리셋되더라도 복수의 릴레이의 동작 상태를 유지시킬 수 있는 릴레이 제어 장치 및 방법에 관한 것이다.

근래에 들어서, 노트북, 비디오 카메라, 휴대용 전화기 등과 같은 휴대용 전자 제품의 수요가 급격하게 증대되고, 에너지 저장용 축전지, 로봇, 위성 등의 개발이 본격화됨에 따라, 반복적인 충방전이 가능한 고성능 이차 전지에 대한 연구가 활발히 진행되고 있다.

이에 따라 모바일 기기, 전기차, 하이브리드 자동차, 전력 저장 장치, 무정전 전원 장치 등에 대한 기술 개발과 수요가 증가함에 따라 에너지원으로서의 이차 전지의 수요가 급격히 증가하고 있다. 특히 전기차나 하이브리드 자동차에 사용되는 이차 전지는 고출력, 대용량 이차 전지로서, 이에 대한 많은 연구가 진행되고 있다.

또한, 이차 전지에 대한 많은 수요와 함께 이차 전지와 관련된 주변 부품이나 장치에 대한 연구도 함께 이루어지고 있다. 즉, 복수의 이차 전지를 연결하여 하나의 모듈로 만든 셀 어셈블리, 셀 어셈블리의 충방전을 제어하고 각 이차 전지의 상태를 모니터링하는 BMS, 셀 어셈블리와 BMS를 하나의 팩으로 만든 배터리 팩, 셀 어셈블리를 모터와 같은 부하와 연결하는 릴레이 등 다양한 부품과 장치에 대한 연구가 진행되고 있다.

이러한 셀 어셈블리와 부하를 연결하는 릴레이는 전원 시스템에 구비될 수 있다. 또한, 상기 전원 시스템은, 적어도 하나의 릴레이를 선택적으로 개폐함으로써 배터리와 부하 사이의 안정적인 전원 공급을 담당할 수 있다. 이러한 전원 시스템이 차량에 구비되는 경우, 전원 시스템의 안전과 관련하여, 차량 주행 중에 시스템적인 오류에 의하여 릴레이가 개방되지 않고 릴레이가 닫힌 상태로 유지되도록 하는 것이 중요하다.

따라서, 당업계에서는 시스템의 오류에도 불구하고 효과적으로 릴레이를 닫힌 상태로 유지시킬 수 있는 기술이 요구되고 있다.

본 발명은, 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 시스템 오류가 발생하더라도 릴레이를 닫힌 상태로 유지시킬 수 있는 릴레이 제어 장치 및 방법을 제공하는 것을 목적으로 한다.

본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구범위에 나타난 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.

본 발명의 일 측면에 따른 릴레이 제어 장치는 제1 릴레이의 동작 상태를 제어하기 위한 제1 제어 신호 및 제2 릴레이의 동작 상태를 제어하기 위한 제2 제어 신호를 출력하도록 구성된 프로세서; 상기 프로세서와 연결되어 상기 프로세서의 동작 상태를 모니터링하고, 상기 프로세서의 동작 상태에 따라 상기 제1 릴레이 및 상기 제2 릴레이의 동작 상태를 유지시키기 위한 리테인 신호를 출력하도록 구성된 모니터링부; 및 상기 프로세서로부터 상기 제1 제어 신호 및 상기 제2 제어 신호를 수신하고, 상기 모니터링부로부터 상기 리테인 신호를 수신하며, 수신한 상기 제1 제어 신호, 상기 제2 제어 신호 및 상기 리테인 신호에 기반하여 상기 제1 릴레이의 동작 상태를 제어하는 제1 릴레이 제어 신호 및 상기 제2 릴레이의 동작 상태를 제어하는 제2 릴레이 제어 신호를 출력하도록 구성된 릴레이 상태 결정부를 포함할 수 있다.

상기 프로세서는, 상기 릴레이 상태 결정부에서 출력되는 릴레이 제어 신호를 결정하는 제3 제어 신호를 더 출력하도록 구성될 수 있다.

상기 릴레이 상태 결정부는, 상기 프로세서로부터 수신한 상기 제3 제어 신호의 신호 레벨에 기반하여, 상기 제1 제어 신호, 상기 제2 제어 신호, 및 상기 리테인 신호 중 일부를 상기 제1 릴레이 제어 신호 및 상기 제2 릴레이 제어 신호로 출력하도록 구성될 수 있다.

상기 프로세서는, 상기 동작 상태가 리셋 상태인 경우, 상기 제3 제어 신호를 상기 릴레이 상태 결정부로 출력하도록 구성될 수 있다.

상기 제3 제어 신호는, 상기 신호 레벨이 제1 신호 레벨을 유지하도록 미리 설정될 수 있다.

상기 릴레이 상태 결정부는, 상기 프로세서로부터 상기 제3 제어 신호를 수신하지 않은 경우, 상기 제1 릴레이 제어 신호로 상기 제1 제어 신호를 출력하고, 상기 제2 릴레이 제어 신호로 상기 제2 제어 신호를 출력하도록 구성될 수 있다.

상기 릴레이 상태 결정부는, 상기 프로세서로부터 상기 제3 제어 신호를 수신한 경우, 상기 제1 릴레이 제어 신호 및 상기 제2 릴레이 제어 신호로 상기 리테인 신호를 출력하도록 구성될 수 있다.

상기 모니터링부는, 상기 프로세서의 동작 상태가 상기 리셋 상태인 경우, 소정의 시간 동안 상기 리테인 신호의 신호 레벨을 제2 신호 레벨로 출력하고, 상기 소정의 시간 이후에는 상기 리테인 신호의 신호 레벨을 제1 신호 레벨로 출력하도록 구성될 수 있다.

상기 릴레이 상태 결정부는, 상기 리테인 신호의 신호 레벨이 상기 제2 신호 레벨인 경우, 상기 제1 릴레이 및 상기 제2 릴레이의 동작 상태를 유지시키도록 구성될 수 있다.

상기 릴레이 상태 결정부는, 상기 리테인 신호의 신호 레벨이 상기 제1 신호 레벨인 경우, 상기 제1 릴레이 및 상기 제2 릴레이의 동작 상태를 변경시키도록 구성될 수 있다.

본 발명의 다른 측면에 따른 배터리 팩은 본 발명의 일 측면에 따른 릴레이 제어 장치를 포함할 수 있다.

본 발명의 또 다른 측면에 따른 자동차는 본 발명의 일 측면에 따른 릴레이 제어 장치를 포함할 수 있다.

본 발명의 또 다른 측면에 따른 릴레이 제어 방법은 프로세서에서, 제1 릴레이의 동작 상태를 제어하기 위한 제1 제어 신호 및 제2 릴레이의 동작 상태를 제어하기 위한 제2 제어 신호를 출력하는 제1 신호 출력 단계; 모니터링부에서, 상기 프로세서와 연결되어 상기 프로세서의 동작 상태를 모니터링하고, 상기 프로세서의 동작 상태에 따라 상기 제1 릴레이 및 상기 제2 릴레이의 동작 상태를 유지시키도록 구성된 리테인 신호를 출력하는 제2 신호 출력 단계; 및 릴레이 상태 결정부에서, 상기 제1 제어 신호, 상기 제2 제어 신호 및 상기 리테인 신호에 기반하여 상기 제1 릴레이의 동작 상태를 제어하는 제1 릴레이 제어 신호 및 상기 제2 릴레이의 동작 상태를 제어하는 제2 릴레이 제어 신호를 출력하는 릴레이 제어 신호 출력 단계를 포함할 수 있다.

본 발명의 또 다른 측면에 따른 릴레이 제어 방법은 상기 제2 신호 출력 단계 이후, 상기 프로세서에서, 상기 릴레이 상태 결정부에서 출력되는 릴레이 제어 신호를 결정하는 제3 제어 신호를 더 출력하는 제3 신호 출력 단계를 더 포함할 수 있다.

상기 릴레이 제어 신호 출력 단계는, 상기 제3 제어 신호의 신호 레벨에 기반하여, 상기 제1 제어 신호, 상기 제2 제어 신호, 및 상기 리테인 신호 중 일부를 상기 제1 릴레이 제어 신호 및 상기 제2 릴레이 제어 신호로 출력하는 단계일 수 있다.

본 발명의 일 측면에 따르면, 프로세서가 리셋되는 경우에 복수의 릴레이의 동작 상태를 유지시켜, 프로세서의 리셋으로 인한 사고를 방지할 수 있는 장점이 있다.

또한, 본 발명의 일 측면에 따르면, 소정의 시간이 경과하도록 프로세서의 동작 상태가 리셋 상태이면, 복수의 릴레이의 동작 상태를 턴-오프 상태로 변경하여 시스템 자원 및 에너지 낭비를 방지할 수 있는 장점이 있다.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

본 명세서에 첨부되는 다음의 도면들은 후술되는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.
도 1은 본 발명의 일 실시예에 따른 릴레이 제어 장치를 개략적으로 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 릴레이 제어 장치의 예시적 구성을 개략적으로 도시한 도면이다.
도 3은 제3 제어 신호의 신호 레벨을 제1 신호 레벨로 유지될 때의 실시예를 개략적으로 도시한 도면이다.
도 4는 제3 제어 신호의 신호 레벨이 제1 신호 레벨로 유지되지 않을 때의 비교예를 개략적으로 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 릴레이 상태 결정부를 보다 구체적으로 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 릴레이 상태 결정부의 예시적 구성을 개략적으로 도시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 릴레이 상태 결정부의 다른 예시적 구성을 개략적으로 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 릴레이 제어 방법을 개략적으로 도시한 도면이다.

본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.

따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

또한, 본 발명을 설명함에 있어 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.

제1, 제2 등과 같이 서수를 포함하는 용어들은, 다양한 구성요소들 중 어느 하나를 나머지와 구별하는 목적으로 사용되는 것이고, 그러한 용어들에 의해 구성요소들을 한정하기 위해 사용되는 것은 아니다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.

또한, 명세서에 기재된 프로세서와 같은 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어, 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.

덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 릴레이 제어 장치(100)를 개략적으로 도시한 도면이다. 도 2는 본 발명의 일 실시예에 따른 릴레이 제어 장치(100)의 예시적 구성을 개략적으로 도시한 도면이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 릴레이 제어 장치(100)는 프로세서(110), 모니터링부(120), 및 릴레이 상태 결정부(130)를 포함할 수 있다.

프로세서(110)는 제1 릴레이(200)의 동작 상태를 제어하기 위한 제1 제어 신호(CS1) 및 제2 릴레이(300)의 동작 상태를 제어하기 위한 제2 제어 신호(CS2)를 출력하도록 구성될 수 있다.

예컨대, 제1 릴레이(200) 및 제2 릴레이(300)는 배터리와 부하를 연결하는 릴레이일 수 있다. 보다 구체적으로, 제1 릴레이(200)는 하이 사이드 릴레이로서 고전압측 릴레이일 수 있다. 그리고, 제2 릴레이(300)는 로우 사이드 릴레이로서 저전압측 릴레이일 수 있다.

프로세서(110)는 정상 상태일 때, 제1 제어 신호(CS1)를 출력하여 제1 릴레이(200)의 동작 상태를 턴-온 상태 또는 턴-오프 상태로 제어할 수 있다. 그리고, 프로세서(110)는 정상 상태일 때, 제2 제어 신호(CS2)를 출력하여 제2 릴레이(300)의 동작 상태를 턴-온 상태 또는 턴-오프 상태로 제어할 수 있다. 여기서, 제1 릴레이(200) 및 제2 릴레이(300) 각각의 동작 상태는 제1 제어 신호(CS1)와 제2 제어 신호(CS2) 각각의 신호 레벨에 따라 제어될 수 있다.

모니터링부(120)는 상기 프로세서(110)와 연결되어 상기 프로세서(110)의 동작 상태를 모니터링하도록 구성될 수 있다.

구체적으로, 모니터링부(120)는 프로세서(110)와 통신 가능하도록 연결될 수 있다. 그리고, 모니터링부(120)는 프로세서(110)의 동작 상태가 정상 상태인지 또는 리셋 상태인지를 모니터링할 수 있다. 여기서, 리셋 상태란 프로세서(110)의 구동이 재시작되는 상태를 의미한다.

예컨대, 도 2의 실시예에서, 모니터링부(120)는 프로세서(110)와 연결되어, 프로세서(110)의 동작 상태를 모니터링할 수 있다.

또한, 모니터링부(120)는 상기 프로세서(110)의 동작 상태에 따라 상기 제1 릴레이(200) 및 상기 제2 릴레이(300)의 동작 상태를 유지시키기 위한 리테인 신호(RS)를 출력하도록 구성될 수 있다.

구체적으로, 리테인 신호(RS)는 제1 릴레이(200)와 제2 릴레이(300)의 동작 상태를 현재 상태로 유지시키기 위한 신호일 수 있다. 예컨대, 제1 릴레이(200)와 제2 릴레이(300)의 동작 상태가 턴-온 상태이고, 모니터링부(120)가 리테인 신호(RS)를 출력하면, 제1 릴레이(200)와 제2 릴레이(300)의 동작 상태는 턴-온 상태로 유지될 수 있다. 반대로, 제1 릴레이(200)와 제2 릴레이(300)의 동작 상태가 턴-오프 상태이고, 모니터링부(120)가 리테인 신호(RS)를 출력하면, 제1 릴레이(200)와 제2 릴레이(300)의 동작 상태는 턴-오프 상태로 유지될 수 있다.

릴레이 상태 결정부(130)는 상기 프로세서(110)로부터 상기 제1 제어 신호(CS1) 및 상기 제2 제어 신호(CS2)를 수신하도록 구성될 수 있다.

예컨대, 도 2의 실시예에서, 릴레이 상태 결정부(130)는 프로세서(110)와 전기적으로 연결되어, 프로세서(110)로부터 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)를 수신할 수 있다.

또한, 릴레이 상태 결정부(130)는 상기 모니터링부(120)로부터 상기 리테인 신호(RS)를 수신하도록 구성될 수 있다.

예컨대, 도 2의 실시예에서, 릴레이 상태 결정부(130)는 모니터링부(120)와 전기적으로 연결되어, 모니터링부(120)로부터 리테인 신호(RS)를 수신할 수 있다.

릴레이 상태 결정부(130)는 수신한 상기 제1 제어 신호(CS1), 상기 제2 제어 신호(CS2) 및 상기 리테인 신호(RS)에 기반하여 상기 제1 릴레이(200)의 동작 상태를 제어하는 제1 릴레이 제어 신호(RCS1) 및 상기 제2 릴레이(300)의 동작 상태를 제어하는 제2 릴레이 제어 신호(RCS2)를 출력하도록 구성될 수 있다.

여기서, 제1 릴레이 제어 신호(RCS1)는 제1 릴레이(200)로 출력되어 제1 릴레이(200)의 동작 상태를 결정하는 신호이다. 마찬가지로, 제2 릴레이 제어 신호(RCS2)는 제2 릴레이(300)로 출력되어 제2 릴레이(300)의 동작 상태를 결정하는 신호이다.

릴레이 상태 결정부(130)는 제1 릴레이 제어 신호(RCS1)로 제1 제어 신호(CS1)를 선택하고, 제2 릴레이 제어 신호(RCS2)로 제2 제어 신호(CS2)를 선택할 수 있다. 반대로, 릴레이 상태 결정부(130)는 제1 릴레이 제어 신호(RCS1) 및 제2 릴레이 제어 신호(RCS2)로 리테인 신호(RS)를 선택할 수도 있다. 릴레이 상태 결정부(130)에 의해서 선택되는 제1 릴레이 제어 신호(RCS1) 및 제2 릴레이 제어 신호(RCS2)는 프로세서(110)로부터 수신하는 제3 제어 신호(CS3)에 의해 결정될 수 있다.

구체적으로, 상기 프로세서(110)는, 상기 릴레이 상태 결정부(130)에서 출력되는 릴레이 제어 신호를 결정하는 제3 제어 신호(CS3)를 더 출력하도록 구성될 수 있다. 바람직하게, 상기 프로세서(110)는, 상기 동작 상태가 리셋 상태인 경우, 상기 제3 제어 신호(CS3)를 상기 릴레이 상태 결정부(130)로 출력하도록 구성될 수 있다.

예컨대, 도 2의 실시예에서, 프로세서(110)의 동작 상태가 리셋 상태가 되면, 프로세서(110)는 릴레이 상태 결정부(130)에게 제3 제어 신호(CS3)를 즉시 출력할 수 있다.

그리고, 상기 릴레이 상태 결정부(130)는, 상기 프로세서(110)로부터 수신한 상기 제3 제어 신호(CS3)의 신호 레벨에 기반하여, 상기 제1 제어 신호(CS1), 상기 제2 제어 신호(CS2), 및 상기 리테인 신호(RS) 중 일부를 상기 제1 릴레이 제어 신호(RCS1) 및 상기 제2 릴레이 제어 신호(RCS2)로 출력하도록 구성될 수 있다.

여기서, 신호 레벨이란 로우 레벨과 하이 레벨로 구분될 수 있다. 하이 레벨은 미리 정해진 기준 레벨 이상의 신호 레벨을 의미하며, 로우 레벨은 0 이상 기준 레벨 미만의 신호 레벨을 의미할 수 있다.

즉, 릴레이 상태 결정부(130)는 제3 제어 신호(CS3)의 신호 레벨이 하이 레벨인지 또는 로우 레벨인지에 따라 상기 제1 제어 신호(CS1), 상기 제2 제어 신호(CS2), 및 상기 리테인 신호(RS) 중에서 제1 릴레이 제어 신호(RCS1) 및 제2 릴레이 제어 신호(RCS2)를 선택할 수 있다.

본 발명의 일 실시예에 따른 릴레이 제어 장치(100)는 프로세서(110)가 예상치 못하게 리셋되는 경우에도 제1 릴레이(200)와 제2 릴레이(300)의 동작 상태가 유지되도록 제어할 수 있다. 예컨대, 릴레이 제어 장치(100)가 차량에 구비되고 차량이 운행되는 중에, 시스템 오류에 의해서 프로세서(110)가 의도치 않게 리셋될 수 있다. 이러한 경우, 프로세서(110)의 동작 상태가 리셋 상태이기 때문에, 턴-온 상태인 제1 릴레이(200)와 제2 릴레이(300)의 동작 상태를 턴-오프 상태로 변경하게 된다면, 예상치 못한 사고가 발생될 수 있는 문제가 있다. 따라서, 릴레이 제어 장치(100)는 프로세서(110)가 시스템 오류에 의해서 리셋되더라도, 제1 릴레이(200) 및 제2 릴레이(300)의 동작 상태를 그대로 유지시켜, 예상치 못한 사고를 미연에 방지할 수 있다.

한편, 릴레이 제어 장치(100)에 구비된 프로세서(110)는 본 발명에서 수행되는 다양한 제어 로직들을 실행하기 위해 당업계에 알려진 ASIC(application-specific integrated circuit), 다른 칩셋, 논리 회로, 레지스터, 통신 모뎀, 데이터 처리 장치 등을 선택적으로 포함할 수 있다. 또한, 상기 제어 로직이 소프트웨어로 구현될 때, 상기 프로세서(110)는 프로그램 모듈의 집합으로 구현될 수 있다. 이때, 프로그램 모듈은 메모리에 저장되고, 프로세서(110)에 의해 실행될 수 있다. 상기 메모리는 프로세서(110) 내부 또는 외부에 있을 수 있고, 잘 알려진 다양한 수단으로 프로세서(110)와 연결될 수 있다.

바람직하게, 상기 제3 제어 신호(CS3)는, 상기 신호 레벨이 제1 신호 레벨을 유지하도록 미리 설정될 수 있다. 여기서, 제1 신호 레벨은 로우 레벨을 의미할 수 있다. 즉, 신호 레벨은 제1 신호 레벨인 로우 레벨과 제2 신호 레벨인 하이 레벨로 구분될 수 있다.

예컨대, 도 2의 실시예에서, 프로세서(110)의 동작 상태가 리셋 상태일 때, 프로세서(110)로부터 출력되는 제3 제어 신호(CS3)의 신호 레벨은 제1 신호 레벨(로우 레벨)을 유지하도록 설정될 수 있다.

도 3은 제3 제어 신호(CS3)의 신호 레벨을 제1 신호 레벨로 유지될 때의 실시예를 개략적으로 도시한 도면이다. 도 4는 제3 제어 신호(CS3)의 신호 레벨이 제1 신호 레벨로 유지되지 않을 때의 비교예를 개략적으로 도시한 도면이다.

구체적으로, 도 3 및 도 4는 시간이 흐름에 따라 출력되는 제1 제어 신호(CS1), 제2 제어 신호(CS2), 제3 제어 신호(CS3), 제1 출력값(Q1), 제2 출력값(Q2), 리테인 신호(RS), 제1 릴레이 제어 신호(RCS1), 및 제2 릴레이 제어 신호(RCS2)를 도시한 도면이다.

도 3 및 도 4에서, 제1 제어 신호(CS1), 제2 제어 신호(CS2), 제3 제어 신호(CS3), 제1 출력값(Q1), 제2 출력값(Q2), 리테인 신호(RS), 제1 릴레이 제어 신호(RCS1), 및 제2 릴레이 제어 신호(RCS2) 각각의 신호 레벨 또는 출력값은 로우 레벨을 의미하는 제1 신호 레벨과 하이 레벨을 의미하는 제2 신호 레벨로 설명될 수 있다.

또한, 도 3 및 도 4에서, 프로세서(110)가 t1 시점에서 1차 리셋되고, t2 시점에서 2차 리셋되며, t3 시점에서 3차 리셋되었다고 가정한다.

도 3의 실시예에서, 제3 제어 신호(CS3)의 신호 레벨은 제1 신호 레벨로 유지되도록 설정되었기 때문에, 프로세서(110)가 1차 리셋, 2차 리셋, 및 3차 리셋되더라도, 제1 릴레이 제어 신호(RCS1) 및 제2 릴레이 제어 신호(RCS2)는 일정하게 유지될 수 있다. 즉, 제1 릴레이(200) 및 제2 릴레이(300)의 동작 상태가 유지될 수 있다.

반면, 도 4의 비교예에서, 제3 제어 신호(CS3)의 신호 레벨은 초기에는 제1 신호 레벨로 유지되지만, 이후에는 제2 신호 레벨로 천이될 수 있다. 예컨대, t1 시점에서 출력된 제3 제어 신호(CS3)의 신호 레벨은 제1 신호 레벨이지만, t11 시점 에서 제3 제어 신호(CS3)의 신호 레벨이 제2 신호 레벨로 천이될 수 있다. 이는, 도 4의 비교예에서는 제3 제어 신호(CS3)의 신호 레벨이 제1 신호 레벨로 유지되도록 설정되지 않았기 때문일 수 있다.

보다 구체적으로, 도 4의 비교예에서, 프로세서(110)가 1차 리셋된 경우, 즉, t1 시점 내지 t2 시점에서는 제1 릴레이 제어 신호(RCS1) 및 제2 릴레이 제어 신호(RCS2)가 일정하게 유지될 수 있다. 즉, t1 시점 내지 t2 시점에서는 제1 릴레이(200) 및 제2 릴레이(300)의 동작 상태가 유지될 수 있다. 이는 릴레이 상태 결정부(130)에 포함된 플립플롭(131)의 제1 출력값(Q1) 및 제2 출력값(Q2)이 동일하게 유지되기 때문이다.

반면, 프로세서(110)가 2차 이상 리셋된 경우, 즉, t2 시점에서는 제1 신호 레벨을 갖는 제3 제어 신호(CS3)가 출력되고, 리테인 신호(RS)가 출력되더라도, 제1 릴레이 제어 신호(RCS1) 및 제2 릴레이 제어 신호(RCS2)의 신호 레벨이 변경될 수 있다. 이는, t2 시점에서 제3 제어 신호(CS3)의 신호 레벨이 제2 신호 레벨에서 제1 신호 레벨로 천이됨에 따라, 플립플롭(131)의 제1 출력값(Q1) 및 제2 출력값(Q2)이 변경되었기 때문이다. 그리고, t21 시점에서 제3 제어 신호(CS3)의 신호 레벨은 제1 신호 레벨에서 제2 신호 레벨로 천이될 수 있다.

이후, 프로세서(110)가 t3 시점에서 3차 리셋된 경우, t3 시점에서 제3 제어 신호(CS3)의 신호 레벨은 제2 신호 레벨에서 제1 신호 레벨로 천이될 수 있다. 이 경우, 플립플롭(131)의 제1 출력값(Q1) 및 제2 출력값(Q2)이 다시 변경될 수 있다. 즉, t3 시점에서 프로세서(110)가 3차 리셋되었지만, 플립플롭(131)의 제1 출력값(Q1) 및 제2 출력값(Q2)이 변경되었기 때문에 제1 릴레이 제어 신호(RCS1) 및 제2 릴레이 제어 신호(RCS2)의 신호 레벨도 변경될 수 있다. 그리고, t31 시점에서 제3 제어 신호(CS3)의 신호 레벨은 제1 신호 레벨에서 제2 신호 레벨로 천이될 수 있다.

따라서, 도 4의 비교예는 프로세서(110)가 1차 리셋된 경우에는 제1 릴레이(200) 및 제2 릴레이(300)의 동작 상태를 유지시켜 예상치 못한 사고를 방지할 수 있지만, 프로세서(110)가 2차 이상 리셋되는 경우에는 제1 릴레이(200) 및 제2 릴레이(300)의 동작 상태를 유지시킬 수 없는 문제가 있다.

반면, 도 3의 실시예와 같이, 본 발명의 일 실시예에 따른 릴레이 제어 장치(100)는 프로세서(110)가 2차 이상 리셋되는 경우에도, 제1 릴레이(200) 및 제2 릴레이(300)의 동작 상태를 유지시킬 수 있는 장점이 있다.

상기 릴레이 상태 결정부(130)는, 상기 프로세서(110)로부터 상기 제3 제어 신호(CS3)를 수신하지 않은 경우, 상기 제1 릴레이 제어 신호(RCS1)로 상기 제1 제어 신호(CS1)를 출력하고, 상기 제2 릴레이 제어 신호(RCS2)로 상기 제2 제어 신호(CS2)를 출력하도록 구성될 수 있다.

반대로, 상기 릴레이 상태 결정부(130)는, 상기 프로세서(110)로부터 상기 제3 제어 신호(CS3)를 수신한 경우, 상기 제1 릴레이 제어 신호(RCS1) 및 상기 제2 릴레이 제어 신호(RCS2)로 상기 리테인 신호(RS)를 출력하도록 구성될 수 있다.

바람직하게, 프로세서(110)의 동작 상태가 리셋 상태일 때, 모니터링부(120)는 릴레이 상태 결정부(130)로 리테인 신호(RS)를 출력하고, 프로세서(110)는 릴레이 상태 결정부(130)로 제3 제어 신호(CS3)를 출력할 수 있다. 즉, 릴레이 상태 결정부(130)가 프로세서(110)로부터 제3 제어 신호(CS3)를 수신한 경우는, 프로세서(110)의 동작 상태가 리셋 상태인 경우일 수 있다. 반대로, 릴레이 상태 결정부(130)가 프로세서(110)로부터 제3 제어 신호(CS3)를 수신하지 않은 경우는, 프로세서(110)의 동작 상태가 정상 상태인 경우일 수 있다.

따라서, 릴레이 상태 결정부(130)는, 제3 제어 신호(CS3)를 수신한 경우, 제1 릴레이 제어 신호(RCS1) 및 제2 릴레이 제어 신호(RCS2)로 리테인 신호(RS)를 출력하여, 제1 릴레이(200) 및 제2 릴레이(300)의 동작 상태를 유지시킬 수 있다. 반대로, 릴레이 상태 결정부(130)는, 제3 제어 신호(CS3)를 수신하지 않은 경우, 제1 릴레이 제어 신호(RCS1)로 제1 제어 신호(CS1)를 출력하고, 제2 릴레이 제어 신호(RCS2)로 제2 제어 신호(CS2)를 출력할 수 있다. 즉, 릴레이 상태 결정부(130)는, 프로세서(110)로부터 수신한 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)에 따라, 제1 릴레이(200) 및 제2 릴레이(300) 각각의 동작 상태를 제어할 수 있다.

상기 모니터링부(120)는, 상기 프로세서(110)의 동작 상태가 상기 리셋 상태인 경우, 소정의 시간 동안 상기 리테인 신호(RS)의 신호 레벨을 제2 신호 레벨로 출력하도록 구성될 수 있다. 그리고, 모니터링부(120)는 상기 소정의 시간 이후에는 상기 리테인 신호(RS)의 신호 레벨을 제1 신호 레벨로 출력하도록 구성될 수 있다.

예컨대, 모니터링부(120)는 프로세서(110)의 동작 상태가 리셋 상태로 판단된 경우, 소정의 시간 동안 제2 신호 레벨(하이 레벨)을 갖는 리테인 신호(RS)를 출력하고, 소정의 시간 이후에는 제1 신호 레벨(로우 레벨)을 갖는 리테인 신호(RS)를 출력할 수 있다.

앞서 설명한 바와 같이, 제1 신호 레벨은 0을 포함할 수 있다. 즉, 모니터링부(120)는 소정의 시간 동안 제2 신호 레벨을 갖는 리테인 신호(RS)를 출력하고, 소정의 시간 이후에는 리테인 신호(RS)를 출력하지 않을 수도 있다.

상기 릴레이 상태 결정부(130)는, 상기 리테인 신호(RS)의 신호 레벨이 상기 제2 신호 레벨인 경우, 상기 제1 릴레이(200) 및 상기 제2 릴레이(300)의 동작 상태를 유지시키도록 구성될 수 있다. 그리고, 상기 릴레이 상태 결정부(130)는, 상기 리테인 신호(RS)의 신호 레벨이 상기 제1 신호 레벨인 경우, 상기 제1 릴레이(200) 및 상기 제2 릴레이(300)의 동작 상태를 변경시키도록 구성될 수 있다.

예컨대, 도 3의 실시예에서, t0 시점에 리테인 신호(RS)의 신호 레벨이 제2 신호 레벨에서 제1 신호 레벨로 변경된다고 가정한다. 그리고, 프로세서(110)의 동작 상태는 계속해서 리셋 상태라고 가정한다. 이 경우, 프로세서(110)의 동작 상태가 리셋 상태이기 때문에, 모니터링부(120)는 릴레이 상태 결정부(130)로 리테인 신호(RS)를 출력하고, 프로세서(110)는 릴레이 상태 결정부(130)로 제3 제어 신호(CS3)를 출력할 수 있다. 여기서, 리테인 신호(RS)는 t1 시점부터 t0 시점까지 제2 신호 레벨을 갖고, t0 시점 이후부터는 제1 신호 레벨을 가질 수 있다. 그리고, 제3 제어 신호(CS3)는 t1 시점부터 제1 신호 레벨을 가질 수 있다. 따라서, 릴레이 상태 결정부(130)는 t1 시점부터 t0 시점까지 제1 릴레이 제어 신호(RCS1) 및 제2 릴레이 제어 신호(RCS2)로 제2 신호 레벨을 갖는 리테인 신호(RS)를 출력하여, 제1 릴레이(200) 및 제2 릴레이(300)의 동작 상태를 턴-온 상태로 유지시킬 수 있다. 그리고, 릴레이 상태 결정부(130)는 t0 시점부터는 제1 릴레이 제어 신호(RCS1) 및 제2 릴레이 제어 신호(RCS2)로 제1 신호 레벨을 갖는 리테인 신호(RS)를 출력하여, 제1 릴레이(200) 및 제2 릴레이(300)의 동작 상태를 턴-오프 상태로 변경시킬 수 있다.

즉, 모니터링부(120)는, 프로세서(110)의 동작 상태가 리셋 상태인 경우, 소정의 시간 동안만 제1 릴레이(200) 및 제2 릴레이(300)의 동작 상태가 턴-온 상태를 유지할 수 있도록, 소정의 시간 동안 제2 신호 레벨을 갖는 리테인 신호(RS)를 출력할 수 있다.

예컨대, 프로세서(110)의 리셋이 계속해서 반복되는 경우에도 제1 릴레이(200) 및 제2 릴레이(300)의 동작 상태를 턴-온 상태로 계속 유지시킬 수 없는 문제가 있다. 이 경우, 프로세서(110)는 리셋되고 있는 상태이기 때문에, 제1 제어 신호(CS1), 제2 제어 신호(CS2), 및 제3 제어 신호(CS3)의 신호 레벨을 변경할 수 없다. 따라서, 모니터링부(120)는 출력되는 리테인 신호(RS)의 신호 레벨을 변경하여 제1 릴레이(200) 및 제2 릴레이(300)의 동작 상태를 턴-오프 상태로 변경시킬 수 있다. 그리고, 프로세서(110)가 리셋 상태일 경우에 제1 신호 레벨을 가지는 제3 제어 신호(CS3)가 계속해서 출력되기 때문에, 제1 릴레이(200) 및 제2 릴레이(300)의 동작 상태는 턴-오프 상태로 유지될 수 있다. 따라서, 프로세서(110)가 계속해서 리셋되는 상황에서의 시스템 자원 및 에너지의 낭비가 방지될 수 있다.

도 5는 본 발명의 일 실시예에 따른 릴레이 상태 결정부(130)를 보다 구체적으로 도시한 도면이다. 도 6은 본 발명의 일 실시예에 따른 릴레이 상태 결정부(130)의 예시적 구성을 개략적으로 도시한 도면이다.

도 5 및 도 6을 참조하면, 릴레이 상태 결정부(130)는 플립플롭(131) 및 버퍼부(132)를 포함할 수 있다.

플립플롭(131)은 1 비트(Bit)의 정보를 보관 및 유지할 수 있는 논리 회로이다. 예컨대, 도 6의 실시예에서, 플립플롭(131)은 D 플립플롭(131)(D flip-flop)일 수 있다. 이외에도, 플립플롭(131)은 RS 플립플롭(131), JK 플립플롭(131) 또는 T 플립플롭(131)이 적용될 수도 있다. 이하에서는, 설명의 편의를 위하여, 플립플롭(131)이 D 플립플롭(131)인 것으로 설명한다.

도 6의 실시예에서, 플립플롭(131)은 데이터 단자(D), 클럽 단자, 제1 출력 단자(Q) 및 제2 출력 단자(Q')를 포함할 수 있다. 데이터 단자(D)로 제2 제어 신호(CS2)가 입력되고, 클럭 단자(C)로 제3 제어 신호(CS3)가 입력되며, 제2 제어 신호(CS2) 및 제3 제어 신호(CS3)의 신호 레벨에 따라 제1 출력 단자(Q)로부터 제1 출력값(Q1)이 출력되며, 제2 출력 단자(Q')로부터 제2 출력값(Q2)이 출력될 수 있다. 제1 출력값(Q1) 및 제2 출력값(Q2)은 버퍼부(132)로 입력될 수 있다. 여기서, 제1 출력값(Q1)과 제2 출력값(Q2)은 신호 레벨이 서로 반대일 수 있다. 즉, 제1 출력값(Q1)의 신호 레벨이 제1 신호 레벨이면, 제2 출력값(Q2)의 신호 레벨은 제2 신호 레벨이다.

버퍼부(132)는 프로세서(110)로부터 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)를 수신할 수 있다. 또한, 버퍼부(132)는 플립플롭(131)으로부터 제1 출력값(Q1) 및 제2 출력값(Q2)을 수신하며, 모니터링부(120)로부터 리테인 신호(RS)를 수신할 수 있다. 그리고, 버퍼부(132)는 제1 릴레이(200)의 동작 상태를 제어하는 제1 릴레이 제어 신호(RCS1)를 제1 릴레이(200)로 출력할 수 있다. 또한, 버퍼부(132)는 제2 릴레이(300)의 동작 상태를 제어하는 제2 릴레이 제어 신호(RCS2)를 제2 릴레이(300)로 출력할 수 있다.

릴레이 상태 결정부(130)는 플립플롭(131) 및 버퍼부(132)를 포함함으로써, 프로세서(110)의 동작 상태가 리셋 상태더라도, 제3 제어 신호(CS3)의 신호 레벨 및 리테인 신호(RS)의 신호 레벨에 따라 제1 릴레이(200) 및 제2 릴레이(300)의 동작 상태를 유지시킬 수 있다.

보다 구체적으로, 버퍼부(132)는 복수의 버퍼를 포함할 수 있다. 예컨대, 버퍼부(132)는 제1 버퍼, 제2 버퍼, 제3 버퍼, 및 제4 버퍼를 포함할 수 있다.

제1 버퍼는 리테인 신호(RS) 및 제1 출력값(Q1)을 수신하고, 제1 출력값(Q1)의 신호 레벨에 따라 리테인 신호(RS)의 출력 여부가 결정되도록 구성될 수 있다. 예컨대, 제1 출력값(Q1)의 신호 레벨이 제2 신호 레벨(하이 레벨)이면, 제1 버퍼를 통해서 리테인 신호(RS)가 출력될 수 있다. 반대로, 제1 출력값(Q1)의 신호 레벨이 제1 신호 레벨(로우 레벨)이면, 제1 버퍼를 통해서 리테인 신호(RS)가 출력되지 않을 수 있다.

제2 버퍼는 제1 제어 신호(CS1) 및 제2 출력값(Q2)을 수신하고, 제2 출력값(Q2)의 신호 레벨에 따라 제1 제어 신호(CS1)의 출력 여부가 결정되도록 구성될 수 있다. 예컨대, 제2 출력값(Q2)의 신호 레벨이 제2 신호 레벨이면, 제2 버퍼를 통해서 제1 제어 신호(CS1)가 출력될 수 있다. 반대로, 제2 출력값(Q2)의 신호 레벨이 제1 신호 레벨이면, 제2 버퍼를 통해서 제1 제어 신호(CS1)가 출력되지 않을 수 있다.

그리고, 제1 버퍼의 출력 라인과 제2 버퍼의 출력 라인은 서로 통합될 수 있다. 즉, 제1 버퍼와 제2 버퍼는 신호 레벨이 서로 반대인 제1 출력값(Q1)과 제2 출력값(Q2)을 각각 수신한다. 따라서, 제1 버퍼에서 리테인 신호(RS)가 출력되는 경우, 제2 버퍼에서 제1 제어 신호(CS1)가 출력되지 않을 수 있다. 예컨대, 제1 버퍼에 입력되는 제1 출력값(Q1)의 신호 레벨이 제2 신호 레벨(하이 레벨)인 경우, 제2 버퍼에 입력되는 제2 출력값(Q2)의 신호 레벨은 제1 신호 레벨(로우 레벨)이기 때문이다.

따라서, 제1 출력값(Q1) 및 제2 출력값(Q2)의 신호 레벨에 따라서, 제1 릴레이 제어 신호(RCS1)는 제1 제어 신호(CS1) 또는 리테인 신호(RS)로 출력될 수 있다. 그리고, 프로세서(110)가 리셋 상태인 경우, 플립플롭(131)의 클럭 단자(C)로 입력되는 제3 제어 신호(CS3)의 신호 레벨은 항상 제1 신호 레벨로 설정될 수 있다. 이 경우, 플립플롭(131)에서 출력되는 제1 출력값(Q1)의 신호 레벨은 항상 제2 신호 레벨이고, 제2 출력값(Q2)의 신호 레벨은 항상 제1 신호 레벨일 수 있다. 따라서, 프로세서(110)가 리셋 상태인 경우에는, 제1 릴레이 제어 신호(RCS1)로 제1 버퍼로부터 리테인 신호(RS)가 출력되기 때문에, 제1 릴레이(200)의 동작 상태가 유지될 수 있다.

제3 버퍼는 제2 제어 신호(CS2) 및 제2 출력값(Q2)을 수신하고, 제2 출력값(Q2)의 신호 레벨에 따라 제2 제어 신호(CS2)의 출력 여부가 결정되도록 구성될 수 있다. 예컨대, 제2 출력값(Q2)의 신호 레벨이 제2 신호 레벨이면, 제3 버퍼를 통해서 제2 제어 신호(CS2)가 출력될 수 있다. 반대로, 제2 출력값(Q2)의 신호 레벨이 제1 신호 레벨이면, 제3 버퍼를 통해서 제2 제어 신호(CS2)가 출력되지 않을 수 있다.

제4 버퍼는 리테인 신호(RS) 및 제1 출력값(Q1)을 수신하고, 제1 출력값(Q1)의 신호 레벨에 따라 리테인 신호(RS)의 출력 여부가 결정되도록 구성될 수 있다. 예컨대, 제1 출력값(Q1)의 신호 레벨이 제2 신호 레벨(하이 레벨)이면, 제4 버퍼를 통해서 리테인 신호(RS)가 출력될 수 있다. 반대로, 제1 출력값(Q1)의 신호 레벨이 제1 신호 레벨(로우 레벨)이면, 제4 버퍼를 통해서 리테인 신호(RS)가 출력되지 않을 수 있다.

제1 버퍼 및 제2 버퍼와 마찬가지로, 제3 버퍼의 출력 라인 및 제4 버퍼의 출력 라인도 통합될 수 있다. 제3 버퍼와 제4 버퍼는 신호 레벨이 서로 반대인 제2 출력값(Q2)과 제1 출력값(Q1)을 각각 수신한다. 따라서, 제3 버퍼에서 제2 제어 신호(CS2)가 출력되는 경우, 제4 버퍼에서는 리테인 신호(RS)가 출력되지 않는다. 반대로, 제3 버퍼에서 제2 제어 신호(CS2)가 출력되지 않는 경우, 제4 버퍼에서는 리테인 신호(RS)가 출력된다. 즉, 제2 릴레이 제어 신호(RCS2)는 제3 버퍼에서 출력되는 제2 제어 신호(CS2) 또는 제4 버퍼에서 출력되는 리테인 신호(RS)이다.

앞서 설명한 바와 같이, 프로세서(110)가 리셋 상태인 경우, 제3 제어 신호(CS3)의 신호 레벨에 기반하여 플립플롭(131)에서 출력되는 제1 출력값(Q1)의 신호 레벨은 항상 제2 신호 레벨일 수 있다. 따라서, 프로세서(110)가 리셋 상태인 경우에는, 제2 릴레이 제어 신호(RCS2)로 제4 버퍼로부터 리테인 신호(RS)가 출력되기 때문에, 제2 릴레이(300)의 동작 상태가 유지될 수 있다.

도 7은 본 발명의 일 실시예에 따른 릴레이 상태 결정부(130)의 다른 예시적 구성을 개략적으로 도시한 도면이다.

도 5 및 도 7을 참조하면, 릴레이 상태 결정부(130)는 게이트부(133)를 더 포함할 수 있다.

게이트부(133)는 제1 릴레이(200) 및 제2 릴레이(300) 중 적어도 하나와 버퍼부(132) 사이에 연결되도록 구성될 수 있다.

도 7의 실시예에서, 게이트부(133)는 버퍼부(132)와 제2 릴레이(300) 사이에 연결될 수 있다. 게이트부(133)는 버퍼부(132)로부터 제3 릴레이 제어 신호(RCS3)를 수신하고, 모니터링부(120)로부터 리테인 신호(RS)를 수신할 수 있다. 그리고, 게이트부(133)는 제3 릴레이 제어 신호(RCS3) 및 리테인 신호(RS)의 신호 레벨에 기반하여, 제2 릴레이 제어 신호(RCS2)를 제2 릴레이(300)로 출력할 수 있다.

앞선 실시예와 같이, 프로세서(110)의 동작 상태가 리셋 상태인 경우, 버퍼부(132)의 제4 버퍼로부터 리테인 신호(RS)가 출력될 수 있다. 즉, 제3 릴레이 제어 신호(RCS3)는 제4 버퍼로부터 출력된 리테인 신호(RS)일 수 있다. 이 경우, 게이트부(133)로는 버퍼부(132) 및 모니터링부(120)에 의한 리테인 신호(RS)가 입력되므로, 게이트부(133)에서 출력되는 제2 릴레이 제어 신호(RCS2)는 리테인 신호(RS)일 수 있다. 따라서, 제2 릴레이(300)로 리테인 신호(RS)가 입력되어, 제2 릴레이(300)의 동작 상태가 유지될 수 있다.

본 발명에 따른 릴레이 제어 장치(100)는, BMS(Battery Management System)에 적용될 수 있다. 즉, 본 발명에 따른 BMS는, 상술한 릴레이 제어 장치(100)를 포함할 수 있다. 이러한 구성에 있어서, 릴레이 제어 장치(100)의 각 구성요소 중 적어도 일부는, 종래 BMS에 포함된 구성의 기능을 보완하거나 추가함으로써 구현될 수 있다. 예를 들어, 릴레이 제어 장치(100)의 프로세서(110), 모니터링부(120) 및 릴레이 상태 결정부(130)는 BMS의 구성요소로서 구현될 수 있다.

또한, 본 발명에 따른 릴레이 제어 장치(100)는, 배터리 팩에 구비될 수 있다. 즉, 본 발명에 따른 배터리 팩은, 상술한 릴레이 제어 장치(100) 및 하나 이상의 배터리 셀을 포함할 수 있다. 또한, 배터리 팩은, 전장품(릴레이, 퓨즈 등) 및 케이스 등을 더 포함할 수 있다.

여기서, 배터리 셀은, 음극 단자와 양극 단자를 구비하며, 물리적으로 분리 가능한 하나의 독립된 셀을 의미한다. 일 예로, 파우치형 리튬 폴리머 셀 하나가 배터리 셀로 간주될 수 있다. 또한, 배터리 팩은 하나 이상의 배터리 셀이 직렬 및/또는 병렬로 연결되어 구비된 하나 이상의 배터리 모듈이 포함될 수도 있다.

또한, 본 발명에 따른 릴레이 제어 장치(100)는, 자동차에 구비될 수 있다. 따라서, 릴레이 제어 장치(100)는, 자동차 주행 중에 시스템적인 오류에 의하여 프로세서(110)가 리셋되는 경우에도, 배터리와 자동차를 연결하는 릴레이가 개방되지 않고 닫힌 상태로 유지되도록 릴레이를 제어할 수 있다.

도 8은 본 발명의 일 실시예에 따른 릴레이 제어 방법을 개략적으로 도시한 도면이다. 본 발명의 일 실시예에 따른 릴레이 제어 방법의 각 단계는 릴레이 제어 장치(100)에 의해서 수행될 수 있다.

도 8을 참조하면, 릴레이 제어 방법은 제1 신호 출력 단계(S100), 제2 신호 출력 단계(S200), 제3 신호 출력 단계(S300), 및 릴레이 제어 신호 출력 단계(S400)를 포함할 수 있다.

제1 신호 출력 단계(S100)는 제1 릴레이(200)의 동작 상태를 제어하기 위한 제1 제어 신호(CS1) 및 제2 릴레이(300)의 동작 상태를 제어하기 위한 제2 제어 신호(CS2)를 출력하는 단계로서, 프로세서(110)에 의해서 수행될 수 있다.

제2 신호 출력 단계(S200)는, 상기 프로세서(110)와 연결되어 상기 프로세서(110)의 동작 상태를 모니터링하고, 상기 프로세서(110)의 동작 상태에 따라 상기 제1 릴레이(200) 및 상기 제2 릴레이(300)의 동작 상태를 유지시키도록 구성된 리테인 신호(RS)를 출력하는 단계로서, 모니터링부(120)에 의해서 수행될 수 있다.

모니터링부(120)는 프로세서(110)의 동작 상태를 모니터링하고, 프로세서(110)의 동작 상태가 리셋 상태가 되면 릴레이 상태 결정부(130)로 리테인 신호(RS)를 출력할 수 있다.

제3 신호 출력 단계(S300)는, 상기 제2 신호 출력 단계(S200) 이후에 수행될 수 있다. 구체적으로, 제3 신호 출력 단계(S300)는, 상기 릴레이 상태 결정부(130)에서 출력되는 릴레이 제어 신호를 결정하는 제3 제어 신호(CS3)를 더 출력하는 단계로서, 프로세서(110)에 의해서 수행될 수 있다.

프로세서(110)는 동작 상태가 리셋 상태가 되는 즉시, 릴레이 상태 결정부(130)로 제3 제어 신호(CS3)를 출력할 수 있다. 바람직하게, 제3 제어 신호(CS3)의 신호 레벨은 항상 제1 신호 레벨(로우 레벨)을 유지하도록 설정될 수 있다.

릴레이 제어 신호 출력 단계(S400)는, 상기 제1 제어 신호(CS1), 상기 제2 제어 신호(CS2) 및 상기 리테인 신호(RS)에 기반하여 상기 제1 릴레이(200)의 동작 상태를 제어하는 제1 릴레이 제어 신호(RCS1) 및 상기 제2 릴레이(300)의 동작 상태를 제어하는 제2 릴레이 제어 신호(RCS2)를 출력하는 단계로서, 릴레이 상태 결정부(130)에 의해서 수행될 수 있다.

보다 구체적으로, 상기 릴레이 제어 신호 출력 단계(S400)는, 상기 제3 제어 신호(CS3)의 신호 레벨에 기반하여, 상기 제1 제어 신호(CS1), 상기 제2 제어 신호(CS2), 및 상기 리테인 신호(RS) 중 일부를 상기 제1 릴레이 제어 신호(RCS1) 및 상기 제2 릴레이 제어 신호(RCS2)로 출력하는 단계일 수 있다.

예컨대, 제3 제어 신호(CS3)의 신호 레벨이 제1 신호 레벨인 경우, 제1 릴레이 제어 신호(RCS1) 및 제2 릴레이 제어 신호(RCS2)로 리테인 신호(RS)가 출력될 수 있다. 따라서, 제1 릴레이(200) 및 제2 릴레이(300)는 리테인 신호(RS)의 신호 레벨에 따라 동작 상태가 유지되거나 변경될 수 있다.

구체적으로, 제1 릴레이(200) 및 제2 릴레이(300)의 동작 상태가 턴-온 상태일 때, 프로세서(110)가 리셋되었다고 가정한다. 이 경우, 리테인 신호(RS)의 신호 레벨은 제2 신호 레벨일 수 있다. 그리고, 리테인 신호(RS)가 제1 릴레이(200) 및 제2 릴레이(300)에게 입력되기 때문에, 제1 릴레이(200) 및 제2 릴레이(300)의 동작 상태는 턴-온 상태로 유지될 수 있다.

이후, 소정의 시간이 지난 후에도 프로세서(110)의 동작 상태가 리셋 상태이면, 리테인 신호(RS)의 신호 레벨은 제1 신호 레벨로 천이될 수 있다. 이 경우, 리테인 신호(RS)가 제1 릴레이(200) 및 제2 릴레이(300)에게 입력되기 때문에, 제1 릴레이(200) 및 제2 릴레이(300)의 동작 상태는 턴-오프 상태로 변경될 수 있다.

따라서, 본 발명의 일 실시예에 따른 릴레이 제어 방법은 프로세서(110)가 리셋되는 경우에 복수의 릴레이의 동작 상태를 유지시켜, 프로세서(110)의 리셋으로 인한 사고를 방지할 수 있는 장점이 있다. 또한, 소정의 시간이 경과하도록 프로세서(110)의 동작 상태가 리셋 상태이면, 복수의 릴레이의 동작 상태를 턴-오프 상태로 변경하여 시스템 자원 및 에너지 낭비를 방지할 수 있는 장점이 있다.

이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다.

이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.

또한, 이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니라, 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수 있다.

100: 릴레이 제어 장치
110: 프로세서
120: 모니터링부
130: 릴레이 상태 결정부
131: 플립플롭
132: 버퍼부
133: 게이트부
200: 제1 릴레이
300: 제2 릴레이

Claims

제1 릴레이의 동작 상태를 제어하기 위한 제1 제어 신호 및 제2 릴레이의 동작 상태를 제어하기 위한 제2 제어 신호를 출력하도록 구성된 프로세서;
상기 프로세서와 연결되어 상기 프로세서의 동작 상태를 모니터링하고, 상기 프로세서의 동작 상태에 따라 상기 제1 릴레이 및 상기 제2 릴레이의 동작 상태를 유지시키기 위한 리테인 신호를 출력하도록 구성된 모니터링부; 및
상기 프로세서로부터 상기 제1 제어 신호 및 상기 제2 제어 신호를 수신하고, 상기 모니터링부로부터 상기 리테인 신호를 수신하며, 수신한 상기 제1 제어 신호, 상기 제2 제어 신호 및 상기 리테인 신호에 기반하여 상기 제1 릴레이의 동작 상태를 제어하는 제1 릴레이 제어 신호 및 상기 제2 릴레이의 동작 상태를 제어하는 제2 릴레이 제어 신호를 출력하도록 구성된 릴레이 상태 결정부를 포함하고,
상기 프로세서는,
상기 릴레이 상태 결정부에서 출력되는 릴레이 제어 신호를 결정하는 제3 제어 신호를 더 출력하도록 구성되고,
상기 릴레이 상태 결정부는,
상기 프로세서로부터 수신한 상기 제3 제어 신호의 신호 레벨에 기반하여, 상기 제1 제어 신호, 상기 제2 제어 신호, 및 상기 리테인 신호 중 일부를 상기 제1 릴레이 제어 신호 및 상기 제2 릴레이 제어 신호로 출력하도록 구성된 것을 특징으로 하는 릴레이 제어 장치.
제1항에 있어서,
상기 프로세서는,
상기 동작 상태가 리셋 상태인 경우, 상기 제3 제어 신호를 상기 릴레이 상태 결정부로 출력하도록 구성된 것을 특징으로 하는 릴레이 제어 장치.
제2항에 있어서,
상기 제3 제어 신호는,
상기 신호 레벨이 제1 신호 레벨을 유지하도록 미리 설정된 것을 특징으로 하는 릴레이 제어 장치.
제3항에 있어서,
상기 릴레이 상태 결정부는,
상기 프로세서로부터 상기 제3 제어 신호를 수신하지 않은 경우, 상기 제1 릴레이 제어 신호로 상기 제1 제어 신호를 출력하고, 상기 제2 릴레이 제어 신호로 상기 제2 제어 신호를 출력하도록 구성된 것을 특징으로 하는 릴레이 제어 장치.
제3항에 있어서,
상기 릴레이 상태 결정부는,
상기 프로세서로부터 상기 제3 제어 신호를 수신한 경우, 상기 제1 릴레이 제어 신호 및 상기 제2 릴레이 제어 신호로 상기 리테인 신호를 출력하도록 구성된 것을 특징으로 하는 릴레이 제어 장치.
제5항에 있어서,
상기 모니터링부는,
상기 프로세서의 동작 상태가 상기 리셋 상태인 경우, 소정의 시간 동안 상기 리테인 신호의 신호 레벨을 제2 신호 레벨로 출력하고, 상기 소정의 시간 이후에는 상기 리테인 신호의 신호 레벨을 제1 신호 레벨로 출력하도록 구성된 것을 특징으로 하는 릴레이 제어 장치.
제6항에 있어서,
상기 릴레이 상태 결정부는,
상기 리테인 신호의 신호 레벨이 상기 제2 신호 레벨인 경우, 상기 제1 릴레이 및 상기 제2 릴레이의 동작 상태를 유지시키도록 구성된 것을 특징으로 하는 릴레이 제어 장치.
제6항에 있어서,
상기 릴레이 상태 결정부는,
상기 리테인 신호의 신호 레벨이 상기 제1 신호 레벨인 경우, 상기 제1 릴레이 및 상기 제2 릴레이의 동작 상태를 변경시키도록 구성된 것을 특징으로 하는 릴레이 제어 장치.
제1항 내지 제8항 중 어느 한 항에 따른 릴레이 제어 장치를 포함하는 배터리 팩.
제1항 내지 제8항 중 어느 한 항에 따른 릴레이 제어 장치를 포함하는 자동차.
프로세서에서, 제1 릴레이의 동작 상태를 제어하기 위한 제1 제어 신호 및 제2 릴레이의 동작 상태를 제어하기 위한 제2 제어 신호를 출력하는 제1 신호 출력 단계;
모니터링부에서, 상기 프로세서와 연결되어 상기 프로세서의 동작 상태를 모니터링하고, 상기 프로세서의 동작 상태에 따라 상기 제1 릴레이 및 상기 제2 릴레이의 동작 상태를 유지시키도록 구성된 리테인 신호를 출력하는 제2 신호 출력 단계; 및
릴레이 상태 결정부에서, 상기 제1 제어 신호, 상기 제2 제어 신호 및 상기 리테인 신호에 기반하여 상기 제1 릴레이의 동작 상태를 제어하는 제1 릴레이 제어 신호 및 상기 제2 릴레이의 동작 상태를 제어하는 제2 릴레이 제어 신호를 출력하는 릴레이 제어 신호 출력 단계를 포함하고,
상기 제2 신호 출력 단계 이후, 상기 프로세서에서, 상기 릴레이 상태 결정부에서 출력되는 릴레이 제어 신호를 결정하는 제3 제어 신호를 더 출력하는 제3 신호 출력 단계를 더 포함하고,
상기 릴레이 제어 신호 출력 단계는, 상기 제3 제어 신호의 신호 레벨에 기반하여, 상기 제1 제어 신호, 상기 제2 제어 신호, 및 상기 리테인 신호 중 일부를 상기 제1 릴레이 제어 신호 및 상기 제2 릴레이 제어 신호로 출력하는 단계인 것을 특징으로 하는 릴레이 제어 방법.