KR20210142808A - 표시 장치 및 표시 장치의 제조방법 - Google Patents

표시 장치 및 표시 장치의 제조방법 Download PDF

Info

Publication number
KR20210142808A
KR20210142808A KR1020200059330A KR20200059330A KR20210142808A KR 20210142808 A KR20210142808 A KR 20210142808A KR 1020200059330 A KR1020200059330 A KR 1020200059330A KR 20200059330 A KR20200059330 A KR 20200059330A KR 20210142808 A KR20210142808 A KR 20210142808A
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
disposed
pixel
area
Prior art date
Application number
KR1020200059330A
Other languages
English (en)
Inventor
윤영수
인윤경
차현지
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200059330A priority Critical patent/KR20210142808A/ko
Priority to US17/206,735 priority patent/US20210359047A1/en
Priority to CN202110535356.5A priority patent/CN113690275A/zh
Publication of KR20210142808A publication Critical patent/KR20210142808A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3246—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3218—
    • H01L27/3258—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H01L2227/326—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 제1화소그룹이 배치되는 표시영역 및 제2화소그룹 및 투과부가 배치되는 컴포넌트영역을 포함하는 기판; 상기 기판 상에 배치되며, 상기 투과부에 대응하여 개구부를 포함하는 유기절연층; 상기 유기절연층 상에 배치되며, 화소전극 및 대향전극을 포함하는 표시요소; 및 상기 화소전극의 가장자리를 덮으며, 상기 표시요소의 발광영역을 정의하는 화소정의막;을 포함하고, 상기 컴포넌트영역에서 상기 유기절연층은 평탄화영역 및 상기 평탄화영역으로부터 상기 개구부로의 방향으로 두께가 작아지는 감소영역을 포함하며, 상기 화소정의막 중 일부는 상기 감소영역 상에 배치되는, 표시 장치를 개시한다.

Description

표시 장치 및 표시 장치의 제조방법{Display device and Method of manufacturing of the display device}
본 발명은 표시 장치 및 표시 장치의 제조방법에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치 중 표시영역이 차지하는 면적이 확대되면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로, 이미지를 표시하면서 다양한 기능을 수행하는 컴포넌트영역을 갖는 표시 장치의 연구가 계속되고 있다.
컴포넌트영역에는 표시요소와 함께 투과부가 배치될 수 있으며, 투과부는 광투과율 확보를 위해 표시 장치에 적층된 절연층들의 개구부를 포함할 수 있다. 구체적으로, 표시 장치는 무기절연층 및 상기 무기절연층 상에 유기절연층을 포함할 수 있으며, 상기 무기절연층 및 상기 유기절연층은 투과부에 대응하여 각각 개구부를 포함할 수 있다.
한편, 표시 장치 중 유기 발광 표시 장치는 표시요소로서 대향전극과 화소전극 및 발광층으로 구비되는 유기발광다이오드를 포함할 수 있으며, 이러한 유기발광다이오드는 이미지를 표시하는 표시영역 및 컴포넌트영역에도 배치될 수 있다. 이 때, 화소전극의 가장자리는 화소정의막에 의해 덮힐 수 있으며, 화소정의막은 유기발광다이오드의 발광영역을 정의할 수 있다.
본 발명의 실시예들은, 상기 투과부가 투과율을 확보하면서, 화소정의막이 유기발광다이오드의 발광영역을 정의할 수 있는 표시 장치 및 표시 장치의 제조방법을 제공하고자 한다.
본 발명의 일 실시예는, 제1화소그룹이 배치되는 표시영역 및 제2화소그룹 및 투과부가 배치되는 컴포넌트영역을 포함하는 기판; 상기 기판 상에 배치되며, 상기 투과부에 대응하여 개구부를 포함하는 유기절연층; 상기 유기절연층 상에 배치되며, 화소전극 및 대향전극을 포함하는 표시요소; 및 상기 화소전극의 가장자리를 덮으며, 상기 표시요소의 발광영역을 정의하는 화소정의막;을 포함하고, 상기 컴포넌트영역에서 상기 유기절연층은 평탄화영역 및 상기 평탄화영역으로부터 상기 개구부로의 방향으로 두께가 작아지는 감소영역을 포함하며, 상기 화소정의막 중 일부는 상기 감소영역 상에 배치되는, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 감소영역 상에 배치된 상기 화소정의막의 제1두께는 상기 평탄화영역 상에 배치된 상기 화소정의막의 제2두께보다 작을 수 있다.
일 실시예에 있어서, 상기 표시영역에 대응하여 상기 화소정의막 상에 배치되는 스페이서;를 더 포함하고,
상기 기판의 상면으로부터 상기 스페이서의 상면까지의 제1거리는 상기 기판의 상면으로부터 상기 평탄화영역에 배치된 상기 화소정의막의 상면까지의 제2거리보다 클 수 있다.
일 실시예에 있어서, 상기 제2거리는 상기 기판의 상면으로부터 상기 표시영역에 배치된 상기 화소정의막의 상면까지의 제3거리보다 클 수 있다.
일 실시예에 있어서, 상기 스페이서 및 상기 화소정의막은 동일한 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 기판 및 상기 유기절연층 사이에 무기절연층;을 더 포함하고, 상기 무기절연층은 상기 투과부에 대응하여 절연층개구부를 포함할 수 있다.
일 실시예에 있어서, 상기 유기절연층은 상기 무기절연층 상에 배치되는 제1유기절연층 및 상기 제1유기절연층 상에 배치되는 제2유기절연층을 포함하고, 상기 제1유기절연층은 상기 투과부에 대응하는 제1개구부를 포함할 수 있다.
일 실시예에 있어서, 상기 제1개구부의 크기는 상기 절연층개구부의 크기보다 작고, 상기 제1유기절연층은 상기 절연층개구부의 내측면을 덮을 수 있다.
일 실시예에 있어서, 상기 제1개구부의 크기는 상기 절연층개구부의 크기보다 크고,
상기 제1개구부는 상기 무기절연층의 일부를 노출시킬 수 있다.
일 실시예에 있어서, 상기 표시요소는 복수개로 구비되고, 상기 투과부는 상기 제2화소그룹을 둘러싸며 배치되며, 상기 제2화소그룹은 상기 복수의 표시요소들에 의해 구현되는 복수의 보조 부화소들을 포함하고, 상기 복수의 보조 부화소들은 상기 제2화소그룹의 중심을 기준으로 대칭적으로 배치될 수 있다.
일 실시예에 있어서, 상기 복수의 보조 부화소들 중 하나는 평면상 사각형 형상이고, 상기 복수의 보조 부화소들 중 다른 하나는 평면상 오각형 형상일 수 있다.
본 발명의 다른 실시예는, 제1화소그룹이 배치되는 표시영역 및 제2화소그룹 및 투과부가 배치되는 컴포넌트영역을 포함하는 기판 상에 유기절연층을 형성하는 단계; 상기 유기절연층 상에 화소전극을 형성하는 단계; 및 상기 표시영역 및 상기 컴포넌트영역에 상기 화소전극의 가장자리를 덮는 화소정의막을 형성하는 단계;를 포함하고, 상기 유기절연층을 형성하는 단계는, 상기 컴포넌트영역에서, 평탄화영역을 형성하는 단계 및 상기 평탄화영역으로부터 상기 투과부로의 방향으로 두께가 작아지는 감소영역을 형성하는 단계를 포함하고, 상기 화소정의막을 형성하는 단계는, 상기 감소영역 상에 상기 화소정의막의 일부를 형성하는 단계를 포함하는, 표시 장치의 제조방법을 개시한다.
일 실시예에 있어서, 상기 표시영역에 대응하여 상기 화소정의막 상에 스페이서를 형성하는 단계;를 더 포함하고, 상기 표시영역에 상기 스페이서를 형성할 때, 상기 컴포넌트영역의 상기 화소정의막을 형성할 수 있다.
일 실시예에 있어서, 상기 평탄화영역 상에 상기 화소정의막의 일부를 형성하는 단계;를 더 포함하고, 상기 기판의 상면으로부터 상기 스페이서의 상면까지의 제1거리는 상기 기판의 상면으로부터 상기 평탄화영역에 배치된 상기 화소정의막의 상면까지의 제2거리보다 크고, 상기 제2거리는 상기 기판의 상면으로부터 상기 표시영역에 배치된 상기 화소정의막의 상면까지의 제3거리보다 클 수 있다.
일 실시예에 있어서, 상기 스페이서를 형성하는 단계는 상기 표시영역에 하프톤(Half-tone) 마스크를 배치하는 단계를 포함하고, 상기 화소정의막을 형성하는 단계는 상기 컴포넌트영역에 풀톤(Full-tone) 마스크를 배치하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 하프톤(Half-tone) 마스크 및 상기 풀톤(Full-tone) 마스크는 서로 연결될 수 있다.
일 실시예에 있어서, 상기 화소정의막을 형성하는 단계는, 상기 표시영역 및 상기 컴포넌트영역에 예비절연층을 형성하는 단계; 및 상기 예비절연층의 적어도 일부를 제거하여 상기 화소정의막을 형성하는 단계;를 포함하고, 상기 예비절연층은 상기 투과부에 대응하여 그루브를 포함할 수 있다.
일 실시예에 있어서, 상기 기판 상에 무기절연층을 형성하는 단계;를 더 포함하고, 상기 무기절연층은 상기 투과부에 대응하여 절연층개구부를 포함할 수 있다.
일 실시예에 있어서, 상기 유기절연층을 형성하는 단계는, 상기 무기절연층 상에 제1유기절연층을 형성하는 단계, 및 상기 제1유기절연층 상에 제2유기절연층을 형성하는 단계를 포함하고, 상기 제1유기절연층은 상기 투과부에 대응하는 제1개구부를 포함하고, 상기 제2유기절연층은 상기 투과부에 대응하는 제2개구부를 포함할 수 있다.
일 실시예에 있어서, 상기 제1유기절연층은 상기 절연층개구부의 내측면을 덮으며 형성될 수 있다.
일 실시예에 있어서, 상기 제1개구부는 상기 무기절연층의 일부를 노출시키며 형성될 수 있다.
상기한 바와 같이, 본 발명의 실시예들은, 상기 감소영역 상에도 화소정의막의 일부가 적절한 두께로 배치될 수 있다. 따라서, 화소정의막은 유기발광다이오드의 발광영역을 명확하게 정의할 수 있다.
또한, 본 발명의 실시예들은, 상기 유기절연층이 상기 투과부에 대응하는 개구부를 포함하여 컴포넌트영역에서 높은 투과율을 확보할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 1b는 본 발명의 다른 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 유기발광다이오드에 연결된 화소회로를 도시한 등가회로도이다.
도 5는 도 3의 A부분을 확대한 확대도이다.
도 6은 본 발명의 일 실시예에 따른 기본 유닛을 도시한 평면도이다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 기본 유닛을 도시한 평면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다.
도 10는 본 발명의 또 다른 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 도시한 단면도이다.
도 12a 및 도 12b는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 도시한 단면도이다.
도 13 내지 도 16은 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라, 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
표시 장치(1)는 화상을 표시하는 장치로서, 게임기, 멀티미디어기기, 초소형 PC와 같이 휴대가 가능한 모바일 기기일 수 있다. 후술할 표시 장치(1)는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Inorganic Light Emitting Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 양자점 표시 장치(Quantum dot display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등을 포함할 수 있다. 이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 실시예들은 전술한 바와 같은 다양한 방식의 표시 장치가 사용될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 도시한 사시도이다. 도 1b는 본 발명의 다른 실시예에 따른 표시 장치(1)를 개략적으로 도시한 사시도이다.
도 1a를 참조하면, 표시 장치(1)는 표시 패널(10)을 포함할 수 있다. 표시 패널(10)은 표시영역(DA), 컴포넌트영역(CA), 및 비표시영역(NDA)을 포함할 수 있다.
표시영역(DA)은 이미지를 구현할 수 있다. 표시영역(DA)에는 제1화소그룹(PG1)이 배치될 수 있다. 제1화소그룹(PG1)은 복수의 표시요소들, 예를 들어 복수의 유기발광다이오드들을 포함할 수 있다. 표시 패널(10)은 제1화소그룹(PG1)에서 방출되는 빛을 이용하여 제1이미지를 제공할 수 있다.
컴포넌트영역(CA)에는 이미지를 구현하며 컴포넌트(미도시)가 배치될 수 있다. 컴포넌트영역(CA)에는 또한, 제2화소그룹(PG2) 및 투과부(TA)가 배치될 수 있다. 컴포넌트는 도 2a를 참조하여 후술할 바와 같이 그 하부에 적외선, 가시광선이나 음향 등을 이용하는 센서 또는 카메라일 수 있다.
일 실시예에서, 컴포넌트영역(CA)은 표시영역(DA)에 의해 적어도 부분적으로 둘러싸일 수 있다. 도 1a에서는 컴포넌트영역(CA)이 표시영역(DA)의 일측에 바(bar) 타입과 같이 배치된 것을 도시하고 있지만, 컴포넌트영역(CA)은 표시영역(DA)의 일측에 노치 타입으로 배치될 수 있다. 또 다른 실시예에서, 컴포넌트영역(CA)은 표시영역(DA)에 내부에서 다양하게 배치될 수 있다
컴포넌트영역(CA)에는 컴포넌트로부터 외부로 출력되거나 외부로부터 컴포넌트를 향해 진행하는 빛 및/또는 음향이 투과할 수 있는 투과부(TA)가 배치될 수 있다. 투과부(TA)는 화소가 배치되지 않을 수 있다. 이 때, 투과부(TA)를 향해 적외선이 투과하는 경우, 컴포넌트영역(CA)의 적외선 투과율은 약 15% 이상, 보다 바람직하게 20% 이상이거나, 25% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
제2화소그룹(PG2)은 컴포넌트영역(CA)에 배치될 수 있으며, 빛을 발광하여 제2이미지를 제공할 수 있다. 제2화소그룹(PG2)은 복수의 표시요소들, 예를 들어 복수의 유기발광다이오드들을 포함할 수 있다. 이 때, 상기 제1이미지와 상기 제2이미지는 표시 장치(1) 또는 표시 패널(10)을 통해 제공하는 어느 하나의 이미지의 일 부분들일 수 있다. 또는, 상기 제1이미지 및 상기 제2이미지는 각각 서로 독립적인 이미지일 수 있다.
비표시영역(NDA)은 이미지를 제공하지 않는 영역으로, 화소그룹이 배치되지 않는다. 비표시영역(NDA)은 표시영역(DA) 및 컴포넌트영역(CA)을 전체적으로 둘러쌀 수 있다. 비표시영역(NDA)에는 제1화소그룹(PG1) 및 제2화소그룹(PG2)에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 비표시영역(NDA)에는 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드부를 포함할 수 있다.
도 1b를 참조하면, 컴포넌트영역(CA)은 표시영역(DA)에 의해 전체적으로 둘러싸인 것을 도시하고 있다.
일 실시예에서, 컴포넌트영역(CA)은 평면상 원 형상, 타원 형상일 수 있다. 다른 실시예에서, 컴포넌트영역(CA)은 평면상 사각 형상 등 다각형 형상일 수 있다. 또 다른 실시예에서, 컴포넌트영역(CA)은 곡률부를 포함할 수 있다. 또한, 컴포넌트영역(CA)은 위치 및 개수도 다양하게 변경될 수 있다. 예를 들어, 표시 패널(10)은 복수의 컴포넌트영역(CA)들을 포함할 수 있다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 표시 장치(1)의 일부를 개략적으로 도시한 단면도이다.
도 2a 내지 도 2d를 참조하면, 표시 장치(1)는 표시 패널(10) 및 상기 표시 패널(10)과 중첩 배치된 컴포넌트(COMP)를 포함할 수 있다. 표시 패널(10)은 컴포넌트(COMP)와 중첩되는 영역인 컴포넌트영역(CA) 및 제1이미지가 표시되는 표시영역(DA)을 포함할 수 있다.
표시 패널(10)은 기판(100), 기판(100) 상의 표시층(DISL), 터치스크린층(TSL), 및 광학기능층(OFL), 및 기판(100) 하부에 배치된 패널 보호 부재(PB)를 포함할 수 있다. 표시층(DISL)은 버퍼층(111), 박막트랜지스터(TFTm, TFTa)를 포함하는 화소회로층(PCL), 표시요소인 유기발광다이오드를 포함하는 표시요소층(EDL), 및 박막봉지층(TFEL) 또는 밀봉기판(ENS)과 같인 밀봉부재(ENCM)를 포함할 수 있다.
기판(100)에는 표시영역(DA) 및 컴포넌트영역(CA)을 정의할 수 있다. 즉, 기판(100)은 표시영역(DA) 및 컴포넌트영역(CA)을 포함할 수 있다. 기판(100)은 글라스이거나 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블, 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 베이스층 및 배리어층(미도시)을 포함하는 다층 구조일 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘산화물(SiO2) 또는 실리콘질화물(SiNX)로 구비될 수 있다.
표시 패널(10)의 표시영역(DA)에는 메인 박막트랜지스터(TFTm) 및 이와 연결된 메인 유기발광다이오드(OLEDm)가 배치되어 메인 부화소(Pm)를 구현하며, 컴포넌트영역(CA)에는 보조 박막트랜지스터(TFTa) 및 이와 연결된 보조 유기발광다이오드(OLEDa)가 배치되어 보조 부화소(Pa)를 구현할 수 있다. 메인 부화소(Pm)는 도 1a의 제1화소그룹(PG1)의 일부일 수 있으며, 보조 부화소(Pa)는 도 1a의 제2화소그룹(PG2)의 일부일 수 있다.
컴포넌트영역(CA)에는 표시요소가 배치되지 않는 투과부(TA)가 배치될 수 있다. 투과부(TA)는 컴포넌트영역(CA)에 대응하여 배치된 컴포넌트(COMP)로부터 방출되는 빛/신호나 컴포넌트(COMP)로 입사되는 빛/신호가 투과(transmission)되는 영역일 수 있다.
컴포넌트영역(CA)에는 하부금속층(BML)이 배치될 수 있다. 하부금속층(BML)은 보조 박막트랜지스터(TFTa)의 하부에 대응하도록 배치될 수 있다. 이러한 하부금속층(BML)은 외부 광이 보조 박막트랜지스터(TFTa)에 도달하는 것을 차단할 수 있다. 일부 실시예에서, 하부금속층(BML)에는 정전압 또는 신호가 인가되어, 정전기 방전에 의한 화소회로의 손상을 방지할 수 있다. 컴포넌트영역(CA) 내에는 하부금속층(BML)이 복수로 배치될 수 있으며, 경우에 따라 각 하부금속층(BML)에는 서로 다른 전압이 인가될 수 있다. 물론 컴포넌트영역(CA) 내에는 투과부(TA)에 대응하는 홀을 구비하는 하나의 하부금속층(BML)이 위치할 수 있다. 도 2a에서는 하부금속층(BML)이 기판(100) 상에 배치된 것을 도시하고 있지만, 일부 실시예에서, 하부금속층(BML)은 기판(100)에 삽입될 수 있다.
표시요소층(EDML)은 박막봉지층(TFEL)으로 덮히거나, 밀봉기판(ENS)으로 덮힐 수 있다. 일부 실시예에서, 박막봉지층(TFEL)은 도 2a에 도시된 바와 같이 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예에서, 박막봉지층(TFEL)은 제1무기봉지층(131), 유기봉지층(132), 및 제2무기봉지층(133)을 포함할 수 있다.
일부 실시예에서, 도 2b에 도시된 바와 같이, 밀봉기판(ENS)은 표시요소층(EDL)을 사이에 두고 기판(100)과 마주보도록 배치될 수 있다. 밀봉기판(ENS)과 표시요소층(EDL) 사이에는 갭이 존재할 수 있다. 밀봉기판(ENS)은 글래스를 포함할 수 있다. 기판(100)과 밀봉기판(ENS) 사이에는 프릿(frit) 등으로 이루어진 실런트가 배치되며, 실런트는 도 1a에 도시한 비표시영역(NDA)에 배치될 수 있다. 비표시영역(NDA)에 배치된 실런트는 표시영역(DA)을 둘러싸면서 측면을 통해 수분이 침투하는 것을 방지할 수 있다. 일부 실시예에서, 도 2a의 박막봉지층(TFEL) 및 도 2b의 밀봉기판(ENS)은 동시에 적용될 수 있다.
터치스크린층(TSL)은 외부의 입력, 예를 들어, 터치 이벤트에 따른 좌표정보를 센싱할 수 있다. 터치스크린층(TSL)은 터치전극 및 터치전극과 연결된 터치배선들을 포함할 수 있다. 터치스크린층(TSL)은 자기 정전 용량 방식 또는 상화 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치스크린층(TSL)은 박막봉지층(TFEL) 상에 형성될 수 있다. 또는, 터치스크린층(TSL)은 터치기판 상에 별도로 형성된 후, 광학 투명 접착제와 같은 점착층을 통해 박막봉지층(TFEL) 상에 결합될 수 있다. 일 실시예에서, 도 2a 내지 도 2d에 도시된 바와 같이 터치스크린층(TSL)은 박막봉지층(TFEL) 바로 위에 직접 형성될 수 있으며, 이 경우, 점착층은 터치스크린층(TSL)과 박막봉지층(TFEL) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 표시 장치(1)를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다.
일부 실시예에서, 광학기능층(OFL)은 편광 필름일 수 있다. 광학기능층(OFL)은 투과부(TA)에 대응하는 개구(OFL_OP)를 구비할 수 있다. 이에 따라, 투과부(TA)의 광투과율이 현저히 향상될 수 있다. 투과부(TA)에 대응하는 개구(OFL_OP)에는 광투명수지(OCR, optically clear resin)와 같은 투명한 물질이 채워질 수 있다.
일부 실시예에서, 광학기능층(OFL)은 도 2c에 도시된 바와 같이 블랙매트릭스와 컬러필터들을 포함하는 필터 플레이트(180)를 포함할 수 있다. 필터 플레이트(180)는 베이스층(181), 베이스층(181) 상의 컬러필터(182)들, 블랙매트릭스(183), 및 오버코트층(184)을 포함할 수 있다.
컬러필터(182)들은 표시 패널(10)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 예를 들어, 유기발광다이오드(OLEDm, OLEDa)에서 방출되는 빛의 색상에 따라 컬러필터(182)는 적색, 녹색, 또는 청색을 가질 수 있다. 투과부(TA)에는 컬러필터(182) 및 블랙매트릭스(183)가 존재하지 않는다. 예를 들어, 컬러필터(182) 및 블랙매트릭스(183)를 포함하는 층은 투과부(TA)에 해당하는 개구(183OP)를 포함할 수 있으며, 상기 개구(183OP)에는 오버코트층(184)의 일부가 적어도 부분적으로 채워질 수 있다. 오버코트층(184)은 수지와 같은 유기물을 포함할 수 있으며, 상기 유기물은 투명할 수 있다.
일부 실시예에서, 컴포넌트(COMP)는 표시 패널(10)의 하부에 부착될 수 있다. 또한, 패널 보호 부재(PB)는 도 2d에 도시한 바와 같이 보호층(PY), 광차단층(LBY), 쿠션층(CY), 및 방열층(HSY)을 포함할 수 있다. 보호층(PY)은 기판(100)의 하면에 부착되며, 외부로부터 기판(100)을 보호할 수 있다. 예를 들어, 보호층(PY)은 외부로부터 물리적 충격을 흡수하거나, 이물질 또는 수분 등이 표시층(DISL)으로 침투하는 것을 차단할 수 있다. 보호층(PY)은 기판(100)의 하면에 코팅되거나, 필름 형태로 부착될 수 있다.
일 실시예에서, 보호층(PY)은 자외선(Ultraviolet rays, UV)을 차단하는 물질을 포함할 수 있다. 예를 들어, 보호층(PY)은 베이스 수지, 자외선 흡수제 및 무기 입자를 포함할 수 있다. 자외선 흡수제 및 무기 입자는 베이스 수지에 분산되어 제공될 수 있다. 베이스 수지는 아크릴레이트계 수지일 수 있으며, 예를 들어, 우레탄 아크릴레이트(urethane acrylate)일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 광학적으로 투명하고, 자외선 흡수제와 무기 입자를 분산시킬 수 있는 베이스 수지는 제한없이 보호층(PY)에 사용될 수 있다.
예시적으로, 자외선 흡수제로 벤조트리아졸계(benzotriazol), 벤조페논계(benzophenone), 살리실산계(salicylic acid), 살리실레이트계(salicylate), 시아노아크릴레이트계(cyanoacrylate), 시너메이트계(cinnamate), 옥사닐라이드계(oxanilide), 폴리스틸렌계(polystyrene), 아조메틴계(azomethine), 트리아진계(triazine) 화합물 중 적어도 하나를 포함할 수 있다.
광차단층(LBY)은 보호층(PY) 하면에 배치되며, 쿠션층(CY)은 광차단층(LBY) 하면에 배치될 수 있다. 광차단층(LBY)은 보호층(PY) 및 쿠션층(CY) 사이에 배치된 양면 접착제일 수 있다. 또한, 광차단층(LBY)은 외부 광을 흡수하기 위해 블랙층으로 제공될 수 있다. 이와 같이, 광차단층(LBY)은 외부의 광을 흡수할 수 있는 다양한 물질을 포함할 수 있다.
쿠션층(CY)은 광차단층(LBY) 하면에 부착되어, 외부로부터 표시 패널(10)을 보호할 수 있다. 쿠션층(CY)은 탄성을 갖는 물질을 포함할 수 있으며, 예시적으로, 스폰지 또는 고무 등으로 제공될 수 있다.
방열층(HSY)은 쿠션층(CY)의 하부에 배치될 수 있다. 방열층(HSY)은 그라파이트나 탄소나노튜브 등을 포함하는 제1방열층과 전자기파를 차폐할 수 있고, 열전도성이 우수한 구리, 니켈, 페라이트, 은과 같은 금속 박막으로 형성된 제2방열층을 포함할 수 있다.
패널 보호 부재(PB)는 컴포넌트영역(CA)에 대응한 개구(PB_OP)를 구비할 수 있으며, 컴포넌트(COMP)는 상기 개구(PB_OP) 내에 배치될 수 있다.
컴포넌트(COMP)는 패키지(COMPSP)에 실장되며, 패키지(COMPSP)는 접착부재(COMPRS)에 의해서 기판(100)의 하면에 부착될 수 있다. 패키지(COMPSP)는 컴포넌트(COMP)에 전기적으로 연결된 제어회로를 포함할 수 있다.
일 실시예에서, 컴포넌트(COMP)와 기판(100)의 하면 사이에는 광투명수지(OCR)가 채워질 수 있다. 광투명수지(OCR)는 광학투명성을 가져 컴포넌트(COMP)로 입사되는 광의 손실을 최소화할 수 있다.
접착부재(COMPRS)는 패키지(COMPSP)를 기판(100)의 하면에 고정시킬 수 있다. 접착부재(COMPRS)는 레진(Resin)을 포함할 수 있다. 즉, 레진이 패키지(COMPSP) 및 기판(100)의 하면에 각각 접촉하도록 배치된 후에, 자외선에 의한 경화 작업이 진행될 수 있다. 접착부재(COMPRS)는 광흡수물질을 포함할 수 있다.
또는 일부 실시예에서, 컴포넌트(COMP)는 도 2a 내지 도 2c에 도시한 바와 같이, 표시 패널(10)과 이격되어 배치될 수 있다. 이러한 경우, 컴포넌트(COMP)는 표시 장치(1)의 하부 커버 등에 부착되어 고정될 수 있다.
컴포넌트(COMP)는 빛 또는 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 근접센서와 같이 거리를 측정하는 센서, 사용자의 신체의 일부(예, 지문, 홍채, 얼굴 등)을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 화상을 촬상하는 이미지 센서(예, 카메라) 등일 수 있다. 빛을 이용하는 전자요소는, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있다. 음향을 이용하는 전자요소는, 초음파 또는 다른 주파수 대역의 음향을 이용할 수 있다.
일부 실시예에서, 컴포넌트(COMP)는 발광부와 수광부와 같은 서브-컴포넌트들을 포함할 수 있다. 발광부와 수광부는 일체화된 구조이거나, 물리적으로 분리된 구조로 한 쌍의 발광부와 수광부가 하나의 컴포넌트(COMP)를 이룰 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널(10)을 개략적으로 나타낸 평면도이다.
표시 패널(10)은 기판(100) 상에 배치된 화소그룹들을 포함할 수 있으며, 기판(100)은 표시영역(DA), 컴포넌트영역(CA), 및 비표시영역(NDA)을 포함할 수 있다. 예를 들어, 표시 패널(10)은 표시영역(DA)에 배치된 제1화소그룹(PG1) 및 컴포넌트영역(CA)에 배치된 제2화소그룹(PG2)을 포함할 수 있다.
일 실시예에서, 표시영역(DA)의 면적은 컴포넌트영역(CA)의 면적과 상이할 수 있다. 예를 들어, 표시영역(DA)의 면적은 컴포넌트영역(CA)의 면적보다 클 수 있다.
표시영역(DA)에는 제1화소그룹(PG1)들이 2차원적으로 배열될 수 있으며, 컴포넌트영역(CA)에는 제2화소그룹(PG2)들이 2차원적으로 배열될 수 있다. 또한, 컴포넌트영역(CA)에는 투과부(TA)가 배치될 수 있다.
비표시영역(NDA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 비표시영역(NDA)은 스캔드라이버, 데이터드라이버 등이 배치될 수 있다. 비표시영역(NDA)에는 패드부(230)가 배치될 수 있다. 패드부(230)는 기판(100)의 일측 가장자리에 인접하게 배치될 수 있다. 패드부(230)는 절연층에 의해 덮이지 않고 노출되어, 플렉서블 인쇄회로기판(FPCB)에 전기적으로 연결될 수 있다. 플렉서블 인쇄회로기판(FPCB)은 컨트롤러와 패드부(230)를 전기적으로 연결할 수 있으며, 컨트롤러로부터 전달된 신호 또는 전원을 공급할 수 있다. 일부 실시예에서, 플렉서블 인쇄회로기판(FPCB)에는 데이터드라이버가 배치될 수 있다. 플렉서블 인쇄회로기판(FPCB)에서의 신호 또는 전압을 제1화소그룹(PG1) 및 제2화소그룹(PG2)에 전달하기 위하여, 패드부(230)는 복수의 배선들과 연결될 수 있다.
제1화소그룹(PG1)의 메인 부화소 및 제2화소그룹(PG2)의 보조 부화소는 각각 유기발광다이오드를 이용하여 소정의 색상의 빛을 방출할 수 있다. 각 유기발광다이오드는 예를 들어, 적색, 녹색, 또는 청색의 빛을 방출할 수 있다. 각각의 유기발광다이오드는 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로에 연결될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 유기발광다이오드(OLED)에 연결된 화소회로(PC)를 도시한 등가회로도이다.
도 4를 참조하면, 유기발광다이오드(OLED)는 화소회로(PC)와 전기적으로 연결될 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결될 수 있으며, 스캔선(SL)으로부터 입력되는 스위칭 전압 또는 스위칭 신호(Sn)에 기초하여 데이터선(DL)으로부터 입력된 데이터 전압 또는 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예를 들어, 캐소드)은 제2전원전압(ELVSS)을 공급받을 수 있다.
도 4는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 도시하고 있으나, 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다. 예를 들어, 화소회로(PC)는 3개, 4개, 5개 또는 그 이상의 박막트랜지스터를 포함할 수 있다.
도 5는 도 3의 A 부분을 확대한 확대도이다. 도 6은 본 발명의 일 실시예에 따른 기본 유닛(U)을 도시한 평면도이다.
도 5를 참조하면, 기판은 표시영역(DA) 및 컴포넌트영역(CA)을 포함할 수 있다. 표시영역(DA)에는 제1화소그룹(PG1)이 배치될 수 있으며, 컴포넌트영역(CA)에는 제2화소그룹(PG2) 및 투과부(TA)가 배치될 수 있다.
제1화소그룹(PG1)은 복수의 메인 부화소(Pm)들을 사전 설정된 단위로 묶은 부화소 집합체로 정의할 수 있다. 본 명세서에서 부화소는 이미지를 구현하는 최소 단위로 발광영역을 의미한다. 한편, 유기발광다이오드를 표시요소로 채용하는 경우, 상기 발광영역은 화소정의막의 개구에 의해서 정의될 수 있다. 이에 대해서는 후술하기로 한다.
하나의 제1화소그룹(PG1)에는 펜타일 구조로 배열된 32개의 메인 부화소(Pm)들이 포함될 수 있다. 예를 들어, 하나의 제1화소그룹(PG1)에는 8개의 적색 부화소(Pr), 16개의 녹색 부화소(Pg), 8개의 청색 부화소(Pb)를 포함할 수 있다. 다른 실시예에서, 적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb)는 제1화소그룹(PG1)에서 스트라이프 타입으로 배치되는 등 다양하게 배치될 수 있다. 일 실시예에서, 청색 부화소(Pb) 및 적색 부화소(Pr)는 녹색 부화소(Pg)보다 크게 구비될 수 있다. 일부 다른 예로, 제1화소그룹(PG1)은 백색 부화소를 더 포함할 수 있다.
제2화소그룹(PG2)은 복수의 보조 부화소(Pa)들을 사전 설정된 단위로 묶은 부화소 집합체로 정의할 수 있다. 예를 들어, 하나의 제2화소그룹(PG2)에는 펜타일 구조로 배열된 8개의 보조 부화소(Pa)들이 포함될 수 있다. 즉, 하나의 제2화소그룹(PG2)에는 2개의 적색 부화소(Pr), 4개의 녹색 부화소(Pg), 및 2개의 청색 부화소(Pb)를 포함할 수 있다. 다른 실시예에서, 제2화소그룹(PG2)에서 스트라이프 타입으로 배치되는 등 다양하게 배치될 수 있다. 일부 다른 예로, 제2화소그룹(PG2)은 백색 부화소를 더 포함할 수 있다.
투과부(TA)는 컴포넌트영역(CA)에서 복수개로 배치될 수 있다. 제2화소그룹(PG2)과 투과부(TA)는 x 방향 및/또는 y 방향을 따라 교번하여 배치되며, 예를 들어, 격자 형상으로 배치될 수 있다. 이러한 경우, 컴포넌트영역(CA)에는 복수의 제2화소그룹(PG2) 및 복수의 투과부(TA)들이 배치될 수 있다.
컴포넌트영역(CA)에서는 소정의 개수의 제2화소그룹(PG2)과 소정의 개수의 투과부(TA)가 묶여진 기본 유닛(U)이 x 방향 및/또는 y 방향으로 반복적으로 배치될 수 있다. 기본 유닛(U)은 2개의 제2화소그룹(PG2)과 그 주변에 배치된 2개의 투과부(TA)들을 사각형으로 묶은 형상일 수 있다. 기본 유닛(U)은 반복적인 형상을 구획한 것으로, 구성의 단절을 의미하지 않는다.
표시영역(DA)에 기본 유닛(U)의 면적과 동일한 면적으로 구비된 대응 유닛(U')을 설정할 수 있다. 이 경우, 대응 유닛(U')에 포함된 메인 부화소(Pm)들의 개수는 기본 유닛(U)에 포함된 보조 부화소(Pa)들의 개수보다 많이 구비될 수 있다. 즉, 기본 유닛(U)에 포함된 보조 부화소(Pa)들은 16개이고, 대응 유닛(U')에 포함된 메인 부화소(Pm)들은 32개로, 동일 면적당 배치된 보조 부화소(Pa)들의 개수와 메인 부화소(Pm)들의 개수는 1:2의 비율로 구비될 수 있다. 다른 실시예로, 동일 면적당 배치된 보조 부화소(Pa)들의 개수와 메인 부화소(Pm)들의 개수는 1:4 또는 1:16의 비율로 구비될 수 있다. 다만 이에 한정되지 않는다.
도 5와 같은 보조 부화소(Pa)들의 배치구조는 펜타일 구조이며, 해상도는 표시영역(DA)에 비해 1/2으로 구비되는 컴포넌트영역(CA)의 화소 배치 구조를 1/2 펜타일 구조라고 한다. 제2화소그룹(PG2)에 포함된 보조 부화소(Pa)의 개수나 배열 방식은 컴포넌트영역(CA)의 해상도에 따라 변형 설계될 수 있다.
도 6을 참조하면, 컴포넌트영역(CA)의 화소 배치 구조는 1/4 펜타일 구조로 구비될 수 있다. 본 실시예에서, 제2화소그룹(PG2)에는 8개의 보조 부화소(Pa)들이 펜타일 구조로 배치되나, 기본 유닛(U)에는 하나의 제2화소그룹(PG2)만이 포함될 수 있다. 기본 유닛(U)의 나머지 영역은 투과부(TA)로 구비될 수 있다. 따라서, 동일 면적당 배치된 보조 부화소(Pa)들의 개수와 메인 부화소(Pm)들의 개수는 1:4의 비율로 구비될 수 있다. 이 경우, 하나의 제2화소그룹(PG2)은 투과부(TA)에 의해서 둘러싸일 수 있다.
펜타일 구조는 녹색 부화소(Pg)의 중심점을 사각형의 중심점으로 하는 가상의 사각형(VS)의 꼭지점 중에 서로 마주보는 제1꼭지점 및 제3꼭지점에는 적색 부화소(Pr)가 배치되며, 나머지 꼭지점인 제2꼭지점 및 제4꼭지점에 청색 부화소(Pb)가 배치되어 있다고 표현할 수 있다. 이 때, 가상의 사각형(VS)은 직사각형, 마름모, 정사각형 등 다양하게 변형될 수 있다. 펜타일 구조는 인접한 화소를 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 적은 수의 화소로 고해상도를 구현할 수 있다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 기본 유닛(U)을 도시한 평면도이다. 도 7a 및 도 7b에 있어서 도 6과 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 7a 및 도 7b를 참조하면, 투과부(TA)는 제2화소그룹(PG2)을 둘러싸며 배치될 수 있다. 또한, 제2화소그룹(PG2)에는 8개의 보조 부화소(Pa)들이 배치될 수 있다. 예를 들어, 제2화소그룹(PG2)은 2개의 적색 부화소(Pr), 4개의 녹색 부화소(Pg), 및 2개의 청색 부화소(Pb)를 포함할 수 있다.
본 실시예에서, 8개의 보조 부화소(Pa)들은 제2화소그룹(PG2)의 중심(PGC2)을 기준으로 대칭적으로 배치될 수 있다. 예를 들어, 제1열(1M)에는 적색 부화소(Pr) 및 청색 부화소(Pb)가 배치되며, 제2열(2M)에는 4개의 녹색 부화소(Pg)가 소정 간격 이격되어 배치될 수 있다. 또한, 제3열(3M)에는 청색 부화소(Pb) 및 적색 부화소(Pr)가 배치될 수 있다. 이 때, 제1열(1M)에 배치된 적색 부화소(Pr)는 제3열(3M)에 배치된 적색 부화소(Pr)와 제2화소그룹(PG2)의 중심(PGC2)을 기준으로 대칭적으로 배치될 수 있다. 제1열(1M)에 배치된 청색 부화소(Pb) 및 제3열(3M)에 배치된 청색 부화소(Pb)는 제2화소그룹(PG2)의 중심(PGC2)을 기준으로 대칭적으로 배치될 수 있다. 제2열(2M)에 배치된 녹색 부화소(Pg2)들은 제2화소그룹(PG2)의 중심(PGC2)을 기준으로 대칭적으로 배치될 수 있다.
일 실시예에서, 청색 부화소(Pb)의 y 방향의 길이는 적색 부화소(Pr)의 y 방향의 길이보다 길 수 있다. 청색 부화소(Pb)의 y 방향의 길이는 2개의 녹색 부화소(Pg)의 y 방향의 길이를 합한 것과 같거나 클 수 있다.
도 7a를 참조하면, 보조 부화소(Pa)는 장변 및 단변을 갖는 사각형 형상일 수 있다. 예를 들어, 청색 부화소(Pb) 및 적색 부화소(Pr)는 x 방향으로 단변을 갖고, y 방향으로 장변을 갖는 사각형 형상일 수 있다. 녹색 부화소(Pg)는 x 방향으로 장변을 갖고, y 방향으로 단변을 갖는 사각형 형상일 수 있다.
도 7b를 참조하면, 복수의 보조 부화소(Pa)들 중 하나는 평면상 사각형 형상이고, 복수의 보조 부화소(Pa)들 중 다른 하나는 평면상 오각형 형상일 수 있다. 예를 들어, 녹색 부화소(Pg)는 장변 및 단변을 갖는 사각형 형상이고, 적색 부화소(Pr) 및/또는 청색 부화소(Pb)는 평면상 오각형 형상일 수 있다. 이 때, 적색 부화소(Pr) 및/또는 청색 부화소(Pb)는 x 방향 또는 y 방향과 교차하는 방향으로의 변을 가질 수 있다. 상기와 같은 변은 투과부(TA)를 마주보며 배치될 수 있다. 다른 예로, 복수의 보조 부화소(Pa)들 중 일부는 평면상 n 각형(n은 6 이상의 정수)일 수 있다. 이러한 경우, 제2화소그룹(PG2)이 기본 유닛(U)에서 차지하는 면적이 감소되고, 투과부(TA)의 면적을 늘릴 수 있어, 광투과율이 향상될 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 패널(10)의 일부를 개략적으로 나타낸 단면도이다.
도 8을 참조하면, 표시 패널(10)은 표시영역(DA) 및 컴포넌트영역(CA)을 포함할 수 있다. 표시영역(DA)에는 메인 부화소(Pm)가 배치되고, 컴포넌트영역(CA)에는 보조 부화소(Pa) 및 투과부(TA)가 배치될 수 있다. 표시영역(DA)에는 메인 박막트랜지스터(TFTm)와 메인 스토리지 커패시터(Cstm)를 포함하는 메인 화소회로(PCm)와 연결된 표시요소로서 메인 유기발광다이오드(OLEDm)가 배치될 수 있다. 컴포넌트영역(CA)에는 보조 박막트랜지스터(TFTa)와 보조 스토리지 커패시터(Csta)를 포함하는 보조 화소회로(PCa) 및 보조 화소회로(PCa)와 연결된 표시요소로써 보조 유기발광다이오드(OLEDa)를 포함할 수 있다.
이하, 표시 패널(10)에 포함된 구성들이 적층된 구조에 대해서 설명하도록 한다. 표시 패널(10)은 기판(100), 버퍼층(111), 화소회로층(PCL), 및 표시요소층(EDL)이 적층될 수 있다. 이 때, 표시영역(DA) 및 컴포넌트영역(CA)은 기판(100), 버퍼층(111), 화소회로층(PCL), 및 표시요소층(EDL) 각각에 정의될 수 있다.
전술한 바와 같이, 기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘산화물(SiO2) 또는 실리콘질화물(SiNX)으로 구비될 수 있다. 일부 실시예에서, 버퍼층(111)은 제1버퍼층(111a) 및 제2버퍼층(111b)이 적층되도록 구비될 수 있다.
컴포넌트영역(CA)에서, 제1버퍼층(111a)과 제2버퍼층(111b) 사이에는 하부금속층(BML)이 배치될 수 있다. 다른 실시예로, 하부금속층(BML)은 기판(100)과 제1버퍼층(111a) 사이에 배치될 수 있다. 또 다른 실시예에서, 하부금속층(BML)은 기판(100)에 삽입될 수 있다.
일 실시예에서, 하부금속층(BML)은 표시영역(DA)에도 배치될 수 있다. 이러한 경우, 하부금속층(BML)은 메인 박막트랜지스터(TFTm) 하부에 배치될 수 있다. 일부 실시예에서, 제1반도체층(A1) 하부에는 하부금속층(BML)이 배치되지 않을 수 있다. 이하에서는 설명의 편의를 위하여 하부금속층(BML)이 메인 박막트랜지스터(TFTm) 하부에 배치된 경우를 중심으로 상세히 설명하기로 한다.
하부금속층(BML)은 보조 화소회로(PCa)의 하부에 배치되어, 컴포넌트 등으로부터 방출되는 빛에 의해서 보조 박막트랜지스터(TFTa)의 특성이 열화되는 것을 방지할 수 있다. 또한, 하부금속층(BML)은 컴포넌트 등으로부터 방출되거나 컴포넌트로 향하는 빛이 보조 화소회로(PCa)에 연결된 배선들 사이의 좁은 틈을 통해 회절하는 것을 방지할 수 있다. 하부금속층(BML)은 투과부(TA)에는 존재하지 않는다. 즉 하부금속층(BML)은 투과부(TA)에 대응하여 하부홀(BMLH)을 구비할 수 있다.
하부금속층(BML)은 다른 층에 배치된 배선(GCL)과 컨택홀을 통해 연결될 수 있다. 하부금속층(BML)은 상기 배선(GCL)으로부터 정전압 또는 신호를 제공받을 수 있다. 예컨대, 하부금속층(BML)은 제1전원전압 또는 스캔 신호를 제공받을 수 있다. 하부금속층(BML)은 정전압 또는 신호를 제공받음에 따라 정전기 방전이 발생될 확률을 현저히 줄일 수 있다. 하부금속층(BML)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있다. 하부금속층(BML)은 전술한 물질의 단일층 또는 다층으로 구비될 수 있다.
화소회로층(PCL)은 버퍼층(111) 상에 배치되며, 화소회로(PCm, PCa), 무기절연층(IL), 및 유기절연층(117)을 포함할 수 있다. 일 실시예에서, 무기절연층(IL)은 제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(115)을 포함할 수 있다. 일 실시예에서, 유기절연층(117)은 제1유기절연층(117a) 및 제2유기절연층(117b)을 포함할 수 있다. 메인 화소회로(PCm)는 메인 박막트랜지스터(TFTm) 및 메인 스토리지 커패시터(Cstm)를 포함할 수 있으며, 보조 화소회로(PCa)는 보조 박막트랜지스터(TFTa) 및 보조 스토리지 커패시터(Csta)를 포함할 수 있다.
버퍼층(111) 상부에는 메인 박막트랜지스터(TFTm) 및 보조 박막트랜지스터(TFTa)가 배치될 수 있다. 메인 박막트랜지스터(TFTm)는 제1반도체층(A1), 제1게이트전극(G1), 제1소스전극(S1), 제1드레인전극(D1)을 포함하고, 보조 박막트랜지스터(TFTa)는 제2반도체층(A2), 제2게이트전극(G2), 제2소스전극(S2), 제2드레인전극(D2)을 포함할 수 있다. 메인 박막트랜지스터(TFTm)는 메인 유기발광다이오드(OLEDm)와 연결되어 메인 유기발광다이오드(OLEDm)를 구동할 수 있다. 보조 박막트랜지스터(TFTa)는 보조 유기발광다이오드(OLEDa)와 연결되어 보조 유기발광다이오드(OLEDa)를 구동할 수 있다.
제1반도체층(A1) 및 제2반도체층(A2)은 상기 버퍼층(111) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1) 및 제2반도체층(A2)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1) 및 제2반도체층(A2)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 제1반도체층(A1) 및 제2반도체층(A2)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
제1반도체층(A1)은 제2버퍼층(111b)을 사이에 두고 하부금속층(BML)과 중첩할 수 있다. 일 실시예에서, 제1반도체층(A1)의 폭은 하부금속층(BML)의 폭보다 작게 형성될 수 있으며, 따라서 기판(100)에 수직한 방향에서 사영하였을 때 제1반도체층(A1)은 전체적으로 하부금속층(BML)과 중첩할 수 있다. 일 실시예에서, 하부금속층(BML)은 표시영역(DA)의 일부에 대응되도록 배치될 수 있다. 또는 하부금속층(BML)은 표시영역(DA)의 전체에 대응되도록 배치될 수 있다. 또는, 하부금속층(BML)은 컴포넌트영역(CA)의 하부금속층(BML)과 일체로 형성될 수 있다. 하부금속층(BML)은 정전압 또는 신호가 인가될 수 있으며, 이에 따라 정전기 방전에 의한 메인 화소회로(PCm)의 손상을 방지할 수 있다.
제2반도체층(A2)은 제2버퍼층(111b)을 사이에 두고 하부금속층(BML)과 중첩할 수 있다. 일 실시예로서, 제2반도체층(A2)의 폭은 하부금속층(BML)의 폭보다 작게 형성될 수 있으며, 따라서 기판(100)에 수직한 방향에서 사영하였을 때 제2반도체층(A2)은 전체적으로 하부금속층(BML)과 중첩할 수 있다.
제1반도체층(A1) 및 제2반도체층(A2)을 덮도록 제1게이트절연층(112)이 구비될 수 있다. 제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1게이트절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1게이트절연층(112) 상부에는 상기 제1반도체층(A1) 및 제2반도체층(A2)과 각각 중첩되도록 제1게이트전극(G1) 및 제2게이트전극(G2)이 배치된다. 제1게이트전극(G1) 및 제2게이트전극(G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 제1게이트전극(G1) 및 제2게이트전극(G2)은 Mo의 단층일 수 있다.
제2게이트절연층(113)은 제1게이트전극(G1) 및 제2게이트전극(G2)을 덮도록 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등과 같은 무기 절연물을 포함할 수 있다. 제2게이트절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2게이트절연층(113) 상부에는 메인 스토리지 커패시터(Cstm)의 제1상부 전극(CE2) 및 보조 스토리지 커패시터(Csta)의 제2상부 전극(CE2')이 배치될 수 있다.
표시영역(DA)에서 제1상부 전극(CE2)은 그 아래의 제1게이트전극(G1)과 중첩할 수 있다. 제2게이트절연층(113)을 사이에 두고 중첩하는 제1게이트전극(G1) 및 제1상부 전극(CE2)은 메인 스토리지 커패시터(Cstm)를 이룰 수 있다. 제1게이트전극(G1)은 메인 스토리지 커패시터(Cstm)의 제1하부 전극(CE1)일 수 있다.
컴포넌트영역(CA)에서 제2상부 전극(CE2')은 그 아래의 제2게이트전극(G2)과 중첩할 수 있다. 제2게이트절연층(113)을 사이에 두고 중첩하는 제2게이트전극(G2) 및 제2상부 전극(CE2')은 보조 스토리지 커패시터(Csta)를 이룰 수 있다. 제1게이트전극(G1)은 보조 스토리지 커패시터(Csta)의 제2하부 전극(CE1')일 수 있다.
제1상부 전극(CE2) 및 제2상부 전극(CE2')은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(115)은 상기 제1상부 전극(CE2) 및 제2상부 전극(CE2')을 덮도록 형성될 수 있다. 층간절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다. 층간절연층(115)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
이러한, 무기절연층(IL)은 투과부(TA)에 대응하는 절연층개구부(IL_OP)를 구비할 수 있다. 절연층개구부(IL_OP)는 버퍼층(111) 또는 기판(100)의 상면(100US)의 일부를 노출시킬 수 있다. 절연층개구부(IL_OP)는 투과부(TA)에 대응하도록 형성된 제1게이트절연층(112)의 개구부, 제2게이트절연층(113)의 개구부, 및 층간절연층(115)의 개구부가 중첩된 것일 수 있다. 이러한 개구부들은 별도의 공정을 통해서 각각 형성되거나 동일한 공정을 통해서 동시에 형성될 수 있다. 이러한 개구부들이 별도의 공정으로 형성되는 경우, 절연층개구부(IL_OP)의 내측면은 매끄럽지 않고 계단 형상과 같은 단차를 가질 수 있다. 물론 이와 달리, 일부 실시예에서, 무기절연층(IL)은 버퍼층(111)을 노출하는 절연층개구부(IL_OP)가 아닌 그루브(groove)를 가질 수도 있다.
소스전극(S1, S2) 및 드레인전극(D1, D2)은 층간절연층(115) 상에 배치된다. 소스전극(S1, S2) 및 드레인전극(D1, D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(S1, S2)과 드레인전극(D1, D2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
소스전극(S1, S2)과 드레인전극(D1, D2)를 덮도록 제1유기절연층(117a)이 배치될 수 있다. 제1유기절연층(117a)의 일부는 평탄한 상면을 가질 수 있다. 또한, 제1유기절연층(117a)은 투과부(TA)에 대응하여 제1개구부(OP1)를 포함할 수 있다. 제1개구부(OP1)는 버퍼층(111)의 상면 또는 기판(100)의 상면(100US)의 일부를 노출시킬 수 있다. 일 실시예에서, 제1개구부(OP1)의 크기(OPd1)는 절연층개구부(IL_OP)의 크기(IL_OPd)보다 작을 수 있다. 제1개구부(OP1)의 크기(OPd1)는 제1유기절연층(117a)의 마주보는 면 사이의 최단거리로 정의할 수 있다. 절연층개구부(IL_OP)의 크기(IL_OPd)는 무기절연층(IL)의 마주보는 면 사이의 최단 거리로 정의할 수 있다. 따라서, 제1유기절연층(117a)은 절연층개구부(IL_OP)의 내측면을 덮으며 배치될 수 있다. 일부 실시예에서, 제1유기절연층(117a)은 생략될 수 있다.
제1유기절연층(117a)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다.
제2유기절연층(117b)은 제1유기절연층(117a) 상에 배치될 수 있다. 제2유기절연층(117b)은 투과부(TA)에 대응하여 제2개구부(OP2)를 포함할 수 있다. 제2개구부(OP2)는 버퍼층(111)의 상면 또는 기판(100)의 상면(100US)의 일부를 노출시킬 수 있다. 일 실시예에서, 제2개구부(OP2)의 크기(OPd2)는 제1개구부(OP1)의 크기(OPd1)보다 클 수 있다. 제2개구부(OP2)의 크기(OPd2)는 제2개구부(OP2)의 마주보는 면 사이의 최단거리로 정의할 수 있다. 따라서, 제2개구부(OP2)는 기판(100), 무기절연층(IL)의 일부, 버퍼층(111)의 일부, 및 제1유기절연층(117a)의 일부를 노출시킬 수 있다.
본 실시예에서, 제2유기절연층(117b)은 표시영역(DA)에서 평탄한 상면을 가질 수 있으며, 제2유기절연층(117b)은 컴포넌트영역(CA)에서 평탄화영역(PA)을 포함할 수 있다. 평탄화영역(PA)은 제2유기절연층(117b)의 상면이 평탄한 영역이다. 또한, 컴포넌트영역(CA)에서 제2유기절연층(117b)은 평탄화영역(PA)으로부터 제2개구부(OP2)로의 방향으로 두께가 작아지는 감소영역(RA)을 포함할 수 있다. 감소영역(RA)에서의 제2유기절연층(117b)의 상면은 곡률부를 포함할 수 있다. 또는, 감소영역(RA)에서의 제2유기절연층(117b)의 상면은 평탄하지 않을 수 있다. 일 실시예에서, 감소영역(RA)은 제1유기절연층(117a)의 평탄한 상면 상에 배치될 수 있다. 또는, 감소영역(RA)은 제1유기절연층(117a)의 편평하지 않은 상면 상에 형성될 수 있다.
제2유기절연층(117b)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다.
본 실시예에서, 제2유기절연층(117b)은 투과부(TA)에 대응하는 제2개구부(OP2)를 포함하고 있으며, 제2유기절연층(117b)에 포함되는 유기 물질 자체의 점성으로 인해 감소영역(RA)이 형성될 수 있다. 따라서, 제2유기절연층(117b)의 일부 영역은 평탄하지 않을 수 있다.
제1유기절연층(117a) 및 제2유기절연층(117b) 사이에는 연결전극(CM, CM')이 배치될 수 있다. 연결전극(CM, CM')은 제1유기절연층(117a)에 구비된 컨택홀을 통해 박막트랜지스터(TFTm, TFTa)와 연결될 수 있다. 연결전극(CM, CM')은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 연결전극(CM, CM')은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제2유기절연층(117b) 상에는 표시요소층(EDL)이 배치될 수 있다. 표시요소층(EDL)은 화소정의막(119) 및 유기발광다이오드(OLEDm, OLEDa)을 포함할 수 있다. 유기발광다이오드(OLEDm, OLEDa)는 화소전극(121, 121')을 포함할 수 있는데, 화소전극(121, 121')은 제1유기절연층(117a) 상에 배치된 연결전극(CM, CM')을 통해서 화소회로(PCm, PCa)와 연결될 수 있다.
제1화소전극(121) 및 제2화소전극(121')은 제2유기절연층(117b) 상에 배치될 수 있다. 제1화소전극(121)과 제2화소전극(121')은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 제1화소전극(121)과 제2화소전극(121')은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 예컨대 제1화소전극(121)과 제2화소전극(121')은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막들을 갖는 구조를 가질 수 있다. 이 경우, 제1화소전극(121)과 제2화소전극(121')은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
화소정의막(119)은 제2유기절연층(117b) 상에서, 제1화소전극(121) 및 제2화소전극(121') 각각의 가장지리를 덮으며, 제1화소전극(121) 및 제2화소전극(121')의 중앙부를 노출하는 개구(119OPm, 119OPa)를 구비할 수 있다. 상기 개구(119OPm, 119OPa)에 의해 유기발광다이오드(OLEDm, OLEDa)의 발광영역, 즉, 부화소(Pm, Pa)의 크기 및 형상이 정의될 수 있다.
본 실시예에서, 컴포넌트영역(CA)에서 화소정의막(119) 중 일부는 감소영역(RA) 상에 배치될 수 있으며, 화소정의막(119) 중 일부는 평탄화영역(PA)에 배치될 수 있다. 이러한 경우, 감소영역(RA) 상에 배치된 화소정의막(119)의 제1두께(t1)는 평탄화영역(PA)에 배치된 화소정의막(119)의 제2두께(t2)보다 작을 수 있다. 이 때, 제1두께(t1)는 감소영역(RA)의 상면으로부터 감소영역(RA)의 상면에 배치된 화소정의막(119)의 상면까지의 거리의 최대값으로 정의할 수 있다. 감소영역(RA) 상에 배치된 화소정의막(119)이 형성될 때, 화소정의막(119)은 감소영역(RA) 상에서 경화될 수 있다. 이러한 경우, 감소영역(RA) 상에 형성된 화소정의막(119)이 경화되는 과정에서 제2개구부(OP2)로의 방향으로 리플로우(reflow)가 발생하여 두께가 감소할 수 있다. 따라서, 제1두께(t1)는 제2두께(t2)보다 작을 수 있다.
또한, 화소정의막(119)은 유기절연층(117)과 유사하게 투과부(TA)에 대응하여 개구부를 포함할 수 있다.
화소정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질을 포함할 수 있다.
본 실시예에서, 표시영역(DA)에 대응하여 화소정의막(119) 상에 스페이서(SPC)가 더 배치될 수 있다. 즉, 스페이서(SPC)는 표시영역(DA)과 중첩될 수 있다. 스페이서(SPC)는 화소정의막(119)과 동일한 물질을 포함할 수 있다. 즉, 일 실시예에서, 스페이서(SPC)는 화소정의막(119)과 일체로 구비될 수 있다. 스페이서(SPC)는 상부기판이 결합되는 경우 및/또는 마스크를 이용한 공정을 수행하는 경우에 있어서, 유기발광다이오드(OLEDm, OLEDa)가 손상됨을 방지할 수 있다.
본 실시예에서, 기판(100)의 상면(100US)으로부터 스페이서(SPC)의 상면까지의 제1거리(d1)는 컴포넌트영역(CA)에 배치된 화소정의막(119)의 상면까지의 제2거리(d2)보다 클 수 있다. 이 때, 제1거리(d1)는 기판(100)의 상면(100US)으로부터 스페이서(SPC)의 상면까지의 최대수직거리로 정의할 수 있고, 제2거리(d2)는 기판(100)의 상면(100US)으로부터 컴포넌트영역(CA) 중 평탄화영역(PA)에 배치된 화소정의막(119)의 상면까지의 최대수직거리로 정의할 수 있다. 또한, 일 실시예에서, 제2거리(d2)는 기판(100)의 상면(100US)으로부터 표시영역(DA)에 배치된 화소정의막(119)의 상면까지의 제3거리(d3)보다 클 수 있다. 따라서, 평탄화영역(PA) 상에 배치된 화소정의막(118)은 표시영역(DA)의 스페이서(SPC)의 역할도 할 수 있다.
또한, 기판(100)의 상면(100US)으로부터 감소영역(RA)에 배치된 화소정의막(119)의 상면까지의 거리(d)는 기판(100)의 상면(100US)으로부터 평탄화영역(PA)에 배치된 화소정의막(119)의 상면까지의 거리보다 작을 수 있다. 이 때, 상기 거리(d)는 기판(100)의 상면(100US)으로부터 감소영역(RA)에 배치된 화소정의막(119)의 상면까지의 최대수직거리로 정의할 수 있다. 일부 실시예에서, 기판(100)의 상면(100US)으로부터 감소영역(RA)에 배치된 화소정의막(119)의 상면까지의 거리(d)는 기판(100)의 상면(100US)으로부터 표시영역(DA)에 배치된 화소정의막(119)의 상면까지의 제3거리(d3)와 동일할 수 있다.
화소정의막(119)은 화소전극(121, 121')의 가장자리와 화소전극(121, 121') 상부의 대향전극(123)의 사이의 거리를 증가시킴으로써 화소전극(121, 121')의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
본 실시예에서, 스페이서(SPC)는 화소정의막(119)과 동시에 형성될 수 있다. 예를 들어, 표시영역(DA)에는 하프톤(Half-tone) 마스크를 이용하여 스페이서(SPC) 및 화소정의막(119)을 형성하고, 컴포넌트영역(CA)에는 풀톤(Full-tone) 마스크를 이용하여 화소정의막(119)을 형성할 수 있다.
본 실시예와 다르게, 컴포넌트영역(CA)에도 하프톤(Half-tone) 마스크를 이용하여 스페이서 및 화소정의막(119)을 형성하는 경우, 컴포넌트영역(CA)에서 화소정의막(119)이 상대적으로 얇게 형성되어 보조 유기발광다이오드(OLEDa)의 발광영역을 명확히 정의하지 못할 수 있다. 즉, 컴포넌트영역(CA)은 투과부(TA)가 배치되며, 무기절연층(IL), 제1유기절연층(117a), 제2유기절연층(117b), 및 화소정의막(119)은 개구부를 각각 포함할 수 있다. 이러한 경우, 무기절연층(IL)의 절연층개구부(IL_OP), 제1개구부(OP1), 제2개구부(OP2), 제2유기절연층(117b)의 감소영역(RA)으로 인해, 컴포넌트영역(CA)에서의 화소정의막(119)의 두께는 표시영역(DA)에서의 화소정의막의 두께보다 작을 수 있다. 이 때, 컴포넌트영역(CA)에 화소정의막(119) 및 스페이서를 형성한다면, 보조 유기발광다이오드(OLEDa)의 발광영역이 정의되지 않아 보조 유기발광다이오드(OLEDa)에서 취출되는 빛의 번짐 현상이 발생할 수 있다. 따라서, 원치 않은 영역에서 유기발광다이오드(OLEDa)의 발광될 수 있다.
본 실시예는, 컴포넌트영역(CA)에는 하프톤 마스크를 이용하지 않고, 풀톤 마스크를 이용하여 화소정의막(119)을 형성하므로, 보조 유기발광다이오드(OLEDa)의 발광영역을 명확하게 정의할 수 있다. 따라서, 보조 유기발광다이오드(OLEDa)에서 취출되는 빛의 번짐 현상을 방지할 수 있다.
또한, 컴포넌트영역(CA)에서 풀톤 마스크를 이용하여 화소정의막(119)을 형성하므로, 평탄화영역(PA)에서의 화소정의막(119)은 전체적으로 표시영역(DA)의 스페이서(SPC)의 역할을 할 수 있다. 따라서, 마스크를 이용한 공정을 수행하는 경우에 있어서, 보조 유기발광다이오드(OLEDa)의 손상을 방지할 수 있다. 즉, 보조 유기발광다이오드(OLEDa)에서의 찍힘 등의 불량을 개선할 수 있다.
화소정의막(119)의 개구(119OPm, 119OPa)의 내부에는 제1화소전극(121) 및 제2화소전극(121')에 각각 대응되도록 형성된 제1발광층(122b) 및 제2발광층(122b')이 배치된다. 제1발광층(122b)과 제2발광층(122b')은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제1발광층(122b)과 제2발광층(122b')의 상부 및/또는 하부에는 유기 기능층(122e)이 배치될 수 있다. 유기 기능층(122e)은 제1기능층(122a) 및/또는 제2기능층(122c)을 포함할 수 있다. 제1기능층(122a) 또는 제2기능층(122c)은 생략될 수 있다.
제1기능층(122a)은 제1발광층(122b)과 제2발광층(122b')의 하부에 배치될 수 있다. 제1기능층(122a)은 유기물로 구비된 단층 또는 다층일 수 있다. 제1기능층(122a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 제1기능층(122a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다. 제1기능층(122a)은 표시영역(DA)과 컴포넌트영역(CA)에 포함된 유기발광다이오드(OLEDm, OLEDa)들에 대응되도록 일체로 형성될 수 있다.
제2기능층(122c)은 상기 제1발광층(122b) 및 제2발광층(122b') 상부에 배치될 수 있다. 제2기능층(122c)은 유기물로 구비된 단층 또는 다층일 수 있다. 제2기능층(122c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2기능층(122c)은 표시영역(DA)과 컴포넌트영역(CA)에 포함된 유기발광다이오드(OLEDm, OLEDa)들에 대응되도록 일체로 형성될 수 있다.
제2기능층(122c) 상부에는 대향전극(123)이 배치된다. 대향전극(123)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(123)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(123)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(123)은 표시영역(DA)과 컴포넌트영역(CA)에 포함된 유기발광다이오드(OLEDm, OLEDa)들에 대응되도록 일체로 형성될 수 있다.
표시영역(DA)에 형성된 제1화소전극(121)으로부터 대향전극(123)까지의 층들은 메인 유기발광다이오드(OLEDm)를 이룰 수 있다. 컴포넌트영역(CA)에 형성된 제2화소전극(121')으로부터 대향전극(123)까지의 층들은 보조 유기발광다이오드(OLEDa)를 이룰 수 있다.
도시하지 않았지만, 대향전극(123)의 상에는 유기물질을 포함하는 상부층이 형성될 수 있다. 상부층은 대향전극(123)을 보호하는 동시에 광추출 효율을 높이기 위한 층일 수 있다. 상부층은 대향전극(123)보다 굴절률이 높은 유기물질을 포함할 수 있다. 또는, 상부층은 굴절율이 서로 다른층들이 적층되어 구비될 수 있다. 예컨대, 상부층은 고굴절률층/저굴절률층/고굴절률층이 적층되어 구비될 수 있다. 이 때, 고굴절률층의 굴절률은 1.7이상 일 수 있으며, 저굴절률층의 굴절률은 1.3이하 일 수 있다. 상부층은 추가적으로 LiF를 포함할 수 있다. 또는, 상부층은 추가적으로 실리콘산화물(SiO2), 실리콘 질화물(SiNx)과 같은 무기 절연물을 포함할 수 있다.
제1기능층(122a), 제2기능층(122c), 및 대향전극(123)은 투과부(TA)에 대응하는 투과홀(TAH)을 구비할 수 있다. 즉, 제1기능층(122a), 제2기능층(122c), 및 대향전극(123) 각각이 투과부(TA)에 대응하는 개구들을 가질 수 있다. 투과홀(TAH)에 의해, 투과부(TA)에서 대향전극(123)의 일부가 존재하지 않게 되고, 이를 통해 투과부(TA)에서의 광 투과율이 현저히 높아질 수 있다.
또한, 표시 패널(10)은 서로 다른 층에 배치된 제1배선(WL1) 및 제2배선(WL2)을 포함할 수 있다. 제1배선(WL1)은 제1게이트전극(G1) 및 제2게이트전극(G2)과 동일층인 제1게이트절연층(112) 상에 배치될 수 있다. 제2배선(WL2)은 스토리지 커패시터(Cstm, Csta)의 상부 전극(CE2, CE2')과 동일층인 제2게이트절연층(113) 상에 배치될 수 있다. 또한, 도시되지 않았지만, 층간절연층(115) 상부에도 배선이 배치될 수 있다. 이러한 배선들은 스캔선, 구동전압선, 데이터선 중 적어도 하나로 기능할 수 있다. 제1배선(WL1) 및 제2배선(WL2) 중 적어도 하나는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 제1배선(WL1) 및 제2배선(WL2) 중 적어도 하나는 투명 도전성 물질로 구비될 수 있다.
도 9는 본 발명의 다른 실시예에 따른 표시 패널(10)의 일부를 개략적으로 나타낸 단면도이다. 도 9에 있어서, 도 8과 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 9에 있어서, 기판(100)은 표시영역(DA) 및 투과부(TA)가 배치되는 컴포넌트영역(CA)을 포함할 수 있다. 기판(100) 상에는 무기절연층(IL) 및 유기절연층(117)이 배치될 수 있다. 표시요소인 유기발광다이오드(OLEDm, OLEDa)는 유기절연층(117) 상에 배치될 수 있으며, 화소전극(121, 121') 및 대향전극(123)을 포함할 수 있다. 화소정의막(119)은 화소전극(121, 121')의 가장자리를 덮으며, 유기발광다이오드(OLEDm, OLEDa)의 발광영역을 정의할 수 있다.
무기절연층(IL)은 투과부(TA)에 대응하여 절연층개구부(IL_OP)를 포함할 수 있다. 유기절연층(117)은 제1유기절연층(117a) 및 제2유기절연층(117b)을 포함할 수 있고, 제1유기절연층(117a) 및 제2유기절연층(117b)은 투과부(TA)에 대응하여 각각 제1개구부(OP1) 및 제2개구부(OP2)를 포함할 수 있다.
이 때, 컴포넌트영역(CA)에서 제2유기절연층(117b)은 평탄화영역(PA) 및 평탄화영역(PA)으로부터 제2개구부(OP2)로의 방향으로 두께가 작아지는 감소영역(RA)을 포함할 수 있으며, 화소정의막(119) 중 일부는 감소영역(RA) 상에 배치될 수 있다.
본 실시예에서, 제1개구부(OP1)의 크기(OPd1)는 절연층개구부(IL_OP)의 크기(IL_OPd)보다 클 수 있다. 이러한 경우, 제1개구부(OP1)는 무기절연층(IL)의 일부를 노출시킬 수 있다. 구체적으로, 제1개구부(OP1)는 절연층개구부(IL_OP)의 내측면을 노출시킬 수 있다. 또한, 일부 실시예에서, 제1개구부(OP1)는 무기절연층(IL)의 상면 중 일부를 노출시킬 수 있다.
도 10는 본 발명의 또 다른 실시예에 따른 표시 패널(10)의 일부를 개략적으로 나타낸 단면도이다. 도 10에 있어서 도 8과 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 10을 참조하면, 기판(100)은 표시영역(DA) 및 투과부(TA)가 배치되는 컴포넌트영역(CA)을 포함할 수 있다. 기판(100) 상에는 무기절연층(IL) 및 유기절연층(117)이 배치될 수 있다. 표시요소인 유기발광다이오드(OLEDm, OLEDa)는 유기절연층(117) 상에 배치될 수 있으며, 화소전극(121, 121') 및 대향전극(123)을 포함할 수 있다. 화소정의막(119)은 화소전극(121, 121')의 가장자리를 덮으며, 유기발광다이오드(OLEDm, OLEDa)의 발광영역을 정의할 수 있다.
무기절연층(IL)은 투과부(TA)에 대응하여 절연층개구부(IL_OP)를 포함할 수 있다. 유기절연층(117)은 제1유기절연층(117a) 및 제2유기절연층(117b)을 포함할 수 있고, 제1유기절연층(117a) 및 제2유기절연층(117b)은 투과부(TA)에 대응하여 각각 제1개구부(OP1) 및 제2개구부(OP2)를 포함할 수 있다.
이 때, 컴포넌트영역(CA)에서 제2유기절연층(117b)은 평탄화영역(PA) 및 평탄화영역(PA)으로부터 제2개구부(OP2)로의 방향으로 두께가 작아지는 감소영역(RA)을 포함할 수 있으며, 화소정의막(119) 중 일부는 감소영역(RA) 상에 배치될 수 있다.
본 실시예에 있어서, 표시 패널(10)의 기판(100)은 순차적으로 적층된 제1베이스층(100a), 제1무기배리어층(100b), 제2베이스층(100c), 및 제2무기배리어층(100d)을 포함할 수 있다. 제1베이스층(100a) 및 제2베이스층(100c)은 각각 전술한 것과 같은 고분자 수지를 포함할 수 있다. 제1무기배리어층(100b) 및 제2무기배리어층(100d) 각각은 외부로부터의 불순물의 침투를 방지하는 배리어층으로서, 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON)과 같은 무기물을 포함하며, 각각 단층구조 또는 다층구조를 가질 수 있다. 이 때, 일 실시예에서, 하부금속층(BML)은 제2베이스층(100c) 및 제2무기배리어층(100d) 사이에 배치될 수 있다.
이하 상기와 같은 표시 장치(1)의 제조방법에 대해 상세히 설명하기로 한다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 도시한 단면도이다. 도 12a 및 도 12b는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 도시한 단면도이다. 도 13 내지 도 16은 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 도시한 단면도이다.
도 11을 참조하면, 메인 부화소가 배치되는 표시영역(DA) 및 보조 부화소 및 투과부(TA)가 배치되는 컴포넌트영역(CA)을 포함하는 기판(100)을 준비할 수 있다. 또한, 기판(100) 상에 메인 박막트랜지스터(TFTm) 및 메인 스토리지 커패시터(Cstm)를 포함하는 메인 화소회로(PCm)를 형성할 수 있으며, 보조 박막트랜지스터(TFTa) 및 보조 스토리지 커패시터(Csta)를 포함하는 보조 화소회로(PCa)를 형성할 수 있다.
기판(100) 상에 무기절연층(IL)을 형성할 수 있다. 구체적으로, 기판(100) 상에 제1버퍼층(111a) 및 제2버퍼층(111b)과 그 사이에 개재된 하부금속층(BML)을 형성한 후, 제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(115)을 차례로 형성할 수 있다.
무기절연층(IL)은 화학 기상 증착(CVD) 공정, 원자층 적층(ALD) 공정, 플라즈마 증대 화학 기상 증착(PECVD) 공정, 고밀도 플라즈마-화학 기상 증착(HDP-CVD) 공정, 진공 증착 공정 등을 이용하여 형성할 수 있다.
본 실시예에서, 무기절연층(IL)의 일부를 제거하여, 투과부(TA)에 대응하여 절연층개구부(IL_OP)가 형성될 수 있다. 따라서, 무기절연층(IL)은 투과부(TA)에 대응하여 절연층개구부(IL_OP)를 포함할 수 있다. 이러한 절연층개구부(IL_OP)는 제1게이트절연층(112)의 개구부, 제2게이트절연층(113)의 개구부, 및 층간절연층(115)의 개구부가 중첩된 것일 수 있다. 이러한 개구부들은 별도의 공정을 통해 각각 형성하거나 동일한 공정을 통해 동시에 형성할 수 있다.
일부 실시예에서, 무기절연층(IL)은 투과부(TA)에 대응하여 절연층개구부(IL_OP)를 형성하지 않고, 투과부(TA)에 대응하는 절연층그루브를 형성할 수 있다.
도 12a 및 도 12b를 참조하면, 무기절연층(IL) 상에 제1유기절연층(117a)을 형성할 수 있다. 제1유기절연층(117a)은 표시영역(DA) 및 컴포넌트영역(CA) 중 일부에서 상면이 대략 편평한 면을 포함하도록 형성될 수 있다.
그 다음, 제1유기절연층(117a)의 일부를 제거하여, 투과부(TA)에 대응하는 제1개구부(OP1)가 형성될 수 있다. 따라서, 제1유기절연층(117a)은 투과부(TA)에 대응하는 제1개구부(OP1)를 포함할 수 있다. 제1유기절연층(117a)은 박막트랜지스터(TFTm, TFTa)의 일부를 노출시키는 컨택홀을 포함할 수 있는데, 일부 실시예에서, 제1개구부(OP1)가 형성될 때, 상기 컨택홀이 동시에 형성될 수 있다.
그 다음, 연결전극(CM, CM')이 제1유기절연층(117a) 상에 형성될 수 있으며, 연결전극(CM, CM')은 상기 컨택홀을 통해 박막트랜지스터(TFTm, TFTa)에 연결될 수 있다.
도 12a를 참조하면, 제1개구부(OP1)의 크기(OPd1)는 절연층개구부(IL_OP)의 크기(IL_OPd)보다 작게 형성될 수 있다. 이러한 경우, 제1유기절연층(117a)은 절연층개구부(IL_OP)의 내측면을 덮으며 형성될 수 있다.
도 12b를 참조하면, 제1개구부(OP1)의 크기(OPd1)는 절연층개구부(IL_OP)의 크기(IL_OPd)보다 크게 형성될 수 있다. 이러한 경우, 제1개구부(OP1)는 무기절연층(IL)의 일부를 노출시킬 수 있다. 또한, 제1개구부(OP1)는 무기절연층(IL)의 상면 중 일부를 노출시킬 수 있다. 그러나 설명의 편의를 위하여, 제1개구부(OP1)의 크기(OPd1)는 절연층개구부(IL_OP)의 크기(IL_OPd)보다 작게 형성되는 경우를 중심으로 상세히 설명하기로 한다.
본 실시예에서, 제1유기절연층(117a)은 투과부(TA)에 대응하여 제1개구부(OP1)를 구비할 수 있으며, 이에 따라, 제1유기절연층(117a) 중 일부는 편평하지 않을 수 있다.
도 13을 참조하면, 제1유기절연층(117a) 상에 제2유기절연층(117b)을 형성할 수 있다. 제2유기절연층(117b)은 표시영역(DA) 및 컴포넌트영역(CA) 중 일부에서 상면이 대략 편평한 면을 포함하도록 형성될 수 있다.
그 다음, 제2유기절연층(117b)의 일부를 제거하여, 투과부(TA)에 대응하는 제2개구부(OP2)가 형성될 수 있다. 따라서, 제2유기절연층(117b)은 투과부(TA)에 대응하는 제2개구부(OP2)를 포함할 수 있다. 일 실시예에서, 제2개구부(OP2)의 크기(OPd2)는 제1개구부(OP1)의 크기(OPd1)보다 클 수 있다. 따라서, 제2개구부(OP2)는 제1유기절연층(117a)의 일부를 노출시킬 수 있다.
또한, 제2유기절연층(117b)은 연결전극(CM, CM')의 일부를 노출시키는 컨택홀을 포함할 수 있는데, 일부 실시예에서, 제2개구부(OP2)를 형성될 때, 상기 컨택홀이 동시에 형성될 수 있다.
본 실시예에서, 컴포넌트영역(CA)에서, 평탄화영역(PA)을 형성할 수 있다. 평탄화영역(PA)은 제2유기절연층(117b)의 상면이 평탄한 영역이다. 또한, 컴포넌트영역(CA)에서, 평탄화영역(PA)으로부터 제2개구부(OP2)로의 방향으로 두께가 작아지는 감소영역(RA)을 형성할 수 있다. 감소영역(RA)에서 제2유기절연층(117b)은 상면이 평탄하지 않을 수 있다. 일부 실시예에서, 감소영역(RA)은 제1유기절연층(117a)의 평탄한 상면 상에 형성될 수 있다. 또는, 감소영역(RA)은 제1유기절연층(117a)의 편평하지 않은 상면 상에 형성될 수 있다. 감소영역(RA)은 제2유기절연층(117b)에 포함된 물질의 점성, 무기절연층(IL)의 절연층개구부(IL_OP), 또는 제1개구부(OP1)로 인해 형성될 수 있다.
도 14를 참조하면, 제2유기절연층(117b) 상에 화소전극(121, 121')을 형성할 수 있다. 화소전극(121, 121')은 제2유기절연층(117b)에 형성된 컨택홀을 통해 연결전극(CM, CM')과 연결될 수 있다. 화소전극(121, 121')은 증착 공정을 통해 도전층을 형성한 후, 패터닝 공정을 통해 형성될 수 있다.
도 15 및 도 16를 참조하면, 표시영역(DA) 및 컴포넌트영역(CA)에 예비절연층(PIL)을 형성할 수 있다. 예비절연층(PIL)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질을 포함할 수 있다.
예비절연층(PIL)은 표시영역(DA)에서 대략 편평한 상면을 포함할 수 있다. 예비절연층(PIL)은 컴포넌트영역(CA)에서 일부 편평하지 않은 상면을 포함할 수 있다. 예를 들어, 예비절연층(PIL)은 컴포넌트영역(CA)에서 그루브(GRV)를 포함할 수 있다. 이 때, 그루브(GRV)는 투과부(TA)에 대응하여 형성될 수 있다. 컴포넌트영역(CA)에서 투과부(TA)에 대응하여 절연층개구부(IL_OP), 제1개구부(OP1), 및 제2개구부(OP2)가 배치되어 있기 때문에, 예비절연층(PIL)이 컴포넌트영역(CA)에 형성되더라도, 전체적으로 편평한 상면을 형성할 수 없을 수 있다.
그 다음, 표시영역(DA)에 대응하여 하프톤 마스크(HM)가 배치되고, 컴포넌트영역(CA)에 대응하여 풀톤 마스크(FM)가 배치될 수 있다. 일 실시예에서, 하프톤 마스크(HM) 및 풀톤 마스크(FM)는 서로 다른 마스크일 수 있다. 다른 실시예에서, 하프톤 마스크(HM) 및 풀톤 마스크(FM)는 서로 연결되어 있을 수 있다.
하프톤 마스크(HM)는 투광부(TP), 반투광부(HTP), 및 차광부(BP)를 포함할 수 있다. 투광부(TP)는 광을 대부분 통과시킬 수 있다. 반투광부(HTP)는 광의 일부를 통과시킬 수 있다. 따라서, 반투광부(HTP)를 이용하여 노광량을 조절할 수 있다. 차광부(BP)는 광을 대부분 차폐할 수 있다.
풀톤 마스크(FM)는 투광부(TP) 및 차광부(BP)를 포함할 수 있다. 투광부(TP)는 광을 대부분 통과시킬 수 있으며, 차광부(BP)는 광을 대부분 차폐할 수 있다.
그 다음, 예비절연층(PIL)을 노광시킬 수 있으며, 현상(Develop) 공정을 통해 예비절연층(PIL)의 일부를 제거할 수 있다. 따라서, 표시영역(DA)에 화소정의막(119) 및 스페이서(SPC)가 형성될 수 있고, 컴포넌트영역(CA)에 화소정의막(119)이 형성될 수 있다.
이 때, 표시영역(DA)에서 하프톤 마스크(HM)의 차광부(BP)에 대응되는 영역에는 스페이서(SPC)가 형성될 수 있다. 표시영역(DA)에서 하프톤 마스크(HM)의 반투광부(HTP)에 대응되는 영역에는 화소정의막(119)이 형성될 수 있다. 표시영역(DA)에서 하브톤 마스크(HM)의 투광부(TP)에 대응되는 영역에는 예비절연층(PIL)이 제거되어 제1화소전극(121)의 중앙부를 노출시키는 메인 개구(119OPm)가 형성될 수 있다.
컴포넌트영역(CA)에서는 풀톤 마스크(FM)의 차광부(BP)에 대응되는 영역에 화소정의막(119)이 형성되고, 풀톤 마스크(FM)의 투광부(TP)에 대응되는 영역에는 예비절연층(PIL)이 제거되어 제2화소전극(121')의 중앙부를 노출시키는 보조 개구(119OPa)가 형성될 수 있다. 따라서, 표시영역(DA)의 스페이서(SPC)는 컴포넌트영역(CA)의 화소정의막(119)과 동시에 형성될 수 있다.
본 실시예에서, 컴포넌트영역(CA)에서 화소정의막(119) 중 일부는 감소영역(RA) 상에 형성될 수 있으며, 화소정의막(119) 중 일부는 평탄화영역(PA)에 형성될 수 있다. 이 때, 화소정의막(119)은 제2화소전극(121')의 가장자리를 덮으며, 유기발광다이오드의 발광영역을 정의할 수 있다.
감소영역(RA) 상에 배치된 화소정의막(119)의 제1두께(t1)는 평탄화영역(PA)에 배치된 화소정의막(119)의 제2두께(t2)보다 작을 수 있다. 이는 감소영역(RA) 상에 형성되는 화소정의막(119)이 경화되는 과정에서 제2개구부(OP2)로의 방향으로 리플로우(reflow)가 발생하기 때문일 수 있다. 따라서, 제1두께(t1)는 제2두께(t2)보다 작을 수 있다.
일 실시예에서, 기판(100)의 상면(100US)으로부터 스페이서(SPC)의 상면까지의 제1거리(d1)는 평탄화영역(PA)에 배치된 화소정의막(119)의 상면까지의 제2거리(d2)보다 클 수 있으며, 제2거리(d2)는 기판(100)의 상면(100US)으로부터 표시영역(DA)에 배치된 화소정의막(119)의 상면까지의 제3거리(d3)보다 클 수 있다. 또한, 기판(100)의 상면(100US)으로부터 감소영역(RA)에 배치된 화소정의막(119)의 상면까지의 거리(d)는 기판(100)의 상면(100US)으로부터 평탄화영역(PA)에 배치된 화소정의막(119)의 상면까지의 제2거리(d2)보다 작을 수 있다. 일부 실시예에서, 기판(100)의 상면(100US)으로부터 감소영역(RA)에 배치된 화소정의막(119)의 상면까지의 거리(d)는 기판(100)의 상면(100US)으로부터 표시영역(DA)에 배치된 화소정의막(119)의 상면까지의 제3거리(d3)와 동일할 수 있다.
본 실시예에서, 컴포넌트영역(CA)에서 풀톤 마스크(FM)를 이용하였음에도 불구하고 제2거리(d2)는 제1거리(d1)보다 작을 수 있다. 이는 컴포넌트영역(CA)에 투과부(TA)가 배치되며, 무기절연층(IL), 제1유기절연층(117a), 제2유기절연층(117b), 및 화소정의막(119)은 투과부(TA)에 대응하는 개구부를 각각 포함할 수 있기 때문이다.
이러한 경우에 본 실시예와 다르게, 컴포넌트영역(CA)에도 하프톤 마스크(HM)를 이용하여 화소정의막 및 스페이서를 형성한다면, 컴포넌트영역(CA)에서의 화소정의막(119)은 보조 유기발광다이오드의 발광영역을 명확히 정의할 수 없을 수 있다. 따라서, 보조 유기발광다이오드의 발광영역이 정의되지 않아 보조 유기발광다이오드에서 취출되는 빛의 번짐 현상이 발생할 수 있다. 즉, 원치 않은 영역에서 유기발광다이오드가 발광될 수 있다.
본 실시예는, 컴포넌트영역(CA)에는 하프톤 마스크(HM)를 이용하지 않고, 풀톤 마스크(FM)를 이용하여 화소정의막(119)을 형성하므로, 컴포넌트영역(CA)에서도 적절한 두께의 화소정의막(119)을 형성할 수 있다. 이에 따라, 보조 유기발광다이오드의 발광영역을 명확하게 정의할 수 있으며, 보조 유기발광다이오드에서 취출되는 빛의 번짐 현상을 방지할 수 있다.
또한, 컴포넌트영역(CA)에서 풀톤 마스크를 이용하여 화소정의막(119)을 형성하므로, 평탄화영역(PA)에서의 화소정의막(119)은 전체적으로 표시영역(DA)의 스페이서(SPC)의 역할을 할 수 있다. 따라서, 마스크를 이용한 공정을 수행하는 경우에 있어서, 보조 유기발광다이오드의 손상을 방지할 수 있다.
이와 같은 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
d1, d2, d3: 제1거리, 제2거리, 제3거리
t1, t2: 제1두께, 제2두께
IL: 무기절연층
IL_OP: 절연층개구부
OP1, OP2: 제1개구부, 제2개구부
PG1, PG2: 제1화소그룹, 제2화소그룹
PA: 평탄화영역
RA: 감소영역
TA: 투과부
100: 기판
117: 유기절연층
117a: 제1유기절연층
117b: 제2유기절연층
119: 화소정의막
121, 121': 화소전극
123: 대향전극

Claims (21)

  1. 제1화소그룹이 배치되는 표시영역 및 제2화소그룹 및 투과부가 배치되는 컴포넌트영역을 포함하는 기판;
    상기 기판 상에 배치되며, 상기 투과부에 대응하여 개구부를 포함하는 유기절연층;
    상기 유기절연층 상에 배치되며, 화소전극 및 대향전극을 포함하는 표시요소; 및
    상기 화소전극의 가장자리를 덮으며, 상기 표시요소의 발광영역을 정의하는 화소정의막;을 포함하고,
    상기 컴포넌트영역에서 상기 유기절연층은 평탄화영역 및 상기 평탄화영역으로부터 상기 개구부로의 방향으로 두께가 작아지는 감소영역을 포함하며,
    상기 화소정의막 중 일부는 상기 감소영역 상에 배치되는, 표시 장치.
  2. 제1항에 있어서,
    상기 감소영역 상에 배치된 상기 화소정의막의 제1두께는 상기 평탄화영역 상에 배치된 상기 화소정의막의 제2두께보다 작은, 표시 장치.
  3. 제1항에 있어서,
    상기 표시영역에 대응하여 상기 화소정의막 상에 배치되는 스페이서;를 더 포함하고,
    상기 기판의 상면으로부터 상기 스페이서의 상면까지의 제1거리는 상기 기판의 상면으로부터 상기 평탄화영역에 배치된 상기 화소정의막의 상면까지의 제2거리보다 큰, 표시 장치.
  4. 제3항에 있어서,
    상기 제2거리는 상기 기판의 상면으로부터 상기 표시영역에 배치된 상기 화소정의막의 상면까지의 제3거리보다 큰, 표시 장치.
  5. 제3항에 있어서,
    상기 스페이서 및 상기 화소정의막은 동일한 물질을 포함하는, 표시 장치.
  6. 제1항에 있어서,
    상기 기판 및 상기 유기절연층 사이에 무기절연층;을 더 포함하고,
    상기 무기절연층은 상기 투과부에 대응하여 절연층개구부를 포함하는, 표시 장치.
  7. 제6항에 있어서,
    상기 유기절연층은 상기 무기절연층 상에 배치되는 제1유기절연층 및 상기 제1유기절연층 상에 배치되는 제2유기절연층을 포함하고,
    상기 제1유기절연층은 상기 투과부에 대응하는 제1개구부를 포함하는, 표시 장치.
  8. 제7항에 있어서,
    상기 제1개구부의 크기는 상기 절연층개구부의 크기보다 작고,
    상기 제1유기절연층은 상기 절연층개구부의 내측면을 덮는, 표시 장치.
  9. 제7항에 있어서,
    상기 제1개구부의 크기는 상기 절연층개구부의 크기보다 크고,
    상기 제1개구부는 상기 무기절연층의 일부를 노출시키는, 표시 장치.
  10. 제1항에 있어서,
    상기 표시요소는 복수개로 구비되고,
    상기 투과부는 상기 제2화소그룹을 둘러싸며 배치되며,
    상기 제2화소그룹은 상기 복수의 표시요소들에 의해 구현되는 복수의 보조 부화소들을 포함하고,
    상기 복수의 보조 부화소들은 상기 제2화소그룹의 중심을 기준으로 대칭적으로 배치된, 표시 장치.
  11. 제10항에 있어서,
    상기 복수의 보조 부화소들 중 하나는 평면상 사각형 형상이고,
    상기 복수의 보조 부화소들 중 다른 하나는 평면상 오각형 형상인, 표시 장치.
  12. 제1화소그룹이 배치되는 표시영역 및 제2화소그룹 및 투과부가 배치되는 컴포넌트영역을 포함하는 기판 상에 유기절연층을 형성하는 단계;
    상기 유기절연층 상에 화소전극을 형성하는 단계; 및
    상기 표시영역 및 상기 컴포넌트영역에 상기 화소전극의 가장자리를 덮는 화소정의막을 형성하는 단계;를 포함하고,
    상기 유기절연층을 형성하는 단계는,
    상기 컴포넌트영역에서, 평탄화영역을 형성하는 단계 및 상기 평탄화영역으로부터 상기 투과부로의 방향으로 두께가 작아지는 감소영역을 형성하는 단계를 포함하고,
    상기 화소정의막을 형성하는 단계는,
    상기 감소영역 상에 상기 화소정의막의 일부를 형성하는 단계를 포함하는, 표시 장치의 제조방법.
  13. 제12항에 있어서,
    상기 표시영역에 대응하여 상기 화소정의막 상에 스페이서를 형성하는 단계;를 더 포함하고,
    상기 표시영역에 상기 스페이서를 형성할 때, 상기 컴포넌트영역의 상기 화소정의막을 형성하는, 표시 장치의 제조방법.
  14. 제13항에 있어서,
    상기 평탄화영역 상에 상기 화소정의막의 일부를 형성하는 단계;를 더 포함하고,
    상기 기판의 상면으로부터 상기 스페이서의 상면까지의 제1거리는 상기 기판의 상면으로부터 상기 평탄화영역에 배치된 상기 화소정의막의 상면까지의 제2거리보다 크고,
    상기 제2거리는 상기 기판의 상면으로부터 상기 표시영역에 배치된 상기 화소정의막의 상면까지의 제3거리보다 큰, 표시 장치의 제조방법.
  15. 제13항에 있어서,
    상기 스페이서를 형성하는 단계는 상기 표시영역에 하프톤(Half-tone) 마스크를 배치하는 단계를 포함하고,
    상기 화소정의막을 형성하는 단계는 상기 컴포넌트영역에 풀톤(Full-tone) 마스크를 배치하는 단계를 포함하는, 표시 장치의 제조방법.
  16. 제15항에 있어서,
    상기 하프톤(Half-tone) 마스크 및 상기 풀톤(Full-tone) 마스크는 서로 연결된, 표시 장치의 제조방법.
  17. 제12항에 있어서,
    상기 화소정의막을 형성하는 단계는,
    상기 표시영역 및 상기 컴포넌트영역에 예비절연층을 형성하는 단계; 및
    상기 예비절연층의 적어도 일부를 제거하여 상기 화소정의막을 형성하는 단계;를 포함하고,
    상기 예비절연층은 상기 투과부에 대응하여 그루브를 포함하는, 표시 장치의 제조방법.
  18. 제12항에 있어서,
    상기 기판 상에 무기절연층을 형성하는 단계;를 더 포함하고,
    상기 무기절연층은 상기 투과부에 대응하여 절연층개구부를 포함하는, 표시 장치의 제조방법.
  19. 제18항에 있어서,
    상기 유기절연층을 형성하는 단계는,
    상기 무기절연층 상에 제1유기절연층을 형성하는 단계, 및
    상기 제1유기절연층 상에 제2유기절연층을 형성하는 단계를 포함하고,
    상기 제1유기절연층은 상기 투과부에 대응하는 제1개구부를 포함하고,
    상기 제2유기절연층은 상기 투과부에 대응하는 제2개구부를 포함하는, 표시 장치의 제조방법.
  20. 제19항에 있어서,
    상기 제1유기절연층은 상기 절연층개구부의 내측면을 덮으며 형성되는, 표시 장치의 제조방법.
  21. 제19항에 있어서,
    상기 제1개구부는 상기 무기절연층의 일부를 노출시키며 형성되는, 표시 장치의 제조방법.
KR1020200059330A 2020-05-18 2020-05-18 표시 장치 및 표시 장치의 제조방법 KR20210142808A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200059330A KR20210142808A (ko) 2020-05-18 2020-05-18 표시 장치 및 표시 장치의 제조방법
US17/206,735 US20210359047A1 (en) 2020-05-18 2021-03-19 Display apparatus and method of manufacturing the same
CN202110535356.5A CN113690275A (zh) 2020-05-18 2021-05-17 显示设备及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200059330A KR20210142808A (ko) 2020-05-18 2020-05-18 표시 장치 및 표시 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20210142808A true KR20210142808A (ko) 2021-11-26

Family

ID=78512897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200059330A KR20210142808A (ko) 2020-05-18 2020-05-18 표시 장치 및 표시 장치의 제조방법

Country Status (3)

Country Link
US (1) US20210359047A1 (ko)
KR (1) KR20210142808A (ko)
CN (1) CN113690275A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11910687B2 (en) 2021-06-22 2024-02-20 Samsung Display Co., Ltd. Display panel and electronic device
US11956997B2 (en) 2020-10-22 2024-04-09 Samsung Display Co., Ltd. Display device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084195B1 (ko) * 2010-02-19 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR102076666B1 (ko) * 2013-04-11 2020-02-12 엘지디스플레이 주식회사 플렉서블 표시패널
KR102280162B1 (ko) * 2014-08-31 2021-07-20 엘지디스플레이 주식회사 유기 발광 디스플레이 패널
KR102327085B1 (ko) * 2014-10-20 2021-11-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102175991B1 (ko) * 2014-12-26 2020-11-09 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US10205122B2 (en) * 2015-11-20 2019-02-12 Samsung Display Co., Ltd. Organic light-emitting display and method of manufacturing the same
KR102536250B1 (ko) * 2016-03-17 2023-05-25 삼성디스플레이 주식회사 디스플레이 장치
KR102547686B1 (ko) * 2016-04-11 2023-06-27 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102587229B1 (ko) * 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
KR102357392B1 (ko) * 2017-04-26 2022-02-03 삼성디스플레이 주식회사 디스플레이 장치
KR102448325B1 (ko) * 2017-11-16 2022-09-30 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11956997B2 (en) 2020-10-22 2024-04-09 Samsung Display Co., Ltd. Display device
US11910687B2 (en) 2021-06-22 2024-02-20 Samsung Display Co., Ltd. Display panel and electronic device

Also Published As

Publication number Publication date
US20210359047A1 (en) 2021-11-18
CN113690275A (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
KR20210149280A (ko) 표시장치
US11749615B2 (en) Display device including alignment pattern
US11974481B2 (en) Display panel and display apparatus including the same
KR20210124596A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20210002283A (ko) 표시 장치 및 표시 장치의 제조방법
KR20210138211A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220019888A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN114078926A (zh) 显示面板及包括其的显示设备
US20210359047A1 (en) Display apparatus and method of manufacturing the same
KR20220031795A (ko) 표시 장치 및 그 제조 방법
KR20220056929A (ko) 표시 장치
KR20210102559A (ko) 표시 장치 및 그 제조 방법
US20220208866A1 (en) Display panel and display apparatus including the same
KR20230139955A (ko) 표시 패널 및 전자 기기, 표시 패널의 제조방법
KR20220088598A (ko) 표시 장치 및 표시 장치의 제조방법
CN114975530A (zh) 显示面板
CN114464650A (zh) 显示设备
KR20220166402A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220026002A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220036403A (ko) 표시 장치 및 그 제조 방법
CN218831198U (zh) 显示面板和显示设备
CN218483164U (zh) 显示面板和显示设备
KR20230074370A (ko) 표시 장치
KR20220092732A (ko) 디스플레이 장치
KR20220145461A (ko) 마스크 조립체, 표시 장치의 제조 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination