KR20210137679A - 메모리 컨트롤러 - Google Patents

메모리 컨트롤러 Download PDF

Info

Publication number
KR20210137679A
KR20210137679A KR1020200055787A KR20200055787A KR20210137679A KR 20210137679 A KR20210137679 A KR 20210137679A KR 1020200055787 A KR1020200055787 A KR 1020200055787A KR 20200055787 A KR20200055787 A KR 20200055787A KR 20210137679 A KR20210137679 A KR 20210137679A
Authority
KR
South Korea
Prior art keywords
chunk
pages
vpb
controller
page
Prior art date
Application number
KR1020200055787A
Other languages
English (en)
Inventor
김주현
김도훈
김진영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200055787A priority Critical patent/KR20210137679A/ko
Priority to US17/149,278 priority patent/US11314653B2/en
Priority to CN202110045868.3A priority patent/CN113641300A/zh
Publication of KR20210137679A publication Critical patent/KR20210137679A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2017—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where memory access, memory control or I/O control functionality is redundant
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

각각이 물리 주소에 대응하는 복수의 페이지들을 포함하는 메모리 장치를 제어하는 컨트롤러는, 각각이 하나 이상의 논리 주소 대 물리 주소의 매핑을 나타내는 복수의 L2P(Logical-to-Physical) 청크 및 상기 복수의 페이지 각각이 유효 데이터를 저장하는 유효 페이지인지 여부를 나타내는 원본 VPB(Valid Page Bitmap)를 저장하는 메모리; 및 에러 L2P 청크가 검출되면 정상 L2P 청크들에 기초하여 재구성 VPB를 생성하고, 상기 원본 VPB와 재구성 VPB에서 상이한 값을 갖는 페이지들을 검출하고, 상기 검출된 페이지들의 스페어 영역을 참조하여 상기 검출된 페이지들의 물리 주소들 각각에 매핑된 논리 주소들을 획득하고, 상기 검출된 페이지들의 물리 주소들과 상기 획득된 논리 주소들에 기초하여 상기 에러 L2P 청크를 복구하는 프로세서를 포함한다.

Description

메모리 컨트롤러 {MEMORY CONTROLLER}
본 발명은 비휘발성 메모리 장치를 제어하는 컨트롤러에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명은 휘발성 메모리에 저장된 맵 데이터의 에러를 신속하게 복구할 수 있는 메모리 시스템 및 그의 동작 방법을 제공하고자 한다.
본 발명의 실시 예에 따르면, 각각이 물리 주소에 대응하는 복수의 페이지들을 포함하는 메모리 장치를 제어하는 컨트롤러는, 각각이 하나 이상의 논리 주소 대 물리 주소의 매핑을 나타내는 복수의 L2P(Logical-to-Physical) 청크 및 상기 복수의 페이지 각각이 유효 데이터를 저장하는 유효 페이지인지 여부를 나타내는 원본 VPB(Valid Page Bitmap)를 저장하는 메모리; 및 에러 L2P 청크가 검출되면 정상 L2P 청크들에 기초하여 재구성 VPB를 생성하고, 상기 원본 VPB와 재구성 VPB에서 상이한 값을 갖는 페이지들을 검출하고, 상기 검출된 페이지들의 스페어 영역을 참조하여 상기 검출된 페이지들의 물리 주소들 각각에 매핑된 논리 주소들을 획득하고, 상기 검출된 페이지들의 물리 주소들과 상기 획득된 논리 주소들에 기초하여 상기 에러 L2P 청크를 복구하는 프로세서를 포함한다.
본 발명의 실시 예에 따르면, 각각이 물리 주소에 대응하는 복수의 페이지들을 포함하는 메모리 장치를 제어하는 컨트롤러에 있어서, 각각이 하나 이상의 논리 주소 대 물리 주소의 매핑을 나타내는 복수의 L2P(Logical-to-Physical) 청크 및 상기 복수의 페이지 각각이 유효 데이터를 저장하는 유효 페이지인지 여부를 나타내는 원본 VPB(Valid Page Bitmap)를 저장하는 메모리; 및 에러 L2P 청크가 검출되면 상기 원본 VPB에 기초하여 페이지 그룹별 원본 VPC(Valid Page Count)를 생성하고, 정상 L2P 청크들에 기초하여 페이지 그룹별 재구성 VPC를 생성하고, 상기 원본 VPC와 재구성 VPC에서 상이한 값을 갖는 페이지 그룹들을 검출하고, 상기 검출된 페이지 그룹들의 스페어 영역을 참조하여 상기 에러 L2P 청크에 포함된 논리 주소들에 매핑된 물리 주소들을 탐색하고, 상기 에러 L2P 청크에 포함된 논리 주소들과 상기 탐색된 물리 주소들에 기초하여 상기 에러 L2P 청크를 복구하는 프로세서를 포함한다.
본 발명은 휘발성 메모리에 저장된 맵 데이터의 에러를 신속하게 복구할 수 있는 메모리 시스템 및 그의 동작 방법을 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템을 도시한 도면이다.
도 2는 논리 주소와 물리 주소 간의 관계를 설명하기 위한 도면이다.
도 3a는 L2P 테이블을 나타내는 도면이다.
도 3b는 VPB을 나타내는 도면이다.
도 4는 메모리 시스템의 라이트 동작을 설명하는 도면이다.
도 5는 본 발명의 제1 실시 예에 따른 메모리 시스템의 L2P 청크 복구 동작을 설명하는 도면이다.
도 6은 본 발명의 제2 실시 예에 따른 메모리 시스템의 L2P 청크 복구 동작을 설명하는 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(102) 및 메모리 시스템(110)을 포함한다.
호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함할 수 있다.
호스트(102)는 적어도 하나의 운영 시스템(OS: operating system)을 포함할 수 있다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 운영 시스템은 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있다.
메모리 시스템(110)은 호스트(102)의 요청에 응하여 호스트(102)의 데이터를 저장하기 위해 동작할 수 있다. 예컨대, 메모리 시스템(110)은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
메모리 시스템(110)은 다양한 종류의 저장 장치에 의해 구현될 수 있다. 예컨대, 상기 저장 장치는 DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치를 포함할 수 있다. 상기 플래시 메모리는 3차원 스택 구조를 가질 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함할 수 있다. 메모리 장치(150)는 호스트(102)를 위한 데이터를 저장할 수 있으며, 컨트롤러(130)는 메모리 장치(150)로의 데이터 저장을 제어할 수 있다.
컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 사용되면, 메모리 시스템(110)에 연결된 호스트(102)의 동작 속도는 향상될 수 있다. 게다가, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있다. 예컨대, 컨트롤러(130) 및 메모리 장치(150)는 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
메모리 장치(150)는 비휘발성 메모리 장치일 수 있으며, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있다. 메모리 장치(150)는 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장할 수 있고, 리드 동작을 통해 호스트(102)로 메모리 장치(150)에 저장된 데이터를 제공할 수 있다. 메모리 장치(150)는 복수의 메모리 블록들을 포함하며, 메모리 블록들 각각은 복수의 페이지들을 포함하며, 상기 페이지들 각각은 워드라인에 연결된 복수의 메모리 셀들을 포함할 수 있다. 일 실시예에서, 메모리 장치(150)는 플래시 메모리가 될 수 있다. 상기 플래시 메모리는 3차원 스택 구조를 가질 수 있다.
컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)를 제어할 수 있다. 예컨대, 컨트롤러(130)는 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이러한 동작을 위해, 컨트롤러(130)는 메모리 장치(150)의 리드(read), 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다.
컨트롤러(130)는 호스트(102)의 파일 시스템에서 사용되는 논리 주소를 메모리 장치(150)의 물리 주소로 변환하여 호스트(102)가 메모리 장치(150)에 액세스하도록 할 수 있다.
도 2는 논리 주소와 물리 주소 간의 관계를 설명하기 위한 도면이다.
도 2는 물리 주소를 기준으로 메모리 장치(150)의 저장 공간을 나타낸다. 메모리 장치(150)는 페이지 단위로 라이트 또는 리드 동작을 수행할 수 있다. 메모리 장치(150)의 각 페이지는 물리 주소에 의해 구별될 수 있다.
메모리 장치(150)의 각 페이지는 메인 영역과 스페어 영역을 포함할 수 있다. 메인 영역은 호스트로부터 수신된 유저 데이터를 저장할 수 있다. 스페어 영역은 상기 유저 데이터에 대한 메타 데이터를 저장할 수 있다.
예를 들어, 컨트롤러(130)는 호스트(102)로부터의 제1 논리 주소(LA1)에 대한 라이트 커맨드에 기초하여 제10 물리 주소(PA10)에 데이터를 라이트하도록 메모리 장치(150)를 제어할 수 있다. 메모리 장치(150)는 제10 물리 주소(PA10)가 가리키는 페이지의 메인 영역에 제1 논리 주소(LA1)에 대응하는 유저 데이터를 라이트하고, 상기 페이지의 스페어 영역에 상기 유저 데이터의 논리 주소, 즉 제1 논리 주소(LA1)를 라이트할 수 있다.
한편, 메모리 장치(150)는 덮어쓰기가 불가능하고 프로그램 동작과 이레이즈 동작의 수행 단위가 상이하다는 특성을 가질 수 있다. 호스트(102)가 제1 논리 주소(LA1)에 대응하는 유저 데이터를 갱신하고자 할 때 컨트롤러(130)는 갱신될 유저 데이터를 빈 페이지의 메인 영역에 저장하고, 상기 빈 페이지의 스페어 영역에 상기 제1 논리 주소(LA1)를 라이트하고, 상기 제10 물리 주소(PA10)의 데이터를 무효 데이터로 취급할 수 있다.
다시 도 1을 참조하면, 컨트롤러(130)는 서로 내부 버스를 통해 동작 가능하도록 연결된 호스트 인터페이스(132), 프로세서(134), 메모리 인터페이스(142) 및 메모리(144)를 포함할 수 있다.
호스트 인터페이스(132)는 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
호스트 인터페이스(132)는 호스트(102)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
메모리 인터페이스(142)는 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하도록, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 위한 메모리/스토리지(storage) 인터페이스로서의 역할을 할 수 있다. 메모리 장치(150)가 플래시 메모리, 특히 NAND 플래시 메모리인 경우, 메모리 인터페이스(142)는 메모리 장치(150)를 위한 제어 신호를 생성하고, 프로세서(134)의 제어 하에 메모리 장치(150)로 제공되는 데이터를 처리할 수 있다. 메모리 인터페이스(142)는 컨트롤러(130)와 메모리 장치(150) 사이의 커맨드 및 데이터를 처리하기 위한 인터페이스, 예컨대 NAND 플래시 인터페이스로서 동작할 수 있다.
메모리 인터페이스(142)는 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
메모리(144)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서의 역할을 수행할 수 있으며, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다. 컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)가 리드, 프로그램, 이레이즈 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 컨트롤러(130)는 메모리 장치(150)로부터 독출되는 데이터를 호스트(102)로 제공할 수 있으며, 호스트(102)로부터 제공되는 데이터를 메모리 장치(150)에 저장할 수 있다. 메모리(144)는 컨트롤러(130)와 메모리 장치(150)가 이러한 동작을 수행하는 데 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리(144)는 논리 주소 대 물리 주소(L2P: Logical-to-Physical) 매핑을 나타내는 L2P 테이블(202)을 저장할 수 있다. 그리고 메모리(144)는 메모리 장치(150)의 페이지들 각각이 유효 데이터를 저장하는 유효 페이지인지 여부를 나타내는 유효 페이지 비트맵(VPB: Valid Page Bitmap, 204)을 저장할 수 있다.
메모리(144)는 휘발성 메모리로 구현될 수 있다. 예컨대, 메모리(144)는 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 메모리(144)는 컨트롤러(130) 내부 또는 외부에 배치될 수 있다. 도 1은 컨트롤러(130) 내부에 배치된 메모리(144)를 예시한다. 일 실시예에서, 메모리(144)는 메모리(144)와 컨트롤러(130) 사이의 데이터를 입출력하는 메모리 인터페이스를 갖는 외부 휘발성 메모리 장치로 구현될 수 있다.
메모리(144)는 에러 정정 코드(ECC: Error Correction Code, 146)를 포함할 수 있다. ECC(146)는 메모리(144)로부터 리드되는 데이터에 포함된 에러를 검출 및 정정할 수 있다. 메모리(144)는 정해진 크기의 데이터 청크를 에러 정정 인코딩하여 패리티 비트가 부가된 데이터를 생성하여 내부에 저장할 수 있다. 메모리(144)는 내부에 저장된 데이터를 리드할 때 상기 패리티 비트가 부가된 데이터를 에러 정정 디코딩하여 에러를 검출 및 정정할 수 있다. 예를 들어, ECC(146)는 해밍 코드(hamming code)를 사용하여 에러 정정 인코딩 및 디코딩을 수행할 수 있다. ECC(146)는 특정한 구조로 한정되는 것은 아니다. ECC(146)는 에러 정정을 위한 회로, 모듈, 시스템 또는 장치를 모두 포함할 수 있다.
도 3a는 L2P 테이블(202)을 나타내는 도면이다.
L2P 테이블(202)은 각 논리 주소에 매핑된 물리 주소를 나타내는 L2P 엔트리들을 포함할 수 있다. 컨트롤러(130)가 호스트(102)의 논리 주소를 사용하여 쉽게 물리 주소를 찾을 수 있도록, L2P 엔트리들은 논리 주소를 기준으로 정렬될 수 있다. L2P 테이블(202)은 데이터 청크 단위로 에러 정정 인코딩 및 디코딩될 수 있다. 즉 L2P 테이블(202)은 복수의 L2P 청크들을 포함할 수 있다. 각 L2P 청크는 하나 이상의 L2P 엔트리들을 포함할 수 있다. 도 3a에 도시된 파선은 하나의 L2P 청크를 예시한다.
도 3b는 VPB(204)을 나타내는 도면이다.
VPB(204)는 메모리 장치(150)의 각 페이지가 유효 데이터를 저장하는 유효 페이지인지 여부를 나타낼 수 있다. 일 예로, VPB(204)의 하나의 비트는 어떤 물리 주소가 가리키는 페이지가 유효 페이지인지 여부를 나타낼 수 있다. 각 비트는 각 페이지의 물리 주소 순서대로 정렬될 수 있다. 도 3b의 예에서, 유효성 비트가 '1'인 페이지는 유효 페이지일 수 있다. 그리고 유효성 비트가 '0'인 페이지는 무효 페이지로서 이레이즈 상태이거나, 무효 데이터를 저장할 수 있다.
한편, 메모리 장치(150)의 어떤 메모리 블록이 사용 불가능한 배드 블록이 되는 경우, 컨트롤러(130)는 상기 배드 블록을 예비 블록으로 교체할 수 있다. 구현에 따라, 컨트롤러(130)는 메모리 장치(150)의 블록 교체로 인해 실제 물리 주소가 변경되더라도 일관된 주소를 유지하기 위해 가상화된 물리 주소를 사용하는 경우가 있다. 구현에 따라서 L2P 테이블(202)에 포함된 물리 주소들 및 VPB(204)의 페이지들의 물리 주소들은 메모리 장치(150)의 실제 물리 주소일 수도 있고, 가상화된 물리 주소일 수도 있다.
다시 도 1을 참조하면, 프로세서(134)는 메모리 시스템(110)의 전체적인 동작을 제어할 수 있다. 프로세서(134)는 메모리 시스템(110)의 전반적인 동작을 제어하기 위해 펌웨어를 구동할 수 있다. 상기 펌웨어는 플래시 변환 계층(FTL: Flash Translation Layer)로 불릴 수 있다. 그리고, 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
프로세서(134)는 플래시 변환 계층을 구동하여 호스트로부터 수신된 요청에 대응하는 포그라운드 동작(foreground operation)을 수행할 수 있다. 예를 들어, 프로세서(134)는 호스트로부터의 라이트 요청에 응하여 메모리 장치(150)의 라이트 동작을 제어하고, 리드 요청에 응하여 메모리 장치(150)의 리드 동작을 제어할 수 있다.
프로세서(134)는 호스트(102)로부터의 리드 또는 라이트 커맨드 및 논리 주소에 응하여 메모리 장치(150)의 액세스를 제어하기 위해 L2P 테이블(202)과 VPB(204)를 관리할 수 있다.
예를 들어, 프로세서(134)는 메모리 시스템(110)의 부팅 시에 메모리 장치(150)에 저장된 L2P 테이블(152)을 메모리(144)로 로드할 수 있다. 프로세서(134)는 L2P 엔트리가 업데이트되면 상기 업데이트된 L2P 엔트리를 반영하여 메모리(144)에 로드된 L2P 테이블(202)을 업데이트할 수 있다. 프로세서(134)는 메모리 시스템(110)의 정상 종료 시에 상기 업데이트된 L2P 테이블(202)을 메모리 장치(150)에 저장할 수 있다. 프로세서(134)는 VPB(204)도 마찬가지로 메모리 시스템(110)의 부팅 시에 메모리 장치(150)로부터 메모리(144)로 로드하고, 메모리 시스템(110)의 정상 종료 시에 VPB(204)를 메모리 장치(150)에 저장할 수 있다.
또한, 컨트롤러(130)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 예컨대, 메모리 장치(150)에 대한 백그라운드 동작은 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다. L2P 테이블(202) 및 VPB(204)는 컨트롤러(130)의 백그라운드 동작에 의해서도 업데이트될 수 있다.
한편, ECC(146)의 에러 정정 능력은 제한적이다. 예를 들어, ECC(146)는 데이터 청크 및 패리티 비트를 사용하여 한 비트의 에러를 정정할 수 있고, 두 비트의 에러를 검출할 수 있다. 프로세서(134)가 논리 주소를 물리 주소로 변환하기 위해 L2P 청크를 리드했을 때 ECC(146)의 에러 정정 능력으로는 정정 불가능한 에러가 발생할 수 있다. 메모리(144)의 고집적화로 인해 L2P 청크에 정정 불가능한 에러가 발생할 위험이 증가하고 있다. 따라서, L2P 청크에 정정 불가능한 에러가 발생하더라도 프로세서(134)가 신속하고 정확하게 상기 L2P 청크를 복구할 수 있는 방법이 필요하다.
도 2를 참조하여 설명된 바와 같이 메모리 장치(150)의 각 페이지의 스페어 영역은 해당 페이지의 물리 주소에 매핑된 논리 주소를 저장할 수 있다. 그러나, 프로세서(134)가 상기 L2P 청크에 포함된 논리 주소들이 어떤 물리 주소들에 매핑되었는지 전혀 알 수 없다면 프로세서(134)는 모든 스페어 영역을 대상으로 논리 주소를 탐색해야 한다. 프로세서(134)가 상기 L2P 청크에 정정 불가능한 에러가 발생할 때마다 모든 스페어 영역을 대상으로 논리 주소를 탐색해서 L2P 청크를 복구해야 한다면 L2P 청크를 참조해서 수행되는 포그라운드 동작 및 백그라운드 동작의 성능이 감소할 수 있다.
그리고, 메모리 장치(150)에 저장된 L2P 테이블(152)은 메모리(144)에 로드된 L2P 테이블(202)과 다르게 항상 최신 L2P 매핑 정보를 포함하지는 않는다. 예를 들어, 메모리 장치(150)에 저장된 L2P 테이블(152)은 메모리 시스템(110)의 부팅 당시의 L2P 매핑 정보를 포함하고, 메모리 시스템(110)의 부팅 이후 업데이트된 L2P 매핑 정보는 포함하지 않을 수 있다. 따라서 메모리 장치(150)에 저장된 L2P 테이블(152)을 사용하여 에러가 발생한 L2P 청크를 복구하기는 어렵다.
본 발명의 실시 예에 따르면, 프로세서(134)는 L2P 청크에 정정 불가능한 에러가 발생한 경우 메모리 장치(150)의 몇 개의 스페어 영역만 리드하더라도 상기 L2P 청크를 복구할 수 있다. 이하에서, 정정 불가능한 에러가 발생한 L2P 청크를 에러 L2P 청크, 나머지 L2P 청크를 정상 L2P 청크로 지칭한다.
본 발명의 실시 예에 따르면, 프로세서(134)는 에러 L2P 청크가 발견되면 L2P 테이블(202)의 정상 L2P에 기초하여 VPB를 재구성할 수 있다. 이하에서, 메모리(144)에 원래 저장된 VPB를 원본 VPB, 상기 재구성된 VPB를 재구성 VPB로 지칭한다.
재구성 VPB에는 메모리 장치(150)에 포함된 페이지들 중 정상 L2P 청크에 포함된 물리 주소들이 가리키는 페이지는 모두 유효 페이지로 표시되고, 나머지 페이지들은 무효 페이지로 표시될 수 있다. 그리고, 원본 VPB에는 실제 유효 페이지들과 실제 무효 페이지들이 각각 유효 페이지와 무효 페이지로 표시될 수 있다. 실제 유효 페이지는 정상 L2P 청크에 포함된 물리 주소들뿐만 아니라 에러 L2P 청크에 포함되는 물리 주소들도 포함할 수 있다. 에러 L2P 청크에 포함된 논리 주소들과 물리 주소들은 서로 매핑된 상태이므로, 에러 L2P 청크에 포함되는 물리 주소들이 가리키는 페이지들은 유효 데이터를 저장하기 때문이다.
프로세서(134)는 원본 VPB와 재구성 VPB를 비교함으로써 에러 L2P 청크에 포함된 물리 주소들을 알 수 있다. 예를 들어, 프로세서(134)는 원본 VPB에 유효 페이지로 표시되었으나 재구성 VPB에 무효 페이지로 표시된 페이지들의 물리 주소들을 에러 L2P 청크에 포함된 물리 주소들로 판단할 수 있다.
프로세서(134)가 상기 물리 주소들이 가리키는 페이지의 스페어 영역에 액세스하면, 상기 물리 주소들 각각에 매핑된 논리 주소들을 알 수 있다. 프로세서(134)는 상기 물리 주소들과 논리 주소들에 기초하여 에러 L2P 청크를 정상 L2P 청크로 복구할 수 있다.
본 발명의 실시 예에 따르면, 정정 불가능한 에러를 포함하는 에러 L2P 청크가 발견되더라도 프로세서(134)는 신속하고 정확하게 에러 L2P 청크를 복구할 수 있다. 따라서, 메모리 시스템(110)의 액세스 성능 및 정확성이 향상될 수 있다.
본 발명의 실시 예에 따른 메모리 시스템(110)의 동작이 도 4 내지 도 6을 참조하여 자세히 설명된다.
도 4는 메모리 시스템(110)의 라이트 동작을 설명하는 도면이다.
도 4는 L2P 테이블(202), VPB(204), 메모리 장치(150)를 도시한다.
메모리 시스템(110)의 라이트 동작은 호스트(102)의 라이트 커맨드에 기초하여 수행될 수도 있고, 프로세서(134)의 백그라운드 동작에 의해 수행될 수도 있다.
단계 S402에서, 프로세서(134)는 라이트 동작을 수행하기 위해 논리 주소에 물리 주소를 매핑하고, 해당 논리 주소의 L2P 엔트리를 업데이트할 수 있다. 도 4는 논리 주소 A(LA_A)가 물리 주소 X(PA_X)에 매핑된 상태를 예시한다.
단계 S404에서, 프로세서(134)는 물리 주소 X(PA_X)가 가리키는 페이지를 유효 페이지로 표시하기 위해 VPB(204)를 업데이트할 수 있다. 기존에 논리 주소 A(LA_A)에 매핑된 물리 주소가 있다면 프로세서(134)는 해당 물리 주소가 가리키는 페이지는 무효 페이지로 표시할 수 있다.
단계 S406에서, 프로세서(134)는 물리 주소 X(PA_X)가 가리키는 페이지의 메인 영역에 논리 주소 A에 대응하는 데이터(DATA_LA_A)를 프로그램하고, 스페어 영역에 논리 주소 A(LA_A)를 프로그램하도록 메모리 장치(150)를 제어할 수 있다.
도 5는 본 발명의 제1 실시 예에 따른 메모리 시스템(110)의 L2P 청크 복구 동작을 설명하는 도면이다.
도 5는 L2P 테이블(202), 원본 VPB(2042), 재구성 VPB(2044), L2P 청크(2022), 메모리 장치(150)를 도시한다.
단계 S502에서, 프로세서(134)는 메모리(144)로부터 논리 주소 A(LA_A)를 포함하는 L2P 청크를 리드할 수 있다. 예를 들어, 상기 L2P 청크는 연속하는 논리 주소인 논리 주소 A(LA_A), 논리 주소 B(LA_B), 논리 주소 C(LA_C) 및 논리 주소 D(LA_D)를 포함할 수 있다. 메모리(144)에 포함된 ECC(146)은 리드 대상 L2P 청크의 에러 정정 디코딩을 수행할 수 있다.
프로세서(134)가 상기 L2P 청크를 리드하는 동작은 호스트(102)의 논리 주소 A(LA_A)에 대한 리드 커맨드에 기초하여 수행될 수도 있고, 프로세서(134)의 백그라운드 동작에 의해 수행될 수도 있다.
상기 L2P 청크가 에러 L2P 청크인 경우 프로세서(134)는 논리 주소 A(LA_A)에 매핑된 물리 주소를 찾을 수 없고, 메모리 장치(150)로부터 논리 주소 A(LA_A)에 대응하는 데이터를 획득할 수 없다. 프로세서(134)는 단계 S504 내지 단계 S512를 수행하여 상기 에러 L2P 청크를 복구할 수 있다.
단계 S504에서, 프로세서(134)는 L2P 테이블(202)의 정상 L2P 청크들에 기초하여 재구성 VPB(2044)를 생성할 수 있다. 프로세서(134)는 정상 L2P 청크들에 포함된 물리 주소들이 가리키는 페이지들은 재구성 VPB(2044)에 유효 페이지로 표시할 수 있다. 그리고, 프로세서(134)는 정상 L2P 청크들에 포함되지 않은 물리 주소들이 가리키는 페이지는 재구성 VPB(2044)에 무효 페이지로 표시할 수 있다. 따라서, 재구성 VPB(2044)에는 이레이즈 상태의 페이지들, 무효 데이터를 저장하는 페이지들뿐만 아니라 에러 L2P 청크들에 포함된 물리 주소들이 가리키는 페이지들도 무효 페이지로 표시될 수 있다. 도 5의 예에서, 재구성 VPB(2044)의 페이지별 비트들은 대부분 생략되었으며, 물리 주소 W(PA_W), 물리 주소 X(PA_X), 물리 주소 Y(PA_Y) 및 물리 주소 Z(PA_Z)가 가리키는 페이지의 비트가 '0'으로 도시된다.
단계 S506에서, 프로세서(134)는 원본 VPB(2042) 및 재구성 VPB(2044)을 비교하여 에러 L2P 청크에 포함된 물리 주소들을 검출할 수 있다. 프로세서(134)는 기존에 메모리(144)에 저장된 VPB(204)를 원본 VPB(2042)로 사용할 수 있다.
원본 VPB(2042)에 유효 페이지로 표시된 페이지들은 실제 유효 페이지에 해당한다. 정상 L2P 청크들에 포함된 물리 주소들 및 에러 L2P 청크에 포함된 물리 주소들이 가리키는 페이지들은 모두 실제 유효 페이지일 수 있다. 도 5의 예에서, 원본 VPB(2044)의 페이지별 비트들은 대부분 생략되었으며, 물리 주소 W(PA_W), 물리 주소 X(PA_X), 물리 주소 Y(PA_Y) 및 물리 주소 Z(PA_Z)이 가리키는 페이지의 비트가 '1'로 도시된다.
프로세서(134)는 원본 VPB(2042)에는 유효 페이지로 표시되었으나 재구성 VPB(2044)에 무효 페이지로 표시된 페이지들이 가리키는 물리 주소들을 에러 L2P에 포함된 물리 주소들로 판단할 수 있다. 도 5의 예에서 프로세서(134)는 물리 주소 W(PA_W), 물리 주소 X(PA_X), 물리 주소 Y(PA_Y) 및 물리 주소 Z(PA_Z)를 에러 L2P에 포함된 물리 주소들로 판단할 수 있다.
한편, 원본 VPB(2042)도 각각 복수의 페이지들에 대해 유효 페이지 여부를 나타내는 VPB 청크 단위로 에러 정정 인코딩 및 디코딩될 수 있으며, VPB 청크에 정정 불가능한 에러가 발생하는 경우도 있다. 프로세서(134)는 정정 불가능한 에러가 발생한 에러 VPB 청크와 연관된 페이지들의 스페어 영역을 참조하여 상기 페이지의 물리 주소에 논리 주소가 매핑되었는지 판단할 수 있다. 프로세서(134)는 에러 VPB 청크와 연관된 페이지들의 물리 주소에 논리 주소가 매핑된 경우, 상기 스페어 영역으로부터 판단된 물리 주소 대 논리 주소의 매핑이 L2P 테이블(202)의 논리 주소 대 물리 주소의 매핑과 일치하는지 판단할 수 있다. 프로세서(134)는 상기 에러 VPB 청크와 연관된 페이지들 중 상기 매핑이 일치하는 페이지는 유효 페이지로, 나머지 페이지는 무효 페이지로 표시함으로써 상기 에러 VPB 청크를 복구할 수 있다.
프로세서(134)는 스페어 영역에 논리 주소가 프로그램된 페이지에 대해서는, L2P 테이블(202)을 참조하여 상기 프로그램된 논리 주소가 현재 상기 페이지의 물리 주소와 매핑되었는지 판단할 수 있다. 상기 에러 VPB 청크와 연관된 페이지들
스페어 영역에 논리 주소가 프로그램된 페이지에 대해서는 L2P 테이블(202)ㅇ프로세서(134)는 L2P 테이블(202)의 L2P 엔트리들과 비교함으로써 원본 VPB(2042)를 복구할 수 있다.
단계 S508에서, 프로세서(134)는 상기 에러 L2P에 포함된 물리 주소가 가리키는 페이지의 스페어 영역에 대한 리드 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 프로세서(134)는 상기 에러 L2P에 포함된 물리 주소에 각각 매핑된 논리 주소를 획득할 수 있다. 상기 획득된 논리 주소들은 상기 에러 L2P 청크에 포함된 논리 주소들일 수 있다. 도 5의 예에서, 메모리 장치(150)는 물리 주소 W(PA_W), 물리 주소 X(PA_X), 물리 주소 Y(PA_Y) 및 물리 주소 Z(PA_Z)가 가리키는 페이지의 스페어 영역을 리드하여 각각 논리 주소 B(LA_B), 논리 주소 A(LA_A), 논리 주소 C(LA_C), 논리 주소 D(LA_D)를 출력할 수 있다.
단계 S510에서, 프로세서(134)는 단계 S506 및 단계 S508에 의해 획득된 논리 주소들과 물리 주소들에 기초하여 에러 L2P 청크를 복구할 수 있다. 도 5는 복구된 L2P 청크(2022)를 예시한다. L2P 청크(2022)가 복구되면 프로세서(134)는 논리 주소 A(LA_A)에 매핑된물리 주소가 물리 주소 X(PA_X)라는 점을 알 수 있다. 필요한 경우, 프로세서(134)는 물리 주소 X(PA_X)가 가리키는 페이지에 대해 리드 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다.
단계 S512에서, 프로세서(134)는 복구된 L2P 청크(2022)를 L2P 테이블(202)에 반영하여 L2P 테이블(202)을 복구할 수 있다.
도 6은 본 발명의 제2 실시 예에 따른 메모리 시스템(110)의 L2P 청크 복구 동작을 설명하는 도면이다.
도 6은 L2P 테이블(202), VPB(204), 원본 유효 페이지 카운트(VPC: valid page count, 3042), 재구성 VPC(3044), 메모리 장치(150)를 도시한다. VPC는 페이지 그룹별로 유효 데이터를 저장하는 페이지가 몇 개인지를 나타낼 수 있다. 예를 들어, VPC는 메모리 블록별로 혹은 슈퍼 블록별로 유효 데이터를 저장하는 페이지가 몇 개인지를 나타낼 수 있다.
단계 S602에서, 프로세서(134)는 논리 주소 A(LA_A)를 포함하는 L2P 청크를 리드할 수 있다. 예를 들어, 상기 L2P 청크는 연속하는 논리 주소인 논리 주소 A(LA_A), 논리 주소 B(LA_B), 논리 주소 C(LA_C) 및 논리 주소 D(LA_D)를 포함할 수 있다. ECC(146)는 리드 대상 L2P 청크의 에러 정정 디코딩을 수행할 수 있다.
상기 L2P 청크가 에러 L2P 청크인 경우 프로세서(134)는 논리 주소 A(LA_A)에 매핑된 물리 주소를 찾을 수 없고, 메모리 장치(150)로부터 논리 주소 A(LA_A)에 대응하는 데이터를 획득할 수 없다. 프로세서(134)는 단계 S604 내지 단계 S614를 수행하여 상기 에러 L2P 청크를 복구할 수 있다.
단계 S604에서, 프로세서(134)는 L2P 테이블(202)의 정상 L2P 청크들에 기초하여 재구성 VPC(3044)를 생성할 수 있다. 예를 들어, 프로세서(134)는 각 메모리 블록에 포함된 페이지들의 물리 주소들 중 몇 개의 물리 주소가 정상 L2P 청크들에 포함되는지 카운트하여 재구성 VPC(3044)를 생성할 수 있다. 도 6의 예에서, 재구성 VPC(3044)의 메모리 블록별 카운트들은 대부분 생략되었으며, 블록 K(BLK_K), 블록 M(BLK_M) 및 블록 N(BLK_N)에 대한 카운트가 각각 '79', '95', '43'으로 도시된다.
단계 S606에서, 프로세서(134)는 VPB(204)에 기초하여 원본 VPC(3042)를 생성할 수 있다. 예를 들어, 프로세서(134)는 각 메모리 블록에 포함된 페이지들의 물리 주소들 중 몇 개의 물리 주소가 VPB(204)에서 유효한 물리 주소로 표시되었는지 카운트하여 원본 VPC(3042)를 생성할 수 있다. 도 6의 예에서, 원본 VPC(3042)의 메모리 블록별 카운트들은 대부분 생략되었으며, 블록 K(BLK_K), 블록 M(BLK_M) 및 블록 N(BLK_N)에 대한 카운트가 각각 '80', '97', '44'로 도시된다.
단계 S608에서, 프로세서(134)는 원본 VPC(3042) 및 재구성 VPC(3044)을 비교하여 에러 L2P 청크에 포함된 물리 주소와 연관된 메모리 블록들을 검출할 수 있다. 상기 에러 L2P 청크에 포함된 물리 주소와 연관된 메모리 블록은 상기 물리 주소가 가리키는 페이지를 포함하는 메모리 블록을 지칭한다.
도 5를 참조하여 설명된 바에 따르면, 원본 VPB(2042)와 재구성 VPB(2044)의 비트 값이 다른 물리 주소들은 에러 L2P 청크에 포함된 물리 주소들일 수 있다. 어떤 메모리 블록에 포함된 페이지들의 VPB(204)의 비트 값을 더하면, 해당 메모리 블록의 원본 VPC(3042)의 카운트 값이 도출될 수 있다. 따라서, 도 5에서 설명된 바와 유사하게 원본 VPC(3042)와 재구성 VPC(3044)에서 카운트 값이 다른 메모리 블록들은 에러 L2P 청크에 포함된 물리 주소들이 가리키는 페이지들을 포함하는 메모리 블록들일 수 있다. 도 6의 예에서, 프로세서(134)는 원본 VPC(3042)와 재구성 VPC(3044)를 비교한 결과 카운트 값이 서로 다른 블록 K(BLK_K), 블록 M(BLK_M) 및 블록 N(BLK_N)를 에러 L2P 청크에 포함된 물리 주소들과 연관된 메모리 블록들로 판단할 수 있다. 즉, 프로세서(134)는 블록 K(BLK_K), 블록 M(BLK_M) 및 블록 N(BLK_N)에 에러 L2P 청크에 포함된 물리 주소가 가리키는 페이지가 포함된 것으로 판단할 수 있다.
단계 S610에서, 프로세서(134)는 상기 검출된 메모리 블록들에 포함된 페이지들의 스페어 영역에 대한 리드 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 프로세서(134)는 상기 리드 동작 결과에 기초하여 논리 주소 A(LA_A), 논리 주소 B(LA_B), 논리 주소 C(LA_C) 및 논리 주소 D(LA_D)에 매핑된 물리 주소를 찾을 수 있다. 도 6의 예에서 논리 주소 A(LA_A), 논리 주소 B(LA_B), 논리 주소 C(LA_C) 및 논리 주소 D(LA_D)에 매핑된 물리 주소가 각각 물리 주소 W(PA_W), 물리 주소 X(PA_X), 물리 주소 Y(PA_Y) 및 물리 주소 Z(PA_Z)로 도시된다.
단계 S612에서, 프로세서(134)는 단계 S608 및 단계 S610에 의해 획득된 물리 주소들에 기초하여 에러 L2P 청크를 복구할 수 있다. 도 6은 복구된 L2P 청크(2022)를 예시한다. L2P 청크(2022)가 복구되면 프로세서(134)는 논리 주소 A(LA_A)에 매핑된 물리 주소가 물리 주소 X(PA_X)라는 점을 알 수 있다.
단계 S614에서, 프로세서(134)는 복구된 L2P 청크(2022)를 L2P 테이블(202)에 반영하여 L2P 테이블(202)을 복구할 수 있다.
본 발명의 실시 예들에 따르면, 프로세서(134)는 메모리(144)에 저장된 L2P 청크에 정정 불가능한 에러가 발생하더라도 L2P 청크를 신속하고 정확하게 복구할 수 있다. 프로세서(134)가 L2P 청크를 신속하게 복구하여 논리 주소를 물리 주소로 변환할 수 있으므로 메모리 시스템(110)의 액세스 성능이 향상될 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
110: 메모리 시스템
130: 컨트롤러
150: 메모리 장치

Claims (14)

  1. 각각이 물리 주소에 대응하는 복수의 페이지들을 포함하는 메모리 장치를 제어하는 컨트롤러에 있어서,
    각각이 하나 이상의 논리 주소 대 물리 주소의 매핑을 나타내는 복수의 L2P(Logical-to-Physical) 청크 및 상기 복수의 페이지 각각이 유효 데이터를 저장하는 유효 페이지인지 여부를 나타내는 원본 VPB(Valid Page Bitmap)를 저장하는 메모리; 및
    에러 L2P 청크가 검출되면 정상 L2P 청크들에 기초하여 재구성 VPB를 생성하고, 상기 원본 VPB와 재구성 VPB에서 상이한 값을 갖는 페이지들을 검출하고, 상기 검출된 페이지들의 스페어 영역을 참조하여 상기 검출된 페이지들의 물리 주소들 각각에 매핑된 논리 주소들을 획득하고, 상기 검출된 페이지들의 물리 주소들과 상기 획득된 논리 주소들에 기초하여 상기 에러 L2P 청크를 복구하는 프로세서
    를 포함하는 컨트롤러.
  2. 제1항에 있어서,
    상기 메모리는 ECC(Error Correction Code)를 더 포함하고, 상기 ECC에 의해 정정 불가능한 에러를 포함하는 L2P 청크를 상기 에러 L2P 청크로 결정하는
    컨트롤러.
  3. 제1항에 있어서,
    상기 프로세서는
    상기 메모리 장치의 복수의 물리 주소들 중 상기 정상 L2P 청크들에 포함된 물리 주소가 가리키는 페이지는 유효 페이지로 표시하고, 상기 정상 L2P 청크들에 포함되지 않는 물리 주소가 가리키는 페이지는 무효 페이지로 표시함으로써 상기 재구성 VPB를 생성하는
    컨트롤러.
  4. 제3항에 있어서,
    상기 프로세서는
    상기 원본 VPB에서는 유효 페이지로 표시되고, 상기 재구성 VPB에서는 무효 페이지로 표시되는 페이지들을 검출하는
    컨트롤러.
  5. 제1항에 있어서,
    상기 프로세서는
    상기 컨트롤러의 부팅 시 상기 복수의 L2P 청크들을 상기 메모리 장치로부터 로드하고, 상기 메모리 장치에 데이터를 프로그램할 때 상기 복수의 L2P 청크들 중 적어도 일부를 업데이트하고, 상기 컨트롤러의 정상 종료 시 상기 업데이트된 L2P 청크들을 상기 메모리 장치에 프로그램하는
    컨트롤러.
  6. 제1항에 있어서,
    상기 프로세서는
    상기 메모리 장치로부터 데이터를 리드하기 위해 상기 데이터의 논리 주소를 포함하는 타겟 L2P 청크를 리드하고, 상기 타겟 L2P 청크가 에러 L2P 청크로 판단되면 상기 에러 L2P 청크를 복구하고, 상기 복구된 에러 L2P 청크에 기초하여 상기 데이터의 논리 주소를 물리 주소로 변환하여 상기 메모리 장치로부터 데이터를 리드하는
    컨트롤러.
  7. 제1항에 있어서,
    상기 VPB는 각각이 복수의 페이지들에 대해 유효 여부를 나타내는 VPB 청크를 포함하고,
    상기 프로세서는 에러 VPB 청크가 검출되면 상기 VPB 청크와 연관된 페이지들의 스페어 영역을 참조하여 상기 페이지의 물리 주소 대 논리 주소 간 매핑을 판단하고, 상기 VPB 청크와 연관된 페이지들 중 상기 물리 주소 대 논리 주소의 매핑이 상기 복수의 L2P 청크들의 논리 주소 대 물리 주소 간 매핑과 일치하는 페이지는 유효 페이지로 표시하고, 나머지 페이지는 무효 페이지로 표시함으로써 상기 에러 VPB 청크를 복구하는
    컨트롤러.
  8. 각각이 물리 주소에 대응하는 복수의 페이지들을 포함하는 메모리 장치를 제어하는 컨트롤러에 있어서,
    각각이 하나 이상의 논리 주소 대 물리 주소의 매핑을 나타내는 복수의 L2P(Logical-to-Physical) 청크 및 상기 복수의 페이지 각각이 유효 데이터를 저장하는 유효 페이지인지 여부를 나타내는 원본 VPB(Valid Page Bitmap)를 저장하는 메모리; 및
    에러 L2P 청크가 검출되면 상기 원본 VPB에 기초하여 페이지 그룹별 원본 VPC(Valid Page Count)를 생성하고, 정상 L2P 청크들에 기초하여 페이지 그룹별 재구성 VPC를 생성하고, 상기 원본 VPC와 재구성 VPC에서 상이한 값을 갖는 페이지 그룹들을 검출하고, 상기 검출된 페이지 그룹들의 스페어 영역을 참조하여 상기 에러 L2P 청크에 포함된 논리 주소들에 매핑된 물리 주소들을 탐색하고, 상기 에러 L2P 청크에 포함된 논리 주소들과 상기 탐색된 물리 주소들에 기초하여 상기 에러 L2P 청크를 복구하는 프로세서
    를 포함하는 컨트롤러.
  9. 제8항에 있어서,
    상기 메모리는 ECC(Error Correction Code)를 더 포함하고, 상기 ECC에 의해 정정 불가능한 에러를 포함하는 L2P 청크를 상기 에러 L2P 청크로 결정하는
    컨트롤러.
  10. 제8항에 있어서,
    상기 프로세서는
    상기 원본 VPB에 기초하여 페이지 그룹별로 유효 페이지 수를 카운트하여 상기 원본 VPC를 생성하는
    컨트롤러.
  11. 제8항에 있어서,
    페이지 그룹별로 상기 정상 L2P 청크들에 포함된 물리 주소가 가리키는 페이지의 수를 카운트하여 상기 재구성 VPC를 생성하는
    컨트롤러.
  12. 제8항에 있어서,
    상기 프로세서는
    상기 컨트롤러의 부팅 시 상기 복수의 L2P 청크들을 상기 메모리 장치로부터 로드하고, 상기 메모리 장치에 데이터를 프로그램할 때 상기 복수의 L2P 청크들 중 적어도 일부를 업데이트하고, 상기 컨트롤러의 정상 종료 시 상기 업데이트된 L2P 청크들을 상기 메모리 장치에 프로그램하는
    컨트롤러.
  13. 제8항에 있어서,
    상기 페이지 그룹은 상기 메모리 장치의 하나 이상의 메모리 블록들에 포함되는 페이지들의 그룹인
    컨트롤러.
  14. 제8항에 있어서,
    상기 VPB는 각각이 복수의 페이지들에 대해 유효 여부를 나타내는 VPB 청크를 포함하고,
    상기 프로세서는 에러 VPB 청크가 검출되면 상기 VPB 청크와 연관된 페이지들의 스페어 영역을 참조하여 상기 페이지의 물리 주소 대 논리 주소 간 매핑을 판단하고, 상기 VPB 청크와 연관된 페이지들 중 상기 물리 주소 대 논리 주소의 매핑이 상기 복수의 L2P 청크들의 논리 주소 대 물리 주소 간 매핑과 일치하는 페이지는 유효 페이지로 표시하고, 나머지 페이지는 무효 페이지로 표시함으로써 상기 에러 VPB 청크를 복구하는
    컨트롤러.

KR1020200055787A 2020-05-11 2020-05-11 메모리 컨트롤러 KR20210137679A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200055787A KR20210137679A (ko) 2020-05-11 2020-05-11 메모리 컨트롤러
US17/149,278 US11314653B2 (en) 2020-05-11 2021-01-14 Memory controller
CN202110045868.3A CN113641300A (zh) 2020-05-11 2021-01-14 存储器控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200055787A KR20210137679A (ko) 2020-05-11 2020-05-11 메모리 컨트롤러

Publications (1)

Publication Number Publication Date
KR20210137679A true KR20210137679A (ko) 2021-11-18

Family

ID=78412700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200055787A KR20210137679A (ko) 2020-05-11 2020-05-11 메모리 컨트롤러

Country Status (3)

Country Link
US (1) US11314653B2 (ko)
KR (1) KR20210137679A (ko)
CN (1) CN113641300A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11836073B2 (en) * 2022-04-27 2023-12-05 Dell Products L.P. Storage device operating data counter system
CN114756404B (zh) * 2022-06-15 2024-04-05 上海江波龙数字技术有限公司 数据处理方法、装置、电子设备及存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI432962B (zh) * 2011-10-06 2014-04-01 Mstar Semiconductor Inc 電子系統及其記憶體管理方法
CN103164345B (zh) * 2011-12-08 2016-04-27 光宝科技股份有限公司 固态存储装置遭遇断电后的数据存储方法
US10157004B2 (en) * 2016-04-14 2018-12-18 Sandisk Technologies Llc Storage system and method for recovering data corrupted in a host memory buffer
TWI613652B (zh) * 2017-03-27 2018-02-01 慧榮科技股份有限公司 資料儲存裝置以及其操作方法
TWI639917B (zh) * 2017-04-25 2018-11-01 慧榮科技股份有限公司 資料儲存裝置及映射表重建方法

Also Published As

Publication number Publication date
US11314653B2 (en) 2022-04-26
US20210349825A1 (en) 2021-11-11
CN113641300A (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
US10460774B2 (en) Apparatus and method capable of removing duplication write of data in memory
CN107229577B (zh) 存储***及其操作方法
US10296452B2 (en) Data separation by delaying hot block garbage collection
US10403369B2 (en) Memory system with file level secure erase and operating method thereof
KR20170095524A (ko) 메모리 시스템 및 그의 동작 방법
US11544157B2 (en) Apparatus and method for storing data in an MLC area of a memory system
CN107544925B (zh) 存储器***及加速引导时间的方法
US11281574B2 (en) Apparatus and method for processing different types of data in memory system
KR20200123684A (ko) 메모리 시스템에서 맵 정보를 전송하는 장치
CN112558860A (zh) 分布和读取数据的存储器***及其操作方法
US9946644B2 (en) Memory system and operating method thereof
CN109147853B (zh) 控制器及其操作方法
KR20210004322A (ko) 메모리 시스템에서 맵정보 및 리드카운트를 전송하는 장치 및 방법
KR102373315B1 (ko) 메모리 시스템 및 그것의 동작방법
US11314653B2 (en) Memory controller
KR20210038096A (ko) 메모리 시스템, 데이터 시스템 및 그 동작방법
CN115080457A (zh) 控制器及其操作方法
KR20210152738A (ko) 스트라이프 형태로 데이터를 액세스하는 메모리 시스템 및 메모리 시스템의 동작방법
US20220012180A1 (en) Memory system for meta data management and operating method of memory system
JP2022176035A (ja) メモリシステム及びメモリシステムの動作方法
KR20230034646A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210051803A (ko) 메모리 시스템 및 컨트롤러
KR20210133494A (ko) 다수의 메모리 시스템을 포함하는 데이터 처리 시스템
KR20200113991A (ko) 컨트롤러 및 메모리 시스템
KR20200125262A (ko) 메모리 시스템, 데이터 시스템 및 그 동작방법

Legal Events

Date Code Title Description
A201 Request for examination