KR20210130223A

KR20210130223A - 액세스 유닛 구분자 시그널링을 위한 방법

Info

Publication number: KR20210130223A
Application number: KR1020217031188A
Authority: KR
Inventors: 병두 최; 스테판 웽어; 산 류
Original assignee: 텐센트 아메리카 엘엘씨
Priority date: 2019-09-23
Filing date: 2020-09-22
Publication date: 2021-10-29
Also published as: CN113632456A; AU2020354457A1; JP2022526802A; EP4035351A1; US11825121B2; SG11202110195RA; AU2020354457B2; JP7326463B2; AU2023203151A1; US20240007677A1; CN113632456B; US20210092450A1; EP4035351A4; WO2021061629A1; CA3133962A1

Abstract

프로세서 또는 프로세서들로 하여금, 비디오 데이터를 획득하는 것, 비디오 데이터의 적어도 하나의 네트워크 추상화 계층(NAL) 유닛의 액세스 유닛 구분자 신택스를 결정하는 것, 액세스 유닛 구분자 신택스가 NAL 유닛의 슬라이스 타입 값을 나타내는지를 결정하는 것, NAL 유닛의 액세스 유닛 구분자 신택스가 NAL 유닛의 액세스 유닛 순서 카운트 값 및 비디오 코딩 계층(VCL) 값 중 적어도 하나를 나타내는지를 결정하는 것, 및 액세스 유닛 구분자 신택스가 슬라이스 타입 값, VCL 값, 및 액세스 유닛 순서 카운트 값 중 적어도 하나를 나타내는지에 따라 NAL 유닛의 액세스 유닛 경계 값을 시그널링하는 것을 수행하게 야기하도록 구성된 컴퓨터 코드를 포함하는 방법 및 장치가 포함된다.

Description

액세스 유닛 구분자 시그널링을 위한 방법

[관련 출원의 상호참조]

본 출원은 2019년 9월 23일자로 출원된 미국 가특허 출원 제62/904,361호, 및 2020년 9월 17일자로 출원된 미국 특허 출원 제17/023,711호로부터 우선권을 주장하며, 이것들의 전체 내용은 본 명세서에 포함된다.

본 개시내용은 랜덤 액세스 유닛(access unit, AU) 정보의 표시 및 AU 경계 검출의 강건성을 개선하는 것에 관한 것이다.

ITU-T VCEG(Q6/16) 및 ISO/IEC MPEG(JTC1/SC29/WG11)은 2013(버전 1) 2014(버전 2) 2015(버전 3) 및 2016(버전 4)에서 H.265/HEVC(High Efficiency Video Coding) 표준을 발표하였다. 2015년에, 이러한 2개의 표준 조직은 JVET(Joint Video Exploration Team)를 공동으로 형성하여 2017년 10월에 HEVC를 넘어서는 차세대 비디오 코딩 표준을 개발할 가능성을 탐구하였고, 이들은 HEVC를 넘어서는 능력을 갖는 비디오 압축에 대한 공동 제안서(CfP)를 발행하였다. 2018년 2월 15일에, 표준 동적 범위(SDR)에 대한 총 22개의 CfP 응답, 높은 동적 범위(HDR)에 대한 12개의 CfP 응답, 및 360개의 비디오 카테고리에 대한 12개의 CfP 응답이 제각기 제출되었다. 2018년 4월에, 모든 수신된 CfP 응답들은 122 MPEG/10번째 JVET 회의에서 평가되었다. 이러한 회의의 결과로서, JVET는 HEVC를 넘어서는 차세대 비디오 코딩의 표준화 프로세스를 공식적으로 착수하였다. 새로운 표준은 VVC(Versatile Video Coding)로 명명되었고, JVET는 공동 비디오 전문가 팀(Joint Video Expert Team)으로 재명명되었다. VTM(VVC Test Model)의 현재 버전, 즉 VTM6.

그러한 기술적 영역에서 액세스 유닛 경계를 표시하기 위해 액세스 유닛 구분자(access unit delimiter, AUD)를 의무적으로 시그널링할지는 결여되어 있으며, 따라서 시그널링에서의 강건성 및 따라서 정확성 및 효율성의 그런 결여에 대한 기술적 해결책에 대한 요구가 있다.

컴퓨터 프로그램 코드를 저장하도록 구성되는 메모리, 및 컴퓨터 프로그램 코드에 액세스하고 컴퓨터 프로그램 코드에 의해 지시되는 바와 같이 동작하도록 구성되는 프로세서 또는 프로세서들을 포함하는 방법 및 장치가 포함된다. 컴퓨터 프로그램 코드는, 적어도 하나의 프로세서로 하여금 비디오 데이터를 획득하게 야기하도록 구성된 획득 코드, 적어도 하나의 프로세서로 하여금 비디오 데이터의 적어도 하나의 네트워크 추상화 계층(network abstraction layer, NAL) 유닛의 액세스 유닛 구분자 신택스(access unit delimiter syntax)를 결정하게 야기하도록 구성된 제1 결정 코드, 적어도 하나의 프로세서로 하여금 액세스 유닛 구분자 신택스가 NAL 유닛의 슬라이스 타입 값을 나타내는지를 결정하게 야기하도록 구성된 제2 결정 코드, 적어도 하나의 프로세서로 하여금 NAL 유닛의 액세스 유닛 구분자 신택스가 NAL 유닛의 액세스 유닛 순서 카운트 값 및 비디오 코딩 계층(video coding layer, VCL) 값 중 적어도 하나를 나타내는지를 결정하게 야기하도록 구성된 제3 결정 코드, 및 적어도 하나의 프로세서로 하여금 액세스 유닛 구분자 신택스가 슬라이스 타입 값, VCL 값, 및 액세스 유닛 순서 카운트 값 중 적어도 하나를 나타내는지에 따라 NAL 유닛의 액세스 유닛 경계 값들을 시그널링하게 야기하도록 구성된 시그널링 코드를 포함한다.

예시적인 실시예들에 따르면, 제3 결정 코드는, 적어도 하나의 프로세서로 하여금, VCL 값 중 적어도 하나가 0, 1, 및 2 중 임의의 것의 값에 설정되는지를 결정함으로써, NAL 유닛의 액세스 유닛 구분자 신택스가 NAL 유닛의 액세스 유닛 순서 카운트 값 및 VCL 값 중 적어도 하나를 나타내는지를 결정하는 것을 구현하게 야기하도록 추가로 구성된다.

예시적인 실시예들에 따르면, 시그널링 코드는, 적어도 하나의 프로세서로 하여금, 액세스 유닛 구분자가 VCL 값 중 적어도 하나가 0에 설정된 것을 나타낸다고 결정한 것에 기초하여, 후미 픽처 값의 코딩된 슬라이스, 단계별 시간 서브계층 액세스(step-wise temporal sub-layer access, STSA) 픽처 값의 코딩된 슬라이스, 랜덤 액세스 스킵된 선두(random access skipped leading, RASL) 픽처 값의 코딩된 슬라이스, 및 랜덤 액세스 디코딩가능 선두(random access decodable leading, RADL) 픽처 값의 코딩된 슬라이스 중 적어도 하나를 시그널링함으로써, NAL 유닛의 액세스 경계 값들의 시그널링을 구현하게 야기하도록 추가로 구성된다.

예시적인 실시예들에 따르면, 시그널링 코드는, 적어도 하나의 프로세서로 하여금, 액세스 유닛 구분자가 VCL 값 중 적어도 하나가 1에 설정된 것을 나타낸다고 결정한 것에 기초하여, 순간 디코더 참조(instantaneous decoder reference, IDR) 픽처 값의 코딩된 슬라이스, 클린 랜덤 액세스(clean random access, CRA) 픽처 값의 코딩된 슬라이스, 및 점진적 디코딩 참조(gradual decoding reference, GDR) 픽처 값의 코딩된 슬라이스 중 적어도 하나를 시그널링함으로써, NAL 유닛의 액세스 경계 값들의 시그널링을 구현하게 야기하도록 추가로 구성된다.

예시적인 실시예들에 따르면, 시그널링 코드는, 적어도 하나의 프로세서로 하여금, 액세스 유닛 구분자가 VCL 값 중 적어도 하나가 2에 설정된 것을 나타낸다고 결정한 것에 기초하여, 액세스 유닛에서의 코딩된 픽처들의 복수의 슬라이스에 대해 복수의 VCL 값을 시그널링함으로써, NAL 유닛의 액세스 경계 값들의 시그널링을 구현하게 야기하도록 추가로 구성된다.

예시적인 실시예들에 따르면, 제3 결정 코드는, 적어도 하나의 프로세서로 하여금, NAL 유닛의 액세스 유닛 순서 카운트 값이 액세스 유닛을 식별하는지를 결정함으로써, NAL 유닛의 액세스 유닛 구분자 신택스가 NAL 유닛의 액세스 유닛 순서 카운트 값 및 VCL 값 중 적어도 하나를 나타내는지를 결정하는 것을 구현하게 야기하도록 추가로 구성된다.

예시적인 실시예들에 따르면, 제3 결정 코드는, 적어도 하나의 프로세서로 하여금, 액세스 유닛 순서 카운트 값이 0 내지 225의 범위 내에 있는지를 결정함으로써, NAL 유닛의 액세스 유닛 구분자 신택스가 NAL 유닛의 액세스 유닛 순서 카운트 값 및 VCL 값 중 적어도 하나를 나타내는지를 결정하는 것을 구현하게 야기하도록 추가로 구성된다.

예시적인 실시예들에 따르면, 제3 결정 코드는, 적어도 하나의 프로세스로 하여금, NAL 유닛의 액세스 유닛 순서 카운트 값이 이웃 액세스 유닛들 중에서 액세스 유닛을 식별하는지를 결정함으로써, NAL 유닛의 액세스 유닛 구분자 신택스가 NAL 유닛의 액세스 유닛 순서 카운트 값 및 VCL 값 중 적어도 하나를 나타내는지를 결정하는 것을 구현하게 야기하도록 추가로 구성된다.

예시적인 실시예들에 따르면, 제2 결정 코드는, 적어도 하나의 프로세서로 하여금, 슬라이스 타입 값이 0, 1, 및 2 중 임의의 것의 값에 설정되는지를 결정함으로써, 액세스 유닛 구분자 신택스가 NAL 유닛의 슬라이스 타입 값을 나타내는지를 결정하게 야기하도록 추가로 구성된다.

예시적인 실시예들에 따르면, 제2 결정 코드는, 적어도 하나의 프로세서로 하여금, 액세스 유닛 구분자 신택스가 슬라이스 타입 값이 인트라-예측 슬라이스 및 인터-예측 슬라이스 중 적어도 하나의 존재를 결정하는 것을 추가로 포함하는 것을 나타내는지를 결정하게 야기하도록 추가로 구성된다.

개시된 주제의 추가적인 특징들, 성질, 및 다양한 장점들은 다음의 상세한 설명 및 첨부 도면들로부터 더 명백해질 것이다.
도 1은 실시예들에 따른 개략도의 단순화된 예시이다.
도 2는 실시예들에 따른 개략도의 단순화된 예시이다.
도 3은 실시예들에 따른 개략도의 단순화된 예시이다.
도 4는 실시예들에 따른 개략도의 단순화된 예시이다.
도 5는 실시예들에 따른 도면의 단순화된 예시이다.
도 6은 실시예들에 따른 도면의 단순화된 예시이다.
도 7은 실시예들에 따른 도면의 단순화된 예시이다.
도 8은 실시예들에 따른 도면의 단순화된 예시이다.
도 9a는 실시예들에 따른 도면의 단순화된 예시이다.
도 9b는 실시예들에 따른 도면의 단순화된 예시이다.
도 10은 실시예들에 따른 흐름도의 단순화된 예시이다.
도 11은 실시예들에 따른 단순화된 흐름 예시이다.
도 12a는 실시예들에 따른 도면의 단순화된 예시이다.
도 12b는 실시예들에 따른 도면의 단순화된 예시이다.
도 13은 실시예들에 따른 흐름도의 단순화된 예시이다.
도 14는 실시예들에 따른 흐름도의 단순화된 예시이다.
도 15는 실시예들에 따른 개략도의 단순화된 예시이다.

이하에 논의되는 제안된 특징들은 개별적으로 사용되거나 임의의 순서로 조합될 수 있다. 또한, 실시예들은 처리 회로(예를 들어, 하나 이상의 프로세서 또는 하나 이상의 집적 회로)에 의해 구현될 수 있다. 일 예에서, 하나 이상의 프로세서는 비일시적 컴퓨터 판독가능 매체에 저장되는 프로그램을 실행한다.

도 1은 본 개시의 일 실시예에 따른 통신 시스템(100)의 단순화된 블록도를 예시한다. 통신 시스템(100)은 네트워크(105)를 통해 상호접속된 적어도 2개의 단말기(102 및 103)를 포함할 수 있다. 데이터의 단방향 송신을 위해, 제1 단말기(103)는 네트워크(105)를 통해 다른 단말기(102)로 송신하기 위해 비디오 데이터를 로컬 위치에서 코딩할 수 있다. 제2 단말기(102)는 네트워크(105)로부터 다른 단말기의 코딩된 비디오 데이터를 수신할 수 있고, 코딩된 데이터를 디코딩할 수 있고, 복구된 비디오 데이터를 디스플레이할 수 있다. 단방향 데이터 송신은 미디어 서빙 응용들 등에서 흔한 것일 수 있다.

도 1은, 예를 들어, 영상 회의 동안 발생할 수 있는 코딩된 비디오의 양방향 송신을 지원하기 위해 제공되는 제2 쌍의 단말기들(101 및 104)을 예시한다. 데이터의 양방향 송신을 위해, 각각의 단말기(101 및 104)는 네트워크(105)를 통한 다른 단말기로의 송신을 위해 로컬 위치에서 캡처된 비디오 데이터를 코딩할 수 있다. 각각의 단말기(101 및 104)는 또한 다른 단말기에 의해 송신된 코딩된 비디오 데이터를 수신할 수 있고, 코딩된 데이터를 디코딩할 수 있고, 복구된 비디오 데이터를 로컬 디스플레이 디바이스에 디스플레이할 수 있다.

도 1에서, 단말기들(101, 102, 103 및 104)은 서버들, 개인용 컴퓨터들 및 스마트폰들로서 예시될 수 있지만, 본 개시내용의 원리는 그것들에만 제한되지는 않는다. 본 개시내용의 실시예들은 랩톱 컴퓨터들, 태블릿 컴퓨터들, 미디어 플레이어들 및/또는 전용 영상 회의 장비를 이용한 응용 분야를 갖는다. 네트워크(105)는, 예를 들어, 유선 및/또는 무선 통신 네트워크들을 포함하는, 단말기들(101, 102, 103 및 104) 사이에서 코딩된 비디오 데이터를 운반하는 임의 수의 네트워크들을 나타낸다. 통신 네트워크(105)는 회선 교환형(circuit-switched) 및/또는 패킷 교환형(packet-switched) 채널들로 데이터를 교환할 수 있다. 대표적인 네트워크들은 원거리 통신(telecommunications) 네트워크들, 로컬 영역 네트워크들, 광역 네트워크들 및/또는 인터넷을 포함한다. 본 논의의 목적을 위해, 네트워크(105)의 아키텍처 및 토폴로지는 이하의 본 명세서에서 설명되지 않는 한 본 개시내용의 동작에 중요하지 않을 수 있다.

도 2는, 개시된 주제를 위한 응용에 대한 예로서, 스트리밍 환경에서 비디오 인코더 및 디코더를 배치하는 것을 예시한다. 개시된 주제는, 예를 들어, 영상 회의, 디지털 TV, CD, DVD, 메모리 스틱 등을 포함하는 디지털 미디어상의 압축 비디오의 저장 등을 포함하는 다른 비디오 인에이블 응용들에 동등하게 적용가능할 수 있다.

스트리밍 시스템은, 예를 들어, 압축되지 않은 비디오 샘플 스트림(213)을 생성하는 비디오 소스(201), 예를 들어, 디지털 카메라를 포함할 수 있는 캡처 서브시스템(203)을 포함할 수 있다. 그 샘플 스트림(213)은 인코딩된 비디오 비트스트림들과 비교할 때 큰 데이터 볼륨으로서 강조될 수 있고, 카메라(201)에 결합된 인코더(202)에 의해 처리될 수 있다. 인코더(202)는 이하에서 더 상세히 설명되는 바와 같이 개시된 주제의 양태들을 가능하게 하거나 구현하기 위한 하드웨어, 소프트웨어, 또는 이들의 조합을 포함할 수 있다. 샘플 스트림과 비교할 때 적은 데이터 볼륨으로서 강조될 수 있는 인코딩된 비디오 비트스트림(204)은 미래의 사용을 위해 스트리밍 서버(205)상에 저장될 수 있다. 하나 이상의 스트리밍 클라이언트(212 및 207)는 스트리밍 서버(205)에 액세스하여 인코딩된 비디오 비트스트림(204)의 사본들(208 및 206)을 검색할 수 있다. 클라이언트(212)는 인코딩된 비디오 비트스트림(208)의 인커밍 사본을 디코딩하고 디스플레이(209) 또는 다른 렌더링 디바이스(묘사되지 않음)상에 렌더링될 수 있는 아웃고잉 비디오 샘플 스트림(210)을 생성하는 비디오 디코더(211)를 포함할 수 있다. 일부 스트리밍 시스템에서, 비디오 비트스트림들(204, 206 및 208)은 특정 비디오 코딩/압축 표준에 따라 인코딩될 수 있다. 이러한 표준들의 예들은 위에서 언급되었고 본 명세서에서 더 설명된다.

도 3은 본 발명의 실시예에 따른 비디오 디코더(300)의 기능 블록도이다.

수신기(302)는 디코더(300)에 의해 디코딩될 하나 이상의 코덱 비디오 시퀀스를 수신할 수 있다; 동일한 또는 또 다른 실시예에서, 한 번에 하나의 코딩된 비디오 시퀀스이고, 여기서 각각의 코딩된 비디오 시퀀스의 디코딩은 다른 코딩된 비디오 시퀀스들과 독립적이다. 코딩된 비디오 시퀀스는 인코딩된 비디오 데이터를 저장하는 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는 채널(301)로부터 수신될 수 있다. 수신기(302)는 그들의 제각기 사용 엔티티들(묘사되지 않음)에 포워딩될 수 있는 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림들과 함께 인코딩된 비디오 데이터를 수신할 수 있다. 수신기(302)는 코딩된 비디오 시퀀스를 다른 데이터로부터 분리할 수 있다. 네트워크 지터를 방지하기 위해, 버퍼 메모리(303)가 수신기(302)와 엔트로피 디코더/파서(304)(이후로 "파서(parser)") 사이에 결합될 수 있다. 수신기(302)가 충분한 대역폭 및 제어가능성의 저장/포워드 디바이스로부터 또는 등시 동기 네트워크(isosychronous network)로부터 데이터를 수신할 때, 버퍼(303)는 필요하지 않을 수 있거나 작을 수 있다. 인터넷과 같은 베스트 에포트 패킷 네트워크들상에서 사용하기 위해, 버퍼(303)가 요구될 수 있고, 비교적 클 수 있고, 유리하게는 적응적 크기를 가질 수 있다.

비디오 디코더(300)는 엔트로피 코딩된 비디오 시퀀스로부터 심벌들(313)을 재구성하기 위한 파서(304)를 포함할 수 있다. 이들 심벌들의 카테고리들은 디코더(300)의 동작을 관리하기 위해 사용되는 정보, 및 디코더의 일체 부분(integral part)은 아니지만 그에 결합될 수 있는 디스플레이(312)와 같은 렌더링 디바이스를 제어하기 위한 잠재적인 정보를 포함한다. 렌더링 디바이스(들)에 대한 제어 정보는 SEI 메시지들(Supplementary Enhancement Information) 또는 VUI(Video Usability Information) 파라미터 세트 프래그먼트들(묘사되지 않음)의 형태일 수 있다. 파서(304)는 수신된 코딩된 비디오 시퀀스를 파싱/엔트로피 디코딩할 수 있다. 코딩된 비디오 시퀀스의 코딩은 비디오 코딩 기술 또는 표준에 따를 수 있고, 가변 길이 코딩, 허프만 코딩, 맥락 민감성(context sensitivity)을 갖거나 갖지 않는 산술 코딩 등을 포함하는 본 기술분야의 통상의 기술자에게 잘 알려진 원리들을 따를 수 있다. 파서(304)는, 코딩된 비디오 시퀀스로부터, 그룹에 대응하는 적어도 하나의 파라미터에 기초하여, 비디오 디코더에서의 픽셀들의 서브그룹들 중 적어도 하나에 대한 서브그룹 파라미터들의 세트를 추출할 수 있다. 서브그룹들은 픽처 그룹들(Groups of Pictures, GOP들), 픽처들, 타일들, 슬라이스들, 매크로블록들, 코딩 유닛들(CU들), 블록들, 변환 유닛들(TU들), 예측 유닛들(PU들) 등을 포함할 수 있다. 엔트로피 디코더/파서는 또한 코딩된 비디오 시퀀스로부터 변환 계수들, 양자화기 파라미터 값들, 모션 벡터들 등과 같은 정보를 추출할 수 있다.

파서(304)는 버퍼(303)로부터 수신된 비디오 시퀀스에 대해 엔트로피 디코딩/파싱 동작을 수행하여, 심벌들(313)을 생성할 수 있다. 파서(304)는 인코딩된 데이터를 수신하고, 특정 심벌들(313)을 선택적으로 디코딩할 수 있다. 또한, 파서(304)는 특정 심벌들(313)이 모션 보상 예측 유닛(306), 스케일러/역 변환 유닛(305), 인트라 예측 유닛(307), 또는 루프 필터(311)에 제공될 것인지를 결정할 수 있다.

심벌들(313)의 재구성은 코딩된 비디오 픽처 또는 그의 부분들(예를 들어, 인터 및 인트라 픽처, 인터 및 인트라 블록), 및 다른 인자들의 타입에 의존하여 다중의 상이한 유닛을 수반할 수 있다. 어느 유닛들이 수반되는지, 및 어떻게 수반되는지는 파서(304)에 의해 코딩된 비디오 시퀀스로부터 파싱된 서브그룹 제어 정보에 의해 제어될 수 있다. 파서(304)와 이하의 다중 유닛 사이의 이러한 서브그룹 제어 정보의 흐름은 명료성을 위해 묘사되지 않는다.

이미 언급된 기능 블록들 이외에, 디코더(300)는 이하에 설명되는 바와 같이 다수의 기능 유닛으로 개념적으로 세분될 수 있다. 상업적 제약 하에서 동작하는 실제 구현에서, 이러한 유닛들 중 다수는 서로 밀접하게 상호작용하고, 적어도 부분적으로 서로 통합될 수 있다. 그러나, 개시된 주제를 설명하기 위해, 이하의 기능 유닛들로의 개념적 세분이 적절하다.

제1 유닛은 스케일러/역 변환 유닛(305)이다. 스케일러/역 변환 유닛(305)은, 파서(304)로부터의 심벌(들)(313)로서, 어느 변환을 사용할지, 블록 크기, 양자화 인자, 양자화 스케일링 행렬들 등을 포함하여, 제어 정보뿐만 아니라 양자화된 변환 계수를 수신한다. 그것은 애그리게이터(aggregator)(310)에 입력될 수 있는 샘플 값들을 포함하는 블록들을 출력할 수 있다.

일부 경우들에서, 스케일러/역 변환(305)의 출력 샘플들은 인트라 코딩된 블록에 관한 것일 수 있다; 즉, 이전에 재구성된 픽처들로부터의 예측 정보를 이용하는 것이 아니고, 현재 픽처의 이전에 재구성된 부분들로부터의 예측 정보를 이용할 수 있는 블록. 이러한 예측 정보는 인트라 픽처 예측 유닛(307)에 의해 제공될 수 있다. 일부 경우들에서, 인트라 픽처 예측 유닛(307)은 현재 (부분적으로 재구성된) 픽처(309)으로부터 페치된 주위의 이미 재구성된 정보를 이용하여, 재구성 하에 있는 블록의 동일한 크기 및 형상의 블록을 생성한다. 애그리게이터(310)는, 일부 경우들에서, 샘플당 기준으로, 인트라 예측 유닛(307)이 생성한 예측 정보를 스케일러/역 변환 유닛(305)에 의해 제공된 출력 샘플 정보에 추가한다.

다른 경우들에서, 스케일러/역 변환 유닛(305)의 출력 샘플들은 인터 코딩된 및 잠재적으로 모션 보상된 블록에 관한 것일 수 있다. 이러한 경우에, 모션 보상 예측 유닛(306)은 참조 픽처 메모리(308)에 액세스하여 예측을 위해 사용되는 샘플들을 페치할 수 있다. 블록에 관련된 심벌들(313)에 따라 페치된 샘플들을 모션 보상한 후에, 이들 샘플은 애그리게이터(310)에 의해 스케일러/역 변환 유닛의 출력(이 경우 잔차 샘플들 또는 잔차 신호라고 불림)에 추가되어 출력 샘플 정보를 생성할 수 있다. 모션 보상 유닛이 그로부터 예측 샘플들을 페치하는 참조 픽처 메모리 내의 어드레스들은, 예를 들어 X, Y, 및 참조 픽처 컴포넌트들을 가질 수 있는 심벌들(313)의 형식으로 모션 보상 예측 유닛에 이용가능한 모션 벡터들에 의해 제어될 수 있다. 모션 보상은 또한 서브샘플 정확한 모션 벡터들이 사용 중일 때 참조 픽처 메모리로부터 페치된 샘플 값들의 보간, 모션 벡터 예측 메커니즘 등을 포함할 수 있다.

애그리게이터(310)의 출력 샘플들은 루프 필터 유닛(311)에서의 다양한 루프 필터링 기법들을 겪을 수 있다. 비디오 압축 기술들은 코딩된 비디오 비트스트림에 포함된 파라미터들에 의해 제어되고 파서(304)로부터의 심벌들(313)로서 루프 필터 유닛(311)에 이용가능하게 되는 인-루프 필터(in-loop filter) 기술들을 포함할 수 있지만, 코딩된 픽처 또는 코딩된 비디오 시퀀스의 이전(디코딩 순서로) 부분들의 디코딩 동안 획득된 메타-정보에 응답할 뿐만 아니라, 이전에 재구성된 및 루프-필터링된 샘플 값들에 응답할 수도 있다.

루프 필터 유닛(311)의 출력은 렌더링 디바이스(312)에 출력될 뿐만 아니라 미래의 인터-픽처 예측에서 사용하기 위해 참조 픽처 메모리(557)에 저장될 수도 있는 샘플 스트림일 수 있다.

특정 코딩된 픽처들은, 일단 완전히 재구성되면, 미래 예측을 위한 참조 픽처들로서 사용될 수 있다. 일단 코딩된 픽처가 완전히 재구성되고 코딩된 픽처가 참조 픽처로서 식별되면(예를 들어, 파서(304)에 의해), 현재 참조 픽처(309)는 참조 픽처 버퍼(308)의 일부가 될 수 있고, 다음의 코딩된 픽처의 재구성을 개시하기 전에 새로운 현재 픽처 메모리가 재할당될 수 있다.

비디오 디코더(300)는 ITU-T Rec. H.265와 같은 표준에서 문서화될 수 있는 미리 결정된 비디오 압축 기술에 따라 디코딩 동작들을 수행할 수 있다. 코딩된 비디오 시퀀스는, 이것이 비디오 압축 기술 문서 또는 표준 및 구체적으로 그 가운데 프로파일 문서에 특정된 대로 비디오 압축 기술 또는 표준의 신택스(syntax)를 고수한다는 점에서, 사용되는 비디오 압축 기술 또는 표준에 의해 특정된 신택스를 준수할 수 있다. 또한 준수를 위해 필요한 것은 코딩된 비디오 시퀀스의 복잡성이 비디오 압축 기술 또는 표준의 레벨에 의해 정의된 경계 내에 있는 것일 수 있다. 일부 경우들에서, 레벨들은 최대 픽처 크기, 최대 프레임 레이트, 최대 재구성 샘플 레이트(예를 들어, 초당 메가샘플수로 측정됨), 최대 참조 픽처 크기 등을 제한한다. 레벨들에 의해 설정된 한계들은, 일부 경우들에서, HRD(Hypothetical Reference Decoder) 사양들 및 코딩된 비디오 시퀀스에서 시그널링된 HRD 버퍼 관리를 위한 메타데이터를 통해 추가로 제한될 수 있다.

일 실시예에서, 수신기(302)는 인코딩된 비디오와 함께 추가적인 (중복) 데이터를 수신할 수 있다. 추가적인 데이터는 코딩된 비디오 시퀀스(들)의 일부로서 포함될 수 있다. 이 추가적인 데이터는 데이터를 적절히 디코딩하고 및/또는 원래의 비디오 데이터를 더 정확하게 재구성하기 위해 비디오 디코더(300)에 의해 사용될 수 있다. 추가적인 데이터는 예를 들어, 시간, 공간, 또는 신호 대 잡음 비(SNR) 향상 계층들, 중복 슬라이스들, 중복 픽처들, 순방향 오류 정정 코드들 등의 형식일 수 있다.

도 4는 본 개시내용의 실시예에 따른 비디오 인코더(400)의 기능 블록도이다.

인코더(400)는 인코더(400)에 의해 코딩될 비디오 이미지(들)를 캡처할 수 있는 비디오 소스(401)(인코더의 일부가 아님)로부터 비디오 샘플들을 수신할 수 있다.

비디오 소스(401)는, 임의의 적합한 비트 심도(예를 들어: 8 비트, 10 비트, 12 비트, ...), 임의의 컬러 공간(예를 들어, BT.601 Y CrCB, RGB, ...), 및 임의의 적합한 샘플링 구조(예를 들어, Y CrCb 4:2:0, Y CrCb 4:4:4)일 수 있는 디지털 비디오 샘플 스트림의 형식으로 인코더(303)에 의해 코딩될 소스 비디오 시퀀스를 제공할 수 있다. 미디어 서빙 시스템에서, 비디오 소스(401)는 이전에 준비된 비디오를 저장하는 저장 디바이스일 수 있다. 영상 회의 시스템에서, 비디오 소스(401)는 비디오 시퀀스로서 로컬 이미지 정보를 캡처하는 카메라일 수 있다. 비디오 데이터는 순차적으로 볼 때 모션을 부여하는 복수의 개별 픽처로서 제공될 수 있다. 픽처들 자체는 픽셀들의 공간 어레이로서 조직될 수 있고, 여기서 각각의 픽셀은 사용 중인 샘플링 구조, 컬러 공간 등에 의존하여 하나 이상의 샘플을 포함할 수 있다. 본 기술분야의 통상의 기술자는 픽셀들과 샘플들 사이의 관계를 쉽게 이해할 수 있다. 이하의 설명은 샘플들에 초점을 맞춘다.

실시예에 따르면, 인코더(400)는 소스 비디오 시퀀스의 픽처들을 실시간으로 또는 응용에 의해 요구되는 임의의 다른 시간 제약들 하에서 코딩된 비디오 시퀀스(410)로 코딩 및 압축할 수 있다. 적절한 코딩 속도를 시행하는 것은 컨트롤러(402)의 하나의 기능이다. 컨트롤러는 후술하는 바와 같이 다른 기능 유닛들을 제어하고, 이들 유닛들에 기능적으로 결합된다. 결합은 명료성을 위해 묘사되지 않는다. 컨트롤러에 의해 설정된 파라미터들은 레이트 제어 관련 파라미터들(픽처 스킵, 양자화기, 레이트-왜곡 최적화 기법들의 람다 값들, ...), 픽처 크기, 픽처 그룹(GOP) 레이아웃, 최대 모션 벡터 검색 범위 등을 포함할 수 있다. 본 기술분야의 통상의 기술자는 컨트롤러(402)의 다른 기능들을 용이하게 식별할 수 있는데, 그 이유는 이들이 특정 시스템 설계를 위해 최적화된 비디오 인코더(400)에 관련될 수 있기 때문이다.

일부 비디오 인코더들은 본 기술분야의 통상의 기술자가 "코딩 루프"로서 용이하게 인식하는 것에서 동작한다. 과도하게 단순화된 설명으로서, 코딩 루프는 인코더(402)(이후 "소스 코더")(코딩될 입력 픽처, 및 참조 픽처(들)에 기초하여 심벌들을 생성하는 것을 담당함)의 인코딩 부분, 및 (심벌들과 코딩된 비디오 비트스트림 사이의 임의의 압축이 개시된 주제에서 고려되는 비디오 압축 기술들에서 무손실이므로) (원격) 디코더가 또한 생성할 샘플 데이터를 생성하기 위해 심벌들을 재구성하는 인코더(400)에 임베드된 (로컬) 디코더(406)로 구성될 수 있다. 재구성된 샘플 스트림은 참조 픽처 메모리(405)에 입력된다. 심벌 스트림의 디코딩이 디코더 위치(로컬 또는 원격)와는 독립적으로 비트-정확한(bit-exact) 결과들을 야기하기 때문에, 참조 픽처 버퍼 콘텐츠는 또한 로컬 인코더와 원격 인코더 사이에서 비트 정확하다. 다시 말해서, 인코더의 예측 부분은 디코딩 동안 예측을 사용할 때 디코더가 "보는" 것과 정확히 동일한 샘플 값들을 참조 픽처 샘플들로서 "본다". 참조 픽처 동기성의 이 기본적인 원리(그리고, 예를 들어, 채널 오류들 때문에 동기성이 유지될 수 없는 경우, 결과적인 드리프트)는 본 기술분야의 통상의 기술자에게 잘 알려져 있다.

"로컬" 디코더(406)의 동작은 도 3과 관련하여 위에서 이미 상세히 설명된 "원격" 디코더(300)와 동일할 수 있다. 그러나, 또한 도 4를 잠시 참조하면, 심벌들이 이용가능하고 엔트로피 코더(408) 및 파서(304)에 의한 코딩된 비디오 시퀀스로의 심벌들의 인코딩/디코딩이 무손실일 수 있기 때문에, 채널(301), 수신기(302), 버퍼(303), 및 파서(304)를 포함하는, 디코더(300)의 엔트로피 디코딩 부분들은 로컬 디코더(406)에서 완전히 구현되지 않을 수 있다.

이 시점에서 이루어질 수 있는 관찰은, 디코더에 존재하는 파싱/엔트로피 디코딩을 제외한 임의의 디코더 기술이 또한 필연적으로, 대응하는 인코더에서, 실질적으로 동일한 기능 형식으로 존재할 필요가 있다는 점이다. 인코더 기술들의 설명은 포괄적으로 설명된 디코더 기술들의 역이기 때문에 축약될 수 있다. 특정 영역들만에만 더 상세한 설명이 요구되고 아래에 제공된다.

그 동작의 일부로서, 소스 코더(403)는 "참조 프레임들"로서 지정된 비디오 시퀀스로부터의 하나 이상의 이전에 코딩된 프레임들을 참조하여 예측적으로 입력 프레임을 코딩하는 모션 보상 예측 코딩을 수행할 수 있다. 이러한 방식으로, 코딩 엔진(407)은 입력 프레임의 픽셀 블록들과 입력 프레임에 대한 예측 참조(들)로서 선택될 수 있는 참조 프레임(들)의 픽셀 블록들 사이의 차이들을 코딩한다.

로컬 비디오 디코더(406)는 소스 코더(403)에 의해 생성된 심벌들에 기초하여 참조 프레임들로서 지정될 수 있는 프레임들의 코딩된 비디오 데이터를 디코딩할 수 있다. 코딩 엔진(407)의 동작들은 유리하게는 손실 프로세스들일 수 있다. 코딩된 비디오 데이터가 비디오 디코더(도 4에 도시되지 않음)에서 디코딩될 수 있는 경우, 재구성된 비디오 시퀀스는 전형적으로 일부 오류들을 갖는 소스 비디오 시퀀스의 복제본일 수 있다. 로컬 비디오 디코더(406)는 참조 프레임들에 대해 비디오 디코더에 의해 수행될 수 있는 디코딩 프로세스들을 복제하고, 재구성된 참조 프레임들이 참조 픽처 캐시(405)에 저장되게 야기할 수 있다. 이러한 방식으로, 인코더(400)는 (송신 오류들 없이) 원단(far-end) 비디오 디코더에 의해 획득될 재구성된 참조 픽처로서 공통 콘텐츠를 갖는 재구성된 참조 픽처들의 사본들을 저장할 수 있다.

예측기(404)는 코딩 엔진(407)을 위한 예측 검색들을 수행할 수 있다. 즉, 코딩될 새로운 프레임에 대해, 예측기(404)는 새로운 픽처들에 대한 적절한 예측 참조로서 역할할 수 있는 참조 픽처 모션 벡터들, 블록 형상들 등과 같은 특정 메타데이터 또는 샘플 데이터(후보 참조 픽셀 블록들로서)에 대해 참조 픽처 메모리(405)를 검색할 수 있다. 예측기(404)는 적절한 예측 참조들을 찾기 위해 샘플 블록 바이 픽셀 블록(sample block-by-pixel block) 기준으로 동작할 수 있다. 일부 경우들에서, 예측기(404)에 의해 획득된 검색 결과들에 의해 결정된 바와 같이, 입력 픽처는 참조 픽처 메모리(405)에 저장된 다중의 참조 픽처로부터 인출된 예측 참조들을 가질 수 있다.

컨트롤러(402)는, 예를 들어, 비디오 데이터를 인코딩하기 위해 사용되는 파라미터들 및 서브그룹 파라미터들의 설정을 포함하여, 비디오 코더(403)의 코딩 동작들을 관리할 수 있다.

전술한 모든 기능 유닛의 출력은 엔트로피 코더(408)에서 엔트로피 코딩을 겪을 수 있다. 엔트로피 코더는, 예를 들어, 허프만 코딩, 가변 길이 코딩, 산술 코딩 등으로서 본 기술분야의 통상의 기술자에게 공지된 기술들에 따라 심벌들을 무손실 압축함으로써 다양한 기능 유닛들에 의해 생성된 심벌들을 코딩된 비디오 시퀀스로 변환한다.

송신기(409)는, 인코딩된 비디오 데이터를 저장할 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는, 통신 채널(411)을 통한 송신을 준비하기 위해 엔트로피 코더(408)에 의해 생성된 코딩된 비디오 시퀀스(들)를 버퍼링할 수 있다. 송신기(409)는 비디오 코더(403)로부터의 코딩된 비디오 데이터를 송신될 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림(소스들이 도시되지 않음)과 병합할 수 있다.

컨트롤러(402)는 인코더(400)의 동작을 관리할 수 있다. 코딩 동안, 컨트롤러(405)는 특정 코딩된 픽처 타입을 각각의 코딩된 픽처에 할당할 수 있는데, 이는 제각기 픽처에 적용될 수 있는 코딩 기법들에 영향을 미칠 수 있다. 예를 들어, 픽처들은 종종 이하의 프레임 타입들 중 하나로서 할당될 수 있다:

인트라 픽처(I 픽처)는 예측 소스로서 시퀀스에서의 임의의 다른 프레임을 사용하지 않고 코딩되고 디코딩될 수 있는 것일 수 있다. 일부 비디오 코덱들은, 예를 들어, 독립적인 디코더 리프레시(Independent Decoder Refresh) 픽처들을 포함하는, 상이한 타입들의 인트라 픽처들을 허용한다. 본 기술분야의 통상의 기술자는 I 픽처들의 이러한 변형들 및 그들 제각기 응용들 및 특징들을 인식한다.

예측 픽처(P 픽처)는 각각의 블록의 샘플 값들을 예측하기 위해 많아야 하나의 모션 벡터 및 참조 인덱스를 이용하여 인트라 예측 또는 인터 예측을 이용하여 코딩되고 디코딩될 수 있는 것일 수 있다.

양방향 예측 픽처(B 픽처)는 각각의 블록의 샘플 값들을 예측하기 위해 많아야 2개의 모션 벡터 및 참조 인덱스를 이용하여 인트라 예측 또는 인터 예측을 이용하여 코딩되고 디코딩될 수 있는 것일 수 있다. 유사하게, 다중-예측 픽처들은 단일 블록의 재구성을 위해 2개보다 많은 참조 픽처 및 연관된 메타데이터를 사용할 수 있다.

소스 픽처들은 일반적으로 복수의 샘플 블록(예를 들어, 각각 4x4, 8x8, 4x8, 또는 16x16 샘플들의 블록들)으로 공간적으로 세분될 수 있고 블록 바이 블록(block-by-block) 기준으로 코딩될 수 있다. 블록들은 블록들의 제각기 픽처들에 적용되는 코딩 할당에 의해 결정된 다른(이미 코딩된) 블록들을 참조하여 예측적으로 코딩될 수 있다. 예를 들어, I 픽처들의 블록들은 비예측적으로 코딩될 수 있거나, 또는 이들은 동일한 픽처의 이미 코딩된 블록들을 참조하여 예측적으로 코딩될 수 있다(공간 예측 또는 인트라 예측). P 픽처들의 픽셀 블록들은, 하나의 이전에 코딩된 참조 픽처를 참조하여, 공간 예측을 통해 또는 시간 예측을 통해 비예측적으로 코딩될 수 있다. B 픽처들의 블록들은, 하나 또는 2개의 이전에 코딩된 참조 픽처를 참조하여 공간 예측을 통해 또는 시간 예측을 통해, 비예측적으로 코딩될 수 있다.

비디오 코더(400)는 ITU-T Rec. H.265와 같은 미리 결정된 비디오 코딩 기술 또는 표준에 따라 코딩 동작들을 수행할 수 있다. 그 동작에서, 비디오 코더(400)는 입력 비디오 시퀀스에서 시간 및 공간 중복성을 이용하는 예측 코딩 동작들을 포함하여, 다양한 압축 동작들을 수행할 수 있다. 따라서, 코딩된 비디오 데이터는 사용 중인 비디오 코딩 기술 또는 표준에 의해 지정된 신택스를 준수할 수 있다.

실시예에서, 송신기(409)는 추가적인 데이터를 인코딩된 비디오와 함께 송신할 수 있다. 소스 코더(403)는 코딩된 비디오 시퀀스의 일부로서 이러한 데이터를 포함할 수 있다. 추가적인 데이터는 시간/공간/SNR 향상 계층들, 중복 픽처들 및 슬라이스들과 같은 다른 형식의 중복 데이터, SEI(Supplementary Enhancement Information) 메시지들, VUI(Visual Usability Information) 파라미터 세트 프래그먼트들 등을 포함할 수 있다.

도 5는 HEVC 및 JEM에서 사용되는 인트라 예측 모드들을 예시한다. 내추럴 비디오(natural video)에서 제시된 임의의 에지 방향들을 캡처하기 위해, 방향성 인트라 모드들의 수는, HEVC에서 사용되는 바와 같이, 33에서 65로 확장된다. HEVC 위의 JEM에서의 추가적인 방향성 모드들은 도 1b에서 점선 화살표들로서 묘사되고, 평면 및 DC 모드들은 동일하게 유지된다. 이러한 더 조밀한 방향성 인트라 예측 모드들은 모든 블록 크기들에 대해 그리고 루마 및 크로마 인트라 예측들 모두에 대해 적용된다. 도 5에 도시된 바와 같이, 홀수 인트라 예측 모드 인덱스와 연관된, 점선 화살표들에 의해 식별되는 방향성 인트라 예측 모드들은 홀수 인트라 예측 모드들로 불린다. 짝수 인트라 예측 모드 인덱스와 연관된, 실선 화살표들에 의해 식별된 방향성 인트라 예측 모드들은 짝수 인트라 예측 모드들로 불린다. 본 문서에서, 도 5에서 실선 또는 점선 화살표들로 표시된 바와 같은 방향성 인트라 예측 모드들은 각도 모드들로도 지칭된다.

JEM에서, 총 67개의 인트라 예측 모드가 루마 인트라 예측을 위해 사용된다. 인트라 모드를 코딩하기 위해, 크기 6의 MPM(most probable mode) 리스트가 인접 블록들의 인트라 모드들에 기초하여 구축된다. 인트라 모드가 MPM 리스트로부터 없는 경우, 인트라 모드가 선택된 모드들에 속하는지를 표시하기 위해 플래그가 시그널링된다. JEM-3.0에서, 16개의 선택된 모드가 존재하며, 이것들은 매 4번째 각도 모드로서 균일하게 선택된다. JVET-D0114 및 JVET-G0060에서, 16개의 2차 MPM이 균일하게 선택된 모드들을 대체하기 위해 도출된다.

도 6은 인트라 방향성 모드를 위해 이용되는 N개의 참조 계층(tier)을 나타낸다. 블록 유닛(611), 세그먼트 A(601), 세그먼트 B(602), 세그먼트 C(603), 세그먼트 D(604), 세그먼트 E(605), 세그먼트 F(606), 제1 참조 계층(610), 제2 참조 계층(609), 제3 참조 계층(608), 및 제4 참조 계층(607)이 있다.

HEVC 및 JEM 둘 다뿐만 아니라 H.264/AVC와 같은 일부 다른 표준들에서, 현재 블록을 예측하기 위해 사용되는 참조 샘플들은 가장 가까운 참조 라인(행 또는 열)으로 제한된다. 다중의 참조 라인 인트라 예측의 방법에서, 후보 참조 라인들(행 또는 열들)의 수는 인트라 방향성 모드들에 대해 하나(즉, 가장 가까운 것)로부터 N까지 증가되고, 여기서 N은 1보다 크거나 같은 정수이다. 도 2는 다중 라인 인트라 방향성 예측 방법의 개념을 보여주기 위해 예로서 4x4 예측 유닛(PU)을 취한다. 인트라 방향성 모드는 예측자들을 생성하기 위해 N개의 참조 계층 중 하나를 임의로 선택할 수 있다. 다시 말해서, 예측자 p(x, y)는 참조 샘플들 S1, S2,..., 및 SN 중 하나로부터 생성된다. 플래그는 어느 참조 계층이 인트라 방향성 모드에 대해 선택되는지를 표시하기 위해 시그널링된다. N이 1에 설정되면, 인트라 방향성 예측 방법은 JEM 2.0에서의 전통적인 방법과 동일하다. 도 6에서, 참조 라인들(610, 609, 608 및 607)은 상단 좌측 참조 샘플과 함께 6개의 세그먼트(601, 602, 603, 604, 605 및 606)로 구성된다. 본 문서에서, 참조 계층은 참조 라인이라고도 불린다. 현재 블록 유닛 내의 상단 좌측 픽셀의 좌표는 (0, 0)이고, 제1 참조 라인에서의 상단 좌측 픽셀은 (-1,-1)이다.

JEM에서, 루마 성분에 대해, 인트라 예측 샘플 생성을 위해 사용되는 이웃 샘플들은 생성 프로세스 전에 필터링된다. 필터링은 주어진 인트라 예측 모드 및 변환 블록 크기에 의해 제어된다. 인트라 예측 모드가 DC이거나 또는 변환 블록 크기가 4x4와 같다면, 이웃 샘플들은 필터링되지 않는다. 주어진 인트라 예측 모드와 수직 모드(또는 수평 모드) 사이의 거리가 미리 정의된 임계값보다 큰 경우, 필터링 프로세스가 인에이블된다. 이웃 샘플 필터링에 대해, [1, 2, 1] 필터 및 이중 선형 필터들이 사용된다.

위치 종속적 인트라 예측 조합(position dependent intra prediction combination, PDPC) 방법은 필터링된 경계 참조 샘플들과의 필터링되지 않은 경계 참조 샘플들 및 HEVC 스타일 인트라 예측의 조합을 호출하는 인트라 예측 방법이다. (x, y)에 위치된 각각의 예측 샘플 pred[x][y]는 다음과 같이 계산된다:

[수학식 2-1]

여기서, R_x,-1,R_-1,y은 제각기 현재 샘플 (x, y)의 상단 및 좌측에 위치되는 필터링되지 않은 참조 샘플들을 나타내고, R_-1,-1는 현재 블록의 상단 좌측 코너에 위치되는 필터링되지 않은 참조 샘플을 나타낸다. 가중치들은 아래와 같이 계산된다,

[수학식 2-2]

[수학식 2-3]

[수학식 2-4]

[수학식 2-5]

도 7은 (0, 0) 및 (1, 0)에 대한 DC 모드 PDPC 가중치들(wL, wT, wTL)이 하나의 4x4 블록 내부에 위치하는 도면(700)을 예시한다. PDPC가 DC, 평면, 수평, 및 수직 인트라 모드들에 적용되는 경우, HEVC DC 모드 경계 필터 또는 수평/수직 모드 에지 필터들과 같은 추가적인 경계 필터들이 필요하지 않다. 도 7은 상단 우측 대각선 모드에 적용되는 PDPC에 대한 참조 샘플들 Rx,-1, R-1, y 및 R-1,-1의 정의를 예시한다. 예측 샘플 pred(x', y')는 예측 블록 내의 (x', y')에 위치된다. 참조 샘플 Rx,-1의 좌표 x는 x=x'+ y'+ 1에 의해 주어지고, 참조 샘플 R-1,y의 좌표 y는 유사하게 y=x'+ y'+ 1에 의해 주어진다.

도 8은 로컬 조명 보상(Local Illumination Compensation, LIC) 도면(800)을 예시하고, 스케일링 인자 a 및 오프셋 b를 사용하여 조명 변화들에 대한 선형 모델에 기초한다. 그리고, 이것은 각각의 인터 모드 코딩된 코딩 유닛(CU)에 대해 적응적으로 인에이블되거나 디스에이블된다.

LIC가 CU에 적용되는 경우, 현재 CU의 이웃 샘플들 및 그들의 대응하는 참조 샘플들을 사용하여 파라미터들 a 및 b를 도출하기 위해 최소 제곱 오류 방법(least square error method)이 이용된다. 더 구체적으로, 도 8에 예시된 바와 같이, CU의 서브샘플링된 (2:1 서브샘플링) 이웃 샘플들 및 참조 픽처에서의 대응하는 샘플들(현재 CU 또는 서브-CU의 모션 정보에 의해 식별됨)이 사용된다. IC 파라미터들은 각각의 예측 방향에 대해 개별적으로 도출되고 적용된다.

CU가 병합 모드로 코딩될 때, LIC 플래그는 병합 모드에서의 모션 정보 복사와 유사한 방식으로 이웃 블록들로부터 복사된다; 그렇지 않으면, LIC가 적용되는지 여부를 나타내기 위해 LIC 플래그가 CU에 대해 시그널링된다.

도 9a는 HEVC에서 사용되는 인트라 예측 모드들(900)을 예시한다. HEVC에서, 총 35개의 인트라 예측 모드가 있고, 그 중에서 모드 10은 수평 모드이고, 모드 26은 수직 모드이고, 모드 2, 모드 18 및 모드 34는 대각선 모드이다. 인트라 예측 모드들은 3개의 MPM(most probable mode) 및 32개의 나머지 모드에 의해 시그널링된다.

도 9b는, VVC의 실시예들에서, 모드 18이 수평 모드이고 모드 50이 수직 모드이고 모드 2, 모드 34 및 모드 66이 대각선 모드인 총 87개의 인트라 예측 모드를 예시한다. 모드들 -1 ~ -10 및 모드들 67 ~ 76은 WAIP(Wide-Angle Intra Prediction) 모드로 불린다.

위치 (x, y)에 위치된 예측 샘플 pred(x, y)는 PDPC 표현에 따라 참조 샘플들의 선형 조합 및 인트라 예측 모드(DC, 평면, 각도)를 이용하여 예측된다:

pred(x,y) = ( wL x R-1,y + wT x Rx,-1 - wTL x R-1,-1 + (64 - wL - wT + wTL) x pred(x,y) + 32 ) >> 6

여기서, Rx,-1, R-1,y은 제각기 현재 샘플 (x, y)의 상단 및 좌측에 위치되는 참조 샘플들을 나타내고, R-1,-1은 현재 블록의 상단 좌측 코너에 위치되는 참조 샘플을 나타낸다.

DC 모드에 대해 가중치들은 치수 폭 및 높이를 갖는 블록에 대해 다음과 같이 계산된다:

wT = 32 >> ( ( y<<1 ) >> nScale ), wL = 32 >> ( ( x<<1 ) >> nScale ), wTL = ( wL>>4 ) + ( wT>>4 ),

nScale=(log2(폭) - 2 + log2(높이) -2 + 2) >> 2이고, 여기서 wT는 동일한 수평 좌표를 갖는 상기 참조 라인에 위치된 참조 샘플들에 대한 가중 인자를 나타내고, wL은 동일한 수직 좌표를 갖는 좌측 참조 라인에 위치된 참조 샘플에 대한 가중 인자를 나타내고, wTL은 현재 블록의 좌측 상단 참조 샘플에 대한 가중 인자를 나타내고, nScale은 얼마나 빨리 가중 인자들이 축을 따라 감소하는지를 지정하고(wL은 좌측에서 우측으로 감소하거나 또는 wT는 상단에서 하단으로 감소함), 즉 가중 인자 감분 레이트를 나타내고, 그것은 현재 설계에서 (좌측에서 우측으로) x-축 및 (상단에서 하단으로) y-축을 따라 동일하다. 그리고 32는 이웃 샘플들에 대한 초기 가중 인자들을 나타내고, 초기 가중 인자는 또한 현재 CB에서의 좌측 상단 샘플에 할당된 상단(좌측 또는 좌측 상단) 가중치들이고, PDPC 프로세스에서의 이웃 샘플들의 가중 인자들은 이 초기 가중 인자와 동일하거나 그보다 작아야 한다.

평면 모드에 대해 wTL = 0인 한편, 수평 모드에 대해 wTL = wT이고 수직 모드에 대해 wTL = wL이다. PDPC 가중치들은 가산 및 시프트로만 계산될 수 있다. pred(x, y)의 값은 수학식 1을 사용하여 단일 단계에서 계산될 수 있다.

여기서, 제안된 방법들은 개별적으로 사용되거나 임의의 순서로 조합될 수 있다. 또한, 방법들(또는 실시예들), 인코더, 및 디코더 각각은 처리 회로(예를 들어, 하나 이상의 프로세서 또는 하나 이상의 집적 회로)에 의해 구현될 수 있다. 일 예에서, 하나 이상의 프로세서는 비일시적 컴퓨터 판독가능 매체에 저장되는 프로그램을 실행한다. 이하에서, 용어 블록은 예측 블록, 코딩 블록, 또는 코딩 유닛, 즉 CU로서 해석될 수 있다.

도 10은 예시적인 실시예들에 따른 단순화된 흐름도(1000)를 예시한다. S10에서, 도 4의 인코더(400)에 대하여 설명된 바와 같은 인코더는 입력 픽처들을 획득하고, S11에서 헤더 및 페이로드 데이터를 각각 포함하는 NAL(network abstraction layer) 유닛들의 생성을 포함하는 인코딩에 의해 의한 것처럼 이들 픽처들을 인코딩한다. NAL 유닛들 중 하나는 파라미터 세트를 포함하고 다른 것들은 픽처들 중 하나씩에 대한 코딩된 샘플들을 운반하며, 이들 픽처들 중에 대해 다양한 유닛들은, 서로 독립적이거나 의존적일 수 있는, 복수의 슬라이스, 슬라이스 세그먼트들 중 하나 이상에 특유할 수 있다. S12에서, 네트워크를 따라 NAL 유닛 비트 스트림이 단독으로 또는 다른 데이터 중에서 도 3에서 설명된 디코더(300)와 같은 디코더에 제공된다.

도 13은 도 10의 S11에서와 같은 S30에서 도 11에서와 같은 액세스 유닛 구분자 신택스가 생성되는 흐름도(1300)를 예시한다. S31에서, pic_type 신택스(1101)와 관련하여, 대응하는 데이터가 인코딩에 의해 또는 다른 식으로 생성되는지 그리고 만일 그렇다면 어떤 값이 그 pic_type 신택스(1101)에 의해 시그널링될 수 있는지를 결정함으로써 그러한 신택스가 설정될지에 대한 결정이 있다. 예를 들어, pic_type 신택스(1101)는, 존재한다면, 도 12에 따라 0, 1, 또는 2의 값을 표시하는지가 결정될 수 있고, 그에 의해 하나 이상의 slice_type 값이 액세스 유닛 구분자를 포함하는 액세스 유닛에서의 코딩된 픽처 슬라이스들에 존재할 수 있는 것을 나타내고, 그에 따라 S34에서 설정 및 시그널링될 수 있다.

도 13의 S32에서, rap_type 신택스(1102)와 관련하여, 대응하는 데이터가 인코딩에 의해 또는 다른 식으로 생성되는지 그리고 만일 그렇다면 어떤 값이 그 rap_type 신택스(1102)에 의해 시그널링될 수 있는지를 결정함으로써 그러한 신택스가 설정될지에 대한 결정이 있다. 예를 들어, rap_type 신택스(1102)는, 존재한다면, 도 12b에 따라 0, 1, 또는 2의 값을 표시하는지가 결정될 수 있고, 그에 의해 가능하게는 코딩된 것들의 모든 슬라이스들에 대한 VCL nuh_unit_type 값이 액세스 유닛 구분자를 포함하는 액세스 유닛에서의 코딩된 픽처 슬라이스들에 존재할 수 있다는 것을 나타내고, 그에 따라 S34에서 설정 및 시그널링될 수 있다.

도 14의 S43에서, au_order_cnt 신택스(1103)와 관련하여, 대응하는 데이터가 인코딩에 의해 또는 다른 식으로 생성되는지 그리고 만일 그렇다면 어떤 값이 그 au_order_cnt 신택스(1103)에 의해 시그널링될 수 있는지를 결정함으로써 그러한 신택스가 설정될지에 대한 결정이 있다. 예를 들어, au_order_cnt 신택스(1103)는, 존재한다면, 이웃 액세스 유닛들 중에서 연관된 액세스 유닛(들)을 식별하고 0 내지 255(경계 포함)의 범위에 있을 수 있는 액세스 유닛 순서 카운트의 값을 표시하는지가 결정될 수 있고, 그러한 정보는 그에 따라 S34에서 설정되고 시그널링될 수 있다.

S31, S32, 및 S33은 도 13에 예시된 바와 같이 순차적으로 또는 병렬로 수행될 수 있고, 이들 S31, S32, 및 S33 중 하나 이상에서의 결정의 결과에 좌우되어, 앞서 주목한 정보는 S34에서 특정될 수 있고, 예시적인 실시예들에 따라 도 11의 access_unit_delimiter_rbsp 신택스(1100)의 가능한 신택스 요소들에 관하여 하나 이상의 NAL 액세스 유닛의 일부로서 설정될 수 있다.

또한, 도 10에서, NAL 유닛들 중 하나 이상은, 도 11 및 아마도 여기서 설명된 다양한 정보를 나타내는 액세스 유닛 구분자와 같은 다른 관련된 도면들에 관하여 설명된 데이터와 함께 S13에서 인코딩 및 수신되었을 수 있고, S13에서, 그 데이터는 파싱 및 디코딩되어 여기서 설명된 대로 S14에서 하나 이상의 출력 픽처를 낳는다.

도 11은 예시적인 실시예에 따른, 비디오 프레임의 시작에 관한 시그널링을 위한 액세스 유닛 구분자에 대한 액세스 유닛 구분자 원시 바이트 시퀀스 페이로드(raw byte sequence payload, rbsp) 신택스 표(1100)를 나타내고, 도 12는 slice_type 값들을 예시하는 표(1200)를 나타낸다.

pic_type 신택스(1101)는, 액세스 유닛 구분자 NAL 유닛을 포함하는 액세스 유닛에서의 코딩된 픽처들의 모든 슬라이스들에 대한 slice_type 값들이, pic_type의 주어진 값에 대해 표(1100)에 열거된 세트의 멤버들임을 나타낸다. pic_type의 값은 이 규격의 이 버전에 부합하는 비트스트림에서 0, 1 또는 2와 동일할 것이다. 예시적인 실시예들에 따른 도 12의 표(1200)를 참조하는데, 여기서 0의 pic_type 값이 slice_type 값 I(인트라 예측만을 갖는 슬라이스)의 코딩된 픽처에서의 존재를 나타낼 수 있고, 여기서 1의 pic_type 값이 P(하나의 I 또는 P 슬라이스들로부터의 인터 예측을 갖는 슬라이스) 및 I 중 임의의 것의 slice_type 값의 코딩된 픽처에서의 존재를 나타낼 수 있고, 여기서 2의 pic_type 값이 B(2개의 I 또는 P 슬라이스로부터의 인터 예측을 갖는 슬라이스), P, 및 I 중 임의의 것의 slice_type 값의 코딩된 픽처에서의 존재를 나타낼 수 있다. pic_type의 다른 값들은 ITU T | ISO/IEC에 의한 미래의 사용을 위해 예약되어 있다. 본 규격의 이 버전에 부합하는 디코더들은 pic_type의 예약 값들을 무시할 것이다.

도 14는, 도 10의 S13에서와 같은 S40에서, 도 11에서와 같은 액세스 유닛 구분자 신택스가 획득되고 파싱되는 흐름도(1400)를 예시한다. S41에서, pic_type 신택스(1101)와 관련하여, 이러한 신택스가 존재하는지 및 만일 그렇다면 어떤 값이 그 pic_type 신택스(1101)에 의해 시그널링될 수 있는지에 대한 결정이 있다. 예를 들어, pic_type 신택스(1101)는, 존재한다면, 도 12에 따라 0, 1, 또는 2의 값을 표시하는지가 결정될 수 있고, 그에 의해 하나 이상의 slice_type 값이 액세스 유닛 구분자를 포함하는 액세스 유닛에서의 코딩된 픽처 슬라이스들에 존재할 수 있다는 것을 나타낸다.

실시예들에 따른 NAL 유닛은 NAL 유닛의 데이터의 타입을 나타내는 바이트들 및 페이로드 데이터를 포함하는 코딩된 비디오 데이터를 포함할 수 있고 또한 앞서 설명한 인코더(400)와 같은 인코더에 의해 생성될 수 있다는 것을 이해할 것이다. 비디오 코딩 계층(video coding layer, VCL) NAC 유닛 또는 유닛들은 픽처 파라미터 세트(picture parameter set, PPS)를 참조하는, 예를 들어, 시퀀스 파라미터 세트(sequence parameter set, SPS)를 참조하는 식별자를 포함할 수 있고, 캐리어 채널당 다양한 전달 스킴들에 대한 대역 내 및/또는 대역 외의 파라미터 세트들로서 전송될 수 있다.

또한, 액세스 유닛은 각각의 액세스 유닛의 디코딩이 디코딩된 픽처를 낳을 수 있는 NAL 유닛들의 세트를 포함할 수 있다는 것이 이해될 것이다. 앞서 설명한 바와 같이, 액세스 유닛 구분자의 프리픽싱이 달성될 수 있고, 각각의 액세스 유닛의 VCL NAL 유닛들의 세트는 비디오 픽처의 샘플들을 나타내는 슬라이스들 또는 슬라이스 데이터 파티션들을 포함하는 1차 코딩된 픽처를 포함할 수 있다.

rap_type 신택스(1102)는 액세스 유닛 구분자 NAL 유닛을 포함하는 액세스 유닛에서의 코딩된 픽처들의 모든 슬라이스들에 대한 VCL nuh_unit_type(NAL 유닛 헤더 "nuh") 값들이 rap_type의 주어진 값에 대해 표(1200B)에 열거된 세트의 멤버들임을 특정한다. rap_type의 값은 이 규격의 이 버전에 부합하는 비트스트림들에서 0, 1 또는 2과 동일할 것이다. 예시적인 실시예들에 따른 도 12b의 표(1200B)를 참조하는데, 여기서 0의 rap_type 값은 TRAIL_NUT(trailing NAL unit header(NUT)), STSA_NUT(stepwise temporal sublayer access(STSA) NUT), RASL_NUT(random access skipped leading picture(s)(RASL) NUT), RADL_NUT(random access decodable picture(RADL) NUT) 중 임의의 것의 nuh_layer_id 값의 코딩된 픽처에서의 존재를 나타낼 수 있고, 여기서 1의 rap_type 값은 IDR_W_RADL(instantaneous decoder refresh(IDR) W RADL(선두 픽처들을 가질 수 있음)), IDR_N_LP(선두 픽처들이 없음), CRA_NUT(clean random access point(CRA) NUT), GDR_NUT(gradual decoder refresh(GDR) NUT) 중 임의의 것의 코딩된 픽처에서의 존재를 나타낼 수 있고, 여기서 2의 rap_type 값은 모든 VCL nuh_unit_type_values의 코딩된 픽처에서의 존재를 나타낼 수 있다. rap_type의 다른 값들은 ITU T | ISO/IEC에 의한 미래의 사용을 위해 예약되어 있다. 이 규격의 이 버전에 부합하는 디코더들은 rap_type의 예약 값들을 무시할 것이다. rap_type는 액세스 유닛에서의 코딩된 픽처들이 비-IRAP(intra random access point) NAL 유닛만을 포함하는지, IRAP NAL 유닛만을 포함하는지, 또는 IRAP와 비-IRAP 둘 모두를 포함하는지를 특정할 수 있다. rap_type의 값은 랜덤 액세스 포인트가 액세스 유닛에 존재하는지를 나타내기 위해 사용될 수 있다. HEVC에서의 픽처들의 클래스들은 예시적인 실시예들에 따라 IRAP 픽처들(이것은 시간 서브-계층 0에 속할 수 있고 참조 데이터에 대한 다른 픽처 콘텐츠를 사용하지 않고 코딩될 수 있음), 선두 픽처들(디코딩 순서에서 IRAP 픽처에 후속하고, 출력 순서에서 선행함), 및 후미 픽처들(디코딩 및 출력 순서 둘 다에서 IRAP 픽처에 후속함)을 포함할 수 있다.

도 14의 S42에서, rap_type 신택스(1102)와 관련하여, 이러한 신택스가 존재하는지 및 그러한 경우 어떤 값이 그 rap_type 신택스(1102)에 의해 시그널링될 수 있는지에 대한 결정이 있다. 예를 들어, rap_type 신택스(1102)는, 존재한다면, 도 12b에 따라 0, 1, 또는 2의 값을 나타내는지가 결정될 수 있고, 그에 의해 가능하게는 코딩된 것의 모든 슬라이스들에 대한 VCL nuh_unit_type 값이 액세스 유닛 구분자를 포함하는 액세스 유닛에서의 코딩된 픽처 슬라이스들에 존재할 수 있다는 것을 나타낸다.

예시적인 실시예에 따르면, 액세스 유닛 경계를 나타내도록 AUD에 시그널링하는 것이 의무적일 수 있다. AUD에서, 신택스 요소 pic_type는, 액세스 유닛 구분자 NAL 유닛을 포함하는 액세스 유닛에서의 코딩된 픽처들의 슬라이스들에 어떤 slice_type 값들이 존재하는지를 나타내기 위해 시그널링될 수 있고, pic_type는 AU가 다른 AU들과 독립적인지 또는 종속적인지를 식별하는데 유용할 수 있다.

또한, au_order_cnt 신택스(1103)는 이웃 액세스 유닛들 중에서 연관된 액세스 유닛을 식별하는 액세스 유닛 순서 카운트의 값을 지정한다. 예시적인 실시예에 따르면, au_order_cnt의 값은 0 내지 255(경계 포함)의 범위에 있을 것이다. 액세스 유닛 순서 카운트 값은 특히 하나 이상의 AUD가 손실될 때 액세스 유닛 경계를 식별하기 위해 사용될 수 있다.

도 14의 S43에서, au_order_cnt 신택스(1103)와 관련하여, 이러한 신택스가 존재하는지 및 만일 그렇다면 어떤 값이 그 au_order_cnt 신택스(1103)에 의해 시그널링될 수 있는지에 대한 결정이 있다. 예를 들어, au_order_cnt 신택스(1103)는, 존재한다면, 이웃 액세스 유닛들 중에서 연관된 액세스 유닛(들)을 식별하고 0 내지 255(경계 포함)의 범위에 있을 수 있는 액세스 유닛 순서 카운트의 값을 표시하는지가 결정될 수 있다.

S41, S42, 및 S43은 도 14에 예시된 바와 같이 순차적으로 또는 병렬로 수행될 수 있고, 이들 S41, S42, 및 S43 중 하나 이상에서의 결정의 결과들에 따라, 앞서 주목한 정보는 예시적인 실시예들에 따라 도 11의 access_unit_delimiter_rbsp 신택스(1100)의 가능한 신택스 요소들에 대해 S44에서 특정되고 시그널링될 수 있다.

본 명세서에 설명된 바와 같이, 예시적인 실시예들에 따라 본 명세서에 설명된 값들 중 하나씩 사이의 미리 결정된 델타 값들(차이들)을 결정하거나 저장하도록 구성된 버퍼들, 산술 로직 유닛들, 메모리 명령어들과 같은 하나 이상의 하드웨어 프로세서 및 컴퓨터 컴포넌트들이 있을 수 있다.

따라서, 본 명세서에 설명된 예시적인 실시예들에 의해, 앞서 주목한 기술적 문제들은 이들 기술적 해결책들 중 하나 이상에 의해 유리하게는 개선될 수 있다. 즉, 실시예들에 따르면, 하나 이상의 상이한 기술적 문제를 해결하기 위해, 본 개시내용은, 액세스 유닛 구분자 NAL 유닛을 포함하는 액세스 유닛에서의 코딩된 픽처들의 슬라이스들에 어떤 slice_type 값들이 존재하는지를 나타내기 위해 액세스 유닛 구분자(access unit delimiter, AUD)가 유리하게는 시그널링될 수 있는 신규한 기술적 양태들을 설명한다. pic_type는 AU가 외부 AU와 독립적인지 또는 종속적인지를 식별하는 데 유용할 수 있다. 또한, 이러한 신규한 신택스 요소 시그널링은 예시적인 실시예들에 따라 제각기 랜덤 액세스 AU의 표시들 및 AU 경계 검출의 강건성에 유리하며, 따라서, 예를 들어, 정확성 및 효율성의 향상에 유리하다고 표명된다.

전술한 기술들은 컴퓨터 판독가능 명령어들을 사용하는 컴퓨터 소프트웨어로서 구현될 수 있고, 하나 이상의 컴퓨터 판독가능 매체에 또는 구체적으로 구성된 하나 이상의 하드웨어 프로세서에 의해 물리적으로 저장될 수 있다. 예를 들어, 도 12는 개시된 주제의 특정 실시예들을 구현하기에 적합한 컴퓨터 시스템(1200)을 도시한다.

컴퓨터 소프트웨어는, 컴퓨터 중앙 처리 유닛(CPU), 그래픽 처리 유닛(GPU) 등에 의해, 직접적으로, 또는 해석, 마이크로코드 실행 등을 통해 실행될 수 있는 명령어들을 포함하는 코드를 생성하기 위해, 어셈블리, 컴파일, 링킹, 또는 유사한 메커니즘을 겪을 수 있는 임의의 적절한 머신 코드 또는 컴퓨터 언어를 사용하여 코딩될 수 있다.

명령어들은, 예를 들어, 개인용 컴퓨터, 태블릿 컴퓨터, 서버, 스마트폰, 게이밍 디바이스, 사물 인터넷 디바이스 등을 포함하는 다양한 유형의 컴퓨터 또는 그의 컴포넌트상에서 실행될 수 있다.

컴퓨터 시스템(1500)에 대한 도 15에 도시된 컴포넌트들은 본질적으로 예시적인 것이며, 본 개시내용의 실시예들을 구현하는 컴퓨터 소프트웨어의 사용 또는 기능성의 범위에 관한 어떠한 제한도 시사하도록 의도되지 않는다. 또한 컴포넌트들의 구성이 컴퓨터 시스템(1500)의 예시적 실시예에 예시된 컴포넌트들의 임의의 하나 또는 그 조합과 관련된 임의의 종속성 또는 요건을 갖는 것으로 해석해서도 안된다.

컴퓨터 시스템(1500)은 특정한 인간 인터페이스 입력 디바이스들을 포함할 수 있다. 이러한 인간 인터페이스 입력 디바이스는, 예를 들어, 촉각 입력(예컨대, 키스트로크, 스와이프, 데이터 글러브 이동), 오디오 입력(예컨대, 음성, 클래딩), 시각적 입력(예컨대, 제스처), 후각적 입력(묘사되지 않음)을 통해 하나 이상의 인간 사용자에 의한 입력에 응답할 수 있다. 인간 인터페이스 디바이스들은 또한 오디오(예컨대, 음성, 음악, 주변 사운드), 이미지들(예컨대, 스캐닝된 이미지들, 정지 이미지 카메라로부터 획득된 사진 이미지들), 비디오(예컨대, 2 차원 비디오, 입체 비디오를 포함하는 3차원 비디오)와 같은, 인간에 의한 의식 입력과 반드시 직접적으로 관련되지는 않은 특정 미디어를 캡처하기 위해 사용될 수 있다.

입력 인간 인터페이스 디바이스들은: 키보드(1501), 마우스(1502), 트랙패드(1503), 터치 스크린(1510), 조이스틱(1505), 마이크로폰(1506), 스캐너(1508), 카메라(1507) 중 하나 이상(각각의 하나만이 묘사됨)을 포함할 수 있다.

컴퓨터 시스템(1500)은 또한 특정한 인간 인터페이스 출력 디바이스들을 포함할 수 있다. 이러한 인간 인터페이스 출력 디바이스들은, 예를 들어, 촉각 출력, 사운드, 광, 및 냄새/미각을 통해 하나 이상의 인간 사용자들의 감각들을 자극하고 있을 수 있다. 그러한 인간 인터페이스 출력 디바이스들은 촉각 출력 디바이스들(예를 들어 터치-스크린(1510), 또는 조이스틱(1505)에 의한 촉각 피드백이지만, 입력 디바이스들로서 역할하지 않는 촉각 피드백 디바이스들도 있을 수 있음), 오디오 출력 디바이스들(예컨대: 스피커들(1509), 헤드폰들(묘사되지 않음)), 시각적 출력 디바이스들(예컨대 CRT 스크린들, LCD 스크린들, 플라즈마 스크린들, OLED 스크린들을 포함하는 스크린들(1510), 각각은 터치-스크린 입력 능력이 있거나 없고, 각각은 촉각 피드백 능력이 있거나 없고 - 이들 중 일부는 스테레오그래픽 출력과 같은 수단을 통해 2차원 시각적 출력 또는 3개보다 많은 차원의 출력을 출력할 수 있음 -; 가상 현실 안경(묘사되지 않음), 홀로그래픽 디스플레이들 및 연기 탱크들(묘사되지 않음)), 및 프린터들(묘사되지 않음)을 포함할 수 있다.

컴퓨터 시스템(1500)은 인간 액세스 가능한 저장 디바이스들 및 그것들과 연관된 매체들, 예컨대 CD/DVD 등의 매체(1511)를 갖는 CD/DVD ROM/RW(1520)를 포함하는 광학 매체, 썸-드라이브(1522), 이동식 하드 드라이브 또는 솔리드 스테이트 드라이브(1523), 테이프 및 플로피 디스크(묘사되지 않음)와 같은 레거시 자기 매체, 보안 동글(묘사되지 않음)과 같은 특수화된 ROM/ASIC/PLD 기반 디바이스들 등을 또한 포함할 수 있다.

본 기술분야의 통상의 기술자는 또한, 현재 개시된 주제와 관련하여 사용되는 용어 "컴퓨터 판독가능 매체"가 송신 매체, 반송파들 또는 다른 일시적 신호들을 포함하지 않는다는 것을 이해해야 한다.

컴퓨터 시스템(1500)은 또한 하나 이상의 통신 네트워크(1598)에 대한 인터페이스(1599)를 포함할 수 있다. 네트워크들(1598)은 예를 들어, 무선, 유선, 광학적일 수 있다. 네트워크들(1598)은 추가로 로컬, 광역, 대도시, 차량 및 산업, 실시간, 지연 허용(delay-tolerant) 등일 수 있다. 네트워크들(1598)의 예들은 로컬 영역 네트워크들, 예컨대 이더넷, 무선 LAN들, GSM, 3G, 4G, 5G, LTE 등을 포함하는 셀룰러 네트워크들, 케이블 TV, 위성 TV 및 지상파 브로드캐스트 TV를 포함하는 TV 와이어라인 또는 무선 광역 디지털 네트워크들, CANBus를 포함하는 차량 및 산업 등을 포함한다. 특정 네트워크들(1598)은 흔히 특정 범용 데이터 포트들 또는 주변 버스들(1550 및 1551)(예컨대, 예를 들어, 컴퓨터 시스템(1500)의 USB 포트들)에 부착된 외부 네트워크 인터페이스 어댑터들을 요구한다; 다른 것들은 흔히 아래에 설명되는 바와 같은 시스템 버스로의 부착에 의해 컴퓨터 시스템(1500)의 코어에 통합된다(예를 들어, PC 컴퓨터 시스템으로의 이더넷 인터페이스는 또는 스마트폰 컴퓨터 시스템으로의 셀룰러 네트워크 인터페이스). 이들 네트워크들(1598) 중 임의의 것을 사용하여, 컴퓨터 시스템(1500)은 다른 엔티티들과 통신할 수 있다. 그러한 통신은 단방향성 수신 전용(예를 들어, 브로드캐스트 TV), 단방향성 송신 전용(예를 들어, CANbus 대 특정 CANbus 디바이스들), 또는 예를 들어 로컬 또는 광역 디지털 네트워크들을 사용하는 다른 컴퓨터 시스템들과의 양방향성일 수 있다. 위에서 설명된 바와 같은 네트워크들 및 네트워크 인터페이스들 각각에 대해 특정 프로토콜들 및 프로토콜 스택들이 사용될 수 있다.

전술한 인간 인터페이스 디바이스들, 인간 액세스 가능한 저장 디바이스들, 및 네트워크 인터페이스들은 컴퓨터 시스템(1500)의 코어(1540)에 부착될 수 있다.

코어(1540)는 하나 이상의 중앙 처리 유닛(CPU)(1541), 그래픽 처리 유닛(GPU)(1542), 그래픽 어댑터(1517), 필드 프로그래머블 게이트 영역(FPGA)(1543)의 형식으로 특수화된 프로그래머블 처리 유닛들, 특정 태스크들에 대한 하드웨어 가속기들(1544) 등을 포함할 수 있다. 이들 디바이스는, 판독 전용 메모리(ROM)(1545), 랜덤 액세스 메모리(1546), 내부 비-사용자 액세스 가능 하드 드라이브들, SSD들 및 그와 유사한 것(1547)과 같은 내부 대용량 저장소와 함께, 시스템 버스(1548)를 통해 접속될 수 있다. 일부 컴퓨터 시스템에서, 시스템 버스(1548)는 추가적인 CPU, GPU 등에 의한 확장을 가능하게 하기 위해 하나 이상의 물리적 플러그의 형태로 액세스가능할 수 있다. 주변 디바이스들은 코어의 시스템 버스(1548)에 직접적으로 또는 주변 버스(1551)를 통해 부착될 수 있다. 주변 버스를 위한 아키텍처들은 PCI, USB 등을 포함한다.

CPU들(1541), GPU들(1542), FPGA들(1543), 및 가속기들(1544)은, 조합하여, 전술한 컴퓨터 코드를 구성할 수 있는 특정 명령어들을 실행할 수 있다. 해당 컴퓨터 코드는 ROM(1545) 또는 RAM(1546)에 저장될 수 있다. 과도적인 데이터가 또한 RAM(1546)에 저장될 수 있는 반면, 영구 데이터는, 예를 들어, 내부 대용량 저장소(1547)에 저장될 수 있다. 메모리 디바이스들 중 임의의 것에 대한 고속 저장 및 검색은, 하나 이상의 CPU(1541), GPU(1542), 대용량 저장소(1547), ROM(1545), RAM(1546) 등과 밀접하게 연관될 수 있는, 캐시 메모리의 사용을 통해 가능하게 될 수 있다.

컴퓨터 판독가능 매체는 다양한 컴퓨터 구현 동작들을 수행하기 위한 컴퓨터 코드를 그 위에 가질 수 있다. 매체 및 컴퓨터 코드는 본 개시내용의 목적을 위해 특별히 설계되고 구성된 것들일 수 있거나, 또는 그것들은 컴퓨터 소프트웨어 기술분야의 기술자들에게 잘 알려져 있고 이용가능한 종류의 것일 수 있다.

제한이 아니라 예로서, 아키텍처를 갖는 컴퓨터 시스템(1500), 및 구체적으로 코어(1540)는 프로세서(들)(CPU들, GPU들, FPGA, 가속기들 등을 포함함)가 하나 이상의 유형의(tangible) 컴퓨터 판독가능 매체에 구현된 소프트웨어를 실행하는 결과로서 기능성을 제공할 수 있다. 그러한 컴퓨터 판독가능 매체는 위에 소개된 바와 같은 사용자 액세스 가능한 대용량 저장소뿐만 아니라, 코어 내부 대용량 저장소(1547) 또는 ROM(1545)과 같은 비일시적 속성의 것인 코어(1540)의 특정 저장소와 연관된 매체일 수 있다. 본 개시내용의 다양한 실시예들을 구현하는 소프트웨어는 이러한 디바이스들에 저장되고 코어(1540)에 의해 실행될 수 있다. 컴퓨터 판독가능 매체는 특정 필요에 따라 하나 이상의 메모리 디바이스 또는 칩을 포함할 수 있다. 소프트웨어는 코어(1540) 및 구체적으로 그 내부의 프로세서들(CPU, GPU, FPGA 등을 포함함)로 하여금, RAM(1546)에 저장된 데이터 구조들을 정의하는 것 및 소프트웨어에 의해 정의된 프로세스들에 따라 그러한 데이터 구조들을 수정하는 것을 포함하여, 본 명세서에 설명된 특정 프로세스들 또는 특정 프로세스들의 특정 부분들을 실행하게 야기할 수 있다. 추가로 또는 대안으로서, 컴퓨터 시스템은, 본 명세서에 설명된 특정 프로세스들 또는 특정 프로세스들의 특정 부분들을 실행하기 위해 소프트웨어 대신에 또는 그와 함께 동작할 수 있는, 회로(예를 들어: 가속기(1544))에 하드와이어링되거나 다른 방식으로 구현된 로직의 결과로서 기능성을 제공할 수 있다. 소프트웨어에 대한 참조는, 적절한 경우, 로직을 포함할 수 있고, 그 반대도 가능하다. 컴퓨터 판독가능 매체에 대한 참조는, 적절한 경우, 실행을 위한 소프트웨어를 저장하는 회로(예컨대 집적 회로(IC)), 또는 실행을 위한 로직을 구현하는 회로, 또는 둘 다를 포함할 수 있다. 본 발명은 하드웨어 및 소프트웨어의 임의의 적합한 조합을 포함한다.

본 개시내용이 여러 예시적인 실시예들을 설명하였지만, 본 개시내용의 범위 내에 속하는 변경들, 치환들, 및 다양한 대체 균등물들이 존재한다. 따라서, 본 기술분야의 통상의 기술자들은, 비록 본 명세서에 명시적으로 도시되거나 설명되지는 않았지만, 본 개시내용의 원리들을 구현하고 따라서 그것의 사상 및 범위 내에 있는, 다수의 시스템들 및 방법들을 고안할 수 있을 것이라는 점이 인정될 것이다.

Claims

적어도 하나의 프로세서에 의해 수행되는 비디오 코딩을 위한 방법으로서:
비디오 데이터를 획득하는 단계;
상기 비디오 데이터의 적어도 하나의 네트워크 추상화 계층(NAL) 유닛의 액세스 유닛 구분자 신택스를 결정하는 단계;
상기 액세스 유닛 구분자 신택스가 상기 NAL 유닛의 슬라이스 타입 값을 나타내는지를 결정하는 단계;
상기 NAL 유닛의 액세스 유닛 구분자 신택스가 상기 NAL 유닛의 액세스 유닛 순서 카운트 값 및 비디오 코딩 계층(VCL) 값 중 적어도 하나를 나타내는지를 결정하는 단계; 및
상기 액세스 유닛 구분자 신택스가 상기 슬라이스 타입 값, 상기 VCL 값, 및 상기 액세스 유닛 순서 카운트 값 중 적어도 하나를 나타내는지에 따라, 상기 NAL 유닛의 액세스 유닛 경계 값들을 시그널링하는 단계를 포함하는 방법.
제1항에 있어서,
상기 NAL 유닛의 액세스 유닛 구분자 신택스가 상기 NAL 유닛의 액세스 유닛 순서 카운트 값 및 VCL 값 중 적어도 하나를 나타내는지를 결정하는 단계는 상기 VCL 값 중 적어도 하나가 0, 1, 및 2 중 임의의 것의 값에 설정되는지를 결정하는 단계를 포함하는 방법.
제2항에 있어서,
상기 NAL 유닛의 액세스 경계 값들을 시그널링하는 단계는, 상기 액세스 유닛 구분자가 상기 VCL 값 중 적어도 하나가 0에 설정된 것을 나타낸다고 결정한 것에 기초하여, 후미 픽처 값의 코딩된 슬라이스, 단계별 시간 서브계층 액세스(step-wise temporal sub-layer access, STSA) 픽처 값의 코딩된 슬라이스, 랜덤 액세스 스킵된 선두(random access skipped leading, RASL) 픽처 값의 코딩된 슬라이스, 및 랜덤 액세스 디코딩가능 선두(random access decodable leading, RADL) 픽처 값의 코딩된 슬라이스 중 적어도 하나를 시그널링하는 단계를 포함하는 방법.
제2항에 있어서,
상기 NAL 유닛의 액세스 경계 값들을 시그널링하는 단계는, 상기 액세스 유닛 구분자가 상기 VCL 값 중 적어도 하나가 1에 설정된 것을 나타낸다고 결정한 것에 기초하여, 순간 디코더 참조(instantaneous decoder reference, IDR) 픽처 값의 코딩된 슬라이스, 클린 랜덤 액세스(clean random access, CRA) 픽처 값의 코딩된 슬라이스, 및 점진적 디코딩 참조(gradual decoding reference, GDR) 픽처 값의 코딩된 슬라이스 중 적어도 하나를 시그널링하는 단계를 포함하는 방법.
제2항에 있어서,
상기 NAL 유닛의 액세스 경계 값들을 시그널링하는 단계는, 상기 액세스 유닛 구분자가 상기 VCL 값 중 적어도 하나가 2에 설정된 것을 나타낸다고 결정한 것에 기초하여, 액세스 유닛에서의 코딩된 픽처들의 복수의 슬라이스에 대한 복수의 VCL 값을 시그널링하는 단계를 포함하는 방법.
제1항에 있어서,
상기 NAL 유닛의 액세스 유닛 구분자 신택스가 상기 NAL 유닛의 액세스 유닛 순서 카운트 값 및 VCL 값 중 적어도 하나를 나타내는지를 결정하는 단계는, 상기 NAL 유닛의 액세스 유닛 순서 카운트 값이 액세스 유닛을 식별하는지를 결정하는 단계를 포함하는 방법.
제6항에 있어서,
상기 NAL 유닛의 액세스 유닛 구분자 신택스가 상기 NAL 유닛의 액세스 유닛 순서 카운트 값 및 VCL 값 중 적어도 하나를 나타내는지를 결정하는 단계는, 상기 액세스 유닛 순서 카운트 값이 0 내지 225의 범위 내에 있는지를 결정하는 단계를 포함하는 방법.
제6항에 있어서,
상기 NAL 유닛의 액세스 유닛 구분자 신택스가 상기 NAL 유닛의 액세스 유닛 순서 카운트 값 및 VCL 값 중 적어도 하나를 나타내는지를 결정하는 단계는, 상기 NAL 유닛의 액세스 유닛 순서 카운트 값이 이웃 액세스 유닛들 중에서 상기 액세스 유닛을 식별하는지를 결정하는 단계를 포함하는 방법.
제1항에 있어서,
상기 액세스 유닛 구분자 신택스가 상기 NAL 유닛의 슬라이스 타입 값을 나타내는지를 결정하는 단계는, 상기 슬라이스 타입 값이 0, 1, 및 2 중 임의의 것의 값에 설정되는지를 결정하는 단계를 포함하는 방법.
제9항에 있어서,
상기 액세스 유닛 구분자 신택스가 상기 슬라이스 타입 값을 나타내는지를 결정하는 단계는, 인트라-예측 슬라이스 및 인터-예측 슬라이스 중 적어도 하나의 것의 존재를 결정하는 단계를 추가로 포함하는 방법.
비디오 코딩을 위한 장치로서:
컴퓨터 프로그램 코드를 저장하도록 구성된 적어도 하나의 메모리; 및
상기 컴퓨터 프로그램 코드에 액세스하고 상기 컴퓨터 프로그램 코드에 의해 지시된 바와 같이 동작하도록 구성된 적어도 하나의 프로세서를 포함하고, 상기 컴퓨터 프로그램 코드는:
상기 적어도 하나의 프로세서로 하여금 비디오 데이터를 획득하게 야기하도록 구성된 획득 코드;
상기 적어도 하나의 프로세서로 하여금 상기 비디오 데이터의 적어도 하나의 네트워크 추상화 계층(NAL) 유닛의 액세스 유닛 구분자 신택스를 결정하게 야기하도록 구성된 제1 결정 코드;
상기 적어도 하나의 프로세서로 하여금 상기 액세스 유닛 구분자 신택스가 상기 NAL 유닛의 슬라이스 타입 값을 나타내는지를 결정하게 야기하도록 구성된 제2 결정 코드;
상기 적어도 하나의 프로세서로 하여금, 상기 NAL 유닛의 액세스 유닛 구분자 신택스가 상기 NAL 유닛의 액세스 유닛 순서 카운트 값 및 비디오 코딩 계층(VCL) 값 중 적어도 하나를 나타내는지를 결정하게 야기하도록 구성된 제3 결정 코드; 및
상기 적어도 하나의 프로세서로 하여금, 상기 액세스 유닛 구분자 신택스가 상기 슬라이스 타입 값, 상기 VCL 값, 및 상기 액세스 유닛 순서 카운트 값 중 적어도 하나를 나타내는지에 따라, 상기 NAL 유닛의 액세스 유닛 경계 값들을 시그널링하게 야기하도록 구성된 시그널링 코드를 포함하는 장치.
제11항에 있어서,
상기 제3 결정 코드는, 상기 적어도 하나의 프로세서로 하여금, 상기 VCL 값 중 적어도 하나가 0, 1, 및 2 중 임의의 것의 값에 설정되는지를 결정함으로써, 상기 NAL 유닛의 액세스 유닛 구분자 신택스가 상기 NAL 유닛의 액세스 유닛 순서 카운트 값 및 VCL 값 중 적어도 하나를 나타내는지를 결정하는 것을 구현하게 야기하도록 추가로 구성된 장치.
제12항에 있어서,
상기 시그널링 코드는, 상기 적어도 하나의 프로세서로 하여금, 상기 액세스 유닛 구분자가 상기 VCL 값 중 적어도 하나가 0에 설정된 것을 나타낸다고 결정한 것에 기초하여, 후미 픽처 값의 코딩된 슬라이스, 단계별 시간 서브계층 액세스(step-wise temporal sub-layer access, STSA) 픽처 값의 코딩된 슬라이스, 랜덤 액세스 스킵된 선두(random access skipped leading, RASL) 픽처 값의 코딩된 슬라이스, 및 랜덤 액세스 디코딩가능 선두(random access decodable leading, RADL) 픽처 값의 코딩된 슬라이스 중 적어도 하나를 시그널링함으로써, 상기 NAL 유닛의 액세스 경계 값들의 시그널링을 구현하게 야기하도록 추가로 구성된 장치.
제12항에 있어서,
상기 시그널링 코드는, 상기 적어도 하나의 프로세서로 하여금, 상기 액세스 유닛 구분자가 상기 VCL 값 중 적어도 하나가 1에 설정된 것을 나타낸다고 결정한 것에 기초하여, 순간 디코더 참조(instantaneous decoder reference, IDR) 픽처 값의 코딩된 슬라이스, 클린 랜덤 액세스(clean random access, CRA) 픽처 값의 코딩된 슬라이스, 및 점진적 디코딩 참조(gradual decoding reference, GDR) 픽처 값의 코딩된 슬라이스 중 적어도 하나를 시그널링함으로써, 상기 NAL 유닛의 액세스 경계 값들의 시그널링을 구현하게 야기하도록 추가로 구성된 장치.
제12항에 있어서,
상기 시그널링 코드는, 상기 적어도 하나의 프로세서로 하여금, 상기 액세스 유닛 구분자가 상기 VCL 값 중 적어도 하나가 2에 설정된 것을 나타낸다고 결정한 것에 기초하여, 액세스 유닛에서의 코딩된 픽처들의 복수의 슬라이스에 대해 복수의 VCL 값을 시그널링함으로써, 상기 NAL 유닛의 액세스 경계 값들의 시그널링을 구현하게 야기하도록 추가로 구성된 장치.
제11항에 있어서,
상기 제3 결정 코드는, 상기 적어도 하나의 프로세서로 하여금, 상기 NAL 유닛의 액세스 유닛 순서 카운트 값이 액세스 유닛을 식별하는지를 결정함으로써, 상기 NAL 유닛의 액세스 유닛 구분자 신택스가 상기 NAL 유닛의 액세스 유닛 순서 카운트 값 및 VCL 값 중 적어도 하나를 나타내는지를 결정하는 것을 구현하게 야기하도록 추가로 구성된 장치.
제16항에 있어서,
상기 제3 결정 코드는, 상기 적어도 하나의 프로세서로 하여금, 상기 액세스 유닛 순서 카운트 값이 0 내지 225의 범위 내에 있는지를 결정함으로써, 상기 NAL 유닛의 액세스 유닛 구분자 신택스가 상기 NAL 유닛의 액세스 유닛 순서 카운트 값 및 VCL 값 중 적어도 하나를 나타내는지를 결정하는 것을 구현하게 야기하도록 추가로 구성된 장치.
제16항에 있어서,
상기 제3 결정 코드는, 상기 적어도 하나의 프로세스로 하여금, 상기 NAL 유닛의 액세스 유닛 순서 카운트 값이 이웃 액세스 유닛들 중에서 상기 액세스 유닛을 식별하는지를 결정함으로써, 상기 NAL 유닛의 액세스 유닛 구분자 신택스가 상기 NAL 유닛의 액세스 유닛 순서 카운트 값 및 VCL 값 중 적어도 하나를 나타내는지를 결정하는 것을 구현하게 야기하도록 추가로 구성된 장치.
제11항에 있어서,
상기 제2 결정 코드는, 상기 적어도 하나의 프로세서로 하여금, 상기 슬라이스 타입 값이 0, 1, 및 2 중 임의의 것의 값에 설정되는지를 결정함으로써, 상기 액세스 유닛 구분자 신택스가 상기 NAL 유닛의 슬라이스 타입 값을 나타내는지를 결정하게 야기하도록 추가로 구성된 장치.
컴퓨터로 하여금 프로세스를 실행하게 야기하는 프로그램을 저장한 비일시적 컴퓨터 판독가능 매체로서, 상기 프로세스는:
비디오 데이터를 획득하는 것;
상기 비디오 데이터의 적어도 하나의 네트워크 추상화 계층(NAL) 유닛의 액세스 유닛 구분자 신택스를 결정하는 것;
상기 액세스 유닛 구분자 신택스가 상기 NAL 유닛의 슬라이스 타입 값을 나타내는지를 결정하는 것;
상기 NAL 유닛의 액세스 유닛 구분자 신택스가 상기 NAL 유닛의 액세스 유닛 순서 카운트 값 및 비디오 코딩 계층(VCL) 값 중 적어도 하나를 나타내는지를 결정하는 것; 및
상기 액세스 유닛 구분자 신택스가 상기 슬라이스 타입 값, 상기 VCL 값, 및 상기 액세스 유닛 순서 카운트 값 중 적어도 하나를 나타내는지에 따라, 상기 NAL 유닛의 액세스 유닛 경계 값들을 시그널링하는 것을 포함하는 비일시적 컴퓨터 판독가능 매체.