KR20210114596A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20210114596A
KR20210114596A KR1020200029705A KR20200029705A KR20210114596A KR 20210114596 A KR20210114596 A KR 20210114596A KR 1020200029705 A KR1020200029705 A KR 1020200029705A KR 20200029705 A KR20200029705 A KR 20200029705A KR 20210114596 A KR20210114596 A KR 20210114596A
Authority
KR
South Korea
Prior art keywords
pad
driving
driving pad
signal
adhesive film
Prior art date
Application number
KR1020200029705A
Other languages
English (en)
Inventor
장주녕
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200029705A priority Critical patent/KR20210114596A/ko
Priority to US17/109,382 priority patent/US11824034B2/en
Publication of KR20210114596A publication Critical patent/KR20210114596A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29457—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0233—Deformable particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 표시장치는 제1 신호패드 및 제2 신호패드를 포함하는 표시패널, 제1 및 제2 신호패드들에 중첩하는 회로기판, 및 제1 및 제2 신호패드들에 중첩하고 회로기판 및 표시패널 사이에 배치된 접착필름을 포함하고, 접착필름은 베이스수지 및 베이스수지 내에 분산된 복수의 도전볼들을 포함하며, 회로기판은 접착필름 방향으로 돌출되고, 제1 방향으로 나열된 제1 구동패드 및 제2 구동패드를 포함하고, 제1 구동패드는 제1 신호패드에 중첩하고, 제2 구동패드는 제2 신호패드에 중첩하고, 표시장치는 하기 수학식 1을 만족한다.
[수학식 1]
Figure pat00005

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 보다 상세하게는 접착 필름 및 이를 포함하는 표시장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다.
표시장치는 영상을 표시하는 표시패널을 포함한다. 표시패널은, 복수 개의 게이트 라인들, 복수 개의 데이터라인들, 복수 개의 게이트 라인들과 복수 개의 데이터라인들에 연결된 복수 개의 화소들을 포함한다. 표시패널은 게이트 라인들 또는 데이터라인들에 영상 표시에 필요한 전기적 신호를 제공하는 전자부품과 연결될 수 있다.
한편, 전자 부품은 이방성 도전 필름(Anisotropic conductive film) 또는 초음파(ultrasonography) 방식을 이용하여 표시패널에 실장될 수 있다.
본 발명의 일 목적은 신뢰성이 향상된 표시장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 표시장치는 표시영역 및 비표시영역을 포함하고, 상기 비표시영역에 제1 방향으로 나열된 제1 신호패드 및 제2 신호패드를 포함하는 표시패널; 상기 표시패널 상에 배치되고, 상기 제1 및 제2 신호패드들에 중첩하는 회로기판; 및 상기 제1 및 제2 신호패드들에 중첩하고 상기 회로기판 및 상기 표시패널 사이에 배치된 접착필름; 을 포함하고, 상기 접착필름은 베이스수지 및 상기 베이스수지 내에 분산된 복수의 도전볼들을 포함하고, 상기 회로기판은 상기 접착필름 방향으로 돌출되고, 상기 제1 방향으로 나열된 제1 구동패드 및 제2 구동패드를 포함하고, 상기 제1 구동패드는 상기 제1 신호패드에 중첩하고, 상기 제2 구동패드는 상기 제2 신호패드에 중첩하고, 하기 수학식 1을 만족한다.
[수학식 1]
Figure pat00001
상기 수학식 1에서, B는 상기 제1 구동패드의 두께이고, T는 상기 회로기판 및 상기 표시패널이 접착되기 전 접착필름의 두께이고, G는 상기 제1 신호패드 및 상기 제1 구동 패드 사이의 간격이고, S는 상기 제1 구동패드 및 상기 제2 구동패드 사이의 간격이고, W는 상기 제1 구동패드의 상기 제1 방향 상에서 폭이다.
일 실시예에서, 상기 제1 구동패드 및 상기 제2 구동패드 사이에는 상기 베이스수지가 배치될 수 있다.
일 실시예에서, 상기 접착필름은 상기 제1 구동패드와 중첩하는 제1 영역, 상기 제2 구동패드와 중첩하는 제2 영역, 및 상기 제1 영역과 상기 제2 영역 사이로 정의되는 제3 영역을 포함하고, 상기 복수의 도전볼들은 상기 제1 영역에 배치된 제1 도전볼, 상기 제2 영역에 배치된 제2 도전볼, 및 상기 제3 영역에 배치된 제3 도전볼을 포함하고, 상기 제1 내지 제3 도전볼의 부피는 모두 동일할 수 있다.
일 실시예에서, 상기 제3 도전볼의 직경은 상기 T의 0.5배 이상 1배 이하일 수 있다.
일 실시예에서, 상기 표시패널은 상기 제1 방향 및 상기 제1 방향과 교차하는 제2 방향이 이루는 평면과 나란하고, 상기 제1 방향 및 상기 제2 방향과 교차하는 제3 방향 상에서, 상기 제1 도전볼 및 상기 제2 도전볼의 길이는 상기 제1 신호패드 및 상기 제1 구동패드 사이의 간격과 동일 할 수 있다.
일 실시예에서, 상기 제3 도전볼의 직경은 상기 제1 신호패드 및 상기 제1 구동패드 사이의 간격보다 클 수 있다.
일 실시예에서, 상기 제1 구동패드의 두께는 상기 제3 도전볼의 직경보다 작을 수 있다.
일 실시예에서, 상기 제1 도전볼은 상기 제1 신호패드 및 상기 제1 구동패드에 동시에 접촉하고, 상기 제2 도전볼은 상기 제2 신호패드 및 상기 제2 구동패드에 동시에 접촉할 수 있다.
일 실시예에서, 상기 복수의 도전볼들의 직경 변화량을 (상기 제3 도전볼의 직경-상기 제1 도전볼의 직경)/상기 제3 도전볼의 직경 x 100(%)으로 정의할 때, 상기 복수의 도전볼들의 직경 변화량은 25% 이하일 수 있다.
일 실시예에서, 상기 복수의 도전볼들은 상기 제1 방향으로 나열될 수 있다.
일 실시예에서, 상기 표시패널은 상기 표시영역에 중첩하는 제1 화소 및 제2 화소를 포함하고, 상기 제1 및 제2 신호패드 각각은 상기 제1 및 제2 화소 각각에 전기적 신호를 전달할 수 있다.
일 실시예에서, 상기 회로기판은 구동칩일 수 있다.
일 실시예에서, 상기 회로기판은 연성회로기판일 수 있다.
일 실시예에서, 상기 제1 신호패드 및 상기 제2 신호패드의 형상은 동일하고, 상기 제1 구동패드 및 상기 제2 구동패드의 형상은 동일할 수 있다.
일 실시예에서, 상기 베이스수지는 열경화수지 또는 광경화수지를 포함할 수 있다.
일 실시예에서, 상기 복수의 도전볼들은 금속, 금속산화물, 또는 금속질화물을 포함할 수 있다.
일 실시예에서, 상기 복수의 도전볼들이 단층으로 배열될 수 있다.
본 발명의 일 실시예에 따른 표시장치는 표시영역 및 비표시영역을 포함하고, 상기 비표시영역에 제1 방향으로 나열된 제1 신호패드 및 제2 신호패드를 포함하는 표시패널; 상기 표시패널 상에 배치되고, 상기 제1 및 제2 신호패드들에 중첩하는 회로기판; 및 상기 제1 및 제2 신호패드들에 중첩하고 상기 회로기판 및 상기 표시패널 사이에 배치된 접착필름; 을 포함하고, 상기 접착필름은 베이스수지 및 상기 베이스수지 내에 분산된 복수의 도전볼들을 포함하고, 상기 회로기판은 상기 접착필름 방향으로 돌출되고, 상기 제1 방향으로 나열된 제1 구동패드 및 제2 구동패드를 포함하며, 상기 제1 구동패드는 상기 제1 신호패드에 중첩하고, 상기 제2 구동패드는 상기 제2 신호패드에 중첩하고, 상기 접착필름은, 상기 제1 구동패드와 중첩하는 제1 영역; 상기 제2 구동패드와 중첩하는 제2 영역; 및 상기 제1 영역 및 상기 제2 영역 사이에 정의된 제3 영역을 포함하고, 상기 제1 내지 제3 영역 각각에 배치된 복수의 도전볼들의 직경 변화량은 25% 이하이고, 상기 제1 구동패드 및 상기 제2 구동패드 사이에는 상기 베이스수지가 배치될 수 있다.
일 실시예에서, 상기 복수의 도전볼들은 단층으로 배열될 수 있다.
일 실시예에서, 상기 제1 영역에 배치된 복수의 도전볼들 각각은 상기 제1 신호패드 및 상기 제1 구동패드 각각에 접촉할 수 있다.
본 발명의 일 실시예에 따른 표시장치는 신뢰성이 향상될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시장치의 분해 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시모듈의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 4는 도 3에 도시된 일 실시예에 따른 화소의 등가 회로도이다.
도 5는 본 발명의 일 실시예에 따른 표시장치의 분해 사시도이다.
도 6은 도 5에 도시된 I-I'를 따라 절단한 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 접착필름의 사시도이다.
도 7b는 본 발명의 일 실시예에 따른 접착필름의 단면도이다.
도 8a는 본 발명의 일 실시예에 따른 접착필름의 사시도이다.
도 8b는 본 발명의 일 실시예에 따른 접착필름의 단면도이다.
도 9a는 본 발명의 일 실시예에 따른 접착필름의 평면도이다.
도 9b는 본 발명의 일 실시예에 따른 접착필름의 평면도이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 일 실시예에 따른 표시장치(DD)의 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 표시장치(DD)의 분해 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시모듈(DM)의 단면도이다. 도 3은 본 발명의 실시예에 따른 표시패널(DP)의 평면도이다.
본 명세서에서, 핸드폰 단말기에 적용될 수 있는 표시장치(DD)를 예시적으로 도시하였다. 도시하지 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 표시장치(DD)과 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 태블릿, 자동차 내비게이션, 게임기, 스마트 워치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 1a를 참조하면, 표시장치(DD)는 표시면(DD-IS)을 통해 이미지(IM)를 표시할 수 있다. 도 1a를 통해 이미지(IM)의 일 예로 아이콘 이미지들이 도시되었다. 표시면(DD-IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행한다. 표시면(DD-IS)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 본 명세서 내에서 “평면상에서 보았을 때 또는 평면상에서”의 의미는 제3 방향(DR3)에서 바라보는 경우를 의미할 수 있다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향, 예를 들어 반대 반향으로 변환될 수 있다.
또한, 표시면(DD-IS)은 이미지(IM)가 표시되는 표시 영역(DD-DA) 및 표시 영역(DD-DA)에 인접한 비표시 영역(DD-NDA)을 포함한다. 비표시 영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 다만, 이에 한정되지 않으며, 비표시 영역(DD-NDA)은 표시 영역(DD-DA)의 어느 일 측에 인접하거나 생략될 수 있다.
도 1b를 참조하면, 표시장치(DD)는 윈도우(WM), 표시모듈(DM), 및 하우징(BC)을 포함할 수 있다. 하우징(BC)은 표시모듈(DM)을 수용하며, 윈도우(WM)와 결합될 수 있다.
윈도우(WM)는 표시모듈(DM) 상부에 배치되고, 표시모듈(DM)로부터 제공되는 영상을 외부로 투과시킬 수 있다. 윈도우(WM)는 투과 영역(TA) 및 비투과 영역(NTA)을 포함한다. 투과 영역(TA)은 표시 영역(DD-DA)에 중첩하며, 표시 영역(DD-DA)에 대응하는 형상을 가질 수 있다. 표시장치(DD)의 표시 영역(DD-DA)에 표시되는 이미지(IM)는 윈도우(WM)의 투과 영역(TA)을 통해 외부에서 시인될 수 있다.
비투과 영역(NTA)은 비표시 영역(DD-NDA)에 중첩하며, 비표시 영역(DD-NDA)에 대응하는 형상을 가질 수 있다. 비투과 영역(NTA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 비투과 영역(NTA)은 생략될 수도 있다.
윈도우(WM)는 유리, 사파이어, 또는 플라스틱 등으로 구성될 수 있다. 또한, 윈도우(WM)가 단일층으로 도시되었지만, 윈도우(WM)는 복수 개의 층들을 포함할 수 있다. 윈도우(WM)는 베이스 층 및 비투과 영역(NTA)에 중첩하며 베이스 층 배면에 배치된 적어도 하나의 인쇄층을 포함할 수 있다. 인쇄층은 소정의 컬러를 가질 수 있다. 일 예로, 인쇄층은 블랙 색상으로 제공되거나, 블랙 색상 외의 다른 컬러로 제공될 수 있다.
표시모듈(DM)은 윈도우(WM) 및 하우징(BC) 사이에 배치된다.
도 2를 참조하면, 표시모듈(DM)은 표시패널(DP) 및 입력 감지층(ISL)을 포함할 수 있다. 표시패널(DP)은 영상을 생성하며, 생성된 영상을 윈도우(WM)로 전달할 수 있다.
본 발명의 실시예에 따르면, 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 그 종류가 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
이하에서, 본 발명의 표시패널(DP)은 유기발광 표시패널인 것으로 설명된다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 실시예에 따라 다양한 표시패널이 본 발명에 적용될 수 있다.
표시패널(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED) 및 박막 봉지층(TFE)을 포함한다. 별도로 도시되지 않았으나, 표시패널(DP)은 굴절률 조절층 등과 같은 기능성층들을 더 포함할 수 있다.
베이스층(BL)은 합성수지 기판 또는 유리기판을 포함할 수 있다. 그밖에 베이스층(BL)은 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로 소자층(DP-CL)은 적어도 하나의 중간 절연층과 회로 소자를 포함한다. 중간 절연층은 적어도 하나의 중간 무기막과 적어도 하나의 중간 유기막을 포함한다. 상기 회로 소자는 신호 라인들, 화소의 구동 회로 등을 포함한다.
표시 소자층(DP-OLED)은 복수 개의 유기발광 다이오드들을 포함한다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기막을 더 포함할 수 있다. 다른 실시예에 따르면, 표시패널이 액정 표시패널로 제공될 경우, 표시 소자층은 액정층으로 제공될 수 있다.
박막 봉지층(TFE)은 표시 소자층(DP-OLED)을 밀봉한다. 박막 봉지층(TFE)은 적어도 하나의 절연층을 포함한다. 본 발명의 일 실시예에 따른 박막 봉지층(TFE)은 적어도 하나의 무기막(이하, 봉지 무기막)을 포함할 수 있다. 본 발명의 일 실시예에 따른 박막 봉지층(TFE)은 적어도 하나의 유기막(이하, 봉지 유기막) 및 적어도 하나의 봉지 무기막을 포함할 수 있다.
입력 감지층(ISL)은 윈도우(WM)와 표시패널(DP) 사이에 배치될 수 있다. 입력 감지층(ISL)은 외부에서 인가되는 입력을 감지한다. 외부에서 인가되는 입력은 다양한 형태로 제공될 수 있다. 예를 들어, 외부 입력은 사용자 신체의 일부, 스타일러스 펜, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 또한, 사용자의 손 등 신체의 일부가 접촉하는 입력은 물론, 근접하거나 인접하는 공간 터치(예를 들어, 호버링)도 입력의 일 형태일 수 있다.
입력 감지층(ISL)은 표시패널(DP) 상에 직접 배치될 수 있다. 본 명세서에서 "A 구성이 B 구성 상에 직접 배치된다"는 것은 A 구성과 B 구성 사이에 접착층이 배치되지 않는 것을 의미한다. 본 실시예에서 입력 감지층(ISL)은 표시패널(DP)과 연속공정에 의해 제조될 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 입력 감지층(ISL)은 개별 패널로 제공되어, 접착층을 통해 표시패널(DP)과 결합될 수 있다. 다른 예로, 입력 감지층(ISL)은 생략될 수 있다.
입력감지층(ISL)은 제1 도전층(IS-CL1), 제1 절연층(IS-IL1), 제2 도전층(IS-CL2), 및 제2 절연층(IS-IL2)을 포함할 수 있다. 제1 도전층(IS-CL1)의 하부에는 추가로 절연층이 배치될 수 있다.
제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 각각은 무기물 또는 유기물 또는 복합재료를 포함할 수 있다. 예를 들어, 무기물은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드 등을 포함할 수 있다.
예를 들어 유기물은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 등을 포함할 수 있다.
도 3을 참조하면, 표시패널(DP)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)을 포함한다. 표시패널(DP)의 표시 영역(DP-DA)은 도 1a에 도시된 표시 영역(DD-DA) 또는 도 1b에 도시된 투과 영역(TA)에 대응하며, 비표시 영역(DP-NDA)은 도 1a에 도시된 비표시 영역(DD-NDA) 또는 도 1b에 도시된 비투과 영역(NTA)에 대응한다.
표시패널(DP)은 구동회로(GDC), 복수 개의 신호라인들(SGL), 복수 개의 신호 패드들(DP-PD), 및 복수 개의 화소들(PX, 이하 화소들)을 포함할 수 있다. 화소들(PX)은 표시 영역(DP-DA)에 배치된다. 화소들(PX) 각각은 유기발광 다이오드와 그에 연결된 화소 구동회로를 포함한다. 구동회로(GDC), 신호라인들(SGL), 신호 패드들(DP-PD), 및 화소 구동회로는 도 2에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.
구동회로(GDC)는 복수 개의 게이트 라인들(GL)에 게이트 신호들을 순차적으로 출력한다.　구동회로(GDC)는 화소들(PX)에 또 다른 제어 신호를 더 출력할 수 있다. 구동회로(GDC)는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
신호 라인들(SGL)은 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호라인(CSL)을 포함한다. 게이트 라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호라인(CSL)은 주사 구동회로에 제어신호들을 제공할 수 있다.
신호 라인들(SGL)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 중첩한다. 신호 라인들(SGL) 각각은 패드부 및 라인부를 포함할 수 있다. 라인부는 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 중첩한다.
신호 패드들(DP-PD)은 라인부의 말단에 연결된다. 비표시 영역(DP-NDA) 중 신호 패드들(DP-PD)이 배치된 영역은 패드부(PDD)로 정의될 수 있다.
도 3에는 표시패널(DP) 상에 배치된 회로기판(PB)도 함께 도시하였다. 회로기판(PB)은 비표시 영역(DP-NDA)에 중첩하게 회로기판(PB) 상에 배치될 수 있다. 구체적으로, 회로기판(PB)은 패드부(PDD)에 중첩하게 배치될 수 있다.
회로기판(PB)은 실시예에 따라 연성회로기판 또는 구동칩일 수 있다. 회로기판(PB)은 전기적 신호를 표시패널(DP)의 회로 소자층(DP-CL)에 전달할 수 있다. 예를 들어, 전기적 신호는 외부로부터 전달받은 신호이거나 회로기판(PB)에서 생성한 신호일 수 있다. 전기적 신호는 표시패널(DP)의 동작에 필요한 구동 신호일 수 있다.
회로기판(PB)은 표시모듈(DM)에 전기적으로 연결된다. 도 3에 도시된 바에 따르면, 회로기판(PB)이 표시패널(DP)에 연결된 것으로 되시되었으나, 회로기판(PB)은 입력 감지 유닛(ISU)에 전기적으로 연결될 수 있다.
본 발명에서, 회로기판(PB)은 접착 필름을 통해 표시모듈(DM)에 전기적으로 연결될 수 있다. 접착 필름은 이방성 도전 필름(Anisotropic Conductive Film, 이하: ACF)일 수 있다.
도 4는 도 3에 도시된 일 실시예에 따른 화소(PX)의 등가 회로도이다. 도 4에는 복수의 데이터 라인들(DL1~DLm) 중 k번째 데이터 라인(DLk)에 연결된 i번째 화소(PXi)를 예시적으로 도시하였다. i번째 화소(PXi)는 i번째 주사 라인(SLi)에 인가된 i번째 주사 신호(Si)에 응답하여 활성화된다.
i번째 화소(PXi)는 발광소자(OLED)를 제어하는 화소 구동회로를 포함할 수 있다. 화소 구동회로는 7개의 박막 트랜지스터들(T1~T7) 및 하나의 커패시터(Cst)를 포함할 수 있다. 다만, 7개의 박막 트랜지스터들(T1~T7) 및 하나의 커패시터(Cst)를 포함하는 화소 구동회로를 예시적으로 도시한 것이고, 화소 구동회로는 다양하게 변형될 수 있다.
구동 트랜지스터는 발광소자(OLED)에 공급되는 구동전류를 제어할 수 있다. 제2 트랜지스터(T2)의 출력전극은 발광소자(OLED)와 전기적으로 연결된다. 제2 트랜지스터(T2)의 출력전극은 제6 트랜지스터(T6)를 경유하여 연결될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 출력전극과 발광소자(OLED)의 애노드전극인 제1 전극(EL1, 도 3b) 사이에 접속된다. 그리고, 제6 트랜지스터(T6)의 제어 전극은 i번째 발광제어 라인(ELi)에 접속된다.
제어 트랜지스터의 제어 전극은 제어 신호를 수신할 수 있다. i번째 화소(PXi)에 인가되는 제어 신호는 i-1번째 주사 신호(Si-1), i번째 주사 신호(Si), i+1번째 주사 신호(Si+1), 데이터 신호(Dk), 및 i번째 발광 제어 신호(Ei)를 포함할 수 있다. 본 발명의 실시예에서 제어 트랜지스터는 제1 트랜지스터(T1) 및 제3 내지 제7 트랜지스터들(T3~T7)을 포함할 수 있다.
제1 트랜지스터(T1)는 k번째 데이터 라인(DLk)에 접속된 감지전극, i번째 주사 라인(GLi)에 접속된 제어 전극, 및 제2 트랜지스터(T2)의 출력전극에 접속된 출력전극을 포함할 수 있다. 제1 트랜지스터(T1)는 i번째 주사 라인(GLi)에 인가된 주사 신호(Si, 이하 i번째 주사 신호)에 의해 턴-온되고, k번째 데이터 라인(DLk)에 인가된 데이터 신호(Dk)를 스토리지 커패시터(Cst)에 제공할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시장치(DD)의 분해 사시도이다. 도 6은 도 5에 도시된 I-I'를 따라 절단한 단면도이다.
도 5에는 표시패널(DP)의 일부인 베이스층(BL, 도 2 참조) 및 패드부(DPP, 도 3)를 확대하여 도시하였다. 표시장치(DD)는 표시패널(DP) 및 회로기판(PB) 사이에 배치된 접착필름(AF)을 포함한다. 접착필름(AF)은 표시패널(DP) 및 회로기판(DB)에 각각 접촉할 수 있다.
본 발명에 따르면, 접착필름(AF)은 전도성 접착 수지일 수 있다. 구체적으로, 접착필름(AF)은 이방성 도전 필름(Anisotropic Conductive Film, ACF)일 수 있다. 접착필름(AF)은 표시패널(DP)의 패드부(PDD)에 회로기판(PB)을 접착시킬 수 있다. 구체적으로, 접착필름(AF)은 패드부(PDD)의 신호패드들(DP-PD)과 회로기판(PB)의 구동패드들(PB-PD)을 전기적으로 연결할 수 있다. 회로기판(PB)에서 전달되는 전기적 신호는 접착필름(AF)을 통해 패드부(PDD)로 전달될 수 있다.
도 5에 도시된 I-I'는 구동패드들(PB-PD) 및 신호패드들(DP-PD)이 접착필름(AF)을 통해서 접착되는 부분의 절단선이다. 도 6에서는 도 5에 도시된 I-I' 절단선에 대응하여, 신호패드들(DP-PD) 중 제1 신호패드(DP-PDa) 및 제2 신호패드(DP-PDb), 구동패드들(PB-PD) 중 제1 구동패드(PB-PDa) 및 제2 구동패드(PB-PDb)를 도시하였다.
제1 신호패드(DP-PDa) 및 제2 신호패드(DP-PDb)는 표시패널(DP)의 베이스층(BL, 도 2 참조) 상에 배치되고, 절연층(IL)에 정의된 컨택홀에 배치될 수 있다. 절연층(IL)은 회로 소자층(DP-PD, 도 2 참조)에서 설명된 절연층들 중 어느 하나일 수 있다. 다만, 이에 한정되지 않으며 절연층(IL)은 생략될 수도 있으며, 베이스층(BL) 및 절연층(IL) 사이에 회로 소자층(DP-CL)에 포함된 구성들이 더 추가될 수 있다.
제1 신호패드(DP-PDa) 및 제2 신호패드(DP-PDb)는 제1 방향(DR1) 상에서 이격되어 배치되고, 서로 동일한 형상을 가질 수 있다.
제1 구동패드(PB-PDa) 및 제2 구동패드(PB-PDb)는 회로기판(PB)의 하면에서 표시패널(DP) 방향으로 돌출된 형상을 가질 수 있다. 제1 구동패드(PB-PDa) 및 제2 구동패드(PB-PDb)는 제1 방향(DR1) 상에서 이격되어 배치되고, 서로 동일한 형상을 가질 수 있다.
제3 방향(DR3) 상에서, 제1 신호패드(DP-PDa) 및 제1 구동패드(PB-PDa)는 중첩하고, 제2 신호패드(DP-PDb) 및 제2 구동패드(PB-PDb)는 중첩한다.
접착필름(AF)은 회로기판(PB) 및 표시패널(DP)의 사이에 배치된다. 접착필름(AF)은 복수의 도전볼(CB) 및 베이스수지(AF-BS)를 포함할 수 있다. 복수의 도전볼들(CB1, CB2, CB3)은 베이스 수지(AF-BS) 내에 제1 방향 상으로 이격되어 배치될 수 있다. 본 발명에서, 복수의 도전볼들(CB1, CB2, CB3)은 단층으로 배치될 수 있다.
복수의 도전볼들(CB1, CB2, CB3)은 구형의 폴리머에 니켈, 코발트, 금, 은, 구리 같은 금속층이 코팅되어 있는 도전체일 수 있다. 또는 복수의 도전볼들(CB1, CB2, CB3)은 금속, 금속산화물, 또는 금속질화물을 포함하는 무기물일 수 있다.
베이스수지(AF-BS)는 제3 방향(DR3) 상에서 제1 신호패드(DP-PDa) 및 제1 구동패드(PB-PDa)와 중첩하는 제1 영역(R1), 제2 신호패드(DP-PDb) 및 제2 구동패드(PB-PDb)와 중첩하는 제2 영역(R2), 및 제1 영역(R1)과 제2 영역(R2)사이로 정의된 제3 영역(R3)을 포함할 수 있다. 제3 영역(R3)에는 신호패드(DP-PD) 또는 구동패드(PB-PD)가 배치되지 않을 수 있다.
복수의 도전볼들(CB1, CB2, CB3)은 제1 영역(R1)에 배치된 제1 도전볼(CB1), 제2 영역(R2)에 배치된 제2 도전볼(CB2), 및 제3 영역(R3)에 배치된 제3 도전볼(CB3)을 포함할 수 있다.
제1 도전볼(CB1)은 제1 신호패드(DP-PDa) 및 제1 구동패드(PB-PDa)와 접촉할 수 있다. 제1 도전볼(CB1)은 제1 신호패드(DP-PDa)의 상면 및 제1 구동패드(PB-PDa)의 하면에 의해 고정된다. 제1 도전볼(CB1)의 직경인 제1 직경(D1)은 제3 방향(DR3) 상에서 제1 신호패드(DP-PDa) 및 제1 구동패드(PB-PDa) 사이의 간격과 동일할 수 있다. 제1 신호패드(DP-PDa)는 제1 도전볼(CB1)을 통해 제1 구동패드(PB-PDa)와 통전될 수 있다. 한편, 본 명세서에서 "직경"은 구체 또는 원형체의 지름을 의미할 수 있으며, 타원체의 "직경"은 타원체의 단축 지름을 의미하는 것일 수 있다. 또한, "반지름"은 원형체 또는 타원체의 "직경"의 절반을 의미하는 것일 수 있다.
예를 들어, 제1 도전볼(CB1)의 제1 직경(D1)은 제1 도전볼(CB1)의 제3 방향(DR3)에서의 길이일 수 있다.
제2 도전볼(CB2)은 제2 신호패드(DP-PDb) 및 제2 구동패드(PB-PDb)와 접촉할 수 있다. 제2 도전볼(CB2)은 제2 신호패드(DP-PDb)의 상면 및 제2 구동패드(PB-PDb)의 하면에 의해 고정된다. 제2 도전볼(CB2)의 직경인 제2 직경(D2)은 제3 방향(DR3) 상에서 제2 신호패드(DP-PDb) 및 제2 구동패드(PB-PDb) 사이의 간격일 수 있다. 제2 신호패드(DP-PDb)는 제2 도전볼(CB2)을 통해 제2 구동패드(PB-PDb)와 통전될 수 있다.
제3 도전볼(CB3)은 절연층(IL) 및 회로기판(PB)의 하면 사이에 배치될 수 있다. 제1 구동패드(PB-PDa) 및 제2 구동패드(PB-PDb) 사이에는 베이스수지(AF-BS)가 배치될 수 있다. 제3 도전볼(CB3)은 제1 방향(DR1) 상에서 제1 구동패드(PB-PDa) 및 제2 구동패드(PB-PDb)와 중첩하지 않을 수 있다.
다만, 제조과정에서 접착필름(AF)이 표시패널(DP) 및 회로기판(PB) 사이에서 압착된 후 경화되는 점을 고려하면, 접착필름(AF) 압착 시 복수의 도전볼들(CB1, CB2, CB3)은 베이스수지(AF-BS)를 따라 어느 정도 유동할 수 있다. 따라서 소정의 유동성은 무시될 수 있으며, 구체적으로, 제3 도전볼(CB3)의 직경인 제3 직경(D3)의 중심이 제1 방향(DR1) 상에서 제1 구동패드(PB-PDa) 및 제2 구동패드(PB-PDb)와 중첩하지 않는다면 제3 도전볼(CB3)은 제1 방향(DR1) 상에서 제1 구동패드(PB-PDa) 및 제2 구동패드(PB-PDb)와 중첩하지 않는 것으로 이해되어야 한다.
일 실시예에서, 제1 내지 제3 도전볼(CB1, CB2, CB3)의 부피는 모두 동일하고, 제1 직경(D1) 및 제2 직경(D2)은 제3 직경(D3)보다 작을 수 있다.
접착필름(AF)의 신뢰성을 향상시키기 위해서, 본 발명의 표시장치(DD)는 하기 수학식 1을 만족할 수 있다. 수학식 1을 만족하는 표시장치(DD)는 베이스 수지(AF-BS)을 통해 제1 구동패드(PB-PDa) 및 제2 구동패드(PB-PDb) 사이에 충전되어 접착필름(AF) 및 회로기판(PB)의 접착력이 향상되고, 별도의 충전공정이 불필요하여 공정의 시간 및 비용을 감소시킬 수 있다.
[수학식 1]
Figure pat00002
이하, 수학식 1과 도 7a, 7b, 8a, 및 8b를 함께 참조하여 본 발명의 일 실시예에 따른 접착필름에 대해 설명한다.
도 7a는 본 발명의 일 실시예에 따른 본딩 전 접착필름(AF0)의 사시도이다. 도 7b는 본 발명의 일 실시예에 따른 본딩 전 접착필름(AF0)의 단면도이다. 도 8a는 본 발명의 일 실시예에 따른 본딩 후 접착필름(AF)의 사시도이다. 도 8b는 본 발명의 일 실시예에 따른 본딩 후 접착필름(AF)의 단면도이다.
도 7a 및 도 7b는 표시패널(DP) 및 회로기판(PB) 사이에 배치되어 압착되기 전의 접착필름(AF0, 이하 초기접착필름)을 도시한 것이며, 초기접착필름(AF0) 상에 배치된 제1 및 제2 구동패드(PB-PDa, PB-PDb)를 함께 도시하였다.
도 7a를 참조하면, 압착되기 전의 초기접착필름(AF0)의 두께는 T로 표시하였다. 구동패드들(PB-PDa, PB-PDb) 각각의 두께는 B로, 폭은 W로 표시하였다. 구동패드들(PB-PDa, PB-PDb) 사이의 간격은 S로 표시하였다. 초기접착필름(AF0)은 초기도전볼(CB0) 및 초기 베이스수지(AF-BS0)를 포함할 수 있다. 초기도전볼(CB0)의 직경(D)은 초기접착필름(AF0)의 두께(T)의 0.5배 이상 1배 이하일 수 있다. 도 7a에서는, 일 실시예로, 초기도전볼(CB0)의 직경(D)이 초기접착필름(AF0)의 두께(T)의 1배인 경우를 도시하였다.
도 7b를 참조하면, 초기접착필름(AF0)의 반복단위로 AA 영역을 정의하였다.
도 8a 및 도 8b는 표시패널(DP) 및 회로기판(PB) 사이에 배치되어 압착 및 경화된 접착필름(AF)을 도시한 것이며, 도 5 및 도 6에 도시된 접착필름(AF)과 동일하다.
도 8a를 참조하면, 제1 구동패드(PB-PDa)와 중첩하는 접착필름(AF)의 두께는 G로 표시하였다. 제1 구동패드(PB-PDa)와 중첩하는 접착필름(AF)의 두께(G)는 표시패널(DP)과 제1 구동패드(PB-PDa)의 간격과 동일하다. 따라서, 도 8a 및 도 8b에서, 표시패널(DP)과 제1 구동패드(PB-PDa)의 간격은 G로 표시될 수 있다. 접착필름(AF)은 제1 도전볼(CB1), 제2 도전볼(CB2), 제3 도전볼(CB3), 및 본딩 된 베이스수지(AF-BS)를 포함할 수 있다. 제1 도전볼 내지 제3 도전볼(CB1, CB2, CB3) 중 적어도 하나의 도전볼의 직경은 표시패널(DP) 및 제1 구동패드(PB-PDa)의 간격(G)과 동일할 수 있다. 예를 들어, 제1 도전볼(CB1)의 직경(D1) 및 제2 도전볼(CB2)의 직경(D2)은 표시패널(DP) 및 제1 구동패드(PB-PDa)의 간격(G)과 동일한 값일 수 있다.
또한, 제1 도전볼 내지 제3 도전볼(CB1, CB2, CB3) 중 적어도 하나의 도전볼의 직경은 초기 도전볼(CB0)의 직경(D)과 동일할 수 있다. 예를 들어, 제3 도전볼(CB3)의 직경(D3)은 초기도전볼(CB0)의 직경(D, 도 7a 및 도 7b 참조)과 같을 수 있다.
도 8b를 참조하면, 접착필름(AF)의 반복단위로 BB 영역을 정의하였다. 이외에 도 8a 및 도 8b에 도시된 B, W, 및 S는 도 7a 및 도 7b에서 설명한 내용이 동일하게 적용될 수 있다.
다시, 도 7b를 참조하면, 제1 구동패드(PB-PDa) 및 제2 구동패드(PB-PDb)는 회로기판(PB, 도 6 참조)에서 돌출된 부분이며, 제1 구동패드(PB-PDa) 및 제2 구동패드(PB-PDb)의 사이는 내부공간(SP)으로 정의될 수 있다. 내부 공간(SP)은 공기로 채워질 수 있다.
AA 영역은 제1 구동패드(PB-PDa) 및 내부공간(SP)과 중첩하는 초기접착필름(AF0)의 일부분이다. 도 7b에는 제1 구동패드 및 제2 구동패드(PB-PDa, PB-PDb)만을 도시하였지만, 이에 제한되지 않고 구동패드는 3개 이상 존재할 수 있으며, 초기접착필름(AF0)은 AA 영역이 복수 회 반복되는 것일 수 있다.
표시패널(DP)과 회로기판(PB)의 본딩 과정에서, AA 영역의 초기접착필름(AF0)이 압착되며 BB 영역의 접착필름(AF)을 제공할 수 있다.
도 8b의 BB 영역을 참조하면, 본 발명의 일 실시예에 따른 접착필름(AF)을 이용하여 표시패널(DP) 및 회로기판(PB)을 본딩할 경우, 내부공간(SP)이 접착필름(AF)에 의해 채워질 수 있다. 따라서, 접착필름(AF)의 본딩 이후에 내부공간(SP)을 채우기 위한 추가적인 언더필(underfill) 공정이 필요하지 않을 수 있다.
한편, 내부공간(SP)이 접착필름(AF)에 의해 채워지기 위해, AA 영역의 부피는 BB 영역의 부피와 같거나, 또는 BB 영역의 부피보다 클 것이 요구된다.
접착필름(AF)의 압착과정에서 초기도전볼(CB0)의 부피 및 도전볼(CB)의 부피가 동일하게 유지된다고 가정할 때, AA 영역의 초기베이스수지(AF-BS0)의 부피 값이 BB 영역의 베이스 수지(AF-BS)의 부피 값 이상이라면, 표시패널(DP)에 회로기판(PB)을 부착한 후 추가적인 언더필(underfill) 공정이 생략될 수 있다.
AA 영역의 베이스수지(AF-BS0)의 부피를 V1, BB 영역의 베이스 수지(AF-BS)의 부피를 V2로 표시하면 V1 및 V2는 하기와 같다. 도 8a 및 도 8b는 단면도인바, AA 영역 및 BB 영역의 부피를 계산하기 위해, 임의의 값 H를 베이스수지(AF-BS0)의 폭으로 설정하였다.
V1 = (W+S) x T x H - n x (4/3) x π x (r)3
V2 = W x G + (B+G) x S x H - n x (4/3) x π x (r)3
상기 V1 및 V2에서 n은 도전볼(CB0, CB)의 개수이고, r은 도전볼(CB0, CB) 의 반지름이다.
AA 영역의 베이스수지(AF-BS0)의 부피 값이 BB 영역의 베이스 수지(AF-BS)의 부피 값과 동일하거나 커야하므로, V1≥V2에 상기 V1, V2에 해당하는 식을 대입하여 계산하면 하기 수학식 1이 도출될 수 있다.
[수학식 1]
Figure pat00003
상기 수학식 1을 참조하면, 초기접착필름(AF0)의 두께(T)는 본딩 후 접착필름(AF)의 두께(G), 제1 구동패드(PB-PDa)의 두께(B), 제1 구동패드(PB-PDa)의 폭(W), 및 제1 구동패드(PB-PDa) 및 제2 구동패드(PB-PDb) 사이의 거리(S)를 고려하여 설정할 수 있다. 상기 수학식 1을 만족하는 접착필름(AF)은 표시패널(DP) 및 회로기판(PB)의 본딩 후, 내부공간(SP)을 채우기 위한 추가적인 언더필(underfill) 공정이 필요하지 않을 수 있다.
또한, 접착필름(AF)의 통전 특성을 위해서 초기도전볼(CB0)의 직경(D)은 초기접착필름(AF0)의 두께(T)와 비례하여 커지는 것이 바람직하다. 구체적으로, 초기접착필름(AF0)의 두께(T)는 초기도전볼(CB0) 직경(D)의 0.5배 이상 1배 이하이다.
예를 들어, 수학식 1을 만족하는 표시장치(DD)는, 구동패드들(PB-PDa, PB-PDb)의 두께(B) 및 표시패널(DP)과 구동패드(PB-PD)의 간격(G)에 따라 하기 표 1과 같은 접착필름(AF0)의 두께(T)를 가질 수 있다. 표 1에 기재된 수치의 단위는 um이며, 표 1에서 도전볼(CB0) 직경(D)은 접착필름(AF0)의 두께(T)와 동일한 것으로 설정하였다.
(압착 전 접착필름의 두께)
구분 구동패드들의 두께(B)
2 3 4 5 6 7 8
표시패널과 구동패드의 간격(G) 2 3 3.5 4 4.5 5 5.5 6
2.5 3.5 4 4.5 5 5.5 6 6.5
3 4 4.5 5 5.5 6 6.5 7
3.5 4.5 5 5.5 6 6.5 7 7.5
4 5 5.5 6 6.5 7 7.5 8
5 6 6.5 7 7.5 8 8.5 9
6 7 7.5 8 8.5 9 9.5 10
7 8 8.5 9 9.5 10 10.5 11
예를 들어, 표 1을 참조하면 구동패드들(PB-PDa, PB-PDb)의 두께(B)가 4um이고, 표시패널(DP)과 구동패드(PB-PD)의 간격(G)이 5um로 조절되기 위해서, 초기접착필름(AF0) 두께(T)가 7um일 수 있다. 단, 초기도전볼(CB0) 직경(D)이 접착필름(AF0)의 두께(T)와 동일한 경우를 전제로 한다.
따라서, 접착필름(AF)의 신뢰성을 향상시키기 위해서, 표 1과 같이 구동패드들(PB-PDa, PB-PDb)의 두께(B) 및 최종 접착필름(AF)의 두께(G)를 고려하여 초기접착필름(AF0)의 두께(T)를 선택할 수 있다.
표 2는 표 1에 기재된 표시장치(DD)의 도전볼의 직경 변화량(%)을 기재한 것이다. 도전볼의 직경 변화량(%)은 (압착 전 도전볼(CB0)의 직경-압착 후 도전볼(CB)의 직경)/(압착 전 도전볼(CB0)의 직경) x 100(%)으로 정의하였다.
(도전볼의 직경 변화량)
구분 구동패드들의 두께(B)
2 3 4 5 6 7 8
표시패널과 구동패드의 간격(G) 2 33 43 50 56 60 64 67
2.5 29 38 44 50 55 58 62
3 25 33 40 45 50 54 57
3.5 22 30 36 42 46 50 53
4 20 27 33 38 43 47 50
5 17 23 29 33 38 41 44
6 14 20 25 29 33 37 40
7 13 18 22 26 30 33 36
표 2에서, 압착 전 초기도전볼(CB0)의 직경은 초기접착필름(AF0) 두께(T)와 동일하고, 압착 후 도전볼(CB)의 직경은 표시패널(DP)과 구동패드(PB-PD)의 간격(G)과 동일한 것으로 계산하였다. 예를 들어, 구동패드들(PB-PDa, PB-PDb)의 두께(B)가 4um이고, 표시패널(DP)과 구동패드(PB-PD)의 간격(G)을 5um인 경우, 표 1에서 초기접착필름(AF0) 두께가 7um이므로, 압착 전 도전볼(CB0)의 직경은 7um이고, 압착 후 도전볼(CB)의 직경은 5um이다.
이때, 도전볼 직경 변화량은 (7-5)/7=2/7이고 약 29%로 계산된다.
다만, 도전볼 직경 변화량이 25% 이상일 경우, 도전볼의 탄성 복원력에 의해서 도전볼의 흐름이 발생하고, 접착필름(AF)의 신뢰성이 낮아질 수 있다.
따라서, 본 발명의 일 실시예에 따른 표시장치(DD)는 수학식 1을 만족하고, 도전볼 직경 변화량이 25% 이하인 것일 수 있다.
상기 표 1 및 표 2는 초기도전볼(CB0) 직경이 접착필름(AF0)의 두께(T)와 동일하게 조절된 경우이다. 그러나 초기도전볼(CB0) 직경이 접착필름(AF0)의 두께(T)보다 작아진다면, 수학식 1을 만족하면서 도전볼 직경 변화량이 25% 이하인 실시예가 더 많아질 수 있다.
예를 들어, 하기 표 3은 초기도전볼(CB0) 직경이 초기접착필름(AF0)의 두께(T)의 0.8배로 조절된 표시장치(DD)의 도전볼 직경 변화량(%)을 기재한 것이다.
구분 구동패드들의 두께(B)
2 3 4 5 6 7 8
표시패널과 구동패드의 간격(G) 2 17 29 38 44 50 55 58
2.5 11 22 31 38 43 48 52
3 6 17 25 32 38 42 46
3.5 3 13 20 27 33 38 42
4 0 9 17 23 29 33 38
5 -4 4 11 17 22 26 31
6 -7 0 6 12 17 21 25
7 -9 -3 3 8 13 17 20
표 2 및 표 3을 비교했을 때, 도전볼 직경 변화량(%)이 25% 이하인 실시예가 11개에서 32개로 증가한 것을 확인할 수 있다.
따라서, 일 실시예의 표시장치(DD)에서, 구동패드들(PB-PDa, PB-PDb)의 두께(B), 최종 접착필름(AF)의 두께(G), 및 초기도전볼(CB0) 직경을 고려하여, 수학식 1을 만족하는 초기접착필름(AF0)의 두께를 선택할 수 있다.
도 9a는 본 발명의 일 실시예에 따른 접착필름(AF)의 평면도이다. 도 9b는 본 발명의 일 실시예에 따른 접착필름(AF)의 평면도이다.
도 9a는 표시패널(DP) 및 회로기판(PB) 사이에 배치되어 압착 전의 접착필름(AF)을 도시한 것이다.
도 6 및 도 9a를 함께 참조하면, 제1 내지 제3 영역(R1, R2, R3)에 배치된 도전볼들의 개수는 모두 동일하다.
도 9b는 표시패널(DP) 및 회로기판(PB) 사이에 배치되어 압착된 후의 접착필름(AF)을 도시한 것이다. 상기와 같이, 수학식 1을 만족하고, 도전볼 직경 변화량(%)이 25% 이하인 표시장치(DD)는 도 9b와 같이, 압착된 후에도 제1 내지 제3 영역(R1, R2, R3)에 배치된 도전볼들의 개수가 동일하게 유지될 수 있다.
본 발명의 일 실시예에서, 수학식 1을 만족하는 표시장치(DD)는 접착필름(AF)의 압착 및 경화 과정에서 도전볼들의 흐름을 제어하고, 표시패너러(DP) 및 회로기판(PB)의 접착력이 향상되어 신뢰성이 향상될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
DD: 표시장치 DM: 표시모듈
DP: 표시패널 PB: 회로기판
AF: 접착필름 AF-BS: 베이스수지
CB: 도전볼

Claims (20)

  1. 표시영역 및 비표시영역을 포함하고, 상기 비표시영역에 제1 방향으로 나열된 제1 신호패드 및 제2 신호패드를 포함하는 표시패널;
    상기 표시패널 상에 배치되고, 상기 제1 및 제2 신호패드들에 중첩하는 회로기판; 및
    상기 제1 및 제2 신호패드들에 중첩하고 상기 회로기판 및 상기 표시패널 사이에 배치된 접착필름; 을 포함하고,
    상기 접착필름은 베이스수지 및 상기 베이스수지 내에 분산된 복수의 도전볼들을 포함하고,
    상기 회로기판은 상기 접착필름 방향으로 돌출되고, 상기 제1 방향으로 나열된 제1 구동패드 및 제2 구동패드를 포함하고,
    상기 제1 구동패드는 상기 제1 신호패드에 중첩하고, 상기 제2 구동패드는 상기 제2 신호패드에 중첩하고,
    하기 수학식 1을 만족하는 표시장치.
    [수학식 1]
    Figure pat00004

    상기 수학식 1에서, B는 상기 제1 구동패드의 두께이고,
    T는 상기 회로기판 및 상기 표시패널이 접착되기 전 접착필름의 두께이고,
    G는 상기 제1 신호패드 및 상기 제1 구동 패드 사이의 간격이고,
    S는 상기 제1 구동패드 및 상기 제2 구동패드 사이의 간격이고,
    W는 상기 제1 구동패드의 상기 제1 방향 상에서 폭이다.
  2. 제1 항에 있어서,
    상기 제1 구동패드 및 상기 제2 구동패드 사이에는 상기 베이스수지가 배치된 표시장치.
  3. 제1 항에 있어서,
    상기 접착필름은 상기 제1 구동패드와 중첩하는 제1 영역, 상기 제2 구동패드와 중첩하는 제2 영역, 및 상기 제1 영역과 상기 제2 영역 사이로 정의되는 제3 영역을 포함하고,
    상기 복수의 도전볼들은 상기 제1 영역에 배치된 제1 도전볼, 상기 제2 영역에 배치된 제2 도전볼, 및 상기 제3 영역에 배치된 제3 도전볼을 포함하고,
    상기 제1 내지 제3 도전볼의 부피는 모두 동일한 표시장치.
  4. 제3 항에 있어서,
    상기 제3 도전볼의 직경은 상기 T의 0.5배 이상 1배 이하인 표시장치.
  5. 제3 항에 있어서,
    상기 표시패널은 상기 제1 방향 및 상기 제1 방향과 교차하는 제2 방향이 이루는 평면과 나란하고,
    상기 제1 방향 및 상기 제2 방향과 교차하는 제3 방향 상에서,
    상기 제1 도전볼 및 상기 제2 도전볼의 길이는 상기 제1 신호패드 및 상기 제1 구동패드 사이의 간격과 동일한 표시장치.
  6. 제3 항에 있어서,
    상기 제3 도전볼의 직경은 상기 제1 신호패드 및 상기 제1 구동패드 사이의 간격보다 큰 표시장치.
  7. 제3 항에 있어서,
    상기 제1 구동패드의 두께는 상기 제3 도전볼의 직경보다 작은 표시장치.
  8. 제3 항에 있어서,
    상기 제1 도전볼은 상기 제1 신호패드 및 상기 제1 구동패드에 동시에 접촉하고,
    상기 제2 도전볼은 상기 제2 신호패드 및 상기 제2 구동패드에 동시에 접촉하는 표시장치.
  9. 제3 항에 있어서,
    상기 복수의 도전볼들의 직경 변화량을 (상기 제3 도전볼의 직경-상기 제1 도전볼의 직경)/상기 제3 도전볼의 직경 x 100(%)으로 정의할 때,
    상기 복수의 도전볼들의 직경 변화량은 25% 이하인 표시장치.
  10. 제1 항에 있어서,
    상기 복수의 도전볼들은 상기 제1 방향으로 나열된 표시장치.
  11. 제1 항에 있어서,
    상기 표시패널은 상기 표시영역에 중첩하는 제1 화소 및 제2 화소를 포함하고,
    상기 제1 및 제2 신호패드 각각은 상기 제1 및 제2 화소 각각에 전기적 신호를 전달하는 표시장치.
  12. 제1 항에 있어서,
    상기 회로기판은 구동칩인 표시장치.
  13. 제1 항에 있어서,
    상기 회로기판은 연성회로기판인 표시장치.
  14. 제1 항에 있어서,
    상기 제1 신호패드 및 상기 제2 신호패드의 형상은 동일하고,
    상기 제1 구동패드 및 상기 제2 구동패드의 형상은 동일한 표시장치.
  15. 제1 항에 있어서,
    상기 베이스수지는 열경화수지 또는 광경화수지를 포함하는 표시장치.
  16. 제1 항에 있어서,
    상기 복수의 도전볼들은 금속, 금속산화물, 또는 금속질화물을 포함하는 표시장치.
  17. 제1 항에 있어서,
    상기 복수의 도전볼들이 단층으로 배열된 표시장치.
  18. 표시영역 및 비표시영역을 포함하고, 상기 비표시영역에 제1 방향으로 나열된 제1 신호패드 및 제2 신호패드를 포함하는 표시패널;
    상기 표시패널 상에 배치되고, 상기 제1 및 제2 신호패드들에 중첩하는 회로기판; 및
    상기 제1 및 제2 신호패드들에 중첩하고 상기 회로기판 및 상기 표시패널 사이에 배치된 접착필름; 을 포함하고,
    상기 접착필름은 베이스수지 및 상기 베이스수지 내에 분산된 복수의 도전볼들을 포함하고,
    상기 회로기판은 상기 접착필름 방향으로 돌출되고, 상기 제1 방향으로 나열된 제1 구동패드 및 제2 구동패드를 포함하며,
    상기 제1 구동패드는 상기 제1 신호패드에 중첩하고, 상기 제2 구동패드는 상기 제2 신호패드에 중첩하고,
    상기 접착필름은,
    상기 제1 구동패드와 중첩하는 제1 영역;
    상기 제2 구동패드와 중첩하는 제2 영역; 및
    상기 제1 영역 및 상기 제2 영역 사이에 정의된 제3 영역을 포함하고,
    상기 제1 내지 제3 영역 각각에 배치된 복수의 도전볼들의 직경 변화량은 25% 이하이고,
    상기 제1 구동패드 및 상기 제2 구동패드 사이에는 상기 베이스수지가 배치되는 표시장치.
  19. 제18 항에 있어서,
    상기 복수의 도전볼들은 단층으로 배열된 표시장치.
  20. 제18 항에 있어서,
    상기 제1 영역에 배치된 복수의 도전볼들 각각은 상기 제1 신호패드 및 상기 제1 구동패드 각각에 접촉하는 표시장치.
KR1020200029705A 2020-03-10 2020-03-10 표시장치 KR20210114596A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200029705A KR20210114596A (ko) 2020-03-10 2020-03-10 표시장치
US17/109,382 US11824034B2 (en) 2020-03-10 2020-12-02 Display device including adhesive film with conductive ball

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200029705A KR20210114596A (ko) 2020-03-10 2020-03-10 표시장치

Publications (1)

Publication Number Publication Date
KR20210114596A true KR20210114596A (ko) 2021-09-24

Family

ID=77665235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200029705A KR20210114596A (ko) 2020-03-10 2020-03-10 표시장치

Country Status (2)

Country Link
US (1) US11824034B2 (ko)
KR (1) KR20210114596A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210105457A (ko) * 2020-02-18 2021-08-27 삼성디스플레이 주식회사 표시 장치
KR20210152066A (ko) * 2020-06-05 2021-12-15 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR20220062156A (ko) * 2020-11-06 2022-05-16 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20220099200A (ko) * 2021-01-05 2022-07-13 삼성디스플레이 주식회사 접착 부재, 표시 장치 및 표시 장치 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05196952A (ja) * 1991-10-02 1993-08-06 Canon Inc 電気的接続構造及び電気的接続方法
KR950020972A (ko) * 1993-12-21 1995-07-26 쯔지 하루오 전극 단자가 미소 피치를 갖는 경우에도 전극 단자의 고신뢰성 접속을 달성할 수 있는 패널 실장 구조 및 패널 실장 방법
JPH11148058A (ja) * 1997-11-17 1999-06-02 Seiko Epson Corp 異方導電性接着剤、それを用いた液晶表示装置および電子機器
JP4385794B2 (ja) * 2004-02-26 2009-12-16 ソニーケミカル＆インフォメーションデバイス株式会社 異方性導電接続方法
KR101962977B1 (ko) * 2011-07-28 2019-03-27 세키스이가가쿠 고교가부시키가이샤 도전성 입자, 도전 재료 및 접속 구조체
CN203134778U (zh) * 2011-10-26 2013-08-14 日立化成株式会社 电路零件
JP6221285B2 (ja) 2013-03-21 2017-11-01 日立化成株式会社 回路部材の接続方法
JP2015232660A (ja) * 2014-06-10 2015-12-24 株式会社Ｊｏｌｅｄ 表示装置の製造方法及び表示装置
JP7052254B2 (ja) 2016-11-04 2022-04-12 デクセリアルズ株式会社 フィラー含有フィルム
US10546831B2 (en) 2015-05-27 2020-01-28 Dexerials Corporation Anisotropic electrically conductive film and connection structure
US10756119B2 (en) * 2016-04-20 2020-08-25 Samsung Display Co., Ltd. Display device and method for manufacturing same
KR20170130003A (ko) 2016-05-17 2017-11-28 삼성디스플레이 주식회사 이방성 도전 필름을 포함하는 표시 장치 및 이방성 도전 필름의 제조 방법
US10957462B2 (en) 2016-12-01 2021-03-23 Dexerials Corporation Anisotropic conductive film
JP6867425B2 (ja) 2019-03-11 2021-04-28 デクセリアルズ株式会社 接続構造体の製造方法、及び接続構造体
KR20200145985A (ko) 2019-06-21 2020-12-31 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
US20210288015A1 (en) 2021-09-16
US11824034B2 (en) 2023-11-21

Similar Documents

Publication Publication Date Title
KR20210114596A (ko) 표시장치
US11043656B2 (en) Display device incorporating a scattering pattern
US11209875B2 (en) Adhesive member and display device including the same
US11557640B2 (en) Circuit board and display device including the same
US20210375804A1 (en) Display device and method of manufacturing the same
US20190229446A1 (en) Display device
US20210320168A1 (en) Display device and manufacturing method of display device
US11694990B2 (en) Display device and method of manufacturing the same
US11706960B2 (en) Display device and method of manufacturing the same
US11839119B2 (en) Adhesive member and display device including the same
US11289567B2 (en) Display device including color filter and light shielding layer
US20210307174A1 (en) Display device and method of manufacturing the same
US10910588B2 (en) Display module and display device comprising the same
US20210384156A1 (en) Display device and method of manufacturing the same
US11641768B2 (en) Display panel having conductive members contacting pad at opening in display panel layer
US11856698B2 (en) Circuit board and display device including the same
US11552155B2 (en) Method for manufacturing display device
US20220037446A1 (en) Electronic device
US20220406873A1 (en) Display device and method for manufacturing the same
CN112563304A (zh) 显示装置
KR20220058784A (ko) 표시장치의 제조 방법
KR20210036437A (ko) 표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal