KR20210107227A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20210107227A
KR20210107227A KR1020200021857A KR20200021857A KR20210107227A KR 20210107227 A KR20210107227 A KR 20210107227A KR 1020200021857 A KR1020200021857 A KR 1020200021857A KR 20200021857 A KR20200021857 A KR 20200021857A KR 20210107227 A KR20210107227 A KR 20210107227A
Authority
KR
South Korea
Prior art keywords
light
light emitting
layer
metal layer
emitting devices
Prior art date
Application number
KR1020200021857A
Other languages
English (en)
Inventor
전형일
김민우
송대호
최진우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200021857A priority Critical patent/KR20210107227A/ko
Priority to US17/154,594 priority patent/US11682659B2/en
Priority to CN202110108983.0A priority patent/CN113299677A/zh
Publication of KR20210107227A publication Critical patent/KR20210107227A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 기판 상에 배치되는 제1 금속층; 상기 제1 금속층에 접촉하는 제1 단부를 포함하고, 제1 색의 광을 방출하는 복수의 발광 소자들; 상기 발광 소자들을 포함하는 상기 제1 금속층 상에 배치되고, 상기 제1 금속층을 마주하는 상기 발광 소자들 각각의 제2 단부를 노출시키는 복수의 홀들을 포함하는 절연층; 및 상기 홀들 중 적어도 하나의 내부 공간에 배치되며, 상기 발광 소자들 각각에 중첩하는 광변환층을 포함할 수 있다. 상기 광변환층은 상기 발광 소자들 각각에서 방출되는 상기 제1 색의 광을 제2 색의 광으로 변환할 수 있다.

Description

표시 장치 및 표시 장치의 제조 방법{DISPLAY DEVICE AND FABRICATING METHOD FOR DISPLAY DEVICE}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 복수의 화소에서 방출되는 빛들의 조합으로 이미지를 표시한다. 표시 장치에서 각각의 화소는 화소 회로와, 화소 회로에 의해 동작이 제어되는 발광 소자로 구성된다.
발광 다이오드(Light Emitting Diode, 이하 LED라 함)는 열악한 환경조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 보유한다. 최근, 이러한 LED를 다양한 표시 장치에 적용하기 위한 연구가 활발히 진행되고 있다.
본 발명이 해결하고자 하는 과제는 해상도가 우수한 표시 장치 및 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 표시 장치는 기판 상에 배치되는 제1 금속층; 상기 제1 금속층에 접촉하는 제1 단부를 포함하고, 제1 색의 광을 방출하는 복수의 발광 소자들; 상기 발광 소자들을 포함하는 상기 제1 금속층 상에 배치되고, 상기 제1 금속층을 마주하는 상기 발광 소자들 각각의 제2 단부를 노출시키는 복수의 홀들을 포함하는 절연층; 및 상기 홀들 중 적어도 하나의 내부 공간에 배치되며, 상기 발광 소자들 각각에 중첩하는 광변환층을 포함할 수 있다. 상기 광변환층은 상기 발광 소자들 각각에서 방출되는 상기 제1 색의 광을 제2 색의 광으로 변환할 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 소자들 각각의 제1 단부와 상기 제1 금속층은 공융 접합될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는, 상기 홀들의 내측면에 배치되고, 상기 발광 소자들 각각의 제2 단부를 노출시키는 반사층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 반사층은 상기 발광 소자들 각각의 제2 단부의 일부에 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는, 상기 절연층 상에 배치되고, 상기 발광 소자들 각각에 전기적으로 연결되는 트랜지스터를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 트랜지스터의 일 전극과 상기 반사층은 일체로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는, 상기 발광 소자들 각각의 제2 단부를 상기 트랜지스터와 전기적으로 연결하는 컨택 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 컨택 전극은 상기 광변환층과 상기 반사층 사이, 및 상기 광변환층과 상기 발광 소자들 각각의 제2 단부 사이에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 컨택 전극은 투명 전극일 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는, 상기 광변환층 상에 배치되며, 상기 광변환층과 중첩하는 컬러 필터를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는, 상기 홀들 중 적어도 하나의 내부 공간에 배치되며, 상기 발광 소자들 각각에서 방출되는 상기 제1 색의 광을 투과시키는 투광층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 기판은 표시 영역과 상기 표시 영역을 둘러싸는 비표시 영역을 포함하고, 상기 비표시 영역에 중첩하는 상기 제1 금속층의 일부는 노출될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는, 상기 제1 금속층과 상기 기판 사이에 배치되는 제2 금속층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 금속층은, 상기 발광 소자들 각각에 중첩하는 상기 제2 금속층의 일부 영역 상에 배치될 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은, 기판 상에 배치된 제1 금속층 상에, 제1 색의 광을 방출하는 복수의 발광 소자들 각각의 제1 단부를 접촉시키는 단계; 상기 발광 소자들과 상기 제1 금속층을 커버하는 절연층을 형성하는 단계; 상기 발광 소자들 각각에 중첩하는 상기 절연층의 부분을 식각하여, 상기 제1 금속층을 마주하는 상기 발광 소자들 각각의 제2 단부를 노출시키는 복수의 홀들을 형성하는 단계; 및 상기 홀들 중 적어도 하나의 내부 공간에, 상기 발광 소자들 각각과 중첩하는 광변환층을 형성하는 단계를 포함할 수 있다. 상기 광변환층은 상기 발광 소자들 각각에서 방출되는 상기 제1 색의 광을 제2 색의 광으로 변환할 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 소자들 각각의 제1 단부를 접촉시키는 단계는, 상기 발광 소자들 각각의 제1 단부를 상기 제1 금속층과 공융 접합하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치의 제조 방법은, 상기 홀들의 내측면에 반사층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치의 제조 방법은, 상기 발광 소자들 각각에 전기적으로 연결되는 트랜지스터를 상기 절연층 상에 형성하는 단계를 더 포함할 수 있고, 상기 트랜지스터의 일 전극과 상기 반사층을 일체로 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치의 제조 방법은, 상기 홀들 중 적어도 하나의 내부 공간에, 상기 발광 소자들 각각에서 방출되는 상기 제1 색의 광을 투과시키는 투광층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치의 제조 방법은, 상기 발광 소자들 각각의 제2 단부를 상기 트랜지스터와 전기적으로 연결하는 컨택 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 해상도가 우수한 표시 장치 및 표시 장치의 제조 방법을 제공할 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자들 각각의 제1 단부를 제1 금속층에 공융 접합시킴으로써, 발광 소자들의 발광 효율을 향상시킬 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자들과 접촉되는 제1 금속층의 일 부분을 노출시켜 발광 소자들의 발열 문제를 해소할 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 소자의 구조를 나타낸 도면이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시 장치의 단위 발광 영역을 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타내는 평면도이다.
도 4a 및 도 4b는 도 3의 Ⅰ-Ⅰ' 라인에 따른 단면도이다.
도 5는 도 3의 Ⅱ-Ⅱ' 라인에 따른 단면도이다.
도 6은 도 3의 Ⅲ-Ⅲ' 라인에 따른 단면도이다.
도 7 및 도 8은 도 3의 Ⅰ-Ⅰ' 라인에 따른 표시 장치의 다양한 실시예를 나타낸 단면도이다.
도 9a 내지 도 9k는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 나타낸 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 발광 소자의 구조를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 발광 소자(LD)는 제1 반도체층(11), 중간층(12) 및 제2 반도체층(13)이 순차적으로 적층된 수직형(vertical) 발광 소자일 수 있다.
제1 반도체층(11)은 예를 들어, p형 반도체층으로 구현될 수 있다. p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제2 반도체층(13)은 예를 들어, n형 반도체층을 포함하여 형성될 수 있다. n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
다만, 본 발명은 이에 한하지 않으며, 제1 반도체층(11)이 n형 반도체층을 포함하고, 제2 반도체층(13)이 p형 반도체층을 포함할 수도 있다.
중간층(12)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다. 중간층(12)은 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.
도 1에서는 중간층(12)이 단일 양자 구조로 구성된 예가 도시되어 있으나, 다른 실시예에서 중간층(12)은 다중 양자 우물 구조(Multi Quantum Well; MQW)로 구성될 수 있다. 이러한 실시예에서, 중간층(12)은 활성층과 절연층이 교대로 적층된 다층 구조로 이루어질 수 있다. 이러한 실시예에서, 활성층과 절연층은 동일한 두께로 형성되거나 상이한 두께로 형성(비대칭 양자 우물 구조(Asymmetric Quantum Well; AQW))될 수 있다.
일 실시예에서, 발광 소자(LD)는 제1 및 제2 반도체층(11, 13)들 상에 형성되는 전극(미도시)을 더 포함할 수 있다. 예를 들어, 제1 반도체층(11) 상에 제1 전극(미도시)이 배치되고, 제2 반도체층(13) 상에 제2 전극(미도시)이 배치될 수 있다. 상기 전극은 금속 또는 금속 산화물을 포함할 수 있으며, 예를 들어, 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), ITO(indium tin oxide) 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있으나, 이에 한정되지 않는다.
또한, 일 실시예에서, 발광 소자(LD)는 절연막(미도시)을 더 포함할 수 있다. 이러한 절연막은 도 1에 도시된 것처럼 생략될 수 있다. 절연막은 제1 반도체층(11), 중간층(12) 및 제2 반도체층(13)의 외주면의 적어도 일부를 감싸도록 제공될 수 있다. 예를 들어, 절연막은 발광 소자(LD)의 양 단부를 제외한 부분에 제공됨으로써, 발광 소자(LD)의 양 단부를 노출시키도록 제공될 수 있다. 이때, 발광 소자(LD)의 제1 및 제2 반도체층(11, 13)들 상에 전극이 형성되는 경우, 절연막에 의해 제1 및 제2 반도체층(11, 13)들 상에 형성된 전극이 노출될 수 있다.
이러한 절연막은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연막은 SiO2, Si3N4, Al2O3 및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연 물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 사용될 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시 장치의 단위 발광 영역을 나타내는 회로도이다.
도 2a 및 도 2b는 능동형 발광 표시 패널을 구성하는 화소의 일 예를 도시하였다. 본 발명의 일 실시예에 있어서, 단위 발광 영역은 하나의 서브 화소가 제공되는 화소 영역일 수 있다.
도 2a를 참조하면, 서브 화소(SP)는 하나 이상의 발광 소자(LD)와, 이에 접속되어 발광 소자(LD)를 구동하는 화소 구동 회로(144)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 화소 구동 회로(144)를 경유하여 제1 구동 전원(VDD)에 접속되고, 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 구동 전원(VSS)에 접속된다.
제1 구동 전원(VDD) 및 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제2 구동 전원(VSS)은 제1 구동 전원(VDD)의 전위 대비, 발광 소자(LD)의 문턱전압 이상의 낮은 전위를 가질 수 있다.
발광 소자(LD)들 각각은 화소 구동 회로(144)에 의해 제어되는 구동 전류에 상응하는 휘도로 발광할 수 있다.
한편, 도 2a에서는 서브 화소(SP)에 하나의 발광 소자(LD)만이 포함되는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예컨대, 서브 화소(SP)는 서로 병렬 연결되는 복수의 발광 소자(LD)들을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 화소 구동 회로(144)는 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)와 스토리지 커패시터(Cst)를 포함할 수 있다. 다만, 화소 구동 회로(144)의 구조가 도 2a에 도시된 실시예에 한정되지는 않는다.
제1 트랜지스터(T1, 구동 트랜지스터)의 제1 전극은 제1 구동 전원(VDD)에 접속되고, 제2 전극은 발광 소자(LD)들 각각의 제1 전극에 전기적으로 연결된다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 여기서, 제1 트랜지스터(T1)의 제1 전극과 제2 전극은 서로 다른 전극으로, 예컨대 제1 전극이 소스 전극이면 제2 전극은 드레인 전극일 수 있다. 이와 같은 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 소자(LD)들로 공급되는 구동 전류의 양을 제어한다.
제2 트랜지스터(T2, 스위칭 트랜지스터)의 제1 전극은 데이터 라인(DL)에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 여기서, 제2 트랜지스터(T2)의 제1 전극과 제2 전극은 서로 다른 전극으로, 예컨대 제1 전극이 소스 전극이면 제2 전극은 드레인 전극일 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(SL)에 접속된다.
이와 같은 제2 트랜지스터(T2)는, 스캔 라인(SL)으로부터 제2 트랜지스터(T2)가 턴-온될 수 있는 전압 레벨(예컨대, 로우 전압 레벨)의 스캔신호가 공급될 때 턴-온되어, 데이터 라인(DL)과 제1 노드(N1)를 전기적으로 연결한다. 이때, 데이터 라인(DL)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 제1 노드(N1)로 상기 데이터 신호가 전달된다. 제1 노드(N1)로 전달된 데이터 신호에 대응되는 전압은 스토리지 커패시터(Cst)에 충전된다.
스토리지 커패시터(Cst)의 일 전극은 제1 구동 전원(VDD)에 접속되고, 다른 전극은 제1 노드(N1)에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터 신호에 대응되는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지한다.
편의상, 도 2a에서는 데이터 신호를 서브 화소(SP) 내부로 전달하기 위한 제2 트랜지스터(T2)와, 상기 데이터 신호의 저장을 위한 스토리지 커패시터(Cst)와, 상기 데이터 신호에 대응하는 구동 전류를 발광 소자(LD)로 공급하기 위한 제1 트랜지스터(T1)를 포함한 비교적 단순한 구조의 화소 구동 회로(144)를 도시하였다.
하지만, 본 발명이 이에 한정되는 것은 아니며 화소 구동 회로(144)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 화소 구동 회로(144)는 제1 트랜지스터(T1)의 문턱전압을 보상하기 위한 트랜지스터 소자, 제1 노드(N1)를 초기화하기 위한 트랜지스터 소자, 및/또는 발광 소자(LD)의 발광 시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로소자들을 추가적으로 더 포함할 수 있음을 물론이다.
또한, 도 2a에서는 화소 구동 회로(144)에 포함되는 트랜지스터들, 예컨대 제1 및 제2 트랜지스터(T1, T2)들 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 화소 구동 회로(144)에 포함되는 제1 및 제2 트랜지스터(T1, T2)들 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
도 2b를 참조하면, 본 발명의 일 실시예에 따르면 제1 및 제2 트랜지스터(T1, T2)들은 N타입의 트랜지스터로 구현될 수 있다. 도 2b에 도시된 화소 구동 회로(144)는 트랜지스터 타입 변경으로 인한 일부 구성요소들의 접속 위치 변경을 제외하고는 그 구성이나 동작이 도 2a의 화소 구동 회로(144)와 유사하다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타내는 평면도이다. 특히, 도 1에 도시된 발광 소자(LD)를 발광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 1 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 기판(SUB), 기판(SUB) 상에 제공되는 발광 소자(LD), 광변환층(QDL1, QDL2), 및 투광층(TL)을 포함할 수 있다.
표시 장치(10)는 발광 소자(LD)를 구동하는 방식에 따라 패시브 매트릭스형 표시 장치와 액티브 매트릭스형 표시 장치로 분류될 수 있다. 일 예로, 표시 장치(10)가 액티브 매트릭스형으로 구현되는 경우, 화소들 각각은 발광 소자(LD)에 공급되는 전류량을 제어하는 구동 트랜지스터와 상기 구동 트랜지스터로 데이터 신호를 전달하는 스위칭 트랜지스터 등을 포함할 수 있다.
최근 해상도, 콘트라스트, 동작 속도의 관점에서 각 화소마다 선택하여 점등하는 액티브 매트릭스형 표시 장치가 주류가 되고 있으나 본 발명이 이에 한정되는 것은 아니며 화소 그룹별로 점등이 수행되는 패시브 매트릭스형 표시 장치 또한 발광 소자(LD)를 구동하기 위한 구성 요소들(일 예로, 제1 및 제2 전극들 등)을 사용할 수 있다.
기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상을 표시하는 화소들이 제공되는 영역으로서, 활성 영역(Active Area)으로 명명될 수 있다. 다양한 실시예에서, 화소들 각각은 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 발광 소자(LD)는 유기 발광 다이오드, 또는 마이크로 내지 나노 스케일 범위의 크기를 가지는 초소형 무기 발광 다이오드일 수 있으나, 본 발명이 이에 한정되지 않는다. 표시 장치(10)는 외부에서 입력되는 영상 데이터에 대응하여 화소들을 구동함으로써 표시 영역(DA)에 영상을 표시한다.
비표시 영역(NDA)은 표시 영역(DA)의 주변에 배치되는 영역으로서, 비활성 영역(Non-active Area)으로 명명될 수 있다. 다양한 실시예에서, 비표시 영역(NDA)은 기판(SUB) 상에서 표시 영역(DA)을 제외한 나머지 영역을 포괄적으로 의미할 수 있다. 도 3에 도시된 바와 같이, 비표시 영역(NDA)은, 표시 영역(DA)을 둘러싸는 형태로 제공될 수 있다.
비표시 영역(NDA)은 화소들을 구동하기 위한 구동부, 및 화소들과 구동부를 연결하는 배선부의 일부가 제공되는 영역일 수 있다.
화소들은 기판(SUB) 상의 표시 영역(DA)에 제공될 수 있다. 화소들 각각은 영상을 표시하는 단위로서 복수 개로 제공될 수 있다. 화소들은 백색 광 및/또는 컬러 광을 출사하는 발광 소자(LD)를 포함할 수 있다. 각 화소는 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 각 화소는 시안, 마젠타, 옐로우, 및 백색 중 하나의 색을 출사할 수도 있다.
화소들은 복수 개로 제공되어 제1 방향으로 연장된 열과 제1 방향에 교차하는 제2 방향으로 연장된 행을 따라 매트릭스(matrix) 형태로 배열될 수 있다. 그러나, 화소들의 배열 형태는 특별히 한정된 것은 아니며, 다양한 형태로 배열될 수 있다.
구동부는 배선부를 통해 각 화소에 신호를 제공하며, 이에 따라 화소의 구동을 제어할 수 있다. 도 3에는 설명의 편의를 위해 배선부가 생략되었다.
구동부는 스캔 라인을 통해 화소들에 스캔 신호를 제공하는 스캔 구동부(미도시), 발광 제어 라인을 통해 화소들에 발광 제어 신호를 제공하는 발광 구동부(미도시), 및 데이터 라인을 통해 화소들에 데이터 신호를 제공하는 데이터 구동부(미도시), 및 타이밍 제어부(미도시)를 포함할 수 있다. 타이밍 제어부는 스캔 구동부, 발광 구동부, 및 데이터 구동부를 제어할 수 있다.
본 발명의 일 실시예에 따른 표시 장치(10)는 다양한 전자 기기에 채용될 수 있다. 예를 들어, 표시 장치(10)는 텔레비젼, 노트북, 휴대폰, 스마트폰, 스마트패드(PD), 피엠피(PMP), 피디에이(PDA), 내비게이션, 스마트 워치와 같은 각종 웨어러블 기기 등에 적용될 수 있다.
도 4a 및 도 4b는 도 3의 Ⅰ-Ⅰ' 라인에 따른 단면도이고, 도 5는 도 3의 Ⅱ-Ⅱ' 라인에 따른 단면도이고, 도 6은 도 3의 Ⅲ-Ⅲ' 라인에 따른 단면도이다. 도 4a 내지 도 6에는 설명의 편의를 위하여, 표시 장치(10)에 포함되는 제2 트랜지스터를 별도로 도시하지 않았다.
도 3 내지 도 6에 도시된 바와 같이, 본 발명의 일 실시예에 따른 표시 장치(10)는 기판(SUB), 제1 금속층(ML1), 절연층(INS), 발광 소자(LD)들, 광변환층(QDL1, QDL2), 및 투광층(TL)을 포함할 수 있다.
기판(SUB)은 경성(Rigid) 기판 또는 가요성(Flexibility) 기판일 수 있다.
경성 기판은 유리 기판, 석영 기판, 유리 세라믹 기판 및 결정질 유리 기판을 포함할 수 있다.
가요성 기판은 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판을 포함할 수 있다. 예를 들면, 가요성 기판은 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(PET, polyethylene terephthalate), 폴리페닐렌 설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(PAR, polyarylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, polycarbonate), 트리아세테이트 셀룰로오스(TAC, triacetate cellulose), 및 셀룰로오스아세테이트 프로피오네이트(CAP, cellulose acetate propionate) 중 하나를 포함할 수 있다. 또한, 가요성 기판은 유리 섬유 강화플라스틱(FRP, fiber glass reinforced plastic)을 포함할 수도 있다.
기판(SUB)에 적용되는 물질은 표시 장치의 제조 공정 시, 높은 처리 온도에 대해 저항성(또는 내열성)을 갖는 것이 바람직할 수 있다. 본 발명의 다양한 실시예에 있어서, 기판(SUB)은 전체 또는 적어도 일부가 가요성(flexibility)을 가질 수 있다.
도 4a 내지 도 6을 참고하면, 제1 금속층(ML1)은 기판(SUB)의 일면 상에 배치될 수 있다. 제1 금속층(ML1)은 광반사율이 높은 도전 물질을 포함할 수 있다. 광반사율이 높은 도전 물질로는, 일 예로, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 및 이들의 합금과 같은 금속을 포함할 수 있다.
제1 금속층(ML1)은 기판(SUB)의 전체 영역 상에 제공되거나, 또는 기판(SUB)의 일부 영역 상에 제공될 수 있다. 예를 들어, 제1 금속층(ML1)은 발광 소자(LD)들 각각과 중첩하는 기판(SUB)의 일부 영역 상에 제공될 수 있다.
발광 소자(LD)들은 제1 금속층(ML1) 상에 배치되며, 제1 색의 광을 방출할 수 있다. 예를 들어 발광 소자(LD)들은 백색 광 또는 청색 광을 방출할 수 있다. 이하에서는 발광 소자(LD)들이 청색 광을 방출하는 실시예를 기준으로 설명하도록 한다. 다만, 발광 소자(LD)들에서 방출되는 광의 색을 한정하는 것은 아니다.
발광 소자(LD)들 각각의 제1 단부는 제1 금속층(ML1)에 접촉할 수 있다. 이에 의해, 상기 제1 단부에 대향하는 발광 소자(LD)의 제2 단부는 제1 금속층(ML1)을 마주할 수 있다. 즉, 발광 소자(LD)는 수직형(vertical) 발광 소자로서, 제1 금속층(ML1) 상에 일어선 상태로 배치될 수 있다.
발광 소자(LD)의 제1 단부에는 제1 전극(미도시)이 구비되고, 제2 단부에는 제2 전극(미도시)이 구비될 수 있다. 발광 소자(LD)의 제1 전극이 제1 금속층(ML1)에 접촉하고, 발광 소자(LD)의 제2 전극은 제1 금속층(ML1)에 접촉되지 않을 수 있다. 즉, 발광 소자(LD)의 제1 전극과 제2 전극은 서로 상이한 평면 상에 배치될 수 있다. 제1 금속층(ML1)에 발광 소자(LD)의 제1 단부만을 접촉시킴으로써, 고해상도의 표시 장치(10)를 구현하는 것이 용이할 수 있다.
다양한 실시예에서, 발광 소자(LD)들 각각의 제1 단부와 제1 금속층(ML1)은 공융 접합(eutectic bonding)될 수 있다. 예를 들어, 발광 소자(LD)들 각각의 제1 단부에 배치된 제1 전극과 제1 금속층(ML1)이 공융 접합될 수 있다. 이때, 공융 접합에 사용되는 금속은 트랜지스터의 공정 온도에서 안정적 상태를 유지할 수 있는 것이 바람직하다. 예를 들어, 공융 접합에 사용되는 금속은 Au, Cu, Sn, Ag, Al, Pt, Ti, Ni, Cr 또는 이들의 혼합물 등으로 이루어질 수 있다.
발광 소자(LD)들 각각의 제1 단부와 제1 금속층(ML1)이 공융 접합됨으로써, 발광 소자(LD)들은 제1 금속층(ML1) 상에 안정적으로 고정될 수 있다. 또한, 트랜지스터 제작 전에 발광 소자(LD)가 기판에 공융 접합됨에 따라, 발광 소자(LD)들이 트랜지스터 사이에 보다 안정적인 전기적 연결이 형성될 수 있다. 이를 통해, 발광 소자(LD)들의 발광 효율을 향상시킬 수 있다.
도 4a, 내지 도 6에 도시된 바와 같이, 절연층(INS)은 제1 금속층(ML1) 상에 제공되며, 발광 소자(LD)들 각각의 제2 단부를 노출시키는 홀(H1, H2, H3)들을 포함할 수 있다. 절연층(INS)은 복수의 홀(H1, H2, H3)들을 통해 발광 소자(LD)들 각각의 제2 단부를 노출시키며, 제1 금속층(ML1)을 커버할 수 있다.
또한, 절연층(INS)은 유기 절연막, 또는 무기 절연막을 포함하는 형태로 제공될 수 있다. 여기서, 무기 절연막은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘산질화물(SiON), AlOx와 같은 금속 산화물 중 적어도 하나를 포함할 수 있다.
유기 절연막은 유기 절연 물질을 포함할 수 있다. 유기 절연막은 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylen ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 적어도 하나를 포함할 수 있다.
다양한 실시예에서, 절연층(INS)은 적어도 폴리이미드계 수지를 포함할 수 있다. 폴리이미드계 수지는 약 400 ℃ 이상에서도 공정 진행이 가능한 고내열성을 보유하며, 절연층의 두께를 쉽게 증가시킬 수 있는 이점이 있다. 또한, 폴리이미드계 수지는 식각(etching) 공정을 통해 미세한 홀, 패턴등의 형성이 가능하여, 보다 정밀한 설계 구조를 구현할 수 있다.
다양한 실시예에서, 절연층(INS)은 제1 트랜지스터(T1)로부터 발광 소자(LD)들을 보호하는 데에 유리한 무기 절연막으로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 절연층(INS)은 버퍼층(BFL)을 평탄화시키는 데 유리한 유기 절연막으로 이루어질 수도 있다.
절연층(INS) 상에는 복수의 절연막과 트랜지스터(T1, 도 2a 및 도 2b의 T2 참고)들이 제공될 수 있다. 복수의 절연막은 버퍼층(BFL), 제1 게이트 절연막(GI1), 제2 게이트 절연막(GI2), 인캡층(ENC)을 포함할 수 있다.
버퍼층(BFL)은 절연층(INS) 상에 제공될 수 있다. 버퍼층(BFL)은 제1 및 제2 트랜지스터(T1, 도 2a 및 도 2b의 T2 참고)들에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 무기 재료를 포함한 무기 절연막을 포함할 수 있다. 일 예로, 버퍼층(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiON), AlOx와 같은 금속 산화물 중 적어도 하나를 포함할 수 있다.
버퍼층(BFL)은 절연층(INS)에 형성된 홀(H1, H2, H3)들과 대응되는 홀(H1, H2, H3)들을 포함할 수 있다. 버퍼층(BFL)은 단일층으로 제공될 수 있으나, 적어도 2중층 이상의 다중층으로 제공될 수도 있다. 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 버퍼층(BFL)은 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
제1 트랜지스터(T1)는 발광 소자(LD)에 전기적으로 연결되어 발광 소자(LD)를 구동하는 구동 트랜지스터일 수 있다. 제2 트랜지스터(도 2a 및 도 2b의 T2 참고)는 제1 트랜지스터(T1)에 전기적으로 연결되어 제1 트랜지스터(T1)를 스위칭하는 스위칭 트랜지스터일 수 있다.
제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 각각은 반도체층(SCL), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.
트랜지스터(T1, T2)들의 반도체층(SCL)은 버퍼층(BFL) 상에 제공될 수 있다. 반도체층(SCL)은 대응되는 소스 전극(SE)과 드레인 전극(DE)에 각각 접촉되는 소스 영역 및 드레인 영역을 포함할 수 있다. 상기 소스 영역과 상기 드레인 영역 사이의 영역은 채널 영역일 수 있다. 반도체층(SCL)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 상기 채널 영역은 불순물로 도핑된 반도체 패턴일 수 있다. 상기 불순물로는 n형 불순물, p형 불순물, 기타 금속과 같은 불순물이 사용될 수 있다.
트랜지스터(T1, T2)들의 게이트 전극(GE)은 제1 게이트 절연막(GI1)을 사이에 두고 대응되는 반도체층(SCL) 상에 제공될 수 있다.
제1 트랜지스터(T1)에 포함된 드레인 전극(DE)은 제2 게이트 절연막(GI2), 및 제1 게이트 절연막(GI1)을 관통하는 제1 컨택홀(CH1)을 통해 대응하는 반도체층(SCL)의 드레인 영역에 연결될 수 있다. 제1 트랜지스터(T1)에 포함된 소스 전극(SE)은 제2 게이트 절연막(GI2), 및 제1 게이트 절연막(GI1)을 관통하는 제2 컨택홀(CH2)을 통해 대응하는 반도체층(SCL)의 소스 영역에 연결될 수 있다.
제2 트랜지스터(T2)에 포함된 소스 전극과 드레인 전극 각각은 제2 게이트 절연막(GI2), 및 제1 게이트 절연막(GI1)을 관통하는 컨택홀을 통해 대응하는 반도체층의 소스 영역과 드레인 영역에 연결될 수 있다.
또한, 도 4a 내지 도 6에서는 트랜지스터들(T1, T2)이 탑 게이트(top gate) 구조의 박막 트랜지스터인 경우를 예로서 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 트랜지스터들(T1, T2)은 바텀 게이트(bottom gate) 구조의 박막 트랜지스터일 수도 있다.
제1 및 제2 게이트 절연막(GI1, GI2)들은 절연층(INS)에 형성된 홀(H1, H2, H3)들과 대응되는 홀(H1, H2, H3)들을 포함할 수 있다. 즉, 홀(H1, H2, H3)들은 절연층(INS), 버퍼층(BFL), 제1 및 제2 게이트 절연막(GI1, GI2)들을 관통하여 형성될 수 있다.
다양한 실시예에서, 표시 장치(10)는 홀(H1, H2, H3)들 중 적어도 하나의 내부 공간에 배치되며, 발광 소자(LD)들 각각과 중첩하는 광변환층(QDL1, QDL2)을 포함할 수 있다. 광변환층(QDL1, QDL2)은 발광 소자(LD)들 각각에서 방출되는 제1 색의 광을 제2 색의 광으로 변환시킬 수 있다. 제2 색의 광은 제1 색의 광과 상이한 파장을 가지는 광일 수 있다. 즉, 제2 색의 광과 제1 색의 광은 서로 상이한 색을 가질 수 있다.
다양한 실시예에서, 광변환층(QDL1, QDL2)은 입사된 광의 파장을 변환시키는 파장 변환 입자를 포함할 수 있으며, 상기 파장 변환 입자는 예를 들어 양자점(Quantum dot: QD), 형광 물질 또는 인광 물질일 수 있다. 상기 파장 변환 입자의 종류를 한정하는 것은 아니나, 이하에서는 설명의 편의를 위하여 상기 파장 변환 입자가 양자점인 경우를 중점으로 설명하도록 한다.
도 4a에 도시된 바와 같이, 제1 홀(H1)의 내부 공간에 제1 광변환층(QDL1)이 배치될 수 있다. 제1 광변환층(QDL1)은 발광 소자(LD)와 중첩하도록 제공될 수 있으며, 발광 소자(LD)에서 방출되는 제1 색의 광은 제1 광변환층(QDL1)에서 제2 색의 광으로 변환될 수 있다. 예를 들어, 발광 소자(LD)에서 청색 광이 방출되는 경우, 제1 광변환층(QDL1)은 청색 광을 적색 광으로 변환시킬 수 있다. 다만, 제1 광변환층(QDL1)이 변환시키는 광의 색을 한정하는 것은 아니다. 예를 들어, 발광 소자(LD)에서 방출된 청색 광은 제1 광변환층(QDL1)에서 녹색 광으로 변환될 수 있다. 또한, 발광 소자(LD)에서 백색 광이 방출되는 경우, 제1 광변환층(QDL1)은 입사광을 적색, 녹색, 및 청색 중 어느 하나의 색을 가지는 광으로 변환시킬 수 있다.
도 5에 도시된 바와 같이, 제2 홀(H2)의 내부 공간에 제2 광변환층(QDL2)이 배치될 수 있다. 제2 광변환층(QDL2)은 발광 소자(LD)와 중첩하도록 제공될 수 있으며, 발광 소자(LD)에서 방출되는 제1 색의 광은 제2 광변환층(QDL2)에서 제2 색의 광으로 변환될 수 있다. 예를 들어, 발광 소자(LD)에서 청색 광이 방출되는 경우, 제2 광변환층(QDL2)은 청색 광을 녹색 광으로 변환시킬 수 있다. 다만, 제2 광변환층(QDL2)이 변환시키는 광의 색을 한정하는 것은 아니다. 예를 들어, 발광 소자(LD)에서 방출된 청색 광은 제2 광변환층(QDL2)에서 적색 광으로 변환될 수 있다. 또한, 발광 소자(LD)에서 백색 광이 방출되는 경우, 제2 광변환층(QDL2)은 입사광을 적색, 녹색, 및 청색 중 어느 하나의 색을 가지는 광으로 변환시킬 수 있다.
제1 광변환층(QDL1)과 제2 광변환층(QDL2)에서 변환되는 광의 색은 서로 상이할 수 있다. 예를 들어, 발광 소자(LD)에서 청색 광이 방출되는 경우, 제1 광변환층(QDL1)은 입사광을 적색 파장의 광으로 변환하여 방출할 수 있고, 제2 광변환층(QDL2)은 입사광을 녹색 파장의 광으로 변환할 수 있다.
다양한 실시예에서, 표시 장치(10)는 홀(H1, H2, H3)들 중 적어도 하나의 내부 공간에 배치되며, 발광 소자(LD)들 각각에서 방출되는 제1 색의 광을 투과시키는 투광층(TL)을 포함할 수 있다. 즉, 발광 소자(LD)에서 방출된 광은 투광층(TL)을 투과할 수 있다. 예를 들어, 발광 소자(LD)에서 방출된 청색 광은 파장 변환 없이 투광층(TL)을 통과할 수 있다.
투광층(TL)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 투광층(TL)은 SiO2, Si3N4, Al2O3 및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않으며, 투명성을 갖는 다양한 재료가 사용될 수 있다.
한편, 발광 소자(LD)에서 방출되는 광의 파장에 따라, 표시 장치(10)에서 투광층(TL)이 생략될 수도 있다. 도 6은 발광 소자(LD)가 청색 광을 방출하는 경우에 제3 홀(H3)에 투광층(TL)이 배치되는 실시예를 나타낸 것이다. 이와 달리, 발광 소자(LD)가 백색 광을 방출하는 경우, 제3 홀(H3)에는 제3 광변환층(미도시)이 배치될 수 있다. 발광 소자(LD)에서 백색 광이 방출되는 경우, 제3 광변환층은 입사광을 적색, 녹색, 및 청색 중 어느 하나의 색을 가지는 광으로 변환시킬 수 있다.
이때, 제1 광변환층(QDL1), 제2 광변환층(QDL2), 및 제3 광변환층에서 변환되는 광의 색은 서로 상이할 수 있다. 예를 들어, 발광 소자(LD)에서 백색 광이 방출되는 경우, 제1 광변환층(QDL1)은 입사광을 적색 파장의 광으로 변환하여 방출할 수 있고, 제2 광변환층(QDL2)은 입사광을 녹색 파장의 광으로 변환할 수 있고, 제3 광변환층은 입사광을 청색 파장의 광으로 변환할 수 있다. 다만, 제1 광변환층(QDL1), 제2 광변환층(QDL2), 및 제3 광변환층에서 변환되는 광의 색을 한정하는 것은 아니다.
다양한 실시예에서, 표시 장치(10)는 홀(H1, H2, H3)들의 내측면에 배치되고, 발광 소자(LD)들 각각의 제2 단부를 노출시키는 반사층(RFL)을 포함할 수 있다. 도 4a, 도 5 및 도 6에 도시된 바와 같이, 반사층(RFL)은 홀(H1, H2, H3)들의 내측면에 배치되고, 광변환층(QDL1, QDL2)과 투광층(TL)을 둘러싸는 형태로 제공될 수 있다. 이때, 반사층(RFL)은 발광 소자(LD)의 제2 단부의 일부에 접촉할 수 있다. 즉, 발광 소자(LD)의 제2 단부의 적어도 일부는 반사층(RFL)에 의해 노출될 수 있다.
다만, 반사층(RFL)과 발광 소자(LD)의 연결 구조는 이에 한정되는 것은 아니다. 예를 들어, 도 4b에 도시된 바와 같이, 반사층(RFL)은 발광 소자(LD)의 측면과 접촉할 수 있다. 즉, 반사층(RFL)은 발광 소자(LD)의 측면까지 연장되어 형성될 수 있다. 이와 같은 경우, 발광 소자(LD)는 반사층(RFL)이 형성된 후, 제1 금속층(ML1)과 공융 접합할 수 있다.
제1 표시 장치(10)는 홀(H1)의 내측면에 배치되고, 발광 소자(LD)들 각각의 양 측면과 접하는 반사층(RFL)을 포함할 수 있다. 도 4b에 도시된 바와 같이, 반사층(RFL)은 홀(H1)의 내측면에 배치되고, 광변환층(QDL1, QDL2), 투광층(TL) 및 발광 소자(LD)를 둘러싸는 형태로 제공될 수 있다. 이때, 반사층(RFL)은 발광 소자(LD)의 양 측면에 접촉할 수 있다.
후술할 도 9c 내지 도 9e를 참조하면, 발광 소자(LD)를 포함하지 않는 기판(SUB) 상에 제2 게이트 절연막(GI2)까지 형성한 뒤, 절연층(INS), 버퍼층(BFL), 제1 게이트 절연막(GI1) 및 제2 게이트 절연막(GI2)을 식각하여, 발광 소자들(LD)이 배치될 영역의 제1 금속층(ML1)을 노출시키는 홀(H1)을 형성할 수 있다. 이 후, 제1 및 제2 게이트 절연막(GI1, GI2)을 식각하여, 트랜지스터(T1, T2)들의 반도체층(SCL) 일부를 노출시키는 제1 컨택홀(CH1)과 다른 일부를 노출시키는 제2 컨택홀(CH2)을 형성하고, 제1 컨택홀(CH1)을 통해 반도체층(SCL)과 연결되는 소스 전극(SE)을 제2 게이트 절연막(GI2) 상에 형성하고, 제2 컨택홀(CH2)을 통해 반도체층(SCL)과 연결되는 드레인 전극(DE)을 제2 게이트 절연막(GI2) 상에 형성할 수 있다. 이 후, 제1 홀(H1)의 내측면 및 노출된 제1 금속층(ML1)의 상면에 반사층(RFL)을 형성할 수 있다. 반사층(RFL)은 제 트랜지스터(T1)의 일 전극과 일체로 형성될 수 있다. 노출된 제1 금속층(ML1)의 상면에 배치된 반사층(RFL)을 제거한 후, 발광 소자(LD)를 제1 금속층(ML1) 상에 배치하고, 공융 접합할 수 있다.
이때, 도 4b에 도시된 바와 같이, 반사층(RFL)은 발광 소자(LD)의 양 측면과 접촉할 수 있다.
반사층(RFL)은 발광 소자(LD)에서 방출된 광, 광변환층(QDL1, QDL2)에서 변환된 광을 표시 장치(10)의 전면 방향(화상 표시 방향)으로 반사시킬 수 있다. 예를 들어, 제1 홀(H1)에 배치된 반사층(RFL)은 제1 광변환층(QDL1)에서 제2 색으로 변화된 광을 반사시켜 표시 장치(10)의 전면 방향으로 유도할 수 있다. 제2 홀(H2)에 배치된 반사층(RFL)은 제2 광변환층(QDL2)에서 제2 색으로 변화된 광을 반사시켜 표시 장치(10)의 전면 방향으로 유도할 수 있다. 제3 홀(H3)에 배치된 반사층(RFL)은 발광 소자(LD)에서 방출되어 투광층(TL)을 투과한 제1 색의 광을 반사시켜 표시 장치(10)의 전면 방향으로 유도할 수 있다.
반사층(RFL)은 광반사율이 높은 도전 물질을 포함할 수 있다. 광반사율이 높은 도전 물질로는, 일 예로, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 및 이들의 합금과 같은 금속을 포함할 수 있다.
홀(H1, H2, H3)들 마다 반사층(RFL)이 배치됨으로써, 제1 광변환층(QDL1)에서 변환된 광, 제2 광변환층(QDL2)에서 변환된 광, 투광층(TL)을 투과한 광 사이에서 혼색이 발생되는 것을 방지할 수 있다.
다양한 실시예에서, 제1 트랜지스터(T1)의 일 전극과 반사층(RFL1)은 일체로 형성될 수 있다. 도 4a 내지 도 6에 도시된 바와 같이, 제1 트랜지스터(T1)의 드레인 전극(DE)과 반사층(RFL)은 일체로 형성될 수 있다. 이를 통해, 반사층(RFL)은 발광 소자(LD)에서 방출된 광, 광변환층(QDL1, QDL2)에서 변환된 광을 반사시킴과 동시에, 제1 트랜지스터(T1)의 신호를 발광 소자(LD)에 전달할 수도 있다.
다양한 실시예에서, 표시 장치(10)는 발광 소자(LD)들 각각의 제2 단부를 트랜지스터(T1)와 전기적으로 연결하는 컨택 전극(CNT)을 포함할 수 있다. 도 4a 내지 도 6에 도시된 바와 같이, 컨택 전극(CNT)은 제1 트랜지스터(T1)의 드레인 전극(DE)과 발광 소자(LD)의 제2 단부를 전기적으로 연결할 수 있다. 컨택 전극(CNT)은 제1 트랜지스터(T1)의 신호를 발광 소자(LD)에 전달할 수 있다.
컨택 전극(CNT)은 광변환층(QDL1, QDL2)과 반사층(RFL) 사이, 및 광변환층(QDL1, QDL2)과 발광 소자(LD)들 각각의 제2 단부 사이에 배치될 수 있다. 즉, 컨택 전극(CNT)은 광변환층(QDL1, QDL2)의 외면에 접촉하며, 광변환층(QDL1, QDL2)을 둘러싸는 형태로 제공될 수 있다. 예를 들어, 컨택 전극(CNT)은 광변환층(QDL1, QDL2)의 측면과 하면을 둘러싸는 형태로 제공될 수 있다.
도 4a에 도시된 바와 같이, 컨택 전극(CNT)은 제1 광변환층(QDL1)의 측면과 하면을 둘러싸며, 반사층(RFL)과 발광 소자(LD)의 제2 단부에 접촉할 수 있다. 도 5에 도시된 바와 같이, 컨택 전극(CNT)은 제2 광변환층(QDL2)의 측면과 하면을 둘러싸며, 반사층(RFL)과 발광 소자(LD)의 제2 단부에 접촉할 수 있다. 도 6에 도시된 바와 같이, 컨택 전극(CNT)은 투광층(TL)의 측면과 하면을 둘러싸며, 반사층(RFL)과 발광 소자(LD)의 제2 단부에 접촉할 수 있다.
도 2a, 도 2b, 및 도 4a 내지 도 6을 참고하면, 발광 소자(LD)의 제2 단부는 컨택 전극(CNT) 및 반사층(RFL)에 의해 제1 트랜지스터(T1)의 드레인 전극(DE)과 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)의 소스 전극(SE)은 제1 구동 전원(도 2a 및 도 2b의 VDD 참고)이 인가되는 전원 라인과 전기적으로 연결될 수 있다. 이를 통해, 발광 소자(LD)의 제2 단부(예컨데, 제2 전극)는 제1 트랜지스터(T1)로부터 신호(예컨데, 제1 구동 전원(VDD))를 전달받을 수 있다.
발광 소자(LD)의 제1 단부는 제1 금속층(ML1)과 접촉하여, 전기적으로 연결될 수 있다. 제1 금속층(ML1)은 제2 구동 전원(도 2a 및 도 2b의 VSS 참고)이 인가되는 전원 라인과 전기적으로 연결될 수 있다. 이를 통해, 발광 소자(LD)의 제1 단부(예컨데, 제1 전극)는 제1 금속층(ML1)으로부터 신호(예컨데, 제2 구동 전원(VSS))를 전달받을 수 있다.
이에 따라, 발광 소자(LD)는 제1 단부와 제2 단부에 소정 전압이 인가될 수 있다. 발광 소자(LD)의 양 단부에 소정 전압 이상의 전계를 인가하게 되면, 발광 소자(LD)의 중간층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다.
컨택 전극(CNT)은 투명 전극일 수 있다. 컨택 전극(CNT)은 ITO, IZO 및 ITZO를 비롯한 다양한 투명 도전 물질 중 적어도 하나를 포함하며, 소정의 투광도를 만족하도록 실질적으로 투명하게 구현될 수 있다. 구체적으로, 컨택 전극(CNT)은, 발광 소자(LD)로부터 방출된 광이 손실 없이 투과될 수 있도록 투명한 도전 물질로 구성될 수 있다. 다만, 컨택 전극(CNT)의 재료는 상술한 실시예들에 한정되는 것은 아니다.
또한, 컨택 전극(CNT)이 반사층(RFL)과 접촉함에 따라, 컨택 전극(CNT1)의 배선 저항을 줄여, 신호 지연에 의한 발광 소자(LD)의 구동 불량을 최소화할 수 있다.
다양한 실시예에서, 표시 장치(10)는 컨택 전극(CNT), 광변환층(QDL1, QDL2), 투광층(TL), 반사층(RFL), 트랜지스터(T1, TE)들의 소스 전극(SE)과 드레인 전극(DE)을 커버하는 인캡층(ENC)을 포함할 수 있다. 인캡층(ENC)은 컨택 전극(CNT), 광변환층(QDL1, QDL2), 투광층(TL), 반사층(RFL), 트랜지스터(T1, TE)들의 소스 전극(SE)과 드레인 전극(DE)이 외부로 노출되지 않도록 커버하여, 부식되는 것을 방지할 수 있다.
인캡층(ENC)은 투명 절연 물질을 포함하여 광을 투과시킬 수 있다. 상기 투명 절연 물질은 유기 재료 또는 무기 재료를 포함할 수 있다. 예를 들면, 인캡층(ENC)은 발광 소자(LD)에서 방출된 광, 광변환층(QDL1, QLD2)에서 변환된 광의 손실을 최소화하기 위해 투명한 절연성 재료로 형성될 수 있다.
또한, 인캡층(ENC)은 그 하부에 배치된 구성들, 예를 들어 컨택 전극(CNT), 광변환층(QDL1, QDL2), 투광층(TL), 반사층(RFL), 트랜지스터(T1, TE)들의 소스 전극(SE)과 드레인 전극(DE)들 등에 의해 발생된 단차를 완화시키는 평탄화층일 수 있다.
다양한 실시예에서, 표시 장치(10)는 광변환층(QDL1, QDL2) 상에 배치되며, 광변환층(QDL1, QDL2)과 중첩하는 컬러 필터(CF1, CF2)를 포함할 수 있다. 컬러 필터(CF1, CF2)는 광변환층(QDL1, QDL2)과 중첩하는 인캡층(ENC)의 영역 상에 제공될 수 있다.
도 4a 및 도 5 참고하면, 제1 광변환층(QDL1) 상에 제1 컬러 필터(CF1)가 제공되고, 제2 광변환층(QDL2) 상에 제2 컬러 필터(CF2)가 제공될 수 있다. 제1 및 제2 컬러 필터(CF1, CF2)에서 방출되는 광의 파장은 서로 다를 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 입사광으로부터 적색 파장의 광을 방출하고, 제2 컬러 필터(CF1)는 입사광으로부터 녹색 파장의 광을 방출할 수 있다. 다만, 제1 및 제2 컬러 필터(CF1, CF2)가 방출하는 광의 파장을 한정하는 것은 아니다.
전술한 바와 같이, 발광 소자(LD)가 백색 광을 방출하는 경우, 제3 홀(H3)에는 제3 광변환층(미도시)이 제공될 수 있다. 이때, 제3 광변환층 상에는 제3 컬러 필터(미도시)가 배치될 수 있다. 이때, 제3 컬러 필터는 입사광으로부터 청색 파장의 광을 방출할 수 있다.
표시 장치(10)는 인캡층(ENC) 상에 배치되는 블랙 매트릭스(BM)를 포함할 수 있다. 블랙 매트릭스(BM)는 상기 서브 화소(SP)들 사이의 경계에 제공되어, 서브 화소(SP)들의 영역을 구분할 수 있다. 블랙 매트릭스(BM)는 광변환층(QDL1, QDL2)과 중첩하는 개구들을 포함할 수 있다.
도 4a 및 도 5에 도시된 바와 같이, 상기 개구들 중 일부에는 컬러 필터(CF1, CF2)가 배치되고, 컬러 필터(CF1, CF2)는 광변환층(QDL1, QDL2)과 중첩할 수 있다. 도 6을 참고하면, 상기 개구들 중 다른 일부에는 컬러 필터(CF1, CF2)가 배치되지 않을 수 있다.
다양한 실시예에서, 블랙 매트릭스(BM) 상에는 오버 코트층(OC)이 제공될 수 있다. 오버 코트층(OC)은 표시 장치(10) 내부에 산소 및 수분 등이 침투하는 것을 방지하는 봉지층일 수 있다.
도 7 및 도 8은 도 3의 Ⅰ-Ⅰ' 라인에 따른 표시 장치의 다양한 실시예를 나타낸 단면도이다. 도 7 및 도 8에는 설명의 편의를 위하여, 표시 장치(10)에 포함되는 제2 트랜지스터를 별도로 도시하지 않았다.
본 실시예에 따른 표시 장치에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예에 따른 표시 장치에서 언급하지 않은 구성을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않은 부분은 상술한 일 실시예에 따르며, 동일한 부호는 동일한 구성 요소를, 유사한 부호는 유사한 구성 요소를 나타낸다.
도 3 내지 도 8을 참고하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 기판(SUB), 제1 금속층(ML1), 절연층(INS), 발광 소자(LD)들, 광변환층(QDL1, QDL2), 및 투광층(TL)을 포함할 수 있다.
다양한 실시예에서, 기판(SUB)의 비표시 영역(NDA)에 중첩하는 제1 금속층(ML1)의 일부는 노출될 수 있다. 비표시 영역(NDA)에는 화소들을 구동하기 위한 구동부, 및 화소들과 구동부를 연결하는 배선부의 일부를 포함할 수 있다. 예를 들어, 도 7에 도시한 바와 같이, 비표시 영역(NDA) 상에는 구동부에 포함된 트랜지스터(TR)가 배치될 수 있다. 제1 금속층(ML1)은 트랜지스터(TR)보다 기판(SUB)의 외부 경계를 향해, 더 연장되어 배치될 수 있다. 즉, 기판(SUB)의 비표시 영역(NDA)에 중첩하는 제1 금속층(ML1) 상에는 절연층(INS), 버퍼층(BFL), 제1 및 제2 게이트 절연막(GI1, GI2), 인캡층(ENC), 블랙 매트릭스(BM), 오버 코트층(OC)이 배치되지 않은 일 영역을 포함할 수 있다.
발광 소자(LD)가 발광함에 따라, 발광 소자(LD)에 발열이 발생하게 된다. 이때, 제1 금속층(ML1)은 발광 소자(LD)의 제1 단부와 접촉하며, 발광 소자(LD)에서 발생한 열은 제1 금속층(ML1)에 전도될 수 있다. 제1 금속층(ML1)의 일부를 노출시킴으로써, 발광 소자(LD)에서 전도된 열을 외부로 방출하여, 발광 소자(LD)에서 발생되는 발열을 해소할 수 있다. 한편, 도면에는 도시되어 있지 않으나, 노출된 제1 금속층(ML1)은 비표시 영역에 배치된 냉각 장치, 방열층, 방열재 등과 연결될 수 있다. 이를 통해, 발광 소자(LD)에서 발생되는 발열을 효과적으로 해소할 수 있다.
다양한 실시예에서, 표시 장치(10)는 제1 금속층(ML1)과 기판(SUB) 사이에 배치되는 제2 금속층(ML2)을 포함할 수 있다. 제2 금속층(ML2)은 제1 금속층(ML1)에 접촉할 수 있다. 제2 금속층(ML2)은 광반사율이 높은 도전 물질을 포함할 수 있다. 광반사율이 높은 도전 물질로는, 일 예로, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 및 이들의 합금과 같은 금속을 포함할 수 있다.
제1 금속층(ML1)과 제2 금속층(ML2)이 포함하는 금속은 서로 상이할 수 있다. 서로 상이한 금속을 포함하는 제1 금속층(ML1)과 제2 금속층(ML2)이 서로 연결됨에 따라, IR 드롭(drop)을 방지할 수 있다.
도 8에 도시된 바와 같이, 제1 금속층(ML1)은, 발광 소자(LD)들 각각에 중첩하는 제2 금속층(ML2)의 일부 영역 상에 배치될 수 있다. 이때, 제2 금속층(ML2)은 기판(SUB)의 전면에 배치될 수 있고, 기판(SUB)의 비표시 영역(NDA)과 중첩하는 제2 금속층(ML2)의 일부는 노출될 수 있다. 제2 금속층(ML2)은 제1 금속층(ML1)보다 열 전도율이 높은 금속을 포함할 수 있다. 이를 통해, 발광 소자(LD)에서 발생한 열은 제1 금속층(ML1)을 경유하여 제2 금속층(ML2)에 전도되고, 제2 금속층(ML2)의 노출된 부분을 통해 열이 외부로 방출될 수 있다.
도 9a 내지 도 9k는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 나타낸 단면도이다. 구체적으로, 도 9a 내지 도 9k는 도 3의 Ⅰ-Ⅰ' 라인에 따라 표시 장치의 제조 방법을 순차적으로 나타낸 단면도이다. 도 9a 내지 도 9k에는 설명의 편의를 위하여, 표시 장치(10)에 포함되는 제2 트랜지스터 및 비표시 영역에 배치되는 구동부의 트랜지스터를 별도로 도시하지 않았다.
도 3 및 도 9a를 참고하면, 기판(SUB) 상에 제1 금속층(ML1)을 배치하고, 제1 색의 광을 방출하는 복수의 발광 소자(LD)들 각각의 제1 단부를 제1 금속층(ML1)에 접촉시킬 수 있다. 이때, 발광 소자(LD)들 각각의 제1 단부를 제1 금속층(ML1)과 공융 접합시킬 수 있다.
도 3 및 도 9b를 참고하면, 발광 소자(LD)들을 포함하는 제1 금속층(ML1) 상에 절연층을 형성할 수 있다. 예를 들어, 발광 소자(LD)들을 포함하는 제1 금속층(ML1) 상에 절연 조성물을 코팅하고, 절연 조성물을 경화하여 절연층(INS)을 형성할 수 있다. 이때, 절연 조성물은 폴리이미계 수지를 포함할 수 있다. 이에 의해, 절연층(INS)은 발광 소자(LD)와 제1 금속층(ML1)을 커버할 수 있다.
도 3 및 도 9c를 참고하면, 절연층(INS) 상에 버퍼층(BFL)을 형성할 수 있고, 절연층(INS) 상에 트랜지스터(T1, 도 2a 및 2b의 T2 참고)들의 반도체층(SCL)을 형성할 수 있다. 이후, 반도체층(SCL)을 커버하는 제1 게이트 절연막(GI1)을 버퍼층(BFL) 상에 형성하고, 제1 게이트 절연막(GI1) 상에 반도체층(SCL)과 중첩하도록 트랜지스터(T1, T2)들의 게이트 전극(GE)을 형성할 수 있다. 이후, 트랜지스터(T1, T2)들의 게이트 전극(GE)을 커버하는 제2 게이트 절연막(GI2)을 제1 게이트 절연막(GI1) 상에 형성할 수 있다.
도 3 및 도 9d를 참고하면, 발광 소자(LD)들 각각에 중첩하는 절연층(INS)의 부분을 식각하여, 제1 금속층(ML1)을 마주하는 발광 소자(LD)들 각각의 제2 단부를 노출시키는 복수의 홀(H1, H2, H3)들을 형성할 수 있다. 이하에서는 제1 홀(H1)을 중심으로 설명하도록 한다.
이때, 제1 및 제2 게이트 절연막(GI1, GI2)을 식각하여, 트랜지스터(T1, T2)들의 반도체층(SCL) 일부를 노출시키는 제1 컨택홀(CH1)과 다른 일부를 노출시키는 제2 컨택홀(CH2)을 형성할 수 있다. 또한, 제1 및 제2 게이트 절연막(GI1, GI2), 버퍼층(BFL), 절연층(INS)을 식각하여, 기판(SUB)의 비표시 영역(NDA)과 중첩하는 제1 금속층(ML1)의 일부를 노출시킬 수 있다.
도 3 및 도 9e를 참고하면, 제1 컨택홀(CH1)을 통해 반도체층(SCL)과 연결되는 소스 전극(SE)을 제2 게이트 절연막(GI2) 상에 형성하고, 제2 컨택홀(CH2)을 통해 반도체층(SCL)과 연결되는 드레인 전극(DE)을 제2 게이트 절연막(GI2) 상에 형성할 수 있다.
제1 홀(H1)의 내측면에 반사층(RFL)을 형성할 수 있다. 이때, 반사층(RFL)은 제 트랜지스터(T1)의 일 전극과 일체로 형성될 수 있다. 도 9e에 도시된 바와 같이, 반사층(RFL)은 제1 트랜지스터(T1)의 드레인 전극(DE)과 일체로 형성될 수 있다. 도 9e에 도시된 바와 같이, 반사층(RFL)은 제1 홀(H1)에 의해 노출된 발광 소자(LD)의 제2 단부를 커버하고 있다.
도 3 및 도 9f를 참고하면, 제1 홀(H1)의 내측면에 배치된 반사층(RFL)을 제외하고, 발광 소자(LD)의 제2 단부를 커버하는 반사층(RFL)의 일부를 제거하여, 발광 소자(LD)의 제2 단부 일부를 노출시킬 수 있다.
도 3 및 도 9g를 참고하면, 발광 소자(LD)들 각각의 제2 단부를 제1 트랜지스터(T1)와 전기적으로 연결하는 컨택 전극(CNT)을 형성할 수 있다. 도 9g에 도시된 바와 같이, 컨택 전극(CNT)을 반사층(RFL)과 발광 소자(LD)의 제2 단부 상에 형성할 수 있다. 이를 통해, 컨택 전극(CNT)은 제1 트랜지스터(T1)의 드레인 전극(DE)과 발광 소자(LD)의 제2 단부를 전기적으로 연결할 수 있다. 이때, 컨택 전극(CNT)은 투명 전극 물질로 형성될 수 있다.
도 3 및 도 9h를 참고하면, 홀(H1, H2, H3)들 중 적어도 하나의 내부 공간에, 발광 소자(LD)들 각각과 중첩하는 광변환층(QDL1, QDL2)을 형성할 수 있다. 도 9h에 도시된 바와 같이, 제1 홀(H1) 내부에 배치된 컨택 전극(CNT)에 제1 광변환층(QDL1)을 형성할 수 있다. 제2 홀(H2) 내부에 배치된 컨택 전극(CNT)에 제2 광변환층(QDL2)을 형성할 수 있다.
다양한 실시예에서, 홀(H1, H2, H3)들 중 적어도 하나의 내부 공간에, 발광 소자(LD)들 각각에서 방출되는 제1 색의 광을 투과시키는 투광층(TL)을 형성할 수 있다. 제3 홀(H3) 내부에 배치된 컨택 전극(CNT)에 투광층(TL)을 형성할 수 있다.
도 3, 도 9i, 및 도 9j를 참고하면, 트랜지스터(T1, T2)들의 소스 전극(SE), 드레인 전극(DE), 컨택 전극(CNT), 광변환층(QDL1, QDL2), 투광층(TL), 반사층(RFL)을 커버하는 인캡층(ENC)을 제2 게이트 절연막(GI2) 상에 형성할 수 있다. 또한, 광변환층(QDL1, QDL2)과 중첩하는 인캡층(ENC)의 영역 상에 컬러 필터(CF1, CF2)를 형성하고, 인캡층의 다른 영역 상에는 블랙 매트릭스(BM)를 형성할 수 있다. 이때, 투광층(TL)에 중첩하는 인캡층(ENC)의 영역 상에는 블랙 매트릭스(BM)의 개구가 형성될 수 있다.
도 3, 및 도 9k를 참고하면, 컬러 필터(CF1, CF2) 및 블랙 매트릭스(BM) 상에 오버 코트층(OC)을 형성할 수 있다.
이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한, 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
10: 표시 장치 CF: 컬러 필터
SUB: 기판 ML1: 제1 금속층
ML2: 제2 금속층 LD: 발광 소자
INS: 절연층 H: 홀
RFL: 반사층 CNT: 컨택 전극
QDL: 광변환층 TL: 투광층

Claims (20)

  1. 기판 상에 배치되는 제1 금속층;
    상기 제1 금속층에 접촉하는 제1 단부를 포함하고, 제1 색의 광을 방출하는 복수의 발광 소자들;
    상기 발광 소자들을 포함하는 상기 제1 금속층 상에 배치되고, 상기 제1 금속층을 마주하는 상기 발광 소자들 각각의 제2 단부를 노출시키는 복수의 홀들을 포함하는 절연층; 및
    상기 홀들 중 적어도 하나의 내부 공간에 배치되며, 상기 발광 소자들 각각에 중첩하는 광변환층을 포함하고,
    상기 광변환층은 상기 발광 소자들 각각에서 방출되는 상기 제1 색의 광을 제2 색의 광으로 변환하는 표시 장치.
  2. 제1 항에 있어서,
    상기 홀들의 내측면에 배치되고, 상기 발광 소자들 각각의 제2 단부의 적어도 일부를 노출시키는 반사층을 더 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 반사층은 상기 발광 소자들의 측면과 접촉하는 표시 장치.
  4. 제2 항에 있어서,
    상기 절연층 상에 배치되고, 상기 발광 소자들 각각에 전기적으로 연결되는 트랜지스터를 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 트랜지스터의 일 전극과 상기 반사층은 일체로 형성되는 표시 장치.
  6. 제4 항에 있어서,
    상기 발광 소자들 각각의 제2 단부를 상기 트랜지스터와 전기적으로 연결하는 컨택 전극을 더 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 컨택 전극은 상기 광변환층과 상기 반사층 사이, 및 상기 광변환층과 상기 발광 소자들 각각의 제2 단부 사이에 배치되는 표시 장치.
  8. 제6 항에 있어서,
    상기 컨택 전극은 투명 전극인 표시 장치.
  9. 제1 항에 있어서,
    상기 광변환층 상에 배치되며, 상기 광변환층과 중첩하는 컬러 필터를 더 포함하는 표시 장치.
  10. 제1 항에 있어서,
    상기 홀들 중 적어도 하나의 내부 공간에 배치되며, 상기 발광 소자들 각각에서 방출되는 상기 제1 색의 광을 투과시키는 투광층을 더 포함하는 표시 장치.
  11. 제1 항에 있어서,
    상기 기판은 표시 영역과 상기 표시 영역을 둘러싸는 비표시 영역을 포함하고,
    상기 비표시 영역에 중첩하는 상기 제1 금속층의 일부는 방열층으로 노출되는 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 금속층과 상기 기판 사이에 배치되는 제2 금속층을 더 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 금속층은,
    상기 발광 소자들 각각에 중첩하는 상기 제2 금속층의 일부 영역 상에 배치되는 표시 장치.
  14. 제1 항에 있어서,
    상기 발광 소자들 각각의 제1 단부와 상기 제1 금속층은 공융 접합되는 표시 장치.
  15. 기판 상에 배치된 제1 금속층 상에, 제1 색의 광을 방출하는 복수의 발광 소자들 각각의 제1 단부를 접촉시키는 단계;
    상기 발광 소자들과 상기 제1 금속층을 커버하는 절연층을 형성하는 단계;
    상기 발광 소자들 각각에 중첩하는 상기 절연층의 부분을 식각하여, 상기 제1 금속층을 마주하는 상기 발광 소자들 각각의 제2 단부를 노출시키는 복수의 홀들을 형성하는 단계; 및
    상기 홀들 중 적어도 하나의 내부 공간에, 상기 발광 소자들 각각과 중첩하는 광변환층을 형성하는 단계를 포함하고,
    상기 광변환층은 상기 발광 소자들 각각에서 방출되는 상기 제1 색의 광을 제2 색의 광으로 변환하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 발광 소자들 각각의 제1 단부를 접촉시키는 단계는,
    상기 발광 소자들 각각의 제1 단부를 상기 제1 금속층과 공융 접합하는 단계를 더 포함하는 표시 장치의 제조 방법.
  17. 제15 항에 있어서,
    상기 홀들의 내측면에 반사층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 발광 소자들 각각에 전기적으로 연결되는 트랜지스터를 상기 절연층 상에 형성하는 단계를 더 포함하고,
    상기 트랜지스터의 일 전극과 상기 반사층을 일체로 형성하는 표시 장치의 제조 방법.
  19. 제15 항에 있어서,
    상기 홀들 중 적어도 하나의 내부 공간에, 상기 발광 소자들 각각에서 방출되는 상기 제1 색의 광을 투과시키는 투광층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  20. 제18 항에 있어서,
    상기 발광 소자들 각각의 제2 단부를 상기 트랜지스터와 전기적으로 연결하는 컨택 전극을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
KR1020200021857A 2020-02-21 2020-02-21 표시 장치 및 표시 장치의 제조 방법 KR20210107227A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200021857A KR20210107227A (ko) 2020-02-21 2020-02-21 표시 장치 및 표시 장치의 제조 방법
US17/154,594 US11682659B2 (en) 2020-02-21 2021-01-21 Display device and fabricating method for display device
CN202110108983.0A CN113299677A (zh) 2020-02-21 2021-01-27 显示设备及用于显示设备的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200021857A KR20210107227A (ko) 2020-02-21 2020-02-21 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210107227A true KR20210107227A (ko) 2021-09-01

Family

ID=77318879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200021857A KR20210107227A (ko) 2020-02-21 2020-02-21 표시 장치 및 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US11682659B2 (ko)
KR (1) KR20210107227A (ko)
CN (1) CN113299677A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230134039A (ko) * 2022-03-11 2023-09-20 삼성디스플레이 주식회사 배선 기판 및 이를 포함하는 표시 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462861B2 (en) 2004-04-28 2008-12-09 Cree, Inc. LED bonding structures and methods of fabricating LED bonding structures
KR100654682B1 (ko) 2005-10-04 2006-12-08 (주) 아모센스 엘이디 패키지에서의 세라믹과 금속의 접합방법
KR100755658B1 (ko) * 2006-03-09 2007-09-04 삼성전기주식회사 발광다이오드 패키지
US8933433B2 (en) 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
US9159700B2 (en) 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
US8987765B2 (en) 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
CN110010750B (zh) 2014-06-18 2021-11-09 艾克斯展示公司技术有限公司 微组装led显示器
US10133426B2 (en) 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
US10490534B2 (en) * 2016-05-20 2019-11-26 Innolux Corporation Display device with LED pixels
WO2018117361A1 (ko) 2016-12-23 2018-06-28 주식회사 루멘스 마이크로 엘이디 모듈 및 그 제조방법
KR20180073971A (ko) 2016-12-23 2018-07-03 주식회사 루멘스 마이크로 엘이디와 액티브 메트릭스 기판의 플립 본딩 방법 및 플립 본딩 구조
KR102317874B1 (ko) 2017-02-09 2021-10-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10700121B2 (en) 2017-02-13 2020-06-30 Sct Ltd. Integrated multilayer monolithic assembly LED displays and method of making thereof
KR102476136B1 (ko) 2017-09-05 2022-12-09 삼성전자주식회사 Led를 이용한 디스플레이 장치
KR102509877B1 (ko) 2017-12-22 2023-03-14 엘지디스플레이 주식회사 마이크로 led 표시 패널 및 그 제조 방법
KR102488274B1 (ko) 2017-12-27 2023-01-12 엘지디스플레이 주식회사 마이크로 led 전사 방법, 이를 이용한 마이크로 led 표시 패널 제조 방법 및 마이크로 led 표시 패널

Also Published As

Publication number Publication date
US11682659B2 (en) 2023-06-20
US20210265322A1 (en) 2021-08-26
CN113299677A (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
JP6975759B2 (ja) 表示装置及び表示装置の製造方法
US11004910B2 (en) Optical filter substrate and display device including the same
KR102591412B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
TW202013025A (zh) 發光裝置及包含其之顯示裝置
CN112041989A (zh) 发光器件、具有该发光器件的显示装置及制造其的方法
CN110796961B (zh) 发光显示设备
EP3823049B1 (en) Light emitting apparatus, manufacturing method thereof, and display apparatus provided therewith
KR20200038342A (ko) 표시 장치
EP3968383A1 (en) Pixel and display device comprising same
US11476397B2 (en) Display device and manufacturing method thereof
US11450268B2 (en) Display device and fabricating method for display device
KR20230023111A (ko) 표시 장치 및 그의 제조 방법
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
KR20210107227A (ko) 표시 장치 및 표시 장치의 제조 방법
US10276632B2 (en) Display device using semiconductor light-emitting diodes, and manufacturing method therefor
KR20210059107A (ko) 표시 장치
US20220131038A1 (en) Display device
KR20190108224A (ko) 표시패널 및 그 제조방법
EP3985734A1 (en) Display device and method for manufacturing same
KR20230056859A (ko) 표시 장치 및 그의 제조 방법
KR20220125862A (ko) 표시 장치
US11417636B2 (en) Display device and manufacturing method thereof
US20230187427A1 (en) Display device and method of manufacturing the same
KR20210084789A (ko) 표시 장치
KR20220156719A (ko) 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination