KR20210093734A - 디스플레이 디바이스의 밝기 제어를 위한 디바이스 및 방법 - Google Patents

디스플레이 디바이스의 밝기 제어를 위한 디바이스 및 방법 Download PDF

Info

Publication number
KR20210093734A
KR20210093734A KR1020200137699A KR20200137699A KR20210093734A KR 20210093734 A KR20210093734 A KR 20210093734A KR 1020200137699 A KR1020200137699 A KR 1020200137699A KR 20200137699 A KR20200137699 A KR 20200137699A KR 20210093734 A KR20210093734 A KR 20210093734A
Authority
KR
South Korea
Prior art keywords
control signal
emission control
display
display panel
controlling
Prior art date
Application number
KR1020200137699A
Other languages
English (en)
Inventor
히로부미 후리하타
다카시 노세
마사오 오리오
Original Assignee
시냅틱스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시냅틱스 인코포레이티드 filed Critical 시냅틱스 인코포레이티드
Publication of KR20210093734A publication Critical patent/KR20210093734A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0646—Modulation of illumination source brightness and image signal correlated to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

디스플레이 드라이버는 신호 공급 회로부 및 제어 회로부를 포함한다. 신호 공급 회로부는 디스플레이 패널에 방출 제어 신호를 공급하도록 구성된다. 방출 제어 신호는 디스플레이 패널의 픽셀들에 대한 광을 방출하는 픽셀 회로들의 비율을 제어한다. 제어 회로부는 입력 이미지 데이터에 기초하여 방출 제어 신호를 제어하도록 구성된다.

Description

디스플레이 디바이스의 밝기 제어를 위한 디바이스 및 방법{DEVICE AND METHOD FOR BRIGHTNESS CONTROL OF DISPLAY DEVICE}
본 명세서에서 개시된 실시형태들은 일반적으로 디스플레이 디바이스의 밝기 제어를 위한 디바이스 및 방법에 관한 것이다.
디스플레이 이미지의 품질은 디스플레이 디바이스의 동적 밝기 범위에 의존할 수도 있다. 이미지 품질을 개선시키기 위해, 디스플레이 디바이스의 밝기 제어가 동적 밝기 범위를 증가시키는데 활용될 수도 있다.
이 개요는 이하 상세한 설명에서 추가로 설명되는 개념들의 선택을 간략화된 형태로 도입하기 위해 제공된다. 이 개요는 청구된 요지의 주요한 특징들 또는 본질적인 특징들을 식별하도록 의도되지도, 청구된 요지의 범위를 제한하도록 의도되지도 않는다.
하나 이상의 실시형태들에서, 디스플레이 드라이버가 개시된다. 디스플레이 드라이버는 신호 공급 회로부 및 제어 회로부를 포함한다. 신호 공급 회로부는 디스플레이 패널에 방출 제어 신호를 공급하도록 구성된다. 방출 제어 신호는 디스플레이 패널의 픽셀들에 대한 광을 방출하는 픽셀 회로들의 비율 (ratio) 을 제어한다. 제어 회로부는 입력 이미지 데이터에 기초하여 방출 제어 신호를 제어하도록 구성된다.
하나 이상의 실시형태들에서, 디스플레이 디바이스가 개시된다. 디스플레이 디바이스는 디스플레이 패널 및 디스플레이 드라이버를 포함한다. 디스플레이 드라이버는 신호 공급 회로부 및 제어 회로부를 포함한다. 신호 공급 회로부는 디스플레이 패널에 방출 제어 신호를 공급하도록 구성된다. 방출 제어 신호는 디스플레이 패널의 픽셀들에 대한 광을 방출하는 픽셀 회로들의 비율을 제어한다. 제어 회로부는 입력 이미지 데이터에 기초하여 방출 제어 신호를 제어하도록 구성된다.
하나 이상의 실시형태들에서, 방법이 또한 개시된다. 방법은 디스플레이 패널의 픽셀들에 대한 광을 방출하는 픽셀 회로들의 비율을 제어하기 위해 방출 제어 신호를 디스플레이 패널에 공급하는 단계 및 입력 이미지 데이터에 기초하여 방출 제어 신호를 제어하는 단계를 포함한다.
특허 또는 출원 파일은 컬러로 작성된 적어도 하나의 도면을 포함한다. 컬러 도면(들)을 가진 이 특허 또는 특허 출원 공보의 사본은 요청 및 필요 수수료의 납부시 사무국이 제공할 것이다.
본 개시의 상기 언급된 특징들이 상세히 이해될 수 있도록, 위에 간략하게 요약된, 본 개시의 보다 구체적인 설명이 실시형태들을 참조하여 행해질 수도 있으며, 이 실시형태들 중 일부가 첨부된 도면들에 예시된다. 그러나, 첨부된 도면들은 예시적인 실시형태들만을 예시할 뿐이고, 따라서 본 개시가 다른 동일하게 효과적인 실시형태들을 인정할 수도 있으므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 함에 유의해야 한다.
도 1 은 하나 이상의 실시형태들에 따른, 디스플레이 디바이스의 예시적인 구성을 예시한다.
도 2 는 하나 이상의 실시형태들에 따른, 픽셀 회로의 예시적인 구성을 예시한다.
도 3 은 하나 이상의 실시형태들에 따른, 픽셀의 예시적인 구성을 예시한다.
도 4 는 하나 이상의 실시형태들에 따른, 이미지 프로세싱 회로부의 예시적인 구성을 예시한다.
도 5 는 하나 이상의 실시형태들에 따른, 감마 곡선 및 감마 곡선을 특정하는 컨트롤 포인트들을 예시한다.
도 6 은 하나 이상의 실시형태들에 따른, 제어 회로부의 예시적인 구성을 예시한다.
도 7 은 하나 이상의 실시형태들에 따른, 부분 영역들의 예시적인 정의를 예시한다.
도 8 은 하나 이상의 실시형태들에 따른, 최고 로컬 평균 픽처 레벨 (최고 로컬 APL (average picture level)) 에 기초한 최고 밝기 향상 디스플레이 밝기 값 (최고 밝기 향상 DBV (display brightness value)) 의 예시적인 계산을 예시한다.
도 9 는 하나 이상의 실시형태들에 따른, 글로벌 APL 에 기초한 최고 밝기 향상 DBV 의 예시적인 계산을 예시한다.
도 10 은 하나 이상의 실시형태들에 따른, 각각의 픽셀에 대한 밝기 이득의 생성을 예시한다.
도 11 은 하나 이상의 실시형태들에 따른, 컨트롤 포인트들의 생성을 예시한다.
도 12 는 하나 이상의 실시형태들에 따른, 신호 프로세싱 회로부를 제어하기 위한 예시적인 방법을 예시한다.
도 13 은 하나 이상의 실시형태들에 따른, 디스플레이 디바이스의 예시적인 동작을 예시한다.
이해를 용이하게 하기 위해, 동일한 참조 번호들은, 가능한 경우, 도면들에 공통인 동일한 엘리먼트들을 지정하는데 사용되었다. 일 실시형태에서 개시된 엘리먼트들은 특정 기재 없이도 다른 실시형태들에 유익하게 활용될 수도 있음이 고려된다. 여기에 참조된 도면들은 특별히 언급되지 않으면 일정한 비율로 그려진 것으로 이해되어서는 안된다. 또한, 제시 및 설명의 명료성을 위해 도면들은 종종 간략화되고 상세들 또는 컴포넌트들은 생략된다. 도면들 및 논의는 이하에 논의되는 원리들을 설명하는 역할을 하며, 여기서 동일한 명칭들은 동일한 엘리먼트들을 나타낸다.
다음의 상세한 설명은 사실상 단지 예시적일 뿐이며, 본 개시 또는 본 개시의 응용 및 사용들을 제한하도록 의도되지 않는다. 더욱이, 선행하는 배경, 개요, 또는 다음의 상세한 설명에서 제시된 임의의 표현된 또는 암시된 이론에 의해 속박되도록 하려는 의도는 없다.
디스플레이 이미지는 밝기가 로컬적으로 높은 영역을 포함할 수도 있다. 그러한 경우들에서, 이미지 품질은 디스플레이 디바이스의 밝기 동적 범위에 의존할 수도 있다. 증가된 밝기 동적 범위는 디스플레이 이미지의 밝은 부분을 증가된 밝기로 디스플레이하고 어두운 부분을 감소된 밝기로 디스플레이하는 것을 가능하게 할 수도 있다.
하나 이상의 실시형태들에서, 디스플레이 패널에 적어도 하나의 신호를 공급하도록 구성된 신호 공급 회로부는 밝기 동적 범위를 증가시키기 위해 입력 이미지 데이터에 기초하여 적응적으로 제어된다. 다양한 실시형태들에서, 신호 공급 회로부는 디스플레이 패널에 배치된 픽셀들의 총 수에 대한 광을 방출하는 픽셀들의 비율을 제어하는 방출 제어 신호를 생성하도록 구성될 수도 있다. 그러한 실시형태들에서, 방출 제어 신호는 입력 이미지 데이터에 기초하여 적응적으로 제어될 수도 있다. 하나 이상의 실시형태들에서, 신호 공급 회로부는, 입력 이미지 데이터에 대응하는 이미지가 밝은 부분을 포함하는 경우, 입력 이미지 데이터에 기초하여 전체 디스플레이 이미지의 밝기를 증가시키기 위해 제어될 수도 있다. 그러한 실시형태들에서, 신호 공급 회로부의 이미지 프로세싱 회로부는 디스플레이 이미지에서 어두운 부분에서의 픽셀들에 대한 밝기의 증가를 상쇄 (cancel) 하기 위해 이미지 프로세싱을 수행하도록 구성될 수도 있다. 이는 디스플레이 이미지의 콘트라스트를 효과적으로 증가시킬 수도 있다.
도 1 은 하나 이상의 실시형태들에 따른, 디스플레이 디바이스 (100) 의 예시적인 구성을 예시한다. 디스플레이 디바이스 (100) 는 호스트 (200) 로부터 수신된 입력 이미지 데이터 (Din) 에 대응하는 이미지를 디스플레이하도록 구성될 수도 있다. 호스트 (200) 의 예들은 애플리케이션 프로세서, 중앙 프로세싱 유닛 (CPU) 또는 다른 프로세서들을 포함할 수도 있다. 디스플레이 디바이스 (100) 는 디스플레이 패널 (1) 및 디스플레이 드라이버 (2) 를 포함한다. 디스플레이 패널 (1) 은 유기 발광 다이오드 (OLED) 디스플레이 패널과 같은 자기-발광 디스플레이 패널을 포함할 수도 있다. 다른 실시형태들에서, 디스플레이 패널 (1) 은 액정 디스플레이 패널일 수도 있다. 도시된 실시형태에서, 디스플레이 패널 (1) 은 디스플레이 영역 (3), 스캔 드라이버 회로부 (4), 하이-사이드 전력 소스 단자 (5), 및 로우-사이드 전력 소스 단자 (6) 를 포함한다. 디스플레이 영역 (3) 은 픽셀 회로들 (7) 을 포함하고, N 개의 스캔 라인들 (SC[1] 내지 SC[N]), N 개의 방출 라인들 (EM[1] 내지 EM[N]), 및 M 개의 데이터 라인들 (D[1] 내지 D[M]) 이 디스플레이 영역 (3) 에 배치된다. 스캔 라인들 (SC[1] 내지 SC[N]) 및 N 개의 방출 라인들 (EM[1] 내지 EM[N]) 은 스캔 드라이버 회로부 (4) 에 커플링되고 데이터 라인들 (D[1] 내지 D[M]) 은 디스플레이 드라이버 (2) 에 커플링된다. 스캔 라인들 (SC[1] 내지 SC[N]) 및 방출 라인들 (EM[1] 내지 EM[N]) 은 디스플레이 패널 (1) 의 수평 방향으로 연장되고, 데이터 라인들 (D[1] 내지 D[M]) 은 수직 방향으로 연장된다. 각각의 픽셀 회로 (7) 는 대응하는 스캔 라인 (SC), 방출 라인 (EM), 및 데이터 라인 (D) 에 커플링된다.
다양한 실시형태들에서, 하이-사이드 전력 소스 단자 (5) 및 로우-사이드 전력 소스 단자 (6) 는 전력 관리 집적 회로 (PMIC) (300) 로부터 각각 하이-사이드 전력 소스 전압 (ELVDD) 및 로우-사이드 전력 소스 전압 (ELVSS) 을 수신하도록 구성된다. 하이-사이드 전력 소스 전압 (ELVDD) 은 하이-사이드 전력 소스 라인들 (예시되지 않음) 을 통해 하이-사이드 전력 소스 단자 (5) 로부터 각각의 픽셀 회로들 (7) 에 전달될 수도 있고, 로우-사이드 전력 소스 전압 (ELVSS) 은 로우-사이드 전력 소스 라인들 (예시되지 않음) 을 통해 로우-사이드 전력 소스 단자 (6) 로부터 각각의 픽셀 회로들 (7) 에 전달될 수도 있다.
픽셀 회로 (7) 는 디스플레이 드라이버 (2) 로부터 수신된 구동 전압에 대응하는 루미넌스 레벨로 광을 방출하도록 구성될 수도 있다. 도 2 는 픽셀 회로 (7) 의 예시적인 구성을 예시한다. 도시된 바와 같은 픽셀 회로 (7) 는 PMOS 트랜지스터들 (M1 내지 M3), 저장 커패시터 (Cst), 및 발광 소자 (8) 를 포함한다. PMOS 트랜지스터 (M2) 는 스캔 라인 (SC[i]) 에 연결된 게이트를 갖고 데이터 라인 (D[j]) 과 PMOS 트랜지스터 (M1) 의 게이트 사이에 연결된다. PMOS 트랜지스터 (M1) 는 하이-사이드 전력 소스 전압 (ELVDD) 을 공급하도록 구성된 하이-사이드 전력 소스 노드 (9a) 에 연결된 소스 및 발광 소자 (8) 및 PMOS 트랜지스터 (M3) 를 통해 로우-사이드 전력 소스 전압 (ELVSS) 을 공급하도록 구성된 로우-사이드 전력 소스 노드 (9b) 에 연결된 드레인을 갖는다. 발광 소자 (8) 는 LED, OLED, 또는 디스플레이 패널 (1) 의 타입에 적합한 다른 발광 소자들일 수도 있다. PMOS 트랜지스터 (M3) 는 방출 라인 (EM [i]) 에 연결된 게이트를 갖는다. 저장 커패시터 (Cst) 는 PMOS 트랜지스터 (M1) 의 게이트와 소스 사이에 연결된다. 픽셀 회로들 (7) 은 도 2 에 예시된 것과 다르게 구성될 수도 있다. 예를 들어, 픽셀 회로 (7) 는 5T2C 회로 (5 개의 박막 트랜지스터들 (TFT들) 로 구성됨) 또는 6T1C 회로 (6 개의 TFT들 및 하나의 커패시터로 구성됨) 로서 구성될 수도 있다.
하나 이상의 실시형태들에서, 픽셀 회로 (7) 에의 구동 전압을 프로그래밍하기 위한 기입 (write) 동작은 방출 라인 (EM[i]) 이 디어서트되고 구동 전압이 데이터 라인 (D[j]) 에 공급되는 상태에서 스캔 라인 (SC[i]) 을 어서트하는 것을 포함할 수도 있다. 이 동작은 저장 커패시터 (Cst) 에 구동 전압을 기입하는 것을 달성한다. 저장 커패시터 (Cst) 는 그에 기입된 구동 전압에 대응하는 저장 전압을 보유하도록 구성될 수도 있다.
하나 이상의 실시형태들에서, 방출 라인 (EM[i]) 이 디어서트되는 경우, 발광 소자 (8) 는 하이-사이드 전력 소스 노드 (9a) 로부터 연결해제되어, 광을 방출하지 않는다. 하나 이상의 실시형태들에서, 방출 라인 (EM[i]) 이 어서트되는 경우, 발광 소자 (8) 는 저장 커패시터 (Cst) 에 걸리는 저장 전압에 대응하는 루미넌스 레벨로 광을 방출한다.
도 2 에 예시된 실시형태와 같은 하나 이상의 실시형태들에서, 하이-사이드 전력 소스 노드 (9a) 와 PMOS 트랜지스터 (M1) 의 게이트 사이의 전압은, 픽셀 회로 (7) 에 기입된 구동 전압이 감소할 때 증가하고, 하이-사이드 전력 소스 노드 (9a) 와 PMOS 트랜지스터 (M1) 의 게이트 사이의 전압의 증가는 픽셀 회로 (7) 의 루미넌스 레벨을 증가시킨다. 그러한 실시형태들에서, 로우-사이드 전력 공급 전압 (ELVSS) 은 허용된 최저 구동 전압보다 낮은 것으로 설정된다.
도 3 은 하나 이상의 실시형태들에 따른, 디스플레이 패널 (1) 의 픽셀 (10) 의 예시적인 구성을 예시한다. 각각의 픽셀 (10) 은 상이한 컬러들, 예를 들어, 적색 (R), 녹색 (G), 또는 청색 (B) 을 디스플레이하도록 구성된 복수의 픽셀 회로들 (7) 을 포함한다. 다양한 실시형태들에서, 적색, 녹색, 및 청색을 디스플레이하도록 구성된 픽셀 회로들 (7) 은 각각 R 서브픽셀들, G 서브픽셀들, 및 B 서브픽셀들로서 사용된다. 적색, 녹색, 및 청색을 디스플레이하도록 구성된 픽셀 회로들 (7) 은 이하에 각각 R 서브픽셀 (7R), G 서브픽셀 (7G), 및 B 서브픽셀 (7B) 로 지칭될 수도 있다. 각각의 픽셀 (10) 은 적어도 하나의 R 서브픽셀 (7R), 적어도 하나의 G 서브픽셀 (7G), 및 적어도 하나의 B 서브픽셀 (7B) 을 포함할 수도 있다. 각각의 픽셀 (10) 은 적색, 녹색, 및 청색 이외의 컬러를 디스플레이하도록 구성된 적어도 하나의 추가적인 서브픽셀을 더 포함할 수도 있다. 각각의 픽셀 (10) 의 서브픽셀들의 컬러들의 조합은 본 명세서에서 개시된 것으로 제한되지 않는다. 예를 들어, 각각의 픽셀 (10) 은 백색 또는 황색을 디스플레이하도록 구성된 서브픽셀을 더 포함할 수도 있다. 디스플레이 패널 (1) 은 서브픽셀 렌더링 (SPR) 에 적응되도록 구성될 수도 있다. 그러한 실시형태들에서, 각각의 픽셀 (10) 은 복수의 R 서브픽셀들 (7R), 복수의 G 서브픽셀들 (7G) 및/또는 복수의 B 서브픽셀들 (7B) 을 포함할 수도 있다.
다시 도 1 을 참조하면, 하나 이상의 실시형태들에서, 스캔 드라이버 회로부 (4) 는 기입 동작이 수행되는 픽셀 회로들 (7) 의 행을 선택하기 위해 스캔 라인들 (SC[1] 내지 SC[N]) 및 방출 라인들 (EM[1] 내지 EM[N]) 을 구동하도록 구성된다. 스캔 드라이버 회로부 (4) 는, 예를 들어, i 번째 행에 위치된 픽셀 회로들 (7) 에 대한 기입 동작에서, 방출 라인 (EM[i]) 을 디어서트하고 스캔 라인 (SC[i]) 을 어서트하도록 구성될 수도 있다. 스캔 드라이버 회로부 (4) 는 디스플레이 드라이버 (2) 로부터 수신된 스캔 제어 신호들 (SOUT) 에 기초하여 스캔 라인들 (SC[1] 내지 SC[N]) 을 구동하도록 구성될 수도 있다.
하나 이상의 실시형태들에서, 스캔 제어 신호들 (SOUT) 은 방출 제어 신호 (EM_ctrl) 를 포함한다. 그러한 실시형태들에서, 스캔 드라이버 회로부 (4) 는 기입 동작이 수행되고 있지 않은 픽셀 회로들 (7) 의 행들로부터의 광 방출을, 방출 제어 신호 (EM_ctrl) 에 기초하여, 제어하도록 추가로 구성될 수도 있다. 방출 제어 신호 (EM_ctrl) 는 전체 디스플레이 패널 (1) 의 픽셀 회로들 (7) 에 대한 광을 방출하는 픽셀 회로들 (7) 의 비율을 제어하여, 디스플레이 디바이스 (100) 의 디스플레이 밝기 레벨을 제어할 수도 있다. 다양한 실시형태들에서, 디스플레이 밝기 레벨은 디스플레이 패널 (1) 상에 디스플레이되고 있는 전체 이미지의 밝기 레벨일 수도 있다.
하나 이상의 실시형태들에서, 방출 제어 신호 (EM_ctrl) 는 펄스 폭 변조된 (PWM) 신호로서 생성되고 디스플레이 디바이스 (100) 의 디스플레이 밝기 레벨은 방출 제어 신호 (EM_ctrl) 의 듀티 비에 의해 제어된다. 방출 제어 신호 (EM_ctrl) 의 듀티 비는 방출 제어 신호 (EM_ctrl) 의 하나의 사이클 주기에 대한 방출 제어 신호 (EM_ctrl) 가 어서트되는 주기의 비율에 대응할 수도 있다. 하나 이상의 실시형태들에서, 예를 들어, 방출 제어 신호 (EM_ctrl) 의 듀티 비가 증가하는 경우, 방출 라인들 (EM) 의 총 수에 대한 어서트된 방출 라인들 (EM) 의 수의 비율이 증가하고, 광을 방출하는 픽셀 회로들 (7) 의 비율이 또한 증가한다. 이에 따라, 디스플레이 디바이스 (100) 의 디스플레이 밝기 레벨이 증가된다.
하나 이상의 실시형태들에서, 디스플레이 드라이버 (2) 는 디스플레이 패널 (1) 상에 입력 이미지 데이터 (Din) 에 대응하는 이미지를 디스플레이하기 위해 호스트 (200) 로부터 수신된 입력 이미지 데이터 (Din) 및 제어 데이터 (Dctrl) 에 기초하여 디스플레이 패널 (1) 을 구동하도록 구성된다. 입력 이미지 데이터 (Din) 는 디스플레이 패널 (1) 의 각각의 픽셀 (10) 의 각각의 컬러들의 그레이스케일 값들을 기술하는 픽셀 데이터를 포함할 수도 있다. 디스플레이 드라이버 (2) 는 인터페이스 회로부 (11), 신호 공급 회로부 (12), 및 제어 회로부 (13) 를 포함할 수도 있다.
하나 이상의 실시형태들에서, 인터페이스 회로부 (11) 는 호스트 (200) 로부터 입력 이미지 데이터 (Din) 및 제어 데이터 (Dctrl) 를 수신하도록 구성된다. 인터페이스 회로부 (11) 는 입력 이미지 데이터 (Din) 를 신호 공급 회로부 (12) 로 포워딩하고 제어 데이터 (Dctrl) 를 제어 회로부 (13) 로 포워딩하도록 추가로 구성될 수도 있다. 다른 실시형태들에서, 인터페이스 회로부 (11) 는 입력 이미지 데이터 (Din) 를 프로세싱하고 프로세싱된 입력 이미지 데이터 (Din) 를 신호 공급 회로부 (12) 로 전송하도록 구성될 수도 있다.
하나 이상의 실시형태들에서, 신호 공급 회로부 (12) 는 제어 회로부 (13) 에 적어도 부분적으로 기초하여 디스플레이 패널 (1) 에 다양한 신호들을 공급하도록 구성된다. 신호 공급 회로부 (12) 는 이미지 프로세싱 회로부 (14), 그레이스케일 전압 발생기 회로부 (15), 데이터 드라이버 회로부 (16), 및 패널 인터페이스 (I/F) 회로부 (17) 를 포함할 수도 있다.
하나 이상의 실시형태들에서, 이미지 프로세싱 회로부 (14) 는 인터페이스 회로부 (11) 로부터 수신된 입력 이미지 데이터 (Din) 에 대해 이미지 프로세싱을 수행함으로써 출력 전압 데이터 (Dout) 를 생성하도록 구성된다. 출력 전압 데이터 (Dout) 는 디스플레이 패널 (1) 의 각각의 픽셀 (10) 의 각각의 픽셀 회로들 (7) 에 기입될 구동 전압들의 전압 레벨들을 특정하는 전압 값들을 기술한다.
이미지 프로세싱 회로부 (14) 에서의 이미지 프로세싱은 제어 회로부 (13) 로부터 수신된 제어 파라미터들 (Para_ctrl) 에 기초로 제어될 수도 있다. 디스플레이 디바이스 (100) 의 디스플레이 밝기 레벨이 입력 이미지 데이터 (Din) 와 출력 전압 데이터 (Dout) 간의 상관에 의존하는 실시형태들에서, 디스플레이 디바이스 (100) 의 디스플레이 밝기 레벨은 제어 파라미터들 (Para_ctrl) 로 이미지 프로세싱을 제어함으로써 제어될 수도 있다.
하나 이상의 실시형태들에서, 이미지 프로세싱 회로부 (14) 는, 전력 소스 라인들에 대한 전압 강하를 보상하는 것에 의해, 하이-사이드 전력 소스 단자 (5) 로부터의 하이-사이드 전력 소스 전압 (ELVDD) 을 각각의 픽셀 회로들 (7) 에 전달하는 전력 소스 라인들에 대한 전압 강하로 인해 디스플레이 패널 (1) 상에 디스플레이된 이미지에 나타날 수도 있는 디스플레이 무라 (mura) 를 완화시키기 위해 IR 강하 보정을 수행하도록 구성될 수도 있다. 이미지 프로세싱 회로부 (14) 에 공급된 제어 파라미터들 (Para_ctrl) 은 IR 강하 보정의 양들을 포함할 수도 있다. IR 강하의 양은 각각의 픽셀 (10) 의 각각의 픽셀 회로들 (7) 간에 상이할 수도 있고 개별적으로 결정 또는 계산될 수도 있다. IR 강하 보정은 관심 픽셀 (10) 의 포지션 및 디스플레이 패널 (1) 을 통한 총 전류에 의존할 수도 있다. 총 전류는 전체 디스플레이 패널 (1) 의 픽셀 회로들 (7) 을 통해 흐르는 전류들의 합일 수도 있다. 전력 소스 라인들에 대한 전압 강하는 디스플레이 이미지의 밝기를 감소시킬 수도 있다. 또한, 픽셀 회로 (7) 의 루미넌스 레벨의 감소의 양은, 총 전류가 증가할 때 그리고 하이-사이드 전력 소스 단자 (5) 로부터의 거리가 증가할 때 증가한다. 이에 따라, 픽셀 회로 (7) 에 대한 IR 강하 보정의 양은, 디스플레이 패널 (1) 을 통한 총 전류가 증가할 때 그리고 하이-사이드 전력 소스 단자 (5) 로부터의 거리가 증가할 때 증가한다.
도 4 는 이미지 프로세싱 회로부의 예시적인 구성을 예시한다. 하나 이상의 실시형태들에서, 이미지 프로세싱 회로부 (14) 는 플렉서블 감마 회로부 (21) 및 IR 강하 보정 회로부 (22) 를 포함한다. 다양한 실시형태들에서, 플렉서블 감마 회로부 (21) 는 입력 이미지 데이터 (Din) 에 기초하여 감마 프로세싱된 전압 데이터 (Dout_g) 를 생성하도록 구성된다. 감마 프로세싱된 전압 데이터 (Dout_g) 는 디스플레이 패널 (1) 의 각각의 픽셀 (10) 의 각각의 픽셀 회로 (7) 에 대한 구동 전압의 전압 레벨을 특정하는 전압 값을 기술할 수도 있다. 다양한 실시형태들에서, 감마 프로세싱된 전압 데이터 (Dout_g) 는 픽셀 회로 (7) 에 의해 방출된 광의 루미넌스 레벨과 입력 이미지 데이터 (Din) 에서 기술된 그레이스테일 값 간의 상관이 감마 값 (γ) 에 의해 표현된 감마 특성들에 따르도록 생성될 수도 있다. 플렉서블 감마 회로부 (21) 에 의해 수행된 프로세싱은 감마 프로세싱으로 지칭될 수도 있다. 감마 값 (γ) 은 예를 들어, 2.2 로 설정될 수도 있다.
도 5 는 하나 이상의 실시형태들에 따른, 감마 곡선 및 감마 곡선을 특정하는 컨트롤 포인트들을 예시한다. 감마 곡선은 플렉서블 감마 회로부 (21) 의 입력-출력 속성, 즉, 입력 이미지 데이터 (Din) 의 그레이스케일 값과 감마 프로세싱된 전압 데이터 (Dout_g) 의 전압 값 간의 상관을 나타낸다. 도시된 도면에서, 제 1 좌표 축 (X 축으로서 예시됨) 은 입력 이미지 데이터 (Din) 의 그레이스케일 값을 나타내고 제 2 좌표 축 (Y 축으로서 예시됨) 은 감마 프로세싱된 전압 데이터 (Dout_g) 의 전압 값을 나타낸다. 일 실시형태에서, 플렉서블 감마 회로부 (21) 는 감마 프로세싱된 전압 데이터 (Dout_g) 의 전압 값을 감마 곡선 상의 일 포인트의 Y 좌표로서 계산하도록 구성될 수도 있고, 그 포인트는 입력 이미지 데이터 (Din) 의 그레이스케일 값에 대응하는 X 좌표를 갖는다.
다양한 실시형태들에서, 감마 곡선의 형상은 컨트롤 포인트들 (CP#0 내지 CP#q) 의 세트로 특정되며, 여기서 q 는 2 이상의 정수이다. 감마 곡선은 컨트롤 포인트들 (CP#0 내지 CP#q) 에 의해 특정된 형상을 갖는 프리폼 (free-form) 곡선 (예를 들어, 베지어 곡선) 일 수도 있다. 컨트롤 포인트들 (CP#0 내지 CP#q) 의 포지션들은 상기 설명된 좌표 시스템에서 좌표들에 의해 표현될 수도 있다. 그러한 실시형태들에서, 제어 파라미터들 (Para_ctrl) 은 컨트롤 포인트들 (CP#0 내지 CP#q) 의 좌표들을 표시하는 데이터를 포함할 수도 있다. 컨트롤 포인트 (CP#i) 의 좌표들은 이하에 (CPXi, CPYi) 로 지칭될 수도 있고, 여기서 CPXi 는 컨트롤 포인트 (CP#i) 의 제 1 좌표 축 또는 X 축 상의 좌표이고, CPYi 는 컨트롤 포인트 (CP#i) 의 제 2 좌표 축 또는 Y 축 상의 좌표이다. CPXi 및 CPYi 는 이하에 각각 X 좌표 CPXi 및 Y 좌표 CPYi 로 지칭될 수도 있다.
하나 이상의 실시형태들에서, 플렉서블 감마 회로부 (21) 는 컨트롤 포인트들 (CP#0 내지 CP#q) 의 포지션들을 조정함으로써 감마 곡선의 형상을 플렉서블로 제어하도록 구성된다. 다양한 실시형태들에서, 플렉서블 감마 회로부 (21) 는 감마 프로세싱된 전압 데이터 (Dout_g) 의 전압 값의 생성을 위해 사용되는 컨트롤 포인트들 (CP#0 내지 CP#q) 의 X 좌표들 (CPX0 내지 CPXq) 을 조정하도록 구성된다. 이는 제 1 좌표 축 또는 X 축에 평행한 방향으로 감마 곡선을 스케일링하는 것 (즉, 확장하는 것 또는 축소하는 것) 을 허용한다. 하나 이상의 실시형태들에서, 감마 곡선이 제 1 좌표 축 또는 X 축에 평행한 방향으로 확장되는 경우, 이는 감마 프로세싱된 출력 전압 데이터 (Dout_g) 의 전압 값을 증가시키고 이에 따라 픽셀 회로 (7) 에 공급된 구동 전압을 증가시킨다. 그러한 실시형태들에서, 픽셀 회로 (7) 의 루미넌스 레벨은, 감마 곡선이 제 1 좌표 축 또는 X 축에 평행한 방향으로 확장되는 경우 감소한다.
다시 도 4 를 참조하면, 하나 이상의 실시형태들에서, IR 강하 보정 회로부 (22) 는 출력 전압 데이터 (Dout) 를 생성하기 위해 제어 파라미터들 (Para_ctrl) 에 기초하여 감마 프로세싱된 전압 데이터 (Dout_g) 를 보정하도록 구성된다. 제어 파라미터들 (Para_ctrl) 은 IR 강하 보상 이득을 포함할 수도 있고, IR 강하 보정 회로부 (22) 는 멀티플라이어 (23) 를 포함할 수도 있다. 그러한 실시형태들에서, 멀티플라이어 (23) 는 감마 프로세싱된 전압 데이터 (Dout_g) 의 전압 값에 IR 강하 보상 이득을 곱함으로써 출력 전압 데이터 (Dout) 의 전압 값을 생성하도록 구성될 수도 있다.
하나 이상의 실시형태들에서, 그레이스케일 전압 발생기 회로부 (15) 는 데이터 드라이버 회로부 (16) 에 (m+1) 개의 그레이스케일 전압들 (V0 내지 Vm) 을 공급하도록 구성된다. 다양한 실시형태들에서, (m+1) 개의 그레이스케일 전압들 (V0 내지 Vm) 은 서로 상이한 전압 레벨들을 갖는다. 그레이스케일 전압 V0 이 최고 그레이스케일 전압이고 그레이스케일 전압 Vm 이 최저 그레이스케일 값인 실시형태들에서, 중간 그레이스케일 전압들 (V1 내지 V(m-1)) 은 그레이스케일 전압들 (V0 내지 Vm) 의 전압 분할 (voltage dividing) 을 통해 생성될 수도 있다. 디스플레이 디바이스 (100) 의 디스플레이 밝기 레벨은 픽셀 회로들 (7) 에 공급된 구동 전압들의 범위에 의존할 수도 있다. 그 범위는 상한의 그레이스케일 전압 (V0) 및 하한의 그레이스케일 전압 (Vm) 을 가질 수도 있다. 그레이스케일 전압 (V0) 의 전압 레벨은 제어 회로부 (13) 로부터 공급된 V0 커맨드 값 (VO*) 에 의해 특정될 수도 있고, 그레이스케일 전압 (Vm) 의 전압 레벨은 Vm 커맨드 값 (Vm*) 에 의해 특정될 수도 있다. 그러한 실시형태들에서, 구동 전압들의 전압 범위, 즉 디스플레이 디바이스 (100) 의 디스플레이 밝기 레벨은 V0 커맨드 값 (V0*) 및 Vm 커맨드 값 (Vm*) 을 제어함으로써 제어될 수 있다.
하나 이상의 실시형태들에서, 데이터 드라이버 회로부 (16) 는, 이미지 프로세싱 회로부 (14) 로부터의 출력 전압 데이터 (Dout) 및 그레이스케일 전압 (V0-Vm) 에 기초하여, 디스플레이 패널 (1) 의 각각의 픽셀들 (10) 의 각각의 픽셀 회로들 (7) 에 기입될 구동 전압들을 출력하도록 구성된다. 데이터 드라이버 회로부 (16) 는 각각의 픽셀 회로 (7) 와 연관된 출력 전압 데이터 (Dout) 의 전압 값에 기초하여 그레이스케일 전압들 (V0 내지 Vm) 중에서 각각의 픽셀 회로 (7) 에 기입될 구동 전압을 선택하도록 구성될 수도 있다. 하나 이상의 실시형태들에서, 각각의 픽셀 회로 (7) 에 기입될 구동 전압은 Vm 내지 V0 의 범위이고 출력 전압 데이터 (Dout) 의 전압 값이 증가할 때 증가한다.
하나 이상의 실시형태들에서, 패널 인터페이스 회로부 (17) 는 디스플레이 패널 (1) 의 스캔 드라이버 회로부 (4) 를 제어하기 위해 스캔 제어 신호들 (SOUT) 을 생성하도록 구성된다. 그러한 실시형태들에서, 스캔 드라이버 회로부 (4) 는 스캔 제어 신호들 (SOUT) 에 기초하여 스캔 라인들 (SC) 및 방출 라인들 (EM) 을 구동하도록 구성될 수도 있다. 스캔 제어 신호 (SOUT) 는 상기 설명된 방출 제어 신호 (EM_ctrl) 를 포함할 수도 있다. 그러한 실시형태들에서, 패널 인터페이스 회로부 (17) 는 제어 회로부 (13) 로부터 수신된 방출 커맨드 값 (Emission*) 에 기초하여 방출 제어 신호 (EM_ctrl) 의 듀티 비를 제어하도록 구성될 수도 있다. 예를 들어, 방출 제어 신호 (EM_ctrl) 의 듀티 비는, 방출 커맨드 값 (Emission*) 이 증가할 때 증가할 수도 있다. 디스플레이 디바이스 (100) 의 디스플레이 밝기 레벨이 방출 제어 신호 (EM_ctrl) 로 제어가능한 실시형태들에서, 디스플레이 밝기 레벨은 방출 커맨드 값 (Emission*) 으로 제어가능하다.
패널 인터페이스 회로부 (17) 는 PMIC (300) 에 PMIC 제어 신호 (PMIC_ctrl) 를 공급함으로써 하이-사이드 전력 소스 전압 (ELVDD) 및 로우-사이드 전력 소스 전압 (ELVSS) 을 제어하도록 추가로 구성될 수도 있다. 그러한 실시형태들에서, 패널 인터페이스 회로부 (17) 는 제어 회로부 (13) 로부터 수신된 ELVSS 커맨드 값 (ELVSS*) 에 기초하여 로우-사이드 전력 소스 전압 (ELVSS) 을 제어하도록 구성될 수도 있다. 하나 이상의 실시형태들에서, 로우-사이드 전력 소스 전압 (ELVSS) 은 최저 그레이스케일 전압 (Vm) 보다 낮게 설정된다.
하나 이상의 실시형태들에서, 제어 회로부 (13) 는 호스트 (200) 로부터 수신된 제어 데이터 (Dctrl) 에 기초하여 신호 공급 회로부 (12) 의 동작을 제어하도록 구성된다. 다양한 실시형태들에서, 제어 데이터 (Dctrl) 는 디스플레이 밝기 값 (DBV) 을 포함하고 제어 회로부 (13) 는 DBV 에 기초하여 디스플레이 디바이스 (100) 의 디스플레이 밝기 레벨을 제어하도록 구성된다. DBV 는 사용자 동작에 기초하여 생성될 수도 있다. 예를 들어, 디스플레이 디바이스 (100) 상에 디스플레이된 이미지의 밝기를 조정하기 위한 명령이 입력 디바이스 (예시되지 않음) 에 수동으로 입력되는 경우, 호스트 (200) 는 이 명령에 기초하여 DBV 를 생성하여 디스플레이 밝기 레벨을 조정할 수도 있다. 입력 디바이스들은 다른 것들 중에서도, 디스플레이 패널 (1) 의 적어도 일 부분 상에 배치된 터치 패널, 커서 제어 디바이스, 및 기계식 및/또는 비-기계식 버튼들일 수도 있다.
도 6 은 제어 회로부 (13) 의 예시적인 구성을 예시한다. 예시된 실시형태에서, 제어 회로부 (13) 는 이미지 분석 회로부 (31), DBV 제어 회로부 (32), 밝기 제어 회로부 (33), CP 계산 회로부 (34), IR 강하 보정 제어 회로부 (35), 및 레지스터 회로부 (36) 를 포함한다.
이미지 분석 회로부 (31) 는 입력 이미지 데이터 (Din) 를 분석하고 입력 이미지 데이터 (Din) 에 대응하는 디스플레이 이미지의 분석 데이터를 생성하도록 구성된다. 이미지 분석 회로부 (31) 는 픽셀들 (10) 의 루미넌스 레벨들의 분산을 표시하는 분산 데이터를 생성하도록 추가로 구성될 수도 있다.
DBV 제어 회로부 (32) 는 분석 데이터에 기초하여 밝기 향상 이득 (GDBV) 을 생성하고 DBV 및 밝기 향상 이득 (GDBV) 에 기초하여 최고 밝기 향상 DBV 를 추가로 생성하도록 구성된다. 최고 밝기 향상 DBV 는 DBV 와 밝기 향상 이득 (GDBV) 의 곱일 수도 있다.
밝기 제어 회로부 (33) 는 DBV 와 GDBV 의 곱일 수도 있는 최고 밝기 향상 DBV 에 기초하여 신호 공급 회로부 (12) 의 아날로그 동작을 제어하도록 구성된다. 밝기 제어 회로부 (33) 는 방출 제어 회로부 (33a), 전력 소스 제어 회로부 (33b), 및 감마 전압 제어 회로부 (33c) 를 포함할 수도 있다. 방출 제어 회로부 (33a) 는 최고 밝기 향상 DBV 에 기초하여 방출 커맨드 값 (Emission*) 을 생성하도록 구성된다. 전력 소스 제어 회로부 (33b) 는 최고 밝기 향상 DBV 에 기초하여 ELVSS 커맨드 값 (ELVSS*) 을 생성하도록 구성된다. 감마 전압 제어 회로부 (33c) 는 최고 밝기 향상 DBV 에 기초하여 V0 커맨드 값 (V0*) 및 Vm 커맨드 값 (Vm*) 을 생성하도록 구성된다.
CP 계산 회로부 (34) 는 이미지 프로세싱 회로부 (14) 의 플렉서블 감마 회로부 (21) 에 설정될 컨트롤 포인트들 (CP#0 내지 CP#q) 을 생성하도록 구성된다.
IR 강하 보정 제어 회로부 (35) 는 이미지 분석 회로부 (31) 로부터 수신된 분산 데이터에 기초하여 IR 강하 보상 이득들을 계산하도록 구성된다.
레지스터 회로부 (36) 는 제어 회로부 (13) 의 동작을 제어하기 위해 하나 이상의 레지스터 값들을 저장하도록 구성된다. 레지스터 회로부 (36) 는 레지스터 값들이 호스트 (200) 와 같은 외부 디바이스로부터 재기입가능하도록 구성될 수도 있다.
하나 이상의 실시형태들에서, 제어 회로부 (13) 는 입력 이미지 데이터 (Din) 에 기초하여 신호 공급 회로부 (12) 의 아날로그 동작을 제어하도록 구성된다. 이는 입력 이미지 데이터 (Din) 의 콘텐츠들에 의존하여 아날로그 동작의 적응적 제어를 가능하게 한다. 제어 회로부 (13) 는 방출 제어 신호 (EM_ctrl) 및/또는 로우-사이드 전력 소스 전압 (ELVSS) 을 제어하도록 구성될 수도 있다. 방출 제어 신호 (EM_ctrl) 는 입력 이미지 데이터 (Din) 에 기초하여 방출 커맨드 값 (Emission*) 을 생성함으로써 제어될 수도 있다. 로우-사이드 전력 소스 전압 (ELVSS) 은 입력 이미지 데이터 (Din) 에 기초하여 ELVSS 커맨드 값 (ELVSS*) 을 생성함으로써 제어될 수도 있다. 아날로그 동작의 제어는 입력 이미지 데이터 (Din) 에 기초하여 픽셀 회로들 (7) 에 공급된 구동 전압들의 전압 범위의 제어를 포함할 수도 있다. 구동 전압들의 전압 범위의 제어는 최고 그레이스케일 전압 (V0) 의 제어 및/또는 최저 그레이스케일 전압 (Vm) 의 제어를 포함할 수도 있다. 상기 설명된 아날로그 동작 제어는 디스플레이 영역 (3) 에서 전체 디스플레이 이미지의 밝기에 영향을 미칠 수도 있다. 최고 그레이스케일 전압 (V0) 은 입력 이미지 데이터 (Din) 에 기초하여 V0 커맨드 값 (V0*) 을 생성함으로써 제어될 수도 있고, 최저 그레이스케일 전압 (Vm) 은 입력 이미지 데이터 (Din) 에 기초하여 Vm 커맨드 값 (Vm*) 을 생성함으로써 제어될 수도 있다.
제어 회로부 (13) 는 입력 이미지 데이터 (Din) 에 기초하여, 디스플레이 패널 (1) 의 디스플레이 영역 (3) 에서 정의된 각각의 부분 영역들의 평균 픽처 레벨들 (APL들) 을 결정 또는 계산하고 계산된 APL들에 기초하여 상기 설명된 아날로그 동작 제어를 구현하도록 구성될 수도 있다. 각각의 부분 영역들에 대해 계산된 APL들은 이하에 로컬 APL들로 지칭될 수도 있다. 하나 이상의 실시형태들에서, 관심 부분 영역의 APL 은 부분 영역에서의 각각의 픽셀 (10) 의 모든 컬러들 (예를 들어, 적색, 녹색, 및 청색) 의 서브픽셀들의 그레이스케일 값들의 최대 값의 평균으로서 계산될 수도 있다. 하나 이상의 실시형태들에서, 제어 회로부 (13) 는 각각의 부분 영역들에 대해 계산된 로컬 APL들 중 최고 로컬 APL 에 기초하여 상기 설명된 아날로그 동작 제어를 구현하도록 구성될 수도 있다. 이 동작은 디스플레이 이미지가 밝은 부분을 포함하는 경우 디스플레이 패널 (1) 상의 입력 이미지 데이터 (Din) 에 대응하는 이미지를 더 밝게 디스플레이하는 것을 가능하게 할 수도 있다.
도 7 은 하나 이상의 실시형태들에 따른, 부분 영역들의 예시적인 정의를 예시한다. 도 7 에 예시된 바와 같이, 번호 20 으로 표시된, 복수의 부분 영역들은, 각각, 디스플레이 패널 (1) 의 픽셀들 (10) 과 연관된다. 각각의 부분 영역 (20) 은 그에 대응하는 픽셀 (10) 을 포함하도록 정의될 수도 있다. 예를 들어, 픽셀들 (101 내지 104) 과 연관된 부분 영역들 (201 내지 204) 은 각각 픽셀들 (101 내지 104) 을 포함하도록 정의된다. 다음에서, 픽셀 (10) 과 연관된 부분 영역 (20) 의 로컬 APL 은 단순히 픽셀 (10) 과 연관된 로컬 APL 로 지칭될 수도 있다.
부분 영역 (20) 의 대응하는 픽셀 (10) 이 디스플레이 영역 (3) 의 에지로부터 충분한 거리에 있는 경우, 부분 영역 (20) 은 미리 결정된 폭 및 높이를 갖는 직사각형 영역으로서 정의될 수도 있고, 여기서 그 대응하는 픽셀 (10) 은 직사각형 영역의 기하학적 중심에 위치된다. 도 7 에서, 부분 영역들 (201 및 202) 은 미리 결정된 폭 및 높이를 갖는 직사각형 영역들로서 예시되고, 여기서 대응하는 픽셀들 (101 및 102) 은 부분 영역들 (201 및 202) 의 디멘션 (dimension) 들에 비해 디스플레이 영역 (3) 의 에지로부터 충분히 이격되고 부분 영역들 (201 및 202) 의 기하학적 중심들에 위치된다. 부분 영역 (20) 의 대응하는 픽셀 (10) 이 디스플레이 영역 (3) 의 에지에 근접하여 또는 그 위에 위치되는 경우, 부분 영역 (20) 은 상기 설명된 미리 결정된 폭 및 높이를 갖는 직사각형 영역의 일 부분으로서 정의될 수도 있고, 여기서 그 부분은 디스플레이 영역 (3) 에 위치되고 부분 영역 (20) 의 대응하는 픽셀 (10) 은 직사각형 영역의 기하학적 중심에 위치된다. 하나 이상의 실시형태들에서, 부분 영역 (203) 에 대응하는 픽셀 (103) 은 디스플레이 영역 (3) 의 에지에 가깝게 위치되고, 부분 영역 (204) 에 대응하는 픽셀 (104) 은 디스플레이 영역 (3) 의 에지 상에 위치된다. 그러한 실시형태들에서, 부분 영역들 (203 및 204) 은 각각 부분 영역들 (201 및 202) 과 동일한 폭 및 높이를 갖는 직사각형 영역들의 부분들로서 정의될 수도 있고, 여기서 그 부분들은 디스플레이 영역 (3) 에 위치되고, 픽셀들 (103 및 104) 은 직사각형 영역들의 기하학적 중심들에 위치된다. 도 7 은 오직 픽셀들 (101 내지 104) 에 대응하는 부분 영역들 (201 내지 204) 만을 예시하지만, 부분 영역들 (20) 은 디스플레이 영역 (3) 에서의 모든 픽셀들 (10) 에 대해 정의될 수도 있다. 도 7 은 부분 영역들 (201 내지 204) 이 직사각형인 것을 예시하지만, 부분 영역들 (20) 은 상이한 형상을 가질 수도 있다.
다른 실시형태들에서, 제어 회로부 (13) 는 입력 이미지 데이터 (Din) 에 기초하여 디스플레이 패널 (1) 의 디스플레이 영역 (3) 에서의 전체 디스플레이 이미지의 APL 을 계산하고 계산된 APL 에 기초하여 신호 공급 회로부 (12) 의 아날로그 동작을 제어하도록 구성될 수도 있다. 이 동작은 디스플레이 이미지가 밝은 경우 입력 이미지 데이터 (Din) 에 대응하는 디스플레이 이미지를 더 밝게 디스플레이하는 것을 가능하게 할 수도 있다. 다음에서, 전체 디스플레이 이미지의 APL 은 상기 설명된 로컬 APL들과 구별하기 위해 글로벌 APL 로 지칭될 수도 있다.
다른 실시형태들에서, 제어 회로부 (13) 는 최고 로컬 APL 에 기초하여 아날로그 동작 제어를 그리고 글로벌 APL 에 기초하여 아날로그 동작 제어를 선택적으로 수행하도록 구성될 수도 있다. 제어 회로부 (13) 는 로컬 APL 모드에서 최고 로컬 APL 에 기초하여 신호 공급 회로부 (12) 의 아날로그 동작을 제어하도록 구성될 수도 있으며, 이는 제 1 동작 모드로도 또한 지칭될 수도 있다. 제어 회로부 (13) 는 글로벌 APL 모드에서 글로벌 APL 에 기초하여 신호 공급 회로부 (12) 의 아날로그 동작을 제어하도록 추가로 구성될 수도 있으며, 이는 제 2 동작 모드로도 또한 지칭될 수도 있다. 동작 모드의 선택은 레지스터 회로부 (36) 에 저장된 레지스터 값에 기초할 수도 있다. 다른 실시형태들에서, 동작 모드의 선택은 제어 회로부 (13) 로부터 이격된 별도의 메모리에 저장된 레지스터 값에 기초할 수도 있다.
하나 이상의 실시형태들에서, 제어 회로부 (13) 는 신호 공급 회로부 (12) 의 아날로그 동작을 제어함으로써 밝은 부분과 어두운 부분을 갖는 디스플레이 이미지의 밝은 부분의 밝기를 증가시키도록 구성된다. 아날로그 동작은 디스플레이 영역 (3) 에서 전체 디스플레이 이미지의 밝기에 영향을 미칠 수도 있기 때문에, 하나 이상의 실시형태들에서, 제어 회로부 (13) 는 이미지 프로세싱 회로부 (14) 에서의 이미지 프로세싱의 제어를 통해 어두운 부분에서의 밝기의 증가를 상쇄하도록 추가로 구성된다. 이는 디스플레이 이미지의 콘트라스트를 효과적으로 개선시킬 수도 있다. 다양한 실시형태들에서, 방출 제어 신호 (EM_ctrl) 가 관심 픽셀 (10) 의 루미넌스 레벨을 증가시키기 위해 제어되는 경우, 관심 픽셀 (10) 에 대한 이미지 프로세싱이 관심 픽셀 (10) 에 대응하는 부분 영역 (20) 의 로컬 APL 에 기초하여 관심 픽셀 (10) 의 루미넌스 레벨의 증가를 상쇄하기 위해 수행될 수도 있다. 하나 이상의 실시형태들에서, 이미지 프로세싱 회로부 (14) 에서의 이미지 프로세싱의 제어는 컨트롤 포인트들 (CP#0 내지 CP#q) 의 좌표들을 조정하고 및/또는 IR 강하 보상 이득들을 조정함으로써 달성될 수도 있다.
하나 이상의 실시형태들에서, 이미지 분석 회로부 (31) 는 입력 이미지 데이터 (Din) 에 대응하는 디스플레이 이미지의 하나 이상의 특징 값들을 계산하기 위해 입력 이미지 데이터 (Din) 를 분석하도록 구성된다. 특징 값들은 각각의 부분 영역들 (20) 의 로컬 APL들, 디스플레이 이미지의 글로벌 APL, 또는 픽셀들 (10) 의 루미넌스 레벨들의 분산을 포함할 수도 있다. 이미지 분석 회로부 (31) 는 입력 이미지 데이터 (Din) 에 기초하여 디스플레이 패널 (1) 의 디스플레이 영역 (3) 에서 정의된 각각의 부분 영역들 (20) 의 로컬 APL들을 계산하도록 구성될 수도 있다. 이미지 분석 회로부 (31) 는 입력 이미지 데이터 (Din) 에 기초하여 디스플레이 이미지의 글로벌 APL 을 계산하도록 구성될 수도 있다. 이미지 분석 회로부 (31) 는 부분 영역들 (20) 의 로컬 APL들 중 최고 로컬 APL 및 글로벌 APL 중 적어도 하나를 표시하는 분석 데이터를 생성하도록 구성될 수도 있다. 이미지 분석 회로부 (31) 는 입력 이미지 데이터 (Din) 에 기초하여 디스플레이 이미지에서의 픽셀들 (10) 의 루미넌스 레벨들의 분산을 표시하는 분산 데이터를 생성하도록 추가로 구성될 수도 있다. 분산 데이터는 픽셀들 (10) 의 루미넌스 레벨들의 최대 값과 최소 값 간의 차이; 픽셀들 (10) 의 루미넌스 레벨들의 변화; 픽셀들 (10) 의 루미넌스 레벨들의 평균 절대 편차; 및 픽셀들 (10) 의 루미넌스 레벨들의 표준 편차 중 적어도 하나를 표시할 수도 있다.
하나 이상의 실시형태들에서, DBV 제어 회로부 (32) 는 분석 데이터에 기초하여 밝기 향상 이득 (GDBV) 을 생성하고 DBV 및 밝기 향상 이득 (GDBV) 에 기초하여 최고 밝기 향상 DBV 를 추가로 생성하도록 구성된다. 최고 밝기 향상 DBV 는 DBV 와 밝기 향상 이득 (GDBV) 의 곱으로서 계산될 수도 있다. 다양한 실시형태들에서, 최고 밝기 향상 DBV 는 디스플레이 영역 (3) 에서 디스플레이된 디스플레이 이미지에서의 최고 밝기의 부분의 밝기를 제어하기 위한 파라미터로서 사용된다.
도 8 에 예시된 바와 같이, 분석 데이터가 최고 로컬 APL 을 포함하는 실시형태들에서, DBV 제어 회로부 (32) 는 최고 로컬 APL 에 기초하여 밝기 향상 이득 (GDBV) 을 생성하고 DBV 및 밝기 향상 이득 (GDBV) 에 기초하여 최고 밝기 향상 DBV 를 추가로 생성하도록 구성될 수도 있다. 그러한 실시형태들에서, DBV 제어 회로부 (32) 는 최고 로컬 APL 과 밝기 향상 이득 (GDBV) 간의 상관을 표시하는 밝기 향상 이득 테이블을 포함할 수도 있다. DBV 제어 회로부 (32) 는 최고 로컬 APL 에 기초하여 밝기 향상 이득 테이블 상의 테이블 룩업을 통해 밝기 향상 이득 (GDBV) 을 생성하도록 추가로 구성될 수도 있다. 하나 이상의 실시형태들에서, 밝기 향상 이득 (GDBV) 은, 최고 로컬 APL 이 증가할 때 증가할 수도 있다. 도 8 에는, 최고 밝기 향상 DBV 가 DBV 와 밝기 향상 이득 (GDBV) 의 곱으로서 계산되고 밝기 향상 이득 (GDBV) 이 3.20 인 실시형태가 예시된다.
도 9 에 예시된 바와 같이, 분석 데이터가 글로벌 APL 을 포함하는 실시형태들에서, DBV 제어 회로부 (32) 는 글로벌 APL 에 기초하여 밝기 향상 이득 (GDBV) 을 생성하고 DBV 및 밝기 향상 이득 (GDBV) 에 기초하여 최고 밝기 향상 DBV 를 추가로 생성하도록 구성될 수도 있다. 그러한 실시형태들에서, DBV 제어 회로부 (32) 는 글로벌 APL 과 밝기 향상 이득 (GDBV) 간의 상관을 표시하는 밝기 향상 이득 테이블을 포함할 수도 있다. DBV 제어 회로부 (32) 는 글로벌 APL 에 기초하여 밝기 향상 이득 테이블 상의 테이블 룩업을 통해 밝기 향상 이득 (GDBV) 을 생성하도록 추가로 구성될 수도 있다. 하나 이상의 실시형태들에서, 밝기 향상 이득 (GDBV) 은, 글로벌 APL 이 증가할 때 증가할 수도 있다. 도 9 에는, 최고 밝기 향상 DBV 가 DBV 와 밝기 향상 이득 (GDBV) 의 곱으로서 계산되고 밝기 향상 이득 (GDBV) 이 2.50 인 실시형태가 예시된다.
디스플레이 드라이버 (2) 가 로컬 APL 모드 및 글로벌 APL 모드를 갖는 실시형태들에서, DBV 제어 회로부 (32) 는 로컬 APL 모드와 글로벌 APL 모드 간의 선택에 기초하여 밝기 향상 이득 (GDBV) 을 생성하도록 구성될 수도 있다. 하나 이상의 실시형태들에서, DBV 제어 회로부 (32) 는 로컬 APL 모드에서, 최고 로컬 APL 에 기초하여 밝기 향상 이득 (GDBV) 을 생성하고 DBV 및 밝기 향상 이득 (GDBV) 에 기초하여 최고 밝기 향상 DBV 를 생성하도록 구성될 수도 있다. 하나 이상의 실시형태들에서, DBV 제어 회로부 (32) 는 글로벌 APL 모드에서, 글로벌 APL 에 기초하여 밝기 향상 이득 (GDBV) 을 생성하고 DBV 및 밝기 향상 이득 (GDBV) 에 기초하여 최고 밝기 향상 DBV 를 추가로 생성하도록 구성될 수도 있다. 로컬 APL 모드와 글로벌 APL 모드 간의 선택은 레지스터 회로부 (36) 에 저장된 레지스터 값에 기초할 수도 있다.
다시 도 6 을 참조하면, 하나 이상의 실시형태들에서, 밝기 제어 회로부 (33) 는 DBV 와 GDBV 의 곱일 수도 있는 최고 밝기 향상 DBV 에 기초하여 신호 공급 회로부 (12) 의 아날로그 동작을 제어하도록 구성된다. 하나 이상의 실시형태들에서, 밝기 제어 회로부 (33) 는 최고 밝기 향상 DBV 에 기초하여 방출 커맨드 값 (Emission*), V0 커맨드 값 (V0*), Vm 커맨드 값 (Vm*), 및 ELVSS 커맨드 값 (ELVSS*) 을 생성하도록 구성된다. 방출 커맨드 값 (Emission*) 은, 최고 밝기 향상 DBV 가 증가할 때 방출 제어 신호 (EM_ctrl) 의 듀티 비를 증가시키기 위해 생성될 수도 있다. 다양한 실시형태들에서, 방출 제어 신호 (EM_ctrl) 의 듀티 비의 증가는 광을 방출하는 픽셀 회로들 (7) 의 비율의 증가를 야기하여, 디스플레이 패널 (1) 상에서 달성가능한 최고 밝기를 증가시킨다. Vm 커맨드 값 (Vm*) 은, 최고 밝기 향상 DBV 가 증가할 때 최저 그레이스케일 전압 (Vm) 을 감소시키기 위해 생성될 수도 있다. 다양한 실시형태들에서, 최저 그레이스케일 전압 (Vm) 의 감소는 픽셀 회로들 (7) 의 발광 소자들 (8) 을 통한 최대 전류의 증가를 야기하여, 디스플레이 패널 (1) 상에서 달성가능한 최고 밝기를 증가시킨다. ELVSS 커맨드 값 (ELVSS*) 은, 최고 밝기 향상 DBV 가 증가할 때 로우-사이드 전력 소스 전압 (ELVSS) 을 감소시키기 위해 생성될 수도 있다. ELVSS 커맨드 값 (ELVSS*) 은 로우-사이드 전력 소스 전압 (ELVSS) 이 최저 그레이스케일 전압 (Vm) 보다 낮도록 생성될 수도 있다.
하나 이상의 실시형태들에서, 밝기 제어 회로부 (33) 는 최고 밝기 향상 DBV 에 기초하여 최고 밝기 컨트롤 포인트들 (CP#0_max 내지 CP#q_max) 을 생성하도록 추가로 구성될 수도 있다. 최고 밝기 컨트롤 포인트들 (CP#0_max 내지 CP#q_max) 은 디스플레이 영역 (3) 에서 디스플레이된 디스플레이 이미지의 최고 밝기의 부분에 적합한 감마 곡선의 형상을 나타내는 컨트롤 포인트들의 세트일 수도 있다. 밝기 제어 회로부 (33) 는 복수의 세트들의 컨트롤 포인트들 (CP#0 내지 CP#q) 을 저장하고 최고 밝기 향상 DBV 에 기초하여 저장된 세트들의 컨트롤 포인트들 (CP#0 내지 CP#q) 중에서 최고 밝기 컨트롤 포인트들 (CP#0_max 내지 CP#q_max) 을 선택하도록 구성될 수도 있다.
하나 이상의 실시형태들에서, CP 계산 회로부 (34) 는 각각의 픽셀 (10) 에 대해 계산된 로컬 APL 에 기초하여 밝기 제어 회로부 (33) 로부터 수신된 최고 밝기 컨트롤 포인트들 (CP#0_max 내지 CP#q_max) 을 수정함으로써 이미지 프로세싱 회로부 (14) 의 플렉서블 감마 회로부 (21) 에 설정될 컨트롤 포인트들 (CP#0 내지 CP#q) 을 생성하도록 구성된다. 신호 공급 회로부 (12) 의 아날로그 동작이 디스플레이 이미지의 밝은 부분의 밝기를 증가시키기 위해 밝기 제어 회로부 (33) 에 의해 제어되는 실시형태들에서, CP 계산 회로부 (34) 는 이미지 프로세싱 회로부 (14) 에서의 이미지 프로세싱에 의해 디스플레이 이미지의 어두운 부분의 증가를 상쇄하기 위해 컨트롤 포인트들 (CP#0 내지 CP#q) 을 생성하도록 구성될 수도 있다. 플렉서블 감마 회로부 (21) 에 설정될 컨트롤 포인트들 (CP#0 내지 CP#q) 은 각각의 픽셀 (10) 에 대해 계산될 수도 있다.
도 10 을 참조하면, 하나 이상의 실시형태들에서, 관심 픽셀 (10) 에 대한 감마 프로세싱된 전압 데이터 (Dout_g) 의 생성을 위해 사용되는 컨트롤 포인트들 (CP#0 내지 CP#q) 은 관심 픽셀 (10) 의 밝기 이득 (G_brt) 에 기초하여 생성될 수도 있다. 하나 이상의 실시형태들에서, 관심 픽셀 (10) 의 밝기 이득 (G_brt) 은 이미지 프로세싱 회로부 (14) 에서의 이미지 프로세싱에서 관심 픽셀 (10) 의 루미넌스 레벨을 감소시키기 위한 정도를 나타낸다. 다양한 실시형태들에서, 관심 픽셀 (10) 의 밝기 이득 (G_brt) 은 관심 픽셀 (10) 과 연관된 로컬 APL 및 디스플레이 이미지의 최고 로컬 APL 에 기초하여 계산된다.
CP 계산 회로부 (34) 는 각각의 로컬 APL들에 대한 원하는 루미넌스 레벨들과의 로컬 APL들의 상관을 기술하는 이미지 향상 테이블을 포함할 수도 있다. 또한, CP 계산 회로부 (34) 는 관심 픽셀 (10) 의 밝기 이득 (G_brt) 을 생성하는데 있어서 이미지 향상 테이블을 참조하도록 구성될 수도 있다. 그러한 실시형태들에서, CP 계산 회로부 (34) 는 이미지 향상 테이블 상의 테이블 룩업을 통해 관심 픽셀 (10) 과 연관된 로컬 APL 에 대응하는 원하는 루미넌스 레벨 및 최고 로컬 APL 에 대응하는 원하는 루미넌스 레벨을 생성하고 최고 로컬 APL 에 대응하는 원하는 루미넌스 레벨에 대한 관심 픽셀 (10) 과 연관된 로컬 APL 에 대응하는 원하는 루미넌스 레벨의 비율로서 밝기 이득 (G_brt) 을 결정하도록 구성될 수도 있다. 도 10 에는, 관심 픽셀 (10) 과 연관된 로컬 APL 이 96 이고, 최고 로컬 APL 이 224 이고, 그리고 밝기 이득 (G_brt) 이 0.78 인 예가 예시된다.
다시 도 6 을 참조하면, 다양한 실시형태들에서, 관심 픽셀 (10) 에 대한 감마 프로세싱된 전압 데이터 (Dout_g) 를 생성하는데 사용되는 컨트롤 포인트들 (CP#0 내지 CP#q) 은 밝기 이득 (G_brt) 및 최고 밝기 컨트롤 포인트들 (CP#0_max 내지 CP#q_max) 에 기초하여 생성된다. 하나 이상의 실시형태들에서, 컨트롤 포인트들 (CP#0 내지 CP#q) 의 X 좌표들 (CPX0 내지 CPXq) 은 최고 밝기 컨트롤 포인트들 (CP#0_max 내지 CP#q_max) 의 X 좌표들 (CPX0_max 내지 CPXq_max) 에 밝기 이득 (G_brt) 에 기초하여 계산된 계수
Figure pat00001
(≥ 1) 를 곱함으로써 각각 계산된다. 하나 이상의 실시형태들에서, 컨트롤 포인트들 (CP#0 내지 CP#q) 의 Y 좌표들 (CPY0 내지 CPYq) 은 각각 최고 밝기 컨트롤 포인트들 (CP#0_max 내지 CP#q_max) 의 Y 좌표들 (CPY0 내지 CPYq) 과 동일한 것으로서 결정된다. 이는 도 11 에 예시된 바와 같이 X 축 방향으로 감마 프로세싱된 전압 데이터 (Dout_g) 를 생성하는데 사용된 감마 곡선을
Figure pat00002
배만큼 확장한다. 하나 이상의 실시형태들에서, 계수
Figure pat00003
는 다음의 식 (1) 에 따라 계산될 수도 있으며:
Figure pat00004
여기서 γ 는 디스플레이 디바이스 (100) 에 설정된 감마 값이다. 감마 값 (γ) 은 예를 들어, 2.2 일 수도 있다. 계수
Figure pat00005
가 식 (1) 에 따라 계산되는 실시형태들에서, 감마 곡선은 제 1 좌표 축 또는 X 축에 평행한 방향으로
Figure pat00006
배만큼 확장되고, 이는 각각의 픽셀 회로 (7) 의 루미넌스 레벨을 G_brt 배 (≤ 1) 만큼 감소시킨다. 관심 픽셀 (10) 에 대한 감마 프로세싱된 전압 데이터 (Dout_g) 의 생성에서 이와 같이 계산된 컨트롤 포인트들 (CP#0 내지 CP#q) 의 사용은 디스플레이 디바이스 (100) 의 감마 특성들의 변화를 억제하면서 관심 픽셀 (10) 의 루미넌스 레벨을 감소시키는 것을 가능하게 한다.
다시 도 6 을 참조하면, 글로벌 APL 이 신호 공급 회로부 (12) 의 아날로그 동작을 제어하는데 사용되는 실시형태들에서, 최고 밝기 컨트롤 포인트들 (CP#0_max 내지 CP#q_max) 은 수정 없이 플렉서블 감마 회로부 (21) 에 설정된 컨트롤 포인트들 (CP#0 내지 CP#q) 로서 사용될 수도 있다. 디스플레이 디바이스 (100) 가 글로벌 APL 모드 및 로컬 APL 모드를 갖는 실시형태들에서, CP 계산 회로부 (34) 는 글로벌 APL 모드에서 수정 없이 최고 밝기 컨트롤 포인트들 (CP#0_max 내지 CP#q_max) 을 플렉서블 감마 회로부 (21) 에 설정된 컨트롤 포인트들 (CP#0 내지 CP#q) 로서 출력하도록 구성될 수도 있다. 그러한 실시형태들에서, CP 계산 회로부 (34) 는 로컬 APL 모드에서, 각각의 픽셀 (10) 에 대해 계산된 로컬 APL 에 기초하여 최고 밝기 컨트롤 포인트들 (CP#0_max 내지 CP#q_max) 을 수정함으로써 플렉서블 감마 회로부 (21) 에 설정된 컨트롤 포인트들 (CP#0 내지 CP#q) 을 생성하도록 추가로 구성될 수도 있다.
하나 이상의 실시형태들에서, IR 강하 보정 제어 회로부 (35) 는 이미지 분석 회로부 (31) 로부터 수신된 분산 데이터에 기초하여 IR 강하 보상 이득들을 계산하도록 구성된다. IR 강하 보정 제어 회로부 (35) 는 분산 데이터에 의해 표시된 픽셀들 (10) 의 루미넌스 레벨들의 분산에 기초하여 IR 강하 보정의 실행 또는 보류를 선택하도록 구성될 수도 있다. IR 강하 보정이 실행되는 경우, IR 강하 보상 이득들은 관심 픽셀 (10) 의 포지션 및 디스플레이 패널 (1) 을 통한 총 전류에 기초하여 계산될 수도 있다. IR 강하 보정이 보류되는 경우, IR 강하 보상 이득들은 무조건적으로 "1" 로 설정되고, 감마 프로세싱된 전압 데이터 (Dout_g) 는 수정 없이 출력 전압 데이터 (Dout) 로서 출력될 수도 있다.
하나 이상의 실시형태들에서, IR 강하 보정은 분산 데이터가 픽셀들 (10) 의 루미넌스 레벨들의 분산이 미리 결정된 임계치를 초과한다는 것을 표시하는 경우에 보류된다. 입력 이미지 데이터 (Din) 의 그레이스케일 값들이 0 과 255 사이의 범위의 8 비트 값들인 실시형태들에서, 픽셀들 (10) 의 루미넌스 레벨들은 0 과 255 사이의 범위의 값들로서 결정될 수도 있고 미리 결정된 임계치는 0 과 255 사이의 값으로 설정될 수도 있다. 미리 결정된 임계치는 디스플레이 이미지의 원하는 콘트라스트에 의존할 수도 있다. IR 강하 보정은 전력 소스 라인에 대한 전압 강하에 의해 야기된 무라를 감소시키면서 콘트라스트를 감소시킬 수도 있다. 하나 이상의 실시형태들에서, 픽셀들 (10) 의 루미넌스 레벨들의 분산이 미리 결정된 임계치를 초과하고 따라서 디스플레이 이미지의 콘트라스트가 증가될 경우에, IR 강하 보정은 콘트라스트의 감소를 억제하기 위해 보류될 수도 있다.
분산 데이터가 디스플레이 이미지의 픽셀들 (10) 의 루미넌스 레벨들의 최대 값과 최소 값 간의 차이를 표시하는 실시형태들에서, IR 강하 보정의 실행 또는 보류가 미리 결정된 임계값과의 최대 값과 최소 값 간의 차이의 비교에 기초하여 선택될 수도 있다. 하나 이상의 실시형태들에서, IR 강하 보정은 픽셀들 (10) 의 루미넌스 레벨들의 최대 값과 최소 값 간의 차이가 미리 결정된 임계값보다 큰 경우에 보류된다. 하나 이상의 실시형태들에서, IR 강하 보정은 픽셀들 (10) 의 루미넌스 레벨들의 최대 값과 최소 값 간의 차이가 미리 결정된 임계 값보다 작은 경우에 실행된다.
하나 이상의 실시형태들에서, 표시된 픽셀들 (10) 의 루미넌스 레벨들의 분산이 큰 경우에 IR 강하 보정과 반대의 효과를 야기하는 역 보정이 실행될 수도 있다. 역 보정은 전력 소스 라인들에 대한 전압 강하로부터 발생하는 무라를 향상시키기 위해 실행될 수도 있다. 역 보정은, 디스플레이 패널 (1) 을 통한 총 전류가 증가할 때 관심 픽셀 (10) 의 루미넌스 레벨을 더 크게 감소시키기 위해 실행될 수도 있다. 하나 이상의 실시형태들에서, 역 보정은 디스플레이 이미지의 콘트라스트를 향상시킬 수도 있다. 역 보정의 실행은 미리 결정된 임계값과의 픽셀들 (10) 의 루미넌스 레벨들의 최대 값과 최소 값 간의 차이의 비교에 기초하여 제어될 수도 있다. 예를 들어, 역 보정은 최대 값과 최소 값 간의 차이가 미리 결정된 임계값보다 큰 경우에 실행될 수도 있다. 입력 이미지 데이터 (Din) 의 그레이스케일 값들이 0 과 255 사이의 범위의 8 비트 값들인 실시형태들에서, 픽셀들 (10) 의 루미넌스 레벨들은 0 과 255 사이의 범위의 값들로서 결정될 수도 있고 미리 결정된 임계값은 디스플레이 이미지의 원하는 콘트라스트에 의존하여, 0 과 255 사이의 값으로 설정될 수도 있다.
도 12 의 방법 (1200) 은 하나 이상의 실시형태들에서, 신호 공급 회로부 (12) 를 제어하기 위한 단계들을 예시한다. 단계들의 순서는 예시된 순서로부터 변경될 수도 있음에 유의해야 한다.
예시된 실시형태에서, 전체 디스플레이 패널 (1) 의 픽셀 회로들 (7) 에 대한 광을 방출하는 픽셀 회로들 (7) 의 비율을 제어하는 방출 제어 신호 (EM_ctrl) 가 단계 1210 에서 패널 인터페이스 회로부 (17) 로부터 디스플레이 패널 (1) 에 공급된다. 로우-사이드 전력 소스 전압 (ELVSS) 은 단계 1220 에서 PMIC (300) 로부터 디스플레이 패널 (1) 에 공급된다. 최고 및 최저 그레이스케일 전압들일 수도 있는 그레이스케일 전압들 (V0 및 Vm) 이 단계 1230 에서 생성된다.
단계 1240 에서, 분석 데이터는 이미지 분석 회로부 (31) 에 의해 입력 이미지 데이터 (Din) 에 기초하여 생성된다. 분석 데이터는 디스플레이 이미지의 글로벌 APL 및/또는 각각의 부분 영역들 (20) 의 로컬 APL들을 표시할 수도 있다. 로컬 APL들은 디스플레이 패널 (1) 의 디스플레이 영역 (3) 에서의 모든 픽셀들 (10) 에 대해 각각 계산될 수도 있다.
단계 1250 에서, 방출 제어 신호 (EM_ctrl) 는 하나 이상의 실시형태들에서, 분석 데이터에 기초하여 제어된다. 방출 제어 신호 (EM_ctrl) 의 듀티 비는 분석 데이터에 기초하여 제어될 수도 있다. 하나 이상의 실시형태들에서, 방출 제어 신호 (EM_ctrl) 는 각각의 부분 영역들 (20) 의 로컬 APL들에 기초하여 제어된다. 일부 실시형태들에서, 방출 제어 신호 (EM_ctrl) 는 최고 로컬 APL 에 기초하여 제어된다. 방출 제어 신호 (EM_ctrl) 의 듀티 비는, 최고 로컬 APL 이 증가할 때 증가할 수도 있다. 이는 이미지가 밝은 부분을 포함하는 경우 방출 제어 신호 (EM_ctrl) 의 듀티 비의 증가를 초래하여, 디스플레이된 이미지의 콘트라스트를 개선시킬 수도 있다. 다른 실시형태들에서, 방출 제어 신호 (EM_ctrl) 는 글로벌 APL 에 기초하여 제어된다.
단계 1260 에서, 로우-사이드 전력 소스 전압 (ELVSS) 은 분석 데이터에 기초하여 옵션적으로 제어된다. 로우-사이드 전력 소스 전압 (ELVSS) 는 각각의 부분 영역들 (20) 의 로컬 APL들에 기초할 수도 있다. 일부 실시형태들에서, 로우-사이드 전력 소스 전압 (ELVSS) 은 최고 로컬 APL 에 기초하여 제어된다. 다른 실시형태들에서, 로우-사이드 전력 소스 전압 (ELVSS) 은 글로벌 APL 에 기초하여 제어된다.
단계 1270 에서, 그레이스케일 전압들 (V0 및 Vm) 은 분석 데이터에 기초하여 옵션적으로 제어된다. 그레이스케일 전압들 (V0 및 Vm) 은 각각의 부분 영역들 (20) 의 로컬 APL들에 기초할 수도 있다. 일부 실시형태들에서, 그레이스케일 전압들 (V0 및 Vm) 은 최고 로컬 APL 에 기초하여 제어된다. 다른 실시형태들에서, 그레이스케일 전압들 (V0 및 Vm) 은 글로벌 APL 에 기초하여 제어된다.
단계 1280 에서, 컨트롤 포인트들 (CP#0 내지 CP#q) 은 하나 이상의 실시형태들에서 CP 계산 회로부 (34) 에 의해 결정 또는 계산된다. 컨트롤 포인트들 (CP#0 내지 CP#q) 이 각각의 픽셀 (10) 에 대해 결정 또는 계산되는 실시형태들에서, 컨트롤 포인트들 (CP#0 내지 CP#q) 은 픽셀 (10) 과 연관된 로컬 APL 에 기초하여 결정 또는 계산된다. 컨트롤 포인트들 (CP#0 내지 CP#q) 은 방출 제어 신호 (EM_ctrl), 로우-사이드 전력 소스 전압 (ELVSS), 및/또는 그레이스케일 전압들 (V0 및 Vm) 의 제어에 의해 야기된 관심 픽셀 (10) 의 루미넌스 레벨의 증가를 상쇄하기 위해 관심 픽셀 (10) 과 연관된 로컬 APL 에 기초하여 결정 또는 계산될 수도 있다.
단계 1290 에서, IR 강하 보정은 옵션적으로 제어된다. 하나 이상의 실시형태들에서, IR 강하 보정 제어 회로부 (35) 는 픽셀들 (10) 의 루미넌스 레벨들의 분산에 기초하여 IR 강하 보정의 실행 또는 보류를 선택할 수도 있다.
도 13 은 디스플레이 디바이스 (100) 의 예시적인 동작을 예시한다. 하나 이상의 실시형태들에서, 디스플레이 디바이스 (100) 가 정상 모드에 배치되는 경우, 밝기 향상 이득 (GDBV) 은 "1" 로 설정되고, 신호 공급 회로부 (12) 의 아날로그 동작 및 이미지 프로세싱은 DBV 에 기초하여 제어된다. 도 13 에 예시된 예에서, 방출 커맨드 값 (Emission*) 은 방출 제어 신호 (EM_ctrl) 의 듀티 비가 50% 로 설정되도록 설정되고, DBV 와 연관된 감마 곡선이 이미지 프로세싱에서 사용된다.
하나 이상의 실시형태들에서, 디스플레이 디바이스 (100) 가 로컬 APL 모드에 배치되는 경우, 최고 밝기 향상 DBV 는 최고 로컬 APL 에 기초하여 계산된다. 또한, 도 13 에 예시된 바와 같이, 디스플레이 이미지가 밝은 부분을 포함하는 실시형태에서, 밝은 부분에 대해 계산된 하나 이상의 로컬 APL들이 증가하고, 최고 로컬 APL 이 또한 증가한다. 이에 따라, 최고 밝기 향상 DBV 는 원래의 DBV 보다 큰 것으로 계산된다. 도 13 에 예시된 예에서, 최고 밝기 향상 DBV 는 원래의 DBV 의 150% 이다. 하나 이상의 실시형태들에서, 신호 공급 회로부 (12) 의 아날로그 동작은 최고 밝기 향상 DBV 에 기초하여 제어된다. 도 13 에 예시된 예에서, 방출 커맨드 값 (Emission*) 은 방출 제어 신호 (EM_ctrl) 의 듀티 비가 99.7% 로 설정되도록 설정된다. 이는 디스플레이 디바이스 (100) 를, 디스플레이 디바이스 (100) 가 디스플레이 이미지의 최고 밝기의 부분을 밝게 디스플레이할 수 있는 상태에 배치한다. 하나 이상의 실시형태들에서, 이미지 프로세싱이 각각의 픽셀들 (10) 에 대해 게산된 로컬 APL들에 기초하여 디스플레이 이미지의 어두운 부분에 대한 아날로그 동작 제어에 의해 야기된 밝기의 증가를 상쇄하기 위해 수행된다. 이에 따라, 디스플레이 이미지의 어두운 부분은 변하지 않는다. 도 13 에 예시된 로컬 APL 모드에서의 동작은 콘트라스트를 효과적으로 개선시킬 수도 있다.
다양한 실시형태들이 본 명세서에서 구체적으로 설명되었지만, 당업자는 본 명세서에서 개시된 기술들이 다양한 수정들 없이 구현될 수도 있음을 알 것이다.
1: 디스플레이 패널 2: 디스플레이 드라이버
3: 디스플레이 영역 4: 스캔 드라이버 회로부
5: 하이-사이드 전력 소스 단자 6: 로우-사이드 전력 소스 단자
7: 픽셀 회로들 7B: 서브픽셀
7G: 서브픽셀 7R: 서브픽셀
8: 발광 소자 9A: 하이-사이드 전력 소스 노드
9B: 로우-사이드 전력 소스 노드 10: 픽셀
11: 인터페이스 회로부 12: 신호 공급 회로부
13: 제어 회로부 14: 이미지 프로세싱 회로부
15: 그레이스케일 전압 발생기 회로부 16: 데이터 드라이버 회로부
17: 패널 I/F 회로부 20: 부분 영역
21: 플렉서블 감마 회로부 22: IR 강하 보정 회로부
23: 멀티플라이어 31: 이미지 분석 회로부
32: DBV 제어 회로부 33: 밝기 제어 회로부
33A: 방출 제어 회로부 33B: 전력 소스 제어 회로부
33C: 감마 전압 제어 회로부 34: CP 계산 회로부
35: IR 강하 보정 제어 회로부 36: 레지스터 회로부
100: 디스플레이 디바이스 101: 픽셀
102: 픽셀 103: 픽셀
104: 픽셀 200: 호스트
201: 부분 영역 202: 부분 영역
203: 부분 영역 204: 부분 영역
300: PMIC 1200: 방법
1210: 단계 1220: 단계
1230: 단계 1240: 단계
1250: 단계 1260: 단계
1270: 단계 1280: 단계
1290: 단계

Claims (23)

  1. 디스플레이 드라이버로서,
    디스플레이 패널에 방출 제어 신호를 공급하도록 구성된 신호 공급 회로부로서, 상기 방출 제어 신호는 상기 디스플레이 패널의 픽셀 회로들에 대한 광을 방출하는 픽셀 회로들의 비율을 제어하는, 상기 신호 공급 회로부; 및
    입력 이미지 데이터에 기초하여 상기 방출 제어 신호를 제어하도록 구성된 제어 회로부를 포함하는, 디스플레이 드라이버.
  2. 제 1 항에 있어서,
    상기 방출 제어 신호를 제어하는 것은 상기 디스플레이 패널의 디스플레이 영역의 복수의 부분 영역들의 로컬 평균 픽처 레벨들 (APL들) 에 기초하여 상기 방출 제어 신호를 제어하는 것을 포함하는, 디스플레이 드라이버.
  3. 제 1 항에 있어서,
    상기 방출 제어 신호를 제어하는 것은 상기 디스플레이 패널의 디스플레이 영역의 복수의 부분 영역들의 로컬 APL들 중 최고 로컬 APL 에 기초하여 상기 방출 제어 신호를 제어하는 것을 포함하는, 디스플레이 드라이버.
  4. 제 3 항에 있어서,
    상기 최고 로컬 APL 에 기초하여 상기 방출 제어 신호를 제어하는 것은,
    최고 밝기 향상 디스플레이 밝기 값 (DBV) 을, 상기 디스플레이 드라이버 외부의 디바이스로부터 수신된 DBV 및 상기 최고 로컬 APL 에 기초하여 생성하는 것; 및
    상기 최고 밝기 향상 DBV 에 기초하여 상기 방출 제어 신호를 제어하는 것을 포함하는, 디스플레이 드라이버.
  5. 제 1 항에 있어서,
    상기 방출 제어 신호를 제어하는 것은 상기 디스플레이 패널의 디스플레이 영역의 복수의 부분 영역들의 로컬 APL들에 기초하여 상기 방출 제어 신호를 제어하는 것을 포함하고, 상기 복수의 부분 영역들의 각각은 상기 디스플레이 패널의 하나 이상의 픽셀들과 연관되는, 디스플레이 드라이버.
  6. 제 5 항에 있어서,
    상기 신호 공급 회로부는,
    상기 입력 이미지 데이터에 기초하여 출력 전압 데이터를 생성하도록 구성된 이미지 프로세싱 회로부; 및
    상기 출력 전압 데이터에 기초하여 상기 픽셀 회로들을 구동하도록 구성된 데이터 드라이버 회로부를 포함하고, 그리고
    상기 출력 전압 데이터를 생성하는 것은 상기 복수의 부분 영역들 중 제 1 부분 영역의 로컬 APL 및 상기 복수의 부분 영역들의 상기 로컬 APL들 중 최고 로컬 APL 에 기초하여 상기 하나 이상의 픽셀들 중 제 1 픽셀을 프로세싱하는 것을 포함하고, 상기 제 1 부분 영역은 상기 제 1 픽셀과 연관되는, 디스플레이 드라이버.
  7. 제 6 항에 있어서,
    상기 방출 제어 신호가 상기 제 1 픽셀의 루미넌스 레벨을 증가시키기 위해 제어되는 경우, 상기 제 1 픽셀에 대한 이미지 프로세싱이 상기 제 1 부분 영역의 상기 로컬 APL 에 기초하여 상기 제 1 픽셀의 상기 루미넌스 레벨의 증가를 상쇄 (cancel) 하기 위해 수행되는, 디스플레이 드라이버.
  8. 제 1 항에 있어서,
    상기 방출 제어 신호를 제어하는 것은 상기 디스플레이 패널의 디스플레이 영역의 글로벌 APL 에 기초하여 상기 방출 제어 신호를 제어하는 것을 포함하는, 디스플레이 드라이버.
  9. 제 1 항에 있어서,
    상기 신호 공급 회로부는,
    출력 전압 데이터를 생성하기 위해 상기 입력 이미지 데이터에 IR 강하 보정을 적용하도록 구성된 이미지 프로세싱 회로부로서, 상기 IR 강하 보정은 상기 디스플레이 패널의 전력 소스 라인에 대한 전압 강하를 보상하는, 상기 이미지 프로세싱 회로부; 및
    상기 출력 전압 데이터에 기초하여 상기 픽셀 회로들을 구동하도록 구성된 데이터 드라이버 회로부를 포함하는, 디스플레이 드라이버.
  10. 제 9 항에 있어서,
    상기 IR 강하 보정은 상기 디스플레이 패널에서의 픽셀들의 루미넌스 레벨들의 분산 (dispersion) 에 기초하는, 디스플레이 드라이버.
  11. 제 9 항에 있어서,
    상기 IR 강하 보정은 상기 디스플레이 패널에서의 픽셀들의 루미넌스 레벨들의 분산에 기초하여 보류되는, 디스플레이 드라이버.
  12. 제 1 항에 있어서,
    상기 제어 회로부는 상기 입력 이미지 데이터에 기초하여 상기 디스플레이 패널에 공급된 로우-사이드 전력 소스 전압을 제어하도록 구성되는, 디스플레이 드라이버.
  13. 제 12 항에 있어서,
    상기 로우-사이드 전력 소스 전압을 제어하는 것은 상기 디스플레이 패널의 디스플레이 영역의 복수의 부분 영역들의 로컬 APL들에 기초하여 상기 로우-사이드 전력 소스 전압을 제어하는 것을 포함하는, 디스플레이 드라이버.
  14. 제 12 항에 있어서,
    상기 로우-사이드 전력 소스 전압을 제어하는 것은 상기 디스플레이 패널의 디스플레이 영역의 복수의 부분 영역들의 로컬 APL들 중 최고 로컬 APL 에 기초하여 상기 로우-사이드 전력 소스 전압을 제어하는 것을 포함하는, 디스플레이 드라이버.
  15. 제 1 항에 있어서,
    상기 신호 공급 회로부는,
    이미지 프로세싱 회로부로서,
    상기 입력 이미지 데이터에 기초하여 출력 전압 데이터를 생성하고; 그리고
    상기 입력 이미지 데이터에 기초하여 구동 전압들의 전압 범위를 제어하도록 구성된, 상기 이미지 프로세싱 회로부; 및
    상기 출력 전압 데이터에 기초하여 상기 픽셀 회로들에 상기 구동 전압들을 공급하도록 구성된 데이터 드라이버 회로부를 포함하는, 디스플레이 드라이버.
  16. 제 15 항에 있어서,
    상기 구동 전압들의 전압 범위를 제어하는 것은 상기 디스플레이 패널의 디스플레이 영역에서 정의된 복수의 부분 영역들의 로컬 APL들에 기초하여 상기 전압 범위를 제어하는 것을 포함하는, 디스플레이 드라이버.
  17. 제 15 항에 있어서,
    상기 구동 전압들의 전압 범위를 제어하는 것은 상기 디스플레이 패널의 디스플레이 영역의 복수의 부분 영역들의 로컬 APL들 중 최고 로컬 APL 에 기초하여 상기 전압 범위를 제어하는 것을 포함하는, 디스플레이 드라이버.
  18. 디스플레이 디바이스로서,
    디스플레이 패널; 및
    디스플레이 드라이버를 포함하고,
    상기 디스플레이 드라이버는,
    상기 디스플레이 패널에 방출 제어 신호를 공급하도록 구성된 신호 공급 회로부로서, 상기 방출 제어 신호는 상기 디스플레이 패널의 픽셀 회로들에 대한 광을 방출하는 픽셀 회로들의 비율을 제어하는, 상기 신호 공급 회로부; 및
    입력 이미지 데이터에 기초하여 상기 방출 제어 신호를 제어하도록 구성된 제어 회로부를 포함하는, 디스플레이 디바이스.
  19. 제 18 항에 있어서,
    상기 방출 제어 신호를 제어하는 것은 상기 디스플레이 패널의 디스플레이 영역의 복수의 부분 영역들의 로컬 APL들 중 최고 로컬 APL 에 기초하여 상기 방출 제어 신호를 제어하는 것을 포함하는, 디스플레이 디바이스.
  20. 제 19 항에 있어서,
    상기 최고 로컬 APL 에 기초하여 상기 방출 제어 신호를 제어하는 것은,
    최고 밝기 향상 디스플레이 밝기 값 (DBV) 을, 상기 디스플레이 드라이버 외부의 디바이스로부터 수신된 DBV 및 상기 최고 로컬 APL 에 기초하여 생성하는 것; 및
    상기 최고 밝기 향상 DBV 에 기초하여 상기 방출 제어 신호를 제어하는 것을 포함하는, 디스플레이 디바이스.
  21. 제 18 항에 있어서,
    상기 방출 제어 신호를 제어하는 것은 상기 디스플레이 패널의 디스플레이 영역의 글로벌 APL 에 기초하여 상기 방출 제어 신호를 제어하는 것을 포함하는, 디스플레이 디바이스.
  22. 디스플레이 패널에 방출 제어 신호를 공급하는 단계로서, 상기 방출 제어 신호는 상기 디스플레이 패널의 픽셀 회로들에 대한 광을 방출하는 픽셀 회로들의 비율을 제어하는, 상기 방출 제어 신호를 공급하는 단계; 및
    입력 이미지 데이터에 기초하여 상기 방출 제어 신호를 제어하는 단계를 포함하는, 방법.
  23. 제 22 항에 있어서,
    상기 방출 제어 신호를 제어하는 단계는 상기 디스플레이 패널의 디스플레이 영역에서 정의된 복수의 부분 영역들의 로컬 APL들에 기초하여 상기 방출 제어 신호를 제어하는 단계를 포함하는, 방법.
KR1020200137699A 2020-01-17 2020-10-22 디스플레이 디바이스의 밝기 제어를 위한 디바이스 및 방법 KR20210093734A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/746,756 US11705088B2 (en) 2020-01-17 2020-01-17 Device and method for brightness control of display device
US16/746,756 2020-01-17

Publications (1)

Publication Number Publication Date
KR20210093734A true KR20210093734A (ko) 2021-07-28

Family

ID=76857928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200137699A KR20210093734A (ko) 2020-01-17 2020-10-22 디스플레이 디바이스의 밝기 제어를 위한 디바이스 및 방법

Country Status (4)

Country Link
US (1) US11705088B2 (ko)
JP (1) JP2021113970A (ko)
KR (1) KR20210093734A (ko)
CN (1) CN113223436A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501694B2 (en) * 2020-02-12 2022-11-15 Samsung Display Co., Ltd. Display device and driving method thereof
CN118120009A (zh) * 2021-10-20 2024-05-31 三星电子株式会社 显示装置及其控制方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035635A1 (ja) * 2011-09-07 2013-03-14 シャープ株式会社 画像表示装置および画像表示方法
KR101966393B1 (ko) * 2011-11-18 2019-04-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101272367B1 (ko) * 2011-11-25 2013-06-07 박재열 전달 함수를 이용한 영상표시장치의 보정 시스템 및 그의 보정 방법
KR20140122362A (ko) * 2013-04-09 2014-10-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR102434754B1 (ko) * 2015-11-17 2022-08-23 삼성전자 주식회사 전자 장치 및 전자 장치의 컨텐츠 표시 방법
JP6976599B2 (ja) * 2017-06-21 2021-12-08 深▲セン▼通鋭微電子技術有限公司 画像表示装置

Also Published As

Publication number Publication date
JP2021113970A (ja) 2021-08-05
US11705088B2 (en) 2023-07-18
CN113223436A (zh) 2021-08-06
US20210225323A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
US9524671B2 (en) Display apparatus, display data processing device, and display data processing method
JP5570569B2 (ja) 有機発光表示装置
JP7335066B2 (ja) 表示ドライバ、表示装置及び輝度制御方法
US10991318B2 (en) Device and method for compensation of power source voltage drop in display panel
CN109817184B (zh) 用于色差校正的设备和方法
JP2004038176A (ja) 電界発光パネルとこれを有する電界発光装置
US11114034B2 (en) Display device
US11107403B2 (en) Current limiting circuit, display device, and current limiting method
KR20210093734A (ko) 디스플레이 디바이스의 밝기 제어를 위한 디바이스 및 방법
JP2015197473A (ja) 信号処理方法、表示装置、及び電子機器
US11081083B2 (en) Display region based gamma curve control
US11270662B2 (en) Device and method for brightness control of display device based on display brightness value encoding parameters beyond brightness
US11620933B2 (en) IR-drop compensation for a display panel including areas of different pixel layouts
CN114223027A (zh) 用于多像素密度oled显示器的局部不同的伽马映射
US11482175B2 (en) Device and method for driving a self-luminous display panel
US11436962B2 (en) Device and method for driving a display panel
US11423819B1 (en) Overshoot driving technique for display panel with multiple regions with different pixel layouts
JP7305179B2 (ja) 電流制限回路、表示装置、及び電流制限方法
KR20190012537A (ko) 표시장치, 표시패널, 컨트롤러 및 휘도 제어 방법
CN117789656A (zh) 驱动方法、显示驱动芯片、显示模组、处理器及显示器
KR20230081043A (ko) 디스플레이 장치 및 그 구동 방법
CN116092417A (zh) 用于驱动显示面板的装置和方法

Legal Events

Date Code Title Description
A201 Request for examination