KR20210093610A - 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 - Google Patents

비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20210093610A
KR20210093610A KR1020200007401A KR20200007401A KR20210093610A KR 20210093610 A KR20210093610 A KR 20210093610A KR 1020200007401 A KR1020200007401 A KR 1020200007401A KR 20200007401 A KR20200007401 A KR 20200007401A KR 20210093610 A KR20210093610 A KR 20210093610A
Authority
KR
South Korea
Prior art keywords
memory
check information
write
write mode
write command
Prior art date
Application number
KR1020200007401A
Other languages
English (en)
Inventor
김현준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200007401A priority Critical patent/KR20210093610A/ko
Priority to US16/901,865 priority patent/US11544004B2/en
Priority to CN202010723585.5A priority patent/CN113138712A/zh
Publication of KR20210093610A publication Critical patent/KR20210093610A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

비휘발성 메모리 장치는 복수의 메모리 영역들; 및 외부 장치로부터 전송된 라이트 커맨드의 적합성을 판단함으로써 상기 라이트 커맨드를 수정하고, 수정된 라이트 커맨드에 근거하여 상기 복수의 메모리 영역들 중 타겟 메모리 영역에 대해 라이트 동작을 수행하도록 구성된 제어 로직을 포함하되, 상기 제어 로직은 상기 타겟 메모리 영역의 체크 정보에 근거하여 상기 적합성을 판단한다.

Description

비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템{NONVOLATILE MEMORY DEVICE AND MEMORY SYSTEM INCLUDING THE SAME}
본 발명은 비휘발성 메모리 장치 및 비휘발성 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템은 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다. 호스트 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 메모리 시스템은 호스트 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 호스트 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 부적합한 커맨드를 수정하여 동작함으로써 데이터 신뢰성 및 동작 성능을 향상시킬 수 있는 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템을 제공하는 데 있다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치는 복수의 메모리 영역들; 및 외부 장치로부터 전송된 라이트 커맨드의 적합성을 판단함으로써 상기 라이트 커맨드를 수정하고, 수정된 라이트 커맨드에 근거하여 상기 복수의 메모리 영역들 중 타겟 메모리 영역에 대해 라이트 동작을 수행하도록 구성된 제어 로직을 포함하되, 상기 제어 로직은 상기 타겟 메모리 영역의 체크 정보에 근거하여 상기 적합성을 판단할 수 있다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치는 복수의 메모리 영역들; 및 상기 메모리 영역들 각각의 체크 정보를 저장하는 체크 정보 메모리를 포함하는 제어 로직을 포함하되, 상기 제어 로직은 외부 장치로부터 전송된 라이트 커맨드에 응답하여, 상기 메모리 영역들 중 타겟 메모리 영역의 체크 정보를 상기 체크 정보 메모리로부터 리드하고 상기 타겟 메모리 영역의 상기 체크 정보에 근거하여 상기 타겟 메모리 영역에 대해 라이트 동작을 수행할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 메모리 영역들을 포함하는 비휘발성 메모리 장치; 및 상기 메모리 영역들에 대한 체크 정보 테이블 및 라이트 커맨드를 상기 비휘발성 메모리 장치로 전송하도록 구성된 컨트롤러를 포함하되, 상기 비휘발성 메모리 장치는 상기 체크 정보 테이블에 근거하여 상기 라이트 커맨드의 라이트 모드가 부적합한 것으로 판단될 때, 수정된 라이트 모드로 라이트 동작을 수행할 수 있다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템은 부적합한 커맨드를 수정하여 동작함으로써 데이터 신뢰성 및 동작 성능을 향상시킬 수 있다.
도1은 본 발명의 실시 예에 따른 메모리 시스템을 도시한 블록도,
도2는 본 발명의 실시 예에 따른 도1의 커맨드 체커의 동작 방법을 설명하기 위한 도면,
도3은 본 발명의 실시 예에 따른 도1의 메모리 시스템의 동작 방법을 도시한 도면,
도4는 본 발명의 실시 예에 따른 도1의 비휘발성 메모리 장치의 동작 방법을 도시한 순서도,
도5는 본 발명의 실시 예에 따른 도1의 비휘발성 메모리 장치의 동작 방법을 도시한 순서도,
도6은 본 발명의 실시 예에 따른 도1의 메모리 시스템의 동작 방법을 도시한 순서도,
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면,
도 11은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 메모리 시스템(10)을 도시한 블록도이다.
메모리 시스템(10)은 외부의 호스트 장치(미도시됨)의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템(10)은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다.
메모리 시스템(10)은 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
메모리 시스템(10)은 컨트롤러(100) 및 비휘발성 메모리 장치(200)를 포함할 수 있다.
컨트롤러(100)는 메모리 시스템(10)의 제반 동작을 제어할 수 있다. 컨트롤러(100)는 호스트 장치의 지시에 따라 포그라운드 동작을 수행하기 위해 비휘발성 메모리 장치(200)를 제어할 수 있다. 포그라운드 동작은 호스트 장치의 지시, 즉, 라이트 요청 및 리드 요청에 따라 비휘발성 메모리 장치(200)에 데이터를 라이트하고 비휘발성 메모리 장치(200)로부터 데이터를 리드하는 동작을 포함할 수 있다.
또한, 컨트롤러(100)는 호스트 장치와 독립적으로 내부적으로 필요한 백그라운드 동작을 수행하기 위해서 비휘발성 메모리 장치(200)를 제어할 수 있다. 백그라운드 동작은 비휘발성 메모리 장치(200)에 대한 웨어 레벨링 동작, 가비지 컬렉션 동작, 소거 동작, 리드 리클레임 동작, 및 리프레시 동작을 포함할 수 있다. 백그라운드 동작은 포그라운드 동작처럼 비휘발성 메모리 장치(200)에 데이터를 라이트하고 비휘발성 메모리 장치(200)로부터 데이터를 리드하는 동작을 포함할 수 있다.
컨트롤러(100)는 예를 들어 비휘발성 메모리 장치(200)에 데이터를 라이트하기 위해, 라이트 커맨드(WCMD)를 비휘발성 메모리 장치(200)로 전송할 수 있다. 후술될 바와 같이, 라이트 커맨드(WCMD)는 메모리 영역들(MR1~MRn) 중 데이터가 저장될 타겟 메모리 영역에 대한 정보 및 라이트 모드에 대한 정보를 포함할 수 있다.
비휘발성 메모리 장치(200)는 컨트롤러(100)의 제어에 따라, 컨트롤러(100)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(100)로 전송할 수 있다.
비휘발성 메모리 장치(200)는 제어 로직(210) 및 메모리 영역들(MR1~MRn)을 포함할 수 있다.
제어 로직(210)은 비휘발성 메모리 장치(200)의 제반 동작을 제어할 수 있다. 제어 로직(210)은 컨트롤러(100)로부터 전송된 커맨드에 응답하여 비휘발성 메모리 장치(200)의 내부 동작을 제어할 수 있다.
구체적으로, 제어 로직(210)은 컨트롤러(100)로부터 전송된 라이트 커맨드(WCMD)에 응답하여 메모리 영역들(MR1~MRn) 중 타겟 메모리 영역에 대해 라이트 동작(WRT)을 수행할 수 있다. 라이트 커맨드(WCMD)는 다양한 라이트 모드들 중에서 제어 로직(210)이 따라야 할 라이트 모드를 지시할 수 있다.
라이트 모드는, 예를 들어, SLC 라이트 모드, MLC 라이트 모드, TLC 라이트 모드, 및 강한 SLC 라이트 모드 등을 포함할 수 있다. SLC 라이트 모드는 각 메모리 셀 당 1비트를 저장하기 위한 라이트 모드일 수 있다. MLC 라이트 모드는 각 메모리 셀 당 2비트들을 저장하기 위한 라이트 모드일 수 있다. TLC 라이트 모드는 각 메모리 셀 당 3비트들을 저장하기 위한 라이트 모드일 수 있다. 강한 SLC 라이트 모드는 각 메모리 셀 당 1비트를 저장하되, 메모리 셀들의 문턱 전압 분포들을 넓은 간격으로 형성시키는 라이트 모드일 수 있다. 강한 SLC 라이트 모드는 상기 보통의 SLC 라이트 모드보다 데이터 신뢰성을 더 오래 유지할 수 있는 라이트 모드일 수 있다.
실시 예에 따라, 라이트 모드는 4개 이상의 비트들을 저장하기 위한 라이트 모드를 포함할 수 있다.
컨트롤러(100)는 데이터의 타입에 따라 라이트 커맨드(WCMD)의 라이트 모드를 지정할 수 있다. 예를 들어, 펌웨어는 강한 신뢰성을 보장하기 위해 강한 SLC 라이트 모드로 라이트될 수 있다. 예를 들어, 콜드 데이터는 저장 효율을 높이기 위해 TLC 라이트 모드로 라이트될 수 있다.
따라서, 컨트롤러(100)는 메모리 영역들(MR1~MRn) 각각에 어떤 타입의 데이터를 저장할 것인지를 미리 지정하고, 그 결과에 따라 메모리 영역들(MR1~MRn) 각각에 라이트 모드를 미리 지정할 수 있다. 즉, 예를 들어, 컨트롤러(100)는 어떤 메모리 영역에 펌웨어를 저장하기로 결정하면, 해당 메모리 영역의 라이트 모드를 강한 SLC 라이트 모드로 지정할 수 있다.
한편, 컨트롤러(100)는 동작 중 오류로 인해 잘못된 라이트 모드의 라이트 커맨드(WCMD)를 생성하고 비휘발성 메모리 장치(200)로 전송할 수 있다. 예를 들어, 컨트롤러(100)는 강한 SLC 라이트 모드로 라이트되어야 할 펌웨어에 대해 TLC 라이트 모드로 라이트되도록 라이트 커맨드(WCMD)를 생성할 수 있다. 이러한 경우, 해당 펌웨어는 부적절한 라이트 모드로 라이트됨으로써 쉽게 변질될 위험에 놓일 수 있다.
본 발명에 따르면, 제어 로직(210)은 컨트롤러(100)로부터 전송된 라이트 커맨드(WCMD)의 적합성을 직접 판단하고, 판단 결과에 따라 라이트 커맨드(WCMD)를 수정하여 라이트 동작(WRT)을 수행할 수 있다. 구체적으로, 제어 로직(210)은 라이트 커맨드(WCMD)가 타겟 메모리 영역에 미리 지정된 라이트 모드를 제대로 지시하는지 판단함으로써 라이트 커맨드(WCMD)의 적합성을 판단할 수 있다. 제어 로직(210)은 라이트 커맨드(WCMD)가 타겟 메모리 영역에 지정된 라이트 모드를 지시할 경우, 라이트 커맨드(WCMD)를 수정할 필요 없이, 라이트 커맨드(WCMD)에 근거하여 라이트 동작(WRT)을 수행할 수 있다. 반면에 제어 로직(210)은 라이트 커맨드(WCMD)가 타겟 메모리 영역에 지정된 라이트 모드를 지시하지 않을 경우, 라이트 커맨드(WCMD)가 타겟 메모리 영역에 지정된 라이트 모드를 지시하도록 수정하고, 수정된 라이트 커맨드에 근거하여 라이트 동작(WRT)을 수행할 수 있다.
제어 로직(210)은 커맨드 체커(211) 및 체크 정보 메모리(212)를 포함할 수 있다.
커맨드 체커(211)는 체크 정보 메모리(212)에 저장된 체크 정보 테이블(CIT)에 근거하여, 컨트롤러(100)로부터 전송된 라이트 커맨드(WCMD)의 적합성을 판단하고, 판단 결과에 따라 라이트 커맨드(WCMD)를 수정할 수 있다.
구체적으로, 우선 커맨드 체커(211)는 라이트 커맨드(WCMD)에 응답하여 타겟 메모리 영역의 체크 정보(TCI)를 체크 정보 메모리(212)로부터 리드할 수 있다. 커맨드 체커(211)는 리드된 타겟 메모리 영역의 체크 정보(TCI)에 근거하여 라이트 커맨드(WCMD)의 라이트 모드가 타겟 메모리 영역에 지정된 라이트 모드와 일치하는지 여부를 판단할 수 있다. 라이트 커맨드(WCMD)의 라이트 모드가 타겟 메모리 영역에 지정된 라이트 모드와 일치하는 것으로 판단될 때, 커맨드 체커(211)는 라이트 커맨드(WCMD)를 수정하지 않을 수 있다. 반면에, 라이트 커맨드(WCMD)의 라이트 모드가 타겟 메모리 영역에 지정된 라이트 모드와 불일치하는 것으로 판단될 때, 커맨드 체커(211)는 라이트 커맨드(WCMD)의 라이트 모드가 타겟 메모리 영역에 지정된 라이트 모드와 일치하도록 라이트 커맨드(WCMD)를 수정할 수 있다.
체크 정보 메모리(212)는 메모리 영역들(MR1~MRn) 각각의 체크 정보를 포함하는 체크 정보 테이블(CIT)을 저장할 수 있다.
메모리 영역들(MR1~MRn) 각각의 체크 정보는 해당 메모리 영역에 지정된 라이트 모드, 즉, 해당 메모리 영역에 대해 수행되어야 할 라이트 모드에 대한 정보를 포함할 수 있다. 예를 들어, 타겟 메모리 영역의 체크 정보(TCI)는 타겟 메모리 영역에 지정된 라이트 모드에 대한 정보를 포함할 수 있다.
실시 예에 따라, 체크 정보 메모리(212)는 비휘발성 메모리 또는 휘발성 메모리로 구성될 수 있다.
실시 예에 따라, 체크 정보 메모리(212)는 도시된 바와 달리 비휘발성 메모리 장치(200)의 내부에 제어 로직(210)과 별개로 위치할 수 있다.
실시 예에 따라, 체크 정보 메모리(212)는 버퍼 메모리의 일부를 사용하여 구현될 수 있다. 버퍼 메모리는 컨트롤러(100)로부터 전송된 데이터가 메모리 영역들(MR1~MRn)에 저장되기 전에 임시로 저장되는 버퍼일 수 있다. 예를 들어, 버퍼 메모리는 페이지 버퍼일 수 있다.
실시 예에 따라, 도3을 참조하여 자세히 살펴볼 바와 같이, 체크 정보 테이블(CIT)은 컨트롤러(100)로부터 전송되어 체크 정보 메모리(212)에 저장될 수 있다.
메모리 영역들(MR1~MRn) 각각은 복수의 메모리 셀들을 포함하는 메모리 셀 어레이로 구성될 수 있다.
상술한 바와 같이, 메모리 영역들(MR1~MRn) 각각은 지정된 용도로 사용될 수 있다. 다른 말로 하면, 메모리 영역들(MR1~MRn) 각각은 특정 타입의 데이터를 저장하기 위해 사용될 수 있다. 그리고 메모리 영역들(MR1~MRn) 각각에 지정된 용도에 따라 메모리 영역들(MR1~MRn) 각각에 대해 특정 라이트 모드가 지정될 수 있다.
메모리 영역은 비휘발성 메모리 장치(200)가 소거 동작을 수행하는 메모리 단위일 수 있다. 다른 말로 하면, 비휘발성 메모리 장치(200)는 메모리 영역의 단위로 소거 동작을 수행할 수 있다. 그러나, 본 발명의 실시 예는 이에 제한되지 않는다.
비휘발성 메모리 장치(200)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
비휘발성 메모리 장치(200)는 하나 이상의 플래인(Plane)들, 하나 이상의 메모리 칩들, 하나 이상의 메모리 다이들, 또는 하나 이상의 메모리 패키지들을 포함할 수 있다.
한편, 도1은 메모리 시스템(10)이 1개의 비휘발성 메모리 장치(200)를 포함하는 것으로 도시하나, 메모리 시스템(10)이 포함되는 비휘발성 메모리 장치들의 개수는 이에 제한되지 않는다.
도2는 본 발명의 실시 예에 따른 도1의 커맨드 체커(211)의 동작 방법을 설명하기 위한 도면이다. 도2는 도1의 체크 정보 메모리(212)에 저장된 체크 정보 테이블(CIT)을 예시적으로 도시한다.
도2를 참조하면, 체크 정보 테이블(CIT)은 도1의 메모리 영역들(MR1~MRn) 각각에 지정된 라이트 모드에 대한 정보를 포함할 수 있다. 예를 들어, 메모리 영역(MR1)의 라이트 모드는 강한 SLC 라이트 모드일 수 있다. 예를 들어, 메모리 영역(MR2)의 라이트 모드는 보통의 SLC 라이트 모드일 수 있다. 예를 들어, 메모리 영역(MR3)의 라이트 모드는 MLC 라이트 모드일 수 있다. 예를 들어, 메모리 영역(MR4)의 라이트 모드는 TLC 라이트 모드일 수 있다. 예를 들어, 메모리 영역(MRn)의 라이트 모드는 TLC 라이트 모드일 수 있다.
커맨드 체커(211)는 컨트롤러(100)로부터 라이트 커맨드(WCMD1)를 수신할 수 있다. 라이트 커맨드(WCMD1)는, 예를 들어, 타겟 메모리 영역이 메모리 영역(MR4)이고, 라이트 모드가 SLC 라이트 모드임을 지시할 수 있다.
커맨드 체커(211)는 라이트 커맨드(WCMD1)에 응답하여, 타겟 메모리 영역(MR4)의 체크 정보(TCI)를 체크 정보 메모리(212)로부터 리드할 수 있다. 커맨드 체커(211)는 리드된 체크 정보(TCI)를 확인함으로써 타겟 메모리 영역(MR4)에 지정된 라이트 모드가 TLC 라이트 모드임을 확인할 수 있다.
커맨드 체커(211)는 라이트 커맨드(WCMD1)의 라이트 모드(즉, SLC 라이트 모드)가 타겟 메모리 영역(MR4)에 지정된 라이트 모드(즉, TLC 라이트 모드)와 불일치한다고 판단할 수 있다. 따라서, 커맨드 체커(211)는 라이트 커맨드(WCMD1)가 TLC 라이트 모드를 지시하도록 라이트 커맨드(WCMD1)를 라이트 커맨드(WCMD2)로 수정할 수 있다.
한편, 도2에 도시된 바와 달리, 만일 라이트 커맨드(WCMD1)가 타겟 메모리 영역(MR4)에 대해 TLC 라이트 모드를 지시하는 경우라면, 커맨드 체커(211)는 타겟 메모리 영역(MR4)의 체크 정보(TCI)에 근거하여 라이트 커맨드(WCMD1)가 적합하다고 판단하고 라이트 커맨드(WCMD1)를 수정하지 않을 수 있다.
정리하면, 비휘발성 메모리 장치(200)는 컨트롤러(100)로부터 전송된 라이트 커맨드(WCMD1)의 적합성을 판단하고, 판단 결과에 따라 라이트 커맨드(WCMD1)를 직접 라이트 커맨드(WCMD2)로 수정하여 처리할 수 있다. 그 결과, 비휘발성 메모리 장치(200)는 타겟 메모리 영역(MR4)에 적절한 라이트 모드(즉, TLC 라이트 모드)로 데이터를 라이트할 수 있다. 즉, 비휘발성 메모리 장치(200)는 컨트롤러(100)의 동작 오류에 대비하고, 중요한 데이터의 변질을 예방할 수 있다.
도3은 본 발명의 실시 예에 따른 도1의 메모리 시스템(10)의 동작 방법을 도시한 도면이다.
도3을 참조하면, 컨트롤러(100)는 체크 정보 테이블(CIT)을 비휘발성 메모리 장치(200)로 전송할 수 있다. 비휘발성 메모리 장치(200)는 컨트롤러(100)로부터 전송된 체크 정보 테이블(CIT)을 체크 정보 메모리(212)에 저장할 수 있다.
실시 예에 따라, 컨트롤러(100)는 메모리 시스템(10)의 제조시에 미리 결정된 체크 정보 테이블(CIT)을 비휘발성 메모리 장치(200)로 전송할 수 있다.
실시 예에 따라, 컨트롤러(100)는 도1의 메모리 영역들(MR1~MRn) 각각에 대해 라이트 모드를 지정하고, 지정된 라이트 모드에 근거하여 체크 정보 테이블(CIT)을 생성하고 비휘발성 메모리 장치(200)로 전송할 수 있다. 컨트롤러(100)가 메모리 영역들(MR1~MRn) 각각의 라이트 모드를 지정하는 것은 라이트 모드를 최초로 지정하는 것뿐만 아니라 변경하는 것을 포함할 수 있다.
실시 예에 따라, 컨트롤러(100)는 부팅 시에 체크 정보 테이블(CIT)을 비휘발성 메모리 장치(200)로 전송할 수 있다. 실시 예에 따라, 컨트롤러(100)는 메모리 시스템(10)의 동작 중에 체크 정보 테이블(CIT)을 비휘발성 메모리 장치(200)로 전송할 수 있다.
실시 예에 따라, 컨트롤러(100)는 메모리 영역들(MR1~MRn) 중 적어도 일부의 체크 정보를 변경하고, 변경된 체크 정보를 비휘발성 메모리 장치(200)로 전송할 수 있다. 비휘발성 메모리 장치(200)는 변경된 체크 정보를 컨트롤러(100)로부터 수신하고, 체크 정보 테이블(CIT)에 반영할 수 있다.
도4는 본 발명의 실시 예에 따른 도1의 비휘발성 메모리 장치(200)의 동작 방법을 도시한 순서도이다.
도4를 참조하면, 단계(S110)에서, 비휘발성 메모리 장치(200)는 컨트롤러(100)로부터 라이트 커맨드(WCMD)를 수신할 수 있다.
단계(S120)에서, 비휘발성 메모리 장치(200)는 라이트 커맨드(WCMD)에 응답하여, 체크 정보 메모리(212)로부터 라이트 커맨드(WCMD)의 타겟 메모리 영역의 체크 정보(TCI)를 리드할 수 있다.
단계(S130)에서, 비휘발성 메모리 장치(200)는 타겟 메모리 영역의 체크 정보(TCI)에 근거하여 라이트 커맨드(WCMD)의 적합성을 판단할 수 있다. 라이트 커맨드(WCMD)가 적합한 것으로 판단될 때, 절차는 단계(S140)로 진행될 수 있다. 라이트 커맨드(WCMD)가 부적합한 것으로 판단될 때, 절차는 단계(S150)로 진행될 수 있다.
단계(S140)에서, 비휘발성 메모리 장치(200)는 수정되지 않은 라이트 커맨드(WCMD)에 근거하여 타겟 메모리 영역에 대해 라이트 동작(WRT)을 수행할 수 있다. 즉, 비휘발성 메모리 장치(200)는 라이트 커맨드(WCMD)에 의해 지시된 라이트 모드로 타겟 메모리 영역에 대해 라이트 동작(WRT)을 수행할 수 있다.
단계(S150)에서, 비휘발성 메모리 장치(200)는 수정된 라이트 커맨드에 근거하여 타겟 메모리 영역에 대해 라이트 동작(WRT)을 수행할 수 있다. 즉, 비휘발성 메모리 장치(200)는 타겟 메모리 영역에 지정된 라이트 모드로 라이트 동작(WRT)을 수행하기 위해 라이트 커맨드(WCMD)를 수정할 수 있다. 결국 비휘발성 메모리 장치(200)는 수정된 라이트 커맨드에 근거하여 적절한 라이트 모드로 타겟 메모리 영역에 대해 라이트 동작(WRT)을 수행할 수 있다.
도5는 본 발명의 실시 예에 따른 도1의 비휘발성 메모리 장치(200)의 동작 방법을 도시한 순서도이다. 도5의 단계들(S131~S133)은 도4의 단계(S130)의 구체적인 실시 예일 수 있다.
도5를 참조하면, 단계(S131)에서, 비휘발성 메모리 장치(200)는 타겟 메모리 영역의 체크 정보(TCI)에 근거하여, 라이트 커맨드(WCMD)의 라이트 모드가 타겟 메모리 영역에 미리 지정된 라이트 모드와 일치하는지 판단할 수 있다. 라이트 커맨드(WCMD)의 라이트 모드가 타겟 메모리 영역에 지정된 라이트 모드와 일치할 때, 절차는 단계(S132)로 진행될 수 있다. 라이트 커맨드(WCMD)의 라이트 모드가 타겟 메모리 영역에 지정된 라이트 모드와 일치하지 않을 때, 절차는 단계(S133)로 진행될 수 있다.
단계(S132)에서, 비휘발성 메모리 장치(200)는 라이트 커맨드(WCMD)가 적합한 것으로 판단할 수 있다.
단계(S133)에서, 비휘발성 메모리 장치(200)는 라이트 커맨드(WCMD)가 부적합한 것으로 판단할 수 있다.
도6은 본 발명의 실시 예에 따른 도1의 메모리 시스템(10)의 동작 방법을 도시한 순서도이다.
도6을 참조하면, 단계(S210)에서, 컨트롤러(100)는 비휘발성 메모리 장치(200)로 메모리 영역들(MR1~MRn)의 체크 정보 테이블(CIT)을 전송할 수 있다. 체크 정보 테이블(CIT)은 메모리 영역들(MR1~MRn) 각각의 체크 정보를 포함할 수 있다. 메모리 영역의 체크 정보는 해당 메모리 영역에 지정된 라이트 모드에 대한 정보를 포함할 수 있다.
단계(S220)에서, 비휘발성 메모리 장치(200)는 컨트롤러(100)로부터 전송된 체크 정보 테이블(CIT)을 체크 정보 메모리(212)에 저장할 수 있다. 이후, 비휘발성 메모리 장치(200)는 컨트롤러(100)로부터 라이트 커맨드(WCMD)를 수신할 때마다 체크 정보 테이블(CIT)을 참조하여 라이트 커맨드(WCMD)의 적합성을 판단할 것이다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 7을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 도1의 컨트롤러(100)를 포함할 수 있다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
비휘발성 메모리 장치들(1231~123n) 각각은 도1의 비휘발성 메모리 장치(200)와 실질적으로 동일하게 구성되고 동작할 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 백그라운드에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 시스템(2200)을 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(2200)은 접속 터미널(2110)에 마운트(mount)될 수 있다.
메모리 시스템(2200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(2200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(2200)은 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 메모리 시스템(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 7에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(2200) 백그라운드에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 메모리 시스템(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 메모리 시스템(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 메모리 시스템(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(2200)의 어느 한 변에 배치될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 7에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면이다. 도 10을 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 메모리 시스템(10), 도 7의 SSD(1200), 도 8의 메모리 시스템(2200), 도 9의 메모리 시스템(3200)으로 구성될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다. 도 11을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다. 제어 로직(360)은 도1의 제어 로직(210)과 실질적으로 동일하게 구성되고 동작할 수 있다. 제어 로직(360)은 도1의 커맨드 체커(211) 및 체크 정보 메모리(212)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 메모리 시스템
100: 컨트롤러
200: 비휘발성 메모리 장치
210: 제어 로직
211: 커맨드 체커
212: 체크 정보 메모리
MR1~MRn: 메모리 영역들

Claims (16)

  1. 복수의 메모리 영역들; 및
    외부 장치로부터 전송된 라이트 커맨드의 적합성을 판단함으로써 상기 라이트 커맨드를 수정하고, 수정된 라이트 커맨드에 근거하여 상기 복수의 메모리 영역들 중 타겟 메모리 영역에 대해 라이트 동작을 수행하도록 구성된 제어 로직을 포함하되,
    상기 제어 로직은 상기 타겟 메모리 영역의 체크 정보에 근거하여 상기 적합성을 판단하는 비휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 타겟 메모리 영역의 상기 체크 정보는 상기 타겟 메모리 영역에 지정된 라이트 모드에 대한 정보를 포함하는 비휘발성 메모리 장치.
  3. 제2항에 있어서,
    상기 제어 로직은 상기 라이트 커맨드의 라이트 모드가 상기 타겟 메모리 영역에 지정된 라이트 모드와 일치하는지 여부를 판단함으로써 상기 라이트 커맨드의 상기 적합성을 판단하는 비휘발성 메모리 장치.
  4. 제1항에 있어서,
    상기 제어 로직은 상기 메모리 영역들 각각의 체크 정보가 저장된 체크 정보 메모리를 포함하고, 상기 라이트 커맨드에 응답하여 상기 체크 정보 메모리로부터 상기 타겟 메모리 영역의 상기 체크 정보를 리드하고 참조하는 비휘발성 메모리 장치.
  5. 제4항에 있어서,
    상기 제어 로직은 상기 외부 장치로부터 상기 메모리 영역들 각각의 상기 체크 정보를 수신하고, 수신된 체크 정보를 상기 체크 정보 메모리에 저장하는 비휘발성 메모리 장치.
  6. 복수의 메모리 영역들; 및
    상기 메모리 영역들 각각의 체크 정보를 저장하는 체크 정보 메모리를 포함하는 제어 로직을 포함하되,
    상기 제어 로직은 외부 장치로부터 전송된 라이트 커맨드에 응답하여, 상기 메모리 영역들 중 타겟 메모리 영역의 체크 정보를 상기 체크 정보 메모리로부터 리드하고 상기 타겟 메모리 영역의 상기 체크 정보에 근거하여 상기 타겟 메모리 영역에 대해 라이트 동작을 수행하는 비휘발성 메모리 장치.
  7. 제6항에 있어서,
    상기 제어 로직은 상기 타겟 메모리 영역의 상기 체크 정보에 근거하여 상기 타겟 메모리 영역에 지정된 라이트 모드를 확인하고, 상기 타겟 메모리 영역에 대해 상기 라이트 모드로 상기 라이트 동작을 수행하는 비휘발성 메모리 장치.
  8. 제7항에 있어서,
    상기 제어 로직은 상기 타겟 메모리 영역의 상기 체크 정보에 근거하여 상기 라이트 커맨드가 상기 라이트 모드를 지시하지 않는 것으로 판단될 때, 상기 라이트 커맨드가 상기 라이트 모드를 지시하도록 상기 라이트 커맨드를 수정하고 수정된 라이트 커맨드에 근거하여 상기 타겟 메모리 영역에 대해 상기 라이트 모드로 상기 라이트 동작을 수행하는 비휘발성 메모리 장치.
  9. 제6항에 있어서,
    상기 제어 로직은 상기 외부 장치로부터 상기 메모리 영역들 각각의 상기 체크 정보를 수신하고, 수신된 체크 정보를 상기 체크 정보 메모리에 저장하는 비휘발성 메모리 장치.
  10. 제6항에 있어서,
    상기 메모리 영역들 각각의 체크 정보는 해당하는 메모리 영역에 지정된 라이트 모드에 대한 정보를 포함하는 비휘발성 메모리 장치.
  11. 복수의 메모리 영역들을 포함하는 비휘발성 메모리 장치; 및
    상기 메모리 영역들에 대한 체크 정보 테이블 및 라이트 커맨드를 상기 비휘발성 메모리 장치로 전송하도록 구성된 컨트롤러를 포함하되,
    상기 비휘발성 메모리 장치는 상기 체크 정보 테이블에 근거하여 상기 라이트 커맨드의 라이트 모드가 부적합한 것으로 판단될 때, 수정된 라이트 모드로 라이트 동작을 수행하는 메모리 시스템.
  12. 제11항에 있어서,
    상기 체크 정보 테이블은 상기 메모리 영역들 각각의 체크 정보를 포함하고,
    상기 비휘발성 메모리 장치는 상기 체크 정보 테이블에서 상기 메모리 영역들 중 상기 라이트 동작이 수행될 타겟 메모리 영역의 체크 정보를 참조하여 상기 라이트 모드를 수정하는 메모리 시스템.
  13. 제12항에 있어서,
    상기 타겟 메모리 영역의 상기 체크 정보는 상기 타겟 메모리 영역에 지정된 라이트 모드에 대한 정보를 포함하는 메모리 시스템.
  14. 제13항에 있어서,
    상기 비휘발성 메모리 장치는 상기 라이트 커맨드의 상기 라이트 모드가 상기 타겟 메모리 영역에 지정된 상기 라이트 모드와 일치하지 않을 때, 상기 라이트 모드 대신 상기 타겟 메모리 영역에 지정된 상기 라이트 모드로 상기 라이트 동작을 수행하는 메모리 시스템.
  15. 제11항에 있어서,
    상기 비휘발성 메모리 장치는 상기 체크 정보 테이블을 저장하기 위한 체크 정보 메모리를 포함하고, 상기 컨트롤러로부터 라이트 커맨드를 수신할 때마다 상기 체크 정보 테이블을 참조하는 메모리 시스템.
  16. 제11항에 있어서,
    상기 컨트롤러는 상기 메모리 영역들 각각의 용도를 지정하고, 상기 용도에 근거하여 상기 메모리 영역들 각각의 라이트 모드를 지정하고, 상기 메모리 영역들 각각의 상기 라이트 모드에 근거하여 상기 체크 정보 테이블을 생성하는 메모리 시스템.
KR1020200007401A 2020-01-20 2020-01-20 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 KR20210093610A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200007401A KR20210093610A (ko) 2020-01-20 2020-01-20 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
US16/901,865 US11544004B2 (en) 2020-01-20 2020-06-15 Nonvolatile memory device and memory system including the same
CN202010723585.5A CN113138712A (zh) 2020-01-20 2020-07-24 非易失性存储器装置及包括该非易失性存储器装置的存储器***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200007401A KR20210093610A (ko) 2020-01-20 2020-01-20 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20210093610A true KR20210093610A (ko) 2021-07-28

Family

ID=76809281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200007401A KR20210093610A (ko) 2020-01-20 2020-01-20 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템

Country Status (3)

Country Link
US (1) US11544004B2 (ko)
KR (1) KR20210093610A (ko)
CN (1) CN113138712A (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5613063A (en) * 1994-07-01 1997-03-18 Digital Equipment Corporation Method and apparatus for checking validity of memory operations
US5809228A (en) * 1995-12-27 1998-09-15 Intel Corporaiton Method and apparatus for combining multiple writes to a memory resource utilizing a write buffer
US7032142B2 (en) * 2001-11-22 2006-04-18 Fujitsu Limited Memory circuit having parity cell array
JP3938309B2 (ja) * 2002-01-22 2007-06-27 富士通株式会社 リードディスターブを緩和したフラッシュメモリ
JP5753988B2 (ja) 2008-12-18 2015-07-22 ノヴァチップス カナダ インコーポレイテッド エラー検出方法および１つまたは複数のメモリデバイスを含むシステム
US8880970B2 (en) * 2008-12-23 2014-11-04 Conversant Intellectual Property Management Inc. Error detection method and a system including one or more memory devices
US8990458B2 (en) * 2013-02-28 2015-03-24 Kabushiki Kaisha Toshiba Controller, semiconductor storage device and method of controlling data writing
KR20150140921A (ko) * 2014-06-09 2015-12-17 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 그 동작 방법
US10346268B2 (en) * 2016-07-21 2019-07-09 SK Hynix Inc. Efficient data recovery for write path errors
KR20180031289A (ko) * 2016-09-19 2018-03-28 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US10877697B2 (en) * 2018-04-30 2020-12-29 SK Hynix Inc. Data storage device and operating method thereof

Also Published As

Publication number Publication date
CN113138712A (zh) 2021-07-20
US20210223989A1 (en) 2021-07-22
US11544004B2 (en) 2023-01-03

Similar Documents

Publication Publication Date Title
US11101017B2 (en) Memory system and test system
KR20180025357A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180051272A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11681462B2 (en) Memory system, operating method thereof and computing system
US11704048B2 (en) Electronic device
US20210096774A1 (en) Data storage device and method of operating the same
KR20190087072A (ko) 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치
KR20190076296A (ko) 메모리 시스템 및 그것의 동작 방법
US20200150898A1 (en) Memory system and operating method thereof
KR20190035280A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11467910B2 (en) Memory system re-performing access operation and operating method thereof
US10776008B2 (en) Memory system and operating method thereof
US11544004B2 (en) Nonvolatile memory device and memory system including the same
KR20200093363A (ko) 메모리 시스템
US20230214151A1 (en) Memory system and operating method thereof
US12026398B2 (en) Memory system performing flush operation for buffer region
KR102668125B1 (ko) 메모리 시스템 및 그것의 동작 방법
US11379362B2 (en) Memory system and operating method thereof
US20210223956A1 (en) Memory system and data processing system including the same
US20230031193A1 (en) Memory system and operating method thereof
KR20220111485A (ko) 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination