KR20210092351A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210092351A
KR20210092351A KR1020200005206A KR20200005206A KR20210092351A KR 20210092351 A KR20210092351 A KR 20210092351A KR 1020200005206 A KR1020200005206 A KR 1020200005206A KR 20200005206 A KR20200005206 A KR 20200005206A KR 20210092351 A KR20210092351 A KR 20210092351A
Authority
KR
South Korea
Prior art keywords
disposed
light blocking
layer
pixel
light
Prior art date
Application number
KR1020200005206A
Other languages
English (en)
Inventor
정양호
김준기
이재훈
전보건
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200005206A priority Critical patent/KR20210092351A/ko
Priority to CN202011191959.XA priority patent/CN113130538A/zh
Priority to US17/141,222 priority patent/US11711947B2/en
Publication of KR20210092351A publication Critical patent/KR20210092351A/ko
Priority to US18/220,195 priority patent/US20230354650A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H01L51/5284—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H01L27/32—
    • H01L51/5253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기판 상에 배치된 화소 회로와 전기적으로 연결된 복수의 제1 전극, 상기 복수의 제1 전극 각각의 일부를 노출시키는 복수의 개구 영역을 정의하는 화소 정의막, 상기 복수의 개구 영역 각각에서 상기 제1 전극 상에 배치된 복수의 발광층, 상기 복수의 발광층 및 상기 화소 정의막을 덮는 제2 전극, 상기 제2 전극 상에 배치된 봉지층, 및 상기 봉지층 상에서 제1 방향으로 인접한 상기 복수의 개구 영역 사이에 배치된 복수의 차광 패턴을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다.
표시 장치는 자동차의 계기판, 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display)에 적용될 수 있다. 이러한 표시 장치는 시야각 기술을 이용하여 시야각을 확보할 수 있으나, 필요에 따라 보안상 또는 상 비침 현상 개선을 이유로 광 출사각을 제한하는 필름을 사용할 수 있다. 예를 들어, 종래의 표시 장치는 표시 패널의 광 출사각을 제한하는 과정에서, 표시 패널의 개구율이 저하되어 휘도가 저하될 수 있으며, 이에 따라 고휘도를 구현하기 위해서는 소비 전력이 증가하는 문제점을 가진다. 또한, 종래의 표시 장치는 소비 전력이 증가함에 따라 수명이 저하되는 문제점을 가진다.
본 발명이 해결하고자 하는 과제는 발광 소자층 상에 배치된 복수의 차광 패턴을 이용하여 복수의 개구 영역 각각의 광 출사각을 제한함으로써, 시야각을 제어하면서 표시 패널의 휘도 저하를 최소화할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 과제는 시야각을 제어하는 복수의 차광 패턴을 표시 패널에 내재화하여, 표시 패널의 휘도 저하를 최소화하면서 소비 전력을 감소시킬 수 있고, 제조 비용을 감소시킬 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예의 표시 장치는 기판 상에 배치된 화소 회로와 전기적으로 연결된 복수의 제1 전극, 상기 복수의 제1 전극 각각의 일부를 노출시키는 복수의 개구 영역을 정의하는 화소 정의막, 상기 복수의 개구 영역 각각에서 상기 제1 전극 상에 배치된 복수의 발광층, 상기 복수의 발광층 및 상기 화소 정의막을 덮는 제2 전극, 상기 제2 전극 상에 배치된 봉지층, 및 상기 봉지층 상에서 제1 방향으로 인접한 상기 복수의 개구 영역 사이에 배치된 복수의 차광 패턴을 포함한다.
상기 표시 장치는 상기 봉지층 상에서 상기 복수의 개구 영역과 중첩되게 배치되고, 평면 상에서 상기 복수의 차광 패턴 각각을 둘러싸는 광 투과막, 및 상기 광 투과막 상에 배치되고, 평면 상에서 상기 복수의 차광 패턴 각각을 둘러싸는 투명 마스크를 더 포함할 수 있다.
상기 복수의 차광 패턴 각각은 상기 광 투과막에 의해 둘러싸이는 제1 부분, 및 상기 제1 부분 상에 배치되고 상기 투명 마스크에 의해 둘러싸이는 제2 부분을 포함할 수 있다.
상기 제2 부분의 일면은 상기 제1 부분의 일면으로부터 절곡될 수 있다.
상기 투명 마스크의 상단과 상기 복수의 차광 패턴의 상단은 동일 평면 상에 배치될 수 있다.
상기 투명 마스크는 드라이 에칭 내성을 갖는 투명 산화물을 포함하여, 상기 투명 마스크의 식각률은 상기 광 투과막의 식각률보다 낮을 수 있다.
상기 복수의 차광 패턴 및 상기 광 투과막 각각은 상기 봉지층을 사이에 두고 상기 제2 전극과 이격될 수 있다.
상기 복수의 차광 패턴은 상기 화소 정의막과 두께 방향으로 중첩될 수 있다.
상기 복수의 차광 패턴 각각의 단면 폭은 상기 화소 정의막의 단면 폭보다 좁을 수 있다.
상기 표시 장치는 상기 복수의 제1 전극, 상기 복수의 발광층, 및 상기 제2 전극 중 상기 복수의 개구 영역 각각에 배치된 제1 전극, 발광층, 및 제2 전극을 각각 구비한 제1 내지 제3 서브 화소로 이루어진 복수의 단위 화소를 더 포함하고, 상기 제1 서브 화소의 제1 개구 영역 및 제2 서브 화소의 제2 개구 영역은 상기 복수의 단위 화소 각각의 일측에 배치되고, 상기 제3 서브 화소의 제3 개구 영역은 상기 복수의 단위 화소 각각의 타측에 배치될 수 있다.
상기 표시 장치는 상기 복수의 개구 영역 중 일부의 개구 영역들 사이에서 상기 화소 정의막 상에 배치되는 복수의 스페이서를 더 포함하고, 상기 복수의 스페이서 각각은 상기 제1 방향으로 인접한 상기 제3 개구 영역들 사이에 배치될 수 있다.
상기 복수의 스페이서 각각은 상기 복수의 단위 화소 중 제1 단위 화소의 상기 제3 개구 영역의 상측에 배치된 차광 패턴과, 상기 제1 단위 화소와 상기 제2 방향으로 인접한 제2 단위 화소의 제3 개구 영역의 하측에 배치된 차광 패턴 사이에 배치될 수 있다.
상기 차광 패턴은 중심점을 기준으로 구부러질 수 있다.
상기 과제를 해결하기 위한 일 실시예의 표시 장치는 기판 상에 배치된 화소 회로와 전기적으로 연결된 복수의 제1 전극, 상기 복수의 제1 전극 각각의 일부를 노출시키는 복수의 개구 영역을 정의하는 화소 정의막, 상기 복수의 개구 영역 각각에서 상기 제1 전극 상에 배치된 복수의 발광층, 상기 복수의 개구 영역 중 일부의 개구 영역들 사이에서 상기 화소 정의막 상에 배치되는 복수의 스페이서, 상기 복수의 발광층, 상기 화소 정의막, 및 상기 복수의 스페이서를 덮는 제2 전극, 상기 제2 전극 상에 배치된 봉지층, 및 제1 방향으로 연장되며 상기 제1 방향과 수직한 제2 방향으로 서로 이격된 복수의 차광 패턴을 포함한다.
상기 표시 장치는 상기 봉지층 상에서 상기 복수의 개구 영역과 중첩되게 배치되고, 평면 상에서 상기 복수의 차광 패턴 각각을 둘러싸는 광 투과막, 및 상기 광 투과막 상에 배치되고, 평면 상에서 상기 복수의 차광 패턴 각각을 둘러싸는 투명 마스크를 더 포함할 수 있다.
상기 복수의 차광 패턴 각각은 상기 광 투과막에 의해 둘러싸이는 제1 부분, 및 상기 제1 부분 상에 배치되고 상기 투명 마스크에 의해 둘러싸이는 제2 부분을 포함할 수 있다.
상기 투명 마스크의 상단과 상기 복수의 차광 패턴의 상단은 동일 평면 상에 배치될 수 있다.
상기 표시 장치는 상기 복수의 제1 전극, 상기 복수의 발광층, 및 상기 제2 전극 중 상기 복수의 개구 영역 각각에 배치된 제1 전극, 발광층, 및 제2 전극을 각각 구비한 제1 내지 제3 서브 화소로 이루어진 복수의 단위 화소를 더 포함하고, 상기 제1 서브 화소의 제1 개구 영역 및 제2 서브 화소의 제2 개구 영역은 상기 복수의 단위 화소 각각의 일측에 배치되고, 상기 제3 서브 화소의 제3 개구 영역은 상기 복수의 단위 화소 각각의 타측에 배치될 수 있다.
상기 복수의 차광 패턴의 일부는 상기 복수의 개구 영역과 두께 방향으로 중첩되고, 상기 복수의 차광 패턴의 다른 일부는 상기 화소 정의막과 두께 방향으로 중첩될 수 있다.
상기 복수의 단위 화소는 일부의 단위 화소로 이루어진 단위 화소 그룹들을 포함할 수 있고, 상기 복수의 차광 패턴은 상기 제2 방향으로 인접한 단위 화소 그룹들 사이에 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치에 의하면, 복수의 차광 패턴은 봉지층 상에서 제1 방향으로 인접한 복수의 개구 영역 사이에 배치될 수 있다. 또한, 복수의 차광 패턴은 광 투과막에 의해 둘러싸이는 제1 부분 및 투명 마스크에 의해 둘러싸이는 제2 부분을 포함함으로써, 봉지층 상에서 바로 형성될 수 있다. 따라서, 표시 장치는 복수의 차광 패턴을 이용하여 복수의 개구 영역 각각의 광 출사각을 제한함으로써, 시야각을 제어하면서 표시 패널의 휘도 저하를 최소화할 수 있다.
실시예들에 따른 표시 장치에 의하면, 복수의 차광 패턴은 제1 방향으로 연장되며 제2 방향으로 서로 이격될 수 있고, 복수의 개구 영역과 중첩되거나 인접한 단위 화소 그룹들 사이에 배치될 수 있다. 또한, 복수의 차광 패턴은 광 투과막에 의해 둘러싸이는 제1 부분 및 투명 마스크에 의해 둘러싸이는 제2 부분을 포함함으로써, 봉지층 상에서 바로 형성될 수 있다. 따라서, 표시 장치는 시야각을 제어하는 복수의 차광 패턴을 표시 패널에 내재화하여, 표시 패널의 휘도 저하를 최소화하면서 소비 전력을 감소시킬 수 있고, 제조 비용을 감소시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 사시도이다.
도 2는 도 1의 표시 장치를 나타내는 분해 사시도이다.
도 3은 도 2의 표시 패널을 나타내는 평면도이다.
도 4는 도 2의 표시 패널을 나타내는 블록도이다.
도 5는 일 실시예에 따른 표시 장치의 복수의 단위 화소를 나타내는 평면도이다.
도 6은 도 5의 선 I-I'을 따라 자른 단면도이다.
도 7은 도 5의 선 II-II'을 따라 자른 단면도이다.
도 8 내지 도 11은 일 실시예에 따른 표시 장치의 제조 과정을 나타내는 단면도이다.
도 12는 일 실시예에 따른 표시 장치의 시야각 제어를 나타내는 도면이다.
도 13 내지 도 15는 다른 실시예에 따른 표시 장치의 제조 과정을 나타내는 단면도이다.
도 16은 다른 실시예에 따른 표시 장치의 복수의 단위 화소를 나타내는 평면도이다.
도 17은 또 다른 실시예에 따른 표시 장치의 복수의 단위 화소를 나타내는 평면도이다.
도 18은 또 다른 실시예에 따른 표시 장치의 복수의 단위 화소를 나타내는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 사시도이고, 도 2는 도 1의 표시 장치를 나타내는 분해 사시도이다.
본 명세서에서, “상부”, “탑”, “상면”은 표시 장치를 기준으로 상부 방향, 즉 Z축 방향을 가리키고, “하부”, “바텀”, “하면”은 표시 장치를 기준으로 하부 방향, 즉 Z축 방향의 반대 방향을 가리킨다. 또한, “좌”, “우”, “상”, “하”는 표시 장치를 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, “좌”는 X축 방향의 반대 방향, “우”는 X축 방향, “상”은 Y축 방향, “하”는 Y축 방향의 반대 방향을 가리킨다.
도 1 및 도 2를 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시하는 장치로서, 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 PC(Tablet PC), 및 스마트 워치(Smart Watch), 워치 폰(Watch Phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(Internet of Things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(10)는 평면 상 직사각형 형태로 이루어질 수 있다. 예를 들어, 표시 장치(10)는 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변이 만나는 모서리는 직각으로 형성되거나 소정의 곡률을 갖도록 둥글게 형성될 수 있다. 표시 장치(10)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다. 예를 들어, 표시 장치(10)는 평탄하게 형성될 수 있으나, 반드시 이에 한정되는 것은 아니다. 다른 예를 들어, 표시 장치(10)는 소정의 곡률로 구부러지도록 형성될 수 있다.
표시 장치(10)는 커버 윈도우(100), 터치 감지 장치(200), 표시 패널(300), 패널 하부 부재(400), 및 하부 커버(800)를 포함할 수 있다.
커버 윈도우(100)는 표시 패널(300)의 상면을 커버하도록 표시 패널(300)의 상부에 배치될 수 있다. 커버 윈도우(100)는 표시 패널(300)의 상면을 보호할 수 있다. 예를 들어, 커버 윈도우(100)는 접착 부재를 통해 터치 감지 장치(200)에 부착될 수 있다. 접착 부재는 투명 접착 필름(Optically Cleared Adhesive film, OCA) 또는 투명 접착 레진(Optically Cleared Resin, OCR)일 수 있다.
커버 윈도우(100)는 표시 패널(300)의 영상을 표시하는 투과부와 투과부 이외의 영역에 해당하는 차광부를 포함할 수 있다. 커버 윈도우(100)의 차광부는 표시 패널(300)의 영상 이외의 불필요한 구성들이 사용자에게 시인되지 않도록 불투명하게 형성될 수 있다. 또는, 커버 윈도우(100)의 차광부는 화상을 표시하지 않는 경우 사용자에게 보여지는 패턴이 형성된 데코층으로 형성될 수 있다. 예를 들어, 커버 윈도우(100)의 차광부는 회사의 로고 또는 다양한 문자의 패턴을 포함할 수 있다.
예를 들어, 커버 윈도우(100)는 유리, 사파이어, 또는 플라스틱으로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다. 커버 윈도우(100)는 리지드(Rigid)하거나 플렉서블(Flexible)하게 형성될 수 있다.
터치 감지 장치(200)는 커버 윈도우(100)와 표시 패널(300) 사이에 배치될 수 있다. 터치 감지 장치(200)는 사용자의 터치 위치를 감지할 수 있고, 자기 용량(Self-Capacitance) 방식 또는 상호 용량(Mutual Capacitance) 방식과 같이 정전 용량 방식 또는 적외선 방식으로 구현될 수 있다.
터치 감지 장치(200)는 표시 패널(300)의 상부 기판 상에 배치될 수 있다. 또는, 터치 감지 장치(200)는 표시 패널(300)과 일체로 형성될 수 있다. 이 경우, 표시 패널(300)의 상부 기판은 생략되고, 터치 감지 장치(200)는 표시 패널(300)의 봉지막 상에 형성될 수 있다. 예를 들어, 터치 감지 장치(200)는 사용자의 압력을 감지할 수 있는 압력 센서를 더 포함할 수 있다.
예를 들어, 표시 장치(10)는 외부 광이 터치 감지 장치(200)의 라인들 또는 표시 패널(300)의 라인들에 의해 반사되어 표시 패널(300)이 표시하는 영상의 시인성이 저하되는 것을 방지하기 위하여 터치 감지 장치(200) 상에 배치되는 편광 필름을 더 포함할 수 있다.
터치 감지 장치(200)는 터치 회로 보드(210) 및 터치 구동부(220)를 포함할 수 있다.
터치 회로 보드(210)는 터치 감지 장치(200)의 일 측에 배치될 수 있다. 예를 들어, 터치 회로 보드(210)는 이방성 도전 필름을 통해 터치 감지 장치(200)의 일 측에 마련된 패드들 상에 부착될 수 있다. 터치 회로 보드(210)는 터치 접속 단자를 포함할 수 있고, 터치 접속 단자는 표시 회로 보드(310)의 커넥터에 연결될 수 있다. 터치 회로 보드(210)는 연성 인쇄 회로 기판(Flexible Printed Circuit Board) 또는 칩 온 필름(Chip on Film)일 수 있다.
터치 구동부(220)는 터치 감지 장치(200)에 터치 구동 신호들을 인가하고, 터치 감지 장치(200)로부터 감지 신호들을 수신하며, 감지 신호들을 분석하여 사용자의 터치 위치를 산출할 수 있다. 터치 구동부(220)는 집적 회로(Integrated Circuit)로 형성되어 터치 회로 보드(210) 상에 장착될 수 있다.
표시 패널(300)은 표시 회로 보드(310) 및 표시 구동부(320)를 포함할 수 있다.
표시 회로 보드(310)는 표시 패널(300)의 일 측에 부착될 수 있다. 예를 들어, 표시 회로 보드(310)의 일단은 이방성 도전 필름을 통해 표시 패널(300)의 일 측에 마련된 패드들 상에 부착될 수 있다. 표시 회로 보드(310)의 타단은 접착 부재를 통해 패널 하부 부재(400)의 하부에 부착될 수 있다. 터치 회로 보드(210)와 표시 회로 보드(310)는 연성 인쇄 회로 보드(Flexible Printed Circuit Board)일 수 있으며, 표시 패널(300)의 상부로부터 하부로 구부러질 수 있다. 표시 회로 보드(310)는 커넥터를 통해 터치 회로 보드(210)의 터치 접속 단자와 연결될 수 있다.
표시 구동부(320)는 표시 회로 보드(310)를 통해 표시 패널(300)을 구동하기 위한 신호들과 전압들을 공급할 수 있다. 예를 들어, 표시 구동부(320)는 외부로부터 디지털 비디오 데이터와 타이밍 신호들을 입력 받고, 디지털 비디오 데이터를 아날로그 정극성/부극성 데이터 전압들로 변환하여 패드들을 통해 데이터 라인들에 공급할 수 있다. 표시 구동부(320)는 스캔 제어 라인들을 통해 스캔 구동부를 제어하기 위한 스캔 제어 신호를 공급할 수 있다. 또한, 표시 구동부(320)는 표시 패널(300)의 서브 화소들의 구동에 필요한 전원 전압들을 패드들에 공급할 수 있다.
표시 구동부(320)는 집적 회로(Integrated Circuit)로 형성되어 표시 회로 보드(310) 상에 장착될 수 있으나, 반드시 이에 한정되지 않는다. 예를 들어, 표시 구동부(320)는 표시 패널(300)의 일 측에 부착될 수 있다.
패널 하부 부재(400)는 표시 패널(300)의 하부에 배치될 수 있다. 예를 들어, 패널 하부 부재(400)는 표시 패널(300)의 열을 효율적으로 방출하기 위한 방열층, 전자파를 차폐하기 위한 전자파 차폐층, 외부로부터 입사되는 광을 차단하기 위한 차광층, 및 외부로부터의 충격을 흡수하기 위한 완충층 중 적어도 하나를 포함할 수 있다.
하부 커버(800)는 패널 하부 부재(400)의 하부에 배치될 수 있다. 하부 커버(800)는 표시 장치(10)의 하면 외관을 형성할 수 있다. 하부 커버(800)는 표시 패널(300)을 수용할 수 있도록 보울(Bowl)과 같이 형성될 수 있다. 하부 커버(800)의 측벽들은 커버 윈도우(100)의 가장자리와 접할 수 있다. 이 경우, 하부 커버(800)의 측벽들은 접착 부재를 통해 커버 윈도우(100)의 가장자리에 접착될 수 있다.
하부 커버(800)는 스크류와 같은 고정 부재를 통해 패널 하부 부재(400)와 체결되거나 접착제 또는 접착 테이프와 같은 접착 부재를 통해 패널 하부 부재(400)에 부착될 수 있다. 하부 커버(800)는 플라스틱, 및/또는 금속을 포함할 수 있다. 하부 커버(800)는 방열 효과를 높이기 위해 스테인리스(SUS) 또는 알루미늄(Al)을 포함할 수 있다.
도 3은 도 2의 표시 패널을 나타내는 평면도이고, 도 4는 도 2의 표시 패널을 나타내는 블록도이다.
도 3 및 도 4를 참조하면, 표시 패널(300)은 서브 화소들(SP)이 형성되어 영상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 주변 영역인 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 서브 화소들(SP), 서브 화소들(SP)에 접속되는 스캔 라인들(SL), 발광 제어 라인들(EML), 데이터 라인들(DL), 및 전압 공급 라인들(VL)을 포함할 수 있다. 스캔 라인들(SL)과 발광 제어 라인들(EML)은 제1 방향(X축 방향)으로 나란하게 형성되고, 데이터 라인들(DL)과 전압 공급 라인들(VL)은 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 나란하게 형성될 수 있다.
서브 화소들(SP) 각각은 적어도 하나의 스캔 라인(SL), 적어도 하나의 데이터 라인(DL), 적어도 하나의 발광 제어 라인(EML), 및 적어도 하나의 전압 공급 라인(VL)에 접속될 수 있다. 도 3에서, 서브 화소들(SP) 각각은 2 개의 스캔 라인들(SL), 1 개의 데이터 라인(DL), 1 개의 발광 제어 라인(EML), 및 1 개의 전압 공급 라인(VL)에 접속될 있으나, 반드시 이에 한정되는 것은 아니다. 다른 예를 들어, 서브 화소들(SP) 각각은 3 개의 스캔 라인들(SL)에 접속될 수도 있다.
서브 화소들(SP) 각각은 구동 트랜지스터, 적어도 하나의 스위칭 트랜지스터, 발광 소자, 및 적어도 하나의 커패시터를 포함할 수 있다. 스위칭 트랜지스터는 스캔 라인(SL)으로부터 스캔 신호가 인가되는 경우 턴-온될 수 있고, 이로 인해 데이터 라인(DL)의 데이터 전압은 구동 트랜지스터의 게이트 전극에 인가될 수 있다. 구동 트랜지스터는 게이트 전극에 인가된 데이터 전압에 따라 발광 소자에 구동 전류를 공급할 수 있고, 발광 소자는 구동 전류의 크기에 따라 소정의 휘도를 갖는 광을 방출할 수 있다. 예를 들어, 구동 트랜지스터와 적어도 하나의 스위칭 트랜지스터는 박막 스위칭 트랜지스터(Thin Film Transistor)일 수 있다. 발광 소자는 제1 전극, 유기 발광층, 및 제2 전극을 포함하는 유기 발광 다이오드(Organic Light Emitting Diode)일 수 있다. 커패시터는 구동 트랜지스터의 게이트 전극에 인가된 데이터 전압을 일정하게 유지할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 바깥쪽에서부터 표시 패널(300)의 가장자리까지의 영역으로 정의될 수 있다. 비표시 영역(NDA)은 스캔 라인들(SL)에 스캔 신호들을 인가하는 스캔 구동부(510), 발광 제어 라인들(EML)에 에미션 신호들을 인가하는 발광 제어 구동부(520), 데이터 라인들(DL)과 패드들(DP) 사이의 팬 아웃 라인들(FL), 및 표시 구동부(320)에 접속되는 패드들(DP)을 포함할 수 있다. 예를 들어, 패드들(DP)은 표시 패널(300)의 일 측 가장자리에 배치될 수 있다.
표시 패널(300)은 스캔 구동부(510)와 발광 제어 구동부(520)를 포함할 수 있다.
스캔 구동부(510)는 스캔 제어 신호(SCS)를 기초로 스캔 신호들을 생성하고, 스캔 신호들을 스캔 라인들(SL)에 순차적으로 출력할 수 있다. 발광 제어 구동부(520)는 발광 제어 신호(ECS)에 따라 에미션 신호들을 생성하고, 에미션 신호들을 발광 제어 라인들(EML)에 순차적으로 출력할 수 있다.
스캔 구동부(510) 및 발광 제어 구동부(520) 각각은 복수의 박막 트랜지스터를 포함할 수 있다. 스캔 구동부(510) 및 발광 제어 구동부(520)는 서브 화소들(SP)의 박막 트랜지스터들과 동일한 층에 형성될 수 있다. 도 3에서, 스캔 구동부(510)는 비표시 영역(NDA)의 좌측에 배치될 수 있고, 발광 제어 구동부(520)는 비표시 영역(NDA)의 우측에 배치될 수 있으나, 반드시 이에 한정되는 것은 아니다.
도 4에서, 표시 구동부(320)는 타이밍 제어부(321), 데이터 구동부(322), 및 전원 공급부(323)를 포함할 수 있다.
타이밍 제어부(321)는 표시 회로 보드(310)로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력 받을 수 있다. 타이밍 제어부(321)는 타이밍 신호들을 기초로 데이터 구동부(322)의 동작 타이밍을 제어하는 데이터 제어 신호(DCS)를 생성하고, 스캔 구동부(510)의 동작 타이밍을 제어하는 스캔 제어 신호(SCS)를 생성하며, 발광 제어 구동부(520)의 동작 타이밍을 제어하는 발광 제어 신호(ECS)를 생성할 수 있다. 타이밍 제어부(321)는 디지털 비디오 데이터(DATA)와 데이터 제어 신호(DCS)를 데이터 구동부(322)에 공급할 수 있다. 타이밍 제어부(321)는 복수의 제1 스캔 제어 라인(SCL1)을 통해 스캔 제어 신호(SCS)를 스캔 구동부(510)에 공급할 수 있고, 복수의 제2 스캔 제어 라인(SCL2)을 통해 발광 제어 신호(ECS)를 발광 제어 구동부(520)에 공급할 수 있다.
데이터 구동부(322)는 디지털 비디오 데이터(DATA)를 아날로그 정극성/부극성 데이터 전압들로 변환하여 팬 아웃 라인들(FL)을 통해 데이터 라인들(DL)에 공급할 수 있다. 스캔 구동부(510)의 스캔 신호들은 데이터 전압이 공급될 서브 화소들(SP)을 선택할 수 있고, 데이터 구동부(322)는 선택된 서브 화소들(SP)에 데이터 전압을 공급할 수 있다.
전원 공급부(323)는 제1 구동 전압을 생성하여 전압 공급 라인(VL)에 공급할 수 있다. 전원 공급부(323)는 제2 구동 전압을 생성하여 서브 화소들(SP) 각각의 발광 소자의 제2 전극(또는 캐소드 전극)에 공급할 수 있다. 여기에서, 제1 구동 전압은 발광 소자의 구동을 위한 고전위 전압일 수 있으며, 제2 구동 전압은 발광 소자의 구동을 위한 저전위 전압일 수 있다. 예를 들어, 제1 구동 전압은 제2 구동 전압보다 높은 전위를 가질 수 있다.
도 5는 일 실시예에 따른 표시 장치의 복수의 단위 화소를 나타내는 평면도이다.
도 5를 참조하면, 표시 패널(300)의 표시 영역(DA)은 복수의 단위 화소를 포함할 수 있다. 예를 들어, 복수의 단위 화소는 2행 및 2열로 배열된 제1-1 단위 화소 내지 제2-2 단위 화소(UP11~UP22)를 포함할 수 있다. 표시 영역(DA)은 표시 장치(10)의 해상도가 증가할수록 많은 단위 화소를 포함할 수 있다. 따라서, 표시 영역(DA)은 표시 장치(10)의 해상도에 따라 p행 및 q열(p, q는 자연수)로 배열된 복수의 단위 화소를 포함할 수 있다.
제1-1 단위 화소 내지 제2-2 단위 화소(UP11~UP22) 각각은 서로 다른 색을 표시하는 복수의 서브 화소를 포함할 수 있다. 복수의 서브 화소는 n개(n은 자연수)의 데이터 라인(DL)과 m개(m은 자연수)의 스캔 라인(SL)의 교차에 의해 마련될 수 있다. 하나의 단위 화소는 복수의 서브 화소 각각의 화소 회로를 수용할 수 있다. 화소 회로는 구동 트랜지스터, 적어도 하나의 스위칭 트랜지스터, 및 적어도 하나의 커패시터를 포함하여, 복수의 서브 화소 각각의 발광 소자를 구동할 수 있다.
예를 들어, 하나의 단위 화소는 적색 서브 화소, 녹색 서브 화소, 및 청색 서브 화소를 포함할 수 있다. 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 각각은 데이터 구동부(322)로부터 적색, 녹색, 또는 청색 광의 계조 정보를 포함하는 데이터 신호를 수신하여, 해당되는 색의 광을 출력할 수 있다.
제1-1 단위 화소 내지 제2-2 단위 화소(UP11~UP22) 각각은 제1 내지 제3 서브 화소를 포함할 수 있다. 예를 들어, 제1 서브 화소는 적색 서브 화소일 수 있고, 제2 서브 화소는 녹색 서브 화소일 수 있으며, 제3 서브 화소는 청색 서브 화소일 수 있으나, 반드시 이에 한정되는 것은 아니다.
제1 서브 화소는 제1 개구 영역(OR)을 포함할 수 있고, 제2 서브 화소는 제2 개구 영역(OG)을 포함할 수 있으며, 제3 서브 화소는 제3 개구 영역(OB)을 포함할 수 있다. 제1 내지 제3 개구 영역(OR, OG, OB)은 화소 정의막에 의해 정의될 수 있다. 제1 내지 제3 서브 화소 각각의 발광 소자는 제1 내지 제3 개구 영역(OR, OG, OB) 각각에 배치되어 특정 파장 대역의 광을 방출할 수 있다. 제1 내지 제3 개구 영역(OR, OG, OB) 각각의 크기는 복수의 발광 소자 각각에서 방출되는 광을 혼합하여 백색 광을 구현하기 위하여 조절될 수 있다. 제1 내지 제3 서브 화소는 백색 광을 구현하기 위하여 서로 다른 크기의 개구 영역을 가질 수 있다. 예를 들어, 제3 개구 영역(OB)의 크기는 제1 또는 제2 개구 영역(OR, OG)의 크기보다 클 수 있으나, 반드시 이에 한정되는 것은 아니다.
복수의 단위 화소 각각의 제1 개구 영역(OR) 및 제2 개구 영역(OG)은 복수의 단위 화소 각각의 일측에 배치될 수 있고, 복수의 단위 화소 각각의 제3 개구 영역(OB)은 복수의 단위 화소 각각의 타측에 배치될 수 있다. 예를 들어, 제1 개구 영역(OR)은 복수의 단위 화소 각각의 좌상측에 배치될 수 있고, 제2 개구 영역(OG)은 복수의 단위 화소 각각의 좌하측에 배치될 수 있으며, 제3 개구 영역(OB)은 복수의 단위 화소 각각의 우측에 배치될 수 있다. 제3 개구 영역(OB)의 상측은 제1 개구 영역(OR)과 마주할 수 있고, 제3 개구 영역(OB)의 하측은 제2 개구 영역(OG)과 마주할 수 있다.
표시 패널(300)은 복수의 개구 영역 사이에 배치되고, 제1 방향(X축 방향)으로 연장되며 제1 방향과 수직한 제2 방향(Y축 방향)으로 서로 이격된 복수의 차광 패턴(LS)을 포함할 수 있다. 복수의 차광 패턴(LS) 각각은 제1 내지 제3 개구 영역(OR, OG, OB)의 각각의 일변과 나란하게 배치될 수 있다. 예를 들어, 복수의 차광 패턴(LS) 각각은 제1 내지 제3 개구 영역(OR, OG, OB) 각각의 상측에 배치되어, 제1 내지 제3 개구 영역(OR, OG, OB)에서 표시 패널(300)의 상측으로 방출되는 광을 차단할 수 있다. 또한, 복수의 차광 패턴(LS)은 제1 내지 제3 개구 영역(OR, OG, OB)과 중첩되지 않고, 제1 내지 제3 개구 영역(OR, OG, OB)의 상측 또는 하측으로 방출되는 광을 차단하면서, 제1 내지 제3 개구 영역(OR, OG, OB)의 좌측 또는 우측으로 방출되는 광을 차단하지 않으므로, 표시 패널(300)의 휘도 저하를 최소화할 수 있다. 따라서, 복수의 차광 패턴(LS)은 제1 내지 제3 개구 영역(OR, OG, OB) 각각의 광 출사각을 제한할 수 있고, 시야각을 제어하면서 표시 패널(300)의 휘도 저하를 최소화할 수 있다.
복수의 차광 패턴(LS) 각각은 제2 방향(Y축 방향)으로 인접한 제1 내지 제3 개구 영역(OR, OG, OB) 사이에 배치될 수 있다. 예를 들어, 복수의 차광 패턴(LS)의 일부는 제2 방향(Y축 방향)으로 인접한 제1 개구 영역(OR)과 제2 개구 영역(OG) 사이에 배치되어, 제1 개구 영역(OR) 또는 제2 개구 영역(OG)에서 표시 패널(300)의 상측 또는 하측으로 방출되는 광을 차단할 수 있다. 복수의 차광 패턴(LS)의 다른 일부는 제2 방향(Y축 방향)으로 인접한 제3 개구 영역들(OB) 사이에 배치되어, 제3 개구 영역(OB)에서 표시 패널(300)의 상측 또는 하측으로 방출되는 광을 차단할 수 있다.
예를 들어, 복수의 차광 패턴(LS)의 제1 방향(X축 방향)의 길이는 제1 내지 제3 개구 영역(OR, OG, OB) 각각의 제1 방향(X축 방향)의 길이에 대응될 수 있으나, 반드시 이에 한정되는 것은 아니다.
표시 패널(300)은 복수의 개구 영역 중 일부의 개구 영역들 사이에 배치되는 복수의 스페이서를 포함할 수 있다. 예를 들어, 표시 패널(300)은 제1-1 단위 화소(UP11)의 제3 개구 영역(OB)의 상측에 배치된 복수의 제1 스페이서(S1), 및 제1-2 단위 화소(UP12)의 제3 개구 영역(OB)과 제2-2 단위 화소(UP22)의 제3 개구 영역(OB) 사이에 배치된 복수의 제2 스페이서(S2)를 포함할 수 있다. 복수의 제1 및 제2 스페이서(S1, S2)는 복수의 단위 화소에 전달되는 충격을 완화하고, 복수의 단위 화소의 내구성을 보완할 수 있다.
복수의 제2 스페이서(S2) 각각은 복수의 단위 화소 중 제1 단위 화소의 제3 개구 영역(OB)의 상측에 배치된 차광 패턴(LS)과, 제1 단위 화소와 제2 방향(Y축 방향)으로 인접한 제2 단위 화소의 제3 개구 영역(OB)의 하측에 배치된 차광 패턴(LS) 사이에 배치될 수 있다. 예를 들어, 복수의 제2 스페이서(S2) 각각은 제2-2 단위 화소(UP22)의 제3 개구 영역(OB)의 상측에 배치된 차광 패턴(LS)과, 제2-2 단위 화소(UP22)와 제2 방향(Y축 방향)으로 인접한 제1-2 단위 화소(UP12)의 제3 개구 영역(OB)의 하측에 배치된 차광 패턴(LS) 사이에 배치될 수 있다. 또한, 복수의 제2 스페이서(S2)는 복수의 차광 패턴(LS) 중 일부의 차광 패턴(LS)과 두께 방향으로 중첩될 수 있다. 복수의 차광 패턴(LS)과 복수의 제2 스페이서(S2)는 제1-2 단위 화소(UP12)의 제3 개구 영역(OB)과 제2-2 단위 화소(UP22)의 제3 개구 영역(OB) 사이에 배치됨으로써, 표시 패널(300)의 휘도 저하를 최소화할 수 있다. 따라서, 표시 장치(10)는 복수의 차광 패턴(LS)을 이용하여 시야각을 제어하면서, 표시 패널(300)의 휘도 저하를 최소화하고 소비 전력을 감소시킬 수 있다.
도 6은 도 5의 선 I-I'을 따라 자른 단면도이고, 도 7은 도 5의 선 II-II'을 따라 자른 단면도이다.
도 6 및 도 7을 참조하면, 표시 패널(300)은 기판(SUB), 버퍼층(BF), 박막 트랜지스터층(TFTL), 발광 소자층(EDL), 광 투과막(LTF), 투명 마스크(TM), 및 복수의 차광 패턴(LS)을 포함할 수 있다.
기판(SUB)은 베이스 기판일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 기판(SUB)은 리지드(Rigid) 기판일 수 있다. 다른 예를 들어, 기판(SUB)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 기판(SUB)이 플렉서블 기판인 경우, 폴리이미드(PI)로 형성될 수 있지만, 반드시 이에 한정되는 것은 아니다.
버퍼층(BF)은 기판(SUB) 상에 배치될 수 있다. 버퍼층(BF)은 공기 또는 수분의 침투를 방지할 수 있는 무기막으로 이루어질 수 있다. 예를 들어, 버퍼층(BF)은 교번하여 적층된 복수의 무기막을 포함할 수 있다. 버퍼층(BF)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 적어도 하나의 무기막이 교번하여 적층된 다중막으로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다.
박막 트랜지스터층(TFTL)은 제1 내지 제3 트랜지스터(T1, T2, T3), 게이트 절연막(GI), 층간 절연막(ILD), 보호층(PAS), 및 제1 내지 제3 애노드 연결 전극(ANDE1, ANDE2, ANDE3)를 포함할 수 있다.
제1 트랜지스터(T1)는 버퍼층(BF) 상에 배치될 수 있고, 제1 서브 화소의 화소 회로를 구성할 수 있다. 예를 들어, 제1 트랜지스터(T1)는 제1 서브 화소의 구동 트랜지스터 또는 스위칭 트랜지스터일 수 있다. 제1 트랜지스터(T1)는 반도체층(ACT1), 게이트 전극(GE1), 소스 전극(SE1), 및 드레인 전극(DE1)을 포함할 수 있다.
반도체층(ACT1)은 버퍼층(BF) 상에 마련될 수 있다. 반도체층(ACT1)은 게이트 전극(GE1), 소스 전극(SE1), 및 드레인 전극(DE1)과 중첩될 수 있다. 반도체층(ACT1)은 소스 전극(SE1) 및 드레인 전극(DE1)과 직접 접촉될 수 있고, 게이트 절연막(GI)을 사이에 두고 게이트 전극(GE1)과 마주할 수 있다.
게이트 전극(GE1)은 게이트 절연막(GI)의 상부에 배치될 수 있다. 게이트 전극(GE1)은 게이트 절연막(GI)을 사이에 두고, 반도체층(ACT1)과 중첩될 수 있다.
소스 전극(SE1) 및 드레인 전극(DE1)은 층간 절연막(ILD) 상에서 서로 이격되어 배치될 수 있다. 소스 전극(SE1)은 게이트 절연막(GI) 및 층간 절연막(ILD)에 마련된 컨택홀을 통해 반도체층(ACT1)의 일단과 접촉될 수 있다. 드레인 전극(DE1)은 게이트 절연막(GI) 및 층간 절연막(ILD)에 마련된 컨택홀을 통해 반도체층(ACT1)의 타단과 접촉될 수 있다. 드레인 전극(DE1)은 제1 애노드 연결 전극(ANDE1)을 통해 제1 발광 소자(EL1)의 제1 전극(AND1)과 접속될 수 있다.
제2 트랜지스터(T2)는 버퍼층(BF) 상에 배치될 수 있고, 제2 서브 화소의 화소 회로를 구성할 수 있다. 예를 들어, 제2 트랜지스터(T2)는 제2 서브 화소의 구동 트랜지스터 또는 스위칭 트랜지스터일 수 있다. 제2 트랜지스터(T2)는 반도체층(ACT2), 게이트 전극(GE2), 소스 전극(SE2), 및 드레인 전극(DE2)을 포함할 수 있다. 제2 트랜지스터(T2)의 드레인 전극(DE2)은 제2 애노드 연결 전극(ANDE2)을 통해 제2 발광 소자(EL2)의 제1 전극(AND2)과 접속될 수 있다.
제3 트랜지스터(T3)는 버퍼층(BF) 상에 배치될 수 있고, 제3 서브 화소의 화소 회로를 구성할 수 있다. 예를 들어, 제3 트랜지스터(T3)는 제3 서브 화소의 구동 트랜지스터 또는 스위칭 트랜지스터일 수 있다. 제3 트랜지스터(T3)는 반도체층(ACT3), 게이트 전극(GE3), 소스 전극(SE3), 및 드레인 전극(DE3)을 포함할 수 있다. 제3 트랜지스터(T3)의 드레인 전극(DE3)은 제3 애노드 연결 전극(ANDE3)을 통해 제3 발광 소자(EL3)의 제1 전극(AND3)과 접속될 수 있다.
게이트 절연막(GI)은 반도체층(ACT1, ACT2, ACT3)의 상부에 마련될 수 있다. 예를 들어, 게이트 절연막(GI)은 반도체층(ACT1, ACT2, ACT3) 및 버퍼층(BF)의 상부에 배치될 수 있고, 반도체층(ACT1, ACT2, ACT3)과 게이트 전극(GE1, GE2, GE3)을 절연시킬 수 있다. 게이트 절연막(GI)은 소스 전극(SE1, SE2, SE3)이 관통하는 컨택홀 및 드레인 전극(DE1, DE2, DE3)이 관통하는 컨택홀을 포함할 수 있다.
층간 절연막(ILD)은 게이트 전극(GE1, GE2, GE3)의 상부에 배치될 수 있다. 예를 들어, 층간 절연막(ILD)은 소스 전극(SE1, SE2, SE3)이 관통하는 컨택홀 및 드레인 전극(DE1, DE2, DE3)이 관통하는 컨택홀을 포함할 수 있다. 여기에서, 층간 절연막(ILD)의 컨택홀은 게이트 절연막(GI)의 컨택홀과 연결될 수 있다.
보호층(PAS)은 제1 내지 제3 트랜지스터(T1, T2, T3)의 상부에 마련되어, 제1 내지 제3 트랜지스터(T1, T2, T3)를 보호할 수 있다. 예를 들어, 보호층(PAS)은 제1 내지 제3 애노드 연결 전극(ANDE1, ANDE2, ANDE3)이 관통하는 컨택홀을 포함할 수 있다.
발광 소자층(EDL)은 평탄화층(OC), 제1 내지 제3 발광 소자(EL1, EL2, EL3), 화소 정의막(PDL), 복수의 제1 및 제2 스페이서(S1, S2), 및 봉지층(TFE)을 포함할 수 있다.
평탄화층(OC)은 보호층(PAS)의 상부에 마련되어, 제1 내지 제3 트랜지스터(T1, T2, T3)의 상단을 평탄화시킬 수 있다. 예를 들어, 평탄화층(OC)은 제1 내지 제3 발광 소자(EL1, EL2, EL3) 각각의 제1 전극(AND1, AND2, AND3)이 관통하는 컨택홀을 포함할 수 있다.
제1 발광 소자(EL1)는 제1 트랜지스터(T1) 상에 마련될 수 있다. 제1 발광 소자(EL1)는 제1 전극(AND1), 발광층(E1), 및 제2 전극(CAT)을 포함할 수 있다.
제1 전극(AND1)은 평탄화층(OC)의 상부에 마련될 수 있다. 예를 들어, 제1 전극(AND1)은 화소 정의막(PDL)에 의해 정의되는 제1 개구 영역(OR)과 중첩되게 배치될 수 있다. 그리고, 제1 전극(AND1)은 제1 애노드 연결 전극(ANDE1)을 통해 제1 트랜지스터(T1)의 드레인 전극(DE1)에 접속될 수 있다.
발광층(E1)은 제1 전극(AND1)의 상부에 마련될 수 있다. 발광층(E1)은 정공 주입층, 정공 수송층, 수광층, 전자 저지층, 전자 수송층, 전자 주입층 등을 포함할 수 있다. 예를 들어, 발광층(E1)은 유기 물질로 이루어진 유기 발광층일 수 있으나, 반드시 이에 한정되는 것은 아니다. 발광층(E1)이 유기 발광층에 해당하는 경우, 제1 트랜지스터(T1)가 제1 발광 소자(EL1)의 제1 전극(AND1)에 소정의 전압을 인가하고, 제1 발광 소자(EL1)의 제2 전극(CAT)이 공통 전압 또는 캐소드 전압을 수신하면, 정공과 전자 각각이 정공 수송층과 전자 수송층을 통해 유기 발광층(E1)으로 이동할 수 있고, 정공과 전자가 유기 발광층(E1)에서 서로 결합하여 광을 방출할 수 있다.
제2 전극(CAT)은 발광층(E1)의 상부에 마련될 수 있다. 예를 들어, 제2 전극(CAT)은 서브 화소(SP) 별로 구분되지 않고 전체 서브 화소(SP)에 공통되는 전극 형태로 구현될 수 있다. 도 6 및 도 7에서, 제2 전극(CAT)은 개구 영역(OR, OG, OB)에서 발광층(E1, E2, E3) 상에 배치될 수 있고, 비개구 영역에서 화소 정의막(PDL) 또는 제2 스페이서(S2) 상에 배치될 수 있다.
제2 발광 소자(EL2)는 제2 트랜지스터(T2) 상에 마련될 수 있다. 제2 발광 소자(EL2)는 제1 전극(AND2), 발광층(E2), 및 제2 전극(CAT)을 포함할 수 있다.
제1 전극(AND2)은 평탄화층(OC)의 상부에 마련될 수 있다. 예를 들어, 제1 전극(AND2)은 화소 정의막(PDL)에 의해 정의되는 제2 개구 영역(OG)과 중첩되게 배치될 수 있다. 그리고, 제1 전극(AND2)은 제2 애노드 연결 전극(ANDE2)을 통해 제2 트랜지스터(T2)의 드레인 전극(DE2)에 접속될 수 있다. 발광층(E2)은 제1 전극(AND2)의 상부에 마련될 수 있고, 제2 전극(CAT)은 발광층(E2)의 상부에 마련될 수 있다.
제3 발광 소자(EL3)는 제3 트랜지스터(T3) 상에 마련될 수 있다. 제3 발광 소자(EL3)는 제1 전극(AND3), 발광층(E3), 및 제2 전극(CAT)을 포함할 수 있다.
제1 전극(AND3)은 평탄화층(OC)의 상부에 마련될 수 있다. 예를 들어, 제1 전극(AND3)은 화소 정의막(PDL)에 의해 정의되는 제3 개구 영역(OB)과 중첩되게 배치될 수 있다. 그리고, 제1 전극(AND3)은 제3 애노드 연결 전극(ANDE3)을 통해 제3 트랜지스터(T3)의 드레인 전극(DE3)에 접속될 수 있다. 발광층(E3)은 제1 전극(AND3)의 상부에 마련될 수 있고, 제2 전극(CAT)은 발광층(E3)의 상부에 마련될 수 있다.
화소 정의막(PDL)은 제1 내지 제3 개구 영역(OR, OG, OB)을 정의할 수 있다. 화소 정의막(PDL)은 제1 내지 제3 발광 소자(EL1, EL2, EL3) 각각의 제1 전극(AND1, AND2, AND3)을 이격 및 절연시킬 수 있다.
예를 들어, 화소 정의막(PDL)은 광을 흡수하는 블랙 안료나 블랙 염료 등과 같은 광 흡수 물질을 포함할 수 있다. 화소 정의막(PDL)은 광 흡수 물질을 포함함으로써, 개구 영역의 경계에서 반사되는 외부 광을 최소화할 수 있다.
제1 스페이서(S1) 및 제2 스페이서(S2)는 화소 정의막(PDL) 상에 배치될 수 있다. 제1 및 제2 스페이서(S1, S2)는 표시 패널(300)의 기판(SUB)과 투명 마스크(TM) 사이의 간격을 일정하게 유지할 수 있다. 제1 및 제2 스페이서(S1, S2)는 기판(SUB)과 투명 마스크(TM) 사이의 충격 전달을 완화할 수 있다. 예를 들어, 제1 및 제2 스페이서(S1, S2)는 충격 흡수성 및 유연성이 우수한 물질을 포함하여, 표시 장치(10)의 내구성을 보완할 수 있다.
봉지층(TFE)은 제2 전극(CAT) 상에 배치되어, 제1 내지 제3 발광 소자(EL1, EL2, EL3)를 덮을 수 있다. 봉지층(TFE)은 제1 내지 제3 발광 소자(EL1, EL2, EL3)에 산소 또는 수분이 침투하는 것을 방지할 수 있다.
광 투과막(LTF)은 봉지층(TFE) 상에서 복수의 개구 영역과 중첩되게 배치되고, 평면 상에서 복수의 차광 패턴(LS) 각각을 둘러쌀 수 있다. 광 투과막(LTF)은 봉지층(TFE)을 사이에 두고 제2 전극(CAT)과 이격될 수 있다. 예를 들어, 광 투과막(LTF)은 폴리이미드계 수지(Polyimide-based resin), 아크릴계 수지(Acryl-based resin), 및 실록산계 수지(Siloxane-based resin) 중 적어도 하나를 포함하는 유기막으로 구현될 수 있다. 광 투과막(LTF)은 제1 내지 제3 개구 영역(OR, OG, OB) 각각에서 방출된 광을 투과시킬 수 있다. 광 투과막(LTF)은 투명 마스크(TM)의 형상에 따라 패터닝될 수 있다. 패터닝된 광 투과막(LTF)은 평면 상에서 차광 패턴(LS)의 제1 부분(LS1)을 둘러쌀 수 있고, 차광 패턴(LS)의 패턴을 결정할 수 있다. 광 투과막(LTF)은 차광 패턴(LS)의 형성 과정에서 차광 패턴(LS)의 패턴을 결정하는 몰드(Mold)의 역할을 수행할 수 있다.
투명 마스크(TM)는 광 투과막(LTF) 상에서 복수의 개구 영역과 중첩되게 배치되고, 평면 상에서 차광 패턴(LS)을 둘러쌀 수 있다. 투명 마스크(TM)는 광 투과막(LTF)과 함께 제1 내지 제3 개구 영역(OR, OG, OB) 각각에서 방출된 광을 투과시킬 수 있다. 투명 마스크(TM)는 평면 상에서 차광 패턴(LS)의 제2 부분(LS2)을 둘러쌀 수 있고, 차광 패턴(LS)의 패턴을 결정할 수 있다. 투명 마스크(TM)는 패터닝되기 전의 광 투과막(LTF) 상에 형성될 수 있고, 광 투과막(LTF)의 에칭 공정에서 마스크의 역할을 수행할 수 있다. 예를 들어, 투명 마스크(TM)는 드라이 에칭(Dry Etching) 내성을 갖는 투명 산화물을 포함할 수 있다. 예를 들어, 투명 마스크(TM)의 식각률은 광 투과막(LTF)의 식각률보다 낮을 수 있다. 투명 마스크(TM)는 투명 산화물인 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)를 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.
복수의 차광 패턴(LS)은 봉지층(TFE) 상에 배치될 수 있고, 화소 정의막(PDL)과 두께 방향으로 중첩될 수 있다. 복수의 차광 패턴(LS) 각각은 봉지층(TFE)을 사이에 두고 제2 전극(CAT)과 이격될 수 있다. 예를 들어, 복수의 차광 패턴(LS)은 광을 흡수 또는 차단하는 물질(예를 들어, 블랙 수지 또는 블랙 매트릭스 물질)을 포함할 수 있다.
복수의 차광 패턴(LS) 각각은 광 투과막(LTF)에 의해 둘러싸이는 제1 부분(LS1) 및 제1 부분(LS1) 상에 배치되고 투명 마스크(TM)에 의해 둘러싸이는 제2 부분(LS2)을 포함할 수 있다. 광 투과막(LTF)의 측면은 제1 부분(LS1)의 측면과 마주할 수 있고, 투명 마스크(TM)의 측면은 제2 부분(LS2)의 측면과 마주할 수 있다. 예를 들어, 제2 부분(LS2)의 일면(또는 측면)은 제1 부분(LS1)의 일면(또는 측면)으로부터 절곡될 수 있다. 투명 마스크(TM)는 패너닝되기 전의 광 투과막(LTF) 상에 형성될 수 있고, 광 투과막(LTF)은 투명 마스크(TM)의 패턴에 따라 패터닝될 수 있다. 따라서, 투명 마스크(TM)와 광 투과막(LTF)은 별도의 패터닝 공정을 통해 형성될 수 있고, 투명 마스크(TM)의 측면과 광 투과막(LTF)의 측면은 서로 어긋날 수 있다.
복수의 차광 패턴(LS)의 상단은 투명 마스크(TM)의 상단과 동일 평면 상에 배치될 수 있다. 예를 들어, 광 투과막(LTF)이 패터닝된 후, 복수의 차광 패턴(LS)을 이루는 물질은 광 투과막(LTF)과 투명 마스크(TM)의 의해 둘러싸이는 빈 공간을 채울 수 있고, 투명 마스크(TM)보다 높게 배치된 복수의 차광 패턴(LS)을 이루는 물질은 제거될 수 있다. 복수의 차광 패턴(LS)의 상단은 연마 공정을 통해 투명 마스크(TM)의 상단을 기준으로 평탄화될 수 있다. 예를 들어, 복수의 차광 패턴(LS)의 상단은 화학 기계적 연마(Chemical Mechanical Polishing, CMP) 공정을 통해 평탄화될 수 있으나, 반드시 이에 한정되는 것은 아니다.
이와 같이, 복수의 차광 패턴(LS)은 표시 패널(300)과 별도의 필름으로 제조되어 표시 패널(300)에 부착되지 않고, 표시 패널(300)의 봉지층(TFE) 상에 직접 형성될 수 있다. 복수의 차광 패턴(LS)은 형성 과정에서 별도의 기판 또는 접착 부재를 필요로 하지 않고, 봉지층(TFE) 상에서 직접 형성될 수 있다. 복수의 차광 패턴(LS)은 복수의 개구 영역 사이에 배치되어 복수의 개구 영역과 중첩되지 않으므로, 표시 패널(300)의 휘도 저하를 최소화할 수 있다. 따라서, 표시 장치(10)는 시야각을 제어하는 복수의 차광 패턴(LS)을 표시 패널(300)에 내재화함으로써, 표시 패널(300)의 휘도 저하를 최소화하면서 소비 전력을 감소시킬 수 있고, 표시 패널(300)의 두께를 감소시키며 제조 비용을 절감할 수 있다.
복수의 차광 패턴(LS) 각각의 높이, 두께, 형상, 및 위치는 복수의 개구 영역 각각의 광 출사각을 결정할 수 있다. 예를 들어, 차광 패턴(LS)의 높이가 증가할수록 광 출사각이 제한될 수 있으며, 차광 패턴(LS)의 두께가 증가할수록 표시 패널(300)의 휘도가 저하될 수 있다. 차광 패턴(LS)의 형상 및 위치는 복수의 개구 영역으로부터 방출된 광이 특정 방향으로 진행하는 것을 방지할 수 있다. 또한, 차광 패턴(LS)의 단면 폭은 화소 정의막(PDL)의 단면 복보다 좁을 수 있으나, 반드시 이에 한정되는 것은 아니다.
도 8 내지 도 11은 일 실시예에 따른 표시 장치의 제조 과정을 나타내는 단면도이다.
도 8을 참조하면, 광 투과막(LTF)을 이루는 물질은 발광 소자층(EDL)의 봉지층(TFE) 상에 마련될 수 있다. 여기에서, 광 투과막(LTF)의 두께는 차후 형성될 복수의 차광 패턴(LS)의 높이에 따라 결정될 수 있다. 예를 들어, 광 투과막(LTF)은 폴리이미드계 수지(Polyimide-based resin), 아크릴계 수지(Acryl-based resin), 및 실록산계 수지(Siloxane-based resin) 중 적어도 하나를 포함하는 유기막으로 구현될 수 있다.
투명 마스크(TM)는 광 투과막(LTF) 상에서 복수의 개구 영역과 중첩되게 배치될 수 있다. 투명 마스크(TM)는 패터닝되기 전의 광 투과막(LTF) 상에 형성될 수 있고, 광 투과막(LTF)의 에칭 공정에서 마스크의 역할을 수행할 수 있다. 예를 들어, 투명 마스크(TM)는 드라이 에칭(Dry Etching) 내성을 갖는 투명 산화물을 포함할 수 있다. 투명 마스크(TM)는 투명 산화물인 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)를 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.
도 9를 참조하면, 광 투과막(LTF)은 투명 마스크(TM)를 마스크로 사용하는 에칭 공정에 의해 패터닝될 수 있다. 광 투과막(LTF)은 투명 마스크(TM)의 패턴에 따라 패터닝될 수 있다. 예를 들어, 광 투과막(LTF)은 드라이 에칭(Dry Etching) 공정을 통해 패터닝될 수 있으나, 반드시 이에 한정되는 것은 아니다. 투명 마스크(TM)와 광 투과막(LTF)은 별도의 패터닝 공정을 통해 형성될 수 있고, 투명 마스크(TM)의 측면과 광 투과막(LTF)의 측면은 서로 어긋날 수 있다.
도 10을 참조하면, 광 투과막(LTF)이 패터닝된 후, 복수의 차광 패턴(LS)을 이루는 물질은 광 투과막(LTF)과 투명 마스크(TM)의 의해 둘러싸이는 빈 공간을 채울 수 있다. 복수의 차광 패턴(LS)을 이루는 물질은 투명 마스크(TM)의 기판(SUB)으로부터의 높이보다 더 높게 마련될 수 있다. 예를 들어, 복수의 차광 패턴(LS)을 이루는 물질은 블랙 수지 또는 블랙 매트릭스 물질을 포함할 수 있다.
도 11을 참조하면, 투명 마스크(TM)보다 높게 배치된 복수의 차광 패턴(LS)을 이루는 물질은 제거될 수 있다. 복수의 차광 패턴(LS)의 상단은 연마 공정을 통해 투명 마스크(TM)의 상단을 기준으로 평탄화될 수 있다. 예를 들어, 복수의 차광 패턴(LS)의 상단은 화학 기계적 연마(Chemical Mechanical Polishing, CMP) 공정을 통해 평탄화될 수 있으나, 반드시 이에 한정되는 것은 아니다. 따라서, 복수의 차광 패턴(LS)의 상단은 투명 마스크(TM)의 상단과 동일 평면 상에 배치될 수 있다.
도 12는 일 실시예에 따른 표시 장치의 시야각 제어를 나타내는 도면이다.
도 12를 참조하면, 제1 내지 제3 발광 소자(EL1, EL2, EL3) 각각은 제1 내지 제3 개구 영역(OR, OG, OB)을 통해 특정 파장 대역의 광(L)을 방출할 수 있다. 예를 들어, 제1 내지 제3 발광 소자(EL1, EL2, EL3)가 배치된 평면으로부터 수직으로 방출된 광은 표시 장치(10)의 전방으로 출사될 수 있다.
다른 예를 들어, 제1 내지 제3 발광 소자(EL1, EL2, EL3)가 배치된 평면으로부터 제1 각도(θ1)로 방출된 광(L)은 복수의 차광 패턴(LS)에 흡수될 수 있다. 즉, 제1 각도(θ1) 이하의 각도로 방출된 광(L)은 복수의 차광 패턴(LS)에 흡수될 수 있고, 표시 장치(10)는 해당 각도의 시야각을 제한할 수 있다.
또 다른 예를 들어, 제1 내지 제3 발광 소자(EL1, EL2, EL3)가 배치된 평면으로부터 제2 각도(θ2)로 방출된 광(L)은 복수의 차광 패턴(LS)에 흡수되지 않고, 해당 방향으로 출사될 수 있다. 즉, 제2 각도(θ2) 이상의 각도로 방출된 광(L)은 복수의 차광 패턴(LS)에 흡수되지 않고, 표시 장치(10)의 시야각 범위에 해당할 수 있다.
따라서, 표시 장치(10)는 표시 패널(300)의 휘도 저하를 최소화하면서, 표시 패널(300)의 두께 증가를 방지하고 표시 장치(10)의 시야각을 제어할 수 있다.
도 13 내지 도 15는 다른 실시예에 따른 표시 장치의 제조 과정을 나타내는 단면도이다.
도 13을 참조하면, 블랙 유기막(BOF)은 발광 소자층(EDL)의 봉지층(TFE) 상에 마련될 수 있다. 여기에서, 블랙 유기막(BOF)은 패터닝되어 복수의 차광 패턴(LS)을 형성할 수 있고, 블랙 유기막(BOF)의 두께는 차후 형성될 복수의 차광 패턴(LS)의 높이에 따라 결정될 수 있다. 예를 들어, 블랙 유기막(BOF)은 블랙 수지 또는 블랙 매트릭스 물질을 포함할 수 있다.
블랙 유기막(BOF)은 감광성 수지(Photosensitive Resin)를 포함할 수 있다. 예를 들어, 블랙 유기막(BOF)의 감광성 수지는 광에 노출된 후, 용제를 이용하여 광에 노출된 부분을 잔존시키는 포지티브형(Positive)으로 구현될 수 있다. 다른 예를 들어, 블랙 유기막(BOF)의 감광성 수지는 광에 노출된 후, 용제를 이용하여 광에 노출되지 않은 부분을 잔존시키는 네거티브형(Negative)으로 구현될 수 있다.
도 13에서, 마스크(Mask)는 블랙 유기막(BOF) 중 광에 노출된 부분을 선택할 수 있다. 블랙 유기막(BOF)은 마스크(Mask)를 통과한 광에 노출될 수 있다. 예를 들어, 마스크(Mask)의 패턴은 복수의 차광 패턴(LS) 각각의 패턴을 결정할 수 있다.
도 14를 참조하면, 블랙 유기막(BOF)이 광에 노출된 후 용제를 이용하여 용해됨으로써, 블랙 유기막(BOF) 중 광에 노출된 부분이 잔존할 수 있다. 잔존하는 블랙 유기막(BOF)은 복수의 차광 패턴(LS)을 형성할 수 있다.
도 15를 참조하면, 광 투과막(LTF)은 발광 소자층(EDL)의 봉지층(TFE) 및 복수의 차광 패턴(LS)을 덮을 수 있다. 예를 들어, 광 투과막(LTF)은 폴리이미드계 수지(Polyimide-based resin), 아크릴계 수지(Acryl-based resin), 및 실록산계 수지(Siloxane-based resin) 중 적어도 하나를 포함하는 유기막으로 구현될 수 있다. 광 투과막(LTF)은 제1 내지 제3 개구 영역(OR, OG, OB) 각각에서 방출된 광을 투과시킬 수 있다.
도 16은 다른 실시예에 따른 표시 장치의 복수의 단위 화소를 나타내는 평면도이다. 도 16에 도시된 표시 장치는 도 5에 도시된 표시 장치에서 복수의 차광 패턴(LS)의 구성을 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 16을 참조하면, 제1-1 단위 화소 내지 제2-2 단위 화소(UP11~UP22) 각각은 제1 내지 제3 서브 화소를 포함할 수 있다. 제1 서브 화소는 제1 개구 영역(OR)을 포함할 수 있고, 제2 서브 화소는 제2 개구 영역(OG)을 포함할 수 있으며, 제3 서브 화소는 제3 개구 영역(OB)을 포함할 수 있다. 제1 내지 제3 개구 영역(OR, OG, OB)은 화소 정의막에 의해 정의될 수 있다. 제1 내지 제3 서브 화소 각각의 발광 소자는 제1 내지 제3 개구 영역(OR, OG, OB) 각각에 배치되어 특정 파장 대역의 광을 방출할 수 있다.
복수의 차광 패턴(LS)은 복수의 개구 영역 사이에 배치될 수 있다. 예를 들어, 복수의 차광 패턴(LS) 각각은 제1 내지 제3 개구 영역(OR, OG, OB) 각각의 상측에 배치되어, 제1 내지 제3 개구 영역(OR, OG, OB)에서 표시 패널(300)의 상측으로 방출되는 광을 차단할 수 있다. 또한, 복수의 차광 패턴(LS)은 제1 내지 제3 개구 영역(OR, OG, OB)과 중첩되지 않고, 제1 내지 제3 개구 영역(OR, OG, OB)의 상측 또는 하측으로 방출되는 광을 차단하면서, 제1 내지 제3 개구 영역(OR, OG, OB)의 좌측 또는 우측으로 방출되는 광을 차단하지 않으므로, 표시 패널(300)의 휘도 저하를 최소화할 수 있다. 따라서, 복수의 차광 패턴(LS)은 제1 내지 제3 개구 영역(OR, OG, OB) 각각의 광 출사각을 제한할 수 있고, 시야각을 제어하면서 표시 패널(300)의 휘도 저하를 최소화할 수 있다.
복수의 차광 패턴(LS) 각각은 제2 방향(Y축 방향)으로 인접한 제1 내지 제3 개구 영역(OR, OG, OB) 사이에 배치될 수 있다. 예를 들어, 복수의 차광 패턴(LS)의 일부는 제2 방향(Y축 방향)으로 인접한 제1 개구 영역(OR)과 제2 개구 영역(OG) 사이에 배치되어, 제1 개구 영역(OR) 또는 제2 개구 영역(OG)에서 표시 패널(300)의 상측 또는 하측으로 방출되는 광을 차단할 수 있다. 복수의 차광 패턴(LS)의 다른 일부는 제2 방향(Y축 방향)으로 인접한 제3 개구 영역들(OB) 사이에 배치되어, 제3 개구 영역(OB)에서 표시 패널(300)의 상측 또는 하측으로 방출되는 광을 차단할 수 있다.
복수의 차광 패턴(LS) 각각은 중심점을 기준으로 구부러질 수 있다. 도 16에서, 복수의 차광 패턴(LS) 각각의 일 단은 중심점으로부터 좌하측을 향하여 연장될 수 있고, 복수의 차광 패턴(LS) 각각의 타단은 중심점으로부터 우하측을 향하여 연장될 수 있다. 복수의 차광 패턴(LS) 각각의 중심점은 차광 패턴(LS)의 양단보다 상측에 배치될 수 있다.
복수의 차광 패턴(LS)의 형상은 도 16에 도시된 차광 패턴(LS)의 형상에 제한되지 않고, 복수의 개구 영역의 형상, 시야각의 제어, 표시 패널(300)의 기타 제반 사항을 기초로 필요에 의해 설계 변경될 수 있다.
도 17은 또 다른 실시예에 따른 표시 장치의 복수의 단위 화소를 나타내는 평면도이다. 도 17에 도시된 표시 장치는 도 5 및 도 16에 도시된 표시 장치에서 복수의 차광 패턴(LS)의 구성을 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 17을 참조하면, 제1-1 단위 화소 내지 제2-2 단위 화소(UP11~UP22) 각각은 제1 내지 제3 서브 화소를 포함할 수 있다. 제1 서브 화소는 제1 개구 영역(OR)을 포함할 수 있고, 제2 서브 화소는 제2 개구 영역(OG)을 포함할 수 있으며, 제3 서브 화소는 제3 개구 영역(OB)을 포함할 수 있다.
복수의 차광 패턴(LS)은 제1 방향(X축 방향)으로 연장되며 제1 방향과 수직한 제2 방향(Y축 방향)으로 서로 이격될 수 있다. 복수의 차광 패턴(LS)은 제1 내지 제3 개구 영역(OR, OG, OB) 각각에 대응되는 복수의 차광 패턴(LS)을 포함할 수 있다.
예를 들어, 복수의 차광 패턴(LS)의 일부는 제1 내지 제3 개구 영역(OR, OG, OB)과 두께 방향으로 중첩될 수 있다. 복수의 차광 패턴(LS)의 다른 일부는 제1 내지 제3 개구 영역(OR, OG, OB)과 두께 방향으로 중첩되지 않고, 화소 정의막(PDL)과 두께 방향으로 중첩될 수 있다.
예를 들어, 복수의 차광 패턴(LS) 각각의 제1 방향(X축 방향)의 길이는 제1 내지 제3 개구 영역(OR, OG, OB) 각각의 제1 방향(X축 방향)의 길이에 대응될 수 있으나, 반드시 이에 한정되는 것은 아니다.
도 17에 도시된 표시 장치(10)는 제1 내지 제3 개구 영역(OR, OG, OB)과 중첩된 일부의 차광 패턴(LS) 및 화소 정의막(PDL)과 중첩된 다른 일부의 차광 패턴(LS)을 포함함으로써, 도 5 또는 도 16에 도시된 표시 장치(10)보다 시야각을 더 한정할 수 있다. 또한, 도 17에 도시된 표시 장치(10)는 도 5 또는 도 16에 도시된 표시 장치(10)보다 작은 높이(예를 들어, 제3 방향 또는 Z축 방향의 길이)를 갖는 복수의 차광 패턴(LS)을 이용하여 도 5 또는 도 16에 도시된 표시 장치(10)와 동일한 시야각을 구현할 수 있다.
도 18은 또 다른 실시예에 따른 표시 장치의 복수의 단위 화소를 나타내는 평면도이다. 도 18에 도시된 표시 장치는 도 5, 도 16 및 도 17에 도시된 표시 장치에서 복수의 차광 패턴(LS)의 구성을 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 18을 참조하면, 표시 패널(300)의 표시 영역(DA)은 복수의 단위 화소를 포함할 수 있다. 예를 들어, 복수의 단위 화소는 4행 및 4열로 배열된 제1-1 단위 화소 내지 제4-4 단위 화소(UP11~UP44)를 포함할 수 있다.
제1-1 단위 화소 내지 제4-4 단위 화소(UP11~UP44) 각각은 서로 다른 색을 표시하는 제1 내지 제3 서브 화소를 포함할 수 있다. 제1 서브 화소는 제1 개구 영역(OR)을 포함할 수 있고, 제2 서브 화소는 제2 개구 영역(OG)을 포함할 수 있으며, 제3 서브 화소는 제3 개구 영역(OB)을 포함할 수 있다.
복수의 단위 화소는 일부의 단위 화소로 이루어진 단위 화소 그룹들을 포함할 수 있다. 예를 들어, 복수의 단위 화소는 제1-1 단위 화소 내지 제2-4 단위 화소(UP11~UP24)로 이루어진 제1 단위 화소 그룹, 및 제3-1 단위 화소 내지 제4-4 단위 화소(UP31~UP44)로 이루어진 제2 단위 화소 그룹을 포함할 수 있다. 제1 단위 화소 그룹과 제2 단위 화소 그룹은 제2 방향(Y축 방향)으로 인접할 수 있다.
복수의 차광 패턴(LS) 각각은 제1 방향(X축 방향)으로 연장되며 제1 방향과 수직한 제2 방향(Y축 방향)으로 서로 이격될 수 있다. 복수의 차광 패턴(LS) 각각은 제2 방향(Y축 방향)으로 인접한 단위 화소 그룹들 사이에 배치될 수 있다. 예를 들어, 복수의 차광 패턴(LS) 각각은 제1 단위 화소 그룹과 제2 단위 화소 그룹 사이에 배치될 수 있다. 복수의 차광 패턴(LS) 각각은 제2 방향으로 인접한 단위 화소 그룹들의 경계에 배치될 수 있고, 제1 내지 제3 개구 영역(OR, OG, OB)과 중첩되지 않을 수 있다. 따라서, 복수의 차광 패턴(LS)은 단위 화소 그룹들에서 표시 패널(300)의 상측 또는 하측으로 방출되는 광을 차단할 수 있다.
따라서, 도 18에 도시된 표시 장치(10)는 복수의 차광 패턴(LS)의 배치를 최소화함으로써, 도 5, 도 16 또는 도 17에 도시된 표시 장치(10)보다 표시 패널(300)의 표시 패널(300)의 휘도 저하를 최소화할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 커버 윈도우
200: 터치 감지 장치 210: 터치 회로 보드
220: 터치 구동부 300: 표시 패널
310: 표시 회로 보드 320: 표시 구동부
400: 패널 하부 부재 510: 스캔 구동부
520: 발광 제어 구동부 800: 하부 커버
UP11~UP44: 제1-1 단위 화소 내지 제4-4 단위 화소
OR, OG, OB: 제1 내지 제3 개구 영역
LS: 복수의 차광 패턴
S1, S2: 제1 및 제2 스페이서

Claims (20)

  1. 기판 상에 배치된 화소 회로와 전기적으로 연결된 복수의 제1 전극;
    상기 복수의 제1 전극 각각의 일부를 노출시키는 복수의 개구 영역을 정의하는 화소 정의막;
    상기 복수의 개구 영역 각각에서 상기 제1 전극 상에 배치된 복수의 발광층;
    상기 복수의 발광층 및 상기 화소 정의막을 덮는 제2 전극;
    상기 제2 전극 상에 배치된 봉지층; 및
    상기 봉지층 상에서 제1 방향으로 인접한 상기 복수의 개구 영역 사이에 배치된 복수의 차광 패턴을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 봉지층 상에서 상기 복수의 개구 영역과 중첩되게 배치되고, 평면 상에서 상기 복수의 차광 패턴 각각을 둘러싸는 광 투과막; 및
    상기 광 투과막 상에 배치되고, 평면 상에서 상기 복수의 차광 패턴 각각을 둘러싸는 투명 마스크를 더 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 복수의 차광 패턴 각각은,
    상기 광 투과막에 의해 둘러싸이는 제1 부분; 및
    상기 제1 부분 상에 배치되고 상기 투명 마스크에 의해 둘러싸이는 제2 부분을 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 부분의 일면은 상기 제1 부분의 일면으로부터 절곡되는 표시 장치.
  5. 제2 항에 있어서,
    상기 투명 마스크의 상단과 상기 복수의 차광 패턴의 상단은 동일 평면 상에 배치되는 표시 장치.
  6. 제2 항에 있어서,
    상기 투명 마스크는 드라이 에칭 내성을 갖는 투명 산화물을 포함하여, 상기 투명 마스크의 식각률은 상기 광 투과막의 식각률보다 낮은 표시 장치.
  7. 제2 항에 있어서,
    상기 복수의 차광 패턴 및 상기 광 투과막 각각은 상기 봉지층을 사이에 두고 상기 제2 전극과 이격되는 표시 장치.
  8. 제1 항에 있어서,
    상기 복수의 차광 패턴은 상기 화소 정의막과 두께 방향으로 중첩되는 표시 장치.
  9. 제1 항에 있어서,
    상기 복수의 차광 패턴 각각의 단면 폭은 상기 화소 정의막의 단면 폭보다 좁은 표시 장치.
  10. 제1 항에 있어서,
    상기 복수의 제1 전극, 상기 복수의 발광층, 및 상기 제2 전극 중 상기 복수의 개구 영역 각각에 배치된 제1 전극, 발광층, 및 제2 전극을 각각 구비한 제1 내지 제3 서브 화소로 이루어진 복수의 단위 화소를 더 포함하고,
    상기 제1 서브 화소의 제1 개구 영역 및 제2 서브 화소의 제2 개구 영역은 상기 복수의 단위 화소 각각의 일측에 배치되고, 상기 제3 서브 화소의 제3 개구 영역은 상기 복수의 단위 화소 각각의 타측에 배치되는 표시 장치.
  11. 제10 항에 있어서,
    상기 복수의 개구 영역 중 일부의 개구 영역들 사이에서 상기 화소 정의막 상에 배치되는 복수의 스페이서를 더 포함하고,
    상기 복수의 스페이서 각각은 상기 제1 방향으로 인접한 상기 제3 개구 영역들 사이에 배치되는 표시 장치.
  12. 제11 항에 있어서,
    상기 복수의 스페이서 각각은 상기 복수의 단위 화소 중 제1 단위 화소의 상기 제3 개구 영역의 상측에 배치된 차광 패턴과, 상기 제1 단위 화소와 상기 제2 방향으로 인접한 제2 단위 화소의 제3 개구 영역의 하측에 배치된 차광 패턴 사이에 배치되는 표시 장치.
  13. 제1 항에 있어서,
    상기 복수의 차광 패턴 각각은 중심점을 기준으로 구부러진 표시 장치.
  14. 기판 상에 배치된 화소 회로와 전기적으로 연결된 복수의 제1 전극;
    상기 복수의 제1 전극 각각의 일부를 노출시키는 복수의 개구 영역을 정의하는 화소 정의막;
    상기 복수의 개구 영역 각각에서 상기 제1 전극 상에 배치된 복수의 발광층;
    상기 복수의 개구 영역 중 일부의 개구 영역들 사이에서 상기 화소 정의막 상에 배치되는 복수의 스페이서;
    상기 복수의 발광층, 상기 화소 정의막, 및 상기 복수의 스페이서를 덮는 제2 전극;
    상기 제2 전극 상에 배치된 봉지층; 및
    제1 방향으로 연장되며 상기 제1 방향과 수직한 제2 방향으로 서로 이격된 복수의 차광 패턴을 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 봉지층 상에서 상기 복수의 개구 영역과 중첩되게 배치되고, 평면 상에서 상기 복수의 차광 패턴 각각을 둘러싸는 광 투과막; 및
    상기 광 투과막 상에 배치되고, 평면 상에서 상기 복수의 차광 패턴 각각을 둘러싸는 투명 마스크를 더 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 복수의 차광 패턴 각각은,
    상기 광 투과막에 의해 둘러싸이는 제1 부분; 및
    상기 제1 부분 상에 배치되고 상기 투명 마스크에 의해 둘러싸이는 제2 부분을 포함하는 표시 장치.
  17. 제15 항에 있어서,
    상기 투명 마스크의 상단과 상기 복수의 차광 패턴의 상단은 동일 평면 상에 배치되는 표시 장치.
  18. 제14 항에 있어서,
    상기 복수의 제1 전극, 상기 복수의 발광층, 및 상기 제2 전극 중 상기 복수의 개구 영역 각각에 배치된 제1 전극, 발광층, 및 제2 전극을 각각 구비한 제1 내지 제3 서브 화소로 이루어진 복수의 단위 화소를 더 포함하고,
    상기 제1 서브 화소의 제1 개구 영역 및 제2 서브 화소의 제2 개구 영역은 상기 복수의 단위 화소 각각의 일측에 배치되고, 상기 제3 서브 화소의 제3 개구 영역은 상기 복수의 단위 화소 각각의 타측에 배치되는 표시 장치.
  19. 제18 항에 있어서,
    상기 복수의 차광 패턴의 일부는 상기 복수의 개구 영역과 두께 방향으로 중첩되고, 상기 복수의 차광 패턴의 다른 일부는 상기 화소 정의막과 두께 방향으로 중첩되는 표시 장치.
  20. 제18 항에 있어서,
    상기 복수의 단위 화소는 일부의 단위 화소로 이루어진 단위 화소 그룹들을 포함할 수 있고,
    상기 복수의 차광 패턴은 상기 제2 방향으로 인접한 단위 화소 그룹들 사이에 배치되는 표시 장치.
KR1020200005206A 2020-01-15 2020-01-15 표시 장치 KR20210092351A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200005206A KR20210092351A (ko) 2020-01-15 2020-01-15 표시 장치
CN202011191959.XA CN113130538A (zh) 2020-01-15 2020-10-30 显示装置
US17/141,222 US11711947B2 (en) 2020-01-15 2021-01-05 Display device having a transparent mask that includes a transparent oxide
US18/220,195 US20230354650A1 (en) 2020-01-15 2023-07-10 Display device having a transparent mask that includes a transparent oxide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200005206A KR20210092351A (ko) 2020-01-15 2020-01-15 표시 장치

Publications (1)

Publication Number Publication Date
KR20210092351A true KR20210092351A (ko) 2021-07-26

Family

ID=76760505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200005206A KR20210092351A (ko) 2020-01-15 2020-01-15 표시 장치

Country Status (3)

Country Link
US (2) US11711947B2 (ko)
KR (1) KR20210092351A (ko)
CN (1) CN113130538A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033365A1 (ko) * 2021-09-06 2023-03-09 삼성전자 주식회사 디스플레이를 포함하는 전자 장치 및 그의 동작 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210086336A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 패널 및 이를 포함한 헤드 장착형 표시 장치
KR20240001737A (ko) * 2022-06-24 2024-01-04 삼성디스플레이 주식회사 표시 장치
KR20240009015A (ko) * 2022-07-12 2024-01-22 삼성디스플레이 주식회사 발광 표시 장치, 그 제조 방법, 및 발광 표시 장치를 포함하는 차량

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3871913B2 (ja) 2000-11-14 2007-01-24 シャープ株式会社 反射型表示装置およびプリズムアレイシート
KR101268954B1 (ko) 2006-06-29 2013-05-30 엘지디스플레이 주식회사 시야각 제어가 가능한 액정 표시 장치 및 그의 제조 방법
CN101903809B (zh) 2007-12-21 2012-02-29 3M创新有限公司 光控膜
KR101830612B1 (ko) 2011-11-16 2018-02-22 엘지디스플레이 주식회사 유기 발광 표시 장치
WO2013146353A1 (ja) 2012-03-28 2013-10-03 シャープ株式会社 光制御フィルム、表示装置、および光制御フィルムの製造方法
US10185171B2 (en) 2014-06-04 2019-01-22 Sharp Kabushiki Kaisha Light control member, method of manufacturing light control member, apparatus for manufacturing light control member, and display device
KR20180084333A (ko) 2017-01-16 2018-07-25 서울과학기술대학교 산학협력단 광학필름 및 이를 이용한 디스플레이 장치
US10312228B2 (en) * 2017-01-25 2019-06-04 Innolux Corporation Display device
KR102406305B1 (ko) * 2017-05-15 2022-06-09 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR102512462B1 (ko) 2017-10-23 2023-03-22 현대자동차주식회사 차량용 얼비침 방지 필름
US10678091B2 (en) * 2017-10-25 2020-06-09 Samsung Display Co., Ltd. Color conversion element and display device including the same
KR102404742B1 (ko) 2017-11-13 2022-06-07 엘지이노텍 주식회사 광 제어 부재 및 이를 포함하는 표시 장치
JP7117159B2 (ja) * 2018-06-01 2022-08-12 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 表示装置及びその制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033365A1 (ko) * 2021-09-06 2023-03-09 삼성전자 주식회사 디스플레이를 포함하는 전자 장치 및 그의 동작 방법

Also Published As

Publication number Publication date
US20230354650A1 (en) 2023-11-02
US20210217831A1 (en) 2021-07-15
US11711947B2 (en) 2023-07-25
CN113130538A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
US11469279B2 (en) Display device
CN107230434B (zh) 显示装置
KR20210092351A (ko) 표시 장치
EP3511807B1 (en) Display device and flexible circuit board
US10620756B2 (en) Display apparatus
US11372508B2 (en) Sensing unit, display device, and method of driving the display device
CN111668256A (zh) 显示装置
CN111564568A (zh) 显示面板及显示装置
CN113140600A (zh) 显示装置
KR20230169057A (ko) 액정 표시 장치
KR20180044005A (ko) 액정 표시 장치
US20230015262A1 (en) Display device and sensing system including the same
KR20210097868A (ko) 표시 장치
CN116390596A (zh) 显示面板和显示装置
KR20240015207A (ko) 표시 장치
CN114695419A (zh) 显示装置和拼接式显示装置
KR20230001031A (ko) 타일형 표시 장치
US20240040848A1 (en) Display device
CN220570915U (zh) 显示装置
US20240057391A1 (en) Display device
US20240122025A1 (en) Display device
US20240138224A1 (en) Display device including a color filter disposed on a bank structure
US20230050455A1 (en) Display device and sensing system including the same
KR20240043168A (ko) 표시 장치
KR20240085466A (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal