KR20210082970A - 컨볼루션 연산을 수행하는 방법 및 장치 - Google Patents

컨볼루션 연산을 수행하는 방법 및 장치 Download PDF

Info

Publication number
KR20210082970A
KR20210082970A KR1020190175484A KR20190175484A KR20210082970A KR 20210082970 A KR20210082970 A KR 20210082970A KR 1020190175484 A KR1020190175484 A KR 1020190175484A KR 20190175484 A KR20190175484 A KR 20190175484A KR 20210082970 A KR20210082970 A KR 20210082970A
Authority
KR
South Korea
Prior art keywords
data
feature map
tensor
convolution operation
kernel
Prior art date
Application number
KR1020190175484A
Other languages
English (en)
Inventor
한송이
이승원
조민경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190175484A priority Critical patent/KR20210082970A/ko
Priority to US16/897,461 priority patent/US11681915B2/en
Publication of KR20210082970A publication Critical patent/KR20210082970A/ko
Priority to US18/144,009 priority patent/US20230274140A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/15—Correlation function computation including computation of convolution operations
    • G06F17/153—Multidimensional correlation or convolution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G06N20/10—Machine learning using kernel methods, e.g. support vector machines [SVM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computational Linguistics (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Image Analysis (AREA)

Abstract

일 측면에 따른 컨볼루션 연산을 수행하는 방법은, 입력 피처맵 데이터 및 커널 데이터를 획득하는 단계; 상기 컨볼루션 연산과 관련된 입력 채널들의 수, 출력 채널들의 수 및 그룹들의 수에 기초하여 상기 커널 데이터를 조작(manipulation)하는 단계; 및 상기 입력 피처맵 데이터 및 상기 조작된 커널 데이터를 이용하여 상기 컨볼루션 연산을 수행하는 단계;를 포함한다.

Description

컨볼루션 연산을 수행하는 방법 및 장치 {A method and an apparatus for performing convolution operations}
컨볼루션 연산을 수행하는 방법 및 장치에 관한다.
뉴럴 네트워크(neural network)는 생물학적 뇌를 모델링한 컴퓨터 과학적 아키텍쳐(computational architecture)를 참조한다. 최근 뉴럴 네트워크 기술이 발전함에 따라, 다양한 종류의 전자 시스템에서 뉴럴 네트워크 장치를 사용하여 입력 데이터를 분석하고 유효한 정보를 추출하고 있다.
뉴럴 네트워크 장치는 입력 데이터에 대한 많은 양의 연산을 수행한다. 이러한 뉴럴 네트워크 연산을 효율적으로 처리할 수 있는 기술이 연구되고 있다.
컨볼루션 연산을 수행하는 방법 및 장치를 제공하는데 있다. 또한, 상기 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는 데 있다. 해결하려는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
일 측면에 따른 컨볼루션 연산을 수행하는 방법은, 입력 피처맵 데이터 및 커널 데이터를 획득하는 단계; 상기 컨볼루션 연산과 관련된 입력 채널들의 수, 출력 채널들의 수 및 그룹들의 수에 기초하여 상기 커널 데이터를 조작(manipulation)하는 단계; 및 상기 입력 피처맵 데이터 및 상기 조작된 커널 데이터를 이용하여 상기 컨볼루션 연산을 수행하는 단계;를 포함한다.
다른 측면에 따른 컴퓨터로 읽을 수 있는 기록매체는 상술한 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체를 포함한다.
또 다른 측면에 따른 컨볼루션 연산을 수행하는 장치는, 적어도 하나의 프로그램이 저장된 메모리; 및 상기 적어도 하나의 프로그램을 실행하는 프로세서;를 포함하고, 상기 프로세서는, 입력 피처맵 데이터 및 커널 데이터를 획득하고, 상기 컨볼루션 연산과 관련된 입력 채널들의 수, 출력 채널들의 수 및 그룹들의 수에 기초하여 상기 커널 데이터를 조작(manipulation)하고, 상기 입력 피처맵 데이터 및 상기 조작된 커널 데이터를 이용하여 상기 컨볼루션 연산을 수행한다.
도 1은 뉴럴 네트워크의 아키텍처를 설명하기 위한 도면이다.
도 2 및 도 3은 뉴럴 네트워크의 컨볼루션 연산의 예들을 설명하기 위한 도면이다.
도 4는 데이터 처리 장치의 일 예를 도시한 구성도이다.
도 5는 그룹 컨볼루션의 예를 설명하기 위한 도면이다.
도 6은 컨볼루션 연산을 수행하는 방법의 일 예를 설명하기 위한 흐름도이다.
도 7은 프로세서가 커널 데이터를 조작하는 일 예를 설명하기 위한 흐름도이다.
도 8은 프로세서가 커널 데이터를 조작하는 일 예를 설명하기 위한 도면이다.
실시 예들에서 사용되는 용어는 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 명세서의 전반에 걸친 내용을 토대로 정의되어야 한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 명세서에 기재된 “…유닛”, “…모듈” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
아래에서는 첨부한 도면을 참고하여 실시 예에 대하여 상세히 설명한다. 그러나 실시 예는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 예에 한정되지 않는다.
이하에서는 도면을 참조하여 실시 예들을 상세히 설명한다.
도 1은 뉴럴 네트워크의 아키텍처를 설명하기 위한 도면이다.
도 1을 참고하면, 뉴럴 네트워크(1)는 딥 뉴럴 네트워크(Deep Neural Network, DNN) 또는 n-계층 뉴럴 네트워크(n-layers neural networks)의 아키텍처일 수 있다. DNN 또는 n-계층 뉴럴 네트워크는 컨볼루션 뉴럴 네트워크(Convolutional Neural Networks, CNN), 리커런트 뉴럴 네트워크(Recurrent Neural Networks, RNN), Deep Belief Networks, Restricted Boltzman Machines 등에 해당될 수 있다. 예를 들어, 뉴럴 네트워크(1)는 컨볼루션 뉴럴 네트워크(CNN)로 구현될 수 있으나, 이에 제한되지 않는다. 도 1에서는 뉴럴 네트워크(1)의 예시에 해당하는 컨볼루션 뉴럴 네트워크에서 일부의 컨볼루션 레이어가 도시되었지만, 컨볼루션 뉴럴 네트워크는 도시된 컨볼루션 레이어 외에도, 풀링 레이어(pooling layer), 풀리 커넥티드(fully connected) 레이어 등을 더 포함할 수 있다.
뉴럴 네트워크(1)는 입력 이미지, 피처맵들(feature maps) 및 출력을 포함하는 복수 레이어들을 갖는 아키텍처로 구현될 수 있다. 뉴럴 네트워크(1)에서 입력 이미지는 커널(kernel)이라 불리는 필터와의 컨볼루션 연산이 수행되고, 그 결과 피처맵들이 출력된다. 이때 생성된 출력 피처맵들은 입력 피처맵들로서 다시 커널과의 컨볼루션 연산이 수행되고, 새로운 피처맵들이 출력된다. 이와 같은 컨볼루션 연산이 반복적으로 수행된 결과, 최종적으로는 뉴럴 네트워크(1)를 통한 입력 이미지의 특징들에 대한 인식 결과가 출력될 수 있다.
예를 들어, 도 1의 뉴럴 네트워크(1)에 24*24 픽셀 크기의 이미지가 입력된 경우, 입력 이미지는 커널과의 컨볼루션 연산을 통해 20*20 픽셀 크기를 갖는 4채널의 피처맵들로 출력될 수 있다. 이후에도, 20*20 피처맵들은 커널과의 반복적인 컨볼루션 연산을 통해 크기가 줄어들면서, 최종적으로는 1*1 픽셀 크기의 특징들이 출력될 수 있다. 뉴럴 네트워크(1)는 여러 레이어들에서 컨볼루션 연산 및 서브-샘플링(또는 풀링) 연산을 반복적으로 수행함으로써 입력 이미지로부터 이미지 전체를 대표할 수 있는 강인한 특징들을 필터링하여 출력하고, 출력된 최종 특징들을 통해 입력 이미지의 인식 결과를 도출할 수 있다.
도 2 및 도 3은 뉴럴 네트워크의 컨볼루션 연산의 예들을 설명하기 위한 도면이다.
도 2를 참조하면, 입력 피처맵 데이터(210)는 6*6 픽셀 크기이고, 커널 데이터(220)는 3*3 픽셀 크기이고, 출력 피처맵 데이터(230)는 4*4 픽셀 크기인 것으로 가정하나, 이에 제한되지 않는다. 뉴럴 네트워크는 다양한 크기의 피처맵들 및 커널들로 구현될 수 있다. 또한, 입력 피처맵 데이터(210), 커널 데이터(220) 및 출력 피처맵 데이터(230)에 정의된 값들은 모두 예시적인 값들일 뿐이고, 본 실시예들은 이에 제한되지 않는다.
커널 데이터(220)는 입력 피처맵 데이터(210)에서 3*3 픽셀 크기의 영역(또는 타일) 단위로 슬라이딩되면서 컨볼루션 연산이 수행된다. 컨볼루션 연산은 입력 피처맵 데이터(210)의 어느 영역의 각 픽셀 값과 대응되는 커널 데이터(220)의 엘리먼트인 웨이트(weight) 간의 곱셈이 수행되고, 곱셈으로 획득된 값들이 모두 합산됨으로써, 출력 피처맵 데이터(230)의 각 픽셀 값이 출력되는 연산을 의미한다.
먼저, 커널 데이터(220)는 입력 피처맵 데이터(210)의 제 1 영역(211)과 컨볼루션 연산이 수행된다. 즉, 제 1 영역(211)의 픽셀 값 1, 2, 3, 4, 5, 6, 7, 8, 9는 각각 커널 데이터(220)의 엘리먼트들인 웨이트 -1, -3, +4, +7, -2, -1, -5, +3, +1과 각각 곱해지고, 그 결과로서 -1, -6, 12, 28, -10, -6, -35, 24, 9가 획득된다. 다음으로, 획득된 값들 1, -6, 12, 28, -10, -6, -35, 24, 9를 모두 더한 결과인 15가 계산되고, 출력 피처맵 데이터(230)의 1행 1열의 픽셀 값(231)은 15로 결정된다. 여기서, 출력 피처맵 데이터(230)의 1행 1열의 픽셀 값(231)은 제 1 영역(211)에 대응된다.
상술한 바와 동일한 방식으로, 입력 피처맵 데이터(210)의 제 2 영역(212)과 커널 데이터(220) 간의 컨볼루션 연산이 수행됨으로써 출력 피처맵 데이터(230)의 1행 2열의 픽셀 값(232)인 4가 결정된다. 최종적으로, 입력 피처맵 데이터(210)의 마지막 윈도우인 제 16 영역(213)과 커널 데이터(220) 간의 컨볼루션 연산이 수행됨으로써 출력 피처맵 데이터(230)의 4행 4열의 픽셀 값(233)인 11이 결정된다.
한편, 도 2에서는 2차원 컨볼루션 연산에 대하여 설명되었으나, 컨볼루션 연산은 복수의 채널들의 입력 피처맵 데이터, 커널 데이터, 출력 피처맵 데이터가 존재하는 3차원 컨볼루션 연산에 해당될 수 있다. 이에 대해서는 도 3을 참고하여 설명하도록 한다.
도 3을 참고하면, 입력 피처맵 데이터(201)는 3차원의 크기를 가질 수 있으며, X개의 입력 채널들이 존재하고, 각 입력 채널의 2차원 입력 피처맵 데이터는 H행 W열의 크기를 가질 수 있다(X, W, H는 자연수). 커널 데이터(202)는 4차원의 크기를 가질 수 있으며, R행 S열의 크기를 갖는 2차원의 커널이 X개의 입력 채널 및 Y개의 출력 채널만큼 존재할 수 있다(R, S, Y는 자연수). 다시 말해, 커널 데이터(202)는 입력 피처맵 데이터(201)의 입력 채널 수(X) 및 출력 피처맵 데이터(203)의 출력 채널 수(Y)에 대응하는 개수의 채널들을 가질 수 있으며, 각 채널의 2차원 커널은 R행 S열의 크기를 가질 수 있다. 출력 피처맵 데이터(203)는 3차원 입력 피처맵 데이터(201)와 4차원 커널 데이터(202) 간의 3차원 컨볼루션 연산을 통해 생성되고, 3차원 컨볼루션 연산 결과에 따라 Y개의 채널들이 존재할 수 있다.
하나의 2차원 입력 피처맵 데이터와 하나의 2차원 커널 데이터 간의 컨볼루션 연산을 통해 출력 피처맵 데이터가 생성되는 과정은 도 2를 참조하여 상술한 바와 같다. 도 2에서 설명된 2차원 컨볼루션 연산이, X개의 입력 채널들의 입력 피처맵 데이터(201)와 X개의 입력 채널들 및 Y개의 출력 채널들의 커널 데이터(202) 간에 반복적으로 수행됨으로써, Y개의 출력 채널들의 출력 피처맵 데이터(203)가 생성될 수 있다.
도 4는 데이터 처리 장치의 일 예를 도시한 구성도이다.
도 4를 참조하면, 데이터 처리 장치(400)는 메모리(410) 및 프로세서(420)를 포함한다. 또한, 도 4에는 도시되지 않았으나, 데이터 처리 장치(400)는 외부 메모리와 연결될 수도 있다. 도 4의 데이터 처리 장치(400)에는 본 실시예와 관련된 구성요소들 만이 도시되어 있다. 따라서, 도 4에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 데이터 처리 장치(400)에 더 포함될 수 있음은 통상의 기술자에게 자명하다.
데이터 처리 장치(400)는 도 1 내지 도 3을 참조하여 상술한 뉴럴 네트워크가 구현된 장치일 수 있다. 예를 들어, 데이터 처리 장치(400)는 PC(personal computer), 서버 디바이스, 모바일 디바이스, 임베디드 디바이스 등의 다양한 종류의 디바이스들로 구현될 수 있다. 구체적인 예로서, 데이터 처리 장치(400)는 뉴럴 네트워크를 이용한 음성 인식, 영상 인식, 영상 분류 등을 수행하는 스마트폰, 태블릿 디바이스, AR(Augmented Reality) 디바이스, IoT(Internet of Things) 디바이스, 자율주행 자동차, 로보틱스, 의료기기 등에 포함될 수 있으나, 이에 제한되지 않는다. 또한, 데이터 처리 장치(400)는 상술한 디바이스에 탑재되는 전용 하드웨어 가속기(HW accelerator)에 해당될 수 있고, 뉴럴 네트워크 구동을 위한 전용 모듈인 NPU(neural processing unit), TPU(Tensor Processing Unit), Neural Engine 등과 같은 하드웨어 가속기일 수도 있다.
메모리(410)는 데이터 처리 장치(400) 내에서 처리되는 각종 데이터들을 저장한다. 예를 들어, 메모리(410)는 데이터 처리 장치(400)에서 처리된 데이터들 및 처리될 데이터들을 저장할 수 있다. 또한, 메모리(410)는 데이터 처리 장치(400)에 의해 구동될 애플리케이션들, 드라이버들 등을 저장할 수 있다.
예를 들어, 메모리(410)는 DRAM(dynamic random access memory), SRAM(static random access memory) 등과 같은 RAM(random access memory), ROM(read-only memory), EEPROM(electrically erasable programmable read-only memory), CD-ROM, 블루레이 또는 다른 광학 디스크 스토리지, HDD(hard disk drive), SSD(solid state drive), 또는 플래시 메모리를 포함할 수 있다.
프로세서(420)는 데이터 처리 장치(400)에서 뉴럴 네트워크를 구동하기 위한 전반적인 기능들을 제어하는 역할을 한다. 예를 들어, 프로세서(420)는 메모리(410)에 저장된 프로그램들을 실행함으로써, 데이터 처리 장치(400)를 전반적으로 제어한다. 프로세서(420)는 데이터 처리 장치(400) 내에 구비된 CPU(central processing unit), GPU(graphics processing unit), AP(application processor) 등으로 구현될 수 있으나, 이에 제한되지 않는다.
프로세서(420)는 메모리(410)로부터 데이터(예를 들어, 이미지 데이터, 피처맵 데이터, 커널 데이터 등)를 리드/라이트(read/write)하고, 리드/라이트된 데이터를 이용하여 뉴럴 네트워크를 실행한다. 뉴럴 네트워크가 실행될 때, 프로세서(420)는 내부에 포함된 프로세싱 유닛들을 구동시켜, 출력 피처맵 데이터를 생성하기 위한 입력 피처맵 데이터와 커널 데이터 간의 컨볼루션 연산을 반복적으로 수행한다. 이때, 입력 피처맵 데이터의 채널 수, 커널 데이터의 채널 수, 입력 피처맵 데이터의 크기, 커널 데이터의 크기, 출력 값의 정밀도(precision) 등의 다양한 팩터들에 의존하여 컨볼루션 연산의 연산량이 결정될 수 있다.
예를 들어, 프로세싱 유닛은 컨볼루션 연산을 위한 로직 회로를 포함할 수 있다. 구체적으로, 프로세싱 유닛은 곱셈기(multiplier), 덧셈기(adder) 및 누산기(accumulator)의 조합으로 구현된 연산기를 포함할 수 있다. 또한, 곱셈기는 다수의 서브-곱셈기들의 조합으로 구현될 수 있고, 덧셈기도 다수의 서브-덧셈기들의 조합으로 구현될 수 있다.
프로세서(420)는 컨볼루션 연산을 수행하기 위해 캐시(cache) 기능을 담당하는 온-칩(on-chip) 메모리, 및 입력 피처맵 데이터의 픽셀 값들 또는 커널 데이터의 웨이트 값들과 같은 다양한 오퍼랜드(operand)들을 디스패치하기 위한 디스패처(dispatcher)를 더 포함할 수 있다. 예를 들어, 디스패처는 메모리(410)에 저장되어 있는 데이터로부터 프로세싱 유닛이 수행할 연산에 필요한 픽셀 값들 및 웨이트 값들 등의 오퍼랜드들을 온-칩 메모리에 디스패치한다. 그리고, 디스패처는 온-칩 메모리에 디스패치된 오퍼랜드들을 컨볼루션 연산을 위해 프로세싱 유닛에 다시 디스패치한다.
프로세서(420)는 그룹 컨볼루션(group convolution) 연산의 결과와 동일한 결과를 생성할 수 있다. 여기에서, 그룹 컨볼루션은 입력 피처맵 데이터의 채널들을 복수의 그룹들로 나누어 독립적인 컨볼루션을 수행하는 방식을 의미한다. 이하, 도 5를 참조하여, 그룹 컨볼루션에 대하여 설명한다.
도 5는 그룹 컨볼루션의 예를 설명하기 위한 도면이다.
도 5에는 뉴럴 네트워크의 단일 레이어에서의 입력 피처맵 데이터(511, 512), 커널 데이터(521, 522) 및 출력 피처맵 데이터(531, 532)가 도시되어 있다. 여기에서, 출력 피처맵 데이터(531, 532)는 입력 피처맵 데이터(511, 512)와 커널 데이터(521, 522)의 컨볼루션 연산에 의하여 생성되는 것으로 가정한다.
일반적으로, 뉴럴 네트워크에 입력되는 입력 이미지의 채널들이 다수인 경우, 출력을 생성하기 위하여 많은 수의 MAC(Multiplier-Accumulator)들의 필요하다. 예를 들어, 입력 피처맵 데이터의 사이즈가 W*H이고, 커널 데이터의 사이즈가 kx*ky이고, 입력 채널들의 수가 #InC이고, 출력 채널들의 수가 #OtC인 경우, 뉴럴 네트워크의 단일 레이어의 연산을 완료하기 위해서는 W*H*kx*ky*#InC*#OtC 만큼의 MAC들이 필요하다.
그룹 컨볼루션은 뉴럴 네트워크의 경량화 기법들 중 하나이다. 구체적으로, 그룹 컨볼루션은 입력 피처맵 데이터의 채널들을 여러 개의 그룹으로 나누어 독립적으로 컨볼루션을 수행하는 방식이다. 따라서, 통상의 컨볼루션 연산을 수행하는 것에 비하여, 그룹 컨볼루션은 연산에 필요한 MAC들의 수가 적고, 병렬적인 연산이 가능하다.
도 5를 참조하면, 2개의 그룹들로 나누어진 입력 피처맵 데이터(511, 512)가 도시되어 있다. 입력 피처맵 데이터(511)는 커널 데이터(521)과 컨볼루션 연산이 수행됨으로써 출력 피처맵 데이터(531)가 생성된다. 또한, 입력 피처맵 데이터(512)는 커널 데이터(522)와 컨볼루션 연산이 수행됨으로써 출력 피처맵 데이터(532)가 생성된다. 그리고, 출력 피처맵 데이터(531, 532)가 조합됨으로써 뉴럴 네트워크의 단일 레이어에서의 최종적인 출력 피처맵 데이터가 생성된다.
다만, 컨볼루션 뉴럴 네트워크를 구현하는 일반적인 하드웨어를 통하여 그룹 컨볼루션 연산이 수행되는 것은 비효율적일 수 있다. 예를 들어, 통상의 프로세싱 유닛들을 이용하여 그룹 컨볼루션 연산이 수행되는 경우, 단일 레이어 당 단일 프로세싱 유닛이 복수 회의 컨볼루션 연산들을 수행해야 하는바, 이는 비효율적일 수 있다.
데이터 처리 장치(400)는 그룹 컨볼루션 연산에 이용되는 데이터를 조작(manipulation)한다. 예를 들어, 데이터 처리 장치(400)는 입력 채널들의 수, 출력 채널들의 수 및 그룹들의 수에 기초하여 커널 데이터를 조작할 수 있다. 데이터 처리 장치(400)가 커널 데이터를 조작함으로써, 데이터 처리 장치(400)에서 생성되는 결과(즉, 출력 피처맵 데이터)는 그룹 컨볼루션 연산이 수행됨에 따라 생성되는 결과와 동일할 수 있다. 따라서, 데이터 처리 장치(400)가 통상의 프로세싱 유닛으로 구현되더라도, 그룹 컨볼루션 연산이 효율적으로 수행될 수 있다.
이하, 도 6 내지 도 8을 참조하여, 데이터 처리 장치(400)가 컨볼루션 연산을 수행하는 예를 상세하게 설명한다.
도 6은 컨볼루션 연산을 수행하는 방법의 일 예를 설명하기 위한 흐름도이다.
도 6을 참조하면, 컨볼루션 연산을 수행하는 방법은 도 4에 도시된 데이터 처리 장치(400)에서 시계열적으로 처리되는 단계들로 구성된다. 따라서, 이하에서 생략된 내용이라 하더라도 도 4에 도시된 데이터 처리 장치(400)에 관하여 이상에서 기술된 내용은 도 6의 컨볼루션 연산을 수행하는 방법에도 적용됨을 알 수 있다.
610 단계에서, 프로세서(420)는 입력 피처맵 데이터 및 커널 데이터를 획득한다.
프로세서(420)는 메모리(410)에 저장된 입력 피처맵 데이터 및 커널 데이터를 독출할 수 있다. 예를 들어, 입력 피처맵 데이터 및 커널 데이터는 그룹 컨볼루션이 수행되는 데이터일 수 있다. 그룹 컨볼루션에 대해서는 도 5를 참조하여 상술한 바와 같다. 다시 말해, 프로세서(420)는 복수의 그룹들로 분할된 입력 피처맵 데이터 및 복수의 그룹들로 분할된 커널 데이터를 획득할 수 있다.
620 단계에서, 프로세서(420)는 컨볼루션 연산과 관련된 입력 채널들의 수, 출력 채널들의 수 및 그룹들의 수에 기초하여 커널 데이터를 조작한다.
예를 들어, 프로세서(420)는 디폴트 텐서(default tensor)를 생성하고, 디폴트 텐서의 엘리먼트들 중 일부를 커널 데이터로 대체할 수 있다. 여기에서, 디폴트 텐서는 0으로 구성된 텐서 일 수 있다. 다시 말해, 디폴트 텐서의 엘리먼트들은 0 일 수 있다.
프로세서(420)는 디폴트 텐서의 사이즈를 입력 채널들의 수 및 출력 채널들의 수에 기초하여 결정할 수 있다. 또한, 프로세서(420)는 디폴트 텐서에 포함된 서브-텐서(sub-tensor)의 사이즈를 커널 데이터의 사이즈로 결정할 수 있다.
프로세서(420)가 커널 데이터를 조작하는 예는 도 7 및 도 8을 참조하여 후술한다.
630 단계에서, 프로세서(420)는 입력 피처맵 데이터 및 조작된 커널 데이터를 이용하여 컨볼루션 연산을 수행한다.
프로세서(420)가 컨볼루션 연산을 수행하는 방법은 도 2 및 도 3을 참조하여 상술한 바와 같다. 따라서, 이하에서는, 프로세서(420)가 컨볼루션 연산을 수행하는 방법에 대한 구체적인 설명은 생략한다.
한편, 도 6에는 도시되지 않았으나, 프로세서(420)는 입력 피처맵 데이터 및/또는 조작된 커널 데이터에 대하여 제로-스킵핑(zero-skipping)을 수행하고, 제로-스킵핑이 수행된 데이터를 이용하여 컨볼루션 연산을 수행할 수 있다. 따라서, 프로세서(420)는 컨볼루션 연산 과정에서 불필요하게 연산량이 증가되는 것을 방지할 수 있다.
도 7은 프로세서가 커널 데이터를 조작하는 일 예를 설명하기 위한 흐름도이다.
710 단계에서, 프로세서(420)는 디폴트 텐서를 생성한다.
여기에서, 디폴트 텐서는 엘리먼트로 0을 포함하는 텐서들을 의미한다.
프로세서(420)는 입력 채널들의 수 및 출력 채널들의 수에 기초하여 디폴트 텐서의 사이즈를 결정할 수 있다. 예를 들어, 입력 채널들의 수가 #InC이고, 출력 채널들의 수가 #OtC이고, 커널 데이터의 사이즈가 kx*ky라고 가정하면, 프로세서(420)는 디폴트 텐서의 사이즈를 (#InC, #OtC, kx, ky)로 결정할 수 있다. 그리고, 프로세서(420)는 (#InC, #OtC, kx, ky)의 사이즈를 갖는 텐서에 포함된 각각의 엘리먼트를 0으로 결정할 수 있다.
720 단계에서, 프로세서(420)는 디폴트 텐서의 엘리먼트들 중 일부를 커널 데이터로 대체한다.
프로세서(420)는 디폴트 텐서를 복수의 서브-텐서들로 분할할 수 있다. 이 때, 프로세서(420)는 서브-텐서들 각각의 사이즈는 커널 데이터의 사이즈로 결정할 수 있다.
그리고, 프로세서(420)는 복수의 서브-텐서들 중 적어도 하나를 커널 데이터로 대체할 수 있다. 이 때, 프로세서(420)는 제1 방향을 따라 순차적으로 서브-텐서를 커널 데이터로 대체할 수 있다. 예를 들어, 제1 방향은 출력 채널들에 대응하는 방향일 수 있으나, 이에 한정되지 않는다.
이하, 도 8을 참조하여, 도 7의 흐름도에 따라 프로세서(420)가 커널 데이터를 조작하는 예를 설명한다.
도 8은 프로세서가 커널 데이터를 조작하는 일 예를 설명하기 위한 도면이다.
도 8에는 뉴럴 네트워크의 단일 레이어에서의 입력 피처맵 데이터(811, 812) 및 출력 피처맵 데이터(831, 832)가 도시되어 있다. 또한, 도 8에는 디폴트 텐서(820) 및 조작된 디폴트 텐서(840)가 도시되어 있다.
설명의 편의를 위하여, 도 8의 입력 피처맵 데이터(811, 812)는 도 5의 입력 피처맵 데이터(511, 512)와 동일한 것으로 가정한다. 또한, 도 8에는 도시되지 않았지만, 커널 데이터는 도 5의 커널 데이터(521, 522)와 동일한 것으로 가정한다.
프로세서(420)는 디폴트 텐서(820)를 생성한다. 예를 들어, 입력 채널들의 수가 2이고, 출력 채널들의 수가 4이고, 커널 데이터의 사이즈가 2*2라고 가정하면, 프로세서(420)는 디폴트 텐서(820)의 사이즈를 (2, 4, 2, 2)로 결정할 수 있다. 그리고, 프로세서(420)는 디폴트 텐서(820)의 엘리먼트들을 0으로 설정할 수 있다.
프로세서(420)는 디폴트 텐서(820)의 엘리먼트들 중 일부를 커널 데이터로 대체함으로써, 조작된 커널 데이터(840)를 생성한다. 먼저, 프로세서(420)는 디폴트 텐서(820)를 복수의 서브-텐서들로 분할 할 수 있다. 상술한 예에서, 커널 데이터(521, 522)의 사이즈는 2*2이다. 따라서, 프로세서(420)는 서브-텐서의 사이즈를 2*2로 결정할 수 있다.
프로세서(420)는 복수의 서브-텐서들 중 일부를 커널 데이터로 대체한다. 이 때, 프로세서(420)는 커널 데이터로의 대체가 시작되는 서브-텐서의 위치를 입력 채널들의 수, 출력 채널들의 수 및 그룹들의 수에 따라 결정할 수 있다. 예를 들어, 입력 채널들의 수가 #InC이고, 출력 채널들의 수가 #OtC이고, 그룹들의 수가 #Group이고, 커널 데이터의 인덱스가 g라고 가정하면, 프로세서(420)는 커널 데이터로의 대체가 시작되는 서브-텐서의 위치를 (#InC/#Group*g, #OtC/#Group*g)으로 결정할 수 있다.
그리고, 프로세서(420)는 (#InC/#Group*g, #OtC/#Group*g)의 위치를 나타내는 서브-텐서로부터 제1 방향을 따라 순차적으로 서브-텐서를 커널 데이터로 대체한다. 예를 들어, 제1 방향은 출력 채널들에 대응하는 방향(도 8의 '출력 채널 방향')일 수 있다.
도 5 및 도 8에 도시된 예를 참조하면, 입력 채널들의 수가 2이고, 출력 채널들의 수가 4이고, 그룹들의 수가 2이다. 또한, 커널 데이터(521)의 인덱스가 0이고, 커널 데이터(522)의 인덱스가 1이다.
이 경우, 프로세서(420)는 커널 데이터(521)로의 대체가 시작되는 서브-텐서의 위치를 (2/2*0, 4/2*0)=(0,0)으로 결정할 수 있다. 다시 말해, 도 8을 참조하면, 프로세서(420)는 디폴트 텐서(820)에서 (0,0)의 위치를 나타내는 서브-텐서(841)를 커널 데이터(521)로 대체되는 시작점으로 결정할 수 있다. 그리고, 프로세서(420)는 출력 채널들에 대응하는 방향을 따라, 서브-텐서(842)도 커널 데이터로 대체할 수 있다.
또한, 프로세서(420)는 커널 데이터(522)로의 대체가 시작되는 서브-텐서의 위치를 (2/2*1, 4/2*1)=(1,2)으로 결정할 수 있다. 다시 말해, 도 8을 참조하면, 프로세서(420)는 디폴트 텐서(820)에서 (1,2)의 위치를 나타내는 서브-텐서(843)를 커널 데이터(522)로 대체되는 시작점으로 결정할 수 있다. 그리고, 프로세서(420)는 출력 채널들에 대응하는 방향에 따라, 서브텐서(844)도 커널 데이터로 대체할 수 있다.
이에 따라, 디폴트 텐서(820)에서 서브-텐서들(841, 842, 843, 844)이 커널 데이터(521, 522)로 대체됨으로써 조작된 커널 데이터(840)가 생성될 수 있다.
프로세서(420)는 입력 피처맵 데이터(811, 812)와 조작된 커널 데이터(840)의 컨볼루션 연산을 수행하여 출력 피처맵 데이터(831, 832)를 생성한다. 그리고, 프로세서(420)는 출력 피처맵 데이터(831, 832)를 조합하여 뉴럴 네트워크의 단일 레이어에서의 최종적인 출력 피처맵 데이터를 생성한다.
이 때, 도 8의 출력 피처맵 데이터(831, 832)는 도 5의 출력 피처맵 데이터(531, 532)와 동일하게 생성된다. 다시 말해, 프로세서(420)는, 통상의 컨볼루션 연산을 수행하더라도 그룹 컨볼루션 연산의 결과와 동일한 결과를 생성할 수 있다.
한편, 프로세서(420)는 입력 피처맵 데이터(811, 812) 및/또는 조작된 커널 데이터(840)에 대하여 제로-스킵핑(zero-skipping)을 수행하고, 제로-스킵핑이 수행된 데이터를 이용하여 컨볼루션 연산을 수행할 수도 있다. 이에 따라, 프로세서(420)는 컨볼루션 연산 과정에서 불필요하게 연산량이 증가되는 것을 방지할 수 있다.
상술한 바에 따르면, 데이터 처리 장치(400)는 커널 데이터를 조작함으로써, 통상의 컨볼루션 연산을 수행하더라도 그룹 컨볼루션 연산과 동일한 결과를 생성할 수 있다. 따라서, 컨볼루션 뉴럴 네트워크를 구현하는 일반적인 하드웨어를 통해서도 그룹 컨볼루션 연산이 효율적으로 수행될 수 있다.
한편, 상술한 방법은 컴퓨터에서 실행될 수 있는 프로그램으로 작성 가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다. 또한, 상술한 방법에서 사용된 데이터의 구조는 컴퓨터로 읽을 수 있는 기록매체에 여러 수단을 통하여 기록될 수 있다. 상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 램, USB, 플로피 디스크, 하드 디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등)와 같은 저장매체를 포함한다.
본 실시예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하며, 권리 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점을 포함하는 것으로 해석되어야 할 것이다.
400: 데이터 처리 장치
410: 메모리
420: 프로세서

Claims (15)

  1. 컨볼루션 연산을 수행하는 방법에 있어서,
    입력 피처맵 데이터 및 커널 데이터를 획득하는 단계;
    상기 컨볼루션 연산과 관련된 입력 채널들의 수, 출력 채널들의 수 및 그룹들의 수에 기초하여 상기 커널 데이터를 조작(manipulation)하는 단계; 및
    상기 입력 피처맵 데이터 및 상기 조작된 커널 데이터를 이용하여 상기 컨볼루션 연산을 수행하는 단계;를 포함하는 방법.
  2. 제 1 항에 있어서,
    상기 조작하는 단계는,
    디폴트 텐서(default tensor)를 생성하는 단계; 및
    상기 디폴트 텐서의 엘리먼트들 중 일부를 상기 커널 데이터로 대체하는 단계;를 포함하는 방법.
  3. 제 2 항에 있어서,
    상기 디폴트 텐서는 0(zero)으로 구성된 텐서를 포함하는 방법.
  4. 제 2 항에 있어서,
    상기 디폴트 텐서의 사이즈는 상기 입력 채널들의 수 및 상기 출력 채널들의 수에 기초하여 결정되는 방법.
  5. 제 2 항에 있어서,
    상기 대체하는 단계는
    제1 방향을 따라 순차적으로 상기 디폴트 텐서의 엘리먼트들 중 일부를 상기 커널 데이터로 대체하는 방법.
  6. 제 5 항에 있어서,
    상기 제1 방향은 상기 출력 채널들에 대응하는 방향을 포함하는 방법.
  7. 제 1 항에 있어서,
    상기 입력 피처맵 데이터 및 상기 커널 데이터는 그룹 컨볼루션(group convolution)이 수행되는 데이터를 포함하는 방법.
  8. 제 1 항에 따른 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 비휘발성(non-transitory) 기록매체.
  9. 컨볼루션 연산을 수행하는 장치에 있어서,
    적어도 하나의 프로그램이 저장된 메모리; 및
    상기 적어도 하나의 프로그램을 실행하는 프로세서;를 포함하고,
    상기 프로세서는,
    입력 피처맵 데이터 및 커널 데이터를 획득하고, 상기 컨볼루션 연산과 관련된 입력 채널들의 수, 출력 채널들의 수 및 그룹들의 수에 기초하여 상기 커널 데이터를 조작(manipulation)하고, 상기 입력 피처맵 데이터 및 상기 조작된 커널 데이터를 이용하여 상기 컨볼루션 연산을 수행하는 장치.
  10. 제 9 항에 있어서,
    상기 프로세서는,
    디폴트 텐서(default tensor)를 생성하고, 상기 디폴트 텐서의 엘리먼트들 중 일부를 상기 커널 데이터로 대체하는 장치.
  11. 제 10 항에 있어서,
    상기 디폴트 텐서는 0(zero)으로 구성된 텐서를 포함하는 장치.
  12. 제 10 항에 있어서,
    상기 디폴트 텐서들의 사이즈는 상기 입력 채널들의 수 및 상기 출력 채널들의 수에 기초하여 결정되는 장치.
  13. 제 10 항에 있어서,
    상기 프로세서는,
    제1 방향을 따라 순차적으로 상기 디폴트 텐서의 엘리먼트들 중 일부를 상기 커널 데이터로 대체하는 장치.
  14. 제 13 항에 있어서,
    상기 제1 방향은 상기 출력 채널들에 대응하는 방향을 포함하는 장치.
  15. 제 9 항에 있어서,
    상기 입력 피처맵 데이터 및 상기 커널 데이터는 그룹 컨볼루션(group convolution)이 수행되는 데이터를 포함하는 장치.
KR1020190175484A 2019-12-26 2019-12-26 컨볼루션 연산을 수행하는 방법 및 장치 KR20210082970A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190175484A KR20210082970A (ko) 2019-12-26 2019-12-26 컨볼루션 연산을 수행하는 방법 및 장치
US16/897,461 US11681915B2 (en) 2019-12-26 2020-06-10 Neural network method and apparatus
US18/144,009 US20230274140A1 (en) 2019-12-26 2023-05-05 Neural network method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190175484A KR20210082970A (ko) 2019-12-26 2019-12-26 컨볼루션 연산을 수행하는 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20210082970A true KR20210082970A (ko) 2021-07-06

Family

ID=76546304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190175484A KR20210082970A (ko) 2019-12-26 2019-12-26 컨볼루션 연산을 수행하는 방법 및 장치

Country Status (2)

Country Link
US (2) US11681915B2 (ko)
KR (1) KR20210082970A (ko)

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10460230B2 (en) 2015-06-04 2019-10-29 Samsung Electronics Co., Ltd. Reducing computations in a neural network
JP6961011B2 (ja) * 2016-12-09 2021-11-05 ベイジン ホライズン インフォメーション テクノロジー カンパニー リミテッド データ管理のためのシステム及び方法
US20180253636A1 (en) 2017-03-06 2018-09-06 Samsung Electronics Co., Ltd. Neural network apparatus, neural network processor, and method of operating neural network processor
KR102390379B1 (ko) 2017-03-06 2022-04-26 삼성전자주식회사 뉴럴 네트워크 프로세서, 뉴럴 네트워크 프로세서의 동작 방법, 및 뉴럴 네트워크 장치
KR102415508B1 (ko) * 2017-03-28 2022-07-01 삼성전자주식회사 컨볼루션 신경망 처리 방법 및 장치
US10474464B2 (en) * 2017-07-05 2019-11-12 Deep Vision, Inc. Deep vision processor
US10878273B2 (en) * 2017-07-06 2020-12-29 Texas Instruments Incorporated Dynamic quantization for deep neural network inference system and method
US10936943B2 (en) 2017-08-31 2021-03-02 Qualcomm Incorporated Providing flexible matrix processors for performing neural network convolution in matrix-processor-based devices
US11328169B2 (en) * 2017-09-26 2022-05-10 Nvidia Corporation Switchable propagation neural network
US11301713B2 (en) 2017-10-25 2022-04-12 Nec Corporation Information processing apparatus, information processing method, and non-transitory computer readable medium
KR102452953B1 (ko) * 2017-10-30 2022-10-11 삼성전자주식회사 뉴럴 네트워크의 컨볼루션 연산을 수행하는 방법 및 장치
KR20190051697A (ko) * 2017-11-07 2019-05-15 삼성전자주식회사 뉴럴 네트워크의 디컨벌루션 연산을 수행하는 장치 및 방법
CN111247527B (zh) 2017-12-20 2023-08-22 华为技术有限公司 在卷积神经网络模型中确定特征图像的方法和装置
CN110321999B (zh) * 2018-03-30 2021-10-01 赛灵思电子科技(北京)有限公司 神经网络计算图优化方法
US11216732B2 (en) * 2018-05-31 2022-01-04 Neuralmagic Inc. Systems and methods for generation of sparse code for convolutional neural networks
KR102519800B1 (ko) * 2018-07-17 2023-04-10 삼성디스플레이 주식회사 전자 장치
US11836971B2 (en) * 2018-08-23 2023-12-05 Samsung Electronics Co., Ltd. Method and device with convolution neural network processing
EP3654247A1 (en) * 2018-11-15 2020-05-20 IMEC vzw Convolution engine for neural networks
KR20200066952A (ko) * 2018-12-03 2020-06-11 삼성전자주식회사 확장 컨벌루션 연산을 수행하는 장치 및 방법
WO2020146905A1 (en) * 2019-01-13 2020-07-16 Lightlab Imaging, Inc. Systems and methods for classification of arterial image regions and features thereof
US12014505B2 (en) * 2019-01-31 2024-06-18 Samsung Electronics Co., Ltd. Method and apparatus with convolution neural network processing using shared operand
US10873456B1 (en) * 2019-05-07 2020-12-22 LedgerDomain, LLC Neural network classifiers for block chain data structures
CN112437926B (zh) * 2019-06-18 2024-05-31 神经技术Uab公司 使用前馈卷积神经网络的快速鲁棒摩擦脊印痕细节提取
KR20210024865A (ko) 2019-08-26 2021-03-08 삼성전자주식회사 데이터를 처리하는 방법 및 장치
KR20210045225A (ko) 2019-10-16 2021-04-26 삼성전자주식회사 뉴럴 네트워크에서 연산을 수행하는 방법 및 장치
US11403486B2 (en) * 2019-11-13 2022-08-02 Huawei Technologies Co., Ltd. Methods and systems for training convolutional neural network using built-in attention
US11532168B2 (en) * 2019-11-15 2022-12-20 Nvidia Corporation Multi-view deep neural network for LiDAR perception

Also Published As

Publication number Publication date
US20230274140A1 (en) 2023-08-31
US11681915B2 (en) 2023-06-20
US20210201132A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
JP7132824B2 (ja) ニューラルネットワークにおいてデコンボルーション演算を実行する装置及びその方法
KR102452953B1 (ko) 뉴럴 네트워크의 컨볼루션 연산을 수행하는 방법 및 장치
CN108229655B (zh) 卷积神经网络（cnn）处理方法和设备
US10909418B2 (en) Neural network method and apparatus
JP7304148B2 (ja) ニューラルネットワークにおいてコンボリューション演算を処理する方法及びその装置
JP7234185B2 (ja) データを処理する方法及びその装置
KR102452951B1 (ko) 뉴럴 네트워크의 컨볼루션 연산을 수행하는 방법 및 장치
JP2020107338A (ja) ニューラルネットワークのコンボルーション演算を処理する方法及びその装置
KR20200095300A (ko) 뉴럴 네트워크의 컨볼루션 연산을 처리하는 방법 및 장치
KR20200072307A (ko) 뉴럴 네트워크에서의 부하 균형을 위한 장치 및 방법
KR20210039197A (ko) 데이터를 처리하는 방법 및 장치
JP6955598B2 (ja) 複数の畳み込みウィンドウ内の画像データの並行抽出方法、装置、機器及びコンピュータ可読記憶媒体
KR20210045224A (ko) 데이터를 처리하는 방법 및 장치
US12014505B2 (en) Method and apparatus with convolution neural network processing using shared operand
KR20200072308A (ko) 뉴럴 네트워크에서 컨볼루션 연산을 수행하는 방법 및 장치
US11636569B1 (en) Matrix transpose hardware acceleration
KR20210082970A (ko) 컨볼루션 연산을 수행하는 방법 및 장치
EP3832551B1 (en) Method and apparatus for processing data
KR20200023154A (ko) 컨볼루션 뉴럴 네트워크를 처리하는 방법 및 장치
KR20200056898A (ko) 프로세싱 장치 및 프로세싱 장치에서 덧셈 연산을 처리하는 방법
CN115861862A (zh) 识别图像的方法和设备