KR20210080781A - 게이트 드라이버 및 이를 포함하는 표시 장치 - Google Patents

게이트 드라이버 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20210080781A
KR20210080781A KR1020190172697A KR20190172697A KR20210080781A KR 20210080781 A KR20210080781 A KR 20210080781A KR 1020190172697 A KR1020190172697 A KR 1020190172697A KR 20190172697 A KR20190172697 A KR 20190172697A KR 20210080781 A KR20210080781 A KR 20210080781A
Authority
KR
South Korea
Prior art keywords
transistor
node
electrode
pixel
gate
Prior art date
Application number
KR1020190172697A
Other languages
English (en)
Inventor
주성환
김진영
손현호
김현우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190172697A priority Critical patent/KR20210080781A/ko
Priority to EP20907017.6A priority patent/EP4083986A4/en
Priority to CN202080078133.4A priority patent/CN114667558A/zh
Priority to PCT/KR2020/011687 priority patent/WO2021132839A1/ko
Priority to US17/776,562 priority patent/US11915637B2/en
Publication of KR20210080781A publication Critical patent/KR20210080781A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명에 따른 표시 장치는 복수의 단위 화소가 배치되는 표시 패널, 표시 패널의 상면에 배치되고, 상기 복수의 단위 화소에 내장되는 게이트 드라이버를 포함하고, 복수의 단위 화소 각각은 주화소와 보조화소를 포함하고, 게이트 드라이버는 복수의 스테이지를 포함하고, 복수의 스테이지 중 제n 스테이지는, (n은 자연수) 제1 스캔 신호 및 제2 스캔 신호를 출력하는 스캔 구동 회로 및 발광 제어 신호를 출력하는 발광 구동 회로를 포함한다. 이에, 본 발명은 주화소가 불량이 되더라도 주화소를 대신하여, 보조화소가 발광할 수 있어, 표시 장치는 불량에 대한 신뢰성이 향상된다.

Description

게이트 드라이버 및 이를 포함하는 표시 장치{GATE DRIVER AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 게이트 드라이버 및 이를 포함하는 표시 장치에 관한 것으로서, 보다 상세하게는 주화소와 보조화소를 모두 구동할 수 있는 게이트 드라이버를 포함하는 표시 장치에 관한 것이다.
현재까지 널리 이용되고 있는 액정 표시 장치(Liquid Crystal Display;LCD)와 유기 표시 장치(Organic Light Emitting Diode Display; OLED)는 그 적용 범위가 점차 확대되고 있다.
액정 표시 장치와 유기 표시 장치는 고해상도의 화면을 제공할 수 있고, 경량 박형이 가능하다는 장점으로 인해 일상적인 전자기기, 예를 들어, 핸드폰, 노트북 등의 화면에 많이 적용되고 잇고, 그 범위도 점차 확대되고 있다.
다만, 액정 표시 장치와 유기 표시 장치는 표시 장치에서 영상이 표시되지 않는 영역으로 사용자에게 시인되는 베젤(Bezel) 영역의 크기를 감소시키는데 한계가 있다. 예를 들어, 액정 표시 장치의 경우, 액정을 밀봉하고 상부 기판과 하부 기판을 합착하기 위해 씰런트(Sealant)가 사용되어야 하므로, 베젤 영역의 크기를 감소시키는데 한계가 있다. 또한, 유기 표시 장치의 경우, 유기 발광 소자가 유기 물질로 이루어져 수분 또는 산소에 매우 취약하여 유기 발광 소자를 보호하기 위한 봉지부(encansulation)가 배치되어야 하므로, 베젤 영역의 크기를 감소시키는데 한계가 있다. 특히, 하나의 패널로서 초대형 화면을 구현하는 것은 불가능하므로, 복수 개의 액정 표시 패널 또는 복수 개의 유기 표시 패널을 일종의 타일(tile) 형태로 배치하여 초대형 화면을 구현하는 경우, 서로 인접하는 패널 간의 베젤 영역이 사용자에게 시인되는 문제가 발생할 수 있다.
이에 대한 대한으로 LED를 포함하는 표시 장치가 제안되었다고, LED는 유기 물질이 아닌 무기 물질로 이루어지므로, 신뢰성이 우수하여 액정 표시 장치나 유기 표시 장치에 비해 수명이 길이다. 또한, LED는 점등 속도가 빠를 뿐만 아니라, 소비 전력이 적고, 내충격성이 강해 안정성이 뛰어나며, 고휘도의 영상을 표시할 수 있기 때문에 초대형 화면에 적용되기에 적합한 소자이다.
이에 따라, 일반적으로 베젤 영역을 최소화할 수 있는 초대형 화면을 제공하기 위한 표시 장치에는 LED소자가 이용되고 있다.
본 발명의 발명자들은 LED는 유기 발광 소자에 비해 발광 효율이 좋으므로, LED를 포함하는 표시 장치의 경우 유기 발광 소자를 사용하는 표시 장치에 비해 하나의 화소의 크기, 즉, 동일한 휘도의 광을 발광하기 위해 요구되는 발광 영역의 크기가 매우 작다는 것을 인식하였다. 이에, 본 발명의 발명자들은 LED를 사용하여 표시 장치를 구현하는 경우, 서로 인접하는 화소의 발광 영역 사이의 거리가 동일 해상도를 갖는 유기 표시 장치에서의 서로 인접하는 화소의 발광 영역 사이의 거리보다 매우 길다는 것을 인식하였다. 이에, 본 발명의 발명자들은, 복수의 표시 패널을 타일 형태로 배치하여 구현된 타일링 디스플레이를 구현하는 경우 표시 패널의 최외곽에 배치된 LED와 이에 인접하는 다른 하나의 표시 패널의 최외곽에 배치된 LED 사이의 간격을 하나의 표시 패널 내에서 배치된 LED 사이의 간격과 동일하게 구현할 수 있으므로 실질적으로 베젤 영역이 존재하지 않는 제로 베젤 구현이 가능하다는 것을 인식하였다. 다만, 상술한 바와같이 표시 패널의 최외곽에 배치된 LED와 이에 인접하는 다른 하나의 표시 패널의 최외곽에 배치된 LED 사이의 간격을 하나의 표시 패널 내에서 배치된 LED 사이의 간격과 동일하게 구현하기 위해서는, 기존에서 표시 패널 상면에 위치하였던 게이트 드라이버, 데이터 드라이버 등과 같은 다양한 구동부를 표시 패널 상면이 아닌 하면에 위치시켜야 한다.
이에, 본 발명의 발명자들은 표시 패널 상면에 박막 트랜지스터, LED 등과 같은 소자들이 배치되고, 표시 패널 하면에 게이트 드라이버, 데이터 드라이버 등과 같은 구동부들이 배치된 새로운 구조의 표시 장치를 발명하였다.
그러나, 본 발명의 발명자들은 상술한 바와 같은 구조의 표시 장치에서 공정 불량률이 상승됨을 인식하였다. 구체적으로, 표시 패널 상면에 형성된 박막 트랜지스터, LED 등과 같은 소자와 표시 패널 하면에 형성된 게이트 드라이버, 데이터 드라이버 등과 같은 구동부를 연결시키기 위한 연결 구성요소를 형성하는 공정이 추가됨으로써, 공정 불량률이 상승되는 문제점이 발생한다.
이에, 본 발명의 발명자들은 상술한 추가 공정을 최소화시킨 새로운 구조의 표시 장치를 발명하였다.
이에, 본 발명이 해결하고자 하는 과제는 표시 패널 상면의 양 측면에 게이트 드라이버를 배치시켜, 표시 패널 양 측면에 연결 구성요소를 형성할 필요가 없어 추가 공정 수를 감소시킬 수 있는 표시 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 게이트 드라이버가 주화소 및 보조화소를 모두 구동시킬 수 있는 표시 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 또 다른 과제는 게이트 드라이버를 화소 내부에 내장하여, 제로 베젤을 구현할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명에 따른 표시 장치는 복수의 단위 화소가 배치되는 표시 패널, 표시 패널의 상면에 배치되고, 상기 복수의 단위 화소에 내장되는 게이트 드라이버를 포함하고, 복수의 단위 화소 각각은 주화소와 보조화소를 포함하고, 게이트 드라이버는 복수의 스테이지를 포함하고, 복수의 스테이지 중 제n 스테이지는, (n은 자연수) 제1 스캔 신호 및 제2 스캔 신호를 출력하는 스캔 구동 회로 및 발광 제어 신호를 출력하는 발광 구동 회로를 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 게이트 드라이버를 연결하기 위하여, 사이드 배선을 형성할 필요성이 없으므로, 사이드 배선의 공정에 따른 불량이 발생할 확률이 현저히 낮아진다.
본 발명은 단위 화소 내에 주화소와 보조화소을 배치시킴으로써, 주화소가 불량이 되더라도 주화소를 대신하여, 보조화소가 발광할 수 있어, 표시 장치는 불량에 대한 신뢰성이 향상된다.
본 발명은 게이트 드라이버를 단위 화소의 내부에 실장함으로써, 비표시 영역을 삭제할 수 있어 제로 베젤을 구현할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시에에 따른 표시 장치에 대한 개략적인 상면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 게이트 드라이버 및 복수의 단위 화소의 블록도이다.
도 3는 본 발명의 일 실시예에 따른 표시 장치에 구비된 화소 회로를 나타내는 회로도이다.
도 4a는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제1 구동 기간을 설명하기 위한 회로도이다.
도 4b는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제1 구동 기간을 설명하기 위한 타이밍도이다.
도 5a는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제2 구동 기간을 설명하기 위한 회로도이다.
도 5b는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제2 구동 기간을 설명하기 위한 타이밍도이다.
도 6a는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제3 구동 기간을 설명하기 위한 회로도이다.
도 6b는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제3 구동 기간을 설명하기 위한 타이밍도이다.
도 7a는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제4 구동 기간을 설명하기 위한 회로도이다.
도 7b는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제4 구동 기간을 설명하기 위한 타이밍도이다.
도 8a는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제5 구동 기간을 설명하기 위한 회로도이다.
도 8b는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제5 구동 기간을 설명하기 위한 타이밍도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 스캔 구동 회로를 나타내는 회로도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 발광 구동 회로를 나타내는 회로도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 게이트 드라이버의 입력 신호 및 출력 신호를 나타내는 타이밍도이다.
도 12 내지 도 20은 본 발명의 일 실시예에 따른 표시 장치의 게이트 드라이버의 구동 방식을 설명하기 위한 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '가진다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 도면을 참조하여 본 발명에 대해 설명하기로 한다.
도 1은 본 발명의 일 실시에에 따른 표시 장치에 대한 개략적인 상면도이다.
도 1을 참조하면, 표시 장치(100)는 게이트 라인 및 데이터 라인에 연결된 복수의 단위 화소(PX)를 포함하는 표시 패널(110), 게이트 라인 각각에 게이트 신호를 공급하는 게이트 드라이버(GD) 및 데이터 라인 각각에 데이터 신호를 공급하는 데이터 드라이버를 포함한다.
표시 패널(110)은 복수의 단위 화소(PX)를 포함하고, 각각의 단위 화소(PX)는 주화소(Main Pixel; MP) 및 보조화소(Redundancy Pixel; RP)를 포함한다.
주화소(MP)는 계조를 구현하기 위한 주된 화소이며, 보조화소(RP)는 주화소(MP)에 불량이 발생하는 경우 동작하는 보조적인 화소이다. 다만 이에 제한되지 않고, 표시 장치(100)의 주화소(MP) 및 보조화소(RP)는 동시에 발광할 수 있다. 예를 들어, 주화소(MP)가 수명 또는 노화 등의 문제로 인해 원화는 계조를 구현하지 못하는 경우, 보조화소(RP)가 더 발광될 수 있다.
그리고, 주화소(MP) 및 보조화소(RP)는 표시 패널(110)의 단위 화소(PX) 내에서 일렬로 배치되며, 주화소(MP)와 보조화소(RP)는 서로 인접하게 배치된다.
구체적으로, 단위 화소(PX)의 홀수번째 행에 주화소(MP)가 배치된다. 그리고, 주화소(MP)는 서로 다른 색을 발광하는 소자로 구성된다. 예를 들어, 주화소(MP)는 적색 주화소(MPR), 녹색 주화소(MPG) 및 청색 주화소(MPB)를 포함한다.
그리고, 단위 화소(PX)의 짝수번째 행에 보조화소(RP)가 배치된다. 그리고, 보조화소(RP)는 주화소(MP)와 동일한 색을 발광하는 소자로 구성된다. 예를 들어, 보조화소(RP)는 적색 보조화소(RPR), 녹색 보조화소(RPG) 및 청색 보조화소(RPB)를 포함한다.
그리고, 적색 주화소(MPR)는 적색 보조화소(RPR)에 대응되게 배치되고, 녹색 주화소(MPG)는 녹색 보조화소(RPG)에 대응되게 배치되고, 청색 주화소(MPB)는 청색 보조화소(RPB)에 대응되게 배치된다.
다만, 이에 제한되지 않고 주화소(MP) 및 보조화소(RP) 각각은 백색을 구현하는 주화소 및 백색을 구현하는 보조화소를 더 포함할 수도 있다. 또한, 주화소(MP) 및 보조화소(RP)를 구성하는 종류 및 개수는 실시예에 따라 다양하게 구성될 수 있다.
표시 패널(110)에 배치된 복수의 주화소(MP) 및 복수의 보조화소(RP)는 서로 상이한 간격으로 이격될 수 있다. 예를 들어, 도 1 에서는 복수의 단위 화소(PX)는 두 줄로 나란히 배치된 복수의 주화소(MP) 및 복수의 보조화소(RP)를 포함하고, 각각의 단위 화소(PX)에서 주화소(MP) 및 보조화소(RP)는 동일한 간격으로 이격되어 있다. 그러나 단위 화소(PX)의 경계부를 사이에 두고 배치된 주화소(MP)와 보조화소(RP)의 간격은 단위 화소(PX) 내에 배치된 주화소(MP)와 보조화소(RP)의 간격과 상이할 수 있다. 그러나, 이에 제한되지 않고, 각각의 주화소(MP) 및 보조화소(RP)는 표시 패널(110) 전체 영역에서 서로 동일한 간격으로 배치될 수 있다.
상술한 바와같이, 단위 화소(PX) 내에 주화소(MP)와 보조화소(RP)을 배치시킴으로써, 주화소(MP)가 불량이 되더라도 주화소(MP)를 대신하여, 보조화소(RP)가 발광할 수 있다. 이에, 표시 장치(100)는 불량에 대한 신뢰성이 향상되어, 표시 장치(100)의 발광 시간은 상승될 수 있다.
또한, 주화소(MP) 및 보조화소(RP) 각각은 발광 소자로 기능하는 LED 및 발광 소자를 구동하기 위한 화소 회로가 배치된다.
본 명세서에서는 발광 소자로 LED가 사용되는 것으로 설명하였으나, 이에 제한되지 않고 유기 발광 소자, 퀀텀닷 소자 등도 사용될 수 있다.
복수의 주화소(MP) 및 복수의 보조화소(RP) 각각은 게이트 라인을 통해 게이트 드라이버(GD)로부터 게이트 신호를 공급받고, 데이터 라인을 통해 데이터 드라이버로부터 데이터 신호를 공급받으며, 전원 공급 라인을 통해 다양한 전원을 공급받는다.
구체적으로, 도3 을 참조하여 후술할 바와같이, 복수의 주화소(MP) 및 복수의 보조화소(RP) 각각은 게이트 라인을 통해 제1 스캔 신호(SCAN1), 제2 스캔 신호(SCAN2) 및 발광 제어 신호(EM)를 수신하고, 데이터 라인을 통해 데이터 신호(VDATA)을 수신하며, 전원 공급 라인을 통해 화소 고전위 전압(VDD), 화소 저전위 전압(VSS) 및 초기화 전압(VREF)을 수신한다.
한편, 본 발명의 일 실시예에 따른 표시 장치(100)를 사용하여 타일링 디스플레이를 구현하는 경우, 하나의 표시 패널(110)의 최외곽에 배치된 단위 화소(PX)와 이에 인접하는 다른 하나의 표시 패널(110)의 최외곽 에 배치된 단위 화소(PX) 사이의 간격을 하나의 표시 패널(110) 내에서의 복수의 단위 화소(PX) 사이의 간격과 동일하게 구현할 수 있으므로 실질적으로 베젤 영역이 존재하지 않는 제로 베젤 구현이 가능하다. 따라서, 표시 장치(100)는 표시 영역만을 갖는 것으로 정의되고, 비표시 영역이 표시 장치(100)에 정의되지 않는 것으로 설명될 수도 있다.
게이트 드라이버(GD)는 게이트 라인을 통해 복수의 단위 화소(PX)에 게이트 신호를 공급한다. 여기서, 게이트 신호는 제1 스캔 신호(SCAN1), 제2 스캔 신호(SCAN2) 및 발광 제어 신호(EM)를 포함한다.
구체적으로, 게이트 드라이버(GD)는 서로 종속 연결되는(cascade) 복수의 스테이지를 포함하고, 각각의 스테이지는 제1 스캔 신호(SCAN1) 및 제2 스캔 신호(SCAN2)를 출력하는 스캔 구동 회로(Scan Driving circuit; SD) 및 발광 제어 신호(EM)를 출력하는 발광 구동 회로(Emission Driving circuit; ED)를 포함할 수 있다.
한편, 게이트 드라이버(GD)는 표시 패널(110)의 상면에 형성될 수 있다. 구체적으로, 본 발명의 일 실시예에 따른 표시 장치(100)에서, 발광 소자인 LED의 발광 효율이 우수하므로, 단위 화소(PX)를 기준으로 LED가 차지하는 면적이 매우 작을 수 있다. 이에, 하나의 단위 화소(PX) 내부에는 발광 소자인 LED 및 이를 구동하는 화소 회로가 배치될 수 있을 뿐만 아니라, 게이트 드라이버(GD) 또한 배치될 수 있다. 즉, 본 발명의 일 실시예에 따른 표시 장치에서는 게이트 드라이버(GD)를 단위 화소(PX) 내부에 내장시킬 수 있다. 즉, 게이트 드라이버(GD)는 GIA(Gate In Active area) 방식으로 단위 화소(PX)에 실장될 수 있다.
즉, 도 1에 도시된 바와 같이, 게이트 드라이버(GD)는 단위 화소(PX)를 구성하는 주화소(MP) 및 보조화소(RP) 사이에 배치될 수 있다. 보다 상세하게는 게이트 드라이버(GD)의 스캔 구동 회로(SD)는 적색 주화소(MPR)와 녹색 주화소(MPG) 사이 또는 적색 보조화소(RPR)와 녹색 보조화소(RPG) 사이에 배치될 수 있다. 그리고, 게이트 드라이버(GD)의 발광 구동 회로(SD)는 청색 주화소(MPB)와 녹색 주화소(MPG) 사이 또는 청색 보조화소(RPB)와 녹색 보조화소(RPG) 사이에 배치될 수 있다.
데이터 드라이버는 영상 데이터를 데이터 신호(VDATA)으로 변환하고, 변환된 데이터 신호(VDATA)을 데이터 라인을 통해 단위 화소(PX)에 공급한다.
그리고, 데이터 드라이버는 표시 패널(110) 하면에 형성될 수 있다.
구체적으로, 표시 패널(110) 상면에 배치된 단위 화소(PX)와 표시 패널(110) 하면에 배치된 데이터 드라이버를 연결하기 위해, 표시 패널(110) 측면에 사이드 배선을 형성한다. 그리고, 데이터 드라이버는 표시 패널(110) 하면의 일측에 배치되고, 사이드 배선을 통하여 단위 화소(PX)에 데이터 신호(VDATA)를 공급할 수 있다.
상술한 바와같이, 본 발명의 일 실시예에 따른 표시 장치(100)에서 게이트 드라이버는 표시 패널 상면에 GIA(Gate In Active area) 방식으로 단위 화소(PX)에 실장될 수 있다. 이와 반면에 데이터 드라이버는 표시 패널 하면에 배치될 수 있다.
본 발명의 일 실시예에 따른 표시 장치(100)는 게이트 드라이버(GD)를 연결하기 위하여, 사이드 배선을 형성할 필요성이 없으므로, 사이드 배선의 공정에 따른 불량이 발생할 확률이 현저히 낮아진다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100)의 공정 수율은 향상될 수 있다.
또한, 게이트 드라이버(GD)는 단위 화소(PX)에 실장됨으로써, 비표시 영역이 정의되지 않아, 제로 베젤을 구현할 수 있다.
이하에서는 도 2를 참조하여, 본 발명의 일 실시예에 따른 표시 장치(100)에서, 게이트 드라이버(GD)와 복수의 단위 화소(PX)의 연결 관계 및 신호의 입력과 출력 관계를 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 게이트 드라이버 및 복수의 단위 화소의 블록도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치에서 게이트 드라이버(GD)는 종속 연결된(cascade) 복수의 스테이지(ST1, ST2, ST3)를 포함하고, 복수의 스테이지(ST1, ST2, ST3)각각에 대응하도록 복수의 단위 화소(PX1, PX2, PX3)가 배치된다. 설명의 편의상 도 2에서는 3개의 스테이지(ST1, ST2, ST3)와 3개의 단위 화소(PX1, PX2, PX3)가 배치되는 것으로 도시하였으나, 스테이지의 개수와 단위 화소의 개수는 이에 한정되지 않고, 다양하게 확장될 수 있다.
즉, 복수의 스테이지(ST1, ST2, ST3) 각각은 제1 스캔 신호(SCAN1) 및 제2 스캔 신호(SCAN2)를 출력하는 스캔 구동 회로(SD1, SD2, SD3) 및 발광 제어 신호(EM)를 출력하는 발광 구동 회로(ED1, ED2, ED3)를 포함할 수 있다.
그리고, 제1 스테이지(ST1)에 대응되도록 제1 주화소(MP1) 및 제1 보조화소(RP1)가 배치될 수 있고, 제2 스테이지(ST2)에 대응되도록 제2 주화소(MP2) 및 제2 보조화소(RP2)가 배치될 수 있고, 제3 스테이지(ST3)에 대응되도록 제3 주화소(MP3) 및 제3 보조화소(RP3)가 배치될 수 있다.
복수의 스캔 구동 회로(SD1, SD2, SD3) 각각은 제1 스캔 신호(SCAN1)를 출력하는 제1 스캔 출력단(SCOUT1) 및 제2 스캔 신호(SCAN2)를 출력하는 제2 스캔 출력단(SCOUT2)을 포함할 수 있다. 그리고, 복수의 발광 구동 회로(ED1, ED2, ED3) 각각은 발광 제어 신호(EM)를 출력하는 발광 출력단(EMOUT)을 포함할 수 있다. 그리고, 복수의 주화소(MP1, MP2, MP3) 및 복수의 보조화소(RP1, RP2, RP3) 각각은 제1 스캔 신호(SCAN1), 제2 스캔 신호(SCAN2) 및 발광 제어 신호(EM)를 인가받는 제1 입력단(IN1), 제2 입력단(IN2) 및 제3 입력단(IN3)을 포함할 수 있다.
이를 전제로, 자연수인 n을 이용하여 설명하면, 제n 스테이지의 제1 스캔 출력단(SCOUT1)은 제n 주화소의 제1 입력단(IN1) 및 제n 보조화소 제2 입력단(IN2)에 연결된다. 이에, 제n 스테이지의 스캔 구동 회로에서 출력되는 제1 스캔 신호(SCAN1)는 제n 주화소의 제1 입력단(IN1) 및 제n 보조화소의 제2 입력단(IN2)에 인가된다.
그리고, 제n 스테이지의 제2 스캔 출력단(SCOUT2)은 제n 보조화소의 제1 입력단(IN1)에 연결되고, 제n+1 스테이지의 스캔 구동 회로 및 발광 구동 회로에 연결되고, 제n+1 주화소의 제2 입력단(IN2)에 연결된다. 이에, 제n 스테이지의 스캔 구동 회로에서 출력되는 제2 스캔 신호(SCAN2)는 제n 보조화소의 제1 입력단(IN1)에 인가되고, 제n+1 스테이지의 스캔 구동 회로 및 발광 구동 회로에 인가되고, 제n+1 주화소의 제2 입력단(IN2)에 인가된다.
그리고, 제n 스테이지의 발광 출력단(EMOUT)은 제n 주화소의 제3 입력단(IN3) 및 제n 보조화소의 제3 입력단(IN3)에 연결된다. 이에, 제n 스테이지의 발광 구동 회로에서 출력되는 발광 제어 신호(EM)는 제n 주화소의 제3 입력단(IN3) 및 제n 보조화소의 제3 입력단(IN3)에 인가된다.
제n 주화소와 제n 보조화소를 기준으로 다시 설명하면, 제n 주화소의 제1 입력단(IN1) 및 제n 보조화소 제2 입력단(IN2)에는 제n 스테이지의 스캔 구동 회로에서 출력되는 제1 스캔 신호(SCAN1)가 공급되므로, 제n 주화소에 공급되는 제1 스캔 신호(SCAN1)의 출력 타이밍과 제n 보조화소에 공급되는 제1 스캔 신호(SCAN1)의 출력 타이밍은 동일할 수 있다.
이와 반면에, 제n 주화소의 제2 입력단(IN2)에는 제n-1 스테이지의 스캔 구동 회로에서 출력되는 제2 스캔 신호(SCAN2)가 공급되고, 제n 주화소의 제2 입력단(IN2)에는 제n 스테이지의 스캔 구동 회로에서 출력되는 제2 스캔 신호(SCAN2)가 공급된다. 이에, 제n 주화소에 공급되는 제2 스캔 신호(SCAN2)의 출력 타이밍과 제n 보조화소에 공급되는 제2 스캔 신호(SCAN2)의 출력 타이밍은 상이할 수 있다.
이를 도 2를 참조하여 예를 들어 설명하면, 제2 스캔 구동 회로(SD2)의 제1 스캔 출력단(SCOUT1)은 제2 주화소(MP2)의 제1 입력단(IN1) 및 제2 보조화소(RP2) 제2 입력단(IN2)에 연결된다. 이에, 제2 스캔 구동 회로(SD2)에서 출력되는 제1 스캔 신호(SCAN1)는 제2 주화소(MP2)의 제1 입력단(IN1) 및 제2 보조화소(RP2)의 제2 입력단(IN2)에 인가된다.
그리고, 제2 스캔 구동 회로(SD2)의 제2 스캔 출력단(SCOUT2)은 제2 보조화소(RP2)의 제1 입력단(IN1)에 연결되고, 제3 스캔 구동 회로(SD3) 및 제3 발광 구동 회로(ED3)에 연결되고, 제3 주화소(MP3)의 제2 입력단(IN2)에 연결된다. 이에, 제2 스캔 구동 회로(SD2)에서 출력되는 제2 스캔 신호(SCAN2)는 제2 보조화소(RP2)의 제1 입력단(IN1)에 인가되고, 제3 스캔 구동 회로(SD3) 및 제3 발광 구동 회로(ED3)에 인가되고, 제3 주화소(MP3)의 제2 입력단(IN2)에 인가된다.
그리고, 제2 스테이지의 발광 출력단(EMOUT)은 제2 주화소(MP2)의 제3 입력단(IN3) 및 제2 보조화소(RP)의 제3 입력단(IN3)에 연결된다. 이에, 제2 발광 구동 회로(ED2)에서 출력되는 발광 제어 신호(EM)는 제2 주화소(MP2)의 제3 입력단(IN3) 및 제2 보조화소(RP)의 제3 입력단(IN3)에 인가된다.
그리고, 제1 스캔 구동 회로(SD1) 및 발광 구동 회로(ED1)는 게이트 스타트 신호(VST)를 별도로 인가 받고, 제1 주화소(MP1)의 제2 입력단(IN2)은 스타트 클럭 신호(SCST)를 별도로 인가받을 수 있다. 상술한 스타트 클럭 신호(SCST)는 게이트 스타트 신호(VST)와 동일한 신호일 수 있으나, 이에 제한되지 않는다.
이하에서는 도 3을 참조하여, 본 발명의 일 실시예에 따른 표시 장치가 6T1C의 화소 회로를 포함할 경우에 대해서 구체적으로 설명한다.
이하에서 설명하는 트랜지스터는 n 타입 또는 p 타입 MOSFET 구조의 트랜지스터로 구현될 수 있다. 이하의 실시예에서 p 타입 트랜지스터를 예시하였지만, 본 발명은 이에 한정되지 않는다.
도 3는 본 발명의 일 실시예에 따른 표시 장치에 구비된 화소 회로를 나타내는 회로도이다.
이하에서 설명하는 트랜지스터는 n 타입 또는 p 타입 MOSFET 구조의 트랜지스터로 구현될 수 있다. 이하의 실시예에서 p 타입 트랜지스터를 예시하였지만, 본 발명은 이에 한정되지 않는다.
부가적으로, 트랜지스터는 게이트(gate) 전극, 소스(source) 전극 및 드레인(drain) 전극을 포함한 3전극 소자이다. 소스 전극은 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스 전극 으로부터 흐르기 시작한다. 드레인 전극은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스 전극으로부터 드레인 전극으로 흐른다. n타입 MOSFET(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스 전극에서 드레인 전극으로 전자가 흐를 수 있도록 소스 전극의 전압이 드레인 전극의 전압보다 낮다. n타입 MOSFET에서 전자가 소스 전극으로부터 드레인 전극 쪽으로 흐르기 때문에 전류의 방향은 드레인 전극으로부터 소스 전극 쪽으로 흐른다. p타입 MOSFET(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스 전극으로부터 드레인 전극으로 정공이 흐를 수 있도록 소스 전극의 전압이 드레인 전극의 전압보다 높다. p타입 MOSFET에서 정공이 소스 전극으로부터 드레인 전극 쪽으로 흐르기 때문에 전류가 소스 전극 으로부터 드레인 전극쪽으로 흐른다. MOSFET의 소스 전극과 드레인 전극은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스 전극과 드레인 전극은 인가 전압에 따라 변경될 수 있다. 이하의 실시예에서 트랜지스터의 소스 전극과 드레인 전극으로 인하여 발명이 한정되어서는 안된다.
이하에서는 트랜지스터의 소스 전극을 제1 전극으로 표현하고, 트랜지스터의 드레인 전극을 제2 전극으로 표현한다. 다만, 트랜지스터의 타입에 따라, 소스 전극은 제2 전극으로 해석될 수 있고, 드레인 전극은 제1 전극으로 해석될 수 있다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치의 주화소(MP(n))는 드라이빙 트랜지스터(TDR), 제1 스위칭 트랜지스터(TSW1), 제2 스위칭 트랜지스터(TSW2), 발광 제어 트랜지스터(TEM), 제1 초기화 트랜지스터(TIN1), 제2 초기화 트랜지스터(INT2) 및 저장 커패시터(CST)를 포함한다.
드라이빙 트랜지스터(TDR)는 LED를 구동시킨다. 드라이빙 트랜지스터(TDR)에서, 제1 전극에는 화소 고전위 전압(VDD)이 인가되고, 제2 전극은 제3 노드(N3)에 연결되고, 게이트 전극은 제2 노드(N2)에 연결된다. 이에, 드라이빙 트랜지스터(TDR)의 게이트-소스 전압(Vgs)에 따라 LED로 공급되는 구동 전류 및 이에 따른 구동 전압를 제어하여, LED의 휘도를 제어한다.
제1 스위칭 트랜지스터(TSW1)는 데이터 라인으로부터 공급받는 공급받는 데이터 전압(VDATA)을 제1 노드(N1)에 인가한다. 제1 스위칭 트랜지스터(TSW1)에서, 제1 전극에는 데이터 전압(VDATA)이 입력되고, 제2 전극은 제1 노드(N1)에 연결되고, 게이트 전극에는 제1 입력단(IN1)이 연결된다.
도 2를 참조하여, 전술한 바와같이, 제n 주화소(n)의 제1 입력단(IN1)에는 제n 스테이지의 스캔 구동 회로(SD(n))에서 출력되는 제1 스캔 신호(SCAN1(n))가 인가된다.
이에, 제1 스위칭 트랜지스터(TSW1)는 제1 스캔 신호(SCAN1(n))에 응답하여, 데이터 라인으로부터 공급받는 데이터 전압(VDATA)을 제1 노드(N1)에 인가한다.
제2 스위칭 트랜지스터(TSW2)는 드라이빙 트랜지스터(TDR)의 문턱 전압(Vth)을 샘플링한다. 제2 스위칭 트랜지스터(TSW2)에서, 제1 전극은 제3 노드(N3)에 접속되고, 제2 전극은 제2 노드(N2)에 연결되고, 게이트 전극은 제1 입력단(IN1)에 연결된다.
이에, 제2 스위칭 트랜지스터(TSW2)는 제1 스캔 신호(SCAN1(n))에 응답하여, 제2 노드(N2)와 제3 노드(N3)를 전기적으로 연결시켜, 드라이빙 트랜지스터(TDR)의 게이트 전극 및 제2 전극을 다이오드 커넥팅(Diode Connection)시킨다. 따라서, 제2 스위칭 트랜지스터(TSW2)에 의해서, 제2 노드(N2)의 전압은 제3 노드(N3)의 전압을 따라 상승한다.　 제2 노드(N2)의 전압이 상승함에 따라 드라이빙 트랜지스터(TDR)의 게이트-소스 전압(Vgs) 차이는 점차 줄어들고, 드라이빙 트랜지스터(TDR)의 게이트-소스 전압 차이가 문턱 전압(Vth) 이하가 될 때 드라이빙 트랜지스터(TDR)는 턴-오프된다.　상술한 과정을 통해, 제2 스위칭 트랜지스터(TSW2)는 드라이빙 트랜지스터(TDR)의 문턱 전압(Vth)을 샘플링할 수 있다.
발광 제어 트랜지스터(TEM)는 LED의 발광을 제어한다. 발광 제어 트랜지스터(TEM)에서, 제1 전극은 제3 노드(N3)에 연결되고, 제2 전극은 LED에 연결되고, 게이트 전극은 제3 입력단(IN3)에 연결된다.
도 2를 참조하여, 전술한 바와같이, 제n 주화소(n)의 제3 입력단(IN3)에는 제n 스테이지의 발광 구동 회로(ED(n))에서 출력되는 발광 제어 신호(EM(n))가 인가된다.
이에, 발광 제어 트랜지스터(TEM)는 발광 제어 신호(EM(n))에 응답하여, 제3 노드(N3)와 LED 사이에 전류 패스를 형성하여, LED를 발광시킬 수 있다.
제1 초기화 트랜지스터(TIN1)는 제3 노드(N3)에 초기화 전압(VREF)을 인가한다.
제1 초기화 트랜지스터(TIN1)에서, 제1 전극은 초기화 전압(VREF)이 인가되고, 제2 전극은 제3 노드(N3)에 연결되고, 게이트 전극은 제2 입력단에 연결된다.
도 2를 참조하여, 전술한 바와같이, 제n 주화소(n)의 제2 입력단(IN2)에는 제n-1 스테이지의 스캔 구동 회로(SD(n-1))에서 출력되는 제2 스캔 신호(SCAN2(n-1))가 인가된다.
이에, 제1 초기화 트랜지스터(TIN1)는 제2 스캔 신호(SCAN2(n-1))에 응답하여, 제3 노드(N3)에 초기화 전압(VREF)을 인가한다.
제2 초기화 트랜지스터(INT2)는 제1 노드(N1)에 초기화 전압(VREF)을 인가한다. 제2 초기화 트랜지스터(INT2)에서, 제1 전극은 초기화 전압(VREF)이 인가되고, 제2 전극은 제1 노드(N1)에 연결되고, 게이트 전극에는 제3 입력단(IN3)이 연결된다.
이에, 제2 초기화 트랜지스터(INT2)는 발광 제어 신호(EM(n))에 응답하여, 제1 노드(N1)에 초기화 전압(VREF)을 인가한다.
저장 커패시터(CST)는 드라이빙 트랜지스터(TDR)의 게이트 노드에 인가되는 전압을 저장한다.
여기서, 커패시터(CST)는 제1 노드(N1)와 제2 노드(N2) 사이에 배치된다.
이에, 저장 커패시터(CST)는 제1 노드(N1) 및 제2 노드(N2)와 전기적으로 연결되어 드라이빙 트랜지스터(TDR)의 게이트 전극의 전압과 제1 스위칭 트랜지스터(TSW1)의 제2 전극에 공급되는 전압의 차이를 저장한다.
이하에서는 도 4a 내지 도 8b를 참조하여, 본 발명의 일 실시예에 따른 표시 장치의 주화소 구동 방식에 대해서 구체적으로 설명한다. 이하 도 4a 내지 도 8a에서 점선으로 표시된 트랜지스터는 턴오프된 트랜지스터를 의미하고, 실선으로 표시된 트랜지스터는 턴온된 트랜지스터를 의미한다.
그리고, 전술한 바와같이, 트랜지스터는 p 타입 트랜지스터이므로, 게이트 전극에 로우 레벨의 전압이 인가될 때 트랜지스터는 턴온된다. 이에, 로우 레벨의 전압은 턴온 레벨의 전압으로 설명하고, 하이 레벨의 전압은 턴오프 레벨의 전압으로 설명한다. 다만, 이에 한정되지 않고, 트랜지스터는 n 타입 트랜지스터인 경우에는 턴온 레벨의 전압은 하이 레벨의 전압일 수 있고, 턴오프 레벨의 전압은 로우 레벨의 전압일 수 있다.
도 4a는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제1 구동 기간을 설명하기 위한 회로도이다.
도 4b는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제1 구동 기간을 설명하기 위한 타이밍도이다.
도 4b에 도시된 바와같이, 제1 구동 기간(P1) 동안에 제1 스캔 신호(SCAN1(n))는 턴오프 레벨이고, 제2 스캔 신호(SCAN(n-1))는 턴온 레벨이고, 발광 제어 신호(EM(n))는 턴오프 레벨이다.
이에, 도 4a에 도시된 바와같이 제1 구동 기간(P1)에서 제1 초기화 트랜지스터(TIN1)는 제2 스캔 신호(SCAN2(n-1))에 의해 턴온되어, 제3 노드(N3)에 초기화 전압(VREF)을 인가한다.
도 5a는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제2 구동 기간을 설명하기 위한 회로도이다.
도 5b는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제2 구동 기간을 설명하기 위한 타이밍도이다.
도 5b에 도시된 바와같이, 제2 구동 기간(P2) 동안에 제1 스캔 신호(SCAN1(n))는 턴온 레벨이고, 제2 스캔 신호(SCAN2(n-1))는 턴온 레벨이고, 발광 제어 신호(EM(n))는 턴오프 레벨이다.
이에, 도 5a에 도시된 바와같이 제1 초기화 트랜지스터(TIN1)는 제2 스캔 신호(SCAN2(n-1))에 의해 턴온되고, 제2 스위칭 트랜지스터(TSW2)는 제1 스캔 신호(SCAN1(n))에 의해 턴온되어, 제2 노드(N2) 및 제3 노드(N3)에 초기화 전압(VREF)을 인가한다. 그리고, 제1 스위칭 트랜지스터(TSW1)는 제1 스캔 신호(SCAN1(n))에 의해 턴온되어, 데이터 라인으로부터 공급받는 공급받는 데이터 전압(VDATA)을 제1 노드(N1)에 인가한다
도 6a는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제3 구동 기간을 설명하기 위한 회로도이다.
도 6b는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제3 구동 기간을 설명하기 위한 타이밍도이다.
도 6b에 도시된 바와같이, 제3 구동 기간(P3) 동안에 제1 스캔 신호(SCAN1(n))는 턴온 레벨이고, 제2 스캔 신호(SCAN2(n-1))는 턴오프 레벨이고, 발광 제어 신호(EM(n))는 턴오프 레벨이다.
이에, 도 6a에 도시된 바와같이 제2 스위칭 트랜지스터(TSW2)는 제1 스캔 신호(SCAN1(n))에 의해 턴온되어, 제2 노드(N2)와 제3 노드(N3)를 전기적으로 연결시켜, 드라이빙 트랜지스터(TDR)의 게이트 전극 및 제2 전극을 다이오드 커넥팅(Diode Connection)시킨다. 따라서, 제2 스위칭 트랜지스터(TSW2)에 의해서, 제2 노드(N2)의 전압은 제3 노드(N3)의 전압을 따라 상승한다.　 제2 노드(N2)의 전압이 상승함에 따라 드라이빙 트랜지스터(TDR)의 게이트-소스 전압(Vgs) 차이는 점차 줄어들고, 드라이빙 트랜지스터(TDR)의 게이트-소스 전압 차이가 문턱 전압(Vth) 이하가 될 때 드라이빙 트랜지스터(TDR)는 턴-오프된다.　이에, 제2 노드(N2)의 전압은 화소 고전위 전압(VDD)과 문턱 전압(Vth)의 차이만큼 충전된다.
그리고, 제1 스위칭 트랜지스터(TSW1)는 제1 스캔 신호(SCAN1(n))에 의해 턴온되어, 데이터 라인으로부터 공급받는 공급받는 데이터 전압(VDATA)을 제1 노드(N1)에 인가한다.
이에, 제3 구동 기간(P3) 동안에 저장 커패시터(CST)양단에는 (VDD-Vth)-VDATA가 충전된다.
도 7a는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제4 구동 기간을 설명하기 위한 회로도이다.
도 7b는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제4 구동 기간을 설명하기 위한 타이밍도이다.
도 7b에 도시된 바와같이, 제4 구동 기간(P4) 동안에 제1 스캔 신호(SCAN1(n)), 제2 스캔 신호(SCAN2(n-1)) 및 발광 제어 신호(EM(n))는 모두 턴오프 레벨이다.
이에, 도 7a에 도시된 바와같이 제1 스위칭 트랜지스터(TSW1), 제2 스위칭 트랜지스터(TSW2), 발광 제어 트랜지스터(TEM), 제1 초기화 트랜지스터(TIN1), 제2 초기화 트랜지스터(INT2)는 모두 턴오프된다. 이에, 제4 구동 기간(P4) 동안에 저장 커패시터(CST)양단에는 (VDD-Vth)-VDATA가 유지된다.
도 8a는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제5 구동 기간을 설명하기 위한 회로도이다.
도 8b는 본 발명의 일 실시예에 따른 표시 장치의 주화소의 제5 구동 기간을 설명하기 위한 타이밍도이다.
도 8b에 도시된 바와같이, 제5 구동 기간(P5) 동안에 제1 스캔 신호(SCAN1(n)) 및 제2 스캔 신호(SCAN2(n-1))는 턴오프 레벨이고, 발광 제어 신호(EM(n))는 턴온 레벨이다.
이에, 도 7a에 도시된 바와같이, 제5 구동 기간(P5)에서 제2 초기화 트랜지스터(INT2)는 발광 제어 신호(EM(n))에 의해 턴온되어, 제1 노드(N1)에 초기화 전압(VREF)을 인가한다. 이에, 제1 노드(N1)는 데이터 전압(VDATA)에서 초기화 전압(VREF)로 전압이 변경되고, 저장 커패시터(CST)에 의해 제1 노드(N1)와 연결된 제2 노드(N2)는 커플링 현상에 의해, (VDD-Vth)-(VDATA-VREF)로 전압이 변경된다.
그리고, 제5 구동 기간(P5)에서 발광 제어 트랜지스터(TEM)는 발광 제어 신호(EM(n))에 의해 턴온되어, 제3 노드(N3)와 LED 사이에 전류 패스를 형성하여, LED의 발광시킬 수 있다.
이에, 제2 노드(N2)에 연결된 드라이빙 트랜지스터(TDR)의 게이트-소스 전압(Vgs)에는 데이터 전압이 반영되고, 이로 인하여 데이터 전압에 상응하도록 LED가 발광될 수 있다.
이하에서는 도 9 및 도 10을 참조하여, 본 발명의 일 실시예에 따른 표시 장치의 게이트 드라이버의 회로 구조에 대해서 구체적으로 설명한다.
이하에서 설명하는 트랜지스터는 n 타입 또는 p 타입 MOSFET 구조의 트랜지스터로 구현될 수 있다. 이하의 실시예에서 p 타입 트랜지스터를 예시하였지만, 본 발명은 이에 한정되지 않는다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 스캔 구동 회로를 나타내는 회로도이다.
도 9을 참조하면, 본 발명의 일 실시예에 따른 표시 장치의 제n 스캔 구동 회로는(SD(n))는 Q노드 제어부(T1, T2, Tb1, Tb2, T3, Tb3, Tb4, T9), QB노드 제어부(T4, T5, T8), 캐리 출력부(T6cr, T7cr), 제1 스캔 출력부(T6sc1, T6sc1), 제2 스캔 출력부(T6sc2, T6sc2) 및 복수의 커패시터(C1, C2)를 포함한다.
Q노드 제어부(T1, T2, Tb1, Tb2, T3, Tb3, Tb4, T9)는 Q노드(Q)의 전압을 제어한다. 다시 말하면, Q노드 제어부(T1, T2, Tb1, Tb2, T3, Tb3, Tb4, T9)는 Q노드(Q) 충전 및 방전 타이밍을 결정한다.
Q노드 제어부(T1, T2, Tb1, Tb2, T3, Tb3, Tb4, T9)는 T1 트랜지스터(T1), T2 트랜지스터(T2), Tb1 트랜지스터(Tb1), Tb2 트랜지스터(Tb2), T3 트랜지스터(T3), Tb3 트랜지스터(Tb3), Tb4 트랜지스터(Tb4) 및 T9 트랜지스터(T9)를 포함한다.
Tb1 트랜지스터(Tb1), Tb2 트랜지스터(Tb2), Tb3 트랜지스터(Tb3) 및 Tb4 트랜지스터(Tb4)에서 모두 게이트 전극에 턴온 레벨을 갖는 게이트 저전위 전압(VGL)이 인가된다. 이에, Tb1 트랜지스터(Tb1), Tb2 트랜지스터(Tb2), Tb3 트랜지스터(Tb3) 및 Tb4 트랜지스터(Tb4)는 항상 턴온되어 있다. 이에, Tb1 트랜지스터(Tb1), Tb2 트랜지스터(Tb2), Tb3 트랜지스터(Tb3) 및 Tb4 트랜지스터(Tb4)를 제외한 트랜지스터를 위주로 구체적으로 설명한다.
T1 트랜지스터(T1)는 이전 스테이지의 제2 스캔 신호(SCAN2(n-1)) 또는 게이트 스타트 신호(VST)에 응답하여, Q노드(Q)를 방전시킨다. 구체적으로, T1 트랜지스터(T1)의 게이트 전극에는 이전 스테이지의 제2 스캔 신호(SCAN2(n-1)) 또는 게이트 스타트 신호(VST)가 인가되고, T1 트랜지스터(T1)의 제1 전극에는 게이트 저전위 전압(VGL)이 인가되고, T1 트랜지스터(T1)의 제2 전극은 T2 트랜지스터(T2)에 연결된다.
그리고, T2 트랜지스터(T2)는 이전 스테이지의 제2 스캔 신호(SCAN2(n-1)) 또는 게이트 스타트 신호(VST)에 응답하여, Q노드(Q)를 방전시킨다. 구체적으로, T2 트랜지스터(T2)의 게이트 전극에는 이전 스테이지의 제2 스캔 신호(SCAN2(n-1)) 또는 게이트 스타트 신호(VST)가 인가되고, T2 트랜지스터(T2)의 제1 전극에는 T1 트랜지스터(T1)가 연결되고, T2 트랜지스터(T2)의 제2 전극은 Tb1 트랜지스터(Tb1)에 연결된다.
이에, 이전 스테이지의 제2 스캔 신호(SCAN2(n-1)) 또는 게이트 스타트 신호(VST)가 턴온 레벨인 동안에, T1 트랜지스터(T1), T2 트랜지스터(T2) 및 Tb1 트랜지스터(Tb1)는 모두 턴 온(turn-on)되어, Q노드(Q)를 턴온 레벨을 갖는 게이트 저전위 전압(VGL)으로 방전시킨다.
T3 트랜지스터(T3)는 QB노드(QB)의 전압에 응답하여, Q노드(Q)를 충전시킨다. 구체적으로, T3 트랜지스터(T3)의 게이트 전극은 QB노드(QB)에 연결되고, T3 트랜지스터(T3)의 제1 전극은 턴오프 레벨을 갖는 게이트 고전위 전압(VGH)이 인가되고, T3 트랜지스터(T3)의 제2 전극은 Tb2 트랜지스터(Tb2)에 연결된다. 그리고, Tb2 트랜지스터(Tb2)의 제1 전극은 T3 트랜지스터(T3)에 연결되고, 제2 전극은 Q노드(Q)에 연결된다.
이에, QB노드(QB)가 방전되는 동안에, T3 트랜지스터(T3)는 및 Tb2 트랜지스터(Tb2)는 모두 턴 온(turn-on)되어, Q노드(Q)를 턴오프 레벨을 갖는 게이트 고전위 전압(VGH)까지 충전시킨다.
T9 트랜지스터(T9)는 리셋신호(QRST)에 응답하여, Q노드(Q)를 충전시킨다. 구체적으로, T9 트랜지스터(T9)의 게이트 전극에 리셋신호(QRST)가 인가되고, T9 트랜지스터(T9)의 제1 전극은 턴오프 레벨을 갖는 게이트 고전위 전압(VGH)이 인가되고, T9 트랜지스터(T9)의 제2 전극은 Tb4 트랜지스터(Tb4)에 연결된다. 그리고, Tb4 트랜지스터(Tb4)의 제1 전극은 T9 트랜지스터(T9)에 연결되고, 제2 전극은 Q노드(Q)에 연결된다.
이에, 한 프레임의 종점에 리셋신호(QRST)가 턴온 레벨로 하강되어, T9 트랜지스터(T9)는 및 Tb4 트랜지스터(Tb4)는 모두 턴 온(turn-on)되어, Q노드(Q)를 턴오프 레벨을 갖는 게이트 고전위 전압(VGH)까지 충전시킨다.
QB노드 제어부(T4, T5, T8)는 QB노드(QB)의 전압을 제어한다. 다시 말하면, QB노드 제어부(T4, T5, T8)는 QB노드(QB)의 충전 및 방전 타이밍을 결정한다.
QB노드 제어부(T4, T5, T8)는 T4 트랜지스터(T4), T5 트랜지스터(T5) 및 T8 트랜지스터(T8)를 포함한다.
T4 트랜지스터(T4)는 캐리 클럭신호(CRCLK(n))에 의해, QB노드(QB)를 충전시킨다. 구체적으로, T4 트랜지스터(T4)의 게이트 전극에는 캐리 클럭신호(CRCLK(n))가 인가되고, T4 트랜지스터(T4)의 제1 전극에 게이트 저전위 전압(VGL)이 인가되고, T4 트랜지스터(T4)의 제2 전극은 QB노드(QB)에 연결된다. 이에, 캐리 클럭신호(CRCLK(n))가 턴온 레벨인 동안에, T4 트랜지스터(T4)는 턴 온(turn-on)되어, QB노드(QB)를 게이트 저전위 전압(VGL)으로 방전시킨다.
T5 트랜지스터(T5)는 이전 스테이지의 제2 스캔 신호(SCAN2(n-1)) 또는 게이트 스타트 신호(VST)에 응답하여, QB노드(QB)를 충전시킨다. 구체적으로, T5 트랜지스터(T5)의 게이트 전극에는 이전 스테이지의 제2 스캔 신호(SCAN2(n-1)) 또는 게이트 스타트 신호(VST)가 인가되고, T5 트랜지스터(T5)의 제1 전극에는 게이트 고전위 전압(VGH)이 인가되고, T5 트랜지스터(T5)의 제2 전극은 QB노드(QB)를 에 연결된다.
이에, 이전 스테이지의 제2 스캔 신호(SCAN2(n-1)) 또는 게이트 스타트 신호(VST)가 턴온 레벨인 동안에, T5 트랜지스터(T5) 는 턴 온(turn-on)되어, QB노드(QB)를 턴오프 레벨을 갖는 게이트 고전위 전압(VGH)로 충전시킨다.
T8 트랜지스터(T8)는 Q노드(Q)의 전압에 응답하여, QB노드(QB)를 충전시킨다. 구체적으로, T8 트랜지스터(T8)의 게이트 전극은 Tb3 트랜지스터(Tb3)에 연결되고, T8 트랜지스터(T8)의 제1 전극에 게이트 고전위 전압(VGH)이 인가되고, T8 트랜지스터(T8)의 제2 전극은 QB노드(QB)에 연결된다. 그리고, Tb3 트랜지스터(Tb3)의 제1 전극은 Q노드(Q)에 연결되고, 제2 전극은 T8 트랜지스터에 연결된다.
이에, Q노드(Q)가 방전되는 동안에, 제8 트랜지스터(T8)는 턴 온(turn-on)되어, QB노드(QB)를 게이트 고전위 전압(VGH)까지 충전시킨다.
제1 스캔 출력부(T6m, T7m)는 Q노드(Q)의 전압과 QB노드(QB)에 의해 제1 스캔 신호(SCAN1(n))를 출력한다.
구체적으로, 캐리 출력부(T6m, T7m)는 제1 스캔 신호(SCAN1(n))을 풀업(pull-up)하는 트랜지스터인 T6m 트랜지스터(T6m)와 제1 스캔 신호(SCAN1(n))을 풀다운(pull-down)하는 트랜지스터인 T7m 트랜지스터(T7m)를 포함한다.
T6m 트랜지스터(T6m)의 게이트 전극은 Q노드(Q)에 연결되고, T6m 트랜지스터(T6m)의 제1 전극에 스캔 클럭신호(SCCLK(2n-1))가 인가되고, T6m 트랜지스터(T6m)의 제2 전극은 제1 스캔 출력단(SCOUT1(n))에 연결된다. 이에, Q노드(Q)가 방전 상태일 때, T6m 트랜지스터(T6m)는 턴 온(turn-on)되어 스캔 클럭신호(SCCLK((2n-1)))를 제1 스캔 신호(SCAN1(n))로 출력한다.
T7m 트랜지스터(T7m)의 게이트 전극은 QB노드(QB)에 연결되고, T7m 트랜지스터(T7m)의 제1 전극에 게이트 고전위 전압(VGH)이 인가되고, T7m 트랜지스터(T7m)의 제2 전극은 제1 스캔 출력단(SCOUT1(n))에 연결된다. 이에, QB노드(QB)가 방전 상태일 때 T7m 트랜지스터(T7m)는 턴 온(turn-on)되어, 게이트 고전위 전압(VGH)을 제1 스캔 신호(SCAN1(n))으로 출력한다.
제2 스캔 출력부(T6r, T7r)는 Q노드(Q)의 전압과 QB노드(QB)에 의해 제2 스캔 신호(SCAN2(n))를 출력한다.
구체적으로, 제2 스캔 출력부(T6r, T7r)는 제2 스캔 신호(SCAN2(n))을 풀업(pull-up)하는 트랜지스터인 T6r 트랜지스터(T6r)와 제2 스캔 신호(SCAN2(n))을 풀다운(pull-down)하는 트랜지스터인 T7r 트랜지스터(T7r)를 포함한다.
T6r 트랜지스터(T6r)의 게이트 전극은 Q노드(Q)에 연결되고, T6r 트랜지스터(T6r)의 제1 전극에 스캔 클럭신호(SCCLK(2n))가 인가되고, T6r 트랜지스터(T6r)의 제2 전극은 제2 스캔 출력단(SCOUT2(n))에 연결된다. 이에, Q노드(Q)가 방전 상태일 때, T6r 트랜지스터(T6r)는 턴 온(turn-on)되어 스캔 클럭신호(SCCLK(2n))를 제2 스캔 신호(SCAN2(n))로 출력한다.
T7r 트랜지스터(T7r)의 게이트 전극은 QB노드(QB)에 연결되고, T7r 트랜지스터(T7r)의 제1 전극에 게이트 고전위 전압(VGH)이 인가되고, T7r 트랜지스터(T7r)의 제2 전극은 제2 스캔 출력단(SCOUT2(n))에 연결된다. 이에, QB노드(QB)가 방전 상태일 때 T7r 트랜지스터(T7r)는 턴 온(turn-on)되어, 게이트 고전위 전압(VGH)을 제2 스캔 신호(SCAN2(n))으로 출력한다.
그리고, C1m 커패시터(C1m)는 Q노드(Q)를 부트스트래핑(bootstrapping)시킨다. 구체적으로, C1m 커패시터(C1m)의 일단은 T6m 트랜지스터(T6m)의 게이트 전극에 연결되고, C1m 커패시터(C1m)의 타단은 제1 스캔 출력단(SCOUT1(n))인 T6m 트랜지스터(T6m)의 제2 전극에 연결된다. 이에, Q노드(Q)가 방전되는 동안, T6m 트랜지스터(T6m)의 제2 전극인 제1 스캔 출력단(SCOUT1(n))에서 출력되는 제1 스캔 신호(SCAN1(n))가 턴온 레벨로 하강될 경우, C1m 커패시터(C1m)에 의해서 Q노드(Q)는 부트스트래핑(bootstrapping) 될 수 있다.
그리고, C1r 커패시터(C1r)는 Q노드(Q)를 부트스트래핑(bootstrapping)시킨다. 구체적으로, C1r 커패시터(C1r)의 일단은 T6r 트랜지스터(T6r)의 게이트 전극에 연결되고, C1r 커패시터(C1r)의 타단은 제2 스캔 출력단(SCOUT2(n))인 T6r 트랜지스터(T6r)의 제2 전극에 연결된다. 이에, Q노드(Q)가 방전되는 동안, T6r 트랜지스터(T6r)의 제2 전극인 제2 스캔 출력단(SCOUT2(n))에서 출력되는 제2 스캔 신호(SCAN2(n))가 턴온 레벨로 하강될 경우, C1r 커패시터(C1r)에 의해서 Q노드(Q)는 부트스트래핑(bootstrapping) 될 수 있다.
제2 커패시터(C2)는 QB노드(QB)를 안정화시킨다. 제2 커패시터(C2)의 일단에 게이트 고전위 전압(VGH)이 고정적으로 인가되고, 제2 커패시터(C2)의 타단은 QB노드(QB)에 연결된다. 이에, 제2 커패시터(C2)의 일단의 전위가 변하지 않으므로, QB노드(QB)의 전압이 안정화되어, 제1 스캔 신호(SCAN1(N)), 제2 스캔 신호(SCAN2(N)) 및 캐리 신호(CARRY(N))을 지연없이 출력할 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 발광 구동 회로를 나타내는 회로도이다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 표시 장치의 제n 발광 구동 회로는(ED(n))는 QE노드 제어부(T10, T11), 발광 출력부(T6e, T7e, T8e), T12 트랜지스터(T12) 및 제3 커패시터(C3)를 포함한다.
QE노드 제어부(T10, T11)는 QE노드(QE)의 전압을 제어한다. 다시 말하면, QE노드 제어부(T10, T11)는 QE노드(QE) 충전 및 방전 타이밍을 결정한다.
QE노드 제어부(T10, T11)는 T10 트랜지스터(T10) 및 T11 트랜지스터(T11)를 포함한다.
T10 트랜지스터(T10)는 캐리 클럭신호(CRCLK(n))에 응답하여, QE노드(QE)를 방전시킨다. 구체적으로, T10 트랜지스터(T10)의 게이트 전극에는 캐리 클럭신호(CRCLK(n))가 인가되고, T10 트랜지스터(T10)의 제1 전극에는 발광 저전위 전압(EVGL)이 인가되고, T10 트랜지스터(T10)의 제2 전극은 QE노드(QE)에 연결된다.
이에, 캐리 클럭신호(CRCLK(n))가 턴온 레벨인 동안에, T10 트랜지스터(T10)는 모두 턴 온(turn-on)되어, QE노드(QE)를 턴온 레벨을 갖는 발광 저전위 전압(VGL)으로 방전시킨다.
T11 트랜지스터(T11)는 이전 스테이지의 제2 스캔 신호(SCAN2(n-1)) 또는 게이트 스타트 신호(VST)에 응답하여, QE노드(QE)를 충전시킨다. 구체적으로, T11 트랜지스터(T11)의 게이트 전극에 이전 스테이지의 제2 스캔 신호(SCAN2(n-1)) 또는 게이트 스타트 신호(VST)가 인가되고, T11 트랜지스터(T11)의 제1 전극은 턴오프 레벨을 갖는 발광 고전위 전압(EVGH)이 인가되고, T11 트랜지스터(T11)의 제2 전극은 QE노드(QE)에 연결된다.
이에, 이전 스테이지의 제2 스캔 신호(SCAN2(n-1)) 또는 게이트 스타트 신호(VST)가 턴온 레벨인 동안에, T11 트랜지스터(T11)는 턴 온(turn-on)되어, QE노드(QE)를 턴오프 레벨을 갖는 발광 고전위 전압(EVGH)까지 충전시킨다.
발광 출력부(T6e, T7e, T8e)는 QE노드(QE)의 전압에 의해 발광 제어 신호(EM(n))를 출력한다.
구체적으로, 발광 출력부(T6e, T7e, T8e)는 발광 제어 신호(EM(n))를 풀업(pull-up)하는 트랜지스터인 T6e 트랜지스터(T6e)와 발광 제어 신호(EM(n))를 풀다운(pull-down)하는 트랜지스터인 T7e 트랜지스터(T7e) 및 T8e 트랜지스터(T8e)를 포함한다.
T6e 트랜지스터(T6e)의 게이트 전극은 QE노드(QE)에 연결되고, T6e 트랜지스터(T6e)의 제1 전극에 발광 저전위 전압(EVGL)이 인가되고, T6e 트랜지스터(T6e)의 제2 전극은 발광 출력단(EMOUT(n))에 연결된다. 이에, QE노드(QE)가 방전 상태일 때, T6e 트랜지스터(T6e)는 턴 온(turn-on)되어 발광 저전위 전압(EVGL)을 발광 제어 신호(EM(n))로 출력한다.
T7e 트랜지스터(T7e)의 게이트 전극에 이전 스테이지의 제2 스캔 신호(SCAN2(n-1)) 또는 게이트 스타트 신호(VST)가 인가되고, T7e 트랜지스터(T7e)의 제1 전극에 제4 노드(N4)가 연결되고, T7e 트랜지스터(T7e)의 제2 전극은 발광 출력단(EMOUT(n))에 연결된다.
그리고, T8e 트랜지스터(T8e)의 게이트 전극에 이전 스테이지의 제2 스캔 신호(SCAN2(n-1)) 또는 게이트 스타트 신호(VST)가 인가되고, T8e 트랜지스터(T8e)의 제1 전극에 턴오프 레벨을 갖는 발광 고전위 전압(EVGH)이 인가되고, T8e 트랜지스터(T8e)의 제2 전극은 제4 노드(N4)에 연결된다.
이에, 이전 스테이지의 제2 스캔 신호(SCAN2(n-1)) 또는 게이트 스타트 신호(VST)가 턴온 레벨인 동안에, T7e 트랜지스터(T7e) 및 T8e 트랜지스터(T8e)는 턴 온(turn-on)되어, 발광 고전위 전압(EVGH)을 발광 제어 신호(EM(n))로 출력한다.
그리고, 제3 커패시터(C3)는 QE노드(QE)를 부트스트래핑(bootstrapping)시킨다. 구체적으로, 제3 커패시터(C3)의 일단은 T6e 트랜지스터(T6e)의 게이트 전극에 연결되고, 제3 커패시터(C3)의 타단은 발광 출력단(EMOUT(n))인 T6e 트랜지스터(T6e)의 제2 전극에 연결된다. 이에, QE노드(QE)가 방전되는 동안, T6e 트랜지스터(T6e)의 제2 전극인 발광 출력단(EMOUT(n))에서 출력되는 발광 제어 신호(EM(n))가 턴온 레벨로 하강될 경우, 제3 커패시터(C3)에 의해서 QE노드(QE)는 부트스트래핑(bootstrapping) 될 수 있다.
T12 트랜지스터(T12)는 발광 출력단(EMOUT(n))의 전압에 응답하여, 제4 노드(N4)를 충전시킨다. 구체적으로, T12 트랜지스터(T12)의 게이트 전극은 발광 출력단(EMOUT(n))에 연결되고, T12 트랜지스터(T12)의 제1 전극에 발광 고전위 전압(EVGH)이 인가되고, T12 트랜지스터(T12)의 제2 전극은 제4 노드(N4)에 연결된다. 이에, 발광 출력단(EMOUT(n))에서 출력되는 발광 제어 신호(EM(n))가 턴오프 레벨인 동안에, T12 트랜지스터(T12)는 턴 오프(turn-off)되어, 제4 노드(N4)에 턴온 레벨을 갖는 발광 저전위 전압(EVGL)이 충전되지 않도록 한다.
이하에서는 도 11 내지 도 20을 참조하여, 본 발명의 일 실시예에 따른 표시 장치(100)의 게이트 드라이버(GD)의 구동 방식에 대해서 구체적으로 설명한다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 게이트 드라이버의 입력 신호 및 출력 신호를 나타내는 타이밍도이다.
도 12 내지 도 20은 본 발명의 일 실시예에 따른 표시 장치의 게이트 드라이버의 구동 방식을 설명하기 위한 회로도이다.
구체적으로, 도 12는 도 11의 제1 시점에서 본 발명의 일 실시예에 따른 표시 장치의 게이트 드라이버의 구동 방식을 설명하기 위한 회로도이다. 도 13은 도 11의 제2 시점에서 본 발명의 일 실시예에 따른 표시 장치의 게이트 드라이버의 구동 방식을 설명하기 위한 회로도이다. 도 14는 도 11의 제3 시점에서 본 발명의 일 실시예에 따른 표시 장치의 게이트 드라이버의 구동 방식을 설명하기 위한 회로도이다. 도 15는 도 11의 제4 시점에서 본 발명의 일 실시예에 따른 표시 장치의 게이트 드라이버의 구동 방식을 설명하기 위한 회로도이다. 도 16은 도 11의 제5 시점에서 본 발명의 일 실시예에 따른 표시 장치의 게이트 드라이버의 구동 방식을 설명하기 위한 회로도이다. 도 17은 도 11의 제6 시점에서 본 발명의 일 실시예에 따른 표시 장치의 게이트 드라이버의 구동 방식을 설명하기 위한 회로도이다. 도 18은 도 11의 제7 시점에서 본 발명의 일 실시예에 따른 표시 장치의 게이트 드라이버의 구동 방식을 설명하기 위한 회로도이다. 도 19는 도 11의 제8 시점에서 본 발명의 일 실시예에 따른 표시 장치의 게이트 드라이버의 구동 방식을 설명하기 위한 회로도이다. 도 20은 도 11의 제9 시점에서 본 발명의 일 실시예에 따른 표시 장치의 게이트 드라이버의 구동 방식을 설명하기 위한 회로도이다.
도 11 및 도 12를 참조하면, 제1 시점(T1)에서, 게이트 스타트 신호(VST)는 턴온 레벨인 로우 레벨로 하강된다.
이에, 제1 스캔 구동 회로(SD(1))에서 T1 트랜지스터(T1), T2 트랜지스터(T2) 및 Tb1 트랜지스터(Tb1)는 모두 턴 온(turn-on)되어, Q노드(Q(1))를 턴온 레벨을 갖는 게이트 저전위 전압(VGL)으로 방전시키고, T5 트랜지스터(T5) 는 턴 온(turn-on)되어, QB노드(QB(1))를 턴오프 레벨을 갖는 게이트 고전위 전압(VGH)로 충전시킨다.
그리고, 제1 스캔 구동 회로(SD(1))에서 Q노드(Q(1))가 게이트 저전위 전압(VGL)으로 방전되었으므로, T8 트랜지스터(T8)는 턴 온(turn-on)되어, QB노드(QB(1))를 게이트 고전위 전압(VGH)까지 충전시킨다.
그리고, 제1 발광 구동 회로(ED(1))에서, T11 트랜지스터(T11)는 턴 온(turn-on)되어, QE노드(QE(1))를 턴오프 레벨을 갖는 발광 고전위 전압(EVGH)까지 충전시키고, T7e 트랜지스터(T7e) 및 T8e 트랜지스터(T8e)는 턴 온(turn-on)되어, 발광 출력단(EMOUT(1))을 발광 고전위 전압(EVGH)으로 충전시켜, 발광 고전위 전압(EVGH)을 발광 제어 신호(EM(1))로 출력한다.
도 11 및 도 13을 참조하면, 제2 시점(T2)에서, 제1 스캔 클럭신호(SCCLK(1))는 턴온 레벨인 로우 레벨로 하강된다.
이에, 제1 스캔 구동 회로(SD(1))에서, Q노드(Q(1))는 턴온 레벨을 갖는 게이트 저전위 전압(VGL)으로 방전되었으므로, T6m 트랜지스터(T6m)는 턴 온(turn-on)된다. 이에, T6m 트랜지스터(T6m)는 로우 레벨의 제1 스캔 클럭신호(SCCLK(1))를 제1 스캔 출력단(SCOUT1(1))에 출력하여, 이를 제1 스캔 신호(SCAN1(1))로 출력한다.
도 11 및 도 14를 참조하면, 제3 시점(T3)에서, 제2 스캔 클럭신호(SCCLK(2))는 턴온 레벨인 로우 레벨로 하강된다.
이에, 제1 스캔 구동 회로(SD(1))에서, Q노드(Q(1))는 턴온 레벨을 갖는 게이트 저전위 전압(VGL)으로 방전되었으므로, T6r 트랜지스터(T6r)는 모두 턴 온(turn-on)된다. 이에, T6r 트랜지스터(T6r)는 로우 레벨의 제2 스캔 클럭신호(SCCLK(2))를 제2 스캔 출력단(SCOUT2(1))에 출력하여, 이를 제2 스캔 신호(SCAN2(1))로 출력한다.
이에, 제2 스캔 구동 회로(SD(2))에서, T1 트랜지스터(T1) 및 T2 트랜지스터(T2)는 턴온 레벨인 제1 스캔 구동 회로(SD(1))의 제2 스캔 신호(SCAN2(1))에 의해 모두 턴 온(turn-on)되어, Q노드(Q(2))를 턴온 레벨을 갖는 게이트 저전위 전압(VGL)으로 방전시키고, T5 트랜지스터(T5) 는 턴 온(turn-on)되어, QB노드(QB(2))를 턴오프 레벨을 갖는 게이트 고전위 전압(VGH)로 충전시킨다.
그리고, 제2 스캔 구동 회로(SD(2))에서 Q노드(Q(2))가 게이트 저전위 전압(VGL)으로 방전되었으므로, T8 트랜지스터(T8)는 턴 온(turn-on)되어, QB노드(QB(2))를 게이트 고전위 전압(VGH)까지 충전시킨다.
그리고, 제2 발광 구동 회로(ED(2))에서, T11 트랜지스터(T11)는 제1 스캔 구동 회로(SD(1))의 제2 스캔 신호(SCAN2(1))에 의해 턴 온(turn-on)되어, QE노드(QE(2))를 턴오프 레벨을 갖는 발광 고전위 전압(EVGH)까지 충전시키고, T7e 트랜지스터(T7e) 및 T8e 트랜지스터(T8e)는 제1 스캔 구동 회로(SD(1))의 제2 스캔 신호(SCAN2(1))에 의해 턴 온(turn-on)되어, 발광 출력단(EMOUT(2))을 발광 고전위 전압(EVGH)으로 충전시켜, 발광 고전위 전압(EVGH)을 발광 제어 신호(EM(2))로 출력한다.
도 11 및 도 15를 참조하면, 제4 시점(T4)에서, 제3 스캔 클럭신호(SCCLK(3))는 턴온 레벨인 로우 레벨로 하강된다.
이에, 제2 스캔 구동 회로(SD(2))에서, Q노드(Q(2))는 턴온 레벨을 갖는 게이트 저전위 전압(VGL)으로 방전되었으므로, T6m 트랜지스터(T6m)는 턴 온(turn-on)된다. 이에, T6m 트랜지스터(T6m)는 로우 레벨의 제3 스캔 클럭신호(SCCLK(3))를 제1 스캔 출력단(SCOUT1(2))에 출력하여, 이를 제1 스캔 신호(SCAN1(2))로 출력한다.
도 11 및 도 16를 참조하면, 제5 시점(T5)에서, 제1 캐리 클럭신호(CRCLK(1))는 턴온 레벨인 로우 레벨로 하강된다.
이에, 제1 스캔 구동 회로(SD(1))에서 T4 트랜지스터(T4)는 제1 캐리 클럭신호(CRCLK(1))에 의해 모두 턴 온(turn-on)되어, QB노드(QB(1))를 턴온 레벨을 갖는 게이트 저전위 전압(VGL)으로 방전시킨다. 그리고, 제1 스캔 구동 회로(SD(1))에서 QB노드(QB(1))가 게이트 저전위 전압(VGL)으로 방전되었으므로, T3 트랜지스터(T3)는 턴 온(turn-on)되어, Q노드(Q(1))를 게이트 고전위 전압(VGH)까지 충전시킨다.
그리고, 제1 발광 구동 회로(ED(1))에서, T10 트랜지스터(T10)는 제1 캐리 클럭신호(CRCLK(1))에 의해 턴 온(turn-on)되어, QE노드(QE(1))를 턴온 레벨을 갖는 발광 저전위 전압(EVGL)까지 방전시키고, T6e 트랜지스터(T6e) 또한 제1 캐리 클럭신호(CRCLK(1))에 의해 턴 온(turn-on)되어, 발광 출력단(EMOUT(1))을 발광 저전위 전압(EVGL)으로 방전시켜, 발광 저전위 전압(EVGL)을 발광 제어 신호(EM(1))로 출력한다.
도 11 및 도 17를 참조하면, 제6 시점(T6)에서, 제4 스캔 클럭신호(SCCLK(4))는 턴온 레벨인 로우 레벨로 하강된다.
이에, 제2 스캔 구동 회로(SD(2))에서, Q노드(Q(2))는 턴온 레벨을 갖는 게이트 저전위 전압(VGL)으로 방전되었으므로, T6r 트랜지스터(T6r)는 턴 온(turn-on)된다. 이에, T6r 트랜지스터(T6r)는 로우 레벨의 제4 스캔 클럭신호(SCCLK(4))를 제2 스캔 출력단(SCOUT2(2))에 출력하여, 이를 제2 스캔 신호(SCAN2(2))로 출력한다.
이에, 제3 스캔 구동 회로(SD(3))에서, T1 트랜지스터(T1) 및 T2 트랜지스터(T2)는 로우 레벨인 제2 스캔 구동 회로(SD(2))의 제2 스캔 신호(SCAN2(2))에 의해 모두 턴 온(turn-on)되어, Q노드(Q(3))를 턴온 레벨을 갖는 게이트 저전위 전압(VGL)으로 방전시키고, T5 트랜지스터(T5) 는 턴 온(turn-on)되어, QB노드(QB(3))를 턴오프 레벨을 갖는 게이트 고전위 전압(VGH)로 충전시킨다.
그리고, 제3 스캔 구동 회로(SD(3))에서 Q노드(Q(3))가 게이트 저전위 전압(VGL)으로 방전되었으므로, T8 트랜지스터(T8)는 턴 온(turn-on)되어, QB노드(QB(3))를 게이트 고전위 전압(VGH)까지 충전시킨다.
그리고, 제3 발광 구동 회로(ED(3))에서, T11 트랜지스터(T11)는 제2 스캔 구동 회로(SD(2))의 제2 스캔 신호(SCAN2(2))에 의해 턴 온(turn-on)되어, QE노드(QE(3))를 턴오프 레벨을 갖는 발광 고전위 전압(EVGH)까지 충전시키고, T7e 트랜지스터(T7e) 및 T8e 트랜지스터(T8e)는 제2 스캔 구동 회로(SD(2))의 제2 스캔 신호(SCAN2(2))에 의해 턴 온(turn-on)되어, 발광 출력단(EMOUT(3))을 발광 고전위 전압(EVGH)으로 충전시켜, 발광 고전위 전압(EVGH)을 발광 제어 신호(EM(3))로 출력한다.
도 11 및 도 18을 참조하면, 제7 시점(T7)에서, 제5 스캔 클럭신호(SCCLK(5)) 는 턴온 레벨인 로우 레벨로 하강된다.
이에, 제3 스캔 구동 회로(SD(3))에서, Q노드(Q(3))는 턴온 레벨을 갖는 게이트 저전위 전압(VGL)으로 방전되었으므로, T6m 트랜지스터(T6m)는 모두 턴 온(turn-on)된다. 이에, T6m 트랜지스터(T6m)는 로우 레벨의 제5 스캔 클럭신호(SCCLK(5))를 제1 스캔 출력단(SCOUT1(3))에 출력하여, 이를 제1 스캔 신호(SCAN1(3))로 출력한다.
도 11 및 도 19를 참조하면, 제8 시점(T8)에서, 제2 캐리 클럭신호(CRCLK(2))는 턴온 레벨인 로우 레벨로 하강된다.
이에, 제2 스캔 구동 회로(SD(2))에서 T4 트랜지스터(T4)는 제2 캐리 클럭신호(CRCLK(2))에 의해 모두 턴 온(turn-on)되어, QB노드(QB(2))를 턴온 레벨을 갖는 게이트 저전위 전압(VGL)으로 방전시킨다. 그리고, 제2 스캔 구동 회로(SD(2))에서 QB노드(QB(2))가 게이트 저전위 전압(VGL)으로 방전되었으므로, T3 트랜지스터(T3)는 턴 온(turn-on)되어, Q노드(Q(2))를 게이트 고전위 전압(VGH)까지 충전시킨다.
그리고, 제2 발광 구동 회로(ED(2))에서, T10 트랜지스터(T10)는 제2 캐리 클럭신호(CRCLK(2))에 의해 턴 온(turn-on)되어, QE노드(QE(2))를 턴온 레벨을 갖는 발광 저전위 전압(EVGL)까지 방전시키고, T6e 트랜지스터(T6e) 또한 제2 캐리 클럭신호(CRCLK(2))에 의해 턴 온(turn-on)되어, 발광 출력단(EMOUT(2))을 발광 저전위 전압(EVGL)으로 방전시켜, 발광 저전위 전압(EVGL)을 발광 제어 신호(EM(2))로 출력한다.
도 11 및 도 20를 참조하면, 제9 시점(T9)에서, 제6 스캔 클럭신호(SCCLK(6))는 턴온 레벨인 로우 레벨로 하강된다.
이에, 제3 스캔 구동 회로(SD(3))에서, Q노드(Q(3))는 턴온 레벨을 갖는 게이트 저전위 전압(VGL)으로 방전되었으므로, T6r 트랜지스터(T6r)는 턴 온(turn-on)된다. 이에, T6r 트랜지스터(T6r)는 로우 레벨의 제6 스캔 클럭신호(SCCLK(6))를 제2 스캔 출력단(SCOUT2(3))에 출력하여, 이를 제2 스캔 신호(SCAN2(3))로 출력한다.
본 발명에 따른 게이트 드라이버 및 이를 포함하는 표시 장치는 다음과 같이 설명될 수 있다.
본 발명에 따른 표시 장치는 복수의 단위 화소가 배치되는 표시 패널, 표시 패널의 상면에 배치되고, 상기 복수의 단위 화소에 내장되는 게이트 드라이버를 포함하고, 복수의 단위 화소 각각은 주화소와 보조화소를 포함하고, 게이트 드라이버는 복수의 스테이지를 포함하고, 복수의 스테이지 중 제n 스테이지는, (n은 자연수) 제1 스캔 신호 및 제2 스캔 신호를 출력하는 스캔 구동 회로 및 발광 제어 신호를 출력하는 발광 구동 회로를 포함한다.
본 발명의 다른 특징에 따르면, 스캔 구동 회로는 Q노드의 전압을 제어하는 Q노드 제어부, QB노드의 전압을 제어하는 QB노드 제어부, Q노드의 전압과 상기 QB노드의 전압에 의해 상기 제1 스캔 신호를 출력하는 제1 스캔 출력부 및 Q노드의 전압과 상기 QB노드의 전압에 의해 상기 제2 스캔 신호를 출력하는 제2 스캔 출력부를 포함한다.
본 발명의 또 다른 특징에 따르면, 상기 Q노드 제어부는, T1 트랜지스터, T2 트랜지스터 및 T3 트랜지스터를 포함하고, T1 트랜지스터에서, 게이트 전극에는 제n-1 스테이지의 제2 스캔 신호 또는 게이트 스타트 신호가 인가되고, 제1 전극에는 게이트 저전위 전압이 인가되고, 제2 전극은 상기 T2 트랜지스터에 연결되고, T2 트랜지스터에서, 게이트 전극에는 제n-1 스테이지의 제2 스캔 신호 또는 게이트 스타트 신호가 인가되고, 제1 전극에는 상기 T1 트랜지스터가 연결되고, 제2 전극은 상기 Q노드에 연결되고, T3 트랜지스터에서 게이트 전극은 상기 QB노드에 연결되고, 제1 전극에는 게이트 고전위 전압이 인가되고, 제2 전극은 상기 Q노드에 연결된다.
본 발명의 또 다른 특징에 따르면, 상기 QB노드 제어부는, T4 트랜지스터, T5 트랜지스터 및 T8 트랜지스터를 포함하고, T4 트랜지스터에서 게이트 전극에는 캐리 클럭신호가 인가되고, 제1 전극에 게이트 저전위 전압이 인가되고, 제2 전극은 상기 QB노드에 연결되고, T5 트랜지스터에서 게이트 전극에는 제n-1 스테이지의 제2 스캔 신호 또는 게이트 스타트 신호가 인가되고, 제1 전극에는 게이트 고전위 전압이 인가되고, 제2 전극은 상기 QB노드에 연결되고, T8 트랜지스터에서 게이트 전극은 상기 Q노드에 연결되고, 제1 전극에 게이트 고전위 전압이 인가되고, 제2 전극은 상기 QB노드에 연결된다.
본 발명의 또 다른 특징에 따르면, 상기 발광 구동 회로는 QE노드의 전압을 제어하는 QE노드 제어부 및 QE노드의 전압에 의해 상기 발광 제어 신호를 출력하는 발광 출력부를 포함한다.
본 발명의 또 다른 특징에 따르면, 상기 QE노드 제어부는, T10 트랜지스터 및 T11 트랜지스터를 포함하고, T10 트랜지스터에서 게이트 전극에는 캐리 클럭신호가 인가되고, 제1 전극에는 발광 저전위 전압이 인가되고, 제2 전극은 상기 QE노드에 연결되고, 상기 T11 트랜지스터에서 게이트 전극에 제n-1 스테이지의 제2 스캔 신호 또는 게이트 스타트 신호가 인가되고, 제1 전극은 발광 고전위 전압이 인가되고, 제2 전극은 QE노드에 연결된다.
본 발명의 또 다른 특징에 따르면, 상기 제n 스테이지의 스캔 구동 회로는, 제2 스캔 신호를 제n+1 스테이지의 스캔 구동 회로 및 발광 구동 회로에 인가한다.
본 발명의 또 다른 특징에 따르면, 상기 주화소와 상기 보조화소 각각은 제1 입력단, 제2 입력단 및 제3 입력단을 포함하고, 상기 제n 스테이지의 스캔 구동 회로는, 제1 스캔 신호를 제n 주화소의 제1 입력단 및 제n 보조화소의 제2 입력단에 인가하고, 제2 스캔 신호를 제n 보조화소의 제1 입력단 및 제n+1 주화소의 제2 입력단에 인가하고, 제n 스테이지의 발광 구동 회로는 발광 제어 신호를 제n 주화소의 제3 입력단 및 제n 보조화소의 제3 입력단에 인가한다.
본 발명의 또 다른 특징에 따르면, 상기 주화소와 상기 보조화소 각각은 드라이빙 트랜지스터, 제1 스위칭 트랜지스터, 제2 스위칭 트랜지스터, 발광 제어 트랜지스터, 제1 초기화 트랜지스터 및 제2 초기화 트랜지스터를 포함하고, 제1 스위칭 트랜지스터에서, 제1 전극에는 데이터 전압이 입력되고 제2 전극은 제1 노드에 연결되고 게이트 전극에는 상기 제1 입력단이 연결되고, 드라이빙 트랜지스터에서, 제1 전극에는 화소 고전위 전압이 인가되고, 제2 전극은 제3 노드에 연결되고, 게이트 전극은 제2 노드에 연결되고, 제2 스위칭 트랜지스터에서, 제1 전극은 상기 제3 노드에 연결되고, 제2 전극은 상기 제2 노드에 연결되고, 게이트 전극은 상기 제1 입력단에 연결되고, 발광 제어 트랜지스터에서, 제1 전극은 상기 제3 노드에 연결되고, 제2 전극은 LED에 연결되고, 게이트 전극은 상기 제3 입력단에 연결되고, 제1 초기화 트랜지스터에서, 제1 전극에는 초기화 전압이 인가되고, 제2 전극은 상기 제3 노드에 연결되고, 게이트 전극은 상기 제2 입력단에 연결되고, 제2 초기화 트랜지스터에서, 제1 전극에는 상기 초기화 전압이 인가되고, 제2 전극은 상기 제1 노드에 연결되고, 게이트 전극에는 상기 제3 입력단이 연결된다.
본 발명의 또 다른 특징에 따르면, 표시 장치는 표시 패널의 하면에 배치되고, 복수의 단위 화소 각각에 데이터 신호를 공급하는 데이터 드라이버를 더 포함한다.
본 발명의 또 다른 특징에 따르면, 주화소는 적색 주화소, 녹색 주화소 및 청색 주화소를 포함하고, 보조화소는 적색 보조화소, 녹색 보조화소 및 청색 보조화소를 포함하고, 게이트 드라이버는 적색 주화소, 녹색 주화소 및 청색 주화소의 사이에 또는 적색 보조화소, 녹색 보조화소 및 청색 보조화소의 사이에 배치될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
110: 표시 패널
GD: 게이트 드라이버
SD: 스캔 구동 회로
ED: 발광 구동 회로
PX: 단위 화소
MP: 주화소
MPR: 적색 주화소
MPG: 녹색 주화소
MPB: 청색 주화소
RP: 보조화소
RPR: 적색 보조화소
RPG: 녹색 보조화소
RPB: 청색 보조화소
ST1, ST2, ST3: 스테이지
SCOUT1: 제1 스캔 출력단
SCOUT2: 제2 스캔 출력단
EMOUT: 발광 출력단
IN1: 제1 입력단
IN2: 제2 입력단
IN3: 제3 입력단
VDATA: 데이터 전압
VDD: 화소 고전위 전압
VSS: 화소 저전위 전압
SCAN1: 제1 스캔 신호
SCAN2: 제2 스캔 신호
EM: 발광 제어 신호
VREF: 초기화 전압
TSW1: 제1 스위칭 트랜지스터
TSW2: 제2 스위칭 트랜지스터
TDR: 드라이빙 트랜지스터
TEM: 발광 제어 트랜지스터
TIN1: 제1 초기화 트랜지스터
TIN2: 제2 초기화 트랜지스터
CST: 저장 커패시터
T1: T1 트랜지스터
T2: T2 트랜지스터
Tb1: Tb1 트랜지스터
Tb2: Tb2 트랜지스터
T3: T3 트랜지스터
Tb3: Tb3 트랜지스터
T4: T4 트랜지스터
Tb4: Tb4 트랜지스터
T5: T5 트랜지스터
T6m: T6m 트랜지스터
T7m: T7m 트랜지스터
T6r: T6r 트랜지스터
T7r: T7r 트랜지스터
T8: T8 트랜지스터
VGH: 게이트 고전위 전압
VGL: 게이트 저전위 전압
Q: Q노드
QB: QB노드
C1m: C1m 커패시터
C1r: C1r 커패시터
C2: 제2 커패시터
T10: T10 트랜지스터
T11: T11 트랜지스터
T12: T12 트랜지스터
T6e: T6e 트랜지스터
T7e: T7e 트랜지스터
T8e: T8e 트랜지스터
EVGH: 발광 게이트 고전위 전압
EVGL: 발광 게이트 저전위 전압
QE: QE노드
C3: 제3 커패시터

Claims (11)

  1. 복수의 단위 화소가 배치되는 표시 패널;
    상기 표시 패널의 상면에 배치되고, 상기 복수의 단위 화소에 내장되는 게이트 드라이버를 포함하고,
    상기 복수의 단위 화소 각각은 서로 독립적으로 구동되고, 동일한 색을 발광하는 주화소와 보조화소를 포함하고,
    상기 게이트 드라이버는 상기 주화소와 상기 보조화소에 제1 스캔 신호 및 제2 스캔 신호를 공급하고
    상기 주화소에 공급되는 제1 스캔 신호의 출력 타이밍은 상기 보조화소에 공급되는 제1 스캔 신호의 출력 타이밍과 동일하고,
    상기 주화소에 공급되는 제2 스캔 신호의 출력 타이밍은 상기 보조화소에 공급되는 제2 스캔 신호의 출력 타이밍과 상이하고,
    상기 복수의 스테이지 중 제n 스테이지는, (n은 자연수)
    상기 제1 스캔 신호 및 상기 제2 스캔 신호를 출력하는 스캔 구동 회로; 및
    발광 제어 신호를 출력하는 발광 구동 회로를 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 스캔 구동 회로는,
    Q노드의 전압을 제어하는 Q노드 제어부;
    QB노드의 전압을 제어하는 QB노드 제어부;
    상기 Q노드의 전압과 상기 QB노드의 전압에 의해 상기 제1 스캔 신호를 출력하는 제1 스캔 출력부; 및
    상기 Q노드의 전압과 상기 QB노드의 전압에 의해 상기 제2 스캔 신호를 출력하는 제2 스캔 출력부를 포함하는, 표시 장치.
  3. 제2항에 있어서,
    상기 Q노드 제어부는, T1 트랜지스터, T2 트랜지스터 및 T3 트랜지스터를 포함하고,
    상기 T1 트랜지스터에서, 게이트 전극에는 제n-1 스테이지의 제2 스캔 신호 또는 게이트 스타트 신호가 인가되고, 제1 전극에는 게이트 저전위 전압이 인가되고, 제2 전극은 상기 T2 트랜지스터에 연결되고,
    상기 T2 트랜지스터에서, 게이트 전극에는 제n-1 스테이지의 제2 스캔 신호 또는 게이트 스타트 신호가 인가되고, 제1 전극에는 상기 T1 트랜지스터가 연결되고, 제2 전극은 상기 Q노드에 연결되고,
    상기 T3 트랜지스터에서 게이트 전극은 상기 QB노드에 연결되고, 제1 전극에는 게이트 고전위 전압이 인가되고, 제2 전극은 상기 Q노드에 연결되는, 표시 장치.
  4. 제2항에 있어서,
    상기 QB노드 제어부는, T4 트랜지스터, T5 트랜지스터 및 T8 트랜지스터를 포함하고,
    상기 T4 트랜지스터에서 게이트 전극에는 캐리 클럭신호가 인가되고, 제1 전극에 게이트 저전위 전압이 인가되고, 제2 전극은 상기 QB노드에 연결되고,
    상기 T5 트랜지스터에서 게이트 전극에는 제n-1 스테이지의 제2 스캔 신호 또는 게이트 스타트 신호가 인가되고, 제1 전극에는 게이트 고전위 전압이 인가되고, 제2 전극은 상기 QB노드에 연결되고,
    상기 T8 트랜지스터에서 게이트 전극은 상기 Q노드에 연결되고, 제1 전극에 게이트 고전위 전압이 인가되고, 제2 전극은 상기 QB노드에 연결되는, 표시 장치.
  5. 제1항에 있어서,
    상기 발광 구동 회로는,
    QE노드의 전압을 제어하는 QE노드 제어부; 및
    상기 QE노드의 전압에 의해 상기 발광 제어 신호를 출력하는 발광 출력부;를 포함하는, 표시 장치.
  6. 제5항에 있어서,
    상기 QE노드 제어부는, T10 트랜지스터 및 T11 트랜지스터를 포함하고,
    상기 T10 트랜지스터에서 게이트 전극에는 캐리 클럭신호가 인가되고, 제1 전극에는 발광 저전위 전압이 인가되고, 제2 전극은 상기 QE노드에 연결되고,
    상기 T11 트랜지스터에서 게이트 전극에 제n-1 스테이지의 제2 스캔 신호 또는 게이트 스타트 신호가 인가되고, 제1 전극은 발광 고전위 전압이 인가되고, 제2 전극은 QE노드에 연결되는, 표시 장치.
  7. 제1항에 있어서,
    상기 제n 스테이지의 스캔 구동 회로는,
    상기 제2 스캔 신호를 제n+1 스테이지의 스캔 구동 회로 및 발광 구동 회로에 인가하는, 표시 장치.
  8. 제1항에 있어서,
    상기 주화소와 상기 보조화소 각각은 제1 입력단, 제2 입력단 및 제3 입력단을 포함하고,
    상기 제n 스테이지의 스캔 구동 회로는,
    상기 제1 스캔 신호를 제n 주화소의 제1 입력단 및 제n 보조화소의 제2 입력단에 인가하고,
    상기 제2 스캔 신호를 제n 보조화소의 제1 입력단 및 제n+1 주화소의 제2 입력단에 인가하고
    상기 제n 스테이지의 발광 구동 회로는,
    상기 발광 제어 신호를 제n 주화소의 제3 입력단 및 제n 보조화소의 제3 입력단에 인가하는, 표시 장치.
  9. 제1항에 있어서,
    상기 주화소와 상기 보조화소 각각은
    드라이빙 트랜지스터, 제1 스위칭 트랜지스터, 제2 스위칭 트랜지스터, 발광 제어 트랜지스터, 제1 초기화 트랜지스터 및 제2 초기화 트랜지스터를 포함하고,
    상기 제1 스위칭 트랜지스터에서, 제1 전극에는 데이터 전압이 입력되고 제2 전극은 제1 노드에 연결되고 게이트 전극에는 상기 제1 입력단이 연결되고,
    상기 드라이빙 트랜지스터에서, 제1 전극에는 화소 고전위 전압이 인가되고, 제2 전극은 제3 노드에 연결되고, 게이트 전극은 제2 노드에 연결되고,
    상기 제2 스위칭 트랜지스터에서, 제1 전극은 상기 제3 노드에 연결되고, 제2 전극은 상기 제2 노드에 연결되고, 게이트 전극은 상기 제1 입력단에 연결되고,
    상기 발광 제어 트랜지스터에서, 제1 전극은 상기 제3 노드에 연결되고, 제2 전극은 LED에 연결되고, 게이트 전극은 상기 제3 입력단에 연결되고,
    상기 제1 초기화 트랜지스터에서, 제1 전극에는 초기화 전압이 인가되고, 제2 전극은 상기 제3 노드에 연결되고, 게이트 전극은 상기 제2 입력단에 연결되고,
    상기 제2 초기화 트랜지스터에서, 제1 전극에는 상기 초기화 전압이 인가되고, 제2 전극은 상기 제1 노드에 연결되고, 게이트 전극에는 상기 제3 입력단이 연결되는, 표시 장치.
  10. 제1항에 있어서,
    상기 표시 패널의 하면에 배치되고,
    상기 복수의 단위 화소 각각에 데이터 신호를 공급하는 데이터 드라이버를 더 포함하는, 표시 장치.
  11. 제1항에 있어서,
    상기 주화소는 적색 주화소, 녹색 주화소 및 청색 주화소를 포함하고,
    상기 보조화소는 적색 보조화소, 녹색 보조화소 및 청색 보조화소를 포함하고,
    상기 게이트 드라이버는 상기 적색 주화소, 상기 녹색 주화소 및 상기 청색 주화소의 사이에 또는 상기 적색 보조화소, 상기 녹색 보조화소 및 상기 청색 보조화소의 사이에 배치되는, 표시 장치.
KR1020190172697A 2019-12-23 2019-12-23 게이트 드라이버 및 이를 포함하는 표시 장치 KR20210080781A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190172697A KR20210080781A (ko) 2019-12-23 2019-12-23 게이트 드라이버 및 이를 포함하는 표시 장치
EP20907017.6A EP4083986A4 (en) 2019-12-23 2020-09-01 GATE DRIVER AND DISPLAY DEVICE THEREFROM
CN202080078133.4A CN114667558A (zh) 2019-12-23 2020-09-01 栅极驱动器和包括该栅极驱动器的显示装置
PCT/KR2020/011687 WO2021132839A1 (ko) 2019-12-23 2020-09-01 게이트 드라이버 및 이를 포함하는 표시 장치
US17/776,562 US11915637B2 (en) 2019-12-23 2020-09-01 Gate driver and display device comprising same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190172697A KR20210080781A (ko) 2019-12-23 2019-12-23 게이트 드라이버 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20210080781A true KR20210080781A (ko) 2021-07-01

Family

ID=76575570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190172697A KR20210080781A (ko) 2019-12-23 2019-12-23 게이트 드라이버 및 이를 포함하는 표시 장치

Country Status (5)

Country Link
US (1) US11915637B2 (ko)
EP (1) EP4083986A4 (ko)
KR (1) KR20210080781A (ko)
CN (1) CN114667558A (ko)
WO (1) WO2021132839A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230101507A (ko) * 2021-12-29 2023-07-06 엘지디스플레이 주식회사 표시 장치
KR20230143650A (ko) * 2022-04-05 2023-10-13 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100962909B1 (ko) 2008-08-14 2010-06-10 삼성모바일디스플레이주식회사 주사구동부 및 그를 이용한 유기전계발광표시장치
KR101040855B1 (ko) * 2009-01-29 2011-06-14 삼성모바일디스플레이주식회사 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR101653246B1 (ko) 2010-02-03 2016-09-12 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
CN105074808B (zh) 2013-04-02 2017-07-11 夏普株式会社 显示装置及其驱动方法
CN103680447B (zh) * 2013-12-12 2016-01-13 深圳市华星光电技术有限公司 液晶显示设备及其像素驱动方法
CN104793366B (zh) 2015-04-23 2018-01-16 深圳市华星光电技术有限公司 经亮点修复后的液晶面板及其亮点修复方法
KR102360787B1 (ko) * 2015-06-30 2022-02-10 엘지디스플레이 주식회사 내장형 게이트 드라이버 및 그를 이용한 표시 장치
KR102503160B1 (ko) 2015-09-30 2023-02-24 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102479918B1 (ko) 2016-04-05 2022-12-22 삼성디스플레이 주식회사 표시 장치
US10127859B2 (en) 2016-12-29 2018-11-13 Lg Display Co., Ltd. Electroluminescent display
KR102335811B1 (ko) 2017-04-29 2021-12-03 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR102411044B1 (ko) 2017-08-16 2022-06-17 엘지디스플레이 주식회사 게이트 구동부와 이를 포함한 유기발광 표시장치
KR20190021985A (ko) 2017-08-24 2019-03-06 엘지디스플레이 주식회사 유기발광 표시장치
KR102577240B1 (ko) * 2018-11-21 2023-09-12 삼성디스플레이 주식회사 타일드 표시 장치
KR20200108146A (ko) * 2019-03-06 2020-09-17 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함한 디스플레이 장치
KR20210076761A (ko) 2019-12-16 2021-06-24 엘지디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20220406248A1 (en) 2022-12-22
EP4083986A4 (en) 2023-12-20
WO2021132839A1 (ko) 2021-07-01
CN114667558A (zh) 2022-06-24
EP4083986A1 (en) 2022-11-02
US11915637B2 (en) 2024-02-27

Similar Documents

Publication Publication Date Title
US8963816B2 (en) Light emitting display and method of driving thereof
US7623097B2 (en) Emission control driver and organic light emitting display device having the same and a logical or circuit for an emission control driver for outputting an emission control signal
US8264426B2 (en) Organic light emitting display device and a method for generating scan signals for driving an organic light emitting display device having a scan driver
US9659529B2 (en) Display device that switches light emission states multiple times during one field period
KR100666637B1 (ko) 유기 전계발광 표시장치의 발광제어 구동장치
KR101868715B1 (ko) 능동매트릭스형 유기발광다이오드 패널 구동회로 및 구동방법
KR20190048591A (ko) 유기 발광 표시 장치
KR100624117B1 (ko) 발광제어 구동부 및 이를 포함하는 유기 전계발광 표시장치
JP2006072321A (ja) 発光表示装置と発光表示装置の駆動方法および信号駆動装置
JP2006146213A (ja) 画素回路及び発光表示装置
KR20170135543A (ko) 유기발광 표시장치
EP4083986A1 (en) Gate driver and display device comprising same
US20240087510A1 (en) Gate Driver and Display Device Comprising Same
KR100685833B1 (ko) 발광제어 구동부 및 이를 포함하는 유기 전계발광 표시장치
CN116343681A (zh) 显示装置
CN116863874B (zh) 扫描驱动电路、扫描驱动方法及显示装置
KR102458909B1 (ko) 전계발광 표시장치
KR100538331B1 (ko) 일렉트로 루미네센스 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal