KR20210074918A - 박막 형성 방법 - Google Patents

박막 형성 방법 Download PDF

Info

Publication number
KR20210074918A
KR20210074918A KR1020190166078A KR20190166078A KR20210074918A KR 20210074918 A KR20210074918 A KR 20210074918A KR 1020190166078 A KR1020190166078 A KR 1020190166078A KR 20190166078 A KR20190166078 A KR 20190166078A KR 20210074918 A KR20210074918 A KR 20210074918A
Authority
KR
South Korea
Prior art keywords
thin film
substrate
gas
forming
power
Prior art date
Application number
KR1020190166078A
Other languages
English (en)
Other versions
KR102553296B1 (ko
Inventor
윤필근
김태학
이인재
유연강
이소영
이다희
유설희
송석원
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020190166078A priority Critical patent/KR102553296B1/ko
Publication of KR20210074918A publication Critical patent/KR20210074918A/ko
Application granted granted Critical
Publication of KR102553296B1 publication Critical patent/KR102553296B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02697Forming conducting materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 일 관점에 따른 박막 형성 방법은, 공정 챔버 내 기판 지지대 상에 안착된 기판 상에, 가스 분사부를 통해서 금속을 함유하는 소스 가스 및 상기 소스 가스와 반응을 위한 반응 가스를 공급하고 플라즈마 전원부를 통해서 전력을 공급하여 상기 공정 챔버 내에 플라즈마 분위기를 형성하여, 상기 기판 상에 제 1 시간 동안 금속 박막을 예비 증착하는 단계와, 상기 플라즈마 전원부의 전력을 차단하고 상기 반응 가스의 공급을 중단한 상태로, 상기 소스 가스를 상기 기판 상으로 제 2 시간 동안 공급하여 상기 기판을 사전 처리하는 단계와, 상기 기판 상에 상기 소스 가스 및 상기 반응 가스를 공급하고 상기 플라즈마 전원부를 통해서 전력을 공급하여 상기 공정 챔버 내에 플라즈마 분위기를 형성하여, 상기 기판 상에 제 3 시간 동안 금속 박막을 메인 증착하는 단계를 포함한다.

Description

박막 형성 방법{Method of forming thin film}
본 발명은 반도체 소자의 제조에 관한 것으로서, 더 상세하게는 박막 형성 방법에 관한 것이다.
반도체 소자의 제조에 있어서 플라즈마를 이용한 공정이 적용되고 있다. 예를 들어, 플라즈마를 이용하여 공정 기체를 활성화함으로써 낮은 공정 온도에서도 빠른 속도로 증착 공정을 수행할 수 있다. 이러한 공정 방법의 예로, 플라즈마 강화 화학기상증착법(plasma enhanced chemical vapor deposition, PECVD)을 들 수 있다.
이러한 플라즈마를 이용한 박막 증착 공정에 있어서, 박막의 품질은 플라즈마 환경이나 기판의 표면 처리 등에 영향을 받는다. 특히, 금속 박막의 증착에 있어서, 메인 증착 전 기판의 사전 처리가 금속 박막 내 불순물의 함량 등에 크게 영향을 미치고 있다.
본 발명은 전술한 문제점을 해결하기 위한 것으로서, 금속 박막 내 불순물 함량을 줄일 수 있는 박막 형성 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따른 박막 형성 방법은, 공정 챔버 내 기판 지지대 상에 안착된 기판 상에, 가스 분사부를 통해서 금속을 함유하는 소스 가스 및 상기 소스 가스와 반응을 위한 반응 가스를 공급하고 플라즈마 전원부를 통해서 전력을 공급하여 상기 공정 챔버 내에 플라즈마 분위기를 형성하여, 상기 기판 상에 제 1 시간 동안 금속 박막을 예비 증착하는 단계와, 상기 플라즈마 전원부의 전력을 차단하고, 상기 소스 가스 및 상기 반응 가스를 상기 기판 상으로 제 2 시간 동안 공급하여 상기 기판을 사전 처리하는 단계와, 상기 기판 상에 상기 소스 가스 및 상기 반응 가스를 공급하고 상기 플라즈마 전원부를 통해서 전력을 공급하여 상기 공정 챔버 내에 플라즈마 분위기를 형성하여, 상기 기판 상에 제 3 시간 동안 금속 박막을 메인 증착하는 단계를 포함한다.
상기 박막 형성 방법에 따르면, 상기 제 1 시간은 상기 제 2 시간 및 상기 제 3 시간보다 짧을 수 있다.
상기 박막 형성 방법에 따르면, 상기 예비 증착 단계에서, 상기 금속 박막은 상기 기판 상에 5 Å 이하로 증착될 수 있다.
상기 박막 형성 방법에 따르면, 상기 예비 증착하는 단계, 상기 사전 처리하는 단계 및 상기 메인 증착하는 단계 동안, 상기 소스 가스 및 상기 반응 가스는 연속적으로 상기 기판 상에 공급될 수 있다.
상기 박막 형성 방법에 따르면, 상기 금속 박막은 티타늄을 함유하는 박막이고, 상기 소스 가스는 TiCl4 가스를 포함하고, 상기 반응 가스는 H 함유 가스를 포함할 수 있다.
상기 박막 형성 방법에 따르면, 상기 예비 증착하는 단계 및 상기 메인 증착하는 단계 동안, 상기 플라즈마 전원부는 저주파 (LF) 전력 및 고주파(HF) 전력 중 어느 하나 또는 모두를 공급할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 박막을 형성함에 있어서 절연층의 하부에서 상부로 식각율이 낮아지게 하여, 통상적인 식각 방법으로도 수직 패턴 형성이 가능한 박막의 형성 방법을 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 금속 박막 형성에 이용되는 기판 처리 장치의 일 예를 보여주는 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 박막 형성 방법을 보여주는 순서도이다.
도 3은 도 2의 방법에 있어서 공정 가스 및 전력의 공급을 보여주는 개략적인 그래프이다.
도 4는 비교예 및 본 발명의 실험예들에 따라 형성된 금속 박막 내 Cl 함량을 보여주는 그래프이다.
도 5는 비교예 및 본 발명의 실험예들에 따라 형성된 금속 박막 내 F 함량을 깊이에 따라서 보여주는 그래프이다.
도 6은 비교예 및 본 발명의 실험예들에 따라 형성된 금속 박막 내 Ti 함량을 깊이에 따라서 보여주는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 일 실시예에 따른 금속 박막 형성에 이용되는 기판 처리 장치(100)의 일 예를 보여주는 개략적인 단면도이다.
도 1을 참조하면, 기판 처리 장치(100)는 공정 챔버(110), 가스 분사부(120), 및 기판 지지대(130)를 포함할 수 있다.
공정 챔버(110)는 내부에 처리 공간(112)을 한정할 수 있다. 예를 들어, 공정 챔버(110)는 기밀을 유지하도록 구성되며, 처리 공간(112) 내 공정 가스를 배출하고 처리 공간(112) 내 진공도를 조절하도록 배기 포트를 통해서 진공 챔버(미도시)에 연결될 수 있다. 공정 챔버(110)는 다양한 형상으로 제공될 수 있으며, 예컨대 처리 공간(112)을 한정하는 측벽부와 측벽부 상단에 위치하는 덮개부를 포함할 수 있다.
가스 분사부(120)는 공정 챔버(110)의 외부로부터 공급된 공정 가스를 처리 공간(112)으로 공급하도록 공정 챔버(110)에 설치될 수 있다. 가스 분사부(120)는 기판 지지대(130) 상에 안착된 기판(S)에 공정 가스를 분사하도록 공정 챔버(110)의 상부에 기판 지지대(130)에 대항되게 설치될 수 있다. 가스 분사부(120)는 외부로부터 공정 가스를 공급받기 위해 상측 또는 측부에 형성된 적어도 하나의 유입홀과, 기판(S) 상에 공정 가스를 분사하기 위해서 기판(S)을 바라보는 하방으로 형성된 복수의 분사홀들을 포함할 수 있다.
예를 들어, 가스 분사부(120)는 샤워 헤드(shower head) 형태, 노즐(nozzle) 형태 등 다양한 형태를 가질 수 있다. 가스 분사부(120)가 샤워 헤드 형태인 경우, 가스 분사부(120)는 공정 챔버(110)의 상부를 부분적으로 덮는 형태로 공정 챔버(110)에 결합될 수도 있다. 예를 들어, 가스 분사부(120)가 공정 챔버(110)의 덮개 형태로 덮개부 또는 측벽부에 결합될 수 있다.
기판 지지대(130)는 그 상부에 기판(S)이 안착되도록 공정 챔버(110)에 설치될 수 있다. 예를 들어, 기판 지지대(130)는 가스 분사부(120)에 대향되게 공정 챔버(110)에 설치될 수 있다. 나아가, 기판 지지대(130)는 그 내부에 기판(S)을 가열하기 위한 히터(175)를 포함할 수 있다. 히터 전원부(180)는 히터(175)에 전력을 인가하도록 히터(175)에 연결될 수 있다.
기판 지지대(130)의 형상은 대체로 기판(S)의 모양에 대응되나 이에 한정되지 않고 기판(S)을 안정적으로 안착시킬 수 있도록 기판(S)보다 크게 다양한 형상으로 제공될 수 있다. 일 예에서, 기판 지지대(130)는 승하강이 가능하도록 외부 모터(미도시)에 연결될 수 있으며, 이 경우 기밀 유지를 위하여 벨로우즈관(미도시)이 연결될 수도 있다. 나아가, 기판 지지대(130)는 그 위에 기판(S)을 안치하도록 구성되기 때문에, 기판 안착부, 서셉터 등으로 불릴 수도 있다.
나아가, 플라즈마 전원부(140)는 공정 챔버(110) 내부로 플라즈마 분위기를 형성하기 위한 전력을 공급하도록 가스 분사부(120)에 연결될 수 있다. 예를 들어, 플라즈마 전원부(140)는 공정 챔버(110)에 적어도 하나의 RF(radio frequency) 전력을 인가하도록 적어도 하나의 RF 전원을 포함할 수 있다. 예를 들어, 플라즈마 전원부(140)는 가스 분사부(120)에 RF 전력을 인가하도록 연결될 수 있다. 이 경우, 가스 분사부(120)는 전원 공급 전극 또는 상부 전극으로 불릴 수도 있다.
플라즈마 전원부(140) 내 RF 전원은 하나 또는 복수개일 수 있다. 예를 들어, RF 전원은 공정 조건에 따른 플라즈마 환경 제어를 위하여 제 1 주파수 대역의 제 1 RF 전원(142) 및 제 1 주파수 대역보다 큰 제 2 주파수 대역의 제 2 RF 전원(144)을 포함할 수 있다. 제 1 RF 전원(142) 및 제 2 RF 전원(144)으로 구성되는 듀얼 주파수 전원은 공정 조건에 따라서 또는 공정 스텝에 따라서 주파수 대역을 달리할 수 있어서 공정을 정밀하게 제어할 수 있는 장점이 있다.
도 1은 플라즈마 전원부(140)의 전원이 두 개의 RF 전원들(142, 144)인 것으로 도시되었으나, 두 개의 RF 전원 중 어느 하나만 인가될 수도 있다. 도 1은 예시적인 것으로서 본 발명의 범위가 이에 제한되지는 않는다.
이러한 플라즈마 전원부(140)의 일 예에서, 제 1 RF 전원(142)은 제 1 주파수 대역이 적어도 450 kHz를 포함하는 저주파(low frequency, LF) 전원이고, 제 2 RF 전원(144)은 제 2 주파수 대역이 적어도 13.56 MHz를 포함하는 고주파(high frequency, HF) 전원일 수 있다.
보다 구체적으로, 고주파(HF) 전원은 넓게는 5 MHz 내지 60 MHz 범위, 좁게는 13.56 MHz 내지 27.12 MHz의 주파수 범위의 RF 전원일 수 있다. 저주파(LF) 전원은 넓게는 100 kHz 내지 5 MHz, 좁게는 300 kHz 내지 600 kHz 의 주파수 범위의 RF 전원일 수 있다. 일 실시예에서, 제 2 주파수 대역은 13.56 MHz 내지 27.12 MHz 의 주파수 범위를 가지며, 제 1 주파수 대역은 300 kHz 내지 600 kHz 의 주파수 범위를 가질 수 있다.
부가적으로, 임피던스 매칭부(146)는 RF 전원과 공정 챔버(110) 사이의 임피던스 매칭을 위하여 플라즈마 전원부(140) 및 가스 분사부(120) 사이에 배치될 수 있다. 플라즈마 전원부(140)에서 공급된 RF 전력은 플라즈마 전원부(140)와 공정 챔버(110) 사이에서 임피던스 매칭부(146)를 통해서 적절하게 임피던스 매칭이 되어야 공정 챔버(110)에서 반사되서 되돌아오지 않고 공정 챔버(110)로 효과적으로 전달될 수 있다.
통상적으로는 플라즈마 전원부(140)의 임피던스가 고정되어 있고, 공정 챔버(110)의 임피던스가 일정하지 않기 때문에 공정 챔버(110)의 임피던스와 플라즈마 전원부(140)의 임피던스를 맞추도록 임피던스 매칭부(146)의 임피던스가 정해질 수 있지만, 본 발명의 범위가 이에 제한되는 것은 아니다.
임피던스 매칭부(146)는 저항, 인덕터 및 커패시터의 군에서 선택된 둘 또는 그 이상의 직렬 또는 병렬 조합으로 구성될 수 있다. 나아가, 임피던스 매칭부(146)는 RF 전력의 주파수와 공정 조건에 따라서 그 임피던스 값이 가변될 수 있도록 적어도 하나의 가변 커패시터 또는 커패시터 어레이 스위칭 구조를 채택할 수 있다.
일부 실시예에서 임피던스 매칭부(146)는 플라즈마 전원부(140)에 직렬 연결된 튠 커패시터(tune capacitor), 플라즈마 전원부(140)에 병렬 연결된 로드 커패시터(load capacitor) 및/또는 플라즈마 전원부(140)에 직렬 연결된 인덕터(inductor)를 포함할 수 있다. 튠 커패시터(tune capacitor) 및 로드 커패시터(load capacitor)는 임피던스 매칭을 위하여 그 임피던스 값이 가변될 수 있다.
선택적으로, 기판 지지대(130)는 기판(S)에 정전기력을 인가하여 그 상부에 고정하기 위해서 정전 전극을 더 포함할 수 있다. 이 경우, 정전 전극은 정전력 전원 공급부로부터 DC 전력을 공급받을 수 있다.
나아가, 기판 지지대(130)는 내부에 히터(175)를 포함할 수 있고, 히터 전원부(180)는 히터(175)에 AC 전력을 인가하도록 히터(175)에 연결될 수 있다. 선택적으로, RF 필터가 히터 전원부(180)와 히터(170) 사이에 연결되어, 히터 전원부(180)의 AC 전력과 히터(175) 사이의 임피던스 매칭 기능을 수행할 수 있다.
제어부(170)는 전술한 기판 처리 장치(100)의 여러 동작을 제어할 수 있다. 예를 들어, 제어부(170)는 임피던스 매칭부(146)의 임피던스값을 제어하거나, 기판 지지대(130)의 높이를 제어하거나, 플라즈마 전원부(140) 및 히터 전원부(180)의 온/오프를 제어하거나, 또는 가스 분사부(120)로의 공정 가스의 공급을 제어할 수 있다.
도 2는 본 발명의 일 실시예에 따른 박막 형성 방법을 보여주는 순서도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 박막 형성 방법은 예비 증착하는 단계(S10), 사전 처리하는 단계(S20) 및 메인 증착하는 단계(S30)를 포함할 수 있다.
도 3은 도 2의 방법에 있어서 공정 가스 및 전력의 공급을 보여주는 개략적인 그래프이다.
이하에서는 도 1 내지 도 3을 같이 참조하여, 기판 처리 장치(100)를 이용한 박막 형성 방법을 설명한다.
도 1 내지 도 3을 같이 참조하면, 예비 증착하는 단계(S10)에서, 공정 챔버(110) 내 기판 지지대(130) 상에 안착된 기판(S) 상에, 가스 분사부(120)를 통해서 금속을 함유하는 소스 가스(SG) 및 이러한 소스 가스(SG)와 반응을 위한 반응 가스(RG)를 공급하고 플라즈마 전원부(140)를 통해서 전력(PP)을 공급하여 공정 챔버(110) 내에 플라즈마 분위기를 형성하여, 기판(S) 상에 제 1 시간(t1) 동안 금속 박막을 예비 증착할 수 있다.
예비 증착하는 단계(S10)는 기판(S) 상에 금속 박막을 본격적으로 형성하기 전에 수행되는 사전 처리의 일부일 수 있다. 예비 증착하는 단계(S10)에서, 소스 가스(SG), 반응 가스(RG) 및 전력(PP)을 짧은 시간인 제 1 시간(t1) 동안 공급하여, 플라즈마 강화 화학기상증착(PECVD) 반응이 일어나면서 기판(S) 상에 금속이 증착되면서 동시에 기판(S)이 표면처리될 수 있다.
따라서, 예비 증착하는 단계(S10)에서, 금속 박막은 실질적으로 매우 얇은 두께로 형성될 수 있다. 예를 들어, 예비 증착하는 단계(S10)에서, 금속은 5 Å 이하(0초과)로 증착될 수 있다. 이에 따라, 제 1 시간(t1)은 약 1~3초 범위의 짧은 시간 동안 수행될 수 있다. 예를 들어, 제 1 시간(t1)은 이어지는 제 2 시간(t2) 및 제 3 시간(t3)보다 짧을 수 있다.
사전 처리하는 단계(S20)에서, 플라즈마 전원부(140)의 전력(PP)을 차단하고, 소스 가스(SG) 및 반응 가스(RG)를 기판(S) 상으로 제 2 시간(t2) 동안 공급하여 기판(S)을 사전 처리할 수 있다.
사전 처리하는 단계(S20)는 플라즈마 분위기 없이 기판(S) 상에 소스 가스(SG)를 공급하여 공정 챔버(110) 내 소스 가스(SG) 분위기를 메인 증착 전에 형성하는 목적으로 수행될 수 있다.
사전 처리하는 단계(S20)에서는 실질적인 금속 박막이 형성되지 않기 때문에 예비 증착하는 단계(S20)보다는 길게 수행될 수 있다. 예를 들어, 제 2 시간(t2)은 제 1 시간(t1)보다 길 수 있고, 약 2배이상 길 수 있다.
메인 증착하는 단계(S30)에서, 기판(S) 상에 소스 가스(SG) 및 반응 가스(RG)를 공급하고 플라즈마 전원부(140)를 통해서 전력(PP)을 공급하여 공정 챔버(110) 내에 플라즈마 분위기를 형성하여, 기판(S) 상에 제 3 시간(t3) 동안 금속 박막을 메인 증착할 수 있다.
메인 증착하는 단계(S30)는 실질적으로 기판(S) 상에 금속 박막을 형성하는 단계일 수 있다. 따라서, 메인 증착하는 단계(S30)에서는 소스 가스(SG), 반응 가스(RG) 및 전력(PP)을 제 3 시간(t3) 동안 공급하여, 플라즈마 강화 화학기상증착(PECVD) 반응이 일어나면서 금속 박막이 원하는 두께로 형성될 수 있다. 금속 박막의 두께에 따라 다르지만, 예컨대 제 3 시간(t3)은 제 1 시간(t1)의 10배 이상일 수 있다.
예비 증착하는 단계(S10), 사전 처리하는 단계(S20) 및 메인 증착하는 단계(S30) 모두 에서, 소스 가스(SG)가 공급될 수 있다. 예를 들어, 예비 증착하는 단계(S10), 사전 처리하는 단계(S20) 및 메인 증착하는 단계(S30)에서 소스 가스(SG)는 연속적으로 기판(S) 상에 공급될 수 있다.
다른 예에서, 예비 증착하는 단계(S10), 사전 처리하는 단계(S20) 및 메인 증착하는 단계(S30)들의 사이에 짧은 휴지 시간 또는 퍼지 시간이 있는 경우에는, 소스 가스(SG)의 공급이 짧게 중간에 오프(OFF)되고 예비 증착하는 단계(S10), 사전 처리하는 단계(S20) 및 메인 증착하는 단계(S30) 동안에는 온(ON) 될 수 있다.
부가적으로, 예비 증착하는 단계(S10), 사전 처리하는 단계(S20) 및 메인 증착하는 단계(S30)들의 일부 또는 전부 동안, 불활성 가스가 더 공급될 수 있다. 예를 들어, 불활성 가스는 아르곤(Ar) 가스를 포함할 수 있다.
일부 실시예에서, 기판(S) 상에 형성하고자 하는 금속은 티타늄(Ti)을 포함할 수 있다. 이 경우, 소스 가스(SG)는 TiCl4 가스를 포함하고, 반응 가스(RG)는 H 함유 가스를 포함할 수 있다. 예를 들어, 반응 가스(RG)는 H2 가스를 포함할 수 있다.
이하에서는 비교예 및 실험예들에서 따라 형성된 금속 박막의 품질에 대해서 설명한다. 아래 비교예 및 실험예들에서 금속 박막은 티타늄 박막을 예시적으로 형성한 결과이다.
도 4는 비교예 및 본 발명의 실험예들에 따라 형성된 금속 박막 내 Cl 함량을 보여주는 그래프이고, 도 5는 비교예 및 본 발명의 실험예들에 따라 형성된 금속 박막 내 F 함량을 깊이에 따라서 보여주는 그래프이고, 도 6은 비교예 및 본 발명의 실험예들에 따라 형성된 금속 박막 내 Ti 함량을 깊이에 따라서 보여주는 그래프이다. 도 4는 XPS(Xray Photoelectron Spectroscopy) 분석 결과이고, 도 5 및 도 6은 SIMS(Secondary Ion Mass Spectroscopy) 분석 결과이다.
도 4 내지 도 6에서, 비교예(REF)는 예비 증착하는 단계(S10) 없이 사전 처리하는 단계(S20) 및 메인 증착하는 단계(S30)를 수행하여 금속 박막으로 Ti 박막을 형성한 경우이고, 실험예 1~3(ES1, ES2, ES3)은 도 2와 같이 예비 증착하는 단계(S10), 사전 처리하는 단계(S20) 및 메인 증착하는 단계(S30)를 수행하여 금속 박막으로 Ti 박막을 형성한 경우를 나타낸다. 실험예 1~3(ES1, ES2, ES3)은 플라즈마 전원부(140)를 통해 공급되는 전력(PP)에서 차이가 있다. 실험예 1(ES1)은 저주파(LF) 전력만 공급한 경우를 나타내고, 실험예 2(ES2)는 고주파(HF) 전력만 공급한 경우를 나타내고, 실험예 3(ES3)은 저주파(LF) 전력 및 고주파(HF) 전력을 같이 공급한 경우를 나타낸다.
도 4를 참조하면, 비교예(REF)에 비해서 실험예 1~3(ES1, ES2, ES3)에서 염소(Cl) 농도가 낮아진 것을 알 수 있다. 보다 구체적으로 보면, Cl 최고 농도는 저주파(LF) 전력 및 고주파(HF) 전력을 같이 공급한 실험예 3(ES3)에서 가장 낮고 저주파(LF) 전력만 사용한 실험예 1(ES1), 고주파(HF) 전력만 공급한 실험예 2(ES2) 순서로 낮아지는 것을 알 수 있다.
도 5를 참조하면, 비교예(ES1)에 비해서 실험예 1~3(ES1, ES2, ES3)에서 불소(F) 농도가 낮아진 것을 알 수 있다.
도 6을 참조하면, 비교예(ES1)에 비해서 실험예 1~3(ES1, ES2, ES3)에서 티타늄(Ti) 농도가 높아진 것을 알 수 있다.
도 4 내지 도 6을 참조하면, 실험예 1~3(ES1, ES2, ES3)에 따른 티타늄 박막은 비교예(REF)에 따른 티타늄 박막에 비해서 Cl 및 F와 같은 불순물 농도가 낮고, 티타늄 밀도는 높다고 볼 수 있다. 이러한 결과는 예비 증착하는 단계(S10)에서 공정 챔버(110)에 남아 있는 불순물, 예컨대 Cl, F 등이 분해되어 제거되어 티타늄 박막 내 이러한 불순물 함량이 낮아지고 역으로 티타늄 밀도가 높아진 것으로 이해된다. 예를 들어, Cl, F 등의 불순물은 금속 박막 증착 전 공정 챔버(110)의 세정 단계에서 공급된 세정 가스가 공정 챔버(110) 내에 잔존하여 박막 증착 시 박막 내 포함될 수 있다.
따라서, 예비 증착하는 단계(S10)를 사전 처리하는 단계(S20) 전에 부가하는 것은 티타늄 박막 내 불순물 함량을 줄여 티타늄 박막의 품질을 높이는 데 효과적인 것으로 이해된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
110: 공정 챔버
120: 가스 분사부
130: 기판 지지대
140: 플라즈마 전원부
146: 임피던스 매칭부

Claims (6)

  1. 공정 챔버 내 기판 지지대 상에 안착된 기판 상에, 가스 분사부를 통해서 금속을 함유하는 소스 가스 및 상기 소스 가스와 반응을 위한 반응 가스를 공급하고 플라즈마 전원부를 통해서 전력을 공급하여 상기 공정 챔버 내에 플라즈마 분위기를 형성하여, 상기 기판 상에 제 1 시간 동안 금속 박막을 예비 증착하는 단계;
    상기 플라즈마 전원부의 전력을 차단하고, 상기 소스 가스 및 상기 반응 가스를 상기 기판 상으로 제 2 시간 동안 공급하여 상기 기판을 사전 처리하는 단계; 및
    상기 기판 상에 상기 소스 가스 및 상기 반응 가스를 공급하고 상기 플라즈마 전원부를 통해서 전력을 공급하여 상기 공정 챔버 내에 플라즈마 분위기를 형성하여, 상기 기판 상에 제 3 시간 동안 금속 박막을 메인 증착하는 단계;를 포함하는,
    박막 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 시간은 상기 제 2 시간 및 상기 제 3 시간보다 짧은,
    박막 형성 방법.
  3. 제 2 항에 있어서,
    상기 예비 증착 단계에서, 상기 금속 박막은 상기 기판 상에 5 Å 이하로 증착되는,
    박막 형성 방법.
  4. 제 1 항에 있어서,
    상기 예비 증착하는 단계, 상기 사전 처리하는 단계 및 상기 메인 증착하는 단계 동안, 상기 소스 가스 및 상기 반응 가스는 연속적으로 상기 기판 상에 공급되는,
    박막 형성 방법.
  5. 제 1 항에 있어서,
    상기 금속 박막은 티타늄을 함유하는 박막이고,
    상기 소스 가스는 TiCl4 가스를 포함하고,
    상기 반응 가스는 H 함유 가스를 포함하는,
    박막 형성 방법.
  6. 제 1 항에 있어서,
    상기 예비 증착하는 단계 및 상기 메인 증착하는 단계 동안, 상기 플라즈마 전원부는 저주파 (LF) 전력 및 고주파(HF) 전력 중 어느 하나 또는 모두를 공급하는,
    박막 형성 방법.
KR1020190166078A 2019-12-12 2019-12-12 박막 형성 방법 KR102553296B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190166078A KR102553296B1 (ko) 2019-12-12 2019-12-12 박막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190166078A KR102553296B1 (ko) 2019-12-12 2019-12-12 박막 형성 방법

Publications (2)

Publication Number Publication Date
KR20210074918A true KR20210074918A (ko) 2021-06-22
KR102553296B1 KR102553296B1 (ko) 2023-07-10

Family

ID=76600842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190166078A KR102553296B1 (ko) 2019-12-12 2019-12-12 박막 형성 방법

Country Status (1)

Country Link
KR (1) KR102553296B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114807893A (zh) * 2021-01-19 2022-07-29 圆益Ips股份有限公司 薄膜形成方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980071012A (ko) 1997-01-24 1998-10-26 조셉 제이. 스위니 고온 및 고 증착율의 티타늄 막을 증착하기 위한 방법 및 장치
KR20010032159A (ko) * 1997-11-17 2001-04-16 추후제출 Uhv 호환 제 위치 예비 금속화 세척법 및 반도체웨이퍼의 금속화
KR20010053027A (ko) 1999-04-20 2001-06-25 히가시 데츠로 IC 제조에서의 PECVD-Ti 및 CVD-TiN필름의 단일 챔버 처리 방법
KR20010062842A (ko) * 1999-12-30 2001-07-07 조셉 제이. 스위니 금속전극을 형성하기 위한 방법
KR20010070961A (ko) * 1998-07-14 2001-07-28 조셉 제이. 스위니 텅스텐 및 텅스텐 질화물의 인 시튜 화학기상증착에 의해개선된 게이트 전극 결합 구조물
KR20040044931A (ko) * 2001-09-14 2004-05-31 에이에스엠 아메리카, 인코포레이티드 환원펄스를 이용한 원자층증착에 의한 질화금속증착
KR20150077376A (ko) * 2013-12-27 2015-07-07 램 리써치 코포레이션 저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스
KR101752646B1 (ko) * 2009-07-23 2017-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 미결정 반도체막 및 박막 트랜지스터의 제작 방법
KR20210095965A (ko) 2018-12-28 2021-08-03 어플라이드 머티어리얼스, 인코포레이티드 화학 기상 증착 동안 티타늄 및 티타늄 실리사이드들의 선택성을 향상시키기 위한 방법들 및 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980071012A (ko) 1997-01-24 1998-10-26 조셉 제이. 스위니 고온 및 고 증착율의 티타늄 막을 증착하기 위한 방법 및 장치
KR20010032159A (ko) * 1997-11-17 2001-04-16 추후제출 Uhv 호환 제 위치 예비 금속화 세척법 및 반도체웨이퍼의 금속화
KR20010070961A (ko) * 1998-07-14 2001-07-28 조셉 제이. 스위니 텅스텐 및 텅스텐 질화물의 인 시튜 화학기상증착에 의해개선된 게이트 전극 결합 구조물
KR20010053027A (ko) 1999-04-20 2001-06-25 히가시 데츠로 IC 제조에서의 PECVD-Ti 및 CVD-TiN필름의 단일 챔버 처리 방법
KR20010062842A (ko) * 1999-12-30 2001-07-07 조셉 제이. 스위니 금속전극을 형성하기 위한 방법
KR20040044931A (ko) * 2001-09-14 2004-05-31 에이에스엠 아메리카, 인코포레이티드 환원펄스를 이용한 원자층증착에 의한 질화금속증착
KR101752646B1 (ko) * 2009-07-23 2017-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 미결정 반도체막 및 박막 트랜지스터의 제작 방법
KR20150077376A (ko) * 2013-12-27 2015-07-07 램 리써치 코포레이션 저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스
KR20210095965A (ko) 2018-12-28 2021-08-03 어플라이드 머티어리얼스, 인코포레이티드 화학 기상 증착 동안 티타늄 및 티타늄 실리사이드들의 선택성을 향상시키기 위한 방법들 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114807893A (zh) * 2021-01-19 2022-07-29 圆益Ips股份有限公司 薄膜形成方法

Also Published As

Publication number Publication date
KR102553296B1 (ko) 2023-07-10

Similar Documents

Publication Publication Date Title
KR102571839B1 (ko) 성막 장치 및 성막 방법
KR100960162B1 (ko) 성막 처리 방법
US20130048216A1 (en) Capacitive cvd reactor and methods for plasma cvd process
US10643841B2 (en) Surface modification to improve amorphous silicon gapfill
KR102553296B1 (ko) 박막 형성 방법
KR20150075363A (ko) Ti막의 성막 방법
US11875998B2 (en) Substrate processing method
KR20210076736A (ko) 박막 형성 방법 및 기판 처리 장치
CN109841499B (zh) 非晶硅膜的形成方法
KR101869949B1 (ko) 복합막 증착방법 및 기판 처리 장치
KR101118997B1 (ko) 플라즈마 처리 장치 및 방법
KR20230023427A (ko) 기판 처리 방법
KR102426960B1 (ko) 플라즈마를 이용하여 실리콘 산화막을 형성하는 방법
US20220119952A1 (en) Method of reducing defects in a multi-layer pecvd teos oxide film
KR20150035247A (ko) 샤워헤드
CN114807893A (zh) 薄膜形成方法
KR20220012474A (ko) 박막 증착 방법 및 이를 이용한 반도체 소자의 제조방법
KR20210075266A (ko) 박막 증착 방법
KR20210115297A (ko) 기판 처리 장치의 시즈닝 처리 방법
KR20200069411A (ko) 박막 증착 방법
KR20230081316A (ko) 기판 처리 방법
KR20210103185A (ko) 기판 처리 방법
US20230360924A1 (en) Low temperature carbon gapfill
KR20210153379A (ko) 기판 처리 장치의 시즈닝 박막 형성 방법
KR102179281B1 (ko) 박막 증착 장치, 이를 포함하는 기판 처리 시스템 및 박막 증착 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant