KR20210057216A

KR20210057216A - 대역내 비연속 캐리어 어그리게이션 내의 빔 스위칭

Info

Publication number: KR20210057216A
Application number: KR1020217014055A
Authority: KR
Inventors: 양 탕; 지에 쿠이; 유한 조우
Original assignee: 애플 인크.
Priority date: 2018-11-13
Filing date: 2019-11-11
Publication date: 2021-05-20
Also published as: CN113016158A; US20220014341A1; WO2020102076A1

Abstract

본 명세서의 다양한 실시예들은 대역내 비연속 캐리어 어그리게이션을 위한 빔 스위칭에서의 사안들에 대한 해결책들을 기술한다. 예를 들어, UE는, UE가 대역내 비연속 캐리어 어그리게이션을 이용하여 수신 빔을 스위칭할 때 하나 이상의 컴포넌트 캐리어들 상의 다운링크 통신을 중단할 수 있다. 다른 실시예들이 기술 및 청구될 수 있다.

Description

대역내 비연속 캐리어 어그리게이션 내의 빔 스위칭

관련 출원에 대한 상호 참조

본 출원은 2018년 11월 13일자로 출원된 미국 가출원 제62/760,326호에 대한 우선권을 주장한다.

기술분야

본 발명의 실시예들은 대체적으로 무선 통신 기술 분야에 관한 것이다.

뉴 라디오(New Radio, NR) 무선 셀룰러 통신 시스템들에서, 대역내 비연속 캐리어 어그리게이션(non-continuous carrier aggregation, NCCA)이 지원된다. 사용자 장비(user equipment, UE)는 최대 수신 타이밍 차이(maximum receive timing difference, MRTD) 요건을 충족하는 캐리어들에 대해 대역내 비연속 캐리어 어그리게이션을 지원할 수 있다.

실시예들은 첨부 도면과 관련하여 하기의 상세한 설명에 의해 용이하게 이해될 것이다. 이러한 설명을 용이하게 하기 위해, 유사한 도면 부호들은 유사한 구조적 요소들을 나타낸다. 실시예들은 첨부 도면들의 도면들에서 제한으로서가 아니라 예로서 예시된다.
도 1은 일부 실시예들에 따른, 대역내 비연속 캐리어 어그리게이션을 위한 제1 컴포넌트 캐리어(component carrier) 및 제2 컴포넌트 캐리어 상의 신호들을 예시한다.
도 2a는 다양한 실시예들에 따른, 수신 빔 스위칭이 후행(later) 컴포넌트 캐리어의 심볼 경계에서 수행될 때의, 대역내 비연속 캐리어 어그리게이션을 위한 제1 컴포넌트 캐리어 및 제2 컴포넌트 캐리어 상의 신호들을 예시한다.
도 2b는 다양한 실시예들에 따른, 수신 빔 스위칭이 선행(earlier) 컴포넌트 캐리어의 심볼 경계에서 수행될 때의, 대역내 비연속 캐리어 어그리게이션을 위한 제1 컴포넌트 캐리어 및 제2 컴포넌트 캐리어 상의 신호들을 예시한다.
도 3은 일부 실시예들에 따른 동작 흐름/알고리즘 구조를 예시한다.
도 4는 일부 실시예들에 따른 다른 동작 흐름/알고리즘 구조를 예시한다.
도 5는 다양한 실시예들에 따른 네트워크의 시스템의 예시적인 아키텍처를 예시한다.
도 6은 다양한 실시예들에 따른 기반구조 장비의 예를 예시한다.
도 7은 다양한 실시예들에 따른 컴퓨터 플랫폼 또는 디바이스의 예시적인 컴포넌트들을 묘사한다.
도 8은 다양한 실시예들에 따른 기저대역 회로부 및 무선 주파수 엔드(end) 모듈들의 예시적인 컴포넌트들을 묘사한다.
도 9는 일부 예시적인 실시예들에 따른, 기계 판독가능 또는 컴퓨터 판독가능 매체(예를 들어, 비일시적 기계 판독가능 저장 매체)로부터 명령어들을 판독할 수 있고 본 명세서에서 논의되는 방법론들 중 임의의 하나 이상을 수행할 수 있는 컴포넌트들을 예시한 블록도이다.

이하의 상세한 설명은 첨부 도면들을 참조한다. 동일한 또는 유사한 요소들을 식별해주기 위해 상이한 도면들에서 동일한 참조 번호들이 사용될 수 있다. 이하의 설명에서, 제한이 아닌 설명의 목적들을 위해, 다양한 실시예들의 다양한 태양들의 철저한 이해를 제공하기 위해, 특정의 구조들, 아키텍처들, 인터페이스들, 기술들 등과 같은 특정 세부사항들이 기재된다. 그러나, 다양한 실시예들의 다양한 태양들이 이들 특정 세부사항들을 벗어나는 다른 예들에서 실시될 수 있다는 것이 본 출원의 이익을 갖는 당업자에게 명백할 것이다. 소정의 인스턴스들에서, 불필요한 세부사항으로 다양한 실시예들의 설명을 모호하게 하지 않기 위해 잘 알려진 디바이스들, 회로들, 및 방법들의 설명들은 생략된다. 본 발명의 목적을 위해, 어구 "A 또는 B"는 (A), (B), 또는 (A 및 B)를 의미한다.

본 명세서의 다양한 실시예들은 대역내 비연속 캐리어 어그리게이션을 위한 빔 스위칭에서의 사안들에 대한 해결책들을 제공한다.

대역내 비연속 캐리어 어그리게이션(CA)에 대한 기존의 최대 수신 타이밍 차이(MRTD) 요건은 수신(Rx) 빔 스위칭 동안 30 ㎑ 초과의 서브캐리어 간격(subcarrier spacing, SCS)에 대하여 사용자 장비(UE)로의 다운링크(downlink, DL) 송신에 대한 중단을 야기할 수 있다. 본 발명은 문제를 식별하고, 대역내 비연속 CA에서의 빔 스위칭에 하나 이상의 새로운 중단 요건들을 제안한다.

일 실시예에 따르면, UE(예컨대, 하기에 추가로 논의되는, 도 5의 UE(501a) 및/또는 UE(501b))는 Rx 빔 스위칭 동안 다운링크(DL) 송신에 대한 중단을 야기하도록 허용된다. 이것은 주파수 범위 2(frequency range 2, FR2) 대역내 비연속 CA의 MRTD가 모든 SCS들의 주기적 전치부호(cyclic prefix, CP) 길이보다 크다는 사실에 기인할 수 있다.

아래에 나타낸 바와 같이, FR2 대역내 NCCA의 현재 MRTD 요건은 3GPP 기술 규격(Technical Specification, TS) 38.133, V.15.3.0(2018년 10월 3일)의 표 7.6.4-1에 정의되어 있다. 요건은 FR2 및 주파수 범위 1(FR1) 둘 모두에 대해 3 μs이다.

[표 7.6.4-1]

다른 한편으로, 상이한 SCS들에 대한 OFDM 심볼 길이 및 CP 길이는 표 1에 제공된다. FR2의 경우, CP 길이들은 각각 SCS 60 ㎑, 120 ㎑ 및 240 ㎑에 대해 1.17 us, 0.59 us 및 0.295 us이다. 따라서, 3 μs MRTD는 FR2 대역에서 SCS의 CP 지속기간보다 더 크다.

[표 1]

도 1은 UE가 FR2 대역 내의 2개의 캐리어들(예컨대, 제1 컴포넌트 캐리어(CC#1)(104) 및 제2 컴포넌트 캐리어(CC#2)(108)) 상에서 데이터를 동시에 수신하고 있는 시나리오를 예시한다. UE에는, 슬롯 1 내에서 송신 구성 표시자(Transmission Configuration Indicator, TCI)-상태 #1이 표시되고 슬롯 2 내에서 TCI-상태 #2가 표시된다. 슬롯 1 내에서의 수신 후에, UE는 다음 슬롯을 위해 그의 Rx 빔을 스위칭해야 한다. 도 1 내의 112에 예시된 바와 같이, 예로서, 60 ㎑의 SCS를 사용하는, 2개의 캐리어들 사이에 3 μs 타이밍 오정렬이 있다. 그러한 경우에, DL 송신은 중단될 것이다.

UE가 선행 캐리어(예컨대, 도 1에 도시된 예에서 CC#2)의 심볼 경계에서 그의 Rx 빔을 스위칭하는 경우, 적어도 CC#1의 마지막 OFDM 심볼(114로 도시됨)이 중단될 것이다(예컨대, 화살표(116) 참조).

UE가 후행 캐리어(예컨대, 도 1에 도시된 예에서 CC#1)의 심볼 경계에서 그의 Rx 빔을 스위칭하는 경우, 적어도 CC#2의 첫 번째 OFDM 심볼(118로 도시됨)이 중단될 것이다(예컨대, 화살표(120) 참조).

주파수 범위 1(FR1) 및 주파수 범위 2(FR2)는 뉴 라디오(NR) 동작 대역들의 세트들일 수 있다. 예를 들어, FR1 및 FR2에 포함되는 동작 대역들은 3GPP TS 38.133, V.15.3.0(2018년 10월 3일)에 따라 결정될 수 있다. 예를 들어, FR1 및 FR2에 대한 동작 대역들의 그룹화가 TS 38.133으로부터의 아래의 표 3.5.2-1 및/또는 표 3.5.3-1에 나타나 있다.

[표 3.5.2-1]

[표 3.5.3-1]

다른 실시예에 따르면, 대역내 비연속 CA에서의 Rx 빔 스위칭을 위해, UE는 다음에서 Rx 빔을 스위칭할 수 있다:

- 선행 캐리어(도 1에서 CC#2로 도시됨)의 심볼의 시작 경계, 또는 슬롯의 시작 경계, 또는 프레임의 시작 경계; 또는

- 후행 캐리어(도 1에서 CC#1로 도시됨)의 심볼의 시작 경계, 또는 슬롯의 시작 경계, 또는 프레임의 시작 경계.

따라서, 선행 캐리어 및 후행 캐리어의 최대 타이밍 차이는 TS38.133 내의 MRTD 요건(예컨대, 2개의 캐리어들 사이의 MRTD는 3 μs 이하이다)을 만족한다.

단일 아날로그 Rx 빔만이 대역내 CA에 지원된다는 것을 고려하면, UE는 상이한 캐리어 대역내 CA에 상이한 빔들을 적용할 수 없다. 2개의 캐리어들 사이의 수신 타이밍 차이가 각각의 SCS 내의 하나의 CP 길이보다 큰 경우, 대역내 CA에서의 빔 스위칭 동안 DE 송신에 대하여 중단들이 야기될 것이다. 중단의 위치는 UE 구현예에 따라 상이할 수 있다.

도 2a 및 도 2b는 UE가 (도 2b의 220에 도시된 바와 같이) 선행 캐리어의 심볼 또는 (도 2a의 230에 도시된 바와 같이) 후행 캐리어의 심볼 중 어느 하나에서 Rx 빔을 스위칭하는 2개의 예시적인 시나리오들을 도시한다. 도 2a 및 도 2b에 도시된 바와 같이, 다른 캐리어에 대한 결과적인 중단은 2개의 시나리오들 각각에 대해 상이하다. 상이한 시나리오들에 따라, UE에서의 빔 스위칭의 입도(granularity)는 심볼/슬롯/프레임 레벨에 있을 수 있고, 야기된 중단 지속기간은 하나의 심볼, 또는 하나의 슬롯, 또는 하나의 프레임일 수 있다.

다른 실시예에 따르면, 대역내 비연속 CA에서의 Rx 빔 스위칭에 대해,

- UE가 선행 캐리어(예컨대, 도 2b에 도시된 CC#2(208))의 심볼 n, 또는 슬롯 n, 또는 프레임 n의 시작 경계에서 빔을 스위칭하는 경우, UE는 후행 캐리어(예컨대, 도 2b에 도시된 CC#1(204)) 내의 심볼 n-1, 또는 슬롯 n-1, 또는 프레임 n-1을 중단하도록 허용된다.

- UE가 후행 캐리어(예컨대, 도 2a에 도시된 CC#1(204))의 심볼 n-1, 또는 슬롯 n-1, 또는 프레임 n-1의 종료 경계에서 (또는 심볼 n, 또는 슬롯 n, 또는 프레임 n의 시작 경계에서) 빔을 스위칭하는 경우, UE는 선행 캐리어(예컨대, 도 2a에 도시된 CC#2(208)) 내의 심볼 n, 또는 슬롯 n, 또는 프레임 n을 중단하도록 허용된다.

따라서, 선행 캐리어와 후행 캐리어의 최대 타이밍 차이는 TS38.133 내의 MRTD 요건(예컨대, 2개의 캐리어들 사이의 MRTD는 3 μs 이하이다)을 만족한다.

도 3은 일부 실시예들에 따른 동작 흐름/알고리즘 구조(300)를 예시한다. 동작 흐름/알고리즘 구조(300)는, 부분적으로 또는 전체적으로, UE(예컨대, 하기에 논의되는 UE(501a) 및/또는 UE(501b)) 또는 그의 컴포넌트들에 의해 수행될 수 있다. 예를 들어, 일부 실시예들에서, 동작 흐름/알고리즘 구조(300)는 UE에 구현된 기저대역 회로부에 의해 수행될 수 있다.

동작 흐름/알고리즘 구조(300)는, 304에서, 대역내 비연속 캐리어 어그리게이션에 따라 제1 수신 빔을 이용하여 제1 컴포넌트 캐리어 상의 제1 다운링크 신호 및 제2 컴포넌트 캐리어 상의 제2 다운링크 신호를 수신하는 것을 포함할 수 있다. 일부 실시예들에서, 제1 및 제2 컴포넌트 캐리어들은 둘 모두 NR FR2 내에 있을 수 있다.

동작 흐름/알고리즘 구조(300)는, 308에서, 제1 컴포넌트 캐리어 상의 제3 다운링크 신호 및 제2 컴포넌트 캐리어 상의 제4 다운링크 신호를 수신하기 위해 제2 수신 빔으로 스위칭하는 것을 추가로 포함할 수 있다. 예를 들어, 스위칭은 제1 또는 제2 컴포넌트 캐리어의 경계(예컨대, 심볼 경계, 슬롯 경계, 또는 프레임 경계)에서 수행될 수 있다.

동작 흐름/알고리즘 구조(300)는, 312에서, 스위칭에 기초하여 제1 컴포넌트 캐리어 또는 제2 컴포넌트 캐리어 상의 다운링크 통신을 중단하거나 중단을 야기하는 것을 추가로 포함할 수 있다. 예를 들어, 일부 실시예들에서, 스위칭은 제2 컴포넌트 캐리어의 경계에서 수행될 수 있다. 제1 컴포넌트 캐리어의 대응하는 경계가 제2 컴포넌트 캐리어의 경계보다 UE에서 시간적으로 더 이른 경우, 제1 송신은 중단될 수 있다(예컨대, 제1 송신의 종료 심볼, 슬롯, 또는 프레임). 제1 컴포넌트 캐리어의 대응하는 경계가 제2 컴포넌트 캐리어의 경계보다 UE에서 시간적으로 더 늦은 경우, 제3 송신은 중단될 수 있다(예컨대, 제3 송신의 시작 심볼, 슬롯, 또는 프레임).

도 4는 일부 실시예들에 따른 동작 흐름/알고리즘 구조(400)를 예시한다. 동작 흐름/알고리즘 구조(400)는, 부분적으로 또는 전체적으로, gNB(예컨대, 하기에 논의되는 RAN 노드(511a) 및/또는 RAN 노드(511b)) 또는 그의 컴포넌트들에 의해 수행될 수 있다. 예를 들어, 일부 실시예들에서, 동작 흐름/알고리즘 구조(400)는 gNB에 구현된 기저대역 회로부에 의해 수행될 수 있다.

동작 흐름/알고리즘 구조(400)는, 404에서, UE로의 송신을 위해, 대역내 비연속 캐리어 어그리게이션에 따라 제2 컴포넌트 캐리어 상의 제2 다운링크 신호와 동시에 UE에 의해 수신될 제1 컴포넌트 캐리어 상의 제1 다운링크 신호를 인코딩하는 것을 포함할 수 있으며, 여기서 제1 및 제2 다운링크 신호들은 제1 수신 빔을 이용하여 수신될 것이다. 일부 실시예들에서, 제1 및 제2 컴포넌트 캐리어들은 둘 모두 NR FR2 내에 있을 수 있다.

동작 흐름/알고리즘 구조(400)는, 408에서, 대역내 비연속 캐리어 어그리게이션에 따라 제2 컴포넌트 캐리어 상의 제4 다운링크 신호와 동시에 UE에 의해 수신될 제1 컴포넌트 캐리어 상의 제3 다운링크 신호의, UE로의, 송신에 대한 하나 이상의 빔 파라미터를 스위칭하는 것을 추가로 포함할 수 있다. 예를 들어, UE는 제2 컴포넌트 캐리어의 경계(예컨대, 심볼 경계, 슬롯 경계, 또는 프레임 경계)에서 제2 수신 빔으로 스위칭할 수 있다.

동작 흐름/알고리즘 구조(400)는, 412에서, 스위칭에 기초하여 (제1 컴포넌트 캐리어 상의) 제1 다운링크 신호 또는 제3 다운링크 신호를 중단하거나 중단을 야기하는 것을 추가로 포함할 수 있다. 예를 들어, 제1 컴포넌트 캐리어의 대응하는 경계가 제2 컴포넌트 캐리어의 경계보다 UE에서 시간적으로 더 이른 경우, 제1 송신은 중단될 수 있다(예컨대, 제1 송신의 종료 심볼, 슬롯, 또는 프레임). 제1 컴포넌트 캐리어의 대응하는 경계가 제2 컴포넌트 캐리어의 경계보다 UE에서 시간적으로 더 늦은 경우, 제3 송신은 중단될 수 있다(예컨대, 제3 송신의 시작 심볼, 슬롯, 또는 프레임).

시스템들 및 구현예들

도 5는 다양한 실시예들에 따른 네트워크의 시스템(500)의 예시적인 아키텍처를 예시한다. 하기의 설명은 3GPP 기술 규격들에 의해 제공되는 바와 같은 LTE 시스템 표준들 및 5G 또는 NR 시스템 표준들과 함께 동작하는 예시적인 시스템(500)에 대해 제공된다. 그러나, 예시적인 실시예들은 이와 관련하여 제한되지 않으며 기술된 실시예들은 본 명세서에 기술된 원리들로부터 이익을 얻는 다른 네트워크들, 예컨대 미래의 3GPP 시스템들(예컨대, 6G(Sixth Generation) 시스템들), IEEE 802.16 프로토콜들(예컨대, WMAN, WiMAX 등) 등에 적용할 수 있다.

도 5에 의해 도시된 바와 같이, 시스템(500)은 UE(501a) 및 UE(501b)(집합적으로 "UE들(501)" 또는 "UE(501)"로 지칭됨)를 포함한다. UE(501a) 및/또는 UE(501b)는 전술된 UE에 대응할 수 있다. 이 예에서, UE들(501)은 스마트폰들(예컨대, 하나 이상의 셀룰러 네트워크들에 접속가능한 핸드헬드 터치스크린 모바일 컴퓨팅 디바이스들)로서 예시되지만, 또한 임의의 모바일 또는 비-모바일 컴퓨팅 디바이스, 예컨대, 소비자 전자 디바이스들, 셀룰러 폰들, 스마트폰들, 피처 폰들, 태블릿 컴퓨터들, 웨어러블 컴퓨터 디바이스(wearable computer device)들, PDA(personal digital assistant)들, 페이저(pager)들, 무선 핸드셋들, 데스크톱 컴퓨터들, 랩톱 컴퓨터들, IVI(in-vehicle infotainment), ICE(in-car entertainment) 디바이스들, IC(Instrument Cluster), HUD(head-up display) 디바이스들, OBD(onboard diagnostic) 디바이스들, DME(dashtop mobile equipment), MDT(mobile data terminal)들, EEMS(Electronic Engine Management System), ECU(electronic/engine control unit)들, ECM(electronic/engine control module)들, 내장 시스템들, 마이크로제어기들, 제어 모듈들, EMS(engine management systems), 네트워킹된 또는 "스마트" 기기들, MTC 디바이스들, M2M, IoT 디바이스들 등을 포함할 수 있다.

일부 실시예들에서, UE들(501) 중 임의의 것은, 짧은 수명의 UE 접속들을 활용하는 저전력 IoT 애플리케이션들을 위해 설계된 네트워크 액세스 계층을 포함할 수 있는, IoT UE들일 수 있다. IoT UE는 PLMN, ProSe 또는 D2D 통신, 센서 네트워크들, 또는 IoT 네트워크들을 통해 MTC 서버 또는 디바이스와 데이터를 교환하기 위한 MTC 또는 M2M과 같은 기술들을 활용할 수 있다. 데이터의 M2M 또는 MTC 교환은 데이터의 기계-개시 교환일 수 있다. IoT 네트워크는 짧은 수명의 접속들을 이용하여, (인터넷 기반구조 내의) 고유하게 식별가능한 내장형 컴퓨팅 디바이스들을 포함할 수 있는 IoT UE들을 상호접속시키는 것을 설명한다. IoT UE들은 IoT 네트워크의 접속들을 용이하게 하기 위해 백그라운드 애플리케이션들(예를 들어, 킵 얼라이브(keep-alive) 메시지들, 상태 업데이트들 등)을 실행할 수 있다.

UE들(501)은 RAN(510)과 접속하도록, 예를 들어 그와 통신가능하게 결합하도록 구성될 수 있다. 실시예들에서, RAN(510)은 NG RAN 또는 5G RAN, E-UTRAN, 또는 레거시(legacy) RAN, 예컨대, UTRAN 또는 GERAN일 수 있다. 본 명세서에 사용되는 바와 같이, 용어 "NG RAN" 등은 NR 또는 5G 시스템(500)에서 동작하는 RAN(510)을 지칭할 수 있고, 용어 "E-UTRAN" 등은 LTE 또는 4G 시스템(500)에서 동작하는 RAN(510)을 지칭할 수 있다. UE들(501)은, 각각, 접속들(또는 채널들)(503 및 504)을 활용하며, 이 접속들 각각은 물리적 통신 인터페이스 또는 계층(아래에서 더욱 상세히 논의됨)을 포함한다.

이 예에서, 접속들(503 및 504)은 통신 결합을 가능하게 하기 위한 에어 인터페이스(air interface)로서 예시되어 있으며, 셀룰러 통신 프로토콜들, 예컨대, GSM 프로토콜, CDMA 네트워크 프로토콜, PTT 프로토콜, POC 프로토콜, UMTS 프로토콜, 3GPP LTE 프로토콜, 5G 프로토콜, NR 프로토콜, 및/또는 본 명세서에서 논의된 다른 통신 프로토콜들 중 임의의 것과 부합할 수 있다. 실시예들에서, UE들(501)은 ProSe 인터페이스(505)를 통해 통신 데이터를 직접 교환할 수 있다. ProSe 인터페이스(505)는 대안적으로 SL 인터페이스(505)로 지칭될 수 있고, PSCCH, PSSCH, PSDCH, 및 PSBCH를 포함하지만 이로 제한되지 않는 하나 이상의 로직 채널들을 포함할 수 있다.

UE(501b)는 접속(507)을 통해 AP(506)(또한 "WLAN 노드(506)", "WLAN(506)", "WLAN 종단(506)", "WT(506)" 등으로도 지칭됨)에 액세스하도록 구성되는 것으로 도시되어 있다. 접속(507)은, 임의의 IEEE 802.11 프로토콜과 부합하는 접속과 같은, 로컬 무선 접속을 포함할 수 있으며, 여기서 AP(506)는 Wi-Fi®(wireless fidelity) 라우터를 포함할 것이다. 이 예에서, AP(506)는 무선 시스템의 코어 네트워크에 접속함이 없이 인터넷에 접속된 것으로 도시되어 있다(아래에서 더욱 상세히 설명됨). 다양한 실시예들에서, UE(501b), RAN(510), 및 AP(506)는 LWA 동작 및/또는 LWIP 동작을 활용하도록 구성될 수 있다. LWA 동작은, RRC_CONNECTED 상태에 있는 UE(501b)가 LTE 및 WLAN의 무선 자원들을 활용하기 위해 RAN 노드(511a, 511b)에 의해 구성되는 것을 수반할 수 있다. LWIP 동작은, UE(501b)가 접속(507)을 통해 전송되는 패킷들(예컨대, IP 패킷들)을 인증하고 암호화하기 위해 IPsec 프로토콜 터널링을 통해 WLAN 무선 자원들(예컨대, 접속(507))을 사용하는 것을 수반할 수 있다. IPsec 터널링은 원래의 IP 패킷들 전체를 캡슐화하고 새로운 패킷 헤더를 추가함으로써 IP 패킷들의 원래의 헤더를 보호하는 것을 포함할 수 있다.

RAN(510)은 접속들(503, 504)을 가능하게 하는 하나 이상의 AN 노드들 또는 RAN 노드들(511a, 511b)(집합적으로 "RAN 노드들(511)" 또는 "RAN 노드(511)"로 지칭됨)을 포함할 수 있다. 본 명세서에 사용되는 바와 같이, 용어 "액세스 노드", "액세스 포인트" 등은 네트워크와 하나 이상의 사용자들 사이의 데이터 및/또는 음성 접속성을 위한 무선 기저대역 기능들을 제공하는 장비를 설명할 수 있다. 이러한 액세스 노드들은 BS, gNB들, RAN 노드들, eNB들, NodeB들, RSU들, TRxP들 또는 TRP들 등으로 지칭될 수 있고, 지리적 영역(예컨대, 셀) 내의 커버리지를 제공하는 지상 스테이션들(예컨대, 지상 액세스 포인트들) 또는 위성 스테이션들을 포함할 수 있다. 본 명세서에 사용되는 바와 같이, 용어 "NG RAN 노드" 등은 NR 또는 5G 시스템(500)(예컨대, gNB)에서 동작하는 RAN 노드(511)를 지칭할 수 있고, 용어 "E-UTRAN 노드" 등은 LTE 또는 4G 시스템(500)(예컨대, eNB)에서 동작하는 RAN 노드(511)를 지칭할 수 있다. 다양한 실시예들에 따르면, RAN 노드들(511)은 매크로셀 기지국과 같은 전용 물리적 디바이스, 및/또는 매크로셀들에 비해 더 작은 커버리지 영역들, 더 작은 사용자 수용량, 또는 더 높은 대역폭을 갖는 펨토셀들, 피코셀들 또는 다른 유사 셀들을 제공하기 위한 저전력(low power, LP) 기지국 중 하나 이상으로서 구현될 수 있다.

일부 실시예들에서, RAN 노드들(511)의 전부 또는 부분들은 가상 네트워크의 일부로서 서버 컴퓨터들에서 실행되는 하나 이상의 소프트웨어 엔티티들로서 구현될 수 있는데, 이는 CRAN 및/또는 vBBUP(virtual baseband unit pool)로 지칭될 수 있다. 이들 실시예들에서, CRAN 또는 vBBUP는, RRC 및 PDCP 계층들이 CRAN/vBBUP에 의해 동작되고 다른 L2 프로토콜 엔티티들이 개별 RAN 노드들(511)에 의해 동작되는 PDCP 분할; RRC, PDCP, RLC, 및 MAC 계층들이 CRAN/vBBUP에 의해 동작되고 PHY 계층이 개별 RAN 노드들(511)에 의해 동작되는 MAC/PHY 분할; 또는 RRC, PDCP, RLC, MAC 계층들 및 PHY 계층의 상위 부분들이 CRAN/vBBUP에 의해 동작되고 PHY 계층의 하위 부분들이 개별 RAN 노드들(511)에 의해 동작되는 "하위 PHY" 분할과 같은 RAN 기능 분할을 구현할 수 있다. 이러한 가상화된 프레임워크는 RAN 노드들(511)의 프리드-업(freed-up) 프로세서 코어들이 다른 가상화된 애플리케이션들을 수행하도록 허용한다. 일부 구현예들에서, 개별 RAN 노드(511)는 개별 F1 인터페이스들(도 5에 의해 도시되지 않음)을 통해 gNB-CU에 접속되는 개별 gNB-DU들을 표현할 수 있다. 이들 구현예들에서, gNB-DU들은 하나 이상의 원격 무선 헤드(radio head)들 또는 무선 프론트 엔드 모듈(radio front end module, RFEM)들을 포함할 수 있고(예컨대, 도 6 참조), gNB-CU는 RAN(510)(도시되지 않음)에 위치된 서버에 의해 또는 CRAN/vBBUP와 유사한 방식으로 서버 풀에 의해 동작될 수 있다. 추가적으로 또는 대안적으로, RAN 노드들(511) 중 하나 이상은 차세대 eNB들(ng-eNB들)일 수 있으며, 이는 E-UTRA 사용자 평면 및 제어 평면 프로토콜 종단부들을 UE들(501)을 향해 제공하고 NG 인터페이스를 통해 5G 코어(5GC)에 접속되는 RAN 노드들이다.

V2X 시나리오들에서, RAN 노드들(511) 중 하나 이상은 RSU들이거나 그로서의 역할을 할 수 있다. 용어 "노변 유닛(Road Side Unit)" 또는 "RSU"는 V2X 통신들에 사용되는 임의의 운송 기반구조 엔티티를 지칭할 수 있다. RSU는 적합한 RAN 노드 또는 정지식(stationary)(또는 비교적 정지식) UE에서 또는 그에 의해 구현될 수 있으며, 여기서 UE에서 또는 그에 의해 구현되는 RSU는 "UE-형 RSU"로 지칭될 수 있고, eNB에서 또는 그에 의해 구현되는 RSU는 "eNB-형 RSU"로 지칭될 수 있고, gNB에서 또는 그에 의해 구현되는 RSU는 "gNB-형 RSU"로 지칭될 수 있는 등등이다. 일례에서, RSU는 통과 차량 UE들(501)(vUE들(501))에 대한 접속성 지원을 제공하는, 노변 상에 위치된 무선 주파수 회로부와 결합된 컴퓨팅 디바이스이다. RSU는 또한 교차 맵 기하구조, 트래픽 통계, 매체들뿐만 아니라 진행 중인 차량 및 보행자 트래픽을 감지 및 제어하기 위한 애플리케이션들/소프트웨어를 저장하기 위한 내부 데이터 저장 회로부를 포함할 수 있다. RSU는 충돌 회피, 트래픽 경고들 등과 같은 고속 이벤트들에 요구되는 매우 낮은 레이턴시(latency) 통신들을 제공하기 위해 5.9 ㎓ DSRC(Direct Short Range Communications) 대역에서 동작할 수 있다. 추가적으로 또는 대안적으로, RSU는 셀룰러 V2X 대역에서 동작하여 전술된 낮은 레이턴시 통신들뿐만 아니라 다른 셀룰러 통신 서비스들을 제공할 수 있다. 추가적으로 또는 대안적으로, RSU는 Wi-Fi 핫스팟(2.4 ㎓ 대역)으로서 동작할 수 있고/있거나 하나 이상의 셀룰러 네트워크들에 대한 접속성을 제공하여 업링크 및 다운링크 통신들을 제공할 수 있다. 컴퓨팅 디바이스(들) 및 RSU의 무선 주파수 회로부의 일부 또는 전부는 실외 설치에 적합한 내후성 인클로저(weatherproof enclosure) 내에 패키징될 수 있고, 유선 접속(예컨대, 이더넷)을 트래픽 신호 제어기 및/또는 백홀 네트워크에 제공하기 위한 네트워크 인터페이스 제어기를 포함할 수 있다.

RAN 노드들(511) 중 임의의 것은 에어 인터페이스 프로토콜을 종단할 수 있고, UE들(501)에 대한 제1 접촉 포인트일 수 있다. 일부 실시예들에서, RAN 노드들(511) 중 임의의 것은 무선 베어러(bearer) 관리, 업링크 및 다운링크 동적 무선 자원 관리 및 데이터 패킷 스케줄링, 및 이동성 관리와 같은 RNC(radio network controller) 기능들을 포함하지만 이들로 제한되지 않는 RAN(510)에 대한 다양한 논리적 기능들을 이행할 수 있다.

실시예들에서, UE들(501)은 OFDMA 통신 기술(예컨대, 다운링크 통신들의 경우) 또는 SC-FDMA 통신 기술(예컨대, 업링크 및 ProSe 또는 사이드링크 통신들의 경우)과 같은, 그러나 이로 제한되지 않는, 다양한 통신 기술들에 따라 멀티캐리어 통신 채널을 통해 서로 또는 RAN 노드들(511) 중 임의의 것과 OFDM 통신 신호들을 사용하여 통신하도록 구성될 수 있지만, 실시예들의 범위가 이 점에서 제한되지 않는다. OFDM 신호들은 복수의 직교 서브캐리어들을 포함할 수 있다.

일부 실시예들에서, 다운링크 자원 그리드가 RAN 노드들(511) 중 임의의 것으로부터 UE들(501)로의 다운링크 송신들을 위해 사용될 수 있는 반면, 업링크 송신들은 유사한 기법들을 활용할 수 있다. 그리드는, 자원 그리드 또는 시간-주파수 자원 그리드로 지칭되는 시간-주파수 그리드일 수 있으며, 이는 각각의 슬롯 내의 다운링크에서의 물리적 자원이다. 그러한 시간-주파수 평면 표현은 OFDM 시스템들에 대해 통상적인 관행이며, 이는 무선 자원 할당에 대해 그것을 직관적으로 만든다. 자원 그리드의 각각의 열(column) 및 각각의 행(row)은 하나의 OFDM 심볼 및 하나의 OFDM 서브캐리어에 각각 대응한다. 시간 도메인에서의 자원 그리드의 지속기간은 무선 프레임 내의 하나의 슬롯에 대응한다. 자원 그리드에서의 최소 시간-주파수 유닛은 자원 요소로 표기된다. 각각의 자원 그리드는 다수의 자원 블록들을 포함하는데, 이들은 자원 요소들에 대한 소정의 물리적 채널들의 맵핑을 설명한다. 각각의 자원 블록은 자원 요소들의 집합체를 포함하고; 주파수 도메인에서, 이것은 현재 할당될 수 있는 최소량의 자원들을 표현할 수 있다. 그러한 자원 블록들을 사용하여 전달되는 여러 개의 상이한 물리적 다운링크 채널들이 존재한다.

다양한 실시예들에 따르면, UE들(501, 502) 및 RAN 노드들(511, 512)은 데이터를 면허 매체(또한 "면허 스펙트럼" 및/또는 "면허 대역"으로 지칭됨) 및 비면허 공유 매체(또한 "비면허 스펙트럼" 및/또는 "비면허 대역"으로 지칭됨)를 통해 데이터를 통신(예를 들어, 송신 및 수신)한다. 면허 스펙트럼은 대략 400 ㎒ 내지 대략 3.8 ㎓의 주파수 범위에서 동작하는 채널들을 포함할 수 있는 반면, 비면허 스펙트럼은 5 ㎓ 대역을 포함할 수 있다.

비면허 스펙트럼에서 동작하기 위해, UE들(501, 502) 및 RAN 노드들(511, 512)은 LAA, eLAA, 및/또는 feLAA 메커니즘들을 사용하여 동작할 수 있다. 이들 구현예들에서, UE들(501, 502) 및 RAN 노드들(511, 512)은 비면허 스펙트럼에서 송신하기 전에 비면허 스펙트럼 내의 하나 이상의 채널들이 이용가능하지 않거나 달리 점유되는지 여부를 결정하기 위해 하나 이상의 공지된 매체 감지 동작들 및/또는 캐리어 감지 동작들을 수행할 수 있다. 매체/캐리어 감지 동작들은 LBT(listen-before-talk) 프로토콜에 따라 수행될 수 있다.

LBT는 장비(예를 들어, UE들(501, 502), RAN 노드들(511, 512) 등)가 매체(예를 들어, 채널 또는 캐리어 주파수)를 감지하고 매체가 유휴 상태로 감지되는 경우(또는 매체 내의 특정 채널이 점유되지 않은 것으로 감지되는 경우) 송신하는 메커니즘이다. 매체 감지 동작은, 채널이 점유되거나 클리어(clear)한지 여부를 결정하기 위해 채널 상의 다른 신호들의 존재 또는 부재를 결정하도록 적어도 ED를 활용하는 CCA를 포함할 수 있다. 이러한 LBT 메커니즘은 셀룰러/LAA 네트워크들이 비면허 스펙트럼 내의 현재의 시스템들 및 다른 LAA 네트워크들과 공존하는 것을 허용한다. ED는 일정 기간 동안 의도된 송신 대역을 가로질러 RF 에너지를 감지하는 단계 및 감지된 RF 에너지를 미리 정의된 또는 구성된 임계치와 비교하는 단계를 포함할 수 있다.

전형적으로, 5 ㎓ 대역 내의 현재의 시스템들은 IEEE 802.11 기술들에 기초한 WLAN들이다. WLAN은 CSMA/CA로 불리는 경합 기반 채널 액세스 메커니즘을 이용한다. 여기서, WLAN 노드(예컨대, UE(501 또는 502), AP(506) 등과 같은 이동국(MS))가 송신하고자 하는 경우, WLAN 노드는 송신 전에 CCA를 먼저 수행할 수 있다. 추가적으로, 하나 초과의 WLAN 노드가 채널을 유휴 상태로 감지하고 동시에 송신하는 상황들에서 충돌들을 피하기 위해 백오프 메커니즘이 사용된다. 백오프 메커니즘은 CWS 내에서 랜덤으로 도출되는 카운터일 수 있으며, 이는 충돌의 발생시 지수적으로 증가되고, 송신이 성공할 때 최소 값으로 리셋된다. LAA를 위해 설계된 LBT 메커니즘은 WLAN의 CSMA/CA와 다소 유사하다. 일부 구현들에서, PDSCH 또는 PUSCH 송신들을 각각 포함하는 DL 또는 UL 송신 버스트(burst)들에 대한 LBT 절차는, X와 Y ECCA 슬롯들 사이에서 길이가 가변적인 LAA 경합 윈도우를 가질 수 있으며, 여기서 X 및 Y는 LAA를 위한 CWS들에 대한 최소 값 및 최대 값이다. 일례에서, LAA 송신을 위한 최소 CWS는 9 마이크로초(μs)일 수 있지만; CWS 및 MCOT(예를 들어, 송신 버스트)의 크기는 정부 규제 요건들에 기초할 수 있다.

LAA 메커니즘들은 LTE-어드밴스드 시스템들의 CA 기술들에 내장된다. CA에서, 각각의 어그리게이션된 캐리어는 CC로 지칭된다. CC는 1.4, 3, 5, 10, 15 또는 20 ㎒의 대역폭을 가질 수 있고, 최대 5개의 CC들이 어그리게이션될 수 있고, 따라서 최대 어그리게이션된 대역폭은 100 ㎒이다. FDD 시스템들에서, 어그리게이션된 캐리어들의 수는 DL 및 UL에 대해 상이할 수 있는데, 여기서 UL CC들의 수는 DL 컴포넌트 캐리어들의 수 이하이다. 일부 경우들에서, 개별 CC들은 다른 CC들과는 상이한 대역폭을 가질 수 있다. TDD 시스템들에서, CC들의 수뿐만 아니라 각각의 CC의 대역폭들은 통상적으로 DL 및 UL에 대해 동일하다.

CA는 또한 개별 CC들을 제공하기 위한 개별 서빙 셀들을 포함한다. 서빙 셀들의 커버리지는, 예를 들어, 상이한 주파수 대역들 상의 CC들이 상이한 경로 손실을 경험할 것이기 때문에 상이할 수 있다. 1차 서비스 셀 또는 PCell은 UL 및 DL 둘 모두에 대한 PCC를 제공할 수 있고, RRC 및 NAS 관련 활동들을 처리할 수 있다. 다른 서빙 셀들은 SCell들로 지칭되고, 각각의 SCell은 UL 및 DL 둘 모두에 대한 개별 SCC를 제공할 수 있다. SCC들은 요구에 따라 추가되고 제거될 수 있는 반면, PCC를 변경하는 것은 UE(501, 502)가 핸드오버를 겪을 것을 요구할 수 있다. LAA, eLAA, 및 feLAA에서, SCell들 중 일부 또는 전부는 비면허 스펙트럼에서 동작할 수 있고("LAA SCell들"로 지칭됨), LAA SCell들은 면허 스펙트럼에서 동작하는 PCell에 의해 보조된다. UE가 하나 초과의 LAA SCell로 구성될 때, UE는 동일한 서브프레임 내에서 상이한 PUSCH 시작 위치들을 나타내는 UL 승인들을 구성된 LAA SCell들 상에서 수신할 수 있다.

PDSCH는 사용자 데이터 및 상위 계층 시그널링을 UE들(501)에 전달한다. PDCCH는, 무엇보다도 특히, PDSCH 채널과 관련된 전송 포맷 및 자원 할당들에 관한 정보를 전달한다. 그것은 또한 업링크 공유 채널에 관련된 전송 포맷, 자원 할당, 및 HARQ 정보에 관해 UE들(501)에 통지할 수 있다. 전형적으로, 다운링크 스케줄링(셀 내의 UE(501b)에 제어 및 공유 채널 자원 블록들을 할당하는 것)은 UE들(501) 중 임의의 것으로부터 피드백되는 채널 품질 정보에 기초하여 RAN 노드들(511) 중 임의의 것에서 수행될 수 있다. 다운링크 자원 할당 정보는 UE들(501) 각각에 사용되는(예컨대, 할당되는) PDCCH 상에서 송신될 수 있다.

PDCCH는 CCE들을 사용하여 제어 정보를 전달한다. 자원 요소들에 맵핑되기 전에, PDCCH 복소값 심볼들은 먼저 쿼드러플릿(quadruplet)들로 조직화될 수 있는데, 이들은 이어서 레이트 매칭(rate matching)을 위해 서브-블록 인터리버(sub-block interleaver)를 사용하여 치환될 수 있다. 각각의 PDCCH는 이러한 CCE들 중 하나 이상을 사용하여 송신될 수 있으며, 여기서 각각의 CCE는 REG들로 알려진 4개의 물리적 자원 요소들의 9개의 세트들에 대응할 수 있다. 4개의 직교 위상 시프트 키잉(Quadrature Phase Shift Keying, QPSK) 심볼들이 각각의 REG에 맵핑될 수 있다. PDCCH는, DCI의 크기 및 채널 조건에 따라, 하나 이상의 CCE들을 사용하여 송신될 수 있다. 상이한 수들의 CCE들(예를 들어, 어그리게이션 레벨, L = 1, 2, 4, 또는 8)로 LTE에서 정의된 4개 이상의 상이한 PDCCH 포맷들이 존재할 수 있다.

일부 실시예들은 위에서 설명된 개념들의 확장인, 제어 채널 정보를 위한 자원 할당에 대한 개념들을 사용할 수 있다. 예를 들어, 일부 실시예들은 제어 정보 송신을 위해 PDSCH 자원들을 사용하는 EPDCCH를 활용할 수 있다. EPDCCH는 하나 이상의 ECCE들을 사용하여 송신될 수 있다. 상기와 유사하게, 각각의 ECCE는 EREG들로 알려진 4개의 물리적 자원 요소들의 9개의 세트들에 대응할 수 있다. ECCE는 일부 상황들에서 다른 수들의 EREG들을 가질 수 있다.

RAN 노드들(511)은 인터페이스(512)를 통해 서로 통신하도록 구성될 수 있다. 시스템(500)이 LTE 시스템인 실시예들에서(예컨대, 코어 네트워크(core network, CN)(520)가 EPC일 때), 인터페이스(512)는 X2 인터페이스(512)일 수 있다. X2 인터페이스는 EPC(520)에 접속되는 2개 이상의 RAN 노드들(511)(예컨대, 2개 이상의 eNB들 등) 사이에, 그리고/또는 EPC(520)에 접속하는 2개의 eNB들 사이에 정의될 수 있다. 일부 구현들에서, X2 인터페이스는 X2 사용자 평면 인터페이스(X2-U) 및 X2 제어 평면 인터페이스(X2-C)를 포함할 수 있다. X2-U는 X2 인터페이스를 통해 전송되는 사용자 데이터 패킷들에 대한 흐름 제어 메커니즘들을 제공할 수 있고, eNB들 사이의 사용자 데이터의 전달에 관한 정보를 통신하는 데 사용될 수 있다. 예를 들어, X2-U는 MeNB로부터 SeNB에 전송되는 사용자 데이터에 대한 특정 시퀀스 번호 정보; 사용자 데이터에 대한 SeNB로부터 UE(501)로의 PDCP PDU들의 성공적인 시퀀스 전달에 관한 정보; UE(501)에 전달되지 않은 PDCP PDU들의 정보; UE 사용자 데이터로 송신하기 위한 SeNB에서의 현재 최소 원하는 버퍼 크기에 관한 정보 등을 제공할 수 있다. X2-C는, 소스로부터 타깃 eNB들로의 콘텍스트(context) 전송들, 사용자 평면 전송 제어 등을 포함하는 LTE-내 액세스 이동성 기능; 부하 관리 기능; 뿐만 아니라 셀-간 간섭 조정 기능을 제공할 수 있다.

시스템(500)이 5G 또는 NR 시스템인 실시예들에서(예컨대, CN(520)이 5GC일 때), 인터페이스(512)는 Xn 인터페이스(512)일 수 있다. Xn 인터페이스는 5GC(520)에 접속되는 2개 이상의 RAN 노드들(511)(예컨대, 2개 이상의 gNB들 등) 사이, 5GC(520)에 접속되는 RAN 노드(511)(예컨대, gNB)와 eNB 사이, 및/또는 5GC(520)에 접속되는 2개의 eNB들 사이에서 정의된다. 일부 구현들에서, Xn 인터페이스는 Xn 사용자 평면(Xn-U) 인터페이스 및 Xn 제어 평면(Xn-C) 인터페이스를 포함할 수 있다. Xn-U는 사용자 평면 PDU들의 비-보장된 전달을 제공하고 데이터 포워딩(forwarding) 및 흐름 제어 기능을 지원/제공할 수 있다. Xn-C는 관리 및 에러 처리 기능, Xn-C 인터페이스를 관리하기 위한 기능; 하나 이상의 RAN 노드들(511) 사이의 접속 모드에 대한 UE 이동성을 관리하는 기능을 포함하는 접속 모드(예컨대, CM-CONNECTED)에서의 UE(501)에 대한 이동성 지원을 제공할 수 있다. 이동성 지원은 오래된(소스) 서빙 RAN 노드(511)로부터 새로운(타깃) 서빙 RAN 노드(511)로의 콘텍스트 전송; 및 오래된(소스) 서빙 RAN 노드(511)와 새로운(타깃) 서빙 RAN 노드(511) 사이의 사용자 평면 터널들의 제어를 포함할 수 있다. Xn-U의 프로토콜 스택은 인터넷 프로토콜(IP) 전송 계층 상에 구축된 전송 네트워크 계층, 및 사용자 평면 PDU들을 전달하기 위한 UDP 및/또는 IP 계층(들)의 상부 상의 GTP-U 계층을 포함할 수 있다. Xn-C 프로토콜 스택은 애플리케이션 계층 시그널링 프로토콜(Xn 애플리케이션 프로토콜(Xn-AP)로 지칭됨) 및 SCTP 상에 구축된 전송 네트워크 계층을 포함할 수 있다. SCTP는 IP 계층의 상부 상에 있을 수 있고, 애플리케이션 계층 메시지들의 보장된 전달을 제공할 수 있다. 전송 IP 계층에서, 포인트-투-포인트 송신은 시그널링 PDU들을 전달하는 데 사용된다. 다른 구현예들에서, Xn-U 프로토콜 스택 및/또는 Xn-C 프로토콜 스택은 본 명세서에 도시되고 설명된 사용자 평면 및/또는 제어 평면 프로토콜 스택(들)과 동일하거나 유사할 수 있다.

RAN(510)은 코어 네트워크, 이 실시예에서는 코어 네트워크(CN)(520)에 통신가능하게 결합되는 것으로 도시된다. CN(520)은, RAN(510)을 통해 CN(520)에 접속된 고객들/가입자들(예컨대, UE들(501)의 사용자들)에게 다양한 데이터 및 전기통신 서비스들을 제공하도록 구성된 복수의 네트워크 요소들(522)을 포함할 수 있다. CN(520)의 컴포넌트들은 기계 판독가능 또는 컴퓨터 판독가능 매체(예를 들어, 비일시적 기계 판독가능 저장 매체)로부터 명령어들을 판독 및 실행하기 위한 컴포넌트들을 포함하는 하나의 물리적 노드 또는 별개의 물리적 노드들에서 구현될 수 있다. 일부 실시예들에서, NFV는 하나 이상의 컴퓨터 판독가능 저장 매체들에 저장된 실행가능한 명령어들을 통해 상기 설명된 네트워크 노드 기능들 중 임의의 것 또는 전부를 가상화하기 위해 활용된다(아래에서 추가로 상세히 설명됨). CN(520)의 로직 인스턴시에이션(instantiation)은 네트워크 슬라이스(slice)로 지칭될 수 있고, CN(520)의 일부분의 로직 인스턴시에이션은 네트워크 서브슬라이스로 지칭될 수 있다. NFV 아키텍처들 및 기반구조들은, 산업-표준 서버 하드웨어, 저장 하드웨어, 또는 스위치들의 조합을 포함하는 물리적 자원 상으로, 대안적으로는 사설 하드웨어에 의해 수행되는 하나 이상의 네트워크 기능들을 가상화하기 위해 사용될 수 있다. 다시 말하면, NFV 시스템들은 하나 이상의 EPC 컴포넌트들/기능들의 가상 또는 재구성가능한 구현들을 실행하기 위해 사용될 수 있다.

일반적으로, 애플리케이션 서버(530)는 코어 네트워크와의 IP 베어러 자원들(예컨대, UMTS PS 도메인, LTE PS 데이터 서비스들 등)을 사용하는 애플리케이션들을 제공하는 요소일 수 있다. 애플리케이션 서버(530)는 또한 EPC(520)를 통해 UE들(501)에 대한 하나 이상의 통신 서비스들(예컨대, VoIP 세션들, PTT 세션들, 그룹 통신 세션들, 소셜 네트워킹 서비스들 등)을 지원하도록 구성될 수 있다.

실시예들에서, CN(520)은 5GC("5GC(520)" 등으로 지칭됨)일 수 있고, RAN(510)은 NG 인터페이스(513)를 통해 CN(520)과 접속될 수 있다. 실시예들에서, NG 인터페이스(513)는 2개의 부분들, 즉, RAN 노드들(511)과 UPF 사이에서 트래픽 데이터를 전달하는 NG 사용자 평면(NG-U) 인터페이스(514), 및 RAN 노드들(511)과 AMF들 사이의 시그널링 인터페이스인 S1 제어 평면(NG-C) 인터페이스(515)로 분할될 수 있다.

실시예들에서, CN(520)은 5G CN("5GC(520)" 등으로 지칭됨)일 수 있는 반면, 다른 실시예들에서, CN(520)은 EPC일 수 있다. CN(520)이 EPC("EPC(520)" 등으로 지칭됨)인 경우, RAN(510)은 S1 인터페이스(513)를 통해 CN(520)과 접속될 수 있다. 실시예들에서, S1 인터페이스(513)는 2개의 부분들. 즉 RAN 노드들(511)과 S-GW 사이에서 트래픽 데이터를 전달하는 S1 사용자 평면(S1-U) 인터페이스(514), 및 RAN 노드들(511)과 MME들 사이의 시그널링 인터페이스인 S1-MME 인터페이스(515)로 분할될 수 있다.

도 6은 다양한 실시예들에 따른 기반구조 장비(600)의 예를 예시한다. 기반구조 장비(600)(또는 "시스템(600)")는 기지국, 무선 헤드, 앞서 도시되고 설명된 RAN 노드들(511) 및/또는 AP(506)와 같은 RAN 노드, 애플리케이션 서버(들)(530), 및/또는 본 명세서에서 논의되는 임의의 다른 요소/디바이스로서 구현될 수 있다. 다른 예들에서, 시스템(600)은 UE에서 또는 UE에 의해 구현될 수 있다.

시스템(600)은 애플리케이션 회로부(605), 기저대역 회로부(610), 하나 이상의 무선 프론트 엔드 모듈(RFEM)(615), 메모리 회로부(620), 전력 관리 집적 회로부(power management integrated circuitry, PMIC)(625), 전력 티(tee) 회로부(630), 네트워크 제어기 회로부(635), 네트워크 인터페이스 접속기(640), 위성 포지셔닝 회로부(645), 및 사용자 인터페이스(650)를 포함한다. 일부 실시예들에서, 디바이스(600)는, 예를 들어, 메모리/저장소, 디스플레이, 카메라, 센서, 또는 입/출력(I/O) 인터페이스와 같은 추가적인 요소들을 포함할 수 있다. 다른 실시예들에서, 후술되는 컴포넌트들은 하나 초과의 디바이스에 포함될 수 있다. 예를 들어, 상기 회로부들은 CRAN, vBBU, 또는 다른 유사한 구현들을 위해 하나 초과의 디바이스에 개별적으로 포함될 수 있다.

애플리케이션 회로부(605)는, 하나 이상의 프로세서들(또는 프로세서 코어들), 캐시 메모리, 및 LDO(low drop-out voltage regulator)들, 인터럽트 제어기들, 직렬 인터페이스들, 예컨대 SPI, I²C, 또는 범용 프로그래밍가능 직렬 인터페이스 모듈, RTC(real time clock), 간격 및 감시(watchdog) 타이머들을 포함하는 타이머-카운터들, 범용 입/출력(I/O 또는 IO), SD(Secure Digital) MMC(MultiMediaCard) 또는 유사물과 같은 메모리 카드 제어기들, USB(Universal Serial Bus) 인터페이스들, MIPI(Mobile Industry Processor Interface) 인터페이스들, 및 JTAG(Joint Test Access Group) 테스트 액세스 포트들 중 하나 이상과 같은, 그러나 이들로 제한되지 않는 회로부를 포함한다. 애플리케이션 회로부(605)의 프로세서들(또는 코어들)은 메모리/저장 요소들과 결합되거나 이를 포함할 수 있고, 메모리/저장소에 저장된 명령어들을 실행시켜서 다양한 애플리케이션들 또는 운영 체제들이 시스템(600) 상에서 실행될 수 있게 하도록 구성될 수 있다. 일부 구현예들에서, 메모리/저장 요소들은 임의의 적합한 휘발성 및/또는 비휘발성 메모리, 예컨대 DRAM(dynamic random access memory), SRAM(static random access memory), EPROM(erasable programmable read-only memory), EEPROM(electrically erasable programmable read-only memory), 플래시 메모리, 솔리드 스테이트(solid-state) 메모리, 및/또는 임의의 다른 유형의 메모리 디바이스 기술, 예컨대 본 명세서에서 논의되는 것들을 포함할 수 있는 온-칩(on-chip) 메모리 회로부일 수 있다.

애플리케이션 회로부(605)의 프로세서(들)는, 예를 들어, 하나 이상의 프로세서 코어들(CPU들), 하나 이상의 애플리케이션 프로세서들, 하나 이상의 그래픽 처리 유닛들(GPU들), 하나 이상의 감소된 명령어 세트 컴퓨팅(reduced instruction set computing, RISC) 프로세서들, 하나 이상의 아콘 RISC 기계(Acorn RISC Machine, ARM) 프로세서들, 하나 이상의 복합 명령어 세트 컴퓨팅(complex instruction set computing, CISC) 프로세서들, 하나 이상의 디지털 신호 프로세서(digital signal processor, DSP)들, 하나 이상의 FPGA(field-programmable gate array)들, 하나 이상의 PLD(programmable logic device)들, 하나 이상의 ASIC들, 하나 이상의 마이크로프로세서들 또는 제어기들, 또는 이들의 임의의 적합한 조합을 포함할 수 있다. 일부 실시예들에서, 애플리케이션 회로부(605)는 본 명세서의 다양한 실시예들에 따라 동작하기 위한 특수 목적 프로세서/제어기일 수 있거나, 이를 포함할 수 있다. 예들로서, 애플리케이션 회로부(605)의 프로세서(들)는 하나 이상의 Intel Pentium®, Core®, 또는 Xeon® 프로세서(들); AMD(Advanced Micro Devices) Ryzen® 프로세서(들), APU(Accelerated Processing Unit)들, 또는 Epyc® 프로세서들; ARM Holdings, Ltd.로부터 면허된 ARM-기반 프로세서(들), 예컨대, ARM Cortex-A계 프로세서들 및 Cavium(TM), Inc.에 의해 제공되는 ThunderX2®; MIPS Technologies, Inc.로부터의 MIPS-기반 설계, 예컨대, MIPS Warrior P-클래스 프로세서들; 등을 포함할 수 있다. 일부 실시예들에서, 시스템(600)은 애플리케이션 회로부(605)를 이용하지 못할 수 있고, 대신에, 예를 들어, EPC 또는 5GC로부터 수신된 IP 데이터를 프로세싱하기 위한 특수 목적 프로세서/제어기를 포함할 수 있다.

일부 구현예들에서, 애플리케이션 회로부(605)는 마이크로프로세서들, 프로그래밍가능 프로세싱 디바이스들 등일 수 있는 하나 이상의 하드웨어 가속기들을 포함할 수 있다. 하나 이상의 하드웨어 가속기들은, 예를 들어, 컴퓨터 비전(computer vision, CV) 및/또는 딥 러닝(deep learning, DL) 가속기들을 포함할 수 있다. 예들로서, 프로그래밍가능 프로세싱 디바이스들은 FPGA들 등과 같은 하나 이상의 FPD(field-programmable device)들; PLD들, 예컨대, CPLD(complex PLD)들, HCPLD(high-capacity PLD)들 등; 구조화된 ASIC들 등과 같은 ASIC들; PSoC(programmable system on a chip, programmable SoC)들; 등일 수 있다. 그러한 구현예들에서, 애플리케이션 회로부(605)의 회로부는 논리 블록들 또는 논리 구조(logic fabric), 및 본 명세서에서 논의되는 다양한 실시예들의 절차들, 방법들, 기능들 등과 같은 다양한 기능들을 수행하도록 프로그래밍될 수 있는 다른 상호접속된 자원들을 포함할 수 있다. 그러한 실시예들에서, 애플리케이션 회로부(605)의 회로부는 논리 블록들, 논리 구조, 데이터 등을 룩업 테이블(look-up-table, LUT)들 등에 저장하기 위해 사용되는 메모리 셀들(예컨대, EPROM, EEPROM, 플래시 메모리, 정적 메모리(예컨대, SRAM, 안티-퓨즈(anti-fuse)들 등))을 포함할 수 있다.

기저대역 회로부(610)는, 예를 들어, 하나 이상의 집적 회로들을 포함하는 솔더-다운(solder-down) 기판, 메인 회로 보드에 솔더링된 단일 패키징 집적 회로, 또는 2개 이상의 집적 회로들을 포함하는 멀티-칩 모듈로서 구현될 수 있다. 기저대역 회로부(610)의 다양한 하드웨어 전자 요소들은 도 8과 관련하여 아래에서 논의된다.

사용자 인터페이스 회로부(650)는 시스템(600)과의 사용자 상호작용을 가능하게 하도록 설계된 하나 이상의 사용자 인터페이스들 또는 시스템(600)과의 주변 컴포넌트 상호작용을 가능하게 하도록 설계된 주변 컴포넌트 인터페이스들을 포함할 수 있다. 사용자 인터페이스들은 하나 이상의 물리적 또는 가상 버튼들(예컨대, 리셋 버튼), 하나 이상의 표시자들(예컨대, LED(light emitting diode)들), 물리적 키보드 또는 키패드, 마우스, 터치패드, 터치스크린, 스피커들 또는 다른 오디오 방출 디바이스들, 마이크로폰들, 프린터, 스캐너, 헤드셋, 디스플레이 스크린 또는 디스플레이 디바이스 등을 포함할 수 있지만, 이들로 제한되지 않는다. 주변 컴포넌트 인터페이스들은 비휘발성 메모리 포트, USB 포트, 오디오 잭(jack), 전력 공급원 인터페이스 등을 포함할 수 있지만, 이들로 제한되지 않는다.

무선 프론트 엔드 모듈(RFEM)(615)들은 밀리미터파(mmWave) RFEM 및 하나 이상의 서브-mmWave RFIC(radio frequency integrated circuit)들을 포함할 수 있다. 일부 구현들에서, 하나 이상의 서브-mmWave RFIC들은 mmWave RFEM으로부터 물리적으로 분리될 수 있다. RFIC들은 하나 이상의 안테나들 또는 안테나 어레이들(예를 들어, 하기 도 8의 안테나 어레이(811) 참조)에 대한 접속들을 포함할 수 있고, RFEM은 다수의 안테나들에 접속될 수 있다. 대안적인 구현예들에서, mmWave 및 서브-mmWave 무선 기능들 둘 모두는 mmWave 안테나들 및 서브-mmWave 둘 모두를 통합하는 동일한 물리적 RFEM(615)에서 구현될 수 있다.

메모리 회로부(620)는 DRAM 및/또는 SDRAM(synchronous dynamic random access memory)을 포함하는 휘발성 메모리, 및 고속 전기 소거가능 메모리(통상 플래시 메모리로 지칭됨), PRAM(phase change random access memory), MRAM(magnetoresistive random access memory) 등을 포함하는 비휘발성 메모리(nonvolatile memory, NVM) 중 하나 이상을 포함할 수 있고, Intel® 및 Micron®로부터의 3차원(3D) XPOINT(cross-point) 메모리들을 포함할 수 있다. 메모리 회로부(620)는 솔더 다운 패키징 집적 회로들, 소켓형 메모리 모듈들 및 플러그-인(plug-in) 메모리 카드들 중 하나 이상으로서 구현될 수 있다.

PMIC(625)는 전압 조절기들, 서지(surge) 보호기들, 전력 알람 검출 회로부, 및 배터리 또는 커패시터(capacitor)와 같은 하나 이상의 백업 전원들을 포함할 수 있다. 전력 알람 검출 회로부는 전압 저하(brown out)(전압 부족) 및 서지(과전압) 조건들 중 하나 이상을 검출할 수 있다. 전력 티 회로부(630)는 단일 케이블을 사용하여 기반구조 장비(600)에 전력 공급 및 데이터 접속 둘 모두를 제공하기 위해 네트워크 케이블로부터 인출되는 전기 전력을 제공할 수 있다.

네트워크 제어기 회로부(635)는 이더넷(Ethernet), GRE 터널들을 통한 이더넷, MPLS(Multiprotocol Label Switching)을 통한 이더넷, 또는 일부 다른 적합한 프로토콜과 같은 표준 네트워크 인터페이스 프로토콜을 사용하여 네트워크에 대한 접속을 제공할 수 있다. 네트워크 접속은 전기(통상 "구리 상호접속부"로 지칭됨), 광학, 또는 무선일 수 있는 물리적 접속부를 사용하여 네트워크 인터페이스 접속기(640)를 통해 기반구조 장비(600)로/로부터 제공될 수 있다. 네트워크 제어기 회로부(635)는 전술한 프로토콜들 중 하나 이상을 사용하여 통신하기 위한 하나 이상의 전용 프로세서들 및/또는 FPGA들을 포함할 수 있다. 일부 구현예들에서, 네트워크 제어기 회로부(635)는 동일하거나 상이한 프로토콜들을 사용하여 다른 네트워크들에 대한 접속을 제공하기 위해 다수의 제어기들을 포함할 수 있다.

포지셔닝 회로부(645)는 GNSS(global navigation satellite system)의 포지셔닝 네트워크에 의해 송신/브로드캐스트되는 신호들을 수신 및 디코딩하기 위한 회로부를 포함한다. 내비게이션 위성 콘스털레이션(navigation satellite constellation)들(또는 GNSS)의 예들은 미국의 GPS(Global Positioning System), 러시아의 GLONASS(Global Navigation System), 유럽 연합의 갈릴레오(Galileo) 시스템, 중국의 베이더우(BeiDou) 내비게이션 위성 시스템, 지역 내비게이션 시스템 또는 GNSS 증강 시스템(예컨대, NAVIC(Navigation with Indian Constellation), 일본의 QZSS(Quasi-Zenith Satellite System), 프랑스의 DORIS(Doppler Orbitography and Radio-positioning Integrated by Satellite) 등) 등을 포함한다. 포지셔닝 회로부(645)는 내비게이션 위성 콘스털레이션 노드들과 같은 포지셔닝 네트워크의 컴포넌트들과 통신하기 위해 다양한 하드웨어 요소들(예컨대, OTA 통신을 용이하게 하기 위한 스위치들, 필터들, 증폭기들, 안테나 요소들 등과 같은 하드웨어 디바이스들을 포함함)을 포함한다. 일부 실시예들에서, 포지셔닝 회로부(645)는 마스터(master) 타이밍 클록을 사용하여 GNSS 보조 없이 위치 추적/추정을 수행하는 Micro-PNT(Micro-Technology for Positioning, Navigation, and Timing) IC를 포함할 수 있다. 포지셔닝 회로부(645)는 또한 포지셔닝 네트워크의 노드들 및 컴포넌트들과 통신하기 위해, 기저대역 회로부(610) 및/또는 RFEM들(615)의 일부이거나 그와 상호작용할 수 있다. 포지셔닝 회로부(645)는 또한 위치 데이터 및/또는 시간 데이터를 애플리케이션 회로부(605)에 제공할 수 있으며, 이는 데이터를 사용하여 다양한 기반구조(예컨대, RAN 노드들(511) 등)와 동작들을 동기화하는 등을 할 수 있다.

도 6에 의해 도시된 컴포넌트들은, ISA(industry standard architecture), EISA(extended ISA), PCI(peripheral component interconnect), PCIx(peripheral component interconnect extended), PCIe(PCI express), 또는 임의의 수의 다른 기술들과 같은 임의의 수의 버스 및/또는 상호접속(IX) 기술들을 포함할 수 있는 인터페이스 회로부를 사용하여 서로 통신할 수 있다. 버스/IX는, 예를 들어, SoC 기반 시스템에서 사용되는 독점적 버스일 수 있다. 다른 버스/IX 시스템들, 예컨대 무엇보다도 I²C 인터페이스, SPI 인터페이스, 포인트-투-포인트 인터페이스들, 및 전력 버스가 포함될 수 있다.

도 7은 다양한 실시예들에 따른 플랫폼(700)(또는 "디바이스(700)")의 예를 예시한다. 실시예들에서, 컴퓨터 플랫폼(700)은 본 명세서에서 논의되는 UE들(501), 애플리케이션 서버들(530), 및/또는 임의의 다른 요소/디바이스로서 사용하기에 적합할 수 있다. 플랫폼(700)은 예에 도시된 컴포넌트들의 임의의 조합들을 포함할 수 있다. 플랫폼(700)의 컴포넌트들은 컴퓨터 플랫폼(700)에 적응된 집적 회로(IC)들, 그의 일부분들, 이산적인 전자 디바이스들, 또는 다른 모듈들, 로직, 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 조합으로서, 또는 달리 더 큰 시스템의 섀시(chassis) 내에 통합된 컴포넌트들로서 구현될 수 있다. 도 7의 블록도는 컴퓨터 플랫폼(700)의 컴포넌트들의 높은 레벨 뷰(view)를 도시하도록 의도된다. 그러나, 도시된 컴포넌트들 중 일부는 생략될 수 있고, 추가적인 컴포넌트들이 존재할 수 있고, 도시된 컴포넌트들의 상이한 배열이 다른 구현들에서 발생할 수 있다.

애플리케이션 회로부(705)는 하나 이상의 프로세서들(또는 프로세서 코어들), 캐시 메모리, 및 LDO들, 인터럽트 제어기들, 직렬 인터페이스들, 예컨대 SPI, I²C 또는 범용 프로그래밍가능 직렬 인터페이스 모듈, RTC, 간격 및 감시 타이머들을 포함하는 타이머-카운터들, 범용 I/O, SD MMC 또는 유사물과 같은 메모리 카드 제어기들, USB 인터페이스들, MIPI 인터페이스들, 및 JTAG 테스트 액세스 포트들 중 하나 이상과 같은, 그러나 이들로 제한되지 않는 회로부를 포함한다. 애플리케이션 회로부(705)의 프로세서들(또는 코어들)은 메모리/저장 요소들과 결합되거나 이를 포함할 수 있고, 메모리/저장소에 저장된 명령어들을 실행시켜서 다양한 애플리케이션들 또는 운영 체제들이 시스템(700) 상에서 실행될 수 있게 하도록 구성될 수 있다. 일부 구현예들에서, 메모리/저장 요소들은 임의의 적합한 휘발성 및/또는 비휘발성 메모리, 예컨대 DRAM, SRAM, EPROM, EEPROM, 플래시 메모리, 솔리드 스테이트 메모리, 및/또는 임의의 다른 유형의 메모리 디바이스 기술, 예컨대 본 명세서에서 논의되는 것들을 포함할 수 있는 온-칩 메모리 회로부일 수 있다.

애플리케이션 회로부(605)의 프로세서(들)는, 예를 들어, 하나 이상의 프로세서 코어들, 하나 이상의 애플리케이션 프로세서들, 하나 이상의 GPU들, 하나 이상의 RISC 프로세서들, 하나 이상의 ARM 프로세서들, 하나 이상의 CISC 프로세서들, 하나 이상의 DSP, 하나 이상의 FPGA들, 하나 이상의 PLD들, 하나 이상의 ASIC들, 하나 이상의 마이크로프로세서들 또는 제어기들, 멀티스레드형 프로세서, 초저전압 프로세서, 내장 프로세서, 일부 다른 공지된 프로세싱 요소, 또는 이들의 임의의 적합한 조합을 포함할 수 있다. 일부 실시예들에서, 애플리케이션 회로부(605)는 본 명세서의 다양한 실시예들에 따라 동작하기 위한 특수 목적 프로세서/제어기일 수 있거나, 이를 포함할 수 있다.

예들로서, 애플리케이션 회로부(705)의 프로세서(들)는 Intel® Architecture Core™ 기반 프로세서, 예컨대 Quark™, ATOM™, i3, i5, i7, 또는 MCU-클래스 프로세서, 또는 미국 캘리포니아주 산타 클라라 소재의 Intel® Corporation으로부터 입수가능한 다른 그러한 프로세서를 포함할 수 있다. 애플리케이션 회로부(705)의 프로세서들은 또한 AMD Ryzen® 프로세서(들) 또는 APU들; Apple® Inc.로부터의 A5-A9 프로세서(들), Qualcomm® Technologies, Inc.로부터의 Snapdragon™ 프로세서들, Texas Instruments, Inc.® OMAP™(Open Multimedia Applications Platform) 프로세서(들); MIPS Technologies, Inc.로부터의 MIPS-기반 설계, 예컨대, MIPS Warrior M-클래스, Warrior I-클래스, 및 Warrior P-클래스 프로세서들; ARM Holdings, Ltd로부터 면허된 ARM-기반 설계, 예컨대 ARM Cortex-A, Cortex-R, 및 Cortex-M계 프로세서들; 등 중 하나 이상일 수 있다. 일부 구현예들에서, 애플리케이션 회로부(705)는 Intel® Corporation으로부터의 Edison™ 또는 Galileo™ SoC 보드들과 같은, 애플리케이션 회로부(705) 및 다른 컴포넌트들이 단일 집적 회로 또는 단일 패키지에 형성된 SoC의 일부일 수 있다.

추가적으로 또는 대안적으로, 애플리케이션 회로부(705)는 FPGA들 등과 같은 하나 이상의 FPD들; PLD들, 예컨대, CPLD들, HCPLD들 등; 구조화된 ASIC들 등과 같은 ASIC들; PSoC들; 등과 같은, 그러나 이로 제한되지 않는 회로부를 포함할 수 있다. 그러한 실시예들에서, 애플리케이션 회로부(705)의 회로부는 논리 블록들 또는 논리 구조, 및 본 명세서에서 논의되는 다양한 실시예들의 절차들, 방법들, 기능들 등과 같은 다양한 기능들을 수행하도록 프로그래밍될 수 있는 다른 상호접속된 자원들을 포함할 수 있다. 그러한 실시예들에서, 애플리케이션 회로부(705)의 회로부는 논리 블록들, 논리 구조, 데이터 등을 룩업 테이블(LUT)들 등에 저장하기 위해 사용되는 메모리 셀들(예컨대, EPROM, EEPROM, 플래시 메모리, 정적 메모리(예컨대, SRAM, 안티-퓨즈들 등))을 포함할 수 있다.

기저대역 회로부(710)는, 예를 들어, 하나 이상의 집적 회로들을 포함하는 솔더-다운 기판, 메인 회로 보드에 솔더링된 단일 패키징 집적 회로, 또는 2개 이상의 집적 회로들을 포함하는 멀티-칩 모듈로서 구현될 수 있다. 기저대역 회로부(710)의 다양한 하드웨어 전자 요소들은 도 8과 관련하여 아래에서 논의된다.

RFEM들(715)은 밀리미터파(mmWave) RFEM 및 하나 이상의 서브-mmWave RFIC들을 포함할 수 있다. 일부 구현들에서, 하나 이상의 서브-mmWave RFIC들은 mmWave RFEM으로부터 물리적으로 분리될 수 있다. RFIC들은 하나 이상의 안테나들 또는 안테나 어레이들(예를 들어, 하기 도 8의 안테나 어레이(811) 참조)에 대한 접속들을 포함할 수 있고, RFEM은 다수의 안테나들에 접속될 수 있다. 대안적인 구현예들에서, mmWave 및 서브-mmWave 무선 기능들 둘 모두는 mmWave 안테나들 및 서브-mmWave 둘 모두를 통합하는 동일한 물리적 RFEM(715)에서 구현될 수 있다.

메모리 회로부(720)는 주어진 양의 시스템 메모리를 제공하기 위해 사용되는 임의의 수 및 유형의 메모리 디바이스들을 포함할 수 있다. 예들로서, 메모리 회로부(720)는 RAM, DRAM 및/또는 SDRAM을 포함하는 휘발성 메모리 및 고속 전기 소거가능 메모리(일반적으로 플래시 메모리로 지칭됨), PRAM, MRAM 등을 포함하는 NVM 중 하나 이상을 포함할 수 있다. 메모리 회로부(720)는 LPDDR2, LPDDR3, LPDDR4 등과 같은 JEDEC(Joint Electron Devices Engineering Council) LPDDR(low power double data rate)-기반 설계에 따라 개발될 수 있다. 메모리 회로부(720)는 솔더 다운 패키징 집적 회로들, SDP(single die package), DDP(dual die package) 또는 Q17P(quad die package), 소켓형 메모리 모듈들, microDIMM들 또는 MiniDIMM들을 포함하는 DIMM(dual inline memory module)들 중 하나 이상으로 구현될 수 있고/있거나, BGA(ball grid array)를 통해 마더보드 상에 솔더링된다. 저전력 구현예들에서, 메모리 회로부(720)는 애플리케이션 회로부(705)와 연관된 온-다이 메모리(on-die memory) 또는 레지스터들일 수 있다. 데이터, 애플리케이션들, 운영 체제들 등과 같은 정보의 지속적인 저장을 제공하기 위해, 메모리 회로부(720)는 하나 이상의 대량 저장 디바이스들을 포함할 수 있으며, 이는 그중에서도 SSDD(solid state disk drive), HDD(hard disk drive), 마이크로 HDD, 저항 변화 메모리들, 상변화 메모리들, 홀로그래픽 메모리들, 또는 화학적 메모리들을 다른 것들 중에서 포함할 수 있다. 예를 들어, 컴퓨터 플랫폼(700)은 Intel® 및 Micron®로부터의 3차원(3D) XPOINT 메모리들을 포함할 수 있다.

착탈식 메모리 회로부(723)는 휴대용 데이터 저장 디바이스들을 플랫폼(700)과 결합하는 데 사용되는 디바이스들, 회로부, 인클로저들/하우징들, 포트들, 또는 리셉터클(receptacle)들 등을 포함할 수 있다. 이들 휴대용 데이터 저장 디바이스들은 대량 저장 목적을 위해 사용될 수 있고, 예를 들어 플래시 메모리 카드들(예를 들어, SD 카드들, 마이크로SD 카드들, xD 픽처 카드들 등), 및 USB 플래시 드라이브들, 광학 디스크들, 외부 HDD들 등을 포함할 수 있다.

플랫폼(700)은 외부 디바이스들을 플랫폼(700)과 접속시키는 데 사용되는 인터페이스 회로부(도시되지 않음)를 또한 포함할 수 있다. 인터페이스 회로부를 통해 플랫폼(700)에 접속된 외부 디바이스들은 센서 회로부(721) 및 EMC(electro-mechanical component)들(722)뿐만 아니라, 착탈식 메모리 회로부(723)에 결합된 착탈식 메모리 디바이스들을 포함한다.

센서 회로부(721)는 그의 환경에서 이벤트들 또는 변화들을 검출하고 검출된 이벤트들에 관한 정보(센서 데이터)를 일부 다른 디바이스, 모듈, 서브시스템 등으로 전송하는 것이 목적인 디바이스들, 모듈들, 또는 서브시스템들을 포함한다. 그러한 센서들의 예들은, 특히, 가속도계들, 자이로스코프들, 및/또는 자력계들을 포함하는 IMU(inertia measurement unit)들; 3-축 가속도계들, 3-축 자이로스코프들, 및/또는 자력계들을 포함하는 MEMS(microelectromechanical systems) 또는 NEMS(nanoelectromechanical systems); 레벨 센서들; 흐름 센서들; 온도 센서들(예컨대, 서미스터들); 압력 센서들; 기압 센서들; 중력계들; 고도계들; 이미지 캡처 디바이스들(예컨대, 카메라들 또는 렌즈리스 애퍼처들); LiDAR(light detection and ranging) 센서들; 근접 센서들(예를 들어, 적외선 방사선 검출기 등), 깊이 센서들, 주변 광 센서들, 초음파 송수신기들; 마이크로폰들 또는 다른 유사한 오디오 캡처 디바이스들; 등을 포함한다.

EMC들(722)은 플랫폼(700)이 그의 상태, 위치, 및/또는 배향을 변경하거나 메커니즘 또는 (서브)시스템을 이동 또는 제어할 수 있게 하는 것이 목적인 디바이스들, 모듈들, 또는 서브시스템들을 포함한다. 추가적으로, EMC들(722)은 EMC들(722)의 현재 상태를 나타내기 위해 메시지들/시그널링을 생성하여 플랫폼(700)의 다른 컴포넌트들에 송신하도록 구성될 수 있다. EMC들(722)의 예들은 하나 이상의 전력 스위치들, EMR(electromechanical relay)들 및/또는 SSR(solid state relay)들을 포함하는 중계기들, 액추에이터들(예컨대, 밸브 액추에이터들 등), 가청음 생성기, 시각적 경고 디바이스, 모터들(예를 들어, DC 모터들, 스테퍼 모터들 등), 휠들, 스러스터(thruster)들, 프로펠러들, 클로(claw)들, 클램프들, 후크들, 및/또는 다른 유사한 전기기계적 컴포넌트들을 포함한다. 실시예들에서, 플랫폼(700)은 하나 이상의 캡처된 이벤트들 및/또는 서비스 제공자 및/또는 다양한 클라이언트들로부터 수신된 명령어들 또는 제어 신호들에 기초하여 하나 이상의 EMC들(722)을 동작시키도록 구성된다.

일부 구현예들에서, 인터페이스 회로부는 플랫폼(700)을 포지셔닝 회로부(745)와 접속시킬 수 있다. 포지셔닝 회로부(745)는 GNSS의 포지셔닝 네트워크에 의해 송신/브로드캐스트되는 신호들을 수신 및 디코딩하기 위한 회로부를 포함한다. 내비게이션 위성 콘스털레이션들(또는 GNSS)의 예들은 미국의 GPS, 러시아의 GLONASS, 유럽 연합의 갈릴레오 시스템, 중국의 베이두우 내비게이션 위성 시스템, 지역 내비게이션 시스템 또는 GNSS 증강 시스템(예를 들어, NAVIC, 일본의 QZSS, 프랑스의 DORIS 등) 등을 포함한다. 포지셔닝 회로부(745)는 내비게이션 위성 콘스털레이션 노드들과 같은 포지셔닝 네트워크의 컴포넌트들과 통신하기 위해 다양한 하드웨어 요소들(예컨대, OTA 통신을 용이하게 하기 위한 스위치들, 필터들, 증폭기들, 안테나 요소들 등과 같은 하드웨어 디바이스들을 포함함)을 포함한다. 일부 실시예들에서, 포지셔닝 회로부(745)는 GNSS 보조 없이 위치 추적/추정을 수행하기 위해 마스터 타이밍 클록을 사용하는 마이크로-PNT IC를 포함할 수 있다. 포지셔닝 회로부(745)는 또한 포지셔닝 네트워크의 노드들 및 컴포넌트들과 통신하기 위해, 기저대역 회로부(610) 및/또는 RFEM들(715)의 일부이거나 그와 상호작용할 수 있다. 포지셔닝 회로부(745)는 또한 위치 데이터 및/또는 시간 데이터를 애플리케이션 회로부(705)에 제공할 수 있으며, 이는 데이터를 사용하여 턴-바이-턴(turn-by-turn) 내비게이션 애플리케이션들 등을 위해 다양한 기반구조(예컨대, 무선 기지국들)와 동작들을 동기화할 수 있다.

일부 구현예들에서, 인터페이스 회로부는 플랫폼(700)을 NFC(Near-Field Communication) 회로부(740)와 접속시킬 수 있다. NFC 회로부(740)는 RFID(radio frequency identification) 표준들에 기초하여 비접촉식 단거리 통신들을 제공하도록 구성되며, 여기서 플랫폼(700) 외부의 NFC 회로부(740)와 NFC-인에이블형 디바이스들(예를 들어, "NFC 터치포인트") 사이의 통신을 가능하게 하기 위해 자기장 유도가 사용된다. NFC 회로부(740)는 안테나 요소와 결합된 NFC 제어기 및 NFC 제어기와 결합된 프로세서를 포함한다. NFC 제어기는 NFC 제어기 펌웨어 및 NFC 스택을 실행함으로써 NFC 회로부(740)에 NFC 기능들을 제공하는 칩/IC일 수 있다. NFC 스택은 NFC 제어기를 제어하기 위해 프로세서에 의해 실행될 수 있고, NFC 제어기 펌웨어는 근거리 RF 신호들을 방출하기 위해 안테나 요소를 제어하기 위해 NFC 제어기에 의해 실행될 수 있다. RF 신호들은 저장된 데이터를 NFC 회로부(740)로 송신하거나, 또는 플랫폼(700)에 근접한 다른 활성 NFC 디바이스(예를 들어, 스마트폰 또는 NFC-인에이블형 POS 단말)와 NFC 회로부(740) 사이의 데이터 전송을 개시하기 위해 수동 NFC 태그(예컨대, 스티커 또는 손목밴드의 내장 마이크로칩)에 전력을 공급할 수 있다.

드라이버 회로부(746)는 플랫폼(700) 내에 내장되거나, 플랫폼(700)에 부착되거나, 이와 달리 플랫폼(700)과 통신가능하게 결합된 특정 디바이스들을 제어하도록 동작하는 소프트웨어 및 하드웨어 요소들을 포함할 수 있다. 드라이버 회로부(746)는, 플랫폼(700)의 다른 컴포넌트들이 플랫폼(700) 내에 존재하거나 그에 접속될 수 있는 다양한 입/출력(I/O) 디바이스들과 상호작용하거나 그들을 제어하도록 허용하는 개별 드라이버들을 포함할 수 있다. 예를 들어, 드라이버 회로부(746)는 디스플레이 디바이스에 대한 액세스를 제어 및 허용하기 위한 디스플레이 드라이버, 플랫폼(700)의 터치스크린 인터페이스에 대한 액세스를 제어 및 허용하기 위한 터치스크린 드라이버, 센서 회로부(721)의 센서 판독들을 획득하고 센서 회로부(721)에 대한 액세스를 제어 및 허용하기 위한 센서 드라이버들, EMC들(722)의 액추에이터 위치들을 획득하고/하거나 EMC들(722)에 대한 액세스를 제어 및 허용하기 위한 EMC 드라이버들, 내장형 이미지 캡처 디바이스에 대한 액세스를 제어 및 허용하기 위한 카메라 드라이버, 하나 이상의 오디오 디바이스들에 대한 액세스를 제어 및 허용하기 위한 오디오 드라이버들을 포함할 수 있다.

전력 관리 집적 회로부(PMIC)(725)(또한 "전력 관리 회로부(725)"로 지칭됨)는 플랫폼(700)의 다양한 컴포넌트들에 제공되는 전력을 관리할 수 있다. 특히, 기저대역 회로부(710)에 관련하여, PMIC(725)는 전원 선택, 전압 스케일링, 배터리 충전, 또는 DC-대-DC 변환을 제어할 수 있다. PMIC(725)는, 플랫폼(700)이 배터리(730)에 의해 전력을 공급받을 수 있을 때, 예를 들어 디바이스가 UE(501)에 포함될 때 종종 포함될 수 있다.

일부 실시예들에서, PMIC(725)는 플랫폼(700)의 다양한 절전 메커니즘들을 제어할 수 있거나, 이와 달리 이들의 일부일 수 있다. 예를 들어, 플랫폼(700)이, 플랫폼이 트래픽을 곧 수신할 것으로 예상함에 따라 RAN 노드에 여전히 접속되어 있는, RRC 접속 상태에 있다면, 플랫폼은 일정 기간의 비활동 이후에 DRX(Discontinuous Reception Mode)라고 알려진 상태에 진입할 수 있다. 이러한 상태 동안, 플랫폼(700)은 짧은 시간 간격들 동안 전력 다운될 수 있고 따라서 절전할 수 있다. 연장된 기간 동안 데이터 트래픽 활동이 없다면, 플랫폼(700)은 네트워크로부터 접속해제되고 채널 품질 피드백, 핸드오버 등과 같은 동작들을 수행하지 않는 RRC_Idle 상태로 전이될 수 있다. 플랫폼(700)은 초저전력 상태로 되고, 또다시 네트워크를 리스닝(listening)하기 위해 주기적으로 웨이크업하고 이어서 또다시 전력 다운되는, 페이징(paging)을 수행한다. 플랫폼(700)은 이러한 상태에서 데이터를 수신하지 않을 수 있고; 데이터를 수신하기 위해서는, 그것은 다시 RRC Connected 상태로 전이되어야 한다. 부가적인 절전 모드는, 디바이스가 페이징 간격(몇 초 내지 수 시간의 범위에 있음)보다 긴 기간들 동안 네트워크에 이용가능하지 않게 허용할 수 있다. 이러한 시간 동안, 디바이스는 전적으로 네트워크에 접근불가(unreachable)하고 완전히 전원 차단될 수 있다. 이러한 시간 동안 전송되는 임의의 데이터는 큰 지연을 초래하며, 지연이 용인가능하다고 가정된다.

배터리(730)는 플랫폼(700)에 전력을 공급할 수 있지만, 일부 예들에서, 플랫폼(700)은 고정된 위치에 배치되어 장착될 수 있고, 전기 그리드에 결합된 전력 공급원을 가질 수 있다. 배터리(730)는 리튬 이온 배터리, 금속-공기 배터리, 예컨대 아연-공기 배터리, 알루미늄-공기 배터리, 리튬-공기 배터리 등일 수 있다. V2X 애플리케이션들에서와 같은 일부 구현예들에서, 배터리(730)는 전형적인 납-산(lead-acid) 자동차 배터리일 수 있다.

일부 구현예들에서, 배터리(730)는 배터리 관리 시스템(Management System, BMS) 또는 배터리 모니터링 집적 회로부를 포함하거나 또는 그와 결합된 "스마트 배터리"일 수 있다. BMS는 배터리(730)의 충전 상태(state of charge, SoCh)를 추적하기 위해 플랫폼(700) 내에 포함될 수 있다. BMS는 배터리(730)의 건강 상태(state of health, SoH) 및 기능 상태(state of function, SoF)와 같은, 실패 예측들을 제공하기 위한, 배터리(730)의 다른 파라미터들을 모니터링하는 데 사용될 수 있다. BMS는 배터리(730)의 정보를 애플리케이션 회로부(705) 또는 플랫폼(700)의 다른 컴포넌트들에 전달할 수 있다. BMS는 또한 애플리케이션 회로부(705)가 배터리(730)의 전압 또는 배터리(730)로부터의 전류 흐름을 직접 모니터링하도록 허용하는 아날로그-디지털(analog-to-digital, ADC) 변환기를 포함할 수 있다. 송신 주파수, 네트워크 동작, 감지 주파수 등과 같은 배터리 파라미터들은 플랫폼(700)이 수행할 수 있는 액션들을 결정하는 데 사용될 수 있다.

전력 블록, 또는 전기 그리드에 결합된 다른 전력 공급원은 BMS와 결합되어 배터리(730)를 충전할 수 있다. 일부 예들에서, 전력 블록은, 예를 들어 컴퓨터 플랫폼(700) 내의 루프 안테나를 통해 무선으로 전력을 획득하기 위해 무선 전력 수신기로 대체될 수 있다. 이들 예들에서, 무선 배터리 충전 회로가 BMS에 포함될 수 있다. 선택된 특정 충전 회로들은 배터리(730)의 크기, 및 이에 따라 요구되는 전류에 종속할 수 있다. 충전은, 무엇보다도 항공연료 연합(Airfuel Alliance)에 의해 공표된 항공연료 표준, 무선 전력 콘소시엄에 의해 공표된 Qi 무선 충전 표준, 또는 무선 전력 연합에 의해 공표된 레젠스(Rezence) 충전 표준을 사용하여 수행될 수 있다.

사용자 인터페이스 회로부(750)는 플랫폼(700) 내에 존재하거나 그에 접속된 다양한 입/출력(I/O) 디바이스들을 포함하고, 플랫폼(700)과의 사용자 상호작용을 가능하게 하도록 설계된 하나 이상의 사용자 인터페이스들 및/또는 플랫폼(700)과의 주변 컴포넌트 상호작용을 가능하게 하도록 설계된 주변 컴포넌트 인터페이스들을 포함한다. 사용자 인터페이스 회로부(750)는 입력 디바이스 회로부 및 출력 디바이스 회로부를 포함한다. 입력 디바이스 회로부는, 특히, 하나 이상의 물리적 또는 가상 버튼들(예컨대, 리셋 버튼), 물리적 키보드, 키패드, 마우스, 터치패드, 터치스크린, 마이크로폰들, 스캐너, 헤드셋 등을 포함하는 입력을 수용하기 위한 임의의 물리적 또는 가상 수단을 포함한다. 출력 디바이스 회로부는 정보, 예컨대 센서 판독들, 액추에이터 위치(들), 또는 다른 유사한 정보를 나타내거나 달리 정보를 전달하기 위한 임의의 물리적 또는 가상 수단을 포함한다. 출력 디바이스 회로부는, 특히, 하나 이상의 간단한 시각적 출력부들/표시자들(예컨대, 이진 상태 표시자들(예컨대, LED들)) 및 다문자 시각적 출력부들, 또는 디스플레이 디바이스들 또는 터치스크린들(예컨대, 액정 디스플레이(Liquid Crystal Display, LCD)들, LED 디스플레이들, 양자 점 디스플레이들, 프로젝터들 등)과 같은 더 복합한 출력부들을 포함하는 임의의 수의 오디오 또는 시각적 디스플레이 및/또는 이들의 조합들을 포함할 수 있고, 이때 문자들, 그래픽들, 멀티미디어 객체들 등의 출력부는 플랫폼(700)의 동작으로부터 발생되거나 생성된다. 출력 디바이스 회로부는 또한 스피커들 또는 다른 오디오 방출 디바이스들, 프린터(들) 등을 포함할 수 있다. 일부 실시예들에서, 센서 회로부(721)는 입력 디바이스 회로부(예컨대, 이미지 캡처 디바이스, 모션 캡처 디바이스 등)로서 사용될 수 있고, 하나 이상의 EMC들이 출력 디바이스 회로부(예컨대, 햅틱 피드백을 제공하기 위한 액추에이터 등)로서 사용될 수 있다. 다른 예에서, 안테나 요소와 결합된 NFC 제어기 및 프로세싱 디바이스를 포함하는 NFC 회로부는 전자 태그들을 판독하고/하거나 다른 NFC-인에이블형 디바이스와 접속하기 위해 포함될 수 있다. 주변 컴포넌트 인터페이스들은, 비휘발성 메모리 포트, USB 포트, 오디오 잭, 전력 공급원 인터페이스 등을 포함할 수 있지만, 이에 제한되는 것은 아니다.

도시되지 않지만, 플랫폼(700)의 컴포넌트들은 ISA, EISA, PCI, PCIx, PCIe, TTP(Time-Trigger Protocol) 시스템, 플렉스레이 시스템(FlexRay system), 또는 임의의 수의 다른 기술들을 포함한 임의의 수의 기술들을 포함할 수 있는 적합한 버스 또는 상호접속(IX) 기술을 사용하여 서로 통신할 수 있다. 버스/IX는 예를 들어, SoC 기반 시스템에서 사용되는 독점적 버스/IX일 수 있다. 다른 버스/IX 시스템들, 예컨대 무엇보다도 I²C 인터페이스, SPI 인터페이스, 포인트-투-포인트 인터페이스들, 및 전력 버스가 포함될 수 있다.

도 8은 다양한 실시예들에 따른 기저대역 회로부(810) 및 무선 프론트 엔드 모듈(RFEM)(815)의 예시적인 컴포넌트들을 예시한다. 기저대역 회로부(810)는 도 6 및 도 7의 기저대역 회로부(610, 710)에 각각 대응한다. RFEM(815)는 도 6 및 도 7의 RFEM(615, 715)에 각각 대응한다. 도시된 바와 같이, RFEM들(815)은 적어도 도시된 바와 같이 함께 결합된 RF(Radio Frequency) 회로부(806), FEM(front-end module) 회로부(808), 안테나 어레이(811)를 포함할 수 있다.

기저대역 회로부(810)는 RF 회로부(806)를 통해 하나 이상의 무선 네트워크들과의 통신을 가능하게 하는 다양한 무선/네트워크 프로토콜 및 무선 제어 기능들을 수행하도록 구성된 회로부 및/또는 제어 로직을 포함한다. 무선 제어 기능들은 신호 변조/복조, 인코딩/디코딩, 무선 주파수 변이 등을 포함할 수 있지만, 이들로 제한되지 않는다. 일부 실시예들에서, 기저대역 회로부(810)의 변조/복조 회로부는 고속 푸리에 변환(Fast-Fourier Transform, FFT), 프리코딩, 또는 콘스털레이션 맵핑/디맵핑 기능을 포함할 수 있다. 일부 실시예들에서, 기저대역 회로부(810)의 인코딩/디코딩 회로부는 콘볼루션(convolution), 테일바이팅 콘볼루션(tail-biting convolution), 터보(turbo), 비터비(Viterbi), 또는 저밀도 패리티 검사(Low Density Parity Check, LDPC) 인코더/디코더 기능을 포함할 수 있다. 변조/복조 및 인코더/디코더 기능의 실시예들은 이러한 예들로 제한되지 않고, 다른 실시예들에서는, 다른 적합한 기능을 포함할 수 있다. 기저대역 회로부(810)는 RF 회로부(806)의 수신 신호 경로로부터 수신되는 기저대역 신호들을 프로세싱하고 RF 회로부(806)의 송신 신호 경로에 대한 기저대역 신호들을 생성하도록 구성된다. 기저대역 회로부(810)는 기저대역 신호들의 생성 및 프로세싱을 위해 그리고 RF 회로부(806)의 동작들을 제어하기 위해 애플리케이션 회로부(605/705)(도 6 및 도 7 참조)와 인터페이싱하도록 구성된다. 기저대역 회로부(810)는 다양한 무선 제어 기능들을 처리할 수 있다.

전술된 회로부 및/또는 기저대역 회로부(810)의 제어 로직은 하나 이상의 단일 또는 멀티-코어 프로세서들을 포함할 수 있다. 예를 들어, 하나 이상의 프로세서들은 3G 기저대역 프로세서(804A), 4G/LTE 기저대역 프로세서(804B), 5G/NR 기저대역 프로세서(804C), 또는 다른 기존의 세대들, 개발 중인 또는 향후 개발될 세대들(예컨대, 6G 등)에 대한 일부 다른 기저대역 프로세서(들)(804D)를 포함할 수 있다. 다른 실시예들에서, 기저대역 프로세서들(804A 내지 804D)의 기능 중 일부 또는 전부는, 메모리(804G)에 저장되고 중앙 처리 장치(CPU)(804E)를 통해 실행되는 모듈들 내에 포함될 수 있다. 다른 실시예들에서, 기저대역 프로세서들(804A 내지 804D)의 기능 중 일부 또는 전부는 각자의 메모리 셀들에 저장된 적절한 비트 스트림들 또는 로직 블록들이 로딩된 하드웨어 가속기들(예컨대, FPGA들, ASIC들 등)로서 제공될 수 있다. 다양한 실시예들에서, 메모리(804G)는 실시간 OS(RTOS)의 프로그램 코드를 저장할 수 있으며, 이는 CPU(804E)(또는 다른 기저대역 프로세서)에 의해 실행될 때, CPU(804E)(또는 다른 기저대역 프로세서)로 하여금 기저대역 회로부(810)의 자원들을 관리하게 하는 것, 작업들을 스케줄링하게 하는 것 등을 야기한다. RTOS의 예들은 Enea®에 의해 제공된 OSE™(Operating System Embedded), Mentor Graphics®에 의해 제공된 Nucleus RTOS™, Mentor Graphics®에 의해 제공된 VRTX(Versatile Real-Time Executive), Express Logic®에 의해 제공된 ThreadX™, FreeRTOS, Qualcomm®에 의해 제공된 REX OS, Open Kernel(OK) Labs®에 의해 제공된 OKL4, 또는 본 명세서에 논의된 것들과 같은 임의의 다른 적합한 RTOS를 포함할 수 있다. 또한, 기저대역 회로부(810)는 하나 이상의 오디오 디지털 신호 프로세서(들)(DSP)(804F)를 포함한다. 오디오 DSP(들)(804F)는 압축/압축해제 및 에코 제거를 위한 요소들을 포함하고, 다른 실시예들에서 다른 적합한 프로세싱 요소들을 포함할 수 있다.

일부 실시예들에서, 프로세서들(804A 내지 804E) 각각은 메모리(804G)로/로부터 데이터를 전송/수신하기 위한 각자의 메모리 인터페이스들을 포함한다. 기저대역 회로부(810)는 다른 회로부들/디바이스들에 통신가능하게 결합하기 위한 하나 이상의 인터페이스들, 예컨대, 기저대역 회로부(810) 외부의 메모리로/로부터 데이터를 전송/수신하기 위한 인터페이스; 도 6 내지 도 8의 애플리케이션 회로부(605/705)로/로부터 데이터를 전송/수신하기 위한 애플리케이션 회로부 인터페이스; 도 8의 RF 회로부(806)로/로부터 데이터를 전송/수신하기 위한 RF 회로부 인터페이스; 하나 이상의 무선 하드웨어 요소들(예컨대, NFC 컴포넌트들, Bluetooth®/ 저전력 Bluetooth® 컴포넌트들, Wi-Fi® 컴포넌트들 등)로/로부터 데이터를 전송/수신하기 위한 무선 하드웨어 접속성 인터페이스; 및 PMIC(725)로/로부터 전력 또는 제어 신호들을 전송/수신하기 위한 전력 관리 인터페이스를 추가로 포함할 수 있다.

(전술된 실시예들과 조합될 수 있는) 대안적인 실시예들에서, 기저대역 회로부(810)는 하나 이상의 디지털 기저대역 시스템들을 포함하고, 이는 상호접속 서브시스템을 통해 서로 그리고 CPU 서브시스템, 오디오 서브시스템, 및 인터페이스 서브시스템에 결합된다. 디지털 기저대역 서브시스템들은 또한 다른 상호접속 서브시스템을 통해 디지털 기저대역 인터페이스 및 혼합 신호 기저대역 서브시스템에 결합될 수 있다. 상호접속 서브시스템들 각각은 버스 시스템, 포인트-투-포인트 접속들, NOC(network-on-chip) 구조들, 및/또는 본 명세서에서 논의되는 것들과 같은 일부 다른 적합한 버스 또는 상호접속 기술을 포함할 수 있다. 오디오 서브시스템은 DSP 회로부, 버퍼 메모리, 프로그램 메모리, 스피치 프로세싱 가속기 회로부, 아날로그-디지털 및 디지털-아날로그 변환기 회로부와 같은 데이터 변환기 회로부, 증폭기들 및 필터들 중 하나 이상을 포함하는 아날로그 회로부, 및/또는 다른 유사한 컴포넌트들을 포함할 수 있다. 본 개시의 일 태양에서, 기저대역 회로부(810)는 디지털 기저대역 회로부 및/또는 무선 주파수 회로부(예컨대, 무선 프론트 엔드 모듈들(815))에 대한 제어 기능들을 제공하기 위해 제어 회로부(도시되지 않음)의 하나 이상의 인스턴스들을 갖는 프로토콜 프로세싱 회로부를 포함할 수 있다.

도 8에 의해 도시되지 않았지만, 일부 실시예들에서, 기저대역 회로부(810)는 하나 이상의 무선 통신 프로토콜들(예를 들어, "멀티프로토콜 기저대역 프로세서" 또는 "프로토콜 프로세싱 회로부") 및 개별 프로세싱 디바이스(들)를 동작시켜 PHY 계층 기능들을 구현하는 개별 프로세싱 디바이스(들)를 포함한다. 이 실시예들에서, PHY 계층 기능들은 전술된 무선 제어 기능들을 포함한다. 이들 실시예들에서, 프로토콜 프로세싱 회로부는 하나 이상의 무선 통신 프로토콜들의 다양한 프로토콜 계층들/엔티티들을 동작시키거나 구현한다. 제1 예에서, 프로토콜 프로세싱 회로부는 기저대역 회로부(810) 및/또는 RF 회로부(806)가 mmWave 통신 회로부 또는 일부 다른 적합한 셀룰러 통신 회로부의 일부인 경우, LTE 프로토콜 엔티티들 및/또는 5G/NR 프로토콜 엔티티들을 동작시킬 수 있다. 제1 예에서, 프로토콜 프로세싱 회로부는 MAC, RLC, PDCP, SDAP, RRC, 및 NAS 기능들을 동작시킬 것이다. 제2 예에서, 프로토콜 프로세싱 회로부는 기저대역 회로부(810) 및/또는 RF 회로부(806)가 Wi-Fi 통신 시스템의 일부인 경우 하나 이상의 IEEE 기반 프로토콜들을 동작시킬 수 있다. 제2 예에서, 프로토콜 프로세싱 회로부는 Wi-Fi MAC 및 LLC(logical link control) 기능들을 동작시킬 것이다. 프로토콜 프로세싱 회로부는 프로토콜 기능들을 동작시키기 위한 프로그램 코드 및 데이터를 저장하기 위한 하나 이상의 메모리 구조들(예컨대, 804G)뿐만 아니라, 프로그램 코드를 실행하고 데이터를 사용하여 다양한 동작들을 수행하기 위한 하나 이상의 프로세싱 코어들을 포함할 수 있다. 기저대역 회로부(810)는 또한, 하나 초과의 무선 프로토콜에 대한 무선 통신들을 지원할 수 있다.

본 명세서에 논의된 기저대역 회로부(810)의 다양한 하드웨어 요소들은, 예를 들어 하나 이상의 집적 회로(IC)들을 포함하는 솔더-다운 기판, 메인 회로 보드에 솔더링된 단일 패키징 IC, 또는 2개 이상의 IC들을 포함하는 멀티-칩 모듈로서 구현될 수 있다. 일례에서, 기저대역 회로부(810)의 컴포넌트들은 단일 칩 또는 칩셋에서 적합하게 조합되거나, 또는 동일한 회로 보드 상에 배치될 수 있다. 다른 예에서, 기저대역 회로부(810) 및 RF 회로부(806)의 구성 컴포넌트들 중 일부 또는 전부는, 예를 들어, SoC 또는 SiP(System-in-Package)와 같이 함께 구현될 수 있다. 다른 예에서, 기저대역 회로부(810)의 구성 컴포넌트들 중 일부 또는 전부는 RF 회로부(806)(또는 RF 회로부(806)의 다수의 인스턴스들)와 통신가능하게 결합된 별개의 SoC로서 구현될 수 있다. 또 다른 예에서, 기저대역 회로부(810) 및 애플리케이션 회로부(605/705)의 구성 컴포넌트들 중 일부 또는 전부는 동일한 회로 보드(예컨대, "멀티칩 패키지")에 장착된 개별 SoC들로서 함께 구현될 수 있다.

일부 실시예들에서, 기저대역 회로부(810)는 하나 이상의 무선 기술과 호환가능한 통신을 제공할 수 있다. 예를 들어, 일부 실시예들에서, 기저대역 회로부(810)는 E-UTRAN 또는 다른 WMAN, WLAN, WPAN과의 통신을 지원할 수 있다. 기저대역 회로부(810)가 하나 초과의 무선 프로토콜의 무선 통신을 지원하도록 구성되는 실시예들은 다중 모드 기저대역 회로부라고 지칭될 수 있다.

RF 회로부(806)는 비고체 매체(non-solid medium)를 통한 변조된 전자기 방사를 사용하는 무선 네트워크들과의 통신을 가능하게 할 수 있다. 다양한 실시예들에서, RF 회로부(806)는 무선 네트워크와의 통신을 용이하게 하기 위해 스위치들, 필터들, 증폭기들 등을 포함할 수 있다. RF 회로부(806)는, FEM 회로부(808)로부터 수신되는 RF 신호들을 하향 변환하고 기저대역 신호들을 기저대역 회로부(810)에 제공하기 위한 회로부를 포함할 수 있는 수신 신호 경로를 포함할 수 있다. RF 회로부(806)는, 기저대역 회로부(810)에 의해 제공되는 기저대역 신호들을 상향 변환하고 RF 출력 신호들을 전송을 위해 FEM 회로부(808)에 제공하기 위한 회로부를 포함할 수 있는 송신 신호 경로를 또한 포함할 수 있다.

일부 실시예들에서, RF 회로부(806)의 수신 신호 경로는 믹서 회로부(mixer circuitry)(806a), 증폭기 회로부(806b) 및 필터 회로부(806c)를 포함할 수 있다. 일부 실시예들에서, RF 회로부(806)의 송신 신호 경로는 필터 회로부(806c) 및 믹서 회로부(806a)를 포함할 수 있다. RF 회로부(806)는 수신 신호 경로 및 송신 신호 경로의 믹서 회로부(806a)에 의한 사용을 위해 주파수를 합성하기 위한 합성기 회로부(806d)를 또한 포함할 수 있다. 일부 실시예들에서, 수신 신호 경로의 믹서 회로부(806a)는 합성기 회로부(806d)에 의해 제공되는 합성된 주파수에 기초하여 FEM 회로부(808)로부터 수신되는 RF 신호들을 하향 변환하도록 구성될 수 있다. 증폭기 회로부(806b)는 하향 변환된 신호들을 증폭시키도록 구성될 수 있고, 필터 회로부(806c)는 출력 기저대역 신호들을 생성하기 위해 하향 변환된 신호들로부터 원하지 않는 신호들을 제거하도록 구성된 LPF(low-pass filter) 또는 BPF(band-pass filter)일 수 있다. 출력 기저대역 신호들은 추가적인 프로세싱을 위해 기저대역 회로부(810)에 제공될 수 있다. 일부 실시예들에서, 출력 기저대역 신호들은 제로-주파수 기저대역 신호들일 수 있지만, 이것은 요건이 아니다. 일부 실시예들에서, 수신 신호 경로의 믹서 회로부(806a)는 수동 믹서들을 포함할 수 있지만, 실시예들의 범위가 이러한 점에서는 제한되지 않는다.

일부 실시예들에서, 송신 신호 경로의 믹서 회로부(806a)는 FEM 회로부(808)에 대한 RF 출력 신호들을 생성하기 위해 합성기 회로부(806d)에 의해 제공되는 합성된 주파수에 기초하여 입력 기저대역 신호들을 상향 변환하도록 구성될 수 있다. 기저대역 신호들은 기저대역 회로부(810)에 의해 제공될 수 있고, 필터 회로부(806c)에 의해 필터링될 수 있다.

일부 실시예들에서, 수신 신호 경로의 믹서 회로부(806a) 및 송신 신호 경로의 믹서 회로부(806a)는 2개 이상의 믹서들을 포함할 수 있고, 제각기, 직교 하향 변환 및 상향 변환을 위해 배열될 수 있다. 일부 실시예들에서, 수신 신호 경로의 믹서 회로부(806a) 및 송신 신호 경로의 믹서 회로부(806a)는 2개 이상의 믹서들을 포함할 수 있고, 이미지 제거(image rejection)(예컨대, 하틀리 이미지 제거(Hartley image rejection))를 위해 배열될 수 있다. 일부 실시예들에서, 수신 신호 경로의 믹서 회로부(806a) 및 송신 신호 경로의 믹서 회로부(806a)는, 제각기, 직접 하향 변환 및 직접 상향 변환을 위해 배열될 수 있다. 일부 실시예들에서, 수신 신호 경로의 믹서 회로부(806a) 및 송신 신호 경로의 믹서 회로부(806a)는 슈퍼-헤테로다인(super-heterodyne) 동작을 위해 구성될 수 있다.

일부 실시예들에서, 출력 기저대역 신호들 및 입력 기저대역 신호들은 아날로그 기저대역 신호들일 수 있지만, 실시예들의 범위는 이러한 점에서 제한되지 않는다. 일부 대안적인 실시예들에서, 출력 기저대역 신호들 및 입력 기저대역 신호들은 디지털 기저대역 신호들일 수 있다. 이러한 대안적인 실시예들에서, RF 회로부(806)는 ADC 및 DAC(digital-to-analog converter) 회로부를 포함할 수 있고, 기저대역 회로부(810)는 RF 회로부(806)와 통신하기 위한 디지털 기저대역 인터페이스를 포함할 수 있다.

일부 듀얼 모드 실시예들에서, 각각의 스펙트럼에 대한 신호들을 프로세싱하기 위해 개별 무선 IC 회로부가 제공될 수 있지만, 실시예들의 범위는 이러한 점에서 제한되지 않는다.

일부 실시예들에서, 합성기 회로부(806d)는 프랙셔널-N 합성기(fractional-N synthesizer) 또는 프랙셔널 N/N+1 합성기일 수 있지만, 다른 유형들의 주파수 합성기들이 적합할 수 있으므로 실시예들의 범위가 이 점에서 제한되지 않는다. 예를 들어, 합성기 회로부(806d)는 델타-시그마 합성기, 주파수 체배기, 또는 주파수 분주기를 갖는 위상 고정 루프를 포함하는 합성기일 수 있다.

합성기 회로부(806d)는 주파수 입력 및 분주기 제어 입력에 기초하여 RF 회로부(806)의 믹서 회로부(806a)에 의한 사용을 위해 출력 주파수를 합성하도록 구성될 수 있다. 일부 실시예들에서, 합성기 회로부(806d)는 프랙셔널 N/N+1 합성기일 수 있다.

일부 실시예들에서, 주파수 입력은 VCO(voltage controlled oscillator)에 의해 제공될 수 있지만, 그것은 요건이 아니다. 분주기 제어 입력은 원하는 출력 주파수에 따라 기저대역 회로부(810) 또는 애플리케이션 회로부(605/705) 중 어느 하나에 의해 제공될 수 있다. 일부 실시예들에서, 분주기 제어 입력(예컨대, N)은 애플리케이션 회로부(605/705)에 의해 지시되는 채널에 기초하여 룩업 테이블로부터 결정될 수 있다.

RF 회로부(806)의 합성기 회로부(806d)는 분주기, DLL(delay-locked loop), 멀티플렉서 및 위상 누산기를 포함할 수 있다. 일부 실시예들에서, 분주기는 듀얼 모듈러스 분주기(dual modulus divider, DMD)일 수 있고, 위상 누산기는 디지털 위상 누산기(digital phase accumulator, DPA)일 수 있다. 일부 실시예들에서, DMD는 프랙셔널 분주 비(fractional division ratio)를 제공하기 위해 (예컨대, 캐리아웃(carry out)에 기초하여) N 또는 N+1 중 어느 하나에 의해 입력 신호를 분주하도록 구성될 수 있다. 일부 예시적인 실시예들에서, DLL은 캐스케이딩되고(cascaded) 튜닝가능한 지연 요소들의 세트, 위상 검출기, 전하 펌프, 및 D형 플립 플롭을 포함할 수 있다. 이러한 실시예들에서, 지연 요소들은 VCO 주기를 Nd개의 동등한 위상 패킷들로 나누도록 구성될 수 있고, 여기서 Nd는 지연 라인에 있는 지연 요소들의 수이다. 이러한 방식으로, DLL은 지연 라인을 통한 총 지연이 하나의 VCO 사이클이라는 점을 보장하는 것을 돕기 위해 네거티브 피드백을 제공한다.

일부 실시예들에서, 합성기 회로부(806d)는 출력 주파수로서 캐리어 주파수를 생성하도록 구성될 수 있는 반면, 다른 실시예들에서, 출력 주파수는 캐리어 주파수의 배수(예컨대, 캐리어 주파수의 2배, 캐리어 주파수의 4배)이고 서로에 대해 다수의 상이한 위상들을 갖는 캐리어 주파수에서 다수의 신호들을 생성하기 위해 직교 생성기 및 분주기 회로부와 함께 사용될 수 있다. 일부 실시예들에서, 출력 주파수는 LO 주파수(fLO)일 수 있다. 일부 실시예들에서, RF 회로부(806)는 IQ/폴라 변환기(IQ/polar converter)를 포함할 수 있다.

FEM 회로부(808)는 안테나 어레이(811)로부터 수신되는 RF 신호들에 대해 동작하고, 수신된 신호들을 증폭하며 수신된 신호들의 증폭된 버전들을 추가 프로세싱을 위해 RF 회로부(806)에 제공하도록 구성된 회로부를 포함할 수 있는 수신 신호 경로를 포함할 수 있다. FEM 회로부(808)는 안테나 어레이(811)의 안테나 요소들 중 하나 이상에 의한 송신을 위해 RF 회로부(806)에 의해 제공되는 송신을 위한 신호들을 증폭시키도록 구성된 회로부를 포함할 수 있는 송신 신호 경로를 또한 포함할 수 있다. 다양한 실시예들에서, 송신 또는 수신 신호 경로들을 통한 증폭은 RF 회로부(806)에서만, FEM 회로부(808)에서만, 또는 RF 회로부(806) 및 FEM 회로부(808) 둘 모두에서 행해질 수 있다.

일부 실시예들에서, FEM 회로부(808)는 송신 모드와 수신 모드 동작 사이에서 스위칭하기 위한 TX/RX 스위치를 포함할 수 있다. FEM 회로부(808)는 수신 신호 경로 및 송신 신호 경로를 포함할 수 있다. FEM 회로부(808)의 수신 신호 경로는 수신된 RF 신호들을 증폭하고 증폭된 수신된 RF 신호들을 출력으로서 (예컨대, RF 회로부(806)에) 제공하기 위한 LNA를 포함할 수 있다. FEM 회로부(808)의 송신 신호 경로는 (예컨대, RF 회로부(806)에 의해 제공되는) 입력 RF 신호들을 증폭하기 위한 PA(power amplifier), 및 안테나 어레이(811)의 하나 이상의 안테나 요소들에 의한 후속 송신을 위해 RF 신호들을 생성하기 위한 하나 이상의 필터들을 포함할 수 있다.

안테나 어레이(811)는 하나 이상의 안테나 요소들을 포함하며, 이들 각각은 전기 신호들을 무선 파들로 변환하여 공기를 통해 이동하게 하고 수신된 무선 파들을 전기 신호들로 변환하도록 구성된다. 예를 들어, 기저대역 회로부(810)에 의해 제공되는 디지털 기저대역 신호들은 하나 이상의 안테나 요소들(도시되지 않음)을 포함하는 안테나 어레이(811)의 안테나 요소들을 통해 증폭되고 송신될 아날로그 RF 신호들(예컨대, 변조된 파형)로 변환된다. 안테나 요소들은 전방향성, 방향성, 또는 이들의 조합일 수 있다. 안테나 요소들은 본 명세서에서 알려져 있고/있거나 논의되는 바와 같이 다수의 배열들로 형성될 수 있다. 안테나 어레이(811)는 하나 이상의 인쇄 회로 보드들의 표면 상에 제조되는 마이크로스트립(microstrip) 안테나들 또는 인쇄 안테나들을 포함할 수 있다. 안테나 어레이(811)는 다양한 형상들로 금속 포일(foil)의 패치(예컨대, 패치 안테나)로서 형성될 수 있고, 금속 송신 라인들 등을 사용하여 RF 회로부(806) 및/또는 FEM 회로부(808)와 결합될 수 있다.

애플리케이션 회로부(605/705)의 프로세서들 및 기저대역 회로부(810)의 프로세서들은 프로토콜 스택의 하나 이상의 인스턴스들의 요소들을 실행하는 데 사용될 수 있다. 예를 들어, 기저대역 회로부(810)의 프로세서들은, 단독으로 또는 조합하여, 계층 3, 계층 2, 또는 계층 1 기능을 실행하는 데 사용될 수 있는 반면, 애플리케이션 회로부(605/705)의 프로세서들은 이러한 계층들로부터 수신되는 데이터(예컨대, 패킷 데이터)를 이용하고 계층 4(예컨대, TCP 및 UDP 계층들) 기능을 추가로 실행할 수 있다. 본 명세서에서 언급되는 바와 같이, 계층 3은 하기에서 더 상세히 기술되는 RRC 계층을 포함할 수 있다. 본 명세서에서 언급되는 바와 같이, 계층 2는 하기에서 더 상세히 기술되는 MAC 계층, RLC 계층 및 PDCP 계층을 포함할 수 있다. 본 명세서에서 언급되는 바와 같이, 계층 1은 하기에서 더 상세히 기술되는 UE/RAN 노드의 PHY 계층을 포함할 수 있다.

도 9는, 일부 예시적인 실시예들에 따른, 기계 판독가능 또는 컴퓨터 판독가능 매체(예컨대, 비일시적 기계 판독가능 저장 매체)로부터 명령어들을 판독할 수 있고 본 명세서에서 논의되는 방법들 중 임의의 하나 이상을 수행할 수 있는 컴포넌트들을 예시하는 블록도이다. 구체적으로, 도 9는 하나 이상의 프로세서들(또는 프로세서 코어들)(910), 하나 이상의 메모리/저장 디바이스들(920), 및 하나 이상의 통신 자원들(930)을 포함하는 하드웨어 자원들(900)의 도식 표현을 도시하며, 이들은 각각 버스(940)를 통해 통신가능하게 결합될 수 있다. 노드 가상화(예컨대, NFV)가 이용되는 실시예들의 경우, 하나 이상의 네트워크 슬라이스/서브-슬라이스가 하드웨어 자원들(900)을 이용하기 위한 실행 환경을 제공하기 위해 하이퍼바이저(hypervisor)(902)가 실행될 수 있다.

프로세서들(910)은, 예를 들어, 프로세서(912) 및 프로세서(914)를 포함할 수 있다. 프로세서(들)(910)는, 예를 들어, CPU, RISC 프로세서, CISC 프로세서, GPU, DSP, 예컨대 기저대역 프로세서, ASIC, FPGA, RFIC, 다른 프로세서(본 명세서에 논의된 것들을 포함함), 또는 이들의 임의의 적합한 조합일 수 있다.

메모리/저장 디바이스들(920)은 메인 메모리, 디스크 저장소, 또는 이들의 임의의 적합한 조합을 포함할 수 있다. 메모리/저장 디바이스들(920)은 DRAM, SRAM, EPROM, EEPROM, 플래시 메모리, 솔리드 스테이트 저장소 등과 같은 임의의 유형의 휘발성 또는 비휘발성 메모리를 포함할 수 있지만, 이들로 제한되지 않는다.

통신 자원들(930)은 네트워크(908)를 통해 하나 이상의 주변 디바이스(904) 또는 하나 이상의 데이터베이스(906)와 통신하기 위한 상호접속 또는 네트워크 인터페이스 컴포넌트들 또는 다른 적합한 디바이스들을 포함할 수 있다. 예를 들어, 통신 자원들(930)은 유선 통신 컴포넌트들(예를 들어, USB를 통해 결합하기 위한 것임), 셀룰러 통신 컴포넌트들, NFC 컴포넌트들, Bluetooth®(또는 저전력 Bluetooth®) 컴포넌트들, Wi-Fi® 컴포넌트들, 및 다른 통신 컴포넌트들을 포함할 수 있다.

명령어들(950)은 프로세서들(910) 중 적어도 임의의 것으로 하여금 본 명세서에서 논의되는 방법들 중 임의의 하나 이상을 수행하게 하기 위한 소프트웨어, 프로그램, 애플리케이션, 애플릿, 앱, 또는 다른 실행가능 코드를 포함할 수 있다. 명령어들(950)은 프로세서들(910)(예컨대, 프로세서의 캐시 메모리), 메모리/저장 디바이스들(920), 또는 이들의 임의의 적합한 조합 중 적어도 하나 내에, 전체적으로 또는 부분적으로, 존재할 수 있다. 추가로, 명령어들(950)의 임의의 일부분이 주변 디바이스들(904) 또는 데이터베이스들(906)의 임의의 조합으로부터 하드웨어 자원들(900)로 전송될 수 있다. 그에 따라, 프로세서들(910)의 메모리, 메모리/저장 디바이스들(920), 주변 디바이스들(904), 및 데이터베이스들(906)은 컴퓨터 판독가능 및 기계 판독가능 매체들의 예들이다.

하나 이상의 실시예들에 대해, 선행하는 도면들 중 하나 이상에 기술된 컴포넌트들 중 적어도 하나는 하기의 예 섹션에 기술된 바와 같은 하나 이상의 동작들, 기술들, 프로세스들, 및/또는 방법들을 수행하도록 구성될 수 있다. 예를 들어, 선행하는 도면들 중 하나 이상과 관련하여 전술된 바와 같은 기저대역 회로부는 아래에 기술되는 예들 중 하나 이상에 따라 동작하도록 구성될 수 있다. 다른 예를 들어, 선행하는 도면들 중 하나 이상과 관련하여 전술된 바와 같은 UE, 기지국, 네트워크 요소 등과 연관된 회로부는 예 섹션에서 아래에 기술되는 예들 중 하나 이상에 따라 동작하도록 구성될 수 있다.

예

다양한 실시예들의 일부 비제한적인 예들이 아래에 제공된다.

예 1은 명령어들이 저장된 하나 이상의 컴퓨터 판독가능 매체(CRM)로서, 상기 명령어들은, 하나 이상의 프로세서들에 의해 실행될 때, 사용자 장비(UE)로 하여금: 대역내 비연속 캐리어 어그리게이션에 따라 제1 수신 빔을 이용하여 제1 컴포넌트 캐리어 상의 제1 다운링크 신호 및 제2 컴포넌트 캐리어 상의 제2 다운링크 신호를 수신하게 하고; 제1 컴포넌트 캐리어 상의 제3 다운링크 신호 및 제2 컴포넌트 캐리어 상의 제4 다운링크 신호를 수신하기 위해 제2 수신 빔으로 스위칭하게 하고; 그리고 스위칭에 기초하여 제1 컴포넌트 캐리어 또는 제2 컴포넌트 캐리어 상의 다운링크 통신을 중단하거나 중단을 야기하게 한다.

예 2는 예 1의 하나 이상의 CRM으로서, 제1 컴포넌트 캐리어의 제1 타이밍은 최소 수신 시간 차이(minimum receive time difference, MRTD) 내에서 제2 컴포넌트 캐리어의 제2 타이밍과 오정렬된다.

예 3은 예 1의 하나 이상의 CRM으로서, 제2 수신 빔으로의 스위칭은 이른 타이밍을 갖는, 제1 또는 제2 컴포넌트 캐리어 중 첫 번째로 선택된 컴포넌트 캐리어의 경계에서 수행되고, 다운링크 통신은 늦은 타이밍을 갖는, 제1 또는 제2 컴포넌트 캐리어 중 두 번째로 선택된 컴포넌트 캐리어 상에서 중단된다.

예 4는 예 3의 하나 이상의 CRM으로서, 경계는 첫 번째로 선택된 컴포넌트 캐리어의 심볼 n의 시작 경계이고, 다운링크 통신은 두 번째로 선택된 컴포넌트 캐리어의 심볼 n-1 상에서 중단되거나; 또는 경계는 첫 번째로 선택된 컴포넌트 캐리어의 슬롯 n의 시작 경계이고, 다운링크 통신은 두 번째로 선택된 컴포넌트 캐리어의 슬롯 n-1 상에서 중단되거나; 또는 경계는 첫 번째로 선택된 컴포넌트 캐리어의 프레임 n의 시작 경계이고, 다운링크 통신은 두 번째로 선택된 컴포넌트 캐리어의 프레임 n-1 상에서 중단된다.

예 5는 예 1의 하나 이상의 CRM으로서, 제2 수신 빔으로의 스위칭은 늦은 타이밍을 갖는, 제1 또는 제2 컴포넌트 캐리어 중 첫 번째로 선택된 컴포넌트 캐리어의 경계에서 수행되고, 다운링크 통신은 이른 타이밍을 갖는, 제1 또는 제2 컴포넌트 캐리어 중 두 번째로 선택된 컴포넌트 캐리어 상에서 중단된다.

예 6은 예 5의 하나 이상의 CRM으로서, 경계는 첫 번째로 선택된 컴포넌트 캐리어의 심볼 n-1의 종료 경계이고, 다운링크 통신은 두 번째로 선택된 컴포넌트 캐리어의 심볼 n 상에서 중단되거나; 또는 경계는 첫 번째로 선택된 컴포넌트 캐리어의 슬롯 n-1의 종료 경계이고, 다운링크 통신은 두 번째로 선택된 컴포넌트 캐리어의 슬롯 n 상에서 중단되거나; 또는 경계는 첫 번째로 선택된 컴포넌트 캐리어의 프레임 n의 종료 경계이고, 다운링크 통신은 두 번째로 선택된 컴포넌트 캐리어의 프레임 n 상에서 중단된다.

예 7은 예 1의 하나 이상의 CRM으로서, 제2 수신 빔으로의 스위칭은 제1 또는 제2 컴포넌트 캐리어의 심볼 경계, 슬롯 경계, 또는 프레임 경계에서 수행된다.

예 8은 예 1의 하나 이상의 CRM으로서, 다운링크 통신은 제1 컴포넌트 캐리어 또는 제2 컴포넌트 캐리어의 심볼, 슬롯, 또는 프레임에 대해 중단된다.

예 9는 예 1 내지 예 8 중 어느 한 예의 하나 이상의 CRM으로서, 제1 및 제2 컴포넌트 캐리어들은 뉴 라디오(NR) 주파수 범위 2(FR2)에 포함된다.

예 10은 명령어들이 저장된 하나 이상의 컴퓨터 판독가능 매체(CRM)로서, 상기 명령어들은, 하나 이상의 프로세서들에 의해 실행될 때, 차세대 기지국(gNB)으로 하여금: 사용자 장비(UE)로의 송신을 위해, 대역내 비연속 캐리어 어그리게이션에 따라 제2 컴포넌트 캐리어 상의 제2 다운링크 신호와 동시에 UE에 의해 수신될 제1 컴포넌트 캐리어 상의 제1 다운링크 신호를 인코딩하게 하고 - 제1 및 제2 다운링크 신호들은 제1 수신 빔을 이용하여 수신될 것임 -; 대역내 비연속 캐리어 어그리게이션에 따라 제2 컴포넌트 캐리어 상의 제4 다운링크 신호와 동시에 UE에 의해 수신될 제1 컴포넌트 캐리어 상의 제3 다운링크 신호의, UE로의, 송신에 대한 하나 이상의 빔 파라미터들을 스위칭하게 하고; 그리고 스위칭에 기초하여 제1 다운링크 신호 또는 제3 다운링크 신호를 중단하거나 중단을 야기하게 한다.

예 11은 예 10의 하나 이상의 CRM으로서, 제1 컴포넌트 캐리어의 제1 수신 타이밍은 최소 수신 시간 차이(MRTD) 내에서 제2 컴포넌트 캐리어의 제2 수신 타이밍과 오정렬된다.

예 12는 예 10의 하나 이상의 CRM으로서, UE는 제2 컴포넌트 캐리어의 경계에서 제2 수신 빔으로 스위칭하는 것이다.

예 13은 예 12의 하나 이상의 CRM으로서, 제1 컴포넌트 캐리어의 대응하는 경계는 UE에서 제2 컴포넌트 캐리어의 경계보다 시간적으로 더 이르고, 제1 송신이 중단된다.

예 14는 예 12의 하나 이상의 CRM으로서, 제1 컴포넌트 캐리어의 대응하는 경계는 UE에서 제2 컴포넌트 캐리어의 경계보다 시간적으로 더 늦고, 제3 송신이 중단된다.

예 15는 예 12의 하나 이상의 CRM으로서, 제2 컴포넌트 캐리어의 경계는 심볼 경계, 슬롯 경계, 또는 프레임 경계이다.

예 16은 예 10의 하나 이상의 CRM으로서, 다운링크 통신은 제1 컴포넌트 캐리어의 심볼, 슬롯, 또는 프레임에 대해 중단된다.

예 17은 예 10 내지 예 16 중 어느 한 예의 하나 이상의 CRM으로서, 제1 및 제2 컴포넌트 캐리어들은 뉴 라디오(NR) 주파수 범위 2(FR2)에 포함된다.

예 18은 사용자 장비(UE)에서 구현되는 장치로서, 상기 장치는: 대역내 비연속 캐리어 어그리게이션을 위한 제1 컴포넌트 캐리어 및 제2 컴포넌트 캐리어에 대한 구성 정보를 저장하기 위한 메모리; 및 메모리에 결합된 프로세서를 포함한다. 프로세서는, 제1 컴포넌트 캐리어 상의 제1 다운링크 신호 및 제2 컴포넌트 캐리어 상의 제2 다운링크 신호를 동시에 수신하기 위해 제1 수신 빔을 사용하도록 UE를 제어하기 위한; 제2 컴포넌트 캐리어의 경계에서, 제1 컴포넌트 캐리어 상의 제3 다운링크 신호 및 제2 컴포넌트 캐리어 상의 제4 다운링크 신호를 동시에 수신하기 위해 제2 수신 빔으로 스위칭하도록 UE를 제어하기 위한; 그리고 제2 수신 빔으로의 스위칭 시에 제1 컴포넌트 캐리어 상의 제1 다운링크 신호 또는 제3 다운링크 신호를 중단하거나 중단을 야기하기 위한 것이다.

예 19는 예 18의 장치로서, 제1 컴포넌트 캐리어의 대응하는 경계는 UE에서 제2 컴포넌트 캐리어의 경계보다 시간적으로 더 이르고, 제1 송신이 중단된다.

예 20은 예 18의 장치로서, 제1 컴포넌트 캐리어의 대응하는 경계는 UE에서 제2 컴포넌트 캐리어의 경계보다 시간적으로 더 늦고, 제3 송신이 중단된다.

예 21은 예 18의 장치로서, 제2 컴포넌트 캐리어의 경계는 심볼 경계, 슬롯 경계, 또는 프레임 경계이다.

예 22는 예 18의 장치로서, 다운링크 통신은 제1 컴포넌트 캐리어 상의 심볼, 슬롯, 또는 프레임에 대해 중단된다.

예 23은 예 18 내지 예 22 중 어느 한 예의 장치로서, 제1 및 제2 컴포넌트 캐리어들은 뉴 라디오(NR) 주파수 범위 2(FR2) 내에 있다.

위에서 설명된 예들 중 임의의 것은 달리 명확하게 나타내지 않으면, 임의의 다른 예(또는 예들의 조합)와 조합될 수 있다. 하나 이상의 구현들의 전술한 설명은 예시 및 설명을 제공하지만, 총망라하거나 또는 실시예들의 범주를 개시된 정확한 형태로 제한하도록 의도되지 않는다. 수정들 및 변형들이 위의 교시들을 고려하여 가능하거나 다양한 실시예들의 실시로부터 획득될 수 있다.

Claims

명령어들이 저장된 하나 이상의 컴퓨터 판독가능 매체(computer-readable media, CRM)로서, 상기 명령어들은, 하나 이상의 프로세서들에 의해 실행될 때, 사용자 장비(user equipment, UE)로 하여금:
대역내 비연속 캐리어 어그리게이션(intra-band non-contiguous carrier aggregation)에 따라 제1 수신 빔을 이용하여 제1 컴포넌트 캐리어(component carrier) 상의 제1 다운링크 신호 및 제2 컴포넌트 캐리어 상의 제2 다운링크 신호를 수신하게 하고;
상기 제1 컴포넌트 캐리어 상의 제3 다운링크 신호 및 상기 제2 컴포넌트 캐리어 상의 제4 다운링크 신호를 수신하기 위해 제2 수신 빔으로 스위칭하게 하고; 그리고
상기 스위칭에 기초하여 상기 제1 컴포넌트 캐리어 또는 상기 제2 컴포넌트 캐리어 상의 다운링크 통신을 중단하거나 중단을 야기하게 하는, 하나 이상의 CRM.
제1항에 있어서, 상기 제1 컴포넌트 캐리어의 제1 타이밍은 최소 수신 시간 차이(minimum receive time difference, MRTD) 내에서 상기 제2 컴포넌트 캐리어의 제2 타이밍과 오정렬되는, 하나 이상의 CRM.
제1항에 있어서, 상기 제2 수신 빔으로의 상기 스위칭은 이른 타이밍을 갖는, 상기 제1 또는 제2 컴포넌트 캐리어 중 첫 번째로 선택된 컴포넌트 캐리어의 경계에서 수행되고, 상기 다운링크 통신은 늦은 타이밍을 갖는, 상기 제1 또는 제2 컴포넌트 캐리어 중 두 번째로 선택된 컴포넌트 캐리어 상에서 중단되는, 하나 이상의 CRM.
제3항에 있어서,
상기 경계는 상기 첫 번째로 선택된 컴포넌트 캐리어의 심볼 n의 시작 경계이고, 상기 다운링크 통신은 상기 두 번째로 선택된 컴포넌트 캐리어의 심볼 n-1 상에서 중단되거나; 또는
상기 경계는 상기 첫 번째로 선택된 컴포넌트 캐리어의 슬롯 n의 시작 경계이고, 상기 다운링크 통신은 상기 두 번째로 선택된 컴포넌트 캐리어의 슬롯 n-1 상에서 중단되거나; 또는
상기 경계는 상기 첫 번째로 선택된 컴포넌트 캐리어의 프레임 n의 시작 경계이고, 상기 다운링크 통신은 상기 두 번째로 선택된 컴포넌트 캐리어의 프레임 n-1 상에서 중단되는, 하나 이상의 CRM.
제1항에 있어서, 상기 제2 수신 빔으로의 상기 스위칭은 늦은 타이밍을 갖는, 상기 제1 또는 제2 컴포넌트 캐리어 중 첫 번째로 선택된 컴포넌트 캐리어의 경계에서 수행되고, 상기 다운링크 통신은 이른 타이밍을 갖는, 상기 제1 또는 제2 컴포넌트 캐리어 중 두 번째로 선택된 컴포넌트 캐리어 상에서 중단되는, 하나 이상의 CRM.
제5항에 있어서,
상기 경계는 상기 첫 번째로 선택된 컴포넌트 캐리어의 심볼 n-1의 종료 경계이고, 상기 다운링크 통신은 상기 두 번째로 선택된 컴포넌트 캐리어의 심볼 n 상에서 중단되거나; 또는
상기 경계는 상기 첫 번째로 선택된 컴포넌트 캐리어의 슬롯 n-1의 종료 경계이고, 상기 다운링크 통신은 상기 두 번째로 선택된 컴포넌트 캐리어의 슬롯 n 상에서 중단되거나; 또는
상기 경계는 상기 첫 번째로 선택된 컴포넌트 캐리어의 프레임 n의 종료 경계이고, 상기 다운링크 통신은 상기 두 번째로 선택된 컴포넌트 캐리어의 프레임 n 상에서 중단되는, 하나 이상의 CRM.
제1항에 있어서, 상기 제2 수신 빔으로의 상기 스위칭은 상기 제1 또는 제2 컴포넌트 캐리어의 심볼 경계, 슬롯 경계, 또는 프레임 경계에서 수행되는, 하나 이상의 CRM.
제1항에 있어서, 상기 다운링크 통신은 상기 제1 컴포넌트 캐리어 또는 상기 제2 컴포넌트 캐리어의 심볼, 슬롯, 또는 프레임에 대해 중단되는, 하나 이상의 CRM.
제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 및 제2 컴포넌트 캐리어들은 뉴 라디오(New Radio, NR) 주파수 범위 2(Frequency Range 2, FR2)에 포함되는, 하나 이상의 CRM.
명령어들이 저장된 하나 이상의 컴퓨터 판독가능 매체(CRM)로서, 상기 명령어들은, 하나 이상의 프로세서들에 의해 실행될 때, 차세대 기지국(gNB)으로 하여금:
사용자 장비(UE)로의 송신을 위해, 대역내 비연속 캐리어 어그리게이션에 따라 제2 컴포넌트 캐리어 상의 제2 다운링크 신호와 동시에 상기 UE에 의해 수신될 제1 컴포넌트 캐리어 상의 제1 다운링크 신호를 인코딩하게 하고 - 상기 제1 및 제2 다운링크 신호들은 제1 수신 빔을 이용하여 수신될 것임 -;
대역내 비연속 캐리어 어그리게이션에 따라 상기 제2 컴포넌트 캐리어 상의 제4 다운링크 신호와 동시에 상기 UE에 의해 수신될 상기 제1 컴포넌트 캐리어 상의 제3 다운링크 신호의, 상기 UE로의, 송신에 대한 하나 이상의 빔 파라미터들을 스위칭하게 하고; 그리고
상기 스위칭에 기초하여 상기 제1 다운링크 신호 또는 상기 제3 다운링크 신호를 중단하거나 중단을 야기하게 하는, 하나 이상의 CRM.
제10항에 있어서, 상기 제1 컴포넌트 캐리어의 제1 수신 타이밍은 최소 수신 시간 차이(MRTD) 내에서 상기 제2 컴포넌트 캐리어의 제2 수신 타이밍과 오정렬되는, 하나 이상의 CRM.
제10항에 있어서, 상기 UE는 상기 제2 컴포넌트 캐리어의 경계에서 제2 수신 빔으로 스위칭하는 것인, 하나 이상의 CRM.
제12항에 있어서, 상기 제1 컴포넌트 캐리어의 대응하는 경계는 상기 UE에서 상기 제2 컴포넌트 캐리어의 경계보다 시간적으로 더 이르고, 제1 송신이 중단되는, 하나 이상의 CRM.
제12항에 있어서, 상기 제1 컴포넌트 캐리어의 대응하는 경계는 상기 UE에서 상기 제2 컴포넌트 캐리어의 경계보다 시간적으로 더 늦고, 제3 송신이 중단되는, 하나 이상의 CRM.
제12항에 있어서, 상기 제2 컴포넌트 캐리어의 경계는 심볼 경계, 슬롯 경계, 또는 프레임 경계인, 하나 이상의 CRM.
제10항에 있어서, 다운링크 통신은 상기 제1 컴포넌트 캐리어의 심볼, 슬롯, 또는 프레임에 대해 중단되는, 하나 이상의 CRM.
제10항 내지 제16항 중 어느 한 항에 있어서, 상기 제1 및 제2 컴포넌트 캐리어들은 뉴 라디오(NR) 주파수 범위 2(FR2)에 포함되는, 하나 이상의 CRM.
사용자 장비(UE)에서 구현되는 장치로서, 상기 장치는, 대역내 비연속 캐리어 어그리게이션을 위한 제1 컴포넌트 캐리어 및 제2 컴포넌트 캐리어에 대한 구성 정보를 저장하기 위한 메모리; 및
상기 메모리에 결합된 프로세서를 포함하고, 상기 프로세서는,
상기 제1 컴포넌트 캐리어 상의 제1 다운링크 신호 및 상기 제2 컴포넌트 캐리어 상의 제2 다운링크 신호를 동시에 수신하기 위해 제1 수신 빔을 사용하도록 상기 UE를 제어하기 위한;
상기 제2 컴포넌트 캐리어의 경계에서, 상기 제1 컴포넌트 캐리어 상의 제3 다운링크 신호 및 상기 제2 컴포넌트 캐리어 상의 제4 다운링크 신호를 동시에 수신하기 위해 제2 수신 빔으로 스위칭하도록 상기 UE를 제어하기 위한; 그리고
상기 제2 수신 빔으로의 상기 스위칭 시에 상기 제1 컴포넌트 캐리어 상의 상기 제1 다운링크 신호 또는 상기 제3 다운링크 신호를 중단하거나 중단을 야기하기 위한 것인, 장치.
제18항에 있어서, 상기 제1 컴포넌트 캐리어의 대응하는 경계는 상기 UE에서 상기 제2 컴포넌트 캐리어의 경계보다 시간적으로 더 이르고, 제1 송신이 중단되는, 장치.
제18항에 있어서, 상기 제1 컴포넌트 캐리어의 대응하는 경계는 상기 UE에서 상기 제2 컴포넌트 캐리어의 경계보다 시간적으로 더 늦고, 제3 송신이 중단되는, 장치.
제18항에 있어서, 상기 제2 컴포넌트 캐리어의 경계는 심볼 경계, 슬롯 경계, 또는 프레임 경계인, 장치.
제18항에 있어서, 다운링크 통신은 상기 제1 컴포넌트 캐리어 상의 심볼, 슬롯, 또는 프레임에 대해 중단되는, 장치.
제18항 내지 제22항 중 어느 한 항에 있어서, 상기 제1 및 제2 컴포넌트 캐리어들은 뉴 라디오(NR) 주파수 범위 2(FR2) 내에 있는, 장치.