KR20210052162A - Boron-nitride film, device comprising the same and method for producing the same - Google Patents

Boron-nitride film, device comprising the same and method for producing the same Download PDF

Info

Publication number
KR20210052162A
KR20210052162A KR1020200054096A KR20200054096A KR20210052162A KR 20210052162 A KR20210052162 A KR 20210052162A KR 1020200054096 A KR1020200054096 A KR 1020200054096A KR 20200054096 A KR20200054096 A KR 20200054096A KR 20210052162 A KR20210052162 A KR 20210052162A
Authority
KR
South Korea
Prior art keywords
boron nitride
nitride film
layer
substrate
amorphous
Prior art date
Application number
KR1020200054096A
Other languages
Korean (ko)
Inventor
이창석
신현석
신현진
홍석모
이민현
남승걸
마경열
Original Assignee
삼성전자주식회사
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 울산과학기술원 filed Critical 삼성전자주식회사
Priority to EP20204299.0A priority Critical patent/EP3817031A1/en
Priority to US17/082,502 priority patent/US11624127B2/en
Priority to CN202011180671.2A priority patent/CN112750685A/en
Publication of KR20210052162A publication Critical patent/KR20210052162A/en
Priority to US18/298,692 priority patent/US20230272554A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0227Pretreatment of the material to be coated by cleaning or etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • C23C16/342Boron nitride
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10325Boron nitride [BN], e.g. cubic, hexagonal, nanotube

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

A boron nitride film and a method for manufacturing the same are provided. The boron nitride film contains a boron nitride compound and has a dielectric constant of 2.5 or less at an operating frequency of 100 kHz. According to the present invention, the ratio of boron to nitrogen in the boron nitride film is 0.9 to 1.1. According to the present invention, the boron nitride film is non-porous. Accordingly, the present invention can provide a boron nitride film having a low dielectric constant and a method for manufacturing the same.

Description

질화 붕소막, 이를 포함한 장치 및 그 제조 방법{BORON-NITRIDE FILM, DEVICE COMPRISING THE SAME AND METHOD FOR PRODUCING THE SAME}A boron nitride film, a device including the same, and a manufacturing method thereof TECHNICAL FIELD [BORON-NITRIDE FILM, DEVICE COMPRISING THE SAME AND METHOD FOR PRODUCING THE SAME}

개시된 실시예들은 질화 붕소막, 이를 포함하는 장치 및 질화 붕소막을 제조하는 방법에 관한 것이다. The disclosed embodiments relate to a boron nitride film, an apparatus including the same, and a method of manufacturing a boron nitride film.

전자소자 및 반도체소자는 대부분이 반도체와 절연체 및 도전체를 조합하고 연결함으로써 제조될 수 있다. 예컨대, 반도체기판에 복수의 단위 소자를 형성한 후, 그 위에 절연층(층간절연층) 및 전극배선을 반복해서 적층함으로써 다양한 집적 회로(integrated circuit)를 제조할 수 있다. Most of electronic devices and semiconductor devices can be manufactured by combining and connecting semiconductors, insulators, and conductors. For example, after forming a plurality of unit devices on a semiconductor substrate, various integrated circuits can be manufactured by repeatedly stacking an insulating layer (interlayer insulating layer) and electrode wiring thereon.

그런데, 소자를 제조하는 과정이나 동작시키는 과정에서, 구성층들의 온도가 증가할 수 있고, 전압/전류의 인가에 의해 전기적 스트레스(stress)가 발생할 수 있다. 이로 인해, 인접한 구성 층들 사이에 물질(원자)의 확산(diffusion)이 발생하여 소자의 특성이 열화되고 신뢰성 및 내구성이 떨어질 수 있다. 소자의 집적도(degree of integration)가 높아짐에 따라, 구성 층들간 물질의 확산으로 인한 문제점들을 해결하기가 더 어려워질 수 있다. 또한 물질의 확산이 없더라도 집적도가 높은 소자의 배선간에 전기장으로 인한 상호 간섭으로 신호지연이 발생할 수 있다.However, during the process of manufacturing or operating the device, the temperature of the constituent layers may increase, and electrical stress may occur due to the application of voltage/current. As a result, diffusion of materials (atoms) may occur between adjacent constituent layers, resulting in deterioration of device characteristics and deterioration in reliability and durability. As the degree of integration of a device increases, it may become more difficult to solve problems due to diffusion of materials between constituent layers. In addition, even if there is no diffusion of material, signal delay may occur due to mutual interference due to an electric field between wirings of devices with high integration.

예시적인 실시예는 저 유전 상수의 질화 붕소막 및 그 제조 방법을 제공한다. An exemplary embodiment provides a low dielectric constant boron nitride film and a method of manufacturing the same.

예시적인 실시예는 저 유전 상수의 질화 붕소막을 포함하는 장치를 제공한다. An exemplary embodiment provides a device including a low dielectric constant boron nitride film.

일 측면(aspect)에 따르는 질화 붕소막은 질화 붕소 화합물을 포함하고, 100kHz 동작 주파수에서 2.5이하의 유전 상수를 갖는다. The boron nitride film according to an aspect includes a boron nitride compound and has a dielectric constant of 2.5 or less at an operating frequency of 100 kHz.

그리고, 상기 질화 붕소막의 질소에 대한 붕소의 비율은 0.9 내지 1.1일 수 있다.In addition, the ratio of boron to nitrogen in the boron nitride film may be 0.9 to 1.1.

또한, 상기 질화 붕소막은, 비다공성일 수 있다.In addition, the boron nitride film may be non-porous.

그리고, 상기 질화 붕소막은 적어도 하나의 기공을 포함할 수 있다. In addition, the boron nitride film may include at least one pore.

또한, 상기 질화 붕소막의 질량 밀도는 1 내지 3의 질량 밀도(g/cm3)를 가질 수 있다.In addition, the boron nitride film may have a mass density of 1 to 3 (g/cm 3 ).

그리고, 상기 질화 붕소막의 항복장(breakdown field)은 4 MVcm-1 이상일 수 있다.In addition, a breakdown field of the boron nitride film may be 4 MVcm -1 or more.

또한, 상기 질화 붕소막의 항복장(breakdown field)은 10 MVcm-1 이하일 수 있다. In addition, a breakdown field of the boron nitride film may be 10 MVcm -1 or less.

또한, 상기 질화 붕소막의 거칠기는 0.3 내지 0.6 RMS(Root-Mean-Square) 일 수 있다.In addition, the boron nitride film may have a roughness of 0.3 to 0.6 RMS (Root-Mean-Square).

그리고, 상기 질화 붕소막의 에너지 밴드 갭은 6.00eV이하일 수 있다.In addition, the energy band gap of the boron nitride film may be 6.00 eV or less.

또한, 상기 질소와 붕소는 sp2 결합을 포함할 수 있다.In addition, the nitrogen and boron may include an sp 2 bond.

그리고, 상기 질화 붕소막의 소수 함유율은 10%이하일 수 있다.In addition, the boron nitride film may have a minority content of 10% or less.

또한, 상기 질화 붕소막은, 상기 100kHz 동작 주파수에서 2.3이하일 수 있다.In addition, the boron nitride film may be 2.3 or less at the 100 kHz operating frequency.

그리고, 상기 질화 붕소막은 비정질일 수 있다.In addition, the boron nitride film may be amorphous.

또한, 상기 질화 붕소막은, 상기 100kHz 동작 주파수에서 2.3 내지 2.5의 유전 상수를 가질 수 있다.In addition, the boron nitride film may have a dielectric constant of 2.3 to 2.5 at the 100 kHz operating frequency.

그리고, 상기 질화 붕소막은, 나노 결정을 포함할 수 있다.In addition, the boron nitride film may include nanocrystals.

한편, 일 실시예에 따른 질화 붕소막의 제조 방법은, 기판을 준비하는 단계; 및 700℃이하의 온도에서 질화 붕소용 소스를 포함하는 반응 가스로부터 플라즈마를 이용하여 질화 붕소막을 상기 기판상에 성장시키는 단계;를 포함한다. On the other hand, a method of manufacturing a boron nitride film according to an embodiment includes: preparing a substrate; And growing a boron nitride film on the substrate using plasma from a reaction gas including a source for boron nitride at a temperature of 700° C. or less.

그리고, 상기 기판을 준비하는 단계는, 상기 기판을 전처리하는 단계;를 더 포함할 수 있다.In addition, the step of preparing the substrate may further include pre-treating the substrate.

그리고, 상기 플라즈마는, 유도결합형 플라즈마, 축전결합 방전 플라즈마, 마이크로웨이브 플라즈마, 플라즈마 강화 방식, 전자 사이클로트론 공명 플라즈마, 헬리콘 플라즈마 중 적어도 하나를 포함할 수 있다. In addition, the plasma may include at least one of an inductively coupled plasma, a capacitively coupled discharge plasma, a microwave plasma, a plasma enhanced method, an electron cyclotron resonance plasma, and a helicon plasma.

또한, 상기 질화 붕소막은, 100kHz 동작 주파수에서 2.5이하의 유전 상수를 가질 수 있다.In addition, the boron nitride film may have a dielectric constant of 2.5 or less at a 100 kHz operating frequency.

그리고, 상기 질화 붕소막은, 비정질 및 나노 결정 중 적어도 하나를 포함할 수 있다.In addition, the boron nitride film may include at least one of amorphous and nanocrystals.

도 1은 일 실시예에 따른 질화 붕소막의 제조 시스템을 개략적으로 도시한 도면이다.
도 2a 내지 도 2c는 일 실시예에 따른 질화 붕소막의 제조 방법을 설명하는 참조도면이다.
도 3a 내지 도 3d는 일 실시예에 따른 질화 붕소막의 원자 구조를 나타내는 도면이다.
도 4a는 일 실시예에 따른 질화 붕소막의 라만 스펙트럼 결과이다.
도 4b는 일 실시예에 따른 질화 붕소막의 FTIR(Fourier transform infrared spectroscopy) 스펙트럼을 나타내는 결과이다.
도 5는 일 실시예에 따른 비정질의 질화 붕소막에 대한 XPS 프로파일을 나타내는 결과이다.
도 6은 일 실시예에 따른 비정질의 질화 붕소막에 대한 FTIR 스펙트럼을 나타내는 결과이다.
도 7a는 일 실시예에 따른 비정질의 질화 붕소막에 대한 HR-RBS(high-resolution Rutherford backscattering spectrometry) 프로파일을 나타내는 결과이다.
도 7b는 일 실시예에 따른 비정질의 질화 붕소막에 대한 HR-ERDA(high-resolution elastic recoil detection analysis) 프로파일을 나타내는 결과이다.
도 7c는 HR-RBS 및 HR-ERDA 스펙트럼을 이용하여 계산된 질화 붕소막이 조성비이다.
도 8a는 일 실시예에 따른 기판으로 전사된 질화 붕소막의 라만 스펙트럼의 결과이다.
도 8b는 일 실시예에 따른 전사된 질화 붕소막의 XPS 이미지를 나타낸다.
도 9a는 일 실시예에 따른 비정질의 질화 붕소막의 유전 상수를 측정한 결과이다.
도 9b는 SE(spectroscopic ellipsometry) 측정 방법을 이용한 질화 붕소막의 유전 상수를 나타내는 결과이다.
도 10a는 일 실시예에 따른 비정질의 질화 붕소막의 질량 밀도를 시뮬레이션한 결과이다.
도 10b는 다양한 물질의 유전 상수와 질량 밀도와의 관계를 나타낸 그래프이다.
도 11는 다양한 물질의 유전 상수와 항복장과의 관계를 나타내는 그래프이다.
도 12는 일 실시예에 따른 비정질의 질화 붕소막과 육방정계 질화 붕소막의 특성을 정리한 표이다.
도 13은 일 실시예에 따른 비정질의 질화 붕소막에 대한 열 확산 시험한 후의 ESD 라인 프로파일이다.
도 14는 비교예로서, TiN 층에 대한 열 확산 시험한 후의 단면 TEM 이미지과 ESD 라인 프로파일이다.
도 15은 일 실시예에 따른 비정질의 질화 붕소막의 온도에 따른 항복 바이어스를 나타낸 결과이다.
도 16a는 일 실시예에 따른 약 700℃에서 성장된 질화 붕소막의 선택적인 영역 전자 회절에 대한 이미지이다.
도 16b는 일 실시예에 따른 약 700℃에서 성장된 질화 붕소막의 고배율 TEM 이미지이다.
16c는 일 실시예에 다른 약 700℃에서 성장된 질화 붕소막에 대한 고속 푸리에 변환 결과를 나타낸 도면이다.
도 17는 일 실시예에 따른 나노 결정의 질화 붕소막에 대한 라만 스펙트럼 결과이다.
도 18은 일 실시예에 따른 나노 결정의 질화 붕소막의 FTIR(Fourier transform infrared spectroscopy) 스펙트럼을 나타내는 결과이다.
도 19은 일 실시예에 나노 결정의 질화 붕소막에 대한 XPS 프로파일을 나타내는 결과이다.
도 20은 일 실시예에 따른 나노 결정의 질화 붕소막을 확산 배리어층으로 이용한 예를 도시한 도면이다.
도 21는 일 실시예에 따라 나노 결정의 질화 붕소막의 주파수별 유전 상수를 나타내는 그래프이다.
도 22a는 약 400℃에서 성장된 질화 붕소막의 원자력 현미경(AFM) 이미지이다.
도 22b는 약 700℃에서 성장된 질화 붕소막의 원자력 현미경(AFM) 이미지이다.
도 23은 일 실시예에 따른 확산 배리어층을 포함하는 다층 구조체를 도시한 도면이다.
도 24는 다른 실시예에 따른 확산 배리어층을 포함하는 다층구조체를 보여주는 단면도이다.
도 25는 일 실시예에 따른 질화 붕소막을 포함하는 트랜지스터를 나타내는 참조도면이다.
도 26은 일 실시예에 따른 배선 구조체를 포함하는 반도체 장치를 나타내는 참조도면이다.
도 27은 일 실시예에 따른 질화 붕소막을 포함하는 전계 효과 트랜지스터를 도시한 도면이다.
도 28는 일 실시예에 따른 질화 붕소막을 포함하는 수직형 전계 효과 트랜지스터를 도시한 도면이다.
도 29는 일 실시예에 따른 질화 붕소막을 포함하는 핀 타입 트랜지스터를 도시한 도면이다.
도 30a는 일 실시예에 따른 질화 붕소를 포함하는 디스플레이 장치의 일부를 도시한 도면이다.
도 30b는 도 30a의 A-A' 선 및 B-B'선에 따라 절단한 단면도이다.
도 31은 일 실시예에 따른 질화 붕소막을 포함하는 낸드 플래시 메모리 소자를 도시한 도면이다.
1 is a diagram schematically illustrating a system for manufacturing a boron nitride film according to an exemplary embodiment.
2A to 2C are reference views illustrating a method of manufacturing a boron nitride film according to an exemplary embodiment.
3A to 3D are diagrams showing the atomic structure of a boron nitride film according to an exemplary embodiment.
4A is a Raman spectrum result of a boron nitride film according to an exemplary embodiment.
4B is a result showing a Fourier transform infrared spectroscopy (FTIR) spectrum of a boron nitride film according to an exemplary embodiment.
5 is a result showing an XPS profile for an amorphous boron nitride film according to an exemplary embodiment.
6 is a result showing an FTIR spectrum of an amorphous boron nitride film according to an embodiment.
7A is a result showing a high-resolution Rutherford backscattering spectrometry (HR-RBS) profile for an amorphous boron nitride film according to an embodiment.
7B is a result of a high-resolution elastic recoil detection analysis (HR-ERDA) profile for an amorphous boron nitride film according to an exemplary embodiment.
Figure 7c is a boron nitride film composition ratio calculated using the HR-RBS and HR-ERDA spectra.
8A is a result of a Raman spectrum of a boron nitride film transferred to a substrate according to an exemplary embodiment.
8B shows an XPS image of a transferred boron nitride film according to an embodiment.
9A is a result of measuring the dielectric constant of an amorphous boron nitride film according to an exemplary embodiment.
9B is a result showing the dielectric constant of a boron nitride film using a spectroscopic ellipsometry (SE) measurement method.
10A is a result of simulation of the mass density of an amorphous boron nitride film according to an exemplary embodiment.
10B is a graph showing the relationship between the dielectric constant and mass density of various materials.
11 is a graph showing the relationship between dielectric constants and yield lengths of various materials.
12 is a table summarizing characteristics of an amorphous boron nitride film and a hexagonal boron nitride film according to an exemplary embodiment.
13 is an ESD line profile after a heat diffusion test for an amorphous boron nitride film according to an exemplary embodiment.
14 is a cross-sectional TEM image and an ESD line profile after a heat diffusion test for a TiN layer as a comparative example.
15 is a result of a breakdown bias according to temperature of an amorphous boron nitride film according to an exemplary embodiment.
16A is an image of selective region electron diffraction of a boron nitride film grown at about 700° C. according to an exemplary embodiment.
16B is a high magnification TEM image of a boron nitride film grown at about 700° C. according to an embodiment.
16c is a diagram showing a result of a fast Fourier transform for a boron nitride film grown at about 700° C. according to an exemplary embodiment.
17 is a Raman spectrum result of a boron nitride film of a nanocrystal according to an embodiment.
18 is a result showing a Fourier transform infrared spectroscopy (FTIR) spectrum of a nanocrystalline boron nitride film according to an exemplary embodiment.
19 is a result showing an XPS profile for a nanocrystalline boron nitride film according to an embodiment.
20 is a diagram illustrating an example in which a nanocrystalline boron nitride film is used as a diffusion barrier layer according to an exemplary embodiment.
21 is a graph showing a dielectric constant for each frequency of a nanocrystalline boron nitride film according to an exemplary embodiment.
22A is an atomic force microscope (AFM) image of a boron nitride film grown at about 400°C.
22B is an atomic force microscope (AFM) image of a boron nitride film grown at about 700°C.
23 is a diagram illustrating a multilayer structure including a diffusion barrier layer according to an exemplary embodiment.
24 is a cross-sectional view illustrating a multilayer structure including a diffusion barrier layer according to another embodiment.
25 is a reference diagram illustrating a transistor including a boron nitride film according to an exemplary embodiment.
26 is a reference diagram illustrating a semiconductor device including a wiring structure according to an exemplary embodiment.
27 is a diagram illustrating a field effect transistor including a boron nitride film according to an exemplary embodiment.
28 is a diagram illustrating a vertical field effect transistor including a boron nitride film according to an exemplary embodiment.
29 is a diagram illustrating a fin-type transistor including a boron nitride film according to an exemplary embodiment.
30A is a diagram illustrating a part of a display device including boron nitride according to an exemplary embodiment.
30B is a cross-sectional view taken along lines AA' and B-B' of FIG. 30A.
31 is a diagram illustrating a NAND flash memory device including a boron nitride film according to an exemplary embodiment.

이하, 첨부된 도면을 참조하여 예시적인 실시예들에 대해 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 이하에서 설명되는 실시예들은 단지 예시적인 것으로, 이러한 실시예들로부터 다양한 변형이 가능하다. Hereinafter, exemplary embodiments will be described in detail with reference to the accompanying drawings. In the following drawings, the same reference numerals refer to the same components, and the size of each component in the drawings may be exaggerated for clarity and convenience of description. The embodiments described below are merely exemplary, and various modifications may be made from these embodiments.

한편, 이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다.On the other hand, hereinafter, what is described as "upper" or "upper" may include not only those directly above by contact, but also those above without contact. Singular expressions include plural expressions unless the context clearly indicates otherwise. In addition, when a part "includes" a certain component, it means that other components may be further included rather than excluding other components unless specifically stated to the contrary. The use of the term "above" and similar reference terms may correspond to both the singular and the plural.

이하의 실시예들에서는 질화 붕소막, 플라즈마를 이용하여 질화 붕소막을 제조하는 방법 및 질화 붕소막을 포함하는 장치에 대해 설명한다. In the following embodiments, a method of manufacturing a boron nitride layer using a boron nitride layer and plasma, and an apparatus including the boron nitride layer will be described.

도 1은 일 실시예에 따른 질화 붕소막의 제조 시스템(10)을 개략적으로 도시한 도면이다. 도 1을 참조하면, 질화 붕소막의 제조 시스템(10)은, 질화 붕소막의 성장을 위한 반응 가스가 이동할 수 있는 공간을 포함하는 챔버(11), 챔버(11)에 반응 가스를 공급하는 공급원(12), 챔버(11)로 이동하는 반응 가스의 질량 유량(mass flow)을 제어하는 유량 제어기(13), 챔버(11)내에는 플라즈마를 생성하는 플라즈마 장치(14) 및 챔버(11)의 온도를 조정하는 퍼니스(furnace)(15)를 포함하며, 챔버(11)내에 질화 붕소막을 증착시킨다. 그 밖에도 온도를 조정하는 장치는 복사열이 기판에 전달하는 고온 벽(hot wall) 타입일 수도 있고, 기판을 직접 가역하는, 콜드 월(cold wall)타입일 수도 있다. 1 is a diagram schematically illustrating a system 10 for manufacturing a boron nitride film according to an exemplary embodiment. Referring to FIG. 1, a system for producing a boron nitride film 10 includes a chamber 11 including a space in which a reaction gas for growth of a boron nitride film can move, and a supply source 12 for supplying a reaction gas to the chamber 11. ), a flow controller 13 that controls the mass flow of the reaction gas moving to the chamber 11, and the temperature of the plasma device 14 and the chamber 11 that generates plasma in the chamber 11 It includes a furnace 15 to adjust, and deposits a boron nitride film in the chamber 11. In addition, the apparatus for adjusting the temperature may be a hot wall type in which radiant heat is transferred to the substrate, or a cold wall type in which the substrate is directly reversible.

도 2a 내지 도 2c는 일 실시예에 따른 질화 붕소막의 제조 방법을 설명하는 참조도면이다.2A to 2C are reference views illustrating a method of manufacturing a boron nitride film according to an exemplary embodiment.

먼저, 시스템(10)의 챔버(11) 내부에 기판(S)을 준비한다. 기판(S)은 IV족 반도체 물질, 반도체 화합물, 절연물질, 금속 중 적어도 하나를 포함할 수 있다. 구체적인 예로서, 기판은 Si, Ge 또는 Sn 등의 IV족 반도체 물질 포함할 수 있다. 또는, 기판은, 예를 들면, Si, Ge, C, Zn, Cd, Al, Ga, In, B, C, N, P, S, Se, As, Sb 및 Te Ta, Ru, Rh, Ir, Co, Ta, Ti, W, Pt, Au, Ni, Fe 중 적어도 하나를 포함할 수 있다. 뿐만 아니라, 기판은 예를 들어, SiCOH계 조성으로 N, F를 더 포함할 수 있고, 유전율 저하를 위해 기공을 포함할 수도 있다. 한편, 기판(S)은 도펀트(dopant)를 더 포함할 수도 있다. 이상에서 언급된 기판(S)의 물질들은 예시적인 것에 불과하다. First, a substrate S is prepared in the chamber 11 of the system 10. The substrate S may include at least one of a group IV semiconductor material, a semiconductor compound, an insulating material, and a metal. As a specific example, the substrate may include a group IV semiconductor material such as Si, Ge, or Sn. Alternatively, the substrate is, for example, Si, Ge, C, Zn, Cd, Al, Ga, In, B, C, N, P, S, Se, As, Sb and Te Ta, Ru, Rh, Ir, It may contain at least one of Co, Ta, Ti, W, Pt, Au, Ni, and Fe. In addition, the substrate may further include N and F as a SiCOH-based composition, and may include pores to lower the dielectric constant. Meanwhile, the substrate S may further include a dopant. The materials of the substrate S mentioned above are merely exemplary.

챔버(11) 내부에 기판(S)을 배치시키기 전에 기판(S)을 전처리할 수 있다. 예를 들어, 기판(S)을 아세톤과 같은 유기 용매에 담궈 초음파 처리한 후, IPA(iso-propenyl alcohol)와 질소 가스로 세정할 수 있다. 세정된 기판(S)의 표면을 산소 수소, NH3 등 플라즈마 처리를 수행함으로써 표면에 남아 있는 탄소 불순물을 제거할 수 있다. 또한, 기판(S)을 HF 용액에 담그고 자연 산화물을 제거할 수도 있고, 무수 에탄올과 N2 가스를 사용하여 잔류 HF 용액을 제거할 수도 있다.Before placing the substrate S in the chamber 11, the substrate S may be pretreated. For example, after the substrate S is immersed in an organic solvent such as acetone and subjected to ultrasonic treatment, it may be cleaned with iso-propenyl alcohol (IPA) and nitrogen gas. Carbon impurities remaining on the surface of the cleaned substrate S may be removed by performing plasma treatment such as oxygen hydrogen or NH 3. In addition, the substrate S may be immersed in the HF solution to remove the native oxide, or the residual HF solution may be removed using anhydrous ethanol and N2 gas.

질화 붕소막을 성장시키기 위한 공정 온도는 화학 기상 증착 공정에 사용되는 온도보다 낮은 대략 700℃ 이하가 될 수 있다. 예를 들면, 챔버(11) 내부의 공정 온도는 400℃ 정도가 될 수 있다. 그리고, 공정 온도를 올리기 전에, 질화 붕소막을 성장시키기 위한 공정 압력을 대략 2 Torr 이하로 설정할 수 있다. 예를 들어, 공정 압력은 10- 2Torr 이하일 수 있다. The process temperature for growing the boron nitride film may be about 700° C. or less, which is lower than the temperature used in the chemical vapor deposition process. For example, the process temperature inside the chamber 11 may be about 400°C. And, before raising the process temperature, the process pressure for growing the boron nitride film can be set to about 2 Torr or less. For example, a process pressure between 10 and may be less than 2 Torr.

다음으로, 챔버(11) 내부에 질화 붕소막의 성장을 위한 반응 가스를 주입한다. 여기서, 반응 가스는 질화 붕소막의 성장을 위한 질화 붕소용 소스로서, 보라진(borazine, B3N3H6) 또는 암모니아-보란(NH3-BH3)과 같은 질소와 붕소 모두를 포함하는 소스일 수 있다. 또는 반응 가스는 질소를 포함하는 질소 소스와 붕소를 포함하는 붕소 소스를 포함할 수 있다. 질소 소스는 암모니아(NH3) 또는 질소(N2) 중 적어도 하나를 포함할 수 있고, 붕소 소스는 BH3, BF3, BCl3, B2H6, (CH3)3B, (CH3CH2)3B, 중 적어도 하나를 포함할 수 있다. Next, a reaction gas for growing a boron nitride film is injected into the chamber 11. Here, the reaction gas is a source for boron nitride for growth of the boron nitride film, and may be a source including both nitrogen and boron, such as borazine (B3N3H6) or ammonia-borane (NH3-BH3). Alternatively, the reaction gas may include a nitrogen source including nitrogen and a boron source including boron. The nitrogen source may include at least one of ammonia (NH3) or nitrogen (N2), and the boron source may include at least one of BH3, BF3, BCl3, B2H6, (CH3)3B, (CH3CH2)3B, and .

반응 가스는 불활성 가스를 더 포함할 수 있다. 불활성 가스는 예를 들면, 아르곤 가스, 네온 가스, 질소 가스, 헬륨 가스, 크립톤 가스 및 크세논 가스 중 적어도 하나를 포함할 수 있다. 반은 반응 가스는 소수 가스도 더 포함할 수 있다. 한편, 챔버(11) 내부로 주입되는 반응 가스의 혼합비는 질화 붕소막의 성장 조건에 따라 다양하게 변형될 수 있다.The reaction gas may further include an inert gas. The inert gas may include, for example, at least one of argon gas, neon gas, nitrogen gas, helium gas, krypton gas, and xenon gas. The half reaction gas may further include a small number of gases. Meanwhile, the mixing ratio of the reaction gas injected into the chamber 11 may be variously changed according to the growth conditions of the boron nitride film.

유량 제어기(13)는 챔버(11)에 유입되는 반응 가스의 유량을 제어할 수 있다. 질화 붕소용 가스의 유량은 다른 반응 가스 비해 낮을 수 있다. 플라즈마를 이용하여 질화 붕소막을 성장하고자 하는 경우에는 챔버(11)의 내부로 주입되는 반응 가스의 혼합비(mixing ratio), 즉 질화 붕소용 소스 및 불활성 가스의 부피비(volume ratio)는 예를 들면 대략 1:10~5000 정도가 될 수 있거나, 질화 붕소용 소스 및 불활성 가스 및 수소 가스의 부피비(volume ratio)는 예를 들면 대략 1:10~5000:10~500 정도가 될 수 있다. The flow controller 13 may control the flow rate of the reaction gas flowing into the chamber 11. The flow rate of the gas for boron nitride may be lower than that of other reaction gases. In the case of growing a boron nitride film using plasma, the mixing ratio of the reaction gas injected into the chamber 11, that is, the volume ratio of the source for boron nitride and the inert gas is, for example, approximately 1 : It may be about 10 to 5000, or the volume ratio of the source for boron nitride and the inert gas and hydrogen gas may be, for example, about 1:10 to 5000:10 to 500.

질화붕소용 소스가 다른 반응 가스에 비해 비율이 작기 때문에 질화 붕소들의 결정성이 약해진다. 그리하여, 일 실시예에 다른 질화 붕소막은 비정질 또는 나노 크기의 결정 구조로 형성될 수 있다. Since the ratio of the source for boron nitride is smaller than that of other reaction gases, the crystallinity of boron nitride is weakened. Thus, the boron nitride film according to the exemplary embodiment may be formed in an amorphous or nano-sized crystal structure.

과량의 질화 붕소용 소스가 공급되면, 질화 붕소막이 불규칙적으로 성장할 수도 있고, 전구체가 흡착될 수도 있기 때문에 질화 붕소용 소스의 유량은 낮은 것이 바람직하다. When an excessive amount of the source for boron nitride is supplied, the boron nitride film may grow irregularly and the precursor may be adsorbed. Therefore, the flow rate of the source for boron nitride is preferably low.

예를 들어, 질화 붕소막을 성장시키는 동안, 유량 제어기(13)는 질화 붕소용 소스의 유량(flow rate)을 0.05sccm(standard cubic centimeters)으로 제어하고, 불활성 가스의 유량을 50 sccm 으로 제어할 수 있다, 수소 가스의 유량을 20sccm으로 제어할 수 있다. 유량 제어기(13)는 질화 붕소용 소스 및 불활성 가스의 유량을 제어한다고 하였으나, 이에 한정되지 않는다. 유량 제어기(13)는 질화 붕소용 소스의 유량만을 제어할 수도 있다. For example, while growing the boron nitride film, the flow controller 13 controls the flow rate of the source for boron nitride to 0.05 sccm (standard cubic centimeters), and controls the flow rate of the inert gas. It can be controlled at 50 sccm, and the flow rate of hydrogen gas can be controlled at 20 sccm. It has been said that the flow controller 13 controls the flow rates of the boron nitride source and the inert gas, but is not limited thereto. The flow controller 13 may control only the flow rate of the source for boron nitride.

이어서, 챔버내로 질화 붕소용 소스가 유입되고 있는 동안 플라즈마 장치는 챔버(11) 내부에 플라즈마를 생성할 수 있다. 여기서, 플라즈마 생성을 위한 파워는 대략 10W ~ 4000W 정도가 될 수 있다. 예를 들어, 플라즈마 생성을 위한 파워는 약 30W이나 이에 한정되지 않는다. Subsequently, while the source for boron nitride is flowing into the chamber, the plasma device may generate plasma in the chamber 11. Here, the power for plasma generation may be approximately 10W ~ 4000W. For example, the power for generating plasma is about 30W, but is not limited thereto.

플라즈마 장치는 유도결합형 플라즈마, 축전결합 방전 플라즈마, 마이크로웨이프 플라즈마, 플라즈마 강화 방식, 전자 사이클로트론 공명 플라즈마, 헬리콘 플라즈마 등을 포함하는 플라즈마를 제공하는 장치일 수 있으나, 이에 한정되지 않는다., 예를 들어, 유도 결합형 플라즈마 장치는 전자기 유도에 의해 생성되는 전류, 즉 시간에 따라 변하는 자기장에 의해 에너지가 공급되는 일종의 플라즈마를 제공할 수 있다. 플라즈마 장치로부터 챔버(11) 내부에 플라즈마 생성을 위한 파워가 인가되면, 챔버(11)의 내부에는 전기장이 유도될 수 있다. 이와 같이 반응 가스가 주입된 상태에서 전기장이 유도되면 질화 붕소막(BN)의 성장을 위한 플라즈마가 형성된다.The plasma device may be a device that provides plasma including inductively coupled plasma, capacitively coupled discharge plasma, microwave plasma, plasma enhanced method, electron cyclotron resonance plasma, helicon plasma, etc., but is not limited thereto. For example, the inductively coupled plasma device may provide a type of plasma in which energy is supplied by a current generated by electromagnetic induction, that is, a magnetic field that changes with time. When power for generating plasma is applied to the interior of the chamber 11 from the plasma device, an electric field may be induced in the interior of the chamber 11. When the electric field is induced while the reactive gas is injected as described above, plasma for growth of the boron nitride film BN is formed.

도 2b를 참조하면, 탄소 소스, 불활성 가스 및 수소 가스가 혼합된 반응 가스의 플라즈마에 의해 활성화된 질소(N*) 및 활성화된 붕소(B*)이 생성되어 기판(S)의 표면에 흡착될 수 있다. 그리고, 불활성 가스의 플라즈마가 기판(S)의 활성화를 지속적으로 유도함으로써 기판(S)의 표면에 활성화된 질소(N*) 및 활성화된 붕소(B*)의 흡착이 가속화될 수 있다. 활성화된 질소(N*) 및 활성화된붕소(B*)는 비정질로 흡착된다. 활성화된 질화 및 붕소들끼리 결합된다 하더라도 그 양이 작아 나노 크기의 결정으로 흡착될 수 있다. Referring to FIG. 2B, activated nitrogen (N*) and activated boron (B*) are generated by the plasma of a reaction gas mixed with a carbon source, an inert gas, and hydrogen gas to be adsorbed on the surface of the substrate S. I can. In addition, since the plasma of the inert gas continuously induces the activation of the substrate S, adsorption of activated nitrogen (N*) and activated boron (B*) on the surface of the substrate S may be accelerated. Activated nitrogen (N*) and activated boron (B*) are adsorbed as amorphous. Even if activated nitridation and boron are combined with each other, the amount thereof is small, so that they can be adsorbed into nano-sized crystals.

도 2c를 참조하면, 저온에서도 기판(S)의 표면에 활성화된 질소(N*) 및 활성화된 붕소(B*)의 흡착이 가속화됨에 따라 기판(S)의 표면에는 질화 붕소막(BN)이 성장될 수 있다. 본 실시예에 따르면, 저온에서, 예를 들어, 700℃이하의 온도에서 기판(S)의 표면에 낮은 비율의 활성화된 질소(N*) 및 활성화된붕소(B*)에 의해 질화 붕소막(BN)이 직접 성장하기 때문에 성장한 질화 붕소막(BN)은 결정성이 약할 수 있다.Referring to FIG. 2C, as adsorption of activated nitrogen (N*) and activated boron (B*) on the surface of the substrate S is accelerated even at a low temperature, a boron nitride film (BN) is formed on the surface of the substrate S. Can be grown. According to this embodiment, at a low temperature, for example, at a temperature of 700° C. or lower, the boron nitride film ( Since BN) grows directly, the grown boron nitride film (BN) may have weak crystallinity.

일 실시예에 따른 질화 붕소막(BN)은 비정질로 성장되거나, 나노 크기의 결정으로 질화 성장될 수 있다. 비정질로 형성된 질화 붕소막(BN)에 결정이 있다 하더라도 3nm 이하의 결정이 있을 수 있으며, 나노 결정으로 형성된 질화 붕소막(BN)은 대략 100nm 이하의 크기의 결정들을 포함할 수 있다. 보다 구체적으로, 질화 붕소막(BN)은 대략 0.5nm ~ 100nm 정도의 크기를 가지는 결정들을 포함할 수 있다. The boron nitride film (BN) according to an embodiment may be grown amorphous or nitrided to a nano-sized crystal. Even if there are crystals in the amorphous boron nitride film BN, there may be crystals of 3 nm or less, and the boron nitride film BN formed of nanocrystals may include crystals having a size of about 100 nm or less. More specifically, the boron nitride layer (BN) may include crystals having a size of approximately 0.5 nm to 100 nm.

일실시예에 다른 질화 붕소막(BN)의 두께는 약 100nm이하일 수 있다. 예를 들어, 질화 붕소막(BN)의 두께는 50nm이하일 수 있다. 또한, 질화 붕소막은 비정질 또는 나노 결정을 포함하기 때문에 얇게 형성될 수 있다. 그러나, 이에 한정되지 않는다. 질화 붕소막은 비정질 또는 나노 결정을 포함하기 때문에 두껍게 형성도 가능하다. 질화 붕소막이 두께는 적용되는 분야에 따라 선택될 수 있다. In one embodiment, the thickness of the boron nitride film (BN) may be about 100 nm or less. For example, the thickness of the boron nitride film BN may be 50 nm or less. In addition, the boron nitride film may be formed thinly because it contains amorphous or nanocrystals. However, it is not limited thereto. Since the boron nitride film contains amorphous or nanocrystals, it is also possible to form a thick layer. The thickness of the boron nitride film may be selected according to the applied field.

성장 후, 플라즈마를 끄고, 퍼니스(15)를 실온으로 서서히 냉각시킨다. 예를 들어, 20 sccm의 H2 가스를 챔버내에 유입시킴으로써 퍼니스(15)를 실온으로 냉각시킬 수 있다. After growth, the plasma is turned off and the furnace 15 is gradually cooled to room temperature. For example, the furnace 15 can be cooled to room temperature by introducing 20 sccm of H 2 gas into the chamber.

상술한 방법으로 제조된 질화 붕소막(BN)에 다른 층을 형성함으로써 소자를 제조할 수 있다. 또는 제조된 질화 붕소막(BN)을 다른 층에 전사할 수도 있다. 전사시 불화 수소산 전사 기술(hydrofluoric acide transfer technique)이 적용될 수 있으나, 이에 한정되지 않는다. The device can be manufactured by forming another layer on the boron nitride film (BN) manufactured by the above-described method. Alternatively, the prepared boron nitride film (BN) may be transferred to another layer. During transfer, a hydrofluoric acide transfer technique may be applied, but is not limited thereto.

도 2a 내지 도 2c와 같이 제조된 질화 붕소막(BN)은 비정질일 수 있다. 일 실시예에 따른 질화 붕소막(BN)이 결정을 포함한다 하더라도 나노 크기의 결정을 포함할 수 있다. 낮은 밀도의 활성화된 질소 및 붕소가 저온에서 직접 성장되었기 때문에 결정성이 약하다. 성장 온도 및 공정 압력 중 적어도 하나가 낮을수록 비정질의 함유율이 높아질 수 있다.The boron nitride film BN prepared as shown in FIGS. 2A to 2C may be amorphous. Although the boron nitride film BN according to the embodiment includes crystals, it may include nano-sized crystals. The crystallinity is weak because activated nitrogen and boron of low density were grown directly at low temperature. As at least one of the growth temperature and the process pressure is lower, the amorphous content rate may increase.

일 실시예에 따른 질화 붕소막(BN)은 질소와 붕소의 비율이 거의 동일할 수 있다. 질소에 대한 붕소의 비율은 약 0.9 내지 약 1.1일 수 있다. 또한, 질화 붕소막은 수소를 포함할 수 있으나, 질화 붕소막에서의 수소 함유량은 작을 수 있다. 예를 들어, 수소는 약 10%이하일 수 있다. 질화 붕소막은 수소의 함유량이 적기 때문에 화학적으로 안정적일 수 있다. The boron nitride film (BN) according to an embodiment may have substantially the same ratio of nitrogen and boron. The ratio of boron to nitrogen may be from about 0.9 to about 1.1. Further, the boron nitride film may contain hydrogen, but the hydrogen content in the boron nitride film may be small. For example, hydrogen may be less than or equal to about 10%. The boron nitride film may be chemically stable because it contains a small amount of hydrogen.

일 실시예에 따른 질화 붕소막(BN)은 약 100kHz 동작 주파수에서 3이하의 유전 상수(여기서 유전 상수라 함은 진공 또는 공기에 대한 상대 유전 상수를 의미할 수 있다)를 가질 수 있다. 예를 들어, 비정질의 질화 붕소막(a-BN)은 약 100kHz 동작 주파수에서 2.3이하의 유전 상수를 가지며, 나노 결정의 질화 붕소막(nc-BN)은 약 100kHz 동작 주파수에서 2.3 내지 2.5의 유전 상수를 가질 수 있다. The boron nitride film (BN) according to an embodiment may have a dielectric constant of 3 or less (here, the dielectric constant may mean a relative dielectric constant with respect to vacuum or air) at an operating frequency of about 100 kHz. For example, an amorphous boron nitride film (a-BN) has a dielectric constant of 2.3 or less at an operating frequency of about 100 kHz, and a nanocrystalline boron nitride film (nc-BN) has a dielectric constant of 2.3 to 2.5 at an operating frequency of about 100 kHz. Can have constants.

또한, 일 실시예에 따른 질화 붕소막(BN)의 질량 밀도는 질화 붕소막의 유전 상수에 따라 달라질 수 있다. 예를 들어, 일 실시예에 따른 질화 붕소막은 1 내지 3의 질량 밀도(g/cm2)를 가질 수 있다. In addition, the mass density of the boron nitride layer (BN) according to the embodiment may vary according to the dielectric constant of the boron nitride layer. For example, the boron nitride film according to an embodiment may have a mass density (g/cm 2 ) of 1 to 3.

그리고, 일 실시예에 따른 질화 붕소막의 항복장(breakdown field)은 4 MVcm-1 이상일 수 있다. 구체적으로, 일 실시예에 따른 질화 붕소막의 항복장(breakdown field)은 5 내지 10 MVcm-1일 수 있다. In addition, a breakdown field of the boron nitride film according to an embodiment may be 4 MVcm -1 or more. Specifically, The breakdown field of the boron nitride film according to an embodiment may be 5 to 10 MVcm -1.

일 실시예에 따른 질화 붕소막(BN)은 표면은 매끄러울 수 있다. 예를 들어, 질화 붕소막(BN)의 표면은 RMS(Root-Mean-Square) 거칠기 값이 약 0.3 내지 0.6일 수 있다. 일 실시예에 따른 질화 붕소막(BN)의 표면 거칠기는 질화 붕소용 소스의 유량에 의해 결정될 수 있다. The boron nitride film BN according to an embodiment may have a smooth surface. For example, the surface of the boron nitride film BN may have a root-mean-square (RMS) roughness value of about 0.3 to 0.6. The surface roughness of the boron nitride film BN according to the embodiment may be determined by the flow rate of the source for boron nitride.

질화 붕소막의 특성을 얻기 위해 약 10- 4Torr의 공정 압력 및 약 400℃의 공정 온도에서 ICP-CVD(inductively coupled plasma-chemical vapour deposition) 공법으로 Si 기판상에 질화 붕소막을 성장시켰다. It was grown on the boron nitride film on a Si substrate by ICP-CVD (inductively coupled plasma- chemical vapour deposition) method at a process temperature of the process pressure of 4 Torr and about 400 ℃ - about 10 in order to obtain a boron nitride film characteristics.

도 3a 내지 도 3d는 일 실시예에 따른 질화 붕소막의 원자 구조를 나타내는 도면이다. 도 3a는 질화 붕소막의 저배율 TEM(Transmission electron microscopy) 이미지이고, 도 3b는 질화 붕소막의 선택적인 영역 전자 회절에 대한 이미지이다. 도 6b에 도시된 이미지는 식별 가능한 결정 고리가 없는 확산 패턴을 보여준다. 도 3c는 질화 붕소막의 고배율 TEM 이미지로서, 질화 붕소막의 원자들이 무질서하게 배열되어 있음을 확인할 수 있다. 또한, 도 3d는 질화 붕소막에 대한 고속 푸리에 변환 결과를 나타낸 도면으로서, 비정질 필름의 전형적인 확산 회절 패턴을 보여주고 있다. 따라서, 일 실시예에 따른 제조 방법으로 제조된 질화 붕소막은 비정질임을 알 수 있다. 3A to 3D are diagrams showing the atomic structure of a boron nitride film according to an exemplary embodiment. 3A is a low magnification TEM (transmission electron microscopy) image of the boron nitride film, and FIG. 3B is an image of selective region electron diffraction of the boron nitride film. The image shown in FIG. 6B shows a diffusion pattern without identifiable crystal rings. 3C is a high magnification TEM image of the boron nitride layer, and it can be seen that the atoms of the boron nitride layer are arranged in a disorderly manner. In addition, FIG. 3D is a diagram showing a result of a fast Fourier transform for a boron nitride film, showing a typical diffusion diffraction pattern of an amorphous film. Accordingly, it can be seen that the boron nitride film manufactured by the manufacturing method according to the exemplary embodiment is amorphous.

도 4a는 일 실시예에 따른 질화 붕소막의 라만 스펙트럼 결과이다. SiO2/Si는 기판, 예를 들어, SiO2/Si로 구성된 기판 자체에 대해 측정된 라만 스펙트럼 결과이고, 실시예 1은 SiO2/Si로 구성된 기판상에 일 실시예에 따른 질화 붕소막(a-BN)을 형성한 후 측정된 라만 스펙트럼 결과이며, Tri-hBN는 SiO2/Si로 구성된 기판상에 3 층의 육방정계 질화 붕소(Hexagonal Boron Nitride)막을 에피성장한 후 측정된 라만 스펙트럼 결과이다. 4A is a Raman spectrum result of a boron nitride film according to an exemplary embodiment. SiO 2 /Si is a Raman spectrum result measured for a substrate, for example, a substrate composed of SiO 2 /Si, and Example 1 is a boron nitride film according to an embodiment on a substrate composed of SiO 2 /Si ( a-BN) is a Raman spectrum result measured after formation, and Tri-hBN is a Raman spectrum result measured after epi-growing a 3-layer hexagonal boron nitride film on a substrate composed of SiO 2 /Si. .

도 4a에 도시된 바와 같이, 기판의 라만 스펙트럼과 일 실시예에 따른 질화 붕소막의 라만 스펙트럼은 서로 유사하다. 일 실시예에 따른 질화 붕소막(a-BN)과 3 층의 육방정계 질화 붕소막(Tri-hBN)을 비교하면, 1373 cm-1에서 3 층의 육방정계 질화 붕소막(Tri-hBN)에는 존재하는 피크가 비정질의 질화 붕소막(a-BN)에는 존재하지 않음을 확인할 수 있다. 이는 일 실시예에 따른 질화 붕소막(a-BN)은 육방정계 질화 붕소(Hexagonal Boron Nitride)막에 포함된 결정성이 존재하지 않는다는 의미할 수 있다. 4A, the Raman spectrum of the substrate and the Raman spectrum of the boron nitride film according to the exemplary embodiment are similar to each other. Comparing the boron nitride film (a-BN) according to an embodiment and the three-layer hexagonal boron nitride film (Tri-hBN), the three-layer hexagonal boron nitride film (Tri-hBN) at 1373 cm -1 It can be seen that the present peak does not exist in the amorphous boron nitride film (a-BN). This may mean that the boron nitride film (a-BN) according to the embodiment does not have crystallinity included in the hexagonal boron nitride film.

도 4b는 일 실시예에 따른 질화 붕소막의 FTIR(Fourier transform infrared spectroscopy) 스펙트럼을 나타내는 결과이다. 입사각 60°에서 s-편광을 이용하여 질화 붕소막에 대한 FTIR 스펙트럼을 측정하였다. 도 4b에 도시된 바와 같이, 일 실시예에 따른 질화 붕소막은 1370 cm-1 근처에서 횡단 광학 모드(transverse optical mode)에 기인한 흡수 피크가 존재하는 반면, 1570cm-1 근처에서 또 다른 흡수 피크가 존재함을 확인할 수 있다. 1570cm-1 근처에서 피크가 존재하지 않는다는 것은 일 실시예에 따른 질화 붕소막은 비정질 특성을 있음을 의미한다. 4B is a result showing a Fourier transform infrared spectroscopy (FTIR) spectrum of a boron nitride film according to an exemplary embodiment. The FTIR spectrum of the boron nitride film was measured using s-polarized light at an incidence angle of 60°. As shown in FIG. 4B, in the boron nitride film according to an embodiment, an absorption peak due to a transverse optical mode exists near 1370 cm -1 , while another absorption peak exists near 1570 cm -1. It can be confirmed that it exists. The absence of a peak near 1570cm -1 means that the boron nitride film according to the embodiment has an amorphous characteristic.

다양한 실험 결과에 따라 약 400℃의 공정 온도에서 형성된 질화 붕소막은 비정질임을 확인할 수 있다. 이하 약 400℃의 공정 온도에서 일 실시예에 따른 제조 방법으로 형성된 질화 붕소막을 비정질의 질화 붕소막(a-BN)이라고 칭한다. According to various experimental results, it can be confirmed that the boron nitride film formed at a process temperature of about 400°C is amorphous. Hereinafter, the boron nitride film formed by the manufacturing method according to the exemplary embodiment at a process temperature of about 400° C. is referred to as an amorphous boron nitride film (a-BN).

도 5는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)에 대한 XPS 프로파일을 나타내는 결과이다. 도 5에 도시된 바와 같이, 붕소의 1s에 대한 피크는 190.4eV이고, 질소의 1s에 대한 피크는 397.9eV임을 확인할 수 있다. 도 5의 XPS 프로파일로부터 붕소와 질소의 각 피크의 크기를 기초로 붕소와 질소의 원자비는 약 1: 1.08이고, sp2 결합을 포함하는 것으로 확인할 수 있다.5 is a result showing an XPS profile for an amorphous boron nitride film (a-BN) according to an exemplary embodiment. As shown in FIG. 5, it can be seen that the peak for 1s of boron is 190.4 eV, and the peak for 1s of nitrogen is 397.9 eV. From the XPS profile of FIG. 5, the atomic ratio of boron and nitrogen is about 1: 1.08 based on the size of each peak of boron and nitrogen, and it can be confirmed that the sp 2 bond is included.

도 6는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)에 대한 FTIR 스펙트럼을 나타내는 결과이다. 도 6에 도시된 바와 같이, FTIR 스펙트럼에는 B-H 및 N-H에 대응하는 주파수에서 피크가 관찰되지 않았다. 6 is a result of showing an FTIR spectrum of an amorphous boron nitride film (a-BN) according to an exemplary embodiment. As shown in Fig. 6, no peaks were observed at frequencies corresponding to B-H and N-H in the FTIR spectrum.

도 7a는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)에 대한 HR-RBS(high-resolution Rutherford backscattering spectrometry) 프로파일을 나타내는 결과이고, 도 7b는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)에 대한 HR-ERDA(high-resolution elastic recoil detection analysis) 프로파일을 나타내는 결과이다. 도 7a는 240-400 keV의 에너지 범위에서 측정한 결과이고, 도 7b는 52-68 keV의 에너지 범위에서 측정된 결과로서, 기판의 원소인 Si 와 O가 측정되었고, 질화 붕소막의 원소인 B와 N도 측정되었음을 확인할 수 있다. 또한, 수소가 측정되었음을 확인할 수 있다. 7A is a result showing a high-resolution Rutherford backscattering spectrometry (HR-RBS) profile for an amorphous boron nitride film (a-BN) according to an embodiment, and FIG. 7B is an amorphous boron nitride film according to an embodiment. This is a result showing a high-resolution elastic recoil detection analysis (HR-ERDA) profile for (a-BN). 7A is a result of measurement in the energy range of 240-400 keV, and FIG. 7B is a result of measurement in the energy range of 52-68 keV, Si and O, which are elements of the substrate, were measured, and B and the elements of the boron nitride film It can be seen that N was also measured. In addition, it can be confirmed that hydrogen was measured.

도 7c는 HR-RBS 및 HR-ERDA 스펙트럼을 이용하여 계산된 질화 붕소막이 조성비이다. 도 7c에 도시된 바와 같이, 붕소와 질소의 비는 약 1.04: 1임을 확인할 수 있다. 또한, 질화 붕소막에서의 수소는 약 5.5%임을 확인할 수 있다. Figure 7c is a boron nitride film composition ratio calculated using the HR-RBS and HR-ERDA spectra. As shown in Figure 7c, it can be seen that the ratio of boron and nitrogen is about 1.04:1. In addition, it can be seen that hydrogen in the boron nitride film is about 5.5%.

지금까지 기판상에 질화 붕소막을 성장시킨 질화 붕소막에 대한 특성을 확인하였다. 일 실시예에 따른 질화 붕소막은 촉매 물질을 포함하는 기판상에 성장시킨 후 다른 기판에 전사시킬 수도 있다. So far, the characteristics of the boron nitride film in which the boron nitride film was grown on the substrate was confirmed. The boron nitride film according to an embodiment may be grown on a substrate including a catalyst material and then transferred to another substrate.

도 8a 및 도 8b는 일 실시예에 따른 전사된 질화 붕소막의 특성을 나타내는 도면이다. 도 8a는 SiO2 기판으로 전사된 질화 붕소막의 라만 스펙트럼의 결과이다. 약 30W 플라즈마 전력 및 약 300oC의 성장 온도에서 구리 포일상이 질화 붕소막을 성장시켰다. 그리고, 성장된 질화 붕소막을 SiO2 기판으로 전사한 후 라만 스펙트럼을 획득하였다. 질화 붕소막이 성장되지 않는 SiO2 기판의 라만 스펙트럼과 전사된 질화 붕소막의 라만 스펙트럼의 결과과 유사함을 알 수 있다. 이는 전사된 질화 붕소막도 SiO2 기판과 같이 비정질임을 확인할 수 있다. 8A and 8B are diagrams showing characteristics of a transferred boron nitride film according to an exemplary embodiment. 8A is a result of a Raman spectrum of a boron nitride film transferred to a SiO2 substrate. The boron nitride film was grown on a copper foil at a plasma power of about 30 W and a growth temperature of about 300 o C. Then, the grown boron nitride film was transferred to a SiO 2 substrate, and a Raman spectrum was obtained. It can be seen that the results of the Raman spectrum of the SiO 2 substrate in which the boron nitride film is not grown and the Raman spectrum of the transferred boron nitride film are similar. It can be seen that the transferred boron nitride film is also amorphous like the SiO 2 substrate.

도 8b는 일 실시예에 따른 전사된 질화 붕소막의 XPS 이미지를 나타낸다. 도 8b에 도시된 바와 같이, 400℃의 공정 온도에서 성장된 질화 붕소막과 동일하게 붕소의 1s에 대한 피크는 190.4eV이고, 질소의 1s에 대한 피크는 397.9eV임을 확인할 수 있다. 도 8b의 XPS 프로파일로부터 붕소와 질소의 각 피크의 크기를 기초로 붕소와 질소의 원자비는 약 1: 1.08이고, sp2 결합을 포함하는 것을 확인할 수 있다. 따라서, 성장 기판이 촉매 기판이라 하더라도 저온에서 성장시키면 비정질의 질화 붕소막(a-BN)을 획득할 수 있음을 알 수 있다. 8B shows an XPS image of a transferred boron nitride film according to an embodiment. As shown in FIG. 8B, it can be seen that the peak for 1s of boron is 190.4 eV and the peak for 1s of nitrogen is 397.9 eV, similar to the boron nitride film grown at a process temperature of 400°C. From the XPS profile of FIG. 8B, it can be seen that the atomic ratio of boron and nitrogen is about 1: 1.08 based on the size of each peak of boron and nitrogen, and that the sp 2 bond is included. Accordingly, it can be seen that even if the growth substrate is a catalyst substrate, an amorphous boron nitride film (a-BN) can be obtained when grown at a low temperature.

다음은 비정질의 질화 붕소막(a-BN)의 유전 특성에 대해 설명한다. 유전 상수는 전기장의 인가에 의해 물질에서 전기 쌍극자가 얼마나 쉽게 유도될 수 있는지에 대한 물리적 측정치이다. 공기 또는 진공의 유전 상수는 1이지만, 고체 물질의 전기 분극성은 고성능 전자 기기와 가장 관련이 있는 이극성(dipolar), 원자(atomic) 및 전자(electronic) 요소들에서 발생한다. 이들 요소들의 기여는 10-kHz 내지 30-MHz 범위의 주파수 함수로 측정될 수 있다. 금속-절연체-금속(MIM) 구조상에서 커패시턴스-주파수 측정을 이용하여 유전 상수를 측정할 수 있다. 비교를 위해 서로 다른 주파수에서 비정질의 질화 붕소막(a-BN)과 육방정계 질화 붕소막(h-BN)에 대한 유전 상수를 측정하였다. The following describes the dielectric properties of the amorphous boron nitride film (a-BN). The dielectric constant is a physical measure of how easily an electric dipole can be induced in a material by the application of an electric field. Although the dielectric constant of air or vacuum is 1, the electrical polarization of solid materials occurs in the dipolar, atomic and electronic elements most relevant to high-performance electronic devices. The contribution of these factors can be measured as a function of frequency in the range of 10-kHz to 30-MHz. On a metal-insulator-metal (MIM) structure, the dielectric constant can be measured using capacitance-frequency measurement. For comparison, dielectric constants were measured for an amorphous boron nitride film (a-BN) and a hexagonal boron nitride film (h-BN) at different frequencies.

도 9a는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)의 유전 상수를 측정한 결과이다. 도 9a에 도시된 유전 상수는 50회 이상 측정한 유전 상수의 평균값이다. 도 9a에 도시된 바와 같이, 비정질의 질화 붕소막(a-BN) 및 육방정계 질화 붕소막(h-BN)의 유전 상수는 동작 주파수에 반비례함을 할 수 있다. 약 10kHz의 동작 주파수에서 비정질의 질화 붕소막(a-BN) 및 육방정계 질화 붕소막(h-BN) 각각의 유전 상수는 약 2 및 3.5임을 확인할 수 있다. 그리고, 약 100kHz의 동작 주파수에서 비정질의 질화 붕소막(a-BN) 및 육방정계 질화 붕소막 각각의 유전 상수는 약 1.78 및 3.28 임을 확인할 수 있다. 그리고, 약 1MHz 주파수에서 비정질의 질화 붕소막(a-BN)에 대한 유전 상수는 약 1.16으로 감소하여 공기 또는 진공의 유전 상수에 가까워졌음을 확인할 수 있다. 비정질의 질화 붕소막(a-BN)의 낮은 유전 상수는 BN 사이의 비극성 결합에 기인한 것으며, 높은 주파수에서도 쌍극자 정렬을 하는 차수(order)가 존재하지 않기 때문이다.9A is a result of measuring the dielectric constant of an amorphous boron nitride film (a-BN) according to an exemplary embodiment. The dielectric constant shown in FIG. 9A is an average value of the dielectric constant measured 50 times or more. As shown in FIG. 9A, the dielectric constant of the amorphous boron nitride film (a-BN) and the hexagonal boron nitride film (h-BN) may be inversely proportional to the operating frequency. At an operating frequency of about 10 kHz, it can be seen that the dielectric constants of the amorphous boron nitride film (a-BN) and the hexagonal boron nitride film (h-BN) are about 2 and 3.5, respectively. In addition, it can be seen that dielectric constants of the amorphous boron nitride film (a-BN) and the hexagonal boron nitride film are about 1.78 and 3.28 at an operating frequency of about 100 kHz. In addition, it can be seen that at a frequency of about 1 MHz, the dielectric constant of the amorphous boron nitride film (a-BN) decreased to about 1.16, and became close to the dielectric constant of air or vacuum. The low dielectric constant of the amorphous boron nitride film (a-BN) is due to the non-polar coupling between BNs, and because there is no order for dipole alignment even at high frequencies.

SE(spectroscopic ellipsometry) 측정 방법을 이용하여 질화 붕소막의 굴절률(n)을 측정하고 굴절률과 유전 상수(k)의 관계가 n2 =k을 이용하여 유전 상수를 획득할 수 있다. The refractive index (n) of the boron nitride film is measured using a spectroscopic ellipsometry (SE) measurement method, and the dielectric constant can be obtained by using n 2 =k in which the relationship between the refractive index and the dielectric constant (k) is used.

도 9b는 SE(spectroscopic ellipsometry) 측정 방법을 이용한 질화 붕소막의 유전 상수를 나타내는 결과이다. 633 nm 파장에서 SE 측정 방법으로 측정된 육방정계 질화 붕소막 및 비정질의 질화 붕소막(a-BN)의 굴절률 각각은 2.16 및 1.37이었다. 그리하여, 육방정계 질화 붕소막(h-BN) 및 비정질의 질화 붕소막(a-BN)에 대한 유전 상수 각각은 4.67 및 1.88이며, 100kHz에서 전기적 측정으로 얻은 값과 거의 일치함을 확인할 수 있다.9B is a result showing the dielectric constant of a boron nitride film using a spectroscopic ellipsometry (SE) measurement method. The refractive indices of the hexagonal boron nitride film and the amorphous boron nitride film (a-BN) measured by the SE measurement method at a wavelength of 633 nm were 2.16 and 1.37, respectively. Thus, it can be seen that the dielectric constants for the hexagonal boron nitride film (h-BN) and the amorphous boron nitride film (a-BN) are 4.67 and 1.88, respectively, and are almost identical to the values obtained by electrical measurements at 100 kHz.

도 10a는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)의 질량 밀도를 시뮬레이션한 결과이다. Si 기판상에 40 nm 두께를 갖는 비정질의 질화 붕소막(a-BN)을 성장한 후, 기판에서 질화 붕소막 두께 방향인 z방향에 따른 질량 밀도를 시뮬레이션하였다. 도 10a에 도시된 바와 같이, 비정질의 질화 붕소막(a-BN)의 질량 밀도는 약 2g/cm3임을 확인할 수 있다. 이는 비정질의 질화 붕소막(a-BN)은 유전 상수는 낮더라도 밀도는 높아 기계적 강도가 저하되지 않음을 알 수 있다. 10A is a result of simulation of the mass density of an amorphous boron nitride film (a-BN) according to an exemplary embodiment. After growing an amorphous boron nitride film (a-BN) having a thickness of 40 nm on a Si substrate, the mass density along the z direction, which is the thickness direction of the boron nitride film, was simulated on the substrate. As shown in FIG. 10A, it can be seen that the mass density of the amorphous boron nitride film (a-BN) is about 2 g/cm 3. It can be seen that the amorphous boron nitride film (a-BN) has a high density even though the dielectric constant is low, so that the mechanical strength does not decrease.

도 10b는 다양한 물질의 유전 상수와 질량 밀도와의 관계를 나타낸 그래프이다. 도 10b에 도시된 바와 같이, 일반적으로 물질의 유전 상수와 질량 밀도는 비례한다. 그리하여, 유전 상수가 낮은 물질은 질량 밀도가 낮아 기계적 강도가 낮을 수 있다. 그러나, 비정질의 질화 붕소막(a-BN)은 유전 상수가 약 2일 때 질량 밀도도 약 2로서 다른 물질에 비해 상대적으로 질량 밀도가 높다. 그리하여 비정질의 질화 붕소막(a-BN)은 기계적 강도가 높을 수 있다. 10B is a graph showing the relationship between the dielectric constant and mass density of various materials. As shown in Fig. 10B, in general, the dielectric constant and mass density of a material are proportional. Thus, a material having a low dielectric constant may have a low mass density and a low mechanical strength. However, the amorphous boron nitride film (a-BN) has a mass density of about 2 when the dielectric constant is about 2, which is relatively high in mass density compared to other materials. Thus, the amorphous boron nitride film (a-BN) may have high mechanical strength.

한편, 저유전율 물질을 구현하기 위한 또 다른 방법으로, 공기의 낮은 유전율을 활용하기 위해, 물질을 다공성으로 만들기도 한다. 그러나, 이는 물질의 밀도를 감소시켜 결과적으로 기계적 강도를 저하시킬 수 있다. 그러나, 비정질의 질화 붕소막(a-BN)은 앞서 설명한 도 3a 내지 도 3d에 도시된 바와 같이, 다공성이 아니기 때문에 기계적 강도가 좋다. 물론 비정질의 질화 붕소막(a-BN)에 적어도 하나의 기공을 형성할 수 있다. 비정질의 질화 붕소막(a-BN)에 기공을 형성함으로써 유전 상수를 더 낮을 수 있다. 경우에 따라서는 비정질의 질화 붕소막(a-BN)의 기공에 다른 물질을 채울 수 있다. 비정질의 질화 붕소막(a-BN)의 기공에 다른 물질이 채워진다 하더라고 유전 상수가 크게 높아지지 않으면서 비정질의 질화 붕소막(a-BN)의 활용도를 높일 수 있다. On the other hand, as another method for implementing a low dielectric constant material, in order to utilize the low dielectric constant of air, the material is made porous. However, this can reduce the density of the material and consequently lower the mechanical strength. However, the amorphous boron nitride film (a-BN) has good mechanical strength because it is not porous as shown in FIGS. 3A to 3D described above. Of course, at least one pore may be formed in the amorphous boron nitride film (a-BN). By forming pores in the amorphous boron nitride film (a-BN), the dielectric constant may be lower. In some cases, other materials may be filled in the pores of the amorphous boron nitride film (a-BN). Even if the pores of the amorphous boron nitride film (a-BN) are filled with other materials, the utilization of the amorphous boron nitride film (a-BN) can be improved without significantly increasing the dielectric constant.

도 11는 다양한 물질의 유전 상수와 항복장과의 관계를 나타내는 그래프이다. 도 11에 도시된 바와 같이, 유전 상수와 항복장은 비례 관계임을 확인할 수 있다. 도 11에 도시된 바와 같이, 유전 상수가 2에 가까운 다른 물질에 비해 비정질의 질화 붕소막(a-BN)의 항복장이 높음을 확인할 수 있다. 11 is a graph showing the relationship between dielectric constants and yield lengths of various materials. As shown in FIG. 11, it can be seen that the dielectric constant and the yield length have a proportional relationship. As shown in FIG. 11, it can be seen that the yield of the amorphous boron nitride film (a-BN) is higher than that of other materials having a dielectric constant close to 2.

도 12는 일 실시예에 따른 비정질의 질화 붕소막(a-BN)과 육방정계 질화 붕소막의 특성을 정리한 표이다. 도 12에 표시된 바와 같이, 비정질의 질화 붕소막(a-BN)은 100kHz 이하의 동작 주파수에서 유전 상수가 2이하임을 확인할 수 있다. 또한, 비정질의 질화 붕소막(a-BN)의 항복장은 7.3 MV-cm-1로서, 육방정계 질화 붕소막보다 훨씬 크며, 633nm의 전자기파에 대한 반사계수도 2이하이다. 12 is a table summarizing characteristics of an amorphous boron nitride film (a-BN) and a hexagonal boron nitride film according to an exemplary embodiment. As shown in FIG. 12, it can be seen that the amorphous boron nitride film (a-BN) has a dielectric constant of 2 or less at an operating frequency of 100 kHz or less. In addition, the yield of the amorphous boron nitride film (a-BN) is 7.3 MV-cm -1 , It is much larger than the hexagonal boron nitride film and has a reflection coefficient of less than 2 for electromagnetic waves of 633 nm.

앞서 설명한 바와 같은 전기적 특성과 유전 특성 때문에 비정질의 질화 붕소막(a-BN)은 층간 절연막으로 이용될 수 있다. 특히, 도전성 물질들 사이에서 층간 절연막으로 이용되는 경우 기생 용량을 줄일 수 있다.Due to the electrical and dielectric properties as described above, the amorphous boron nitride film (a-BN) may be used as an interlayer insulating film. In particular, when used as an interlayer insulating layer between conductive materials, parasitic capacitance can be reduced.

뿐만 아니라, 비정질의 질화 붕소막(a-BN)은 화학적으로 안정적이기 대문에 확산 배리어층(diffusion barrier)으로 이용될 수 있다.In addition, since the amorphous boron nitride film (a-BN) is chemically stable, it can be used as a diffusion barrier.

예를 들어, 로직 및 메모리 장치 중 BEOL(back end of line) CMOS 제조의 핵심 단계는, 금속 원자가 절연체로 이동하는 것을 방지하기 위해, 저유전율의 유전체와 금속 와이어 인터커넥트 사이에 확산 배리어를 증착하는 것이다. 이상적으로는, 저유전율 물질이 확산 배리어로서도 작용할 수 있다면, 별도의 확산 배리어를 증착할 필요가 없다. 일 실시예에 따른 비정질의 질화 붕소막(a-BN)은 저유전율이면서 항복장이 큰 바, 확산 배리어로 이용될 수 있을 것이다. For example, among logic and memory devices, a key step in back end of line (BEOL) CMOS fabrication is to deposit a diffusion barrier between the low-k dielectric and metal wire interconnects to prevent the migration of metal atoms to the insulator. . Ideally, if the low-k material can also act as a diffusion barrier, there is no need to deposit a separate diffusion barrier. The amorphous boron nitride film (a-BN) according to an embodiment has a low dielectric constant and a large yielding length, and thus may be used as a diffusion barrier.

도 13은 일 실시예에 따른 비정질의 질화 붕소막(a-BN)에 대한 열 확산 시험한 후의 ESD 라인 프로파일이다. Si 기판상에 3nm 두께를 갖는 비정질의 질화 붕소막(a-BN)을 형성하고, 일 실시예에 따른 비정질의 질화 붕소막(a-BN)에 80nm의 코발트 막을 증착시켰다. 그리고 나서 진공에서 600 ℃로 약 1 시간 동안 Co/a-BN/Si 소자를 어닐링하여 비정질의 질화 붕소막(a-BN)의 확산 배리어 특성을 테스트했다. 13 is an ESD line profile after a heat diffusion test for an amorphous boron nitride film (a-BN) according to an exemplary embodiment. An amorphous boron nitride film (a-BN) having a thickness of 3 nm was formed on a Si substrate, and an 80 nm cobalt film was deposited on the amorphous boron nitride film (a-BN) according to an embodiment. Then, the diffusion barrier properties of the amorphous boron nitride film (a-BN) were tested by annealing the Co/a-BN/Si device for about 1 hour at 600° C. in vacuum.

도 13에 도시된 바와 같이, 두께의 높이에 따라 코발드 성분과 실리콘 성분이 분리되어 있음을 확인할 수 있다. 이는 코발트 성분이 실리콘이 있는 영역으로 확산되지 않음을 의미한다. 이는 비정질의 질화 붕소막(a-BN)이 확산 배리어 역할을 하고 있음을 알 수 있다. As shown in FIG. 13, it can be seen that the cobald component and the silicon component are separated according to the height of the thickness. This means that the cobalt component does not diffuse into the area where the silicon is present. It can be seen that the amorphous boron nitride film (a-BN) serves as a diffusion barrier.

도 14는 비교예로서, TiN 층에 대한 열 확산 시험한 후의 단면 TEM 이미지과 ESD 라인 프로파일이다. 실리콘 기판상에 3nm 두께의 TiN층을 형성하고, TiN층에 80nm의 코발트 막을 증착시켰다. 그리고 나서 진공에서 600 ℃로 약 1 시간 동안 Co/TiN/Si 소자를 어닐링하였다. 그 결과, 도 14의 (i) 및 (ii) 에 도시된 바와 같이, 코발트 막에는 코발트가 분리되고, 분리된 코발트는 실리콘 기판으로 확산되었음을 확인할 수 있다. 14 is a cross-sectional TEM image and an ESD line profile after a heat diffusion test for a TiN layer as a comparative example. A 3 nm-thick TiN layer was formed on a silicon substrate, and an 80 nm cobalt film was deposited on the TiN layer. Then, the Co/TiN/Si device was annealed in vacuum at 600° C. for about 1 hour. As a result, as shown in (i) and (ii) of FIG. 14, it can be seen that cobalt was separated from the cobalt film, and the separated cobalt was diffused into the silicon substrate.

도 13 및 도 14의 결과로부터 비정질의 질화 붕소막(a-BN)은 일반적으로 확산 배리어로 이용되는 TiN층보다 금속의 확산을 방지하는 효과가 큼을 확인할 수 있다. It can be seen from the results of FIGS. 13 and 14 that the amorphous boron nitride film (a-BN) has a greater effect of preventing metal diffusion than the TiN layer generally used as a diffusion barrier.

도 15은 일 실시예에 따른 비정질의 질화 붕소막(a-BN)의 온도에 따른 항복 바이어스를 나타낸 결과이다. 비정질의 질화 붕소막(a-BN)의 항복 바이어스는 온도에 반비례함을 알 수 있다. 온도가 높아질수록 항복 전압이 작아진다 하더라도, 비정질의 질화 붕소막(a-BN)은 TiN층의 항복 바이어스보다 큼을 확인할 수 있다. 이는 비정질의 질화 붕소막(a-BN)은 다양한 온도에서도 안정적임을 의미하며, 그 결과, 비정질의 질화 붕소막(a-BN)은 고성능 CMOS 전자 기기를 위한 우수한 저유전 물질이 될 수 있다. 15 is a result of a breakdown bias according to temperature of an amorphous boron nitride film (a-BN) according to an exemplary embodiment. It can be seen that the breakdown bias of the amorphous boron nitride film (a-BN) is inversely proportional to the temperature. Although the breakdown voltage decreases as the temperature increases, it can be seen that the amorphous boron nitride film (a-BN) is larger than the breakdown bias of the TiN layer. This means that the amorphous boron nitride film (a-BN) is stable at various temperatures, and as a result, the amorphous boron nitride film (a-BN) can be an excellent low dielectric material for high-performance CMOS electronic devices.

400℃ 이하의 저온에서 ICP-CVD(inductively coupled plasma-chemical vapour deposition) 공법으로 형성된 질화 붕소막은 비정질이고, 확산 배리어 기능을 수행할 수 있다. 그리고, 비정질의 질화 붕소막(a-BN)은 저유전율이고, 유사한 유전율을 갖는 물질에 비해 항복장이 크다. 비정질의 질화 붕소막(a-BN)은 400℃의 이하의 저온에서 생성되는데, 기판, 압력 등에 따라 공정 온도는 조절될 수 있다. 예를 들어, 기판이 질화 붕소막을 형성하는 촉매역할을 하는 경우, 400℃보다 낮은 예를 들어, 300℃에서 질화 붕소막을 형성할 수 있다. The boron nitride film formed by the ICP-CVD (inductively coupled plasma-chemical vapor deposition) method at a low temperature of 400°C or less is amorphous and can perform a diffusion barrier function. In addition, the amorphous boron nitride film (a-BN) has a low dielectric constant and has a higher yield than a material having a similar dielectric constant. The amorphous boron nitride film (a-BN) is produced at a low temperature of 400° C. or less, and the process temperature may be adjusted according to the substrate and pressure. For example, when the substrate serves as a catalyst for forming a boron nitride film, a boron nitride film may be formed at a temperature lower than 400°C, for example, 300°C.

다음은 400℃보다 높은 온도에서 형성된 질화 붕소막에 대해 설명한다. 예를 들어, 약 10- 4Torr 의 공정 압력 및 약 700℃의 공정 온도에서 ICP-CVD(inductively coupled plasma-chemical vapour deposition) 공법으로 실리콘 기판상에 질화 붕소막을 성장시켰다. The following describes the boron nitride film formed at a temperature higher than 400°C. For example, about 10 - was grown on the boron nitride film on a silicon substrate by ICP-CVD (inductively coupled plasma- chemical vapour deposition) method at a process temperature of the process pressure of 4 Torr and about 700 ℃.

도 16a 내지 도 16c는 일 실시예에 따른 약 700℃에서 성장된 질화 붕소막의 원자 구조를 나타내는 도면이다. 도 16a는 약 700℃에서 성장된 질화 붕소막의 선택적인 영역 전자 회절에 대한 이미지이다. 도 16a에 도시된 이미지는 다결정 고리 패턴을 보여준다. 도 16b는 약 700℃에서 성장된 질화 붕소막의 고배율 TEM 이미지로서, 나노 크기의 작은 결정들이 배열되어 있음을 확인할 수 있다. 또한, 도 16c는 약 700℃에서 성장된 질화 붕소막에 대한 고속 푸리에 변환 결과를 나타낸 도면으로서, 육방형 상부 구조(superstructure)를 가지고 있음을 확인할 수 있다. 따라서, 약 400℃보다 높은 온도, 예를 들어 700℃에서 성장된 질화 붕소막은 나노 크기의 결정을 포함함을 확인할 수 있다. 16A to 16C are diagrams showing the atomic structure of a boron nitride film grown at about 700° C. according to an exemplary embodiment. 16A is an image of selective area electron diffraction of a boron nitride film grown at about 700°C. The image shown in FIG. 16A shows a polycrystalline ring pattern. 16B is a high magnification TEM image of a boron nitride film grown at about 700° C., and it can be seen that small nano-sized crystals are arranged. In addition, FIG. 16C is a diagram showing a result of a fast Fourier transform for a boron nitride film grown at about 700° C., and it can be seen that it has a hexagonal superstructure. Therefore, it can be seen that the boron nitride film grown at a temperature higher than about 400° C., for example, 700° C., contains nano-sized crystals.

나노 결정의 질화 붕소막(nc-BN)은 앞서 설명한 도 3a 내지 도 3d에 도시된 바와 같이, 다공성이 아니기 때문에 기계적 강도가 좋다. 물론 나노 결정의 질화 붕소막(nc-BN)을 적용하는 장치에 따라 나노 결정의 질화 붕소막(nc-BN)에 하나 이상의 기공을 형성할 수 있다. 나노 결정의 질화 붕소막(nc-BN)에 기공을 형성함으로써 유전 상수를 더 낮을 수 있다. 실시예에 따라 나노 결정의 질화 붕소막(nc-BN)의 기공에 다른 물질을 더 채울 수도 있다. 기공에 다른 물질이 채워진다 하더라고 나노 결정의 질화 붕소막(nc-BN)의 유전 상수가 크게 높아지지 않으면서 활용도를 높일 수 있다. The nanocrystalline boron nitride film (nc-BN) has good mechanical strength because it is not porous as shown in FIGS. 3A to 3D described above. Of course, one or more pores may be formed in the nanocrystalline boron nitride film (nc-BN) depending on the device to which the nanocrystalline boron nitride film (nc-BN) is applied. By forming pores in the nanocrystalline boron nitride film (nc-BN), the dielectric constant may be lower. According to an embodiment, another material may be further filled in the pores of the nanocrystalline boron nitride film (nc-BN). Even if the pores are filled with other materials, the utilization can be improved without significantly increasing the dielectric constant of the nanocrystalline boron nitride film (nc-BN).

도 17는 일 실시예에 따른 나노 결정의 질화 붕소막(nc-BN)에 대한 라만 스펙트럼 결과이다. 도 17에 도시된 바와 같이, 약 1370 cm-1의 파장에서 SiO2/Si로 구성된 기판 및 비정질의 질화 붕소막(a-BN)에는 피크가 존재하지 않는 반면, 약 1373 cm-1의 파장에서 700℃에서 형성된 질화 붕소막인 실시예 2 및 육방정계 질화 붕소막(tri-hBN)에는 피크가 존재함을 확인할 수 있다. 이는 700℃에서 형성된 질화 붕소막은 결정성을 갖고 있음을 알 수 있다. 이하 나노 크기의 결정을 갖는 질화 붕소막을 나노 결정의 질화 붕소막(nc-BN) 이라고 칭한다. 17 is a Raman spectrum result of a nanocrystalline boron nitride film (nc-BN) according to an exemplary embodiment. As shown in FIG. 17, there is no peak in the substrate composed of SiO 2 /Si and the amorphous boron nitride film (a-BN) at a wavelength of about 1370 cm -1 , whereas at a wavelength of about 1373 cm -1 It can be seen that peaks exist in Example 2, which is a boron nitride film formed at 700°C, and a hexagonal boron nitride film (tri-hBN). It can be seen that the boron nitride film formed at 700°C has crystallinity. Hereinafter, a boron nitride film having a nano-sized crystal is referred to as a nano-crystalline boron nitride film (nc-BN).

도 18은 일 실시예에 따른 나노 결정의 질화 붕소막(nc-BN)의 FTIR(Fourier transform infrared spectroscopy) 스펙트럼을 나타내는 결과이다. 입사각 60°에서 s-편광을 이용하여 질화 붕소막에 대한 FTIR 스펙트럼을 측정하였다. 도 18에 도시된 바와 같이, 비정질의 질화 붕소막(a-BN)은 1370 cm-1 근처에서 횡단 광학 모드(transverse optical mode)에 기인한 흡수 피크가 존재하지만, 1570cm-1 근처에서 흡수 피크가 존재하지 않음을 확인할 수 있다. 이는 일 실시예에 따른 나노 결정의 질화 붕소막(nc-BN)은 비정질 특성을 갖지 않음을 알 수 있다. 18 is a result showing a Fourier transform infrared spectroscopy (FTIR) spectrum of a nanocrystalline boron nitride film (nc-BN) according to an exemplary embodiment. The FTIR spectrum of the boron nitride film was measured using s-polarized light at an incidence angle of 60°. 18, the amorphous boron nitride film (a-BN) has an absorption peak due to a transverse optical mode near 1370 cm -1, but an absorption peak near 1570 cm -1 It can be confirmed that it does not exist. It can be seen that the nanocrystalline boron nitride film (nc-BN) according to the embodiment does not have an amorphous property.

도 19은 일 실시예에 나노 결정의 질화 붕소막(nc-BN)에 대한 XPS 프로파일을 나타내는 결과이다. 도 19에 도시된 바와 같이, 붕소의 1s에 대한 피크는 190.4eV이고, 질소의 1s에 대한 피크는 397.9eV임을 확인할 수 있다. 나노 결정의 질화 붕소막(nc-BN)과 비정질의 질화 붕소막(a-BN) 각각의 붕소의 1s 및 질소의 1s에 대한 피크가 거의 일치함을 확인할 수 있다. 도 19의 XPS 프로파일로부터 붕소와 질소의 원자비는 약 1: 1.08임을 확인할 수 있다. 19 is a result showing an XPS profile for a nanocrystalline boron nitride film (nc-BN) according to an embodiment. As shown in FIG. 19, it can be seen that the peak for 1s of boron is 190.4 eV, and the peak for 1s of nitrogen is 397.9 eV. It can be seen that the peaks for 1s of boron and 1s of nitrogen of the nanocrystalline boron nitride film (nc-BN) and the amorphous boron nitride film (a-BN) are almost identical. From the XPS profile of FIG. 19, it can be seen that the atomic ratio of boron and nitrogen is about 1: 1.08.

도 20은 일 실시예에 따른 나노 결정의 질화 붕소막(nc-BN)을 확산 배리어층으로 이용한 예를 도시한 도면이다. 실리콘 기판상에 700℃에서 질화 붕소막을 성장시키고, 질화 붕소막상에 50nm두께의 코발트막을 적층시켰다. 700℃에서 성장된 질화 붕소막은 나노 결정의 질화 붕소막(nc-BN)일 수 있다. 이후, 상술한 구조물을 600 ℃에서 1 시간 동안 진공 어닐링하였다. 도 20에 도시된 바와 같이, 실리콘 기판상에 매우 낮은 밀도의 바늘 형상의 코발트 실리사이드가 관찰되었다. 이는 나노 결정의 질화 붕소막(nc-BN)이 어닐링 조건에서도 확산 장벽의 기능을 어느 정도 수행하였음을 확인할 수 있다.20 is a diagram illustrating an example in which a nanocrystalline boron nitride film (nc-BN) is used as a diffusion barrier layer according to an exemplary embodiment. A boron nitride film was grown on a silicon substrate at 700°C, and a cobalt film having a thickness of 50 nm was laminated on the boron nitride film. The boron nitride film grown at 700° C. may be a nanocrystalline boron nitride film (nc-BN). Thereafter, the above-described structure was vacuum annealed at 600° C. for 1 hour. As shown in Fig. 20, a very low density of needle-shaped cobalt silicide was observed on the silicon substrate. It can be seen that the nanocrystalline boron nitride film (nc-BN) performed the function of a diffusion barrier to some extent even under an annealing condition.

도 21는 일 실시예에 따라 나노 결정의 질화 붕소막(nc-BN)의 주파수별 유전 상수를 나타내는 그래프이다. 도 21에 도시된 바와 같이 동작 주파수가 50kHz 내지 1MHz 범위에서, 나노 결정의 질화 붕소막(nc-BN)은 2.5 이하의 유전 상수를 가짐을 확인할 수 있다. 예를 들어, 나노 결정의 질화 붕소막(nc-BN)은 2.3 내지 2.5 의 유전 상수를 가짐을 확인할 수 있다. 결정성의 육방정계 질화 붕소는 일반적으로 50MHz 내지 100kHz의 동작 주파수 범위에서 2.9 내지 3.8의 유전 상수를 나타내는 것에 비해 나노 결정의 질화 붕소막(nc-BN)은 2.5이하의 낮은 유전 상수를 가짐을 확인할 수 있다. 상기와 같이 나노 결정의 질화 붕소막(nc-BN)은 유전 상수가 낮기 때문에 층간 절연막으로 이용될 수 있다. 특히, 도전성 물질들 사이에서 층간 절연막으로 이용되는 경우 기생 용량을 줄일 수 있다.21 is a graph showing a dielectric constant for each frequency of a nanocrystalline boron nitride film (nc-BN) according to an exemplary embodiment. As shown in FIG. 21, it can be seen that in the operating frequency range of 50 kHz to 1 MHz, the nanocrystalline boron nitride film (nc-BN) has a dielectric constant of 2.5 or less. For example, it can be seen that the nanocrystalline boron nitride film (nc-BN) has a dielectric constant of 2.3 to 2.5. It can be seen that the crystalline hexagonal boron nitride generally exhibits a dielectric constant of 2.9 to 3.8 in the operating frequency range of 50 MHz to 100 kHz, whereas the nanocrystalline boron nitride film (nc-BN) has a low dielectric constant of 2.5 or less. have. As described above, since the nanocrystalline boron nitride film (nc-BN) has a low dielectric constant, it can be used as an interlayer insulating film. In particular, when used as an interlayer insulating layer between conductive materials, parasitic capacitance can be reduced.

물론 비정질의 질화 붕소막(a-BN) 자체는 다공성이 아니다 할지라도 비정질의 질화 붕소막(a-BN)을 적용하는 장치에 따라 비정질의 질화 붕소막(a-BN)에 기공을 형성할 수 있다. 비정질의 질화 붕소막(a-BN)에 기공을 형성함으로써 유전 상수를 더 낮을 수 있다.Of course, although the amorphous boron nitride film (a-BN) itself is not porous, pores can be formed in the amorphous boron nitride film (a-BN) depending on the device to which the amorphous boron nitride film (a-BN) is applied. have. By forming pores in the amorphous boron nitride film (a-BN), the dielectric constant may be lower.

비정질의 질화 붕소막(a-BN)은 약 6.00eV이하의 에너지 밴드 갭을 가질 수 있다. 일반적으로 3층의 육방정계의 질화 붕소막은 약 6.05eV의 에너지 밴드 갭을 갖는 반면, 400℃에서 성장한 질화 붕소막은 약 5.96eV의 에너지 밴드 갭을 가지며, 700℃에서 성장한 질화 붕소막은 약 5.85eV의 에너지 밴드 갭을 가짐을 확인하였다. 즉, 비정질 질화 붕소막 및 또는 나노 결정의 질화 붕소막(nc-BN)은 육방정계의 질화 붕소막보다 에너지 밴드갭이 낮다. 따라서, 비정질 질화 붕소막 및 또는 나노 결정의 질화 붕소막(nc-BN)은 화학적으로 안정적이다. The amorphous boron nitride film (a-BN) may have an energy band gap of about 6.00 eV or less. In general, a three-layer hexagonal boron nitride film has an energy band gap of about 6.05 eV, whereas a boron nitride film grown at 400°C has an energy band gap of about 5.96 eV, and a boron nitride film grown at 700°C has an energy band gap of about 5.85 eV. It was confirmed to have an energy band gap. That is, an amorphous boron nitride film and/or a nanocrystalline boron nitride film (nc-BN) has a lower energy band gap than a hexagonal boron nitride film. Accordingly, the amorphous boron nitride film and/or the nanocrystalline boron nitride film (nc-BN) is chemically stable.

도 22a는 약 400℃에서 성장된 질화 붕소막의 원자력 현미경(AFM) 이미지이고, 도 22b는 약 700℃에서 성장된 질화 붕소막의 원자력 현미경(AFM) 이미지이다. 도 22a에 도시된 바와 같이, 400℃에서 성장된 질화 붕소막(BN)의 표면 거칠기는 약 0.45nm임을 확인하였고, 도 22b에 도시된 바와 같이, 700℃에서 성장된 질화 붕소막의 표면 거칠기는 약 0.39nm임을 확인하였다. 비정질의 질화 붕소막(a-BN)의 표면은 매끄럽기 때문에 질화 붕소막(BN) 에 다른층의 형성이 용이함으로써 장치의 제조가 용이해진다. FIG. 22A is an atomic force microscope (AFM) image of a boron nitride film grown at about 400°C, and FIG. 22B is an atomic force microscope (AFM) image of a boron nitride film grown at about 700°C. As shown in Figure 22a, it was confirmed that the surface roughness of the boron nitride film (BN) grown at 400 °C was about 0.45 nm, and as shown in Figure 22b, the surface roughness of the boron nitride film grown at 700 °C was about It was confirmed that it was 0.39 nm. Since the surface of the amorphous boron nitride film (a-BN) is smooth, it is easy to form another layer on the boron nitride film (BN), thereby facilitating the manufacture of the device.

도 23은 일 실시예에 따른 확산 배리어층을 포함하는 다층 구조체(100)를 도시한 도면이다. 도 23에 도시된 바와 같이, 다층 구조체(100)는, 제1 물질층(110), 이와 이격된 제2 물질층(120) 및 이들 사이에 구비된 확산 배리어층(130)을 포함할 수 있다. 23 is a diagram illustrating a multilayer structure 100 including a diffusion barrier layer according to an exemplary embodiment. As shown in FIG. 23, the multilayer structure 100 may include a first material layer 110, a second material layer 120 spaced therefrom, and a diffusion barrier layer 130 provided therebetween. .

제1 물질층(110)과 제2 물질층(120)은 서로 다른 물질로 구성될 수 있다. 확산 배리어층(130)은 제1 물질층(110)과 제2 물질층(120) 사이의 물질(원자)의 이동(확산)을 억제 또는 방지하는 역할을 할 수 있다. 확산 배리어층(130)은 앞서 기술한 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함할 수 있다. 이외에도 확산 배리어층(130)은 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 이외의 다른 물질을 더 포함할 수도 있다. 예를 들어, 확산 배리어층(130)은 이차원적 결정구조를 갖는 금속 칼코게나이드계(metal chalcogenide-based) 물질과 그래핀을 포함할 수 있다. 또는, 확산 배리어층(130)은 Ti, Ta, TiN, TaN, TiSiN, WC, Co, MnN, Mn, 금속 실리사이드 등을 포함할 수 있다. 도 23의 제1 및 제2 물질층(110, 120) 중 하나는 도전 물질일 수 있고, 다른 하나는 반도체 물질일 수 있다. 또는, 제1 및 제2 물질층(110, 120) 중 하나는 도전 물질일 수 있고, 다른 하나는 절연 물질일 수 있다. The first material layer 110 and the second material layer 120 may be formed of different materials. The diffusion barrier layer 130 may play a role of inhibiting or preventing movement (diffusion) of a material (atom) between the first material layer 110 and the second material layer 120. The diffusion barrier layer 130 may include at least one of an amorphous boron nitride layer (a-BN) and a nanocrystalline boron nitride layer (nc-BN) described above. In addition, the diffusion barrier layer 130 may further include materials other than the amorphous boron nitride film (a-BN) and the nanocrystalline boron nitride film (nc-BN) according to an embodiment. For example, the diffusion barrier layer 130 may include a metal chalcogenide-based material having a two-dimensional crystal structure and graphene. Alternatively, the diffusion barrier layer 130 may include Ti, Ta, TiN, TaN, TiSiN, WC, Co, MnN, Mn, metal silicide, or the like. One of the first and second material layers 110 and 120 of FIG. 23 may be a conductive material, and the other may be a semiconductor material. Alternatively, one of the first and second material layers 110 and 120 may be a conductive material, and the other may be an insulating material.

예를 들어, 제1 물질층(110)은 절연층일 수 있고, 제2 물질층(120)은 도전층일 수 있다. 제1 물질층(110)은 실리콘 산화물, 실리콘 질화물, 실리콘 질산화물 등으로 형성되거나, 실리콘 질화물보다 높은 유전상수를 갖는 고유전 물질로 형성된 절연층일 수 있다. 또는, 제1 물질층(110)은 SiCOH 계 유기-무기 하이브리드 유기 절연 물질로 형성될 수도 있다. 일반적인 전자소자나 반도체소자에 사용되는 절연 물질이면 어느 것이든 제1 물질층(110)에 적용될 수 있다. 제2 물질층(120)은, 금속층이거나 금속화합물층일 수 있다. 이 경우, 확산 배리어층(130)은 제2 물질층(120)의 물질, 예컨대, 금속 원자가 제1 물질층(110)으로 이동/확산되는 것은 억제/방지하는 역할을 할 수 있다.For example, the first material layer 110 may be an insulating layer, and the second material layer 120 may be a conductive layer. The first material layer 110 may be formed of silicon oxide, silicon nitride, silicon nitride oxide, or the like, or may be an insulating layer formed of a high dielectric material having a higher dielectric constant than silicon nitride. Alternatively, the first material layer 110 may be formed of a SiCOH-based organic-inorganic hybrid organic insulating material. Any insulating material used in a general electronic device or a semiconductor device may be applied to the first material layer 110. The second material layer 120 may be a metal layer or a metal compound layer. In this case, the diffusion barrier layer 130 may play a role of suppressing/preventing movement/diffusion of a material of the second material layer 120, for example, a metal atom to the first material layer 110.

도 24는 다른 실시예에 따른 확산 배리어층(210)을 포함하는 다층구조체(200)를 보여주는 단면도이다. 24 is a cross-sectional view illustrating a multilayer structure 200 including a diffusion barrier layer 210 according to another exemplary embodiment.

도 24를 참조하면, 확산 배리어층(210)은 도전층(220)의 적어도 일면을 덮도록 구비될 수 있다. 예컨대, 확산 배리어층(210)은 도전층(220)의 측면 전체를 덮도록 구비될 수 있다. 도전층(220)은 금속이나 금속화합물로 형성된 층일 수 있다. 확산 배리어층(210)은 앞서 기술한 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함할 수 있다. 도시하지는 않았지만, 확산 배리어층(210)을 사이에 두고 도전층(220)과 접합된 다른 물질층이 더 구비될 수 있다. 다른 물질층은 반도체층이거나 절연층일 수 있다. 또한, 확산 배리어층(210)과 도전층(220) 사이에 소정의 접착층이 더 구비될 수 있다. 도시하지 않았지만, 확산 배리어층은 도전성 물질층의 측면 전체를 감싸도록 구비될 수도 있다. Referring to FIG. 24, the diffusion barrier layer 210 may be provided to cover at least one surface of the conductive layer 220. For example, the diffusion barrier layer 210 may be provided to cover the entire side surface of the conductive layer 220. The conductive layer 220 may be a layer formed of a metal or a metal compound. The diffusion barrier layer 210 may include at least one of an amorphous boron nitride layer (a-BN) and a nanocrystalline boron nitride layer (nc-BN) described above. Although not shown, another material layer bonded to the conductive layer 220 with the diffusion barrier layer 210 therebetween may be further provided. The other material layer may be a semiconductor layer or an insulating layer. In addition, a predetermined adhesive layer may be further provided between the diffusion barrier layer 210 and the conductive layer 220. Although not shown, the diffusion barrier layer may be provided to cover the entire side surface of the conductive material layer.

도 25은 일 실시예에 따른 질화 붕소막을 포함하는 트랜지스터(300)를 나타내는 참조도면이다. 25 is a reference diagram illustrating a transistor 300 including a boron nitride film according to an exemplary embodiment.

도 25을 참조하면, 트랜지스터(300)는 기판(310), 기판(310) 상에 마련되며, 채널(320), 채널(320)에 전압을 인가하기 위해 마련되며, 서로 이격되어 배치되는 소스(332)과 드레인(334), 채널(320)에 전계를 형성하기 위해 마련되는 게이트(340) 및 채널(320)과 게이트(340) 사이에 마련되는 게이트 절연층(350)을 포함한다.Referring to FIG. 25, a transistor 300 is provided on the substrate 310 and the substrate 310, provided to apply voltage to the channel 320 and the channel 320, and are spaced apart from each other. 332, a drain 334, a gate 340 provided to form an electric field in the channel 320, and a gate insulating layer 350 provided between the channel 320 and the gate 340.

기판(310)은 실리콘(Si), 실리콘-게르마늄, 실리콘 카바이드(SiC), 유리(glass), 플라스틱(plastic) 등의 물질로 구성될 수 있다. 또한, 기판(310)은 에피택셜 층, 실리콘-온-절연체(silicon-on-insulator, SOI)층, 반도체-온-절연체(semiconductor-on-insulator, SEOI)층 등을 포함할 수 있다.The substrate 310 may be made of a material such as silicon (Si), silicon-germanium, silicon carbide (SiC), glass, and plastic. Further, the substrate 310 may include an epitaxial layer, a silicon-on-insulator (SOI) layer, a semiconductor-on-insulator (SEI) layer, and the like.

채널(320)은 제품 설계에 따른 적절한 반도체로 선택되어 형성될 수 있다. 예를 들어, 산화물 반도체, 유기물 반도체, 비정질 실리콘, 폴리-실리콘 등일 수 있다. 예를 들어, 산화물 반도체는 산화아연(ZnO)으로 형성되거나, 산화아연(ZnO)에 인듐(In), 갈륨(Ga), 하프늄(Hf), 스태늄(Sn) 등이 도핑된 InZnO(IZO), InGaZnO(IGZO), HfInZnO(HIZO) 등으로 형성될 수 있다.The channel 320 may be formed by selecting an appropriate semiconductor according to a product design. For example, it may be an oxide semiconductor, an organic semiconductor, amorphous silicon, poly-silicon, or the like. For example, the oxide semiconductor is formed of zinc oxide (ZnO), or InZnO (IZO) doped with zinc oxide (ZnO) and doped with indium (In), gallium (Ga), hafnium (Hf), and stainless (Sn). , InGaZnO (IGZO), HfInZnO (HIZO), or the like.

소스(332)과 드레인(334)은 채널(320)을 통하여 전기적으로 연결될 수 있다. 소스(332)과 드레인(334)은 도전성을 가지는 물질을 포함할 수 있으며, 예를 들어, 금속, 금속 합금, 전도성 금속 산화물 또는 전도성 금속 질화물 등으로 형성될 수 있다. 소스(332) 및 드레인(334)은 단층 또는 복층 구조로 형성할 수 있다. The source 332 and the drain 334 may be electrically connected through the channel 320. The source 332 and the drain 334 may include a material having conductivity, and may be formed of, for example, a metal, a metal alloy, a conductive metal oxide, a conductive metal nitride, or the like. The source 332 and the drain 334 may be formed in a single layer or a multilayer structure.

게이트(340)은 도전성을 가지는 물질을 포함할 수 있고, 금속, 금속 합금, 전도성 금속 산화물 또는 전도성 금속 질화물 등으로 형성할 수 있다. 또한, 게이트(340)은 불순물이 도핑된 반도체 물질로 형성될 수 있다. The gate 340 may include a material having conductivity, and may be formed of a metal, a metal alloy, a conductive metal oxide, a conductive metal nitride, or the like. Also, the gate 340 may be formed of a semiconductor material doped with impurities.

게이트 절연층(350)은 게이트(340)과 채널(320) 사이에 형성된다. 게이트 절연층(350)은 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 또는 나노 결정의 질화 붕소막(nc-BN)을 포함할 수 있다. The gate insulating layer 350 is formed between the gate 340 and the channel 320. The gate insulating layer 350 may include an amorphous boron nitride layer (a-BN) or a nanocrystalline boron nitride layer (nc-BN) according to an exemplary embodiment.

일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN)은 배선 구조체의 일 구성요소로 이용될 수 있다. 배선 구조체의 프로세성 및 구조들은 FEOL(front-end-of-line) 반도체 프로세싱 및 구조들, BEOL(back end of line) 반도체 프로세싱 및 구조들 또는 이들 둘 다에 적용될 수 있다. The amorphous boron nitride film (a-BN) and the nanocrystalline boron nitride film (nc-BN) according to an embodiment may be used as a component of a wiring structure. The processing and structures of the interconnect structure can be applied to front-end-of-line (FEOL) semiconductor processing and structures, back end of line (BEOL) semiconductor processing and structures, or both.

FEOL은 반도체 기판 또는 층에 개별 디바이스들(예를 들어, 트랜지스터들, 커패시터들, 저항기들 등)이 패터닝되는 집적 회로(IC) 제조의일 부분이다. FEOL은 일반적으로 금속 인터커넥트 층들의 퇴적(그러나 이를 포함하지는 않음)까지 모든 것을 커버한다. 최종 FEOL 동작 후에, 결과는 전형적으로 격리된 트랜지스터들을 갖는(예를 들어, 어떠한 와이어도 없는) 웨이퍼일 수 있다. FEOL is part of an integrated circuit (IC) fabrication in which individual devices (eg, transistors, capacitors, resistors, etc.) are patterned on a semiconductor substrate or layer. FEOL generally covers everything up to (but not including) the deposition of metal interconnect layers. After the final FEOL operation, the result can typically be a wafer with isolated transistors (eg, no wires).

BEOL은 개별 디바이스들(예를 들어, 트랜지스터들, 커패시터들, 저항기들 등)이 웨이퍼 상의 배선, 예를 들어, 금속화 층 또는 층들과 상호접속되는 IC 제조의 제2 부분이다. BEOL은 콘택들, 절연층들(유전체들), 금속 레벨들, 및 칩-대-패키지 접속들을 위한 본딩 사이트들을 포함할 수 있다. 제조 스테이지 콘택들(패드들)의 BEOL 부분에서, 인터커넥트 와이어들, 비아들 및 유전체 구조들이 형성될 수 있다. 최근 IC 프로세스들에서는, BEOL에서 10개 초과의 금속 층들이 추가될 수 있다.BEOL is the second part of IC fabrication in which individual devices (eg, transistors, capacitors, resistors, etc.) are interconnected with wiring on a wafer, eg, a metallization layer or layers. The BEOL may include contacts, insulating layers (dielectrics), metal levels, and bonding sites for chip-to-package connections. In the BEOL portion of the manufacturing stage contacts (pads), interconnect wires, vias and dielectric structures may be formed. In recent IC processes, more than 10 metal layers can be added in BEOL.

도 26은 일 실시예에 따른 배선 구조체(420)를 포함하는 반도체 장치(400)를 나타내는 참조도면이다. 26 is a reference diagram illustrating a semiconductor device 400 including a wiring structure 420 according to an exemplary embodiment.

도 26을 참조하면, 반도체 장치(400)는 기판(410)과 이 기판(410)에 마련되는 배선 구조체(420)를 포함한다. 여기서, 배선 구조체(420)는 유전체층(422), 도전성 배선(424) 및 확산 배리어층(426)을 포함할 수 있다. Referring to FIG. 26, the semiconductor device 400 includes a substrate 410 and a wiring structure 420 provided on the substrate 410. Here, the wiring structure 420 may include a dielectric layer 422, a conductive wiring 424, and a diffusion barrier layer 426.

기판(410)은 반도체 기판이 될 수 있다. 예를 들면, 기판(410)은 IV족 반도체 물질, III/V 족 반도체 화합물 또는 II/VI 족 반도체 화합물을 포함할 수 있다. 구체적인예로서, 기판(410)은 Si, Ge, SiC, SiGe, SiGeC, Ge Alloy, GaAs, InAs, InP 등을 포함할 수 있다. 하지만, 이는 단지 예시적인 것으로, 이외에도 다른 다양한 반도체 물질이 기판으로 사용될 수 있다. The substrate 410 may be a semiconductor substrate. For example, the substrate 410 may include a group IV semiconductor material, a group III/V semiconductor compound, or a group II/VI semiconductor compound. As a specific example, the substrate 410 may include Si, Ge, SiC, SiGe, SiGeC, Ge Alloy, GaAs, InAs, InP, and the like. However, this is merely exemplary, and various other semiconductor materials may be used as the substrate.

기판(410)은 단일층 또는 서로 다른 물질이 적층된 복수층을 포함할 수 있다. 기판은 예를 들면, SOI(Silicon-On-Insulator) 기판 또는 SGOI(Silicon Germanium-On-Insulator) 기판을 포함할 수 있다. 또한, 기판(410)은 도핑되지 않은(non-doped) 반도체 물질 또는 도핑된(doped) 반도체 물질을 포함할 수 있다.The substrate 410 may include a single layer or a plurality of layers in which different materials are stacked. The substrate may include, for example, a Silicon-On-Insulator (SOI) substrate or a Silicon Germanium-On-Insulator (SGOI) substrate. Further, the substrate 410 may include a non-doped semiconductor material or a doped semiconductor material.

이 기판(410)에는 적어도 하나의 반도체 소자(미도시)가 포함될 수 있다. 여기서, 반도체 소자는 예를 들면, 트랜지스터(transistor), 커패시터(capacitor), 다이오드(diode) 및 저항기(resistor) 중 적어도 하나를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다. At least one semiconductor device (not shown) may be included in the substrate 410. Here, the semiconductor device may include, for example, at least one of a transistor, a capacitor, a diode, and a resistor. However, it is not limited thereto.

기판(410)에는 유전체층(422)이 형성되어 있다. 이 유전체층(422)은 단일층 구조 또는 서로 다른 물질들이 적층된 다층 구조를 가질 수 있다. 유전체층(422)은 일반적인 반도체 제조 공정에서 사용되는 유전물질을 포함할 수 있다. 예를 들면, 유전체층(422)은 실리콘 산화물, 질화물, 실리콘 질화물, 실리케이트 등을 포함할 수 있다. 하지만, 이는 단지 예시적인 것으로 이외에도 다른 댜앙한 유전 물질이 유전체층(422)으로 사용될 수 있다. 또한, 유전체층(422)은 SiCOH계 유무기 하이브리드 유전물질을 포함할 수도 있다. 또한, 유전체층(422)은 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN)중 적어도 하나를 포함할 수도 있다. 유전체층(422)가 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN)중 적어도 하나를 포함하는 경우, 후술하는 확산 배리어층(426)의 기능도 수행할 수 있는 바, 확산 배리어층(426)이 별도로 구비되지 않아도 무방하다. A dielectric layer 422 is formed on the substrate 410. The dielectric layer 422 may have a single layer structure or a multilayer structure in which different materials are stacked. The dielectric layer 422 may include a dielectric material used in a general semiconductor manufacturing process. For example, the dielectric layer 422 may include silicon oxide, nitride, silicon nitride, silicate, or the like. However, this is merely an example, and other various dielectric materials may be used as the dielectric layer 422. In addition, the dielectric layer 422 may include a SiCOH-based organic-inorganic hybrid dielectric material. Further, the dielectric layer 422 may include at least one of an amorphous boron nitride film (a-BN) and a nanocrystalline boron nitride film (nc-BN). When the dielectric layer 422 includes at least one of an amorphous boron nitride film (a-BN) and a nanocrystalline boron nitride film (nc-BN), the function of the diffusion barrier layer 426 described below may also be performed. Bar, the diffusion barrier layer 426 may not be provided separately.

유전체층(422)에는 적어도 하나의 트렌치(422a)가 소정 깊이로 형성될 수 있다. 여기서, 적어도 하나의 트렌치(422a)는 기판(410)에 접촉하지 않도록 형성되거나 또는 기판(410)에 접촉하도록 형성될 수 있다. 도 26에는 유전체층(422)에 2개의 트렌치(422a)가 형성되어 있으며, 이 중에서 하나는 트렌치(422a)는 기판(410)에 접촉하지 않도록 형성되고 다른 하나는 트렌치(422a)는 기판(410)에 접촉하도록 형성된 경우가 도시되어 있다. At least one trench 422a may be formed in the dielectric layer 422 to a predetermined depth. Here, at least one trench 422a may be formed not to contact the substrate 410 or may be formed to contact the substrate 410. In FIG. 26, two trenches 422a are formed in the dielectric layer 422, one of which is formed so that the trench 422a does not contact the substrate 410, and the other is the trench 422a, the substrate 410 The case is shown to be formed to contact.

도전성 배선(424)은 트렌치(422a)의 내부를 채우도록 마련되어 있다. 도전성 배선(424)은 전기전도도가 우수한 금속 또는 금속 합금을 포함할 수 있다. 예를 들면, 도전성 배선(424)은 Cu, Ru, Al, Co, W, Mo, Ti, Ta, Ni, Pt, Cr, Rh, Ir 또는 이들의 합금을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니며, 다른 다양한 금속이 도전성 배선(424)으로 사용될 수 있다. The conductive wiring 424 is provided to fill the inside of the trench 422a. The conductive wiring 424 may include a metal or a metal alloy having excellent electrical conductivity. For example, the conductive wiring 424 may include Cu, Ru, Al, Co, W, Mo, Ti, Ta, Ni, Pt, Cr, Rh, Ir, or an alloy thereof. However, the present invention is not limited thereto, and various other metals may be used as the conductive wiring 424.

트렌치(422a)의 내벽에는 확산 배리어층(426)이 마련되어 있다. 여기서, 확산 배리어층(426)은 유전체층(422)과 도전성 배선(424) 사이에서 도전성 배선(424)을 덮도록 마련될 수 있다. 구체적으로, 확산 배리어층(426)은 도전성 배선(424)의 측면 및 하면을 덮도록 트렌치(422a)의 내벽에 마련될 수 있다. 도전성 배선(424)의 상면은 확산 배리어층(426)에 의해 노출될 수 있다. 이러한 확산 배리어층(426)은 도전성 배선(424)을 이루는 물질의 확산을 방지하는 역할을 할 수 있다. 한편, 확산 배리어층(426)은 유전체층(422)과 도전성 배선(424) 사이의 접착층 역할을 추가적으로 할 수 있다. 확산 배리어층(426)은 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함할 수 있다. A diffusion barrier layer 426 is provided on the inner wall of the trench 422a. Here, the diffusion barrier layer 426 may be provided to cover the conductive wiring 424 between the dielectric layer 422 and the conductive wiring 424. Specifically, the diffusion barrier layer 426 may be provided on the inner wall of the trench 422a to cover the side and bottom surfaces of the conductive wiring 424. The top surface of the conductive wiring 424 may be exposed by the diffusion barrier layer 426. The diffusion barrier layer 426 may serve to prevent diffusion of a material constituting the conductive wiring 424. Meanwhile, the diffusion barrier layer 426 may additionally serve as an adhesive layer between the dielectric layer 422 and the conductive wiring 424. The diffusion barrier layer 426 may include at least one of an amorphous boron nitride layer (a-BN) and a nanocrystalline boron nitride layer (nc-BN) according to an exemplary embodiment.

이외에도 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN)은 다양한 전자 장치에서 확산 배리어층으로 활용될 수 있음은 물론이다. 전자 장치에 직접 질화 붕소층을 성장시킬 수도 있고, 기저 기판에 질화 붕소막을 성장시켜 전자 장치에 전사될 수도 있다. In addition, it goes without saying that the amorphous boron nitride film (a-BN) and the nanocrystalline boron nitride film (nc-BN) can be used as diffusion barrier layers in various electronic devices. The boron nitride layer may be directly grown on the electronic device, or a boron nitride film may be grown on the base substrate and transferred to the electronic device.

비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN)은 낮은 온도에서 성장하기 때문에 전자 장치의 일부 구성요소상에 직접 성장될 수 있다. 또한, 질화 붕소막의 표면 거칠기가 낮기 때문에 성장된 질화 붕소막(BN)상에 전자 장치의 다른 구성요소를 직접 적층시킬 수 있다. Since the amorphous boron nitride film (a-BN) and the nanocrystalline boron nitride film (nc-BN) are grown at low temperatures, they can be grown directly on some components of electronic devices. In addition, since the boron nitride film has a low surface roughness, other components of the electronic device can be directly laminated on the grown boron nitride film (BN).

또한, 두 물질층 사이의 물질(또는 원자)의 이동(확산)을 억제 또는 성능이 우수하여 얇은 두께, 예를 들어, 5nm 이하의 두께로도 확산 배리어 기능을 수행할 수 있다. 그리하여, 집적회로(또는 트랜지스터)의 집적도를 높일 수 있다. In addition, since the movement (diffusion) of a material (or atom) between two material layers is suppressed or has excellent performance, a diffusion barrier function can be performed even with a thin thickness, for example, 5 nm or less. Thus, the degree of integration of the integrated circuit (or transistor) can be increased.

한편, 반도체 소자들이 집적화됨에 따라 전도성 물질층 사이에 기생 커패시턴스가 발생한다. 상술한 기생 커패시턴스는 반도체 소자들의 신호 전달을 지연시키는 문제가 있다. 일 실시예에 따른 비정질의 질화 붕소 또는 나노 결정의 질화 붕소는 낮은 유전 상수를 갖는 바, 전도성 물질층 사이의 층간 절연막으로 이용됨으로써 기생 커패시턴스를 줄일 수 있다. 층간 절연막으로 이용되는 비정질의 질화 붕소막 및 나노 결정의 질화 붕소막의 두께는 약 5nm이상일 수 있다. Meanwhile, as semiconductor devices are integrated, parasitic capacitance occurs between layers of conductive materials. The above-described parasitic capacitance has a problem of delaying signal transmission of semiconductor devices. Since the amorphous boron nitride or the nanocrystalline boron nitride according to the exemplary embodiment has a low dielectric constant, it is used as an interlayer insulating layer between layers of a conductive material, thereby reducing parasitic capacitance. The thickness of the amorphous boron nitride layer and the nanocrystalline boron nitride layer used as the interlayer insulating layer may be about 5 nm or more.

또한, 비정질의 질화 붕소 또는 나노 결정의 질화 붕소는 저온 공정이 가능하여 전자 장치의 다른 물질을 훼손하지 않으면서 전자 장치의 물질층상에 직접 형성할 수 있다. 그리고, 비정질의 질화 붕소 또는 나노 결정의 질화 붕소는 표면 거칠기가 낮은 바, 다른 물질층을 순차적으로 적층할 수 도 있다. 상술한 반도체 소자들은 트랜지스터, 저항, 커패시터 등을 포함할 수 있다. In addition, amorphous boron nitride or nanocrystalline boron nitride can be formed directly on a material layer of an electronic device without damaging other materials of the electronic device because a low-temperature process is possible. In addition, since amorphous boron nitride or nanocrystalline boron nitride has a low surface roughness, other material layers may be sequentially stacked. The above-described semiconductor devices may include transistors, resistors, capacitors, and the like.

도 27은 일 실시예에 따른 질화 붕소막을 포함하는 전계 효과 트랜지스터(500)를 도시한 도면이다. 도 27에 개시된 전계 효과 트랜지스터(500)는 기판(510) 상에 배치된 복수 개의 채널(520), 채널(520)과 접하는 소스(532) 및 드레인(534), 복수 개의 채널(520)과 이격 배치되는 복수 개의 게이트(540)을 포함한다.27 is a diagram illustrating a field effect transistor 500 including a boron nitride film according to an exemplary embodiment. The field effect transistor 500 disclosed in FIG. 27 is spaced apart from a plurality of channels 520 disposed on a substrate 510, a source 532 and a drain 534 in contact with the channel 520, and a plurality of channels 520. It includes a plurality of gates 540 disposed.

기판(510)은 절연성 기판일 수 있고, 또는, 표면에 절연층이 형성된 반도체 기판일 수 있다. 반도체 기판은 예를 들면, Si, Ge, SiGe 또는 ²족 반도체 물질 등을 포함할 수 있다. 기판(510)은 예를 들어, 표면에 실리콘 산화물이 형성된 실리콘 기판일 수 있으며, 다만, 이에 한정되는 것은 아니다. The substrate 510 may be an insulating substrate, or may be a semiconductor substrate having an insulating layer formed thereon. The semiconductor substrate may include, for example, Si, Ge, SiGe or a group 2 semiconductor material. The substrate 510 may be, for example, a silicon substrate on which silicon oxide is formed, but is not limited thereto.

기판(510) 상에, 소스(532) 및 드레인(534)이 제1 방향을 따라 이격 배치되고, 소스(532)과 드레인(534) 사이에 복수 개의 채널(520)이 제2 방향을 따라 이격 배치될 수 있다. 제1 방향은 X 방향, 제2 방향은 Y방향일 수 있다. On the substrate 510, the source 532 and the drain 534 are spaced apart along a first direction, and a plurality of channels 520 are spaced apart along the second direction between the source 532 and the drain 534 Can be placed. The first direction may be an X direction, and the second direction may be a Y direction.

복수 개의 게이트(540)는 채널(520) 각각과 이격 배치되며, 게이트(540)와 채널(520) 사이에는 게이트 절연막(550)이 배치될 수 있다. 예를 들어, 게이트 절연막(550)은 게이트(540)의 적어도 일부를 감싸도록 마련될 수 있다. 예를 들어, 제2 방향을 따라 게이트(540) 및 채널(520)이 교번적으로 배열되고, 게이트 절연막(550)은 게이트(540)를 둘러싸는 형태일 수 있다. The plurality of gates 540 may be spaced apart from each of the channels 520, and a gate insulating layer 550 may be disposed between the gate 540 and the channel 520. For example, the gate insulating layer 550 may be provided to surround at least a portion of the gate 540. For example, the gates 540 and the channels 520 are alternately arranged along the second direction, and the gate insulating layer 550 may have a shape surrounding the gate 540.

게이트 절연막(550)은 채널(520)과 게이트(540) 사이를 절연하며, 누설 전류를 억제할 수 있다. The gate insulating layer 550 insulates between the channel 520 and the gate 540 and suppresses leakage current.

채널(520) 각각과 소스(532), 드레인(534) 간의 컨택(contact)은 엣지 컨택 형태를 가질 수 있다. 예를 들어, 채널(520)의 양단 각각은 소스(532), 드레인(534)과 접촉한다. A contact between each of the channels 520 and the source 532 and drain 534 may have an edge contact shape. For example, each of both ends of the channel 520 contacts the source 532 and the drain 534.

한편, 게이트(540) 각각은 소스(532) 및 드레인(534)과 이격 배치되며, 게이트(540)와 소스(532) 사이 및 게이트(540)와 드레인(534) 사이에는 스페이서(560)가 더 배치될 수 있다. 제1 방향으로 소스(532), 게이트(540) 및 드레인(534)이 배열되기 때문에 소스(532)과 게이트(540) 사이, 게이트(540)와 드레인(534) 사이에 기생 커패시턴스가 발생할 수 있다. Meanwhile, each of the gates 540 is spaced apart from the source 532 and the drain 534, and a spacer 560 is further provided between the gate 540 and the source 532 and between the gate 540 and the drain 534. Can be placed. Since the source 532, the gate 540, and the drain 534 are arranged in the first direction, parasitic capacitance may occur between the source 532 and the gate 540, and between the gate 540 and the drain 534. .

기생 커패시턴스를 줄이기 위해, 일 실시예에 따른 스페이서(560)는 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함할 수 있다. 상술한 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN)는 100kHz 동작 주파수에서 2.5이하의 유전 상수를 갖는 바, 기생 커패시턴스를 효과적으로 줄일 수 있다. 스페이서(560)은 일 실시예에 다른 질화 붕소막 이외에도 유전 상수가 낮은 물질이 더 포함될 수도 있다. In order to reduce the parasitic capacitance, the spacer 560 according to an embodiment may include at least one of an amorphous boron nitride film (a-BN) and a nanocrystalline boron nitride film (nc-BN) according to an embodiment. have. Since the above-described amorphous boron nitride film (a-BN) and nanocrystalline boron nitride film (nc-BN) have a dielectric constant of 2.5 or less at a 100 kHz operating frequency, parasitic capacitance can be effectively reduced. The spacer 560 may further include a material having a low dielectric constant in addition to other boron nitride films in an exemplary embodiment.

또한, 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN)는 다공성을 갖지 않고 기계적 강도를 갖는 바, 스페이서(560) 상층에 배치되는 채널(520)을 지지할 수 있다. In addition, the amorphous boron nitride film (a-BN) and the nanocrystalline boron nitride film (nc-BN) according to an embodiment do not have porosity and have mechanical strength, and a channel disposed on the upper layer of the spacer 560 ( 520).

실시예에 따른 전계 효과 트랜지스터(500)는 복수 개의 채널(520) 각각이 소스(532) 및 드레인(534)에 양단이 접하며 기판(510)으로부터 멀어지는 방향을 따라 이격되게 적층된 멀티 브릿지(multi-bridge) 형태를 가질 수 있다. 이러한 멀티 브릿지 형태의 채널은 쇼트 채널 효과(short channel effect)를 줄일 수 있고, 소스/드레인이 차지하는 면적을 줄일 수가 있기 때문에 고집적화에 유리하다. 또한, 채널의 위치에 관계없이 균일한 소스/드레인 접합 커패시턴스를 유지할 수 있기 때문에 고속 및 고신뢰성 소자로 적용될 수 있는 이점이 있다. In the field effect transistor 500 according to the embodiment, a multi-bridge (multi-bridge) in which each of the plurality of channels 520 is in contact with the source 532 and the drain 534 and is spaced apart along a direction away from the substrate 510 bridge) shape. Such a multi-bridge type channel is advantageous for high integration because it can reduce the short channel effect and reduce the area occupied by the source/drain. In addition, since the uniform source/drain junction capacitance can be maintained regardless of the position of the channel, there is an advantage that can be applied as a high-speed and high-reliability device.

게이트 절연막(550)은 고유전율의 물질인, high-k 유전 물질을 포함할 수 있다. 게이트 절연막(550)은 예를 들어, 알루미늄 산화물, 하프늄 산화물, 지르코늄 하프늄 산화물, 란타늄 산화물 등을 포함할 수 있다. 다만, 이에 한정되지는 않는다.The gate insulating layer 550 may include a high-k dielectric material, which is a high-k dielectric material. The gate insulating layer 550 may include, for example, aluminum oxide, hafnium oxide, zirconium hafnium oxide, lanthanum oxide, or the like. However, it is not limited thereto.

게이트 절연막(550)은 강유전 물질 (ferroelectric material) 을 포함할 수 있다. 게이트 절연막(550)이 강유전 물질을 포함하는 경우, 전계 효과 트랜지스터(500)는 예를 들면, 로직 소자 또는 메모리 소자 등으로 적용될 수 있다. 게이트 절연막(550)이 강유전 물질을 포함하는 경우에는 음의 커패시턴스(negative capacitance) 효과에 의해 서브문턱 스윙(SS; subthreshold swing)을 낮출 수 있으므로, 전계 효과 트랜지스터(500)의 사이즈를 줄이면서 성능을 향상시킬 수 있다. The gate insulating layer 550 may include a ferroelectric material. When the gate insulating layer 550 includes a ferroelectric material, the field effect transistor 500 may be applied as, for example, a logic device or a memory device. When the gate insulating layer 550 includes a ferroelectric material, a subthreshold swing (SS) can be reduced by a negative capacitance effect, thereby reducing the size of the field effect transistor 500 and improving performance. Can be improved.

강유전 물질은 결정화된 물질 구조에서 단위셀(unit cell) 내 전하 분포가 non-centrosymmetric 하여 자발적인 전기 쌍극자(electric dipole)를 가지며, 즉, 자발 분극(spontaneous polarization)을 갖는다. 따라서, 강유전 물질은 외부 전기장이 없는 상태에서도 dipole에 의한 잔류 분극(remnant polarization)을 갖는다. 또한, 외부 전기장에 의해 분극의 방향이 도메인 단위로 바뀔(switching) 수 있다. 이러한 강유전 물질은 예를 들면, Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함할 수 있지만, 이는 예시적인 것이다. 또한, 필요에 따라 강유전 물질은 도펀트를 더 포함할 수도 있다.The ferroelectric material has a spontaneous electric dipole due to non-centrosymmetric charge distribution in a unit cell in a crystallized material structure, that is, it has spontaneous polarization. Therefore, the ferroelectric material has remnant polarization due to dipole even in the absence of an external electric field. In addition, the direction of polarization may be switched in domain units by an external electric field. Such ferroelectric materials are, for example, Hf. It may include at least one oxide selected from Si, Al, Zr, Y, La, Gd and Sr, but this is exemplary. Also, if necessary, the ferroelectric material may further include a dopant.

게이트 절연막(550)은 high-k 물질 및 강유전 물질을 포함하는 복층 구조를 가질 수도 있다. 게이트 절연막(550)은 실리콘 질화물 등과 같은 전하 구속 물질(charge trapping layer)를 포함함으로써 전계 효과 트랜지스터(500)는 메모리 특성을 가지는 메모리 트랜지스터로 동작할 수 있다.The gate insulating layer 550 may have a multilayer structure including a high-k material and a ferroelectric material. Since the gate insulating layer 550 includes a charge trapping layer such as silicon nitride, the field effect transistor 500 may operate as a memory transistor having memory characteristics.

도 28는 일 실시예에 따른 질화 붕소막을 포함하는 수직형 전계 효과 트랜지스터(600)를 도시한 도면이다. 도 28에 도시된 전계 효과 트랜지스터(600)는 기판(610)에서 수직 방향으로 연장되는 채널(620)을 통해 전류가 수직 방향으로 흐르는 바, 수직 전계 효과 트랜지스터라고 칭할 수 있다. 도 28의 전계 효과 트랜지스터(600)는 기판(610), 채널(620), 소스(632), 드레인(634), 게이트(640), 게이트 절연층(650) 및 스페이서(660)를 포함할 수 았다. 28 is a diagram illustrating a vertical field effect transistor 600 including a boron nitride film according to an exemplary embodiment. The field effect transistor 600 illustrated in FIG. 28 may be referred to as a vertical field effect transistor because current flows in a vertical direction through a channel 620 extending in a vertical direction from the substrate 610. The field effect transistor 600 of FIG. 28 may include a substrate 610, a channel 620, a source 632, a drain 634, a gate 640, a gate insulating layer 650, and a spacer 660. Done.

기판(610)은 예를 들어 Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC 및/또는 InP와 같은 하나 이상의 반도체 물질을 포함할 수 있다. 몇몇 실시예에서, 기판(610)은 벌크 기판(bulk silicon substrate) 또는 SOI(silicon on insulator) 기판일 수 있다.The substrate 610 may include one or more semiconductor materials such as Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, and/or InP, for example. In some embodiments, the substrate 610 may be a bulk silicon substrate or a silicon on insulator (SOI) substrate.

채널(620)은 제1 방향 (예를 들어, X 축 방향)으로 서로 이격될 수 있다. 제1 방향은 기판(610)의 상면과 평행할 수 있다. 채널(620) 각각은 제2 방향 (예를 들어, Y축 방향)으로 기판(610)의 상면으로부터 돌출될 수 있다. 제2 방향은 기판(610)의 상면에 수직일 수 있다. 채널(620)을 형성하는 것은 기판(610) 상에 마스크층(미도시)을 형성하고, 마스크층을 식각 마스크로 이용하여 기판(610)을 식각하여 채널(620)을 형성하는 것을 포함할 수 있다.The channels 620 may be spaced apart from each other in a first direction (eg, an X-axis direction). The first direction may be parallel to the upper surface of the substrate 610. Each of the channels 620 may protrude from the upper surface of the substrate 610 in the second direction (eg, in the Y-axis direction). The second direction may be perpendicular to the upper surface of the substrate 610. Forming the channel 620 may include forming a mask layer (not shown) on the substrate 610 and etching the substrate 610 using the mask layer as an etching mask to form the channel 620. have.

소스(632)는 기판(610)상에 배치될 수 있다. 소스(632)은 채널(620)의 일부 영역을 감싸면서 접할 수 있다. 소스(632)은 기판(610)을 시드층으로 이용하여 에피 택셜 성장 공정을 수행함으로써 형성될 수 있고, 에피 택셜 성장 공정 중에 불순물이 첨가될 수 있다. 그러나, 이에 한정되지 않는다. 소스(632)은 기판(610)에 불순물을 주입함으로써 형성될 수 있음도 물론이다. 또한, 소스(632)은 채널(620)의 측면과 접하게 배치된다고 하였으나, 이에 한정되지 않고, 채널(620)의 하면과 접하게 배치될 수도 있다. Source 632 may be disposed on substrate 610. The source 632 may be in contact while surrounding a partial region of the channel 620. The source 632 may be formed by performing an epitaxial growth process using the substrate 610 as a seed layer, and impurities may be added during the epitaxial growth process. However, it is not limited thereto. It goes without saying that the source 632 may be formed by implanting impurities into the substrate 610. In addition, although it is said that the source 632 is disposed in contact with the side surface of the channel 620, it is not limited thereto and may be disposed in contact with the lower surface of the channel 620.

소스(632) 상에는 제1 스페이서(662)가 배치되고, 제1 스페이서(662) 상에는 게이트(640) 및 게이트 절연층(650)이 배치될 수 있다. 제1 스페이서(662)는 채널(620)의 측면 일부를 감싸도록 마련될 수 있고, 게이트(640)는 제1 스페이서(662)상에 배치되면서 채널(620)과 이격 배치될 수 있다. 게이트 절연층(650)은 제1 스페이서(662)상에 배치되면서 게이트(640)와 채널(620) 사이를 배치될 수 있다. 게이트 절연층(650) 및 게이트(640)도 제1 스페이서(662)상에서 수직으로 연장될 수 있다. A first spacer 662 may be disposed on the source 632, and a gate 640 and a gate insulating layer 650 may be disposed on the first spacer 662. The first spacer 662 may be provided to surround a portion of the side surface of the channel 620, and the gate 640 may be disposed on the first spacer 662 and spaced apart from the channel 620. The gate insulating layer 650 may be disposed between the gate 640 and the channel 620 while being disposed on the first spacer 662. The gate insulating layer 650 and the gate 640 may also extend vertically on the first spacer 662.

게이트(640) 및 게이트 절연층(650)상에는 제2 스페이서(664)가 배치될 수 있으며, 제2 스페이서(664)는 채널(620)의 측면 일부를 감싸도록 마련될 수 있다. A second spacer 664 may be disposed on the gate 640 and the gate insulating layer 650, and the second spacer 664 may be provided to surround a part of the side surface of the channel 620.

그리고, 드레인(634)이 채널(620)상에 형성될 수 있다. 드레인(634)이 채널(620)을 시드층으로 이용하는 에피 택셜 성장 공정에 의해 형성될 수 있다. 드레인(634)은 제2 스페이서(664)의 적어도 일부의 영역을 덮도록 배치될 수 있다. In addition, a drain 634 may be formed on the channel 620. The drain 634 may be formed by an epitaxial growth process using the channel 620 as a seed layer. The drain 634 may be disposed to cover at least a portion of the second spacer 664.

제1 및 제2 스페이서(662, 664)는 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함할 수 있다. 상술한 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN)은 유전 상수가 낮은 바, 기생 커패시턴스를 줄일 수 있다. 제1 및 제2 스페이서(662, 664)는 일 실시예에 다른 질화 붕소막 이외에도 유전 상수가 낮은 물질이 더 포함될 수도 있다.The first and second spacers 662 and 664 may include at least one of an amorphous boron nitride layer (a-BN) and a nanocrystalline boron nitride layer (nc-BN) according to an exemplary embodiment. Since the above-described amorphous boron nitride film (a-BN) and nanocrystalline boron nitride film (nc-BN) have low dielectric constants, parasitic capacitance can be reduced. The first and second spacers 662 and 664 may further include a material having a low dielectric constant in addition to other boron nitride films in an exemplary embodiment.

또한, 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN)은 다공성을 갖지 않고 기계적 강도를 갖는 바, 제1 스페이서(662)는 게이트(640) 및 게이트 절연층(650)을 지지하며, 제2 스페이서(664)는 드레인(634)를 지지할 수 있다. In addition, the amorphous boron nitride film (a-BN) and the nanocrystalline boron nitride film (nc-BN) according to an embodiment do not have porosity and have mechanical strength, and the first spacer 662 is a gate 640 ) And the gate insulating layer 650, and the second spacer 664 may support the drain 634.

또한, 제1 스페이서(662)는 소스(632)을 형성한 후 형성되고, 제2 스페이서(664)는 게이트(640) 및 게이트 절연층(650)을 형성한 후 형성된다. 낮은 온도에서 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN)을 형성함으로써 제1 및 제2 스페이서(662, 664)를 형성하는 바, 소스(632), 게이트(640)를 손상시키지 않을 수 있다. Further, the first spacer 662 is formed after the source 632 is formed, and the second spacer 664 is formed after the gate 640 and the gate insulating layer 650 are formed. The first and second spacers 662 and 664 are formed by forming an amorphous boron nitride film (a-BN) and a nanocrystalline boron nitride film (nc-BN) at a low temperature. It may not damage (640).

도 28는 채널(620)의 하측에 소스(632)를 형성하고, 채널의 상측에 드레인(634)를 형성한다고 하였으나, 이에 한정되지 않는다. 채널(620)의 하측에 드레인을 형성하고, 채널의 상측에 소스를 형성할 수 있음도 물론이다. 28 illustrates that the source 632 is formed below the channel 620 and the drain 634 is formed above the channel, but is not limited thereto. It goes without saying that a drain may be formed on the lower side of the channel 620 and a source may be formed on the upper side of the channel.

도 29는 일 실시예에 따른 질화 붕소막을 포함하는 핀 타입 트랜지스터(700)를 도시한 도면이다. 도 29의 핀 타입 트랜지스터(700)는 기판(710) 상에 돌출된 핀 구조물(fin structure)을 가지는 입체형 트랜지스터이다. 이러한 핀 타입 트랜지스터(700)는 돌출된 핀 구조물(722, 724)을 채널(720)로 이용할 수 있기 때문에 채널 길이를 충분히 확보할 수 있다. 따라서, 단 채널 효과(short channel effect)를 방지 또는 최소화할 수 있으며, 누설 전류의 발생 및 면적 문제를 개선할 수 있다.29 is a diagram illustrating a fin-type transistor 700 including a boron nitride film according to an exemplary embodiment. The fin type transistor 700 of FIG. 29 is a three-dimensional transistor having a fin structure protruding on a substrate 710. Since the fin-type transistor 700 can use the protruding fin structures 722 and 724 as the channel 720, the channel length can be sufficiently secured. Accordingly, a short channel effect can be prevented or minimized, and the occurrence of leakage current and area problems can be improved.

트랜지스터(700)는 기판(710), 활성 핀(722), 더미 핀(724), 게이트(740), 게이트 절연층(750) 및 스페이서(760)를 포함할 수 있다. 도면에는 도시되어 있지 않지만, 활성 핀(722)의 양단 각각은 소스 및 드레인에 전기적으로 연결되어 있다. 채널으로서 제2 활성 핀을 도시하였으나, 활성 핀의 개수는 이에 한정되지 않는다.The transistor 700 may include a substrate 710, an active fin 722, a dummy fin 724, a gate 740, a gate insulating layer 750, and a spacer 760. Although not shown in the drawing, each of both ends of the active fin 722 is electrically connected to a source and a drain. Although a second active fin is shown as a channel, the number of active fins is not limited thereto.

기판(710)은 반도체 기판일 수 있는데, 예를 들어, 반도체 기판은 실리콘, 실리콘-온-절연체(Silicon-On-Insulator, SOI), 실리콘-온-사파이어(Silicon-On-Sapphire), 게르마늄, 실리콘-게르마늄 및 갈륨 비소(gallium-arsenide) 중 어느 하나를 포함할 수 있다.The substrate 710 may be a semiconductor substrate, for example, the semiconductor substrate is silicon, silicon-on-insulator (SOI), silicon-on-sapphire, germanium, It may contain any one of silicon-germanium and gallium-arsenide.

활성 핀(722) 및 더미 핀(724)은 기판(710)과 연결되게 배치될 수 있다. 일 실시예에서, 활성 핀(722)은 기판(710)에서 수직 부분으로 돌출된 부분을 n+ 또는 p+로 도핑한 활성 영역일 수 있고, 더미 핀(724)은 기판(710)에서 수직 부분으로 돌출된 부분을 도핑하지 않은 영역일 수 있다. 다른 실시예에서, 활성 핀(722) 및 더미 핀(724) 모두 n+ 또는 p+로 도핑한 활성 영역일 수도 있다.The active fins 722 and the dummy fins 724 may be disposed to be connected to the substrate 710. In one embodiment, the active fin 722 may be an active region in which a portion protruding from the substrate 710 to a vertical portion is doped with n+ or p+, and the dummy fin 724 protrudes from the substrate 710 to a vertical portion. It may be a region in which the formed portion is not doped. In another embodiment, both the active fin 722 and the dummy fin 724 may be active regions doped with n+ or p+.

활성 핀(722)의 각각은 너비및 높이를 가질 수 있으며, 활성 핀들의 너비 및 높이가 채널층의 너비 및 높이를 결정할 수 있다. 채널의 너비 및 높이는 활성핀의 개수에 의해 증가할 수 있다. Each of the active fins 722 may have a width and a height, and the width and height of the active fins may determine the width and height of the channel layer. The width and height of the channel can be increased by the number of active pins.

게이트 절연층(750)은 활성 핀(722) 및 더미 핀(724) 상에 배치될 수 있다. 게이트 절연층(750)은 산화막, 질화막 또는 산질화막 중 어느 하나를 포함할 수 있다. The gate insulating layer 750 may be disposed on the active fin 722 and the dummy fin 724. The gate insulating layer 750 may include any one of an oxide film, a nitride film, or an oxynitride film.

스페이서(760)는 활성 핀(722) 및 더미 핀(724) 사이의 공간에서 소정 높이를 가지도록 배치될 수 있다. 스페이서(760)는 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함함으로써 유전 상수가 낮은 물질로 형성될 수 있다. 스페이서(760)은 일 실시예에 따른 질화 붕소막 이외에도 유전 상수가 낮은 유전 물질을 더 포함할 수 있다. 스페이서(760)는 활성 핀(722) 및 더미 핀(724) 사이에 배치됨으로써, 소자 분리막으로 이용될 뿐만 아니라 기생 커패시턴스를 줄일 수 있다. The spacer 760 may be disposed to have a predetermined height in the space between the active fin 722 and the dummy fin 724. The spacer 760 may be formed of a material having a low dielectric constant by including at least one of an amorphous boron nitride film (a-BN) and a nanocrystalline boron nitride film (nc-BN) according to an exemplary embodiment. In addition to the boron nitride film according to the exemplary embodiment, the spacer 760 may further include a dielectric material having a low dielectric constant. Since the spacer 760 is disposed between the active fin 722 and the dummy fin 724, it is not only used as a device isolation layer, but also can reduce parasitic capacitance.

게이트(740)은 게이트 절연층(750) 및 스페이서(760)의 상부에 배치될 수 있다. 이로써, 게이트(740)은 활성 핀(722), 더미 핀(724) 및 스페이서(760)를 둘러싸는 구조를 가질 수 있다. 다시 말해, 활성 핀(722) 및 더미 핀(724)은 게이트(740)의 내부에 배치되는 구조를 가질 수 있다. 게이트(740)은 W, Ta 등과 같은 금속 물질, 이들의 질화물, 이들의 실리사이드, 도핑된 폴리실리콘 등을 포함할 수 있고, 증착 공정을 이용하여 형성될 수 있다.The gate 740 may be disposed on the gate insulating layer 750 and the spacer 760. Accordingly, the gate 740 may have a structure surrounding the active fin 722, the dummy fin 724, and the spacer 760. In other words, the active fin 722 and the dummy fin 724 may have a structure disposed inside the gate 740. The gate 740 may include metal materials such as W and Ta, nitrides thereof, silicides thereof, doped polysilicon, and the like, and may be formed using a deposition process.

일 실시예에 따른 낮은 유전 상수의 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막 트랜지스터 이외에도 다양한 전자 장치에 이용될 수 있다. In addition to a low dielectric constant amorphous boron nitride film (a-BN) and a nanocrystalline boron nitride film transistor according to an exemplary embodiment, it may be used in various electronic devices.

도 30a 및 도 30b는 일 실시예에 따른 질화 붕소막을 포함하는 디스플레이 장치(800)의 일부를 도시한 도면이다. 도 30a는 일 실시예에 따른 질화 붕소를 포함하는 디스플레이 장치(800)의 일부를 도시한 도면이고, 도 30b는 도 30a의 A-A' 선 및 B-B'선에 따라 절단한 단면도이다.30A and 30B are diagrams illustrating a part of a display device 800 including a boron nitride film according to an exemplary embodiment. FIG. 30A is a diagram illustrating a part of a display device 800 including boron nitride according to an exemplary embodiment, and FIG. 30B is a cross-sectional view taken along lines A-A' and B-B' of FIG. 30A.

도 30a 및 도 30b를 참조하면, 절연 기판(810) 상에는 게이트 신호를 전달하는 게이트 배선(822, 824)이 형성되어 있다. 게이트 배선(822, 824)은 일 방향 예컨대, 가로 방향으로 뻗어 있는 게이트선(822)과, 게이트선(822)에서 돌기 형태로 돌출되어 형성된 박막 트랜지스터의 게이트(824)을 포함한다. Referring to FIGS. 30A and 30B, gate wirings 822 and 824 for transmitting gate signals are formed on the insulating substrate 810. The gate wirings 822 and 824 include a gate line 822 extending in one direction, for example, in a horizontal direction, and a gate 824 of a thin film transistor formed to protrude from the gate line 822 in a protruding shape.

또한, 절연 기판(810) 상에는 스토리지 전압을 전달하는 스토리지 배선(828, 829)이 형성되어 있다. 스토리지 배선(828, 829)은 화소 영역을 가로질러 게이트선(822)과 실질적으로 평행하게 형성된 스토리지선(828)과, 스토리지선(828)으로부터 분지되어 데이터선(862)과 평행하게 연장된 스토리지 전극(829)을 포함한다.In addition, storage wirings 828 and 829 for transmitting a storage voltage are formed on the insulating substrate 810. The storage lines 828 and 829 are a storage line 828 formed substantially parallel to the gate line 822 across the pixel area, and a storage line 828 branched from the storage line 828 and extending parallel to the data line 862 It includes an electrode 829.

스토리지 전극(829)은 데이터선(862)을 따라 형성된 사각 링(ring) 형태로 형성될 수 있다. 즉, 스토리지 전극(829)의 중심부에는 개구 영역이 형성되어 데이터선(862)이 위치하며, 스토리지 전극(829)의 링부분은 화소 전극(880)과 적어도 일부가 중첩한다. The storage electrode 829 may be formed in the shape of a square ring formed along the data line 862. That is, an opening area is formed in the center of the storage electrode 829 so that the data line 862 is located, and the ring portion of the storage electrode 829 overlaps the pixel electrode 880 at least partially.

스토리지 전극(829) 및 스토리지선(828)의 모양 및 배치 등은 다양한 형태로 변형될 수 있으며, 화소 전극(880)과 게이트선(822)의 중첩으로 발생하는 스토리지 커패시턴스(storage capacitance)가 충분할 경우 스토리지 전극(829) 및 스토리지선(828)은 형성되지 않을 수도 있다.The shape and arrangement of the storage electrode 829 and the storage line 828 may be modified in various forms, and when the storage capacitance generated by overlapping the pixel electrode 880 and the gate line 822 is sufficient The storage electrode 829 and the storage line 828 may not be formed.

게이트 배선(822, 824) 및 스토리지 배선(828, 829)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(822, 824) 및 스토리지 배선(828, 829)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(822, 824) 및 스토리지 배선(828, 829)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 산화 아연(ZnO), ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막, 알루미늄 하부막과 몰리브덴 상부막, 및 티타늄 하부막과 구리 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(822, 824) 및 스토리지 배선(828, 829)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다. The gate wirings 822 and 824 and the storage wirings 828 and 829 are aluminum-based metals such as aluminum (Al) and aluminum alloys, silver-based metals such as silver (Ag) and silver alloys, and copper (Cu) and copper alloys. It may be made of a copper-based metal, a molybdenum-based metal such as molybdenum (Mo) and a molybdenum alloy, chromium (Cr), titanium (Ti), and tantalum (Ta). Also, the gate wirings 822 and 824 and the storage wirings 828 and 829 may have a multilayer structure including two conductive layers (not shown) having different physical properties. One of the conductive layers is a low resistivity metal such as aluminum-based metal, silver-based metal, and copper to reduce signal delay or voltage drop of the gate wirings 822 and 824 and the storage wirings 828 and 829. It is made of a series metal, etc. In contrast, the other conductive film is made of a material having excellent contact properties with other materials, particularly zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO), such as molybdenum-based metal, chromium, titanium, tantalum, and the like. Good examples of such a combination include a lower chromium film and an upper aluminum film, a lower aluminum film and an upper molybdenum film, and a lower titanium film and an upper copper film. However, the present invention is not limited thereto, and the gate wirings 822 and 824 and the storage wirings 828 and 829 may be made of various metals and conductors.

절연 기판(810), 게이트 배선(822, 824) 및 스토리지 배선(828, 829) 상에는 게이트 절연막(830)이 형성되어 있다. 게이트 절연막(830)은 산화 규소(SiOx), 질화 규소(SiNx) 또는 산질화 규소(SiON) 등으로 형성될 수 있다. 구체적으로, 게이트 절연막(830)은 단일층 또는 다중층으로 형성될 수 있으며, 다중층으로 형성될 경우 질화 규소와 산화 규소가 적층된 구조를 가질 수 있다. 이 때, 산화물 반도체층 패턴(842)과 접하는 영역에는 산화 규소 층으로 게이트 절연막(830)을 형성하고, 산화 규소 층의 하부에는 산화 질소 층이 배치될 수 있다. 산화물 반도체층 패턴(842)에 산화 규소 층이 접할 경우 산화물 반도체층 패턴(842)의 열화를 방지할 수 있다. 게이트 절연막(830)을 산질화 규소 층으로 형성하는 경우, 산질화 규소 층 내에서 산소 농도 분포를 가지게 할 수도 있다. 이 경우에도 산소 농도가 산화물 반도체층 패턴(842)과 인접할수록 높아지게 함으로써, 산화물 반도체층 패턴(842)의 열화를 방지할 수 있다.A gate insulating layer 830 is formed on the insulating substrate 810, the gate wirings 822 and 824, and the storage wirings 828 and 829. The gate insulating layer 830 may be formed of silicon oxide (SiOx), silicon nitride (SiNx), or silicon oxynitride (SiON). Specifically, the gate insulating layer 830 may be formed as a single layer or multiple layers, and when formed as multiple layers, it may have a structure in which silicon nitride and silicon oxide are stacked. In this case, a gate insulating layer 830 with a silicon oxide layer may be formed in a region in contact with the oxide semiconductor layer pattern 842, and a nitrogen oxide layer may be disposed under the silicon oxide layer. When the silicon oxide layer contacts the oxide semiconductor layer pattern 842, deterioration of the oxide semiconductor layer pattern 842 may be prevented. When the gate insulating layer 830 is formed of a silicon oxynitride layer, an oxygen concentration distribution may be provided within the silicon oxynitride layer. Even in this case, by increasing the oxygen concentration closer to the oxide semiconductor layer pattern 842, deterioration of the oxide semiconductor layer pattern 842 can be prevented.

게이트 절연막(830) 상에는 박막 트랜지스터의 채널 형성을 위한 산화물 반도체층 패턴(842)이 형성되어 있다. 채널 영역은 게이트(824)과 중첩되어 있는 산화물 반도체층 패턴(842)에 의해 형성된다. 본 실시예에서 산화물 반도체층 패턴(842)은 채널 영역을 제외하고는 후술할 데이터 배선(862,865, 866)과 실질적으로 동일한 형상을 갖도록 형성되어 있다. 이는 후술할 본 실시예의 박막 트랜지스터 기판 제조 과정에서, 산화물 반도체층 패턴(842)과 데이터 배선(862,865, 866)을 하나의 식각 마스크를 이용하여 패터닝하기 때문이다. 다시 말하면, 산화물 반도체층 패턴(842)은 채널 영역에 형성되어 있다는 점을 제외하면 데이터 배선(862,865, 866)과 동일한 형상을 갖는다.An oxide semiconductor layer pattern 842 for forming a channel of a thin film transistor is formed on the gate insulating layer 830. The channel region is formed by the oxide semiconductor layer pattern 842 overlapping the gate 824. In this embodiment, the oxide semiconductor layer pattern 842 is formed to have substantially the same shape as the data lines 862, 865, and 866 to be described later except for the channel region. This is because the oxide semiconductor layer pattern 842 and the data lines 862, 865, and 866 are patterned using one etch mask in the manufacturing process of the thin film transistor substrate according to the present embodiment, which will be described later. In other words, the oxide semiconductor layer pattern 842 has the same shape as the data lines 862, 865, and 866 except that it is formed in the channel region.

산화물 반도체층 패턴(842)은 예를 들어, AxBxOx 또는 AxBxCxOx로 표현되는 화학식을 갖는 화합물을 포함한다. A는 Zn 또는 Cd, B는 Ga, Sn 또는 In, C는 Zn, Cd, Ga, In, 또는 Hf를 포함한다. X는 0이 아니며, A, B 및 C는 서로 다르다. 또 다른 실시예에 따르면, InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, GaZnSnO, GaInZnO, HfInZnO 및 ZnO로 이루어진 군으로부터 선택된 어느 하나의 물질을 포함할 수 있다. 이러한 산화물 반도체는 수소화 비정질 규소에 비하여 전하의 유효 이동도(effective mobility)가 2 내지 100배 정도로 뛰어난 반도체 특성을 갖고 있다.The oxide semiconductor layer pattern 842 includes, for example, a compound having a chemical formula represented by AxBxOx or AxBxCxOx. A is Zn or Cd, B is Ga, Sn or In, and C is Zn, Cd, Ga, In, or Hf. X is not zero, and A, B and C are different. According to another embodiment, it may include any one material selected from the group consisting of InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, GaZnSnO, GaInZnO, HfInZnO and ZnO. These oxide semiconductors have excellent semiconductor characteristics of about 2 to 100 times the effective mobility of electric charges compared to hydrogenated amorphous silicon.

산화물 반도체층 패턴(842) 상에는 식각 방지 패턴(852)이 형성되어 있다. 여기서, 식각 방지 패턴(852)은 게이트(824)과 소스/드레인 전극(865, 866)이 중첩되는 박막 트랜지스터 영역, 게이트 선(822)과 데이터 선(862)이 오버랩되는 영역(이하, 제1 오버랩 영역이라 함, 도 1의 도면부호 'O1' 참조) 및 스토리지 배선(828, 829)과 데이터선(862)이 오버랩되는 영역(이하, 제2 오버랩 영역이라 함, 도 1의 도면부호 'O2' 참조)에 각각 형성된다.An etch prevention pattern 852 is formed on the oxide semiconductor layer pattern 842. Here, the etch stop pattern 852 is a thin film transistor region in which the gate 824 and the source/drain electrodes 865 and 866 overlap, and the region in which the gate line 822 and the data line 862 overlap (hereinafter, referred to as the first The overlap area is referred to as'O1' in FIG. 1) and the area in which the storage wirings 828 and 829 and the data line 862 overlap (hereinafter referred to as the second overlap area, reference numeral O2 in FIG. 1). 'Reference) is formed respectively.

박막 트랜지스터 영역에 형성된 식각 방지 패턴(852)은 후속하는 에칭 공정이나 증착 공정시 플라즈마(plasma), 에칭액 또는 에칭 가스에 의해 산화물 반도체층 패턴(842)이 손상되는 것을 방지하기 위한 것이다. 산화물 반도체층 패턴(842)이 플라즈마, 에칭액 또는 에칭 가스 등에 손상을 받으면 박막 트랜지스터의 성능이 크게 저하될 수 있기 때문이다. 이에 따라, 박막 트랜지스터 영역에 형성된 식각 방지 패턴(852)은 산화물 반도체층 패턴(842)을 덮되, 특히 채널 영역을 덮을 수 있을 정도로 형성된다. 즉, 산화물 반도체층 패턴(842)이 채널 영역에서 노출되는 것을 방지하기 위해, 채널 영역과 중첩되는 영역에 채널 영역보다 채널의 길이 방향으로 더 넓게 형성될 수 있다The etch prevention pattern 852 formed in the thin film transistor region is for preventing the oxide semiconductor layer pattern 842 from being damaged by plasma, an etching solution, or an etching gas during a subsequent etching process or a deposition process. This is because if the oxide semiconductor layer pattern 842 is damaged by plasma, an etching solution, or an etching gas, the performance of the thin film transistor may be greatly degraded. Accordingly, the etch prevention pattern 852 formed in the thin film transistor region is formed to cover the oxide semiconductor layer pattern 842, in particular, the channel region. That is, in order to prevent the oxide semiconductor layer pattern 842 from being exposed in the channel region, it may be formed wider in the length direction of the channel than in the channel region in the region overlapping the channel region.

반면, 제1 오버랩 영역(O1)에 형성된 식각 방지 패턴(852)은 제1 오버랩 영역(O1)에서 게이트 선(822)과 데이터 선(862) 사이에 발생하는 캐패시턴스를 감소시키기 위한 것이고, 제2 오버랩 영역(O2)에 형성된 식각 방지 패턴(852)은 제2 오버랩 영역(O2)에서 스토리지 배선(828, 829)과 데이터 선(862) 사이에 발생하는 캐패시턴스를 감소시키기 위한 것이다. 게이트 선(822)과 데이터 선(862) 사이에 발생하는 캐패시턴스 또는 스토리지 배선(828, 829)과 데이터 선(862) 사이에 발생하는 캐패시턴스는 RC 지연의 원인이 되기 때문이다. 따라서, 식각 방지 패턴(852)은 제1 오버랩 영역(O1) 및 제2 오버랩 영역(O2)의 산화물 반도체층 패턴(842) 상에 형성된다.On the other hand, the etch prevention pattern 852 formed in the first overlap region O1 is for reducing capacitance generated between the gate line 822 and the data line 862 in the first overlap region O1, and the second The etch prevention pattern 852 formed in the overlap area O2 is for reducing capacitance generated between the storage wirings 828 and 829 and the data line 862 in the second overlap area O2. This is because the capacitance generated between the gate line 822 and the data line 862 or between the storage wirings 828 and 829 and the data line 862 causes the RC delay. Accordingly, the etch stop pattern 852 is formed on the oxide semiconductor layer pattern 842 of the first overlap region O1 and the second overlap region O2.

이와 같은 식각 방지 패턴(852)은 절연 물질로 이루어지며, 예를 들어, SiOx 및 SiNx로 이루어진 군으로부터 선택된 어느 하나의 물질을 포함할 수 있다. The etch prevention pattern 852 is made of an insulating material, and may include, for example, any one material selected from the group consisting of SiOx and SiNx.

게이트 절연막(830), 산화물 반도체층 패턴(842) 및 식각 방지 패턴(852) 위에는 데이터 배선(862,865, 866)이 형성되어 있다. 데이터 배선(862,865, 866)은 게이트선(822)과 다른 방향 예컨대, 세로 방향으로 형성되어 게이트선(822)과 교차하여 화소를 정의하는 데이터선(862)과, 데이터선(862)으로부터 가지(branch) 형태로 분지되어 박막 트랜지스터 영역의 산화물 반도체층 패턴(842) 및 식각 방지 패턴(852)의 상부까지 연장되어 있는 소스 전극(865)과, 소스 전극(865)과 이격되고 게이트(824)을 중심으로 소스 전극(865)과 대향하도록 박막 트랜지스터 영역의 산화물 반도체층 패턴(842) 및 식각 방지 패턴(852)의 상부에 형성되어 있는 드레인 전극(866)을 포함한다.Data lines 862, 865, and 866 are formed on the gate insulating layer 830, the oxide semiconductor layer pattern 842, and the etch stop pattern 852. The data lines 862, 865, and 866 are formed in a direction different from the gate line 822, for example, in a vertical direction to cross the gate line 822 to define a pixel, and a branch from the data line 862 ( The source electrode 865 is branched in the form of a branch and extends to the top of the oxide semiconductor layer pattern 842 and the etch stop pattern 852 in the thin film transistor region, and the gate 824 is separated from the source electrode 865. It includes an oxide semiconductor layer pattern 842 in the thin film transistor region and a drain electrode 866 formed on the etch stop pattern 852 so as to face the source electrode 865 in the center.

식각 방지 패턴(852)은 소스 전극(865) 및 드레인 전극(866) 사이로 적어도 일부가 노출된다. 식각 방지 패턴(852), 소스 전극(865) 및 드레인 전극(866)의 하부에는 산화물 반도체층 패턴(842)이 배치된다. 즉, 산화물 반도체층 패턴(842)은 식각 방지 패턴(852), 소스 전극(865) 및 드레인 전극(866)과 완전히 중첩된다. 전술한 바와 같이, 소스 전극(865) 및 드레인 전극(866)은 채널 영역과 중첩된 분리 영역을 제외하고는 산화물 반도체층 패턴(842)과 실질적으로 동일한 형상을 갖는다.At least a portion of the etch stop pattern 852 is exposed between the source electrode 865 and the drain electrode 866. An oxide semiconductor layer pattern 842 is disposed under the etch stop pattern 852, the source electrode 865, and the drain electrode 866. That is, the oxide semiconductor layer pattern 842 completely overlaps the etch stop pattern 852, the source electrode 865, and the drain electrode 866. As described above, the source electrode 865 and the drain electrode 866 have substantially the same shape as the oxide semiconductor layer pattern 842 except for the isolation region overlapping the channel region.

이러한 데이터 배선(862,865, 866)은 Ni, Co, Ti, Ag, Cu, Mo, Al, Be, Nb, Au, Fe, Se, W, Ru, 또는 Ta 등으로 이루어진 단일막 또는 다중막 구조로 형성될 수 있다. 또한 금속에 Ti, Zr, W, Ta, Nb, Pt, Hf, O, C, N에서 선택된 하나이상의 원소가 포함된 합금도 적용 가능하다. 다중막 구조의 예로는 Ti/Cu, Ta/Al, Ta/Al, Ni/Al, Co/Al, Mo(Mo 합금)/Cu 등과 같은, 이중막 또는 Mo/Al/Mo, Ti/Al/Ti, Ta/Al/Ta, Ti/Al/TiN, Ta/Al/TaN, Ni/Al/Ni, Co/Al/Co 등과 같은 삼중막을 들 수 있다. 다만, 데이터 배선(862,865, 866)이 상술한 물질로 제한되는 것은 아니다.These data lines (862,865, 866) are formed in a single layer or multilayer structure made of Ni, Co, Ti, Ag, Cu, Mo, Al, Be, Nb, Au, Fe, Se, W, Ru, or Ta. Can be. In addition, an alloy containing at least one element selected from Ti, Zr, W, Ta, Nb, Pt, Hf, O, C, and N to the metal may also be applied. Examples of a multilayer structure include a double layer such as Ti/Cu, Ta/Al, Ta/Al, Ni/Al, Co/Al, Mo (Mo alloy)/Cu, or Mo/Al/Mo, Ti/Al/Ti , Ta/Al/Ta, Ti/Al/TiN, Ta/Al/TaN, Ni/Al/Ni, and Co/Al/Co. However, the data lines 862, 865, and 866 are not limited to the above-described materials.

식각 방지 패턴(852) 상부에는 저유전 물질(low-k dielectric material) 패턴(858)을 더 포함한다. 저유전 물질 패턴(858)은 식각 방지 패턴(852)과 실질적으로 동일한 형상을 갖도록 형성될 수 있다.A low-k dielectric material pattern 858 is further included on the etch stop pattern 852. The low dielectric material pattern 858 may be formed to have substantially the same shape as the etch prevention pattern 852.

저유전 물질 패턴(858)은 실리콘 질화막에 비하여 낮은 유전 상수를 갖는 물질, 즉 상대 유전율이 3보다 작은 저유전 물질로 형성될 수 있다. 상술한 저유전 물질 패턴(858)는 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함할 수 있다. The low dielectric material pattern 858 may be formed of a material having a lower dielectric constant than that of the silicon nitride layer, that is, a low dielectric material having a relative dielectric constant of less than 3. The aforementioned low dielectric material pattern 858 may include at least one of an amorphous boron nitride layer (a-BN) and a nanocrystalline boron nitride layer (nc-BN) according to an exemplary embodiment.

식각 방지 패턴(852) 상부에 저유전 물질 패턴(858)을 더 형성하는 것은 제1 오버랩 영역(O1)에서 게이트 선(822)과 데이터 선(862) 사이에 발생하는 캐패시턴스와 제2 오버랩 영역(O2)에서 스토리지 배선(828, 829)과 데이터 선(862) 사이에 발생하는 캐패시턴스를 더욱 감소시키면서 공정 시간을 단축하기 위함이다.The formation of the low dielectric material pattern 858 on the etch stop pattern 852 further includes a capacitance generated between the gate line 822 and the data line 862 in the first overlap area O1 and the second overlap area ( This is to further reduce the capacitance generated between the storage wirings 828 and 829 and the data line 862 in O2) and shorten the process time.

즉, 식각 방지 패턴(852)의 두께 및 저유전 물질 패턴(858)의 두께의 합이 클수록 제1 오버랩 영역(O1)에서 게이트 선(822)과 데이터 선(862) 사이에 발생하는 캐패시턴스와 제2 오버랩 영역(O2)에서 스토리지 배선(828, 829)과 데이터 선(862) 사이에 발생하는 캐패시턴스가 더욱 감소된다. That is, as the sum of the thickness of the etch prevention pattern 852 and the thickness of the low-k material pattern 858 increases, the capacitance generated between the gate line 822 and the data line 862 in the first overlap region O1 2 In the overlap area O2, the capacitance generated between the storage wirings 828 and 829 and the data line 862 is further reduced.

또한, 식각 방지 패턴(852)의 두께에 비하여 저유전 물질 패턴(858)의 두께가 더 큰 값을 갖는 것이 바람직하며, 이에 따라 공정 시간을 단축할 수 있다.In addition, it is preferable that the thickness of the low dielectric material pattern 858 has a larger value than the thickness of the etch prevention pattern 852, and thus, the process time can be shortened.

본 실시예에서는 식각 방지 패턴(852) 상부에 저유전 물질 패턴(858)이 적층된 구조에 대하여 설명하였으나, 본 발명이 이에 한정되는 것은 아니며 적층 순서는 뒤바뀌어도 무방하다. 즉, 저유전 물질 패턴(858) 상부에 식각 방지 패턴(852)이 적층될 수도 있다.In the present embodiment, a structure in which the low dielectric material pattern 858 is stacked on the etch stop pattern 852 has been described, but the present invention is not limited thereto, and the stacking order may be reversed. That is, an etch prevention pattern 852 may be stacked on the low dielectric material pattern 858.

데이터 배선(862,865, 866) 및 이에 의해 노출된 식각 방지 패턴(852) 상부에는 보호막(870)이 형성되어 있다. 보호막(870)은 게이트 절연막(830)과 마찬가지로, 산화 규소(SiOx), 질화 규소(SiNx) 또는 산질화 규소(SiON) 등으로 형성될 수 있다. 일 실시예에 따르면, 보호막(870)은 질화 규소(SiNx) 및 산화 규소(SiOx)를 포함하는 이중층을 포함할 수 있다. A passivation layer 870 is formed on the data lines 862,865, and 866 and the etch stop pattern 852 exposed by the data lines 862,865, and 866. Like the gate insulating layer 830, the passivation layer 870 may be formed of silicon oxide (SiOx), silicon nitride (SiNx), or silicon oxynitride (SiON). According to an embodiment, the protective layer 870 may include a double layer including silicon nitride (SiNx) and silicon oxide (SiOx).

보호막(870)에는 드레인 전극(866)의 일부를 노출시키는 컨택홀(875)이 형성되어 있다.A contact hole 875 exposing a portion of the drain electrode 866 is formed in the passivation layer 870.

보호막(870) 상에는 컨택홀(875)을 통하여 드레인 전극(866)과 전기적으로 연결되는 화소 전극(880)이 형성되어 있다. 화소 전극(880)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체 또는 알루미늄 등의 반사성 도전체로 이루어질 수 있다. A pixel electrode 880 electrically connected to the drain electrode 866 through a contact hole 875 is formed on the passivation layer 870. The pixel electrode 880 may be formed of a transparent conductor such as indium tin oxide (ITO) or indium zinc oxide (IZO), or a reflective conductor such as aluminum.

데이터 전압이 인가된 화소 전극(880)은 박막 트랜지스터 기판과 대향하는 상부 기판의 공통 전극과 함께 화소 영역(미도시)에서의 광 방출을 제어할 수 있다. The pixel electrode 880 to which the data voltage is applied may control light emission from a pixel region (not shown) together with a common electrode of an upper substrate facing the thin film transistor substrate.

도 31은 일 실시예에 따른 질화 붕소막을 포함하는 낸드 플래시 메모리 소자(900)를 도시한 도면이다. 낸드 플래시 메모리 소자의 메모리 셀은 기판(910)상에 3차원으로 배열될 수 있다. 31 is a diagram illustrating a NAND flash memory device 900 including a boron nitride film according to an exemplary embodiment. The memory cells of the NAND flash memory device may be arranged in three dimensions on the substrate 910.

기판(910)은 Si 단결정 기판, 화합물 반도체 기판, SOI(silicon on insulator) 기판(910) 및 변형된(strained) 기판과 같은 반도체 기판(910)일 수 있다. 일 실시예에서, 3차원 낸드 플래시 메모리 셀의 하부에 정의되는 주변회로 영역에 반도체 층이 형성될 수 있으며, 반도체 층 자체가 기판(910)일 수도 있다. 본 발명의 실시예는 이에 한정되는 것은 아니며, 예를 들면, 다른 실시예에서, 기판(910)은 세라믹 기판(910) 또는 플렉시블 소자를 구현하기 위한 고분자 기판, 또는 심지어 패브릭층일 수도 있다. 기판에는 도핑에 의한 불순물 영역(미도시) 또는 도전막(미도시)과 같은 배선이 제공될 수 있다The substrate 910 may be a semiconductor substrate 910 such as a Si single crystal substrate, a compound semiconductor substrate, a silicon on insulator (SOI) substrate 910 and a strained substrate. In an embodiment, a semiconductor layer may be formed in a peripheral circuit region defined under a 3D NAND flash memory cell, and the semiconductor layer itself may be the substrate 910. The embodiments of the present invention are not limited thereto, and for example, in other embodiments, the substrate 910 may be a ceramic substrate 910 or a polymer substrate for implementing a flexible device, or even a fabric layer. A wiring such as an impurity region (not shown) or a conductive film (not shown) by doping may be provided on the substrate.

기판(910)상에서는 기판(910)과 수평한 방향(예를 들어, 제1 방향(X)과 제2 방향(Y))으로 이격 배치되는 복수 개의 반도체 구조체(920)가 배열될 수 있다. 반도체 구조체(920)는 금속 산화물을 포함할 수 있다. 상술한 금속 산화물은 산소 공공을 포함할 수 있으며, 이러한 산소 공공은 반도체 구조체(920)에 깊이 방향으로 국지적으로 형성될 수 있다. 반도체 구조체(920)는 금속 산화물을 구성하는 금속 원소와 산소 원자 사이의 공유 결합 및 이온 결합 중 적어도 하나를 가질 수 있다. 금속 원소는 아연, 니켈, 니오븀, 티타늄, 지르코늄, 하프늄, 바나듐, 몰리브데늄, 마그네슘, 코발트, 철, 구리, 알루미늄, 망간 또는 이들의 조합을 포함할 수 있다. 예를 들면, 금속 산화물은 아연 산화물일 수 있다. 또한, 금속 산화물에는, 인듐 또는 갈륨과 같은 불순물 원소가 금속 산화물에 도핑될 수 있다. 예를 들면, 금속 산화물은 인듐-갈륨-아연 산화물(IGZO)을 포함할 수 있다. 금속 산화물은 다결정 구조, 비정질 구조, 나노 결정립이 분산된 구조 또는 이들이 혼합된 구조를 가질 수 있다. 예를 들면, 금속 산화물은 비정질 구조이거나 비정질 구조 내에 나노 결정립이 분산된 구조를 가질 수 있다.On the substrate 910, a plurality of semiconductor structures 920 spaced apart from the substrate 910 in a horizontal direction (eg, in the first direction X and the second direction Y) may be arranged. The semiconductor structure 920 may include a metal oxide. The metal oxide described above may include oxygen vacancies, and these oxygen vacancies may be formed locally in the semiconductor structure 920 in the depth direction. The semiconductor structure 920 may have at least one of a covalent bond and an ionic bond between a metal element constituting a metal oxide and an oxygen atom. Metal elements may include zinc, nickel, niobium, titanium, zirconium, hafnium, vanadium, molybdenum, magnesium, cobalt, iron, copper, aluminum, manganese, or combinations thereof. For example, the metal oxide may be zinc oxide. Further, in the metal oxide, an impurity element such as indium or gallium may be doped with the metal oxide. For example, the metal oxide may include indium-gallium-zinc oxide (IGZO). The metal oxide may have a polycrystalline structure, an amorphous structure, a structure in which nanocrystal grains are dispersed, or a structure in which they are mixed. For example, the metal oxide may have an amorphous structure or a structure in which nanocrystal grains are dispersed in an amorphous structure.

복수 개의 반도체 구조체(920) 각각은 기판(910)과 수직한 방향으로 서로 다른 도펀트가 도핑된 반도체층이 교번적으로 배열될 수 있다. 예를 들어, 제3 방향으로 n형 도펀트가 도핑된 제1 도핑층(922)과 p형 도펀트가 도핑된 제2 도핑층(924)이 교번적으로 배열된 것으로 도시되어 있으나, 이에 한정되지 않는다. In each of the plurality of semiconductor structures 920, semiconductor layers doped with different dopants may be alternately arranged in a direction perpendicular to the substrate 910. For example, a first doped layer 922 doped with an n-type dopant and a second doped layer 924 doped with a p-type dopant are shown to be alternately arranged in a third direction, but the present invention is not limited thereto. .

기판(910)을 기준으로 제1 방향으로 이웃하는 반도체 구조체(920) 사이에는 게이트 구조체(930)가 배치될 수 있다. 게이트 구조체(930)는 절연층(932)과 게이트(934)가 기판(910)과 수직한 방향, 예를 들어, 제3 방향(Z 방향)으로 교번적으로 배열될 수 있다. 게이트 구조체(930)의 절연층(932) 및 게이트(934)는 반도체 구조체(920)의 제1 도펀트가 도핑된 제1 도핑층(922)과 제2 도펀트가 도핑된 제2 도핑층(924)과 일대응되게 배열될 수 있다. 예를 들어, 절연층(932)은 n형 도핑된 제1 도핑층(922)과 나란하게 배열되고, 게이트(934)는 p형 도핑된 제2 도핑층(924)과 나란하게 배열될 수 있다. A gate structure 930 may be disposed between the semiconductor structures 920 adjacent to the substrate 910 in the first direction. In the gate structure 930, the insulating layer 932 and the gate 934 may be alternately arranged in a direction perpendicular to the substrate 910, for example, in a third direction (Z direction). The insulating layer 932 and the gate 934 of the gate structure 930 are a first doped layer 922 doped with a first dopant of the semiconductor structure 920 and a second doped layer 924 doped with a second dopant. It can be arranged to correspond to one another. For example, the insulating layer 932 may be arranged in parallel with the n-type doped first doped layer 922, and the gate 934 may be arranged in parallel with the p-type doped second doped layer 924. .

게이트 구조체(930)와 반도체 구조체(920)사이에는 정보 저장막(940)이 더 배치될 수 있다. 정보 저장막(940)은 게이트 구조체(930)를 감싸며 인접하는 메모리셀간 분리되어 개별화될 수 있다. 정보 저장막(940)은 반도체 구조체(920)상의 전하 차단막(942), 전하 차단막(942)상의 데이터 저장막(944) 및 데이터 저장막(944)상의 블로킹 절연막(946)을 포함할 수 있다. An information storage layer 940 may be further disposed between the gate structure 930 and the semiconductor structure 920. The information storage layer 940 surrounds the gate structure 930 and may be separated and individualized between adjacent memory cells. The information storage layer 940 may include a charge blocking layer 942 on the semiconductor structure 920, a data storage layer 944 on the charge blocking layer 942, and a blocking insulating layer 946 on the data storage layer 944.

전하 차단막(942)은 SiO2, Si3N4, SiON, HfO2, HfSiO, Al2O3 및 ZrO2로 이루어지는 군에서 선택되는 어느 하나, 또는 이들의 조합을 포함할 수 있다. 데이터 저장막(944)은 유전체 매트릭스 및 유전체 매트릭스 내에 분산된 실리콘 나노 결정(NC)을 포함할 수 있다. 유전체 매트릭스는 SiO2, SiON, Si3N4, SRN(Si rich nitride), HfO2, HfSiO, HfSiON, HfON, HfAlO, Al2O3 및 AlN으로 이루어지는 군에서 선택되는 적어도 하나의 유전체 재료를 포함할 수 있다. 블로킹 절연막(946)은 Al2O3, SiO2, HfO2, ZrO2, Ta2O5, LaO, LaAlO, LaHfO 및 HfAlO로 이루어지는 군에서 선택되는 어느 하나, 또는 이들의 조합을 포함할 수 있다.The charge blocking layer 942 may include any one selected from the group consisting of SiO2, Si3N4, SiON, HfO2, HfSiO, Al2O3, and ZrO2, or a combination thereof. The data storage layer 944 may include a dielectric matrix and silicon nanocrystals (NC) dispersed in the dielectric matrix. The dielectric matrix may include at least one dielectric material selected from the group consisting of SiO2, SiON, Si3N4, Si rich nitride (SRN), HfO2, HfSiO, HfSiON, HfON, HfAlO, Al2O3, and AlN. The blocking insulating layer 946 may include any one selected from the group consisting of Al2O3, SiO2, HfO2, ZrO2, Ta2O5, LaO, LaAlO, LaHfO, and HfAlO, or a combination thereof.

데이터 저장막(944)의 유전체 매트릭스, 전하 차단막(942) 및 블로킹 절연막(946)에 대한 전술한 재료들은 예시적이며 다른 공지의 재료들이 채용될 수 있다. 예를 들면, 정보 저장막(940)은 게이트(934)-게이트 절연막(932)-블로킹 절연막(946)-데이터 저장막(944)-전하 차단막(942)-기판(910)의 적층 순서로, SONOS(polysilicon-silicon dioxide-silicon nitride-silicon dioxide-Silicon) 구조, SANOS(polysilicon-alumina-silicon nitride-silicon dioxide-Silicon) 구조, TANOS(Tantalum or titanium nitride-alumina-silicon nitride-silicon dioxide-Silicon) 구조, MANOS(metal-alumina-silicon nitride-silicon dioxide-Silicon) 구조, 또는 Be-MANOS(metal-alumina-silicon nitride-Band engineered oxide-Silicon) 구조와 같은 다양한 재료의 적층 구조를 가질 수 있다. 그러나, 이들 정보 저장막(940)의 각 재료들은 예시적일 뿐 다른 후보 물질들이 적용될 수 있음은 자명하다.The above-described materials for the dielectric matrix, charge blocking film 942 and blocking insulating film 946 of the data storage film 944 are exemplary, and other known materials may be employed. For example, the information storage layer 940 is in a stacking order of the gate 934-the gate insulating layer 932-the blocking insulating layer 946-the data storage layer 944-the charge blocking layer 942-the substrate 910, SONOS (polysilicon-silicon dioxide-silicon nitride-silicon dioxide-Silicon) structure, SANOS (polysilicon-alumina-silicon nitride-silicon dioxide-Silicon) structure, TANOS (Tantalum or titanium nitride-alumina-silicon nitride-silicon dioxide-Silicon) A structure, a metal-alumina-silicon nitride-silicon dioxide-Silicon (MANOS) structure, or a metal-alumina-silicon nitride-Band engineered oxide-Silicon (Be-MANOS) structure. However, it is obvious that the materials of the information storage layer 940 are exemplary and other candidate materials may be applied.

낸드 플래시 메모리 소자는 선택 소자(901)와 스트링 소자(902)로 구분될 수 있으며, 게이트 구조체(930)의 하단 또는 게이트 구조체(930)의 상단을 포함하는 영역이 선택 소자(901)가 될 수 있고, 게이트 구조체(930)의 중간을 포함하는 영역이 스트링 소자(902)가 될 수 있다. The NAND flash memory device may be divided into a selection device 901 and a string device 902, and a region including the lower end of the gate structure 930 or the upper end of the gate structure 930 may be the selection device 901. In addition, a region including the middle of the gate structure 930 may be the string element 902.

예를 들어, 반도체 구조체(920)의 최하단에 배치된 p형 도핑된 제2 도핑층(924), 상술한 제2 도핑층(924)과 이웃하는 한 쌍의 n형 도핑된 제1 도핑층(922), p형 도핑된 제2 도핑층(924)에 대응하는 게이트(934) 및 제2 도핑층(924)과 게이트(934) 영역 사이의 정보 저장막(940)이 선택 소자(901)가 될 수 있다. 반도체 구조체(920)의 최하단에 배치된 제2 도핑층(924)은 채널 영역으로 기능하고, 제2 도핑층(924)과 이웃하는 한 쌍의 n형 도핑된 제1 도핑층(922) 각각은 소스/드레인이 될 수 있다. For example, a p-type doped second doped layer 924 disposed at the bottom of the semiconductor structure 920, and a pair of n-type doped first doped layers adjacent to the above-described second doped layer 924 ( 922, the gate 934 corresponding to the p-type doped second doped layer 924, and the information storage layer 940 between the second doped layer 924 and the gate 934 region is formed by the selection element 901. Can be. The second doped layer 924 disposed at the lowermost end of the semiconductor structure 920 functions as a channel region, and each of the pair of n-type doped first doped layers 922 adjacent to the second doped layer 924 is Can be source/drain.

반도체 구조체(920)의 가운데 영역에 배치된 p형 도핑된 제2 도핑층(924), 상술한 제2 도핑층(924)과 이웃하는 한 쌍의 n형 도핑된 제1 도핑층(922), p형 도핑된 제2 도핑층(924)에 대응하는 게이트(934) 및 제2 도핑층(924)과 게이트(934) 영역 사이의 정보 저장막(940)이 스트링 소자(902)가 될 수 있다. 반도체 구조체(920)의 가운데 영역에 배치된 제2 도핑층(924)은 채널로 기능하고, 제2 도핑층(924)과 이웃하는 한 쌍의 n형 도핑된 제1 도핑층(922) 각각은 소스/드레인이 될 수 있다.A p-type doped second doped layer 924 disposed in the middle region of the semiconductor structure 920, a pair of n-type doped first doped layers 922 adjacent to the above-described second doped layer 924, The gate 934 corresponding to the p-type doped second doped layer 924 and the information storage layer 940 between the second doped layer 924 and the gate 934 region may be the string device 902. . The second doped layer 924 disposed in the middle region of the semiconductor structure 920 functions as a channel, and each of the pair of n-type doped first doped layers 922 adjacent to the second doped layer 924 Can be source/drain.

기판(910)을 기준으로 제2 방향으로 이웃하는 반도체 구조체(920) 사이에는 스페이서(960)가 배치될 수 있다. 스페이서(960)는 이웃하는 메모리 스트링들을 전기적으로 분리할 수 있다. 스페이서(960)는 일 실시예에 따른 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN) 중 적어도 하나를 포함하는 절연 물질일 수 있다. 비정질의 질화 붕소막(a-BN) 및 나노 결정의 질화 붕소막(nc-BN)은 저유전 물질이기 때문에 이웃하는 메모리 스트링의 전기적 특성을 절연시킬 뿐만 아니라 기생 커패시턴스의 생성을 줄일 수 있다. 스페이서(960)은 일 실시예에 따른 질화 붕소막 이외에도 유전 상수가 낮은 유전 물질을 더 포함할 수도 있다.A spacer 960 may be disposed between the semiconductor structures 920 adjacent to the substrate 910 in the second direction. The spacer 960 may electrically separate neighboring memory strings. The spacer 960 may be an insulating material including at least one of an amorphous boron nitride film (a-BN) and a nanocrystalline boron nitride film (nc-BN) according to an exemplary embodiment. Since the amorphous boron nitride film (a-BN) and the nanocrystalline boron nitride film (nc-BN) are low-dielectric materials, they not only insulate electrical characteristics of neighboring memory strings, but also reduce the generation of parasitic capacitance. In addition to the boron nitride film according to an embodiment, the spacer 960 may further include a dielectric material having a low dielectric constant.

이상에서는 유전 상수가 낮은 질화 붕소막의 실시예에 대하여 도시하고 설명하였지만, 본 실시예는 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.In the above, an embodiment of a boron nitride film having a low dielectric constant has been illustrated and described, but this embodiment is not limited to the specific embodiment described above, and the present invention belongs without departing from the gist of the present invention claimed in the claims. Various modifications may be possible by those of ordinary skill in the art, and these modifications should not be individually understood from the technical spirit or prospect of the present invention.

Claims (20)

질화 붕소 화합물을 포함하고,
100kHz 동작 주파수에서 2.5이하의 유전 상수를 갖는 질화 붕소막.
It contains a boron nitride compound,
Boron nitride film with a dielectric constant of 2.5 or less at 100 kHz operating frequency.
제 1항에 있어서,
상기 질화 붕소막의 질소에 대한 붕소의 비율은 0.9 내지 1.1인 질화 붕소막.
The method of claim 1,
The boron nitride film has a ratio of boron to nitrogen in the boron nitride film of 0.9 to 1.1.
제 1항에 있어서,
상기 질화 붕소막은,
비다공성인 질화 붕소막.
The method of claim 1,
The boron nitride film,
Non-porous boron nitride film.
제 1항에 있어서,
상기 질화 붕소막은,
하나 이상의 기공을 포함하는 질화 붕소막.
The method of claim 1,
The boron nitride film,
A boron nitride film comprising one or more pores.
제 1항에 있어서,
상기 질화 붕소막의 질량 밀도는
1 내지 3의 질량 밀도(g/cm3)를 갖는 질화 붕소막.
The method of claim 1,
The mass density of the boron nitride film is
A boron nitride film having a mass density of 1 to 3 (g/cm 3 ).
제 1항에 있어서,
상기 질화 붕소막의 항복장(breakdown field)은
4 MVcm-1 이상인 질화 붕소막.
The method of claim 1,
The breakdown field of the boron nitride film is
Boron nitride film of 4 MVcm -1 or more.
제 1항에 있어서,
상기 질화 붕소막의 항복장(breakdown field)은
10 MVcm-1 이하인 질화 붕소막.
The method of claim 1,
The breakdown field of the boron nitride film is
A boron nitride film of 10 MVcm -1 or less.
제 1항에 있어서,
상기 질화 붕소막의 거칠기는
0.3 내지 0.6 RMS(Root-Mean-Square) 인 질화 붕소막.
The method of claim 1,
The roughness of the boron nitride film is
A boron nitride film of 0.3 to 0.6 RMS (Root-Mean-Square).
제 1항에 있어서,
상기 질화 붕소막의 에너지 밴드 갭은 6.00eV이하인 질화 붕소막.
The method of claim 1,
The boron nitride film has an energy band gap of 6.00 eV or less of the boron nitride film.
제 1항에 있어서,
상기 질소와 붕소는 sp2 결합을 포함하는 질화 붕소막.
The method of claim 1,
The nitrogen and boron is a boron nitride film containing an sp 2 bond.
제 1항에 있어서,
상기 질화 붕소막의 소수 함유율은 10%이하인 질화 붕소막.
The method of claim 1,
The boron nitride film has a minority content of 10% or less of the boron nitride film.
제 1항에 있어서,
상기 질화 붕소막은,
상기 100kHz 동작 주파수에서 2.3이하의 유전 상수를 갖는 질화 붕소막.
The method of claim 1,
The boron nitride film,
A boron nitride film having a dielectric constant of 2.3 or less at the 100 kHz operating frequency.
제 12항에 있어서,
상기 질화 붕소막은
비정질인 질화 붕소막.
The method of claim 12,
The boron nitride film is
Amorphous boron nitride film.
제 1항에 있어서,
상기 질화 붕소막은,
상기 100kHz 동작 주파수에서 2.3 내지 2.5의 유전 상수를 갖는 질화 붕소막.
The method of claim 1,
The boron nitride film,
A boron nitride film having a dielectric constant of 2.3 to 2.5 at the 100 kHz operating frequency.
제 14항에 있어서,
상기 질화 붕소막은,
나노 결정을 포함하는 질화 붕소막.
The method of claim 14,
The boron nitride film,
Boron nitride film containing nanocrystals.
질화 붕소막을 제조하는 방법에 있어서,
기판을 준비하는 단계; 및
700℃이하의 온도에서 질화 붕소용 소스를 포함하는 반응 가스로부터 플라즈마를 이용하여 질화 붕소막을 상기 기판상에 성장시키는 단계;를 포함하는 질화 붕소막의 제조 방법.
In the method for producing a boron nitride film,
Preparing a substrate; And
A method for producing a boron nitride film comprising: growing a boron nitride film on the substrate using plasma from a reaction gas containing a source for boron nitride at a temperature of 700°C or less.
제 16항에 있어서,
상기 기판을 준비하는 단계는,
상기 기판을 전처리하는 단계;를 포함하는 질화 붕소막의 제조 방법.
The method of claim 16,
Preparing the substrate,
Pre-treating the substrate; a method of manufacturing a boron nitride film comprising.
제 16항에 있어서,
상기 플라즈마는,
플라즈마, 축전결합 방전 플라즈마, 마이크로웨이브 플라즈마, 플라즈마 강화 방식, 전자 사이클로트론 공명 플라즈마, 헬리콘 플라즈마 중 적어도 하나를 포함하는 질화 붕소막의 제조 방법.
The method of claim 16,
The plasma is,
A method of manufacturing a boron nitride film comprising at least one of plasma, capacitive discharge plasma, microwave plasma, plasma enhancement method, electron cyclotron resonance plasma, and helicon plasma.
제 16항에 있어서,
상기 질화 붕소막은,
100kHz 동작 주파수에서 2.5이하의 유전 상수를 갖는 질화 붕소막의 제조 방법.
The method of claim 16,
The boron nitride film,
Method for producing a boron nitride film having a dielectric constant of 2.5 or less at 100 kHz operating frequency.
제 16항에 있어서,
상기 질화 붕소막은,
비정질 및 나노 결정 중 적어도 하나를 포함하는 질화 붕소막의 제조 방법.
The method of claim 16,
The boron nitride film,
A method for producing a boron nitride film comprising at least one of amorphous and nanocrystals.
KR1020200054096A 2019-10-29 2020-05-06 Boron-nitride film, device comprising the same and method for producing the same KR20210052162A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP20204299.0A EP3817031A1 (en) 2019-10-29 2020-10-28 Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer
US17/082,502 US11624127B2 (en) 2019-10-29 2020-10-28 Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer
CN202011180671.2A CN112750685A (en) 2019-10-29 2020-10-29 Boron nitride layer, device including the same, and method of manufacturing boron nitride layer
US18/298,692 US20230272554A1 (en) 2019-10-29 2023-04-11 Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20190135755 2019-10-29
KR1020190135755 2019-10-29

Publications (1)

Publication Number Publication Date
KR20210052162A true KR20210052162A (en) 2021-05-10

Family

ID=75917993

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020200054096A KR20210052162A (en) 2019-10-29 2020-05-06 Boron-nitride film, device comprising the same and method for producing the same
KR1020200054106A KR20210052163A (en) 2019-10-29 2020-05-06 Semiconductor memory device and apparatus comprising the same
KR1020200066709A KR20210052172A (en) 2019-10-29 2020-06-02 Interconnector and electric apparatus comprising the same

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020200054106A KR20210052163A (en) 2019-10-29 2020-05-06 Semiconductor memory device and apparatus comprising the same
KR1020200066709A KR20210052172A (en) 2019-10-29 2020-06-02 Interconnector and electric apparatus comprising the same

Country Status (1)

Country Link
KR (3) KR20210052162A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424186B2 (en) 2019-10-29 2022-08-23 Samsung Electronics Co., Ltd. Semiconductor memory device and apparatus including the same
US11462477B2 (en) 2019-10-29 2022-10-04 Samsung Electronics Co., Ltd. Interconnect structure and electronic apparatus including the same
US11624127B2 (en) 2019-10-29 2023-04-11 Samsung Electronics Co., Ltd. Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424186B2 (en) 2019-10-29 2022-08-23 Samsung Electronics Co., Ltd. Semiconductor memory device and apparatus including the same
US11462477B2 (en) 2019-10-29 2022-10-04 Samsung Electronics Co., Ltd. Interconnect structure and electronic apparatus including the same
US11624127B2 (en) 2019-10-29 2023-04-11 Samsung Electronics Co., Ltd. Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer

Also Published As

Publication number Publication date
KR20210052172A (en) 2021-05-10
KR20210052163A (en) 2021-05-10

Similar Documents

Publication Publication Date Title
US11624127B2 (en) Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer
US11121044B2 (en) Vertically stacked nanosheet CMOS transistor
CN106935656B (en) Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP6261937B2 (en) Method for manufacturing semiconductor device
CN103794612B (en) Semiconductor device
US10903337B2 (en) Air gap spacer with wrap-around etch stop layer under gate spacer
TWI623105B (en) Semiconductor device
KR20210052162A (en) Boron-nitride film, device comprising the same and method for producing the same
KR20140128243A (en) Semiconductor device and method for manufacturing the same
KR20150022684A (en) Semiconductor device
US10424504B2 (en) Method for forming improved liner layer and semiconductor device including the same
US20200135853A1 (en) Nanosheet fet bottom isolation
US20220415800A1 (en) Semiconductor memory device and apparatus including the same
US7323396B2 (en) Signal and/or ground planes with double buried insulator layers and fabrication process
US20220415801A1 (en) Interconnect structure and electronic apparatus including the same
EP2186119B1 (en) High-k heterostructure
US10978572B2 (en) Self-aligned contact with metal-insulator transition materials
US20230145317A1 (en) Metal layers for increasing polarization of ferroelectric memory device
US20230363170A1 (en) Memory device and method for forming the same
US20230260791A1 (en) Integrated dipole region for transistor
WO2024041861A1 (en) Backside and frontside contacts for semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination