KR20210047484A

KR20210047484A - 전계발광 표시장치

Info

Publication number: KR20210047484A
Application number: KR1020190131134A
Authority: KR
Inventors: 변현태; 이상규; 조광남
Original assignee: 엘지디스플레이 주식회사
Priority date: 2019-10-22
Filing date: 2019-10-22
Publication date: 2021-04-30

Abstract

이 출원은 전계발광 표시장치에 관한 것이다. 이 출원에 의한 전계 발광 표시장치는, 기판, 화소들, 제1 전극, 뱅크, 스페이서, 스페이서 댐, 유기 발광층, 제2 전극, 보상 패턴 및 봉지층을 포함한다. 다수 개의 화소들은 기판 위에 매트릭스 방식으로 정의된다. 제1 전극은, 화소 하나에 배치되어 있다. 뱅크는, 기판 위에 적층되어 제1 전극에서 개구 영역을 정의한다. 스페이서는, 뱅크 위에 형성된다. 스페이서 댐은, 뱅크 위에서 스페이서를 둘러싼다. 유기 발광층은, 개구 영역에 적층된다. 제2 전극은, 뱅크, 스페이서, 스페이서 댐 및 유기 발광층 위에 적층된다. 보상 패턴은, 제2 전극 위에서 스페이서를 덮는다. 봉지층은, 제2 전극 및 보상 패턴을 덮는다.

Description

전계발광 표시장치{Electroluminescent Display}

이 출원은 전계발광 표시장치에 관한 것이다. 특히, 이 출원은 소자와 스크린 마스크 사이의 간섭을 방지하는 스페이서가 스크린 마스크에 의해 손상되는 경우 이 손상을 보상하는 구조를 갖는 전계발광 표시장치에 관한 것이다.

영상을 표시하는 장치는 CRT(Cathode Ray Tube), LCD(Liquid Crystal Display), PDP(Plasma Display Panel) 및 전계발광소자(Luminescent Display) 등 다양한 형태가 개발되어 발전하고 있다. 이 같이 다양한 형태의 표시 장치는 각각의 고유 특성에 맞춰 컴퓨터, 휴대폰, 은행의 입출금장치(ATM) 및 차량의 네비게이션 시스템 등과 같은 다양한 제품의 영상 데이터 나타내기 위해 사용되고 있다.

특히, 자발광 표시 장치인 전계발광 표시 장치는 시야각 및 색 구현도와 같은 광학적 성능이 우수하여, 점차 그 응용 분야가 넓어지며, 영상 표시 장치용으로 각광을 받고 있다. 유기 전계발광 표시장치의 경우, 유기 발광층을 도포하는 과정에서 스크린 마스크에 의해 소자가 손상될 수 있다. 이러한 문제를 해소하기 위해 스페이서를 표시 패널의 표면에 산포하여 스크린 마스크와 소자 사이의 간섭을 방지하기도 한다.

이와 같이 스크린 마스크와 소자 사이에 간섭은 방지할 수 있으나, 스페이서가 스크린 마스크에 의해 손상될 수 있다. 이런 경우, 손상된 스페이서의 형상이 그 위에 적층되는 인-캡에 그대로 투영되어 손상부가 해소되지 않을 수 있다. 이러한 상태에서 장시간 사용하는 경우, 손상부를 통해 수분이나 가스가 침투하여, 유기발광 소자를 손상시킬 수 있다. 따라서, 스크린 마스크와의 간섭으로 인한 스페이서의 손상 부분을 보상할 수 있는 구조적 개선이 필요하다.

이 출원의 목적은 종래 기술의 문제점을 극복하기 위한 것으로, 스크린 마스크와의 간섭에 의한 스페이서의 손상부를 보상할 수 있는 전계발광 표시장치를 제공하는 데 있다. 이 출원의 다른 목적은, 기판에 일정 밀도로 산포된 모든 스페이서 위에 보상 패턴들을 적용하여 특정 스페이서가 손상되더라도, 그 손상부를 덮음으로써, 그 위에 적층되는 인-캡 층에 손상부가 투영되지 않도록 하는 전계발광 표시장치를 제공하는 데 있다. 이 출원의 또 다른 목적은 스페이서의 손상을 방지하는 보상 패턴이 스페이서를 온전히 덮도록 제한함으로써, 손상부에 의한 표시 품질 저하를 방지하는 구조를 갖는 전계발광 표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위해, 이 출원에 의한 전계 발광 표시장치는, 기판, 화소들, 제1 전극, 뱅크, 스페이서, 스페이서 댐, 유기 발광층, 제2 전극, 보상 패턴 및 봉지층을 포함한다. 다수 개의 화소들은 기판 위에 매트릭스 방식으로 정의된다. 제1 전극은, 화소 하나에 배치되어 있다. 뱅크는, 기판 위에 적층되어 제1 전극에서 개구 영역을 정의한다. 스페이서는, 뱅크 위에 형성된다. 스페이서 댐은, 뱅크 위에서 스페이서를 둘러싼다. 유기 발광층은, 개구 영역에 적층된다. 제2 전극은, 뱅크, 스페이서, 스페이서 댐 및 유기 발광층 위에 적층된다. 보상 패턴은, 제2 전극 위에서 스페이서를 덮는다. 봉지층은, 제2 전극 및 보상 패턴을 덮는다.

일례로, 보상 패턴은, 유기 물질을 포함한다.

일례로, 보상 패턴은, 스페이서 댐이 둘러싸는 내부 공간에 국한되어 스페이서를 덮는다.

일례로, 보상 패턴은, 스페이서에 발생한 파손부 및 파손부를 노출하는 제2 전극 위에 적층되어 파손부를 덮는다.

일례로, 스페이서는, 기둥 형상을 갖는다. 스페이서 댐은, 스페이서와 일정 간격 떨어져 스페이서를 둘러싸는 폐곡선 형상을 갖는다.

일례로, 봉지층은, 캐소드 전극 및 상기 보상 패턴을 덮는 제1 무기막, 제1 무기막 위에 적층된 유기막 그리고 유기막 위에 적층된 제2 무기막을 구비한다.

일례로, 유기 발광층은, 적색 유기 발광층, 청색 유기 발광층 및 녹색 유기 발광층 중 어느 하나를 포함한다.

일례로, 유기 발광층은, 백색광을 출광하는 유기 발광 물질을 포함한다. 유기 발광층 상부 및 하부 중 어느 한 방향에 배치된 칼라 필터를 더 포함한다.

일례로, 기판은, 화상을 표시하는 표시 영역; 및 발광 영역의 주변을 둘러싸는 비 표시 영역을 포함한다. 스페이서 및 스페이서 댐은, 표시 영역 및 비 표시 영역에 일정 밀도로 분포된다.

일례로, 표시 영역은, 제1 전극, 유기 발광층 및 제2 전극이 적층되어 이루어진 발광 소자들이 배치된다.

일례로, 스페이서는, 화소들의 배열 4x4 단위당 하나씩 배치된다.

일례로, 화소들 각각에 배치된 구동 소자; 및 구동 소자를 덮는 평탄화 막을 더 포함한다. 제1 전극은, 평탄화 막 위에 배치되어 구동 소자와 연결된다.

또한, 이 출원에 의한 전계발광 표시장치는, 기판, 제1 전극, 뱅크, 스페이서, 스페이서 댐, 보상 패턴, 유기 발광층 및 제2 전극을 포함한다. 제1 전극은, 기판 위에 배치된다. 뱅크는, 제1 전극 위에서 개구 영역을 정의한다. 스페이서는, 뱅크 위에 배치된다. 스페이서 댐은, 스페이서를 둘러싼다. 보상 패턴은, 스페이서 댐 내부에 국한되어 스페이서를 덮는다. 유기 발광층은, 개구 영역에 배치된다. 제2 전극은, 유기 발광층 위에 적층된다.

일례로, 제2 전극은, 스페이서 및 스페이서 댐 위에 그리고 보상 패턴 아래에 적층된다.

일례로, 봉지층을 더 포함한다. 봉지층은, 스페이서 및 스페이서 댐 위에 적층된 제1 무기막, 제1 무기막 위의 유기막, 그리고 유기막 위의 제2 무기막을 포함한다.

일례로, 제2 전극은, 보상 패턴 위에 적층된다.

일례로, 봉지층을 더 포함한다. 봉지층은, 제2 전극 위에 적층된 제1 무기막, 제1 무기막 위의 유기막, 그리고 유기막 위의 제2 무기막을 포함한다.

일례로, 보상 패턴은, 스페이서에 발생한 파손부를 덮어, 보상 패턴 위에 적층되는 층들에 파손부의 형상이 전이되는 것을 방지한다.

이 출원에 의한 전계발광 표시장치는, 스크린 마스크와 소자 사이에 간섭이 발생하지 않도록 스페이서가 기 설정된 밀도로 산포된 구조를 갖는다. 특히, 스페이서 주변에는 스페이서 댐이 배치되어 있고, 스페이서 댐의 내부 공간에 제한되어 스페이서를 덮는 보상 패턴을 더 구비한다. 따라서, 스페이서가 스크린 마스크에 의해 손상되더라도, 그 손상된 부분이 보상 패턴에 의해 덮인 구조를 갖는다. 그 결과, 손상부의 형상이 그 위에 적층되는 봉지층에 투영되지 않아, 봉지 구조 및 기능이 온전히 유지될 수 있다. 이 출원에 따른 표시 장치는 스크린 마스크와 스페이서 사이에 간섭이 발생하여 스페이서가 손상되더라도, 보상 패턴으로 손상부를 보상하여, 외부 이물질이 침투하는 것을 방지할 수 있고, 소자의 기능 및 수명을 개선할 수 있다.

위에서 언급된 이 출원의 효과 외에도, 이 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 이 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은 이 출원의 일 예에 의한 전계발광 표시장치의 개략적인 구조를 나타내는 도면이다.
도 2는 이 출원의 일 예에 의한 전계발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다.
도 3은 이 출원의 일 예에 의한 화소들의 구조를 나타내는 평면도이다.
도 4는 도 3의 I-I'를 따라 도시한, 이 출원의 제1 실시 예에 의한 전계발광 표시장치의 단면도이다.
도 5는 도 4에서 보상 패턴이 없는 경우에 의한 표시장치의 구조를 나타내는 비교 도면이다.
도 6은 본 발명에 의한 스페이서와 스페이서 댐의 분포 밀도의 일례를 나타내는 평면도이다.
도 7은 도 3의 I-I'를 따라 도시한, 이 출원의 제2 실시 예에 의한 전계발광 표시장치의 단면도이다.
도 8은 도 3의 I-I'를 따라 도시한, 이 출원의 제3 실시 예에 의한 전계발광 표시장치의 단면도이다.
도 9는 도 3의 I-I'를 따라 도시한, 이 출원의 제4 실시 예에 의한 전계발광 표시장치의 단면도이다.

이 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 이 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 이 출원의 일 예들은 이 출원의 개시가 완전하도록 하며, 이 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 이 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.

이 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 여기에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 이 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

이 출원 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 이 출원의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.

이 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하에서는 이 출원에 따른 표시장치의 다양한 구조에 대하여, 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.

도 1은 이 출원에 의한 전계발광 표시장치의 개략적인 구조를 나타내는 도면이다. 도 1에서 X축은 스캔 배선과 나란한 방향을 나타내고, Y축은 데이터 배선과 나란한 방향을 나타내며, Z축은 표시 장치의 높이 방향을 나타낸다.

도 1을 참조하면, 이 출원에 의한 전계발광 표시장치는 기판(110), 게이트(혹은 스캔) 구동부(200), 데이터 패드부(300), 소스 구동 집적회로(410), 연성필름(430), 회로 보드(450), 및 타이밍 제어부(500)를 포함한다.

기판(110)은 절연 물질, 또는 유연성(flexibility)을 가지는 재료를 포함할 수 있다. 기판(110)은 유리, 금속, 또는 플라스틱 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 전계발광 표시장치가 플렉서블(flexible) 표시장치인 경우, 기판(110)은 플라스틱 등과 같은 유연한 재질로 이루어질 수도 있다. 예를 들어 투명 폴리이미드(polyimide) 재질을 포함할 수 있다.

기판(110)은 표시 영역(DA), 및 비 표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 영상이 표시되는 영역으로서, 기판(110)의 중앙부를 포함한 대부분 영역에 정의될 수 있으나, 이에 한정되는 것은 아니다. 표시 영역(DA)에는 스캔 배선들(혹은 게이트 배선들), 데이터 배선들 및 화소들이 형성된다. 화소들은 복수의 서브 화소들을 포함하며, 복수의 서브 화소들은 각각 스캔 배선들과 데이터 배선들을 포함한다.

비 표시 영역(NDA)은 영상이 표시되지 않는 영역으로서, 표시 영역(DA)의 전체 또는 일부를 둘러싸도록 기판(110)의 가장자리 부분에 정의될 수 있다. 비 표시 영역(NDA)에는 게이트 구동부(200)와 데이터 패드부(300)가 형성될 수 있다.

게이트 구동부(200)는 타이밍 제어부(500)로부터 입력되는 게이트 제어신호에 따라 스캔 배선들에 스캔(혹은 게이트) 신호들을 공급한다. 게이트 구동부(200)는 베이스 기판(110)의 표시 영역(DA)의 일측 바깥쪽의 비 표시 영역(NDA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. GIP 방식은 박막 트랜지스터 및 커패시터를 포함하는 게이트 구동부(200)가 기판(110) 상에 직접 형성되어 있는 구조를 일컫는다.

데이터 패드부(300)는 타이밍 제어부(500)로부터 입력되는 데이터 제어신호에 따라 데이터 배선들에 데이터 신호들을 공급한다. 데이터 패드부(300)는 구동 칩으로 제작되어 연성 필름(430)에 실장되고 TAB(tape automated bonding) 방식으로 기판(110)의 표시 영역(DA)의 일측 바깥 쪽의 비 표시 영역(NDA)에 부착될 수 있다.

소스 구동 집적 회로(410)는 타이밍 제어부(500)로부터 디지털 비디오 데이터와 소스 제어신호를 입력 받는다. 소스 구동 집적 회로(410)는 소스 제어 신호에 따라 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 데이터 배선들에 공급한다. 소스 구동 집적 회로(410)가 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성 필름(430)에 실장될 수 있다.

연성 필름(430)에는 데이터 패드부(300)와 소스 구동 집적 회로(410)를 연결하는 배선들, 데이터 패드부(300)와 회로 보드(450)를 연결하는 배선들이 형성될 수 있다. 연성 필름(430)은 이방성 도전 필름(anisotropic conducting film)을 이용하여 데이터 패드부(300) 상에 부착되며, 이로 인해 데이터 패드부(300)와 연성 필름(430)의 배선들이 연결될 수 있다.

회로 보드(450)는 연성 필름(430)들에 부착될 수 있다. 회로 보드(450)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로 보드(450)에는 타이밍 제어부(500)가 실장될 수 있다. 회로 보드(450)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.

타이밍 제어부(500)는 회로 보드(450)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력 받는다. 타이밍 제어부(500)는 타이밍 신호에 기초하여 게이트 구동부(200)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 구동 집적 회로(410)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(500)는 게이트 제어신호를 게이트 구동부(200)에 공급하고, 소스 제어신호를 소스 구동 집적 회로(410)들에 공급한다. 제품에 따라 타이밍 제어부(500)는 소스 구동 집적 회로(410)와 한 개의 구동 칩으로 형성되어 기판(110) 상에 실장될 수도 있다.

도 2는 이 출원에 의한 전계발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다. 도 3은 이 출원에 의한 화소들의 구조를 나타내는 평면도이다. 도 2 내지 도 3에서는 전계발광 표시장치의 한 종류인 유기발광 표시장치를 예로서 설명한다.

도 2 내지 도 3을 참조하면, 유기발광 표시장치의 한 화소는 스캔 배선(SL), 데이터 배선(DL) 및 구동 전류 배선(VDD)에 의해 정의된다. 또한, 한 화소는 회로 영역(CA) 및 발광 영역(EA)을 포함할 수 있다. 유기발광 표시장치 한 화소의 회로 영역(CA) 에는 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT), 발광 소자(OLE), 보조 용량(Cst) 그리고 각종 배선들을 포함한다.

예를 들어, 스위칭 박막 트랜지스터(ST)는 스캔 배선(SL)과 데이터 배선(DL)이 교차하는 부분에 배치될 수 있다. 스위칭 박막 트랜지스터(ST)는 스위칭 게이트 전극(SG), 스위칭 소스 전극(SS) 및 스위칭 드레인 전극(SD)을 포함한다. 스위칭 게이트 전극(SG)은 스캔 배선(SL)에 연결된다. 스위칭 소스 전극(SS)은 데이터 배선(DL)에 연결되며, 스위칭 드레인 전극(SD)은 구동 박막 트랜지스터(DT)에 연결된다. 일례로, 스위칭 소스 전극(SS)은 데이터 배선(DL)에서 분기된 구조를 갖고, 스위칭 드레인 전극(SD)은 드레인 콘택홀(DH)을 통해 구동 박막 트랜지스터(DT)의 구동 게이트 전극(DG)과 연결된다. 스위칭 박막 트랜지스터(ST)는 구동 박막 트랜지스터(DT)에 데이터 신호를 인가함으로써 구동하고자 하는 화소를 선택하는 기능을 한다.

구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 발광 소자(OLE)를 구동하는 기능을 한다. 구동 박막 트랜지스터(DT)는 구동 게이트 전극(DG), 구동 소스 전극(DS) 및 구동 드레인 전극(DD)을 포함한다. 구동 게이트 전극(DG)은 스위칭 박막 트랜지스터(ST)의 스위칭 드레인 전극(SD)에 연결된다. 구동 소스 전극(DS)은 구동 전류 배선(VDD)에 연결되며, 구동 드레인 전극(DD)은 발광 소자(OLE)의 제1 전극 혹은 애노드 전극(ANO)에 연결된다. 일례로, 구동 소스 전극(DS)은 구동 전류 배선(VDD)에서 분기된 구조를 갖고, 구동 드레인 전극(DD)은 화소 콘택홀(PH)을 통해 애노드 전극(ANO)과 연결된다. 구동 박막 트랜지스터(DT)의 구동 게이트 전극(DG)과 발광 소자(OLE)의 애노드 전극(ANO) 사이에는 보조 용량(Cst)이 배치된다.

구동 박막 트랜지스터(DT)는 구동 전류 배선(VDD)과 발광 소자(OLE) 사이에 배치된다. 구동 전류 배선(VDD)은 발광 소자(OLE)를 구동하기 위한 고 전위 전압이 인가된다. 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극에 연결된 게이트 전극의 전압의 크기에 따라 구동 전류 배선(VDD)으로부터 발광 소자(OLE)로 흐르는 전류량를 조정한다.

발광 소자(OLE)는 유기발광 다이오드 혹은 무기발광 다이오드 중 어느 하나를 포함할 수 있다. 예를 들어, 유기발광 다이오드의 경우, 발광 소자(OLE)는 애노드 전극(ANO), 유기 발광층(OL) 및 캐소드 전극(CAT)을 포함한다. 발광 소자(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광한다. 다시 설명하면, 발광 소자(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광량이 조절되므로, 전계발광 표시장치의 휘도를 조절할 수 있다. 발광 소자(OLE)의 애노드 전극(ANO)은 구동 박막 트랜지스터(DT)의 구동 드레인 전극(DD)에 접속된다. 한편, 제2 전극인 캐소드 전극(CAT)은 저 전위 전압이 공급되는 저전원 배선(VSS)에 접속된다. 즉, 발광 소자(OLE)는 저 전위 전압과 구동 박막 트랜지스터(DT)에 의해 조절된 고 전위 전압에 의해 구동된다.

이하, 이 출원에 의한 전계발광 표시장치의 단면 구조를 나타내는 여러 단면도들을 참조하여, 이 출원에 의한 전계발광 표시장치의 다양한 실시 예들에 대해 설명한다.

<제1 실시 예>

도 4를 더 참조하여, 이 출원의 제1 실시 예에 대해 설명한다. 도 4는 도 3의 I-I'를 따라 도시한, 이 출원의 제1 실시 예에 의한 전계발광 표시장치의 단면도이다. 도 4에 도시하지 않은 도면 부호는 도 1 내지 도 3에서 설명한 도면 부호를 참조한다.

도 4를 참조하면, 이 출원의 제1 실시 예에 의한 표시장치는 상부 발광(탑 에미션; Top Emission) 방식으로 구현하는 경우에 가장 적합하게 응용될 수 있다. 하지만, 반드시 이에 한정되는 것은 아니며, 하부 발광 (바텀 에미션; Bottom Emission) 방식으로 구현될 수 있다. 제1 실시 예에 의한 표시장치는 기판(SUB), 소자층(200) 그리고 봉지층(ENC)을 포함한다.

기판(SUB)은 표시 영역(DA)과 표시 영역(DA)을 둘러싸는 비 표시 영역(NDA)을 포함한다. 기판(SUB)의 표시 영역(DA)은 회로 영역(CA) 및 발광 영역(EA)을 포함할 수 있다. 기판(SUB)의 회로 영역(CA)은 발광 소자(OLE)를 구동하는 구동 회로를 포함할 수 있고, 구동 회로는 적어도 하나의 박막 트랜지스터를 포함할 수 있다. 예를 들어, 구동 회로는 구동 트랜지스터(DT) 및 적어도 하나의 스위칭 트랜지스터(ST)를 포함할 수 있다.

기판(SUB)의 발광 영역(EA)은 구동 회로에 의해 광을 발생시키는 발광 소자(OLE)를 포함할 수 있다. 일 예에 따르면, 발광 영역(EA)은 뱅크(BA)에 의해 정의되는, 복수의 화소 각각에 형성된 개구 영역에 해당할 수 있다.

기판(SUB)의 상부 표면 위에는 소자층(200)이 적층될 수 있다. 소자층(200)은 구동 소자층(210)과 발광 소자층(220)을 포함할 수 있다. 구동 소자층(210)에는 도 2 및 도 3에서 설명한 것과 같은 구동 박막 트랜지스터(DT)와 스위칭 박막 트랜지스터(ST)가 형성될 수 있다. 발광 소자층(220)에는 발광 소자(OLE)가 형성될 수 있다.

스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)는 회로 영역(CA)에 배치될 수 있다. 일 예에 따르면, 스위칭 박막 트랜지스터(ST)는 스위칭 반도체 층(SA), 스위칭 게이트 전극(SG), 스위칭 드레인 전극(SD) 및 스위칭 소스 전극(SS)을 포함할 수 있다. 또한, 구동 박막 트랜지스터(DT)는 구동 반도체 층(DA), 구동 게이트 전극(DG), 구동 드레인 전극(DD) 및 구동 소스 전극(DS)을 포함할 수 있다.

스위칭 게이트 전극(SG) 및 구동 게이트 전극(DG)은 기판(SUB)의 회로 영역(CA)에 마련될 수 있다. 게이트 전극(SA, DA)은 기판(SUB) 위에 배치된다. 게이트 전극(SA, DA) 위에는 게이트 절연막(GI)이 기판(SUB) 전체를 덮도록 적층될 수 있다. 스위칭 반도체 층(SA)과 구동 반도체 층(DA)이 게이트 절연막(GI) 위에서 각각 스위칭 게이트 전극(SG) 및 구동 게이트 전극(DG)과 중첩되어 배치될 수 있다. 게이트 절연막(GI)은 반도체 층(SA, DA)과 게이트 전극(SG, DG)을 절연시킬 수 있다. 게이트 절연막(GI)은 무기 절연 물질, 예를 들어, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx), 및 실리콘 산질화물(SiON)을 포함하는 단일 박막 또는 이들의 다중 박막으로 이루어 질 수 있으나, 이에 한정되지 않는다.

반도체 층(SA, DA)은 소스 전극(SS, DS) 및 드레인 전극(SD, DD)과 직접 접촉하고, 게이트 전극(SG, DG)과 게이트 절연막(GI)을 사이에 두고 마주할 수 있다.

드레인 전극(SD, DD) 및 소스 전극(SS, DS)은 게이트 절연막(GI) 및 반도체 층(SA, DA)상에서 서로 이격되어 마련될 수 있다. 드레인 전극(SD, DD)은 반도체 층(SA, DA)의 일단과 접촉하고, 소스 전극(SS, DS)은 반도체 층(SA, DA)의 타단과 접촉할 수 있다.

드레인 전극(SD, DD) 및 소스 전극(SS, DS)이 형성된 기판(SUB) 전체 표면 위에는 평탄 보호층(PL)이 적층되어 있다. 평탄 보호층(PL)은 소스 전극(SS, DS) 및 드레인 전극(SD, DD) 그리고 반도체 층(SA, DA)을 보호하는 기능을 수행할 수 있다. 평탄 보호층(PL)은 애노드 전극(ANO)이 관통하는 화소 컨택홀(PH)을 포함할 수 있다. 도면으로 도시하지 않았으나, 평탄 보호층(PL) 아래에는 무기물질로 형성한 보호막이 더 적층되어 소스 전극(SS, DS) 및 드레인 전극(SD, DD) 그리고 반도체 층(SA, DA)을 보호할 수도 있다.

박막 트랜지스터들(ST, DT) 위에는 평탄 보호층(PL)이 기판(SUB) 전체를 덮도록 적층되어 있다. 평탄 보호층(PL) 위에는 애노드 전극(ANO)이 형성되어 있다. 애노드 전극(ANO)은 평탄 보호층(PL)에 형성된 화소 콘택홀(PH)을 통해 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 연결되어 있다.

애노드 전극(ANO) 위에는 뱅크(BA)가 형성되어 있다. 뱅크(BA)는 애노드 전극(ANO)의 중앙부인 개구 영역을 개방하며, 테두리 영역을 덮음으로써 발광 영역(EA)을 정의한다. 즉, 뱅크(BA)에 의해 개방된 개구 영역이 발광 영역(EA)으로 정의된다.

뱅크(BA)는 회로 영역(CA)에서 평탄 보호층(PL) 상에 배치될 수 있다. 일 예에 따르면, 뱅크(BA)는 복수의 화소 각각의 발광 영역(EA) 사이에 배치됨으로써, 복수의 화소 각각의 발광 영역(EA)을 정의할 수 있다. 예를 들어, 뱅크(BA)는 애노드 전극(ANO)의 일부를 덮을 수 있고, 뱅크(BA)에 의해 덮이지 않는 애노드 전극(ANO)의 다른 일부는 복수의 화소 각각의 발광 영역(EA)을 통해 노출될 수 있다.

뱅크(BA) 위에는 스페이서(SP)가 배치되어 있다. 또한, 스페이서(SP)의 주변에는 스페이서 댐(SPD)이 배치되어 있다. 스페이서 댐(SPD)은 스페이서(SP)로부터 일정 거리 이격되어 주변을 둘러싸는 폐곡선 형상을 가질 수 있다.

뱅크(BA)에 의해 정의된 개구 영역에는 유기 발광층(OL)이 적층되어 있다. 유기 발광층(OL)은 화소별로 구분되어 배치될 수 있다. 예를 들어, 적색 화소에는 적색 유기 발광층이 배치되고, 녹색 화소에는 녹색 유기 발광층이 배치되며, 청색 화소에는 청색 유기 발광층이 배치될 수 있다.

이와 같이 각 화소 별로 고유의 색상을 나타내는 유기 발광층(OL)이 배치되는 경우, 스크린 마스크를 사용할 수 있다. 스크린 마스크를 기판(SUB) 위에 배치하고, 유기 발광층을 증착하는 과정에서 스크린 마스크가 기판(SUB)의 표면과 접촉하여 소자가 손상될 수 있다. 이를 방지하기 위해, 스페이서(SP)가 뱅크(BA) 위에 배치되어 있다.

스페이서(SP)에 의해 스크린 마스크가 기판(SUB)의 표면에 형성된 소자와 간섭이 발생하는 것이 방지될 수 있다. 하지만, 스페이서(SP)는 스크린 마스크와 접촉하는 과정에서 손상될 수 있다. 예를 들어, 도 4에 도시한 바와 같이, 스페이서(SP)에는 손상부(ERR)가 발생할 수 있다.

유기 발광층(OL) 위에는 제2 전극인 캐소드 전극(CAT)이 적층될 수 있다. 캐소드 전극(CAT)은 화소별로 구분되지 않고 전체 화소에 공통되는 면 전극(sheet electrode)) 형태로 구현될 수 있다. 일 예에 따르면, 캐소드 전극(CAT)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명 도전성 산화물(TCO)로 이루어질 수 있다.

캐소드 전극(CAT)은 무기 물질로 매우 얇은 두께로 증착될 수 있다. 따라서, 도 4에 도시한 바와 같이 스페이서(SP)에 발생된 손상부(ERR)를 완전히 덮지 못하고, 손상부(ERR)의 형상이 그대로 반영 및 노출될 수 있다.

스페이서(SP) 위에는 보상 패턴(IK)이 덮여있다. 스페이서 댐(SPD) 내부 공간에 제한되며, 스페이서(SP)를 완전히 덮는 형상을 갖도록 보상 패턴(IK)이 배치될 수 있다. 일례로, 잉크 젯 장비를 이용하여, 액상의 유기 물질을 스페이서(SP) 위에 떨어뜨리면, 유기 물질은 스페이서 댐(SPD)에 의해 스페이서(SP) 주변에만 국한되도록 한정되며 스페이서(SP)를 완전히 덮도록 도포될 수 있다. 이후, 액상 유기 물질이 경화되면서 보상 패턴(IK)이 완성된다. 이 경우, 도 4에 도시한 바와 같이 스페이서(SP)에 발생한 손상부(IK)는 캐소드 전극(CAT)에 의해 덮이지 않더라도, 보상 패턴(IK)에 의해 완전히 덮이는 구조를 가질 수 있다.

캐소드 전극(CAT)과 보상 패턴(IK)을 포함하는 소자층(200) 위에는, 특히 발광 소자층(220) 위에는, 봉지층(ENC)이 적층될 수 있다. 봉지층(ENC)은 발광 소자(OLE)로 수분이나 공기가 침투하는 것을 방지하기 위한 구조물이다. 예를 들어, 봉지층(ENC)은 제1 무기막(PA1), 유기막(PCL) 및 제2 무기막(PA2)이 순차 적층된 구조를 가질 수 있다. 구체적으로, 캐소드 전극(CAT)과 보상 패턴(IK) 위에는 제1 무기막(PA1)이 증착될 수 있다. 제1 무기막(PA1)은 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)을 포함할 수 있다. 제1 무기막 및 제2 무기막 각각은 단일층으로 이루어질 수도 있고, 여러 개의 무기막들이 적층된 구조를 가질 수도 있다.

이 출원의 제1 실시 예에 의한 전계발광 표시장치는, 스페이서(SP) 위에 보상 패턴(IK)이 덮는 구조를 갖는다. 스페이서(SP)에 손상부(ERR)가 발생하더라도, 보상 패턴(IK)이 손상부(ERR)를 완전히 덮기 때문에, 그 이후에 적층되는 봉지층(ENC)에는 손상부(ERR)가 영향을 주지 못한다. 그 결과, 봉지층(ENC)의 기능이 온전히 보장되어 외부로부터 이물질이 침투되는 것을 완전히 방지할 수 있다.

이하, 도 5를 참조하여, 이 출원과 달리 보상 패턴(IK)을 구비하지 않은 경우에 의한 전계발광 표시장치에서 발생할 수 있는 문제점에 대해 설명한다. 도 5는 도 4에서 보상 패턴이 없는 경우에 의한 표시장치의 구조를 나타내는 비교 도면이다. 도 5에 도시한 전계발광 표시장치의 구조는 기본적으로 도 4에 도시한 이 출원에 의한 전계발광 표시장치와 동일하다. 따라서, 동일한 설명에 대해서는 생략한다.

차이점이 있다면, 보상 패턴(IK)을 구비하지 않는다는 데 있다. 예를 들어, 스페이서(SP)에 손상부(ERR)가 발생할 수 있다. 스페이서(SP) 위에는 캐소드 전극(CAT)가 적층되어 있다. 캐소드 전극(CAT)은 금속 물질 혹은 투명 도전 물질을 포함할 수 있다. 이러한 도전 물질은 무기 물질로서 매우 얇은 두께로 증착된다. 따라서, 캐소드 전극(CAT)은 손상부(ERR)를 덮지 못하고, 손상부(ERR)의 형상이 캐소드 전극(CAT)에 그대로 투영 혹은 재현된다.

캐소드 전극(CAT)을 증착함으로써, 소자층(200)이 완성된다. 소자층(200) 위에는 봉지층(ENC)이 적층된다. 봉지층(ENC)은 제1 무기막(PA1), 유기막(PCL) 및 제2 무기막(PA2)을 포함한다. 제1 무기막(PA1)이 캐소드 전극(CAT) 위에 적층된다. 제1 무기막(PA1) 역시 얇은 두께로 증착된다. 따라서, 제1 무기막(PA1) 역시 손상부(ERR)를 덮지 못하고, 손상부(ERR)의 형상이 제1 무기막(PA1)에 그대로 투영 혹은 재현될 수 있다.

제1 무기막(PA1) 위에는 유기막(PCL)이 도포된다. 유기막(PCL)은 외부 물질이 침투된 경우 이를 완전히 덮을 수 있도록 상당히 두꺼운 두께로 도포된다. 따라서, 유기막(PCL)은 손상부(ERR)을 완전히 덮을 수 있다. 이 후에, 유기막(PCL) 위에는 제2 무기막(PA2)이 증착된다. 이와 같은 구조에서는, 스페이서(SP)에 발생한 손상부(ERR)가 제1 무기막(PA1)에 의해 노출되어 있으므로, 이 부분으로 수분이 침투할 수 있다. 그 결과, 봉지층(ENC) 하부에 있는 발광 소자(OLE)로 수분이 침투하여, 소자를 손상할 수 있다.

도 5와 도 4를 비교하면, 이 출원에 의한 전계발광 표시장치는, 보상 패턴(IK)이 스페이서(SP)를 덮고, 보상 패턴(IK) 위에 봉지층(ENC)이 적층됨으로써, 봉지층(ENC)에 손상부(ERR)가 발생하지 않는다. 따라서, 봉지층(ENC)의 기능이 온전히 유지되어, 외부로부터 수분의 침투를 완전히 방지할 수 있다.

이하, 도 6을 참조하여, 이 출원에 의한 전계발광 표시장치에서 스페이서(SP) 및 스페이서 댐(SPD)의 분포 구조에 대해 설명한다. 도 6은 본 발명에 의한 스페이서와 스페이서 댐의 분포 밀도의 일례를 나타내는 평면도이다.

도 6을 참조하면, 이 출원에 의한 전계발광 표시장치는 기판(SUB) 위에 매트릭스 방식으로 배열된 다수 개의 화소들(PXL)을 포함한다. 하나의 화소(PXL)에는 발광 소자(OLE)가 하나씩 배치되어 있다. 도 6에 도시하지 않았으나, 도 3에 도시한 것과 같이, 하나의 화소(PXL)에는 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)를 포함할 수 있다. 화소(PXL)에서 발광 소자(OLE)를 제외한 부분에는 뱅크(BA)가 덮여있다. 뱅크(BA) 위에는 스페이서(SP), 스페이서 댐(SPD) 및 보상 패턴(IK)이 배치되어 있다.

스페이서(SP)는 원 기둥 형상을 가질 수 있다. 하지만, 이에 국한되는 것은 아니며, 다각 기둥 형상을 가질 수 있다. 또한, 밑면과 윗명의 크기가 동일한 기둥 형상을 가질 수도 있고, 윗면의 크기가 밑면의 크기보다 큰 사다리꼴 기둥 형상을 가질 수 있다.

스페이서 댐(SPD)은 스페이서(SP)와 일정 거리 이격하여, 스페이서(SP)를 완전히 둘러싸는 폐곡선 형상을 가질 수 있다. 스페이서 댐(SPD)은 스페이서(SP)의 외곽 형상과 동일한 폐곡선 형상을 가질 수 있다. 하지만, 이에 국한되는 것은 아니며, 스페이서(SP)의 외곽 형상과 상관 없이, 원형 혹은 다각형 형상을 가질 수 있다. 스페이서 댐(SPD)은 스페이서(SP)보다 낮은 높이를 가질 수 있다.

보상 패턴(IK)은 스페이서 댐(SPD)의 내측 영역에 형성되어 있다. 보상 패턴(IK)은 스페이서 댐(SPD)에 의해 그 위치가 제한되며, 스페이서(SP)를 완전히 덮는 형상을 갖는다.

스페이서(SP), 스페이서 댐(SPD) 및 보상 패턴(IK)은 일정 밀도 분포로 기판(SUB) 위에 배치되어 있다. 예를 들어, 스페이서(SP), 스페이서 댐(SPD) 및 보상 패턴(IK)은 화소 밀도를 기준으로, 4X4 화소 단위 별로 하나씩 배치될 수 있다. 도 5와 같이 스페이서(SP)만 배치되는 경우, 스페이서(SP)가 스크린 마스크와 간섭될 경우, 완전히 분리될 가능성이 매우 높다. 하지만, 이 출원에 의한 스페이서(SP)는 스페이서 댐(SPD)에 의해 둘러싸여 있으므로, 완전히 분리되지 않고, 강건한 구조를 가질 수 있다. 또한, 이 후에 보상 패턴(IK)에 의해 스페이서 댐(SPD) 내부에서 스페이서(SP)가 고정 및 보호될 수 있다. 따라서, 이 출원에 의한 전계발광 표시장치는 스페이서(SP)의 손실이 적으므로, 스페이서(SP)의 분포 밀도를 더 낮게 할 수 있다. 예를 들어, 도 5와 같은 구조에서는 화소 밀도를 기준으로 2X2 화소 단위 당 하나씩 배치하여야만 하지만, 이 출원은 도 6에 도시한 바와 같이 4X4 화소 단위 당 하나씩 배치할 수 있다.

<제2 실시 예>

도 7을 참조하여, 이 출원의 제2 실시 예에 대해 설명한다. 도 7은 도 3의 I-I'를 따라 도시한, 이 출원의 제2 실시 예에 의한 전계발광 표시장치의 단면도이다. 도 7에 도시하지 않은 도면 부호는 도 1 내지 도 3에서 설명한 도면 부호를 참조한다.

도 7을 참조하면, 이 출원의 제2 실시 예에 의한 표시장치는 상부 발광(탑 에미션; Top Emission) 방식으로 구현하는 경우에 적합하게 응용될 수 있다. 제2 실시 예에 의한 표시장치는 기판(SUB), 소자층(200) 그리고 봉지층(ENC)을 포함한다.

이하, 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)에 대한 상세한 설명은, 제1 실시 예와 동일하므로, 중복 설명은 생략한다.

스페이서(SP)에 의해 스크린 마스크가 기판(SUB)의 표면에 형성된 소자와 간섭이 발생하는 것이 방지될 수 있다. 하지만, 스페이서(SP)는 스크린 마스크와 접촉하는 과정에서 손상될 수 있다. 예를 들어, 도 7에 도시한 바와 같이, 스페이서(SP)에는 손상부(ERR)가 발생할 수 있다.

스페이서(SP) 위에는 보상 패턴(IK)이 덮여있다. 스페이서 댐(SPD) 내부 공간에 제한되며, 스페이서(SP)를 완전히 덮는 형상을 갖도록 보상 패턴(IK)이 배치될 수 있다. 일례로, 잉크 젯 장비를 이용하여, 액상의 유기 물질을 스페이서(SP) 위에 떨어뜨리면, 유기 물질은 스페이서 댐(SPD)에 의해 스페이서(SP) 주변에만 국한되도록 한정되며 스페이서(SP)를 완전히 덮도록 도포될 수 있다. 이후, 액상 유기 물질이 경화되면서 보상 패턴(IK)이 완성된다. 이 경우, 도 7에 도시한 바와 같이 스페이서(SP)에 발생한 손상부(IK)는 보상 패턴(IK)에 의해 완전히 덮이는 구조를 가질 수 있다.

뱅크(BA), 스페이서 댐(SPD), 보상 패턴(IK) 및 유기 발광층(OL)이 배치된 기판(SUB)의 전체 표면 위에는 제2 전극인 캐소드 전극(CAT)이 적층될 수 있다. 캐소드 전극(CAT)은 화소별로 구분되지 않고 전체 화소에 공통되는 면 전극(sheet electrode)) 형태로 구현될 수 있다. 일 예에 따르면, 캐소드 전극(CAT)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명 도전성 산화물(TCO)로 이루어질 수 있다.

캐소드 전극(CAT)은 보상 패턴(IK) 위에 증착되기 때문에, 스페이서(SP)에 손상부(ERR)가 있더라도, 손상부(ERR)에 의한 영향을 받지 않고, 온전하 박막의 상태를 갖고 형성된다.

캐소드 전극(CAT)을 포함하는 소자층(200) 위에는, 특히 발광 소자층(220) 위에는, 봉지층(ENC)이 적층될 수 있다. 봉지층(ENC)은 발광 소자(OLE)로 수분이나 공기가 침투하는 것을 방지하기 위한 구조물이다. 예를 들어, 봉지층(ENC)은 제1 무기막(PA1), 유기막(PCL) 및 제2 무기막(PA2)이 순차 적층된 구조를 가질 수 있다. 구체적으로, 보상 패턴(IK)을 덮는 캐소드 전극(CAT) 위에는 제1 무기막(PA1)이 증착될 수 있다. 제1 무기막(PA1)은 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)을 포함할 수 있다. 제1 무기막 및 제2 무기막 각각은 단일층으로 이루어질 수도 있고, 여러 개의 무기막들이 적층된 구조를 가질 수도 있다.

이 출원의 제2 실시 예에 의한 전계발광 표시장치는, 스페이서(SP) 위에 보상 패턴(IK)이 덮는 구조를 갖는다. 스페이서(SP)에 손상부(ERR)가 발생하더라도, 보상 패턴(IK)이 손상부(ERR)를 완전히 덮기 때문에, 그 이후에 적층되는 캐소드 전극(CAT) 및 봉지층(ENC)에는 손상부(ERR)가 영향을 주지 못한다. 그 결과, 봉지층(ENC)의 기능이 온전히 보장되어 외부로부터 이물질이 침투되는 것을 완전히 방지할 수 있다.

지금까지 설명한 이 출원의 실시 예들에서는, 화소 단위 별로 고유 색상의 발광층을 구분하여 증착하는 경우를 중심으로 설명하였다. 하지만, 이 출원은 이 경우에만 국한되는 것은 아니며, 기판 전체에 백색광을 출광하는 유기 발광 물질을 증착하는 경우에도 적용할 수 있다.

백색광을 출광하는 유기 발광층을 적층하는 경우, 표시 영역(DA) 전체를 개방하고, 비 표시 영역(NDA)을 가리는 스크린 마스크를 사용할 수 있다. 이러한 경우에도, 비 표시 영역(NDA)을 가리는 스크린 마스크가 기판 위의 소자들과 간섭하여, 소자들이 손상될 수 있다. 이러한 손상을 방지하기 위해, 스페이서(SP), 스페이서 댐(SPD) 및 보상 패턴(IK)을 비 표시 영역(NDA)에 배치할 수 있다. 이 구조에서는, 발광 소자(OLE)의 상부 혹은 하부에 칼라 필터(도시하지 않음)가 더 배치될 수 있다.

물론, 앞에서 설명한 경우에도, 스크린 마스크가 비 표시 영역(NDA)과 간섭을 방지하기 위해, 표시 영역(DA) 및 비 표시 영역(NDA) 모두에 스페이서(SP), 스페이서 댐(SPD) 및 보상 패턴(IK)을 배치할 수 있다.

<제 3 실시 예>

이하, 도 8을 참조하여, 이 출원의 제3 실시 예를 설명한다. 도 8은 도 3의 I-I'를 따라 도시한, 이 출원의 제3 실시 예에 의한 전계발광 표시장치의 단면도이다. 도 8에서는 유기 발광층(OL)의 구체적인 적층 구조를 상세하게 나타낸다. 다른 구조물들은 제1 실시 예와 동일하므로, 중복 설명은 생략한다.

도 8을 참조하면, 기판(SUB)의 상부 표면 위에는 소자층(200)이 적층될 수 있다. 소자층(200)은 구동 소자층(210)과 발광 소자층(220)을 포함할 수 있다. 구동 소자층(210)에는 도 2 및 도 3에서 설명한 것과 같은 구동 박막 트랜지스터(DT)와 스위칭 박막 트랜지스터(ST)가 형성될 수 있다. 발광 소자층(220)에는 발광 소자(OLE)가 형성될 수 있다.

뱅크(BA)에 의해 정의된 개구 영역에는 각 화소 별로 정공 주입층(HIL), 정공 수송층(HTL) 및 유기 발광층(OL)이 배치되어 있다. 이 경우, 스크린 마스크를 사용할 수 있다. 스크린 마스크를 기판(SUB) 위에 배치하고, 정공 주입층(HIL), 정공 수송층(HTL) 및 유기 발광층(OL)을 순차적으로 증착하는 과정에서 스크린 마스크가 기판(SUB)의 표면과 접촉하여 소자가 손상될 수 있다. 이를 방지하기 위해, 스페이서(SP)가 뱅크(BA) 위에 배치되어 있다.

스페이서(SP)에 의해 스크린 마스크가 기판(SUB)의 표면에 형성된 소자와 간섭이 발생하는 것이 방지될 수 있다. 하지만, 스페이서(SP)는 스크린 마스크와 접촉하는 과정에서 손상될 수 있다. 예를 들어, 도 8에 도시한 바와 같이, 스페이서(SP)에는 손상부(ERR)가 발생할 수 있다.

스크린 마스크를 제거한 후, 기판(SUB) 전체 표면 위에는 공통적으로 적층되는 이후의 층들이 형성될 수 있다. 예를 들어, 전자 수송층(ETL), 전자 주입층(EIL) 및 캐소드(CAT)가 순차적으로 적층될 수 있다.

그 결과, 손상부(ERR)가 발생한 스페이서(SP) 위에는 전자 수송층(ETL), 전자 주입층(EIL) 및 캐소드(CAT)가 적층되지만, 도 8에 도시한 바와 같이 손상부(ERR)는 완전히 덮이지 않고, 노출될 수 있다.

하지만, 스페이서(SP) 위에는 보상 패턴(IK)이 덮여있다. 스페이서 댐(SPD) 내부 공간에 제한되며, 스페이서(SP)를 완전히 덮는 형상을 갖도록 보상 패턴(IK)이 배치될 수 있다. 일례로, 잉크 젯 장비를 이용하여, 액상의 유기 물질을 스페이서(SP) 위에 떨어뜨리면, 유기 물질은 스페이서 댐(SPD)에 의해 스페이서(SP) 주변에만 국한되도록 한정되며 스페이서(SP)를 완전히 덮도록 도포될 수 있다. 이후, 액상 유기 물질이 경화되면서 보상 패턴(IK)이 완성된다. 따라서, 도 8에 도시한 바와 같이 스페이서(SP)에 발생한 손상부(ERR)는 보상 패턴(IK)에 의해 완전히 덮이는 구조를 가질 수 있다.

소자층(200) 위에는, 특히 발광 소자층(220) 위에는, 봉지층(ENC)이 적층될 수 있다. 봉지층(ENC)은 발광 소자(OLE)로 수분이나 공기가 침투하는 것을 방지하기 위한 구조물이다. 예를 들어, 봉지층(ENC)은 제1 무기막(PA1), 유기막(PCL) 및 제2 무기막(PA2)이 순차 적층된 구조를 가질 수 있다. 구체적으로, 보상 패턴(IK) 및 캐소드(CAT) 위에는 제1 무기막(PA1)이 증착될 수 있다. 제1 무기막(PA1)은 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)을 포함할 수 있다. 제1 무기막 및 제2 무기막 각각은 단일층으로 이루어질 수도 있고, 여러 개의 무기막들이 적층된 구조를 가질 수도 있다.

이 출원의 제3 실시 예에 의한 전계발광 표시장치는, 스페이서(SP) 위에 보상 패턴(IK)이 덮는 구조를 갖는다. 스페이서(SP)에 손상부(ERR)가 발생하더라도, 보상 패턴(IK)이 손상부(ERR)를 완전히 덮기 때문에, 그 이후에 적층되는 봉지층(ENC)에는 손상부(ERR)가 영향을 주지 못한다. 그 결과, 봉지층(ENC)의 기능이 온전히 보장되어 외부로부터 이물질이 침투되는 것을 완전히 방지할 수 있다.

도면으로 도시하지 않았으나, 이 출원의 제3 실시 예에 의한 발광 소자(OLE)의 구체적인 적층 구조를 제2 실시 예에도 적용할 수 있다.

<제 4 실시 예>

이하, 도 9를 참조하여, 이 출원의 제4 실시 예를 설명한다. 도 9는 도 3의 I-I'를 따라 도시한, 이 출원의 제4 실시 예에 의한 전계발광 표시장치의 단면도이다. 도 9에서는 유기 발광층(OL)의 구체적인 적층 구조를 상세하게 나타낸다. 다른 구조물들은 제1 실시 예와 동일하므로, 중복 설명은 생략한다.

도 9를 참조하면, 기판(SUB)의 상부 표면 위에는 소자층(200)이 적층될 수 있다. 소자층(200)은 구동 소자층(210)과 발광 소자층(220)을 포함할 수 있다. 구동 소자층(210)에는 도 2 및 도 3에서 설명한 것과 같은 구동 박막 트랜지스터(DT)와 스위칭 박막 트랜지스터(ST)가 형성될 수 있다. 발광 소자층(220)에는 발광 소자(OLE)가 형성될 수 있다.

뱅크(BA)에 의해 정의된 개구 영역에는 각 화소 별로 유기 발광층(OL)이 배치되어 있다. 이 경우, 스크린 마스크를 사용할 수 있다. 스크린 마스크를 기판(SUB) 위에 배치하고, 유기 발광층(OL)을 증착하는 과정에서 스크린 마스크가 기판(SUB)의 표면과 접촉하여 소자가 손상될 수 있다. 이를 방지하기 위해, 스페이서(SP)가 뱅크(BA) 위에 배치되어 있다.

스페이서(SP)에 의해 스크린 마스크가 기판(SUB)의 표면에 형성된 소자와 간섭이 발생하는 것이 방지될 수 있다. 하지만, 스페이서(SP)는 스크린 마스크와 접촉하는 과정에서 손상될 수 있다. 예를 들어, 도 9에 도시한 바와 같이, 스페이서(SP)에는 손상부(ERR)가 발생할 수 있다.

스크린 마스크를 제거한 후, 기판(SUB) 전체 표면 위에는 캐소드(CAT) 및 캡핑층(CPL)이 순차적으로 적층될 수 있다. 캡핑층(CPL)은, 다양한 목적을 위해 유기발광 표시장치에서 추가되는 기능층일 수 있다. 예를 들어, 상부 발광형의 경우, 애노드(ANO)는 광 반사 물질을 사용한다. 이 경우, 발광층(OL)에서 발생한 빛이 애노드(ANO)에 의해 반사되어 캐소드(CAT) 방향으로 출광된다. 이 때, 특정 파장의 빛이 캐소드(CAT)의 표면에서 재 반사되어 소멸되는 경우가 발생할 수 있다. 이와 같은 경우에, 투명한 고 굴절 층을 캐소드(CAT) 위에 적층하여, 마이크로 캐비티 효과를 이용하여, 재 반사되는 빛을 재 활용함으로써, 광 휘도를 향상할 수 있다. 다른 예로, 캐소드(CAT)가 매우 얇은 두께로 형성되는 데, 캐소드(CAT)의 취약부를 보완하거나 이후의 공정에서 이물질로부터 보호하기 위한 목적으로 캡핑층(CPL)을 형성할 수도 있다.

손상부(ERR)가 발생한 스페이서(SP) 위에는 캐소드(CAT) 및 캡핑층(CPL)이 적층되지만, 도 9에 도시한 바와 같이 손상부(ERR)는 완전히 덮이지 않고, 노출될 수 있다. 하지만, 스페이서(SP) 위에는 보상 패턴(IK)이 덮여있다. 스페이서 댐(SPD) 내부 공간에 제한되며, 스페이서(SP)를 완전히 덮는 형상을 갖도록 보상 패턴(IK)이 배치될 수 있다. 일례로, 잉크 젯 장비를 이용하여, 액상의 유기 물질을 스페이서(SP) 위에 떨어뜨리면, 유기 물질은 스페이서 댐(SPD)에 의해 스페이서(SP) 주변에만 국한되도록 한정되며 스페이서(SP)를 완전히 덮도록 도포될 수 있다. 이후, 액상 유기 물질이 경화되면서 보상 패턴(IK)이 완성된다. 따라서, 도 9에 도시한 바와 같이 스페이서(SP)에 발생하고, 캐소드(CAT) 및 캡핑층(CPL)에 의해 덮이지 않고 노출된 손상부(ERR)는 보상 패턴(IK)에 의해 완전히 덮이는 구조를 가질 수 있다.

소자층(200) 위에는, 특히 발광 소자층(220) 위에는, 봉지층(ENC)이 적층될 수 있다. 봉지층(ENC)은 발광 소자(OLE)로 수분이나 공기가 침투하는 것을 방지하기 위한 구조물이다. 예를 들어, 봉지층(ENC)은 제1 무기막(PA1), 유기막(PCL) 및 제2 무기막(PA2)이 순차 적층된 구조를 가질 수 있다. 구체적으로, 보상 패턴(IK) 및 캡핑층(CPL) 위에는 제1 무기막(PA1)이 증착될 수 있다. 제1 무기막(PA1)은 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)을 포함할 수 있다. 제1 무기막 및 제2 무기막 각각은 단일층으로 이루어질 수도 있고, 여러 개의 무기막들이 적층된 구조를 가질 수도 있다.

도면으로 도시하지 않았으나, 이 출원의 제4 실시 예에서 설명한 캐소드(CAT) 위에 캡핑층(CPL)을 더 구비한 구조를 제2 실시 예 및 제3 실시 예에도 적용할 수 있다.

상술한 이 출원의 예에 설명된 특징, 구조, 효과 등은 이 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 이 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 이 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 이 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 설명한 이 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 이 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 이 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 이 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 이 출원의 범위에 포함되는 것으로 해석되어야 한다.

SUB: 기판 200: 소자층
ENC: 봉지층 OLE: 발광 소자
ST: 스위칭 박막 트랜지스터 DT: 구동 박막 트랜지스터
ANO: 제1 전극(애노드 전극) OL: 발광층
CAT: 제2 전극(캐소드 전극) CF: 컬러 필터
P: 화소 EA: 발광 영역
CA: 회로 영역 SP: 스페이서
SPD: 스페이서 댐 IK: 보상 패턴

Claims

기판 위에 매트릭스 방식으로 정의된 다수 개의 화소들;
상기 화소 하나에 배치된 제1 전극;
상기 기판 위에 적층되어 상기 제1 전극에서 개구 영역을 정의하는 뱅크;
상기 뱅크 위에 형성된 스페이서;
상기 뱅크 위에서 상기 스페이서를 둘러싸는 스페이서 댐;
상기 개구 영역에 적층된 유기 발광층;
상기 뱅크, 상기 스페이서, 상기 스페이서 댐 및 상기 유기 발광층 위에 적층된 제2 전극;
상기 제2 전극 위에서 상기 스페이서를 덮는 보상 패턴; 그리고
상기 제2 전극 및 상기 보상 패턴을 덮는 봉지층을 포함하는 전계발광 표시장치.
제 1 항에 있어서,
상기 보상 패턴은,
유기 물질을 포함하는 전계발광 표시장치.
제 1 항에 있어서,
상기 보상 패턴은,
상기 스페이서 댐이 둘러싸는 내부 공간에 국한되어 상기 스페이서를 덮는 전계발광 표시장치.
제 1 항에 있어서,
상기 보상 패턴은,
스페이서에 발생한 파손부 및 상기 파손부를 노출하는 상기 제2 전극 위에 적층되어 상기 파손부를 덮는 전계발광 표시장치.
제 1 항에 있어서,
상기 스페이서는, 기둥 형상을 갖고; 그리고
상기 스페이서 댐은, 상기 스페이서와 일정 간격 떨어져 상기 스페이서를 둘러싸는 폐곡선 형상을 갖는 전계발광 표시장치.
제 1 항에 있어서,
상기 봉지층은,
상기 캐소드 전극 및 상기 보상 패턴을 덮는 제1 무기막;
상기 제1 무기층 위에 적층된 유기막;
상기 유기층 위에 적층된 제2 무기막을 구비하는 전계발광 표시장치.
제 1 항에 있어서,
상기 유기 발광층은,
적색 유기 발광층, 청색 유기 발광층 및 녹색 유기 발광층 중 어느 하나를 포함하는 전계발광 표시장치.
제 1 항에 있어서,
상기 유기 발광층은,
백색광을 출광하는 유기 발광 물질을 포함하고,
상기 유기 발광층 상부 및 하부 중 어느 한 방향에 배치된 칼라 필터를 더 포함하는 전계발광 표시장치.
제 1 항에 있어서,
상기 기판은,
화상을 표시하는 표시 영역; 그리고
상기 발광 영역의 주변을 둘러싸는 비 표시 영역을 포함하며,
상기 스페이서 및 상기 스페이서 댐은 상기 표시 영역 및 상기 비 표시 영역에 일정 밀도로 분포된 전계발광 표시장치.
제 9 항에 있어서,
상기 표시 영역은,
상기 제1 전극, 상기 유기 발광층 및 상기 제2 전극이 적층되어 이루어진 발광 소자들이 배치된 전계발광 표시장치.
제 1 항에 있어서,
상기 스페이서는,
상기 화소들의 매트릭스 배열에서 4x4 단위당 하나씩 배치된 전계발광 표시장치.
제 1 항에 있어서,
상기 화소들 각각에 배치된 구동 소자; 그리고
상기 구동 소자를 덮는 평탄화 막을 더 포함하고,
상기 제1 전극은 상기 평탄화 막 위에 배치되어 상기 구동 소자와 연결된 전계발광 표시장치.
기판 위에 배치된 제1 전극;
상기 제1 전극 위에서 개구 영역을 정의하는 뱅크;
상기 뱅크 위에 배치된 스페이서;
상기 스페이서를 둘러싸는 스페이서 댐;
상기 스페이서 댐 내부에 국한되어 상기 스페이서를 덮는 보상 패턴;
상기 개구 영역에 배치된 유기 발광층; 그리고
상기 유기 발광층 위에 적층된 제2 전극을 포함하는 전계발광 표시장치.
제 13 항에 있어서,
상기 제2 전극은,
상기 스페이서 및 상기 스페이서 댐 위에 그리고 상기 보상 패턴 아래에 적층된 전계발광 표시장치.
제 14 항에 있어서,
상기 스페이서 및 상기 스페이서 댐 위에 적층된,
제1 무기막;
상기 제1 무기막 위의 유기막;
상기 유기막 위의 제2 무기막을 포함하는 봉지층을 더 구비한 전계발광 표시장치.
제 13 항에 있어서,
상기 제2 전극은,
상기 보상 패턴 위에 적층된 전계발광 표시장치.
제 16 항에 있어서,
상기 제2 전극 위에 적층된,
제1 무기막;
상기 제1 무기막 위의 유기막;
상기 유기막 위의 제2 무기막을 포함하는 봉지층을 더 구비한 전계발광 표시장치.
제 13 항에 있어서,
상기 보상 패턴은,
상기 스페이서에 발생한 파손부를 덮어, 상기 보상 패턴 위에 적층되는 층들에 상기 파손부의 형상이 전이되는 것을 방지하는 전계발광 표시장치.