KR20210046063A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210046063A
KR20210046063A KR1020217009247A KR20217009247A KR20210046063A KR 20210046063 A KR20210046063 A KR 20210046063A KR 1020217009247 A KR1020217009247 A KR 1020217009247A KR 20217009247 A KR20217009247 A KR 20217009247A KR 20210046063 A KR20210046063 A KR 20210046063A
Authority
KR
South Korea
Prior art keywords
transistor
voltage
display device
circuit
electrode
Prior art date
Application number
KR1020217009247A
Other languages
English (en)
Inventor
순페이 야마자키
케이 타카하시
스스무 카와시마
코지 쿠스노키
카즈노리 와타나베
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20210046063A publication Critical patent/KR20210046063A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • H01L27/32—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L51/50—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Led Devices (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Led Device Packages (AREA)

Abstract

표시 장치의 소비전력을 저감한다. 표시 장치의 구동 회로의 소비전력을 저감한다. 표시 장치가 포함하는 화소는 표시 소자를 포함하고, 화소는 입력되는 제 1 펄스 신호에 따른 제 1 전압을 유지하는 기능과, 입력되는 제 2 펄스 신호에 따른 제 2 전압을 제 1 전압에 더하여 얻어지는 제 3 전압에 의하여 표시 소자를 구동하는 기능을 가지는 구성으로 한다.

Description

표시 장치
본 발명의 일 형태는 반도체 장치, 표시 장치, 및 그 구동 방법에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에 개시(開示)하는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다. 반도체 장치는 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다.
근년, 스마트폰 등의 휴대 전화, 태블릿형 정보 단말기, 노트북형 PC(퍼스널 컴퓨터), 휴대 게임기 등이 가지는 표시 장치는 다양한 면에서 개량되고 있다. 예를 들어, 해상도가 높아지거나, 색 재현성이 높아지거나, 구동 회로가 축소되거나, 소비전력이 저감되는 등의 표시 장치가 개발되고 있다.
예를 들어 표시 장치가 가지는 화소 회로에 포함되는 스위칭 소자로서, 금속 산화물이 채널 형성 영역에 포함되는 트랜지스터를 적용하는 기술 등을 들 수 있다. 특히, 상기 금속 산화물로서는 In-Ga-Zn계 산화물을 사용할 수 있다. 특허문헌 1에는 In-Ga-Zn계 산화물을 채널 형성 영역에 포함하는 트랜지스터를 표시 장치의 화소 회로에 사용하는 발명이 개시되어 있다.
또한 예를 들어, 발광 소자를 가지는 표시 장치에 다계조의 화상을 표시하기 위하여, 다계조 리니어 디지털 아날로그 변환 회로를 사용한 소스 드라이버 IC의 발명이 특허문헌 2에 기재되어 있다.
일본 공개특허공보 특개2010-156963호 미국 특허공보 US8462145호 명세서
표시 장치는 고품질 화상을 표시하기 위하여, 예를 들어 고해상도, 다계조, 광색역 등인 것이 요구된다. 예를 들어, 액정 소자나 유기 EL(Electro Luminescence) 소자 등의 발광 소자를 포함하는 표시 장치에서 다계조의 화상을 실현하기 위해서는 소스 드라이버 회로를 적합하게 설계할 필요가 있다.
그러나 다계조의 화상 데이터를 취급하기 위해서는, 소스 드라이버 회로에 포함되는 디지털 아날로그 변환 회로의 분해능을 높게 할 필요가 있다. 한편, 분해능이 높은 디지털 아날로그 변환 회로를 설계하는 경우에는 회로 면적이 증대된다.
또한 소스 드라이버 회로가 가지는 디지털 아날로그 변환 회로 등 아날로그 신호를 취급하는 회로부에서는, 디지털 신호를 생성하는 회로부에 비하여 높은 전원 전압이 필요하다. 그러므로 소스 드라이버 회로의 소비전력을 저감하는 것은 어려웠다. 또한 표시 패널이 실장되는 기기에는 적어도 2종류의 전원 전압을 생성하는 회로가 필요하다.
본 발명의 일 형태는 표시 장치의 소비전력을 저감하는 것을 과제 중 하나로 한다. 또는 표시 장치의 구동 회로의 소비전력을 저감하는 것을 과제 중 하나로 한다. 또는 하나의 전원 전압으로 구동할 수 있는 소스 드라이버 회로를 포함하는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 표시 장치를 포함하는 기기의 소비전력을 저감하는 것을 과제 중 하나로 한다. 또는 표시 장치, 구동 회로, 또는 표시 장치를 포함하는 기기의 구성을 간략화하는 것을 과제 중 하나로 한다.
또는 다계조의 화상 데이터를 생성할 수 있는 화소 회로(본 명세서 등에서는 반도체 장치라고도 기재함)를 제공하는 것을 과제 중 하나로 한다. 또는 상기 반도체 장치를 가지는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 상기 표시 장치를 가지는 전자 기기를 제공하는 것을 과제 중 하나로 한다.
또는 회로 면적이 작은 소스 드라이버 회로를 가지는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 소비전력이 작은 소스 드라이버 회로를 가지는 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 추출할 수 있다.
본 발명의 일 형태는 화소를 포함하는 표시 장치이며, 화소는 표시 소자를 포함하고, 화소는 입력되는 제 1 펄스 신호에 따른 제 1 전압을 유지하는 기능과, 입력되는 제 2 펄스 신호에 따른 제 2 전압을 제 1 전압에 더하여 얻어지는 제 3 전압에 의하여 표시 소자를 구동하는 기능을 가진다.
또한 상기 구성에서, 표시 소자는 발광 소자인 것이 바람직하다. 이때, 발광 소자는 제 3 전압에 따른 휘도로 발광하는 것이 바람직하다. 또한 발광 소자는 유기 EL 소자 또는 발광 다이오드를 사용하는 것이 바람직하다. 또한 발광 다이오드는 마이크로 LED 또는 미니 LED를 사용하는 것이 바람직하다.
또는 상기 구성에서, 표시 소자는 액정 소자인 것이 바람직하다. 이때, 액정 소자는 제 3 전압에 따라 액정의 배향이 변화되는 것이 바람직하다.
또한 상기 구성에서, 제 1 펄스 신호를 공급하는 제 1 구동 회로를 가지는 것이 바람직하다. 이때, 제 1 구동 회로에서 제 1 펄스 신호의 생성을 위한 제 1 전원 전압은 제 3 전압의 최댓값보다 낮은 것이 바람직하다. 또한 제 1 구동 회로는 제 1 전원 전압을 승압하는 일 없이 제 1 펄스 신호를 생성하는 것이 바람직하다. 또한 제 1 전원 전압은 제 3 전압의 최댓값의 절반 또는 그 근방의 전압인 것이 바람직하다.
또한 상기 구성에서, 제 1 구동 회로를 제어하는 시스템 회로를 가지는 것이 바람직하다. 이때, 시스템 회로는 제 1 구동 회로에 제 1 전원 전압을 공급하는 기능을 가지는 것이 바람직하다.
또한 상기 구성에서, 시스템 회로의 구동 전압 중 하나가 1.8V, 2.5V, 3.3V, 또는 그 근방이고, 시스템 회로는 구동 전압과 같은 전압을 제 1 전원 전압으로서 제 1 구동 회로에 공급하는 기능을 가지는 것이 바람직하다.
또한 상기 구성에서, 시스템 회로로부터 제 1 구동 회로에 공급되는 제 1 전원 전압은 승압되는 일 없이 공급되는 것이 바람직하다.
본 발명의 일 형태에 의하여 표시 장치의 소비전력을 저감할 수 있다. 또는 표시 장치의 구동 회로의 소비전력을 저감할 수 있다. 또는 하나의 전원 전압으로 구동할 수 있는 소스 드라이버 회로를 포함하는 표시 장치를 제공할 수 있다. 또는 표시 장치를 포함하는 기기의 소비전력을 저감할 수 있다. 또는 표시 장치, 구동 회로, 또는 표시 장치를 포함하는 기기의 구성을 간략화할 수 있다.
또한 본 발명의 일 형태에 의하여, 다계조의 화상 데이터를 생성할 수 있는 반도체 장치를 제공할 수 있다. 또한 회로 면적이 작은 소스 드라이버 회로를 가지는 표시 장치를 제공할 수 있다. 또는 소비전력이 작은 소스 드라이버 회로를 가지는 표시 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 또한 이들 외의 효과는 명세서, 도면, 청구항 등의 기재로부터 추출할 수 있다.
도 1은 표시 장치의 일례를 도시한 블록도이다.
도 2의 (A) 및 (B)는 화소의 일례를 도시한 회로도이다.
도 3은 화소의 일례를 도시한 회로도이다.
도 4는 화소의 동작예를 설명하기 위한 타이밍 차트이다.
도 5의 (A) 내지 (C)는 화소의 일례를 도시한 회로도이다.
도 6의 (A) 및 (B)는 화소의 일례를 도시한 회로도이다.
도 7의 (A) 및 (B)는 표시 장치의 일례를 도시한 상면도이다.
도 8의 (A) 및 (B)는 터치 패널의 일례를 도시한 사시도이다.
도 9는 표시 장치의 일례를 도시한 단면도이다.
도 10은 표시 장치의 일례를 도시한 단면도이다.
도 11은 표시 장치의 일례를 도시한 단면도이다.
도 12의 (A1) 내지 (C2)는 트랜지스터의 구성예를 도시한 단면도이다.
도 13의 (A1) 내지 (C2)는 트랜지스터의 구성예를 도시한 단면도이다.
도 14의 (A) 내지 (F)는 전자 기기의 일례를 도시한 사시도이다.
도 15의 (A) 및 (B)는 전자 기기의 일례를 도시한 사시도이다.
아래에서 실시형태에 대하여 도면을 참조하면서 설명한다. 다만, 실시형태는 많은 상이한 형태에서 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한 이하에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 그 반복적인 설명은 생략한다. 또한 같은 기능을 가지는 부분을 가리키는 경우에는 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 본 명세서에서 설명하는 각 도면에 있어서 각 구성 요소의 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서, 반드시 그 스케일에 한정되는 것은 아니다.
또한 본 명세서 등에서의 '제 1', '제 2' 등의 서수사는 구성 요소의 혼동을 피하기 위하여 붙이는 것이며, 수적으로 한정하는 것이 아니다.
본 명세서 등에서 표시 장치의 일 형태인 표시 패널은 표시면에 화상 등을 표시(출력)하는 기능을 가지는 것이다. 따라서 표시 패널은 출력 장치의 일 형태이다.
또한 본 명세서 등에서는, 표시 패널의 기판에 예를 들어 FPC(Flexible Printed Circuit) 또는 TCP(Tape Carrier Package) 등의 커넥터가 장착된 것, 또는 기판에 COG(Chip On Glass) 방식 등에 의하여 IC가 실장된 것을 표시 패널 모듈, 표시 모듈, 또는 단순히 표시 패널 등이라고 부르는 경우가 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 반도체 장치, 및 상기 반도체 장치를 가지는 표시 장치에 대하여 설명한다.
<표시 장치의 회로 구성>
도 1은 표시 장치(DD)의 일례를 도시한 블록도이다. 표시 장치(DD)는 표시부(PA)와, 소스 드라이버 회로(SD)와, 게이트 드라이버 회로(GD)를 가진다.
표시부(PA)는 복수의 화소(PIX)를 가진다. 도 1에는 표시부(PA)에 포함되는 복수의 화소(PIX) 중 하나만을 도시하였으며, 다른 화소(PIX)는 생략하였다. 표시부(PA)가 가지는 복수의 화소(PIX)는 매트릭스상으로 배치되어 있는 것이 바람직하다.
화소(PIX)는 배선(DL)을 통하여 소스 드라이버 회로(SD)에 전기적으로 접속되어 있다. 화소(PIX)는 배선(GL)을 통하여 게이트 드라이버 회로(GD)에 전기적으로 접속되어 있다. 표시부(PA)는 화소(PIX)를 복수로 가지기 때문에, 배선(DL) 및 배선(GL)에는 복수의 화소(PIX)가 전기적으로 접속되어 있어도 좋다. 또한 배선(DL) 및 배선(GL)의 각각은, 표시부(PA)에 포함되는 화소(PIX)의 개수에 따라 복수로 제공하여도 좋다. 또한 화소(PIX)의 회로 구성에 따라서는, 하나의 화소(PIX)에 대하여 복수의 배선(DL) 또는 복수의 배선(GL)을 전기적으로 접속하는 구성으로 하여도 좋다.
화소(PIX)는 하나 이상의 부화소를 가지는 구성으로 할 수 있다. 예를 들어 화소(PIX)에는 부화소를 하나 가지는 구성(적색(R), 녹색(G), 청색(B), 백색(W) 등 중 어느 하나의 색), 부화소를 3개 가지는 구성(적색(R), 녹색(G), 및 청색(B)의 3색 등), 또는 부화소를 4개 이상 가지는 구성(예를 들어 적색(R), 녹색(G), 청색(B), 백색(W)의 4색, 또는 적색(R), 녹색(G), 청색(B), 황색(Y)의 4색 등)을 적용할 수 있다. 또한 부화소에 적용되는 색 요소는 상기에 한정되지 않고, 필요에 따라 시안(C) 및 마젠타(M) 등을 조합하여도 좋다.
화소(PIX)는 적어도 하나 이상의 표시 소자를 포함한다. 표시 소자로서는 발광 소자, 액정 소자, 마이크로캡슐, 전기 영동 소자, 일렉트로 웨팅 소자, 전기 유체(electrofluidic) 소자, 일렉트로 크로믹 소자, MEMS 소자 등 다양한 표시 소자를 사용할 수 있다.
상기 발광 소자로서는 유기 EL 소자, LED(Light Emitting Diode) 소자, 무기 EL 소자 등을 사용할 수 있다.
LED 소자로서는 크기가 큰 것으로부터 마크로 LED(거대 LED라고도 함), 미니 LED, 마이크로 LED 등이 있다. 여기서, LED 칩의 1변의 치수가 1mm를 초과하는 것을 마크로 LED, 100㎛보다 크고 1mm 이하인 것을 미니 LED, 100㎛ 이하인 것을 마이크로 LED라고 부른다. 화소(PIX)에 적용하는 LED 소자로서 특히 미니 LED 또는 마이크로 LED를 사용하는 것이 바람직하다. 마이크로 LED를 사용함으로써, 매우 고정세(高精細)의 표시 장치를 실현할 수 있다.
소스 드라이버 회로(SD)는 표시부(PA)에 포함되는 화소(PIX)에 입력하기 위한 화상 데이터를 생성하는 기능과, 상기 화상 데이터를 화소(PIX)에 송신하는 기능을 가진다.
소스 드라이버 회로(SD)는 예를 들어 시프트 레지스터(SR)와, 래치 회로(LAT)와, 레벨 시프트 회로(LVS)와, 디지털 아날로그 변환 회로(DAC)와, 앰프 회로(AMP)와, 데이터 버스 배선(DB)을 가질 수 있다. 도 1에서는 시프트 레지스터(SR)의 출력 단자가 래치 회로(LAT)의 클럭 입력 단자에 전기적으로 접속되고, 래치 회로(LAT)의 입력 단자가 데이터 버스 배선(DB)에 전기적으로 접속되고, 래치 회로(LAT)의 출력 단자가 레벨 시프트 회로(LVS)의 입력 단자에 전기적으로 접속되고, 레벨 시프트 회로(LVS)의 출력 단자가 디지털 아날로그 변환 회로(DAC)의 입력 단자에 전기적으로 접속되고, 디지털 아날로그 변환 회로(DAC)의 출력 단자가 앰프 회로(AMP)의 입력 단자에 전기적으로 접속되고, 앰프 회로(AMP)의 출력 단자가 표시부(PA)에 전기적으로 접속되어 있다.
또한 도 1에 도시된 래치 회로(LAT)와, 레벨 시프트 회로(LVS)와, 디지털 아날로그 변환 회로(DAC)와, 앰프 회로(AMP)는 하나의 배선(DL)에 제공되어 있다. 즉, 배선(DL)의 개수에 따라 래치 회로(LAT)와, 레벨 시프트 회로(LVS)와, 디지털 아날로그 변환 회로(DAC)와, 앰프 회로(AMP)의 각각을 복수로 제공할 필요가 있다. 또한 이 경우, 시프트 레지스터(SR)는 복수의 래치 회로(LAT)의 클럭 입력 단자의 각각에 순차적으로 펄스 신호를 송신하는 구성으로 하면 좋다.
데이터 버스 배선(DB)은 표시부(PA)에 입력하기 위한 화상 데이터를 포함하는 디지털 신호를 송신하기 위한 배선이다. 상기 화상 데이터는 계조도를 가지고, 계조도가 클수록 색 또는 밝기의 변화를 매끄러운 그러데이션으로 표현할 수 있고, 더 자연스러운 화상을 표시부(PA)에 표시할 수 있다. 다만 계조도가 클수록 상기 화상 데이터의 데이터양은 커지고, 또한 분해능이 높은 디지털 아날로그 변환 회로를 사용할 필요가 있다.
래치 회로(LAT)의 입력 단자에는 데이터 버스 배선(DB)으로부터 화상 데이터를 포함하는 디지털 신호가 입력된다. 그리고 래치 회로(LAT)는 시프트 레지스터(SR)로부터 송신되는 신호에 따라, 상기 화상 데이터의 유지 및 유지한 상기 화상 데이터의 출력 단자로부터의 출력 중 어느 한쪽의 동작을 수행한다.
레벨 시프트 회로(LVS)는 입력 신호를 더 큰 진폭 전압 또는 더 작은 진폭 전압의 출력 신호로 변환하는 기능을 가진다. 도 1에서 레벨 시프트 회로(LVS)는 래치 회로(LAT)로부터 송신되는 화상 데이터를 포함하는 디지털 신호의 진폭 전압을 디지털 아날로그 변환 회로(DAC)가 적절히 동작하는 진폭 전압으로 변환하는 역할을 가진다.
디지털 아날로그 변환 회로(DAC)는, 입력된 화상 데이터를 포함하는 디지털 신호를 아날로그 신호로 변환하는 기능과, 상기 아날로그 신호를 출력 단자로부터 출력하는 기능을 가진다. 특히, 표시부(PA)에 다계조의 화상 데이터를 표시하는 경우, 디지털 아날로그 변환 회로(DAC)를 고분해능의 디지털 아날로그 변환 회로로 할 필요가 있다.
앰프 회로(AMP)는 입력 단자에 입력된 아날로그 신호를 증폭(예를 들어 전압 또는 전류를 증폭)하여 출력 단자에 출력하는 기능을 가진다. 디지털 아날로그 변환 회로(DAC)와 표시부(PA) 사이에 앰프 회로(AMP)를 제공함으로써, 화상 데이터를 표시부(PA)에 안정적으로 송신할 수 있다. 앰프 회로(AMP)로서는, 연산 증폭기 등을 가지는 전압 폴로어 회로 등을 적용할 수 있다. 또한 앰프 회로로서 차동 입력 회로를 가지는 회로를 사용하는 경우, 상기 차동 입력 회로의 오프셋 전압은 가능한 한 0V에 가까운 전압으로 하는 것이 바람직하다.
소스 드라이버 회로(SD)는 상술한 동작을 수행함으로써, 데이터 버스 배선(DB)으로부터 송신되는 화상 데이터를 포함하는 디지털 신호를 아날로그 신호로 변환하여 표시부(PA)에 송신할 수 있다. 소스 드라이버 회로(SD)는 아날로그 신호인 제 1 신호(S1) 및 제 2 신호(S2)를 생성하고, 배선(DL)을 통하여 화소(PIX)에 공급하는 기능을 가진다. 여기서 제 1 신호(S1) 및 제 2 신호(S2)는 각각 화상 데이터에 따른 진폭을 가지는 펄스 신호이다.
게이트 드라이버 회로(GD)는 표시부(PA)에 포함되는 복수의 화소(PIX) 중 화상 데이터가 입력되는 화소(PIX)를 선택하는 기능을 가진다.
표시부(PA)에 화상 데이터를 입력하는 방법으로서는, 예를 들어 게이트 드라이버 회로(GD)는 어떤 하나의 배선(GL)에 전기적으로 접속되는 복수의 화소(PIX)에 선택 신호를 송신하여, 복수의 화소(PIX)의 화상 데이터의 기록 스위칭 소자를 온 상태로 한 후, 소스 드라이버 회로(SD)로부터 배선(DL)을 통하여 복수의 화소(PIX)에 화상 데이터를 송신하여 기록을 하면 좋다.
또한 본 발명의 일 형태는 도 1에 도시된 표시 장치(DD)의 구성에 한정되지 않는다. 본 발명의 일 형태는 예를 들어, 설계 사양, 목적 등의 상황에 따라 표시 장치(DD)의 구성 요소를 적절히 변경한 것으로 할 수 있다.
그런데, 다계조의 화상을 표시부(PA)에 표시하는 경우, 디지털 아날로그 변환 회로(DAC)의 분해능을 높게 하면 되지만, 이 경우, 디지털 아날로그 변환 회로(DAC)가 크게 되기 때문에, 소스 드라이버 회로(SD)의 회로 면적이 크게 되는 경우가 있다. 소스 드라이버 회로(SD)의 회로 면적을 작게 하기 위하여, 소스 드라이버 회로(SD)가 가지는 회로에 포함되는 트랜지스터나 용량 소자 등의 회로 소자를 작게 하면, 기생 저항의 영향이나 회로 소자의 제작 시에 기인하는 구조의 편차의 영향 등으로 인하여 회로 소자의 전기적 특성이 손실될 가능성이 있다.
본 발명의 일 형태는 상기를 감안하여, 화소(PIX)의 화상 데이터의 유지부의 전위를 용량 결합에 의하여 디지털 아날로그 변환 회로(DAC)보다 큰 분해능의 전위로 변동시키는 구성을 가진다. 이로써, 디지털 아날로그 변환 회로의 분해능을 크게 할 필요가 없어지기 때문에, 분해능이 작은 디지털 아날로그 변환 회로를 사용할 수 있다. 그러므로, 디지털 아날로그 변환 회로(DAC)를 포함하는 소스 드라이버 회로(SD)의 회로 면적을 작게 할 수 있고, 또한 소스 드라이버 회로(SD)의 소비전력을 저감할 수 있다.
도 1에는 표시 장치(DD)가 시스템 회로(SYS)를 가지는 예를 도시하였다. 시스템 회로(SYS)는 소스 드라이버 회로(SD)의 동작을 제어하는 기능을 가진다. 예를 들어, 시스템 회로(SYS)는 소스 드라이버 회로(SD)에 데이터 신호, 클럭 신호, 스타트 펄스 신호 등의 각종 신호, 그리고 전원 전압을 공급하는 기능을 가진다.
여기서는, 시스템 회로(SYS)로서 전원 생성부(PU)와 제어부(CU)를 포함하는 예를 나타내었다.
제어부(CU)는 적어도 논리 회로를 가진다. 예를 들어 CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등의 프로세서를 가지는 구성으로 할 수 있다.
전원 생성부(PU)는 제어부(CU) 및 소스 드라이버 회로(SD)에 공급하기 위한 전원 전압(VDD)을 생성하는 기능을 가진다. 예를 들어 전원 생성부(PU)는 배터리나 전원 플러그 등으로부터 공급되는 전력을 변환하여 전원 전압(VDD)을 생성할 수 있다.
후술하지만, 표시 장치(DD)가 가지는 화소(PIX)는 2개의 신호(제 1 신호(S1) 및 제 2 신호(S2))를 사용하여 이들의 진폭을 더한 전압을 생성하여 표시 소자를 구동할 수 있다. 그러므로, 화소(PIX)를 최대의 계조값으로 표시시켰을 때, 소스 드라이버 회로(SD)가 공급하는 제 1 신호(S1)와 제 2 신호(S2)의 전압은 이들을 더한 전압의 절반 또는 그 근방의 전압으로 할 수 있다.
따라서, 소스 드라이버 회로(SD)는 아날로그 신호를 생성하기 위한 높은 전원 전압이 불필요하고, 하나의 전원 전압(VDD)으로 동작시킬 수 있다. 도 1에서는 시스템 회로(SYS)로부터 소스 드라이버 회로(SD)에 공급되는 전원 전압(VDD)은 제어부(CU)를 구동시키기 위한 전원 전압(VDD)과 공통화할 수 있다. 시스템 회로(SYS)로부터 공급되는 전원 전압(VDD)은 소스 드라이버 회로(SD) 내의 시프트 레지스터(SR), 래치 회로(LAT), 레벨 시프트 회로(LVS), 디지털 아날로그 변환 회로(DAC), 및 앰프 회로(AMP)에 공급된다. 또한 이때 레벨 시프트 회로(LVS)를 생략할 수도 있다.
이러한 구성으로 함으로써, 시스템 회로(SYS)와 소스 드라이버 회로(SD) 사이에는 전원 전압을 승압하기 위한 DCDC 컨버터 등의 승압 회로를 필요로 하지 않는다. 즉, 시스템 회로(SYS)로부터 소스 드라이버 회로(SD)에 공급되는 전원 전압(VDD)은 승압되는 일 없이 그대로 소스 드라이버 회로(SD)에 공급되고, 제 1 신호(S1) 및 제 2 신호(S2)의 생성에 사용된다.
또한 소스 드라이버 회로(SD) 내에 전원 전압(VDD)을 승압하기 위한 승압 회로를 제공할 필요가 없으므로, 소스 드라이버 회로(SD)의 회로 구성을 간략화할 수 있을 뿐만 아니라 소스 드라이버 회로(SD)의 소비전력을 저감할 수 있다. 즉 소스 드라이버 회로(SD)는 전원 전압(VDD)을 승압시키는 일 없이 제 1 신호(S1) 및 제 2 신호(S2)를 생성할 수 있다.
예를 들어, 시스템 회로(SYS) 내의 제어부(CU)를 비롯한 각 회로의 구동 전압 중 하나가 1.8V, 2.5V, 3.3V, 또는 그 근방의 전압일 때, 그 전압을 전원 전압(VDD)으로서 소스 드라이버 회로(SD)에 공급할 수 있다. 이로써, 시스템 회로(SYS) 내의 전원 생성부(PU)는 소스 드라이버 회로(SD)에 공급하기 위한 높은 전원 전압을 생성할 필요가 없으므로 회로 구성을 간략화할 수 있다.
이러한 구성으로 함으로써, 소스 드라이버 회로(SD)를 저전압으로 구동할 수 있기 때문에 소스 드라이버 회로(SD), 그리고 표시 장치(DD)의 소비전력을 비약적으로 저감할 수 있다.
또한 본 명세서 등에서, 어떤 전압 근방의 전압이라고 표기한 경우, 상기 전압의 ±20%의 범위를 포함하는 전압인 것으로 한다.
<화소의 회로 구성>
본 발명의 일 형태의 반도체 장치인 화소(PIX)의 회로 구성의 예에 대하여 설명한다.
이하에서 예시하는 화소(PIX)는 소스 드라이버 회로(SD)로부터 입력되는 제 1 펄스 신호(제 1 신호(S1))에 따른 제 1 전압을 유지하는 기능과, 제 2 펄스 신호(제 2 신호(S2))에 따른 제 2 전압을 제 1 전압에 더하여 얻어지는 제 3 전압에 의하여 표시 소자를 구동하는 기능을 가진다. 즉 화소(PIX)는 소스 드라이버 회로(SD)로부터 입력되는 제 1 펄스 신호 및 제 2 펄스 신호의 최대 전압보다 높은 전압으로 표시 소자를 구동할 수 있다.
예를 들어 표시 소자에 발광 소자를 사용한 경우에는, 발광 소자를 상기 제 3 전압에 따른 휘도로 발광시킴으로써 화상을 표시할 수 있다. 또한 표시 소자에 액정 소자를 사용한 경우에는, 상기 제 3 전압에 따라 액정의 배향을 변화시킴으로써, 백라이트 등의 광원으로부터의 광의 투과율이 변화되어 화상을 표시할 수 있다.
또한 도 1에 도시된 소스 드라이버 회로(SD)가 제 1 신호(S1) 및 제 2 신호(S2)를 생성하기 위하여 사용하는 전원 전압(VDD)은 화소(PIX)에서 생성할 수 있는 제 3 전압의 최댓값(예를 들어 가장 높은 계조로 표시하는 경우의 제 3 전압의 값)보다 낮은 전압으로 할 수 있다. 적합한 것으로는, 전원 전압(VDD)은 제 3 전압의 최댓값의 절반(1/2) 또는 그 근방의 전압으로 할 수 있다.
도 2의 (A)에 도시된 화소(PIX)는 표시 소자로서 발광 소자를 적용한 경우의 예이다.
도 2의 (A)에 도시된 화소(PIX)는 트랜지스터(Tr1) 내지 트랜지스터(Tr5)와, 용량 소자(C1)와, 용량 소자(C2)와, 발광 소자(LD)를 포함한다. 또한 배선(DL), 배선(WDL), 배선(GL1) 내지 배선(GL3), 배선(VL), 배선(AL), 배선(CAT)은 화소(PIX)에 전기적으로 접속되어 있다.
트랜지스터(Tr1), 트랜지스터(Tr2), 트랜지스터(Tr4), 및 트랜지스터(Tr5)의 각각은 스위칭 소자로서 기능한다. 트랜지스터(Tr3)는 발광 소자(LD)를 흐르는 전류를 제어하는 구동 트랜지스터로서 기능한다. 또한 트랜지스터(Tr1) 내지 트랜지스터(Tr5)에는 실시형태 3에서 기재하는 구성을 적용할 수 있다.
배선(DL) 및 배선(WDL) 각각은 화소(PIX)에 화상 데이터를 송신하기 위한 배선이고, 도 1의 표시 장치(DD)의 배선(DL)에 상당하는 배선이다. 또한 배선(GL1) 내지 배선(GL3) 각각은 화소(PIX)에 대한 선택 신호선이고, 도 1의 표시 장치(DD)의 배선(GL)에 상당하는 배선이다.
배선(VL)은 화소(PIX) 내의 특정의 노드에 소정의 전위를 인가하기 위한 배선이다. 배선(AL)은 발광 소자(LD)에 흘리기 위한 전류를 공급하기 위한 배선이다.
배선(CAT)은 발광 소자(LD)의 캐소드 단자에 소정의 전위를 인가하기 위한 배선이다. 소정의 전위로서는 예를 들어 기준 전위, 저레벨 전위, 이들보다 낮은 전위 등으로 할 수 있다.
트랜지스터(Tr1)의 제 1 단자는 용량 소자(C1)의 제 1 단자에 전기적으로 접속되고, 트랜지스터(Tr1)의 제 2 단자는 배선(DL)에 전기적으로 접속되고, 트랜지스터(Tr1)의 게이트는 배선(GL1)에 전기적으로 접속되어 있다. 트랜지스터(Tr2)의 제 1 단자는 트랜지스터(Tr3)의 게이트와, 용량 소자(C1)의 제 2 단자와, 용량 소자(C2)의 제 1 단자에 전기적으로 접속되고, 트랜지스터(Tr2)의 제 2 단자는 배선(WDL)에 전기적으로 접속되고, 트랜지스터(Tr2)의 게이트는 배선(GL2)에 전기적으로 접속되어 있다.
또한 본 실시형태에서는 트랜지스터(Tr1)의 제 1 단자와 용량 소자(C1)의 제 1 단자의 전기적 접속점을 노드(ND1)라고 하고, 트랜지스터(Tr2)의 제 1 단자와, 트랜지스터(Tr3)의 게이트와, 용량 소자(C1)의 제 2 단자와, 용량 소자(C2)의 제 1 단자의 전기적 접속점을 노드(ND2)라고 한다.
여기서, 트랜지스터(Tr2)를 통하여 배선(WDL)으로부터 노드(ND2)에 기록되는 전압(전위)이 상기 제 1 전압(전위)에 상당한다. 또한 트랜지스터(Tr1)를 통하여 배선(DL)으로부터 노드(ND1)에 기록되는 전압이 상기 제 2 전압에 상당한다. 또한 노드(ND1)에 제 2 전압이 기록됨으로써, 용량 소자(C1)를 통한 용량 결합에 의하여 제 1 전압에 제 2 전압이 가산되어 노드(ND2)의 전압이 변화된다. 그 결과로 생성된 노드(ND2)의 전압이 상기 제 3 전압에 상당한다.
트랜지스터(Tr3)의 제 1 단자는 배선(AL)에 전기적으로 접속되고, 트랜지스터(Tr3)의 제 2 단자는 트랜지스터(Tr4)의 제 1 단자와, 트랜지스터(Tr5)의 제 1 단자와, 용량 소자(C2)의 제 2 단자에 전기적으로 접속되어 있다. 트랜지스터(Tr4)의 제 2 단자는 배선(VL)에 전기적으로 접속되고, 트랜지스터(Tr4)의 게이트는 배선(GL1)에 전기적으로 접속되어 있다. 트랜지스터(Tr5)의 제 2 단자는 발광 소자(LD)의 애노드 단자에 전기적으로 접속되고, 트랜지스터(Tr5)의 게이트는 배선(GL3)에 전기적으로 접속되어 있다. 발광 소자(LD)의 캐소드 단자는 배선(CAT)에 전기적으로 접속되어 있다.
도 2의 (A)의 화소(PIX)에서 트랜지스터(Tr1), 트랜지스터(Tr2), 트랜지스터(Tr5)는 OS 트랜지스터인 것이 바람직하다. 특히, OS 트랜지스터는 채널 형성 영역에 인듐, 원소 M(원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석), 아연 중 적어도 하나를 가지는 산화물인 것이 바람직하다. 또한 상기 산화물에 대해서는 실시형태 4에서 자세히 설명한다. 이러한 OS 트랜지스터를 트랜지스터(Tr1), 트랜지스터(Tr2), 트랜지스터(Tr5)에 적용함으로써 트랜지스터의 오프 전류를 매우 낮게 할 수 있다. 용량 소자(C1)의 제 1 단자(노드(ND1))에 데이터를 유지하는 경우, 트랜지스터(Tr1)를 OS 트랜지스터로 함으로써, 오프 전류로 인한, 노드(ND1)에 유지된 데이터의 파괴를 방지할 수 있다. 마찬가지로 트랜지스터(Tr3)의 게이트와, 용량 소자(C1)의 제 2 단자와, 용량 소자(C2)의 제 1 단자와, (노드(ND2))에 데이터를 유지하는 경우, 트랜지스터(Tr2)를 OS 트랜지스터로 함으로써, 오프 전류로 인한, 노드(ND2)에 유지된 데이터의 파괴를 방지할 수 있다. 또한 발광 소자(LD)의 발광을 일시적으로 정지하는 경우, 트랜지스터(Tr5)를 OS 트랜지스터로 함으로써, 오프 전류로 인한 발광 소자(LD)의 발광을 방지할 수 있다.
트랜지스터(Tr3) 및 트랜지스터(Tr4)로서는, 예를 들어 채널 형성 영역에 실리콘을 가지는 트랜지스터를 적용할 수 있다(이후, Si 트랜지스터라고 기재함). 실리콘으로서는 예를 들어 수소화 비정질 실리콘, 미결정 실리콘, 또는 다결정 실리콘 등을 사용할 수 있다.
또한 트랜지스터(Tr3) 및 트랜지스터(Tr4)로서는 OS 트랜지스터를 적용할 수 있다. 또한 트랜지스터(Tr1) 내지 트랜지스터(Tr5) 모두를 OS 트랜지스터로 함으로써, 각 트랜지스터를 동시에 형성할 수 있기 때문에, 표시부(PA)의 제작 공정을 단축할 수 있는 경우가 있다. 즉, 표시부(PA)의 생산 시간을 단축할 수 있기 때문에, 일정 시간당 생산수를 증가시킬 수 있다.
<<동작예>>
다음으로, 도 2의 (A)에 도시된 화소(PIX)의 동작예에 대하여 설명한다. 또한 도 2의 (A)의 화소(PIX)에 화상 데이터를 송신하기 위하여, 화소(PIX)의 배선(DL) 및 배선(WDL)은 도 1의 소스 드라이버 회로(SD)와 전기적으로 접속되어 있는 것으로 한다.
도 4는 도 2의 (A)에 도시된 화소(PIX)의 동작예를 나타낸 타이밍 차트이다. 도 4에 나타낸 타이밍 차트는 시각 T1 내지 시각 T8 및 그 근방의 시각에서의 배선(DL), 배선(WDL), 배선(VL), 배선(GL1) 내지 배선(GL3), 노드(ND1), 및 노드(ND2)의 전위의 변화를 나타낸 것이다. 또한 도 4에 기재된 high는 고레벨 전위를 가리키고, low는 저레벨 전위를 가리킨다. 또한 도 4에 기재된 VGND는 기준 전위를 가리킨다.
또한 배선(VL)은 시각 T1 내지 시각 T8 및 그 근방의 시각에서 항상 VGND가 인가되는 것으로 한다.
또한 본 동작예에서 트랜지스터(Tr1)와, 트랜지스터(Tr2)와, 트랜지스터(Tr4)와, 트랜지스터(Tr5)는 특별히 언급이 없는 한, 선형 영역에서 동작하는 것으로 한다. 즉, 트랜지스터(Tr1)와, 트랜지스터(Tr2)와, 트랜지스터(Tr4)와, 트랜지스터(Tr5)의 게이트 전압, 소스 전압, 및 드레인 전압은 선형 영역에서 동작하는 범위의 전압으로 적절히 바이어스되어 있는 것으로 한다.
또한 본 동작예에서 트랜지스터(Tr3)는 특별히 언급이 없는 한, 포화 영역에서 동작하는 것으로 한다. 즉, 트랜지스터(Tr3)의 게이트 전압, 소스 전압, 및 드레인 전압은 포화 영역에서 동작하는 범위의 전압으로 적절히 바이어스되어 있는 것으로 한다. 또한 트랜지스터(Tr3)의 동작이 이상적인 포화 영역에서의 동작에서 벗어나 있어도, 출력되는 전류의 정밀도가 원하는 범위 내에 있는 경우에는, 트랜지스터(Tr3)의 게이트 전압, 소스 전압, 및 드레인 전압은 적절히 바이어스되어 있는 것으로 간주한다.
[시각 T1 이전]
시각 T1 이전에는 배선(GL1) 및 배선(GL2)에 저레벨 전위가, 배선(GL3)에 고레벨 전위가 인가되어 있다. 배선(GL1)의 전위가 저레벨 전위일 때, 트랜지스터(Tr1) 및 트랜지스터(Tr4) 각각의 게이트에 저레벨 전위가 인가되기 때문에 트랜지스터(Tr1) 및 트랜지스터(Tr4)가 오프 상태가 된다. 즉, 배선(DL)과 노드(ND1) 사이는 전기적으로 접속되어 있지 않은 상태가 된다. 마찬가지로, 배선(GL2)의 전위가 저레벨 전위일 때, 트랜지스터(Tr2)의 게이트에 저레벨 전위가 인가되기 때문에 트랜지스터(Tr2)가 오프 상태가 된다. 즉, 배선(WDL)과 노드(ND2) 사이는 전기적으로 접속되어 있지 않은 상태가 된다. 또한 배선(GL3)의 전위가 고레벨 전위일 때, 트랜지스터(Tr5)의 게이트에 고레벨 전위가 인가되기 때문에 트랜지스터(Tr5)가 온 상태가 된다. 즉, 발광 소자(LD)의 애노드 단자와 트랜지스터(Tr5)의 제 1 단자 사이는 전기적으로 접속된 상태가 된다.
그런데 노드(ND2)의 전위와 트랜지스터(Tr3)의 소스의 전위의 차이(게이트-소스 전압)가 트랜지스터(Tr3)의 문턱 전압보다 높은 경우, 트랜지스터(Tr3)는 온 상태가 되고, 트랜지스터(Tr3)의 게이트-소스 전압에 따라 트랜지스터(Tr3)의 소스-드레인 간을 흐르는 전류가 정해진다. 이때 트랜지스터(Tr3)의 제 2 단자가 소스인 경우, 배선(AL)으로부터 트랜지스터(Tr3) 및 트랜지스터(Tr5)를 통하여 발광 소자(LD)의 애노드 단자로 전류가 흐른다. 이에 의하여 발광 소자(LD)가 발광한다. 또한 도 4에 나타낸 타이밍 차트에서는 노드(ND2)의 전위를 트랜지스터(Tr3)가 오프 상태가 되는 전위로서 V0이라고 기재하였다(즉, V0과 트랜지스터(Tr3)의 소스의 전위의 차이는 트랜지스터(Tr3)의 문턱 전압보다 낮아지고, 발광 소자(LD)도 발광하지 않음).
또한 본 동작예를 쉽게 설명하기 위하여, 시각 T1 이전의 노드(ND1)의 전위도 V0으로 한다.
시각 T1 이전은 소스 드라이버 회로(SD)로부터 화소(PIX)에 화상 데이터가 송신되지 않은 것으로 하고, 배선(DL) 및 배선(WDL)에는 VGND가 인가되어 있는 것으로 한다.
[시각 T1]
시각 T1에 배선(GL3)에는 저레벨 전위가 인가된다. 그러므로, 시각 T1부터 시각 T2까지의 기간에 트랜지스터(Tr5)의 게이트에 저레벨 전위가 인가되기 때문에 트랜지스터(Tr5)가 오프 상태가 된다. 이에 의하여, 트랜지스터(Tr3)가 온 상태인지 또는 오프 상태인지에 상관없이, 발광 소자(LD)의 애노드 단자에 전류가 흐르지 않게 되므로 발광 소자(LD)는 발광하지 않는다.
[시각 T2]
시각 T2에 배선(GL1)에는 고레벨 전위가 인가된다. 그러므로, 시각 T2부터 시각 T3까지의 기간에 트랜지스터(Tr1) 및 트랜지스터(Tr4) 각각의 게이트에 고레벨 전위가 인가되기 때문에 트랜지스터(Tr1) 및 트랜지스터(Tr4)가 온 상태가 된다.
트랜지스터(Tr1)가 온 상태가 되면 배선(DL)과 노드(ND1) 사이가 전기적으로 접속된다. 그러므로, 노드(ND1)의 전위는 VGND가 된다. 또한 트랜지스터(Tr4)가 온 상태가 되면 배선(VL)과 용량 소자(C2)의 제 2 단자 사이가 전기적으로 접속된다. 그러므로, 용량 소자(C2)의 제 2 단자의 전위는 VGND가 된다.
또한 용량 소자(C1)의 제 2 단자(노드(ND2))는 플로팅 상태이기 때문에, 노드(ND1)의 전위가 변화되면 용량 결합에 의하여 노드(ND2)의 전위도 변화된다. 또한 노드(ND2)의 전위의 변화량은 노드(ND1)의 전위의 변화량, 용량 소자(C1)의 정전 용량 등에 따라 정해진다. 본 동작예에서는 노드(ND1)의 전위가 V0으로부터 VGND로 저하되었기 때문에, 노드(ND2)의 전위는 V0으로부터 저하된다.
[시각 T3]
시각 T3에 배선(GL2)에는 고레벨 전위가 인가된다. 그러므로, 시각 T3부터 시각 T4까지의 기간에 트랜지스터(Tr2)의 게이트에 고레벨 전위가 인가되기 때문에 트랜지스터(Tr2)가 온 상태가 된다.
트랜지스터(Tr2)가 온 상태가 되면 배선(WDL)과 노드(ND2) 사이가 전기적으로 접속된다. 그러므로, 노드(ND2)의 전위는 VGND가 된다. 또한 트랜지스터(Tr1)가 온 상태이므로, 노드(ND1)의 전위는 노드(ND2)의 전위의 변화에 의하여 변동되지 않는다. 마찬가지로, 트랜지스터(Tr4)가 온 상태이므로, 용량 소자(C2)의 제 2 단자의 전위도 노드(ND2)의 전위의 변화에 의하여 변동되지 않는다.
[시각 T4]
시각 T4에 배선(DL) 및 배선(WDL)에는 화상 데이터로서 아날로그 신호가 소스 드라이버 회로(SD)로부터 송신된다. 여기서는, 아날로그 신호의 전위로서 Vdata가 배선(DL) 및 배선(WDL)에 입력된다.
트랜지스터(Tr1)는 온 상태이므로 배선(DL)으로부터 용량 소자(C1)의 제 1 단자(노드(ND1))에 Vdata가 인가된다. 또한 트랜지스터(Tr2)도 온 상태이므로 배선(WDL)으로부터 트랜지스터(Tr3)의 게이트, 용량 소자(C1)의 제 2 단자, 및 용량 소자(C2)의 제 1 단자(노드(ND2))에 Vdata가 인가된다. 또한 용량 소자(C2)의 제 2 단자의 전위는 트랜지스터(Tr4)가 온 상태이므로 노드(ND1) 및 노드(ND2)의 전위의 변화에 의하여 변동되지 않는다.
[시각 T5]
시각 T5에 배선(GL2)에는 저레벨 전위가 인가된다. 그러므로, 시각 T5부터 시각 T6까지의 기간에 트랜지스터(Tr2)의 게이트에 저레벨 전위가 인가되기 때문에 트랜지스터(Tr2)가 오프 상태가 된다.
트랜지스터(Tr2)가 오프 상태가 되면 배선(WDL)과 노드(ND2) 사이가 전기적으로 접속되지 않는 상태가 된다. 그러므로, 노드(ND2)는 플로팅 상태가 된다.
[시각 T6]
시각 T6에, 배선(DL) 및 배선(WDL)에는 시각 T4부터 시각 T5까지의 기간에 입력된 전위(Vdata)에 ΔVdata의 높이의 전위를 더한 신호가 소스 드라이버 회로(SD)로부터 송신된다. 즉, 배선(DL) 및 배선(WDL) 각각의 전위는 Vdata+ΔVdata가 된다.
트랜지스터(Tr1)는 온 상태이므로 배선(DL)으로부터 노드(ND1)에 Vdata+ΔVdata가 인가된다. 즉, 노드(ND1)의 전위는 시각 T4부터 시각 T6까지의 기간의 Vdata로부터 Vdata+ΔVdata로 변동된다.
트랜지스터(Tr2)는 오프 상태이므로 배선(WDL)으로부터 노드(ND2)에 Vdata+ΔVdata가 인가되지 않는다. 그러나, 노드(ND1)의 전위가 Vdata로부터 Vdata+ΔVdata로 변동되고 또한 노드(ND2)가 플로팅 상태이므로, 노드(ND1)의 전위가 변동됨으로써 용량 소자(C1)의 용량 결합에 의하여 노드(ND2)의 전위도 변동된다. 도 4의 타이밍 차트에서는, 노드(ND2)의 전위의 변동량을 ΔVg로 기재하였지만, ΔVg는 다음의 식(E1)으로 어림잡을 수 있다.
[수학식 1]
Figure pct00001
따라서, 노드(ND2)의 전위를 VND2로 하고, 용량 소자(C1)의 정전 용량의 값을 C1로 하고, 용량 소자(C2)의 정전 용량의 값을 C2로 한 경우에 VND2는 다음의 식(E2)으로 나타내어진다.
[수학식 2]
Figure pct00002
또한 시각 T6에 배선(WDL)의 전위를 Vdata+ΔVdata로 하였지만, 도 2의 (A)에 도시된 회로의 구성예에서는 배선(WDL)의 전위(Vdata+ΔVdata)는 어느 소자에도 입력되지 않는다. 따라서, 도 2의 (A)에 도시된 회로의 구성예에 있어서는, 시각 T6에 배선(WDL)의 전위를 Vdata+ΔVdata로 하지 않아도 된다.
[시각 T7]
시각 T7에 배선(GL1)에는 저레벨 전위가 인가된다. 그러므로, 시각 T7부터 시각 T8까지의 기간에 트랜지스터(Tr1)의 게이트에 저레벨 전위가 인가되기 때문에 트랜지스터(Tr1)가 오프 상태가 된다. 이에 의하여, 노드(ND1)는 플로팅 상태가 되어 노드(ND1)의 전위는 용량 소자(C1)에 의하여 유지된다.
또한 시각 T7부터 시각 T8까지의 기간에 트랜지스터(Tr4)의 게이트에 저레벨 전위가 인가되기 때문에 트랜지스터(Tr4)가 오프 상태가 된다. 이때, 용량 소자(C2)의 제 2 단자의 전위는 VGND이고, 트랜지스터(Tr3)의 게이트(노드(ND2))의 전위는 VND2이므로, VND2-VGND가 문턱 전압보다 높은 경우에 트랜지스터(Tr3)는 온 상태가 된다. 또한 트랜지스터(Tr3)의 소스-드레인 간에 흐르는 전류는 VND2-VGND에 따라 정해진다.
[시각 T8]
시각 T8에 배선(GL3)에는 고레벨 전위가 인가된다. 그러므로, 시각 T8 이후에 트랜지스터(Tr5)의 게이트에 고레벨 전위가 인가되기 때문에 트랜지스터(Tr5)가 온 상태가 된다. 이에 의하여, 배선(AL)으로부터 흐르는 전류는 트랜지스터(Tr3) 및 트랜지스터(Tr5)를 통하여 발광 소자(LD)의 애노드 단자에 입력되기 때문에 발광 소자(LD)가 발광한다. 이때 발광 소자(LD)의 애노드 단자와 캐소드 단자 사이에 전압이 가해지고, 또한 배선(CAT)에 소정의 전위가 인가되기 때문에, 트랜지스터(Tr3)의 제 2 단자와, 트랜지스터(Tr4)의 제 1 단자와, 트랜지스터(Tr5)의 제 1 단자와, 용량 소자(C2)의 제 2 단자와의 전기적 접속점의 전위가 높아진다. 그리고 노드(ND1), 노드(ND2) 각각은 플로팅 상태이기 때문에, 상기 전기적 접속점의 전위가 높아짐으로써 노드(ND1), 노드(ND2) 각각의 전위도 용량 결합에 의하여 높아지는 경우가 있다. 도 4의 타이밍 차트에서는, 시각 T8 이후의 노드(ND1), 노드(ND2) 각각의 전위를 시각 T7부터 시각 T8까지의 기간의 노드(ND1), 노드(ND2) 각각의 전위보다 높게 나타내었다.
또한 발광 소자(LD)의 휘도는 발광 소자(LD)를 흐르는 전류에 따라 정해진다. 키르히호프의 법칙에 따르면, 발광 소자(LD)를 흐르는 전류는 트랜지스터(Tr3)의 소스-드레인 간을 흐르는 전류와 실질적으로 같기 때문에, 발광 소자(LD)의 휘도는 트랜지스터(Tr3)의 게이트-소스 간의 전압에 따라 정해진다.
상술한 바와 같이, 도 2의 (A)에 도시된 화소(PIX)에 대하여 도 4의 타이밍 차트의 시각 T1 내지 시각 T8 및 그 근방의 시각의 동작을 수행함으로써, 디지털 아날로그 변환 회로(DAC)보다 큰 분해능의 전위를 화소(PIX)의 화상 데이터 유지부(노드(ND2))에 인가할 수 있다.
<<구체적인 예>>
여기서는 상술한 동작예에 의하여, 디지털 아날로그 변환 회로(DAC)로부터 출력되는 화상 데이터보다 다계조의 화상 데이터를 표시 장치(DD)의 표시부(PA)에 표시하는 일례에 대하여 설명한다.
이 일례에서는, 소스 드라이버 회로(SD)의 디지털 아날로그 변환 회로(DAC)로서 6비트의 디지털 아날로그 변환 회로를 제공하고, 화소(PIX)에 포함되는 용량 소자(C1)와 용량 소자(C2) 각각의 정전 용량의 값의 비율을 C1:C2=1:15로 한다.
디지털 아날로그 변환 회로(DAC)로서 6비트의 디지털 아날로그 변환 회로(DAC)를 사용함으로써 화소(PIX)의 노드(ND1) 및 노드(ND2)에 기록되는 Vdata는 2진수 표기로 "000000"으로부터 "111111"까지의 값을 취할 수 있다. 여기서, "111111"의 전압값을 6.3V로 하면, 디지털 아날로그 변환 회로(DAC)가 출력할 수 있는 Vdata가 취할 수 있는 전압값은 0.1V의 간격으로 0V에서 6.3V 까지의 범위가 된다.
따라서, 상술한 동작예에서 시각 T4부터 시각 T5까지의 기간에 화소(PIX)의 노드(ND1) 및 노드(ND2)에는 0V부터 6.3V까지의 범위의 Vdata를 기록할 수 있다.
[Vdata가 0V부터 4.8V까지의 값을 취하는 경우]
먼저, 화소(PIX)의 노드(ND1) 및 노드(ND2)에 0V부터 4.8V까지(2진수 표기로 "000000"부터 "110000"까지)의 범위의 Vdata가 기록된 경우를 설명한다.
용량 소자(C1)와 용량 소자(C2) 각각의 정전 용량의 값의 비율은 C1:C2=1:15이므로 식(E1)은 다음의 식(E3)으로 나타내어진다.
[수학식 3]
Figure pct00003
여기서, ΔVdata는 예를 들어 2진수 표기로 "000000"부터 "001111"까지의 값을 취할 수 있는 것으로 한다. 이때, ΔVdata가 취할 수 있는 전압값은 0.1V 간격으로 0V부터 1.5V까지의 범위가 된다. 즉 식(E3)으로부터, ΔVg는 0.00625V 간격으로 0V부터 0.09375V까지의 값을 취할 수 있다.
따라서, 상술한 동작예에서, 시각 T6부터 시각 T7까지의 기간에 화소(PIX)의 노드(ND2)의 전위는 식(E2), 식(E3)으로부터, 0.00625V 간격으로 0V부터 4.8+0.09375V까지의 값을 취할 수 있다.
[Vdata가 4.9V부터 6.3V까지의 값을 취하는 경우]
다음으로, 화소(PIX)의 노드(ND1) 및 노드(ND2)에 4.9V부터 6.3V까지(2진수 표기로 "110001"부터 "111111"까지)의 범위의 Vdata가 기록된 경우에 대하여 설명한다.
용량 소자(C1)와 용량 소자(C2) 각각의 정전 용량의 값의 비율은 'Vdata가 0V부터 4.8V까지의 값을 취하는 경우'와 같기 때문에 이 경우에도 식(E3)을 사용할 수 있다.
여기서, ΔVdata는 예를 들어 0.1V 간격으로 -1.5V부터 0V까지의 범위의 전압값을 취하는 것으로 한다. 즉, ΔVdata는 음의 값이고, Vdata+ΔVdata는 3.4V부터 6.3V까지(2진수 표기로 "100010"부터 "111111"까지)의 값을 취할 수 있는 것으로 한다.
이때, 식(E3)으로부터, ΔVg는 0.00625V 간격으로 -0.09375V부터 0V까지의 값을 취할 수 있다.
따라서, 상술한 동작예에서, 시각 T6부터 시각 T7까지의 기간에 화소(PIX)의 노드(ND2)의 전위는 식(E2), 식(E3)으로부터, 0.00625V 간격으로 4.9-0.09375V부터 6.3V까지의 값을 취할 수 있다.
상술한 구체적인 예를 정리하면, 디지털 아날로그 변환 회로(DAC)로서, 0.1V 간격으로 0V부터 6.3V까지의 아날로그값의 출력이 가능한 디지털 아날로그 변환 회로(6비트)를 제공하고, 화소(PIX)에 포함되는 용량 소자(C1)와 용량 소자(C2) 각각의 정전 용량의 값의 비율을 C1:C2=1:15로 함으로써, 노드(ND2)에는 0.00625V 간격으로 0V부터 6.3V까지의 전위를 인가할 수 있다.
즉, 도 2의 (A)에 도시된 화소(PIX)에서 상술한 동작예를 수행함으로써, 6비트의 디지털 아날로그 변환 회로(DAC)에서는 출력할 수 없는 더 미세한 전압값을 노드(ND2)에 인가할 수 있다. 상술한 구체적인 예에서는, 디지털 아날로그 변환 회로(DAC)에서는 0.1V 간격의 전위의 출력을 수행하지만, 화소(PIX)의 노드(ND2)에는 0.00625V 간격의 전위를 기록할 수 있다. 바꿔 말하면, 6비트의 디지털 아날로그 변환 회로(DAC)보다 큰 분해능의 전위(화상 데이터)를 화소(PIX)에 기록할 수 있다.
상술한 구체적인 예에서는, 6비트의 디지털 아날로그 변환 회로(DAC)가 인가하는 ΔVdata는 화상 데이터의 상위 6비트에 상당하고, 화소(PIX)의 용량 결합에 의하여 노드(ND2)에 부여되는 ΔVg는 화상 데이터의 하위 4비트에 상당한다. 즉, 도 2의 (A)의 화소(PIX)에 의하여, 디지털 아날로그 변환 회로(DAC)가 인가하는 상위 6비트의 화상 데이터에 하위 4비트의 화상 데이터를 보완할 수 있다.
또한 본 발명의 일 형태에 따른 화소(PIX)의 구성 및 화소(PIX)에 전기적으로 접속되는 배선의 구성은 도 2의 (A)에 도시된 구성에 한정되지 않는다. 본 발명의 일 형태는 예를 들어 설계 사양, 목적 등의 상황에 따라 화소(PIX) 및 각 배선의 구성 요소를 적절히 변경한 것으로 할 수 있다.
구체적인 예로서는, 도 2의 (A)의 화소(PIX)가 가지는 트랜지스터(Tr1) 내지 트랜지스터(Tr5) 중 적어도 하나는 백 게이트를 가지는 트랜지스터로 하여도 좋다. 트랜지스터의 백 게이트에 전위를 인가함으로써 상기 트랜지스터의 문턱 전압을 증감할 수 있다.
또한 같은 트랜지스터에서 게이트와 백 게이트를 전기적으로 접속함으로써, 상기 트랜지스터가 온 상태일 때 흐르는 소스-드레인 간 전류를 더 크게 할 수 있다. 도 2의 (B)는 도 2의 (A)의 화소(PIX)가 가지는 트랜지스터(Tr1) 내지 트랜지스터(Tr5) 모두를 백 게이트를 가지는 트랜지스터로 하고, 같은 트랜지스터에서 게이트와 백 게이트를 전기적으로 접속한 구성을 도시한 것이다.
또한 다른 구체적인 예로서는, 배선(DL) 및 배선(WDL)을 통틀어 하나의 배선으로 하여도 좋다(도 3 참조). 또한 도 3에 도시된 화소(PIX)의 동작 방법에 대해서는 상술한 동작예를 참작한다.
또한 본 실시형태에서는 EL 소자 등의 발광 소자를 포함하는 화소 회로를 예로 들어 도 2의 (A), 도 2의 (B), 및 도 3을 도시하였지만, 다른 구체적인 예로서 본 발명의 일 형태는 이에 한정되지 않는다. 본 발명의 일 형태는 예를 들어 액정 소자를 포함하는 화소 회로에도 도 2의 (A), (B), 및 도 3과 마찬가지로 용량 소자를 제공하고, 액정 소자의 한쪽 단자의 전위를 용량 결합에 의하여 증감하여 디지털 아날로그 변환 회로(DAC)의 분해능보다 미세한 아날로그값을 부여하는 구성으로 하여도 좋다.
도 5의 (A)는 표시 소자로서 액정 소자(LC)를 사용한 경우의 예를 도시한 것이다. 또한 이하에서는, 상기와 상이한 부분에 대하여 주로 설명하고, 중복되는 부분에 대해서는 상기 내용을 원용할 수 있다.
도 5의 (A)에 도시된 화소(PIX)는 트랜지스터(Tr1), 트랜지스터(Tr2), 트랜지스터(Tr6), 용량 소자(C1), 용량 소자(C3), 액정 소자(LC)를 가진다. 또한 화소(PIX)에는 배선(GL1), 배선(GL2), 배선(GL4), 배선(DL), 배선(WDL), 배선(VCC), 및 배선(CAT)이 접속된다.
트랜지스터(Tr6)는 게이트가 배선(GL4)과 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 노드(ND2)와 전기적으로 접속되고, 다른 쪽이 용량 소자(C3)의 한쪽 전극 및 액정 소자(LC)의 한쪽 전극과 전기적으로 접속한다. 용량 소자(C3)는 다른 쪽 전극이 배선(VCC)과 전기적으로 접속한다. 액정 소자(LC)는 다른 쪽 전극이 배선(CAT)과 전기적으로 접속한다.
배선(VCC)은 용량 소자(C3)의 다른 쪽 전극에 소정의 전위를 인가하는 배선이다. 배선(VCC)에 인가되는 전위로서는 예를 들어 공통 전위, 기준 전위, 접지 전위 등의 고정 전위를 들 수 있다. 배선(VCC)은 배선(CAT)과 공통화되고, 같은 전위가 인가되는 구성으로 하여도 좋다.
트랜지스터(Tr6)는 액정 소자(LC)의 동작을 제어하는 스위치로서의 기능을 가질 수 있다. 배선(WDL)으로부터 노드(ND2)에 기록된 신호가 액정 소자(LC)를 동작시키는 문턱값보다 큰 경우, 배선(DL)으로부터 화상 신호가 기록되기 전에 액정 소자(LC)가 동작하는 경우가 있다. 따라서, 트랜지스터(Tr6)를 제공하고, 노드(ND2)의 전위가 확정한 후에, 배선(GL4)에 인가되는 신호에 의하여 트랜지스터(Tr6)를 도통시키고, 액정 소자(LC)를 동작시키는 것이 바람직하다.
도 5의 (B)에 도시된 화소(PIX)는 도 5의 (A)에 도시된 구성에서 트랜지스터(Tr6) 및 배선(GL4)을 생략한 구성을 가진다.
도 5의 (A)의 트랜지스터(Tr6)는 액정 소자(LC)가 의도치 않게 동작하지 않도록 하기 위한 스위치이지만, 액정 소자(LC)가 동작하여도 시인을 방지할 수 있으면 트랜지스터(Tr6)를 생략할 수 있다. 예를 들어, 배선(WDL)으로부터 노드(ND2)에 신호를 공급하는 기간에 백라이트를 소등하는 등의 동작을 병용하면 좋다.
또한 도 5의 (C)와 같이 용량 소자(C3)를 생략한 구성으로 하여도 좋다. 노드(ND2)와 접속되는 트랜지스터에는 OS 트랜지스터를 사용할 수 있다. OS 트랜지스터는 오프 상태의 누설 전류가 매우 작기 때문에, 유지 용량으로서 기능하는 용량 소자(C3)를 생략하여도 화상 데이터가 비교적 장시간 유지될 수 있다.
또한 상기 구성은, 필드 시??셜 구동 등 프레임 주파수가 높고 화상 데이터의 유지 기간이 비교적 짧은 경우에도 유효하다. 용량 소자(C3)를 생략함으로써 개구율을 향상시킬 수 있다. 또는 화소의 투과율을 향상시킬 수 있다. 또한 용량 소자(C3)를 생략한 구성은 본 명세서에서 나타내는 기타 화소 회로의 구성에 적용하여도 좋다.
또한 도 6의 (A)에 도시된 화소(PIX)는 도 5의 (A)의 구성에 트랜지스터(Tr7) 및 배선(VL)을 부가한 구성을 가진다.
도 6의 (A)에 도시된 구성에서는, 배선(VL)에 리셋 전위를 공급하고, 트랜지스터(Tr7)를 도통시킴으로써 액정 소자(LC)의 리셋 동작을 수행할 수 있다. 상기 구성으로 함으로써, 노드(ND2)와 액정 소자(LC)에 인가되는 전위의 재기록 동작을 독립적으로 제어할 수 있고, 액정 소자(LC)에 의한 표시 동작 기간을 길게 할 수 있다.
또한 저계조의 표시를 수행하는 경우에는, 배선(VL)으로부터 화상 신호를 공급하고, 트랜지스터(Tr7)의 도통, 비도통을 제어함으로써 액정 소자(LC)에 의한 표시 동작을 수행하여도 좋다. 이때, 트랜지스터(Tr6)를 항상 비도통으로 하면 좋다.
도 6의 (B)에 도시된 화소(PIX)는 각 트랜지스터에 백 게이트를 제공한 구성을 가진다. 상기 백 게이트는 프런트 게이트와 전기적으로 접속되어 있고, 온 전류를 높이는 효과를 가진다. 또한 백 게이트에 프런트 게이트와 다른 정전위를 공급할 수 있는 구성으로 하여도 좋다. 상기 구성으로 함으로써 트랜지스터의 문턱 전압을 제어할 수 있다. 또한 도 6의 (B)에서는 모든 트랜지스터에 백 게이트를 제공한 구성을 도시하였지만, 백 게이트가 제공되지 않는 트랜지스터가 포함되어도 좋다. 또한 트랜지스터가 백 게이트를 가지는 구성은 본 실시형태에서의 다른 화소 회로에도 유효하다.
이상이 액정 소자를 사용한 경우의 구성예에 대한 설명이다.
본 명세서 등에 개시되는 본 발명의 일 형태는 제 1 트랜지스터 내지 제 3 트랜지스터와, 제 1 용량 소자, 제 2 용량 소자를 가지는 반도체 장치이다. 제 1 트랜지스터의 제 1 단자는 제 1 용량 소자의 제 1 단자에 전기적으로 접속되고, 제 2 트랜지스터의 제 1 단자는 제 3 트랜지스터의 게이트와, 제 1 용량 소자의 제 2 단자와, 제 2 용량 소자의 제 1 단자에 전기적으로 접속되고, 제 3 트랜지스터의 제 1 단자는 제 2 용량 소자의 제 2 단자에 전기적으로 접속된다. 반도체 장치는 다음의 제 1 기능 내지 제 4 기능을 가진다. 제 1 기능은 제 1 트랜지스터를 온 상태로 하여 제 1 용량 소자의 제 1 단자에 제 1 전위를 기록하는 기능과, 제 2 트랜지스터를 온 상태로 하여 제 3 트랜지스터의 게이트와, 제 1 용량 소자의 제 2 단자와, 제 2 용량 소자의 제 2 단자에 제 1 전위를 기록하는 기능을 가진다. 제 2 기능은 제 2 트랜지스터를 오프 상태로 하여 제 1 용량 소자의 제 2 단자와 제 2 용량 소자의 제 2 단자에 의하여 제 3 트랜지스터의 게이트의 전위를 유지하는 기능을 가진다. 제 3 기능은 제 1 용량 소자의 제 1 단자에 제 1 전위와 제 3 전위의 합을 기록하는 기능과, 제 1 용량 소자의 제 1 단자에 제 1 전위와 제 3 전위의 합이 기록된 것에 의하여, 상기 제 3 트랜지스터의 게이트와, 제 1 용량 소자의 제 2 단자와, 제 2 용량 소자의 제 1 단자에 유지된 제 1 전위가 제 1 전위와 제 4 전위의 합으로 변동되는 기능을 가진다. 제 4 기능은 제 3 트랜지스터의 제 1 단자-제 2 단자 간에 제 1 전위와 제 4 전위의 합에 따른 전류가 흐르는 기능을 가진다.
또한 상기에서 제 1 트랜지스터 내지 제 3 트랜지스터 중 적어도 하나는 채널 형성 영역에 금속 산화물을 가지는 것이 바람직하다.
또한 상기에서 제 4 트랜지스터와 발광 소자를 가지는 것이 바람직하다. 이때, 제 4 트랜지스터의 제 1 단자는 제 3 트랜지스터의 제 1 단자와 제 2 용량 소자의 제 2 단자에 전기적으로 접속되고, 발광 소자의 애노드 단자는 제 4 트랜지스터의 제 2 단자에 전기적으로 접속되는 것이 바람직하다.
또한 상기에서 제 4 트랜지스터는 채널 형성 영역에 금속 산화물을 가지는 것이 바람직하다.
또한 상기에서 제 1 전위는 상위 비트의 데이터에 상당하고, 제 4 전위는 하위 비트의 데이터에 상당하는 것이 바람직하다.
또한 본 발명의 다른 일 형태는 상기 구성의 반도체 장치와 디지털 아날로그 변환 회로를 가지는 표시 장치이다. 이때, 디지털 아날로그 변환 회로의 출력 단자는 제 1 트랜지스터의 제 1 단자와 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고, 디지털 아날로그 변환 회로는 제 1 전위, 또는 제 1 전위와 제 3 전위의 합을 생성하고, 디지털 아날로그 변환 회로의 출력 단자로부터 제 1 전위, 또는 제 1 전위와 제 3 전위의 합을 출력하는 기능을 가지는 것이 바람직하다.
또한 본 발명의 다른 일 형태는 상기 구성의 표시 장치와 하우징을 가지는 전자 기기이다.
또한 본 발명의 일 형태의 반도체 장치 또는 표시 장치의 동작 방법은 상술한 동작예 또는 구체적인 예에 한정되지 않는다. 상기 동작 방법은 예를 들어 소자, 회로, 배선 등에 전위를 인가하는 순서나 상기 전위의 값을 적절히 변경할 수 있다. 또한 상술한 바와 같이, 발명의 일 형태의 반도체 장치 또는 표시 장치의 구성을 적절히 변경할 수 있기 때문에, 상기 구성에 따라 반도체 장치 또는 표시 장치의 동작 방법을 변경하여도 좋다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는 표시 장치의 구성예에 대하여 설명한다.
도 7의 (A)에서, 제 1 기판(4001) 위에 제공된 표시부(215)를 둘러싸도록 실재(4005)가 제공되고, 실재(4005) 및 제 2 기판(4006)으로 표시부(215)가 밀봉되어 있다.
표시부(215)에는 실시형태 1에 나타낸 화소(PIX)를 가지는 화소 어레이가 제공된다.
도 7의 (A)에서, 주사선 구동 회로(221a), 신호선 구동 회로(231a), 신호선 구동 회로(232a), 및 공통선 구동 회로(241a)가 각각 인쇄 기판(4041) 위에 제공된 집적 회로(4042)를 복수로 가진다. 집적 회로(4042)는 단결정 반도체 또는 다결정 반도체로 형성되어 있다. 신호선 구동 회로(231a) 및 신호선 구동 회로(232a)는 실시형태 1에 나타낸 소스 드라이버 회로(SD)의 기능을 가진다. 주사선 구동 회로(221a)는 실시형태 1에 나타낸 게이트 드라이버 회로(GD)의 기능을 가진다. 공통선 구동 회로(241a)는 실시형태 1에 나타낸 배선(CAT)에 규정의 전위를 공급하는 기능을 가진다.
주사선 구동 회로(221a), 공통선 구동 회로(241a), 신호선 구동 회로(231a), 및 신호선 구동 회로(232a)에 공급되는 각종 신호 및 전위는 FPC(4018)를 통하여 공급된다.
주사선 구동 회로(221a) 및 공통선 구동 회로(241a)가 가지는 집적 회로(4042)는 표시부(215)에 선택 신호를 공급하는 기능을 가진다. 신호선 구동 회로(231a) 및 신호선 구동 회로(232a)가 가지는 집적 회로(4042)는 표시부(215)에 화상 신호를 공급하는 기능을 가진다. 집적 회로(4042)는 제 1 기판(4001) 위의 실재(4005)로 둘러싸여 있는 영역과는 다른 영역에 실장되어 있다.
또한 집적 회로(4042)의 접속 방법은 특별히 한정되는 것은 아니고, 와이어 본딩법, COG법, TCP법, COF(Chip On Film)법 등을 사용할 수 있다.
도 7의 (B)는 신호선 구동 회로(231a) 및 신호선 구동 회로(232a)에 포함되는 집적 회로(4042)를 COG법으로 실장하는 예를 나타낸 것이다. 또한 구동 회로의 일부 또는 전체를 표시부(215)와 같은 기판 위에 제공함으로써, 시스템 온 패널(system-on-panel)을 실현할 수 있다.
도 7의 (B)에서는 주사선 구동 회로(221a) 및 공통선 구동 회로(241a)를 표시부(215)와 같은 기판 위에 형성하는 예를 나타내었다. 이들 구동 회로를 표시부(215)와 같은 기판 위에 동일 공정을 거쳐 형성함으로써 부품 점수를 삭감할 수 있다. 따라서 생산성을 높일 수 있다.
또한 도 7의 (B)에서는 제 1 기판(4001) 위에 제공된 표시부(215)와, 주사선 구동 회로(221a) 및 공통선 구동 회로(241a)를 둘러싸도록 실재(4005)가 제공되어 있다. 또한 표시부(215), 주사선 구동 회로(221a), 및 공통선 구동 회로(241a) 위에 제 2 기판(4006)이 제공되어 있다. 따라서 표시부(215), 주사선 구동 회로(221a), 및 공통선 구동 회로(241a)는 제 1 기판(4001)과 실재(4005)와 제 2 기판(4006)에 의하여 표시 소자와 함께 밀봉되어 있다.
또한 도 7의 (B)에서는 신호선 구동 회로(231a) 및 신호선 구동 회로(232a)를 별도로 형성하고 제 1 기판(4001)에 실장한 예를 나타내었지만, 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도로 형성하고 실장하여도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부를 별도로 형성하고 실장하여도 좋다.
또한 표시 장치는 표시 소자가 밀봉되어 있는 패널과, 상기 패널에 컨트롤러를 포함하는 IC 등이 실장되어 있는 모듈을 포함하는 경우가 있다.
또한 제 1 기판(4001) 위에 제공된 표시부(215) 및 주사선 구동 회로(221a)는 트랜지스터를 복수로 가진다. 상기 트랜지스터로서 OS 트랜지스터 또는 Si 트랜지스터를 적용할 수 있다.
주변 구동 회로가 가지는 트랜지스터와, 표시부(215)의 화소 회로가 가지는 트랜지스터의 구조는 같아도 좋고, 상이하여도 좋다. 주변 구동 회로가 가지는 트랜지스터는 모두 같은 구조를 가져도 좋고, 2종류 이상의 구조를 조합하여 사용하여도 좋다. 마찬가지로 화소 회로가 가지는 트랜지스터는 모두 같은 구조를 가져도 좋고, 2종류 이상의 구조를 조합하여 사용하여도 좋다.
또한 제 2 기판(4006) 위에는 후술하는 입력 장치(4200)를 제공할 수 있다. 도 7의 (A) 또는 (B)에 나타낸 표시 장치에 입력 장치(4200)를 제공한 구성은 터치 패널로서 기능시킬 수 있다.
본 발명의 일 형태의 터치 패널이 가지는 검지 소자(센서 소자라고도 함)에 한정은 없다. 손가락이나 스타일러스 등의 피검지체의 근접 또는 접촉을 검지할 수 있는 다양한 센서를 검지 소자로서 적용할 수 있다.
센서의 방식으로서는, 예를 들어 정전 용량 방식, 저항막 방식, 표면 탄성파 방식, 적외선 방식, 광학 방식, 감압 방식 등 다양한 방식을 사용할 수 있다.
본 실시형태에서는 정전 용량 방식의 검지 소자를 가지는 터치 패널을 예로 들어 설명한다.
정전 용량 방식으로서는 표면형 정전 용량 방식, 투영형 정전 용량 방식 등이 있다. 또한 투영형 정전 용량 방식으로서는 자기 용량 방식, 상호 용량 방식 등이 있다. 상호 용량 방식을 사용하면, 여러 지점을 동시에 검지할 수 있기 때문에 바람직하다.
본 발명의 일 형태의 터치 패널은 따로 제작된 표시 장치와 검지 소자를 접합시키는 구성, 표시 소자를 지지하는 기판 및 대향 기판 중 한쪽 또는 양쪽에 검지 소자를 구성하는 전극 등을 제공하는 구성 등 다양한 구성을 적용할 수 있다.
도 8의 (A) 및 (B)에 터치 패널의 일례를 나타내었다. 도 8의 (A)는 터치 패널(4210)의 사시도이다. 도 8의 (B)는 입력 장치(4200)의 사시 개략도이다. 또한 명료화를 위하여 대표적인 구성 요소만을 나타내었다.
터치 패널(4210)은 따로 제작된 표시 장치와 입력 장치를 접합시킨 구성을 가진다.
터치 패널(4210)은 입력 장치(4200)와 표시 장치를 가지고, 이들이 중첩되어 제공되어 있다.
입력 장치(4200)는 기판(4263), 전극(4227), 전극(4228), 복수의 배선(4237), 복수의 배선(4238), 및 복수의 배선(4239)을 가진다. 예를 들어 전극(4227)은 배선(4237) 또는 배선(4239)과 전기적으로 접속될 수 있다. 또한 전극(4228)은 배선(4238)과 전기적으로 접속될 수 있다. FPC(4272b)는 복수의 배선(4237), 복수의 배선(4238), 및 복수의 배선(4239)의 각각과 전기적으로 접속된다. FPC(4272b)에는 IC(4273b)를 제공할 수 있다.
또는 표시 장치의 제 1 기판(4001)과 제 2 기판(4006) 사이에 터치 센서를 제공하여도 좋다. 제 1 기판(4001)과 제 2 기판(4006) 사이에 터치 센서를 제공하는 경우에는 정전 용량 방식의 터치 센서 외에, 광전 변환 소자를 사용한 광학식 터치 센서를 적용하여도 좋다.
도 9는 도 7의 (B)에서 N1-N2의 쇄선으로 나타낸 부분에 대응하는 단면도이다. 도 9에 도시된 표시 장치는 전극(4015)을 가진다. 전극(4015)은 이방성 도전층(4019)을 통하여 FPC(4018)가 가지는 단자와 전기적으로 접속된다. 또한 도 9에서, 전극(4015)은 절연층(4112), 절연층(4111), 및 절연층(4110)에 형성된 개구에서 배선(4014)과 전기적으로 접속된다.
전극(4015)은 제 1 전극층(4030)과 같은 도전층으로 형성되고, 배선(4014)은 트랜지스터(4010) 및 트랜지스터(4011)의 소스 전극 및 드레인 전극과 같은 도전층으로 형성되어 있다.
또한 제 1 기판(4001) 위에 제공된 표시부(215)와 주사선 구동 회로(221a)는 트랜지스터를 복수로 가진다. 도 9에는 표시부(215)에 포함되는 트랜지스터(4010) 및 주사선 구동 회로(221a)에 포함되는 트랜지스터(4011)를 예시하였다. 또한 도 9에서는 트랜지스터(4010) 및 트랜지스터(4011)로서 보텀 게이트형 트랜지스터를 예시하였지만, 톱 게이트형 트랜지스터이어도 좋다. 또한 트랜지스터(4011)는 실시형태 1에서 설명한 게이트 드라이버 회로(GD)에 포함되는 트랜지스터로 할 수 있다.
도 9에서는 트랜지스터(4010) 및 트랜지스터(4011) 위에 절연층(4112)이 제공되어 있다. 또한 절연층(4112) 위에 격벽(4510)이 형성되어 있다.
또한 트랜지스터(4010) 및 트랜지스터(4011)는 절연층(4102) 위에 제공되어 있다. 또한 트랜지스터(4010) 및 트랜지스터(4011)는 절연층(4111) 위에 형성된 전극(4017)을 가진다. 전극(4017)은 백 게이트 전극으로서 기능할 수 있다.
또한 도 9에 도시된 표시 장치는 용량 소자(4020)를 가진다. 용량 소자(4020)는 트랜지스터(4010)의 게이트 전극과 같은 공정으로 형성된 전극(4021)과, 소스 전극 및 드레인 전극과 같은 공정으로 형성된 전극을 가진다. 각 전극은 절연층(4103)을 개재(介在)하여 중첩되어 있다. 또한 용량 소자(4020)는 예를 들어 실시형태 1에서 설명한 화소(PIX)의 용량 소자(C1) 또는 용량 소자(C2) 등으로 할 수 있다.
표시 장치의 화소부에 제공되는 용량 소자의 용량은 화소부에 배치되는 트랜지스터의 누설 전류 등을 고려하여 전하가 소정의 기간 유지될 수 있도록 설정된다. 용량 소자의 용량은 트랜지스터의 오프 전류 등을 고려하여 설정하면 좋다.
표시부(215)에 제공된 트랜지스터(4010)는 표시 소자와 전기적으로 접속된다.
또한 도 9에 도시된 표시 장치는 절연층(4111)과 절연층(4102)을 가진다. 절연층(4111)과 절연층(4102)으로서 불순물 원소를 투과시키기 어려운 절연층을 사용한다. 절연층(4111)과 절연층(4102) 사이에 트랜지스터를 끼우면, 외부로부터 반도체층으로의 불순물 침입을 방지할 수 있다.
표시 장치에 포함되는 표시 소자로서, 일렉트로루미네선스를 이용하는 발광 소자(EL 소자)를 적용할 수 있다. EL 소자는 한 쌍의 전극 사이에 발광성 화합물을 포함하는 층("EL층"이라고도 함)을 가진다. EL 소자의 문턱 전압보다 큰 전위차를 한 쌍의 전극 사이에 발생시키면, EL층에 양극 측으로부터 정공이 주입되고, 음극 측으로부터 전자가 주입된다. 주입된 전자와 정공은 EL층에서 재결합하고, EL층에 포함되는 발광 물질이 발광한다.
또한 EL 소자는 발광 재료가 유기 화합물인지, 무기 화합물인지에 따라 구별되고, 일반적으로 전자(前者)는 유기 EL 소자, 후자(後者)는 무기 EL 소자라고 불린다.
유기 EL 소자에서는 전압을 인가함으로써, 한쪽 전극으로부터 전자가, 다른 쪽 전극으로부터 정공이 각각 EL층에 주입된다. 그리고, 이들 캐리어(전자 및 정공)가 재결합함으로써, 발광성 유기 화합물이 여기 상태를 형성하고, 이 여기 상태가 기저 상태로 되돌아갈 때 발광한다. 이와 같은 메커니즘을 가지기 때문에 이와 같은 발광 소자는 전류 여기형 발광 소자라고 불린다.
또한 EL층은 발광성 화합물 이외에, 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 정공 블록 재료, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 또는 바이폴라성의 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 가져도 좋다.
EL층은 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성될 수 있다.
무기 EL 소자는 그 소자 구성에 따라 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는 발광 재료의 입자를 바인더 내로 분산시킨 발광층을 가지는 것이며, 발광 메커니즘은 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는 발광층을 유전체층 사이에 두고, 또한 그것을 전극 사이에 둔 구조를 가지고, 발광 메커니즘은 금속 이온의 내각 전자 전이(inner-shell electron transition)를 이용하는 국재형 발광이다. 또한 여기서는 발광 소자로서 유기 EL 소자를 사용하여 설명한다.
발광 소자는 발광을 추출하기 위하여, 적어도 한 쌍의 전극 중 한쪽이 투명하면 좋다. 그리고, 기판 위에 트랜지스터 및 발광 소자를 형성하고, 상기 기판과 반대 측의 면으로부터 발광을 추출하는 상면 사출(톱 이미션) 구조나, 기판 측의 면으로부터 발광을 추출하는 하면 사출(보텀 이미션) 구조나, 양면으로부터 발광을 추출하는 양면 사출(듀얼 이미션) 구조의 발광 소자가 있고, 어느 사출 구조의 발광 소자도 적용할 수 있다.
도 9는 표시 소자로서 발광 소자를 사용한 발광 표시 장치('EL 표시 장치'라고도 함)의 일례이다. 표시 소자인 발광 소자(4513)는 표시부(215)에 제공된 트랜지스터(4010)와 전기적으로 접속되어 있다. 즉, 트랜지스터(4010)는 실시형태 1에서 설명한 트랜지스터(Tr5)에 대응하고, 발광 소자(4513)는 실시형태 1에서 설명한 발광 소자(LD)에 대응한다. 또한 발광 소자(4513)의 구성은 제 1 전극층(4030), 발광층(4511), 제 2 전극층(4031)의 적층 구조이지만, 이 구성에 한정되지 않는다. 발광 소자(4513)로부터 추출되는 광의 방향 등에 따라 발광 소자(4513)의 구성은 적절히 변경할 수 있다.
격벽(4510)은 유기 절연 재료 또는 무기 절연 재료를 사용하여 형성한다. 특히 감광성 수지 재료를 사용하여 제 1 전극층(4030) 위에 개구부를 형성하고 그 개구부의 측면이 연속한 곡률을 가지는 경사면이 되도록 형성하는 것이 바람직하다.
발광층(4511)은 단층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다.
발광 소자(4513)의 발광색은 발광층(4511)을 구성하는 재료에 따라 백색, 적색, 녹색, 청색, 시안, 마젠타, 또는 황색 등으로 할 수 있다.
컬러 표시를 실현하는 방법으로서는, 발광색이 백색인 발광 소자(4513)와 착색층을 조합하는 방법과, 화소마다 발광색이 상이한 발광 소자(4513)를 제공하는 방법이 있다. 후자의 방법에서는 화소마다 발광층(4511)을 따로 형성할 필요가 있으므로 전자의 방법보다 생산성이 떨어진다. 다만, 후자의 방법은 전자의 방법보다 색 순도가 높은 발광색을 얻을 수 있다. 후자의 방법에 더하여 발광 소자(4513)에 마이크로캐비티 구조를 부여함으로써 색 순도를 더 높일 수 있다.
또한 발광층(4511)은 퀀텀닷(quantum dot) 등의 무기 화합물을 가져도 좋다. 예를 들어, 퀀텀닷을 발광층에 사용함으로써, 발광 재료로서 기능시킬 수도 있다.
발광 소자(4513)에 산소, 수소, 수분, 이산화탄소 등이 침입되지 않도록, 제 2 전극층(4031) 및 격벽(4510) 위에 보호층을 형성하여도 좋다. 보호층으로서는 질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 질화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, DLC(Diamond Like Carbon) 등을 형성할 수 있다. 또한 제 1 기판(4001), 제 2 기판(4006), 및 실재(4005)에 의하여 밀봉된 공간에는 충전재(4514)가 제공되고 밀봉되어 있다. 이와 같이, 외기에 노출되지 않도록 기밀성이 높고 탈가스가 적은 보호 필름(접합 필름, 자외선 경화 수지 필름 등)이나 커버재로 패키징(봉입)하는 것이 바람직하다.
충전재(4514)로서는 질소나 아르곤 등의 불활성 기체 외에, 자외선 경화 수지 또는 열 경화 수지를 사용할 수 있고, PVC(폴리바이닐클로라이드), 아크릴 수지, 폴리이미드, 에폭시 수지, 실리콘(silicone) 수지, PVB(폴리바이닐뷰티랄), 또는 EVA(에틸렌바이닐 아세테이트) 등을 사용할 수 있다. 또한 충전재(4514)에 건조제가 포함되어도 좋다.
실재(4005)에는 유리 프릿 등의 유리 재료나, 2액 혼합형 수지 등의 상온에서 경화되는 경화 수지, 광 경화성 수지, 열 경화성 수지 등의 수지 재료를 사용할 수 있다. 또한 실재(4005)에 건조제가 포함되어도 좋다.
또한 필요에 따라 발광 소자의 사출면에 편광판 또는 원 편광판(타원 편광판을 포함함), 위상차판(λ/4판, λ/2판), 컬러 필터 등의 광학 필름을 적절히 제공하여도 좋다. 또한 편광판 또는 원 편광판에 반사 방지막을 제공하여도 좋다. 예를 들어, 표면의 요철에 의하여 반사광을 확산시켜, 비침을 저감시킬 수 있는 안티글레어 처리를 실시할 수 있다.
또한 발광 소자를 마이크로캐비티 구조로 함으로써 색 순도가 높은 광을 추출할 수 있다. 또한 마이크로캐비티 구조와 컬러 필터를 조합함으로써, 비침이 저감되어 표시 화상의 시인성을 높일 수 있다.
표시 소자에 전압을 인가하는 제 1 전극층 및 제 2 전극층(화소 전극층, 공통 전극층, 대향 전극층 등이라고도 함)에서는, 추출되는 광의 방향, 전극층이 제공되는 위치, 및 전극층의 패턴 구조에 따라 투광성, 반사성을 선택하면 좋다.
제 1 전극층(4030), 제 2 전극층(4031)에는, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 인듐 주석 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등 투광성을 가지는 도전성 재료를 사용할 수 있다.
또한 제 1 전극층(4030), 제 2 전극층(4031)은 텅스텐(W), 몰리브데넘(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 나이오븀(Nb), 탄탈럼(Ta), 크로뮴(Cr), 코발트(Co), 니켈(Ni), 타이타늄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속 또는 이의 합금 혹은 이의 금속 질화물로부터 1종류 이상을 사용하여 형성할 수 있다.
또한 제 1 전극층(4030), 제 2 전극층(4031)은 도전성 고분자(도전성 폴리머라고도 함)를 포함하는 도전성 조성물을 사용하여 형성될 수 있다. 도전성 고분자로서는 소위 π전자 공액 도전성 고분자를 사용할 수 있다. 예를 들어, 폴리아닐린 또는 이의 유도체, 폴리피롤 또는 이의 유도체, 폴리싸이오펜 또는 이의 유도체, 또는 아닐린, 피롤, 및 싸이오펜 중 2종류 이상으로 이루어지는 공중합체 또는 이의 유도체 등을 들 수 있다.
또한 트랜지스터는 정전기 등에 의하여 파괴되기 쉽기 때문에, 구동 회로 보호용 보호 회로를 제공하는 것이 바람직하다. 보호 회로는 비선형 소자를 사용하여 구성되는 것이 바람직하다.
도 10은 표시 소자로서 발광 다이오드 칩(이하, LED 칩이라고도 함)을 사용한 경우의 예를 도시한 것이다.
LED 칩은 발광 다이오드를 가진다. 발광 다이오드의 구성은 특별히 한정되지 않고, MIS(Metal Insulator Semiconductor) 접합이어도 좋고, PN 접합 또는 PIN 접합을 가지는 호모 구조, 헤테로 구조 또는 더블 헤테로 구조 등을 사용할 수 있다. 또한 초격자 구조나, 양자 효과가 발생되는 박막을 적층한 단일 양자 우물 구조 또는 다중 양자 우물(MQW: Multi Quantum Well) 구조이어도 좋다.
LED 칩(4600)은 기판(4601), n형 반도체층(4611), 발광층(4612), p형 반도체층(4613), 전극(4615), 전극(4621), 전극(4622), 절연층(4603) 등을 가진다.
p형 반도체층(4613)의 재료로서는, 발광층(4612)의 밴드 갭 에너지보다 크고 발광층(4612)에 캐리어를 가둘 수 있는 재료를 사용할 수 있다. 또한 LED 칩(4600)에서는 n형 반도체층(4611) 위에 캐소드로서 기능하는 전극(4621), p형 반도체층(4613) 위에 콘택트 전극으로서 기능하는 전극(4615), 그리고 전극(4615) 위에 애노드로서 기능하는 전극(4622)이 제공된다. 또한 n형 반도체층(4611)의 상면, 및 전극(4615)의 상면 및 측면이 절연층(4603)으로 덮이는 것이 바람직하다. 절연층(4603)은 LED 칩(4600)의 보호막으로서 기능한다.
LED 칩(4600)은 광을 사출하는 영역의 면적을 1mm2 이하, 바람직하게는 10000㎛2 이하, 더 바람직하게는 3000㎛2 이하, 더욱 바람직하게는 700㎛2 이하로 할 수 있다.
LED 칩(4600)으로서는, 1변의 치수가 1mm를 초과하는 마크로 LED를 사용하여도 되지만, 이것보다 작은 크기의 LED를 사용하는 것이 바람직하다. 특히, 1변의 치수가 100㎛보다 크고 1mm 이하인 미니 LED, 더 바람직하게는 1변의 치수가 100㎛이하인 마이크로 LED를 사용할 수 있다. 마이크로 LED를 사용함으로써, 매우 고정세의 표시 장치를 실현할 수 있다.
n형 반도체층(4611)은 기판(4601) 측에 n형 콘택트층이, 발광층(4612) 측에 n형 클래드층이 적층된 구성을 가져도 좋다. 또한 p형 반도체층(4613)은 발광층(4612) 측에 p형 클래드층이, 전극(4615) 측에 p형 콘택트층이 적층된 구성을 가져도 좋다.
발광층(4612)에는 장벽층과 우물층이 여러 번 적층된 다중 양자 우물(MQW: Multi Quantum Well) 구조를 사용할 수 있다. 장벽층에는 우물층보다 밴드 갭 에너지가 큰 재료를 사용하는 것이 바람직하다. 이러한 구성으로 함으로써, 에너지를 우물층에 가둘 수 있어 양자 효율이 향상되고, LED 칩(4600)의 발광 효율을 향상시킬 수 있다.
LED 칩(4600)은 기판(4601) 측에 주로 광이 사출되는 페이스 다운형 LED 칩이다. 이때, 전극(4615)으로서는 광을 반사하는 재료를 사용할 수 있고, 예를 들어 은, 알루미늄, 로듐 등의 금속을 사용할 수 있다. 또한 페이스 업형 LED 칩을 사용하는 경우에는, 전극(4615)에 투광성의 재료를 사용하면 되고, 예를 들어 ITO(In2O3-SnO2), AZO(Al2O3-ZnO), IZO(In2O3-ZnO), GZO(GeO2-ZnO), ICO(In2O3-CeO2) 등의 산화물을 사용할 수 있다.
기판(4601)으로서는 사파이어 단결정(Al2O3), 스피넬 단결정(MgAl2O4), ZnO 단결정, LiAlO2 단결정, LiGaO2 단결정, MgO 단결정 등의 산화물 단결정, Si 단결정, SiC 단결정, GaAs 단결정, AlN 단결정, GaN 단결정, ZrB2 등의 붕소화물 단결정 등을 사용할 수 있다. 페이스 다운형 LED 칩(4600)에 있어서 기판(4601)은 광을 투과시키는 재료를 사용하는 것이 바람직하고, 예를 들어 사파이어 단결정 등을 사용할 수 있다.
또한 기판(4601)과 n형 반도체층(4611) 사이에 버퍼층(도시하지 않았음)을 제공하여도 좋다. 버퍼층은 기판(4601)과 n형 반도체층(4611)의 격자 정수의 차이를 완화하는 기능을 가진다.
LED 칩(4600)이 가지는 전극(4621)과 전극(4622)은 각각 범프(4605)를 통하여 제 1 전극층(4030) 또는 제 2 전극층(4031)과 접합되어 있다.
또한 LED 칩(4600)의 측면을 덮도록 차광성의 수지층(4607)을 제공하는 것이 바람직하다. 이로써, LED 칩(4600)으로부터 가로 방향으로 사출되는 광을 차광할 수 있고, 도파광으로 인한 콘트라스트 저하를 방지할 수 있다.
또한 도 10은 기판(4601) 위에 기판(4006)을 더 가지는 예를 도시한 것이다. 이와 같이, LED 칩(4600)의 주위에 수지층(4607)을 제공하고, 상면을 기판(4006)으로 덮음으로써, LED 칩(4600)의 접합을 더 강고하게 할 수 있고, LED 칩(4600)의 접합 불량이 일어나는 것을 적합하게 방지할 수 있다.
도 11은 표시 소자로서 액정 소자를 사용한 액정 표시 장치의 일례이다.
도 11에서 표시 소자인 액정 소자(4013)는 제 1 전극층(4030), 제 2 전극층(4031), 및 액정층(4008)을 포함한다. 또한 배향막으로서 기능하는 절연층(4032), 절연층(4033)이 액정층(4008)을 끼우도록 제공되어 있다. 제 2 전극층(4031)은 제 2 기판(4006) 측에 제공되고, 제 1 전극층(4030)과 제 2 전극층(4031)은 액정층(4008)을 개재하여 중첩된다.
또한 스페이서(4035)는 절연층을 선택적으로 에칭함으로써 얻어지는 기둥 형상의 스페이서이고, 제 1 전극층(4030)과 제 2 전극층(4031)의 간격(셀 갭)을 제어하기 위하여 제공된다. 또한 구(球)상의 스페이서를 사용하여도 좋다.
또한 필요에 따라 블랙 매트릭스(차광층), 착색층(컬러 필터), 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등을 적절히 제공하여도 좋다. 예를 들어, 편광 기판 및 위상차 기판에 의한 원편광을 사용하여도 좋다. 또한 광원으로서 백라이트, 사이드 라이트 등을 사용하여도 좋다. 또한 상기 백라이트 및 사이드 라이트로서, 마이크로 LED 등을 사용하여도 좋다.
도 11에 도시된 표시 장치에서는, 기판(4006)과 제 2 전극층(4031) 사이에 차광층(4132), 착색층(4131), 절연층(4133)이 제공되어 있다.
차광층(4132)으로서 사용할 수 있는 재료로서는 카본 블랙, 타이타늄 블랙, 금속, 금속 산화물, 복수의 금속 산화물의 고용체를 포함하는 복합 산화물 등을 들 수 있다. 차광층(4132)은 수지 재료를 포함하는 막이어도 좋고, 금속 등 무기 재료의 박막이어도 좋다. 또한 차광층(4132)에 착색층(4131)의 재료를 포함하는 막의 적층막을 사용할 수도 있다. 예를 들어, 어떤 색의 광을 투과시키는 착색층에 사용하는 재료를 포함하는 막과, 다른 색의 광을 투과시키는 착색층에 사용하는 재료를 포함하는 막의 적층 구조를 사용할 수 있다. 착색층과 차광층의 재료를 공통화함으로써, 장치를 공통화할 수 있을 뿐만 아니라 공정도 간략화할 수 있어 바람직하다.
착색층(4131)에 사용할 수 있는 재료로서는 금속 재료, 수지 재료, 또는 안료 또는 염료가 포함된 수지 재료 등을 들 수 있다. 차광층 및 착색층의 형성 방법은 상술한 각 층의 형성 방법과 마찬가지로 수행하면 좋다. 예를 들어, 잉크젯법 등으로 수행하여도 좋다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태의 반도체 장치 또는 표시 장치에 사용할 수 있는 트랜지스터의 구성에 대하여 설명한다.
본 발명의 일 형태의 반도체 장치 또는 표시 장치는, 보텀 게이트형 트랜지스터나 톱 게이트형 트랜지스터 등 다양한 형태의 트랜지스터를 사용하여 제작할 수 있다. 따라서 기존의 제조 라인에 맞추어, 사용하는 반도체층의 재료나 트랜지스터 구조를 용이하게 치환할 수 있다.
[보텀 게이트형 트랜지스터]
도 12의 (A1)은 보텀 게이트형 트랜지스터의 일종인 채널 보호형 트랜지스터(810)의 단면도이다. 트랜지스터(810)는 기판(771) 위에 형성되어 있다. 또한 트랜지스터(810)는 기판(771) 위에 절연층(772)을 개재하여 전극(746)을 가진다. 또한 전극(746) 위에 절연층(726)을 개재하여 반도체층(742)을 가진다. 전극(746)은 게이트 전극으로서 기능할 수 있다. 절연층(726)은 게이트 절연층으로서 기능할 수 있다.
또한 반도체층(742)의 채널 형성 영역 위에 절연층(741)을 가진다. 또한 반도체층(742)의 일부와 접하여 절연층(726) 위에 전극(744a) 및 전극(744b)을 가진다. 전극(744a)은 소스 전극 및 드레인 전극 중 한쪽으로서 기능할 수 있다. 전극(744b)은 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능할 수 있다. 전극(744a)의 일부 및 전극(744b)의 일부는 절연층(741) 위에 형성된다.
절연층(741)은 채널 보호층으로서 기능할 수 있다. 채널 형성 영역 위에 절연층(741)을 제공함으로써, 전극(744a) 및 전극(744b)의 형성 시에 반도체층(742)이 노출되는 것을 방지할 수 있다. 따라서 전극(744a) 및 전극(744b)의 형성 시에 반도체층(742)의 채널 형성 영역이 에칭되는 것을 방지할 수 있다. 본 발명의 일 형태에 의하여 전기 특성이 양호한 트랜지스터를 실현할 수 있다.
또한 트랜지스터(810)는 전극(744a), 전극(744b), 및 절연층(741) 위에 절연층(728)을 가지고, 절연층(728) 위에 절연층(729)을 가진다.
반도체층(742)에 산화물 반도체를 사용하는 경우, 전극(744a) 및 전극(744b)에서 적어도 반도체층(742)과 접하는 부분에, 반도체층(742)의 일부로부터 산소를 빼앗아 산소 결손을 발생시킬 수 있는 재료를 사용하는 것이 바람직하다. 반도체층(742) 내에서 산소 결손이 발생한 영역은 캐리어 농도가 증가되므로, 상기 영역은 n형화되어 n형 영역(n+층)이 된다. 따라서 상기 영역은 소스 영역 또는 드레인 영역으로서 기능할 수 있다. 반도체층(742)에 산화물 반도체를 사용하는 경우, 반도체층(742)으로부터 산소를 빼앗아 산소 결손을 발생시킬 수 있는 재료의 일례로서는 텅스텐, 타이타늄 등을 들 수 있다.
반도체층(742)에 소스 영역 및 드레인 영역이 형성됨으로써, 전극(744a) 및 전극(744b)과 반도체층(742)의 접촉 저항을 저감할 수 있다. 따라서 전계 효과 이동도나 문턱 전압 등의 트랜지스터의 전기 특성을 양호하게 할 수 있다.
반도체층(742)에 실리콘 등의 반도체를 사용하는 경우에는, 반도체층(742)과 전극(744a) 사이, 및 반도체층(742)과 전극(744b) 사이에 n형 반도체 또는 p형 반도체로서 기능하는 층을 제공하는 것이 바람직하다. n형 반도체 또는 p형 반도체로서 기능하는 층은 트랜지스터의 소스 영역 또는 드레인 영역으로서 기능할 수 있다.
절연층(729)은 외부로부터 트랜지스터로의 불순물 확산을 방지하거나 또는 저감하는 기능을 가지는 재료를 사용하여 형성되는 것이 바람직하다. 또한 필요에 따라 절연층(729)을 생략할 수도 있다.
도 12의 (A2)에 도시된 트랜지스터(811)는 절연층(729) 위에 백 게이트 전극으로서 기능할 수 있는 전극(723)을 가진다는 점에서 트랜지스터(810)와 다르다. 전극(723)은 전극(746)과 같은 재료 및 방법으로 형성할 수 있다.
일반적으로 백 게이트 전극은 도전층으로 형성되고, 게이트 전극과 백 게이트 전극으로 반도체층의 채널 형성 영역을 끼우도록 배치된다. 따라서 백 게이트 전극은 게이트 전극과 같은 식으로 기능할 수 있다. 백 게이트 전극의 전위는 게이트 전극과 같은 전위로 하여도 좋고, 접지 전위(GND 전위)나 임의의 전위로 하여도 좋다. 또한 백 게이트 전극의 전위를 게이트 전극과 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터의 문턱 전압을 변화시킬 수 있다.
전극(746) 및 전극(723)은 모두 게이트 전극으로서 기능할 수 있다. 따라서 절연층(726), 절연층(728), 및 절연층(729)은 각각 게이트 절연층으로서 기능할 수 있다. 또한 전극(723)은 절연층(728)과 절연층(729) 사이에 제공되어도 좋다.
또한 전극(746) 및 전극(723) 중 한쪽을 "게이트 전극"이라고 하는 경우, 다른 쪽을 "백 게이트 전극"이라고 한다. 예를 들어, 트랜지스터(811)에서 전극(723)을 "게이트 전극"이라고 하는 경우, 전극(746)을 "백 게이트 전극"이라고 한다. 또한 전극(723)을 "게이트 전극"으로서 사용하는 경우에는, 트랜지스터(811)를 톱 게이트형 트랜지스터의 일종으로 생각할 수 있다. 또한 전극(746) 및 전극(723) 중 어느 한쪽을 "제 1 게이트 전극"이라고 하고, 다른 쪽을 "제 2 게이트 전극"이라고 하는 경우가 있다.
반도체층(742)을 끼우도록 전극(746) 및 전극(723)을 제공하고, 또한 전극(746) 및 전극(723)을 같은 전위로 함으로써, 반도체층(742)에서 캐리어가 흐르는 영역이 막 두께 방향에서 더 커지기 때문에, 캐리어의 이동량이 증가된다. 이 결과, 트랜지스터(811)의 온 전류가 커짐과 함께, 전계 효과 이동도가 높아진다.
따라서 트랜지스터(811)는 점유 면적에 대하여 온 전류가 큰 트랜지스터이다. 즉, 요구되는 온 전류에 대하여 트랜지스터(811)의 점유 면적을 작게 할 수 있다. 본 발명의 일 형태에 의하여 트랜지스터의 점유 면적을 작게 할 수 있다. 그러므로 본 발명의 일 형태에 의하여 집적도가 높은 반도체 장치를 실현할 수 있다.
또한 게이트 전극과 백 게이트 전극은 도전층으로 형성되기 때문에, 트랜지스터의 외부에서 발생하는 전계가 채널이 형성되는 반도체층에 작용하지 않도록 하는 기능(특히, 정전기 등에 대한 전계 차폐 기능)을 가진다. 또한 백 게이트 전극을 반도체층보다 크게 형성하여 백 게이트 전극으로 반도체층을 덮음으로써 전계 차폐 기능을 높일 수 있다.
또한 백 게이트 전극을 차광성을 가지는 도전막으로 형성함으로써, 백 게이트 전극 측으로부터 반도체층에 광이 입사하는 것을 방지할 수 있다. 따라서 반도체층의 광 열화를 방지하고, 트랜지스터의 문턱 전압이 시프트되는 등의 전기 특성의 열화를 방지할 수 있다.
본 발명의 일 형태에 의하여 신뢰성이 양호한 트랜지스터를 실현할 수 있다. 또한 신뢰성이 양호한 반도체 장치를 실현할 수 있다.
도 12의 (B1)에는 보텀 게이트형 트랜지스터의 하나인 채널 보호형 트랜지스터(820)의 단면도를 나타내었다. 트랜지스터(820)는 트랜지스터(810)와 거의 같은 구조를 가지지만, 절연층(741)이 반도체층(742)의 단부를 덮는다는 점에서 다르다. 또한 반도체층(742)과 중첩되는 절연층(741)의 일부를 선택적으로 제거하여 형성한 개구부에서 반도체층(742)과 전극(744a)이 전기적으로 접속되어 있다. 또한 반도체층(742)과 중첩되는 절연층(741)의 일부를 선택적으로 제거하여 형성한 다른 개구부에서 반도체층(742)과 전극(744b)이 전기적으로 접속되어 있다. 절연층(741)에서 채널 형성 영역과 중첩되는 영역은 채널 보호층으로서 기능할 수 있다.
도 12의 (B2)에 도시된 트랜지스터(821)는 절연층(729) 위에 백 게이트 전극으로서 기능할 수 있는 전극(723)을 가진다는 점에서 트랜지스터(820)와 다르다.
절연층(741)을 제공함으로써, 전극(744a) 및 전극(744b)의 형성 시에 반도체층(742)이 노출되는 것을 방지할 수 있다. 따라서 전극(744a) 및 전극(744b)의 형성 시에 반도체층(742)이 얇아지는 것을 방지할 수 있다.
또한 트랜지스터(820) 및 트랜지스터(821)는, 트랜지스터(810) 및 트랜지스터(811)보다 전극(744a)과 전극(746) 사이의 거리와, 전극(744b)과 전극(746) 사이의 거리가 길다. 따라서 전극(744a)과 전극(746) 사이에 발생하는 기생 용량을 작게 할 수 있다. 또한 전극(744b)과 전극(746) 사이에 발생하는 기생 용량을 작게 할 수 있다. 본 발명의 일 형태에 의하여 전기 특성이 양호한 트랜지스터를 실현할 수 있다.
도 12의 (C1)에 도시된 트랜지스터(825)는 보텀 게이트형 트랜지스터의 하나인 채널 에칭형 트랜지스터이다. 트랜지스터(825)는 절연층(741)을 사용하지 않고 전극(744a) 및 전극(744b)을 형성한다. 그러므로 전극(744a) 및 전극(744b)의 형성 시에 노출되는 반도체층(742)의 일부가 에칭되는 경우가 있다. 한편, 절연층(741)을 제공하지 않기 때문에 트랜지스터의 생산성을 높일 수 있다.
도 12의 (C2)에 도시된 트랜지스터(826)는 절연층(729) 위에 백 게이트 전극으로서 기능할 수 있는 전극(723)을 가진다는 점에서 트랜지스터(820)와 다르다.
[톱 게이트형 트랜지스터]
도 13의 (A1)에 예시한 트랜지스터(842)는 톱 게이트형 트랜지스터의 하나이다. 트랜지스터(842)는 절연층(729)을 형성한 후에 전극(744a) 및 전극(744b)을 형성한다는 점에서 트랜지스터(810), 트랜지스터(811), 트랜지스터(820), 트랜지스터(821), 트랜지스터(825), 및 트랜지스터(826)와 다르다. 전극(744a) 및 전극(744b)은 절연층(728) 및 절연층(729)에 형성한 개구부에서 반도체층(742)에 전기적으로 접속된다.
또한 전극(746)과 중첩되지 않는 절연층(726)의 일부를 제거하고, 전극(746)과 나머지 절연층(726)을 마스크로서 사용하여 불순물(755)을 반도체층(742)에 도입함으로써, 반도체층(742) 내에 자기 정합(self-aligned)적으로 불순물 영역을 형성할 수 있다(도 13의 (A3) 참조). 트랜지스터(842)는 절연층(726)이 전극(746)의 단부를 넘어 연장되는 영역을 포함한다. 반도체층(742)에서 절연층(726)을 통하여 불순물(755)이 도입된 영역의 불순물 농도는, 절연층(726)을 통하지 않고 불순물(755)이 도입된 영역보다 작다. 따라서 반도체층(742)은 전극(746)과 중첩되지 않는 영역에 LDD(Lightly Doped Drain) 영역이 형성된다.
도 13의 (A2)에 도시된 트랜지스터(843)는 전극(723)을 가진다는 점에서 트랜지스터(842)와 다르다. 트랜지스터(843)는 기판(771) 위에 형성된 전극(723)을 포함한다. 전극(723)은 절연층(772)을 개재하여 반도체층(742)과 중첩된다. 전극(723)은 백 게이트 전극으로서 기능할 수 있다.
또한 도 13의 (B1)에 도시된 트랜지스터(844) 및 도 13의 (B2)에 도시된 트랜지스터(845)와 같이, 전극(746)과 중첩되지 않는 영역의 절연층(726)을 모두 제거하여도 좋다. 또한 도 13의 (C1)에 도시된 트랜지스터(846) 및 도 13의 (C2)에 도시된 트랜지스터(847)와 같이 절연층(726)을 남겨도 좋다.
트랜지스터(842) 내지 트랜지스터(847)에서도, 전극(746)을 형성한 후에 전극(746)을 마스크로서 사용하여 불순물(755)을 반도체층(742)에 도입함으로써, 반도체층(742)에 자기 정합적으로 불순물 영역을 형성할 수 있다. 본 발명의 일 형태에 의하여 전기 특성이 양호한 트랜지스터를 실현할 수 있다. 또한 본 발명의 일 형태에 의하여 집적도가 높은 반도체 장치를 실현할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는 앞의 실시형태에서 설명한 OS 트랜지스터에 사용할 수 있는 금속 산화물의 구성에 대하여 설명한다.
<금속 산화물의 구성>
본 명세서 등에서 CAAC(c-axis aligned crystal) 및 CAC(Cloud-Aligned Composite)라고 기재하는 경우가 있다. 또한 CAAC는 결정 구조의 일례를 나타내고, CAC는 기능 또는 재료의 구성의 일례를 나타낸다.
CAC-OS 또는 CAC-metal oxide는 재료의 일부에서는 도전성의 기능을 가지고, 재료의 일부에서는 절연성의 기능을 가지고, 재료의 전체에서는 반도체로서의 기능을 가진다. 또한 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 도전성의 기능은 캐리어가 되는 전자(또는 홀)를 흘리는 기능이고, 절연성의 기능은 캐리어가 되는 전자를 흘리지 않는 기능이다. 도전성의 기능과 절연성의 기능을 각각 상보적으로 작용시킴으로써, 스위칭 기능(On/Off시키는 기능)을 CAC-OS 또는 CAC-metal oxide에 부여할 수 있다. CAC-OS 또는 CAC-metal oxide에서 각각의 기능을 분리시킴으로써, 양쪽의 기능을 최대한 높일 수 있다.
또한 CAC-OS 또는 CAC-metal oxide는 도전성 영역 및 절연성 영역을 가진다. 도전성 영역은 상술한 도전성의 기능을 가지고, 절연성 영역은 상술한 절연성의 기능을 가진다. 또한 재료 내에서 도전성 영역과 절연성 영역은 나노 입자 레벨로 분리되어 있는 경우가 있다. 또한 도전성 영역과 절연성 영역은 각각 재료 내에 편재하는 경우가 있다. 또한 도전성 영역은 주변이 흐릿해져 클라우드상으로 연결되어 관찰되는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide에서 도전성 영역과 절연성 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기로 재료 내에 분산되어 있는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide는 상이한 밴드 갭을 가지는 성분으로 구성된다. 예를 들어, CAC-OS 또는 CAC-metal oxide는 절연성 영역에 기인하는 와이드 갭을 가지는 성분과 도전성 영역에 기인하는 내로 갭을 가지는 성분으로 구성된다. 상기 구성의 경우, 캐리어를 흘릴 때 내로 갭을 가지는 성분에서 주로 캐리어가 흐른다. 또한 내로 갭을 가지는 성분이 와이드 갭을 가지는 성분에 상보적으로 작용하고, 내로 갭을 가지는 성분과 연동하여 와이드 갭을 가지는 성분에도 캐리어가 흐른다. 그러므로 상기 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 트랜지스터의 온 상태에서 높은 전류 구동력, 즉 큰 온 전류 및 높은 전계 효과 이동도를 얻을 수 있다.
즉, CAC-OS 또는 CAC-metal oxide는 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 부를 수도 있다.
<금속 산화물의 구조>
산화물 반도체는 단결정 산화물 반도체와 그 이외의 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는 예를 들어 CAAC-OS(c-axis aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 있다.
CAAC-OS는 c축 배향성을 가지며 a-b면 방향에서 복수의 나노 결정이 연결되어 변형을 가지는 결정 구조가 되어 있다. 또한 변형이란, 복수의 나노 결정이 연결되는 영역에서, 격자 배열이 정렬된 영역과 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다.
나노 결정은 육각형이 기본이지만, 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 변형에서 오각형 및 칠각형 등의 격자 배열을 가지는 경우가 있다. 또한 CAAC-OS에서는, 변형 근방에서도 명확한 결정립계(그레인 바운더리라고도 함)를 확인할 수 없다. 즉, 격자 배열의 변형에 의하여 결정립계의 형성이 억제되어 있는 것을 알 수 있다. 이는, CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원소가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여 변형을 허용할 수 있기 때문이라고 생각된다.
또한 CAAC-OS는 인듐 및 산소를 포함하는 층(이하, In층)과 원소 M, 아연, 및 산소를 포함하는 층(이하, (M, Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환할 수 있고, (M, Zn)층의 원소 M이 인듐과 치환된 경우, (In, M, Zn)층이라고 나타낼 수도 있다. 또한 In층의 인듐이 원소 M과 치환된 경우, (In, M)층이라고 나타낼 수도 있다.
CAAC-OS는 결정성이 높은 산화물 반도체이다. 한편, CAAC-OS는 명확한 결정립계를 확인할 수 없기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물의 혼입이나 결함의 생성 등으로 인하여 저하되는 경우가 있기 때문에, CAAC-OS는 불순물이나 결함(산소 결손 등)이 적은 산화물 반도체라고도 할 수 있다. 따라서 CAAC-OS를 가지는 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 산화물 반도체는 열에 강하고 신뢰성이 높다. 또한 CAAC-OS는 제조 공정에서의 높은 온도(소위 thermal budget)에 대해서도 안정적이다. 따라서 OS 트랜지스터에 CAAC-OS를 사용하면, 제조 공정의 자유도를 넓힐 수 있다.
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 또한 nc-OS는 상이한 나노 결정 사이에서 결정 방위에 규칙성이 보이지 않는다. 따라서 막 전체에서 배향성이 보이지 않는다. 그러므로 nc-OS는 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별이 되지 않는 경우가 있다.
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 산화물 반도체이다. a-like OS는 공동(void) 또는 저밀도 영역을 가진다. 즉, a-like OS는 nc-OS 및 CAAC-OS에 비하여 결정성이 낮다.
산화물 반도체는 다양한 구조를 취하고, 각각이 상이한 특성을 가진다. 본 발명의 일 형태의 산화물 반도체는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, nc-OS, CAAC-OS 중 2종류 이상을 포함하여도 좋다.
<산화물 반도체를 포함하는 트랜지스터>
이어서, 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
또한 상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
또한 트랜지스터에는 캐리어 밀도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 산화물 반도체막의 캐리어 밀도를 낮추는 경우에는, 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 예를 들어, 산화물 반도체는 캐리어 밀도가 8×1011/cm3 미만, 바람직하게는 1×1011/cm3 미만, 더 바람직하게는 1×1010/cm3 미만이고, 1×10-9/cm3 이상으로 하면 좋다.
또한 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다.
또한 산화물 반도체의 트랩 준위에 포획된 전하는 소실되는 데 걸리는 시간이 길고, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 산화물 반도체 내의 불순물 농도를 저감하는 것이 유효하다. 또한 산화물 반도체 내의 불순물 농도를 저감하기 위해서는, 근접한 막 내의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
<불순물>
여기서, 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소 중 하나인 실리콘이나 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체에서의 실리콘이나 탄소의 농도와 산화물 반도체와의 계면 근방의 실리콘이나 탄소의 농도(이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위가 형성되어 캐리어가 생성되는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 그러므로 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 저감하는 것이 바람직하다. 구체적으로는, SIMS에 의하여 얻어지는 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 밀도가 증가되어 n형화되기 쉽다. 그러므로 질소가 포함되는 산화물 반도체를 반도체에 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 따라서 상기 산화물 반도체에서 질소는 가능한 한 저감되어 있는 것이 바람직하다. 예를 들어, 산화물 반도체 내의 질소 농도는 SIMS에서 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 그러므로 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체에서 SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는, 앞의 실시형태에서 설명한 반도체 장치 또는 표시 장치를 전자 기기에 적용한 제품의 예에 대하여 설명한다.
<노트북형 퍼스널 컴퓨터>
본 발명의 일 형태의 반도체 장치 또는 표시 장치는, 정보 단말 장치에 제공되는 디스플레이에 적용될 수 있다. 도 14의 (A)는 정보 단말 장치의 일종인 노트북형 퍼스널 컴퓨터를 도시한 것이고, 하우징(5401), 표시부(5402), 키보드(5403), 포인팅 디바이스(5404) 등을 포함한다.
<스마트 워치>
본 발명의 일 형태의 반도체 장치 또는 표시 장치는 웨어러블 단말기에 적용될 수 있다. 도 14의 (B)는 웨어러블 단말기의 일종인 스마트 워치를 도시한 것이고, 하우징(5901), 표시부(5902), 조작 버튼(5903), 조작자(5904), 밴드(5905) 등을 포함한다. 또한 표시부(5902)에 위치 입력 장치로서의 기능이 부가된 표시 장치를 사용하여도 좋다. 또한 위치 입력 장치로서의 기능은, 표시 장치에 터치 패널을 제공함으로써 부가할 수 있다. 또는 위치 입력 장치로서의 기능은, 포토 센서라고도 불리는 광전 변환 소자를 표시 장치의 화소부에 제공함으로써 부가할 수도 있다. 또한 조작 버튼(5903)에 스마트 워치를 기동하는 전원 스위치, 스마트 워치의 애플리케이션을 조작하는 버튼, 음량 조정 버튼, 또는 표시부(5902)를 점등 또는 소등하는 스위치 등 중 어느 것을 제공할 수 있다. 또한 도 14의 (B)에 도시된 스마트 워치에서는 조작 버튼(5903)을 2개 나타내었지만, 스마트 워치에 포함되는 조작 버튼의 개수는 이에 한정되지 않는다. 또한 조작자(5904)는 스마트 워치의 시각을 맞추기 위한 용두로서 기능한다. 또한 조작자(5904)는 시각을 맞추기 위해서뿐만 아니라, 스마트 워치의 애플리케이션을 조작하는 입력 인터페이스로서 사용하여도 좋다. 또한 도 14의 (B)에 도시된 스마트 워치는 조작자(5904)를 포함하는 구성을 가지지만 이에 한정되지 않고, 조작자(5904)를 포함하지 않는 구성을 가져도 좋다.
<비디오 카메라>
본 발명의 일 형태의 반도체 장치 또는 표시 장치는 비디오 카메라에 적용될 수 있다. 도 14의 (C)에 도시된 비디오 카메라는 제 1 하우징(5801), 제 2 하우징(5802), 표시부(5803), 조작 키(5804), 렌즈(5805), 접속부(5806) 등을 포함한다. 조작 키(5804) 및 렌즈(5805)는 제 1 하우징(5801)에 제공되고, 표시부(5803)는 제 2 하우징(5802)에 제공되어 있다. 그리고 제 1 하우징(5801)과 제 2 하우징(5802)은 접속부(5806)에 의하여 접속되어 있고, 제 1 하우징(5801)과 제 2 하우징(5802) 사이의 각도는 접속부(5806)에 의하여 변경할 수 있다. 표시부(5803)에서의 영상을, 접속부(5806)에서의 제 1 하우징(5801)과 제 2 하우징(5802) 사이의 각도에 따라 전환하는 구성으로 하여도 좋다.
<휴대 전화>
본 발명의 일 형태의 반도체 장치 또는 표시 장치는 휴대 전화에 적용될 수 있다. 도 14의 (D)는 정보 단말기의 기능을 가지는 휴대 전화를 도시한 것이고, 하우징(5501), 표시부(5502), 마이크로폰(5503), 스피커(5504), 조작 버튼(5505)을 포함한다. 또한 표시부(5502)에 위치 입력 장치로서의 기능이 부가된 표시 장치를 사용하여도 좋다. 또한 위치 입력 장치로서의 기능은, 표시 장치에 터치 패널을 제공함으로써 부가할 수 있다. 또는 위치 입력 장치로서의 기능은, 포토 센서라고도 불리는 광전 변환 소자를 표시 장치의 화소부에 제공함으로써 부가할 수도 있다. 또한 조작 버튼(5505)에 휴대 전화를 기동하는 전원 스위치, 휴대 전화의 애플리케이션을 조작하는 버튼, 음량 조정 버튼, 또는 표시부(5502)를 점등 또는 소등하는 스위치 등 중 어느 것을 제공할 수 있다.
또한 도 14의 (D)에 도시된 휴대 전화에서는 조작 버튼(5505)을 2개 나타내었지만, 휴대 전화에 포함되는 조작 버튼의 개수는 이에 한정되지 않는다. 또한 도시하지 않았지만, 도 14의 (D)에 도시된 휴대 전화는 플래시라이트 또는 조명의 용도로서 발광 장치를 포함하는 구성을 가져도 좋다.
<텔레비전 장치>
본 발명의 일 형태의 반도체 장치 또는 표시 장치는 텔레비전 장치에 적용될 수 있다. 도 14의 (E)에 도시된 텔레비전 장치는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006) 등을 포함한다. 텔레비전 장치는 대화면, 예를 들어 50인치 이상 또는 100인치 이상의 표시부(9001)를 포함할 수 있다.
<이동체>
본 발명의 일 형태의 반도체 장치 또는 표시 장치는, 이동체인 자동차의 운전석 주변에 적용될 수 있다.
예를 들어, 도 14의 (F)는 자동차의 실내에서의 앞 유리 주변을 도시한 도면이다. 도 14의 (F)에서는, 대시보드에 장착된 표시 패널(5701), 표시 패널(5702), 표시 패널(5703) 이외에, 필러에 장착된 표시 패널(5704)을 도시하였다.
표시 패널(5701) 내지 표시 패널(5703)은 내비게이션 정보, 속도계나 태코미터, 주행 거리, 연료계, 기어 상태, 에어컨의 설정 등을 표시함으로써 다양한 정보를 제공할 수 있다. 또한 표시 패널에 표시되는 표시 항목이나 레이아웃 등은 사용자의 취향에 따라 적절히 변경할 수 있기 때문에 디자인성을 높일 수 있다. 표시 패널(5701) 내지 표시 패널(5703)은 조명 장치로서 사용할 수도 있다.
표시 패널(5704)에는 차체에 제공된 촬상 수단으로부터의 영상을 표시함으로써, 필러에 가려진 시계(사각(死角))를 보완할 수 있다. 즉, 자동차의 외측에 제공된 촬상 수단으로부터의 화상을 표시함으로써, 사각을 보완하여 안전성을 높일 수 있다. 또한 보이지 않는 부분을 보완하는 영상을 표시함으로써, 더 자연스럽게 위화감 없이 안전을 확인할 수 있다. 표시 패널(5704)은 조명 장치로서 사용할 수도 있다.
<전자 공고용 전자 기기>
본 발명의 일 형태의 반도체 장치 또는 표시 장치는 전자 공고를 용도로 하는 디스플레이에 적용될 수 있다. 도 15의 (A)는 벽에 장착될 수 있는 전자 간판(디지털 사이니지)의 예를 도시한 것이다. 도 15의 (A)에는 전자 간판(6200)이 벽(6201)에 장착된 상태를 도시하였다.
<폴더블 태블릿형 정보 단말기>
본 발명의 일 형태의 반도체 장치 또는 표시 장치는 태블릿형 정보 단말기에 적용될 수 있다. 도 15의 (B)에는 접을 수 있는 구조를 가지는 태블릿형 정보 단말기를 도시하였다. 도 15의 (B)에 도시된 정보 단말기는 하우징(5321a)과, 하우징(5321b)과, 표시부(5322)와, 조작 버튼(5223)을 포함한다. 특히, 표시부(5322)는 가요성을 가지는 기재를 포함하므로, 상기 기재에 의하여 접을 수 있는 구조를 실현할 수 있다.
또한 하우징(5321a)과 하우징(5321b)은 힌지부(5321c)에 의하여 연결되어 있고, 힌지부(5321c)에 의하여 2개로 접을 수 있다. 또한 표시부(5322)는 하우징(5321a), 하우징(5321b), 및 힌지부(5321c)에 제공되어 있다.
또한 도시하지 않았지만, 도 14의 (A) 내지 (C), (E), 도 15의 (A) 및 (B)에 도시된 전자 기기는 마이크로폰 및 스피커를 포함하는 구성을 가져도 좋다. 이 구성에 의하여, 예를 들어 상술한 전자 기기에 음성 입력 기능을 부여할 수 있다.
또한 도시하지 않았지만, 도 14의 (A), (B), (D), 도 15의 (A) 및 (B)에 도시된 전자 기기는 카메라를 포함하는 구성을 가져도 좋다.
또한 도시하지 않았지만, 도 14의 (A) 내지 (F), 도 15의 (A) 및 (B)에 도시된 전자 기기는 하우징의 내부에 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 기울기, 진동, 냄새, 또는 적외선 등을 측정하는 기능을 가지는 것)를 포함하는 구성을 가져도 좋다. 특히, 도 14의 (D)에 도시된 휴대 전화에 자이로스코프, 가속도 센서 등의 기울기를 검출하는 센서를 포함한 검출 장치를 제공함으로써, 상기 휴대 전화의 방향(연직 방향에 대하여 상기 휴대 전화가 어느 방향을 향하는지)을 판단하여 표시부(5502)의 화면 표시를 상기 휴대 전화의 방향에 따라 자동적으로 전환할 수 있다.
또한 도시하지 않았지만, 도 14의 (A) 내지 (F), 도 15의 (A) 및 (B)에 도시된 전자 기기는 지문, 정맥, 홍채, 또는 성문 등 생체 정보를 취득하는 장치를 포함하는 구성을 가져도 좋다. 이 구성을 적용함으로써, 생체 인증 기능을 가지는 전자 기기를 실현할 수 있다.
또한 도 14의 (A) 내지 (E), 도 15의 (A)에 도시된 전자 기기의 표시부에 가요성을 가지는 기재를 사용하여도 좋다. 구체적으로는, 상기 표시부는 가요성을 가지는 기재 위에 트랜지스터, 용량 소자, 및 표시 소자 등을 제공한 구성을 가져도 좋다. 이 구성을 적용함으로써, 도 14의 (A) 내지 (E), 도 15의 (A)에 도시된 전자 기기와 같이 평탄한 면을 가지는 하우징뿐만 아니라, 도 14의 (F)에 도시된 대시보드, 필러와 같이 곡면을 가지는 하우징의 전자 기기를 실현할 수 있다.
도 14의 (A) 내지 (F), 도 15의 (A) 및 (B)의 표시부에 적용할 수 있는 가요성을 가지는 기재로서는, 가시광에 대한 투광성을 가지는 재료를 예로 들면, 폴리에틸렌테레프탈레이트 수지(PET), 폴리에틸렌나프탈레이트 수지(PEN), 폴리에터설폰 수지(PES), 폴리아크릴로나이트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트 수지, 폴리아마이드 수지, 폴리사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리프로필렌 수지, 폴리에스터 수지, 폴리바이닐 할라이드 수지, 아라미드 수지, 에폭시 수지, 우레탄 수지 등을 사용할 수 있다. 또한 이들 재료를 혼합 또는 적층하여 사용하여도 좋다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
DD: 표시 장치, PA: 표시부, GD: 게이트 드라이버 회로, SD: 소스 드라이버 회로, PIX: 화소, SR: 시프트 레지스터, LAT: 래치 회로, LVS: 레벨 시프트 회로, DAC: 디지털 아날로그 변환 회로, AMP: 앰프 회로, GL: 배선, DL: 배선, DB: 데이터 버스 배선, Tr1 내지 Tr17: 트랜지스터, C1, C2, C3: 용량 소자, LD: 발광 소자, GL1 내지 GL4: 배선, DL: 배선, WDL: 배선, VL: 배선, AL: 배선, CAT: 배선, ND1: 노드, ND2: 노드

Claims (13)

  1. 화소를 포함하는 표시 장치로서,
    상기 화소는 표시 소자를 포함하고,
    상기 화소는 입력되는 제 1 펄스 신호에 따른 제 1 전압을 유지하는 기능과, 입력되는 제 2 펄스 신호에 따른 제 2 전압을 상기 제 1 전압에 더하여 얻어지는 제 3 전압에 의하여 상기 표시 소자를 구동하는 기능을 가지고,
    상기 표시 소자는 발광 소자이고,
    상기 발광 소자는 상기 제 3 전압에 따른 휘도로 발광하고,
    상기 발광 소자는 발광 다이오드이고,
    상기 발광 다이오드는 마이크로 LED 또는 미니 LED이고,
    상기 제 1 펄스 신호를 공급하는 제 1 구동 회로를 가지고,
    상기 제 1 구동 회로에서 상기 제 1 펄스 신호의 생성을 위한 제 1 전원 전압은 상기 제 3 전압의 최댓값보다 낮고,
    상기 제 1 구동 회로는 상기 제 1 전원 전압을 승압하는 일 없이 상기 제 1 펄스 신호를 생성하는, 표시 장치.
  2. 화소를 포함하는 표시 장치로서,
    상기 화소는 표시 소자를 포함하고,
    상기 화소는 입력되는 제 1 펄스 신호에 따른 제 1 전압을 유지하는 기능과, 입력되는 제 2 펄스 신호에 따른 제 2 전압을 상기 제 1 전압에 더하여 얻어지는 제 3 전압에 의하여 상기 표시 소자를 구동하는 기능을 가지는, 표시 장치.
  3. 제 2 항에 있어서,
    상기 표시 소자는 발광 소자이고,
    상기 발광 소자는 상기 제 3 전압에 따른 휘도로 발광하는, 표시 장치.
  4. 제 3 항에 있어서,
    상기 발광 소자는 유기 EL 소자인, 표시 장치.
  5. 제 3 항에 있어서,
    상기 발광 소자는 발광 다이오드인, 표시 장치.
  6. 제 5 항에 있어서,
    상기 발광 다이오드는 마이크로 LED 또는 미니 LED인, 표시 장치.
  7. 제 2 항에 있어서,
    상기 표시 소자는 액정 소자이고,
    상기 액정 소자는 상기 제 3 전압에 따라 액정의 배향이 변화되는, 표시 장치.
  8. 제 2 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 펄스 신호를 공급하는 제 1 구동 회로를 가지고,
    상기 제 1 구동 회로에서 상기 제 1 펄스 신호의 생성을 위한 제 1 전원 전압은 상기 제 3 전압의 최댓값보다 낮은, 표시 장치.
  9. 제 8 항에 있어서,
    상기 제 1 구동 회로는 상기 제 1 전원 전압을 승압하는 일 없이 상기 제 1 펄스 신호를 생성하는, 표시 장치.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 제 1 전원 전압은 상기 제 3 전압의 최댓값의 절반 또는 그 근방의 전압인, 표시 장치.
  11. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 1 구동 회로를 제어하는 시스템 회로를 가지고,
    상기 시스템 회로는 상기 제 1 구동 회로에 상기 제 1 전원 전압을 공급하는 기능을 가지는, 표시 장치.
  12. 제 11 항에 있어서,
    상기 시스템 회로의 구동 전압 중 하나가 1.8V, 2.5V, 3.3V, 또는 그 근방이고,
    상기 시스템 회로는 상기 구동 전압과 같은 전압을 상기 제 1 전원 전압으로서 상기 제 1 구동 회로에 공급하는 기능을 가지는, 표시 장치.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 시스템 회로로부터 상기 제 1 구동 회로에 공급되는 상기 제 1 전원 전압은 승압되는 일 없이 공급되는, 표시 장치.
KR1020217009247A 2018-09-12 2019-09-03 표시 장치 KR20210046063A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-170461 2018-09-12
JP2018170461 2018-09-12
PCT/IB2019/057395 WO2020053701A1 (ja) 2018-09-12 2019-09-03 表示装置

Publications (1)

Publication Number Publication Date
KR20210046063A true KR20210046063A (ko) 2021-04-27

Family

ID=69777488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217009247A KR20210046063A (ko) 2018-09-12 2019-09-03 표시 장치

Country Status (5)

Country Link
US (3) US11501695B2 (ko)
JP (2) JPWO2020053701A1 (ko)
KR (1) KR20210046063A (ko)
CN (1) CN112639944A (ko)
WO (1) WO2020053701A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112955946A (zh) 2018-11-09 2021-06-11 株式会社半导体能源研究所 显示装置及电子设备
WO2020161552A1 (ja) 2019-02-05 2020-08-13 株式会社半導体エネルギー研究所 表示装置および電子機器
KR20220143227A (ko) * 2021-04-15 2022-10-25 삼성디스플레이 주식회사 출력 버퍼, 데이터 구동부, 및 이를 포함하는 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010156963A (ja) 2008-12-05 2010-07-15 Semiconductor Energy Lab Co Ltd 半導体装置
US8462145B2 (en) 2008-12-18 2013-06-11 Samsung Electronics Co., Ltd. Digital-to-analog converter, source driving circuit and display device having the same

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006251632A (ja) * 2005-03-14 2006-09-21 Sony Corp 画素回路及び表示装置
JP2010122604A (ja) * 2008-11-21 2010-06-03 Sony Corp 表示装置及び電子機器
JP5310244B2 (ja) 2009-05-12 2013-10-09 ソニー株式会社 表示装置、表示方法
KR101988819B1 (ko) * 2009-10-16 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
JP2012078525A (ja) * 2010-09-30 2012-04-19 Fujitsu Ltd 表示装置及びその駆動方法
JP5804732B2 (ja) * 2011-03-04 2015-11-04 株式会社Ｊｏｌｅｄ 駆動方法、表示装置および電子機器
TWI561951B (en) 2012-01-30 2016-12-11 Semiconductor Energy Lab Co Ltd Power supply circuit
KR102044725B1 (ko) 2012-03-29 2019-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전원 제어 장치
KR102625606B1 (ko) 2013-05-21 2024-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기 및 카메라
JP2015028918A (ja) 2013-06-27 2015-02-12 株式会社半導体エネルギー研究所 発光装置、カメラ
TWI641208B (zh) 2013-07-26 2018-11-11 日商半導體能源研究所股份有限公司 直流對直流轉換器
JP2015062173A (ja) 2013-08-20 2015-04-02 株式会社半導体エネルギー研究所 発光装置、カメラ
JP6615565B2 (ja) 2014-10-24 2019-12-04 株式会社半導体エネルギー研究所 半導体装置
US9704893B2 (en) 2015-08-07 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI570692B (zh) * 2015-10-05 2017-02-11 力領科技股份有限公司 有機發光二極體顯示器的驅動模組
WO2017103731A1 (en) 2015-12-18 2017-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US10033361B2 (en) * 2015-12-28 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Level-shift circuit, driver IC, and electronic device
US10249249B2 (en) * 2016-03-04 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, and electronic device
US10528165B2 (en) * 2016-04-04 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP7044495B2 (ja) 2016-07-27 2022-03-30 株式会社半導体エネルギー研究所 半導体装置
US20180210561A1 (en) * 2017-01-24 2018-07-26 Semiconductor Energy Laboratory Co., Ltd. Input unit, input method, input system, and input support system
KR20190126873A (ko) 2017-03-17 2019-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 전자 기기
WO2019048966A1 (ja) 2017-09-05 2019-03-14 株式会社半導体エネルギー研究所 表示システム
US10957720B2 (en) 2017-11-09 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US11120764B2 (en) 2017-12-21 2021-09-14 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11615756B2 (en) 2017-12-22 2023-03-28 Semiconductor Energy Laboratory Co., Ltd. Display device, semiconductor device, and electronic device
KR20200128166A (ko) 2018-03-29 2020-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 동작 방법
US10770482B2 (en) 2018-06-06 2020-09-08 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010156963A (ja) 2008-12-05 2010-07-15 Semiconductor Energy Lab Co Ltd 半導体装置
US8462145B2 (en) 2008-12-18 2013-06-11 Samsung Electronics Co., Ltd. Digital-to-analog converter, source driving circuit and display device having the same

Also Published As

Publication number Publication date
WO2020053701A1 (ja) 2020-03-19
US11501695B2 (en) 2022-11-15
US20230046927A1 (en) 2023-02-16
JPWO2020053701A1 (ja) 2021-09-30
US11869417B2 (en) 2024-01-09
US20240046857A1 (en) 2024-02-08
JP2024096421A (ja) 2024-07-12
CN112639944A (zh) 2021-04-09
US20210193029A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
KR102633768B1 (ko) 반도체 장치, 표시 장치, 전자 기기, 및 동작 방법
KR102642601B1 (ko) 표시 장치 및 전자 기기
KR20120002925A (ko) 전계 구동형 표시 장치
US11723255B2 (en) Display device
CN112005289B (zh) 显示装置及电子设备
JP2019086780A (ja) 半導体装置、表示装置、及び電子機器
JP2024096421A (ja) 表示装置
KR102606487B1 (ko) 표시 장치 및 전자 기기
KR20200070252A (ko) 표시 장치 및 전자 기기
JP2024045682A (ja) 表示装置および電子機器
KR102595701B1 (ko) 표시 장치 및 전자 기기
US20220352132A1 (en) Display device
KR20220006557A (ko) 복합 디바이스, 및 전자 기기의 구동 방법
KR20210116657A (ko) 표시 장치 및 전자 기기

Legal Events

Date Code Title Description
A201 Request for examination