KR20210044663A - Display module and manafacturing method thereof - Google Patents

Display module and manafacturing method thereof Download PDF

Info

Publication number
KR20210044663A
KR20210044663A KR1020190152622A KR20190152622A KR20210044663A KR 20210044663 A KR20210044663 A KR 20210044663A KR 1020190152622 A KR1020190152622 A KR 1020190152622A KR 20190152622 A KR20190152622 A KR 20190152622A KR 20210044663 A KR20210044663 A KR 20210044663A
Authority
KR
South Korea
Prior art keywords
led
type semiconductor
semiconductor layer
layer
intermediate substrate
Prior art date
Application number
KR1020190152622A
Other languages
Korean (ko)
Inventor
김명희
김동환
김성욱
남궁용
서정훈
심재필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to PCT/KR2020/012165 priority Critical patent/WO2021075728A1/en
Priority to CN202080048063.8A priority patent/CN114080677A/en
Priority to US17/024,833 priority patent/US11652196B2/en
Priority to EP20201835.4A priority patent/EP3809462A1/en
Publication of KR20210044663A publication Critical patent/KR20210044663A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0045—Devices characterised by their operation the devices being superluminescent diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

The present disclosure provides a display module and a manufacturing method thereof. The manufacturing method of the present disclosure includes the steps of: forming an epi film including a light emitting layer, a first type semiconductor layer, and a second type semiconductor layer; attaching the epitaxial film on an intermediate substrate including a conductive material; patterning the attached epi-film to form a light emitting diode (LED); and electrically connecting an LED to the driving circuit layer through a conductive material. It is possible to solve various problems such as defective rate, non-viscosity rate, and yield reduction.

Description

디스플레이 모듈 및 그의 제조 방법 {DISPLAY MODULE AND MANAFACTURING METHOD THEREOF}Display module and its manufacturing method {DISPLAY MODULE AND MANAFACTURING METHOD THEREOF}

본 개시는 디스플레이 모듈 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 마이크로 LED에 대한 디스플레이 모듈 및 이의 제조 방법에 관한 것이다.The present disclosure relates to a display module and a method of manufacturing the same, and more particularly, to a display module for a micro LED and a method of manufacturing the same.

LED(Light Emitting Diode)는 전압을 가했을 때 발광하는 반도체 소자로서, 일반 조명 장치뿐만 아니라 영상을 표시하기 위한 디스플레이 장치의 광원으로 널리 이용되고 있다. LED (Light Emitting Diode) is a semiconductor device that emits light when a voltage is applied, and is widely used as a light source of a display device for displaying an image as well as a general lighting device.

최근에는, 마이크로 LED(Micro LED; u-LED)를 픽셀 또는 서브 픽셀 단위의 광원으로 이용하는 디스플레이 장치가 개발되고 있다. 여기서, 마이크로 LED는 가로, 세로 및 높이가 각각 1~100 마이크로미터(㎛) 크기의 반도체 발광 소자를 지칭할 수 있으며, 마이크로 LED는 무기물을 이용한다는 점에서 화면의 번인(burn-in) 현상이 적고 수명이 길며, 전력 효율이 높고 응답시간이 짧다는 등의 장점이 있다.In recent years, a display device using a micro LED (u-LED) as a light source in a pixel or sub-pixel unit has been developed. Here, the micro LED may refer to a semiconductor light emitting device having a size of 1 to 100 micrometers (㎛) in width, length, and height, respectively, and the burn-in phenomenon of the screen is caused by the fact that the micro LED uses inorganic materials. There are advantages such as small, long life, high power efficiency and short response time.

일반적으로 마이크로 LED chip을 광원으로 이용하는 디스플레이 모듈의 경우, Flip-chip 구조를 가진 마이크로 LED chip을 TFT(Thin Film Transistor) 회로 기판과 접촉하기 위한 돌기(Bump)와 패드(Pad)가 필요하다. 돌기의 역할은 Flip chip의 양전극(positive-contact-metal and negative-contact-metal)의 높이를 맞추는 역할을 하고, chip의 전극 재료를 외부전극과 (ex. 회로 기판) 접속이 용이하게 하는 것이다. 이러한 사유로, 통상 돌기에 요구되는 사항은, Chip-pad의 최종 금속층과 회로 기판의 금속층 간의 접착력이 좋아야 하고, 전기저항이 낮아야 한다. 일반적으로 돌기의 재료로는 Au-Bump 도금을 주로 사용한다. 일 예로서, 마이크로 LED를 스탬프(Stamp) 전사 공정을 통해 TFT 회로기판에 전사할 경우, ACF(Anisotropic conductive film)를 사용한다. 여기서 ACF의 역할은 바인더(binder)로서 역할이며, ACF에 포함된 Ni 입자(particle)의 역할은, 마이크로 LED chip의 전극(contact-metal)과 TFT 회로기판의 전극(contact-metal)의 접속이 용이하게 하는 목적으로 각각 사용된다. In general, in the case of a display module using a micro LED chip as a light source, a bump and a pad are required for contacting the micro LED chip having a flip-chip structure with a TFT (Thin Film Transistor) circuit board. The role of the protrusion is to match the height of the positive-contact-metal and negative-contact-metal of the flip chip, and to facilitate the connection of the electrode material of the chip with the external electrode (ex. circuit board). For this reason, the requirements for the protrusions are usually required to have good adhesion between the final metal layer of the Chip-pad and the metal layer of the circuit board, and to have low electrical resistance. In general, Au-Bump plating is mainly used as a material for the protrusion. As an example, when a micro LED is transferred to a TFT circuit board through a stamp transfer process, an anisotropic conductive film (ACF) is used. Here, the role of ACF is the role of a binder, and the role of Ni particles contained in ACF is the connection between the electrode (contact-metal) of the micro LED chip and the electrode (contact-metal) of the TFT circuit board. Each is used for the purpose of facilitation.

그러나, 마이크로 LED의 칩 사이즈의 소형화에 따라, 양전극(또는 TFT 기판의 양전극) 간 간격이 지나치게 좁아져, Ni 입자가 양전극의 영역을 침범함에 따라 쇼트(short)가 발생하는 문제가 있다. However, according to the miniaturization of the chip size of the micro LED, the gap between the positive electrodes (or the positive electrodes of the TFT substrate) becomes too narrow, and there is a problem that a short occurs as the Ni particles invade the region of the positive electrode.

또한, ACF 또는 범프 솔더링을 통한 본딩은 열처리 공정이 요구되며, 이에 따른 크랙 발생, 위치 틀어짐 등의 문제로 기인해 미점등 및 불량소자가 발생하여 결국 수율 저하를 야기시킨다. In addition, bonding through ACF or bump soldering requires a heat treatment process, resulting in cracks and misalignment, resulting in unlit and defective devices, resulting in a decrease in yield.

본 개시는 상술한 필요성에 의해 안출된 것으로, 본 개시는 종래의 u-LED 구조가 가지는 한계를 개선함과 동시에 종래의 u-LED 공정 과정이 가지는 불량률, 미점률, 수율저하 등의 다양한 문제를 해결하는 디스플레이 모듈 및 그의 제조 방법을 제공하는 것을 목적으로 한다. The present disclosure was conceived by the necessity described above, and the present disclosure improves the limitations of the conventional u-LED structure and at the same time solves various problems such as defect rate, non-point rate, and yield reduction of the conventional u-LED process process. An object of the present invention is to provide a display module to be solved and a method of manufacturing the same.

상기 목적을 달성하기 위한, 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제조 방법은, 발광층, 제1 형 반도체층 및 제2 형 반도체층을 포함하는 에피 필름(epi film)을 형성하는 단계; 에피 필름을 도전성 물질이 포함된 중간 기판 상에 부착하는 단계; 부착된 에피 필름을 패터닝하여, LED (light emitting diode)를 형성하는 단계; 도전성 물질을 통하여 LED를 구동회로층과 전기적으로 연결하는 단계;를 포함한다.In order to achieve the above object, a method of manufacturing a display module according to an embodiment of the present disclosure includes: forming an epi film including a light emitting layer, a first type semiconductor layer, and a second type semiconductor layer; Attaching the epi film onto an intermediate substrate containing a conductive material; Patterning the attached epitaxial film to form a light emitting diode (LED); It includes; electrically connecting the LED to the driving circuit layer through a conductive material.

여기에서, LED를 구동회로층과 전기적으로 연결하는 단계는, 중간 기판을 기판 상에 배치된 구동회로층 상에 부착하여, 도전성 물질을 통해 LED의 제1 형 반도체층을 구동회로층과 전기적으로 연결하는 단계 및 도전성 물질을 통해 LED의 제2 형 반도체층을 구동회로층과 전기적으로 연결하는 단계를 포함할 수 있다.Here, in the step of electrically connecting the LED with the driving circuit layer, the intermediate substrate is attached to the driving circuit layer disposed on the substrate, and the first type semiconductor layer of the LED is electrically connected to the driving circuit layer through a conductive material. Connecting and electrically connecting the second type semiconductor layer of the LED to the driving circuit layer through a conductive material.

여기에서, LED는, 수직형 구조를 갖는 LED이며, 도전성 물질은, CNT(carbon nano tube), 그래핀(graphene) 및 금속 나노 와이어(nano wire) 중 적어도 하나를 포함할 수 있다.Here, the LED is an LED having a vertical structure, and the conductive material may include at least one of a carbon nano tube (CNT), graphene, and a metal nano wire.

여기에서, 구동회로층은, 픽셀 회로 및 픽셀 회로와 전기적으로 연결된 제1 및 제2 전극을 포함할 수 있다.Here, the driving circuit layer may include a pixel circuit and first and second electrodes electrically connected to the pixel circuit.

여기에서, LED의 측벽(sidewall)에 패시베이션(passivation)을 형성하는 단계;를 더 포함할 수 있다.Here, forming a passivation (passivation) on the sidewall (sidewall) of the LED; may further include.

여기에서, LED의 제2 형 반도체층을 구동회로층과 전기적으로 연결하는 단계는, 패시베이션을 따라 투명 전극을 형성하여, 투명 전극 및 도전성 물질을 통해, LED의 제2 형 반도체층을 구동회로층의 제2 전극과 전기적으로 연결할 수 있다.Here, the step of electrically connecting the second type semiconductor layer of the LED with the driving circuit layer includes forming a transparent electrode along the passivation, and forming the second type semiconductor layer of the LED through the transparent electrode and the conductive material. It can be electrically connected to the second electrode of.

여기에서, 중간 기판 상에서 LED 및 다른 LED 사이의 영역에 블랙 매트릭스(black matrix)를 형성하는 단계;를 더 포함할 수 있다.Here, forming a black matrix in a region between the LED and the other LED on the intermediate substrate; may further include.

한편, 중간 기판은 점착성 물질을 더 포함하며, LED의 제1 형 반도체층을 구동회로층과 전기적으로 연결하는 단계는 점착성 물질을 통해 중간 기판을 구동회로층 상에 부착하여, 도전성 물질을 통해 LED의 제1 형 반도체층을 구동회로층의 제1 전극과 전기적으로 연결할 수 있다.Meanwhile, the intermediate substrate further includes an adhesive material, and the step of electrically connecting the first type semiconductor layer of the LED with the driving circuit layer is to attach the intermediate substrate on the driving circuit layer through the adhesive material, and the LED through the conductive material. The first type semiconductor layer of may be electrically connected to the first electrode of the driving circuit layer.

여기에서, 점착성 물질은 에폭시(epoxy), 폴리이미드(polyimide), 페놀(phenol) 중 적어도 하나를 포함할 수 있다.Here, the adhesive material may include at least one of epoxy, polyimide, and phenol.

한편, LED는 제1 형 반도체층의 하부 또는 제2 형 반도체층의 상부에 형성된 반사 전극을 더 포함할 수 있다.Meanwhile, the LED may further include a reflective electrode formed under the first type semiconductor layer or on the second type semiconductor layer.

본 개시의 일 실시 예에 따른 디스플레이 모듈은, 기판; 기판 상에 형성되며, 픽셀 회로 및 픽셀 회로와 전기적으로 연결된 복수의 전극을 포함하는 구동회로층; 도전성 물질 및 점착성 물질을 포함하며, 점착성 물질을 통해 구동회로층 상에 부착된 중간 기판; 및 중간 기판 상에 형성된 LED;를 포함하며, 복수의 전극은 제1 전극 및 제2 전극을 포함하고, LED는 발광층 및 발광층 상하부 각각에 형성된 제1 형 반도체층 및 제2 형 반도체층을 포함하며, 제1 형 반도체는 중간 기판이 구동회로층에 부착됨에 따라 도전성 물질을 통해 제1 전극과 전기적으로 연결되고, 제2 형 반도체는 중간 기판이 구동회로층에 부착된 이후, 제2 전극과 전기적으로 연결된다.A display module according to an embodiment of the present disclosure includes: a substrate; A driving circuit layer formed on the substrate and including a pixel circuit and a plurality of electrodes electrically connected to the pixel circuit; An intermediate substrate including a conductive material and an adhesive material and attached to the driving circuit layer through the adhesive material; And an LED formed on the intermediate substrate, wherein the plurality of electrodes includes a first electrode and a second electrode, and the LED includes a first type semiconductor layer and a second type semiconductor layer formed on each of the upper and lower portions of the light emitting layer and the light emitting layer, , The first type semiconductor is electrically connected to the first electrode through a conductive material as the intermediate substrate is attached to the driving circuit layer, and the second type semiconductor is electrically connected to the second electrode after the intermediate substrate is attached to the driving circuit layer. It is connected by

여기에서, LED는, 수직형 구조를 갖는 LED일 수 있다.Here, the LED may be an LED having a vertical structure.

여기에서, 디스플레이 모듈은, LED의 측벽(sidewall)에 형성된 패시베이션(passivation);을 더 포함할 수 있다.Here, the display module may further include a passivation formed on a sidewall of the LED.

여기에서, LED는, 패시베이션을 따라 형성된 투명 전극;을 더 포함하고, 제2 형 반도체층은 투명 전극을 통해 제2 전극과 전기적으로 연결될 수 있다.Here, the LED may further include a transparent electrode formed along the passivation, and the second type semiconductor layer may be electrically connected to the second electrode through the transparent electrode.

여기에서, 중간 기판 상에서 LED 및 다른 LED 사이의 영역에 형성된 블랙 매트릭스(black matrix);를 더 포함할 수 있다.Here, a black matrix formed in a region between the LED and other LEDs on the intermediate substrate may further be included.

한편, 투명 전극은, 중간 기판의 도전성 물질과 동일한 물질일 수 있다.Meanwhile, the transparent electrode may be made of the same material as the conductive material of the intermediate substrate.

한편, 도전성 물질은 CNT(carbon nano tube), 그래핀(graphene) 및 금속 나노 와이어(nano wire) 중 적어도 하나를 포함할 수 있다.Meanwhile, the conductive material may include at least one of a carbon nano tube (CNT), graphene, and a metal nano wire.

한편, 점착성 물질은, 에폭시(epoxy), 폴리이미드(polyimide), 페놀(phenol) 중 적어도 하나를 포함할 수 있다.Meanwhile, the adhesive material may include at least one of epoxy, polyimide, and phenol.

한편, LED는 제1 형 반도체층의 하부 또는 제2 형 반도체층의 상부에 형성된 반사 전극;을 더 포함할 수 있다.Meanwhile, the LED may further include a reflective electrode formed under the first type semiconductor layer or on the second type semiconductor layer.

이상과 같은 본 개시의 다양한 실시 예에 따르면, 종래의 u-LED 구조가 가지는 한계를 개선함과 동시에 종래의 u-LED 공정 과정이 가지는 불량률, 미점률, 수율저하 등의 다양한 문제를 해결하는 디스플레이 모듈 및 그의 제조 방법을 제공할 수 있다.According to various embodiments of the present disclosure as described above, a display that improves the limitations of the conventional u-LED structure and solves various problems such as defect rate, low point rate, and yield reduction of the conventional u-LED process process. A module and a method of manufacturing the same can be provided.

또한, 본 개시의 다양한 실시 예에 따르면, 공정의 간소화, 쇼트발생 및 미점등 불량등 공정상의 이슈 해결을 통해, 수율저하를 개선하여 비용 절감 효과 및 신뢰성 향상의 효과가 기대된다.In addition, according to various embodiments of the present disclosure, through simplification of a process, solving process issues such as short circuit occurrence and unlit defects, yield reduction is improved, thereby reducing cost and improving reliability.

도 1은 본 개시의 일 실시 예에 따른 디스플레이 모듈을 설명하기 위한 도면이다.
도 2는 본 개시의 일 실시 예에 따른 디스플레이 모듈을 설명하기 위한 도면이다.
도 3은 본 개시의 일 실시 예에 따른 디스플레이 모듈을 보다 구체적으로 설명하기 위한 도면이다.
도 4a는 본 개시의 일 실시 예에 따른 디스플레이 모듈을 보다 구체적으로 설명하기 위한 도면이다.
도 4b는 본 개시의 일 실시 예에 따른 디스플레이 모듈을 보다 구체적으로 설명하기 위한 도면이다.
도 5는 본 개시의 일 실시 예에 따른 디스플레이 모듈을 제조하는 방법을 설명하기 위한 흐름도이다.
도 6a는 본 개시의 일 실시 예에 따른 에피 필름을 형성하는 단계를 설명하기 위한 도면이다.
도 6b는 본 개시의 일 실시 예에 따른 에피 필름을 형성하는 단계를 설명하기 위한 도면이다.
도 7a는 본 개시의 일 실시 예에 따른 에피 필름을 형성하는 단계를 설명하기 위한 도면이다.
도 7b는 본 개시의 일 실시 예에 따른 에피 필름을 형성하는 단계를 설명하기 위한 도면이다.
도 8a는 본 개시의 일 실시 예에 따른 중간 기판을 형성하는 단계를 설명하기 위한 도면이다.
도 8b는 본 개시의 일 실시 예에 따른 중간 기판을 형성하는 단계를 설명하기 위한 도면이다.
도 8c는 본 개시의 일 실시 예에 따른 중간 기판을 형성하는 단계를 설명하기 위한 도면이다.
도 9a는 본 개시의 일 실시 예에 따른 에피 필름을 중간 기판에 본딩하는 단계를 설명하기 위한 도면이다.
도 9b는 본 개시의 일 실시 예에 따른 에피 필름을 중간 기판에 본딩하는 단계를 설명하기 위한 도면이다.
도 9c는 본 개시의 일 실시 예에 따른 에피 필름을 중간 기판에 본딩하는 단계를 설명하기 위한 도면이다.
도 9d는 본 개시의 일 실시 예에 따른 에피 필름을 중간 기판에 본딩하는 단계를 설명하기 위한 도면이다.
도 10a는 본 개시의 일 실시 예에 따른 패터닝 단계를 설명하기 위한 도면이다.
도 10b는 본 개시의 일 실시 예에 따른 패터닝 단계를 설명하기 위한 도면이다.
도 10c는 본 개시의 일 실시 예에 따른 패터닝 단계를 설명하기 위한 도면이다.
도 10d는 본 개시의 일 실시 예에 따른 패터닝 단계를 설명하기 위한 도면이다.
도 10e는 본 개시의 일 실시 예에 따른 패터닝 단계를 설명하기 위한 도면이다.
도 10f는 본 개시의 일 실시 예에 따른 패터닝 방법에 따른 디스플레이 모듈의 구조를 설명하기 위한 도면이다.
도 11a는 본 개시의 일 실시 예에 따른 패시베이션층을 형성하는 단계를 설명하기 위한 도면이다.
도 11b는 본 개시의 일 실시 예에 따른 패시베이션층을 형성하는 단계를 설명하기 위한 도면이다.
도 11c는 본 개시의 일 실시 예에 따른 패시베이션층을 형성하는 단계를 설명하기 위한 도면이다.
도 12a는 본 개시의 일 실시 예에 따른 검사 방법을 설명하기 위한 도면이다.
도 12b는 본 개시의 일 실시 예에 따른 검사 방법을 설명하기 위한 도면이다.
도 13a는 본 개시의 일 실시 예에 따른 중간 기판을 기판(10)에 본딩하는 단계를 설명하기 위한 도면이다.
도 13b는 본 개시의 일 실시 예에 따른 중간 기판을 기판(10)에 본딩하는 단계를 설명하기 위한 도면이다.
도 13c는 본 개시의 일 실시 예에 따른 중간 기판을 기판(10)에 본딩하는 단계를 설명하기 위한 도면이다.
도 14a는 본 개시의 일 실시 예에 따라 전극을 형성하는 단계를 설명하기 위한 도면이다.
도 14b는 본 개시의 일 실시 예에 따라 전극을 형성하는 단계를 설명하기 위한 도면이다.
도 14c는 본 개시의 일 실시 예에 따라 전극을 형성하는 단계를 설명하기 위한 도면이다.
도 14d는 본 개시의 일 실시 예에 따라 전극을 형성하는 단계를 설명하기 위한 도면이다.
도 15는 본 개시의 일 실시 예에 따른 블랙 매트릭스를 형성하는 단계를 설명하기 위한 도면이다.1 is a diagram for describing a display module according to an exemplary embodiment of the present disclosure.
2 is a diagram illustrating a display module according to an exemplary embodiment of the present disclosure.
3 is a diagram illustrating a display module according to an exemplary embodiment of the present disclosure in more detail.
4A is a diagram for describing a display module according to an exemplary embodiment of the present disclosure in more detail.
4B is a diagram illustrating a display module according to an exemplary embodiment of the present disclosure in more detail.
5 is a flowchart illustrating a method of manufacturing a display module according to an exemplary embodiment of the present disclosure.
6A is a diagram illustrating a step of forming an epi film according to an exemplary embodiment of the present disclosure.
6B is a diagram illustrating a step of forming an epi film according to an exemplary embodiment of the present disclosure.
7A is a diagram illustrating a step of forming an epi film according to an exemplary embodiment of the present disclosure.
7B is a diagram illustrating a step of forming an epi film according to an exemplary embodiment of the present disclosure.
8A is a diagram illustrating a step of forming an intermediate substrate according to an exemplary embodiment of the present disclosure.
8B is a diagram illustrating a step of forming an intermediate substrate according to an exemplary embodiment of the present disclosure.
8C is a diagram illustrating a step of forming an intermediate substrate according to an exemplary embodiment of the present disclosure.
9A is a view for explaining a step of bonding an epi film to an intermediate substrate according to an exemplary embodiment of the present disclosure.
9B is a diagram illustrating a step of bonding an epi film to an intermediate substrate according to an embodiment of the present disclosure.
9C is a diagram for describing a step of bonding an epi film to an intermediate substrate according to an exemplary embodiment of the present disclosure.
9D is a diagram for describing a step of bonding an epi film to an intermediate substrate according to an exemplary embodiment of the present disclosure.
10A is a diagram illustrating a patterning step according to an embodiment of the present disclosure.
10B is a diagram illustrating a patterning step according to an embodiment of the present disclosure.
10C is a diagram illustrating a patterning step according to an embodiment of the present disclosure.
10D is a diagram illustrating a patterning step according to an embodiment of the present disclosure.
10E is a diagram illustrating a patterning step according to an embodiment of the present disclosure.
10F is a diagram illustrating a structure of a display module according to a patterning method according to an embodiment of the present disclosure.
11A is a diagram illustrating a step of forming a passivation layer according to an exemplary embodiment of the present disclosure.
11B is a diagram illustrating a step of forming a passivation layer according to an embodiment of the present disclosure.
11C is a diagram illustrating a step of forming a passivation layer according to an embodiment of the present disclosure.
12A is a diagram for describing an inspection method according to an embodiment of the present disclosure.
12B is a diagram for describing an inspection method according to an exemplary embodiment of the present disclosure.
13A is a diagram for describing a step of bonding an intermediate substrate to the substrate 10 according to an exemplary embodiment of the present disclosure.
13B is a diagram for describing a step of bonding an intermediate substrate to the substrate 10 according to an exemplary embodiment of the present disclosure.
13C is a diagram for describing a step of bonding an intermediate substrate to the substrate 10 according to an exemplary embodiment of the present disclosure.
14A is a diagram illustrating a step of forming an electrode according to an exemplary embodiment of the present disclosure.
14B is a diagram illustrating a step of forming an electrode according to an exemplary embodiment of the present disclosure.
14C is a diagram illustrating a step of forming an electrode according to an exemplary embodiment of the present disclosure.
14D is a diagram illustrating a step of forming an electrode according to an exemplary embodiment of the present disclosure.
15 is a diagram for describing a step of forming a black matrix according to an embodiment of the present disclosure.

본 개시를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 덧붙여, 하기 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 개시의 기술적 사상의 범위가 하기 실시 예에 한정되는 것은 아니다. 오히려, 이들 실시 예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 개시의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다.In describing the present disclosure, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present disclosure, a detailed description thereof will be omitted. In addition, the following embodiments may be modified in various other forms, and the scope of the technical idea of the present disclosure is not limited to the following embodiments. Rather, these embodiments are provided to make the present disclosure more faithful and complete, and to completely convey the technical idea of the present disclosure to those skilled in the art.

본 개시에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 개시의 실시 예의 다양한 변경(modifications), 균등물(equivalents), 및/또는 대체물(alternatives)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.It is to be understood that the techniques described in the present disclosure are not intended to be limited to specific embodiments, and include various modifications, equivalents, and/or alternatives of the embodiments of the present disclosure. In connection with the description of the drawings, similar reference numerals may be used for similar elements.

본 개시에서 사용된 "제1," "제2," "첫째," 또는 "둘째,"등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 상기 구성요소들을 한정하지 않는다. Expressions such as "first," "second," "first," or "second," used in the present disclosure may modify various elements regardless of order and/or importance, and It is used to distinguish it from other components and does not limit the above components.

본 개시에서, "A 또는 B," "A 또는/및 B 중 적어도 하나," 또는 "A 또는/및 B 중 하나 또는 그 이상"등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. 예를 들면, "A 또는 B," "A 및 B 중 적어도 하나," 또는 "A 또는 B 중 적어도 하나"는, (1) 적어도 하나의 A를 포함, (2) 적어도 하나의 B를 포함, 또는 (3) 적어도 하나의 A 및 적어도 하나의 B 모두를 포함하는 경우를 모두 지칭할 수 있다.In the present disclosure, expressions such as "A or B," "at least one of A or/and B," or "one or more of A or/and B" may include all possible combinations of items listed together. . For example, "A or B," "at least one of A and B," or "at least one of A or B" includes (1) at least one A, (2) at least one B, Or (3) it may refer to all cases including both at least one A and at least one B.

본 개시에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구성되다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In the present disclosure, expressions in the singular include plural expressions unless the context clearly indicates otherwise. In the present application, terms such as "comprise" or "comprise" are intended to designate the presence of features, numbers, steps, actions, components, parts, or combinations thereof described in the specification, but one or more other It is to be understood that the presence or addition of features, numbers, steps, actions, components, parts, or combinations thereof, does not preclude the possibility of preliminary exclusion.

어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "(기능적으로 또는 통신적으로) 연결되어((operatively or communicatively) coupled with/to)" 있다거나 "접속되어(connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(예: 제 3 구성요소)가 존재하지 않는 것으로 이해될 수 있다.Some component (eg, the first component) is “(functionally or communicatively) coupled with/to)” to another component (eg, the second component) or “ When referred to as "connected to", it should be understood that the certain component may be directly connected to the other component or may be connected through another component (eg, a third component). On the other hand, when a component (eg, a first component) is referred to as being “directly connected” or “directly connected” to another component (eg, a second component), the component and the It may be understood that no other component (eg, a third component) exists between the different components.

본 개시에서 사용된 표현 "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, "~에 적합한(suitable for)," "~하는 능력을 가지는(having the capacity to)," "~하도록 설계된(designed to)," "~하도록 변경된(adapted to)," "~하도록 만들어진(made to)," 또는 "~를 할 수 있는(capable of)"과 바꾸어 사용될 수 있다. 용어 "~하도록 구성된(또는 설정된)"은 하드웨어적으로 "특별히 설계된(specifically designed to)" 것만을 반드시 의미하지 않을 수 있다. 대신, 어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다. 예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 상기 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 상기 동작들을 수행할 수 있는 범용 프로세서(generic-purpose processor)(예: CPU 또는 application processor)를 의미할 수 있다.The expression "configured to (configured to)" used in the present disclosure is, for example, "suitable for," "having the capacity to" depending on the situation. ," "designed to," "adapted to," "made to," or "capable of." The term "configured to (or set)" may not necessarily mean only "specifically designed to" in hardware. Instead, in some situations, the expression "a device configured to" may mean that the device "can" along with other devices or parts. For example, the phrase “a processor configured (or configured) to perform A, B, and C” means a dedicated processor (eg, an embedded processor) for performing the above operation, or by executing one or more software programs stored in a memory device. , May mean a generic-purpose processor (eg, a CPU or an application processor) capable of performing the above operations.

이하에서는 첨부한 도면을 참고하여 본 개시에 따른 실시 예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. Hereinafter, embodiments according to the present disclosure will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art may easily implement the embodiments.

도 1은 본 개시의 일 실시 예에 따른 디스플레이 모듈을 설명하기 위한 도면이다.1 is a diagram for describing a display module according to an exemplary embodiment of the present disclosure.

도 1을 참조하여, 디스플레이 모듈(1)은 복수의 픽셀(100-1, 100-2)을 포함할 수 있다. 이 경우, 디스플레이 모듈(1)은 복수의 픽셀(100-1, 100-2)을 통해 영상(예: 사진, 동영상 등) 또는 정보(예: 문자, 숫자, 기호 등)를 시각적으로 표시할 수 있다. Referring to FIG. 1, the display module 1 may include a plurality of pixels 100-1 and 100-2. In this case, the display module 1 can visually display an image (eg, photo, video, etc.) or information (eg, letters, numbers, symbols, etc.) through a plurality of pixels 100-1 and 100-2. have.

여기서, 복수의 픽셀(100-1, 100-2) 각각은 디스플레이 모듈(1)에서 영상 또는 정보가 표시되는 화면(영역)을 구성하는 최소 단위이며, 복수의 픽셀(100-1) 각각은 독립적인 색상 또는 밝기를 갖는 점으로 나타날 수 있다. 한편, 복수의 픽셀(100-1, 100-2)은 서로 위치가 상이할 뿐 서로 동일한 구조와 기능을 갖는다는 점에서, 특별한 사정이 없는 한 하나의 픽셀(100-1)에 대한 설명이 다른 픽셀(100-2)에도 동일하게 적용될 수 있다. 이하에서는, 설명의 편의를 위해 픽셀(100-1)에 대해 설명하기로 한다.Here, each of the plurality of pixels 100-1 and 100-2 is a minimum unit constituting a screen (area) on which an image or information is displayed in the display module 1, and each of the plurality of pixels 100-1 is independently It can appear as dots with phosphorus color or brightness. On the other hand, since the plurality of pixels 100-1 and 100-2 have different positions and have the same structure and function as each other, the description of one pixel 100-1 is different unless there are special circumstances. The same can be applied to the pixel 100-2. Hereinafter, for convenience of description, the pixel 100-1 will be described.

픽셀(100-1)은 복수의 서브 픽셀(예: red, green, blue의 서브 픽셀 등)의 조합으로 이루어질 수 있다. 즉, 서로 인접한 영역에 위치하는 복수의 서브 픽셀의 색의 조합으로 하나의 픽셀(100-1)을 구성할 수 있다. 이를 위해, 픽셀(100-1) 또는 서브 픽셀은 광을 발광하는 반도체 소자(예: LED(50, 도 2 참조))로 구현될 수 있다. 보다 구체적인 내용은 후술하여 설명하도록 한다.The pixel 100-1 may be formed of a combination of a plurality of subpixels (eg, red, green, blue subpixels, etc.). That is, one pixel 100-1 may be configured by a combination of colors of a plurality of sub-pixels located in adjacent regions. To this end, the pixel 100-1 or the sub-pixel may be implemented as a semiconductor device (eg, LED 50 (refer to FIG. 2 )) that emits light. More detailed information will be described later.

복수의 픽셀(100-1, 100-2)은 상호간 기설정된 간격마다 서로 이격되어 배열될 수 있다. 즉, 복수의 픽셀(100-1, 100-2)은 매트릭스 타입(예: M x N, 이때 M 및 N 각각은 자연수)으로 배열될 수 있다. The plurality of pixels 100-1 and 100-2 may be arranged to be spaced apart from each other at predetermined intervals. That is, the plurality of pixels 100-1 and 100-2 may be arranged in a matrix type (eg, M x N, where M and N are each natural number).

한편, 디스플레이 모듈(1)은 그 자체로 디스플레이 장치로 구현될 수 있을 뿐만 아니라, 복수의 디스플레이 모듈이 결합되어 하나의 디스플레이 장치로 구현될 수도 있다. 예를 들어, 복수의 디스플레이 모듈은 매트릭스 타입(예: Q x W, Q 및 W 각각은 자연수)으로 타일링되어 하나의 디스플레이 장치를 구성할 수 있다. Meanwhile, the display module 1 may be implemented as a display device by itself, and may be implemented as a single display device by combining a plurality of display modules. For example, a plurality of display modules may be tiled in a matrix type (eg, each of Q x W, Q, and W is a natural number) to configure one display device.

디스플레이 장치(미도시)는 외부 장치로부터 수신되는 영상 신호 또는 스토리지(미도시)에 저장된 영상 신호를 이미지 프로세서(미도시)를 통해 처리하여 영상을 시각적으로 표시하거나, 프로세서(미도시)에 의해 처리된 정보를 시각적으로 표시할 수 있는 장치를 지칭할 수 있다. 이를 위해, 디스플레이 장치는 TV, 모니터, 휴대용 멀티미디어 장치, 휴대용 통신장치, 스마트 폰, 스마트 글래스, 스마트 윈도우, 스마트 워치, HMD(Head Mount Display), 웨어러블 장치(Wearable device), 포터블 장치(Portable device), 핸즈헬드 장치(Handheld device), 사이니지(Signage), 전광판, 광고판, 시네마 스크린, 비디오 월 등 다양한 형태로 구현될 수 있으며, 그 형태가 한정되지 않는다. A display device (not shown) visually displays an image by processing an image signal received from an external device or an image signal stored in a storage (not shown) through an image processor (not shown), or processed by a processor (not shown). It may refer to a device capable of visually displaying the information. To this end, the display device is a TV, a monitor, a portable multimedia device, a portable communication device, a smart phone, a smart glass, a smart window, a smart watch, a head mount display (HMD), a wearable device, and a portable device. , Handheld device, signage, electronic signage, advertising board, cinema screen, video wall, etc. may be implemented in various forms, the form is not limited.

즉, 본 개시의 일 실시 예에 따른 디스플레이 모듈(1)은 단일한 단위로 웨어러블 장치, 포터블 장치, 핸즈헬드 장치 및 각종 디스플레이가 필요한 전자 제품(주로 소형 디스플레이 장치)이나 전장에 설치되어 적용될 수 있으며, 디스플레이 모듈(1)은 복수의 단위로 매트릭스 타입의 조립 배치를 통해 모니터, 고해상도 TV 및 사이니지(또는, 디지털 사이니지(digital signage)), 전광판 등과 같은 전자 제품(주로 대형 디스플레이 장치)이나 전장에 적용될 수 있다. 나아가, 본 개시의 일 실시 예에 따른 디스플레이 모듈(1)은 스마트 윈도우, 스마트 글래스 등과 같은 투명 디스플레이 장치에 적용될 수도 있다.That is, the display module 1 according to an embodiment of the present disclosure may be installed and applied to a wearable device, a portable device, a hands-held device, and an electronic product (mainly a small display device) requiring various displays or an electric field as a single unit. , Display module 1 is a monitor, high-definition TV, and electronic products (mainly large display devices) such as signage (or digital signage), electric signage, etc. through a matrix-type assembly arrangement in a plurality of units. Can be applied to Furthermore, the display module 1 according to an embodiment of the present disclosure may be applied to a transparent display device such as a smart window or smart glass.

이하에서는 첨부된 도면을 참조하여, 본 개시의 일 실시 예에 따른 디스플레이 모듈(1)을 보다 구체적으로 설명하도록 한다. Hereinafter, a display module 1 according to an embodiment of the present disclosure will be described in more detail with reference to the accompanying drawings.

도 2 내지 도 4b는 본 개시의 일 실시 예에 따른 디스플레이 모듈(1)을 보다 구체적으로 설명하기 위한 도면이다. 도 2 내지 도 4b는 하나의 단위 LED(50)에 대한 디스플레이 모듈(1)의 단면도를 도시한 것이다.2 to 4B are views for explaining in more detail the display module 1 according to an exemplary embodiment of the present disclosure. 2 to 4B are cross-sectional views of the display module 1 for one unit LED 50.

도 2를 참조하여, 본 개시의 일 실시 예에 따른 디스플레이 모듈(1)은, 기판(10), 구동회로층(20), 중간 기판(40) 및 LED(50)를 포함할 수 있다.Referring to FIG. 2, the display module 1 according to an exemplary embodiment of the present disclosure may include a substrate 10, a driving circuit layer 20, an intermediate substrate 40, and an LED 50.

기판(10)은 구동회로층(20), LED(50) 등이 다양한 전자 소자를 지지하고 보호할 수 있다. 또한, 기판(10)은 투명한 성질을 갖거나, 단단한 성질(rigid) 또는 유연한 성질(flexible)을 가질 수 있다. 이를 위해, 기판(10)은 glass, PI(polyimide), PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PVC(polyvinyl chloride), PMMA(poly methyl methacrylate) 등의 다양한 소재로 구현될 수 있다.The substrate 10 may support and protect various electronic devices, such as the driving circuit layer 20 and the LED 50. In addition, the substrate 10 may have a transparent property, or may have a rigid property or a flexible property. To this end, the substrate 10 may be implemented with various materials such as glass, polyimide (PI), polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyvinyl chloride (PVC), and poly methyl methacrylate (PMMA).

구동회로층(20)은 기판(10) 상에 형성될 수 있다. 구동회로층(20)은 LED(50)와 전기적으로 연결되며, LED(50)에 전원(예: 전압 또는 전류)을 인가하여 LED(50)를 발광시킬 수 있다. 즉, 구동회로층(20)은 LED(50)가 구동하도록 전원을 제어할 수 있다. 여기서 전원은 AC(alternating current), DC(direct current), 구형파, 삼각파 등 다양한 형태로 인가될 수 있다. 한편, 구동회로층(20)은 LED(50)의 구동을 제어하는 방식(예: DC 구동, AC 구동, PWM(Pulse Width Modulation) 구동 등)에 따라 다양한 회로로 구성될 수 있다.The driving circuit layer 20 may be formed on the substrate 10. The driving circuit layer 20 is electrically connected to the LED 50, and may emit light of the LED 50 by applying power (eg, voltage or current) to the LED 50. That is, the driving circuit layer 20 may control power so that the LED 50 is driven. Here, the power may be applied in various forms such as alternating current (AC), direct current (DC), square wave, and triangular wave. Meanwhile, the driving circuit layer 20 may be configured with various circuits according to a method of controlling the driving of the LED 50 (eg, DC driving, AC driving, PWM (Pulse Width Modulation) driving, etc.).

일 실시 예로서 도 3을 참조하여, 구동회로층(20)은 픽셀 회로(21) 및 복수의 전극(28, 29)을 포함할 수 있다. As an embodiment, referring to FIG. 3, the driving circuit layer 20 may include a pixel circuit 21 and a plurality of electrodes 28 and 29.

픽셀 회로(21)는 LED(50)가 발광하도록 LED(50)를 구동할 수 있다. 이를 위해, LED(50)는 픽셀 회로(21) 상에 실장되어(또는 본딩되어), LED(50) 및 픽셀 회로(21)는 상호 전기적으로 연결(접속)될 수 있다. 이때, LED(50)는 디스플레이 모듈(1)의 서브 픽셀(예: red, green, blue)을 구성할 수 있다. 즉, 픽셀 회로(21)는 R(red) 서브 픽셀, G(green) 서브 픽셀, B(blue) 서브 픽셀 중 하나에 대응되는 LED(50)에 대해 형성될 수 있다.The pixel circuit 21 may drive the LED 50 so that the LED 50 emits light. To this end, the LED 50 is mounted (or bonded) on the pixel circuit 21, and the LED 50 and the pixel circuit 21 may be electrically connected (connected) to each other. In this case, the LED 50 may constitute a sub-pixel (eg, red, green, blue) of the display module 1. That is, the pixel circuit 21 may be formed for the LED 50 corresponding to one of an R (red) sub-pixel, a G (green) sub-pixel, and a B (blue) sub-pixel.

이를 위해, 픽셀 회로(21)는 스위칭 소자, 커패시터, 금속 배선, 절연체 등을 포함할 수 있다. 여기서, 스위칭 소자는 a-Si(Amorphous Silicon) 재료 기반의 TFT(Thin Film Transistor), LTPS(Low-Temperature Polycrystalline Silicon) 재료 기반의 TFT 등으로 구현될 수 있다. TFT는 게이트(Gate), 소스(Source), 드레인(Drain)을 포함하며, 게이트에 전압을 가하면 채널(Channel)이 형성되어 소스에서 드레인으로 전류가 흐르며, 이로 인해 픽셀 회로(21)에 연결된 LED(50)가 발광하도록 LED(50)에 전류(또는 전압)가 전달될 수 있다. To this end, the pixel circuit 21 may include a switching element, a capacitor, a metal wire, an insulator, and the like. Here, the switching element may be implemented as a TFT (Thin Film Transistor) based on an a-Si (Amorphous Silicon) material, or a TFT based on a Low-Temperature Polycrystalline Silicon (LTPS) material. The TFT includes a gate, a source, and a drain, and when a voltage is applied to the gate, a channel is formed and a current flows from the source to the drain, and thus the LED connected to the pixel circuit 21 Current (or voltage) may be delivered to the LED 50 so that the 50 emits light.

구동회로층(20)의 복수의 전극(28, 29)은 제1 전극(28) 및 제2 전극(29)을 포함할 수 있다. 여기서, 제1 전극(28)은 anode 및 cathode 중에서 하나이며, 제2 전극(29)은 anode 및 cathode 중에서 제1 전극(28)과 다른 하나일 수 있다.The plurality of electrodes 28 and 29 of the driving circuit layer 20 may include a first electrode 28 and a second electrode 29. Here, the first electrode 28 may be one of an anode and a cathode, and the second electrode 29 may be one of an anode and a cathode different from the first electrode 28.

구동회로층(20)의 복수의 전극(28, 29)은 픽셀 회로(21)와 전기적으로 연결될 수 있다. 즉, 제1 전극(28) 및 제2 전극(29)은 픽셀 회로(21)와 오믹 접촉(ohmic contact) 함으로써 전기적으로 연결될 수 있다. 이 경우, 픽셀 회로(21)는 제1 전극(28) 및 제2 전극(29)을 통해 LED(50)에 전기적으로 연결될 수 있다. 예를 들어, 픽셀 회로(21)는 제1 전극(28), 중간 기판(40)의 도전성 물질(48) 및 LED(50)의 도전성 물질(58)을 통해, LED(50)의 제1 반도체층(51)과 전기적으로 연결되며, 픽셀 회로(21)는 제2 전극(29), 중간 기판(40)의 도전성 물질(49) 및 LED(50)의 상부 전극(59)을 통해, LED(50)의 제2 반도체층(55)과 전기적으로 연결될 수 있다. The plurality of electrodes 28 and 29 of the driving circuit layer 20 may be electrically connected to the pixel circuit 21. That is, the first electrode 28 and the second electrode 29 may be electrically connected by making ohmic contact with the pixel circuit 21. In this case, the pixel circuit 21 may be electrically connected to the LED 50 through the first electrode 28 and the second electrode 29. For example, the pixel circuit 21 is a first semiconductor of the LED 50 through the first electrode 28, the conductive material 48 of the intermediate substrate 40 and the conductive material 58 of the LED 50. It is electrically connected to the layer 51, and the pixel circuit 21 is through the second electrode 29, the conductive material 49 of the intermediate substrate 40, and the upper electrode 59 of the LED 50, the LED ( It may be electrically connected to the second semiconductor layer 55 of 50).

구동회로층(20)의 복수의 전극(28, 29) 각각은 전기 전도성 외에도, 투명한 성질, 유연한 성질 등의 다양한 성질을 갖는 소재로 구현될 수 있다. 예를 들어, 복수의 전극(28, 29) 각각은 Al, Ti, Ni, Pd, Ag, Au, Au-Ge, 인듐 주석 산화물(indium-tin-oxide: ITO) 및 ZnO 등의 소재 중 적어도 하나를 포함하는 형태로 구현될 수 있다. Each of the plurality of electrodes 28 and 29 of the driving circuit layer 20 may be formed of a material having various properties such as transparent properties and flexible properties in addition to electrical conductivity. For example, each of the plurality of electrodes 28 and 29 is at least one of materials such as Al, Ti, Ni, Pd, Ag, Au, Au-Ge, indium-tin-oxide (ITO), and ZnO. It may be implemented in a form including.

중간 기판(40)은 구동회로층(20) 상에 부착될 수 있다. 또한 이 경우, 중간 기판(40) 상부에는 LED(50)의 하부가 본딩(또는 부착)되며, 중간 기판(40) 하부에는 구동회로층(20)의 상부가 본딩(또는 부착)될 수 있다. 즉, 중간 기판(40)은 복수의 LED(50)가 중간 기판(40) 상에 본딩된 상태에서, 구동회로층(20) 상에 부착될 수 있다. 이에 따라, 구동회로층(20)은 중간 기판(40)을 통해 LED(50)와 전기적으로 연결될 수 있다.The intermediate substrate 40 may be attached on the driving circuit layer 20. In this case, the lower portion of the LED 50 may be bonded (or attached) to the upper portion of the intermediate substrate 40, and the upper portion of the driving circuit layer 20 may be bonded (or attached) to the lower portion of the intermediate substrate 40. That is, the intermediate substrate 40 may be attached on the driving circuit layer 20 in a state in which the plurality of LEDs 50 are bonded to the intermediate substrate 40. Accordingly, the driving circuit layer 20 may be electrically connected to the LED 50 through the intermediate substrate 40.

여기서, 중간 기판(40)은 프리프레그(Prepreg; Preimpregnated Material)일 수 있다. 이때, 프리프레그는 섬유재료(예: fiber, fabric)에 수지(resin)를 함침시켜 혼합 성형된 재료를 총칭할 수 있다. 프리프레그는 수지와 섬유재료(예: 주로 탄소 섬유 재료)의 비율을 정밀하게 조절 할 수 있으며, 섬유재료의 체적비를 높일 수 있다는 점에서, 타 재료에 비해 강도(strength), 강성도(stiffness), 내식성(corrosion resistance), 피로수명(fatigue), 내마모성(wear resistance), 내충격성(impact resistance), 경량화(weight reduction), 신뢰성, 탄성력 등의 다양한 특성이 향상된다는 장점이 있다. 또한, 프리프레그가 시트 형태로 형성되는 경우, 원하는 크기로 쉽게 재단하여 사용할 수 있다는 장점이 있다.Here, the intermediate substrate 40 may be a prepreg (Preimpregnated Material). In this case, the prepreg may collectively refer to a material obtained by impregnating a fiber material (eg, fiber, fabric) with a resin to be mixed and molded. Prepreg can precisely control the ratio of resin and fiber material (eg, mainly carbon fiber material), and in that it can increase the volume ratio of fiber material, compared to other materials, strength, stiffness, It has the advantage of improving various properties such as corrosion resistance, fatigue life, wear resistance, impact resistance, weight reduction, reliability, and elasticity. In addition, when the prepreg is formed in a sheet shape, there is an advantage that it can be easily cut to a desired size and used.

일 실시 예로서 도 3을 참조하여, 중간 기판(40)(예: 프리프레그)는 점착성 물질(43) 및 도전성 물질(48, 49, 58)을 포함할 수 있다. 중간 기판(40)은 점착성 물질(43)을 통해 구동회로층(20) 상에 부착될 수 있다. 구체적으로, 점착성 물질(43)은 수지 등으로 구현되어 점착성(tack)을 가질 수 있으며, 중간 기판(40)은 점착성 물질(43)의 점착성에 의해 구동회로층(20) 상에 부착될 수 있다.As an embodiment, referring to FIG. 3, the intermediate substrate 40 (eg, a prepreg) may include an adhesive material 43 and a conductive material 48, 49, and 58. The intermediate substrate 40 may be attached on the driving circuit layer 20 through the adhesive material 43. Specifically, the adhesive material 43 may be implemented with a resin or the like to have tack, and the intermediate substrate 40 may be attached on the driving circuit layer 20 by the adhesion of the adhesive material 43 .

여기서, 점착성 물질(43)은 에폭시(epoxy), 폴리이미드(polyimide), 페놀(phenol) 중 적어도 하나를 포함할 수 있다. 이에 따라, 중간 기판(예: 프리프레그)(40)의 표면은 점착성(tack)을 가질 수 있다. Here, the adhesive material 43 may include at least one of epoxy, polyimide, and phenol. Accordingly, the surface of the intermediate substrate (eg, prepreg) 40 may have tack.

구동회로층(20)은 도전성 물질(48, 49, 58)을 통해 복수의 LED(50)와 전기적으로 연결될 수 있다. 이때, 도전성 물질(48, 49, 58)은 기설정된 값 이상의 전기전도성을 갖는 섬유재료로 구현될 수 있다. 또한 이 경우, 복수의 LED(50)는 도전성 물질(48, 58)에 의해 중간 기판(40) 상에 부착될 수 있다. 구체적으로, 복수의 LED(50)는 도전성 물질(48, 58)의 반데르발스(van der Waals force) 힘에 의해 중간 기판(40) 상에 부착될 수 있다. 이때, 반데르발스 힘은 중성인 분자 상호간에 작용하는 힘이며, 분자 상호간(LED(50) 및 도전성 물질(48, 58)의 분자 상호간) 거리가 가까울수록 힘의 세기가 강해질 수 있다. The driving circuit layer 20 may be electrically connected to the plurality of LEDs 50 through conductive materials 48, 49, and 58. In this case, the conductive materials 48, 49, and 58 may be implemented as a fibrous material having electrical conductivity of a predetermined value or more. Also in this case, the plurality of LEDs 50 may be attached on the intermediate substrate 40 by conductive materials 48 and 58. Specifically, the plurality of LEDs 50 may be attached on the intermediate substrate 40 by a van der Waals force of the conductive materials 48 and 58. At this time, the van der Waals force is a force acting between neutral molecules, and the strength of the force may increase as the distance between molecules (the molecules of the LED 50 and the conductive materials 48 and 58) is closer.

이를 위해, 도전성 물질(48, 49, 58)은 CNT(carbon nano tube), 그래핀(graphene) 및 금속 나노 와이어(nano wire) 중 적어도 하나를 포함할 수 있다. To this end, the conductive materials 48, 49, and 58 may include at least one of a carbon nano tube (CNT), graphene, and a metal nano wire.

여기서, CNT는 탄소 원자들이 원통형 또는 나선형의 구조를 지니는 탄소의 동소체를 지칭할 수 있다. CNT는 CNT의 구조(예: SW-CNT(single wall CNT), MW-CNT(multi wall CNT) 등), CNT의 직경(diameters), CNT의 분자 길이(length), CNT의 농도(또는 밀도), 혼성물질(예: Ag 나노 와이어, TiOx 등)의 밀도에 따라, 광학적 투명도 및 전기적 특성(예: 전기 전도성, 전기 저항 등)이 달라질 수 있다. 이에 따라, CNT는 저항이 높은 블랙 매트릭스로 사용하거나, 이와 반대로 전기 전도성이 높은 투명 전극으로 사용할 수도 있다.Here, CNT may refer to an allotrope of carbon in which carbon atoms have a cylindrical or helical structure. CNT is the structure of CNT (e.g. SW-CNT (single wall CNT), MW-CNT (multi wall CNT), etc.), CNT diameters, CNT molecular length, CNT concentration (or density) , Depending on the density of the hybrid material (eg, Ag nanowire, TiO x, etc.), optical transparency and electrical properties (eg, electrical conductivity, electrical resistance, etc.) may vary. Accordingly, the CNT may be used as a high-resistance black matrix, or conversely, as a transparent electrode having high electrical conductivity.

그래핀은 탄소 원자들이 육각형의 벌집 모양으로 연결되어 2차원 평면 구조를 이루는 탄소의 동소체를 지칭할 수 있다. 그래핀은 층의 개수에 따라 단층(single-layer) 그래핀 또는 다층(multi-layer) 그래핀 등으로 구분될 수 있으며, 그래핀의 층의 개수에 따라 광학적 투명도 및 전기적 특성이 달라질 수 있다.Graphene may refer to an allotrope of carbon in which carbon atoms are connected in a hexagonal honeycomb shape to form a two-dimensional planar structure. Graphene may be classified into single-layer graphene or multi-layer graphene depending on the number of layers, and optical transparency and electrical properties may vary depending on the number of layers of graphene.

금속 나노 와이어(nano wire)는 나노미터 단위의 크기를 가지는 와이어 구조체를 지칭할 수 있다. 금속 나노 와이어는 수 나노미터에서 수백 나노미터 사이의 지름을 갖는 와이어 형태로서, Ag, TiOx, Ni, Pt, Au, Si, InP, GaN, ZnO 중에서 적어도 하나의 물질을 포함할 수 있다. The metal nano wire may refer to a wire structure having a size of a nanometer unit. The metal nanowire is in the form of a wire having a diameter between several nanometers and hundreds of nanometers , and may include at least one material among Ag, TiO x , Ni, Pt, Au, Si, InP, GaN, and ZnO.

한편, 상술한 중간 기판(40)(예: 프리프레그)의 조성물 또는 구조는 일 실시 예일 뿐이며, 다양하게 변형되어 실시될 수 있다.Meanwhile, the composition or structure of the intermediate substrate 40 (eg, prepreg) described above is only an example, and may be variously modified and implemented.

LED(50)는 중간 기판(40) 상에 형성될 수 있다. 이 경우, 복수의 LED(50) 각각은 중간 기판(40)을 통해 구동회로층(20)과 전기적으로 연결되며, 구동회로층(20)에서 인가된 전원에 따라 광을 발광할 수 있다. The LED 50 may be formed on the intermediate substrate 40. In this case, each of the plurality of LEDs 50 is electrically connected to the driving circuit layer 20 through the intermediate substrate 40 and may emit light according to the power applied from the driving circuit layer 20.

여기서, LED(Light Emitting Diode)(50)는 반도체 발광 소자를 지칭할 수 있다. 예를 들어, LED(50)는 무기 반도체(Inorganic Semiconductor) 기반의 마이크로 LED 소자(Micro-LED) 또는 미니 LED(Mini-LED) 소자로 구현될 수 있다. 여기서, 마이크로 LED 소자는 가로, 세로 및 높이가 각각 1~100 마이크로미터(㎛) 크기의 반도체 발광 소자를 지칭할 수 있으며, 미니 LED 소자는 가로, 세로 및 높이가 각각 100~200 마이크로미터(㎛) 크기의 반도체 발광 소자를 지칭할 수 있다. 다만 이는 일 실시 예일 뿐, 그 밖에도 본 개시의 목적에 부합하는 발광 소자라면, 그 종류가 특별히 제한되는 것은 아니다.Here, the LED (Light Emitting Diode) 50 may refer to a semiconductor light emitting device. For example, the LED 50 may be implemented as an inorganic semiconductor-based micro-LED device or a mini-LED device. Here, the micro LED device may refer to a semiconductor light emitting device having a size of 1 to 100 micrometers (µm) in width, length, and height, and the mini LED device has a width, length, and height of 100 to 200 micrometers (µm ) May refer to the size of a semiconductor light emitting device. However, this is only an exemplary embodiment, and other types of light emitting devices that meet the purpose of the present disclosure are not particularly limited.

일 실시 예로서 도 3을 참조하여, 복수의 LED(50) 각각은 제1 형 반도체층(51) 및 제2 형 반도체층(55), 발광층(53)을 포함할 수 있다. As an embodiment, referring to FIG. 3, each of the plurality of LEDs 50 may include a first type semiconductor layer 51, a second type semiconductor layer 55, and an emission layer 53.

제1 형 반도체층(51)은 n형(n-type) 반도체 및 p형(p-type) 반도체 중 하나이며, 제2 반도체층(55)은 n형 반도체 및 p형 반도체 중 제1 형 반도체층(51)과 다른 하나일 수 있다.The first-type semiconductor layer 51 is one of an n-type semiconductor and a p-type semiconductor, and the second semiconductor layer 55 is a first-type semiconductor among n-type and p-type semiconductors. It may be one different from the layer 51.

여기서, n형 반도체는 전하를 옮기는 캐리어로 자유전자(electron)가 사용되는 반도체를 지칭할 수 있으며, p형 반도체는 전하를 옮기는 캐리어로 정공(hole)이 사용되는 반도체를 지칭할 수 있다. 이를 위해, n형 반도체 및 p형 반도체는 III-V족, II-VI족 등의 화합물 반도체로 구현될 수 있다. 특히, n형 반도체 및 p형 반도체는 질화물 반도체층으로 구현될 수 있다. 예를 들어, n형 반도체 및 p형 반도체 각각은 n-GaN 및 p-GaN 일 수 있다. 다만, 본 개시에 따른 n형 반도체 및 p형 반도체는 이에 국한되는 것은 아니며, 디스플레이 모듈(1)에 요구되는 다양한 특성에 따라 다양한 재료로 이루어질 수 있다. Here, the n-type semiconductor may refer to a semiconductor in which free electrons are used as carriers for transferring charges, and the p-type semiconductor may refer to a semiconductor in which holes are used as carriers for transferring charges. To this end, the n-type semiconductor and the p-type semiconductor may be implemented as compound semiconductors such as Group III-V and Group II-VI. In particular, the n-type semiconductor and the p-type semiconductor may be implemented as a nitride semiconductor layer. For example, each of the n-type semiconductor and the p-type semiconductor may be n-GaN and p-GaN. However, the n-type semiconductor and the p-type semiconductor according to the present disclosure are not limited thereto, and may be made of various materials according to various characteristics required for the display module 1.

제1 형 반도체층(51) 및 제2 형 반도체층(55)은 발광층(53) 상하부 각각에 형성될 수 있다. 예를 들어, 제1 형 반도체층(51)은 발광층(53)의 하부에 형성되며, 제2 형 반도체층(55)은 발광층(53)의 상부에 형성될 수 있다.The first type semiconductor layer 51 and the second type semiconductor layer 55 may be formed on each of the upper and lower portions of the light emitting layer 53. For example, the first type semiconductor layer 51 may be formed under the emission layer 53, and the second type semiconductor layer 55 may be formed on the emission layer 53.

제1 형 반도체층(51)은 중간 기판(40)이 구동회로층(20)에 본딩될 수 있다. 즉, 제1 형 반도체층(51)은 중간 기판(40)이 구동회로층(20)에 부착됨에 따라, 중간 기판(40)의 도전성 물질(48)을 통해 구동회로층(20)의 제1 전극(28)과 전기적으로 연결될 수 있다.In the first type semiconductor layer 51, the intermediate substrate 40 may be bonded to the driving circuit layer 20. That is, the first type semiconductor layer 51 is the first of the driving circuit layer 20 through the conductive material 48 of the intermediate substrate 40, as the intermediate substrate 40 is attached to the driving circuit layer 20. It may be electrically connected to the electrode 28.

구체적으로, LED(50)의 하부, 즉 제1 형 반도체층(51)은 중간 기판(40)의 도전성 물질(48, 58)과 오믹 접촉(ohmic contact) 할 수 있다. 즉, 제1 형 반도체층(51)은 중간 기판(40)의 도전성 물질(48, 58)을 통해 구동회로층(20)과 전기적으로 연결될 수 있다. 즉, 중간 기판(40)의 도전성 물질(48, 58)은 LED의 하부 전극 및 구동회로층(20)과의 전기 접속의 기능을 가질 수 있다.Specifically, the lower portion of the LED 50, that is, the first type semiconductor layer 51 may make ohmic contact with the conductive materials 48 and 58 of the intermediate substrate 40. That is, the first type semiconductor layer 51 may be electrically connected to the driving circuit layer 20 through the conductive materials 48 and 58 of the intermediate substrate 40. That is, the conductive materials 48 and 58 of the intermediate substrate 40 may have a function of electrical connection between the lower electrode of the LED and the driving circuit layer 20.

제2 형 반도체층(55)은 중간 기판(40)이 구동회로층(20)에 부착된 이후, 구동회로층(20)의 제2 전극(29)과 전기적으로 연결될 수 있다. 이는 LED(50)의 구조(수직형 구조, 플립칩(Flip-chip) 구조 등)에 따라 전기적으로 연결되는 방법이 상이할 수 있다. The second type semiconductor layer 55 may be electrically connected to the second electrode 29 of the driving circuit layer 20 after the intermediate substrate 40 is attached to the driving circuit layer 20. According to the structure of the LED 50 (vertical structure, flip-chip structure, etc.), the method of electrical connection may be different.

일 실시 예로서, 수직형 구조의 경우, 복수의 LED(50) 각각은 상부 전극(59)을 더 포함할 수 있다. 이때, 상부 전극(59)은 전극(또는 패드) 및 배선의 기능을 겸할 수 있다. As an embodiment, in the case of a vertical structure, each of the plurality of LEDs 50 may further include an upper electrode 59. In this case, the upper electrode 59 may also function as an electrode (or pad) and a wiring.

여기서, 상부 전극(59)은 제2 형 반도체층(55)은 중간 기판(40)이 구동회로층(20)에 부착된 이후에 제2 형 반도체층(55)의 상부에 형성될 수 있다. 이‹š, 상부 전극(59)은 제2 형 반도체층(55)의 상부 및 LED(50)의 측면을 따라 형성될 수 있다. Here, the upper electrode 59 may be formed on the second type semiconductor layer 55 after the intermediate substrate 40 is attached to the driving circuit layer 20. In this case, the upper electrode 59 may be formed above the second type semiconductor layer 55 and along the side surface of the LED 50.

이 경우, 제2 형 반도체층(55)은, 복수의 LED(50)의 상부 전극(59)을 통해, 구동회로층(20)과 전기적으로 연결될 수 있다. 예를 들어, 제2 형 반도체층(55)은 상부 전극(59) 및 중간 기판(40)의 도전성 물질(49)을 통해, 구동회로층(20)의 제2 전극(29)과 전기적으로 연결될 수 있다. 즉, 상부 전극(59)은 LED(50)의 제2 형 반도체층(55) 및 구동회로층(20)의 제2 전극(29)간 전기 접속의 기능을 가질 수 있다.In this case, the second type semiconductor layer 55 may be electrically connected to the driving circuit layer 20 through the upper electrode 59 of the plurality of LEDs 50. For example, the second type semiconductor layer 55 may be electrically connected to the second electrode 29 of the driving circuit layer 20 through the upper electrode 59 and the conductive material 49 of the intermediate substrate 40. I can. That is, the upper electrode 59 may have a function of electrical connection between the second type semiconductor layer 55 of the LED 50 and the second electrode 29 of the driving circuit layer 20.

발광층(Light Emitting Layer)(53)은 반도체 접합(junction)에 의해 제1 형 반도체층(51) 및 제2 형 반도체층(55) 사이에서 형성될 수 있다. The light emitting layer 53 may be formed between the first type semiconductor layer 51 and the second type semiconductor layer 55 by a semiconductor junction.

구체적으로, 발광층은 n형 반도체 및 p형 반도체의 접합(junction)에 의해 n형 반도체 및 p형 반도체 사이의 계면에서, 단일 양자 우물 구조(Single-Quantum Well; SQW), 다중 양자 우물 구조(Multi-Quantum Well; MQW) 또는 퀀텀닷(Quantum Dot: QD) 구조로 형성될 수 있다. 여기서, 발광층(53)이 다중 양자 우물 구조로 형성되는 경우, 발광층(53)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaAs(InGaGs)/AlGaAs와 같은 구조로 형성될 수 있으나, 본 개시가 이와 같은 구조에 한정되는 것은 아니다. 또한, 발광층(53)에 포함되는 양자 우물의 개수 또한 특정한 개수에 한정되지 않는다.Specifically, the light emitting layer is a single quantum well structure (Single-Quantum Well; SQW), a multi-quantum well structure (Multi-quantum well structure) at the interface between the n-type semiconductor and the p-type semiconductor by the junction (junction) of the n-type semiconductor and the p-type semiconductor. -Quantum Well (MQW) or quantum dot (QD) structure can be formed. Here, when the light emitting layer 53 is formed in a multi-quantum well structure, the well layer/barrier layer of the light emitting layer 53 may be formed in a structure such as InGaN/GaN, InGaN/InGaN, GaAs(InGaGs)/AlGaAs, The present disclosure is not limited to such a structure. Also, the number of quantum wells included in the light emitting layer 53 is not limited to a specific number.

이 경우, 발광층(53)은 제1 형 반도체층(51) 및 제2 형 반도체층(55)에 순방향 바이어스로 전류가 가해지면(예: n형 반도체에 cathode를 연결하고, p형 반도체에 anode를 연결하는 p-n 접합인 경우), n형 반도체 층의 전자(electron)와 p형 반도체 층의 정공(hole)이 발광층(예: 양자우물층)에서 재결합하면서 여기자를 생성하고, 상기 여기자의 에너지 상태가 천이되어 광을 방출(발광)할 수 있다. 이때, 방출되는 광의 파장은 발광층(53)의 에너지 밴드갭(energy bandgap)에 대응될 수 있으며, 에너지 밴드갭은 양자우물(quantum well; QW) 층을 형성하는 반도체의 조성, 막 두께 등 그 구조에 의해서 결정될 수 있다.In this case, when current is applied to the first-type semiconductor layer 51 and the second-type semiconductor layer 55 through a forward bias (e.g., a cathode is connected to the n-type semiconductor, and the anode is connected to the p-type semiconductor) In the case of a pn junction that connects to), the electrons of the n-type semiconductor layer and the holes of the p-type semiconductor layer recombine in the light emitting layer (e.g., quantum well layer) to generate excitons, and the energy state of the excitons Transitions can cause light to emit (emit). At this time, the wavelength of the emitted light may correspond to the energy bandgap of the light emitting layer 53, and the energy bandgap is the structure of the semiconductor forming the quantum well (QW) layer, the film thickness, etc. Can be determined by

한편, 본 개시에 따른 제1 형 반도체층(51) 또는 제2 형 반도체층(55)은 다양한 반도체층을 더 포함할 수 있다. Meanwhile, the first type semiconductor layer 51 or the second type semiconductor layer 55 according to the present disclosure may further include various semiconductor layers.

일 실시 예로서, 제1 형 반도체층(51)은 일반적인 반도체층(p형 반도체층 또는 n형 반도체층) 보다 도펀트의 농도를 강하게 도핑한 반도체층(p+형 또는 n+형 반도체층) 또는 일반적인 반도체층(p형 반도체층 또는 n형 반도체층) 보다 도펀트의 농도를 약하게 도핑한 반도체층(p-형 반도체층 또는 n-형 반도체층)을 더 포함할 수 있다. 나아가, 제1 형 반도체층(51)은 도핑되지 않은 반도체층(undoped semiconductor layer)(예: u-GaN 등)을 더 포함할 수 있다. 제2 형 반도체층(55)의 경우에도 이와 동일한 설명이 적용될 수 있다.As an embodiment, the first type semiconductor layer 51 is a semiconductor layer (p+ type or n+ type semiconductor layer) or a general semiconductor layer doped with a dopant concentration stronger than that of a general semiconductor layer (p-type semiconductor layer or n-type semiconductor layer). A semiconductor layer (p-type semiconductor layer or n-type semiconductor layer) doped with a dopant concentration less than that of the layer (p-type semiconductor layer or n-type semiconductor layer) may be further included. Furthermore, the first type semiconductor layer 51 may further include an undoped semiconductor layer (eg, u-GaN, etc.). The same description may be applied to the second type semiconductor layer 55.

또한, 일 실시 예로서, 제1 형 반도체층(51)은 전자 저지층(electron blocking layer; EBL) 또는 정공 저지층(hole blocking layer; HBL)을 더 포함할 수 있다. 전자 저지층(electron blocking layer; EBL)은 발광층(53)으로 이동되어야 할 전자가 손실되는 것을 방지하며, 이를 위해 발광층(53)에 인접한 위치에 형성될 수 있다. 정공 저지층(hole blocking layer; HBL)은 발광층(53)으로 이동되어야 할 정공이 손실되는 것을 방지하며, 발광층(53)에 인접한 위치에 형성될 수 있다. 제2 형 반도체층(55)의 경우에도 이와 동일한 설명이 적용될 수 있다.In addition, as an embodiment, the first type semiconductor layer 51 may further include an electron blocking layer (EBL) or a hole blocking layer (HBL). The electron blocking layer (EBL) prevents the loss of electrons to be transferred to the emission layer 53 and may be formed in a position adjacent to the emission layer 53 for this purpose. The hole blocking layer (HBL) prevents loss of holes to be moved to the emission layer 53 and may be formed in a position adjacent to the emission layer 53. The same description may be applied to the second type semiconductor layer 55.

여기에서, LED(50)는 수직형 구조를 갖는 LED일 수 있다. 예를 들어, 복수의 LED(50) 각각은 하부에 하나의 전극(예: 하부 전극)이 형성되고, 상부에 하나의 전극(예: 상부 전극)이 형성되는 구조일 수 있다. 즉, 본 개시의 도3, 도4와 같이 LED(50)는 상부 전극 및 하부 전극을 형성하는 구조를 특징으로 할 수 있다. Here, the LED 50 may be an LED having a vertical structure. For example, each of the plurality of LEDs 50 may have a structure in which one electrode (eg, a lower electrode) is formed at a lower portion and one electrode (eg, an upper electrode) is formed at an upper portion. That is, as shown in FIGS. 3 and 4 of the present disclosure, the LED 50 may be characterized by a structure forming an upper electrode and a lower electrode.

특히, 본 개시의 디스플레이 모듈(1)은, 구동회로층(20) 및 LED(50)를 전기적으로 연결하기 위해 구동회로층(20) 및 LED(50) 사이에 돌기부(범프(Bump) 또는 패드(Pad, 또는 전극) 등)가 필요한 플립칩 구조와는 달리, Stepless bottom contact 구조를 가질 수 있다. 여기서, 플립칩 구조는 LED(50)의 제1 형 및 제2 형 반도체층(51, 55) 각각의 하부에 2개의 패드가 형성되고, LED(50)의 하부에 형성된 2개의 패드와 구동회로층(20)의 상부에 형성된 2개의 전극은 그 사이에 위치한 범프를 통해 서로 전기적으로 연결될 수 있다. 플립칩 구조는 수평면을 기준으로 하는 제2 형 반도체층(55)의 면적에 비해 제1 형 반도체층(51)의 면적이 작으며, 제1 형 반도체층(51) 및 제2 형 반도체층(55)의 경계 면에 형성되는 발광층(53)의 면적 또한 제2 형 반도체층(55)의 면적에 비해 작은 구조이다.In particular, the display module 1 of the present disclosure includes a protrusion (a bump or pad) between the driving circuit layer 20 and the LED 50 in order to electrically connect the driving circuit layer 20 and the LED 50. Unlike a flip-chip structure that requires (Pad, or electrode), etc.), it can have a Stepless bottom contact structure. Here, in the flip-chip structure, two pads are formed under each of the first and second type semiconductor layers 51 and 55 of the LED 50, and two pads and a driving circuit formed under the LED 50 The two electrodes formed on top of the layer 20 may be electrically connected to each other through bumps positioned therebetween. In the flip chip structure, the area of the first type semiconductor layer 51 is smaller than the area of the second type semiconductor layer 55 based on the horizontal plane, and the first type semiconductor layer 51 and the second type semiconductor layer ( The area of the light emitting layer 53 formed on the interface of 55) is also smaller than the area of the second type semiconductor layer 55.

여기서, Stepless bottom contact 구조를 갖는 디스플레이 모듈(1)은 중간 기판(40)을 통해 구동회로층(20) 및 LED(50)를 상호 전기적으로 연결시킬 수 있다는 점에서, LED(50)의 제1 형 및 제2 형 반도체층(51, 55) 각각의 하부면에 단차를 두어 패드 및 범프와 같은 돌기부를 형성할 필요가 없다. 즉, 중간 기판(40)은 패드 및 범프와 같은 돌기부를 대체할 수 있다. Here, the display module 1 having a stepless bottom contact structure is the first of the LED 50 in that the driving circuit layer 20 and the LED 50 can be electrically connected to each other through the intermediate substrate 40. There is no need to form protrusions such as pads and bumps by providing a step difference on the lower surfaces of each of the type and second type semiconductor layers 51 and 55. That is, the intermediate substrate 40 may replace protrusions such as pads and bumps.

이에 따라, Stepless bottom contact 구조를 갖는 디스플레이 모듈(1)은 제1 형 반도체층(51) 및 제2 형 반도체층(55)의 면적을 최대화할 수 있으며, 이로 인해 제1 형 반도체층(51) 및 제2 형 반도체층(55) 사이에 형성되는 발광층(53)의 발광 면적을 최대화하여 발광 효율을 향상시킬 수 있다. Accordingly, the display module 1 having a stepless bottom contact structure can maximize the area of the first type semiconductor layer 51 and the second type semiconductor layer 55, and thereby, the first type semiconductor layer 51 And luminous efficiency may be improved by maximizing the light-emitting area of the light-emitting layer 53 formed between the second-type semiconductor layers 55.

또한, Stepless bottom contact 구조를 갖는 디스플레이 모듈(1)은 LED(50)의 두 전극(또는 패드)이 LED(50)의 상부 및 하부와 같이 서로 상이한 위치에 형성된다는 점에서 두 전극의 쇼트(short) 발생의 위험을 방지할 수 있다. 특히, LED(50)가 소형화되는 경우에는, LED(50)의 하부에 두 전극이 위치하는 플립칩 구조보다, LED(50)의 상부 및 하부에 두 전극이 위치하는 Stepless bottom contact 구조가 쇼트 발생의 위험을 효과적으로 방지할 수 있다. In addition, in the display module 1 having a stepless bottom contact structure, the two electrodes (or pads) of the LED 50 are formed at different positions, such as the upper and lower portions of the LED 50. ) The risk of occurrence can be prevented. In particular, when the LED 50 is miniaturized, a stepless bottom contact structure in which two electrodes are located above and below the LED 50 than a flip chip structure in which two electrodes are located under the LED 50 is short. Can effectively prevent the risk of

또한, 본 개시의 디스플레이 모듈(1)에 적용된 LED(50)은 종래 SMD(Surface Mount Device) 및 CSP(Chip Size Package) 사이의 패키지 형태이며, 사이즈 및 비용 관점의 장점을 각각 유지함과 동시에 종래 발광 소자에서 빛 샘에 의한 Mura 발생에 대한 이슈를 해결할 수 있다. 또한, 본 개시의 디스플레이 모듈(1)의 구조는 발광 효율 및 제조 공정상 수율을 향상시킬 수 있다.In addition, the LED 50 applied to the display module 1 of the present disclosure is in the form of a package between a conventional surface mount device (SMD) and a chip size package (CSP), while maintaining the advantages of size and cost, respectively, and conventional light emission. It is possible to solve the issue of Mura generation due to light leakage in the device. In addition, the structure of the display module 1 of the present disclosure may improve luminous efficiency and yield in a manufacturing process.

한편, 도 3을 참조하여 본 개시의 일 실시 예에 따른 디스플레이 모듈(1)은 패시베이션(passivation)(57)을 더 포함할 수 있다. Meanwhile, with reference to FIG. 3, the display module 1 according to an embodiment of the present disclosure may further include a passivation 57.

패시베이션(passivation)(57)은 LED(50)의 측벽(sidewall)에 형성될 수 있다. 예를 들어, 패시베이션(57)은 LED(50)의 제1 형 반도체층(51), 발광층(53), 제2 형 반도체층(55), 도전성 물질(58)의 측벽에 형성될 수 있다. 한편, 상부 전극(59)은 패시베이션(57)을 따라 형성될 수 있다.Passivation 57 may be formed on a sidewall of the LED 50. For example, the passivation 57 may be formed on the sidewalls of the first type semiconductor layer 51, the light emitting layer 53, the second type semiconductor layer 55, and the conductive material 58 of the LED 50. Meanwhile, the upper electrode 59 may be formed along the passivation 57.

이 경우, 패시베이션(57)은 발광층(53)의 발광 효율을 향상시키고, 절연층 및 불순물 등 외부로부터 반도체층 및 발광층(53)을 보호하기 위한 기능을 수행할 수 있다. 이를 위해, 패시베이션(57)은 Al2O3, SiN 및 SiO2와 같은 다양한 절연 물질로 구현될 수 있다. 다만 이는 일 실시 예일 뿐, 특정한 재료에 한정되는 것은 아니다.In this case, the passivation 57 may improve the luminous efficiency of the light-emitting layer 53 and perform a function of protecting the semiconductor layer and the light-emitting layer 53 from the outside, such as an insulating layer and impurities. To this end, the passivation 57 may be implemented with various insulating materials such as Al 2 O 3 , SiN and SiO 2. However, this is only an example and is not limited to a specific material.

한편 본 개시의 일 실시 예에 따른, 도 3 내지 도 4b를 참조하면 LED(50)의 발광 방향(emission direction)은 상부 방향(top side), 하부 방향(bottom side) 및 상하부 방향(both side) 중 하나일 수 있다. 여기서, 상부 방향은 도 4a, 하부 방향은 도 4b, 상하부 방향은 도 3에 개시된 화살표 방향과 같이 LED(50)의 외부로 진행하는 방향을 지칭할 수 있다. 발광 방향은 반사 전극(56, 도 4a 및 도 4b 참조)의 위치 및 LED(50)의 상하부에 형성된 물질의 투과성(또는 투명도)에 따라 결정될 수 있다.Meanwhile, referring to FIGS. 3 to 4B according to an embodiment of the present disclosure, the emission direction of the LED 50 is a top side, a bottom side, and a top side. It can be one of. Here, the upper direction may refer to a direction traveling to the outside of the LED 50 as shown in FIG. 4A, the lower direction to FIG. 4B, and the upper and lower directions as shown in FIG. 3. The emission direction may be determined according to the position of the reflective electrode 56 (refer to FIGS. 4A and 4B) and the transmittance (or transparency) of the material formed on the upper and lower portions of the LED 50.

도 3을 참조하여, 본 개시의 일 실시 예에 따른 LED(50)의 발광 방향은 상하부 방향(또는 양면 발광)일 수 있다. 이 경우, LED(50)의 내부에는 반사층이 삽입(포함)되지 않으며, LED(50)의 발광층(53)에서 발광된 광은 디스플레이 모듈(1)의 상부 방향 및 하부 방향으로 진행될 수 있다. 여기서, 발광 방향이 상하부 방향인 경우, 디스플레이 모듈(1)의 전면(상부 방향) 및 후면(하부 방향)에 영상을 표시할 수 있게 된다. Referring to FIG. 3, the light emission direction of the LED 50 according to the exemplary embodiment of the present disclosure may be a vertical direction (or a double-sided light emission). In this case, a reflective layer is not inserted (included) inside the LED 50, and light emitted from the light emitting layer 53 of the LED 50 may proceed in the upper direction and the lower direction of the display module 1. Here, when the light emission direction is the vertical direction, the image can be displayed on the front (upper direction) and the rear (lower direction) of the display module 1.

이 경우, 상부 방향 및 하부 방향으로 진행되는 광이 차단되지 않도록, 상부 전극(59), 도전성 물질(48, 49, 58), 구동회로층(20)(구동회로층(20)의 제1 및 제2 전극(28, 29) 포함), 기판(10) 각각은 투과성 재료로서 투과성에 기여하는 물질로 구성될 수 있으며, 즉 투과성이 높고 발광흡수가 없는 물질(예: 글래스, ITO, 금속 나노 박막, 그래핀 등)로 구성될 수 있다.In this case, the upper electrode 59, the conductive materials 48, 49, 58, and the driving circuit layer 20 (the first and the first of the driving circuit layer 20) are Each of the second electrodes 28 and 29) and the substrate 10 may be made of a material that contributes to transmittance as a transmissive material, that is, a material having high transmittance and no light absorption (eg, glass, ITO, metal nano thin film). , Graphene, etc.).

여기에서, LED(50)에 포함된 상부 전극(59)은 투명 전극으로 구현될 수 있다. 이에 따라, 상부 방향으로 진행되는 광이 투명 전극에 의해 차단되지 않으며, 투명 전극을 투과할 수 있다. 이때, 투명 전극은 광학적 투명도가 높아 빛을 투과시키면서도 전기적 특성이 우수한 성질을 갖는 전극을 지칭할 수 있다. 예를 들어, 투명 전극은 Blue, Green, Red를 포함하는 가시광 영역(예: 450nm~680nm의 범위에 속하는 파장을 갖는 광)에서의 투과도가 80% 이상의 광학특성을 가지고, 수백 이하의 낮은 면저항(Ω/sq)과 수백 이상의 높은 전도도(S/m)의 전기적 특성을 갖는 전극을 지칭할 수 있다. Here, the upper electrode 59 included in the LED 50 may be implemented as a transparent electrode. Accordingly, light traveling in the upper direction is not blocked by the transparent electrode, and may pass through the transparent electrode. In this case, the transparent electrode may refer to an electrode having excellent electrical characteristics while transmitting light due to high optical transparency. For example, a transparent electrode has an optical characteristic of 80% or more in transmittance in the visible light region including Blue, Green, and Red (e.g., light having a wavelength in the range of 450 nm to 680 nm), and a low sheet resistance of several hundred or less ( Ω/sq) and high conductivity (S/m) of several hundred or more.

여기에서, 투명 전극은 CNT(carbon nano tube), 그래핀(graphene) 및 금속 나노 와이어(nano wire) 중 적어도 하나를 포함할 수 있으며, 나아가, 투명 전극은 광투과율 및 전기 전도성이 높은 성질을 갖는 인듐 주석 산화물(ITO), 전도성 고분자(예: Pedot:pss 등), Au, Pt, SnO2, TiO2 등의 다양한 소재로 구현될 수도 있다. 또한, 투명 전극은 유연성을 갖는 필름 소재로 구현될 수도 있다. Here, the transparent electrode may include at least one of a carbon nano tube (CNT), graphene, and a metal nano wire, and further, the transparent electrode has high light transmittance and electrical conductivity. It may be implemented with various materials such as indium tin oxide (ITO), conductive polymers (eg, Pedot:pss, etc.), Au, Pt, SnO 2 , and TiO 2. In addition, the transparent electrode may be implemented as a flexible film material.

특히, 투명 전극은, CNT의 구조(예: SW-CNT(single wall CNT), MW-CNT(multi wall CNT) 등), CNT의 직경(diameters), CNT의 분자 길이(length), CNT의 농도(또는 밀도), 혼성물질(예: Ag 나노 와이어 등)의 밀도에 따라, 전기 전도성이 높고 투명한 성질을 갖도록 형성된 CNT를 포함할 수 있다.In particular, the transparent electrode is the structure of CNT (e.g., SW-CNT (single wall CNT), MW-CNT (multi wall CNT), etc.), CNT diameters, CNT molecular length, CNT concentration (Or density), depending on the density of a hybrid material (eg, Ag nanowire, etc.), CNTs formed to have high electrical conductivity and transparent properties may be included.

여기서, 도전성 물질(48, 49, 58)은, 투명한 성질을 갖는 CNT(carbon nano tube), 그래핀(graphene) 및 금속 나노 와이어(nano wire) 중 적어도 하나를 포함할 수 있다. Here, the conductive materials 48, 49, and 58 may include at least one of a carbon nano tube (CNT), graphene, and a metal nano wire having a transparent property.

이 경우, 투명 전극은 중간 기판(40)의 도전성 물질(48, 49, 58)과 동일한 물질일 수도 있다.In this case, the transparent electrode may be the same material as the conductive materials 48, 49, and 58 of the intermediate substrate 40.

한편, 도 4a 및 4b를 참조하여, 본 개시의 일 실시 예에 따른 LED(50)는 반사 전극(56)을 더 포함할 수 있다. 이 경우, 반사 전극(56)은 LED(50)에서 발광된 광의 진행 방향을 조절하는 역할을 수행한다.Meanwhile, with reference to FIGS. 4A and 4B, the LED 50 according to an exemplary embodiment of the present disclosure may further include a reflective electrode 56. In this case, the reflective electrode 56 serves to adjust the traveling direction of light emitted from the LED 50.

일 실시 예로서 도 4a를 참조하여, LED(50)의 발광 방향은 상부 방향(또는 전면 발광)일 수 있다. 이 경우, LED(50)의 내부에는 반사층이 삽입(포함)되며, LED(50)의 발광층(53)에서 발광된 광은 디스플레이 모듈(1)의 상부 방향으로 진행될 수 있다. As an embodiment, referring to FIG. 4A, the light emission direction of the LED 50 may be an upper direction (or a top emission). In this case, a reflective layer is inserted (included) inside the LED 50, and light emitted from the light emitting layer 53 of the LED 50 may travel upward of the display module 1.

여기에서, 반사 전극(56)은 도 4a와 같이 제1 형 반도체층(51)의 하부에 형성될 수 있다. 이 경우, 제1 형 반도체층(51)은 반사 전극(56) 및 중간 기판(40)의 도전성 물질(48, 58)을 통해, 구동회로층(20)과 전기적으로 연결될 수 있다. 반사 전극(56)을 형성하는 방법은 도 6b의 과정에서 후술하여 설명하도록 한다.Here, the reflective electrode 56 may be formed under the first type semiconductor layer 51 as shown in FIG. 4A. In this case, the first type semiconductor layer 51 may be electrically connected to the driving circuit layer 20 through the reflective electrode 56 and the conductive materials 48 and 58 of the intermediate substrate 40. A method of forming the reflective electrode 56 will be described later in the process of FIG. 6B.

구체적으로, 반사 전극(56)은 발광층(53)에서 발광되어 반사 전극(56)으로 입사된 광의 진행 방향과 다른 방향으로 광을 반사시킬 수 있다. 예를 들어, 반사 전극(56)이 제1 형 반도체층(51)의 하부에 형성되는 경우, 반사 전극(56)은 발광층(53)에서 하부 방향으로 발광된 광이 반사 전극(56)에 도달하면, 반사 전극(56)의 상부 표면에서 광을 반사시킬 수 있다. 이때, 반사광의 방향은 발광층(53)의 상부 방향일 수 있다. Specifically, the reflective electrode 56 may reflect light in a direction different from a traveling direction of light emitted from the light emitting layer 53 and incident on the reflective electrode 56. For example, when the reflective electrode 56 is formed under the first type semiconductor layer 51, the reflective electrode 56 reaches the reflective electrode 56 with light emitted downward from the light emitting layer 53. When the lower surface, light can be reflected from the upper surface of the reflective electrode 56. In this case, the direction of the reflected light may be an upper direction of the emission layer 53.

이를 위해, 반사 전극(56)은 금속 반사경(metal reflector) 또는 분산 브래그 반사경(distributed-bragg-reflector: DBR) 구조로 형성될 수 있다. 또한, 반사 전극(56)은 Al 등과 같은 소재로 구현될 수 있다.To this end, the reflective electrode 56 may be formed in a metal reflector or a distributed-bragg-reflector (DBR) structure. In addition, the reflective electrode 56 may be made of a material such as Al.

예를 들어, 분산 브래그 반사경 구조는 굴절률이 서로 다른 두 개의 층이 번갈아 가면서 적층된 다층 구조로 구현될 수 있다. 이에 따라 서로 다른 두 개 층의 굴절률 차이에 기인하여 각 층의 계면에서 프레넬(fresnel)반사가 발생하며, 다층 구조에 포함된 물질 및 그 두께에 따라, 반사된 모든 파동이 보강 간섭(constructive interference)을 일으킬 수 있다.For example, the dispersed Bragg reflector structure may be implemented as a multilayer structure in which two layers having different refractive indices are alternately stacked. Accordingly, fresnel reflection occurs at the interface of each layer due to the difference in the refractive index of the two different layers, and according to the material included in the multilayer structure and its thickness, all reflected waves are constructive interference. ) Can cause.

이 경우, 상부 방향으로 진행되는 광이 차단되지 않도록, 상부 전극(59)은 투과성이 높은 물질로서 발광 흡수가 없는 물질로 구현될 수 있다. 즉, 상부 전극(59)은 투명 전극으로 구현될 수 있으며, 이는 상술한 내용과 중복된다는 점에서 생략하기로 한다. 한편, 도전성 물질(58, 48, 49), 구동회로층(20)(구동회로층(20)의 제1 및 제2 전극(28, 29) 포함), 기판(10) 각각은 광의 진행 경로와 무관하다는 점에서 불투과성 물질로 구현될 수 있으나, 다만 이는 일 실시 예일 뿐이며 투과성 물질로 구현될 수도 있다.In this case, the upper electrode 59 may be made of a material having high transmittance and not absorbing light so that light traveling in the upward direction is not blocked. That is, the upper electrode 59 may be implemented as a transparent electrode, which will be omitted in the point that it overlaps with the above description. On the other hand, the conductive material 58, 48, 49, the driving circuit layer 20 (including the first and second electrodes 28, 29 of the driving circuit layer 20), and the substrate 10, respectively, the path of light and In terms of being irrelevant, it may be implemented as an impermeable material, but this is only an example and may be implemented as a transmissive material.

다른 실시 예로서 도 4b를 참조하여, LED(50)의 발광 방향은 하부 방향(또는 배면 발광)일 수 있다. 이 경우, LED(50)의 내부에는 반사층이 삽입(포함)되며, LED(50)의 발광층(53)에서 발광된 광은 디스플레이 모듈(1)의 하부 방향으로 진행될 수 있다. As another embodiment, referring to FIG. 4B, the light emission direction of the LED 50 may be a lower direction (or a rear light emission). In this case, a reflective layer is inserted (included) inside the LED 50, and light emitted from the light emitting layer 53 of the LED 50 may proceed to the lower direction of the display module 1.

여기서, 반사 전극(56)은 도 4b와 같이 제2 형 반도체층(55)의 상부에 형성될 수 있다. 이 경우, 제2 형 반도체층(55)은 반사 전극(56), 상부 전극(59) 및 중간 기판(40)의 도전성 물질(49)을 통해, 구동회로층(20)의 제2 전극(29)과 전기적으로 연결될 수 있다.Here, the reflective electrode 56 may be formed on the second type semiconductor layer 55 as shown in FIG. 4B. In this case, the second type semiconductor layer 55 passes through the reflective electrode 56, the upper electrode 59, and the conductive material 49 of the intermediate substrate 40, and the second electrode 29 of the driving circuit layer 20. ) And can be electrically connected.

예를 들어, 반사 전극(56)은 제2 형 반도체층(55)의 상부에 형성되는 경우, 반사 전극(56)은 발광층(53)에서 상부 방향으로 발광된 광이 반사 전극(56)에 도달하면, 반사 전극(56)의 하부 표면에서 광을 반사시킬 수 있다. 이때, 반사광의 방향은 발광층(53)의 하부 방향일 수 있다. For example, when the reflective electrode 56 is formed on the second type semiconductor layer 55, the reflective electrode 56 reaches the reflective electrode 56 with light emitted upward from the light emitting layer 53. In the lower surface, light may be reflected from the lower surface of the reflective electrode 56. In this case, the direction of the reflected light may be a direction below the emission layer 53.

이 경우, 하부 방향으로 진행되는 광이 차단되지 않도록, 도전성 물질(48, 49, 58), 구동회로층(20)(구동회로층(20)의 제1 및 제2 전극(28, 29) 포함), 기판(10) 각각은 투과성 재료로서 투과성에 기여하는 물질로 구성될 수 있으며, 즉 투과성이 높고 발광 흡수가 없는 물질(예: 글래스, ITO, 금속 나노 박막, 그래핀 등)로 구성될 수 있다. 한편, 상부 전극(59)은 광의 진행 경로와 무관하다는 점에서 불투과성 물질로 구현될 수 있으나, 다만 이는 일 실시 예일 뿐이며 투과성 물질로 구현될 수도 있다.In this case, the conductive material 48, 49, 58, and the driving circuit layer 20 (the first and second electrodes 28, 29 of the driving circuit layer 20 are included) so that light traveling in the lower direction is not blocked. ), each of the substrates 10 may be composed of a material that contributes to permeability as a transmissive material, that is, a material having high transmittance and no luminescence absorption (eg, glass, ITO, metal nano thin film, graphene, etc.). have. On the other hand, the upper electrode 59 may be implemented with an impermeable material in that it is irrelevant to a path of light, but this is only an example and may be implemented with a transmissive material.

한편, 도 4a 및 4b를 참조하여, 디스플레이 모듈(1)은 블랙 매트릭스(black matrix)(60)를 더 포함할 수 있다.Meanwhile, with reference to FIGS. 4A and 4B, the display module 1 may further include a black matrix 60.

블랙 매트릭스(60)는 중간 기판(40) 상에서 복수의 LED(50) 사이의 영역에 형성될 수 있다. 즉, 블랙 매트릭스(60)는 중간 기판(40) 상에서 LED(50-1) 및 다른 LED(50-2) 사이의 영역에 형성될 수 있다.The black matrix 60 may be formed in a region between the plurality of LEDs 50 on the intermediate substrate 40. That is, the black matrix 60 may be formed on the intermediate substrate 40 in a region between the LED 50-1 and the other LEDs 50-2.

블랙 매트릭스(60)는 블랙 매트릭스 층(60)은 광을 흡수하여 블랙 색상을 나타내는 물질을 포함할 수 있다. 또한, 블랙 매트릭스 층(60)은 고저항 특성(또는 절연성)을 갖는 물질을 포함할 수 있다. 이를 위해, 블랙 매트릭스(60)는 CNT, 폴리머, 메탈 산화물 등 다양한 물질을 포함할 수 있다.The black matrix 60 may include a material representing a black color by absorbing light in the black matrix layer 60. In addition, the black matrix layer 60 may include a material having high resistance (or insulating properties). To this end, the black matrix 60 may include various materials such as CNTs, polymers, and metal oxides.

특히, 블랙 매트릭스(60)는, CNT의 구조(예: SW-CNT(single wall CNT), MW-CNT(multi wall CNT) 등), CNT의 직경(diameters), CNT의 분자 길이(length), CNT의 농도(또는 밀도), 혼성물질(예: Ag 나노 와이어 등)의 밀도에 따라, 전기 전도성이 낮으며 광을 흡수하는 성질을 갖도록 형성된 CNT를 포함할 수 있다.In particular, the black matrix 60 includes the structure of CNT (e.g., SW-CNT (single wall CNT), MW-CNT (multi wall CNT), etc.), CNT diameters, CNT molecular length, Depending on the concentration (or density) of CNTs and the density of hybrid materials (eg, Ag nanowires), CNTs having low electrical conductivity and light-absorbing properties may be included.

이상과 같은 본 개시의 일 실시 예에 따르면, LED 및 구동회로층의 접속을 위해 LED의 하부에 전극(예: 하부 전극)을 형성하고, 이방성 전도 필름(ACF) 또는 범프 솔더링과 같은 열처리가 요구되는 공정을 수행할 필요가 없다는 점에서, 공정의 간소화, 수율저하를 개선하여 비용 절감 효과 및 신뢰성이 향상된다는 장점이 있다.According to an embodiment of the present disclosure as described above, an electrode (eg, a lower electrode) is formed under the LED to connect the LED and the driving circuit layer, and heat treatment such as anisotropic conductive film (ACF) or bump soldering is required. In that there is no need to perform the process to be performed, there is an advantage of improving the cost reduction effect and reliability by improving the simplification of the process and reducing the yield.

또한, 본 개시의 디스플레이 모듈(1)은 Stepless bottom bonding u-LED 구조로서, 접속을 위한 LED의 하부에 별도의 Pad/Bump가 불필요하며, 구동회로층(20) 및 LED(50) 간 직접 본딩(direct bonding)하며, Stepless 구조로서 몰딩(Molding) 기능의 ACF가 불필요하다는 장점이 있다.In addition, the display module 1 of the present disclosure has a stepless bottom bonding u-LED structure, and does not require a separate pad/bump under the LED for connection, and directly bonding between the driving circuit layer 20 and the LED 50 (direct bonding), and as a stepless structure, it has the advantage that the ACF of the molding function is unnecessary.

또한, LED(50)의 하부에 중간 기판(40)이 오믹 접촉(ohminc contact) 및 바인더(binder)의 역할을 동시에 할 수 있다는 장점이 있다. 이러한 장점으로 인해 회로 기판과 LED 소자와의 접촉 면적이 넓어질 수 있으며, 이에 따라 방열 효과가 향상될 수 있다.In addition, there is an advantage that the intermediate substrate 40 under the LED 50 can simultaneously serve as an ohmic contact and a binder. Due to this advantage, the contact area between the circuit board and the LED element can be widened, and thus the heat dissipation effect can be improved.

또한, 본 개시의 디스플레이 모듈(1)은 중간 기판(40)을 사용하여, LED(50)를 구동회로층(20)에 간단하게 전사(또는 부착)할 수 있다. In addition, the display module 1 of the present disclosure can simply transfer (or attach) the LED 50 to the driving circuit layer 20 by using the intermediate substrate 40.

여기서, LED(50)가 부착된 중간 기판(40)을 구동회로층(20)(또는 TFT 층) 부착하는 경우, LED(50)는 하나 또는 복수 개로 부착할 수 있다. 이때, 동일한 색상(또는 동일한 서브 픽셀)의 LED(50)에 대해서 라인 단위(예: 열 단위 또는 행 단위 등) 또는 다른 집합 단위로 동시에 전사할 수 있다. 또한, 중간 기판(40) 상에 R, G, B 서브픽셀의 LED(50)가 배열되어 부착된 경우에는 단위 픽셀 또는 복수의 픽셀을 동시에 구동회로층(20)에 전사할 수 있다. Here, when the intermediate substrate 40 to which the LED 50 is attached is attached to the driving circuit layer 20 (or the TFT layer), the LED 50 may be attached in one or a plurality of pieces. In this case, the LEDs 50 of the same color (or the same sub-pixel) may be simultaneously transferred in units of lines (eg, in units of columns or rows) or in units of different sets. In addition, when the LEDs 50 of R, G, and B subpixels are arranged and attached on the intermediate substrate 40, a unit pixel or a plurality of pixels may be simultaneously transferred to the driving circuit layer 20.

이에 따라, 본 개시의 디스플레이 모듈(1) 및 그 제조 방법은 LED(50)에 대한 전사 속도가 향상되면서 전체적인 생산 수율이 향상될 수 있다.Accordingly, in the display module 1 and the manufacturing method thereof of the present disclosure, the overall production yield may be improved while the transfer speed to the LED 50 is improved.

도 5는 본 개시의 일 실시 예에 따른 디스플레이 모듈을 제조하는 방법을 설명하기 위한 흐름도이다.5 is a flowchart illustrating a method of manufacturing a display module according to an exemplary embodiment of the present disclosure.

도 5를 참조하여, 디스플레이 모듈(1)의 제조 방법은, 발광층, 제1 형 반도체층 및 제2 형 반도체층을 포함하는 에피 필름(epi film)을 형성하는 단계(S510), 에피 필름을 도전성 물질이 포함된 중간 기판(40) 상에 부착하는 단계(S520), 부착된 에피 필름을 패터닝하여, LED(light emitting diode)(50)를 형성하는 단계(S530), 도전성 물질을 통하여 LED(50)를 구동회로층(20)과 전기적으로 연결하는 단계(S540)를 포함할 수 있다.Referring to FIG. 5, the method of manufacturing the display module 1 includes forming an epi film including a light emitting layer, a first type semiconductor layer, and a second type semiconductor layer (S510), making the epi film conductive. Attaching on the intermediate substrate 40 containing the material (S520), patterning the attached epitaxial film to form a light emitting diode (LED) 50 (S530), the LED 50 through a conductive material ) May include a step (S540) of electrically connecting to the driving circuit layer 20.

이하에서는, 본 개시의 디스플레이 모듈의 제조 방법의 각 단계에 대해 첨부된 도면을 참조하여 함께 설명하도록 한다.Hereinafter, each step of a method of manufacturing a display module according to the present disclosure will be described with reference to the accompanying drawings.

도 6a 및 도 6b는 본 개시의 일 실시 예에 따른 에피 필름을 형성하는 단계를 설명하기 위한 도면이다.6A and 6B are views for explaining a step of forming an epitaxial film according to an exemplary embodiment of the present disclosure.

먼저, 성장 기판(600) 상에서 제1 형 반도체층(610), 발광층(630), 및 제2 형 반도체층(650)을 포함하는 에피 필름(epi film)(700)을 형성할 수 있다(S510).First, an epi film 700 including a first type semiconductor layer 610, a light emitting layer 630, and a second type semiconductor layer 650 may be formed on the growth substrate 600 (S510 ). ).

여기서, 성장 기판(600)은 반도체의 성장(epitaxy)에 적합한 물질이나 웨이퍼 등일 수 있다. 예를 들어, 성장 기판(600)은 실리콘(Si), 사파이어(Sapphire, Al2SO4), SiC, GaN, GaAs, ZnO 등과 같은 물질로 구현될 수 있다. 한편, 성장 기판(600)은 제1 형 반도체층(610), 발광층(630), 및 제2 형 반도체층(650)의 에피택시(epitaxy) 성장을 위한 기판으로 사용된 후, 이들과 분리되어 제거될 수 있다. Here, the growth substrate 600 may be a material or a wafer suitable for semiconductor growth (epitaxy). For example, the growth substrate 600 may be formed of a material such as silicon (Si), sapphire (Al 2 SO 4 ), SiC, GaN, GaAs, ZnO, or the like. Meanwhile, the growth substrate 600 is used as a substrate for epitaxy growth of the first type semiconductor layer 610, the light emitting layer 630, and the second type semiconductor layer 650, and then separated from them. Can be removed.

성장 기판(600)이 구비되면, 성장 기판(600) 상에 제1 형 반도체층(610), 발광층(630) 및 제2 형 반도체층(650)을 순차적으로 형성(성장)할 수 있다. 이때, 제1 형 반도체층(610), 발광층(630), 및 제2 형 반도체층(650) 각각은 도 3에서 설명한 LED(50)의 제1 형 반도체층(51), 발광층(53), 및 제2 형 반도체층(55)에 대한 설명이 동일하게 적용될 수 있다는 점에서, 중복되는 내용은 생략하기로 한다. When the growth substrate 600 is provided, a first type semiconductor layer 610, a light emitting layer 630, and a second type semiconductor layer 650 may be sequentially formed (grown) on the growth substrate 600. At this time, each of the first type semiconductor layer 610, the light emitting layer 630, and the second type semiconductor layer 650 is the first type semiconductor layer 51, the light emitting layer 53 of the LED 50 described in FIG. And in that the description of the second type semiconductor layer 55 can be equally applied, the overlapping content will be omitted.

이를 위해, MOVPE(metalorganic vapor phase epitaxy), MOCVD(Metal Organic Chemical Vapor Deposition)나 MBE(Molecular Beam Epitaxy), 액상 에피택시(liquid phase epitaxy; LPE), 기상 에피택시(vapor phase epitaxy; VPE)와 같은 공정 기술을 활용하여 반도체층의 성장이 이루어질 수 있다.To this end, such as MOVPE (metalorganic vapor phase epitaxy), MOCVD (Metal Organic Chemical Vapor Deposition), MBE (Molecular Beam Epitaxy), liquid phase epitaxy (LPE), vapor phase epitaxy (VPE). The semiconductor layer can be grown using process technology.

여기에서, 에피 필름(700)은 제1 형 반도체층(610), 발광층(630), 및 제2 형 반도체층(650)을 포함할 수 있으며, 수 나노미터에서 수십 마이크로미터 단위의 두께(수직 방향의 높이)를 갖는 박막의 형태로 구현된 것을 지칭할 수 있다. Here, the epitaxial film 700 may include a first type semiconductor layer 610, a light emitting layer 630, and a second type semiconductor layer 650, and a thickness of several nanometers to tens of micrometers (vertical It may refer to what is implemented in the form of a thin film having a height of direction).

또한, 에피 필름(700)의 사이즈(높이를 법선으로 하는 평면상의 면적 또는 대각 길이)는 성장 기판(600)의 사이즈에 대응될 수 있다. 예를 들어, 에피 필름(700)의 사이즈는 성장 기판(600)의 사이즈(예: 10인치 웨이퍼 등)와 실질적으로 동일하거나, 성장 기판(600)의 사이즈보다 작을 수 있다.In addition, the size of the epi film 700 (a planar area or diagonal length having a height as a normal line) may correspond to the size of the growth substrate 600. For example, the size of the epi film 700 may be substantially the same as the size of the growth substrate 600 (eg, a 10-inch wafer, etc.), or may be smaller than the size of the growth substrate 600.

그리고, 본 개시에 따른 기술적 사상이 제한되지 않는 범위 내에서, 제1 형 반도체층(610), 발광층(630) 및 제2 형 반도체층(650) 각각은 정공 저지층 또는 전자 저지층 등과 같은 다양한 성질의 반도체층을 더 포함할 수 있다.And, within the scope of the technical idea according to the present disclosure is not limited, each of the first type semiconductor layer 610, the light emitting layer 630, and the second type semiconductor layer 650 is a variety of such as a hole blocking layer or an electron blocking layer. It may further include a semiconductor layer of the nature.

한편 본 개시의 제조 방법에 따라 제조된 디스플레이 모듈(1)의 발광 방향(emission direction)은 상부 방향(top side), 하부 방향(bottom side) 및 상하부 방향(both side) 중 하나일 수 있다. Meanwhile, the emission direction of the display module 1 manufactured according to the manufacturing method of the present disclosure may be one of a top side, a bottom side, and a both side.

본 개시의 일 실시 예에 따른 제조 방법은 반사 전극을 형성하지 않을 수 있다. 이 경우, 이후 단계를 거쳐 제조되는 디스플레이 모듈(1)의 발광 방향은 상하부 방향일 수 있다.In the manufacturing method according to the exemplary embodiment of the present disclosure, the reflective electrode may not be formed. In this case, the light emission direction of the display module 1 manufactured through a subsequent step may be a vertical direction.

이와 다른 일 실시 예에 따른 제조 방법은 반사 전극을 형성하는 단계를 포함할 수 있다. 이 경우, 이후 단계를 거쳐 제조되는 디스플레이 모듈(1)의 발광 방향은 반사 전극의 위치에 따라 상부 방향 및 하부 방향 중 하나일 수 있다. A manufacturing method according to another exemplary embodiment may include forming a reflective electrode. In this case, the light emission direction of the display module 1 manufactured through a subsequent step may be one of an upper direction and a lower direction according to the position of the reflective electrode.

일 실시 예로서 도 6b를 참조하여, 성장 기판(600) 상에 제1 형 반도체층(610), 발광층(630) 및 제2 형 반도체층(650)을 순차적으로 형성(성장)한 후, 제2 형 반도체층(650) 상에 반사 전극(660)을 형성할 수 있다. 즉, 도 6a의 상태에서 반사 전극(660)을 형성하면 도 6b의 상태가 될 수 있다. 이 경우 이후 단계를 거쳐 제조되는 디스플레이 모듈(1)의 발광 방향은 상부 방향이 될 수 있다.As an embodiment, referring to FIG. 6B, after sequentially forming (growing) a first type semiconductor layer 610, a light emitting layer 630, and a second type semiconductor layer 650 on the growth substrate 600, A reflective electrode 660 may be formed on the type 2 semiconductor layer 650. That is, when the reflective electrode 660 is formed in the state of FIG. 6A, the state of FIG. 6B may be obtained. In this case, the light emission direction of the display module 1 manufactured through subsequent steps may be the upper direction.

이때, 반사 전극(660)은 원자층 증착(Atomic Layer Deposition; ALD), 전자빔 증착(e-beam evaporation) 및 스퍼터링(sputtering) 등의 공정을 통해 제2 형 반도체층(650) 상에 형성될 수 있다. 반사 전극(660)은 수 나노미터에서 수십 마이크로미터 단위의 두께(수직 방향의 높이)를 갖도록 형성될 수 있다.At this time, the reflective electrode 660 may be formed on the second type semiconductor layer 650 through processes such as atomic layer deposition (ALD), e-beam evaporation, and sputtering. have. The reflective electrode 660 may be formed to have a thickness (a height in a vertical direction) of several nanometers to tens of micrometers.

여기서, 반사 전극(660)은 금속재료(예: Al, Ag-Pd-Cu 합금 등)을 포함하는 층으로 구성될 수 있다. 또한, 반사 전극(660)은 단일층으로 구성되거나, 복수의 층으로 구성될 수도 있다, 예를 들어, 반사 전극(660)은 알루미늄으로 이루어진 제1 반사층, 제1 반사층 상에 형성되며 질화 알루미늄으로 이루어진 제2 반사층 및 제2 반사층 상에 형성되며 알루미늄으로 이루어진 제3 반사층을 포함하는 loop-layer 층구조의 다중막(multi-layer)층으로 구성될 수 있다.Here, the reflective electrode 660 may be formed of a layer including a metallic material (eg, Al, Ag-Pd-Cu alloy, etc.). In addition, the reflective electrode 660 may be composed of a single layer or may be composed of a plurality of layers. For example, the reflective electrode 660 is formed on a first reflective layer made of aluminum and a first reflective layer, and made of aluminum nitride. It is formed on the made second reflective layer and the second reflective layer, and may be composed of a multi-layer layer having a loop-layer layer structure including a third reflective layer made of aluminum.

한편 상술한 반사 전극(660)에는 반사도가 높은 다양한 금속재료가 사용될 수 있으나, 특정 재료에 한정되는 것은 아니며 다양한 재료로 변형되어 실시될 수 있다.Meanwhile, various metallic materials having high reflectivity may be used for the above-described reflective electrode 660, but the reflective electrode 660 is not limited to a specific material and may be modified and implemented with various materials.

도 7a 및 도 7b는 본 개시의 일 실시 예에 따른 에피 필름을 분리하는 단계를 설명하기 위한 단면도이다.7A and 7B are cross-sectional views illustrating a step of separating an epi film according to an exemplary embodiment of the present disclosure.

도 7a 및 도 7b를 참조하여, 성장 기판(600)으로부터 에피 필름(700)을 분리할 수 있다. 여기서, 에피 필름 (700)은 제1 형 반도체층(610), 발광층(630), 및 제2 형 반도체층(650)을 포함할 수 있다. 이를 위해, 성장 기판(600)의 분리(제거)는 레이저 리프트 오프(laser lift off; LLO), 리프트 오프(lift off), 습식 식각(wet etching) 등과 같은 다양한 방식에 의해 이루어질 수 있다.7A and 7B, the epi film 700 may be separated from the growth substrate 600. Here, the epi film 700 may include a first type semiconductor layer 610, a light emitting layer 630, and a second type semiconductor layer 650. To this end, separation (removal) of the growth substrate 600 may be performed by various methods such as laser lift off (LLO), lift off, wet etching, and the like.

일 실시 예로서 도 7a를 참조하여, 성장 기판(600) 상에 제1 형 반도체층(610), 발광층(630), 및 제2 형 반도체층(650)을 순차적으로 형성한 후, 성장 기판(600)으로부터 제1 형 반도체층(610), 발광층(630), 및 제2 형 반도체층(650)을 포함하는 에피 필름(700)을 분리할 수 있다. 즉, 도 6a와 같은 상태에서 에피 필름(700)을 분리할 수 있다. 이 경우, 이후 패터닝 단계 전에 반사 전극을 형성하는 경우 발광 방향은 하부 방향이 되며, 반사 전극을 형성하지 않는 경우 발광 방향은 상하부 방향이 될 수 있다.As an embodiment, referring to FIG. 7A, after sequentially forming a first type semiconductor layer 610, a light emitting layer 630, and a second type semiconductor layer 650 on the growth substrate 600, the growth substrate ( The epi film 700 including the first type semiconductor layer 610, the light emitting layer 630, and the second type semiconductor layer 650 may be separated from 600. That is, the epi film 700 may be separated in a state as shown in FIG. 6A. In this case, when the reflective electrode is formed before the subsequent patterning step, the emission direction may be a lower direction, and when the reflective electrode is not formed, the emission direction may be an upper and lower direction.

다른 일 실시 예로서, 도 7b를 참조하여, 성장 기판(600) 상에 제1 형 반도체층(610), 발광층(630), 제2 형 반도체층(650) 및 반사 전극(660)을 순차적으로 형성한 후, 성장 기판(600)으로부터 제1 형 반도체층(610), 발광층(630), 제2 형 반도체층(650) 및 반사 전극(660)을 포함하는 에피 필름(700)을 분리할 수 있다. 즉, 도 6b와 같은 상태에서 에피 필름(700)을 분리할 수 있다. 이 경우, 발광 방향은 상부 방향이 될 수 있다. As another embodiment, referring to FIG. 7B, a first type semiconductor layer 610, a light emitting layer 630, a second type semiconductor layer 650, and a reflective electrode 660 are sequentially formed on the growth substrate 600. After formation, the epitaxial film 700 including the first type semiconductor layer 610, the light emitting layer 630, the second type semiconductor layer 650, and the reflective electrode 660 can be separated from the growth substrate 600. have. That is, the epi film 700 may be separated in a state as shown in FIG. 6B. In this case, the light emission direction may be an upper direction.

도 8a 내지 도 8c는 본 개시의 일 실시 예에 따른 중간 기판을 형성하는 단계를 설명하기 위한 도면이다. 이하에서는, 중간 기판(800)을 제조하는 방법에 대해 먼저 설명한 후 S520단계에 대해 설명하기로 한다. 8A to 8C are views for explaining a step of forming an intermediate substrate according to an exemplary embodiment of the present disclosure. Hereinafter, a method of manufacturing the intermediate substrate 800 will be first described, and then step S520 will be described.

도 8a를 참조하여, 중간 기판(800)은 도전성 물질(810)에 점착성 물질(820)이 함침되어 형성될 수 있다. 즉, 중간 기판(800)은 도전성 물질(810) 및 점착성 물질(820)이 포함할 수 있으며, 예를 들어 도전성 물질(810) 및 점착성 물질(820)이 포함된 프리프레그로 구현될 수 있다. 여기서, 중간 기판(800), 도전성 물질(810) 및 점착성 물질(820) 각각은 중간 기판(40), 도전성 물질(48, 49, 58) 및 점착성 물질(43)에 대한 설명이 동일하게 적용될 수 있다는 점에서, 중복되는 내용은 생략하기로 한다.Referring to FIG. 8A, the intermediate substrate 800 may be formed by impregnating a conductive material 810 with an adhesive material 820. That is, the intermediate substrate 800 may include a conductive material 810 and an adhesive material 820, for example, may be implemented as a prepreg including the conductive material 810 and the adhesive material 820. Here, the intermediate substrate 800, the conductive material 810, and the adhesive material 820 may have the same description of the intermediate substrate 40, the conductive materials 48, 49, 58, and the adhesive material 43. In that sense, the overlapping content will be omitted.

도 8a 및 도 8b를 참조하여 이후, 중간 기판(800)의 점착성 물질(820)의 일 영역(825)을 제거할 수 있다. 여기서, 일 영역(825)에 형성된 점착성 물질(820)을 제거하는 것은, 제거된 부분에 도전성 물질을 형성하기 위함이다. 도전성 물질 및 구동회로층(20)의 전극은 상호 전기적으로 연결되도록, 일 영역(825)의 위치(또는 간격)는 구동회로층(20)의 전극의 위치(또는 간격)에 대응될 수 있다. After referring to FIGS. 8A and 8B, a region 825 of the adhesive material 820 of the intermediate substrate 800 may be removed. Here, the removal of the adhesive material 820 formed in the one region 825 is to form a conductive material in the removed portion. The positions (or intervals) of the one region 825 may correspond to positions (or intervals) of the electrodes of the driving circuit layer 20 so that the conductive material and the electrodes of the driving circuit layer 20 are electrically connected to each other.

이때, 점착성 물질(820)의 일 영역(825)을 제거하는 것은 포토리소그래피(photolithography) 및 식각 공정이 이용될 수 있다. In this case, photolithography and etching processes may be used to remove the portion 825 of the adhesive material 820.

예를 들어, 점착성 물질(820) 상에 포토레지스트를 형성하고, 개구(또는 광투과부)가 형성된 마스크를 통해 점착성 물질(820) 상에 형성된 포토레지스트의 특정 영역에 대해서만 노광한 후, 현상하여 포토레지스트의 타입(예: Positive PR 또는 Negative PR)에 따라 노광된 영역(또는 노광되지 않은 영역)을 제거할 수 있다. For example, a photoresist is formed on the adhesive material 820, and after exposing only a specific area of the photoresist formed on the adhesive material 820 through a mask in which an opening (or a light transmitting part) is formed, the photoresist is developed. Depending on the resist type (eg, positive PR or negative PR), the exposed area (or unexposed area) can be removed.

이 경우, 도 8a와 같이 일 영역(825)에 형성된 점착성 물질(820)을 제거하기 위해, 도 8b와 같이 포토레지스트(840)가 잔존하지 않는 일 영역(845)에 Ashing 공정(예: O2 gas, 2min, 플라즈마 표면처리, 유기막 제거 등)을 수행할 수 있다.In this case, in order to remove the adhesive material 820 formed in the one region 825 as shown in FIG. 8A, an ashing process (eg, O 2) in the one region 845 where the photoresist 840 does not remain as shown in FIG. gas, 2min, plasma surface treatment, organic film removal, etc.) can be performed.

그리고, 도 8b 및 도 8c를 참조하여, 포토레지스트(840)가 점착성 물질(830)에 형성된 상태에서, 점착성 물질(820)이 제거된 일 영역(845)에 도전성 물질(850)을 형성할 수 있다. 이때, 잔존한 포토레지스트(840)는 도전성 물질이 점착성 물질(830) 상에 형성되지 않도록 하는 역할을 수행한다. 한편, 도전성 물질(850)을 형성하는 방법으로는 스프레이 코팅, MOCVD, MOVPE, MBE 증착 등이 이용될 수 있다. In addition, with reference to FIGS. 8B and 8C, in a state in which the photoresist 840 is formed on the adhesive material 830, the conductive material 850 may be formed in the region 845 from which the adhesive material 820 is removed. have. At this time, the remaining photoresist 840 serves to prevent the conductive material from being formed on the adhesive material 830. Meanwhile, as a method of forming the conductive material 850, spray coating, MOCVD, MOVPE, MBE deposition, or the like may be used.

이후, 잔존한 포토레지스트(840)를 제거함으로써, 도 8c와 같이 중간 기판(800)은 도전성 물질(810, 850) 및 점착성 물질(830)이 포함된 프리프레그를 포함할 수 있다.Thereafter, by removing the remaining photoresist 840, as shown in FIG. 8C, the intermediate substrate 800 may include a prepreg including the conductive materials 810 and 850 and the adhesive material 830.

한편, 도전성 물질(810, 850)은 CNT(carbon nano tube), 그래핀(graphene) 및 금속 나노 와이어(nano wire) 중 적어도 하나를 포함하며, 점착성 물질(830)은 에폭시(epoxy), 폴리이미드(polyimide), 페놀(phenol) 중 적어도 하나를 포함할 수 있다.Meanwhile, the conductive materials 810 and 850 include at least one of a carbon nano tube (CNT), graphene, and a metal nano wire, and the adhesive material 830 is epoxy, polyimide. It may contain at least one of (polyimide) and phenol.

한편, 상술한 중간 기판(800)을 형성하는 단계는 에피 필름(700)을 형성하는 단계(510)의 이후에 수행되는 것으로 설명하였으나, 에피 필름(700)을 형성하는 단계(510)의 이전에 수행되거나 또는 병렬적으로 동시에 수행되는 것 또한 가능하다. Meanwhile, it has been described that the step of forming the intermediate substrate 800 described above is performed after the step 510 of forming the epi film 700, but before the step 510 of forming the epi film 700 It is also possible to be performed simultaneously or in parallel.

도 9a 내지 도 9d는 본 개시의 일 실시 예에 따른 에피 필름을 중간 기판에 본딩하는 단계를 설명하기 위한 도면이다.9A to 9D are views for explaining a step of bonding an epitaxial film to an intermediate substrate according to an exemplary embodiment of the present disclosure.

도 9a 및 도 9d를 참조하여, 이후, 에피 필름(700)을 중간 기판(800) 상에 부착(또는 본딩)할 수 있다(S520). 이때, 에피 필름(700)을 중간 기판(800) 상에 다른 매개체(예: 솔더링 범프, ACF 등) 없이 직접 본딩(direct-bonding)할 수 있다.Referring to FIGS. 9A and 9D, after that, the epi film 700 may be attached (or bonded) on the intermediate substrate 800 (S520). In this case, the epi film 700 may be directly bonded to the intermediate substrate 800 without any other medium (eg, soldering bump, ACF, etc.).

구체적으로, 성장 기판(600)에서 분리된 에피 필름(700)을 중간 기판(800) 상에 부착(또는 본딩)할 수 있다. 예를 들어, 성장 기판(600)에서 분리된 면(예: 제1 형 반도체층(610)의 하부면)과 반대되는 에피 필름(700)의 일 면(예: 제2 형 반도체층(610)의 상부면 또는 반사 전극(660)의 상부면)을 중간 기판(800) 상에 부착(또는 본딩)할 수 있다. 즉, 에피 필름(700)의 위아래를 바꾸어 중간 기판(800) 상에 직접 본딩(direct-bonding) 할 수 있다. Specifically, the epi film 700 separated from the growth substrate 600 may be attached (or bonded) on the intermediate substrate 800. For example, one side of the epi film 700 opposite to the side separated from the growth substrate 600 (eg, the lower side of the first type semiconductor layer 610) (eg, the second type semiconductor layer 610) The upper surface of or the upper surface of the reflective electrode 660) may be attached (or bonded) on the intermediate substrate 800. That is, it is possible to directly bond the epi film 700 on the intermediate substrate 800 by changing the top and bottom of the epi film 700.

여기서, 중간 기판(800)은 도전성 물질(810)이 상부에 위치하고, 점착성 물질(830)이 하부에 위치할 수 있다. 즉, 중간 기판(800)의 도전성 물질(810) 상에 에피 필름(700)의 제2 형 반도체층(650)이 맞닿도록(대향하도록), 에피 필름(700)이 중간 기판(800) 상에 부착될 수 있다. Here, in the intermediate substrate 800, a conductive material 810 may be positioned above and an adhesive material 830 may be positioned below. That is, so that the second type semiconductor layer 650 of the epi film 700 abuts (to face) on the conductive material 810 of the intermediate substrate 800, the epi film 700 is on the intermediate substrate 800. Can be attached.

이때, 에피 필름(700)은 도전성 물질(810)의 반데르발스 힘에 의해 중간 기판(800) 상에 부착될 수 있다. In this case, the epi film 700 may be attached on the intermediate substrate 800 by the Van der Waals force of the conductive material 810.

이를 위해, 릴투릴(Reel To Reel), 롤러 가압, 진공 가압, 수직 방향으로 판이 이동하여 가압하는 프레스 등 다양한 방식을 통해, 에피 필름(700)을 중간 기판(800) 상에 부착할 수 있다. 예를 들어, 롤러 가압 방식의 경우 에피 필름(700) 및 중간 기판(800)이 일 방향으로 배치될 수 있다. 이 경우, 롤러가 회전하면서 에피 필름(700)을 가압하면, 롤러에 에피 필름(700)이 감기면서 부착될 수 있다. 다시 롤러가 회전하면서 중간 기판(800)을 가압하면, 롤러에 부착된 에피 필름(700)이 중간 기판(800)으로 옮겨 부착될 수 있다.To this end, the epi film 700 may be attached on the intermediate substrate 800 through various methods such as reel to reel, roller pressing, vacuum pressing, and pressing in which the plate moves and presses in a vertical direction. For example, in the case of a roller pressing method, the epi film 700 and the intermediate substrate 800 may be disposed in one direction. In this case, if the epi film 700 is pressed while the roller rotates, the epi film 700 may be wound and attached to the roller. When the roller rotates again and presses the intermediate substrate 800, the epi film 700 attached to the roller may be transferred to and attached to the intermediate substrate 800.

도 7a 및 도 9a를 참조하여, 반사 전극이 형성되지 않은 상태의 에피 필름(700)의 제1 형 반도체층(610)이 상부에 위치하고, 에피 필름(700)의 제1 형 반도체층(610)의 위치와 반대되는 제2 형 반도체층(650)이 하부에 위치하도록, 에피 필름(700)을 중간 기판(800) 상에 부착(또는 본딩)할 수 있다. 즉, 에피 필름(700)의 제2 형 반도체층(650)의 일면이 중간 기판(800) 상부에 접촉하도록 에피 필름(700)을 중간 기판(800) 상에 부착(또는 본딩)할 수 있다. Referring to FIGS. 7A and 9A, a first type semiconductor layer 610 of the epi film 700 in a state in which a reflective electrode is not formed is positioned above, and a first type semiconductor layer 610 of the epi film 700. The epitaxial film 700 may be attached (or bonded) on the intermediate substrate 800 so that the second type semiconductor layer 650 opposite to the position of is positioned below. That is, the epi film 700 may be attached (or bonded) on the intermediate substrate 800 so that one surface of the second type semiconductor layer 650 of the epi film 700 is in contact with the upper portion of the intermediate substrate 800.

여기서, 일 실시 예로서, 도 9a의 상태에서 반사 전극을 형성하지 않고 패터닝 단계(S530)를 수행하는 경우, 발광 방향은 상하부 방향이 될 수 있다. 이와 다른 실시 예로서, 도 9a의 상태에서 도 9c와 같이 반사 전극을 형성한 후 패터닝 단계(S530)를 수행하는 경우, 발광 방향은 하부 방향이 될 수 있다. Here, as an example, when the patterning step S530 is performed without forming a reflective electrode in the state of FIG. 9A, the emission direction may be a vertical direction. As another embodiment, when the patterning step S530 is performed after forming the reflective electrode as shown in FIG. 9C in the state of FIG. 9A, the emission direction may be a lower direction.

구체적으로 도 9c를 참조하여, 제1 형 반도체층(610), 발광층(630), 및 제2 형 반도체층(650)을 포함하는 에피 필름(700)을 중간 기판(800)에 부착(또는 본딩)한 후, 제1 형 반도체층(610)의 상부에 반사 전극(660')을 형성할 수 있다. 이때, 반사 전극(660')은 원자층 증착(Atomic Layer Deposition; ALD), 전자빔 증착(e-beam evaporation) 및 스퍼터링(sputtering) 등의 공정을 통해 제1 형 반도체층(610) 상에 형성될 수 있다. 반사 전극(660')에 대해서는 상술한 반사 전극(660)에 대한 내용이 동일하게 적용될 수 있다는 점에서, 중복되는 내용은 생략하기로 한다. 이 경우, 반사 전극(660')이 에피 필름(700)의 상부에 형성된다는 점에서, 발광 방향은 하부 방향이 될 수 있다.Specifically, referring to FIG. 9C, the epitaxial film 700 including the first type semiconductor layer 610, the light emitting layer 630, and the second type semiconductor layer 650 is attached (or bonded) to the intermediate substrate 800. ), a reflective electrode 660 ′ may be formed on the first type semiconductor layer 610. At this time, the reflective electrode 660 ′ is formed on the first type semiconductor layer 610 through processes such as atomic layer deposition (ALD), e-beam evaporation, and sputtering. I can. For the reflective electrode 660 ′, since the above-described reflective electrode 660 may be applied in the same manner, overlapping content will be omitted. In this case, since the reflective electrode 660 ′ is formed on the epi film 700, the light emission direction may be a lower direction.

한편 다른 실시 예로서, 도 7b 및 도 9b를 참조하여, 반사 전극이 형성된 상태의 에피 필름(700)의 제1 형 반도체층(610)이 상부에 위치하고, 에피 필름(700)의 제1 형 반도체층(610)의 위치와 반대되는 반사 전극(660) 이 하부에 위치하도록, 에피 필름(700)을 중간 기판(800) 상에 부착(또는 본딩)할 수 있다. 즉, 에피 필름(700)의 반사 전극(660)의 일면이 중간 기판(800) 상부에 접촉하도록 에피 필름(700)을 중간 기판(800) 상에 부착(또는 본딩)할 수 있다. 이 경우, 반사 전극(660)이 에피 필름(700)의 하부에 형성된다는 점에서, 발광 방향은 상부 방향이 될 수 있다.Meanwhile, as another embodiment, with reference to FIGS. 7B and 9B, the first type semiconductor layer 610 of the epi film 700 in which the reflective electrode is formed is positioned on the upper side, and the first type semiconductor layer of the epi film 700. The epi film 700 may be attached (or bonded) on the intermediate substrate 800 so that the reflective electrode 660 opposite to the position of the layer 610 is positioned below. That is, the epi film 700 may be attached (or bonded) on the intermediate substrate 800 so that one surface of the reflective electrode 660 of the epi film 700 contacts the upper portion of the intermediate substrate 800. In this case, since the reflective electrode 660 is formed under the epi film 700, the emission direction may be an upper direction.

도 10a 내지 도 10f는 본 개시의 일 실시 예에 따른 에피 필름을 패터닝하는 단계를 설명하기 위한 도면이다. 여기서, 도 10a 내지 10c는 도 9a와 같이 반사 전극이 형성되지 않은 상태의 에피 필름(700)을 패터닝하는 단계를 설명하기 위한 도면이며, 도 10d 및 10e는 도 9b 및 도 9c와 같이 반사 전극(660, 660')이 형성된 상태의 에피 필름(700)을 도 10a 및 도 10b와 같이 패터닝한 결과로서 생성된 LED(50)의 구조를 설명하기 위한 도면이다.10A to 10F are views for explaining a step of patterning an epi film according to an exemplary embodiment of the present disclosure. Here, FIGS. 10A to 10C are views for explaining a step of patterning the epi film 700 in a state in which a reflective electrode is not formed as shown in FIG. 9A, and FIGS. 10D and 10E are reflective electrodes ( 660, 660') is a diagram for explaining the structure of the LED 50 generated as a result of patterning the epi film 700 in the formed state as shown in Figs. 10A and 10B.

도 10a 내지 도 10f를 참조하여, 중간 기판(800) 상에 부착된 에피 필름(700)을 패터닝하여, LED(light emitting diode)(50)를 형성할 수 있다(S530). 이때, 패터닝된 결과로서 형성되는 LED(50)는 발광층(53) 및 발광층(53) 상하부 각각에 형성된 제1 형 반도체층(51) 및 제2 형 반도체층(55)을 포함할 수 있다. 여기서, LED(50)는 복수의 LED(50-1, 50-2) 중 하나를 지칭할 수 있다. 10A to 10F, a light emitting diode (LED) 50 may be formed by patterning the epi film 700 attached on the intermediate substrate 800 (S530). In this case, the LED 50 formed as a result of the patterning may include a light emitting layer 53 and a first type semiconductor layer 51 and a second type semiconductor layer 55 formed on each of the upper and lower portions of the light emitting layer 53. Here, the LED 50 may refer to one of the plurality of LEDs 50-1 and 50-2.

구체적으로, 도 10a 및 도 10b를 참조하여, 중간 기판(800) 상에 본딩된 에피 필름(700)을 패터닝할 수 있다. 이때, 포토리소그래피 공정 및 식각 공정이 이용될 수 있다. Specifically, with reference to FIGS. 10A and 10B, the epi film 700 bonded on the intermediate substrate 800 may be patterned. In this case, a photolithography process and an etching process may be used.

예를 들어, 제1 형 반도체층(610) 상에 포토레지스트(1010)를 형성한 후, 개구(또는 광투과부)가 형성된 마스크(1020)를 포토레지스트(1010) 상에 정렬하고, 마스크(1020)의 개구를 통해 포토레지스트(1010)의 특정한 영역(1011)을 노광할 수 있다. For example, after forming the photoresist 1010 on the first type semiconductor layer 610, the mask 1020 in which the opening (or light transmitting part) is formed is aligned on the photoresist 1010, and the mask 1020 A specific region 1011 of the photoresist 1010 may be exposed through the opening of ).

이 경우, 포토레지스트(1010)를 현상하여 도 10b와 같이 노광된 영역(또는 노광되지 않은 영역)을 제거하고, 포토레지스트(1013)가 잔존하지 않는 일 영역(1030)에 식각 공정을 수행할 수 있다. 그 결과, 일 영역(1030)이 제거될 수 있다. 이때, 식각 공정은 습식식각(Wet Etching), 건식식각(Dry Etching), 플라즈마, 물리적 식각, 화학적 식각 등의 방법이 이용될 수 있다. 여기서, 일 영역(1030)은 격자 무늬의 영역일 수 있으며, 도전성 물질(49)을 포함하고, 도전성 물질(48)을 제외한 영역일 수 있다.In this case, the photoresist 1010 may be developed to remove the exposed area (or the unexposed area) as shown in FIG. 10B, and an etching process may be performed on the area 1030 where the photoresist 1013 does not remain. have. As a result, one area 1030 may be removed. In this case, as the etching process, methods such as wet etching, dry etching, plasma, physical etching, and chemical etching may be used. Here, the one region 1030 may be a grid-patterned region, including the conductive material 49 and excluding the conductive material 48.

이후, 잔존한 포토레지스트(1013) 제거함으로써, 도 10c 및 도 10f와 같이 에피 필름(700)은 복수의 LED(50-1, 50-2)가 상호 분리된 형태로 구분되어 형성될 수 있다. 이 경우, 에피 필름(700)의 제2 형 반도체층(650)에 기반하여 LED(50-1, 50-2)의 제1 형 반도체층(51)이 형성되고, 에피 필름(700)의 발광층(630)에 기반하여 LED(50-1, 50-2)의 발광층(53)이 형성되고, 에피 필름(700)의 제1 형 반도체층(610)에 기반하여 LED(50-1, 50-2)의 복수의 제2 형 반도체층(55)이 형성될 수 있다.Thereafter, by removing the remaining photoresist 1013, the epi film 700 may be formed by separating a plurality of LEDs 50-1 and 50-2 from each other as shown in FIGS. 10C and 10F. In this case, the first type semiconductor layer 51 of the LEDs 50-1 and 50-2 is formed based on the second type semiconductor layer 650 of the epi film 700, and the light emitting layer of the epi film 700 The light emitting layer 53 of the LEDs 50-1 and 50-2 is formed based on 630, and the LEDs 50-1 and 50- 2) A plurality of second type semiconductor layers 55 may be formed.

즉, 도 10a 및 도 10b와 같이 중간 기판(800) 상에 부착된(또는 본딩된) 에피 필름(700)을 패터닝하여, 도 10c 및 도 10f와 같이 중간 기판(40)에 복수의 LED(50-1, 50-2)가 형성될 수 있다. That is, by patterning the epi film 700 attached (or bonded) on the intermediate substrate 800 as shown in FIGS. 10A and 10B, a plurality of LEDs 50 are formed on the intermediate substrate 40 as shown in FIGS. 10C and 10F. -1, 50-2) can be formed.

이와 함께, 중간 기판(40)에 형성된 전도성 물질(810) 중 일부가 제거되고, 나머지 일부가 잔존할 수 있다. 여기서, 도 10c와 같이 중간 기판(40)에서 잔존하는 부분은 전도성 물질(58, 48)이라 지칭하기로 한다. 또한, 중간 기판(40)에서 점착성 물질(43)이 잔존할 수 있다. 즉, 패터닝 단계를 거친 중간 기판(40)은 전도성 물질(48, 58) 및 점착성 물질(43)을 포함할 수 있다.In addition, a part of the conductive material 810 formed on the intermediate substrate 40 may be removed, and the remaining part may remain. Here, as shown in FIG. 10C, the portions remaining in the intermediate substrate 40 will be referred to as conductive materials 58 and 48. In addition, the adhesive material 43 may remain in the intermediate substrate 40. That is, the intermediate substrate 40 that has undergone the patterning step may include conductive materials 48 and 58 and an adhesive material 43.

한편, 디스플레이 모듈(1)은 해상도, 사이즈, 픽셀의 수 등에 따라, LED(50-1, 50-2) 상호간 간격인 피치(pitch)가 설계(기설정)될 수 있다. 이에 따라, LED(50-1, 50-2)가 본딩되는 구동회로층(20)의 전극(예: 제1 전극(28) 등) 또한 기설정된 피치에 대응되는 간격(예: 오차 범위의 간격)으로 이격되도록 배치(형성)될 수 있다.Meanwhile, in the display module 1, a pitch, which is an interval between the LEDs 50-1 and 50-2, may be designed (preset) according to resolution, size, number of pixels, and the like. Accordingly, the electrode of the driving circuit layer 20 to which the LEDs 50-1 and 50-2 are bonded (eg, the first electrode 28, etc.) is also a gap corresponding to a preset pitch (eg, a gap of an error range). ) Can be arranged (formed) to be spaced apart.

여기서, 디스플레이 모듈(1)에 적용된 중간 기판(40)은 신축성을 갖는 소재로 구현된다는 점에서, 물리적인 힘을 가하면 힘을 가한 방향으로 늘어날 수 있다. 이에 따라, 중간 기판(40)의 도전성 물질(48) 상호간 간격(또는 LED(50-1, 50-2) 상호간 간격) 또한 증가할 수 있다. Here, since the intermediate substrate 40 applied to the display module 1 is made of a material having elasticity, when a physical force is applied, it may be stretched in the direction in which the force is applied. Accordingly, the distance between the conductive materials 48 of the intermediate substrate 40 (or the distance between the LEDs 50-1 and 50-2) may also increase.

본 개시의 일 실시 예에 따른 제조 방법은, 중간 기판(40)의 신축성을 이용하여, 중간 기판(40)에 부착된 에피 필름(700)을 기반으로 기설정된 피치 보다 작은 간격을 갖는 LED(50-1, 50-2)를 형성하고, LED(50-1, 50-2) 상호간 간격이 기설정된 피치가 되도록 중간 기판(40)에 수평 방향의 물리력(예: 인장력)을 가할 수 있다.The manufacturing method according to an embodiment of the present disclosure uses the elasticity of the intermediate substrate 40, based on the epi film 700 attached to the intermediate substrate 40, the LED 50 having an interval smaller than a preset pitch based on the -1, 50-2) may be formed, and a horizontal physical force (eg, tensile force) may be applied to the intermediate substrate 40 so that the distance between the LEDs 50-1 and 50-2 becomes a preset pitch.

구체적으로, 중간 기판(40)의 도전성 물질(48)은 기설정된 피치(예: 50um)보다 작은 간격(예: 40um)으로 이격되도록 형성될 수 있다. 이 경우, 에피 필름(700)을 중간 기판(800)에 부착한 후, 패터닝 단계를 통해 에피 필름(700) 및 중간 기판(800)의 일 영역(1030)을 제거하여 상호 분리된(개별화된) LED(50-1, 50-2)를 형성할 수 있다. 여기서, LED(50-1, 50-2) 상호간 간격은 기설정된 피치(예: 50um)보다 작은 간격(예: 40um)일 수 있으며, 에피 필름(700)에서 제거되는 일 영역(1030)의 수평 길이와 동일한 값일 수 있다. 이후, LED(50-1, 50-2) 상호간 간격이 기설정된 피치와 실질적으로 동일한 간격(예: 50um, 오차범위 포함)이 되도록 중간 기판(40)에 수평 방향의 물리력(예: 인장력)을 가할 수 있다.Specifically, the conductive material 48 of the intermediate substrate 40 may be formed to be spaced apart by a spacing smaller than a predetermined pitch (eg, 50 μm) (eg, 40 μm). In this case, after attaching the epi film 700 to the intermediate substrate 800, the epi film 700 and one region 1030 of the intermediate substrate 800 are removed through a patterning step to separate (individed) from each other. LEDs 50-1 and 50-2 can be formed. Here, the distance between the LEDs 50-1 and 50-2 may be a distance (eg, 40um) smaller than a preset pitch (eg, 50um), and the horizontal of the area 1030 removed from the epifilm 700 It can be the same value as the length. Thereafter, a horizontal physical force (eg, tensile force) is applied to the intermediate substrate 40 so that the distance between the LEDs 50-1 and 50-2 is substantially the same as the preset pitch (eg, 50um, including error range). Can be added.

이상과 같은 본 개시의 일 실시 예에 따르면, 에피 필름(700)에서 제거되는 일 영역(1030)의 사이즈(면적)가 보다 작아질 수 있으며, 이에 따라, 한정된 크기를 갖는 성장 기판(600)(예: 웨이퍼 등)를 통해 성장한 에피 필름(700)에서 버려지는 부분(면적)이 감소하여 자원의 효율성을 향상시킬 수 있으며, 또한 에피 필름(700)을 기반으로 형성되는 LED(50-1, 50-2)의 집적도를 높일 수 있다.According to the exemplary embodiment of the present disclosure as described above, the size (area) of the one region 1030 removed from the epi film 700 may be smaller, and accordingly, the growth substrate 600 having a limited size ( Example: A portion (area) discarded from the epifilm 700 grown through a wafer, etc.) can be reduced to improve the efficiency of resources, and LEDs (50-1, 50) formed on the basis of the epifilm 700 are also reduced. The degree of integration of -2) can be increased.

또한, 본 개시의 일 실시 예에 따르면, 중간 기판(40)의 신축성을 이용하여 도전성 물질(48) 및 LED(50-1, 50-2) 간 간격을 자유로이 조절할 수 있어, 구동회로층의 전극 간격의 오차 등의 공정 오차를 해결할 수 있으며, 사이즈 별 별도의 생산 라인을 구축할 필요 없이 다양한 사이즈 또는 다양한 피치를 갖는 디스플레이 장치를 제조할 수 있다. 예를 들어, 동일한 9.5인치 디스플레이 모듈에 인장력을 가하는 정도에 따라, 10인치 디스플레이 장치, 11인치 디스플레이 장치 등 다양한 사이즈의 디스플레이 장치를 제조할 수 있다.In addition, according to an embodiment of the present disclosure, the distance between the conductive material 48 and the LEDs 50-1 and 50-2 can be freely adjusted by using the elasticity of the intermediate substrate 40, so that the electrode of the driving circuit layer Process errors such as gap errors can be solved, and display devices having various sizes or pitches can be manufactured without the need to build separate production lines for each size. For example, according to the degree to which a tensile force is applied to the same 9.5-inch display module, display devices of various sizes, such as a 10-inch display device and an 11-inch display device, can be manufactured.

한편, 도 9a와 같이 반사 전극이 형성되지 않은 상태의 에피 필름(700)을 패터닝하면, 도 10c와 같이 반사 전극을 포함하지 않는 LED(50-1, 50-2)가 형성될 수 있다. 이 경우, 각 LED(50-1, 50-2)는 반사 전극을 포함하지 않는다는 점에서, 발광 방향은 상하부 방향이 될 수 있다.Meanwhile, when the epitaxial film 700 in which the reflective electrode is not formed is patterned as shown in FIG. 9A, the LEDs 50-1 and 50-2 not including the reflective electrode may be formed as shown in FIG. 10C. In this case, since each of the LEDs 50-1 and 50-2 does not include a reflective electrode, the light emission direction may be a vertical direction.

한편, 도 9b와 같이 반사 전극(660)이 에피 필름(660)의 하부에 형성된 상태의 에피 필름(700)에 대해 상술한 도 10a 및 도 10b와 같은 패터닝 단계를 수행하면, 도 10d와 같이 하부에 반사 전극(56)이 위치하는 LED(50-1, 50-2)가 형성될 수 있다. 이 경우, 각 LED(50-1, 50-2)는 하부에 형성된 반사 전극(56)을 포함한다는 점에서, 발광 방향은 상부 방향이 될 수 있다.Meanwhile, when the patterning step as in FIGS. 10A and 10B described above is performed on the epi film 700 in which the reflective electrode 660 is formed under the epi film 660 as shown in FIG. 9B, the lower portion as shown in FIG. LEDs 50-1 and 50-2 on which the reflective electrode 56 is located may be formed. In this case, since each of the LEDs 50-1 and 50-2 includes the reflective electrode 56 formed at the bottom, the light emission direction may be an upper direction.

한편, 도 9c와 같이 반사 전극(660')이 에피 필름(660)의 상부에 형성된 상태의 에피 필름(700)에 대해 상술한 도 10a 및 도 10b와 같은 패터닝 단계를 수행하면, 도 10e와 같이 상부에 반사 전극(56')이 위치하는 LED(50-1, 50-2)가 형성될 수 있다. 이 경우, 각 LED(50-1, 50-2)는 상부에 형성된 반사 전극(56')을 포함한다는 점에서, 발광 방향은 하부 방향이 될 수 있다.Meanwhile, when the patterning step as shown in FIGS. 10A and 10B is performed on the epi film 700 in which the reflective electrode 660 ′ is formed on the epi film 660 as shown in FIG. 9C, as shown in FIG. 10E. LEDs 50-1 and 50-2 on which the reflective electrode 56 ′ is positioned may be formed. In this case, since each of the LEDs 50-1 and 50-2 includes a reflective electrode 56 ′ formed thereon, the light emission direction may be a lower direction.

도 11a 내지 도 11c는 본 개시의 일 실시 예에 따른 패시베이션층을 형성하는 방법을 설명하기 위한 도면이다.11A to 11C are views for explaining a method of forming a passivation layer according to an exemplary embodiment of the present disclosure.

도 11a 내지 도 11c를 참조하여, 본 개시의 일 실시 예에 따른 제조 방법은 LED(50-1, 50-2)의 측벽(sidewall)에 패시베이션(passivation)(57)을 형성하는 단계를 더 포함할 수 있다. 이를 위해, 패시베이션(57)은 원자층 증착, 전자빔 증착, 스퍼터링 등과 같은 증착 방법에 의해 형성될 수 있다. 패시베이션(57)은 절연성 물질을 포함할 수 있으며, 구체적인 내용은 상술한 내용과 중복된다는 점에서 생략하기로 한다.11A to 11C, the manufacturing method according to an embodiment of the present disclosure further includes forming a passivation 57 on the sidewalls of the LEDs 50-1 and 50-2. can do. To this end, the passivation 57 may be formed by a deposition method such as atomic layer deposition, electron beam deposition, sputtering, or the like. The passivation 57 may include an insulating material, and detailed information will be omitted because it overlaps with the above description.

일 실시 예로서 도 11a와 같이, 반사 전극이 형성되지 않은 LED(50-1, 50-2)인 경우, LED(50-1, 50-2)의 측벽에 패시베이션(57)을 형성할 수 있다. 구체적으로, LED(50)의 제1 형 반도체층(51), 발광층(53), 제2 형 반도체층(55) 및 도전성 물질(58) 각각의 측벽(또는 측면)을 감싸도록 패시베이션(57)을 형성할 수 있다.As an embodiment, as shown in FIG. 11A, in the case of the LEDs 50-1 and 50-2 on which the reflective electrodes are not formed, the passivation 57 may be formed on the sidewalls of the LEDs 50-1 and 50-2. . Specifically, the first type semiconductor layer 51, the light emitting layer 53, the second type semiconductor layer 55 of the LED 50, and the passivation 57 to surround the sidewalls (or side surfaces) of each of the conductive material 58 Can be formed.

다른 실시 예로서 도 11b 및 도 11c와 같이, 반사 전극(56, 56')이 형성된 LED(50-1, 50-2)인 경우, LED(50-1, 50-2)의 측벽에 패시베이션(57)을 형성할 수 있다. 구체적으로, LED(50)의 제1 형 반도체층(51), 발광층(53), 제2 형 반도체층(55), 도전성 물질(58) 및 반사 전극(56, 56') 각각의 측벽(또는 측면)을 감싸도록 패시베이션(57)을 형성할 수 있다. As another embodiment, as shown in FIGS. 11B and 11C, in the case of the LEDs 50-1 and 50-2 in which the reflective electrodes 56 and 56 ′ are formed, passivation ( 57) can be formed. Specifically, sidewalls of each of the first type semiconductor layer 51, the light emitting layer 53, the second type semiconductor layer 55, the conductive material 58, and the reflective electrodes 56, 56' of the LED 50 (or The passivation 57 may be formed to surround the side surface).

이에 따라, 절연성 물질을 포함하는 패시베이션(57)을 통해 발광층(53)의 발광 효율을 향상시키고, 절연층 및 불순물 등 외부로부터 반도체층 및 발광층(53)을 보호할수 있다.Accordingly, the light emitting efficiency of the light emitting layer 53 may be improved through the passivation 57 including the insulating material, and the semiconductor layer and the light emitting layer 53 may be protected from the outside such as the insulating layer and impurities.

도 12a 및 도 12b는 본 개시의 일 실시 예에 따른 검사 방법을 설명하기 위한 도면이다. 도 12a 및 도 12b에는 반사 전극이 형성되지 않은 상태의 LED(50-1, 50-2)에 대해 도시하고 있으나, 이는 설명의 편의를 위한 것일 뿐이고 반사 전극(56, 56')이 형성된 상태의 LED(50-1, 50-2)에도 동일하게 적용될 수 있다.12A and 12B are diagrams for describing an inspection method according to an exemplary embodiment of the present disclosure. 12A and 12B illustrate the LEDs 50-1 and 50-2 in the state in which the reflective electrode is not formed, but this is only for convenience of description, and the reflective electrodes 56 and 56' are formed. The same can be applied to the LEDs 50-1 and 50-2.

본 개시의 일 실시 예에 따른 제조 방법은, LED(50-1, 50-2)를 구동회로층(20)과 연결하는 단계(S540)를 수행하기 전에, 복수의 LED(50-1, 50-2)의 불량을 검사하는 단계를 수행할 수 있다. In the manufacturing method according to an embodiment of the present disclosure, before performing the step (S540) of connecting the LEDs 50-1 and 50-2 with the driving circuit layer 20, a plurality of LEDs 50-1 and 50 The step of inspecting the defect of -2) can be performed.

도 12a 및 도 12b를 참조하여, 복수의 LED(50-1, 50-2)가 본딩된 상태의 중간 기판(40)을 상하부에 하부 및 상부 검사 기판(1210, 1220)을 부착시킬 수 있다. 12A and 12B, the lower and upper inspection substrates 1210 and 1220 may be attached to the upper and lower portions of the intermediate substrate 40 in which the plurality of LEDs 50-1 and 50-2 are bonded.

여기에서, 검사 기판(1210, 1220)은 중간 기판(40)에 본딩된 복수의 LED(50-1, 50-2) 각각의 광학 또는 전기 특성을 평가하기 위한 구조로서 형성(제조)될 수 있다. Here, the inspection boards 1210 and 1220 may be formed (manufactured) as a structure for evaluating the optical or electrical characteristics of each of the plurality of LEDs 50-1 and 50-2 bonded to the intermediate board 40. .

하부 검사 기판(1210)은 베이스 기판(1211) 및 복수의 제1 전극(1218)을 포함할 수 있다. 여기서, 복수의 제1 전극(1218)은 도 13에 도시된 구동회로층(20)의 복수의 제1 전극(28)과 동일하게 배치되고, 동일한 극성(예: anode 또는 cathode)을 가질 수 있다. The lower inspection substrate 1210 may include a base substrate 1211 and a plurality of first electrodes 1218. Here, the plurality of first electrodes 1218 are disposed identically to the plurality of first electrodes 28 of the driving circuit layer 20 illustrated in FIG. 13, and may have the same polarity (eg, anode or cathode). .

상부 검사 기판(1220)은 베이스 기판(1221), 점착층(1223), 복수의 제2 전극(1229)을 포함할 수 있다. 여기서, 복수의 제2 전극(1229)은 도 13에 도시된 구동회로층(20)의 복수의 제2 전극(29)과 동일한 극성(예: anode 또는 cathode)을 가질 수 있다. 여기서, 제2 전극(1229)은 복수의 LED(50)와 연결되도록 복수의 LED(50)가 형성된 라인(line)을 따라 형성될 수 있다. 또한, 베이스 기판(1221)의 하부 표면에서 복수의 제2 전극(1229)의 하부 표면까지의 높이(h2)는 LED(50-1)의 높이(h1)와 동일한 것일 수 있다. 이는 h2가 h1보다 작으면, 상부 검사 기판(1220)이 복수의 LED(50-1, 50-2)를 가압하여 파괴할 수 있기 때문이다. 이에 따라, 다양한 LED(50-1)의 높이(h1)에 대응하여 베이스 기판(1221)의 하부 표면에서 복수의 제2 전극(1229)의 하부 표면까지의 높이(h2)는 조절이 가능할 수 있다.The upper inspection substrate 1220 may include a base substrate 1221, an adhesive layer 1223, and a plurality of second electrodes 1229. Here, the plurality of second electrodes 1229 may have the same polarity (eg, anode or cathode) as the plurality of second electrodes 29 of the driving circuit layer 20 illustrated in FIG. 13. Here, the second electrode 1229 may be formed along a line in which the plurality of LEDs 50 are formed so as to be connected to the plurality of LEDs 50. Further, the height h2 from the lower surface of the base substrate 1221 to the lower surfaces of the plurality of second electrodes 1229 may be the same as the height h1 of the LED 50-1. This is because, when h2 is less than h1, the upper inspection board 1220 presses and destroys the plurality of LEDs 50-1 and 50-2. Accordingly, the height h2 from the lower surface of the base substrate 1221 to the lower surfaces of the plurality of second electrodes 1229 may be adjustable in correspondence with the height h1 of the various LEDs 50-1. .

이 경우, 도 12b와 같이 검사 기판(1210, 1220)은 복수의 LED(50-1, 50-2)를 점등시키기 위한 구동 신호를 생성하여, 이에 따라 복수의 LED(50-1, 50-2)의 불량이 있는지 여부를 확인하는 광학 검사 등이 수행될 수 있다.In this case, as shown in FIG. 12B, the inspection boards 1210 and 1220 generate a driving signal for lighting the plurality of LEDs 50-1 and 50-2, and accordingly, the plurality of LEDs 50-1 and 50-2 ), an optical inspection to check whether there is a defect or the like may be performed.

구체적으로, 광학 검사는 AOI(Automatic Optical Inspection)와 같은 비전 카메라로 촬영한 이미지를 통해 복수의 LED(50-1, 50-2)의 점등 여부를 식별할 수 있다. Specifically, the optical inspection may identify whether or not the plurality of LEDs 50-1 and 50-2 are lit through an image photographed with a vision camera such as Automatic Optical Inspection (AOI).

특히, 도전성 물질(48) 간 간격에 비해 하부 검사 기판(1210)의 복수의 제1 전극(1218) 간 간격이 커서 점등되지 않는 LED(이하, 불량 LED)가 발생한 것으로 식별된 경우, 불량 LED의 영역(좌표)에 해당하는 중간 기판(40)을 하부 검사 기판(1210)에서 탈착한 후, 중간 기판(40)에 수평 방향으로 힘을 가함으로써 중간 기판(40)의 도전성 물질(48) 간 간격이 하부 검사 기판(1210)의 복수의 제1 전극(1218)의 간격과 일치하도록 중간 기판(40)을 늘릴 수 있다(즉, LED(50-1, 50-2) 간의 간격이 늘어남). 이는, 중간 기판(40)의 신축성(elasticity or stretch)을 이용한 것이다. 그리고, 중간 기판(40)의 도전성 물질(48)이 하부 검사 기판(1210)의 복수의 제1 전극(1218)과 접촉하도록 중간 기판(40)을 하부 검사 기판(1210)에 부착할 수 있다. 이후, 다시 중간 기판(40)에 부착된 하부 및 상부 검사 기판(1210, 1220)을 통해 광학 검사가 수행될 수 있다. In particular, when the gap between the plurality of first electrodes 1218 of the lower inspection substrate 1210 is large compared to the gap between the conductive materials 48, when it is identified that an LED that does not light (hereinafter, a defective LED) has occurred, the defective LED After the intermediate substrate 40 corresponding to the region (coordinate) is detached from the lower inspection substrate 1210, a force is applied to the intermediate substrate 40 in the horizontal direction, so that the gap between the conductive materials 48 of the intermediate substrate 40 The intermediate substrate 40 may be increased to match the spacing of the plurality of first electrodes 1218 of the lower inspection substrate 1210 (that is, the spacing between the LEDs 50-1 and 50-2 is increased). This is by using the elasticity or stretch of the intermediate substrate 40. In addition, the intermediate substrate 40 may be attached to the lower inspection substrate 1210 so that the conductive material 48 of the intermediate substrate 40 contacts the plurality of first electrodes 1218 of the lower inspection substrate 1210. Thereafter, the optical inspection may be performed again through the lower and upper inspection substrates 1210 and 1220 attached to the intermediate substrate 40.

한편, 불량 LED가 식별된 경우, 식별된 영역에 해당하는 LED 및 중간 기판(40)을 탈착하여 제거할 수도 있다. 즉, 중간 기판(40)에서 일부 영역을 다양한 방식(물리력, 화학적 방식 등)을 통해 탈착할 수 있다. On the other hand, when a defective LED is identified, the LED corresponding to the identified area and the intermediate substrate 40 may be detached and removed. That is, a partial region of the intermediate substrate 40 may be detached through various methods (physical force, chemical method, etc.).

여기서, 검사 단계가 완료되면, 도 12a와 같이 검사 기판(1210, 1220)을 중간 기판(40)으로부터 탈착할 수 있다. Here, when the inspection step is completed, the inspection substrates 1210 and 1220 may be detached from the intermediate substrate 40 as shown in FIG. 12A.

이후, 도전성 물질을 통하여 LED(50)를 구동회로층(20)과 전기적으로 연결할 수 있다(S540). 이에 대해서는 첨부된 도 13a 내지 도 14d를 참조하여 보다 상세히 설명하기로 한다.Thereafter, the LED 50 may be electrically connected to the driving circuit layer 20 through a conductive material (S540). This will be described in more detail with reference to the accompanying FIGS. 13A to 14D.

도 13a 내지 도 13e는 본 개시의 일 실시 예에 따른 중간 기판을 구동회로층에 본딩하는 단계를 설명하기 위한 도면이다. 13A to 13E are views for explaining a step of bonding an intermediate substrate to a driving circuit layer according to an exemplary embodiment of the present disclosure.

여기서, 도 13a는 본 개시의 일 실시 예에 따른 반사 전극이 형성되지 않은 상태 즉, 발광 방향이 상하부 방향인 구조를 갖는 LED(50-1, 50-2)가 형성된 중간 기판(40)이 구동회로층(20)에 본딩되기 전의 상태를 도시한 것이다. Here, FIG. 13A shows that the intermediate substrate 40 on which the LEDs 50-1 and 50-2 having a structure in which the reflective electrode is not formed, that is, the light emitting direction is in the vertical direction, is formed, is a driving circuit. It shows the state before bonding to the furnace layer 20.

도 13a을 참조하여, 중간 기판(40)을 기판(10) 상에 배치된 구동회로층(20) 상에 부착하여, 중간 기판(40) 상에 부착된 복수의 LED(50)의 제1 형 반도체층(51)을 구동회로층(20)과 전기적으로 연결할 수 있다. 한편, Referring to FIG. 13A, a first type of a plurality of LEDs 50 attached on the intermediate substrate 40 by attaching the intermediate substrate 40 on the driving circuit layer 20 disposed on the substrate 10 The semiconductor layer 51 may be electrically connected to the driving circuit layer 20. Meanwhile,

여기에서, 구동회로층(20)은, 복수의 픽셀 회로(21) 및 복수의 픽셀 회로(21) 각각과 전기적으로 연결된 제1 전극(28) 및 제2 전극(29)을 포함할 수 있다. 여기서, 구동회로층(20)에 대한 설명은 전술한 내용과 중복된다는 점에서 생략하기로 한다.Here, the driving circuit layer 20 may include a plurality of pixel circuits 21 and a first electrode 28 and a second electrode 29 electrically connected to each of the plurality of pixel circuits 21. Here, the description of the driving circuit layer 20 will be omitted in that it overlaps with the above description.

구체적으로, 점착성 물질(43)을 통해 중간 기판(40)을 구동회로층(20) 상에 부착할 수 있다. 여기서, 중간 기판(40)에는 복수의 LED(50-1, 50-2)가 본딩된 상태에서 중간 기판(40)의 하부가 구동회로층(20) 상에 위치하도록, 중간 기판(40)을 구동회로층(20) 상에 부착할 수 있다. 즉, 중간 기판(40)을 구동회로층(20) 상에 다이렉트 본딩(direct bonding) 할 수 있다.Specifically, the intermediate substrate 40 may be attached on the driving circuit layer 20 through the adhesive material 43. Here, the intermediate substrate 40 is disposed on the driving circuit layer 20 so that the lower portion of the intermediate substrate 40 is positioned on the driving circuit layer 20 while the plurality of LEDs 50-1 and 50-2 are bonded to the intermediate substrate 40. It may be attached on the driving circuit layer 20. That is, the intermediate substrate 40 may be directly bonded to the driving circuit layer 20.

이 경우, 도전성 물질(48, 58)을 통해 복수의 LED(50) 각각의 제1 형 반도체층(51)을 구동회로층(20)의 제1 전극(28)과 전기적으로 연결할 수 있다. In this case, the first type semiconductor layer 51 of each of the plurality of LEDs 50 may be electrically connected to the first electrode 28 of the driving circuit layer 20 through the conductive materials 48 and 58.

이를 위해, 릴투릴(Reel To Reel), 롤러 가압, 진공 가압, 수직 방향으로 판이 이동하여 가압하는 프레스 등 다양한 방식을 통해 중간 기판(40)을 구동회로층(20) 상에 부착할 수 있다. 예를 들어, 롤러 가압 방식의 경우 LED(50)가 형성된 중간 기판(40) 및 구동회로층(20)(또는 구동회로층(20)이 형성된 기판(10))이 일 방향으로 배치될 수 있다. 이 경우, 롤러가 회전하면서 중간 기판(40)을 가압하면, 롤러에 중간 기판(40)이 감기면서 부착될 수 있다. 다시 롤러가 회전하면서 구동회로층(20)을 가압하면, 롤러에 부착된 중간 기판(40)이 구동회로층(20)으로 옮겨져 부착될 수 있다.To this end, the intermediate substrate 40 may be attached on the driving circuit layer 20 through various methods such as reel to reel, roller pressurization, vacuum pressurization, and press to move and press the plate in a vertical direction. For example, in the case of a roller pressing method, the intermediate substrate 40 on which the LED 50 is formed and the driving circuit layer 20 (or the substrate 10 on which the driving circuit layer 20 is formed) may be disposed in one direction. . In this case, if the intermediate substrate 40 is pressed while the roller rotates, the intermediate substrate 40 may be wound and attached to the roller. When the roller rotates again and presses the driving circuit layer 20, the intermediate substrate 40 attached to the roller may be transferred to and attached to the driving circuit layer 20.

한편, 본 개시의 일 실시 예에 따른 발광 방향이 상부 방향인 구조를 갖는 LED(50-1, 50-2)가 형성된 상태의 중간 기판(40)이 구동회로층(20)에 본딩된 경우, 도 13b와 같이 도전성 물질(48)이 중간 기판(20)의 제1 전극(28)에 전기적으로 연결되고, 도전성 물질(49)이 중간 기판(20)의 제2 전극(29)에 전기적으로 연결될 수 있다. 이 경우, LED(50-1, 50-2)의 제1 형 반도체층(51)은 LED(50-1, 50-2)의 하부에 형성된 반사 전극(56), 도전성 물질(58, 48)을 통해 중간 기판(20)의 제1 전극(28)에 전기적으로 연결될 수 있다.On the other hand, when the intermediate substrate 40 in the state in which the LEDs 50-1 and 50-2 having a structure in which the light emission direction is the upper direction according to an embodiment of the present disclosure is formed is bonded to the driving circuit layer 20, 13B, the conductive material 48 is electrically connected to the first electrode 28 of the intermediate substrate 20, and the conductive material 49 is electrically connected to the second electrode 29 of the intermediate substrate 20. I can. In this case, the first type semiconductor layer 51 of the LEDs 50-1 and 50-2 is the reflective electrode 56 formed under the LEDs 50-1 and 50-2, and the conductive materials 58 and 48 It may be electrically connected to the first electrode 28 of the intermediate substrate 20 through the method.

한편, 발광 방향이 하부 방향인 구조를 갖는 LED(50-1, 50-2)가 형성된 상태의 중간 기판(40)이 구동회로층(20)에 본딩된 경우, 도 13c와 같이 도전성 물질(48)이 중간 기판(20)의 제1 전극(28)에 전기적으로 연결되고, 도전성 물질(49)이 중간 기판(20)의 제2 전극(29)에 전기적으로 연결될 수 있다. 이 경우, LED(50-1, 50-2)의 제1 형 반도체층(51)은 도전성 물질(58, 48)을 통해 중간 기판(20)의 제1 전극(28)에 전기적으로 연결될 수 있다.Meanwhile, when the intermediate substrate 40 in which the LEDs 50-1 and 50-2 having a structure in which the light emission direction is in the lower direction is formed is bonded to the driving circuit layer 20, a conductive material 48 as shown in FIG. 13C. ) May be electrically connected to the first electrode 28 of the intermediate substrate 20, and the conductive material 49 may be electrically connected to the second electrode 29 of the intermediate substrate 20. In this case, the first type semiconductor layer 51 of the LEDs 50-1 and 50-2 may be electrically connected to the first electrode 28 of the intermediate substrate 20 through the conductive materials 58 and 48. .

이상과 같은 본 개시의 일 실시 예에 따른 중간 기판(40)은 구동회로층(20) 상에 다른 매개체 없이 직접 본딩(direct bonding)할 수 있다. The intermediate substrate 40 according to the exemplary embodiment of the present disclosure as described above may be directly bonded to the driving circuit layer 20 without any other medium.

구체적인 일 실시 예로서, 도 13d와 같이 중간 기판(40)은 픽셀(100-1, 100-2) 단위로 구동회로층(20)에 부착할 수 있다. 즉, 픽셀(100-1, 100-2)에 대응되는 LED(50)를 포함하는 중간 기판(40)을 구동회로층(20)에 부착할 수 있다. 여기서, 각 픽셀(100-1, 100-2)은 하나의 LED(50)로 구성되거나, 복수의 LED(50-1, 50-2, 50-3)으로 구성될 수 있다. As a specific embodiment, as shown in FIG. 13D, the intermediate substrate 40 may be attached to the driving circuit layer 20 in units of pixels 100-1 and 100-2. That is, the intermediate substrate 40 including the LEDs 50 corresponding to the pixels 100-1 and 100-2 may be attached to the driving circuit layer 20. Here, each of the pixels 100-1 and 100-2 may be composed of one LED 50 or may be composed of a plurality of LEDs 50-1, 50-2 and 50-3.

다른 일 실시 예로서, 도 13e와 같이 중간 기판(40)은 LED(50)의 열 단위(또는 행 단위)로 구동회로층(20)에 부착할 수 있다. 즉, 적어도 하나의 LED(50)의 열(또는 행)을 포함하는 중간 기판(40)을 구동회로층(20)에 부착할 수 있다. 여기서, 하나의 열(또는 행)에 해당하는 LED(50-1, 50-2, 50-3)는 동일한 색상(예: red)을 발광하도록 형성된 LED일 수 있다(즉, 동일한 종류(색상)의 서브 픽셀일 수 있다). As another embodiment, as shown in FIG. 13E, the intermediate substrate 40 may be attached to the driving circuit layer 20 in a column unit (or row unit) of the LED 50. That is, the intermediate substrate 40 including the column (or row) of at least one LED 50 may be attached to the driving circuit layer 20. Here, the LEDs 50-1, 50-2, and 50-3 corresponding to one column (or row) may be LEDs formed to emit the same color (eg, red) (that is, the same type (color)). May be a sub-pixel of).

이에 따라, 본 개시의 디스플레이 모듈(1) 및 그 제조 방법은 복수의 LED(50)에 대한 전사 속도가 향상될 수 있으며, 또한 전체적인 생산 수율이 향상될 수 있다.Accordingly, in the display module 1 and the manufacturing method thereof of the present disclosure, the transfer speed for the plurality of LEDs 50 may be improved, and the overall production yield may be improved.

한편, 중간 기판(40)은 프리프레그를 포함하여 신축성과 점착성을 가질 수 있다. 이에 따라, 복수의 LED(50-1, 50-2) 중에서 불량인 LED가 발생하는 경우, 불량 LED 및 해당 불량 LED를 포함하는 부분의 중간 기판(40)을 함께 스티커처럼 제거할 수 있다. 구동회로층(20) 상의 중간 기판(40)이 제거된 부분에는 별도의 복수의 LED(50-1, 50-2)가 본딩된 중간 기판(40)을 부착함으로써 불량을 리페어할 수 있다. Meanwhile, the intermediate substrate 40 may include a prepreg and have elasticity and adhesiveness. Accordingly, when a defective LED occurs among the plurality of LEDs 50-1 and 50-2, the defective LED and the intermediate substrate 40 of the portion including the defective LED may be removed together like a sticker. Defects can be repaired by attaching the intermediate substrate 40 to which the plurality of LEDs 50-1 and 50-2 are bonded to the portion on the driving circuit layer 20 from which the intermediate substrate 40 is removed.

도 14a 내지 도 14d는 본 개시의 일 실시 예에 따라 제조된 디스플레이 모듈을 설명하기 위한 도면이다. 여기서, 도 14a는 본 개시의 일 실시 예에 따른 반사 전극이 형성되지 않은 상태의 LED(50-1, 50-2)로서 발광 방향이 상하부 방향인 구조를, 도 14b는 본 개시의 일 실시 예에 따른 반사 전극(56)이 하부에 형성된 상태의 LED(50-1, 50-2)로서 발광 방향이 상부 방향인 구조를, 도 14c는 본 개시의 일 실시 예에 따른 반사 전극(56')이 상부에 형성된 상태의 LED(50-1, 50-2)로서 발광 방향이 하부 방향인 구조를 설명하기 위한 도면이다. 14A to 14D are diagrams for describing a display module manufactured according to an exemplary embodiment of the present disclosure. Here, FIG. 14A is a structure in which a light emission direction is an upper and lower direction as LEDs 50-1 and 50-2 in a state in which a reflective electrode is not formed according to an exemplary embodiment of the present disclosure, and FIG. 14B is an exemplary embodiment of the present disclosure. The structure of the LEDs 50-1 and 50-2 in a state in which the reflective electrode 56 is formed in the lower portion, and the structure in which the light emission direction is in the upper direction, FIG. 14C is a reflective electrode 56 ′ according to an exemplary embodiment of the present disclosure. It is a view for explaining the structure of the LED (50-1, 50-2) formed on the upper portion of the light emitting direction in the lower direction.

도 14a 내지 도 14d를 참조하여, 이후, 복수의 LED(50-1, 50-2)의 제2 형 반도체층(55)을 구동회로층(20)과 전기적으로 연결할 수 있다.Referring to FIGS. 14A to 14D, the second type semiconductor layer 55 of the plurality of LEDs 50-1 and 50-2 may be electrically connected to the driving circuit layer 20.

이를 위해, 복수의 LED(50-1, 50-2) 각각의 상부 전극(59)을 형성할 수 있다. 여기에서, 상부 전극(59)은 CNT(carbon nano tube), 그래핀(graphene) 및 금속 나노 와이어(nano wire) 중 적어도 하나를 포함할 수 있으며, 나아가, 상부 전극(59)은 유연성을 갖는 플렉서블 전극으로 구현될 수도 있다. 이는 상술한 내용과 중복된다는 점에서 구체적인 내용은 생략하기로 한다.To this end, an upper electrode 59 of each of the plurality of LEDs 50-1 and 50-2 may be formed. Here, the upper electrode 59 may include at least one of a carbon nano tube (CNT), graphene, and a metal nano wire, and further, the upper electrode 59 is flexible with flexibility. It may be implemented as an electrode. Since this overlaps with the above-described contents, detailed contents will be omitted.

여기서, 상부 전극(59)은 분사 방식(예: 스프레이 등), 라미네이션 방식, 포토리소그래피, MOVPE, MOCVD, MBE 등의 다양한 방식을 통해 형성될 수 있다. Here, the upper electrode 59 may be formed through various methods such as a spray method (eg, spray), a lamination method, photolithography, MOVPE, MOCVD, MBE, and the like.

구체적으로, 상부 전극(59)은 LED(50)의 측면을 따라 형성될 수 있다. 이 경우, 제2 형 반도체층(55)은 투명 전극(59) 및 중간 기판(40)의 도전성 물질(49)을 통해 구동회로층(20)의 제2 전극(29)과 전기적으로 연결될 수 있다. Specifically, the upper electrode 59 may be formed along the side of the LED (50). In this case, the second type semiconductor layer 55 may be electrically connected to the second electrode 29 of the driving circuit layer 20 through the transparent electrode 59 and the conductive material 49 of the intermediate substrate 40. .

본 개시의 일 실시 예에 따르면, 복수의 LED(50-1, 50-2) 각각의 상부 전극(59)을 패시베이션(57)을 따라 형성할 수 있다. 이 경우, 상부 전극(59)을 통해, 복수의 LED(50-1, 50-2) 각각의 제2 형 반도체층(55)을 구동회로층(20)의 제2 전극(29)과 전기적으로 연결할 수 있다. According to an embodiment of the present disclosure, the upper electrode 59 of each of the plurality of LEDs 50-1 and 50-2 may be formed along the passivation 57. In this case, through the upper electrode 59, the second type semiconductor layer 55 of each of the plurality of LEDs 50-1 and 50-2 is electrically connected to the second electrode 29 of the driving circuit layer 20. I can connect.

한편 본 개시의 일 실시 예로서, 발광 방향이 도 14a와 같이 상하부 방향 또는 도 14b와 같이 상부 방향인 경우에는, 상부 전극(59)은 광투과율 및 전기 전도성이 높은 성질을 갖는 투명 전극으로 구성될 수 있다. Meanwhile, as an embodiment of the present disclosure, when the light emission direction is in the vertical direction as in FIG. 14A or in the upper direction as in FIG. 14B, the upper electrode 59 may be formed of a transparent electrode having high light transmittance and electrical conductivity. I can.

예를 들어, 상부 전극(59)은, CNT의 구조(예: SW-CNT(single wall CNT), MW-CNT(multi wall CNT) 등), CNT의 직경(diameters), CNT의 분자 길이(length), CNT의 농도(또는 밀도), 혼성물질(예: Ag 나노 와이어 등)의 밀도에 따라, 전기 전도성이 높고 투명한 성질을 갖는 CNT를 포함할 수 있다.For example, the upper electrode 59 is a structure of CNT (e.g., SW-CNT (single wall CNT), MW-CNT (multi wall CNT), etc.), CNT diameters, CNT molecular length ), CNTs having high electrical conductivity and transparent properties may be included depending on the concentration (or density) of CNTs, and the density of hybrid materials (eg, Ag nanowires).

한편, 도 14c와 같이 발광 방향이 하부 방향인 경우, 상부 전극(59)은 전기 전도성이 높은 성질을 갖는 전극으로 구성될 수 있다. 이때, 상부 전극(59)은 광의 진행 경로가 아니라는 점에서 광투과율이 높은 소재로 구성될 필요는 없으나, 이에 국한되지 아니하고 다양한 소재로 구성될 수 있다. Meanwhile, as shown in FIG. 14C, when the emission direction is in the lower direction, the upper electrode 59 may be formed of an electrode having high electrical conductivity. In this case, the upper electrode 59 does not need to be made of a material having a high light transmittance in that it is not a path of light, but is not limited thereto and may be made of various materials.

이상과 같은, 본 개시의 일 실시 예에 따른 디스플레이 모듈(1)의 제조 방법은, 구동회로층(20) 및 LED(50)를 전기적으로 연결하기 위해 구동회로층(20) 및 LED(50) 사이에 돌기부(범프(Bump) 또는 패드(Pad, 또는 전극) 등)가 필요한 플립칩 구조와는 달리, Stepless bottom contact 구조를 갖는 디스플레이 모듈(1)을 제조할 수 있다.As described above, the method of manufacturing the display module 1 according to an embodiment of the present disclosure includes the driving circuit layer 20 and the LED 50 to electrically connect the driving circuit layer 20 and the LED 50. Unlike a flip chip structure in which a protrusion (bump or pad, or electrode) is required therebetween, the display module 1 having a stepless bottom contact structure can be manufactured.

여기서, Stepless bottom contact 구조를 갖는 디스플레이 모듈(1)은 중간 기판(40)을 통해 구동회로층(20) 및 LED(50)를 상호 전기적으로 연결시킬 수 있다는 점에서, LED(50)의 제1 형 및 제2 형 반도체층(51, 55) 각각의 하부면에 단차를 두어 패드 및 범프와 같은 돌기부를 형성할 필요가 없다. 즉, 중간 기판(40)은 패드 및 범프와 같은 돌기부를 대체할 수 있다. Here, the display module 1 having a stepless bottom contact structure is the first of the LED 50 in that the driving circuit layer 20 and the LED 50 can be electrically connected to each other through the intermediate substrate 40. There is no need to form protrusions such as pads and bumps by providing a step difference on the lower surfaces of each of the type and second type semiconductor layers 51 and 55. That is, the intermediate substrate 40 may replace protrusions such as pads and bumps.

이에 따라, Stepless bottom contact 구조를 갖는 디스플레이 모듈(1)은 제1 형 반도체층(51) 및 제2 형 반도체층(55)의 면적을 최대화할 수 있으며, 이로 인해 제1 형 반도체층(51) 및 제2 형 반도체층(55) 사이에 형성되는 발광층(53)의 발광 면적을 최대화하여 발광 효율을 향상시킬 수 있다. Accordingly, the display module 1 having a stepless bottom contact structure can maximize the area of the first type semiconductor layer 51 and the second type semiconductor layer 55, and thereby, the first type semiconductor layer 51 And luminous efficiency may be improved by maximizing the light-emitting area of the light-emitting layer 53 formed between the second-type semiconductor layers 55.

또한, Stepless bottom contact 구조를 갖는 디스플레이 모듈(1)은 LED(50)의 두 전극(또는 패드)이 LED(50)의 상부 및 하부와 같이 서로 상이한 위치에 형성된다는 점에서 두 전극의 쇼트(short) 발생의 위험을 방지할 수 있다. 특히, LED(50)가 소형화되는 경우에는, LED(50)의 하부에 두 전극이 위치하는 플립칩 구조보다, LED(50)의 상부 및 하부에 두 전극이 위치하는 Stepless bottom contact 구조가 쇼트 발생의 위험을 효과적으로 방지할 수 있다.In addition, in the display module 1 having a stepless bottom contact structure, the two electrodes (or pads) of the LED 50 are formed at different positions, such as the upper and lower portions of the LED 50. ) The risk of occurrence can be prevented. In particular, when the LED 50 is miniaturized, a stepless bottom contact structure in which two electrodes are located above and below the LED 50 than a flip chip structure in which two electrodes are located under the LED 50 is short. Can effectively prevent the risk of

도 15는 본 개시의 일 실시 예에 따른 블랙 매트릭스를 설명하기 위한 도면이다.15 is a diagram for describing a black matrix according to an embodiment of the present disclosure.

도 15를 참조하여, 본 개시의 일 실시 예에 따른 제조 방법은, 중간 기판(40) 상에서 복수의 LED(50-1, 50-2) 사이의 영역에 블랙 매트릭스(black matrix)(60)를 형성하는 단계를 더 포함할 수 있다.Referring to FIG. 15, in the manufacturing method according to an exemplary embodiment of the present disclosure, a black matrix 60 is formed in an area between the plurality of LEDs 50-1 and 50-2 on the intermediate substrate 40. It may further include forming.

여기에서, 블랙 매트릭스(60)는 블랙 매트릭스 층(60)은 광을 흡수하여 블랙 색상을 나타내는 물질을 포함할 수 있다. 또한, 블랙 매트릭스 층(60)은 고저항 특성(또는 절연성)을 갖는 물질을 포함할 수 있다. 이를 위해, 블랙 매트릭스(60)는 CNT, 폴리머, 메탈 산화물 등 다양한 물질을 포함할 수 있으며, 분사 방식, 라미네이션 방식, MOCVD, MOVPE, MBE 증착 등을 통해 형성될 수 있다.Here, the black matrix 60 may include a material that absorbs light and exhibits a black color. In addition, the black matrix layer 60 may include a material having high resistance (or insulating properties). To this end, the black matrix 60 may include various materials such as CNT, polymer, and metal oxide, and may be formed through a spray method, a lamination method, MOCVD, MOVPE, MBE deposition, or the like.

특히, 블랙 매트릭스(60)로 CNT가 사용되는 경우에는, CNT의 구조(예: SW-CNT(single wall CNT), MW-CNT(multi wall CNT) 등), CNT의 직경(diameters), CNT의 분자 길이(length), CNT의 농도(또는 밀도), 혼성물질(예: Ag 나노 와이어 등)의 밀도에 따라, 전기 전도성이 낮으며 광을 흡수하는 성질을 갖는 CNT가 사용될 수 있다.In particular, when CNT is used as the black matrix 60, the structure of the CNT (e.g., SW-CNT (single wall CNT), MW-CNT (multi wall CNT), etc.), the diameters of CNTs, and the Depending on the molecular length, the concentration (or density) of CNTs, and the density of hybrid materials (eg, Ag nanowires), CNTs having low electrical conductivity and light-absorbing properties may be used.

이에 따라, 본 개시의 일 실시 예에 따른 제조 방법은 보다 간편한 공정을 통해 블랙 매트릭스(60)를 형성할 수 있고, 외광 흡수 특성이 우수한 블랙 매트릭스(60)를 형성할 수 있다는 효과가 있다.Accordingly, the manufacturing method according to the exemplary embodiment of the present disclosure has an effect that the black matrix 60 can be formed through a simpler process, and the black matrix 60 having excellent external light absorption characteristics can be formed.

한편, 본 개시에 첨부된 도면은 본 개시의 기술적 사상의 이해를 돕기 위해 작성된 것이며, 본 개시의 기술적 사상은 도면에 도시된 다양한 요소, 영역 등의 상대적인 크기나 간격에 의해 제한되지 않는다. Meanwhile, the drawings attached to the present disclosure are prepared to aid in understanding the technical idea of the present disclosure, and the technical idea of the present disclosure is not limited by the relative size or spacing of various elements and regions illustrated in the drawings.

본 개시의 다양한 실시 예들은 기기(machine)(예: 컴퓨터)로 읽을 수 있는 저장 매체(machine-readable storage media에 저장된 명령어를 포함하는 소프트웨어로 구현될 수 있다. 기기는 저장 매체로부터 저장된 명령어를 호출하고, 호출된 명령어에 따라 동작이 가능한 장치로서, 개시된 실시 예들에 따른 전자 장치를 포함할 수 있다. 상기 명령이 프로세서에 의해 실행될 경우, 프로세서가 직접, 또는 상기 프로세서의 제어 하에 다른 구성요소들을 이용하여 상기 명령에 상기하는 기능을 수행할 수 있다. 명령은 컴파일러 또는 인터프리터에 의해 생성 또는 실행되는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체는 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장매체가 신호(signal)를 포함하지 않으며 실재(tangible)한다는 것을 의미할 뿐 데이터가 저장매체에 반영구적 또는 임시적으로 저장됨을 구분하지 않는다.Various embodiments of the present disclosure may be implemented as software including instructions stored in a machine-readable storage medium (eg, a computer). The device calls a stored instruction from the storage medium. And, as a device capable of operating according to the called command, it may include an electronic device according to the disclosed embodiments. When the command is executed by a processor, the processor directly or using other components under the control of the processor. Thus, the above-described functions can be performed in the instruction, The instruction can include a code generated or executed by a compiler or an interpreter A storage medium that can be read by a device is in the form of a non-transitory storage medium. Here,'non-transient' means that the storage medium does not contain a signal and is tangible, but does not distinguish between semi-permanent or temporary storage of data in the storage medium.

다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 온라인으로 배포될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.The method according to various embodiments may be provided by being included in a computer program product. Computer program products can be traded between sellers and buyers as commodities. The computer program product may be distributed online in the form of a device-readable storage medium (eg, compact disc read only memory (CD-ROM)) or through an application store (eg, Play StoreTM). In the case of online distribution, at least some of the computer program products may be temporarily stored or temporarily generated in a storage medium such as a server of a manufacturer, a server of an application store, or a memory of a relay server.

다양한 실시 예들에 따른 구성 요소(예: 모듈 또는 프로그램) 각각은 단수 또는 복수의 개체로 구성될 수 있으며, 전술한 상기 서브 구성 요소들 중 일부 서브 구성 요소가 생략되거나, 또는 다른 서브 구성 요소가 다양한 실시 예에 더 포함될 수 있다. 대체적으로 또는 추가적으로, 일부 구성 요소들(예: 모듈 또는 프로그램)은 하나의 개체로 통합되어, 통합되기 이전의 각각의 상기 구성 요소에 의해 수행되는 기능을 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따른, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱하게 실행되거나, 적어도 일부 동작이 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다.Each of the constituent elements (eg, a module or a program) according to various embodiments may be composed of a singular or a plurality of entities, and some sub-elements of the above-described sub-elements are omitted, or other sub-elements are various. It may be further included in the embodiment. Alternatively or additionally, some constituent elements (eg, a module or a program) may be integrated into a single entity, and functions performed by each of the constituent elements prior to the consolidation may be performed identically or similarly. Operations performed by modules, programs, or other components according to various embodiments may be sequentially, parallel, repetitively or heuristically executed, or at least some operations may be executed in a different order, omitted, or other operations may be added. I can.

1: 디스플레이 모듈
10: 기판
20: 구동회로층
40: 중간 기판
50-1, 50-2: 복수의 LED1: display module
10: substrate
20: driving circuit layer
40: intermediate substrate
50-1, 50-2: multiple LEDs

Claims (19)

디스플레이 모듈의 제조 방법에 있어서,
발광층, 제1 형 반도체층 및 제2 형 반도체층을 포함하는 에피 필름(epi film)을 형성하는 단계;
상기 에피 필름을 도전성 물질이 포함된 중간 기판 상에 부착하는 단계;
상기 부착된 에피 필름을 패터닝하여, LED(light emitting diode)를 형성하는 단계; 및
상기 도전성 물질을 통하여 상기 LED를 구동회로층과 전기적으로 연결하는 단계;를 포함하는, 제조 방법.In the method of manufacturing a display module,
Forming an epi film including a light emitting layer, a first type semiconductor layer, and a second type semiconductor layer;
Attaching the epi film onto an intermediate substrate containing a conductive material;
Patterning the attached epitaxial film to form a light emitting diode (LED); And
Including, the step of electrically connecting the LED and the driving circuit layer through the conductive material. 제1항에 있어서,
상기 LED를 상기 구동회로층과 전기적으로 연결하는 단계는,
상기 중간 기판을 기판 상에 배치된 구동회로층 상에 부착하여, 상기 도전성 물질을 통해 상기 LED의 제1 형 반도체층을 상기 구동회로층과 전기적으로 연결하는 단계; 및
상기 도전성 물질을 통해 상기 LED의 제2 형 반도체층을 상기 구동회로층과 전기적으로 연결하는 단계;를 포함하는, 제조 방법.The method of claim 1,
The step of electrically connecting the LED to the driving circuit layer,
Attaching the intermediate substrate on a driving circuit layer disposed on the substrate, and electrically connecting the first type semiconductor layer of the LED to the driving circuit layer through the conductive material; And
Including, the step of electrically connecting the second type semiconductor layer of the LED and the driving circuit layer through the conductive material. 제2항에 있어서,
상기 LED는, 수직형 구조를 갖는 LED이며,
상기 도전성 물질은, CNT(carbon nano tube), 그래핀(graphene) 및 금속 나노 와이어(nano wire) 중 적어도 하나를 포함하는, 제조 방법.The method of claim 2,
The LED is an LED having a vertical structure,
The conductive material includes at least one of a carbon nano tube (CNT), graphene, and a metal nano wire. 제3항에 있어서,
상기 구동회로층은, 픽셀 회로 및 상기 픽셀 회로와 전기적으로 연결된 제1 및 제2 전극을 포함하는, 제조 방법.The method of claim 3,
The driving circuit layer includes a pixel circuit and first and second electrodes electrically connected to the pixel circuit. 제4항에 있어서,
상기 LED의 측벽(sidewall)에 패시베이션(passivation)을 형성하는 단계;를 더 포함하는, 제조 방법.The method of claim 4,
Forming a passivation (passivation) on the sidewall (sidewall) of the LED; further comprising a manufacturing method. 제5항에 있어서,
상기 LED의 제2 형 반도체층을 상기 구동회로층과 전기적으로 연결하는 단계는,
상기 패시베이션을 따라 투명 전극을 형성하여, 상기 투명 전극 및 상기 도전성 물질을 통해, 상기 LED의 상기 제2 형 반도체층을 상기 구동회로층의 상기 제2 전극과 전기적으로 연결하는, 제조 방법.The method of claim 5,
The step of electrically connecting the second type semiconductor layer of the LED to the driving circuit layer,
Forming a transparent electrode along the passivation, and electrically connecting the second type semiconductor layer of the LED to the second electrode of the driving circuit layer through the transparent electrode and the conductive material. 제6항에 있어서,
상기 중간 기판 상에서 상기 LED 및 다른 LED 사이의 영역에 블랙 매트릭스(black matrix)를 형성하는 단계;를 더 포함하는, 제조 방법.The method of claim 6,
Forming a black matrix in a region between the LED and the other LED on the intermediate substrate; further comprising, a manufacturing method. 제4항에 있어서,
상기 중간 기판은,
점착성 물질을 더 포함하며,
상기 LED의 제1 형 반도체층을 상기 구동회로층과 전기적으로 연결하는 단계는,
상기 점착성 물질을 통해 상기 중간 기판을 상기 구동회로층 상에 부착하여, 상기 도전성 물질을 통해 상기 LED의 상기 제1 형 반도체층을 상기 구동회로층의 상기 제1 전극과 전기적으로 연결하는, 제조 방법. The method of claim 4,
The intermediate substrate,
It further comprises an adhesive material,
The step of electrically connecting the first type semiconductor layer of the LED to the driving circuit layer,
Attaching the intermediate substrate on the driving circuit layer through the adhesive material, and electrically connecting the first type semiconductor layer of the LED to the first electrode of the driving circuit layer through the conductive material . 제8항에 있어서,
상기 점착성 물질은, 에폭시(epoxy), 폴리이미드(polyimide), 페놀(phenol) 중 적어도 하나를 포함하는, 제조 방법.The method of claim 8,
The adhesive material includes at least one of epoxy, polyimide, and phenol. 제2항에 있어서,
상기 LED는,
상기 제1 형 반도체층의 하부 또는 상기 제2 형 반도체층의 상부에 형성된 반사 전극을 더 포함하는, 제조 방법.The method of claim 2,
The LED,
The manufacturing method, further comprising a reflective electrode formed below the first type semiconductor layer or above the second type semiconductor layer. 디스플레이 모듈에 있어서,
기판;
상기 기판 상에 형성되며, 픽셀 회로 및 상기 픽셀 회로와 전기적으로 연결된 복수의 전극을 포함하는 구동회로층;
도전성 물질 및 점착성 물질을 포함하며, 상기 점착성 물질을 통해 상기 구동회로층 상에 부착된 중간 기판; 및
상기 중간 기판 상에 형성된 LED;를 포함하며,
상기 복수의 전극은, 제1 전극 및 제2 전극을 포함하고,
상기 LED는, 발광층 및 상기 발광층 상하부 각각에 형성된 제1 형 반도체층 및 제2 형 반도체층을 포함하며,
상기 제1 형 반도체층은, 상기 중간 기판이 상기 구동회로층에 부착됨에 따라 상기 도전성 물질을 통해 상기 제1 전극과 전기적으로 연결되고,
상기 제2 형 반도체층은, 상기 중간 기판이 상기 구동회로층에 부착된 이후, 상기 제2 전극과 전기적으로 연결되는, 디스플레이 모듈.In the display module,
Board;
A driving circuit layer formed on the substrate and including a pixel circuit and a plurality of electrodes electrically connected to the pixel circuit;
An intermediate substrate including a conductive material and an adhesive material and attached to the driving circuit layer through the adhesive material; And
Includes; LED formed on the intermediate substrate,
The plurality of electrodes includes a first electrode and a second electrode,
The LED includes a light emitting layer and a first type semiconductor layer and a second type semiconductor layer formed on each of the upper and lower portions of the light emitting layer,
The first type semiconductor layer is electrically connected to the first electrode through the conductive material as the intermediate substrate is attached to the driving circuit layer,
The second type semiconductor layer is electrically connected to the second electrode after the intermediate substrate is attached to the driving circuit layer. 제11항에 있어서,
상기 LED는, 수직형 구조를 갖는 LED인, 디스플레이 모듈.The method of claim 11,
The LED is an LED having a vertical structure, a display module. 제12항에 있어서,
상기 LED의 측벽(sidewall)에 형성된 패시베이션(passivation);을 더 포함하는, 디스플레이 모듈.The method of claim 12,
The display module further comprising a; passivation (passivation) formed on the sidewall (sidewall) of the LED. 제13항에 있어서,
상기 LED는,
상기 패시베이션을 따라 형성된 투명 전극;을 더 포함하고,
상기 제2 형 반도체층은, 상기 투명 전극을 통해 상기 제2 전극과 전기적으로 연결되는, 디스플레이 모듈.The method of claim 13,
The LED,
A transparent electrode formed along the passivation; further comprising,
The second type semiconductor layer is electrically connected to the second electrode through the transparent electrode. 제14항에 있어서,
상기 중간 기판 상에서 상기 LED 및 다른 LED 사이의 영역에 형성된 블랙 매트릭스(black matrix);를 더 포함하는, 디스플레이 모듈.The method of claim 14,
A display module further comprising; a black matrix formed in a region between the LED and the other LED on the intermediate substrate. 제14항에 있어서,
상기 투명 전극은, 상기 중간 기판의 상기 도전성 물질과 동일한 물질인, 디스플레이 모듈.The method of claim 14,
The transparent electrode is a display module of the same material as the conductive material of the intermediate substrate. 제11항에 있어서,
상기 도전성 물질은,
CNT(carbon nano tube), 그래핀(graphene) 및 금속 나노 와이어(nano wire) 중 적어도 하나를 포함하는, 디스플레이 모듈.The method of claim 11,
The conductive material,
A display module comprising at least one of a carbon nano tube (CNT), graphene, and a metal nano wire. 제11항에 있어서,
상기 점착성 물질은,
에폭시(epoxy), 폴리이미드(polyimide), 페놀(phenol) 중 적어도 하나를 포함하는, 디스플레이 모듈.The method of claim 11,
The adhesive material,
A display module comprising at least one of epoxy, polyimide, and phenol. 제11항에 있어서,
상기 LED는,
상기 제1 형 반도체층의 하부 또는 상기 제2 형 반도체층의 상부에 형성된 반사 전극;을 더 포함하는, 디스플레이 모듈.The method of claim 11,
The LED,
The display module further comprising: a reflective electrode formed below the first type semiconductor layer or above the second type semiconductor layer.
KR1020190152622A 2019-10-15 2019-11-25 Display module and manafacturing method thereof KR20210044663A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/KR2020/012165 WO2021075728A1 (en) 2019-10-15 2020-09-09 Display module and manufacturing method thereof
CN202080048063.8A CN114080677A (en) 2019-10-15 2020-09-09 Display module and method of manufacturing the same
US17/024,833 US11652196B2 (en) 2019-10-15 2020-09-18 Display module and manufacturing method thereof
EP20201835.4A EP3809462A1 (en) 2019-10-15 2020-10-14 Display module and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190128028 2019-10-15
KR20190128028 2019-10-15

Publications (1)

Publication Number Publication Date
KR20210044663A true KR20210044663A (en) 2021-04-23

Family

ID=75738210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190152622A KR20210044663A (en) 2019-10-15 2019-11-25 Display module and manafacturing method thereof

Country Status (1)

Country Link
KR (1) KR20210044663A (en)

Similar Documents

Publication Publication Date Title
US11652196B2 (en) Display module and manufacturing method thereof
US10749090B2 (en) Display device
US10224365B2 (en) Micro light emitting diode and display panel
KR102603494B1 (en) Display device
US9425173B2 (en) Display device using semiconductor light emitting device
US10410577B2 (en) Display panel
US6936860B2 (en) Light emitting diode having an insulating substrate
CN109075221B (en) Light emitting device and display including the same
EP3483933A1 (en) High resolution display device
US20220367771A1 (en) Display device using micro led, and manufacturing method therefor
JP2011192999A (en) Light-emitting device
CN109037268B (en) Micro light-emitting diode display, micro light-emitting diode element and manufacturing method thereof
KR20200127478A (en) Light emitting diode, manufacturing method of light emitting diode and display pannel including light emitting diode
KR102309092B1 (en) Light emitting device and light emitting device array including the same
KR20180130356A (en) Display device using semiconductor light emitting device and method for manufacturing
KR20170124048A (en) Light emitting device and display device having thereof
KR102659984B1 (en) Display device using micro led and manufacturing method thereof
JP7459210B2 (en) Package structure and its formation method
KR20210044663A (en) Display module and manafacturing method thereof
US20230023304A1 (en) Light emitting diode display device
KR102507444B1 (en) Light emitting device and display device including the same
KR102328945B1 (en) Display device
US20240038933A1 (en) Semiconductor light-emitting device package and display device comprising same
KR101251340B1 (en) Light emitting diode and manufacturing method of the same
US20230112531A1 (en) Display panel

Legal Events

Date Code Title Description
A201 Request for examination