KR20210028783A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210028783A
KR20210028783A KR1020190109481A KR20190109481A KR20210028783A KR 20210028783 A KR20210028783 A KR 20210028783A KR 1020190109481 A KR1020190109481 A KR 1020190109481A KR 20190109481 A KR20190109481 A KR 20190109481A KR 20210028783 A KR20210028783 A KR 20210028783A
Authority
KR
South Korea
Prior art keywords
electrode
substrate
layer
area
sensing
Prior art date
Application number
KR1020190109481A
Other languages
English (en)
Inventor
김동수
김미나
정광철
조용준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190109481A priority Critical patent/KR20210028783A/ko
Priority to US16/848,413 priority patent/US11048352B2/en
Priority to CN202010530864.XA priority patent/CN112447794A/zh
Publication of KR20210028783A publication Critical patent/KR20210028783A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3276—
    • H01L27/3225—
    • H01L51/5203—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H01L2251/558—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 표시 영역, 표시 영역을 둘러싸는 비표시 영역 및 비표시 영역의 일 측에서 연장된 돌출 영역을 구비하는 제1 기판, 제1 기판 상에서 돌출 영역에 인접하도록 비표시 영역에 형성된 제1 센싱패드부, 제1 기판 상에서 표시 영역에 위치하는 회로 소자층, 회로 소자층 상에 위치하는 표시 소자층, 돌출 영역을 제외한 나머지 영역과 대향하도록 배치된 제2 기판, 제1 센싱패드부에 대응하도록 제2 기판에 형성된 제2 센싱패드부 및 제2 기판의 테두리를 따라 배치되고, 제1 기판과 제2 기판을 상호 부착시키는 밀봉 부재를 포함한다. 표시 소자층은, 회로 소자층에 구비된 박막 트랜지스터의 소스 또는 드레인 전극과 접속되는 제1 전극, 표시 소자층의 화소 영역을 정의하며, 제1 전극을 노출하는 화소 정의막, 제1 전극 상에 위치하는 발광층 및 발광층 상에 위치하는 제2 전극을 포함한다. 제1 센싱패드부 및 제2 센싱패드부는, 평면상 제2 전극의 테두리 및 밀봉 부재 사이에 배치된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
사용자에게 영상을 제공하는 스마트 폰, 태블릿 PC, 디지털 카메라, 노트북 컴퓨터, 내비게이션, 및 스마트 텔레비젼 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하여 표시하는 표시 패널 및 다양한 입력 장치를 포함한다.
최근에는 스마트 폰이나 태블릿 PC를 중심으로 터치 입력을 인식하는 터치 센서가 표시 장치에 많이 적용되고 있다. 터치 센서는 터치 방식의 편리함으로 기존의 물리적인 입력 장치인 키패드 등을 대체하는 추세이다.
표시 장치 중 인-셀 터치 구조(In-Cell Touch)의 유기 발광 표시 장치는 유기 발광 소자가 구비된 제1 기판과 터치 전극 어레이가 구비된 제2 기판이 마주보며 밀봉 부재로 합착된 구조를 갖는다. 이 때 제1 기판의 비표시 영역에는 상기 터치 전극 어레이에 신호를 인가하기 위한 복수 개의 하부 패드 전극이 구비되며, 제2 기판의 터치 전극 어레이의 터치 전극과 연결된 상부 패드 전극과 도전 부재를 통해 합착되는 구조로 형성될 수 있다.
본 발명이 해결하고자 하는 과제는 상·하부 패드 전극을 밀봉 부재 내측으로 배치함으로써, 데드 스페이스가 줄어든 인-셀 터치 구조(In-Cell Touch)의 표시 장치를 제공하는 데 있다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 표시 영역, 상기 표시 영역을 둘러싸는 비표시 영역 및 상기 비표시 영역의 일 측에서 연장된 돌출 영역을 구비하는 제1 기판, 상기 제1 기판 상에서 상기 돌출 영역에 인접하도록 상기 비표시 영역에 형성된 제1 센싱패드부, 상기 제1 기판 상에서 상기 표시 영역에 위치하는 회로 소자층, 상기 회로 소자층 상에 위치하는 표시 소자층, 상기 돌출 영역을 제외한 나머지 영역과 대향하도록 배치된 제2 기판, 상기 제1 센싱패드부에 대응하도록 상기 제2 기판에 형성된 제2 센싱패드부 및 상기 제2 기판의 테두리를 따라 배치되고, 상기 제1 기판과 상기 제2 기판을 상호 부착시키는 밀봉 부재를 포함한다. 상기 표시 소자층은, 상기 회로 소자층에 구비된 박막 트랜지스터의 소스 또는 드레인 전극과 접속되는 제1 전극, 상기 표시 소자층의 화소 영역을 정의하며, 상기 제1 전극을 노출하는 화소 정의막, 상기 제1 전극 상에 위치하는 발광층 및 상기 발광층 상에 위치하는 제2 전극을 포함한다. 상기 제1 센싱패드부 및 상기 제2 센싱패드부는, 평면상 상기 제2 전극의 테두리 및 상기 밀봉 부재 사이에 배치된다.
상기 제1 기판, 상기 제2 기판 및 제2 전극 각각은, 제1 방향으로 연장된 좌·우측 장변 및 상기 제1 방향과 교차하는 제2 방향으로 연장된 상·하측 단변을 포함하되, 상기 좌·우측 장변과 상기 상·하측 단변이 만나는 모서리는 곡면을 이룰 수 있다.
상기 제2 전극은, 상기 상측 단변과 상기 좌·우측 장변이 만나는 모서리는 제1 곡률 반경을 갖고, 상기 하측 단변과 상기 좌·우측 장변이 만나는 모서리는 상기 제1 곡률 반경과 상이한 제2 곡률 반경을 가질 수 있다.
상기 제2 전극의 상기 제1 곡률 반경은 상기 제1 기판 및 상기 제2 기판의 상기 상측 단변과 상기 좌·우측 장변이 만나는 모서리의 곡률 반경과 동일할 수 있다.
상기 제2 전극의 제1 곡률 반경은 상기 제2 전극의 상기 제2 곡률 반경보다 작을 수 있다.
상기 제1 센싱패드부 및 상기 제2 센싱패드부는, 평면상 상기 제2 곡률 반경을 갖는 제2 전극의 테두리 및 상기 밀봉 부재 사이에 배치될 수 있다.
상기 제2 전극의 상기 하측 단변과 상기 좌·우측 장변이 만나는 모서리는 평면상 계단 형태의 경계선 및 직선 형태의 경계선 중 어느 하나일 수 있다.
상기 제2 전극의 경계선은 평면상 상기 표시 영역의 테두리 및 상기 제1 곡률 반경을 갖는 경우의 상기 제2 전극의 테두리 사이에 배치될 수 있다.
상기 제2 전극의 면적은 상기 표시 영역의 면적보다 클 수 있다.
상기 회로 소자층은, 제1 전원 전압 전극 및 제2 전원 전압 전극을 포함하고, 상기 제2 전원 전압 전극에 흐르는 전압은 상기 제2 전원 전압 전극에 흐르는 전압보다 낮을 수 있다.
상기 제2 전원 전압 전극은 상기 제2 전극의 테두리와 일부 중첩되게 배치될 수 있다.
상기 제2 전극 및 상기 제2 전원 전압 전극은 전기적으로 연결될 수 있다.
상기 제1 센싱패드부 및 상기 제2 센싱패드부는 평면상 상기 제2 전원 전압 전극과 상기 밀봉 부재 사이에 배치될 수 있다.
상기 제2 기판은, 제1 도전층, 상기 제1 도전층 상에 배치되는 절연층 및 상기 절연층 상에 배치되는 제2 도전층을 포함할 수 있다.
상기 제1 센싱패드부는 복수의 하부 전극들을 포함하고, 상기 제2 센싱패드부는 복수의 상부 전극들을 포함하되, 상기 상부 전극들과 상기 하부 전극들은 전기적으로 연결될 수 있다.
상기 절연층은 상기 제1 센싱패드부와 중첩되는 영역에서 복수의 제1 돌출부들을 포함하고, 상기 복수의 제1 돌출부들과 중첩되게 배치되는 제2 도전층은 상기 복수의 상부 전극들로 정의되는 상기 상부 전극의 두께 방향으로 길이는, 상기 스페이서의 두께 방향으로 길이와 동일할 수 있다.
상기 화소 정의막 상에 상기 제1 기판과 상기 제2 기판의 간격을 유지하는 스페이서를 더 포함할 수 있다.
상기 제1 기판의 상기 돌출 영역 상에 배치되고, 표시 구동 기판과 연결되는 제3 센싱패드부를 포함할 수 있다.
상기 제1 센싱패드부는 상기 제3 센싱패드부와 센싱 배선을 통해 전기적으로 연결될 수 있다.
상기 밀봉 부재는 상기 센싱 배선의 일 영역과 두께 방향으로 중첩되게 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 상·하부 패드 전극을 밀봉 부재 내측으로 배치함으로써, 데드 스페이스가 줄어든 인-셀 센싱 구조(In-Cell Touch)의 표시 장치를 제공할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 사시도이다.
도 2는 도 1에 도시된 표시 장치의 개략적인 단면도이다.
도 3은 일 실시예에 따른 표시 장치가 포함하는 제1 기판의 평면도이다.
도 4a는 도 3에 도시된 화소의 예시적인 등가회로도이다.
도 4b는 도 4a에 도시된 화소의 개략적인 단면도이다.
도 6은 본 발명의 일 실시예에 따른 센싱 센서를 포함하는 제2 기판(SUB2)의 단면도이다.
도 7은 본 발명의 일 실시 예에 따른 센싱 센서의 평면도이다.
도 8은 본 발명의 일 실시 예에 따른 센싱 센서의 단면도이다.
도 9는 일 실시예에 따른 표시 장치의 평면도이다.
도 10은 도 9의 II~II'을 따라 절단한 단면도이다.
도 11은 도 10의 A부분을 확대한 제1 기판의 평면도이다.
도 12는 도 10의 A부분을 확대한 제2 기판의 평면도이다.
도 13 내지 도 15는 다른 실시예에 따른 도 9의 II~II'을 따라 절단한 단면도이다.
도 16 내지 도 17은 도 10의 A부분을 확대한 제1 기판의 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2, 제3, 제4 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소, 제3 구성요소, 제4 구성요소 중 어느 하나일 수도 있음은 물론이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 사시도, 도 2는 도 1에 도시된 표시 장치의 개략적인 단면도이다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 이미지가 표시되는 표시면(IS)을 포함한다. 표시면(IS)은 제1방향(DR1) 및 제2방향(DR2)이 정의하는 면과 평행할 수 있다. 표시면(IS)의 법선 방향, 즉 표시 장치(1)의 두께 방향은 제3방향(DR3)이 지시한다. 각 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3방향(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
예시적으로 도 1에는 표시면(IS)이 평면 형상으로 이루어진 표시 장치(1)를 도시하였으나, 이에 제한되지 않는다. 표시 장치(1)는 곡면형 표시면 또는 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함하는 입체형 표시면(다각 기둥형 표시면)을 포함할 수도 있다.
몇몇 실시예에서 표시 장치(1)는 리지드 표시 장치 또는 플렉서블 표시 장치일 수 있다. 도 1은 일 실시예에 따른 표시 장치(1)가 적용된 예로써 휴대용 단말기를 도시하였다. 휴대용 단말기는 태블릿 PC, 스마트폰, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 게임기, 손목 시계형 전자 기기 등을 포함할 수 있다. 그러나, 본 발명은 표시 장치(1)의 구체적인 종류에 한정되는 것은 아니다. 예를 들면, 본 발명의 다른 실시 예에서는 표시 장치(1)가 텔레비전 또는 외부 광고판과 같은 대형 전자 장비를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 자동차 네비게이션 장치, 스마트 와치, 카메라와 같은 중소형 전자 장비 등에 사용될 수 있다.
몇몇 실시예에서 표시 장치(1)는 평면상 직사각형 형상으로 이루어질 수 있다. 표시 장치(1)는 제1방향(DR1)으로 연장된 양 장변과 제2방향(DR2)으로 연장된 양 단변을 포함할 수 있다. 표시 장치(1)의 장변과 단변이 만나는 모서리는 직각일 수 있지만, 이에 한정되는 것은 아니며, 곡면을 이룰 수 있다. 또는 표시 장치(1)의 모서리는 파손 위험을 줄이기 위해 모따기 처리(chamfering)되어 있을 수도 있다. 이외에도 표시 장치(1)의 평면 형상은 예시된 것에 제한되지 않고, 원형이나 기타 다른 형상으로 적용될 수도 있다.
표시 장치(1)의 표시면(IS)은 이미지가 표시되는 표시영역(DM-DA) 및 표시영역(DM-DA)에 인접한 비표시영역(DM-NDA)을 포함한다. 비표시영역(DM-NDA)은 이미지가 표시되지 않는 영역이다.
몇몇 실시예에서 표시영역(DM-DA)은 대체로 사각 형상일 수 있다. 몇몇 실시예에서 표시 영역(DM-DA)의 모서리는 도 1에 도시된 바와 같이 곡면을 이룰 수 있으나, 이에 한정되는 것은 아니다. 이하에서는 표시 영역(DM-DA)의 모서리가 곡면을 이루는 경우를 예시로 설명한다.
비표시영역(DM-NDA)은 표시영역(DM-DA)을 둘러쌀 수 있다. 다만, 이에 제한되지 않고, 표시영역(DM-DA)의 형상과 비표시영역(DM-NDA)의 형상은 상대적으로 디자인될 수 있다.
다른 정의가 없는 한, 본 명세서에서 "상", "상측", "상부", "탑", "상면"은 도면을 기준으로 제1방향(DR1) 및 제2방향(DR2)과 교차하는 제3방향(DR3)의 화살표가 향하는 측을 의미하고, "하", "하측", "하부", "바텀", "하면"은 도면을 기준으로 제3방향(DR3)의 화살표가 향하는 방향의 반대 방향측을 의미하는 것으로 한다.
도 2는 본 발명의 일 실시예에 따른 표시 장치(1)의 단면도이다. 도 2는 제2방향(DR2)과 제3방향(DR3)이 정의하는 단면을 도시하였다.
도 2에 도시된 것과 같이, 표시 장치(1)는 표시패널(DP)의 제1 기판(SUB1)과 센서(TS)의 제2 기판(SUB2)를 포함한다. 표시패널(DP)은 센서(TS)와 마주하게 배치되고, 밀봉 부재(seal)에 의해 상호 부착된다. 표시패널(DP)은 이미지를 생성하고, 센서(TS)는 외부입력(예: 터치이벤트)의 좌표정보를 획득한다. 예를 들어, 센서(TS)는 터치 센서(touch sensor), 근접센서(proximity sensor), 모션 센서(motion sensor) 및 지문인식 센서(finger scan sensor)들 중 적어도 하나를 포함할 수 있다. 한편, 본 명세서에 개시된 표시 장치(1)는 이러한 센서들 중 적어도 둘 이상의 센서에서 센싱되는 정보들을 조합하여 활용할 수 있다.
별도로 도시하지 않았으나, 표시 장치(1)는 표시패널(DP)의 하측에 배치된 보호부재, 센서(TS)의 상측에 배치된 반사방지부재 및/또는 윈도우 부재를 더 포함할 수 있다.
몇몇 실시예에서 표시패널(DP)은 자발광소자를 포함하는 표시 패널일 수 있다. 예시적인 실시예에서 상기 자발광소자는 유기발광소자(Organic Light Emitting Diode), 양자점 발광소자(Quantum dot Light Emitting Diode), 무기물 기반의 마이크로 발광다이오드(예컨대 Micro LED), 무기물 기반의 나노 발광 다이오드(예컨대 Nano LED) 중 적어도 하나를 포함할 수 있다. 이하에서는 설명의 편의를 위하여 상기 자발광소자가 유기발광소자인 경우를 예로서 설명한다.
표시패널(DP)은 제1 기판(SUB1), 제1 기판(SUB1) 상에 순차적으로 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 박막 봉지층(TFE), 터치센싱 소자층(TC) 및 제2 기판(SUB2)을 포함할 수 있다. 별도로 도시되지 않았으나, 표시패널(DP)은 반사방지층, 굴절률 조절층 등과 같은 기능성층들을 더 포함할 수 있다.
몇몇 실시예에서 제1 기판(SUB1)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다. 제1 기판(SUB1)은 금속 재질의 물질을 포함할 수도 있다.
제1 기판(SUB1)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수 있다. 플렉시블 기판을 이루는 물질의 예로 폴리이미드(PI)를 들 수 있지만, 이에 제한되는 것은 아니다.
도 1을 참조하여 설명한 표시영역(DM-DA)과 비표시영역(DM-NDA)은 제1 기판(SUB1)에 동일하게 정의될 수 있다.
회로 소자층(DP-CL)은 적어도 하나의 중간 절연층과 회로 소자를 포함한다. 중간 절연층은 적어도 하나의 중간 무기막과 적어도 하나의 중간 유기막을 포함한다. 상기 회로 소자는 신호라인들, 화소의 구동회로 등을 포함한다. 코팅, 증착 등에 의한 절연층 형성공정과 포토리소그래피 공정에 의한 도체층 및/또는 반도체층의 패터닝 공정을 통해 회로 소자층(DP-CL)이 형성될 수 있다.
표시 소자층(DP-OLED)은 자발광 소자를 포함한다. 예시적으로 상기 자발광 소자는 유기 발광 소자일 수 있다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기막을 더 포함할 수 있다.
박막 봉지층(TFE)은 표시 소자층(DP-OLED)을 밀봉한다. 박막 봉지층(TFE)은 적어도 하나의 무기막(이하, 봉지 무기막)을 포함한다. 박막 봉지층(TFE)은 적어도 하나의 유기막(이하, 봉지 유기막)을 더 포함할 수 있다. 봉지 무기막은 수분/산소로부터 표시 소자층(DP-OLED)을 보호하고, 봉지 유기막은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호한다. 봉지 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층 및 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 봉지 유기막은 아크릴 계열 유기층을 포함할 수 있으나, 이에 제한되지 않는다.
몇몇 실시예에서 박막 봉지층(TFE)은 봉지 기판 등으로 대체될 수 있다. 봉지 기판은 실런트에 의해 표시 소자층(DP-OLED)을 밀봉한다.
센서(TS)는 제2 기판(SUB2) 및 제2 기판(SUB2) 상에 위치하는 센싱 소자층(TC)을 포함할 수 있다.
센서(TS)는 표시 장치 내 정보, 표시 장치를 둘러싼 주변 환경 정보 및 사용자 정보 중 적어도 하나를 센싱하고, 이에 대응하는 센싱 신호를 발생시킨다. 제어부는 이러한 센싱 신호에 기초하여, 표시 장치의 구동 또는 동작을 제어하거나, 표시 장치에 설치된 응용 프로그램과 관련된 데이터 처리, 기능 또는 동작을 수행할 수 있다. 센싱부에 포함될 수 있는 다양한 센서 중 대표적인 센서들의 대하여, 보다 구체적으로 살펴본다.
먼저, 근접 센서는 소정의 검출면에 접근하는 물체, 혹은 근방에 존재하는 물체의 유무를 전자계의 힘 또는 적외선 등을 이용하여 기계적 접촉이 없이 검출하는 센서를 말한다. 이러한 근접 센서는 위에서 살펴본 터치 스크린에 의해 감싸지는 표시 장치의 내부 영역 또는 상기 터치 스크린의 근처에 근접 센서가 배치될 수 있다.
근접 센서의 예로는 투과형 광전 센서, 직접 반사형 광전 센서, 미러 반사형 광전 센서, 고주파 발진형 근접 센서, 정전 용량형 근접 센서, 자기형 근접 센서, 적외선 근접 센서 등이 있다. 터치 스크린이 정전식인 경우에, 근접 센서는 전도성을 갖는 물체의 근접에 따른 전계의 변화로 상기 물체의 근접을 검출하도록 구성될 수 있다. 이 경우 터치 스크린(또는 터치 센서) 자체가 근접 센서로 분류될 수 있다.
한편, 설명의 편의를 위해, 터치 스크린 상에 물체가 접촉되지 않으면서 근접되어 상기 물체가 상기 터치 스크린 상에 위치함이 인식되도록 하는 행위를 "근접 터치(proximity touch)"라고 명명하고, 상기 터치 스크린 상에 물체가 실제로 접촉되는 행위를 "접촉 터치(contact touch)"라고 명명한다. 상기 터치 스크린 상에서 물체가 근접 터치 되는 위치라 함은, 상기 물체가 근접 터치될 때 상기 물체가 상기 터치 스크린에 대해 수직으로 대응되는 위치를 의미한다. 상기 근접 센서는, 근접 터치와, 근접 터치 패턴(예를 들어, 근접 터치 거리, 근접 터치 방향, 근접 터치 속도, 근접 터치 시간, 근접 터치 위치, 근접 터치 이동 상태 등)을 감지할 수 있다. 한편, 제어부는 위와 같이, 근접 센서를 통해 감지된 근접 터치 동작 및 근접 터치 패턴에 상응하는 데이터(또는 정보)를 처리하며, 나아가, 처리된 데이터에 대응하는 시각적인 정보를 터치 스크린 상에 출력시킬 수 있다. 나아가, 제어부는, 터치 스크린 상의 동일한 지점에 대한 터치가, 근접 터치인지 또는 접촉 터치인지에 따라, 서로 다른 동작 또는 데이터(또는 정보)가 처리되도록 표시 장치를 제어할 수 있다.
터치 센서는 저항막 방식, 정전용량 방식, 적외선 방식, 초음파 방식, 자기장 방식 등 여러가지 터치방식 중 적어도 하나를 이용하여 터치 스크린(또는 디스플레이부)에 가해지는 터치(또는 터치입력)을 감지한다.
일 예로서, 터치 센서는, 터치 스크린의 특정 부위에 가해진 압력 또는 특정 부위에 발생하는 정전 용량 등의 변화를 전기적인 입력신호로 변환하도록 구성될 수 있다. 터치 센서는, 터치 스크린 상에 터치를 가하는 터치 대상체가 터치 센서 상에 터치 되는 위치, 면적, 터치 시의 압력, 터치 시의 정전 용량 등을 검출할 수 있도록 구성될 수 있다. 여기에서, 터치 대상체는 상기 터치 센서에 터치를 인가하는 물체로서, 예를 들어, 손가락, 터치펜 또는 스타일러스 펜(Stylus pen), 포인터 등이 될 수 있다.
이와 같이, 터치 센서에 대한 터치 입력이 있는 경우, 그에 대응하는 신호(들)는 터치 제어기로 보내진다. 터치 제어기는 그 신호(들)를 처리한 다음 대응하는 데이터를 제어부로 전송한다. 이로써, 제어부는 디스플레이부의 어느 영역이 터치 되었는지 여부 등을 알 수 있게 된다. 여기에서, 터치 제어기는, 제어부와 별도의 구성요소일 수 있고, 제어부 자체일 수 있다.
한편, 제어부는, 터치 스크린(또는 터치 스크린 이외에 구비된 터치키)을 터치하는 터치 대상체의 종류에 따라 서로 다른 제어를 수행하거나, 동일한 제어를 수행할 수 있다. 터치 대상체의 종류에 따라 서로 다른 제어를 수행할지 또는 동일한 제어를 수행할 지는, 현재 표시 장치의 동작상태 또는 실행 중인 응용 프로그램에 따라 결정될 수 있다.
한편, 위에서 살펴본 터치 센서 및 근접 센서는 독립적으로 또는 조합되어, 터치 스크린에 대한 숏(또는 탭) 터치(short touch), 롱 터치(long touch), 멀티 터치(multi touch), 드래그 터치(drag touch), 플리크 터치(flick touch), 핀치-인 터치(pinch-in touch), 핀치-아웃 터치(pinch-out 터치), 스와이프(swype) 터치, 호버링(hovering) 터치 등과 같은, 다양한 방식의 터치를 센싱할 수 있다.
이하에서는 설명의 편의를 위해 센서(TS)가 상호 정전용량 방식의 구조로 이루어진 경우를 예시로 설명하나, 이에 한정되는 것은 아니다.
도 3은 일 실시예에 따른 표시 장치가 포함하는 제1 기판의 평면도, 도 4a는 도 3에 도시된 화소의 예시적인 등가회로도, 도 4b는 도 4a에 도시된 화소의 개략적인 단면도이다.
도 3, 도 4a 및 도 4b를 참조하면, 제1 기판(SUB1)은 평면상에서 표시영역(DA), 비표시영역(NDA)을 구비하는 메인 영역(MR), 메인 영역(MR)의 일 측과 연결된 벤딩 영역(BD) 및 메인 영역(MR)과 제3 방향(DR3)으로 중첩되는 서브 영역(SR)을 포함한다.
본 실시예에서 비표시영역(NDA)은 표시영역(DA)의 테두리를 따라 정의될 수 있다. 표시패널(DP)의 표시영역(DA) 및 비표시영역(NDA)은 도 1에 도시된 표시 장치(1)의 표시영역(DM-DA) 및 비표시영역(DM-NDA)에 각각 대응할 수 있다. 표시패널(DP)의 표시영역(DA) 및 비표시영역(NDA)은 표시 장치(1)의 표시영역(DM-DA) 및 비표시영역(DM-NDA)과 반드시 동일할 필요는 없고, 표시패널(DP)의 구조/디자인에 따라 변경될 수 있다. 몇몇 실시예에서 표시패널(DP)의 표시영역(DA)의 모서리는 곡면 형상으로 이루어질 수 있다.
벤딩 영역(BD)은 메인 영역(MR)에 연결된다. 예를 들어, 벤딩 영역(BD)은 메인 영역(MR)의 일 단변을 통해 연결될 수 있다. 벤딩 영역(BD)의 폭은 메인 영역(MR)의 폭(단변의 폭)보다 작을 수 있다. 메인 영역(MR)과 벤딩 영역(BD)의 연결부는 L자 커팅 형상을 가질 수 있다.
패널 벤딩 영역(BD)에서 제1 기판(SUB1)은 두께 방향으로 하측 방향, 다시 말하면 표시면의 반대 방향으로 곡률을 가지고 벤딩될 수 있다. 벤딩 영역(BD)은 일정한 곡률 반경은 가질 수 있지만, 이에 제한되지 않고 구간별로 다른 곡률 반경을 가질 수도 있다. 제1 기판(SUB1)이 벤딩 영역(BD)에서 벤딩됨에 따라 제1 기판(SUB1)의 면이 반전된다. 즉, 상부를 항하는 제1 기판(SUB1)의 일면이 패널 벤딩 영역(BD)을 통해 외측을 항하였다가 다시 하부를 향하도록 변경될 수 있다.
서브 영역(SR)은 벤딩 영역(BD)으로부터 연장된다. 서브 영역(SR)은 벤딩이 완료된 이후부터 시작하여 메인 영역(MR)과 평행한 방향으로 연장될 수 있다. 서브 영역(SR)은 제1 기판(SUB1)의 두께 방향으로 메인 영역(MR)과 중첩할 수 있다. 서브 영역(SR)은 메인 영역(MR) 에지의 비표시 영역(NDA)와 중첩하고, 나아가 메인 영역(MR)의 표시 영역(DA)에까지 중첩할 수 있다.
서브 영역(SR)의 폭은 벤딩 영역(BD)의 폭과 동일할 수 있지만 이에 제한되는 것은 아니다.
표시패널(DP)은 구동회로(GDC), 복수 개의 신호라인들(SGL) 및 복수 개의 화소들(PX)을 포함할 수 있다. 복수개의 화소들(PX)은 표시영역(DA)에 배치된다. 화소들(PX) 각각은 자발광 소자(예컨대 유기 발광 소자) 및 상기 자발광 소자에 연결된 화소 구동회로를 포함할 수 있다. 구동회로(GDC), 복수 개의 신호라인들(SGL) 및 화소 구동회로는 도 2에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.
구동회로(GDC)는 주사 구동회로를 포함할 수 있다. 구동회로(GDC)는 복수 개의 주사 신호들을 생성하고, 복수 개의 주사 신호들을 후술하는 복수 개의 주사 라인들(GL)에 순차적으로 출력한다.　주사 구동회로(GDC)는 화소들(PX)의 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
구동회로(GDC)는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystaline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
복수 개의 신호라인들(SGL)은 주사 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함할 수 있다. 주사 라인들(GL)은 복수 개의 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 복수 개의 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 복수 개의 화소들(PX)에 연결된다. 제어신호 라인(CSL)은 구동회로(GDC)에 제어신호들을 제공할 수 있다.
표시패널(DP)은 신호라인들(SGL)의 말단에 연결된 신호패드들(DP-PD, PW-PD)을 포함한다. 신호패드들(DP-PD, PW-PD)은 일종의 회로 소자일 수 있다. 비표시영역(NDA) 중 신호패드들(DP-PD, PW-PD)이 배치된 영역은 패드영역으로 정의될 수 있다.
비표시영역(NDA) 중 상기 패드영역에는 후술하는 센서(TS)의 신호선들과 전기적으로 연결되는 하부 센싱 패드들(TS-PD1)이 더 배치될 수 있다. 몇몇 실시예에서 하부 센싱 패드들(TS-PD1)은 신호라인들(SGL)과 동일한 공정을 통해 형성될 수 있으며, 신호라인들(SGL)과 동일한 층 상에 배치될 수 있다.
몇몇 실시예에서 하부 센싱 패드들(TS-PD1)은 표시패널의 신호라인들(SGL)과 전기적으로 절연될 수 있다.
한편, 패드영역 상에 표시 구동 기판(FPCB; Flexible Printed Circuit Board)이 연결될 수 있다. 표시 구동 기판(FPCB)은 연성 인쇄회로기판이나 필름일 수 있다.
표시 구동 기판(FPCB)에는 칩실장영역이 정의될 수 있으며, 상기 칩실장영역에는 칩 형태의 타이밍 제어회로 등 구동칩(IC)이 실장될 수도 있다.
도 4a에는 어느 하나의 주사 라인(GL), 어느 하나의 데이터 라인(DL), 전원 라인(PL), 및 이들에 연결된 화소(PX)를 도시하였다. 화소(PX)의 구성은 도 4a에 제한되지 않고 변형되어 실시될 수 있다.
유기 발광 소자(OLED)는 전면 발광형 다이오드이거나, 배면 발광형 다이오드일 수 있다. 화소(PX)는 유기 발광 소자(OLED)를 구동하기 위한 화소 구동회로로써 제1 트랜지스터(T1, 또는 스위칭 트랜지스터), 제2 트랜지스터(T2, 또는 구동 트랜지스터), 및 커패시터(Cst)를 포함한다. 제1 전원 전압(ELVDD)은 제2 트랜지스터(T2)에 제공되고, 제2 전원 전압(ELVSS)은 유기 발광 소자(OLED)에 제공된다. 제2 전원 전압(ELVSS)은 제1 전원 전압(ELVDD) 보다 낮은 전압일 수 있다.
제1 트랜지스터(T1)는 주사 라인(GL)에 인가된 주사 신호에 응답하여 데이터 라인(DL)에 인가된 데이터 신호를 출력한다. 커패시터(Cst)는 제1 트랜지스터(T1)로부터 수신한 데이터 신호에 대응하는 전압을 충전한다. 제2 트랜지스터(T2)는 유기 발광 소자(OLED)에 연결된다. 제2 트랜지스터(T2)는 커패시터(Cst)에 저장된 전하량에 대응하여 유기 발광 소자(OLED)에 흐르는 구동전류를 제어한다.
도 4b는 도 4a에 도시된 등가회로에 대응하는 표시패널(DP)의 부분 단면을 도시하였다.
베이스층(SUB) 상에 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 박막 봉지층(TFE)이 순차적으로 배치된다. 본 실시예에서 회로 소자층(DP-CL)은 무기막인 버퍼막(BFL), 제1 중간 무기막(10) 및 제2 중간 무기막(20)을 포함하고, 유기막인 중간 유기막(30)을 포함할 수 있다. 무기막 및 유기막의 재료는 특별히 제한되지 않고, 본 발명의 일 실시예에서 버퍼막(BFL)은 선택적으로 배치/생략될 수 있다.
버퍼막(BFL) 상에 제1 트랜지스터(T1)의 반도체 패턴(OSP1: 이하 제1 반도체 패턴), 제2 트랜지스터(T2)의 반도체 패턴(OSP2: 이하 제2 반도체 패턴)이 배치된다. 제1 반도체 패턴(OSP1) 및 제2 반도체 패턴(OSP2)은 아몰포스 실리콘, 폴리 실리콘, 금속 산화물 반도체에서 선택될 수 있다.
제1 반도체 패턴(OSP1) 및 제2 반도체 패턴(OSP2) 상에 제1 중간 무기막(10)이 배치된다. 제1 중간 무기막(10) 상에는 제1 트랜지스터(T1)의 제어전극(GE1: 이하, 제1 제어전극) 및 제2 트랜지스터(T2)의 제어전극(GE2: 이하, 제2 제어전극)이 배치된다. 제1 제어전극(GE1) 및 제2 제어전극(GE2)은 주사 라인들(GL, 도 3 참조)과 동일한 포토리소그래피 공정에 따라 제조될 수 있다.
제1 중간 무기막(10) 상에는 제1 제어전극(GE1) 및 제2 제어전극(GE2)을 커버하는 제2 중간 무기막(20)이 배치된다. 제2 중간 무기막(20) 상에 제1 트랜지스터(T1)의 입력전극(SE1: 이하, 제1 입력전극) 및 출력전극(DE1: 제1 출력전극), 제2 트랜지스터(T2)의 입력전극(SE2: 이하, 제2 입력전극) 및 출력전극(DE2: 제2 출력전극)이 배치된다.
제1 입력전극(SE1)과 제1 출력전극(DE1)은 제1 중간 무기막(10) 및 제2 중간 무기막(20)을 관통하는 제1 관통홀(CH1)과 제2 관통홀(CH2)을 통해 제1 반도체 패턴(OSP1)에 각각 연결된다. 제2 입력전극(SE2)과 제2 출력전극(DE2)은 제1 중간 무기막(10) 및 제2 중간 무기막(20)을 관통하는 제3 관통홀(CH3)과 제4 관통홀(CH4)을 통해 제2 반도체 패턴(OSP2)에 각각 연결된다. 한편, 본 발명의 다른 실시예에서 제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 중 일부는 바텀 게이트 구조로 변형되어 실시될 수 있다.
제2 중간 무기막(20) 상에 제1 입력전극(SE1), 제2 입력전극(SE2), 제1 출력전극(DE1), 및 제2 출력전극(DE2)을 커버하는 중간 유기막(30)이 배치된다. 중간 유기막은 평탄면을 제공할 수 있다.
중간 유기막(30) 상에는 표시 소자층(DP-OLED)이 배치된다. 표시 소자층(DP-OLED)은 화소 정의막(PDL) 및 유기 발광 소자(OLED)를 포함할 수 있다. 화소 정의막(PDL)은 유기물질을 포함할 수 있다. 중간 유기막(30) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 중간 유기막(30)을 관통하는 제5 관통홀(CH5)을 통해 제2 출력전극(DE2)에 연결된다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다. 본 발명의 일 실시예에서 화소 정의막(PDL)은 생략될 수도 있다.
화소(PX)는 표시영역(DP-DA)에 배치될 수 있다. 표시영역(DP-DA)은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 둘러 쌀 수 있다. 본 실시예에서 발광영역(PXA)은 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부영역에 대응하게 정의되었다.
본 발명의 일 실시예에서 발광영역(PXA)은 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나에 중첩할 수 있다. 개구부(OP)가 더 넓어지고, 제1 전극(AE), 및 후술하는 발광층(EML)도 더 넓어질 수 있다.
정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 별도로 도시되지 않았으나, 정공 제어층(HCL)과 같은 공통층은 화소들(PX, 도 3 참조)에 공통으로 형성될 수 있다.
정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 개구부(OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들(PX) 각각에 분리되어 형성될 수 있다. 발광층(EML)은 유기물질 및/또는 무기물질을 포함할 수 있다. 발광층(EML)은 소정의 유색 컬러광을 생성할 수 있다.
본 실시예에서 패터닝된 발광층(EML)을 예시적으로 도시하였으나, 발광층(EML)은 화소들(PX)에 공통적으로 배치될 수 있다. 이때, 발광층(EML)은 백색 광을 생성할 수도 있다. 또한, 발광층(EML)은 텐덤(tandem)이라 지칭되는 다층구조를 가질 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 별도로 도시되지 않았으나, 전자 제어층(ECL)은 화소들(PX, 도 3 참조)에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 제2 전극(CE)은 화소들(PX)에 공통적으로 배치된다.
제2 전극(CE) 상에 박막 봉지층(TFE)이 배치된다. 박막 봉지층(TFE)은 화소들(PX)에 공통적으로 배치된다. 본 실시예에서 박막 봉지층(TFE)은 제2 전극(CE)을 직접 커버한다. 본 발명의 일 실시예에서, 박막 봉지층(TFE)과 제2 전극(CE) 사이에는, 제2 전극(CE)을 커버하는 캡핑층이 더 배치될 수 있다. 이때 박막 봉지층(TFE)은 캡핑층을 직접 커버할 수 있다.
몇몇 실시예에서 박막 봉지층(TFE)은 제2 전극(CE) 상에 순차적으로 적층된 제1 봉지 무기막(IOL1), 봉지 유기막(OL1) 및 제2 봉지 무기막(IOL2)을 포함할 수 있다.
몇몇 실시예에서 제1 봉지 무기막(lOL1) 및 제2 봉지 무기막(IOL2)은 각각 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물, 실리콘 산질화물(SiON), 리튬 플로라이드 등으로 이루어질 수 있다.
몇몇 실시예에서 봉지 유기막(OL1)은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 및 페릴렌계 수지 등으로 이루어질 수 있다.
다만 박막 봉지층(TFE)의 구조가 상술한 예에 한정되는 것은 아니며, 이외에도 박막 봉지층(TFE)의 적층구조는 다양하게 변경될 수 있다.
본 발명의 일 실시예에서 유기 발광 소자(OLED)는 발광층(EML)에서 생성된 광의 공진 거리를 제어하기 위한 공진 구조물을 더 포함할 수 있다. 공진 구조물은 제1 전극(AE)과 제2 전극(CE) 사이에 배치되며, 공진 구조물의 두께는 발광층(EML)에서 생성된 광의 파장에 따라 결정될 수 있다.
도 4a 및 도 4b에서는 화소(PX)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 도 5에 도시된 바와 같이, 화소(PX)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수 있다.
도 5를 참조하면, 화소(PX)는 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 박막트랜지스터들 및 스토리지 커패시터는 신호선(SL, SL-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)에 연결될 수 있다.
도 5에서는 각 화소(PX)가 신호선(SL, SL-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)에 연결된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선(SL, SL-1, EL, DL) 중 적어도 어느 하나, 초기화전압선(VL)과 구동전압선(PL) 등은 이웃하는 화소들에서 공유될 수 있다.
복수의 박막트랜지스터는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
신호선은 스캔신호(Sn)를 전달하는 스캔라인(SL), 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔라인(SL-1), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광 제어선(EL), 스캔라인(SL)과 교차하며 데이터신호(Dm)를 전달하는 데이터선(DL)을 포함한다. 구동전압선(PL)은 구동 박막트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 초기화전압선(VL)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint)을 전달한다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 메인 유기발광소자(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 메인 유기발광소자(OLED)에 구동전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔라인(SL)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터선(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔라인(SL)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1), 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1초기화 박막트랜지스터(T4)의 제1초기화 게이트전극(G4)은 이전 스캔라인(SL-1)에 연결되어 있고, 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4)은 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)과 초기화전압선(VL)에 연결되어 있으며, 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광 제어선(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 하부 구동전압선(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광 제어선(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7) 및 유기발광소자(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광 제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 메인 유기발광소자(OLED)에 전달되어 유기발광소자(OLED)에 구동전류(IOLED)가 흐르도록 한다.
제2초기화 박막트랜지스터(T7)의 제2초기화 게이트전극(G7)은 이전 스캔라인(SL-1)에 연결되어 있고, 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 메인 유기발광소자(OLED)의 화소전극에 연결되어 있으며, 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)은 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4) 및 초기화전압선(VL)에 연결되어 있다. 제2초기화 박막트랜지스터(T7)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 메인 유기발광소자(OLED)의 화소전극을 초기화시킨다.
도 5에서는 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 이전 스캔라인(SL-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 제2초기화 박막트랜지스터(T7)는 별도의 신호선(예컨대, 이후 스캔라인)에 연결되어 상기 신호선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(Cst2)은 구동전압선(PL)에 연결되어 있으며, 유기발광소자(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 5에서는 보상 박막트랜지스터(T3)와 제1초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 보상 박막트랜지스터(T3)와 제1초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다.
도 6은 본 발명의 일 실시예에 센서를 포함하는 제2 기판(SUB2)의 단면도이다. 도 7은 본 발명의 일 실시 예에 따른 센서의 평면도이다. 도 8은 본 발명의 일 실시 예에 따른 센서의 단면도이다. 도 6을 참조하면, 센싱 소자층(TC)은 제1 도전층(TS-CL1), 절연층(TS-IL, 이하 센싱 절연층), 및 제2 도전층(TS-CL2)을 포함한다. 제1 도전층(TS-CL1)은 제2 기판(SUB2) 상에 직접 배치될 수 있다. 이에 한정되지 않고, 제1 도전층(TS-CL1)과 제2 기판(SUB2) 사이에 버퍼층이 배치될 수 있고, 제1 도전층(TS-CL1)은 제2 기판(SUB2)상의 버퍼층 상에 배치될 수 있다. 버퍼층은 무기층 또는 유기층을 포함할 수 있다.
제1 도전층(TS-CL1) 및 제2 도전층(TS-CL2) 각각은 단층구조를 갖거나, 제3 방향축(DR3)을 따라 적층된 다층구조를 가질 수 있다. 다층구조의 도전층은 투명 도전층들과 금속층들 중 적어도 2이상을 포함할 수 있다. 다층구조의 도전층은 서로 다른 금속을 포함하는 금속층들을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 또는 그라핀 등을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다.
제1 도전층(TS-CL1) 및 제2 도전층(TS-CL2) 각각은 복수 개의 패턴들을 포함한다. 이하, 제1 도전층(TS-CL1)은 제1 도전패턴들을 포함하고, 제2 도전층(TS-CL2)은 제2 도전패턴들을 포함하는 것으로 설명된다. 제1 도전패턴들과 제2 도전패턴들 각각은 센싱전극들 및 센싱 신호라인들을 포함할 수 있다.　
센싱 절연층(TS-IL)은 무기물 또는 유기물을 포함할 수 있다. 무기물은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 유기물은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.　
센싱 절연층(TS-IL) 은 단층 또는 다층구조를 가질 수 있다. 센싱 절연층(TS-IL) 은 무기층 및 유기층 중 적어도 어느 하나를 가질 수 있다. 무기층 및 유기층은 화학 기상 증착 방식에 의해 형성될 수 있다.
센싱 절연층(TS-IL)은 제1 도전층(TS-CL1) 및 제2 도전층(TS-CL2)을 절연시키면 충분하고 그 형상은 제한되지 않는다. 제1 도전패턴들과 제2 도전패턴들의 형상에 따라 센싱 절연층(TS-IL)의 형상은 변경될 수 있다. 센싱 절연층(TS-IL)은 제2 기판(SUB2)을 전체적으로 커버하거나, 복수 개의 절연 패턴들을 포함할 수 있다. 복수 개의 절연 패턴들은 후술하는 제1 연결부들(CP1) 또는 제2 연결부들(CP2)에 중첩하면 충분하다.　
본 실시예에서 2층형 센싱 소자층을 예시적으로 도시하였으나 이에 제한되지 않는다. 단층형 센싱 소자층은 도전층 및 도전층을 커버하는 절연층을 포함한다. 도전층은 센서들 및 센서들에 연결된 센싱 신호라인들을 포함한다. 단층형 센싱 소자층은 셀프 캡 방식으로 좌표정보를 획득할 수 있다.　
도 7을 참조하면, 센싱 소자층(TC)은 제1 센싱전극들(TE1), 제1 센싱전극들(TE1)에 연결된 제1 센싱 신호라인들(TSL1), 제2 센싱전극들(TE2), 제2 센싱전극들(TE2)에 연결된 제2 센싱 신호라인들(TSL2), 및 제1 및 제2 센싱 신호 라인들(TSL1, TSL2)에 연결된 상부 센싱 패드부들(TS-PD2)을 포함한다. 제1 센싱전극들(TE1), 제2 센싱전극들(TE2), 및 제1 및 제2 센싱 신호 라인들(TSL1, TSL2)은 평면 상에서 감지 영역(SA)에 배치되고, 상부 센싱 패드부들(TS-PD2)은 주변 영역(NSA)에 배치된다.
감지 영역(SA)은 센서(TS) 중 터치 입력을 감지하는 영역이고, 주변 영역(NSA)은 센서(TS) 중 터치 입력을 감지하지 못하는 영역일 수 있다. 몇몇 실시예에서 주변 영역(NSA)은 감지 영역(SA)의 테두리를 따라 정의될 수 있다. 감지 영역(SA) 및 주변 영역(NSA)은 도 1에 도시된 표시 장치(1)의 표시영역(DM-DA) 및 비표시영역(DM-NDA)에 각각 대응할 수 있다. 또는 감지 영역(SA) 및 주변 영역(NSA)은 도 3에 도시된 표시패널(DP)의 표시영역(DA) 및 비표시영역(NDA)에 각각 대응할 수 있다. 몇몇 실시예에서 감지 영역(SA)은 표시패널(DP)의 표시영역(DA)과 실질적으로 동일할 수 있다.
제1 센싱전극들(TE1) 각각은 복수 개의 센싱 개구부들이 정의된 메쉬 형상을 가질 수 있다. 제1 센싱전극들(TE1)은 제1 방향(DR1)으로 연장되어 제2 방향(DR2)으로 배열된다. 제1 센싱전극들(TE1) 각각은 복수 개의 제1 센싱센서부들(SP1), 및 복수 개의 제1 연결부들(CP1)을 포함할 수 있다. 제1 센싱센서부들(SP1)은 제1 방향(DR1)으로 나열된다.
제1 센싱센서부들(SP1)은 제1 연결부(CP1)를 통해서 제1 방향(DR1)으로 인접한 제1 센싱센서부들(SP1)과 연결될 수 있다. 일 실시예에 따르면, 제1 센싱센서부들(SP1)은 제1 연결부(CP1)를 통해 인접한 제1 센싱센서부들(SP1)과 연결될 수 있다.
구체적으로 도시하지 않았으나, 제1 센싱신호라인들(TSL1) 역시 메쉬 형상을 가질 수 있다.
제2 센싱전극들(TE2)은 제1 센싱전극들(TE1)과 절연하여 교차한다. 제2 센싱전극들(TE2) 각각은 복수 개의 센싱 개구부들이 정의된 메쉬 형상을 가질 수 있다. 제2 센싱전극들(TE2)은 제2 방향(DR2)으로 연장되어 제1 방향(DR1)으로 배열된다. 제2 센싱전극들(TE2) 각각은 복수 개의 제2 센싱센서부들(SP2)과 복수 개의 제2 연결부들(CP2)을 포함한다. 제2 센싱센서부들(SP2)은 제2 방향(DR2)으로 나열된다.
제2 센싱센서부들(SP2)은 제2 연결부(CP2)를 통해서 제2 방향(DR2)으로 인접한 제2 센싱센서부들(SP2)과 연결될 수 있다.
도시하지 않았으나, 제2 센싱신호라인들(TSL2) 역시 메쉬 형상을 가질 수 있다.　
제1 센싱전극들(TE1)과 제2 센싱전극들(TE2)은 서로 중첩되지 않고 서로 교호적으로 배치된다. 제1 센싱전극들(TE1)과 제2 센싱전극들(TE2)은 정전결합된다. 제1 센싱전극들(TE1)에 센싱 감지 신호들이 인가됨에 따라 제1 센싱 센서부들(SP1)과 제2 센싱 센서부들(SP2) 사이에 커패시터들이 형성된다.
제1 센싱센서부들(SP1), 제2 센싱센서부들(SP2), 제1 연결부들(CP1), 제2 연결부들(CP2), 제1 센싱 신호라인들(SL1), 및 제2 센싱신호라인들(SL2) 중 제1 연결부들(CP1) 은 도 6에 도시된 제1 도전층(TS-CL1)을 패터닝하여 형성하고, 나머지는 도 6에 도시된 제2 도전층(TS-CL2)을 패터닝하여 형성할 수 있다. 다른 층 상에 배치된 도전 패턴들을 전기적으로 연결하기 위해, 도 8에 도시된 센싱절연층(TS-IL)을 관통하는 컨택홀(CNT)이 형성될 수 있다.　
도 9는 일 실시예에 따른 표시 장치의 평면도이다. 도 10은 도 9의 II~II'을 따라 절단한 단면도이다. 도 11은 도 10의 A부분을 확대한 제1 기판의 평면도이다. 도 12는 도 10의 A부분을 확대한 제2 기판의 평면도이다.
도 4b, 도 9 내지 도 12를 참조하면, 표시 장치(1)는 제1 기판(SUB1)과 제2 기판(SUB2)은 대향되게 배치될 수 있다. 일 실시예에 따르면, 제1 기판(SUB1)의 상측 단변(SS11), 좌측 장변(LS11) 및 우측 장변(LS21)은 제2 기판(SUB2)의 상측 단변(SS12), 좌측 장변(LS12) 및 우측 장변(LS22)과 각각 정렬될 수 있고, 제1 기판(SUB1)의 하측 단변(SS21)과 제2 기판(SUB2)의 하측 단변(SS22)과 정렬되지 않을 수 있다.
예를 들어, 제1 기판(SUB1)의 하측 단변(SS21)이 제2 기판(SUB2)의 하측 단변(SS22)에 비해 돌출되도록 형성될 수 있으나, 반드시 이에 한정되는 것은 아니다. 이는 돌출된 부분에서 구동칩(IC)을 포함하는 표시 구동기판(FPCB)을 부착하기 위함이다. 복수의 신호패드들(DP-PD, PW-PD) 및 제3 센싱 패드부들(TS-PD3)은 표시 구동기판(FPCB)과 전기적으로 연결될 수 있다. 구동칩(IC)은, 표시 구동기판(FPCB)와 본딩되어 연결되어, 표시 구동기판(FPCB)에 구비된 컨트롤러에 의해 제어될 수 있다. 구동칩(IC)은 회로 소자층(DP-CL), 센싱 소자층(TC), 또는 표시 소자층(DP-OLED)을 구동하기 위한 신호를 전달할 수 있다.
밀봉 부재(seal)는 표시 장치(1)의 비표시 영역(DM-NDA) 상에서 제1 기판(SUB1)과 제2 기판(SUB2)의 테두리를 따라 배치될 수 있다. 밀봉 부재(seal)는 표시 패널(DP)의 제1 기판(SUB1)과 센서(TS)의 제2 기판(SUB2)을 접착할 수 있다. 밀봉 부재(SEAL)는 프릿(frit) 접착층, 자외선 경화형 수지, 또는 열 경화형 수지일 수 있으나, 이에 한정되지 않는다.
제1 기판(SUB1)은 제1 기판(SUB1)의 화소 정의막(PDL) 상에 형성된 스페이서(SPC)에 의해 스페이서(SPC)의 제3 방향(DR3)으로의 두께만큼 제2 기판(SUB2)과 이격되어 배치될 수 있다. 제1 기판(SUB1)과 제2 기판(SUB2) 사이에 공간이 비어 있는 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 제1 기판(SUB1)과 제2 기판(SUB2) 사이에 충전 필름이 배치될 수 있다. 충전 필름은 에폭시 충전필름 또는 실리콘 충전 필름일 수 있다.
제2 전극(CE)은 표시 장치(1)의 표시영역(DM-DA)의 전체 및 비표시 영역(DM-NDA)의 일부 영역 상에서, 표시 영역(DM-DA)의 테두리를 따라 배치될 수 있다. 즉, 제2 전극(CE)은 표시 장치(1)의 표시 영역(DM-DA)을 완전히 덮도록 배치될 수 있다.
제2 전극(CE)은 제1 기판(SUB1) 상에 배치된 화소 정의막(PDL), 스페이서(SPC), 발광층(EML) 및 제1 센싱 패드부(TS-PD1) 상에 일체로 형성될 수 있다.
제2 전원 전극(VSS)은 서브 영역(SR)의 일 측에 배치된 신호 패드(PW-PD)로부터 서브 영역(SR)의 타 측에 배치된 신호 패드(PW-PD)까지, 제1 기판(SUB1)의 메인 영역(MR), 벤딩 영역(BD) 및 서브 영역(SR)의 테두리를 따라 배치될 수 있다. 제2 전원 전극(VSS)은 제1 및 제2 입력 전극(SE1, SE2) 및 제1 및 제2 출력 전극(DE1, DE2) 등과 같은 물질로 동시에 형성될 수 있다.
이 때, 제2 전원 전극(VSS)과 제2 전극(CE)은 제3 방향(DR3)으로 일부 영역에서 중첩되게 배치될 수 있고, 제2 전극(CE)은 제2 중간 무기막(20) 상에 배치된 제2 전원 전극(VSS)과 중간 유기막(30) 및 화소 정의막(PDL)에 형성된 제6 관통홀(CH6)을 통해서 전기적 및/또는 물리적으로 연결될 수 있다. 이로 인해, 제2 전극(CE)은 제2 전원 전극(VSS)로부터 제2 전원 전압(ELVSS)를 공급받을 수 있다.
일 실시예에 따르면, 제2 전극(CE)은 제2 기판(SUB2)의 상측 단변(SS12)과 좌측 장변(LS12)이 접하는 모서리 근처 영역 및 제2 기판(SUB2)의 상측 단변(SS12)과 우측 장변(LS22)이 접하는 모서리 근처 영역에서 제1 곡률 반경(R1)을 가질 수 있다. 이 때, 제1 곡률 반경(R1)은 제1 및 제2 기판(SUB1, SUB2)의 모서리 영역의 곡률 반경 및 밀봉 부재(seal)의 곡률 반경과 실질적으로 동일할 수 있다.
한편, 제2 전극(CE)은 제2 기판(SUB2)의 하측 단변(SS22)과 좌측 장변(LS12)이 접하는 모서리 근처 영역 및 제2 기판(SUB2)의 하측 단변(SS22)과 우측 장변(LS22)이 접하는 모서리 근처 영역에서 제2 곡률 반경(R2)을 가질 수 있다. 제2 전극(CE)의 제2 곡률 반경(R2)은 제1 곡률 반경(R1)은 상이할 수 있다. 예를 들어, 제2 전극(CE)의 제2 곡률 반경(R2)은 제1 곡률 반경(R1)보다 클 수 있다.
제2 전극(CE)과 밀봉 부재(seal)는 평면상 일정 거리 이격되어 배치될 수 있다. 제2 기판(SUB2)의 하측 단변(SS22)과 좌측 장변(LS12)이 접하는 모서리 근처 영역 및 제2 기판(SUB2)의 하측 단변(SS22)과 우측 장변(LS22)이 접하는 모서리 근처 영역에서, 제2 전극(CE)이 제2 곡률 반경(R2)을 가지는 경우, 제2 곡률 반경(R2)은 제1 및 제2 기판(SUB1, SUB2)의 모서리 영역의 곡률 반경보다 크므로, 제2 전극(CE)과 밀봉 부재(seal)의 평면상 이격 거리는 제1 곡률 반경(R1)을 갖는 제2 전극(CE)의 모서리 영역보다 클 수 있다.
즉, 곡선의 일 영역을 기준으로, 곡선의 곡률 반경이 증가할수록 곡선의 일 영역은 직선에 가까워지므로, 제1 곡률 반경(R1)보다 큰 제2 곡률 반경(R2)을 갖는 제2 전극(CE)은 일정한 곡률 반경을 유지하는 밀봉 부재(seal)와의 이격 거리가 증가할 수 있다.
제2 전극(CE)과 밀봉 부재(seal) 사이의 증가한 이격 공간 상에, 제1 센싱 패드부들(TS-PD1)을 배치할 수 있다. 제1 센싱 패드부들(TS-PD1) 및 제1 센싱 패드부들(TS-PD1)과 대향되게 배치되는 제2 센싱 패드부들(TS-PD2)은 평면상 직사각형 형상을 가질 수 있다. 예를 들어, 제2 전극(CE)과 밀봉 부재(seal) 사이의 증가한 이격 공간은 제1 방향(DR1) 및 제2 방향(DR2) 사이의 대각선 방향으로 가장 넓은 폭을 가지므로, 제1 및 제2 센싱 패드부들(TS-PD1, TS-PD2)은 상기 대각선 방향으로 연장되는 직사각형 형상을 가질 수 있다. 다만, 제1 및 제2 센싱 패드부들(TS-PD1, TS-PD2)의 형상은 이에 한정되는 것은 아니다. 예를 들어, 제1 및 제2 센싱 패드부들(TS-PD1, TS-PD2)은 제2 전극(CE) 및 밀봉 부재(seal)의 곡률을 따라 곡선 형상으로 형성될 수 있다.
제1 센싱 패드부들(TS-PD1)은 제3 센싱 배선(TSL3) 및 센싱 연결 배선(TS_Br)을 경유하여 제3 센싱 패드부들(TS-PD3)과 전기적으로 연결될 수 있다. 일 실시예에 따르면, 제3 센싱 배선(TSL3)은 제1 제어전극(GE1) 및 제2 제어전극(GE2) 등과 같은 물질로 동시에 형성될 수 있다. 센싱 연결 배선(TS_Br)은 제1 및 제2 입력 전극(SE1, SE2) 및 제1 및 제2 출력 전극(DE1, DE2) 등과 같은 물질로 동시에 형성될 수 있다. 제1 센싱 패드부들(TS-PD1)은 제1 및 제2 전극(AE, CE) 등과 같은 물질로 동시에 형성될 수 있다.
제1 센싱 패드부들(TS-PD1)은 중간 유기막(30)에 형성된 제7 관통홀(CH7)을 통해 센싱 연결 배선(TS_Br)과 전기적 및/또는 물리적으로 연결될 수 있다. 센싱 연결 배선(TS_Br)은 제2 중간 무기막(20)에 형성된 제8 관통홀(CH8)을 통해 제3 센싱 배선(TSL3)과 전기적 및/또는 물리적으로 연결될 수 있다.
제2 센싱 패드부들(TS-PD2)은, 제2 도전층(TS-CL2) 상에 형성되며, 제1 기판(SUB1)이 상대적으로 돌출된 부분과 인접한 변의 양 외곽에 나누어 형성될 수 있다. 나누어 형성된 제2 센싱 패드부들(TS-PD2)들에 있어서, 양 외곽 중 하나는 센싱 전극 어레이 중 제1 방향(DR1)의 제1 센싱전극들(TE1)의 전압 인가 또는 검출을 위한 복수개의 상부 전극(UE)으로 구분되어 형성되며, 나머지 하나는 제2 방향(DR2)의 제2 센싱전극들(TE2)의 전압 인가 또는 검출을 위한 복수개의 상부 전극(UE)으로 구분되어 형성될 수 있다. 경우에 따라, 도시된 바와 달리 제2 센싱 패드부들(TS-PD2)은 제1 기판(SUB1)이 상대적으로 돌출된 일측에만 위치할 수도 있다.
센싱 소자층(TC)의 제2 도전층(TS-CL2)은 센싱 절연층(TS-IL) 상에 형성될 수 있다. 센싱 절연층(TS-IL)은 제3 방향(DR3)으로 제1 센싱 패드부들(TS-PD1)과 중첩되는 영역에서 복수의 돌출부들(PT1)을 포함할 수 있다. 이 때, 제3 방향(DR3)으로 복수의 돌출부들(PT1)과 중첩되게 배치되는 제2 도전층(TS-CL2)을 복수 개의 상부 전극(UE)으로 정의할 수 있다. 돌출부(PT1)의 제3 방향(DR3)으로의 길이는 스페이서(SPC)의 제3 방향(DR3)으로의 길이와 실질적으로 동일할 수 있다. 이로 인해, 제1 센싱 패드부들(TS-PD1)은 제2 센싱 패드부들(TS-PD2)과 전기적으로 연결될 수 있다.
제1 및 제2 도전층(TS-Cl1, Ts-CL2)은 서로 교차하는 형상의 제1 센싱전극들(TE1) 및 제2 센싱전극들(TE2)과, 제1 및 제2 센싱전극들(TE1, TE2)에 각각 신호를 전달하는 상부 전극(UE)을 포함한다. 상부 전극(UE)은 제2 센싱 패드부들(TS-PD2)에 형성되며, 상부 전극(UE)은 제1 기판(SUB1)에 형성되는 하부 전극(BE)과 접속될 수 있다.
표시 장치(1)의 표시 영역(DM-DA)의 외측에는, 대체로 제1 방향(DR1)으로 구비되어 제1 센싱전극들(TE1) 및 제2 센싱전극들(TE2)과 제2 센싱 패드부들(TS-PD2)을 연결하는 제1 및 제2 센싱 신호 라인들(TSL1, TSL2)이 구비되어 있다.
제1 도전층(TS-CL1)은 센싱 절연층(TS-TL)에 형성된 제9 관통홀(CH9)을 통해 제2 도전층(TS-CL2)과 전기적으로 연결될 수 있다. 다만, 제1 및 제2 도전층(TS-CL1, TS-CL2) 각각은 상술한 바와 같이, 평면상 이격되어 배치된 복수의 제1 및 제2 센싱 센서부들(SP1, SP2) 등으로 패턴화 되어 있어, 제1 도전층(TS-CL1)과 제2 도전층(TS-CL2) 전체가 도통되는 것이 아님에 주의하여야 한다.
제2 전극(CE)과 밀봉 부재(seal) 사이의 증가한 이격 공간 상에, 제1 센싱 패드부들(TS-PD1)을 배치함에 따라, 표시 패널(DP)의 제1 기판(SUB1)과 센서(TS)의 제2 기판(SUB2)을 전기적으로 연결하는 제1 및 제2 센싱 패드부들(TS-PD1, TS-PD2)을 밀봉 부재(seal) 바깥 쪽에 배치하지 않아도 되므로, 표시 장치(1)의 데드 스페이스를 감소시킬 수 있는 효과를 기대할 수 있다.
이하, 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 13 내지 도 15는 다른 실시예에 따른 도 9의 II~II'을 따라 절단한 단면도이다.
도 13 내지 도 15를 참조하면, 제1 센싱 패드부들(TS-PD1)과 제2 센싱 패드부들(TS-PD2)의 형성 방법은 제조 공정에서 다양하게 변경 가능함을 알 수 있다.
더욱 구체적으로 설명하면, 도 13에 도시된 바와 같이, 제1 기판(SUB1)의 제1 센싱 패드부들(TS-PD11)은 화소 정의막(PDL) 상에 형성될 수 있다. 화소 정의막(PDL)은 제3 방향(DR3)으로 제2 센싱 패드부들(TS-PD2)과 중첩되는 영역에서 복수의 돌출부들(PT2)을 포함할 수 있다. 이 때, 제3 방향(DR3)으로 복수의 돌출부들(PT2)과 중첩되게 배치되는 제1 전극(AE) 및 제2 전극(CE) 중 어느 한 층을 형성하는 금속층을 복수의 하부 전극(BE)으로 정의할 수 있다. 돌출부(PT2)의 제3 방향(DR3)으로의 길이는 스페이서(SPC)의 제3 방향(DR3)으로의 길이와 실질적으로 동일할 수 있다. 이로 인해, 제1 센싱 패드부들(TS-PD1)은 제2 센싱 패드부들(TS-PD2)과 전기적으로 연결될 수 있다.
제1 기판(SUB1)의 화소 정의막(PDL) 상에 형성되는 복수의 돌출부들(PT2)은 스페이서(SPC) 형성시 동시에 형성할 수 있다.
또한, 도 14에 도시된 바와 같이, 센싱 소자층(TC)의 제2 도전층(TS-CL2)은 센싱 절연층(TS-IL) 상에 형성될 수 있다. 센싱 절연층(TS-IL)은 제3 방향(DR3)으로 제1 센싱 패드부들(TS-PD12)과 중첩되는 영역에서 복수의 돌출부들(PT1_1)을 포함할 수 있다. 이 때, 제3 방향(DR3)으로 복수의 돌출부들(PT1_1)과 중첩되게 배치되는 제2 도전층(TS-CL2)을 복수 개의 상부 전극(UE)으로 정의할 수 있다.
제1 기판(SUB1)의 제1 센싱 패드부들(TS-PD11)은 화소 정의막(PDL) 상에 형성될 수 있다. 화소 정의막(PDL)은 제3 방향(DR3)으로 제2 센싱 패드부들(TS-PD2)과 중첩되는 영역에서 복수의 돌출부들(PT2_1)을 포함할 수 있다. 이 때, 제3 방향(DR3)으로 복수의 돌출부들(PT2_1)과 중첩되게 배치되는 제1 전극(AE) 및 제2 전극(CE) 중 어느 한 층을 형성하는 금속층을 복수의 하부 전극(BE)으로 정의할 수 있다.
제1 및 제2 기판에 형성된 두 개의 돌출부(PT1_1, PT2_1)의 제3 방향(DR3)으로의 길이의 합은 스페이서(SPC)의 제3 방향(DR3)으로의 길이와 실질적으로 동일할 수 있다. 이로 인해, 제1 센싱 패드부들(TS-PD12)은 제2 센싱 패드부들(TS-PD22)과 전기적으로 연결될 수 있다.
또한, 도 15에 도시된 바와 같이, 센싱 소자층(TC)의 제2 도전층(TS-CL2)은 센싱 절연층(TS-IL) 상에 형성될 수 있다. 센싱 절연층(TS-IL)은 제3 방향(DR3)으로 제1 센싱 패드부들(TS-PD12)과 중첩되는 영역에서 복수의 돌출부들(PT3)을 포함할 수 있다. 이 때, 제3 방향(DR3)으로 복수의 돌출부들(PT3)과 중첩되게 배치되는 제2 도전층(TS-CL2)을 복수 개의 상부 전극(UE)으로 정의할 수 있다.
제1 센싱 패드부들(TS-PD13)이 중간 유기막(30)상에 배치될 수 있다. 따라서, 복수의 돌출부들(PT3)이 제1 센싱 패드부들(TS-PD12)과 접촉하기 위해, 복수의 돌출부들(PT3)의 제3 방향(DR3)으로의 길이는 스페이서(SPC)의 제3 방향(DR3)으로의 길이보다 클 수 있다.
도 16 내지 도 17은 도 10의 A부분을 확대한 제1 기판의 평면도이다.
도 9, 도 16 및 도 17을 참조하면, 제2 전극(CE)의 일 모서리 영역의 경계선은 곡선 형태에 국한되지 않음을 알 수 있다.
더욱 구체적으로 설명하면, 제2 전극(CE)은 제2 기판(SUB2)의 상측 단변(SS12)과 좌측 장변(LS12)이 접하는 모서리 근처 영역 및 제2 기판(SUB2)의 상측 단변(SS12)과 우측 장변(LS22)이 접하는 모서리 근처 영역에서 제1 곡률 반경(R1)을 가질 수 있다. 이 때, 제1 곡률 반경(R1)은 제1 및 제2 기판(SUB1, SUB2)의 모서리 영역의 곡률 반경 및 밀봉 부재(seal)의 곡률 반경과 실질적으로 동일할 수 있다.
한편, 도 16 및 도 17에 도시된 바와 같이, 제2 전극(CE)은 제2 기판(SUB2)의 하측 단변(SS22)과 좌측 장변(LS12)이 접하는 모서리 근처 영역 및 제2 기판(SUB2)의 하측 단변(SS22)과 우측 장변(LS22)이 접하는 모서리 근처 영역에서, 계단 형태의 경계선 및 직선 형태의 경계선 중 어느 하나를 가질 수 있다. 이 때, 상기 경계선은 제1 곡률 반경(R1)을 갖는 제2 전극(CE)의 경계선과 표시 장치(1)의 표시 영역(DM-DA)의 경계선 사이 영역에 제3 방향(DR3)으로 중첩되게 배치될 수 있다.
제2 전극(CE)과 밀봉 부재(seal)는 평면상 일정 거리 이격되어 배치될 수 있다. 제2 기판(SUB2)의 하측 단변(SS22)과 좌측 장변(LS12)이 접하는 모서리 근처 영역 및 제2 기판(SUB2)의 하측 단변(SS22)과 우측 장변(LS22)이 접하는 모서리 근처 영역에서, 제2 전극(CE)이 상기 계단 형태의 경계선 및 직선 형태의 경계선 중 어느 하나를 가지는 경우, 제2 전극(CE)은 일정한 곡률 반경을 유지하는 밀봉 부재(seal)와의 이격 거리가 증가할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 표시 영역, 상기 표시 영역을 둘러싸는 비표시 영역 및 상기 비표시 영역의 일 측에서 연장된 돌출 영역을 구비하는 제1 기판;
    상기 제1 기판 상에서 상기 돌출 영역에 인접하도록 상기 비표시 영역에 형성된 제1 센싱패드부;
    상기 제1 기판 상에서 상기 표시 영역에 위치하는 회로 소자층;
    상기 회로 소자층 상에 위치하는 표시 소자층;
    상기 돌출 영역을 제외한 나머지 영역과 대향하도록 배치된 제2 기판;
    상기 제1 센싱패드부에 대응하도록 상기 제2 기판에 형성된 제2 센싱패드부; 및
    상기 제2 기판의 테두리를 따라 배치되고, 상기 제1 기판과 상기 제2 기판을 상호 부착시키는 밀봉 부재를 포함하되,
    상기 표시 소자층은,
    상기 회로 소자층에 구비된 박막 트랜지스터의 소스 또는 드레인 전극과 접속되는 제1 전극;
    상기 표시 소자층의 화소 영역을 정의하며, 상기 제1 전극을 노출하는 화소 정의막;
    상기 제1 전극 상에 위치하는 발광층; 및
    상기 발광층 상에 위치하는 제2 전극을 포함하고,
    상기 제1 센싱패드부 및 상기 제2 센싱패드부는, 평면상 상기 제2 전극의 테두리 및 상기 밀봉 부재 사이에 배치되는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 기판, 상기 제2 기판 및 제2 전극 각각은, 제1 방향으로 연장된 좌·우측 장변 및 상기 제1 방향과 교차하는 제2 방향으로 연장된 상·하측 단변을 포함하되, 상기 좌·우측 장변과 상기 상·하측 단변이 만나는 모서리는 곡면을 이루는 표시 장치.
  3. 제2 항에 있어서,
    상기 제2 전극은, 상기 상측 단변과 상기 좌·우측 장변이 만나는 모서리는 제1 곡률 반경을 갖고, 상기 하측 단변과 상기 좌·우측 장변이 만나는 모서리는 상기 제1 곡률 반경과 상이한 제2 곡률 반경을 갖는 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 전극의 상기 제1 곡률 반경은 상기 제1 기판 및 상기 제2 기판의 상기 상측 단변과 상기 좌·우측 장변이 만나는 모서리의 곡률 반경과 동일한 표시 장치.
  5. 제3 항에 있어서,
    상기 제2 전극의 제1 곡률 반경은 상기 제2 전극의 상기 제2 곡률 반경보다 작은 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 센싱패드부 및 상기 제2 센싱패드부는, 평면상 상기 제2 곡률 반경을 갖는 제2 전극의 테두리 및 상기 밀봉 부재 사이에 배치되는 표시 장치.
  7. 제3 항에 있어서,
    상기 제2 전극의 상기 하측 단변과 상기 좌·우측 장변이 만나는 모서리는 평면상 계단 형태의 경계선 및 직선 형태의 경계선 중 어느 하나인 표시 장치.
  8. 제7 항에 있어서,
    상기 제2 전극의 경계선은 평면상 상기 표시 영역의 테두리 및 상기 제1 곡률 반경을 갖는 경우의 상기 제2 전극의 테두리 사이에 배치되는 표시 장치.
  9. 제1 항에 있어서,
    상기 제2 전극의 면적은 상기 표시 영역의 면적보다 큰 표시 장치.
  10. 제1 항에 있어서,
    상기 회로 소자층은, 제1 전원 전압 전극 및 제2 전원 전압 전극을 포함하고, 상기 제2 전원 전압 전극에 흐르는 전압은 상기 제2 전원 전압 전극에 흐르는 전압보다 낮은 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 전원 전압 전극은 상기 제2 전극의 테두리와 일부 중첩되게 배치되는 표시 장치.
  12. 제11 항에 있어서,
    상기 제2 전극 및 상기 제2 전원 전압 전극은 전기적으로 연결되는 표시 장치.
  13. 제10 항에 있어서,
    상기 제1 센싱패드부 및 상기 제2 센싱패드부는 평면상 상기 제2 전원 전압 전극과 상기 밀봉 부재 사이에 배치되는 표시 장치.
  14. 제1 항에 있어서,
    상기 제2 기판은, 제1 도전층, 상기 제1 도전층 상에 배치되는 절연층 및 상기 절연층 상에 배치되는 제2 도전층을 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 센싱패드부는 복수의 하부 전극들을 포함하고, 상기 제2 센싱패드부는 복수의 상부 전극들을 포함하되, 상기 상부 전극들과 상기 하부 전극들은 전기적으로 연결되는 표시 장치.
  16. 제15 항에 있어서,
    상기 절연층은 상기 제1 센싱패드부와 중첩되는 영역에서 복수의 제1 돌출부들을 포함하고, 상기 복수의 제1 돌출부들과 중첩되게 배치되는 제2 도전층은 상기 복수의 상부 전극들로 정의되는 상기 상부 전극의 두께 방향으로 길이는, 상기 스페이서의 두께 방향으로 길이와 동일한 표시 장치.
  17. 제15 항에 있어서,
    상기 화소 정의막 상에 상기 제1 기판과 상기 제2 기판의 간격을 유지하는 스페이서를 더 포함하는 표시 장치.
  18. 제1 항에 있어서,
    상기 제1 기판의 상기 돌출 영역 상에 배치되고, 표시 구동 기판과 연결되는 제3 센싱패드부를 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 센싱패드부는 상기 제3 센싱패드부와 센싱 배선을 통해 전기적으로 연결되는 표시 장치.
  20. 제19 항에 있어서,
    상기 밀봉 부재는 상기 센싱 배선의 일 영역과 두께 방향으로 중첩되게 배치되는 표시 장치.
KR1020190109481A 2019-09-04 2019-09-04 표시 장치 KR20210028783A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190109481A KR20210028783A (ko) 2019-09-04 2019-09-04 표시 장치
US16/848,413 US11048352B2 (en) 2019-09-04 2020-04-14 Display device
CN202010530864.XA CN112447794A (zh) 2019-09-04 2020-06-11 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190109481A KR20210028783A (ko) 2019-09-04 2019-09-04 표시 장치

Publications (1)

Publication Number Publication Date
KR20210028783A true KR20210028783A (ko) 2021-03-15

Family

ID=74679826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190109481A KR20210028783A (ko) 2019-09-04 2019-09-04 표시 장치

Country Status (3)

Country Link
US (1) US11048352B2 (ko)
KR (1) KR20210028783A (ko)
CN (1) CN112447794A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2260366B1 (en) * 2008-02-28 2018-09-19 3M Innovative Properties Company Touch screen sensor having varying sheet resistance
JP7330049B2 (ja) 2019-10-03 2023-08-21 株式会社ジャパンディスプレイ 表示装置およびタッチパネル
KR20220105193A (ko) * 2021-01-18 2022-07-27 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103984442B (zh) 2014-05-27 2017-10-31 上海和辉光电有限公司 内嵌式有源矩阵有机发光二极管触控面板
KR102271659B1 (ko) 2014-08-29 2021-06-30 엘지디스플레이 주식회사 터치 패널 내장형 유기 발광 표시 장치
KR102438247B1 (ko) 2015-09-07 2022-08-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP2018017988A (ja) * 2016-07-29 2018-02-01 株式会社ジャパンディスプレイ 表示装置
KR20180047587A (ko) 2016-10-31 2018-05-10 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102353699B1 (ko) * 2017-06-23 2022-01-19 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치
TWI657361B (zh) 2018-04-27 2019-04-21 友達光電股份有限公司 觸控顯示面板

Also Published As

Publication number Publication date
US11048352B2 (en) 2021-06-29
US20210064169A1 (en) 2021-03-04
CN112447794A (zh) 2021-03-05

Similar Documents

Publication Publication Date Title
TWI740959B (zh) 顯示設備
US20230337504A1 (en) Organic light emitting display module and organic light emitting display device having the same
TWI686646B (zh) 顯示裝置
US20220350433A1 (en) Foldable display device
US11500496B2 (en) Display device
TWI696012B (zh) 顯示裝置
TWI740992B (zh) 顯示裝置
US20230214065A1 (en) Touch sensor and display device
KR20210032608A (ko) 표시 장치
US11048352B2 (en) Display device
US11256373B2 (en) Input sensing unit and display device including the same
KR102528063B1 (ko) 표시장치
KR102151017B1 (ko) 표시장치
KR20200106014A (ko) 표시장치
US20240231545A9 (en) Display device
KR20210116732A (ko) 표시 장치
KR20210004001A (ko) 터치 센서 및 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination