KR20210028310A - 반도체 소자의 오버레이 정렬 최적화를 위한 마커 배치 방법 - Google Patents

반도체 소자의 오버레이 정렬 최적화를 위한 마커 배치 방법 Download PDF

Info

Publication number
KR20210028310A
KR20210028310A KR1020190108778A KR20190108778A KR20210028310A KR 20210028310 A KR20210028310 A KR 20210028310A KR 1020190108778 A KR1020190108778 A KR 1020190108778A KR 20190108778 A KR20190108778 A KR 20190108778A KR 20210028310 A KR20210028310 A KR 20210028310A
Authority
KR
South Korea
Prior art keywords
marker
markers
layout
overlay
semiconductor device
Prior art date
Application number
KR1020190108778A
Other languages
English (en)
Inventor
김창욱
이기범
김성재
전송이
Original Assignee
연세대학교 산학협력단
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단, 에스케이하이닉스 주식회사 filed Critical 연세대학교 산학협력단
Priority to KR1020190108778A priority Critical patent/KR20210028310A/ko
Priority to US16/894,700 priority patent/US11215932B2/en
Publication of KR20210028310A publication Critical patent/KR20210028310A/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70681Metrology strategies
    • G03F7/70683Mark designs
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691Handling of masks or workpieces
    • G03F7/70775Position control, e.g. interferometers or encoders for determining the stage position
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046Strategy, e.g. mark, sensor or wavelength selection
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7084Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67282Marking devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682Mask-wafer alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명에 따른 반도체 소자의 마커 배치 방법은 복수의 필드를 포함하는 웨이퍼에 있어서 제1 적합도 함수를 이용하여, 하나의 필드에 사용되는 마커들의 수를 결정하는 단계와, 마커들 사이의 거리 정보를 고려한 마커 확률 분포를 계산하고, 사용이 결정된 수의 마커들이 필드에 배치되는 위치를 결정하는 단계와, 제2 적합도 함수를 이용하여 최종 마커 레이아웃의 성능을 평가하는 단계를 포함한다.
본 발명은 이와 같은 마커 레이아웃에 대한 최적화 접근법을 제공하여 마커 레이아웃의 품질을 향상시키고, 실험 웨이퍼들의 오버레이 오차 예측값과 마커 위치들의 비균질성을 최소화할 수 있는 마커 레이아웃을 생성해 냄으로써, 추후의 새로운 웨이퍼들에 대해서 오버레이 오차 예측 측면에서 강건한 성능을 보장할 수 있다.

Description

반도체 소자의 오버레이 정렬 최적화를 위한 마커 배치 방법{MARKER LAYOUT METHOD FOR OPTIMIZING THE OVERLAY ALIGNMENT IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 공정 중 포토리소그래피 공정에서 반도체 소자의 오버레이 정렬 최적화를 위한 마커 배치 방법에 대한 것이다.
반도체 소자의 제조 공정 중에서 웨이퍼(Wafer)의 제조 공정은 포토리소그래피(Photolithography), 증착, 에칭(Etching) 및 폴리싱(Polishing) 등과 같이 일련의 작업들이 반복적으로 수행된다.
이러한 공정들이 진행되는 동안에 집적 회로(Integrated circuit: IC)는 상이한 물질들로 이루어진 패턴화된 레이어(Layer)들을 웨이퍼 상에 연속적으로 적층시켜 제조된다.
집적 회로가 적절하게 기능하기 위해서는 웨이퍼 상에 다음 레이어를 적층하는 경우, 각 레이어의 패턴이 웨이퍼 상의 다른 패턴과 정확하게 정렬되어야 한다.
즉 패턴화된 레어어들이 허용된 오차 범위 이내로 정렬되도록 적층되어야만 설계자가 의도한 대로 집적 회로가 작동할 수 있다.
이에 따라 수십 개의 회로층들을 적층하여 웨이퍼를 제조하는 기술이 점점 더 중요해지고 있다.
따라서 포토리소그래피 공정은 회로층들이 허용된 오차 범위 이내에서 올바르게 정렬되는데 중요한 토대가 되는 핵심 공정 중 하나로, 생산 수율 및 이윤 창출과 관련된 결정적인 역할을 한다.
포토리소그래피 공정은 마스크의 기하학적 패턴을 웨이퍼의 표면으로 전사(Transfer)하는 공정으로, 인접한 레이어 사이의 패턴 정렬에 영향을 줄 수 있다.
일반적으로 포토리소그래피 공정은 도 1과 같이 노광 시스템(Exposure system)의 스캐너(Scanner, 10)를 이용해서 회로 패턴을 담은 레티클(Reticle, 30)에 광(20)을 통과시킨 다음, 광(20)을 통해 나온 회로 패턴을 렌즈(40)를 이용하여 크기를 축소시킨 후 웨이퍼(60)에 형상화한다.
스캐너(10)는 노광 필드(Exposure field)의 크기가 한정되어 있기 때문에 웨이퍼(60) 상에 회로 이미지를 심는 과정을 반복 수행하게 된다.
이에 따라 하나의 회로층에는 동일한 이미지를 갖는 필드(Field, 50)들이 수십 개 이상 형성될 수 있다.
이렇듯 반도체 제조 공정이 점점 고도화 되어가면서 오버레이(Overlay) 제어 기술은 중요해졌으며, 그 중에서도 수십 개의 층으로 이루어진 고집적 반도체의 상하층들이 정확하게 정렬되도록 하는 오버레이 오차(Overlay error) 보정 기술 또한 더욱 중요해졌다.
오버레이 오차란 회로층을 적층하는 과정에서 현재 노광층(Present exposure layer)과 이전 노광층(Preceding exposure layer)간의 회로 이미지가 서로 어긋난 차이, 즉 회로층들간의 어긋난 차이를 의미한다.
즉 반도체 제품의 수율에 영향을 미치는 주요 요인 중 하나로 고려되는 오버레이 오차는 현재의 레이어와 이전의 레이어 사이의 변위(Displacement)이다.
이러한 오버레이 오차와 관련하여 포토리소그래피 공정의 패턴 정렬 정밀도를 향상시키기 위하여 오버레이 계측 시스템을 적용한다.
오버레이 계측 시스템을 통해 웨이퍼 상의 마커(Marker)의 상대적인 위치를 측정하고 이 측정 정보를 이용하여, 오버레이 제어를 위한 오버레이 오차에 대한 수학적 보정 모델을 만들어서 오버레이 오차를 보다 정밀하게 보정할 수 있다.
오버레이 계측 시스템은 웨이퍼 상의 몇몇 지점들에서, 현재 레이어의 지점들과 다음 마스크 패턴의 대응되는 지점들 사이의 차이들인 오버레이 오차들을 측정한다.
이 경우 오차가 측정되는 지점을 마커라고 한다.
오버레이의 조절 성과 여부는 마커 레이아웃(Layout), 즉 웨이퍼의 노광 필드에 있는 마커들의 숫자들과 샘플링 계획에 영향을 받는다.
일반적으로 웨이퍼에 마커가 더 많이 할당 될수록 오버레이의 오차 보정이 더 정확해 질 수 있다.
그러나 사용하는 마커의 수가 증가하면 포토리소그래피 공정의 소요시간 (Turn around time: TAT)도 길어지게 되어 공정이 매우 비효율적으로 진행되게 된다.
따라서 공정상의 효율을 극대화하기 위해서는 제한된 수의 마커들을 최적으로 배치하여 오버레이 정렬 효과를 높이는 것이 필요하다.
이 경우 오버레이 정렬 효과를 높이기 위해서는 마커 레이아웃의 품질을 향상시키는 것이 중요하다.
마커 레이아웃의 배치 방법과 관련하여 종래의 규칙 기반 접근법(Rule-based approaches)은 주로 랜덤 샘플링(Random sampling)과 전체 웨이퍼상에 마커들을 고르게 분포시키는 특정한 규칙들을 사용하여 마커의 위치를 결정해 왔다.
이러한 접근 방식의 경우 비록 그러한 규칙들을 만족하는 마커 레이아웃이 여러 개가 존재하더라도, 최종적인 마커 레이아웃은 결국 임의로 결정되게 되는 바 그 임의성으로 인해 신뢰할 수 있는 성능을 보장하기 어려운 문제점이 있었다.
한편 마커의 공간적 분포를 고르게 하는 것은 웨이퍼들 간의 오버레이 패턴을 균일하게 하여, 강건한 성능을 달성하기 위한 핵심적인 요소라 할 수 있다.
즉 현재 주어진 실험용 웨이퍼 데이터에 대해서만 전체 오버레이 정렬 수준을 최적화하는 마커 레이아웃은 그 데이터에만 과도하게 적합될 확률이 높다.
이 경우 마커의 위치는 주로 실험용 웨이퍼 데이터의 오버레이 패턴만을 잘 반영하도록 설정되어 있다.
이렇게 과적합된 마커 레이아웃은 추후에 새롭게 주어지는 웨이퍼들에 최적이 아닐 수 있으며, 이로 인해 실제 생산 단계에서 전체적인 오버레이 불일치(Misalignment)를 야기시켜 오버레이 정렬 효과를 극대화하기 어렵게 만들 수 있다.
따라서 포토리소그래피 엔지니어들은 마커들이 웨이퍼의 필드 또는 전체 웨이퍼에 균일하게 분포된 레이아웃 중에서 낮은 오버레이 오차를 달성하는 마커 레이아웃을 찾는 것을 중요한 과제로 하고 있는 실정이다.
본 발명은 목적은 마커 레이아웃의 품질을 향상시킬 수 있는 마커 배치 방법을 제공하는 것이다.
또한 본 발명의 목적은 실험 웨이퍼들의 오버레이 오차 예측값과 마커 위치들의 비균질성(Irregularity)을 최소화할 수 있는 마커 배치 방법을 제공하는 것이다.
또한 본 발명의 목적은 마커들간의 위치에 따른 오버레이 보정 효과를 극대화하여, 오버레이 오차의 보정 성능 향상과 보정 성능의 강건성을 동시에 만족할 수 있는 마커 레이아웃을 생성하는 방법을 제공하는 것이다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
본 발명에 따른 반도체 소자의 마커 배치 방법은 복수의 필드를 포함하는 웨이퍼에 있어서 제1 적합도 함수를 이용하여, 하나의 필드에 사용되는 마커들의 수를 결정하는 단계와, 마커들 사이의 거리 정보를 고려한 마커 확률 분포를 계산하고, 사용이 결정된 수의 마커들이 필드에 배치되는 위치를 결정하는 단계와, 제2 적합도 함수를 이용하여 최종 마커 레이아웃의 성능을 평가하는 단계를 포함한다.
마커들의 수를 결정하는 단계는, 공집합의 마커 레이아웃에서 시작하여 모든 마커가 포함될 때까지 한 번에 하나씩 최상의 마커를 선택하는 순방향 선택 탐색 방법(Forward selection: FS)을 사용하고, 최상의 마커는 기존 단계의 마커 레이아웃에 각각의 마커를 추가하였을 때, 제1 적합도 함수에서 가장 높은 개선을 나타내는 마커를 의미할 수 있다.
또한 마커들의 수를 결정하는 단계는, 모든 마커를 포함하는 전체 집합에서 시작하여 마커 레이아웃이 공집합에 도달할 때까지 한번에 하나씩 제1 적합도 함수에 미치는 영향이 가장 적은 마커를 제거하는 역방향 제거 탐색 방법(Backward elimination: BE)을 사용할 수 있다.
이 경우
Figure pat00001
로 정의되고
Figure pat00002
일 수 있다.
사용이 결정된 수의 마커들이 필드에 배치되는 위치를 결정하는 단계는, 마커들의 선택 확률 분포에 의해 한번에 하나씩 선택해 나아가며 최종 마커 레이아웃을 생성한다.
이 경우 상기 마커들의 선택 확률 분포는, 첫번째 마커의 위치를 선택하는 경우 마커들의 선택 확률을 실수 범위에서 0과 1사이의 값으로 변환하기 위해
Figure pat00003
의 공식에 의해 결정하고, 이 경우
Figure pat00004
는 실수일 수 있다.
다음으로 두번째 또는 그 이후의 마커의 위치를 선택하는 경우 마커들의 선택 확률을
Figure pat00005
로 결정하고,
Figure pat00006
Figure pat00007
에 i 번째 잔여 마커와 기선택된 마커 사이의 거리 중 최소값일 수 있다.
또한 마커들이 필드에 배치되는 위치를 결정하는 단계에서 결정된 최종 마커 레이아웃은
Figure pat00008
로 정의되는 성능 평가 지표에 의해 품질을 평가할 수 있으며, 이때
Figure pat00009
로 정의되고,
Figure pat00010
는 마커 위치 (i = 1, ..., n)이며,
Figure pat00011
는 선택된 마커 세트에서 가장 가까운 이웃 마커의 위치를 의미하고,
Figure pat00012
일 수 있다.
아울러
Figure pat00013
,
Figure pat00014
Figure pat00015
를 만족하고,
Figure pat00016
이며,
Figure pat00017
는 마커 i에서 평가된 실제 오버레이 값이고,
Figure pat00018
는 마커에서의 예측값이며,
Figure pat00019
는 오버레이 잔차이고,
Figure pat00020
은 선택된 마커들에 의한 오버레이 오차 측정값인 RMSE 또는 M3S 또는 Irregularity이고,
Figure pat00021
은 전체 샘플링 방식에 의한 오버레이 오차 측정값인 RMSE 또는 M3S 또는 Irregularity일 수 있다.
본 발명은 마커 레이아웃에 대한 최적화 접근법을 제공하여 마커 레이아웃의 품질을 향상시킬 수 있다.
또한 본 발명은 실험 웨이퍼들의 오버레이 오차 예측값과 마커 위치들의 비균질성을 최소화할 수 있는 마커 레이아웃을 생성해 냄으로써, 추후의 새로운 웨이퍼들에 대해서 오버레이 오차 예측 측면에서 강건한(Robust) 성능을 보장할 수 있다.
또한 본 발명에 따른 희소 입자 군집 최적화(Sparse particle swarm optimization: SPSO) 알고리즘 기법은 마커들의 희소성(Sparsity)을 고려한 잠재적인 해(Potential solution)를 제안하고, 이로 인한 입자들의 탐색이 오버레이 오차의 보정 성능과 마커들의 위치적 균일성을 보장하도록 유도할 수 있다.
상술한 효과와 더불어 본 발명의 구체적인 효과는 이하 발명을 실시하기 위한 구체적인 사항을 설명하면서 함께 기술한다.
도 1은 노광(Exposure) 공정 단계에 대한 개략도이다.
도 2는 필드와 마커의 좌표 시스템에 대한 것이다.
도 3은 본 발명에 따른 마커 배치 방법에 대한 프로세스이다.
도 4a와 도 4b는 각각 레이어 A에 대한 FS와 BE의 결과값이다.
도 5a 내지 도 5c는 각각 레이어 A, B 및 C의 베이스라인 마커 레이아웃을 도시한 것이다.
도 6a와 도 6b는 각각 FS 알고리즘과 SPSO 알고리즘에 의해 제안된 레이어 A의 최종 마커 레이아웃을 도시한 것이다.
도 7a와 도 7b는 각각 FS 알고리즘과 SPSO 알고리즘에 의해 제안된 레이어 B의 최종 마커 레이아웃을 도시한 것이다.
도 8a와 도 8b는 각각 FS 알고리즘과 SPSO 알고리즘에 의해 제안된 레이어 C의 최종 마커 레이아웃을 도시한 것이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
웨이퍼 제조 단계 중 포토리소그래피 공정에서는 마스크 패턴을 레이어별로 웨이퍼에 전사(Transfer)하는데, 이 때 인접한 레이어들간의 패턴을 정확하게 정렬하는 절차는 웨이퍼 수율에 영향을 끼치는 핵심적인 절차이다.
패턴 정렬의 정확성을 향상시키기 위하여, 오버레이 측정 시스템은 웨이퍼 상의 일부 마커에서 오버레이 오차를 측정하고, 이렇게 측정된 오차 정보는 오버레이 보정 모델을 수립하는데 사용된다.
오버레이 정렬 과정에서 어떤 마커 레이아웃을 사용하는 가에 따라, 오버레이 오차를 보정하는 정도가 달라지기 때문에, 레이어 별로 마커 레이아웃을 최적화하는 것이 중요하다.
마커 레이아웃을 최적화하기 위해서는 마커의 수와 그에 따른 위치 선정, 즉 마커의 배치를 고려해야 한다.
이 경우 사용 가능한 마커들의 최대 개수는 설비별 요구 품질 및 처리 시간을 기준으로 결정되며, 마커들의 위치는 오버레이 오차 정보를 반영해 수립되는 오버레이 보정 모델이 향후 웨이퍼 제조 과정에서 강건한(Robust) 성능을 보여줄 수 있도록 선정되어야 한다.
도 2는 필드 좌표와 마커 좌표의 예시를 나타낸 것이다.
오버레이 오차를 보정하기 위해서는 웨이퍼의 오버레이 마커(Overlay Marker) 좌표로 보정하게 되는데, 오버레이 마커 좌표는 필드 좌표(Field coordinates)와 마커 좌표(Mark coordinates)로 이루어져 있다.
오버레이 오차들을 측정하는데 사용하는 마커들은 웨이퍼의 여러 군데에 부착하는데 이들의 좌표는 다음과 같이 정의된다.
필드 좌표는 웨이퍼(60)의 중심과 필드(50) 중심과의 거리로 정의되는 것으로 웨이퍼(60)의 중심에서 마커(52)가 속해 있는 해당 필드(50)의 중심 위치를 나타내며, (X,Y)의 좌표로 표시된다.
마커 좌표는 마커 (52)가 위치한 필드(50)의 중심으로부터의 거리로 정의되는 것으로 필드(50) 중심에서 오버레이 마커 (52)의 위치를 나타내며, (x,y)의 좌표로 표시된다.
따라서 웨이퍼 중심으로부터의 마커 좌표는 (X+x,Y+y)로 표시된다.
본 발명은 최적의 해(Solution) 탐색 과정을 통해 1) 오버레이 오차 예측과 2) 마커 위치들의 비균질성 측면에서 강건한 최적의 마커 레이아웃을 찾기 위한 희소 입자 군집 최적화(Sparse particle swarm optimization: SPSO) 알고리즘 기법을 제공한다.
구체적으로 본 발명에 따른 희소 입자 군집 최적화 알고리즘 기법은 마커 레이아웃을 최적화하기 위하여 전체 과정이 다음과 같이 두 단계로 구성될 수 있다.
첫 번째 단계는 총 가능한 마커 중에서 한 필드에 사용된 마커의 수를 결정하는 것이다.
한 필드에서 사용 가능한 전체 마커의 수는 레이어에 따라 다르지만 샘플링 된 마커의 수는 전체 공정에서 일관된 공정 소요시간을 유지하기 위해 동일한 것이 유리하다.
두 번째 단계는 마커의 위치를 결정하는 것이다.
마커의 샘플링 수가 고정되어 있는 경우, 마커 레이아웃의 결정은 조합 최적화(Combinatorial optimization) 문제로 간주될 수 있다.
이하에서는 본 발명에 따른 각 레이어에 대한 최적의 마커 레이아웃을 찾기 위해 몇 가지 알고리즘을 적용하고 적합도(Fitness) 함수 측면에서 마커 레이아웃의 품질을 정량적으로 비교하였다.
또한 이하에서 설명하는 실험예들의 경우 세 개의 다른 레이어에서 수집된 데이터를 대상으로 본 발명에 따른 알고리즘과 기존의 다른 탐색 알고리즘들을 적용해 얻은 마커 레이아웃들의 성능을 테스트하여, 본 발명에 따른 알고리즘의 우수한 성능을 입증하였다.
이 경우 오버레이 측정 데이터는 3 개의 다른 레이어의 정보를 지니는 총 118 개의 웨이퍼(로트 당 2 개의 웨이퍼)의 데이터로 구성되어 있다.
레이어 A는 40 개의 웨이퍼 및 필드 당 124 개의 마커를 갖고, 레이어 B는 38 개의 웨이퍼 및 필드당 115 개의 마커를 가지며, 레이어 C는 40 개의 웨이퍼 및 필드당 121 개의 마커를 갖는다.
각 웨이퍼는 2x1 마커 배열에 균일하게 간격을 둔 마커가 있는 최대 118 개의 필드를 가지며 각 마커에는 위치 정보와 오버레이 오차 측정값이 있다.
탐색 알고리즘에 의해 새로운 마커 레이아웃이 주어지면 오버레이 오차를 보정하기 위해 마커에서 측정된 오버레이 오차를 사용하여 인트라필드 고차 수순 보정 (Intrafield high-order process correction) 모델을 학습하였다.
이하에서는, 본 발명의 몇몇 실시예에 따른 반도체 소자의 오버레이 정렬 최적화를 위한 마커 배치 방법에 대해서 자세히 설명하도록 한다.
1. 필드 별 최적 마커의 수 탐색 단계
(1) 탐색 알고리즘
A. 마커 레이아웃 샘플링의 효율성 성능 측정
본 발명에서는 마커 레이아웃의 효율성을 평가하기 위해 평균 제곱 오차(Root mean squared error: RMSE) 및 평균 +3 표준편차(Mean +3 sigma: M3S)를 성능 측정 기준으로 사용하였으며, RMSE와 M3S는 다음과 같이 정의된다.
Figure pat00022
<식 1>
Figure pat00023
<식 2>
Figure pat00024
<식 3>
여기서,
Figure pat00025
는 마커 i에서 평가된 실제 오버레이 값, 즉 오버레이 오차이고,
Figure pat00026
는 마커에서의 예측값이며,
Figure pat00027
는 오버레이 잔차를 의미한다.
다음으로 RMSE와 M3S를 정규화하여 RMSE와 M3S의 서로 다른 스케일을 고려하는 샘플링 정확도 표시기(Sampling accuracy indicator: SAI)는 다음과 같이 정의된다.
Figure pat00028
<식 4>
Figure pat00029
은 선택된 마커들에 의한 오버레이 오차 측정값, 즉 RMSE 또는 M3S 또는 Irregularity를 나타내며,
Figure pat00030
은 전체 샘플링 방식에 의한 오버레이 오차 측정값, 즉 RMSE 또는 M3S 또는 Irregularity를 나타낸다.
일반적으로 마커의 샘플링 수가 증가하면 마커의 레이아웃 성능도 향상될 수 있다.
Figure pat00031
은 최상의 성능을 대표하는 것으로, 즉 모든 가용 가능한 마커들이 사용되는 경우의 이상적인 측정값을 의미한다.
그리고
Figure pat00032
은 단지 선택된 마커들이 사용되는 경우의 현재의 측정값을 표현한다.
SAI는
Figure pat00033
Figure pat00034
에 근접해지는 정도, 즉
Figure pat00035
Figure pat00036
에 가까워짐에 따라 SAI 값이 1에 근접해지는 정도를 의미한다.
B. 하나의 필드에서 마커들의 적정 수에 대한 결정
본 발명의 대상이 되는 제품의 경우 하나의 필드(Field)에 사용될 수 있는 마커들의 샘플링 수는 10개 이상 30개 이하였으며, 이 하한과 상한은 대상 제품의 생산 라인의 환경에 따라 변경될 수 있다.
이 마커들의 수에 대한 하한은 오버레이 제어의 품질에 기인하고, 상한은 포토리소그래피 공정의 소요시간에 기인한다.
마커들의 수가 너무 적으면 오버레이 오차 정보의 양이 오버레이 보정 모델을 구성하기에 충분하지 않을 수 있다.
이는 보정 모델 매개 변수의 강건성을 감소시켜 전체 포토리소그래피 공정에 대한 신뢰성 문제를 초래할 수 있다.
또한 마커들의 수가 너무 많으면 측정 시간이 길어지게 되어 결과적으로 공정의 생산성이 저하될 수 있다.
한편, 일반적으로 생산 라인에서 사용하는 마커들의 수는 하한과 상한의 범위 내에서 전문가 집단들의 토론으로 인해 임의로 결정되어 왔다.
하지만 본 발명의 경우 마커들의 수와 오버레이 제어 품질 사이의 관계를 조사하는 과학적인 근거 마련 방안을 제시하고, 그 결과로부터 마커들의 최적 수를 제공할 수 있다.
구체적으로 본 발명의 경우 웨이퍼 필드의 마커들의 샘플링 수에 따른 오버레이 보정 모델의 성능을 확인하기 위해 순방향 선택 (Forward selection: FS) 및 역방향 제거(Backward elimination: BE) 탐색을 사용할 수 있다.
FS는 공집합(Empty set)의 마커 레이아웃에서 시작하여 모든 마커가 포함될 때까지 한 번에 하나씩 최상의 마커를 선택한다.
여기에서 최상의 마커는 기존 단계의 마커 레이아웃에 각각의 마커를 추가하였을 때, 식 5에서 정의된 제1 적합도 함수에서 가장 높은 개선을 나타내는 마커를 의미한다.
Figure pat00037
<식 5>
여기서 제1 적합도(Fitness) 함수는 SAI에 의해 조정된 RMSE와 M3S의 측정 값으로 구성된다.
본 발명에서는 RMSE와 M3S가 오버레이 제어에서 동일한 중요성을 갖기 때문에
Figure pat00038
Figure pat00039
는 0.5로 설정하였다.
BE는 모든 마커를 포함하는 전체 집합(Universal solution)에서 시작하여 마커 레이아웃이 공집합에 도달할 때까지 한 번에 하나씩 식 5에서 정의된 적합도에 미치는 영향이 가장 적은, 즉 가장 중요하지 않은 마커를 제거한다.
상기 FS와 BE의 접근법 모두 모든 사용 가능한 마커들의 개수에 대한 근사치의 최적화 해를 빠르고 효율적으로 제공할 수 있다.
레이어 A에 대한 FS와 BE의 결과값은 각각 도 4a와 도 4b에 도시된 바와 같다.
도 4a와 도 4b를 참조하면 오버레이 보정 모델의 RMSE와 M3S는 모두 10 개의 마커가 사용될 때까지 급격히 감소한 후 점차 성능 향상이 둔화되며 점차 품질이 수렴하는 것을 확인할 수 있다.
또한 RMSE와 M3S의 그래프는 단조적으로(Monotonically) 감소하는 것을 확인할 수 있다.
이 결과를 통해서 가능한 모든 마커를 사용하여 오버레이 보정 모델의 성능을 최대화하는 것이 이상적이기는 하지만, 최소한 10개이상의 마커를 사용해야 비교적 견고한 모델 파라미터들을 얻을 수 있다는 것을 과학적으로 수치화하여 제시할 수 있다.
RMSE 와 M3S를 각각 최소화하기 위해 탐색을 수행하게 되면, 그 결과로 주어지는 해집합(Solutions)이 각각의 적합도 함수(Fitness function)에 최적화된다.
만약 상기 RMSE 와 M3S의 탐색에서 선택된 마커들이 동일하다면, 이렇게 선택된 마커들은 바로 장비(Equipment)에서 최종 마커 레이아웃으로 바로 사용될 수 있다.
하지만 만약 상기 RMSE 와 M3S의 탐색 결과가 다른 경우에는 RMSE와 M3S를 모두 고려한 단일 솔루션을 제안하기 위한 추가 단계가 필요하다는 문제가 있으며, 이에 따라 본 발명은 앞서 설명한 식 5와 같은 제1 적합도에 대한 함수를 도입하여 이 문제를 극복한다.
(2) 목적함수
본 발명은 앞서 설명한 바와 같이 RMSE와 M3S의 측정 값을 단일 제1 적합도 함수로 결합하는 방식을 통해 다음과 같은 목적함수를 제공한다.
Figure pat00040
<식 5>
여기서 제1 적합도(Fitness) 함수는 SAI에 의해 조정된 RMSE와 M3S의 측정 값으로 구성된다.
또한 여기서
Figure pat00041
는 제1 적합도 함수를 구성하는 각 항목들의 가중치이며
Figure pat00042
을 만족한다.
본 발명에서는 RMSE와 M3S가 오버레이 제어에서 동일한 중요성을 갖기 때문에
Figure pat00043
Figure pat00044
는 0.5로 설정하였다.
<표 1>
Figure pat00045
표 1은 식 5에 정의된 제1 적합도 함수를 사용하여 레이어 A, B, 및 C에 있어서 FS 및 BE 방식의 탐색을 진행하고, 서로 다른 마커들의 샘플링 수에 대한 SAI 수행 결과값을 정리한 것이다.
표 1에서 각 레이어에 대해 RMSE와 M3S는 SAI에 대한 백분율로 표시되었다.
표의 마지막 행(Full)은 모든 마커를 활용해 수집한 전체 오버레이 정보를 사용한 모델의 실제 RMSE 및 M3S 값을 나타낸다.
하나의 마커만 사용하였을 때 레이어 B와 C에서 마이너스(-) 값이 측정되었으며, 이러한 값들은 부족한 정보로 수립된 불완전한 모델에 의해서 악화된 오버레이 오차들을 나타낸다.
마커들의 개수가 증가할수록, 레이어 A와 C는 10개의 마커들에서는 약 95%의 측정값을, 20개의 마커들에서는 약 97%의 측정값을, 30개의 마커들에서는 약 98%의 측정값의 유사한 성능 향상을 보여주었다.
이와 대조적으로 레이어 B의 경우 10개의 마커들에서는 91%의 측정값을, 20개의 마커들에서는 95%의 측정값을, 30개의 마커들에서는 97%의 측정값을 기록하면서, 다른 레이어들보다 조금은 더욱 큰 오버레이 오차들을 보여주었다.
성능은 레이어 유형에 따라 다르기 때문에, 가장 성능이 낮은 레이어의 품질을 전체 포토리소그래피 공정의 최소 품질 기준으로 선택하는 것이 바람직하다.
따라서 약 95%의 성능을 보장하는 마커들의 개수는 레이어 B의 결과에 따라 18로 결정되었다.
또한 20개의 마커를 선택하는 경우 레이어 B의 성능을 조금은 더 향상시킨다고 하더라도, 이 레이아웃은 공정시간과 다른 층들의 관점에서 높은 효율을 얻기는 어렵기 때문에 최종적으로 약 95%의 성능을 보장하는 18개의 마커들을 선택하는 것이 바람직하다고 결정하였다.
2. 필드 별 최적 마커의 배치안 탐색 방법론
(1) 탐색 알고리즘
A. 입자 군집 최적화(PSO)의 원리
입자 군집 최적화(PSO) 알고리즘은 몰려 다니는 새들의 무리를 모방한 인구 기반의 이론이다.
이 알고리즘은 간단한 구현 및 뛰어난 성능으로 인해 제조 분야의 많은 최적화 문제에 널리 적용될 수 있다.
PSO에서 입자 군집들은 해 공간에서 유망한 지역을 탐색한다.
특히 군집의 각 입자는 잠재적인 해를 나타내며 확률적 탐색을 수행하여 다음 식 6과 식 7에 따라 반복에서 반복까지 새로운 잠재적 솔루션으로 이동한다.
Figure pat00046
<식 6>
Figure pat00047
<식 7>
여기서,
Figure pat00048
는 입자 k의 k번째 반복에서의 위치를,
Figure pat00049
는 입자의 다음 반복에서의 이동 방향(속도)를 의미한다.
또한
Figure pat00050
는 관성 계수를,
Figure pat00051
Figure pat00052
는 인지적, 사회적 학습속도라 불리는 두개의 양의 상수이다.
Figure pat00053
Figure pat00054
는 각각 0~1 범위에서 균일하게 분포된 난수이다.
각 반복에서, 각 입자의 속도는 이전 반복에서의 속도
Figure pat00055
와 지역 최적 해
Figure pat00056
, 전역 최적해
Figure pat00057
에 의해 업데이트된다.
Figure pat00058
는 자신의 경험으로부터 얻은 입자 k의 이제까지의 최상의 솔루션이다.
경험이란 입자가 지금까지 발견 한 잠재적인 해결책의 적합도(Fitness) 값을 의미한다.
Figure pat00059
는 모든 입자들의 경험으로부터 얻은 이제까지의 최적의 솔루션이며, 다른 입자들이 이 전역 최적해를 향해 움직이면서 더 가능성 있는 공간을 찾는데 도움을 준다.
식 6과 식 7에서 각 입자의 성능은 적합도 함수를 사용하여 계산되며, 이 절차는 PSO의 반복 t가 최대 반복 T에 도달할 때까지 반복된다.
그런 다음 PSO는 최종
Figure pat00060
값을 최적 솔루션으로 선택한다.
PSO 알고리즘에서, w는 입자 군의 속도와 탐색 방향을 제어하기 위한 중요한 매개 변수이다.
w의 값이 크면 입자 군집들의 전역적 탐사가 증가하여 각 입자가 자신의 속도와 방향을 유지하게 된다.
대조적으로, w의 값이 작으면 입자 군집들의 지역적 탐사가 증가하여 각 입자들이 기존의 경험(
Figure pat00061
,
Figure pat00062
의 영향을 크게 받으면서 각 입자가 국지적 최적값(local optima)으로 빠르게 수렴된다.
전역적 탐사와 지역적 탐사의 균형을 맞추기 위해, 본 발명은 w의 값을 반복함에 따라 점차 변화하는 다음과 같은 방법을 사용하였다.
Figure pat00063
<식 8>
식 8은 w를
Figure pat00064
에서
Figure pat00065
까지 선형적으로 감소시키며, 이러한 감소는 반복 횟수가 증가함에 따라 입자의 속도가 점차적으로 감소하게 한다.
따라서 입자 군집이 탐색 초기 단계에서는 솔루션 공간을 적극적으로 탐구하고 탐색 마지막 단계에서 가장 유망한 영역만 탐색하도록 만든다.
B. PSO 오버레이 샘플링
PSO 오버레이 샘플링은 오버레이 보정 모델의 성능을 최대화할 수 있는 N개의 가능한 마커 (M<N) 중에서 M개의 중요한 마커만 선택하는 조합 최적화의 문제이다.
오버레이 샘플링을 위한 PSO에서 각 입자는 N차원 벡터의 잠재적 솔루션, 즉 마커 레이아웃을 나타내며,
Figure pat00066
에서 각 성분
Figure pat00067
는 실수를 나타낸다.
반면 마커 레이아웃 최적화 문제에서 각 성분은 해당 마커가 선택되었음을 나타내기 위해 1 또는 0 값을 가져야 하며, 마커 레이아웃은 M개의 마커를 나타내기 위해 1의 값을 갖는 M개의 성분을 갖게 된다.
이를 위해 PSO 반복에서, 원래 실수 범위의 PSO 솔루션
Figure pat00068
를 다음과 같은 식 9에서의 로지스틱 함수 값
Figure pat00069
로 변환함으로써 각 요소에 0과 1사이의의 확률값을 할당할 수 있다.
Figure pat00070
<식 9>
그런 다음 가능한 마커 레이아웃 후보해는 식 9에 정의된 확률분포를 사용하여 M개의 마커를 확률적으로 선택할 수 있다.
이때 마커의 선택확률이 높을수록 오버레이 샘플링 문제의 적합도 함수에 대한 마커의 기여도가 커지게 된다.
그러나 확률적으로 마커를 선택하게 될 경우, 항상 기여도가 높은 마커를 선택하는 것은 아니며, 때에 따라 기여도가 낮은 마커가 선택될 수도 있다.
이러한 속성을 통해 PSO는 솔루션 공간을 탐색하는 과정에서 국지적 최적값(Local optima)에서 벗어날 수 있다.
C. 희소 입자 군집 최적화 알고리즘
본 발명에 따른 희소 입자 군집 최적화(Sparse particle swarm optimization: SPSO) 알고리즘은 PSO와 달리 마커 사이의 거리 정보를 고려하여 마커 확률 분포를 SPSO가 업데이트한다.
우선 SPSO는 각 반복마다 마커의 초기 확률 분포가 있다고 가정한다.
그런 다음 SPSO는 한 번에 하나의 마커만 선택하고 이때에는 기존의 PSO와 동일한 방식으로 첫 번째 마커를 선택한다.
즉 첫번째 마커는 식 9에 의해 결정된다.
그러나 두번째 또는 그 이후의 마커를 선택하는 경우, 나머지 마커들의 확률 분포는 선택된 마커들에 따라 다음 식 10과 같이 업데이트된다.
Figure pat00071
<식 10>
식 10에서,
Figure pat00072
는 기존의 마커 선택확률
Figure pat00073
에 가중치
Figure pat00074
(i 번째 잔여 마커와 기선택된 마커 사이의 거리 중 최소값)와 소프트맥스(Softmax) 함수를 적용한 선택 확률이다.
소프트맥스 함수는 입력받은 값의 크기에 상관없이 출력을 0과 1사이의 확률 값으로 모두 출력하고 이 값들의 총합은 항상 1이 되는 특성이 있으며, 본 발명에서는 최소거리
Figure pat00075
를 고려하여 지금까지 선택된 마커들보다 멀리 떨어진 마커들의 선택확률
Figure pat00076
를 증폭하여
Figure pat00077
로 출력시키는 역할을 한다.
Figure pat00078
의 값이 클수록 i 번째 마커가 선택한 마커에서 멀리 떨어져 있음을 의미하며, 식 10에 의해
Figure pat00079
값이 클수록 그 요소에 해당하는 마커를 선택해야 하는 확률이 높아진다.
따라서
Figure pat00080
값이 큰 마커를 선택하면 마커 레이아웃이 새 웨이퍼 영역의 오버레이 오차를 측정할 수 있다.
이러한 특성 때문에 SPSO는 마커의 희소성을 고려하여 보다 유망한 잠재적 솔루션을 생성할 수 있다.
대부분의 소프트맥스 함수는
Figure pat00081
형태를 이용하지만, 본 발명에 따른 SPSO 알고리즘에서 마커의 선택 확률 분포를 구하는 과정에서는 지수(Exponent) 항목에 -1을 추가하여 이미 선택된 마커들의 선택확률을 0으로 만든다.
구체적으로 오버레이 샘플링 문제 해결을 위한 본 발명에 따른 SPSO의 절차는 다음과 같이 진행된다.
S1) K개의 입자를 0에서 1의 범위로 초기화하고, 반복회수 t를 1로 지정한다.
S2) 처음 K 입자들에 대해 다음과 같은 절차를 사용하여 후보해를 얻는다.
S2-1) 입자의 각 성분
Figure pat00082
를 식 9에 대입하여 마커 선택확률
Figure pat00083
를 구한다.
S2-2) 첫번째 마커를 확률분포에 따라 선택한다.
S2-3) 선택되지 않은 남은 마커들과 선택된 마커들간의 최소거리를 구한다.
S2-4) 남은 마커들의 확률
Figure pat00084
을 식 10에 따라 구한다.
S2-5) 다음 마커를 갱신된 확률분포에 따라 선택한다.
S2-6) S2-3에서 S2-5까지의 단계를 M개의 마커가 선택될 때까지 반복한다. 선택된 M개의 마커는 해당 입자의 t번째 반복에서의 후보해로 지정한다.
S3) 후보해들의 적합도를 얻는다.
S4) 각 입자들에 대해 새로운 후보해가 더 좋은 성능을 보이면 국지 최적해
Figure pat00085
를 갱신한다.
S5) 전체 입자들에 대해 새로운 후보해가 더 좋은 성능을 보이면 전역 최적해
Figure pat00086
를 갱신한다.
S6) 반복회수 t를 t+1으로 갱신한다.
S7) 식 6과 식 7을 이용하여 모든 입자들의 속도와 위치 정보를 갱신한다.
S8) 반복회수 t가 T에 도달할 때까지, S2부터 S7까지를 반복한다.
S9)
Figure pat00087
를 최종 최적해로 출력한다.
(2) 목적함수
이하의 실험예에서는 본 발명에 따른 SPSO에서 찾은 마커 레이아웃과 다른 탐색 알고리즘, 구체적으로 베이스라인 (Baseline), FS, BE, 유전 알고리즘(Genetic algorithm: GA) 및 PSO 알고리즘들의 마커 레이아웃의 품질을 비교하였다.
FS와 BE 알고리즘들은 이전 항목의 실험과 동일한 방식으로 수행되었다.
베이스라인 알고리즘은 규칙 기반 연구에서 제안된 경험적 추론의 일반적인 특성인 마커의 공간 대칭 및 균일성을 고려하여 마커 레이아웃을 설계하였다.
GA의 파라미터와 관련하여 탐색 집단의 수는 100, 반복 횟수는 300, 교차율은 80 %, 돌연변이율은 3 %로 선택되었다.
PSO와 SPSO의 알고리즘의 경우, 입자의 수는 100, 반복 횟수는 300,
Figure pat00088
Figure pat00089
은 각각 0.9와 0.4,
Figure pat00090
Figure pat00091
는 2의 값으로 설정하였다.
이와 함께, 본 발명에 따른 필드 별 최적 마커의 배치안과 관련한 목적함수인 비균질성(Irregularity)에 대한 척도는 다음의 식 11과 같이 총 사용 가능한 후보 마커들과 선택된 마커들 사이의 평균 최소 거리를 계산하는데 사용되었다.
Figure pat00092
<식 11>
여기서
Figure pat00093
는 마커 위치 (i = 1, ..., n)이고
Figure pat00094
는 선택된 마커 세트에서 가장 가까운 이웃 마커의 위치를 나타낸다.
비균질성(Irregularity)은 레이아웃에서 선택된 마커들이 웨이퍼의 전반에 걸친 오버레이 오차를 효율적으로 추출하게 만들기 위해 균일하게 분포되어 있는 정도를 측정한다.
마커들이 필드 전체에 고르게 퍼질수록 비균질성 값은 낮아지며, 만약 일부 마커들이 특정 필드 영역에 밀집되게 되면, 비균질성 값은 높아지게 된다.
마커 레이아웃이 높은 수준의 비균질성을 보이는 경우에는, 이 레이아웃이 현재 데이터에 과도하게 적합되어 실제 생산 현장에서 적용되었을 때, 불안정한 성능을 나타낼 위험이 있음을 나타낸다.
이러한 마커 레이아웃에 패널티를 주기 위해, 마커 레이아웃에 대한 비균질성의 측정값은 식 12에 정의된 제2 적합도 함수에 포함된다.
Figure pat00095
<식 12>
여기서
Figure pat00096
는 제2 적합도 함수를 구성하는 각 항목들의 가중치이며
Figure pat00097
을 만족한다.
레이어 A, B 및 C의 베이스라인 마커 레이아웃은 도 5a, 도5b 및 도 5c에 각각 도시되어 있다.
각 레이어에 대해 최대 수집 가능 마커의 수는 115에서 124까지 다양하여, 이 마커들의 절대적인 위치는 레이어별로 조금씩 다르다.
마커의 밀도를 고려할 때 기준 레이아웃은 다음 규칙에 따라 결정되었다.
먼저 각 모서리에 있는 6 개의 마커들이 선택되었다.
그런 다음 수직 축과 수평 축 모두에 다섯 개의 마커들이 등 간격으로 배열되었다.
최종적으로 나머지 두개의 마커들이 중심 라인에 배치되었다.
<표 2>
Figure pat00098
상기 실험예에서는 여러 탐색 알고리즘들을 각 레이어의 실험 데이터에 적용하여 가장 높은 적합도 값을 가진 마커 레이아웃을 최종 레이아웃으로 결정하였다.
이 때 적합도 함수의 가중치
Figure pat00099
는 각각 0.45, 0.45 및 0.1로 설정되었다.
표 2는 각각의 오버레이 정렬 알고리즘들에 의해 발견된 마커 레이아웃의 상세한 테스트 성능을 보여준다.
표 2에서 확인할 수 있는 바와 같이 베이스라인 레이아웃에 대한 비균질성 값들은 레이어 A의 경우 4.736, 레이어 B의 경우 4.546, 레이어 C의 경우 4.612로 측정되었다.
그리고 이러한 값들은 식 4에서 정의된 SAI(irregularity) 수행의 계산에서
Figure pat00100
의 값들을 대체한다.
RMSE와 M3S 뒤에 표시된 X와 Y는 각각 x 축과 y 축을 따라 측정한 오버레이 잔차를 나타낸다.
RMSE 비율과 M3S 비율은 베이스라인 알고리즘의 마커 레이아웃과 비교하여 다른 알고리즘들의 마커 레이아웃의 성능이 향상된 정도를 나타낸다.
제2 적합도(Fitness) 항목은 식 12에 표현된 RMSE, M3S, 비균질성의 수치를 종합적으로 고려한 성능 지표이다.
이 실험예에 따르면 본 발명에 따른 SPSO는 다른 탐색 알고리즘보다 우수한 성능을 보이는 마커 레이아웃을 찾는데 성공하였음을 알 수 있다.
SPSO 레이아웃은 A 레이어의 경우 97.16 %, B 레이어의 경우 95.41 %, C 레이어의 경우 97.15 %의 적합도 값을 기록했으며, 이는 다른 알고리즘이 찾아낸 마커 레이아웃들과 비교해서 가장 높은 값이었다.
다른 탐색 알고리즘들은 이에 비해 유의미한 품질 향상을 기록하지 못하였다.
이를 통해 마커 레이아웃을 탐색하는 데 있어 SPSO의 방식 이외에 다른 알고리즘을 도입하는 방식으로는 우수한 마커 레이아웃을 찾기가 어렵다는 것을 확인할 수 있었다.
따라서 이상적인 마커 레이아웃을 찾아내려면 본 발명에 따른 SPSO와 같이 주어진 문제의 목적에 맞게 탐색 방식을 조정해야 함을 알 수 있다.
도 7a와 도 7b는 각각 FS 알고리즘과 SPSO 알고리즘에 의해 제안된 레이어 B의 최종 마커 레이아웃을 보여준다.
FS 레이아웃에서 9 개의 마커 (5, 7, 22, 24, 27, 97, 98, 99 및 115)가 모서리에 있었기 때문에 마커 사이의 간격은 상대적으로 넓고 불규칙하다.
특히 바깥 수평축(영역 [8, 21]과 영역 [103, 114])의 중앙에 마커가 배치되지 않는 문제가 있었다.
이 경우 FS 레이아웃이 주어진 실험 데이터에 대해 유효하더라도, 이 마커 레이아웃은 실제 제조 공정에서 마커가 배치되지 않은 영역에서 오버레이 오차가 크게 형성된 새로운 웨이퍼에 잘 대처할 수 있을지 불확실할 것이다.
반대로 FS 레이아웃의 9개 모서리 마커 중에서 본 발명에 따른 SPSO 레이아웃에는 모서리 마커 (5, 22, 24, 98, 99)의 하위 집합만 포함되어 있었고 나머지 선택된 마커는 균등하게 분포되어 전체적으로 충분한 간격을 유지하였다.
본 발명의 SPSO에 따른 마커 레이아웃은 비균질성이 낮기 때문에 새로운 웨이퍼가 임의의 영역에서 불규칙한 오버레이 오차를 가질 경우에도 SPSO의 레이아웃은 신뢰할 수 있는 오버레이 보정 효과를 나타낼 수 있다.
결국 실험 데이터는 실제 제조 공정에서 발생할 수 있는 모든 예외적인 경우를 반영하지 못하기 때문에, 테스트 웨이퍼에 낮은 비균질성과 뛰어난 오버레이 보정 성능을 동시에 달성할 수 있는 본 발명에 따른 SPSO 레이아웃을 도입하는 것이 바람직함을 알 수 있다.
<표 3>
Figure pat00101
표 3의 경우 적합도 함수에 대한 가중치(
Figure pat00102
)를 변경해가며 탐색 알고리즘의 범용성을 테스트하기 위해 수행된 실험 결과값이다.
표 3에는 레이어 A, B, C의 마커 레이아웃에 대한 평균 테스트 결과가 요약되어 있다.
여기서 적합 함수에서
Figure pat00103
의 비율은 0.01에서 0.2로 점차 증가시켜 나갔다.
Figure pat00104
의 비율이 증가함에 따라 비균질성의 중요성이 레이아웃 품질 평가의 주요 요인이 되었다.
반면 RMSE 및 M3S의 성능은 조금씩 감소하는 것을 확인할 수 있었다.
특히,
Figure pat00105
가 0.01 일 때, 모든 탐색 알고리즘들의 결과로 도출된 마커 레이아웃들은 95 % 이상의 유사한 적합도 값을 갖는 것으로 보였다.
그러나
Figure pat00106
의 값이 점차 증가함에 따라 SPSO 레이아웃과 다른 레이아웃의 적합도(Fitness) 값의 차이가 점차 증가하는 것을 확인할 수 있었다.
즉 이 실험을 통해 비균질성을 중요한 요소로 고려할수록 본 발명에 따른 SPSO 레이아웃의 이점이 점차 두드러지는 것을 확인할 수 있었다.
또한 SPSO 레이아웃은
Figure pat00107
의 비율에 관계없이 모든 테스트 실험에서 최고의 적합도를 달성하였다.
Figure pat00108
의 값이 0.15보다 큰 경우 SPSO 레이아웃은 SAI (RMSE), SAI (M3S) 및 SAI (irregularity)와 같은 모든 성능 측정에서 베이스라인 레이아웃보다 우수한 품질을 나타내었다.
특히 SPSO의 마커 레이아웃이 100 %의 SAI (irregularity)를 달성했다는 것은 상당히 유의미한 성과이며, SPSO의 레이아웃이 베이스라인의 레이아웃보다도 비균질성이 낮은 수치를 가짐으로써 더 우수하다는 것을 의미한다.
상기 SAI(irregularity)는 베이스라인 마커 레이아웃의 비균질성을 기반으로 계산되는데, 이 레이아웃의 마커들은 현장 엔지니어의 규칙에 의거해 수작업으로 배치되었다.
따라서 일반적으로 탐색 알고리즘이 베이스라인과 동일한 수준의 비균질성을 갖는 마커 레이아웃을 생성하는 것은 상당히 어렵다.
실제로 SPSO를 제외한 다른 탐색 알고리즘들의 SAI(irregularity)의 최대값은 91.81%였을 뿐이다.
반면 SPSO는 베이스라인과 비교할 때 그보다 우수한 비균질성을 갖는 마커 레이아웃을 찾아내며 SPSO 알고리즘의 우수성을 입증하였다.
따라서 이 실험 결과값을 통해 본 발명에 따른 SPSO 알고리즘을 사용하는 경우 베이스라인보다 1) 오버레이 보정 능력, 2) 마커 레이아웃의 신뢰성 3) 마커 레이아웃의 자동 최적화 측면에서 더 우수한 효과를 가질 수 있음을 알 수 있다.
이상과 같이 본 발명은 반도체 포토리소그래피 프로세스에서 우수한 마커 레이아웃을 효과적으로 탐색할 수 있는 SPSO 알고리즘을 제공한다.
본 발명에 따른 SPSO 알고리즘은 실험 및 테스트 데이터를 기반으로 잠재적 솔루션의 성능을 평가하기 위해 데이터 기반의 접근 방식을 채택하였다.
이 접근법에서 고려해야 되는 중요한 사항 중 하나는 주어진 소수의 학습 데이터에 지나치게 적합되는 위험(overfitting)을 피하는데 있다.
그러나 반도체 제조 공정의 수집된 데이터는 일반적으로 공정 조건의 동적 특성으로 인해 모든 가능한 상황을 반영하지 못한다.
따라서 테스트 데이터에 대한 일부 뛰어난 마커 레이아웃이라도 실제 생산 단계에서 그 성능을 유지하지 못할 수도 있다.
이 문제를 극복하기 위해 본 발명에 따른 SPSO 알고리즘은 마커 레이아웃이 수집된 데이터에 지나치게 적합한지 여부를 평가하기 위한 비균질성 (irregularity) 지표를 고안하여 마커 레이아웃이 학습데이터에 지나치게 적합되는 위험의 정도를 계량화하는 방법을 제공하였다.
또한 SPSO 알고리즘은 반복적인 마커 레이아웃 탐사 과정에서 마커의 위치를 고려하여 마커들 간의 거리차(sparsity)를 극대화하도록 설계되었다.
이 과정에서 마커의 선택 확률은 매번 마커를 선택하는 과정에서 그들간의 거리를 고려하여 업데이트되며, 이를 통해 마커가 특정 영역에 집중되는 것을 방지하고, 그 결과 마커 레이아웃은 다른 경쟁 레이아웃보다 더 우수한 비균질성을 나타낼 수 있다.
특히 비균질성의 비율이 목적 함수에서 큰 가중치를 갖는 경우, 앞서 설명한 실험예들의 실험 결과는 SPSO 레이아웃이 모든 측정에서 기존의 베이스라인 레이아웃을 능가할 수 있다는 것을 실험적으로 보여주었다.
본 발명에서는 웨이퍼의 모든 필드가 동일한 레이아웃을 가지고 있다고 가정하지만 이에 한정되지는 않는다.
경우에 따라 각각의 필드 또는 각각의 웨이퍼 영역, 예를 들어 웨이퍼 중심 및 에지(Edge)에 대해, 고유한 레이아웃을 생성하는 것도 가능할 수 있다.
또한 SPSO 알고리즘은 필드에서 배치 가능한 마커의 위치에 제약 조건이 있는 상황에서도 별도의 알고리즘 수정 없이 동일한 절차에 따라 최적의 마커 레이아웃을 탐색할 수 있다는 장점이 있다.
필드의 일부가 사전 또는 후속 공정의 제약으로 인해 마커 할당에서 제한되는 경우, 기존의 전문가 지식에 의거하여 마커 레이아웃을 매번 결정하는 것은 상당히 많은 노력을 필요로 한다.
하지만 본 발명에 따른 SPSO 알고리즘은 별도의 수정 없이도 데이터 기반의 접근 방식을 이용해 모든 종류의 마커 배열에서 최적의 마커 레이아웃을 조사할 수 있다는 장점이 있다.
본 발명에 따른 SPSO 알고리즘은 다음과 같이 정리될 수 있다.
본 발명은 반도체 제조 공정 중에서 마스크 상에 설계된 패턴을 웨이퍼 상에 전사하는 포토리소그래피 공정을 대상으로, 필드별 마커의 배치를 최적화하는 알고리즘을 제안한다.
포토리소그래피 공정의 오버레이 계측 설비는 마스크의 패턴을 정확한 위치에 현상하기 위해, 웨이퍼 상의 특정 위치에 마커들을 표시하고 그 마커 정보로부터 오버레이 에러를 측정한다.
이후 수집된 오버레이 에러 정보를 바탕으로 오버레이 보정 모델을 수립하여, 패턴 현상의 위치를 최종적으로 정렬한다.
웨이퍼 전반에 대한 오버레이 정보를 수집하는 위치를 결정하는 작업은 패턴 정렬의 정밀도에 큰 영향을 미칠 뿐만 아니라 한번 결정되면 수정이 불가능하기 때문에 반도체 제조 공정의 수율 향상에 직결되는 핵심적인 문제라 볼 수 있다.
본 발명은 마커 배치안의 최적화 관점에서 포토리소그래피 공정의 수율을 향상시킬 수 있다.
본 발명에서는 입자 군집 최적화 (Particle swarm optimization: PSO) 기법을 문제 상황에 맞게 개선하여, 마커의 최적 배치안을 효과적으로 찾아나가는 방법을 제시한다.
구체적으로 본 발명은 반도체 제조 분야에 입자 군집 최적화 기법을 응용하여 데이터 기반 방식으로 오버레이 마커 레이아웃을 생성하고 시뮬레이션으로 평가하여 최적 해(Solution)를 결정할 수 있다.
본 발명에 따른 방법론은 마커 배치안을 탐색하는 과정에서 기존의 입자 군집 최적화 방식의 실수 해 생성 방식을 마커 배치안 해 생성 방식으로 변환하기 위해 로지스틱 함수를 이용해 확률로 변환하고, 소프트맥스 함수를 개선하여 거리정보를 기반으로 마커들의 선택 확률분포를 계산하여 마커의 샘플링을 진행한다.
구체적으로, 탐색 효율을 높이기 위해 배치안 생성, 즉 잠재적인 해 생성 과정에서 이미 배치안에 포함된 마커들의 위치 정보와 아직 선택되지 않은 마커 사이의 상대적 거리정보를 이용하여, 새롭게 샘플링할 마커의 선택 확률 분포를 업데이트하며 한번에 하나씩 마커를 선택해 최적 배치안을 생성한다.
이러한 접근은 필드별로 마커들을 한번에 하나씩 샘플링하는 과정에서 전체 웨이퍼에 비교적 균일하게 마커가 배치되게 할 확률을 높여, 후보 배치안 생성 과정에서 기존의 입자 군집 최적화 방식보다 효과적인 탐색을 가능하게 한다.
또한 본 발명에서 제안하는 방식은 필드별 마커의 분포의 균질성을 정량적으로 평가하는 방식을 도입하여, 현업의 실무자들이 마커 배치안 결정 과정에서 필요한 시간 소모적인 절차 및 성능 평가를 자동으로 수행할 수 있도록 시스템화한다.
이와 같은 해 생성의 방식은 다른 최적화 알고리즘, 예를 들어, 유전자 알고리즘(Genetic algorithm), 전진 탐색(Forward search) 방식, 후진 제거(Backward elimination) 방식, 강화학습 (Reinforcement learning) 방식 등에 확장되어 적용될 수 있다.
또한 본 발명에서 제안하는 최적화 알고리즘을 통해 생성한 마커 배치안이 기존의 방식이나 다른 휴리스틱(Heuristic) 방식으로 얻은 마커 배치안과 비교해, 우수한 품질, 즉 에러 보정 능력 및 규칙성을 가진다는 것을 실험예를 통해서 알 수 있었다.
종래 마커 배치안 결정 방식은 두 가지로 볼 수 있다.
첫번째는 전문가 지식 기반의 배치안 결정 방식이며, 두번째는 휴리스틱 규칙 기반의 샘플링을 활용한 마커의 배치안 결정 방식이다.
이와 같은 방식들은 마커 배치에 대한 경험적인 지식을 중심으로 마커 배치안이 결정되며, 데이터 기반의 문제 해결 절차에 근거한 최적화 또는 최적해에 대한 탐색에 대한 접근을 시도하지 않는다.
반면 본 발명에서 제안하는 알고리즘은 마커 배치안 결정 방식의 탐색 과정에서 전문가의 경험 혹은 규칙을 수식화하여 활용함으로써, 데이터 기반의 최적 배치안 탐색 및 품질 검증 절차를 자동으로 진행한다.
종래의 결정 방식은 생산 제품별, 레이어별로 포토리소그래피 공정에서 가용한 마커의 배치가 달라지기 때문에, 매번 새롭게 마커 배치안을 결정해야 한다.
반면 본 발명에서 제안하는 알고리즘은 가용한 마커의 오버레이 에러와 마커 위치, 필드별 선택 마커의 수의 정보만 주어진다면, 어떠한 마커 배치 상황에서도 자동으로 탐색을 진행하여 최적 마커 배치안을 찾아낼 수 있다는 장점이 있다.
만약 마커 레이아웃의 배치안 결정 과정에서 제약 환경이 존재하는 경우에도, 예를 들어 마커의 가용 영역에 대한 제약이 존재할 경우나, 설비별 마크 사용 가능량이 변할 수 있는 상황에서도, 본 발명에 따른 SPSO 알고리즘을 그대로 사용하여 최적 마커 배치안을 찾아내는 것이 가능하다.
또한 본 발명에 따른 SPSO 알고리즘은 필드별 마커 분포에 대한 정량적 지표를 개발하고 이를 탐색과정의 목적식에 삽입하여, 우수한 성능 및 강건성을 가지는 마커 배치안을 시스템화하여 자동으로 찾아낼 수 있다.
아울러 본 발명에 따른 SPSO 알고리즘을 사용하는 마커 배치안의 발견 방법은 다른 최적화 알고리즘과 연계하여 수율 향상을 실현하는 데 기여할 수 있다.
기존의 포토리소그래피 공정에서 마커 배치안을 결정하는 과정은 별다른 실험적, 과학적 검증 절차 없이 단순히 현장 엔지니어들 간의 협의로 결정되어 왔다.
하지만 점차 반도체 시장이 고도화되면서 연구개발에 대한 투자가 증가하고, 새로운 실험 데이터가 축적되면서 새로운 분석 기법 및 알고리즘 개발의 기회가 생겨나고 있다.
마커 배치안 최적화 문제도 그 대표적인 사례 중 하나이다.
핵심 제조 공정을 중심으로 공정 고도화를 위한 새로운 형태의 실험을 진행하여 데이터를 확보하고는 있지만, 이 데이터를 어떻게 분석하여 의사 결정의 근거를 마련하고 결론에 도출하는 지에 대한 접근방식이나 알고리즘들은 밝혀진 바가 없다.
본 발명에서 제안하는 알고리즘은 포토리소그래피 공정의 이슈 중 마커 배치 최적화 문제에 대해 범용적인 최적화 알고리즘을 문제 상황에 맞게 재설계하고, 알고리즘의 절차들 가운데 중심 로직이라 할 수 있는 최적화 탐색 과정에 대한 개선 방안을 제시한다.
또한 이를 통해, 탐색 절차 전반에 대한 효율을 높이고 최종 마커 배치안의 품질의 품질이 개선될 수 있음을 실험적으로 확인하였다.
본 발명에서 제안하는 알고리즘은 하나의 반도체 제품을 생산하기 위해 해결해야 하는 수십종의 레이어별 최적화 문제에 공통적으로 적용되어 최적 해를 찾아낼 수 있을 뿐만 아니라, 실무자들의 경험에만 의존하여 진행되고 있는 의사결정에 과학적, 실험적 근거를 제공하기 때문에 높은 수요 및 시장성이 예상된다.
특히 국내 선두 반도체 제조 기업들이 생산 수율 극대화를 위해 연구 개발 및 설비 투자가 꾸준히 증가하고 있는 상황에서, 해당 기업들로부터 본 발명의 내용에 대한 기술적 수요가 있어 본 발명은 더욱 큰 의미를 가질 수 있다.
이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시 예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시 예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을 지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.
10: 스캐너 20: 광
30: 레티클 40: 렌즈
50: 필드 52: 마커
60: 웨이퍼

Claims (10)

  1. 복수의 필드를 포함하는 웨이퍼에 있어서 제1 적합도 함수를 이용하여, 하나의 필드에 사용되는 마커들의 수를 결정 및 평가하는 단계; 및
    상기 마커들 사이의 거리 정보를 고려한 마커 확률 분포를 계산하고 사용이 결정된 상기 마커들이 상기 필드에 배치되는 위치를 결정하는 단계; 및
    최종 마커 레이아웃의 품질을 제2 적합도 함수를 이용하여 평가하는 단계; 를 포함하는 반도체 소자의 마커 배치 방법.
  2. 제1항에 있어서,
    상기 마커들의 수를 결정하는 단계는, 공집합의 마커 레이아웃에서 시작하여 모든 마커가 포함될 때까지 한 번에 하나씩 최상의 마커를 선택하는 순방향 선택 탐색 방법을 사용하고,
    상기 최상의 마커는 기존 단계의 마커 레이아웃에 각각의 마커를 추가하였을 때, 상기 제1 적합도 함수에서 가장 높은 개선을 나타내는 마커를 의미하고,
    상기
    Figure pat00109
    로 정의되는 반도체 소자의 마커 배치 방법.
  3. 제1항에 있어서,
    상기 마커들의 수를 결정하는 단계는, 모든 마커를 포함하는 전체 집합에서 시작하여 마커 레이아웃이 공집합에 도달할 때까지 한번에 하나씩 상기 제1 적합도 함수에 미치는 영향이 가장 적은 마커를 제거하는 역방향 제거 탐색 방법을 사용하고,
    상기
    Figure pat00110
    로 정의되는 반도체 소자의 마커 배치 방법.
  4. 제2항 또는 제3항에 있어서,
    Figure pat00111
    인 반도체 소자의 마커 배치 방법.
  5. 제1항에 있어서,
    상기 마커들의 수를 평가하는 단계에서,
    상기
    Figure pat00112
    로 정의되는 평가지표를 사용하는 반도체 소자의 마커 배치 방법.
  6. 제1항에 있어서,
    상기 마커들 사이의 거리 정보를 고려한 마커 확률 분포를 계산하여 필드에 배치되는 위치를 결정하는 단계에서,
    첫번째 마커의 위치를 선택하는 경우 마커들의 확률 분포값
    Figure pat00113
    로 결정하고,
    이 경우 상기
    Figure pat00114
    는 실수인 반도체 소자의 마커 배치 방법.
  7. 제1항에 있어서,
    상기 마커들 사이의 거리 정보를 고려한 마커 확률 분포를 계산하여 필드에 배치되는 위치를 결정하는 단계에서,
    두번째 또는 그 이후의 마커의 위치를 선택하는 경우 마커들의 확률 분포 값
    Figure pat00115
    로 결정하고,
    상기
    Figure pat00116
    는 상기
    Figure pat00117
    에 i 번째 잔여 마커와 기선택된 마커 사이의 거리 중 최소값인 반도체 소자의 마커 배치 방법.
  8. 제1항에 있어서,
    최종 마커 레이아웃의 품질을 평가하는 단계에서,
    상기
    Figure pat00118
    로 정의되는 평가지표를 사용하며,
    상기
    Figure pat00119
    로 정의되고,
    Figure pat00120
    는 마커 위치 (i = 1, ..., n)이며,
    Figure pat00121
    는 선택된 마커 세트에서 가장 가까운 이웃 마커의 위치를 의미하는 반도체 소자의 마커 배치 방법.
  9. 제8항에 있어서,
    Figure pat00122
    인 반도체 소자의 마커 배치 방법.
  10. 제2항, 제3항, 제5항 및 제8항 중 어느 한 항에 있어서,
    Figure pat00123
    ,
    Figure pat00124
    Figure pat00125
    를 만족하고,
    Figure pat00126
    이며,
    Figure pat00127
    는 마커 i에서 평가된 실제 오버레이 값이고,
    Figure pat00128
    는 마커에서의 예측값이며,
    Figure pat00129
    는 오버레이 잔차이고,
    Figure pat00130
    은 선택된 마커들에 의한 오버레이 오차 측정값인 RMSE 또는 M3S 또는 Irregularity이고,
    Figure pat00131
    은 전체 샘플링 방식에 의한 오버레이 오차 측정값인 RMSE 또는 M3S 또는 Irregularity인 반도체 소자의 마커 배치 방법.
KR1020190108778A 2019-09-03 2019-09-03 반도체 소자의 오버레이 정렬 최적화를 위한 마커 배치 방법 KR20210028310A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190108778A KR20210028310A (ko) 2019-09-03 2019-09-03 반도체 소자의 오버레이 정렬 최적화를 위한 마커 배치 방법
US16/894,700 US11215932B2 (en) 2019-09-03 2020-06-05 Marker layout method for optimizing overlay alignment in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190108778A KR20210028310A (ko) 2019-09-03 2019-09-03 반도체 소자의 오버레이 정렬 최적화를 위한 마커 배치 방법

Publications (1)

Publication Number Publication Date
KR20210028310A true KR20210028310A (ko) 2021-03-12

Family

ID=74682244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190108778A KR20210028310A (ko) 2019-09-03 2019-09-03 반도체 소자의 오버레이 정렬 최적화를 위한 마커 배치 방법

Country Status (2)

Country Link
US (1) US11215932B2 (ko)
KR (1) KR20210028310A (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11294289B2 (en) * 2016-10-14 2022-04-05 Asml Netherlands B.V. Selecting a set of locations associated with a measurement or feature on a substrate

Also Published As

Publication number Publication date
US20210063895A1 (en) 2021-03-04
US11215932B2 (en) 2022-01-04

Similar Documents

Publication Publication Date Title
US11719648B2 (en) Method for smart conversion and calibration of coordinate
US11520238B2 (en) Optimizing an apparatus for multi-stage processing of product units
KR101900340B1 (ko) 산업 공정과 관련된 진단 정보를 얻는 방법 및 장치
CN110276470A (zh) 探索装置、探索方法以及等离子处理装置
TWI667550B (zh) 微影裝置之校準方法、使用該方法之微影裝置及元件製造方法
KR101899011B1 (ko) 반도체 웨이퍼를 정렬하고 노광하는 오버레이 모델
US20070100591A1 (en) Parameter extracting device and parameter extracting method in simulation, photomask created from parameter extracting method, and semiconductor device
US8793638B2 (en) Method of optimizing design for manufacturing (DFM)
CN108431695A (zh) 控制图案形成过程的方法、器件制造方法、用于光刻设备的控制***以及光刻设备
TWI752305B (zh) 基於製程參數來標示基板之方法
JP2010097369A (ja) 最適パラメータ抽出装置及び抽出方法、並びに本方法を用いるマスクデータ、マスク及び半導体装置の製造方法
Kim et al. A productivity-oriented wafer map optimization using yield model based on machine learning
TWI685881B (zh) 判定出自複數個器件之一器件對一參數之一指紋之一貢獻的方法、系統、及程式
TW201727381A (zh) 預測微影裝置之性能之方法、微影裝置之校正及器件製造方法
Lee et al. Marker layout for optimizing the overlay alignment in a photolithography process
KR20210028310A (ko) 반도체 소자의 오버레이 정렬 최적화를 위한 마커 배치 방법
CN114442438A (zh) 一种变网格的芯粒排布寻优算法
TW201940988A (zh) 基於製程參數來標示基板之方法
CN114144867A (zh) 使用量子计算的具有动态采样计划、优化晶片测量路径及优化晶片运输的制造厂管理
US20240210925A1 (en) Method and apparatus with operational control dependent on multiple processes
CN117912975A (zh) 多波长选择方法、重叠测量方法和半导体器件制造方法
WO2019206498A1 (en) Method to label substrates based on process parameters
TW202043929A (zh) 性質結合內插及預測之設備及方法
CN108509985A (zh) 一种基于lle的温度场预测方法

Legal Events

Date Code Title Description
A201 Request for examination