KR20210025144A - Light emitting element, method for fabricating the same and display device comprising the same - Google Patents

Light emitting element, method for fabricating the same and display device comprising the same Download PDF

Info

Publication number
KR20210025144A
KR20210025144A KR1020190104250A KR20190104250A KR20210025144A KR 20210025144 A KR20210025144 A KR 20210025144A KR 1020190104250 A KR1020190104250 A KR 1020190104250A KR 20190104250 A KR20190104250 A KR 20190104250A KR 20210025144 A KR20210025144 A KR 20210025144A
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
emitting device
disposed
Prior art date
Application number
KR1020190104250A
Other languages
Korean (ko)
Inventor
이동언
박후근
안문정
유철종
강혜림
김동균
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190104250A priority Critical patent/KR20210025144A/en
Priority to PCT/KR2020/002789 priority patent/WO2021040162A1/en
Priority to US17/638,169 priority patent/US20220367756A1/en
Priority to EP20856991.3A priority patent/EP4024480A4/en
Priority to CN202080060426.XA priority patent/CN114365297A/en
Publication of KR20210025144A publication Critical patent/KR20210025144A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Abstract

Provided are a light emitting element, a manufacturing method thereof, and a display device including the same. The light emitting element comprises: a first semiconductor layer doped with the first polarity; a second semiconductor layer doped with the second polarity different from the first polarity; an active layer disposed between the first semiconductor layer and the second semiconductor layer; a first outer film disposed to surround at least an outer surface of the active layer and extending in a first direction in which the first semiconductor layer, the active layer, and the second semiconductor layer are stacked; and a second outer layer surrounding a portion of an outer surface of the first semiconductor layer on which the first outer layer is not disposed.

Description

발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치{Light emitting element, method for fabricating the same and display device comprising the same}Light emitting element, method for fabricating the same and display device comprising the same

본 발명은 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치에 관한 것이다.The present invention relates to a light emitting device, a method of manufacturing the same, and a display device including the same.

표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다. The importance of display devices is increasing with the development of multimedia. In response to this, various types of display devices such as an organic light emitting display (OLED) and a liquid crystal display (LCD) have been used.

표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다. A device that displays an image of a display device includes a display panel such as an organic light emitting display panel or a liquid crystal display panel. Among them, a light emitting display panel may include a light emitting device. For example, in the case of a light emitting diode (LED), an organic light emitting diode (OLED) using an organic material as a fluorescent material, and an inorganic material as a fluorescent material Inorganic light-emitting diodes.

형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.An inorganic light emitting diode using an inorganic semiconductor as a fluorescent material has durability even in a high temperature environment, and has an advantage in that the efficiency of blue light is higher than that of an organic light emitting diode. In addition, in the manufacturing process pointed out as a limitation of the existing inorganic light emitting diode device, a transfer method using a dielectrophoresis (DEP) method has been developed. Accordingly, research on inorganic light emitting diodes having superior durability and efficiency compared to organic light emitting diodes is ongoing.

본 발명이 해결하고자 하는 과제는 활성층을 포함하는 반도체 코어 및 이를 둘러싸는 복수의 외막을 포함하는 발광 소자 및 이의 제조 방법을 제공하고자 하는 것이다.An object to be solved by the present invention is to provide a light emitting device including a semiconductor core including an active layer and a plurality of outer films surrounding the semiconductor core, and a method of manufacturing the same.

또한, 본 발명이 해결하고자 하는 과제는 상기 발광 소자를 포함하여 발광 소자의 발광 효율 및 발광 신뢰도가 개선된 표시 장치를 제공하고자 하는 것이다.In addition, an object to be solved by the present invention is to provide a display device, including the light emitting device, with improved luminous efficiency and luminous reliability of the light emitting device.

본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the problems mentioned above, and other technical problems that are not mentioned will be clearly understood by those skilled in the art from the following description.

상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자는 제1 극성으로 도핑된 제1 반도체층; 상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층; 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층; 적어도 상기 활성층의 외면을 둘러싸도록 배치되고, 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층이 적층된 제1 방향으로 연장된 제1 외막 및 상기 제1 반도체층의 외면 중 상기 제1 외막이 배치되지 않은 부분을 둘러싸는 제2 외막을 포함한다. A light emitting device according to an embodiment for solving the above problem includes a first semiconductor layer doped with a first polarity; A second semiconductor layer doped with a second polarity different from the first polarity; An active layer disposed between the first semiconductor layer and the second semiconductor layer; A first outer layer disposed to surround at least an outer surface of the active layer and extending in a first direction in which the first semiconductor layer, the active layer, and the second semiconductor layer are stacked, and the first outer layer of the outer surface of the first semiconductor layer And a second outer film surrounding the unplaced portion.

상기 제1 외막과 상기 제2 외막은 서로 다른 재료를 포함할 수 있다.The first outer layer and the second outer layer may include different materials.

상기 제1 외막은 절연성 물질을 포함할 수 있다.The first outer layer may include an insulating material.

상기 제2 외막은 굴절률이 1 내지 2.4의 범위를 갖는 재료를 포함할 수 있다.The second outer layer may include a material having a refractive index in the range of 1 to 2.4.

상기 제2 외막은 열전도성 재료를 포함할 수 있다.The second outer layer may include a thermally conductive material.

상기 제2 외막 내에 배치되고 입사되는 광을 산란시키는 산란체를 더 포함할 수 있다.A scattering body disposed in the second outer layer and scattering incident light may be further included.

상기 제2 외막은 상기 활성층과 접촉하지 않을 수 있다.The second outer layer may not contact the active layer.

상기 제2 반도체층 상에 배치된 전극층을 더 포함하고, 상기 제1 외막은 상기 제2 반도체층 및 상기 전극층의 측면 중 일부를 둘러쌀 수 있다.An electrode layer disposed on the second semiconductor layer may be further included, and the first outer layer may surround a portion of the second semiconductor layer and side surfaces of the electrode layer.

상기 제1 외막은 상기 제1 반도체층의 외면 중 일부를 둘러싸도록 배치되고, 상기 제1 외막과 상기 제1 반도체층이 접촉하는 영역의 길이는 상기 제2 반도체층의 두께와 동일할 수 있다.The first outer layer may be disposed to surround a part of an outer surface of the first semiconductor layer, and a length of a region in which the first outer layer and the first semiconductor layer contact each other may be the same as a thickness of the second semiconductor layer.

상기 전극층은 측면 중 일부 영역이 상기 제1 외막과 접촉하지 않고 노출될 수 있다.A portion of the side surface of the electrode layer may be exposed without contacting the first outer layer.

상기 제1 외막은 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층이 적층된 일 방향에 따라 두께가 감소하도록 외면이 곡률진 형상을 가질 수 있다.The first outer layer may have a curved outer surface such that a thickness decreases in one direction in which the first semiconductor layer, the active layer, and the second semiconductor layer are stacked.

상기 제2 외막의 두께는 상기 제1 외막의 두께보다 클 수 있다.The thickness of the second outer layer may be greater than the thickness of the first outer layer.

상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자의 제조 방법은 기판을 준비하고, 상기 기판 상에 서로 이격된 복수의 반도체 코어들을 형성하는 단계; 상기 복수의 반도체 코어들이 이격된 영역에 배치되고, 상기 반도체 코어의 외면 중 일부를 둘러싸는 기재층을 형성하는 단계; 상기 반도체 코어의 외면 중 상기 기재층이 형성되지 않고 노출된 외면을 둘러싸는 제1 외막을 형성하는 단계; 및 상기 기재층을 식각하여 상기 반도체 코어의 외면을 부분적으로 둘러싸는 제2 외막을 형성하고, 상기 제1 외막 및 상기 제2 외막이 형성된 반도체 코어를 상기 기판으로부터 분리하는 단계를 포함한다.A method of manufacturing a light emitting device according to an embodiment for solving the above problem may include preparing a substrate and forming a plurality of semiconductor cores spaced apart from each other on the substrate; Forming a base layer in which the plurality of semiconductor cores are spaced apart from each other and surrounds a portion of an outer surface of the semiconductor core; Forming a first outer layer surrounding the exposed outer surface of the semiconductor core without the base layer being formed; And etching the base layer to form a second outer layer partially surrounding the outer surface of the semiconductor core, and separating the semiconductor core on which the first outer layer and the second outer layer are formed from the substrate.

상기 반도체 코어는 제1 반도체층, 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층 및 상기 제2 반도체층 상에 배치된 전극층을 포함하고, 상기 기재층은 상기 제1 반도체층의 일부 영역을 둘러싸도록 형성될 수 있다.The semiconductor core includes a first semiconductor layer, a second semiconductor layer, an active layer disposed between the first semiconductor layer and the second semiconductor layer, and an electrode layer disposed on the second semiconductor layer, and the base layer comprises the It may be formed to surround a partial region of the first semiconductor layer.

상기 제1 외막을 형성하는 단계는 상기 반도체 코어의 노출된 측면 및 상면을 덮도록 배치되는 절연피막을 형성하는 단계; 및 상기 절연피막의 일부를 제거하여 상기 전극층의 상면을 노출시키는 단계를 포함할 수 있다.The forming of the first outer film may include forming an insulating film disposed to cover exposed side surfaces and upper surfaces of the semiconductor core; And exposing an upper surface of the electrode layer by removing a part of the insulating film.

상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판; 상기 기판 상에 배치된 제1 전극 및 상기 제1 전극과 이격된 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 배치되어 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결된 적어도 하나의 발광 소자; 상기 제1 전극과 상기 제2 전극 사이에서 상기 발광 소자의 하부에 배치된 제1 절연층; 및 상기 발광 소자 상에 배치되되 상기 발광 소자의 일 단부 및 타 단부를 노출하는 제2 절연층을 포함하고, 상기 발광 소자는, 제1 극성으로 도핑된 제1 반도체층; 상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층; 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층; 및 적어도 상기 활성층의 외면을 둘러싸도록 배치되고, 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층이 적층된 제1 방향으로 연장된 제1 외막을 포함한다.A display device according to an exemplary embodiment for solving the above problem includes: a substrate; A first electrode disposed on the substrate and a second electrode spaced apart from the first electrode; At least one light emitting device disposed between the first electrode and the second electrode and electrically connected to the first electrode and the second electrode; A first insulating layer disposed under the light emitting element between the first electrode and the second electrode; And a second insulating layer disposed on the light emitting device and exposing one end and the other end of the light emitting device, wherein the light emitting device includes: a first semiconductor layer doped with a first polarity; A second semiconductor layer doped with a second polarity different from the first polarity; An active layer disposed between the first semiconductor layer and the second semiconductor layer; And a first outer layer disposed to surround at least an outer surface of the active layer and extending in a first direction in which the first semiconductor layer, the active layer, and the second semiconductor layer are stacked.

상기 발광 소자는 상기 제1 반도체층의 외면 중 상기 제1 외막이 배치되지 않은 부분을 둘러싸는 제2 외막을 더 포함할 수 있다.The light emitting device may further include a second outer layer surrounding a portion of the outer surface of the first semiconductor layer on which the first outer layer is not disposed.

상기 제1 전극 및 상기 발광 소자의 상기 일 단부와 접촉하는 제1 접촉 전극 및 상기 제2 전극 및 상기 발광 소자의 상기 타 단부와 접촉하는 제2 접촉 전극을 더 포함할 수 있다.A first contact electrode in contact with the first electrode and the one end of the light-emitting device, and a second contact electrode in contact with the second electrode and the other end of the light-emitting device may be further included.

상기 제2 절연층은 상기 제2 외막과 접촉할 수 있다.The second insulating layer may contact the second outer layer.

상기 제2 반도체층 상에 배치된 전극층을 더 포함하고, 상기 제1 외막은 상기 제2 반도체층 및 상기 전극층의 측면 중 일부를 둘러쌀 수 있다.An electrode layer disposed on the second semiconductor layer may be further included, and the first outer layer may surround a portion of the second semiconductor layer and side surfaces of the electrode layer.

상기 제1 외막과 상기 제2 외막은 서로 다른 재료를 포함할 수 있다.The first outer layer and the second outer layer may include different materials.

상기 제1 외막은 절연성 물질을 포함하고, 상기 제2 외막은 굴절률이 1 내지 2.4의 범위를 갖는 재료를 포함하며, 상기 활성층에서 생성된 광 중 적어도 일부는 상기 제2 외막을 통해 방출될 수 있다.The first outer layer includes an insulating material, the second outer layer includes a material having a refractive index in the range of 1 to 2.4, and at least some of the light generated by the active layer may be emitted through the second outer layer. .

상기 제2 절연층과 상기 발광 소자의 상기 제1 반도체층 상에 배치되는 패턴층을 더 포함할 수 있다.It may further include a pattern layer disposed on the second insulating layer and the first semiconductor layer of the light emitting device.

상기 패턴층은 상기 발광 소자의 상기 제1 반도체층과 상기 제1 절연층 사이에는 배치되지 않을 수 있다.The pattern layer may not be disposed between the first semiconductor layer and the first insulating layer of the light emitting device.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Details of other embodiments are included in the detailed description and drawings.

일 실시예에 따른 발광 소자는 반도체 코어의 외면을 둘러싸며 절연막인 제1 외막과 기능성층인 제2 외막을 포함한다. 발광 소자는 제1 외막을 포함하여 광을 생성하는 활성층을 보호함과 동시에 제2 외막을 포함하여 발광 소자의 소자 효율을 향상시키기 위해 배치될 수 있다. A light emitting device according to an embodiment includes a first outer layer as an insulating layer and a second outer layer as a functional layer surrounding an outer surface of a semiconductor core. The light-emitting device may be disposed to include the first outer layer to protect the active layer that generates light and at the same time include the second outer layer to improve the device efficiency of the light-emitting device.

또한, 표시 장치는 상술한 발광 소자를 포함하여 발광 효율 및 소자 신뢰도를 개선할 수 있다.In addition, the display device may include the above-described light emitting device to improve luminous efficiency and device reliability.

실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.Effects according to the embodiments are not limited by the contents exemplified above, and more various effects are included in the present specification.

도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다.
도 3은 도 2의 일 서브 화소를 나타내는 평면도이다.
도 4는 도 3의 Xa-Xa’선, Xb-Xb’선 및 Xc-Xc’선을 따라 자른 단면도이다.
도 5는 일 실시예에 따른 발광 소자의 개략도이다.
도 6은 일 실시예에 따른 발광 소자의 개략적인 단면도이다.
도 7은 도 4의 QA 부분의 확대도이다.
도 8은 일 실시예에 따른 표시 장치의 발광 소자에서 생성된 광이 방출되는 것을 나타내는 개략도이다.
도 9는 일 실시예에 따른 표시 장치의 일부를 나타내는 단면도이다.
도 10은 일 실시예에 따른 발광 소자의 제조 방법을 나타내는 순서도이다.
도 11 내지 도 18은 일 실시예에 따른 발광 소자의 제조 공정을 나타내는 단면도들이다.
도 19 내지 도 21은 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도들이다.
도 22는 일 실시예에 따른 발광 소자의 개략적인 단면도이다.
도 23은 일 실시예에 따른 표시 장치의 발광 소자에서 생성된 열이 방출되는 것을 나타내는 개략도이다.
도 24는 일 실시예에 따른 발광 소자의 개략적인 단면도이다.
도 25는 일 실시예에 따른 표시 장치의 발광 소자에서 생성된 광이 방출되는 것을 나타내는 개략도이다.
도 26은 일 실시예에 따른 발광 소자의 개략적인 단면도이다.
도 27은 도 26의 발광 소자의 제조 공정 중 일부를 나타내는 단면도이다.
도 28은 일 실시예에 따른 발광 소자의 개략적인 단면도이다.
도 29는 도 28의 발광 소자를 포함하는 표시 장치의 일부를 나타내는 단면도이다.
도 30은 일 실시예에 따른 발광 소자의 개략적인 단면도이다.
도 31은 도 30의 발광 소자를 포함하는 표시 장치의 일부를 나타내는 단면도이다.
도 32는 도 31의 표시 장치의 제조 공정 중 일부를 나타내는 단면도이다.
도 33은 도 30의 발광 소자를 포함하는 표시 장치의 일부를 나타내는 평면도이다.
도 34는 일 실시예에 따른 발광 소자를 포함하는 표시 장치의 일부를 나타내는 단면도이다.
도 35는 일 실시예에 따른 발광 소자의 개략적인 단면도이다.
도 36은 도 35의 발광 소자를 포함하는 표시 장치의 일부를 나타내는 단면도이다.
도 37 및 도 38은 일 실시예에 따른 표시 장치의 일부를 나타내는 단면도이다.
도 39는 일 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 40은 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.1 is a schematic plan view of a display device according to an exemplary embodiment.
2 is a schematic plan view of one pixel of a display device according to an exemplary embodiment.
3 is a plan view illustrating one sub-pixel of FIG. 2.
4 is a cross-sectional view taken along lines Xa-Xa', Xb-Xb', and Xc-Xc' of FIG. 3.
5 is a schematic diagram of a light emitting device according to an exemplary embodiment.
6 is a schematic cross-sectional view of a light emitting device according to an exemplary embodiment.
7 is an enlarged view of the QA portion of FIG. 4.
8 is a schematic diagram illustrating emission of light generated by a light emitting device of a display device according to an exemplary embodiment.
9 is a cross-sectional view illustrating a part of a display device according to an exemplary embodiment.
10 is a flowchart illustrating a method of manufacturing a light emitting device according to an exemplary embodiment.
11 to 18 are cross-sectional views illustrating a manufacturing process of a light emitting device according to an exemplary embodiment.
19 to 21 are cross-sectional views illustrating a part of a manufacturing process of a display device according to an exemplary embodiment.
22 is a schematic cross-sectional view of a light emitting device according to an exemplary embodiment.
23 is a schematic diagram illustrating that heat generated by a light emitting element of a display device is emitted according to an exemplary embodiment.
24 is a schematic cross-sectional view of a light emitting device according to an embodiment.
25 is a schematic diagram illustrating emission of light generated by a light emitting device of a display device according to an exemplary embodiment.
26 is a schematic cross-sectional view of a light emitting device according to an exemplary embodiment.
27 is a cross-sectional view illustrating a part of a manufacturing process of the light emitting device of FIG. 26.
28 is a schematic cross-sectional view of a light emitting device according to an embodiment.
29 is a cross-sectional view illustrating a part of a display device including the light emitting element of FIG. 28.
30 is a schematic cross-sectional view of a light emitting device according to an exemplary embodiment.
31 is a cross-sectional view illustrating a part of a display device including the light emitting element of FIG. 30.
32 is a cross-sectional view illustrating a part of a manufacturing process of the display device of FIG. 31.
33 is a plan view illustrating a part of a display device including the light emitting element of FIG. 30.
34 is a cross-sectional view illustrating a part of a display device including a light emitting device according to an exemplary embodiment.
35 is a schematic cross-sectional view of a light emitting device according to an exemplary embodiment.
36 is a cross-sectional view illustrating a part of a display device including the light emitting element of FIG. 35.
37 and 38 are cross-sectional views illustrating a part of a display device according to an exemplary embodiment.
39 is a plan view illustrating one sub-pixel of a display device according to an exemplary embodiment.
40 is a plan view illustrating one pixel of a display device according to an exemplary embodiment.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention, and a method of achieving them will become apparent with reference to the embodiments described below in detail together with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms different from each other, and only these embodiments make the disclosure of the present invention complete, and common knowledge in the technical field to which the present invention pertains. It is provided to completely inform the scope of the invention to the possessor, and the invention is only defined by the scope of the claims.

소자(Elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.When elements or layers are referred to as "on" of another element or layer includes all cases in which another layer or another element is interposed directly on or in the middle of another element. The same reference numerals refer to the same elements throughout the specification.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.Although the first, second, and the like are used to describe various components, it goes without saying that these components are not limited by these terms. These terms are only used to distinguish one component from another component. Therefore, it goes without saying that the first component mentioned below may be the second component within the technical idea of the present invention.

이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다. Hereinafter, embodiments will be described with reference to the accompanying drawings.

도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다. 1 is a schematic plan view of a display device according to an exemplary embodiment.

도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다. Referring to FIG. 1, the display device 10 displays a moving picture or a still image. The display device 10 may refer to all electronic devices that provide a display screen. For example, televisions, notebooks, monitors, billboards, Internet of Things, mobile phones, smart phones, tablet PCs (Personal Computers), electronic watches, smart watches, watch phones, head mounted displays, mobile communication terminals that provide display screens, An electronic notebook, an electronic book, a portable multimedia player (PMP), a navigation device, a game machine, a digital camera, a camcorder, and the like may be included in the display device 10.

표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 LED 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, LED 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다. The display device 10 includes a display panel that provides a display screen. Examples of the display panel include an LED display panel, an organic light emitting display panel, a quantum dot emission display panel, a plasma display panel, and a field emission display panel. Hereinafter, as an example of a display panel, a case in which an LED display panel is applied is exemplified, but the present invention is not limited thereto, and the same technical idea may be applied to other display panels if applicable.

표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DA)이 예시되어 있다. The shape of the display device 10 may be variously modified. For example, the display device 10 may have a shape such as a long horizontal rectangle, a long vertical rectangle, a square, a square with a round corner (vertex), other polygons, and circles. The shape of the display area DA of the display device 10 may also be similar to the overall shape of the display device 10. In FIG. 1, a display device 10 and a display area DA having an elongated rectangular shape are illustrated.

표시 장치(10)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. The display device 10 may include a display area DA and a non-display area NDA. The display area DA is an area in which a screen can be displayed, and the non-display area NDA is an area in which the screen is not displayed. The display area DA may be referred to as an active area, and the non-display area NDA may be referred to as an inactive area.

표시 영역(DA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다. 표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 특정 색을 표시할 수 있다.The display area DA may generally occupy the center of the display device 10. The display area DA may include a plurality of pixels PX. The plurality of pixels PX may be arranged in a matrix direction. The shape of each pixel PX may be a rectangle or a square in a plane, but is not limited thereto, and each side may have a rhombus shape in which each side is inclined with respect to one direction. Each of the pixels PX may include one or more light-emitting elements 300 that emit light of a specific wavelength band to display a specific color.

도 2는 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다. 도 3은 도 2의 일 서브 화소를 나타내는 평면도이다. 2 is a schematic plan view of one pixel of a display device according to an exemplary embodiment. 3 is a plan view illustrating one sub-pixel of FIG. 2.

도 2 및 도 3을 참조하면, 복수의 화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.2 and 3, each of the plurality of pixels PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3. The first sub-pixel PX1 emits light of a first color, the second sub-pixel PX2 emits light of a second color, and the third sub-pixel PX3 emits light of a third color. I can. The first color may be blue, the second color may be green, and the third color may be red. However, the present invention is not limited thereto, and each sub-pixel PXn may emit light of the same color. In addition, although FIG. 2 illustrates that the pixel PX includes three sub-pixels PXn, the present invention is not limited thereto, and the pixel PX may include a larger number of sub-pixels PXn.

표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA)으로 정의되는 영역을 포함할 수 있다. 제1 서브 화소(PX1)는 제1 발광 영역(EMA1)을, 제2 서브 화소(PX2)는 제2 발광 영역(EMA2)을, 제3 서브 화소(PX3)는 제3 발광 영역(EMA2)을 포함할 수 있다. 발광 영역(EMA)은 표시 장치(10)에 포함되는 발광 소자(300)가 배치되어 특정 파장대의 광이 출사되는 영역으로 정의될 수 있다. 발광 소자(300)는 활성층(330)을 포함하고, 활성층(330)은 특정 파장대의 광을 방향성 없이 방출할 수 있다. 발광 소자(300)의 활성층(330)에서 방출된 광들은 발광 소자(300)의 양 단부 방향을 포함하여, 발광 소자(300)의 측면 방향으로도 방출될 수 있다. 각 서브 화소(PXn)의 발광 영역(EMA)은 발광 소자(300)가 배치된 영역을 포함하여, 발광 소자(300)와 인접한 영역으로 발광 소자(300)에서 방출된 광들이 출사되는 영역을 포함할 수 있다. 또한, 이에 제한되지 않고, 발광 영역(EMA)은 발광 소자(300)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(300)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역(EMA)을 형성할 수 있다.Each sub-pixel PXn of the display device 10 may include an area defined as a light emitting area EMA. The first sub-pixel PX1 is the first emission area EMA1, the second sub-pixel PX2 is the second emission area EMA2, and the third sub-pixel PX3 is the third emission area EMA2. Can include. The light-emitting area EMA may be defined as an area in which light of a specific wavelength band is emitted by disposing the light-emitting element 300 included in the display device 10. The light emitting device 300 includes an active layer 330, and the active layer 330 may emit light of a specific wavelength band without direction. Light emitted from the active layer 330 of the light-emitting device 300 may also be emitted in a lateral direction of the light-emitting device 300, including the direction of both ends of the light-emitting device 300. The light-emitting area EMA of each sub-pixel PXn includes an area in which the light-emitting element 300 is disposed, and is a region adjacent to the light-emitting element 300 and includes a region in which light emitted from the light-emitting element 300 is emitted. can do. Further, the present invention is not limited thereto, and the light emitting area EMA may also include a region in which light emitted from the light emitting device 300 is reflected or refracted by another member to be emitted. The plurality of light-emitting devices 300 may be disposed in each sub-pixel PXn, and may form a light-emitting area EMA including an area in which they are disposed and an area adjacent thereto.

도면에 도시되지 않았으나, 표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 이외의 영역으로 정의된 비발광 영역을 포함할 수 있다. 비발광 영역은 발광 소자(300)가 배치되지 않고, 발광 소자(300)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. Although not shown in the drawing, each sub-pixel PXn of the display device 10 may include a non-emission area defined as an area other than the emission area EMA. The non-emission area may be a region in which the light emitting device 300 is not disposed and the light emitted from the light emitting device 300 does not reach and thus does not emit light.

표시 장치(10)의 각 서브 화소(PXn)는 복수의 전극(210, 220), 발광 소자(300), 복수의 접촉 전극(260), 및 복수의 외부 뱅크(430)를 포함할 수 있다. 또한, 도 2 및 도 3에 도시되지 않았으나, 표시 장치(10)는 복수의 내부 뱅크(도 4의 '410', '420') 및 복수의 절연층(도 4의 '510', '520', '520', '530', '550')을 더 포함할 수 있다.Each sub-pixel PXn of the display device 10 may include a plurality of electrodes 210 and 220, a light emitting element 300, a plurality of contact electrodes 260, and a plurality of external banks 430. In addition, although not shown in FIGS. 2 and 3, the display device 10 includes a plurality of internal banks ('410' and '420' of FIG. 4) and a plurality of insulating layers ('510' and '520' of FIG. 4 ). , '520', '530', '550') may be further included.

복수의 전극(210, 220)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 제1 전극(210)과 제2 전극(220)은 각각 제1 방향(DR1)으로 연장되어 배치되는 전극 줄기부(210S, 220S)와 전극 줄기부(210S, 220S)에서 제1 방향(DR1)과 교차하는 방향인 제2 방향(DR2)으로 연장되어 분지되는 적어도 하나의 전극 가지부(210B, 220B)를 포함할 수 있다. The plurality of electrodes 210 and 220 may include a first electrode 210 and a second electrode 220. The first electrode 210 and the second electrode 220 extend in the first direction DR1 and are disposed in the first direction DR1 in the electrode stem portions 210S and 220S and the electrode stem portions 210S and 220S, respectively. It may include at least one electrode branch portion 210B and 220B extending and branching in the second direction DR2, which is a direction intersecting with each other.

제1 전극(210)은 제1 방향(DR1)으로 연장되어 배치되는 제1 전극 줄기부(210S)와 제1 전극 줄기부(210S)에서 분지되어 제2 방향(DR2)으로 연장된 적어도 하나의 제1 전극 가지부(210B)를 포함할 수 있다. The first electrode 210 extends in the first direction DR1 and is branched from the first electrode stem 210S and the first electrode stem 210S and extends in the second direction DR2. It may include a first electrode branch portion 210B.

임의의 일 화소의 제1 전극 줄기부(210S)는 양 단이 각 서브 화소(PXn) 사이에서 이격되어 종지하되, 동일 행(예컨대, 제1 방향(DR1)으로 인접한)에서 이웃하는 서브 화소의 제1 전극 줄기부(210S)와 실질적으로 동일 직선 상에 놓일 수 있다. 각 서브 화소(PXn)에 배치되는 제1 전극 줄기부(210S)들은 양 단이 상호 이격됨으로써 각 제1 전극 가지부(210B)에 서로 다른 전기 신호를 인가할 수 있다. Both ends of the first electrode stem 210S of an arbitrary pixel are spaced apart between each sub-pixel PXn and are terminated, but the adjacent sub-pixels in the same row (e.g., adjacent in the first direction DR1). The first electrode stem portion 210S may be disposed on substantially the same straight line. Since both ends of the first electrode stem portions 210S disposed in each sub-pixel PXn are spaced apart from each other, different electric signals may be applied to each of the first electrode branch portions 210B.

제1 전극 가지부(210B)는 제1 전극 줄기부(210S)의 적어도 일부에서 분지되고 제2 방향(DR2)으로 연장되어 배치되되, 제1 전극 줄기부(210S)와 대향하여 배치된 제2 전극 줄기부(220S)와 이격된 상태에서 종지할 수 있다. The first electrode branch portion 210B is branched from at least a portion of the first electrode stem portion 210S and is disposed to extend in the second direction DR2, and the second electrode branch portion 210B is disposed to face the first electrode stem portion 210S. It may be terminated in a state spaced apart from the electrode stem part 220S.

제2 전극(220)은 제1 방향(DR1)으로 연장되어 제1 전극 줄기부(210S)와 제2 방향(DR2)으로 이격되어 대향하는 제2 전극 줄기부(220S)와 제2 전극 줄기부(220S)에서 분지되고 제2 방향(DR2)으로 연장된 제2 전극 가지부(220B)를 포함할 수 있다. 제2 전극 줄기부(220S)는 타 단부가 제1 방향(DR1)으로 인접한 다른 서브 화소(PXn)의 제2 전극 줄기부(220S)와 연결될 수 있다. 즉, 제2 전극 줄기부(220S)는 제1 전극 줄기부(210S)와 달리 제1 방향(DR1)으로 연장되어 각 서브 화소(PXn)들을 가로지르도록 배치될 수 있다. 각 서브 화소(PXn)를 가로지르는 제2 전극 줄기부(220S)는 각 화소(PX) 또는 서브 화소(PXn)들이 배치된 표시 영역(DA)의 외곽부, 또는 비표시 영역(NDA)에서 일 방향으로 연장된 부분과 연결될 수 있다. The second electrode 220 extends in the first direction DR1 and is spaced apart from the first electrode stem portion 210S and in the second direction DR2 to face the second electrode stem portion 220S and the second electrode stem portion. A second electrode branch 220B branched at 220S and extending in the second direction DR2 may be included. The second electrode stem portion 220S may be connected to the second electrode stem portion 220S of another sub-pixel PXn whose other end portion is adjacent in the first direction DR1. That is, unlike the first electrode stem portion 210S, the second electrode stem portion 220S may extend in the first direction DR1 and may be disposed to cross each of the sub-pixels PXn. The second electrode stem 220S crossing each sub-pixel PXn is formed at the outer portion of the display area DA where each pixel PX or the sub-pixels PXn is disposed, or in the non-display area NDA. It can be connected to a portion extending in the direction.

제2 전극 가지부(220B)는 제1 전극 가지부(210B)와 이격되어 대향하고, 제1 전극 줄기부(210S)와 이격된 상태에서 종지될 수 있다. 제2 전극 가지부(220B)는 제2 전극 줄기부(220S)와 연결되고, 연장된 방향의 단부는 제1 전극 줄기부(210S)와 이격된 상태로 서브 화소(PXn) 내에 배치될 수 있다. The second electrode branch portion 220B may be spaced apart from and opposite to the first electrode branch portion 210B, and may be terminated while being spaced apart from the first electrode stem portion 210S. The second electrode branch portion 220B may be connected to the second electrode stem portion 220S, and an end portion in an extended direction may be disposed in the sub-pixel PXn in a state spaced apart from the first electrode stem portion 210S. .

제1 전극(210)과 제2 전극(220)은 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 표시 장치(10)의 회로소자층(도 4의 'PAL')의 도전층과 전기적으로 연결될 수 있다. 도면에는 제1 전극 컨택홀(CNTD)은 각 서브 화소(PXn)의 제1 전극 줄기부(210S)마다 형성되고, 제2 전극 컨택홀(CNTS)은 각 서브 화소(PXn)들을 가로지르는 하나의 제2 전극 줄기부(220S)에 하나만이 형성된 것을 도시하고 있다. 다만, 이에 제한되지 않으며, 경우에 따라서는 제2 전극 컨택홀(CNTS)의 경우에도 각 서브 화소(PXn) 마다 형성될 수 있다. The first electrode 210 and the second electrode 220 are each formed through a contact hole, for example, a first electrode contact hole CNTD and a second electrode contact hole CNTS. It may be electrically connected to the conductive layer of'PAL'). In the drawing, the first electrode contact hole CNTD is formed for each first electrode stem 210S of each sub-pixel PXn, and the second electrode contact hole CNTS is It is shown that only one is formed in the second electrode stem portion 220S. However, the present invention is not limited thereto, and in some cases, the second electrode contact hole CNTS may also be formed for each sub-pixel PXn.

복수의 전극(210, 220)은 발광 소자(300)들과 전기적으로 연결되고, 발광 소자(300)가 특정 파장대의 광을 방출하도록 소정의 전압을 인가 받을 수 있다. 또한, 각 전극(210, 220)의 적어도 일부는 발광 소자(300)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수 있다. The plurality of electrodes 210 and 220 may be electrically connected to the light emitting devices 300 and may receive a predetermined voltage so that the light emitting device 300 emits light of a specific wavelength range. In addition, at least a portion of each of the electrodes 210 and 220 may be used to form an electric field in the sub-pixel PXn to align the light emitting device 300.

예시적인 실시예에서, 제1 전극(210)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(PXn)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(300)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다. In an exemplary embodiment, the first electrode 210 may be a pixel electrode separated for each sub-pixel PXn, and the second electrode 220 may be a common electrode commonly connected along each sub-pixel PXn. One of the first electrode 210 and the second electrode 220 may be an anode electrode of the light emitting device 300, and the other may be a cathode electrode of the light emitting device 300. However, it is not limited thereto, and the opposite may be the case.

도면에서는 각 서브 화소(PXn)에 두 개의 제1 전극 가지부(210B)가 배치되고, 그 사이에 하나의 제2 전극 가지부(220B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않는다. 제1 전극(210)과 제2 전극(220)은 경우에 따라서 전극 줄기부(210S, 220S)가 생략되고 제2 방향(DR2)으로 연장된 형상을 가질 수도 있다. 또한, 제1 전극(210)과 제2 전극(220)은 반드시 일 방향으로 연장된 형상만을 갖지 않고, 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다. 제1 전극(210)과 제2 전극(220)은 적어도 일부 영역이 서로 이격되어 대향함으로써, 그 사이에 발광 소자(300)가 배치될 공간이 형성된다면 이들이 배치되는 구조나 형상은 특별히 제한되지 않을 수 있다. In the drawing, two first electrode branch portions 210B are disposed in each sub-pixel PXn, and one second electrode branch portion 220B is disposed therebetween, but is not limited thereto. In some cases, the first electrode 210 and the second electrode 220 may have a shape extending in the second direction DR2 by omitting the electrode stem portions 210S and 220S. In addition, the first electrode 210 and the second electrode 220 do not necessarily have only a shape extending in one direction, and may be disposed in various structures. For example, the first electrode 210 and the second electrode 220 may have a partially curved or bent shape, and one electrode may be disposed to surround the other electrode. The first electrode 210 and the second electrode 220 are at least partially spaced apart from each other to face each other, so that if a space in which the light emitting element 300 is disposed is formed therebetween, the structure or shape in which they are disposed will not be particularly limited. I can.

외부 뱅크(430)는 각 서브 화소(PXn)간의 경계에 배치될 수 있다. 외부 뱅크(430)는 제2 방향(DR2)으로 연장되어 제1 방향(DR1)으로 배열된 서브 화소(PXn)들의 경계에 배치될 수 있다. 복수의 제1 전극 줄기부(210S)는 각 단부가 외부 뱅크(430)를 기준으로 서로 이격되어 종지할 수 있다. 다만 이에 제한되지 않으며, 외부 뱅크(430)는 제1 방향(DR1)으로 연장되어 제2 방향(DR2)으로 배열된 서브 화소(PXn)들의 경계에도 배치될 수 있다. 외부 뱅크(430)는 후술할 내부 뱅크(410, 420)들과 동일한 재료를 포함하여 하나의 공정에서 동시에 형성될 수 있다. The outer bank 430 may be disposed at a boundary between each sub-pixel PXn. The outer bank 430 may extend in the second direction DR2 and may be disposed at the boundary of the sub-pixels PXn arranged in the first direction DR1. Each end portion of the plurality of first electrode stem portions 210S may be spaced apart from each other with respect to the external bank 430 to end. However, the present invention is not limited thereto, and the external bank 430 may be disposed at the boundary of the sub-pixels PXn extending in the first direction DR1 and arranged in the second direction DR2. The outer bank 430 may be formed simultaneously in one process by including the same material as the inner banks 410 and 420 to be described later.

발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 발광 소자(300)는 일 단부가 제1 전극(210)과 전기적으로 연결되고, 타 단부가 제2 전극(220)과 전기적으로 연결될 수 있다. 발광 소자(300)는 접촉 전극(260)을 통해 각각 제1 전극(210)과 제2 전극(220)에 전기적으로 연결될 수 있다. The light emitting device 300 may be disposed between the first electrode 210 and the second electrode 220. One end of the light emitting device 300 may be electrically connected to the first electrode 210 and the other end may be electrically connected to the second electrode 220. The light emitting device 300 may be electrically connected to the first electrode 210 and the second electrode 220 through the contact electrode 260, respectively.

복수의 발광 소자(300)들은 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다. 또한, 예시적인 실시예에서 발광 소자(300)는 일 방향으로 연장된 형상을 가지며, 각 전극, 예컨대 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 연장된 방향과 발광 소자(300)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다. The plurality of light emitting devices 300 are disposed to be spaced apart from each other and may be substantially aligned in parallel with each other. The interval at which the light emitting devices 300 are separated is not particularly limited. In some cases, a plurality of light-emitting devices 300 may be arranged adjacent to each other to form a group, and other plurality of light-emitting devices 300 may be grouped in a state spaced apart at a predetermined interval, and have non-uniform density but oriented in one direction. Can also be aligned. In addition, in the exemplary embodiment, the light emitting device 300 has a shape extending in one direction, and the direction in which each electrode, for example, the first electrode branch portion 210B and the second electrode branch portion 220B, is extended and the light emitting element The direction in which 300 extends may be substantially vertical. However, the present invention is not limited thereto, and the light emitting device 300 may be disposed at an angle without being perpendicular to the direction in which the first electrode branch portion 210B and the second electrode branch portion 220B extend.

일 실시예에 따른 발광 소자(300)는 서로 다른 물질을 포함하는 활성층(330)을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다. 일 실시예에 따른 표시 장치(10)는 서로 다른 파장대의 광을 방출하는 발광 소자(300)들을 포함할 수 있다.. 제1 서브 화소(PX1)의 발광 소자(300)는 중심 파장대역이 제1 파장인 제1 광(L1)을 방출하는 활성층(330)을 포함하고, 제2 서브 화소(PX2)의 발광 소자(300)는 중심 파장대역이 제2 파장인 제2 광(L2)을 방출하는 활성층(330)을 포함하고, 제3 서브 화소(PX3)의 발광 소자(300)는 는 중심 파장대역이 제3 파장인 제3 광(L3)을 방출하는 활성층(330)을 포함할 수 있다. The light emitting device 300 according to an embodiment may include an active layer 330 including different materials to emit light of different wavelength bands to the outside. The display device 10 according to an exemplary embodiment may include light-emitting elements 300 that emit light of different wavelength bands. The light-emitting element 300 of the first sub-pixel PX1 has a center wavelength band. Including an active layer 330 that emits a first light L1 having a wavelength of 1, and the light emitting device 300 of the second sub-pixel PX2 emits a second light L2 having a second wavelength of the center wavelength band. The light emitting device 300 of the third sub-pixel PX3 may include an active layer 330 that emits third light L3 having a third wavelength in a center wavelength band. .

이에 따라 제1 서브 화소(PX1)에서는 제1 광(L1)이 출사되고, 제2 서브 화소(PX2)에서는 제2 광(L2)이 출사되고, 제3 서브 화소(PX3)에서는 제3 광(L3)이 출사될 수 있다. 몇몇 실시예에서, 제1 광(L1)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색광이고, 제2 광(L2)은 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색광이고, 제3 광(L3)은 중심 파장대역이 620nm 내지 752nm의 범위를 갖는 적색광 일 수 있다. Accordingly, the first light L1 is emitted from the first sub-pixel PX1, the second light L2 is emitted from the second sub-pixel PX2, and the third light L1 is emitted from the third sub-pixel PX3. L3) can be emitted. In some embodiments, the first light L1 is blue light having a center wavelength band ranging from 450 nm to 495 nm, the second light L2 is green light having a center wavelength band ranging from 495 nm to 570 nm, and the third light (L3) may be red light having a central wavelength band ranging from 620 nm to 752 nm.

다만, 이에 제한되지 않는다. 경우에 따라서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 동일한 종류의 발광 소자(300)를 포함하여 실질적으로 동일한 색의 광을 방출할 수도 있다.However, it is not limited thereto. In some cases, each of the first sub-pixel PX1, the second sub-pixel PX2, and the third sub-pixel PX3 may include the same type of light emitting device 300 to emit light of substantially the same color. have.

한편, 발광 소자(300)는 반도체 코어와, 이를 둘러싸는 복수의 외막(도 5의 '380', '390')을 포함할 수 있다. 반도체 코어는 복수의 반도체층(도 5의 '310', '320')과 이들 사이에 배치된 활성층(도 5의 '330')을 포함하고, 발광 소자(300)는 일 단부는 제1 전극(210)과 전기적으로 연결되고, 타 단부는 제2 전극(220)과 전기적으로 연결되어 전기 신호를 전달 받을 수 있다. 상기 전기 신호를 전달 받은 발광 소자(300)는 활성층(330)에서 광이 생성되어 이를 외부로 방출시킬 수 있다. Meanwhile, the light emitting device 300 may include a semiconductor core and a plurality of outer layers (“380” and “390” in FIG. 5) surrounding the semiconductor core. The semiconductor core includes a plurality of semiconductor layers ('310' and '320' in FIG. 5) and an active layer ('330' in FIG. 5) disposed therebetween, and the light emitting element 300 has a first electrode at one end thereof. It is electrically connected to 210 and the other end is electrically connected to the second electrode 220 to receive an electric signal. The light emitting device 300 receiving the electric signal may generate light in the active layer 330 and emit it to the outside.

여기서, 발광 소자(300)는 광이 생성되는 활성층(330)을 보호하기 위한 절연막과, 그 이외의 영역에 배치되서 발광 소자(300)의 발광 효율 및 소자 신뢰성을 향상시킬 수 있는 기능성막을 포함할 수 있다. 일 실시예에 따르면, 발광 소자(300)는 반도체 코어 중, 적어도 활성층(330)의 외면을 둘러싸도록 배치된 제1 외막(380)과, 그 이외의 영역에 배치된 제2 외막(390)을 포함할 수 있다. 제1 외막(380)은 활성층(330)이 손상되는 것을 방지하는 절연막일 수 있고, 제2 외막(390)은 발광 소자(300)의 발광 효율 또는 소자 신뢰성을 개선시키기 위한 기능성막일 수 있다. 이에 대한 자세한 설명은 다른 도면을 참조하여 후술하기로 한다.Here, the light-emitting device 300 includes an insulating film for protecting the active layer 330 from which light is generated, and a functional film disposed in a region other than that to improve luminous efficiency and device reliability of the light-emitting device 300. I can. According to an embodiment, the light emitting device 300 includes a first outer layer 380 disposed to surround at least an outer surface of the active layer 330 of the semiconductor core, and a second outer layer 390 disposed in other areas. Can include. The first outer layer 380 may be an insulating layer that prevents the active layer 330 from being damaged, and the second outer layer 390 may be a functional layer to improve luminous efficiency or device reliability of the light emitting device 300. A detailed description of this will be described later with reference to other drawings.

복수의 접촉 전극(260)들은 적어도 일부 영역이 일 방향으로 연장된 형상을 가질 수 있다. 복수의 접촉 전극(260)들은 각각 발광 소자(300) 및 전극(210, 220)들과 접촉할 수 있고, 발광 소자(300)들은 접촉 전극(260)을 통해 제1 전극(210)과 제2 전극(220)으로부터 전기 신호를 전달 받을 수 있다.The plurality of contact electrodes 260 may have at least a partial region extending in one direction. The plurality of contact electrodes 260 may contact the light emitting device 300 and the electrodes 210 and 220, respectively, and the light emitting devices 300 may be connected to the first electrode 210 and the second electrode through the contact electrode 260. An electric signal may be transmitted from the electrode 220.

접촉 전극(260)은 제1 접촉 전극(261) 및 제2 접촉 전극(262)을 포함할 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 상에 배치될 수 있다. The contact electrode 260 may include a first contact electrode 261 and a second contact electrode 262. The first and second contact electrodes 261 and 262 may be disposed on the first and second electrode branches 210B and 220B, respectively.

제1 접촉 전극(261)은 제1 전극(210), 또는 제1 전극 가지부(210B) 상에 배치되어 제2 방향(DR2)으로 연장되고, 발광 소자(300)의 일 단부와 접촉할 수 있다. 제2 접촉 전극(262)은 제1 접촉 전극(261)과 제1 방향(DR1)으로 이격되고, 제2 전극(220), 또는 제2 전극 가지부(220B) 상에 배치되어 제2 방향(DR2)으로 연장되며, 발광 소자(300)의 타 단부와 접촉할 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제2 절연층(520)의 개구부를 통해 노출된 제1 전극(210) 및 제2 전극(220)과 접촉할 수 있다. 발광 소자(300)는 제1 접촉 전극(261) 및 제2 접촉 전극(262)을 통해 제1 전극(210) 및 제2 전극(220)과 전기적으로 연결될 수 있다. The first contact electrode 261 is disposed on the first electrode 210 or the first electrode branch 210B to extend in the second direction DR2 and may contact one end of the light emitting element 300. have. The second contact electrode 262 is spaced apart from the first contact electrode 261 in the first direction DR1 and is disposed on the second electrode 220 or the second electrode branch 220B to be disposed in the second direction ( DR2) and may contact the other end of the light emitting device 300. The first contact electrode 261 and the second contact electrode 262 may contact the first electrode 210 and the second electrode 220 exposed through the opening of the second insulating layer 520. The light emitting device 300 may be electrically connected to the first electrode 210 and the second electrode 220 through the first contact electrode 261 and the second contact electrode 262.

몇몇 실시예에서, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 일 방향으로 측정된 폭이 각각 제1 전극(210)과 제2 전극(220), 또는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 상기 일 방향으로 측정된 폭보다 클 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제1 전극(210)과 제2 전극(220), 또는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 측부들을 덮도록 배치될 수 있다. 다만, 이에 제한되지 않고, 경우에 따라서 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 일 측부만을 덮도록 배치될 수도 있다.In some embodiments, the first contact electrode 261 and the second contact electrode 262 have a width measured in one direction, respectively, the first electrode 210 and the second electrode 220, or the first electrode branch ( 210B) and the second electrode branch 220B may be larger than the measured width in the one direction. The first and second contact electrodes 261 and 262 are side portions of the first and second electrodes 210 and 220, or the first and second electrode branches 210B and 220B. Can be arranged to cover them. However, the present invention is not limited thereto, and in some cases, the first and second contact electrodes 261 and 262 are disposed to cover only one side of the first and second electrode branches 210B and 220B. It could be.

도면에서는 하나의 서브 화소(PXn)에 2개의 제1 접촉 전극(261)과 하나의 제2 접촉 전극(262)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 제1 접촉 전극(261)과 제2 접촉 전극(262)의 개수는 각 서브 화소(PXn)에 배치된 제1 전극(210)과 제2 전극(220), 또는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 수에 따라 달라질 수 있다.In the drawing, two first contact electrodes 261 and one second contact electrode 262 are disposed in one sub-pixel PXn, but the present invention is not limited thereto. The number of the first and second contact electrodes 261 and 262 is the first electrode 210 and the second electrode 220 disposed in each sub-pixel PXn, or the first electrode branch 210B. And the number of second electrode branches 220B.

한편, 도 2 및 도 3에 도시되지 않았으나, 표시 장치(10)는 각 전극(210, 220)의 하부에 위치하는 회로소자층(PAL)과, 그 상부에 배치되는 복수의 절연층들을 더 포함할 수 있다. 이하에서는 도 4를 참조하여 표시 장치(10)의 적층 구조에 대하여 자세히 설명하도록 한다. Meanwhile, although not shown in FIGS. 2 and 3, the display device 10 further includes a circuit element layer PAL positioned under each of the electrodes 210 and 220 and a plurality of insulating layers disposed thereon. can do. Hereinafter, a stacked structure of the display device 10 will be described in detail with reference to FIG. 4.

도 4는 도 3의 Xa-Xa'선, Xb-Xb'선 및 Xc-Xc'선을 따라 자른 단면도이다. 4 is a cross-sectional view taken along lines Xa-Xa', Xb-Xb', and Xc-Xc' of FIG. 3.

도 4는 제1 서브 화소(PX1)의 단면만을 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다. 도 4는 제1 서브 화소(PX1)에 배치된 발광 소자(300)의 일 단부와 타 단부를 가로지르는 단면을 도시하고 있다.4 illustrates only a cross section of the first sub-pixel PX1, the same may be applied to the other pixel PX or the sub-pixel PXn. 4 is a cross-sectional view illustrating one end and the other end of the light emitting device 300 disposed in the first sub-pixel PX1.

도 2 및 도 3을 결부하여 도 4를 참조하면, 표시 장치(10)는 회로소자층(PAL)과 발광층(EML)을 포함할 수 있다. 회로소자층(PAL)은 기판(110), 버퍼층(115), 차광층(BML), 도전 배선(191, 192), 제1 및 제2 트랜지스터(120, 140) 등을 포함하고, 발광층(EML)은 상술한 복수의 전극(210, 220), 발광 소자(300), 복수의 접촉 전극(261, 262) 및 복수의 절연층(510, 520, 530, 550) 등을 포함할 수 있다.Referring to FIG. 4 in conjunction with FIGS. 2 and 3, the display device 10 may include a circuit element layer PAL and an emission layer EML. The circuit element layer PAL includes the substrate 110, the buffer layer 115, the light blocking layer BML, the conductive wirings 191 and 192, the first and second transistors 120 and 140, and the like, and the emission layer EML ) May include a plurality of electrodes 210 and 220, a light emitting element 300, a plurality of contact electrodes 261 and 262, and a plurality of insulating layers 510, 520, 530, 550, and the like described above.

구체적으로 설명하면, 기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.Specifically, the substrate 110 may be an insulating substrate. The substrate 110 may be made of an insulating material such as glass, quartz, or polymer resin. Further, the substrate 110 may be a rigid substrate, but may be a flexible substrate capable of bending, folding, rolling, or the like.

차광층(BML)은 기판(110) 상에 배치될 수 있다. 차광층(BML)은 제1 차광층(BML1) 및 제2 차광층(BML2)을 포함할 수 있다. 제1 차광층(BML1)은 후술하는 제1 트랜지스터(120)의 제1 소스 전극(123)과 전기적으로 연결될 수 있다. 제2 차광층(BML2)은 제2 트랜지스터(140)의 제2 소스 전극(143)과 전기적으로 연결될 수 있다.The light blocking layer BML may be disposed on the substrate 110. The light blocking layer BML may include a first light blocking layer BML1 and a second light blocking layer BML2. The first light blocking layer BML1 may be electrically connected to the first source electrode 123 of the first transistor 120 to be described later. The second light blocking layer BML2 may be electrically connected to the second source electrode 143 of the second transistor 140.

제1 차광층(BML1)과 제2 차광층(BML2)은 각각 제1 트랜지스터(120)의 제1 활성물질층(126) 및 제2 트랜지스터(140)의 제2 활성물질층(146)과 중첩하도록 배치된다. 제1 및 제2 차광층(BML1, BML2)은 광을 차단하는 재료를 포함하여, 제1 및 제2 활성물질층(126, 146)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 제1 및 제2 차광층(BML1, BML2)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.The first light blocking layer BML1 and the second light blocking layer BML2 overlap with the first active material layer 126 of the first transistor 120 and the second active material layer 146 of the second transistor 140, respectively Are arranged to be. The first and second light blocking layers BML1 and BML2 may include a light blocking material to prevent light from entering the first and second active material layers 126 and 146. For example, the first and second light blocking layers BML1 and BML2 may be formed of an opaque metal material that blocks light transmission. However, the present invention is not limited thereto, and in some cases, the light blocking layer BML may be omitted.

버퍼층(115)은 차광층(BML)과 기판(110) 상에 배치된다. 버퍼층(115)은 차광층(BML)을 포함하여 기판(110)을 전면적으로 덮도록 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 또한, 버퍼층(115)은 차광층(BML)과 제1 및 제2 활성물질층(126, 146)을 상호 절연시킬 수 있다.The buffer layer 115 is disposed on the light blocking layer BML and the substrate 110. The buffer layer 115 may be disposed to cover the entire substrate 110 including the light blocking layer BML. The buffer layer 115 may prevent diffusion of impurity ions, prevent penetration of moisture or outside air, and may perform a surface planarization function. In addition, the buffer layer 115 may insulate the light blocking layer BML and the first and second active material layers 126 and 146 from each other.

버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 트랜지스터(120)의 제1 활성물질층(126), 제2 트랜지스터(140)의 제2 활성물질층(146) 및 보조층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.A semiconductor layer is disposed on the buffer layer 115. The semiconductor layer may include a first active material layer 126 of the first transistor 120, a second active material layer 146 of the second transistor 140, and an auxiliary layer 163. The semiconductor layer may include polycrystalline silicon, single crystal silicon, oxide semiconductor, or the like.

제1 활성물질층(126)은 제1 도핑 영역(126a), 제2 도핑 영역(126b) 및 제1 채널 영역(126c)을 포함할 수 있다. 제1 채널 영역(126c)은 제1 도핑 영역(126a)과 제2 도핑 영역(126b) 사이에 배치될 수 있다. 제2 활성물질층(146)은 제3 도핑 영역(146a), 제4 도핑 영역(146b) 및 제2 채널 영역(146c)을 포함할 수 있다. 제2 채널 영역(146c)은 제3 도핑 영역(146a)과 제4 도핑 영역(146b) 사이에 배치될 수 있다. 제1 활성물질층(126) 및 제2 활성물질층(146)은 다결정 실리콘을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 상기 결정화 방법의 예로는 RTA(Rapid thermal annealing)법, SPC(Solid phase crystallization)법, ELA(Excimer laser annealing)법, MILC(Metal induced crystallization)법, SLS(Sequential lateral solidification)법 등을 들 수 있으나, 이에 제한되는 것은 아니다. 다른 예로, 제1 활성물질층(126) 및 제2 활성물질층(146)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘 등을 포함할 수도 있다. 제1 도핑 영역(126a), 제2 도핑 영역(126b), 제3 도핑 영역(146a) 및 제4 도핑 영역(146b)은 제1 활성물질층(126) 및 제2 활성물질층(146)의 일부 영역이 불순물로 도핑된 영역일 수 있다. 다만, 이에 제한되지 않는다.The first active material layer 126 may include a first doped region 126a, a second doped region 126b, and a first channel region 126c. The first channel region 126c may be disposed between the first doped region 126a and the second doped region 126b. The second active material layer 146 may include a third doped region 146a, a fourth doped region 146b, and a second channel region 146c. The second channel region 146c may be disposed between the third doped region 146a and the fourth doped region 146b. The first active material layer 126 and the second active material layer 146 may include polycrystalline silicon. Polycrystalline silicon can be formed by crystallizing amorphous silicon. Examples of the crystallization method include RTA (Rapid thermal annealing) method, SPC (Solid phase crystallization) method, ELA (Excimer laser annealing) method, MILC (Metal induced crystallization) method, SLS (Sequential lateral solidification) method, etc. , But is not limited thereto. As another example, the first active material layer 126 and the second active material layer 146 may include single crystal silicon, low-temperature polycrystalline silicon, amorphous silicon, or the like. The first doped region 126a, the second doped region 126b, the third doped region 146a, and the fourth doped region 146b are formed of the first active material layer 126 and the second active material layer 146. Some regions may be regions doped with impurities. However, it is not limited thereto.

다만, 제1 활성물질층(126) 및 제2 활성물질층(146)이 반드시 상술한 바에 제한되는 것은 아니다. 예시적인 실시예에서, 제1 활성물질층(126) 및 제2 활성물질층(146)은 산화물 반도체를 포함할 수도 있다. 이 경우, 제1 도핑 영역(126a)과 제3 도핑 영역(146a)은 제1 도체화 영역일 수 있고, 제2 도핑 영역(126b)과 제4 도핑 영역(146b)은 제2 도체화 영역일 수 있다. 제1 활성물질층(126) 및 제2 활성물질층(146)이 산화물 반도체를 포함하는 경우, 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 몇몇 실시예에서, 상기 산화물 반도체는 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Galium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-주석 산화물(Indium-Galium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Galium-Zinc-Tin Oxide, IGZTO) 등일 수 있다. 다만, 이에 제한되지 않는다. However, the first active material layer 126 and the second active material layer 146 are not necessarily limited to those described above. In an exemplary embodiment, the first active material layer 126 and the second active material layer 146 may include an oxide semiconductor. In this case, the first doped region 126a and the third doped region 146a may be a first conductive region, and the second doped region 126b and the fourth doped region 146b are second conductive regions. I can. When the first active material layer 126 and the second active material layer 146 include an oxide semiconductor, the oxide semiconductor may be an oxide semiconductor containing indium (In). In some embodiments, the oxide semiconductor is Indium-Tin Oxide (ITO), Indium-Zinc Oxide (IZO), Indium-Galium Oxide (IGO), Indium- Indium-Zinc-Tin Oxide (IZTO), Indium-Galium-Tin Oxide (IGTO), Indium-Galium-Zinc-Tin Oxide, IGZTO) or the like. However, it is not limited thereto.

반도체층 상에는 제1 게이트 절연막(150)이 배치된다. 제1 게이트 절연막(150)은 반도체층을 포함하여 버퍼층(115)을 전면적으로 덮도록 배치될 수 있다. 제1 게이트 절연막(150)은 제1 및 제2 트랜지스터(120, 140)의 게이트 절연막으로 기능할 수 있다. A first gate insulating layer 150 is disposed on the semiconductor layer. The first gate insulating layer 150 may be disposed to cover the buffer layer 115 entirely including a semiconductor layer. The first gate insulating layer 150 may function as a gate insulating layer of the first and second transistors 120 and 140.

제1 게이트 절연막(150) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 게이트 절연막(150) 상에서 제1 트랜지스터(120)의 제1 활성물질층(126) 상에 배치된 제1 게이트 전극(121), 제2 트랜지스터(140)의 제2 활성물질층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(163) 상에 배치된 배선 패턴(161)을 포함할 수 있다. 제1 게이트 전극(121)은 제1 활성물질층(126)의 제1 채널 영역(126c)과 중첩하고, 제2 게이트 전극(141)은 제2 활성물질층(146)의 제2 채널 영역(146c)과 중첩할 수 있다. A first conductive layer is disposed on the first gate insulating layer 150. The first conductive layer is a first gate electrode 121 disposed on the first active material layer 126 of the first transistor 120 on the first gate insulating layer 150 and a second active layer of the second transistor 140 A second gate electrode 141 disposed on the material layer 146 and a wiring pattern 161 disposed on the auxiliary layer 163 may be included. The first gate electrode 121 overlaps the first channel region 126c of the first active material layer 126, and the second gate electrode 141 is the second channel region ( 146c).

제1 도전층 상에는 층간절연막(170)이 배치된다. 층간절연막(170)은 제1 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 층간절연막(170)은 유기 절연 물질을 포함하고 표면 평탄화 기능을 수행할 수도 있다. An interlayer insulating layer 170 is disposed on the first conductive layer. The interlayer insulating layer 170 may function as an insulating layer between the first conductive layer and other layers disposed thereon. In addition, the interlayer insulating layer 170 may include an organic insulating material and may perform a surface planarization function.

층간절연막(170) 상에는 제2 도전층이 배치된다. 제2 도전층은 제1 트랜지스터(120)의 제1 소스 전극(123)과 제1 드레인 전극(124), 제2 트랜지스터(140)의 제2 소스 전극(143)과 제2 드레인 전극(144), 및 배선 패턴(161) 상부에 배치된 전원 전극(162)을 포함한다. A second conductive layer is disposed on the interlayer insulating layer 170. The second conductive layer includes a first source electrode 123 and a first drain electrode 124 of the first transistor 120, and a second source electrode 143 and a second drain electrode 144 of the second transistor 140. , And a power electrode 162 disposed on the wiring pattern 161.

제1 소스 전극(123)과 제1 드레인 전극(124)은 층간절연막(170)과 제1 게이트 절연막(150)을 관통하는 컨택홀을 통해 제1 활성물질층(126)의 제1 도핑 영역(126a) 및 제2 도핑 영역(126b)과 각각 접촉될 수 있다. 제2 소스 전극(143)과 제2 드레인 전극(144)은 층간절연막(170)과 제1 게이트 절연막(150)을 관통하는 컨택홀을 통해 제2 활성물질층(146)의 제3 도핑 영역(146a) 및 제4 도핑 영역(146b)과 각각 접촉될 수 있다. 또한, 제1 소스 전극(123)과 제2 소스 전극(143)은 또 다른 컨택홀을 통해 각각 제1 차광층(BML1) 및 제2 차광층(BML2)과 전기적으로 연결될 수 있다.The first source electrode 123 and the first drain electrode 124 are formed in a first doped region of the first active material layer 126 through a contact hole penetrating the interlayer insulating layer 170 and the first gate insulating layer 150. 126a) and the second doped region 126b, respectively. The second source electrode 143 and the second drain electrode 144 are formed in a third doped region of the second active material layer 146 through a contact hole penetrating through the interlayer insulating layer 170 and the first gate insulating layer 150. 146a) and the fourth doped region 146b, respectively. In addition, the first source electrode 123 and the second source electrode 143 may be electrically connected to the first light blocking layer BML1 and the second light blocking layer BML2, respectively, through another contact hole.

제2 도전층 상에는 보호막(180)이 배치될 수 있다. 보호막(180)은 제2 도전층을 덮도록 배치되어 층간절연막(170) 상에 전면적으로 배치될 수 있다. 즉, 보호막(180)은 제1 소스 전극(123), 제1 드레인 전극(124), 제2 소스 전극(143) 및 제2 드레인 전극(144)을 덮도록 배치될 수 있다. A passivation layer 180 may be disposed on the second conductive layer. The passivation layer 180 may be disposed to cover the second conductive layer and may be entirely disposed on the interlayer insulating layer 170. That is, the passivation layer 180 may be disposed to cover the first source electrode 123, the first drain electrode 124, the second source electrode 143, and the second drain electrode 144.

보호막(180) 상에는 도전 배선층이 배치될 수 있다. 도전 배선층은 제1 도전 배선(191) 및 제2 도전 배선(192)을 포함하고, 이들은 각각 제1 트랜지스터(120)의 제1 소스 전극(123) 및 전원 전극(162)과 전기적으로 연결될 수 있다. 도전 배선층은 발광층(EML)의 제1 전극(210) 및 제2 전극(220)과도 전기적으로 연결되고, 제1 트랜지스터(120) 및 전원 전극(162)으로부터 인가되는 전기 신호를 각 전극(210, 220)에 전달할 수 있다.A conductive wiring layer may be disposed on the passivation layer 180. The conductive wiring layer includes a first conductive wiring 191 and a second conductive wiring 192, which may be electrically connected to the first source electrode 123 and the power electrode 162 of the first transistor 120, respectively. . The conductive wiring layer is also electrically connected to the first electrode 210 and the second electrode 220 of the emission layer EML, and transmits electric signals applied from the first transistor 120 and the power electrode 162 to each electrode 210, 220).

도전 배선층 상에는 제1 절연층(510)이 배치된다. 제1 절연층(510)은 유기 절연 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다. A first insulating layer 510 is disposed on the conductive wiring layer. The first insulating layer 510 may include an organic insulating material and may perform a surface planarization function.

제1 절연층(510) 상에는 복수의 내부 뱅크(410, 420) 및 외부 뱅크(도 4의 '430'), 복수의 전극(210, 220) 및 발광 소자(300)가 배치될 수 있다. A plurality of internal banks 410 and 420, an external bank (“430” in FIG. 4 ), a plurality of electrodes 210 and 220, and a light emitting element 300 may be disposed on the first insulating layer 510.

상술한 바와 같이, 외부 뱅크(430)는 제1 방향(DR1) 또는 제2 방향(DR2)으로 연장되어 서브 화소(PXn)들의 경계에 배치될 수 있다. 즉, 외부 뱅크(430)는 각 서브 화소(PXn)의 경계를 구분할 수 있다.As described above, the outer bank 430 may extend in the first direction DR1 or the second direction DR2 and may be disposed at the boundary of the sub-pixels PXn. That is, the outer bank 430 may divide the boundary of each sub-pixel PXn.

도면에 도시되지 않았으나, 외부 뱅크(430)는 표시 장치(10)의 제조 시, 잉크젯 프린팅 장치를 이용하여 발광 소자(300)가 분산된 잉크를 분사할 때 잉크가 서브 화소(PXn)의 경계를 넘는 것을 방지하는 기능을 수행할 수 있다. 외부 뱅크(430)는 서로 다른 서브 화소(PXn)마다 다른 발광 소자(300)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 다만, 이에 제한되는 것은 아니다.Although not shown in the drawing, when the display device 10 is manufactured, the external bank 430 uses an inkjet printing device to spray the dispersed ink. It can perform the function of preventing overrun. The external bank 430 may separate the different light emitting devices 300 from different sub-pixels PXn so that the dispersed inks are not mixed with each other. However, it is not limited thereto.

복수의 내부 뱅크(410, 420)는 각 서브 화소(PXn) 내에서 서로 이격되어 배치될 수 있다. 복수의 내부 뱅크(410, 420)는 각 서브 화소(PXn)의 중심부에 인접하여 배치된 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)를 포함할 수 있다. The plurality of internal banks 410 and 420 may be disposed to be spaced apart from each other in each sub-pixel PXn. The plurality of internal banks 410 and 420 may include a first internal bank 410 and a second internal bank 420 disposed adjacent to the center of each sub-pixel PXn.

제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 서로 대향하도록 배치된다. 제1 내부 뱅크(410) 상에는 제1 전극(210)이, 제2 내부 뱅크(420) 상에는 제2 전극(220)이 배치될 수 있다. 도 3 및 도 4를 결부하여 참조하면 제1 내부 뱅크(410) 상에는 제1 전극 가지부(210B)가, 제2 내부 뱅크(420) 상에는 제2 전극 가지부(220B)가 배치된 것으로 이해될 수 있다. The first internal bank 410 and the second internal bank 420 are disposed to face each other. The first electrode 210 may be disposed on the first inner bank 410 and the second electrode 220 may be disposed on the second inner bank 420. 3 and 4, it will be understood that a first electrode branch 210B is disposed on the first internal bank 410 and a second electrode branch 220B is disposed on the second internal bank 420. I can.

제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 제1 전극(210) 및 제2 전극(220)과 같이 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 도면으로 도시하지 않았으나, 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 제2 방향(DR2)으로 연장되어 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)를 향해 연장될 수 있다. 다만, 이에 제한되지 않으며, 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 각 서브 화소(PXn) 마다 배치되어 표시 장치(10) 전면에 있어서 패턴을 이룰 수 있다. The first internal bank 410 and the second internal bank 420 are disposed to extend in the second direction DR2 within each sub-pixel PXn like the first electrode 210 and the second electrode 220. I can. Although not shown in the drawing, the first internal bank 410 and the second internal bank 420 may extend in the second direction DR2 and extend toward the neighboring sub-pixel PXn in the second direction DR2. have. However, the present invention is not limited thereto, and the first internal bank 410 and the second internal bank 420 may be disposed for each sub-pixel PXn to form a pattern on the front surface of the display device 10.

제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 제1 절연층(510)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 발광 소자(300)가 배치된 평면을 기준으로 상부로 돌출될 수 있고, 상기 돌출된 부분은 적어도 일부가 경사를 가질 수 있다. 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)의 돌출된 형상은 특별히 제한되지 않는다. 내부 뱅크(410, 420)는 제1 절연층(510)을 기준으로 돌출되어 경사진 측면을 갖기 때문에, 발광 소자(300)에서 방출된 광이 내부 뱅크(410, 420)의 경사진 측면에서 반사될 수 있다. 후술할 바와 같이, 내부 뱅크(410, 420) 상에 배치되는 전극(210, 220)들이 반사율이 높은 재료를 포함하는 경우, 발광 소자(300)에서 방출된 광은 내부 뱅크(410, 420)의 경사진 측면 상에 위치하는 전극(210, 220)에서 반사되어 제1 절연층(510)의 상부 방향으로 진행할 수 있다. The first inner bank 410 and the second inner bank 420 may have a structure in which at least a portion of the first insulating layer 510 protrudes. The first inner bank 410 and the second inner bank 420 may protrude upward based on a plane on which the light emitting element 300 is disposed, and at least a portion of the protruded portion may have an inclined portion. The protruding shapes of the first inner bank 410 and the second inner bank 420 are not particularly limited. Since the inner banks 410 and 420 protrude from the first insulating layer 510 and have an inclined side, the light emitted from the light emitting element 300 is reflected from the inclined side of the inner banks 410 and 420 Can be. As will be described later, when the electrodes 210 and 220 disposed on the inner banks 410 and 420 contain a material having a high reflectance, the light emitted from the light emitting device 300 is It may be reflected from the electrodes 210 and 220 positioned on the inclined side and proceed to the upper direction of the first insulating layer 510.

다시 말해, 외부 뱅크(430)는 이웃하는 서브 화소(PXn)들을 구분함과 동시에 잉크젯 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하는 기능을 수행하는 반면, 내부 뱅크(410, 420)들은 각 서브 화소(PXn) 내에서 돌출된 구조를 가짐으로써 발광 소자(300)에서 방출된 광을 제1 절연층(510)의 상부 방향으로 반사시키는 반사격벽의 기능을 수행할 수 있다. 다만, 이에 제한되는 것은 아니다. 한편, 복수의 내부 뱅크(410, 420) 및 외부 뱅크(430)들은 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되지 않는다. In other words, the outer bank 430 divides the adjacent sub-pixels PXn and at the same time performs a function of preventing ink from overflowing into the adjacent sub-pixels PXn in the inkjet process, while the inner banks 410 and 420 Each of the sub-pixels PXn may have a structure protruding from the sub-pixel PXn, thereby performing a function of a reflective partition wall reflecting light emitted from the light emitting device 300 toward the top of the first insulating layer 510. However, it is not limited thereto. Meanwhile, the plurality of inner banks 410 and 420 and the outer bank 430 may include polyimide (PI), but are not limited thereto.

복수의 전극(210, 220)은 제1 절연층(510) 및 내부 뱅크(410, 420) 상에 배치될 수 있다. 상술한 바와 같이, 각 전극(210, 220)은 전극 줄기부(210S, 220S)와 전극 가지부(210B, 220B)를 포함한다. 도 3의 Xa-Xa'선은 제1 전극 줄기부(210S)를, 도 3의 Xb-Xb'선은 제1 전극 가지부(210B)와 제2 전극 가지부(220B)를, 도 3의 Xc-Xc'선은 제2 전극 줄기부(220S)를 가로지르는 선이다. 즉, 도 4의 Xa-Xa' 영역에 배치된 제1 전극(210)은 제1 전극 줄기부(210S)이고, 도 4의 Xb-Xb' 영역에 배치된 제1 전극(210) 및 제2 전극(220)은 각각 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)이고, 도 4의 Xc-Xc' 영역에 배치된 제2 전극(220)은 제2 전극 줄기부(220S)인 것으로 이해될 수 있다. 각 전극 줄기부(210S, 220S)와 각 전극 가지부(210B, 220B)는 제1 전극(210) 및 제2 전극(220)을 이룰 수 있다. The plurality of electrodes 210 and 220 may be disposed on the first insulating layer 510 and the internal banks 410 and 420. As described above, each of the electrodes 210 and 220 includes electrode stem portions 210S and 220S and electrode branch portions 210B and 220B. Line Xa-Xa' of FIG. 3 represents the first electrode stem portion 210S, line Xb-Xb' of FIG. 3 represents the first electrode branch portion 210B and the second electrode branch portion 220B, and The Xc-Xc' line is a line that crosses the second electrode stem 220S. That is, the first electrode 210 disposed in the area Xa-Xa′ of FIG. 4 is the first electrode stem 210S, and the first electrode 210 and the second electrode 210 disposed in the area Xb-Xb′ of FIG. 4 The electrode 220 is a first electrode branch portion 210B and a second electrode branch portion 220B, respectively, and the second electrode 220 disposed in the Xc-Xc' region of FIG. 4 is a second electrode stem portion 220S. ) Can be understood. Each electrode stem portion 210S and 220S and each electrode branch portion 210B and 220B may form a first electrode 210 and a second electrode 220.

제1 전극(210)과 제2 전극(220)은 일부 영역은 제1 절연층(510) 상에 배치되고, 일부 영역은 제1 내부 뱅크(410) 및 제2 내부 뱅크(420) 상에 배치될 수 있다. 즉, 제1 전극(210)과 제2 전극(220)의 폭은 내부 뱅크(410, 420)의 폭보다 클 수 있다. 제1 전극(210)과 제2 전극(220)의 하면의 일부는 제1 절연층(510)과 접촉하고, 다른 일부는 내부 뱅크(410, 420)와 접촉할 수 있다.The first electrode 210 and the second electrode 220 are partially disposed on the first insulating layer 510 and some areas are disposed on the first inner bank 410 and the second inner bank 420 Can be. That is, the widths of the first electrode 210 and the second electrode 220 may be larger than the widths of the inner banks 410 and 420. A portion of the lower surfaces of the first electrode 210 and the second electrode 220 may contact the first insulating layer 510, and another portion may contact the internal banks 410 and 420.

도면으로 도시하지 않았으나, 제1 전극(210) 및 제2 전극(220)의 제1 방향(DR1)으로 연장된 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)와 부분적으로 중첩할 수 있다. 다만, 이에 제한되는 것은 아니며, 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)와 중첩하지 않을 수도 있다. Although not shown in the drawings, the first electrode stem 210S and the second electrode stem 220S extending in the first direction DR1 of the first electrode 210 and the second electrode 220 It may partially overlap with the bank 410 and the second internal bank 420. However, the present invention is not limited thereto, and the first electrode stem portion 210S and the second electrode stem portion 220S may not overlap the first inner bank 410 and the second inner bank 420.

제1 전극(210)의 제1 전극 줄기부(210S)에는 제1 절연층(510)을 관통하여 제1 도전 배선(191) 일부를 노출하는 제1 전극 컨택홀(CNDT)이 형성될 수 있다. 제1 전극(210)은 제1 전극 컨택홀(CNTD)을 통해 제1 도전 배선(191)과 접촉할 수 있고, 제1 전극(210)은 제1 트랜지스터(120)의 제1 소스 전극(123)과 전기적으로 연결되어 전기 신호를 전달 받을 수 있다.A first electrode contact hole CNDT may be formed in the first electrode stem 210S of the first electrode 210 to penetrate the first insulating layer 510 to expose a part of the first conductive wire 191. . The first electrode 210 may contact the first conductive wiring 191 through the first electrode contact hole CNTD, and the first electrode 210 may be a first source electrode 123 of the first transistor 120. ) And can receive electrical signals.

제2 전극(220)의 제2 전극 줄기부(220S)에는 제1 절연층(510)을 관통하여 제2 도전 배선(192) 일부를 노출하는 제2 전극 컨택홀(CNTS)이 형성될 수 있다. 제2 전극(220)은 제2 전극 컨택홀(CNTS)을 통해 제2 도전 배선(192)과 접촉할 수 있고, 제2 전극(220)은 전원 전극(162)과 전기적으로 연결되어 전기 신호를 전달 받을 수 있다. A second electrode contact hole CNTS may be formed in the second electrode stem 220S of the second electrode 220 to penetrate the first insulating layer 510 and expose a part of the second conductive wire 192. . The second electrode 220 may contact the second conductive wire 192 through the second electrode contact hole CNTS, and the second electrode 220 is electrically connected to the power electrode 162 to transmit an electric signal. You can receive it.

제1 전극(210)과 제2 전극(220)의 일부 영역, 예를 들어 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 각각 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)를 덮도록 배치될 수 있다. 제1 전극(210)과 제2 전극(220)은 서로 이격되어 대향하도록 배치되고, 이들 사이에는 복수의 발광 소자(300)들이 배치될 수 있다. Partial regions of the first electrode 210 and the second electrode 220, for example, the first electrode branch portion 210B and the second electrode branch portion 220B, respectively, the first internal bank 410 and the second internal It may be disposed to cover the bank 420. The first electrode 210 and the second electrode 220 may be spaced apart from each other and disposed to face each other, and a plurality of light emitting devices 300 may be disposed therebetween.

각 전극(210, 220)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(210, 220)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 각 전극(210, 220)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(210, 220)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 각 전극(210, 220)으로 입사되는 광을 반사시켜 각 서브 화소(PXn)의 상부 방향으로 출사시킬 수도 있다. Each of the electrodes 210 and 220 may include a transparent conductive material. For example, each of the electrodes 210 and 220 may include a material such as Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), and Indium Tin-Zinc Oxide (ITZO), but is not limited thereto. In some embodiments, each of the electrodes 210 and 220 may include a conductive material having high reflectivity. For example, each of the electrodes 210 and 220 may include a metal such as silver (Ag), copper (Cu), or aluminum (Al) as a material having a high reflectance. In this case, light incident on each of the electrodes 210 and 220 may be reflected to be emitted in the upper direction of each sub-pixel PXn.

또한, 전극(210, 220)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 각 전극(210, 220)은 ITO/은(Ag)/ITO/IZO의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 다만, 이에 제한되는 것은 아니다.In addition, the electrodes 210 and 220 may have a structure in which one or more layers of a transparent conductive material and a metal layer having a high reflectivity are stacked, or may be formed as one layer including them. In an exemplary embodiment, each of the electrodes 210 and 220 has a stacked structure of ITO/silver (Ag)/ITO/IZO, or an alloy containing aluminum (Al), nickel (Ni), lanthanum (La), etc. Can be However, it is not limited thereto.

제2 절연층(520)은 제1 절연층(510), 제1 전극(210) 및 제2 전극(220) 상에 배치된다. 제2 절연층(520)은 제1 전극(210) 및 제2 전극(220)을 부분적으로 덮도록 배치된다. 제2 절연층(520)은 제1 전극(210)과 제2 전극(220)의 상면을 대부분 덮도록 배치되되, 제1 전극(210)과 제2 전극(220)의 일부를 노출시키는 개구부(미도시)가 형성될 수 있다. 제2 절연층(520)의 개구부는 제1 전극(210)과 제2 전극(220)의 비교적 평탄한 상면이 노출되도록 위치할 수 있다. The second insulating layer 520 is disposed on the first insulating layer 510, the first electrode 210, and the second electrode 220. The second insulating layer 520 is disposed to partially cover the first electrode 210 and the second electrode 220. The second insulating layer 520 is disposed so as to cover most of the upper surfaces of the first electrode 210 and the second electrode 220, and an opening exposing a portion of the first electrode 210 and the second electrode 220 ( Not shown) may be formed. The opening of the second insulating layer 520 may be positioned so that relatively flat top surfaces of the first electrode 210 and the second electrode 220 are exposed.

예시적인 실시예에서, 제2 절연층(520)은 제1 전극(210)과 제2 전극(220) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 몇몇 실시예에서, 제2 절연층(520)은 무기물 절연성 물질을 포함하고, 제1 전극(210)과 제2 전극(220)을 덮도록 배치된 제2 절연층(520)은 하부에 배치되는 전극(210, 220)이 형성하는 단차에 의해 상면의 일부가 함몰될 수 있다. 제1 전극(210)과 제2 전극(220) 사이에서 제2 절연층(520) 상에 배치되는 발광 소자(300)는 제2 절연층(520)의 함몰된 상면 사이에서 빈 공간을 형성할 수 있다. 발광 소자(300)는 제2 절연층(520)의 상면과 부분적으로 이격된 상태로 배치될 수 있고, 후술하는 제3 절연층(530)을 이루는 재료가 상기 공간에 채워질 수도 있다. In an exemplary embodiment, a step difference may be formed between the first electrode 210 and the second electrode 220 so that a portion of the upper surface of the second insulating layer 520 is depressed. In some embodiments, the second insulating layer 520 includes an inorganic insulating material, and the second insulating layer 520 disposed to cover the first electrode 210 and the second electrode 220 is disposed below. A portion of the upper surface may be depressed due to a step formed by the electrodes 210 and 220. The light emitting device 300 disposed on the second insulating layer 520 between the first electrode 210 and the second electrode 220 may form an empty space between the recessed upper surface of the second insulating layer 520. I can. The light emitting device 300 may be disposed to be partially spaced apart from the upper surface of the second insulating layer 520, and a material forming the third insulating layer 530 to be described later may be filled in the space.

다만, 이에 제한되지 않는다. 제2 절연층(520)은 발광 소자(300)가 배치되도록 평탄한 상면을 포함할 수 있다. 상기 상면은 제1 전극(210)과 제2 전극(220)을 향해 일 방향으로 연장되어 제1 전극(210)과 제2 전극(220)의 경사진 측면 상에서 종지할 수 있다. 즉, 제2 절연층(520)은 각 전극(210, 220)이 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 경사진 측면과 중첩하는 영역에 배치될 수 있다. 후술하는 접촉 전극(260)은 제1 전극(210) 및 제2 전극(220)의 노출된 영역과 접촉하고, 제2 절연층(520)의 평탄한 상면에서 발광 소자(300)의 단부와 원활하게 접촉할 수 있다. However, it is not limited thereto. The second insulating layer 520 may include a flat top surface such that the light emitting device 300 is disposed. The upper surface may extend in one direction toward the first electrode 210 and the second electrode 220 and may end on the inclined side surfaces of the first electrode 210 and the second electrode 220. That is, the second insulating layer 520 may be disposed in a region where each of the electrodes 210 and 220 overlaps the inclined side surfaces of the first and second internal banks 410 and 420. The contact electrode 260 to be described later makes contact with the exposed regions of the first electrode 210 and the second electrode 220 and smoothly with the end of the light emitting element 300 on the flat upper surface of the second insulating layer 520. I can contact you.

제2 절연층(520)은 제1 전극(210)과 제2 전극(220)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제2 절연층(520) 상에 배치되는 발광 소자(300)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 다만, 제2 절연층(520)의 형상 및 구조는 이에 제한되지 않는다. The second insulating layer 520 may protect the first electrode 210 and the second electrode 220 and insulate them from each other. In addition, it is possible to prevent the light emitting device 300 disposed on the second insulating layer 520 from being damaged by direct contact with other members. However, the shape and structure of the second insulating layer 520 are not limited thereto.

발광 소자(300)는 각 전극(210, 220) 사이에서 제2 절연층(520) 상에 배치될 수 있다. 예시적으로, 발광 소자(300)는 각 전극 가지부(210B, 220B) 사이에 배치된 제2 절연층(520) 상에 적어도 하나 배치될 수 있다. 다만, 이에 제한되지 않으며, 도면에 도시되지 않았으나 각 서브 화소(PXn) 내에 배치된 발광 소자(300)들 중 적어도 일부는 각 전극 가지부(210B, 220B) 사이 이외의 영역에 배치될 수도 있다. 또한 발광 소자(300)는 일부 영역이 전극(210, 220)과 중첩하도록 배치될 수 있다. 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 서로 대향하는 각 단부 상에 배치될 수 있다.The light emitting device 300 may be disposed on the second insulating layer 520 between the electrodes 210 and 220. For example, at least one light emitting device 300 may be disposed on the second insulating layer 520 disposed between the respective electrode branches 210B and 220B. However, the present invention is not limited thereto, and although not shown in the drawing, at least some of the light emitting devices 300 disposed in each sub-pixel PXn may be disposed in a region other than between the respective electrode branches 210B and 220B. In addition, the light emitting device 300 may be disposed so that a partial region overlaps the electrodes 210 and 220. The light emitting device 300 may be disposed on each end of the first electrode branch portion 210B and the second electrode branch portion 220B facing each other.

발광 소자(300)는 제1 절연층(510)에 수평한 방향으로 복수의 층들이 배치될 수 있다. 일 실시예에 따른 표시 장치(10)의 발광 소자(300)는 일 방향으로 연장된 형상을 갖고, 복수의 반도체층들이 일 방향으로 순차적으로 배치된 구조를 가질 수 있다. 발광 소자(300)는 제1 반도체층(310), 활성층(330), 제2 반도체층(320) 및 전극층(370)이 일 방향을 따라 순차적으로 배치되고, 이들의 외면을 제1 외막(380)이 둘러쌀 수 있다. 표시 장치(10)에 배치된 발광 소자(300)는 연장된 일 방향이 제1 절연층(510)과 평행하도록 배치되고, 발광 소자(300)에 포함된 복수의 반도체층들은 제1 절연층(510)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(300)가 다른 구조를 갖는 경우, 복수의 층들은 제1 절연층(510)에 수직한 방향으로 배치될 수도 있다. In the light emitting device 300, a plurality of layers may be disposed in a horizontal direction on the first insulating layer 510. The light emitting element 300 of the display device 10 according to an exemplary embodiment may have a shape extending in one direction, and may have a structure in which a plurality of semiconductor layers are sequentially disposed in one direction. In the light emitting device 300, a first semiconductor layer 310, an active layer 330, a second semiconductor layer 320, and an electrode layer 370 are sequentially disposed along one direction, and an outer surface of the first semiconductor layer 310, the active layer 330, the second semiconductor layer 320, and the electrode layer 370 are sequentially disposed. ) Can be surrounded. The light-emitting element 300 disposed in the display device 10 is disposed so that one extended direction is parallel to the first insulating layer 510, and a plurality of semiconductor layers included in the light-emitting element 300 is a first insulating layer ( It may be sequentially disposed along a direction parallel to the upper surface of the 510. However, it is not limited thereto. In some cases, when the light emitting device 300 has a different structure, a plurality of layers may be disposed in a direction perpendicular to the first insulating layer 510.

또한, 발광 소자(300)의 일 단부는 제1 접촉 전극(261)과 접촉하고, 타 단부는 제2 접촉 전극(262)과 접촉할 수 있다. 일 실시예에 따르면, 발광 소자(300)는 연장된 일 방향측 단부면에는 제1 외막(380)이 형성되지 않고 노출되기 때문에, 상기 노출된 영역에서 후술하는 제1 접촉 전극(261) 및 제2 접촉 전극(262)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서 발광 소자(300)는 제1 외막(380) 중 적어도 일부 영역이 제거되고, 제1 외막(380)이 제거되어 발광 소자(300)의 양 단부 측면이 부분적으로 노출될 수 있다. 표시 장치(10)의 제조 공정 중, 발광 소자(300)의 외면을 덮는 제3 절연층(530)을 형성하는 단계에서 제1 외막(380)은 부분적으로 제거될 수 있다. 발광 소자(300)의 노출된 측면은 제1 접촉 전극(261) 및 제2 접촉 전극(262)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. In addition, one end of the light emitting device 300 may contact the first contact electrode 261 and the other end may contact the second contact electrode 262. According to an embodiment, since the first outer layer 380 is not formed on the extended end surface of the light emitting element 300 but is exposed, the first contact electrode 261 and the first contact electrode 261 to be described later in the exposed area are exposed. 2 It is possible to make contact with the contact electrode 262. However, it is not limited thereto. In some cases, at least a portion of the first outer layer 380 is removed from the light emitting device 300, and the first outer layer 380 is removed so that both end sides of the light emitting device 300 may be partially exposed. During the manufacturing process of the display device 10, in the step of forming the third insulating layer 530 covering the outer surface of the light emitting element 300, the first outer layer 380 may be partially removed. The exposed side of the light emitting device 300 may contact the first contact electrode 261 and the second contact electrode 262. However, it is not limited thereto.

제3 절연층(530)은 제1 전극(210)과 제2 전극(220) 사이에 배치된 발광 소자(300) 상에 부분적으로 배치될 수 있다. 제3 절연층(530)은 발광 소자(300)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(300)를 보호함과 동시에 표시 장치(10)의 제조 공정 중 발광 소자(300)를 고정시키는 기능을 수행할 수도 있다. 일 실시예에 따르면, 제3 절연층(530)은 발광 소자(300) 상에 배치되되, 발광 소자(300)의 일 단부 및 타 단부를 노출할 수 있다. 발광 소자(300)는 노출된 일 단부 및 타 단부가 접촉 전극(260)과 접촉하며, 각 전극(210, 220)으로부터 전기 신호를 전달 받을 수 있다. 이러한 제3 절연층(530)의 형상은 통상적인 마스크 공정을 이용하여 제3 절연층(530)을 이루는 재료를 이용한 패터닝 공정으로 형성된 것일 수 있다. 제3 절연층(530)을 형성하기 위한 마스크는 발광 소자(300)의 길이보다 좁은 폭을 갖고, 제3 절연층(530)을 이루는 재료가 패터닝되어 발광 소자(300)의 양 단부가 노출될 수 있다. 다만, 이에 제한되는 것은 아니다.The third insulating layer 530 may be partially disposed on the light emitting device 300 disposed between the first electrode 210 and the second electrode 220. The third insulating layer 530 is disposed to partially cover the outer surface of the light emitting element 300 to protect the light emitting element 300 and at the same time fix the light emitting element 300 during the manufacturing process of the display device 10 You can also do According to an embodiment, the third insulating layer 530 is disposed on the light emitting device 300, and one end and the other end of the light emitting device 300 may be exposed. The light emitting device 300 may have one exposed end and the other end in contact with the contact electrode 260 and receive electrical signals from each of the electrodes 210 and 220. The shape of the third insulating layer 530 may be formed by a patterning process using a material forming the third insulating layer 530 using a conventional mask process. The mask for forming the third insulating layer 530 has a width narrower than the length of the light emitting device 300, and the material forming the third insulating layer 530 is patterned to expose both ends of the light emitting device 300. I can. However, it is not limited thereto.

또한, 예시적인 실시예에서, 제3 절연층(530)의 재료 중 일부는 발광 소자(300)의 하면과 제2 절연층(520) 사이에 배치될 수도 있다. 제3 절연층(530)은 표시 장치(10)의 제조 공정 중에 형성된 제2 절연층(520)과 발광 소자(300) 사이의 공간을 채우도록 형성될 수도 있다. 이에 따라 제3 절연층(530)은 발광 소자(300)의 외면을 감싸도록 형성될 수도 있다. 다만, 이에 제한되지 않는다. In addition, in an exemplary embodiment, some of the materials of the third insulating layer 530 may be disposed between the lower surface of the light emitting device 300 and the second insulating layer 520. The third insulating layer 530 may be formed to fill a space between the second insulating layer 520 and the light emitting element 300 formed during the manufacturing process of the display device 10. Accordingly, the third insulating layer 530 may be formed to surround the outer surface of the light emitting device 300. However, it is not limited thereto.

제3 절연층(530)은 평면상 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 일 예로, 제3 절연층(530)은 제1 절연층(510) 상에서 평면상 섬형 또는 선형의 형상을 가질 수 있다. The third insulating layer 530 may be disposed to extend in the second direction DR2 between the first electrode branch portion 210B and the second electrode branch portion 220B on a plane. For example, the third insulating layer 530 may have a planar island shape or a linear shape on the first insulating layer 510.

제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 전극(210, 220) 및 제3 절연층(530) 상에 배치된다. 제1 접촉 전극(261)과 제2 접촉 전극(262) 사이에는 제3 절연층(530)이 배치되고, 제3 절연층(530)은 제1 접촉 전극(261)과 제2 접촉 전극(262)이 직접 접촉하지 않도록 상호 절연시킬 수 있다.The first and second contact electrodes 261 and 262 are disposed on the electrodes 210 and 220 and the third insulating layer 530, respectively. A third insulating layer 530 is disposed between the first contact electrode 261 and the second contact electrode 262, and the third insulating layer 530 includes the first contact electrode 261 and the second contact electrode 262. ) Can be insulated from each other to prevent direct contact.

상술한 바와 같이, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 발광 소자(300)의 적어도 일 단부와 접촉할 수 있으며, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제1 전극(210) 또는 제2 전극(220)과 전기적으로 연결되어 전기 신호를 인가 받을 수 있다. As described above, the first contact electrode 261 and the second contact electrode 262 may contact at least one end of the light emitting element 300, and the first contact electrode 261 and the second contact electrode 262 ) May be electrically connected to the first electrode 210 or the second electrode 220 to receive an electric signal.

제1 접촉 전극(261)은 제1 내부 뱅크(410) 상에서 제1 전극(210)의 노출된 영역과 접촉할 수 있고, 제2 접촉 전극(262)은 제2 내부 뱅크(420) 상에서 제2 전극(220)의 노출된 영역과 접촉할 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각 전극(210, 220)으로부터 전달되는 전기 신호를 발광 소자(300)에 전달할 수 있다.The first contact electrode 261 may contact the exposed area of the first electrode 210 on the first internal bank 410, and the second contact electrode 262 is formed on the second inner bank 420. The exposed area of the electrode 220 may be in contact. The first and second contact electrodes 261 and 262 may transmit electrical signals transmitted from the respective electrodes 210 and 220 to the light emitting device 300.

접촉 전극(260)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.The contact electrode 260 may include a conductive material. For example, it may include ITO, IZO, ITZO, aluminum (Al), and the like. However, it is not limited thereto.

패시베이션층(550)은 접촉 전극(260) 및 제3 절연층(530) 상에 배치될 수 있다. 패시베이션층(550)은 제1 절연층(510) 상에 배치되는 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.The passivation layer 550 may be disposed on the contact electrode 260 and the third insulating layer 530. The passivation layer 550 may function to protect members disposed on the first insulating layer 510 from an external environment.

상술한 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 패시베이션층(550) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또한, 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 패시베이션층(550)은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.Each of the above-described first insulating layer 510, second insulating layer 520, third insulating layer 530, and passivation layer 550 may include an inorganic insulating material or an organic insulating material. In an exemplary embodiment, the first insulating layer 510, the second insulating layer 520, the third insulating layer 530, and the passivation layer 550 are silicon oxide (SiOx), silicon nitride (SiNx), and silicon acid. Inorganic insulating materials such as nitride (SiOxNy), aluminum oxide (Al 2 O 3 ), and aluminum nitride (AlN) may be included. In addition, the first insulating layer 510, the second insulating layer 520, the third insulating layer 530, and the passivation layer 550 are organic insulating materials, such as acrylic resin, epoxy resin, phenol resin, polyamide resin, Polyimide resin, unsaturated polyester resin, polyphenylene resin, polyphenylene sulfide resin, benzocyclobutene, cardo resin, siloxane resin, silsesquioxane resin, polymethyl methacrylate, polycarbonate, polymethyl methacrylate -It may contain polycarbonate synthetic resin, etc. However, it is not limited thereto.

한편, 일 실시예에 따른 표시 장치(10)는 반도체 코어를 둘러싸는 제1 외막(380) 및 제2 외막(390)을 갖는 발광 소자(300)를 포함할 수 있다. 제1 외막(380)은 발광 소자(300)의 활성층(330)이 손상되는 것을 방지할 수 있고, 제2 외막(390)은 발광 소자(300)의 발광 효율 및 소자 신뢰성을 개선시킬 수 있다. 이하에서는 다른 도면을 참조하여 일 실시예에 따른 발광 소자(300)에 대하여 구체적으로 설명하기로 한다.Meanwhile, the display device 10 according to an exemplary embodiment may include a light emitting device 300 having a first outer layer 380 and a second outer layer 390 surrounding a semiconductor core. The first outer layer 380 may prevent the active layer 330 of the light emitting device 300 from being damaged, and the second outer layer 390 may improve luminous efficiency and device reliability of the light emitting device 300. Hereinafter, a light emitting device 300 according to an exemplary embodiment will be described in detail with reference to other drawings.

도 5는 일 실시예에 따른 발광 소자의 개략도이다. 도 6은 일 실시예에 따른 발광 소자의 개략적인 단면도이다.5 is a schematic diagram of a light emitting device according to an exemplary embodiment. 6 is a schematic cross-sectional view of a light emitting device according to an exemplary embodiment.

발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(300)는 마이크로 미터(micro-meter) 또는 나노미터(nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(300)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.The light-emitting device 300 may be a light-emitting diode, and specifically, the light-emitting device 300 has a size in a micrometer or nanometer unit, and is an inorganic material. It may be a light emitting diode. Inorganic light emitting diodes may be aligned between the two electrodes that form a polarity when an electric field is formed in a specific direction between two electrodes facing each other. The light emitting device 300 may be aligned between the electrodes by an electric field formed on the two electrodes.

일 실시예에 따른 발광 소자(300)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(300)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)는 원통형 또는 로드형(rod)일 수 있다. 다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(300)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(300)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.The light emitting device 300 according to an exemplary embodiment may have a shape extending in one direction. The light emitting device 300 may have a shape such as a rod, a wire, or a tube. In an exemplary embodiment, the light emitting device 300 may be cylindrical or rod-shaped. However, the shape of the light-emitting element 300 is not limited thereto, and has a shape of a polygonal column such as a regular cube, a rectangular parallelepiped, or a hexagonal column, or extends in one direction but has a partially inclined outer surface. 300) can have a variety of forms. A plurality of semiconductors included in the light emitting device 300 to be described later may have a structure that is sequentially disposed or stacked along the one direction.

발광 소자(300)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호를 전달 받고, 이를 특정 파장대의 광으로 방출할 수 있다. The light emitting device 300 may include a semiconductor layer doped with an arbitrary conductivity type (eg, p-type or n-type) impurity. The semiconductor layer may receive an electric signal applied from an external power source and emit it as light in a specific wavelength band.

일 실시예에 따른 발광 소자(300)는 특정 파장대의 광을 방출할 수 있다. 예시적인 실시예에서, 활성층(330)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다. 다만, 청색(Blue) 광의 중심 파장대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 청색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다. 또한, 발광 소자(300)의 활성층(330)에서 방출되는 광은 이에 제한되지 않고, 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색(Green)광 또는 중심 파장대역이 620nm 내지 750nm의 범위를 갖는 적색(Red)광일 수도 있다. 이하에서는 청색(blue)광을 방출하는 발광 소자(300)를 예시하여 설명하기로 한다.The light emitting device 300 according to an embodiment may emit light in a specific wavelength band. In an exemplary embodiment, the active layer 330 may emit blue light having a central wavelength band ranging from 450 nm to 495 nm. However, it should be understood that the center wavelength band of blue light is not limited to the above-described range, and includes all wavelength ranges that can be recognized as blue in the art. In addition, light emitted from the active layer 330 of the light emitting device 300 is not limited thereto, and green light having a center wavelength band in the range of 495 nm to 570 nm or green light having a center wavelength band in the range of 620 nm to 750 nm. It may be red light. Hereinafter, a light emitting device 300 that emits blue light will be described as an example.

도 5 및 도 6을 참조하면 참조하면, 발광 소자(300)는 반도체 코어와 이를 둘러싸는 제1 외막(380) 및 제2 외막(390)을 포함할 수 있고, 발광 소자(300)의 반도체 코어는 제1 반도체층(310), 제2 반도체층(320) 및 활성층(330)을 포함할 수 있다. 또한, 일 실시예에 따른 발광 소자(300)는 제1 반도체층(310) 또는 제2 반도체층(320)의 일 면 상에 배치되는 전극층(370)을 더 포함할 수 있다.5 and 6, the light emitting device 300 may include a semiconductor core and a first outer layer 380 and a second outer layer 390 surrounding the semiconductor core. May include a first semiconductor layer 310, a second semiconductor layer 320, and an active layer 330. In addition, the light emitting device 300 according to an exemplary embodiment may further include an electrode layer 370 disposed on one surface of the first semiconductor layer 310 or the second semiconductor layer 320.

제1 반도체층(310)은 n형 반도체일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(310)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(310)은 n형 도펀트가 도핑될 수 있으며, 일 예로 n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(310)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. The first semiconductor layer 310 may be an n-type semiconductor. As an example, when the light emitting device 300 emits light in a blue wavelength band, the first semiconductor layer 310 is AlxGayIn1-x-yN (0≤x≤1,0≤y≤1, 0≤x+y≤ It may include a semiconductor material having the formula 1). For example, it may be any one or more of n-type doped AlGaInN, GaN, AlGaN, InGaN, AlN, and InN. The first semiconductor layer 310 may be doped with an n-type dopant. For example, the n-type dopant may be Si, Ge, Sn, or the like. In an exemplary embodiment, the first semiconductor layer 310 may be n-GaN doped with n-type Si. The length of the first semiconductor layer 310 may range from 1.5 μm to 5 μm, but is not limited thereto.

제2 반도체층(320)은 후술하는 활성층(330) 상에 배치된다. 제2 반도체층(320)은 p형 반도체일 수 있으며 일 예로, 발광 소자(300)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(320)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(320)은 p형 도펀트가 도핑될 수 있으며, 일 예로 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(320)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(320)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.The second semiconductor layer 320 is disposed on the active layer 330 to be described later. The second semiconductor layer 320 may be a p-type semiconductor. For example, when the light emitting device 300 emits light in a blue or green wavelength band, the second semiconductor layer 320 is AlxGayIn1-x-yN (0≤ A semiconductor material having a formula of x≤1,0≤y≤1, 0≤x+y≤1) may be included. For example, it may be any one or more of AlGaInN, GaN, AlGaN, InGaN, AlN, and InN doped with p-type. The second semiconductor layer 320 may be doped with a p-type dopant. For example, the p-type dopant may be Mg, Zn, Ca, Se, Ba, or the like. In an exemplary embodiment, the second semiconductor layer 320 may be p-GaN doped with p-type Mg. The length of the second semiconductor layer 320 may range from 0.05 μm to 0.10 μm, but is not limited thereto.

한편, 도면에서는 제1 반도체층(310)과 제2 반도체층(320)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에 따르면 활성층(330)의 물질에 따라 제1 반도체층(310)과 제2 반도체층(320)은 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다. 이에 대한 설명은 다른 도면을 참조하여 후술하기로 한다.Meanwhile, in the drawings, the first semiconductor layer 310 and the second semiconductor layer 320 are configured as one layer, but the present invention is not limited thereto. According to some embodiments, depending on the material of the active layer 330, the first semiconductor layer 310 and the second semiconductor layer 320 may have a larger number of layers, such as a clad layer or a tensile strain barrier reducing (TSBR). It may further include a layer. This will be described later with reference to other drawings.

활성층(330)은 제1 반도체층(310)과 제2 반도체층(320) 사이에 배치된다. 활성층(330)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성층(330)은 제1 반도체층(310) 및 제2 반도체층(320)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(330)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(330)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(330)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(330)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.The active layer 330 is disposed between the first semiconductor layer 310 and the second semiconductor layer 320. The active layer 330 may include a material having a single or multiple quantum well structure. When the active layer 330 includes a material having a multiple quantum well structure, a plurality of quantum layers and well layers may be alternately stacked with each other. The active layer 330 may emit light by combining an electron-hole pair according to an electric signal applied through the first semiconductor layer 310 and the second semiconductor layer 320. For example, when the active layer 330 emits light in a blue wavelength band, it may include a material such as AlGaN or AlGaInN. In particular, when the active layer 330 has a structure in which quantum layers and well layers are alternately stacked in a multiple quantum well structure, the quantum layer may include a material such as AlGaN or AlGaInN, and the well layer may include a material such as GaN or AlInN. In an exemplary embodiment, the active layer 330 includes AlGaInN as a quantum layer and AlInN as a well layer, and as described above, the active layer 330 is blue light having a center wavelength band in the range of 450 nm to 495 nm. Can emit

다만, 이에 제한되는 것은 아니며, 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(330)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.However, the present invention is not limited thereto, and the active layer 330 may have a structure in which a semiconductor material having a large band gap energy and a semiconductor material having a small band gap energy are alternately stacked with each other, or a wavelength band of emitted light. Other Group 3 to Group 5 semiconductor materials may be included according to the present invention. The light emitted by the active layer 330 is not limited to light in the blue wavelength band, and in some cases, light in the red or green wavelength band may be emitted. The length of the active layer 330 may range from 0.05 μm to 0.10 μm, but is not limited thereto.

한편, 활성층(330)에서 방출되는 광은 발광 소자(300)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(330)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.Meanwhile, light emitted from the active layer 330 may be emitted not only to the outer surface of the light emitting device 300 in the longitudinal direction, but also to both side surfaces. The light emitted from the active layer 330 is not limited in directionality in one direction.

전극층(370)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(300)는 적어도 하나의 전극층(370)을 포함할 수 있다. 도 6에서는 발광 소자(300)가 하나의 전극층(370)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(300)는 더 많은 수의 전극층(370)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(300)에 대한 설명은 전극층(370)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.The electrode layer 370 may be an ohmic contact electrode. However, the present invention is not limited thereto, and may be a Schottky contact electrode. The light emitting device 300 may include at least one electrode layer 370. 6 illustrates that the light emitting device 300 includes one electrode layer 370, but is not limited thereto. In some cases, the light emitting device 300 may include or be omitted in a larger number of electrode layers 370. The description of the light emitting device 300 to be described later may be equally applied even if the number of electrode layers 370 is changed or other structures are further included.

전극층(370)은 일 실시예에 따른 표시 장치(10)에서 발광 소자(300)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(300)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(370)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있다. 전극층(370)의 길이는 0.02㎛ 내지 0.01㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.When the light emitting element 300 is electrically connected to an electrode or a contact electrode in the display device 10 according to an exemplary embodiment, the electrode layer 370 may reduce resistance between the light emitting element 300 and the electrode or contact electrode. . The electrode layer 370 may include a conductive metal. For example, the electrode layer 370 is aluminum (Al), titanium (Ti), indium (In), gold (Au), silver (Ag), ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), and ITZO ( Indium Tin-Zinc Oxide) may contain at least any one. In addition, the electrode layer 370 may include a semiconductor material doped with n-type or p-type. The electrode layer 370 may include the same material or different materials. The length of the electrode layer 370 may range from 0.02 μm to 0.01 μm, but is not limited thereto.

제1 외막(380)과 제2 외막(390)은 반도체 코어의 외면을 둘러싸도록 배치된다. 제1 외막(380)은 활성층(330)을 포함하여 다른 반도체층(310, 320) 또는 전극층(370)의 일부를 둘러싸도록 배치될 수 있다. 제2 외막(390)은 반도체 코어의 외면 중 제1 외막(380)이 배치되지 않고 노출된 외면을 둘러싸도록 배치될 수 있다. 제1 외막(380)과 제2 외막(390)은 반도체 코어의 외면, 즉 측면을 둘러싸도록 배치되되, 발광 소자(300)의 연장된 방향의 양 단부면은 노출되도록 형성될 수 있다. 제1 외막(380)과 제2 외막(390)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 제1 외막(380)과 제2 외막(390)의 두께는 40nm 내외일 수 있다. The first outer layer 380 and the second outer layer 390 are disposed to surround the outer surface of the semiconductor core. The first outer layer 380 may be disposed to surround a portion of the other semiconductor layers 310 and 320 or the electrode layer 370 including the active layer 330. The second outer layer 390 may be disposed so as to surround the exposed outer surface of the semiconductor core without the first outer layer 380 being disposed thereon. The first outer layer 380 and the second outer layer 390 may be disposed to surround an outer surface, that is, a side surface of the semiconductor core, and may be formed to expose both end surfaces of the light emitting device 300 in an extended direction. The thicknesses of the first outer layer 380 and the second outer layer 390 may range from 10 nm to 1.0 μm, but are not limited thereto. Preferably, the thickness of the first outer layer 380 and the second outer layer 390 may be about 40 nm.

일 실시예에 따르면, 제1 외막(380)은 적어도 활성층(330)의 외면을 둘러싸도록 배치되고, 발광 소자(300)가 연장된 일 방향으로 연장될 수 있다. 예를 들어, 제1 외막(380)은 활성층(330), 제2 반도체층(320) 및 전극층(370)의 외면을 둘러싸고, 제1 반도체층(310)은 일부 영역만 둘러싸도록 배치될 수 있다. 다만, 이에 제한되지 않으며 제1 외막(380)은 전극층(370)의 외면 중 일부가 노출되도록 형성될 수도 있다. According to an embodiment, the first outer layer 380 may be disposed to surround at least an outer surface of the active layer 330, and may extend in one direction in which the light emitting device 300 extends. For example, the first outer layer 380 may be disposed to surround the outer surfaces of the active layer 330, the second semiconductor layer 320, and the electrode layer 370, and the first semiconductor layer 310 may be disposed to surround only a partial area. . However, the present invention is not limited thereto, and the first outer layer 380 may be formed so that a part of the outer surface of the electrode layer 370 is exposed.

도면에서는 제1 외막(380)이 발광 소자(300)의 길이방향으로 연장되어 전극층(370)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 제1 외막(380)은 활성층(330)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(370) 외면의 일부만 커버하여 각 전극층(370)의 외면이 부분적으로 노출될 수도 있다. 또한, 제1 외막(380)은 발광 소자(300)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다. In the drawing, the first outer layer 380 is formed to extend in the longitudinal direction of the light emitting device 300 to cover the side surface of the electrode layer 370, but the first outer layer 380 includes the active layer 330 and partially The outer surface of each electrode layer 370 may be partially exposed by covering only the outer surface of the semiconductor layer of or by covering only a part of the outer surface of the electrode layer 370. In addition, the first outer layer 380 may have a rounded top surface in cross section in a region adjacent to at least one end of the light emitting device 300.

제1 외막(380)은 활성층(330)을 보호하는 절연막의 기능을 수행하여 활성층(330)이 외부와의 접촉에 의해 손상되는 것을 방지할 수 있다. 수 있다. 제1 외막(380)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. The first outer layer 380 may function as an insulating layer protecting the active layer 330 to prevent the active layer 330 from being damaged by contact with the outside. I can. The first outer layer 380 is formed of materials having insulating properties, for example, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), and aluminum nitride (AlN). ), aluminum oxide (Aluminum oxide, Al 2 O 3 ), and the like.

활성층(330)을 포함하여 제2 반도체층(320)은 제1 외막(380)에 의해 보호되지 않고 노출되는 경우, 표시 장치(10)의 제조 공정 중 손상되어 발광 소자(300)의 발광 불량이 발생할 수 있다. 또는 노출된 활성층(330)이 전극(210, 220) 또는 접촉 전극(260)과 직접 접촉하는 경우 전기적 단락이 발생할 수도 있다. 일 실시예에 따른 발광 소자(300)는 활성층(330)을 포함하여 후속 공정 또는 다른 부재에 의해 손상될 수 있는 반도체층을 둘러싸도록 배치된 제1 외막(380)을 포함하여, 발광 소자(300)의 손상 및 표시 장치(10)에서의 전기적 단락을 방지할 수 있다. When the second semiconductor layer 320 including the active layer 330 is exposed without being protected by the first outer layer 380, it is damaged during the manufacturing process of the display device 10, resulting in poor light emission of the light emitting element 300. Can occur. Alternatively, when the exposed active layer 330 directly contacts the electrodes 210 and 220 or the contact electrode 260, an electrical short may occur. The light emitting device 300 according to an embodiment includes a first outer layer 380 disposed to surround a semiconductor layer that may be damaged by a subsequent process or other member including the active layer 330, and the light emitting device 300 ) And an electrical short in the display device 10 may be prevented.

예시적인 실시예에서, 제1 외막(380)은 활성층(330) 및 제2 반도체층(320)의 외면을 둘러싸도록 배치되며, 공정 상의 마진을 확보하기 위해 제1 반도체층(310)의 일부 외면을 둘러싸도록 배치될 수 있다. 제1 외막(380)이 둘러싸는 활성층(330) 및 제2 반도체층(320)은 발광 소자(300)가 광을 생성하기 위해 보호가 필요한 부분이고, 제1 외막(380)이 배치되지 않는 제1 반도체층(310) 일부 영역에는 다른 부재들이 더 배치될 수도 있다. 즉, 일 실시예에 따른 발광 소자(300)는 활성층(330)을 중심으로 일 측에는 제1 외막(380)이, 타 측에는 제2 외막(390) 또는 제1 외막(380)과 제2 외막(390)이 배치될 수 있다. 이에 따라 발광 소자(300)는 활성층(330)을 포함하여 일부 영역에만 제1 외막(380)이 배치되어 이를 보호함과 동시에, 나머지 부분은 제2 외막(390)이 배치되어 발광 소자(300)의 발광 효율을 향상시킬 수 있다. In an exemplary embodiment, the first outer layer 380 is disposed to surround the outer surfaces of the active layer 330 and the second semiconductor layer 320, and a partial outer surface of the first semiconductor layer 310 is provided to secure a margin on the process. It can be arranged to surround. The active layer 330 and the second semiconductor layer 320 surrounded by the first outer layer 380 are portions that require protection in order for the light emitting device 300 to generate light, and the first outer layer 380 is not disposed. Other members may be further disposed in some regions of the 1 semiconductor layer 310. That is, in the light emitting device 300 according to an exemplary embodiment, a first outer layer 380 is formed on one side of the active layer 330 and a second outer layer 390 or the first outer layer 380 and the second outer layer 380 are disposed on the other side. 390) can be placed. Accordingly, in the light emitting device 300, the first outer layer 380 is disposed only in a partial area including the active layer 330 to protect it, and the second outer layer 390 is disposed in the rest of the light emitting device 300. Luminous efficiency can be improved.

제1 외막(380)의 발광 소자(300)가 연장된 일 방향으로 측정된 길이(ha)는 제2 외막(390)의 길이(hb)에 따라 달라질 수 있다. 몇몇 실시예에서, 제1 외막(380)은 활성층(330)을 기준으로 제2 반도체층(320)의 두께만큼 양 방향으로 연장되어 배치될 수 있다. 즉, 제1 외막(380)이 제1 반도체층(310)의 외면을 둘러싸는 영역의 길이(h1)는 제2 반도체층(320)의 두께(h2)와 동일할 수 있다. 이에 따라 제2 외막(390)의 길이(hb)는 제1 반도체층(310)의 두께 중 제1 외막(380)이 배치된 영역의 길이(h1)를 제외한 나머지 부분과 동일할 수 있다. 다만, 이에 제한되지 않는다.The length ha of the first outer layer 380 measured in one direction in which the light emitting element 300 extends may vary according to the length hb of the second outer layer 390. In some embodiments, the first outer layer 380 may be disposed to extend in both directions by the thickness of the second semiconductor layer 320 with respect to the active layer 330. That is, the length h1 of the region in which the first outer layer 380 surrounds the outer surface of the first semiconductor layer 310 may be the same as the thickness h2 of the second semiconductor layer 320. Accordingly, the length hb of the second outer layer 390 may be the same as the remaining portion of the thickness of the first semiconductor layer 310 except for the length h1 of the region in which the first outer layer 380 is disposed. However, it is not limited thereto.

또한, 몇몇 실시예에서, 제1 외막(380)은 외면이 표면처리될 수 있다. 발광 소자(300)는 표시 장치(10)의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(300)가 잉크 내에서 인접한 다른 발광 소자(300)와 응집되지 않고 분산된 상태를 유지하기 위해, 제1 외막(380)은 표면이 소수성 또는 친수성 처리될 수 있다. In addition, in some embodiments, the outer surface of the first outer layer 380 may be surface-treated. When the display device 10 is manufactured, the light emitting device 300 may be sprayed onto the electrode in a state dispersed in a predetermined ink to be aligned. Here, in order for the light emitting device 300 to remain dispersed without being aggregated with other light emitting devices 300 adjacent to the ink, the surface of the first outer layer 380 may be hydrophobic or hydrophilic.

제2 외막(390)은 반도체 코어의 외면 중 제1 외막(380)이 배치되지 않는 영역에 배치될 수 있다. 예시적인 실시예에서, 제2 외막(390)은 제1 반도체층(310)의 외면 중 일부를 둘러싸도록 배치되어 제1 외막(380)과 같이 발광 소자(300)가 연장된 일 방향으로 연장될 수 있다. 다만, 제1 외막(380)과 달리 제2 외막(390)은 활성층(330), 제2 반도체층(320) 및 전극층(370)과 접촉하지 않을 수 있다. 즉, 일 실시예에 따르면 제2 외막(390)은 적어도 활성층(330)과 이격되어 배치될 수 있다. The second outer layer 390 may be disposed in a region of the outer surface of the semiconductor core in which the first outer layer 380 is not disposed. In an exemplary embodiment, the second outer layer 390 is disposed to surround a part of the outer surface of the first semiconductor layer 310 so as to extend in one direction in which the light emitting element 300 extends like the first outer layer 380. I can. However, unlike the first outer layer 380, the second outer layer 390 may not contact the active layer 330, the second semiconductor layer 320, and the electrode layer 370. That is, according to an embodiment, the second outer layer 390 may be disposed to be spaced apart from the active layer 330 at least.

제1 외막(380)이 발광 소자(300)의 활성층(330)을 보호하기 위해 배치되는 반면, 제2 외막(390)은 활성층(330)과 중첩하지 않도록 배치되어 발광 소자(300)의 효율을 향상시킬 수 있다. 일 실시예에 따르면, 발광 소자(300)의 제2 외막(390)은 제1 외막(380)이 배치된 영역 이외의 영역에 배치되어 발광 소자(300)의 발광 효율을 개선시키는 기능성막일 수 있다. 발광 소자(300)는 광을 생성하는 활성층(330)을 보호하기 위해 배치된 제1 외막(380)을 포함함과 동시에, 제1 외막(380)이 필요한 영역을 최소화하고 그 외의 영역에는 기능성막인 제2 외막(390)이 배치되어 발광 소자(300)의 효율을 향상시킬 수 있다. 제2 외막(390)은 활성층(330)에서 생성된 광이 원활하게 방출되도록 유도하는 굴절층, 또는 산란층일 수 있고, 경우에 따라서 활성층(330)에서 생성된 열을 원활하게 방출하는 방열층일 수도 있다. 이는 발광 소자(300)의 제조 공정 중, 제2 외막(390)을 형성하는 기재층(도 14의 '3900')을 구성하는 재료에 따라 달라질 수 있다. 이에 대한 설명은 후술하기로 한다. While the first outer layer 380 is disposed to protect the active layer 330 of the light emitting device 300, the second outer layer 390 is disposed so as not to overlap the active layer 330 to increase the efficiency of the light emitting device 300. Can be improved. According to an embodiment, the second outer layer 390 of the light emitting device 300 may be a functional layer disposed in an area other than the area in which the first outer layer 380 is disposed to improve the luminous efficiency of the light emitting device 300 . The light-emitting device 300 includes a first outer layer 380 disposed to protect the active layer 330 generating light, and at the same time, minimizes the area where the first outer layer 380 is required, and a functional layer in other areas. The phosphorus second outer layer 390 is disposed to improve the efficiency of the light emitting device 300. The second outer layer 390 may be a refractive layer or a scattering layer that induces light generated from the active layer 330 to be smoothly emitted, and in some cases, may be a heat dissipation layer that smoothly discharges heat generated from the active layer 330 have. This may vary depending on the material constituting the base layer ('3900' of FIG. 14) forming the second outer layer 390 during the manufacturing process of the light emitting device 300. This will be described later.

발광 소자(300)는 길이가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 300nm 내지 700nm의 범위를 갖고, 발광 소자(300)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(300)들은 활성층(330)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(300)의 직경은 500nm 내외의 범위를 가질 수 있다. The light emitting device 300 may have a length of 1 μm to 10 μm or 2 μm to 6 μm, and preferably 3 μm to 5 μm. In addition, the diameter of the light emitting device 300 may be in the range of 300 nm to 700 nm, and the aspect ratio of the light emitting device 300 may be 1.2 to 100. However, the present invention is not limited thereto, and the plurality of light emitting devices 300 included in the display device 10 may have different diameters according to a composition difference of the active layer 330. Preferably, the diameter of the light emitting device 300 may have a range of about 500 nm.

한편, 발광 소자(300)가 반도체 코어를 둘러싸는 서로 다른 제1 외막(380) 및 제2 외막(390)을 포함함에 따라, 표시 장치(10)의 부재들은 발광 소자(300)와 서로 다른 접촉면을 형성할 수 있다. Meanwhile, as the light emitting element 300 includes different first outer layers 380 and second outer layers 390 surrounding the semiconductor core, members of the display device 10 have different contact surfaces from the light emitting element 300. Can be formed.

도 7은 도 4의 QA 부분의 확대도이다.7 is an enlarged view of the QA portion of FIG. 4.

도 7은 표시 장치(10)에서 제1 전극(210)과 제2 전극(220) 사이에 배치된 발광 소자(300)를 나타내는 단면을 확대한 도면이다. 도 5 및 도 6을 결부하여 도 7을 참조하면, 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에서 제2 절연층(520) 상에 배치될 수 있다. 발광 소자(300)는 제2 절연층(520), 제3 절연층(530), 제1 접촉 전극(261) 및 제2 접촉 전극(262)과 동시에 접촉할 수 있고, 이들은 각각 발광 소자(300)의 서로 다른 외막(380, 390) 또는 단부면과 접촉하여 서로 다른 접촉면을 형성할 수 있다. 7 is an enlarged cross-sectional view illustrating a light emitting element 300 disposed between the first electrode 210 and the second electrode 220 in the display device 10. Referring to FIG. 7 in conjunction with FIGS. 5 and 6, the light emitting device 300 may be disposed on the second insulating layer 520 between the first electrode 210 and the second electrode 220. The light emitting device 300 may contact the second insulating layer 520, the third insulating layer 530, the first contact electrode 261, and the second contact electrode 262 at the same time, and each of the light emitting devices 300 ) May form different contact surfaces by contacting the different outer layers 380 and 390 or the end surfaces of each other.

제1 접촉 전극(261)은 발광 소자(300)의 일 단부면, 예를 들어 전극층(370) 상면과 접촉하는 제1 접촉면(S1)을 형성하고, 제2 접촉 전극(262)은 발광 소자(300)의 타 단부면, 예를 들어 제1 반도체층(310) 하면과 접촉하는 제2 접촉면(S2)을 형성할 수 있다. 또한, 제1 접촉 전극(261)은 발광 소자(300)의 활성층(330)을 둘러싸는 제1 외막(380) 일부와 접촉하여 제3 접촉면(S3)을 형성하고, 제2 접촉 전극(262)은 제1 반도체층(310)을 둘러싸는 제2 외막(390) 일부와 접촉하여 제4 접촉면(S4)을 형성할 수 있다. The first contact electrode 261 forms a first contact surface S1 in contact with one end surface of the light-emitting element 300, for example, an upper surface of the electrode layer 370, and the second contact electrode 262 is a light-emitting element ( A second contact surface S2 in contact with the other end surface of the 300 ), for example, the lower surface of the first semiconductor layer 310 may be formed. In addition, the first contact electrode 261 contacts a portion of the first outer layer 380 surrounding the active layer 330 of the light emitting device 300 to form a third contact surface S3, and the second contact electrode 262 A fourth contact surface S4 may be formed by contacting a portion of the second outer layer 390 surrounding the first semiconductor layer 310.

또한, 제1 외막(380)과 제2 외막(390)은 각각 제2 절연층(520)과 접촉하는 제5 접촉면(S5) 및 제6 접촉면(S6)을 형성하고, 제2 외막(390)은 발광 소자(300)의 상부 및 하부에 배치된 제3 절연층(530)과 접촉하는 제7 접촉면(S7) 및 제8 접촉면(S8)을 형성할 수 있다. In addition, the first outer layer 380 and the second outer layer 390 form a fifth contact surface S5 and a sixth contact surface S6 contacting the second insulating layer 520, respectively, and the second outer layer 390 A seventh contact surface S7 and an eighth contact surface S8 may be formed to contact the third insulating layer 530 disposed above and below the silver light emitting device 300.

표시 장치(10)는 접촉 전극(261, 262)과 발광 소자(300)가 접촉하는 면들 중, 기판 또는 제1 절연층(510)에 평행하지 않거나 수직한 면 및 평행한 면을 포함할 수 있다. 제1 접촉 전극(261)과 발광 소자(300)의 제1 접촉면(S1) 및 제2 접촉 전극(262)과 발광 소자(300)의 제2 접촉면(S2)은 제1 절연층(510)에 수직한 면을 형성할 수 있다. 제1 접촉면(S1)과 제2 접촉면(S2)은 각각 발광 소자(300)의 양 단부면으로써, 접촉 전극(261, 262)으로부터 전기 신호가 전달되는 접촉면일 수 있다. The display device 10 may include a surface that is not parallel or perpendicular to the substrate or the first insulating layer 510, and a surface that is parallel to the substrate or the first insulating layer 510 among surfaces in which the contact electrodes 261 and 262 and the light emitting element 300 contact. . The first contact electrode 261 and the first contact surface S1 of the light emitting device 300 and the second contact electrode 262 and the second contact surface S2 of the light emitting device 300 are on the first insulating layer 510. It can form a vertical surface. The first contact surface S1 and the second contact surface S2 are both end surfaces of the light emitting device 300, respectively, and may be contact surfaces through which electrical signals are transmitted from the contact electrodes 261 and 262.

제1 접촉 전극(261)과 발광 소자(300)의 제3 접촉면(S3) 및 제2 접촉 전극(262)과 발광 소자(300)의 제4 접촉면(S4)은 제1 절연층(510)에 평행한 면을 형성할 수 있다. 일 실시예에 따르면, 접촉 전극(261, 262)은 발광 소자(300)의 서로 다른 외막(380, 390)과 접촉하여 각각 기판, 또는 제1 절연층(510)과 평행한 면을 형성할 수 있다. 제3 접촉면(S3)은 제1 접촉 전극(261)과 제1 외막(380)이 접촉하는 면이고, 제4 접촉면(S4)은 제2 접촉 전극(262)과 제2 외막(390)이 접촉하는 면이다. 발광 소자(300)는 활성층(330)을 기준으로 일 측과 타 측에는 서로 다른 외막(380, 390)이 반도체 코어를 둘러싸도록 배치됨에 따라, 발광 소자(300)의 양 단부와 접촉하는 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 서로 다른 외막(380, 390)과 접촉면을 형성할 수 있다. The first contact electrode 261 and the third contact surface S3 of the light emitting device 300, and the second contact electrode 262 and the fourth contact surface S4 of the light emitting device 300 are on the first insulating layer 510. Parallel faces can be formed. According to an embodiment, the contact electrodes 261 and 262 may contact different outer layers 380 and 390 of the light emitting device 300 to form a substrate or a surface parallel to the first insulating layer 510, respectively. have. The third contact surface S3 is a surface in which the first contact electrode 261 and the first outer layer 380 contact, and the fourth contact surface S4 is a contact between the second contact electrode 262 and the second outer layer 390 It is a side to do. The light emitting device 300 has a first contact with both ends of the light emitting device 300 as different outer films 380 and 390 are disposed on one side and the other side of the active layer 330 so as to surround the semiconductor core. The electrode 261 and the second contact electrode 262 may form contact surfaces with different outer layers 380 and 390, respectively.

이와 동일하게, 제2 절연층(520)은 발광 소자(300)의 서로 다른 외막(380, 390)과 각각 접촉하여 서로 다른 접촉면, 예를 들어 제5 접촉면(S5)과 제6 접촉면(S6)을 형성할 수 있다. 제5 접촉면(S5)과 제6 접촉면(S6)은 제1 절연층(510)과 평행한 면이고, 이들은 각각 제3 접촉면(S3) 및 제4 접촉면(S4)과 대향할 수 있다. In the same way, the second insulating layer 520 is in contact with different outer layers 380 and 390 of the light-emitting element 300 to form different contact surfaces, for example, the fifth contact surface S5 and the sixth contact surface S6. Can be formed. The fifth contact surface S5 and the sixth contact surface S6 are surfaces parallel to the first insulating layer 510, and they may face the third contact surface S3 and the fourth contact surface S4, respectively.

한편, 제3 절연층(530)은 표시 장치(10)의 제조 공정 중 발광 소자(300)의 상부 및 하부에 각각 배치될 수 있다. 도면에서는 제3 절연층(530)이 발광 소자(300)의 제2 외막(390)에만 접촉하여 각각 제7 접촉면(S7) 및 제8 접촉면(S8)을 형성하는 것이 도시되어 있으나, 이에 제한되지 않는다. 경우에 따라서 제1 외막(380)의 길이(ha)가 도 7에 예시된 경우보다 길게 형성됨에 따라, 제3 절연층(530)이 발광 소자(300)와 접촉하여 형성하는 제7 접촉면(S7) 및 제8 접촉면(S8)이 각각 제1 외막(380)과 제2 외막(390)에 걸쳐 형성될 수도 있다. 이에 대한 설명은 다른 실시예가 참조된다. Meanwhile, the third insulating layer 530 may be disposed above and below the light emitting element 300 during the manufacturing process of the display device 10. In the drawing, it is shown that the third insulating layer 530 contacts only the second outer layer 390 of the light emitting device 300 to form the seventh contact surface S7 and the eighth contact surface S8, respectively, but the present invention is not limited thereto. Does not. In some cases, as the length ha of the first outer layer 380 is formed longer than the case illustrated in FIG. 7, the third insulating layer 530 contacts the light emitting element 300 to form a seventh contact surface S7. ) And the eighth contact surface S8 may be formed over the first outer layer 380 and the second outer layer 390, respectively. For a description of this, reference is made to other embodiments.

발광 소자(300)의 활성층(330)은 제1 외막(380)에 의해 둘러싸이고, 제1 접촉 전극(261) 또는 제2 접촉 전극(262)이 활성층(330)과 직접 접촉하는 것이 방지될 수 있다. 이에 따라 발광 소자(300)는 활성층(330)이 보호되어 전기적 단락 또는 발광 불량이 방지될 수 있다. 반면, 발광 소자(300)의 제1 반도체층(310) 중 일부는 제2 외막(390)에 의해 둘러싸이고, 제2 외막(390)은 활성층(330)과 이격되어 배치될 수 있다.제2 외막(390)이 배치된 영역에서는 발광 소자(300)의 활성층(330)과 다른 부재가 접촉하는 경우가 발생하지 않으므로, 제2 외막(390)은 특정 재료를 포함하여 발광 소자(300)의 효율을 향상시킬 수 있다. The active layer 330 of the light emitting device 300 is surrounded by the first outer layer 380, and direct contact of the first contact electrode 261 or the second contact electrode 262 with the active layer 330 may be prevented. have. Accordingly, the active layer 330 of the light-emitting device 300 is protected, so that an electrical short circuit or defective light emission may be prevented. On the other hand, some of the first semiconductor layer 310 of the light emitting device 300 may be surrounded by the second outer layer 390, and the second outer layer 390 may be disposed to be spaced apart from the active layer 330. In the region where the outer layer 390 is disposed, the active layer 330 of the light emitting device 300 and other members do not contact each other, so that the second outer layer 390 includes a specific material to improve the efficiency of the light emitting device 300. Can improve.

예시적인 실시예에서, 제2 외막(390)은 굴절률이 비교적 높은 재료를 포함하여 반도체층(310, 320)과 외부와의 굴절률 차이를 감소시켜 광의 전반사를 방지할 수 있다.In an exemplary embodiment, the second outer layer 390 includes a material having a relatively high refractive index to reduce a difference in refractive index between the semiconductor layers 310 and 320 and the outside to prevent total reflection of light.

도 8은 일 실시예에 따른 표시 장치의 발광 소자에서 생성된 광이 방출되는 것을 나타내는 개략도이다.8 is a schematic diagram illustrating emission of light generated by a light emitting device of a display device according to an exemplary embodiment.

도 8을 참조하면, 발광 소자(300)의 활성층(330)에서 생성된 광(L)은 방향성 없이 진행할 수 있다. 활성층(330)에서 생성된 광(L) 중 일부는 제1 외막(380)을 향해 진행하고(도 8의 'L4'), 다른 일부는 제2 외막(390)을 향해 진행하거나(도 8의 'L1', 'L2') 외막(380, 390)이 배치되지 않은 단부면을 향해 진행할 수도 있다(도 8의 'L3'). 이들은 공통적으로 활성층(330)으로부터 제1 반도체층(310) 또는 제2 반도체층(320)을 거쳐 발광 소자(300)의 외막(380, 390)으로 진행할 수 있다. Referring to FIG. 8, light L generated in the active layer 330 of the light emitting device 300 may travel without direction. Some of the light L generated in the active layer 330 proceeds toward the first outer layer 380 ('L4' in FIG. 8), and another part proceeds toward the second outer layer 390 (in FIG. 8). 'L1','L2') It may proceed toward the end surface where the outer layers 380 and 390 are not disposed ('L3' in FIG. 8). They may commonly proceed from the active layer 330 to the outer layers 380 and 390 of the light emitting device 300 through the first semiconductor layer 310 or the second semiconductor layer 320.

상술한 바와 같이 제1 반도체층(310)과 제2 반도체층(320)은 반도체 재료를 포함하여 굴절율이 큰 값을 가질 수 있다. 이 경우, 발광 소자(300)의 외부와 반도체층(310, 320) 사이의 제1 외막(380) 또는 제2 외막(390)의 굴절률 값에 따라 이들을 향해 진행하는 광들이 전반사를 일으킬 수 있다. 제1 외막(380)은 절연성 물질을 포함하여 비교적 낮은 굴절률 값을 가질 수 있다. 활성층(330)에서 생성된 광(L) 중에서 제1 외막(380)으로 진행하는 광(L4)의 경우, 굴절률이 큰 반도체층(310, 320)으로부터 굴절률이 낮은 제1 외막(380)으로 진행할 때 광이 전반사될 수 있다. 도면에 도시된 바와 같이, 제1 외막(380)으로 진행한 광(L4)은 제2 반도체층(320)과 제1 외막(380)의 경계에서 전반사된 후, 전극층(370) 및 제1 접촉 전극(261)을 통해 발광 소자(300)의 일 단부면으로 방출될 수 있다. As described above, the first semiconductor layer 310 and the second semiconductor layer 320 may include a semiconductor material and have a high refractive index. In this case, according to the refractive index value of the first outer layer 380 or the second outer layer 390 between the outside of the light-emitting element 300 and the semiconductor layers 310 and 320, light traveling toward them may cause total reflection. The first outer layer 380 may include an insulating material and may have a relatively low refractive index value. In the case of light L4 traveling to the first outer layer 380 from among the light L generated by the active layer 330, the light may proceed from the semiconductor layers 310 and 320 having a high refractive index to the first outer layer 380 having a low refractive index. When the light can be totally reflected. As shown in the drawing, after the light L4 proceeding to the first outer layer 380 is totally reflected at the boundary between the second semiconductor layer 320 and the first outer layer 380, the electrode layer 370 and the first contact It may be emitted to one end surface of the light emitting device 300 through the electrode 261.

반면, 일 실시예에 따른 발광 소자(300)는 굴절률이 비교적 큰 제2 외막(390)을 포함하여, 제2 외막(390)으로 진행하는 광(L1, L2)들은 제1 반도체층(310)과의 경계에서 전반사되지 않고 굴절되어 발광 소자(300)의 외부로 방출될 수 있다. 제2 외막(390)의 굴절률은 제1 외막(380)의 굴절률과 반도체층(310, 320)의 굴절률 사이의 범위에서 조절될 수 있다. 몇몇 실시예에서, 제2 외막(390)의 굴절률은 발광 소자(300) 외부의 굴절률인 1 보다 크고, 반도체층(310, 320)의 평균적인 굴절률인 2.4보다 작을 수 있다. 다만, 이에 제한되지 않는다. On the other hand, the light emitting device 300 according to an embodiment includes the second outer layer 390 having a relatively large refractive index, and the light (L1, L2) proceeding to the second outer layer 390 is the first semiconductor layer 310 It is refracted without total reflection at the boundary of and may be emitted to the outside of the light emitting device 300. The refractive index of the second outer layer 390 may be adjusted within a range between the refractive index of the first outer layer 380 and the refractive index of the semiconductor layers 310 and 320. In some embodiments, the refractive index of the second outer layer 390 may be greater than 1, which is a refractive index of the outside of the light emitting element 300, and may be less than 2.4, which is an average refractive index of the semiconductor layers 310 and 320. However, it is not limited thereto.

활성층(330)에서 생성되어 발광 소자(300)의 제2 외막(390)과 제3 절연층(530)이 접촉하는 제7 접촉면(S7)으로 진행하는 광(L1)은 제1 반도체층(310), 제2 외막(390) 및 제3 절연층(530)을 통해 발광 소자(300)의 상부로 방출될 수 있다. 발광 소자(300)의 제2 외막(390)과 제2 접촉 전극(262)이 접촉하는 제4 접촉면(S4)으로 진행하는 광(L2)은 제1 반도체층(310), 제2 외막(390) 및 제2 접촉 전극(262)을 통해 발광 소자(300)의 상부로 방출될 수 있다. 그 외, 발광 소자(300)의 타 단부를 향해 진행하는 광(L3)은 제1 반도체층(310) 및 제2 접촉 전극(262)을 통해 발광 소자(300)의 외부로 방출될 수 있다. 발광 소자(300)의 일 단부와 타 단부로 방출된 광(L1, L4)들은 상술한 바와 같이 내부 뱅크(410, 420) 상의 전극(210, 220)에서 반사되어 발광 소자(300)의 상부로 방출될 수 있다. The light L1 generated in the active layer 330 and traveling to the seventh contact surface S7 where the second outer layer 390 and the third insulating layer 530 of the light emitting device 300 are in contact with each other is transmitted to the first semiconductor layer 310. ), the second outer layer 390 and the third insulating layer 530 may be emitted to the upper portion of the light emitting device 300. Light L2 traveling to the fourth contact surface S4 where the second outer layer 390 of the light emitting device 300 and the second contact electrode 262 contact each other is the first semiconductor layer 310 and the second outer layer 390. ) And the second contact electrode 262 to the top of the light emitting device 300. In addition, light L3 traveling toward the other end of the light emitting device 300 may be emitted to the outside of the light emitting device 300 through the first semiconductor layer 310 and the second contact electrode 262. The light (L1, L4) emitted to one end and the other end of the light-emitting device 300 is reflected from the electrodes 210 and 220 on the inner banks 410 and 420 to the top of the light-emitting device 300 as described above. Can be released.

일 실시예에 따른 발광 소자(300)는 반도체층(310, 320)과 외부의 굴절률 차이를 줄여주는 제2 외막(390)을 포함하여, 발광 소자(300)의 양 단부에서 방출되어 전극(210, 220)에서 반사되는 광(L3, L4) 이외에도 활성층(330)에서 생성되어 발광 소자(300)의 상부로 직접 방출되는 광(L1, L2)의 광량이 증가할 수 있다. 이에 따라, 표시 장치(10)는 제1 외막(380)과 제2 외막(390)을 포함하는 발광 소자(300)를 포함하여 발광 소자(300)의 발광 불량을 방지함과 동시에 발광 효율을 향상시킬 수 있다. The light emitting device 300 according to an embodiment includes the semiconductor layers 310 and 320 and a second outer layer 390 that reduces the difference in refractive index from the outside, and is emitted from both ends of the light emitting device 300 to generate the electrodes 210. In addition to the light (L3, L4) reflected from the, 220, the amount of light (L1, L2) generated in the active layer 330 and directly emitted to the upper portion of the light emitting device 300 may be increased. Accordingly, the display device 10 includes the light-emitting element 300 including the first outer layer 380 and the second outer layer 390 to prevent light emission defects of the light-emitting element 300 and improve luminous efficiency. I can make it.

한편, 표시 장치(10)는 더 많은 수의 절연층을 포함할 수 있다. 일 실시예에 따르면, 표시 장치(10)는 제1 접촉 전극(261)을 보호하도록 배치되는 제4 절연층(540)을 더 포함할 수 있다. Meanwhile, the display device 10 may include a greater number of insulating layers. According to an embodiment, the display device 10 may further include a fourth insulating layer 540 disposed to protect the first contact electrode 261.

도 9는 일 실시예에 따른 표시 장치의 일부를 나타내는 단면도이다.9 is a cross-sectional view illustrating a part of a display device according to an exemplary embodiment.

도 9를 참조하면, 일 실시예에 따른 표시 장치(10)는 제1 접촉 전극(261) 상에 배치된 제4 절연층(540)을 더 포함할 수 있다. 본 실시예에 따른 표시 장치(10)는 제4 절연층(540)을 더 포함하여 제2 접촉 전극(262)의 적어도 일부가 제4 절연층(540) 상에 배치된 점에서 도 4의 표시 장치(10)와 차이점이 있다. 이하에서는 중복되는 설명은 생략하고, 차이점을 중심으로 서술하기로 한다.Referring to FIG. 9, the display device 10 according to an exemplary embodiment may further include a fourth insulating layer 540 disposed on the first contact electrode 261. The display device 10 according to the present exemplary embodiment further includes a fourth insulating layer 540 and at least a part of the second contact electrode 262 is disposed on the fourth insulating layer 540. There is a difference from the device 10. Hereinafter, overlapping descriptions will be omitted, and descriptions will be made focusing on differences.

도 9의 표시 장치(10)는 제1 접촉 전극(261) 상에 배치되고, 제1 접촉 전극(261)과 제2 접촉 전극(262)을 전기적으로 상호 절연시키는 제4 절연층(540)을 포함할 수 있다. 제4 절연층(540)은 제1 접촉 전극(261)을 덮도록 배치되되, 발광 소자(300)가 제2 접촉 전극(262)과 연결될 수 있도록 발광 소자(300)의 일부 영역에는 중첩되지 않도록 배치될 수 있다. 제4 절연층(540)은 제3 절연층(530)의 상면에서 제1 접촉 전극(261) 및 제3 절연층(530)과 부분적으로 접촉할 수 있다. 제4 절연층(540)은 제3 절연층(530)의 상에서 제1 접촉 전극(261)의 일 단부를 커버하도록 배치될 수 있다. 이에 따라 제4 절연층(540)은 제1 접촉 전극(261)을 보호함과 동시에, 이를 제2 접촉 전극(262)과 전기적으로 절연시킬 수 있다.The display device 10 of FIG. 9 is disposed on the first contact electrode 261 and includes a fourth insulating layer 540 that electrically insulates the first contact electrode 261 and the second contact electrode 262 from each other. Can include. The fourth insulating layer 540 is disposed to cover the first contact electrode 261, but does not overlap with a partial area of the light emitting device 300 so that the light emitting device 300 can be connected to the second contact electrode 262. Can be placed. The fourth insulating layer 540 may partially contact the first contact electrode 261 and the third insulating layer 530 on the upper surface of the third insulating layer 530. The fourth insulating layer 540 may be disposed on the third insulating layer 530 to cover one end of the first contact electrode 261. Accordingly, the fourth insulating layer 540 may protect the first contact electrode 261 and electrically insulate it from the second contact electrode 262.

제4 절연층(540)의 제2 접촉 전극(262)이 배치된 방향의 측면은 제3 절연층(530)의 일 측면과 정렬될 수 있다. 다만, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제4 절연층(540)은 제2 절연층(520)과 같이 무기물 절연성 물질을 포함할 수 있다.A side surface of the fourth insulating layer 540 in a direction in which the second contact electrode 262 is disposed may be aligned with one side surface of the third insulating layer 530. However, it is not limited thereto. In some embodiments, the fourth insulating layer 540 may include an inorganic insulating material like the second insulating layer 520.

제1 접촉 전극(261)은 제1 전극(210)과 제4 절연층(540) 사이에 배치되고, 제2 접촉 전극(262)은 제4 절연층(540) 상에 배치될 수 있다. 제2 접촉 전극(262)은 부분적으로 제2 절연층(520), 제3 절연층(530), 제4 절연층(540), 제2 전극(220) 및 발광 소자(300)와 접촉할 수 있다. 제2 접촉 전극(262)의 제1 전극(210)이 배치된 방향의 일 단부는 제4 절연층(540) 상에 배치될 수 있다. The first contact electrode 261 may be disposed between the first electrode 210 and the fourth insulating layer 540, and the second contact electrode 262 may be disposed on the fourth insulating layer 540. The second contact electrode 262 may partially contact the second insulating layer 520, the third insulating layer 530, the fourth insulating layer 540, the second electrode 220, and the light emitting element 300. have. One end of the second contact electrode 262 in the direction in which the first electrode 210 is disposed may be disposed on the fourth insulating layer 540.

패시베이션층(550)은 제4 절연층(540) 및 제2 접촉 전극(262) 상에 배치되어, 이들을 보호하도록 배치될 수 있다. 이하, 중복되는 설명은 생략한다.The passivation layer 550 may be disposed on the fourth insulating layer 540 and the second contact electrode 262 and may be disposed to protect them. Hereinafter, redundant descriptions are omitted.

이하에서는 일 실시예에 따른 발광 소자(300)의 제조 공정에 대하여 설명하기로 한다. Hereinafter, a manufacturing process of the light emitting device 300 according to an exemplary embodiment will be described.

도 10은 일 실시예에 따른 발광 소자의 제조 방법을 나타내는 순서도이다. 10 is a flowchart illustrating a method of manufacturing a light emitting device according to an exemplary embodiment.

도 10을 참조하면, 일 실시예에 따른 발광 소자(300)의 제조 방법은 기판을 준비하고 상기 기판 상에 서로 이격된 복수의 반도체 코어들을 형성하는 단계(S100), 상기 복수의 반도체 코어들이 이격된 영역에 배치되고, 상기 반도체 코어의 외면 중 일부를 둘러싸는 기재층을 형성하는 단계(S200), 상기 반도체 코어의 외면 중 상기 기재층이 배치되지 않고 노출된 외면을 둘러싸는 제1 외막을 형성하는 단계(S300) 및 상기 기재층을 식각하여 상기 반도체 코어의 외면을 부분적으로 둘러싸는 제2 외막을 형성하고, 상기 제1 외막 및 상기 제2 외막이 형성된 상기 반도체 코어를 상기 기판으로부터 분리하는 단계(S400)를 포함한다. Referring to FIG. 10, a method of manufacturing a light emitting device 300 according to an embodiment includes preparing a substrate and forming a plurality of semiconductor cores spaced apart from each other on the substrate (S100), wherein the plurality of semiconductor cores are separated from each other. Forming a base layer disposed in the area and surrounding a part of the outer surface of the semiconductor core (S200), forming a first outer film surrounding the exposed outer surface of the semiconductor core without the base layer being disposed (S300) and etching the base layer to form a second outer layer partially surrounding the outer surface of the semiconductor core, and separating the semiconductor core on which the first outer layer and the second outer layer are formed from the substrate. (S400) is included.

일 실시예에 따른 발광 소자(300)는 활성층(330)을 포함하는 반도체 코어를 형성한 뒤, 제2 외막(390)을 구성하는 기재층(도 14의 '3900')을 형성하고, 이어 제1 외막(380)과 제2 외막(390)을 형성하는 공정을 통해 제조될 수 있다. 발광 소자(300)가 서로 다른 외막(380, 390)을 포함함에 따라, 이들 각각을 형성하기 위한 공정이 수행될 수 있다. 특히, 제2 외막(390)을 구성하는 기재층(3900)을 형성할 때, 그 재료의 선택에 따라 제2 외막(390)이 갖는 기능이 조절될 수 있다. 이하, 다른 도면들을 더 참조하여 발광 소자(300)의 제조 방법에 대하여 상세히 설명하기로 한다.In the light emitting device 300 according to an embodiment, after forming a semiconductor core including the active layer 330, a base layer ('3900' in FIG. 14) constituting the second outer layer 390 is formed, and then It may be manufactured through a process of forming the first outer layer 380 and the second outer layer 390. As the light emitting device 300 includes different outer layers 380 and 390, a process for forming each of them may be performed. In particular, when forming the base layer 3900 constituting the second outer layer 390, the function of the second outer layer 390 may be adjusted according to the selection of the material. Hereinafter, a method of manufacturing the light emitting device 300 will be described in detail with reference to other drawings.

도 11 내지 도 18은 일 실시예에 따른 발광 소자의 제조 공정을 나타내는 단면도들이다.11 to 18 are cross-sectional views illustrating a manufacturing process of a light emitting device according to an exemplary embodiment.

먼저, 도 11을 참조하면, 베이스 기판(1100) 및 베이스 기판(1100) 상에 형성된 버퍼 물질층(1200)을 포함하는 하부기판(1000)을 준비한다. 베이스 기판(1100)은 사파이어 기판(Al2O3) 및 유리와 같은 투명성 기판을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, GaN, SiC, ZnO, Si, GaP 및 GaAs 등과 같은 도전성 기판으로 이루어질 수도 있다. 이하에서는, 베이스 기판(1100)이 사파이어 기판(Al2O3)인 경우를 예시하여 설명한다. 베이스 기판(1100)의 두께는 특별히 제한되지 않으나, 일 예로 베이스 기판(1100)은 두께가 400㎛ 내지 1500㎛의 범위를 가질 수 있다. First, referring to FIG. 11, a lower substrate 1000 including a base substrate 1100 and a buffer material layer 1200 formed on the base substrate 1100 is prepared. The base substrate 1100 may include a sapphire substrate (Al 2 O 3 ) and a transparent substrate such as glass. However, the present invention is not limited thereto, and may be formed of a conductive substrate such as GaN, SiC, ZnO, Si, GaP, and GaAs. Hereinafter, a case where the base substrate 1100 is a sapphire substrate (Al 2 O 3 ) will be described. The thickness of the base substrate 1100 is not particularly limited, but for example, the base substrate 1100 may have a thickness ranging from 400 μm to 1500 μm.

베이스 기판(1100) 상에는 복수의 반도체층들이 형성된다. 에피택셜법에 의해 성장되는 복수의 반도체층들은 시드 결정을 성장시켜 형성될 수 있다. 여기서, 반도체층을 형성하는 방법은 전자빔 증착법, 물리적 기상 증착법(Physical vapor deposition, PVD), 화학적 기상 증착법(Chemical vapor deposition, CVD), 플라즈마 레이저 증착법(Plasma laser deposition, PLD), 이중형 열증착법(Dual-type thermal evaporation), 스퍼터링(Sputtering), 금속-유기물 화학기상 증착법(Metal organic chemical vapor deposition, MOCVD) 등일 수 있으며, 바람직하게는, 금속-유기물 화학기상 증착법(MOCVD)에 의해 형성될 수 있다. 다만, 이에 제한되지 않는다. A plurality of semiconductor layers are formed on the base substrate 1100. A plurality of semiconductor layers grown by an epitaxial method may be formed by growing a seed crystal. Here, the method of forming the semiconductor layer includes electron beam deposition, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), and dual thermal evaporation (Dual -type thermal evaporation), sputtering, metal-organic chemical vapor deposition (Metal organic chemical vapor deposition, MOCVD), and the like, and preferably, metal-organic chemical vapor deposition (MOCVD). However, it is not limited thereto.

복수의 반도체층을 형성하기 위한 전구체 물질은 대상 물질을 형성하기 위해 통상적으로 선택될 수 있는 범위 내에서 특별히 제한되지 않는다. 일 예로, 전구체 물질은 메틸기 또는 에틸기와 같은 알킬기를 포함하는 금속 전구체일 수 있다. 예를 들어, 트리메틸 갈륨(Ga(CH3)3), 트리메틸 알루미늄(Al(CH3)3), 트리에틸 인산염((C2H5)3PO4)과 같은 화합물일 수 있으나, 이에 제한되지 않는다. 이하에서는, 복수의 반도체층을 형성하는 방법이나 공정 조건 등에 대하여는 생략하여 설명하며, 발광 소자(300)의 제조방법의 순서나 적층 구조에 대하여 상세히 설명하기로 한다.The precursor material for forming a plurality of semiconductor layers is not particularly limited within a range that can be normally selected to form a target material. For example, the precursor material may be a metal precursor including an alkyl group such as a methyl group or an ethyl group. For example, it may be a compound such as trimethyl gallium (Ga(CH 3 ) 3 ), trimethyl aluminum (Al(CH 3 ) 3 ), triethyl phosphate ((C 2 H 5 ) 3 PO 4 ), but is not limited thereto. Does not. Hereinafter, a method of forming a plurality of semiconductor layers, a process condition, etc. will be omitted and described, and a sequence and a stacked structure of a method of manufacturing the light emitting device 300 will be described in detail.

베이스 기판(1100) 상에는 버퍼 물질층(1200)이 형성된다. 도면에서는 버퍼 물질층(1200)이 한층 적층된 것을 도시하고 있으나, 이에 제한되지 않으며, 복수의 층을 형성할 수도 있다. 버퍼 물질층(1200)은 제1 반도체(3100)와 베이스 기판(1100)의 격자 상수 차이를 줄이기 위해 배치될 수 있다. A buffer material layer 1200 is formed on the base substrate 1100. Although the drawing shows that one layer of the buffer material layer 1200 is stacked, it is not limited thereto, and a plurality of layers may be formed. The buffer material layer 1200 may be disposed to reduce a difference in lattice constant between the first semiconductor 3100 and the base substrate 1100.

일 예로, 버퍼 물질층(1200)은 언도프드(Undoped) 반도체를 포함할 수 있으며, 실질적으로 제1 반도체(3100)와 동일한 물질을 포함하되, n형 또는 p형으로 도핑되지 않은 물질일 수 있다. 예시적인 실시예에서, 버퍼 물질층(1200)은 도핑되지 않은 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중 적어도 어느 하나일 수 있으나, 이에 제한되지 않는다. 또한, 버퍼 물질층(1200)은 베이스 기판(1100)에 따라 생략될 수도 있다. 이하에서는, 베이스 기판(1100) 상에 언도프드 반도체를 포함하는 버퍼 물질층(1200)이 형성된 경우를 예시하여 설명하기로 한다.For example, the buffer material layer 1200 may include an undoped semiconductor, and may include substantially the same material as the first semiconductor 3100, but may be a material that is not doped with n-type or p-type. . In an exemplary embodiment, the buffer material layer 1200 may be at least one of undoped InAlGaN, GaN, AlGaN, InGaN, AlN, and InN, but is not limited thereto. Also, the buffer material layer 1200 may be omitted depending on the base substrate 1100. Hereinafter, a case where the buffer material layer 1200 including an undoped semiconductor is formed on the base substrate 1100 will be described.

다음으로, 도 12를 참조하면, 하부 기판(1000) 상에 반도체 구조물(3000)을 형성한다. 반도체 구조물(3000)은 제1 반도체(3100), 활성층(3300), 제2 반도체(3200) 및 전극물질층(3700)을 포함할 수 있다. 반도체 구조물(3000)에 포함되는 복수의 물질층들은 상술한 바와 같이 통상적인 공정을 수행하여 형성될 수 있고, 반도체 구조물(3000)에 포함된 복수의 층들은 일 실시예에 따른 발광 소자(300)에 포함된 각 층들에 대응될 수 있다. 즉, 이들은 각각 발광 소자(300)의 제1 반도체층(310), 활성층(330), 제2 반도체층(320) 및 전극층(370)과 동일한 물질들을 포함할 수 있다. Next, referring to FIG. 12, a semiconductor structure 3000 is formed on the lower substrate 1000. The semiconductor structure 3000 may include a first semiconductor 3100, an active layer 3300, a second semiconductor 3200, and an electrode material layer 3700. The plurality of material layers included in the semiconductor structure 3000 may be formed by performing a conventional process as described above, and the plurality of layers included in the semiconductor structure 3000 may be the light emitting device 300 according to an exemplary embodiment. It may correspond to each of the layers included in the. That is, these may include the same materials as the first semiconductor layer 310, the active layer 330, the second semiconductor layer 320, and the electrode layer 370 of the light emitting device 300, respectively.

이어, 도 13을 참조하면, 반도체 구조물(3000)을 식각하여 서로 이격된 반도체 코어(3000')를 형성한다. 반도체 구조물(3000)은 통상적인 방법에 의해 식각될 수 있다. 예를 들어, 반도체 구조물(3000)은 그 상부에 식각 마스크층을 형성하고, 반도체 구조물(3000)을 식각 마스크층을 따라 하부 기판(1000)에 수직한 방향으로 식각하는 방법에 의해 식각될 수 있다. Next, referring to FIG. 13, the semiconductor structure 3000 is etched to form a semiconductor core 3000 ′ spaced apart from each other. The semiconductor structure 3000 may be etched by a conventional method. For example, the semiconductor structure 3000 may be etched by forming an etching mask layer thereon and etching the semiconductor structure 3000 along the etching mask layer in a direction perpendicular to the lower substrate 1000. .

예를 들어, 반도체 구조물(3000)을 식각하는 공정은 건식식각법, 습식식각법, 반응성 이온 에칭법(Reactive ion etching, RIE), 유도 결합 플라즈마 반응성 이온 에칭법(Inductively coupled plasma reactive ion etching, ICP-RIE) 등일 수 있다. 건식 식각법의 경우 이방성 식각이 가능하여 수직 식각에 적합할 수 있다. 상술한 방법의 식각법을 이용할 경우, 식각 에천트(Etchant)는 Cl2 또는 O2 등일 수 있다. 다만, 이에 제한되는 것은 아니다. For example, the process of etching the semiconductor structure 3000 is a dry etching method, a wet etching method, a reactive ion etching method (Reactive ion etching, RIE), an inductively coupled plasma reactive ion etching method (ICP). -RIE), etc. In the case of dry etching, anisotropic etching is possible, so it may be suitable for vertical etching. When the etching method of the above-described method is used, the etching etchant may be Cl 2 or O 2. However, it is not limited thereto.

몇몇 실시예에서, 반도체 구조물(3000)의 식각은 건식 식각법과 습식 식각법을 혼용하여 이루어질 수 있다. 예를 들어, 먼저 건식 식각법에 의해 깊이 방향의 식각을 한 후, 등방성 식각인 습식 식각법을 통해 식각된 측벽이 표면과 수직한 평면에 놓이도록 할 수 있다. In some embodiments, the semiconductor structure 3000 may be etched by using a dry etching method and a wet etching method. For example, first, etching in the depth direction may be performed by a dry etching method, and then a sidewall may be etched through a wet etching method, which is an isotropic etching method, to lie on a plane perpendicular to the surface.

다음으로, 반도체 코어(3000')의 외면을 둘러싸는 제1 외막(380) 및 제2 외막(390)을 포함하는 소자 로드(ROD)를 형성한다.Next, a device rod ROD including a first outer layer 380 and a second outer layer 390 surrounding an outer surface of the semiconductor core 3000 ′ is formed.

일 실시예에 따르면, 제1 외막(380)과 제2 외막(390)을 형성하는 단계는, 제2 외막(390)을 구성하는 기재층(3900)을 형성하는 단계, 제1 외막(380)을 형성하는 절연피막(3800)을 형성하고 이를 식각하는 제1 식각 단계(1st etch) 및 기재층(3900)을 식각하여 제2 외막(390)을 형성하는 제2 식각 단계(2nd ethc)를 포함할 수 있다. According to an embodiment, the forming of the first outer layer 380 and the second outer layer 390 includes forming the base layer 3900 constituting the second outer layer 390, and the first outer layer 380 A first etching step (1 st etch) of forming the insulating film 3800 to form a layer and etching it, and a second etching step of forming the second outer layer 390 by etching the base layer 3900 (2 nd ethc) It may include.

먼저, 도 14를 참조하면, 하부기판(1000) 상에 서로 이격되어 형성된 반도체 코어(3000')의 외면 일부를 둘러싸는 기재층(3900)을 형성한다. 기재층(3900)은 후속 공정에서 일부 식각되어 제2 외막(390)을 형성할 수 있다. 기재층(3900)은 반도체 코어(3000')들이 이들이 이격된 공간을 채우도록 형성되고, 이와 동시에 반도체 코어(3000')의 외면 일부를 둘러싸도록 배치될 수 있다. First, referring to FIG. 14, a base layer 3900 surrounding a part of the outer surface of the semiconductor core 3000 ′ formed to be spaced apart from each other on the lower substrate 1000 is formed. The base layer 3900 may be partially etched in a subsequent process to form the second outer layer 390. The base layer 3900 may be formed so that the semiconductor cores 3000 ′ fill the spaces spaced apart from them, and at the same time, may be disposed to surround a part of the outer surface of the semiconductor core 3000 ′.

예시적인 실시예에서, 기재층(3900)은 반도체 코어(3000')의 제1 반도체층(310) 일부를 둘러싸도록 형성되고, 활성층(330)과 접촉하지 않을 수 있다. 도면에 도시된 바와 같이 기재층(3900)의 높이는 제1 반도체층(310)의 길이보다 낮고, 활성층(330)의 외면에는 기재층(3900)이 형성되지 않을 수 있다. 이에 따라 후속 공정에서 형성되는 제1 외막(380)은 제1 반도체층(310), 활성층(330) 및 제2 반도체층(320)의 외면을 둘러싸도록 배치될 수 있다. In an exemplary embodiment, the base layer 3900 is formed to surround a part of the first semiconductor layer 310 of the semiconductor core 3000 ′, and may not contact the active layer 330. As shown in the drawing, the height of the base layer 3900 is lower than the length of the first semiconductor layer 310, and the base layer 3900 may not be formed on the outer surface of the active layer 330. Accordingly, the first outer layer 380 formed in a subsequent process may be disposed to surround the outer surfaces of the first semiconductor layer 310, the active layer 330, and the second semiconductor layer 320.

발광 소자(300)의 제조 공정 중, 제1 외막(380)을 이루는 재료보다 제2 외막(390)을 이루는 재료인 기재층(3900)이 먼저 형성되므로, 제1 외막(380)과 제2 외막(390)의 길이(ha, hb)는 기재층(3900)의 높이에 따라 달라질 수 있다. 기재층(3900)의 높이는 제2 외막(390)의 길이(hb)와 실질적으로 동일하게 형성될 수 있고, 제1 외막(380)의 길이(ha)는 기재층(3900)의 높이에 따라 달라질 수 있다. During the manufacturing process of the light emitting device 300, since the base layer 3900, which is a material constituting the second outer layer 390, is formed earlier than the material constituting the first outer layer 380, the first outer layer 380 and the second outer layer are formed. The lengths (ha, hb) of 390 may vary depending on the height of the base layer 3900. The height of the base layer 3900 may be formed substantially the same as the length hb of the second outer layer 390, and the length ha of the first outer layer 380 varies depending on the height of the base layer 3900. I can.

한편, 기재층(3900)의 재료는 제2 외막(390)의 종류에 따라 달라질 수 있다. 도 8을 참조하여 상술한 바와 같이 제2 외막(390)이 활성층(330)에서 생성된 광이 원활하게 방출되도록 굴절층의 기능을 수행할 경우, 기재층(3900)은 굴절률이 제1 외막(380)보다 높은 재료를 포함할 수 있다. 또한, 제2 외막(390)이 활성층(330)에서 생성된 열을 방출하는 기능을 수행할 경우, 기재층(3900)은 열전도율이 높은 재료를 포함할 수도 있다. 즉, 기재층(3900)은 제2 외막(390)의 기능에 따라 다양한 재료를 포함할 수 있으며, 그 종류는 특별히 제한되지 않는다. Meanwhile, the material of the base layer 3900 may vary depending on the type of the second outer layer 390. As described above with reference to FIG. 8, when the second outer layer 390 functions as a refractive layer so that light generated from the active layer 330 is smoothly emitted, the base layer 3900 has a refractive index of the first outer layer ( 380). In addition, when the second outer layer 390 performs a function of dissipating heat generated from the active layer 330, the base layer 3900 may include a material having high thermal conductivity. That is, the base layer 3900 may include various materials according to the function of the second outer layer 390, and the type is not particularly limited.

이어, 도 15를 참조하면, 기재층(3900) 상에 배치되고 반도체 코어(3000')의 노출된 외면을 둘러싸는 절연피막(3800)을 형성한다. 도 15와 같이, 절연피막(3800)은 반도체 코어(3000')의 측면, 상면 및 반도체 코어(3000')가 이격된 영역에서 노출된 기재층(3900) 상에도 형성될 수 있다. 절연피막(3800)은 반도체 코어(3000')의 외면에 절연물질을 도포하거나 침지시키는 방법 등을 이용하여 형성될 수 있다. 다만, 이에 제한되는 것은 아니다. 일 예로, 절연피막(3800)은 원자층 증착법(Atomic layer depsotion, ALD)으로 형성될 수 있다. 절연피막(3800)은 반도체 코어(3000')가 노출되도록 일부 식각되어 제1 외막(380)을 형성할 수 있다. Next, referring to FIG. 15, an insulating film 3800 is formed on the base layer 3900 and surrounding the exposed outer surface of the semiconductor core 3000 ′. As shown in FIG. 15, the insulating film 3800 may also be formed on the side surface and the upper surface of the semiconductor core 3000 ′, and on the substrate layer 3900 exposed in a region where the semiconductor core 3000 ′ is spaced apart. The insulating film 3800 may be formed using a method of applying or immersing an insulating material on the outer surface of the semiconductor core 3000 ′. However, it is not limited thereto. For example, the insulating film 3800 may be formed by atomic layer deposition (ALD). The insulating film 3800 may be partially etched to expose the semiconductor core 3000 ′ to form the first outer film 380.

이어, 도 16을 참조하면, 절연피막(3800)을 일부 제거하는 제1 식각 공정(1st etch)을 수행하여 제1 외막(380)을 형성한다. 제1 식각 공정(1st etch)은 하부 기판(1000) 전면에 걸쳐 수행될 수 있다. 이에 따라 절연피막(3800) 중 반도체 코어(3000')의 상면 및 반도체 코어(3000')들이 이격된 영역에 배치된 부분이 식각되어 제거될 수 있다. 제1 식각 공정(1st etch)은 이방성 식각인 건식 식각이나 에치백 등의 공정이 수행될 수 있다. 제1 식각 공정(1st etch)에 의해 절연피막(3800)이 부분적으로 제거되고, 전극층(370) 상면 및 기재층(3900) 일부가 노출될 수 있다. 이를 통해 절연피막(3800)은 제1 외막(380)을 형성할 수 있다.Next, referring to FIG. 16, the first outer layer 380 is formed by performing a first etching process (1 st etch) of partially removing the insulating layer 3800. The first etching process (1 st etch) may be performed over the entire surface of the lower substrate 1000. Accordingly, portions of the insulating film 3800 in which the upper surface of the semiconductor core 3000 ′ and the regions where the semiconductor cores 3000 ′ are spaced apart from each other may be etched to be removed. In the first etching process (1 st etch), a process such as dry etching or etchback, which is anisotropic etching, may be performed. The insulating film 3800 may be partially removed by a first etching process (1 st etch), and the upper surface of the electrode layer 370 and a part of the base layer 3900 may be exposed. Through this, the insulating film 3800 may form a first outer film 380.

도면에서는 전극층(370)의 상면이 노출되고, 제1 외막(380)의 상부면이 평탄한 것으로 도시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 제1 외막(380)은 전극층(370)을 둘러싸는 영역에서 외면이 부분적으로 곡률지게 형성될 수 있다. 절연피막(3800)을 식각하는 공정에서, 절연피막(3800)의 상부면 뿐만 아니라 측면도 부분적으로 제거되고, 활성층(330)을 둘러싸는 제1 외막(380)은 단부면이 일부 식각된 상태로 형성될 수 있다. In the drawing, the top surface of the electrode layer 370 is exposed, and the top surface of the first outer layer 380 is shown to be flat, but is not limited thereto. In some embodiments, the outer surface of the first outer layer 380 may be partially curved in a region surrounding the electrode layer 370. In the process of etching the insulating film 3800, not only the top surface but also the side surfaces of the insulating film 3800 are partially removed, and the first outer film 380 surrounding the active layer 330 is formed with the end surface partially etched. Can be.

다음으로 도 17을 참조하면 기재층(3900)의 일부를 식각하는 제2 식각 공정(2nd etch)을 수행하여 제2 외막(390)을 형성한다. 반도체 코어(3000')는 외면에 제1 외막(380) 및 제2 외막(390)이 배치되어 소자 로드(ROD)를 형성할 수 있다. 기재층(3900)을 식각하는 공정은 통상적인 방법에 의해 수행될 수 있다. 다만, 제2 식각 공정(2nd etch)은 제1 식각 공정(1st etch)과 다른 공정 조건 또는 에천트로 식각되어 기재층(3900)만이 선택적으로 식각될 수 있다. 이에 따라 절연피막(3800) 또는 반도체 코어(3000') 중 노출된 전극층(370) 상면은 거의 식각되지 않고, 반도체 코어(3000')들 사이의 기재층(3900)만이 식각되어 제거될 수 있다. 이를 통해 반도체 코어(3000')의 외면 일부를 둘러싸는 제2 외막(390)이 형성된다. Next, referring to FIG. 17, a second etch process (2 nd etch) of etching a part of the base layer 3900 is performed to form a second outer layer 390. The semiconductor core 3000 ′ may have a first outer layer 380 and a second outer layer 390 disposed on an outer surface of the semiconductor core 3000 ′ to form a device rod ROD. The process of etching the base layer 3900 may be performed by a conventional method. However, in the second etching process (2 nd etch), only the base layer 3900 may be selectively etched by etching with a process condition or etchant different from that of the first etching process (1 st etch). Accordingly, the top surface of the electrode layer 370 exposed among the insulating film 3800 or the semiconductor core 3000 ′ is hardly etched, and only the base layer 3900 between the semiconductor cores 3000 ′ may be etched and removed. Through this, a second outer layer 390 surrounding a part of the outer surface of the semiconductor core 3000 ′ is formed.

마지막으로, 도 18에 도시된 바와 같이, 제1 외막(380) 및 제2 외막(390)이 형성된 소자 로드(ROD)를 하부 기판(1000)으로부터 분리하여 발광 소자(300)를 제조한다. Finally, as shown in FIG. 18, the device rod ROD on which the first outer layer 380 and the second outer layer 390 are formed is separated from the lower substrate 1000 to manufacture the light emitting device 300.

이상에서 설명한 공정을 통해 일 실시예에 따른 발광 소자(300)를 제조할 수 있다. 이렇게 제조된 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 배치되고, 그 상부에 제3 절연층(530) 및 접촉 전극(260) 등을 배치하여 표시 장치(10)를 제조할 수 있다. 이어, 다른 도면을 더 참조하여 표시 장치(10)의 제조 공정에 대하여 설명하기로 한다.The light emitting device 300 according to an exemplary embodiment may be manufactured through the process described above. The light emitting device 300 manufactured in this way is disposed between the first electrode 210 and the second electrode 220, and a third insulating layer 530 and a contact electrode 260 are disposed thereon to provide a display device ( 10) can be prepared. Next, a manufacturing process of the display device 10 will be described with further reference to other drawings.

도 19 내지 도 21은 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도들이다.19 to 21 are cross-sectional views illustrating a part of a manufacturing process of a display device according to an exemplary embodiment.

먼저, 도 19를 참조하면, 제1 절연층(510), 제1 절연층(510) 상에 서로 이격되어 배치되는 제1 내부 뱅크(410) 및 제2 내부 뱅크(420), 제1 내부 뱅크(410) 및 제2 내부 뱅크(420) 상에 각각 배치되는 제1 전극(210) 및 제2 전극(220), 및 제1 전극(210)과 제2 전극(220)을 덮는 제2 절연물층(520’)을 준비한다. 제2 절연물층(520’)은 후속 공정에서 일부 패터닝되어 표시 장치(10)의 제2 절연층(520)을 이룰 수 있다. 상기의 부재들은 통상적인 마스크 공정을 수행하여 금속, 무기물 또는 유기물 등을 패터닝함으로써 형성될 수 있다.First, referring to FIG. 19, a first internal bank 410 and a second internal bank 420 and a first internal bank disposed on the first insulating layer 510 and the first insulating layer 510 to be spaced apart from each other. The first electrode 210 and the second electrode 220 disposed on the 410 and the second internal bank 420, respectively, and a second insulating material layer covering the first electrode 210 and the second electrode 220 Prepare (520'). The second insulating layer 520 ′ may be partially patterned in a subsequent process to form the second insulating layer 520 of the display device 10. The above members may be formed by performing a conventional mask process and patterning a metal, inorganic material, or organic material.

이어, 제1 전극(210)과 제2 전극(220) 상에 발광 소자(300)를 포함하는 잉크(900)를 분사한다. 잉크(900)는 용매(910) 및 용매(910) 내에 분산된 발광 소자(300)를 포함할 수 있다. 발광 소자(300)는 용매(910) 내에 분산된 상태로 전극(210, 220) 상에 분사될 수 있고, 후속 공정에서 인가되는 전기 신호에 의해 제1 전극(210)과 제2 전극(220) 사이에 정렬될 수 있다.Subsequently, the ink 900 including the light emitting element 300 is sprayed onto the first electrode 210 and the second electrode 220. The ink 900 may include a solvent 910 and a light emitting device 300 dispersed in the solvent 910. The light emitting device 300 may be sprayed onto the electrodes 210 and 220 in a state dispersed in the solvent 910, and the first electrode 210 and the second electrode 220 are applied by an electric signal applied in a subsequent process. Can be arranged in between.

다음으로 도 20을 참조하면, 제1 전극(210)과 제2 전극(220)에 전기 신호를 인가하여 발광 소자(300)를 포함하는 잉크(900) 상에 전계(IEL)를 생성한다. 발광 소자(300)는 전계(IEL)에 의해 유전영동힘을 전달 받고, 배향 방향 및 위치가 바뀌면서 제1 전극(210)과 제2 전극(220) 사이에 안착될 수 있다. Next, referring to FIG. 20, an electric field IEL is generated on the ink 900 including the light emitting element 300 by applying an electric signal to the first electrode 210 and the second electrode 220. The light emitting device 300 may receive a dielectrophoretic force by an electric field IEL, and may be seated between the first electrode 210 and the second electrode 220 while the orientation direction and position are changed.

이어, 도 21을 참조하면, 잉크(900)의 용매(910)를 제거한다. 이를 통해 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 배치되고, 복수의 발광 소자(300)들이 제1 전극(210)과 제2 전극(220) 사이에 안착됨에 따라 이들은 특정 배향 방향을 갖고 정렬될 수 있다. Next, referring to FIG. 21, the solvent 910 of the ink 900 is removed. Through this, the light emitting device 300 is disposed between the first electrode 210 and the second electrode 220, and a plurality of light emitting devices 300 are seated between the first electrode 210 and the second electrode 220 As they become, they can be aligned with a specific orientation direction.

도면으로 도시하지 않았으나 이후의 공정에서 발광 소자(300) 상에 제3 절연층(530)을 형성하고, 제2 절연물층(520’)을 패터닝하여 제2 절연층(520)을 형성한다. 이후, 제1 접촉 전극(261) 및 제2 접촉 전극(262), 및 패시베이션층(550)을 형성함으로써 표시 장치(10)를 제조할 수 있다. Although not shown in the drawing, in a later process, the third insulating layer 530 is formed on the light emitting device 300 and the second insulating layer 520 is formed by patterning the second insulating layer 520'. Thereafter, the display device 10 may be manufactured by forming the first contact electrode 261, the second contact electrode 262, and the passivation layer 550.

이상에서 설명한 바에 따라 일 실시예에 따른 발광 소자(300) 및 표시 장치(10)를 제조할 수 있다. 일 실시예에 따른 발광 소자(300)는 절연막의 제1 외막(380)과, 기능성막의 제2 외막(390)을 포함할 수 있다. 제1 외막(380)은 적어도 발광 소자(300)의 활성층(330)을 둘러싸도록 배치되어 활성층(330)의 손상을 방지하고, 제2 외막(390)은 굴절률이 낮은 재료를 포함하여 활성층(330)에서 생성된 광이 원활하게 방출되는 것을 유도할 수 있다. 이에 따라, 일 실시예에 따른 표시 장치(10)는 제1 외막(380)과 제2 외막(390)을 갖는 발광 소자(300)를 포함하여 발광 효율 및 소자 신뢰성이 향상될 수 있다. As described above, the light emitting device 300 and the display device 10 according to the exemplary embodiment may be manufactured. The light emitting device 300 according to an embodiment may include a first outer layer 380 of an insulating layer and a second outer layer 390 of a functional layer. The first outer layer 380 is disposed so as to surround at least the active layer 330 of the light emitting device 300 to prevent damage to the active layer 330, and the second outer layer 390 includes a material having a low refractive index. ), it can induce the smooth emission of the generated light. Accordingly, the display device 10 according to the exemplary embodiment may include the light emitting device 300 having the first outer layer 380 and the second outer layer 390 to improve luminous efficiency and device reliability.

이하에서는 다양한 실시예에 따른 발광 소자(300) 및 표시 장치(10)에 대하여 설명하기로 한다.Hereinafter, the light emitting device 300 and the display device 10 according to various embodiments will be described.

도 22는 일 실시예에 따른 발광 소자의 개략적인 단면도이다. 도 23은 일 실시예에 따른 표시 장치의 발광 소자에서 생성된 열이 방출되는 것을 나타내는 개략도이다. 22 is a schematic cross-sectional view of a light emitting device according to an exemplary embodiment. 23 is a schematic diagram illustrating that heat generated by a light emitting element of a display device is emitted according to an exemplary embodiment.

도 22 및 도 23을 참조하면, 일 실시예에 따른 발광 소자(300_1)는 제2 외막(390_1)이 열전도율이 높은 재료를 포함하여 발광 소자(300_1)에서 생성된 열을 방출하는 방열층의 기능을 수행할 수 있다. 도 22 및 도 23의 실시예는 발광 소자(300_1)의 제2 외막(390_1)이 다른 재료를 포함하는 점에서 도 6 및 도 8의 실시예와 차이가 있다.Referring to FIGS. 22 and 23, in the light emitting device 300_1 according to an exemplary embodiment, the second outer layer 390_1 includes a material having high thermal conductivity, and the function of the heat dissipation layer to emit heat generated from the light emitting device 300_1. You can do it. 22 and 23 differ from the embodiments of FIGS. 6 and 8 in that the second outer layer 390_1 of the light emitting device 300_1 includes a different material.

상술한 바와 같이, 발광 소자(300_1)의 제2 외막(390_1)은 활성층(330)과 이격되어 배치됨에 따라 반드시 활성층(330)을 보호하기 위한 절연막이 아닐 수도 있다. 제2 외막(390_1)의 발광 소자(300_1)의 발광 특성 및 소자 효율을 개선시키기 위해 다양한 기능을 갖는 기능성막일 수 있으며, 일 예로 방열층의 기능을 수행할 수 있다.As described above, since the second outer layer 390_1 of the light emitting device 300_1 is disposed to be spaced apart from the active layer 330, it may not necessarily be an insulating layer for protecting the active layer 330. The second outer layer 390_1 may be a functional layer having various functions to improve light emission characteristics and device efficiency of the light emitting device 300_1, and as an example, may function as a heat dissipation layer.

발광 소자(300_1)는 제1 전극(210) 및 제2 전극(220)으로부터 전기 신호를 전달 받고 활성층(330)에서 광이 생성될 수 있다. 발광 소자(300_1)의 반도체층(310, 320) 및 활성층(330)은 상기 전기 신호에 의해 열도 동시에 발생할 수 있는데, 일 실시예에 따른 발광 소자(300_1)는 열전도율이 높은 제2 외막(390_1)은 포함하여 상기 열을 효과적으로 방출할 수 있다. 이에 따라 표시 장치(10)를 구동할 때 발광 소자(300_1)가 열에 의해 손상되는 것을 방지할 수 있다. 이러한 발광 소자(300_1)의 제조 공정 중, 기재층(3900)을 열전도율이 높은 재료로 형성함으로써 제2 외막(390_1)은 발광 소자(300_1)의 방열층의 기능을 수행할 수 있다. 또한, 도면으로 도시하지 않았으나, 발광 소자(300_1)와 접촉하는 접촉 전극(260) 및 전극(210, 220)들도 열전도율이 높은 재료를 포함하여 발광 소자(300_1)의 열을 효율적으로 방출할 수 있다. 그 외, 다른 부재들에 대한 설명은 상술한 바와 동일한 바, 중복되는 설명은 생략하기로 한다.The light emitting device 300_1 may receive electric signals from the first electrode 210 and the second electrode 220 and light may be generated in the active layer 330. The semiconductor layers 310 and 320 and the active layer 330 of the light emitting device 300_1 may also generate heat simultaneously by the electric signal, and the light emitting device 300_1 according to an exemplary embodiment has a second outer layer 390_1 having high thermal conductivity. By including silver, the heat can be effectively released. Accordingly, when the display device 10 is driven, it is possible to prevent the light emitting element 300_1 from being damaged by heat. During the manufacturing process of the light emitting device 300_1, by forming the base layer 3900 of a material having high thermal conductivity, the second outer layer 390_1 may function as a heat dissipation layer of the light emitting device 300_1. In addition, although not shown in the drawings, the contact electrodes 260 and the electrodes 210 and 220 in contact with the light-emitting element 300_1 may also contain a material having a high thermal conductivity to efficiently emit heat from the light-emitting element 300_1. have. In addition, descriptions of other members are the same as described above, and redundant descriptions will be omitted.

도 24는 일 실시예에 따른 발광 소자의 개략적인 단면도이다. 도 25는 일 실시예에 따른 표시 장치의 발광 소자에서 생성된 광이 방출되는 것을 나타내는 개략도이다.24 is a schematic cross-sectional view of a light emitting device according to an embodiment. 25 is a schematic diagram illustrating emission of light generated by a light emitting device of a display device according to an exemplary embodiment.

도 24 및 도 25를 참조하면, 일 실시예에 따른 발광 소자(300_2)는 제2 외막(390_2)이 입사되는 광을 산란시키는 산란층의 기능을 수행할 수 있다. 도 24 및 도 25의 실시예는 발광 소자(300_2)의 제2 외막(390_2)이 다른 재료를 포함하는 점에서 도 6 및 도 8의 실시예와 차이가 있다. 상술한 바와 같이, 제2 외막(390)의 발광 소자(300)의 발광 특성 및 소자 효율을 개선시키기 위해 다양한 기능을 갖는 기능성막일 수 있으며, 일 예로 산란층의 기능을 수행할 수 있다.Referring to FIGS. 24 and 25, the light emitting device 300_2 according to an exemplary embodiment may function as a scattering layer for scattering light incident on the second outer layer 390_2. The embodiments of FIGS. 24 and 25 are different from the embodiments of FIGS. 6 and 8 in that the second outer layer 390_2 of the light emitting device 300_2 includes a different material. As described above, the second outer layer 390 may be a functional layer having various functions in order to improve the light emitting characteristics and device efficiency of the light emitting device 300, and as an example, may perform the function of a scattering layer.

발광 소자(300_2)의 활성층(330_2)에서 생성된 광은 대체로 발광 소자(300_2)의 양 단부로 출광되며, 이에 따라 발광 소자(300_2)의 상부로 향하는 광의 광량이 작을 수 있다. 도 24 및 도 25의 실시예는 발광 소자(300_2)의 제2 외막(390_2)이 광을 산란시킴으로써 발광 소자(300_2)의 상부를 향하는 광의 광량을 증가시킴과 동시에 균일한 밀도의 광을 방출할 수 있다. 이러한 발광 소자(300_2)의 제조 공정 중, 기재층(3900)을 광 산란성 재료로 형성함으로써 제2 외막(390_2)은 발광 소자(300_2)의 산란층의 기능을 수행할 수 있다. 그 외, 다른 부재들에 대한 설명은 상술한 바와 동일한 바, 중복되는 설명은 생략하기로 한다.The light generated by the active layer 330_2 of the light emitting device 300_2 is generally emitted to both ends of the light emitting device 300_2, and accordingly, the amount of light directed to the top of the light emitting device 300_2 may be small. 24 and 25, the second outer layer 390_2 of the light-emitting element 300_2 scatters light, thereby increasing the amount of light directed to the top of the light-emitting element 300_2 and emitting light of a uniform density. I can. During the manufacturing process of the light-emitting device 300_2, by forming the base layer 3900 of a light scattering material, the second outer layer 390_2 may function as a scattering layer of the light-emitting device 300_2. In addition, descriptions of other members are the same as described above, and redundant descriptions will be omitted.

한편, 발광 소자(300)의 제2 외막(390)은 반도체층(310, 320)과 외부와의 굴절률 차이를 줄여줌과 동시에 방출되는 광을 산란시키기 위해, 산란체(도 26의 '395')를 더 포함할 수 있다. Meanwhile, the second outer layer 390 of the light emitting device 300 reduces the difference in refractive index between the semiconductor layers 310 and 320 and the outside and scatters the emitted light. ) May be further included.

도 26은 일 실시예에 따른 발광 소자의 개략적인 단면도이다. 26 is a schematic cross-sectional view of a light emitting device according to an exemplary embodiment.

도 26을 참조하면, 일 실시예에 따른 발광 소자(300_3)는 제2 외막(390_3) 내에 분산된 산란체(395_3)를 더 포함할 수 있다. 도 26의 실시예는 제2 외막(390_3) 내에 산란체(395_3)가 더 배치된 점에서 도 6의 실시예와 차이가 있다. 이에 따라, 발광 소자(300_3)는 활성층(330)에서 생성된 광이 제2 외막(390_3)을 통해 발광 소자(300_3)의 상부를 향해 방출되면서 산란될 수 있다. 표시 장치(10_3)는 도 26의 발광 소자(300_3)를 포함함에 따라 각 화소(PX) 또는 서브 화소(PXn) 당 발광 효율이 향상될 수 있다. 이러한 발광 소자(300_3)는 제조 공정 중, 제2 외막(390_3)을 형성하는 공정에서 기재층(3900)에 산란체(395_3)를 더 첨가함으로써 형성될 수 있다. Referring to FIG. 26, the light emitting device 300_3 according to an embodiment may further include a scattering body 395_3 dispersed in the second outer layer 390_3. The embodiment of FIG. 26 is different from the embodiment of FIG. 6 in that the scattering body 395_3 is further disposed in the second outer layer 390_3. Accordingly, the light emitting device 300_3 may be scattered while light generated by the active layer 330 is emitted toward the upper portion of the light emitting device 300_3 through the second outer layer 390_3. As the display device 10_3 includes the light emitting element 300_3 of FIG. 26, luminous efficiency per pixel PX or sub-pixel PXn may be improved. The light emitting device 300_3 may be formed by adding a scattering body 395_3 to the base layer 3900 in a process of forming the second outer layer 390_3 during a manufacturing process.

도 27은 도 26의 발광 소자의 제조 공정 중 일부를 나타내는 단면도이다.27 is a cross-sectional view illustrating a part of a manufacturing process of the light emitting device of FIG. 26.

도 27을 참조하면, 발광 소자(300_3)의 제조 공정 중 기재층(3900)을 형성하는 단계에서, 기재층(3900) 내에 산란체(395_3)들이 더 혼합될 수 있다. 기재층(3900)은 도 14의 실시예와 실질적으로 동일한 재료로 형성되되, 산란체(395_3)들이 기재층(3900) 내에 배치될 수 있다. 제1 외막(380_3)을 형성한 뒤 제2 외막(390_3)을 형성하는 경우, 제2 외막(390_3)은 반도체층(310, 320)과 굴절률 차이가 적은 재료로 형성됨과 동시에 산란체(395_3)들이 더 배치될 수 있다. 이를 통해 발광 소자(300_3)의 발광 효율이 향상될 수 있다. 그 외, 다른 부재들에 대한 설명은 상술한 바와 동일한 바, 중복되는 설명은 생략하기로 한다.Referring to FIG. 27, in the step of forming the base layer 3900 during the manufacturing process of the light emitting device 300_3, scattering bodies 395_3 may be further mixed in the base layer 3900. The base layer 3900 is formed of substantially the same material as the embodiment of FIG. 14, but scattering bodies 395_3 may be disposed in the base layer 3900. When the second outer layer 390_3 is formed after the first outer layer 380_3 is formed, the second outer layer 390_3 is formed of a material having a small difference in refractive index from the semiconductor layers 310 and 320 and at the same time the scattering body 395_3 More can be placed. Through this, the luminous efficiency of the light emitting device 300_3 may be improved. In addition, descriptions of other members are the same as described above, and redundant descriptions will be omitted.

도 28은 일 실시예에 따른 발광 소자의 개략적인 단면도이다.28 is a schematic cross-sectional view of a light emitting device according to an embodiment.

도 28을 참조하면, 일 실시예에 따른 발광 소자(300_4)는 제1 외막(380_4)과 제2 외막(390_4)의 두께가 서로 다를 수 있다. 제1 외막(380_4)과 제2 외막(390_4)은 서로 다른 공정, 예를 들어 제1 외막(380_4)은 제1 식각 공정(1st etch)을 수행하여 형성되고, 제2 외막(390_4)은 제2 식각 공정(2nd etch)을 수행하여 형성된다. 제1 식각 공정(1st etch)과 제2 식각 공정(2nd etch)은 각각 절연피막(3800)과 기재층(3900)의 재료에 따라 다른 공정 조건에서 수행될 수 있고, 제1 외막(380_4)과 제2 외막(390_4)은 서로 다른 두께를 가질 수 있다. 도면에서는 제2 외막(390_4)의 두께(dd2)가 제1 외막(380_4)의 두께(dd1)보다 두꺼운 것이 예시되어 있으나, 이에 제한되지 않는다. 경우에 따라서 제1 외막(380_4)의 두께가 제2 외막(390_4)보다 두꺼울 수 있다. Referring to FIG. 28, in the light emitting device 300_4 according to an exemplary embodiment, a first outer layer 380_4 and a second outer layer 390_4 may have different thicknesses. The first outer layer 380_4 and the second outer layer 390_4 are formed by different processes, for example, the first outer layer 380_4 is formed by performing a first etching process (1 st etch), and the second outer layer 390_4 is It is formed by performing a second etching process (2 nd etch). The first etching process (1 st etch) and the second etching process (2 nd etch) may be performed under different process conditions depending on the materials of the insulating film 3800 and the base layer 3900, respectively, and the first outer film 380_4 ) And the second outer layer 390_4 may have different thicknesses. In the drawing, it is illustrated that the thickness dd2 of the second outer layer 390_4 is thicker than the thickness dd1 of the first outer layer 380_4, but is not limited thereto. In some cases, the thickness of the first outer layer 380_4 may be thicker than that of the second outer layer 390_4.

본 실시예에 따른 발광 소자(300_4)는 제1 외막(380_4)과 제2 외막(390_4)의 두께를 각각 조절할 수 있다. 예를 들어, 발광 소자(300_4)는 제2 외막(390_4)의 두께를 조절하여, 발광 소자(300_4)의 발광 효율 및 소자 효율을 원하는 만큼 개선할 수 있다. 또한, 발광 소자(300_4)는 제1 외막(380_4)의 두께를 조절하여 발광 소자(300_4)의 활성층(330)이 손상되는 것을 최소화할 수 있다. 일 실시예에 따른 발광 소자(300_4)는 표시 장치(10)의 제조 공정 및 다른 조건들에 따라 제1 외막(380_4)과 제2 외막(390_4)이 다양하게 변형될 수 있다. In the light emitting device 300_4 according to the present exemplary embodiment, the thicknesses of the first outer layer 380_4 and the second outer layer 390_4 may be adjusted, respectively. For example, the light emitting device 300_4 may improve the luminous efficiency and device efficiency of the light emitting device 300_4 as desired by adjusting the thickness of the second outer layer 390_4. In addition, the light emitting device 300_4 may minimize damage to the active layer 330 of the light emitting device 300_4 by adjusting the thickness of the first outer layer 380_4. In the light emitting device 300_4 according to an exemplary embodiment, the first outer layer 380_4 and the second outer layer 390_4 may be variously modified according to a manufacturing process of the display device 10 and other conditions.

또한, 발광 소자(300)는 필요한 경우 제1 외막(380)의 길이(ha)가 더 길어질 수 있고, 표시 장치(10)에 포함된 발광 소자(300)는 제1 외막(380)이 제3 절연층(530)과도 접촉할 수 있다. In addition, the light emitting element 300 may have a longer length ha of the first outer layer 380 if necessary, and the light emitting element 300 included in the display device 10 has a first outer layer 380 It may also contact the insulating layer 530.

도 29는 일 실시예에 따른 발광 소자를 포함하는 표시 장치의 일부를 나타내는 단면도이다.29 is a cross-sectional view illustrating a part of a display device including a light emitting device according to an exemplary embodiment.

도 29를 참조하면, 발광 소자(300_5)의 제1 외막(380_5)이 도 8의 실시예보다 길이가 더 길어질 수 있고, 표시 장치(10_5)의 제3 절연층(530_5)은 제1 외막(380_5) 및 제2 외막(390_5)과 접촉할 수 있다. 이에 따라, 발광 소자(300_5)와 제3 절연층(530_5) 사이의 접촉면인 제7 접촉면(S7)과 제8 접촉면(S8)은 각각 제1 외막(380_5)과 제2 외막(390_5)에 걸쳐 위치할 수 있다. 본 실시예에 따른 표시 장치(10) 및 발광 소자(300_5)는 제1 외막(380_5)의 길이(ha)가 상이한 점에서 도 8의 실시예와 차이가 있다. 이에 따라 발광 소자(300_5)는 제1 외막(380_5)이 차지하는 비율이 증가하고, 표시 장치(10)의 제조 공정 중 발생할 수 있는 활성층(330)의 손상을 효과적으로 방지할 수 있다. 이와 같은 발광 소자(300_5)의 구조는 상술한 바와 같이 이의 제조 공정 중 기재층(3900)의 높이를 조절함으로써 형성된 것일 수 있다. 기재층(3900)의 높이를 낮춤으로써 제1 외막(380_5)의 길이가 증가할 수 있다. 그 외, 다른 부재들에 대한 설명은 상술한 바와 동일한 바, 중복되는 설명은 생략하기로 한다.Referring to FIG. 29, the first outer layer 380_5 of the light emitting device 300_5 may be longer than the exemplary embodiment of FIG. 8, and the third insulating layer 530_5 of the display device 10_5 is a first outer layer ( It may be in contact with the 380_5 and the second outer layer 390_5. Accordingly, the seventh contact surface S7 and the eighth contact surface S8, which are the contact surfaces between the light emitting device 300_5 and the third insulating layer 530_5, are formed across the first outer layer 380_5 and the second outer layer 390_5, respectively. Can be located. The display device 10 and the light emitting device 300_5 according to the present exemplary embodiment are different from the exemplary embodiment of FIG. 8 in that the first outer layer 380_5 has a different length ha. Accordingly, the ratio of the first outer layer 380_5 to the light emitting device 300_5 increases, and damage to the active layer 330 that may occur during the manufacturing process of the display device 10 may be effectively prevented. As described above, the structure of the light emitting device 300_5 may be formed by adjusting the height of the base layer 3900 during the manufacturing process thereof. By lowering the height of the base layer 3900, the length of the first outer layer 380_5 may increase. In addition, descriptions of other members are the same as described above, and redundant descriptions will be omitted.

한편, 몇몇 실시예에 따르면 발광 소자(300)는 제2 외막(390)이 생략되어 제1 반도체층(310)의 외면이 노출되고, 표시 장치(10)는 발광 소자(300)의 제1 반도체층(310)과 접촉하는 패턴층을 더 포함할 수 있다. Meanwhile, according to some embodiments, in the light emitting device 300, the second outer layer 390 is omitted so that the outer surface of the first semiconductor layer 310 is exposed, and the display device 10 is a first semiconductor of the light emitting device 300. A pattern layer in contact with the layer 310 may be further included.

도 30은 일 실시예에 따른 발광 소자의 개략적인 단면도이다. 도 31은 도 30의 발광 소자를 포함하는 표시 장치의 일부를 나타내는 단면도이다.30 is a schematic cross-sectional view of a light emitting device according to an exemplary embodiment. 31 is a cross-sectional view illustrating a part of a display device including the light emitting element of FIG. 30.

도 30을 참조하면, 일 실시예에 따른 발광 소자(300_6)는 제2 외막(390)이 생략되고 제1 외막(380_6)만이 남게되며, 제1 반도체층(310_6)의 외면 중 일부는 노출될 수 있다. 이러한 발광 소자(300_6)의 구조는 제1 외막(380_6)을 형성한 뒤, 기재층(3900)을 모두 제거함으로써 형성된 것일 수 있다. Referring to FIG. 30, in the light emitting device 300_6 according to an embodiment, the second outer layer 390 is omitted and only the first outer layer 380_6 remains, and some of the outer surface of the first semiconductor layer 310_6 is exposed. I can. The structure of the light emitting device 300_6 may be formed by removing all of the base layer 3900 after forming the first outer layer 380_6.

활성층(330_6)과 달리, 발광 소자(300_6)의 제1 반도체층(310)은 제2 외막(390)이 배치되지 않고 일부 영역이 노출되더라도 제2 절연층(520) 상에 배치되기 전까지 외부 환경에 의한 손상이 적을 수 있다. 발광 소자(300_6)의 반도체 코어 중 제1 외막(380_6)에 의해 보호가 필요한 부분은 활성층(330_6)이고, 제1 반도체층(310_6)의 경우 도 30과 같이 노출된 상태로 표시 장치(10)의 제조 공정에 사용될 수 있다. 이 경우, 표시 장치(10)는 발광 소자(300_6)의 제1 반도체층(310_6)과 접촉하는 패턴층(600_6)을 더 포함하여, 발광 소자(300_6)의 발광 효율 및 소자 효율을 향상시킬 수 있다. 즉, 일 실시예에 따른 표시 장치(10)는 발광 소자(300_6)의 제2 외막(390)과 같이 발광 소자(300_6)의 효율 향상을 위한 기능성층인 패턴층(600_6)을 더 포함할 수 있다. Unlike the active layer 330_6, the first semiconductor layer 310 of the light emitting device 300_6 is not disposed on the second outer layer 390 and, even if a portion of the area is exposed, the external environment before being disposed on the second insulating layer 520 There may be little damage caused by. The portion of the semiconductor core of the light emitting device 300_6 that needs to be protected by the first outer layer 380_6 is the active layer 330_6, and in the case of the first semiconductor layer 310_6, the display device 10 is exposed as shown in FIG. It can be used in the manufacturing process of. In this case, the display device 10 may further include a pattern layer 600_6 in contact with the first semiconductor layer 310_6 of the light emitting device 300_6 to improve luminous efficiency and device efficiency of the light emitting device 300_6. have. That is, the display device 10 according to the exemplary embodiment may further include a pattern layer 600_6, which is a functional layer for improving the efficiency of the light emitting element 300_6, like the second outer layer 390 of the light emitting element 300_6. have.

도 31을 참조하면, 패턴층(600_6)은 발광 소자(300_6)의 일부 영역, 예를 들어 노출된 제1 반도체층(310_6)의 측면에 배치될 수 있다. 패턴층(600_6)은 실질적으로 제2 외막(390)과 유사한 구조로 형성되고, 표시 장치(10)의 부재들 중 제2 외막(390)과 접촉하는 부재들과 접촉할 수 있다. 예를 들어, 패턴층(600_6)은 제3 절연층(530_6) 및 제2 접촉 전극(262_6)과 접촉하여 제4 접촉면(S4) 및 제7 접촉면(S7)이 위치할 수 있다. 다만, 패턴층(600_6)은 도면을 기준으로 단면상 제1 반도체층(310_6)의 상면에만 배치되고, 발광 소자(300_6)와 제2 절연층(520) 사이, 예컨대 단면상 제1 반도체층(310_6)의 하면에는 배치되지 않을 수 있다. 이에 따라, 발광 소자(300_6)의 제1 반도체층(310_6)은 적어도 일부 영역이 제2 절연층(520)과 접촉할 수 있다. Referring to FIG. 31, the pattern layer 600_6 may be disposed on a partial region of the light emitting device 300_6, for example, on a side surface of the exposed first semiconductor layer 310_6. The pattern layer 600_6 is formed in a structure substantially similar to the second outer layer 390 and may contact members of the display device 10 that contact the second outer layer 390. For example, the pattern layer 600_6 may contact the third insulating layer 530_6 and the second contact electrode 262_6 so that the fourth contact surface S4 and the seventh contact surface S7 may be positioned. However, the pattern layer 600_6 is disposed only on the upper surface of the first semiconductor layer 310_6 in cross-section based on the drawing, and between the light emitting device 300_6 and the second insulating layer 520, for example, the first semiconductor layer 310_6 in cross-section. It may not be placed on the underside of. Accordingly, at least a portion of the first semiconductor layer 310_6 of the light emitting device 300_6 may contact the second insulating layer 520.

패턴층(600_6)은 실질적으로 제2 외막(390)과 동일한 재료를 포함할 수 있다. 패턴층(600_6)은 발광 소자(300_6)의 상부로 향하는 광의 광량을 증가시키기 위해, 반도체층(310_6, 320_6)과 외부와의 굴절률 차이를 줄여주는 굴절층이거나, 광을 산란시키는 산란층일 수 있다. 또한, 상술한 바와 같이 활성층(330_6)에서 생성된 열을 효과적으로 방출하는 방열층일 수도 있다. 즉, 패턴층(600_6)의 재료 및 기능에 대한 설명은 제2 외막(390)에 대하여 상술한 바와 동일하다. The pattern layer 600_6 may include substantially the same material as the second outer layer 390. The pattern layer 600_6 may be a refractive layer that reduces a difference in refractive index between the semiconductor layers 310_6 and 320_6 and the outside in order to increase the amount of light directed to the top of the light emitting device 300_6, or may be a scattering layer that scatters light. . In addition, as described above, it may be a heat dissipation layer that effectively dissipates heat generated by the active layer 330_6. That is, the description of the material and function of the pattern layer 600_6 is the same as described above for the second outer layer 390.

이러한 패턴층(600_6)의 형상은 표시 장치(10)의 제조 공정 중 발광 소자(300_6)를 전극(210, 220) 사이에 배치시키는 단계 후에 형성된 것일 수 있다. The shape of the pattern layer 600_6 may be formed after the step of disposing the light emitting element 300_6 between the electrodes 210 and 220 during the manufacturing process of the display device 10.

도 32는 도 31의 표시 장치의 제조 공정 중 일부를 나타내는 단면도이다. 32 is a cross-sectional view illustrating a part of a manufacturing process of the display device of FIG. 31.

도 32를 참조하면, 발광 소자(300_6)가 제1 전극(210)과 제2 전극(220) 사이에 배치되면, 단면 상 제1 반도체층(310_6)의 상면 중 일부는 노출된다. 패턴층(600_6)은 제1 전극(210)과 제2 전극(220) 사이에 배치되며, 발광 소자(300_6)의 노출된 제1 반도체층(310)의 측면과 접촉하도록 배치될 수 있다. 여기서, 발광 소자(300_6)들은 제1 전극(210)과 제2 전극(220) 사이에서 이들이 연장된 방향을 따라 배열될 수 있다. 즉, 복수의 발광 소자(300_6)들은 제2 방향(DR2)으로 이격되어 배치되는데, 패턴층(600_6)도 복수의 발광 소자(300_6)들의 제1 반도체층(310)과 접촉하도록 제2 방향(DR2)으로 연장되어 배치될 수 있다.Referring to FIG. 32, when the light emitting device 300_6 is disposed between the first electrode 210 and the second electrode 220, a portion of the top surface of the first semiconductor layer 310_6 in cross section is exposed. The pattern layer 600_6 is disposed between the first electrode 210 and the second electrode 220, and may be disposed to contact a side surface of the exposed first semiconductor layer 310 of the light emitting device 300_6. Here, the light-emitting elements 300_6 may be arranged between the first electrode 210 and the second electrode 220 along a direction in which they extend. That is, the plurality of light emitting devices 300_6 are disposed to be spaced apart in the second direction DR2, and the pattern layer 600_6 is also in the second direction so as to contact the first semiconductor layer 310 of the plurality of light emitting devices 300_6. DR2) can be extended and deployed.

도 33은 도 30의 발광 소자를 포함하는 표시 장치의 일부를 나타내는 평면도이다.33 is a plan view illustrating a part of a display device including the light emitting element of FIG. 30.

도 33을 참조하면, 일 실시예에 따른 패턴층(600_6)은 제1 전극(210)과 제2 전극(220) 사이에 배치되고, 제2 방향(DR2)으로 연장되어 발광 소자(300_6)의 일 단부 상에 배치될 수 있다. 발광 소자(300_6)들이 제2 방향(DR2)으로 이격되어 배치됨에 따라, 이들이 이격된 영역에 배치된 패턴층(600_6)은 제2 절연층(520)과 접촉할 수 있다. 패턴층(600_6)은 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장된 스트라이프 형상을 가질 수도 있다. Referring to FIG. 33, a pattern layer 600_6 according to an exemplary embodiment is disposed between the first electrode 210 and the second electrode 220 and extends in the second direction DR2 so that the light emitting device 300_6 is It can be disposed on one end. As the light-emitting elements 300_6 are disposed to be spaced apart in the second direction DR2, the pattern layer 600_6 disposed in the spaced area may contact the second insulating layer 520. The pattern layer 600_6 may have a stripe shape extending in the second direction DR2 within each sub-pixel PXn.

또한, 패턴층(600_6)은 제1 전극(210)과 제2 전극(220) 사이에 배치되되, 발광 소자(300_6)의 제1 반도체층(310_6) 상에 배치될 수 있도록 일 전극, 예를 들어 제2 전극(220)과 더 인접하게 배치될 수 있다. 즉, 패턴층(600_6)과 제1 전극(210) 사이의 간격은 패턴층(600_6)과 제2 전극(220) 사이의 간격보다 클 수 있다. 다만, 이에 제한되지 않고 이들 간의 간격은 반대의 경우일 수도 있다. In addition, the pattern layer 600_6 is disposed between the first electrode 210 and the second electrode 220, but one electrode, for example, to be disposed on the first semiconductor layer 310_6 of the light emitting device 300_6. For example, it may be disposed closer to the second electrode 220. That is, the interval between the pattern layer 600_6 and the first electrode 210 may be larger than the interval between the pattern layer 600_6 and the second electrode 220. However, it is not limited thereto, and the interval between them may be the opposite case.

한편, 도면에서는 패턴층(600_6)이 발광 소자(300_6) 상에서 제3 절연층(530_6) 및 제2 접촉 전극(262_6)과 중첩하는 위치에 배치된 것이 도시되어 있다. 이에 따라 패턴층(600_6)은 제1 접촉 전극(261_6)과는 접촉하지 않을 수 있다. 다만, 몇몇 실시예에서 패턴층(600_6)은 제1 외막(380_6)을 부분적으로 덮도록 배치될 수 있고, 이 경우 패턴층(600_6)은 제1 접촉 전극(261_6)과도 접촉할 수 있다. Meanwhile, in the drawing, it is shown that the pattern layer 600_6 is disposed at a position overlapping the third insulating layer 530_6 and the second contact electrode 262_6 on the light emitting device 300_6. Accordingly, the pattern layer 600_6 may not contact the first contact electrode 261_6. However, in some embodiments, the pattern layer 600_6 may be disposed to partially cover the first outer layer 380_6, and in this case, the pattern layer 600_6 may also contact the first contact electrode 261_6.

도 34는 일 실시예에 따른 발광 소자를 포함하는 표시 장치의 일부를 나타내는 단면도이다.34 is a cross-sectional view illustrating a part of a display device including a light emitting device according to an exemplary embodiment.

도 34를 참조하면, 일 실시예에 따른 패턴층(600_7)은 발광 소자(300_7)의 제1 반도체층(310_7)의 일부, 및 제1 외막(380_7)의 일부와 접촉하도록 배치될 수 있다. 본 실시예는 패턴층(600_7)의 일부가 제1 외막(380_7) 상에 배치된 점에서 도 31의 실시예와 차이가 있다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.Referring to FIG. 34, a pattern layer 600_7 according to an embodiment may be disposed to contact a part of the first semiconductor layer 310_7 of the light emitting device 300_7 and a part of the first outer layer 380_7. This embodiment is different from the embodiment of FIG. 31 in that a part of the pattern layer 600_7 is disposed on the first outer layer 380_7. Hereinafter, overlapping descriptions will be omitted and descriptions will be made focusing on differences.

도 34의 실시예는 패턴층(600_7)이 제1 외막(380_7)과 중첩하도록 배치되고, 패턴층(600_7) 중 제1 외막(380_7)과 중첩하는 부분은 제1 접촉 전극(261_7)과 접촉할 수 있다. 패턴층(600_7)이 제1 외막(380_7)의 상부에 배치됨에 따라, 이들이 중첩하는 영역에서는 단차가 형성될 수 있고, 제1 접촉 전극(261)은 제1 외막(380_7) 및 패턴층(600_7)이 형성하는 단차를 따른 형상을 가질 수 있다. 이 경우, 제1 접촉 전극(261_7)과 발광 소자(300_7)가 접촉하는 면인 제3 접촉면(S3)은 제1 외막(380_7) 및 패턴층(600_7)의 일부에 걸쳐 위치할 수 있다. In the embodiment of FIG. 34, the pattern layer 600_7 is disposed to overlap the first outer layer 380_7, and a portion of the pattern layer 600_7 that overlaps the first outer layer 380_7 contacts the first contact electrode 261_7. can do. As the pattern layer 600_7 is disposed on the first outer layer 380_7, a step may be formed in a region where they overlap, and the first contact electrode 261 includes the first outer layer 380_7 and the pattern layer 600_7. ) May have a shape along the step formed by it. In this case, the third contact surface S3, which is a surface in which the first contact electrode 261_7 and the light emitting element 300_7 contact each other, may be positioned over a portion of the first outer layer 380_7 and the pattern layer 600_7.

한편, 상술한 바와 같이 제1 외막(380)은 상부 단면이 부분적으로 곡률진 면을 포함할 수 있다. 발광 소자(300)의 제조 공정 중, 절연피막(3800)을 제거하는 제1 식각 공정(1st etch)에서, 절연피막(3800)은 상면과 측면이 부분적으로 식각됨에 따라 제1 외막(380)은 외면이 부분적으로 곡률진 형상을 가질 수 있다.Meanwhile, as described above, the first outer layer 380 may include a surface in which the upper cross section is partially curved. During the manufacturing process of the light-emitting device 300, in a first etching process (1 st etch) of removing the insulating film 3800, the insulating film 3800 is partially etched on the top and side surfaces of the first outer film 380. The silver outer surface may have a partially curved shape.

도 35는 일 실시예에 따른 발광 소자의 개략적인 단면도이다. 도 36은 도 35의 발광 소자를 포함하는 표시 장치의 일부를 나타내는 단면도이다.35 is a schematic cross-sectional view of a light emitting device according to an exemplary embodiment. 36 is a cross-sectional view illustrating a part of a display device including the light emitting element of FIG. 35.

도 35 및 도 36을 참조하면, 일 실시예에 따른 발광 소자(300_8)는 제1 외막(380_8)의 상면 또는 상부 단면이 부분적으로 경사진 형상을 갖고, 부분적으로 두께가 다른 영역을 포함할 수 있다. 도 35의 발광 소자(300_8)는 제1 외막(380_8)의 단부면이 경사진 형상을 갖는 점에서 도 6의 발광 소자(300)와 차이가 있다. 그 외에 전극층(370), 제1 반도체층(310), 활성층(330), 제2 외막(390) 등의 배치 및 구조는 도 6과 동일하므로, 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 서술하기로 한다.Referring to FIGS. 35 and 36, the light emitting device 300_8 according to an exemplary embodiment may include a region in which a top surface or an upper cross section of the first outer layer 380_8 is partially inclined and partially has a different thickness. have. The light emitting device 300_8 of FIG. 35 is different from the light emitting device 300 of FIG. 6 in that the end surface of the first outer layer 380_8 has an inclined shape. In addition, the arrangement and structure of the electrode layer 370, the first semiconductor layer 310, the active layer 330, and the second outer layer 390 are the same as those of FIG. I will describe.

일 실시예에 따르면, 제1 외막(380_8)은 반도체 코어 중 일부, 예를 들어 전극층(370_8)의 측면이 노출되도록 배치되고, 제1 외막(380_8)의 상면 중 전극층(370_8)이 노출된 부분의 단부면은 부분적으로 경사진 형상을 가질 수 있다. 전극층(370_8)은 외면 중 제1 외막(380_8)이 배치되지 않고 노출된 면은 발광 소자(300_8)의 제조 공정 중 절연피막(3800)을 식각하는 공정에서 노출될 수 있다. 도 6의 발광 소자(300)의 경우, 절연피막(3800)을 식각하는 공정에서 전극층(370)의 상면만이 노출되는 반면, 도 35의 발광 소자(300_8)는 전극층(370_8)의 상면과 함께 측면도 부분적으로 노출될 수 있다. 한편, 도면에 도시된 바와 같이, 전극층(370_8)은 측면이 모두 노출되지는 않으며, 부분적으로 노출됨에 따라 일부 영역은 제1 외막(380_8)과 접촉할 수 있다. According to an embodiment, the first outer layer 380_8 is disposed so that a part of the semiconductor core, for example, a side surface of the electrode layer 370_8 is exposed, and a portion of the upper surface of the first outer layer 380_8 where the electrode layer 370_8 is exposed The end surface of may have a partially inclined shape. The electrode layer 370_8 may not have the first outer layer 380_8 disposed on the outer surface of the electrode layer 370_8, and the exposed surface may be exposed during a process of etching the insulating layer 3800 during the manufacturing process of the light emitting device 300_8. In the case of the light-emitting device 300 of FIG. 6, only the top surface of the electrode layer 370 is exposed in the process of etching the insulating film 3800, whereas the light-emitting device 300_8 of FIG. 35 together with the top surface of the electrode layer 370_8 The side can also be partially exposed. Meanwhile, as shown in the drawing, not all of the side surfaces of the electrode layer 370_8 are exposed, and a part of the electrode layer 370_8 may contact the first outer layer 380_8 as it is partially exposed.

한편, 발광 소자(300_8)의 제1 외막(380_8)이 부분적으로 곡률진 외면을 갖고, 전극층(370_8)의 외면이 일부 노출됨에 따라 표시 장치(10)의 제1 접촉 전극(261_8)은 전극층(370_8)의 측면 일부와도 접촉할 수 있다. 도 36에 도시된 바와 같이, 제1 접촉 전극(261_8)은 발광 소자(300_8)의 제1 외막(380_8) 및 전극층(370_8)의 측면 일부와 접촉하여 제3 접촉면(S3)을 형성할 수 있다. 도 7의 실시예와 달리, 제3 접촉면(S3)은 발광 소자(300_8)의 제1 외막(380_8)에 더하여 전극층(370_8) 측면에 접하도록 형성될 수 있으며, 제1 외막(380_8)의 곡률진 외면에 따라 부분적으로 경사진 형상을 가질 수도 있다. On the other hand, as the first outer layer 380_8 of the light emitting element 300_8 has a partially curved outer surface and the outer surface of the electrode layer 370_8 is partially exposed, the first contact electrode 261_8 of the display device 10 becomes an electrode layer ( Part of the side surface of 370_8) may also be in contact. As shown in FIG. 36, the first contact electrode 261_8 may contact the first outer layer 380_8 of the light emitting device 300_8 and a portion of the side surface of the electrode layer 370_8 to form a third contact surface S3. . Unlike the embodiment of FIG. 7, the third contact surface S3 may be formed to be in contact with the side of the electrode layer 370_8 in addition to the first outer layer 380_8 of the light emitting device 300_8, and the curvature of the first outer layer 380_8 It may have a partially inclined shape according to the true outer surface.

한편, 상술한 바와 같이, 발광 소자(300)의 제1 외막(380) 및 제2 외막(390)은 표시 장치(10)의 제조 공정 중 부분적으로 식각되어 두께가 얇아질 수 있다. 이 경우, 표시 장치(10)에 포함된 발광 소자(300)는 외막(380, 390)의 두께가 위치에 따라 달라지고, 발광 소자(300)의 직경도 달라질 수 있다.Meanwhile, as described above, the first outer layer 380 and the second outer layer 390 of the light emitting device 300 may be partially etched during the manufacturing process of the display device 10 to decrease the thickness. In this case, the thickness of the outer layers 380 and 390 of the light emitting device 300 included in the display device 10 may vary depending on the location, and the diameter of the light emitting device 300 may also vary.

도 37 및 도 38은 일 실시예에 따른 표시 장치의 일부를 나타내는 단면도이다. 37 and 38 are cross-sectional views illustrating a part of a display device according to an exemplary embodiment.

도 37은 도 6의 발광 소자(300)를 포함하는 표시 장치(10)에서, 발광 소자(300_9)의 제1 외막(380_9) 및 제2 외막(390_9)이 일부 식각된 것을 도시하고 있고, 도 38은 도 35의 발광 소자(300_8)를 포함하는 표시 장치(10)에서, 발광 소자(300_10)의 제1 외막(380_10) 및 제2 외막(390_10)이 일부 식각된 것을 도시하고 있다.FIG. 37 illustrates that the first outer layer 380_9 and the second outer layer 390_9 of the light emitting element 300_9 are partially etched in the display device 10 including the light emitting element 300 of FIG. 6, and FIG. 38 illustrates that the first outer layer 380_10 and the second outer layer 390_10 of the light emitting element 300_10 are partially etched in the display device 10 including the light emitting element 300_8 of FIG. 35.

도 37을 참조하면, 표시 장치(10)의 제조 공정 중, 제3 절연층(530_9)을 형성하는 공정에서 제3 절연층(530_9)과 접촉하지 않는 제1 외막(380_9)과 제2 외막(390_10)은 부분적으로 식각될 수 있다. 발광 소자(300_9)는 외면 중 단면상 하부면인 일 측면과 상부면인 타 측면을 포함할 수 있다. 상기 일 측면은 발광 소자(300_9)의 하부에 배치된 제2 절연층(520) 및 제3 절연층(530)과 접촉하므로, 표시 장치(10)의 제조 공정 중 발광 소자(300_9)의 하부면에 위치한 제1 외막(380_9)과 제2 외막(390_9)은 식각되지 않을 수 있다. Referring to FIG. 37, in the process of forming the third insulating layer 530_9 during the manufacturing process of the display device 10, the first outer layer 380_9 and the second outer layer ( 390_10) may be partially etched. The light emitting device 300_9 may include one side that is a lower surface in cross section and the other side that is an upper surface of the outer surface. Since the one side is in contact with the second insulating layer 520 and the third insulating layer 530 disposed under the light emitting element 300_9, the lower surface of the light emitting element 300_9 during the manufacturing process of the display device 10 The first outer layer 380_9 and the second outer layer 390_9 positioned at may not be etched.

반면, 발광 소자(300_9)의 단면 상 상부면인 타 측면은 접촉 전극(261_9, 262_9)을 형성하는 공정 전에 수행되는 식각공정에서 부분적으로 식각될 수 있다. 상기 타 측면은 제3 절연층(530_9)과 접촉하는 부분을 제외하고 접촉 전극(261_9, 262_9)과 접촉하는 영역에서는 제1 외막(380_9)이 식각될 수 있다. 이에 따라, 표시 장치(10)는 발광 소자(300_9)의 외막(380_9, 390_9)이 위치에 따라 서로 다른 두께를 가질 수 있다. On the other hand, the other side surface of the light emitting device 300_9, which is an upper surface of the cross-section, may be partially etched in an etching process performed before the process of forming the contact electrodes 261_9 and 262_9. The first outer layer 380_9 may be etched on the other side of the area in contact with the contact electrodes 261_9 and 262_9 except for a portion in contact with the third insulating layer 530_9. Accordingly, the display device 10 may have different thicknesses according to positions of the outer layers 380_9 and 390_9 of the light emitting element 300_9.

제1 외막(380_9)의 경우, 제1 접촉 전극(261_9)과 접촉하는 면인 제3 접촉면(S3)에서의 두께가 제2 절연층(520)과 접촉하는 면인 제5 접촉면(S5)에서의 두께보다 얇을 수 있다. 제2 외막(390_9)의 경우, 제2 접촉 전극(262_9)과 접촉하는 면인 제4 접촉면(S4)에서의 두께가 제2 절연층(520)과 접촉하는 면인 제6 접촉면(S6)에서의 두께보다 얇을 수 있다.In the case of the first outer layer 380_9, the thickness at the third contact surface S3, which is the surface in contact with the first contact electrode 261_9, is the thickness at the fifth contact surface S5, which is the surface contact with the second insulating layer 520 It can be thinner. In the case of the second outer layer 390_9, the thickness at the fourth contact surface S4, which is the surface in contact with the second contact electrode 262_9, is the thickness at the sixth contact surface S6, which is the surface in contact with the second insulating layer 520 It can be thinner.

이에 따라, 발광 소자(300_9)는 위치에 따라 서로 다른 직경을 가질 수 있다. 예를 들어, 발광 소자(300_9)는 제7 접촉면(S7)이 위치하는 영역에서 측정된 직경인 제1 직경(Da)이, 제4 접촉면(S4)이 위치하는 영역의 제2 직경(Db) 및 제3 접촉면(S3)이 위치하는 영역의 제3 직경(Dc)보다 클 수 있다. 다만, 상술한 바와 같이, 발광 소자(300_9)의 제1 외막(380_9)은 활성층(330_9)을 보호하기 위해 일정 수준 이상의 두께를 갖고 적어도 활성층(330_9)을 둘러싸도록 배치된다. 제1 외막(380_9)은 표시 장치(10)의 제조 공정 중 일부 식각되더라도 활성층(330_9)을 보호하기 위해 최소한의 두께를 갖게될 수 있다. 예시적인 실시예에서, 표시 장치(10)에 배치된 발광 소자(300_9)의 제1 외막(380_9)은 두께가 약 10nm 내지 20nm의 범위를 가질 수 있다. 상술한 범위의 제1 외막(380_9)은 활성층(330_9)이 다른 부재와 접촉하지 않도록 하여 발광 소자(300_9)의 전기적 단락을 방지할 수 있다.Accordingly, the light emitting device 300_9 may have different diameters depending on the location. For example, in the light emitting device 300_9, a first diameter Da, which is a diameter measured in a region where the seventh contact surface S7 is located, is a second diameter Db, that is a region where the fourth contact surface S4 is located. And the third diameter Dc of the region where the third contact surface S3 is located. However, as described above, the first outer layer 380_9 of the light emitting device 300_9 has a thickness of a certain level or higher to protect the active layer 330_9 and is disposed to surround at least the active layer 330_9. Even if the first outer layer 380_9 is partially etched during the manufacturing process of the display device 10, the first outer layer 380_9 may have a minimum thickness to protect the active layer 330_9. In an exemplary embodiment, the first outer layer 380_9 of the light emitting element 300_9 disposed on the display device 10 may have a thickness in a range of about 10 nm to 20 nm. The first outer layer 380_9 in the above-described range prevents the active layer 330_9 from contacting other members, thereby preventing an electrical short circuit of the light emitting device 300_9.

도 38의 실시예는 도 35의 발광 소자(300_8)를 포함하여 표시 장치(10)의 제조 공정 중 제1 외막(380_10)이 부분적으로 식각된 것을 도시하고 있다. 이에 대한 설명은 도 35 및 도 37을 참조하여 상술한 바와 동일한 바, 이에 대한 자세한 설명은 생략하기로 한다.38 illustrates that the first outer layer 380_10 is partially etched during the manufacturing process of the display device 10 including the light emitting element 300_8 of FIG. 35. A description of this is the same as described above with reference to FIGS. 35 and 37, and a detailed description thereof will be omitted.

한편, 몇몇 실시예에 따르면 제1 전극(210)과 제2 전극(220)은 제1 방향(DR1)으로 연장된 전극 줄기부(210S, 220S)가 생략될 수 있다. Meanwhile, according to some embodiments, the electrode stem portions 210S and 220S extending in the first direction DR1 may be omitted for the first electrode 210 and the second electrode 220.

도 39는 일 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 39 is a plan view illustrating one sub-pixel of a display device according to an exemplary embodiment.

도 39를 참조하면, 표시 장치(10_11)는 제1 전극(210_11)과 제2 전극(220_11)이 일 방향, 즉 제2 방향(DR2)으로 연장되어 배치될 수 있다. 제1 전극(210_11)과 제2 전극(220_11)은 제1 방향(DR1)으로 연장된 전극 줄기부(210S, 220S)들이 생략될 수 있다. 도 39의 표시 장치(10_11)는 전극 줄기부(210S, 220S)가 생략되고 하나의 제2 전극(220_11)을 더 포함하는 점에서 도 3의 표시 장치(10)와 차이가 있다. 도 39의 Xa-Xa’선, Xb-Xb’선 및 Xc-Xc’선을 따라 자른 단면은 도 4와 실질적으로 동일할 수 있다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.Referring to FIG. 39, in the display device 10_11, a first electrode 210_11 and a second electrode 220_11 may extend in one direction, that is, in a second direction DR2. In the first electrode 210_11 and the second electrode 220_11, electrode stem portions 210S and 220S extending in the first direction DR1 may be omitted. The display device 10_11 of FIG. 39 is different from the display device 10 of FIG. 3 in that the electrode stem portions 210S and 220S are omitted and a second electrode 220_11 is further included. Cross-sections taken along lines Xa-Xa', Xb-Xb', and Xc-Xc' in FIG. 39 may be substantially the same as in FIG. 4. Hereinafter, overlapping descriptions will be omitted and descriptions will be made focusing on differences.

도 39에 도시된 바와 같이, 복수의 제1 전극(210_11)과 제2 전극(220_11)은 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장될 수 있다. 외부 뱅크(430)의 경우에도 제2 방향(DR2)으로 연장될 수 있다. 제2 전극(220_11)과 외부 뱅크(430)는 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)에도 연장될 수 있다. 이에 따라 제2 방향(DR2)으로 이웃하는 각 서브 화소(PXn)들은 제2 전극(220_11)으로부터 동일한 전기 신호를 전달 받을 수 있다.As illustrated in FIG. 39, the plurality of first electrodes 210_11 and the second electrodes 220_11 may extend in the second direction DR2 within each sub-pixel PXn. The external bank 430 may also extend in the second direction DR2. The second electrode 220_11 and the external bank 430 may also extend to other sub-pixels PXn adjacent in the second direction DR2. Accordingly, each of the sub-pixels PXn adjacent in the second direction DR2 may receive the same electric signal from the second electrode 220_11.

도 3의 표시 장치(10)와 달리, 도 39의 표시 장치(10_11)는 제2 전극(220_11) 마다 제2 전극 컨택홀(CNTS)이 배치될 수 있다. 각 서브 화소(PXn) 마다 위치하는 제2 전극 컨택홀(CNTS)을 통해 제2 전극(220)은 회로소자층(PAL)의 전원 전극(162)과 전기적으로 연결될 수 있다. 도면에서는 2개의 제2 전극(220_11) 각각 제2 전극 컨택홀(CNTS)이 형성된 것이 도시되어 있으나, 이에 제한되지 않는다. Unlike the display device 10 of FIG. 3, in the display device 10_11 of FIG. 39, a second electrode contact hole CNTS may be disposed for each second electrode 220_11. The second electrode 220 may be electrically connected to the power electrode 162 of the circuit element layer PAL through the second electrode contact hole CNTS positioned for each sub-pixel PXn. In the drawing, a second electrode contact hole CNTS is formed in each of the two second electrodes 220_11, but the present invention is not limited thereto.

반면에, 제1 전극(210_11)은 제2 방향(DR2)으로 연장되되 각 서브 화소(PXn)의 경계에서 종지할 수 있다. 제2 방향(DR2)으로 이웃하는 각 서브 화소(PXn)들은 서로 이격된 제1 전극(210_11)을 각각 포함하고, 이들은 제1 전극 컨택홀(CNTD)을 통해 서로 다른 전기 신호를 전달 받을 수 있다. 이러한 제1 전극(210_11)의 형상은 제2 방향(DR2)으로 연장되어 배치되었다가 표시 장치(10)의 제조 공정 중 이웃하는 서브 화소(PXn)의 경계에서 단선됨으로써 형성된 것일 수 있다. 도 39의 실시예는 하나의 제1 전극(210_11)과 하나의 제2 전극(220_11) 사이의 발광 소자(300)들과, 다른 제1 전극(210_11)과 다른 제2 전극(220_11) 사이의 발광 소자(300)들이 병렬 연결을 이룰 수 있다. On the other hand, the first electrode 210_11 may extend in the second direction DR2 but may end at the boundary of each sub-pixel PXn. Each of the sub-pixels PXn adjacent in the second direction DR2 includes a first electrode 210_11 spaced apart from each other, and they may receive different electrical signals through the first electrode contact hole CNTD. . The shape of the first electrode 210_11 may be formed by extending and disposing in the second direction DR2 and then disconnecting at the boundary of the adjacent sub-pixel PXn during the manufacturing process of the display device 10. In the embodiment of FIG. 39, the light emitting elements 300 between one first electrode 210_11 and one second electrode 220_11, and between the other first electrode 210_11 and another second electrode 220_11. The light emitting devices 300 may be connected in parallel.

한편, 도 39의 표시 장치(10_11)는 일부 전극(210_11, 220_11)이 전극 컨택홀(CNTD, CNTS)을 통해 회로소자층(PAL)과 전기적으로 연결되지 않고, 플로팅 전극(Floating electrode)으로 배치될 수도 있다. 예를 들어, 복수의 전극(210_11, 220_11)들 중 외곽부에 위치한 전극들만 전극 컨택홀(CNTD, CNTS)을 통해 전기 신호를 전달 받을 수 있고, 이들 사이에 배치된 전극(210_11, 220_11)들은 전기 신호를 직접 전달받지 않을 수도 있다. 이 경우, 제2 전극(220_11)들 중 일부, 예를 들어 서로 다른 제1 전극(210_11) 사이에 배치된 제2 전극(220_11)은 제2 방향(DR2)으로 연장되되, 다른 서브 화소(PXn)에 배치되지 않도록 제1 전극(210_11)과 같이 각 서브 화소(PXn)의 경계에서 종지할 수 있다. 복수의 전극(210_11, 220_11)들 중 일부가 플로팅 전극인 경우, 이들 사이에 배치된 발광 소자(300)들은 병렬 연결에 더하여 부분적으로 직렬 연결을 이룰 수도 있다. 외부 뱅크(430)는 제1 방향(DR1)으로 이웃한 서브 화소(PXn)들의 경계에 배치되어 제2 방향(DR2)으로 연장될 수 있다. 도면에 도시하지 않았으나, 외부 뱅크(430)는 제2 방향(DR2)으로 이웃한 서브 화소(PXn)들의 경계에 배치되어 제1 방향(DR1)으로 연장될 수도 있다. 외부 뱅크(430)에 대한 설명은 도 3을 참조하여 상술한 바와 동일하다. 또한, 도 39의 표시 장치(10_11)에 포함된 제1 접촉 전극(261_11) 및 제2 접촉 전극(262_11)은 실질적으로 도 3의 표시 장치(10)와 동일하다. Meanwhile, in the display device 10_11 of FIG. 39, some electrodes 210_11 and 220_11 are not electrically connected to the circuit element layer PAL through electrode contact holes CNTD and CNTS, but are disposed as a floating electrode. It could be. For example, among the plurality of electrodes 210_11 and 220_11, only electrodes located on the outer side can receive electrical signals through the electrode contact holes CNTD and CNTS, and the electrodes 210_11 and 220_11 disposed between them are It may not receive an electrical signal directly. In this case, some of the second electrodes 220_11, for example, the second electrode 220_11 disposed between the different first electrodes 210_11 extend in the second direction DR2, but other sub-pixels PXn Like the first electrode 210_11, it may be terminated at the boundary of each sub-pixel PXn so that it is not disposed at ). When some of the plurality of electrodes 210_11 and 220_11 are floating electrodes, the light emitting devices 300 disposed therebetween may be partially connected in series in addition to parallel connection. The outer bank 430 may be disposed at the boundary of the sub-pixels PXn adjacent in the first direction DR1 and extend in the second direction DR2. Although not shown in the drawing, the outer bank 430 may be disposed at the boundary of the sub-pixels PXn adjacent in the second direction DR2 and may extend in the first direction DR1. The description of the external bank 430 is the same as described above with reference to FIG. 3. Also, the first contact electrode 261_11 and the second contact electrode 262_11 included in the display device 10_11 of FIG. 39 are substantially the same as the display device 10 of FIG. 3.

도 39에서는 2개의 제1 전극(210_11)과 2개의 제2 전극(220_11)이 배치되고, 이들이 서로 교번적으로 이격된 것이 도시되어 있다. 다만, 이에 제한되지 않고 표시 장치(10_11)는 일부 전극들이 생략되거나 더 많은 수의 전극이 배치될 수 있다.In FIG. 39, it is shown that two first electrodes 210_11 and two second electrodes 220_11 are disposed, and they are alternately spaced apart from each other. However, the present invention is not limited thereto, and some electrodes may be omitted or a larger number of electrodes may be disposed in the display device 10_11.

한편, 표시 장치(10)는 제1 전극(210) 및 제2 전극(220)이 반드시 일 방향으로 연장된 형상을 갖지 않을 수도 있다. 표시 장치(10)의 제1 전극(210) 및 제2 전극(220)은 발광 소자(300)들이 배치되는 공간을 제공하도록 서로 이격되어 배치된다면 그 형상은 특별히 제한되지 않는다.Meanwhile, the display device 10 may not have a shape in which the first electrode 210 and the second electrode 220 necessarily extend in one direction. The shape of the first electrode 210 and the second electrode 220 of the display device 10 is not particularly limited as long as they are spaced apart from each other so as to provide a space in which the light emitting elements 300 are disposed.

도 40은 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 40 is a plan view illustrating one pixel of a display device according to an exemplary embodiment.

도 40을 참조하면, 일 실시예에 따른 표시 장치(10_12)의 제1 전극(210_12) 및 제2 전극(220_12)은 적어도 일부 영역이 곡률진 형상을 갖고, 제1 전극(210_12)의 곡률진 영역은 제2 전극(220_12)의 곡률진 영역과 서로 이격되어 대향할 수 있다. 도 40의 따른 표시 장치(10_12)는 제1 전극(210_12)과 제2 전극(220_12)의 형상이 다른 점에서 도 2의 표시 장치(10)와 차이점이 있다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.Referring to FIG. 40, at least a portion of the first electrode 210_12 and the second electrode 220_12 of the display device 10_12 according to an exemplary embodiment has a curved shape, and the curvature of the first electrode 210_12 is The region may be spaced apart from and opposite to the curved region of the second electrode 220_12. The display device 10_12 of FIG. 40 is different from the display device 10 of FIG. 2 in that the first electrode 210_12 and the second electrode 220_12 have different shapes. Hereinafter, overlapping descriptions will be omitted and descriptions will be made focusing on differences.

도 40의 표시 장치(10_12)의 제1 전극(210_12)은 복수의 홀(HOL)들을 포함할 수 있다. 일 예로, 도면에 도시된 바와 같이 제1 전극(210_12)은 제2 방향(DR2)을 따라 배열된 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3)을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며 제1 전극(210_12)은 더 많은 수의 홀(HOL)을 포함하거나 더 적은 수, 또는 하나의 홀(HOL)만을 포함할 수도 있다. 이하에서는 제1 전극(210_12)이 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3)을 포함하는 것을 예시하여 설명하기로 한다.The first electrode 210_12 of the display device 10_12 of FIG. 40 may include a plurality of holes HOL. For example, as shown in the drawing, the first electrode 210_12 may include a first hole HOL1, a second hole HOL2, and a third hole HOL3 arranged along the second direction DR2. have. However, the present invention is not limited thereto, and the first electrode 210_12 may include a larger number of holes HOL, a smaller number, or only one hole HOL. Hereinafter, a description will be made by illustrating that the first electrode 210_12 includes the first hole HOL1, the second hole HOL2, and the third hole HOL3.

예시적인 실시예에서, 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3) 각각은 원형의 평면 형상을 가질 수 있다. 이에 따라, 제1 전극(210_12)은 각 홀(HOL)들에 의해 형성된 곡률진 영역을 포함할 수 있고, 상기 곡률진 영역에서 제2 전극(220_12)과 대향할 수 있다. 다만, 이는 예시적인 것으로 이에 제한되는 것은 아니다. 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3) 각각은 후술할 바와 같이 제2 전극(220_12)이 배치되는 공간을 제공할 수 있다면, 그 형상이 제한되는 것은 아니며, 예를 들어, 타원, 사각형 이상의 다각형 등의 평면 형상을 가질 수도 있다. In an exemplary embodiment, each of the first hole HOL1, the second hole HOL2, and the third hole HOL3 may have a circular planar shape. Accordingly, the first electrode 210_12 may include a curved region formed by each of the holes HOL, and may face the second electrode 220_12 in the curved region. However, this is exemplary and is not limited thereto. Each of the first hole HOL1, the second hole HOL2, and the third hole HOL3 is not limited in shape as long as it can provide a space in which the second electrode 220_12 is disposed, as described later, For example, it may have a planar shape such as an ellipse, a polygon of a rectangle or more.

제2 전극(220_12)은 각 서브 화소(PXn) 내에 복수 개가 배치될 수 있다. 예를 들어, 각 서브 화소(PXn)에서는 제1 전극(210_12)의 제1 내지 제3 홀들(HOL1, HOL2, HOL3)에 대응하여 3개의 제2 전극(220_12)이 배치될 수 있다. 제2 전극(220_12)은 제1 내지 제3 홀들(HOL1, HOL2, HOL3) 내에 각각 위치하여 제1 전극(210_12)에 의해 둘러싸일 수 있다. A plurality of second electrodes 220_12 may be disposed in each sub-pixel PXn. For example, in each sub-pixel PXn, three second electrodes 220_12 may be disposed corresponding to the first to third holes HOL1, HOL2, and HOL3 of the first electrode 210_12. The second electrode 220_12 may be positioned in the first to third holes HOL1, HOL2, and HOL3, respectively, and may be surrounded by the first electrode 210_12.

예시적인 실시예에서, 제1 전극(210_12)의 홀(HOL)들은 외면이 곡률진 형상을 갖고, 제1 전극(210_12)의 홀(HOL) 내에 대응하여 배치된 제2 전극(220_12)들은 외면이 곡률진 형상을 갖고 제1 전극(210_12)과 이격되어 대향할 수 있다. 도 40에 도시된 바와 같이, 제1 전극(210_12)은 평면상 원형의 형상을 갖는 홀(HOL)들을 포함하고, 제2 전극(220_12)은 평면상 원형의 형상을 가질 수 있다. 제1 전극(210_12)은 홀(HOL)이 형성된 영역의 곡률진 면이 제2 전극(220_12)의 곡률진 외면과 이격되어 대향할 수 있다. 일 예로, 제1 전극(210_12)은 제2 전극(220_12)의 외면을 둘러싸도록 배치될 수 있다. In an exemplary embodiment, the holes HOL of the first electrode 210_12 have a curved outer surface, and the second electrodes 220_12 correspondingly disposed in the hole HOL of the first electrode 210_12 are external surfaces. It may have this curved shape and may face the first electrode 210_12 while being spaced apart. As illustrated in FIG. 40, the first electrode 210_12 may include holes HOL having a circular shape in plan view, and the second electrode 220_12 may have a circular shape in plan view. The first electrode 210_12 may face the curved surface of the region in which the hole HOL is formed is spaced apart from the curved outer surface of the second electrode 220_12. For example, the first electrode 210_12 may be disposed to surround the outer surface of the second electrode 220_12.

상술한 바와 같이, 발광 소자(300)들은 제1 전극(210_12)과 제2 전극(220_12) 사이에 배치될 수 있다. 본 실시예에 따른 표시 장치(10_12)는 원형의 형상을 갖는 제2 전극(220_12)과, 이를 둘러싸도록 배치된 제1 전극(210_12)을 포함하고, 복수의 발광 소자(300)들은 제2 전극(220_12)의 곡률진 외면을 따라 배열될 수 있다. 상술한 바와 같이 발광 소자(300)들은 일 방향으로 연장된 형상을 가지므로, 각 서브 화소(PXn) 내에서 제2 전극(220_12)의 곡률진 외면을 따라 배열되는 발광 소자(300)들은 연장된 방향이 서로 다른 방향을 향하도록 배치될 수 있다. 각 서브 화소(PXn)들은 발광 소자(300)의 연장된 방향이 향하는 방향에 따라 다양한 출광 방향을 가질 수 있다. 본 실시예에 따른 표시 장치(10_12)는 제1 전극(210_12)과 제2 전극(220_12)이 곡률진 형상을 갖도록 배치됨으로써, 이들 사이에 배치된 발광 소자(300)들은 서로 다른 방향을 향하도록 배치되고, 표시 장치(10_12)의 측면 시인성을 향상시킬 수도 있다. As described above, the light emitting devices 300 may be disposed between the first electrode 210_12 and the second electrode 220_12. The display device 10_12 according to the present exemplary embodiment includes a second electrode 220_12 having a circular shape and a first electrode 210_12 disposed to surround the second electrode 220_12, and the plurality of light emitting devices 300 are second electrodes. It may be arranged along the curved outer surface of (220_12). As described above, since the light-emitting elements 300 have a shape extending in one direction, the light-emitting elements 300 arranged along the curved outer surface of the second electrode 220_12 in each sub-pixel PXn are extended. The directions may be arranged to face different directions. Each of the sub-pixels PXn may have various emission directions according to the direction in which the extended direction of the light emitting device 300 is directed. In the display device 10_12 according to the present exemplary embodiment, the first electrode 210_12 and the second electrode 220_12 are arranged to have a curved shape, so that the light emitting elements 300 disposed therebetween face different directions. It is disposed, and the side visibility of the display device 10_12 may be improved.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described with reference to the accompanying drawings, those of ordinary skill in the art to which the present invention pertains can be implemented in other specific forms without changing the technical spirit or essential features of the present invention. You will be able to understand. Therefore, it should be understood that the embodiments described above are illustrative and non-limiting in all respects.

10: 표시 장치
210: 제1 전극 220: 제2 전극
261: 제1 접촉 전극 262: 제2 접촉 전극
300: 발광 소자
310: 제1 반도체층 320: 제2 반도체층
330: 활성층 370: 전극층
380: 제1 외막 390: 제2 외막
395: 산란체
410: 제1 내부 뱅크 420: 제2 내부 뱅크
430: 외부 뱅크10: display device
210: first electrode 220: second electrode
261: first contact electrode 262: second contact electrode
300: light-emitting element
310: first semiconductor layer 320: second semiconductor layer
330: active layer 370: electrode layer
380: first adventitia 390: second adventitia
395: scatterer
410: first internal bank 420: second internal bank
430: external bank

Claims (24)

제1 극성으로 도핑된 제1 반도체층;
상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층;
상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층;
적어도 상기 활성층의 외면을 둘러싸도록 배치되고, 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층이 적층된 제1 방향으로 연장된 제1 외막 및
상기 제1 반도체층의 외면 중 상기 제1 외막이 배치되지 않은 부분을 둘러싸는 제2 외막을 포함하는 발광 소자.A first semiconductor layer doped with a first polarity;
A second semiconductor layer doped with a second polarity different from the first polarity;
An active layer disposed between the first semiconductor layer and the second semiconductor layer;
A first outer layer disposed to surround at least an outer surface of the active layer and extending in a first direction in which the first semiconductor layer, the active layer, and the second semiconductor layer are stacked, and
A light emitting device comprising a second outer layer surrounding a portion of the outer surface of the first semiconductor layer on which the first outer layer is not disposed. 제1 항에 있어서,
상기 제1 외막과 상기 제2 외막은 서로 다른 재료를 포함하는 발광 소자.The method of claim 1,
The first outer layer and the second outer layer are formed of different materials. 제2 항에 있어서,
상기 제1 외막은 절연성 물질을 포함하는 발광 소자.The method of claim 2,
The first outer layer is a light emitting device including an insulating material. 제3 항에 있어서,
상기 제2 외막은 굴절률이 1 내지 2.4의 범위를 갖는 재료를 포함하는 발광 소자.The method of claim 3,
The second outer layer is a light-emitting device including a material having a refractive index in the range of 1 to 2.4. 제3 항에 있어서,
상기 제2 외막은 열전도성 재료를 포함하는 발광 소자.The method of claim 3,
The second outer layer is a light-emitting device including a thermally conductive material. 제3 항에 있어서,
상기 제2 외막 내에 배치되고 입사되는 광을 산란시키는 산란체를 더 포함하는 발광 소자.The method of claim 3,
A light emitting device further comprising a scattering body disposed in the second outer layer and scattering incident light. 제1 항에 있어서,
상기 제2 외막은 상기 활성층과 접촉하지 않는 발광 소자.The method of claim 1,
The second outer layer is a light emitting device that does not contact the active layer. 제7 항에 있어서,
상기 제2 반도체층 상에 배치된 전극층을 더 포함하고,
상기 제1 외막은 상기 제2 반도체층 및 상기 전극층의 측면 중 일부를 둘러싸는 발광 소자.The method of claim 7,
Further comprising an electrode layer disposed on the second semiconductor layer,
The first outer layer is a light emitting device that surrounds a portion of side surfaces of the second semiconductor layer and the electrode layer. 제8 항에 있어서,
상기 제1 외막은 상기 제1 반도체층의 외면 중 일부를 둘러싸도록 배치되고,
상기 제1 외막과 상기 제1 반도체층이 접촉하는 영역의 길이는 상기 제2 반도체층의 두께와 동일한 발광 소자.The method of claim 8,
The first outer layer is disposed to surround a part of the outer surface of the first semiconductor layer,
A light emitting device having a length of a region in which the first outer layer and the first semiconductor layer are in contact with the thickness of the second semiconductor layer. 제8 항에 있어서,
상기 전극층은 측면 중 일부 영역이 상기 제1 외막과 접촉하지 않고 노출된 발광 소자.The method of claim 8,
A light emitting device in which a portion of a side surface of the electrode layer is exposed without contacting the first outer layer. 제10 항에 있어서,
상기 제1 외막은 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층이 적층된 일 방향에 따라 두께가 감소하도록 외면이 곡률진 형상을 갖는 발광 소자.The method of claim 10,
The first outer layer is a light emitting device having a curved outer surface such that the thickness decreases in one direction in which the first semiconductor layer, the active layer, and the second semiconductor layer are stacked. 제1 항에 있어서,
상기 제2 외막의 두께는 상기 제1 외막의 두께보다 큰 발광 소자.The method of claim 1,
A light emitting device having a thickness of the second outer layer greater than that of the first outer layer. 기판을 준비하고, 상기 기판 상에 서로 이격된 복수의 반도체 코어들을 형성하는 단계;
상기 복수의 반도체 코어들이 이격된 영역에 배치되고, 상기 반도체 코어의 외면 중 일부를 둘러싸는 기재층을 형성하는 단계;
상기 반도체 코어의 외면 중 상기 기재층이 형성되지 않고 노출된 외면을 둘러싸는 제1 외막을 형성하는 단계; 및
상기 기재층을 식각하여 상기 반도체 코어의 외면을 부분적으로 둘러싸는 제2 외막을 형성하고, 상기 제1 외막 및 상기 제2 외막이 형성된 반도체 코어를 상기 기판으로부터 분리하는 단계를 포함하는 발광 소자의 제조 방법.Preparing a substrate and forming a plurality of semiconductor cores spaced apart from each other on the substrate;
Forming a base layer in which the plurality of semiconductor cores are spaced apart from each other and surrounds a portion of an outer surface of the semiconductor core;
Forming a first outer layer surrounding the exposed outer surface of the semiconductor core without the base layer being formed; And
Etching the base layer to form a second outer layer partially surrounding the outer surface of the semiconductor core, and separating the semiconductor core on which the first outer layer and the second outer layer are formed from the substrate. Way. 제13 항에 있어서,
상기 반도체 코어는 제1 반도체층, 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층 및 상기 제2 반도체층 상에 배치된 전극층을 포함하고,
상기 기재층은 상기 제1 반도체층의 일부 영역을 둘러싸도록 형성되는 발광 소자의 제조 방법.The method of claim 13,
The semiconductor core includes a first semiconductor layer, a second semiconductor layer, an active layer disposed between the first semiconductor layer and the second semiconductor layer, and an electrode layer disposed on the second semiconductor layer,
The method of manufacturing a light emitting device, wherein the base layer is formed to surround a partial region of the first semiconductor layer. 제14 항에 있어서,
상기 제1 외막을 형성하는 단계는 상기 반도체 코어의 노출된 측면 및 상면을 덮도록 배치되는 절연피막을 형성하는 단계; 및
상기 절연피막의 일부를 제거하여 상기 전극층의 상면을 노출시키는 단계를 포함하는 발광 소자의 제조 방법.The method of claim 14,
The forming of the first outer film may include forming an insulating film disposed to cover exposed side surfaces and upper surfaces of the semiconductor core; And
And removing a portion of the insulating film to expose an upper surface of the electrode layer. 기판;
상기 기판 상에 배치된 제1 전극 및 상기 제1 전극과 이격된 제2 전극;
상기 제1 전극과 상기 제2 전극 사이에 배치되어 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결된 적어도 하나의 발광 소자;
상기 제1 전극과 상기 제2 전극 사이에서 상기 발광 소자의 하부에 배치된 제1 절연층; 및
상기 발광 소자 상에 배치되되 상기 발광 소자의 일 단부 및 타 단부를 노출하는 제2 절연층을 포함하고,
상기 발광 소자는,
제1 극성으로 도핑된 제1 반도체층;
상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층;
상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층; 및
적어도 상기 활성층의 외면을 둘러싸도록 배치되고, 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층이 적층된 제1 방향으로 연장된 제1 외막을 포함하는 표시 장치.Board;
A first electrode disposed on the substrate and a second electrode spaced apart from the first electrode;
At least one light emitting device disposed between the first electrode and the second electrode and electrically connected to the first electrode and the second electrode;
A first insulating layer disposed under the light emitting element between the first electrode and the second electrode; And
And a second insulating layer disposed on the light emitting device and exposing one end and the other end of the light emitting device,
The light emitting device,
A first semiconductor layer doped with a first polarity;
A second semiconductor layer doped with a second polarity different from the first polarity;
An active layer disposed between the first semiconductor layer and the second semiconductor layer; And
A display device comprising: a first outer layer disposed to surround at least an outer surface of the active layer and extending in a first direction in which the first semiconductor layer, the active layer, and the second semiconductor layer are stacked. 제16 항에 있어서,
상기 발광 소자는 상기 제1 반도체층의 외면 중 상기 제1 외막이 배치되지 않은 부분을 둘러싸는 제2 외막을 더 포함하는 표시 장치.The method of claim 16,
The light emitting device further includes a second outer layer surrounding a portion of the outer surface of the first semiconductor layer on which the first outer layer is not disposed. 제17 항에 있어서,
상기 제1 전극 및 상기 발광 소자의 상기 일 단부와 접촉하는 제1 접촉 전극 및
상기 제2 전극 및 상기 발광 소자의 상기 타 단부와 접촉하는 제2 접촉 전극을 더 포함하는 표시 장치.The method of claim 17,
A first contact electrode in contact with the first electrode and the one end of the light emitting device, and
The display device further comprises a second contact electrode in contact with the second electrode and the other end of the light emitting device. 제17 항에 있어서,
상기 제2 절연층은 상기 제2 외막과 접촉하는 표시 장치.The method of claim 17,
The second insulating layer is in contact with the second outer layer. 제17 항에 있어서,
상기 제2 반도체층 상에 배치된 전극층을 더 포함하고,
상기 제1 외막은 상기 제2 반도체층 및 상기 전극층의 측면 중 일부를 둘러싸는 표시 장치.The method of claim 17,
Further comprising an electrode layer disposed on the second semiconductor layer,
The first outer layer surrounds a portion of side surfaces of the second semiconductor layer and the electrode layer. 제20 항에 있어서,
상기 제1 외막과 상기 제2 외막은 서로 다른 재료를 포함하는 표시 장치.The method of claim 20,
The first outer layer and the second outer layer are formed of different materials. 제21 항에 있어서,
상기 제1 외막은 절연성 물질을 포함하고, 상기 제2 외막은 굴절률이 1 내지 2.4의 범위를 갖는 재료를 포함하며,
상기 활성층에서 생성된 광 중 적어도 일부는 상기 제2 외막을 통해 방출되는 표시 장치.The method of claim 21,
The first outer layer includes an insulating material, the second outer layer includes a material having a refractive index in the range of 1 to 2.4,
At least some of the light generated by the active layer is emitted through the second outer layer. 제16 항에 있어서,
상기 제2 절연층과 상기 발광 소자의 상기 제1 반도체층 상에 배치되는 패턴층을 더 포함하는 표시 장치.The method of claim 16,
The display device further comprises a pattern layer disposed on the second insulating layer and the first semiconductor layer of the light emitting device. 제23 항에 있어서,
상기 패턴층은 상기 발광 소자의 상기 제1 반도체층과 상기 제1 절연층 사이에는 배치되지 않는 표시 장치.The method of claim 23,
The pattern layer is not disposed between the first semiconductor layer and the first insulating layer of the light emitting device.
KR1020190104250A 2019-08-26 2019-08-26 Light emitting element, method for fabricating the same and display device comprising the same KR20210025144A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190104250A KR20210025144A (en) 2019-08-26 2019-08-26 Light emitting element, method for fabricating the same and display device comprising the same
PCT/KR2020/002789 WO2021040162A1 (en) 2019-08-26 2020-02-27 Light emitting element, manufacturing method therefor and display device including same
US17/638,169 US20220367756A1 (en) 2019-08-26 2020-02-27 Light emitting element, manufacturing method therefor and display device including same
EP20856991.3A EP4024480A4 (en) 2019-08-26 2020-02-27 Light emitting element, manufacturing method therefor and display device including same
CN202080060426.XA CN114365297A (en) 2019-08-26 2020-02-27 Light emitting element, method for manufacturing light emitting element, and display device including light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190104250A KR20210025144A (en) 2019-08-26 2019-08-26 Light emitting element, method for fabricating the same and display device comprising the same

Publications (1)

Publication Number Publication Date
KR20210025144A true KR20210025144A (en) 2021-03-09

Family

ID=74685993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190104250A KR20210025144A (en) 2019-08-26 2019-08-26 Light emitting element, method for fabricating the same and display device comprising the same

Country Status (5)

Country Link
US (1) US20220367756A1 (en)
EP (1) EP4024480A4 (en)
KR (1) KR20210025144A (en)
CN (1) CN114365297A (en)
WO (1) WO2021040162A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022203146A1 (en) * 2021-03-25 2022-09-29 삼성디스플레이 주식회사 Apparatus for manufacturing display device, method for manufacturing display device by using same, and display device manufactured thereby
WO2022225281A1 (en) * 2021-04-23 2022-10-27 삼성디스플레이 주식회사 Display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230069286A (en) * 2021-11-11 2023-05-19 삼성디스플레이 주식회사 Display device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284644A (en) * 2000-03-30 2001-10-12 Nichia Chem Ind Ltd Light emitting element and light emitting element package
KR100973259B1 (en) * 2008-02-22 2010-08-02 한국산업기술대학교산학협력단 VERTICALLY STRUCTURED GaN TYPE LED DEVICE WITH SIDEWALL REFLECTOR AND MANUFACTURING METHOD THEREOF
US8872214B2 (en) * 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
KR20120138805A (en) * 2010-03-12 2012-12-26 샤프 가부시키가이샤 Light-emitting device manufacturing method, light-emitting device, lighting device, backlight, liquid-crystal panel, display device, display device manufacturing method, display device drive method and liquid-crystal display device
KR101672781B1 (en) * 2014-11-18 2016-11-07 피에스아이 주식회사 Nano-scale LED for horizontal arrayed assembly, method for manufacturing thereof and horizontal arrayed assembly comprising the same
KR101674052B1 (en) * 2014-11-18 2016-11-09 피에스아이 주식회사 Method for placing nano-scale LED on electrode assembly
KR101987196B1 (en) * 2016-06-14 2019-06-11 삼성디스플레이 주식회사 Pixel structure, display apparatus including the pixel structure and method of manufacturing the same
KR20180071465A (en) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 Light emitting device and fabricating method thereof
US10957820B2 (en) * 2017-12-21 2021-03-23 Lumileds Llc Monolithic, segmented light emitting diode array

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022203146A1 (en) * 2021-03-25 2022-09-29 삼성디스플레이 주식회사 Apparatus for manufacturing display device, method for manufacturing display device by using same, and display device manufactured thereby
WO2022225281A1 (en) * 2021-04-23 2022-10-27 삼성디스플레이 주식회사 Display device

Also Published As

Publication number Publication date
EP4024480A4 (en) 2023-10-04
CN114365297A (en) 2022-04-15
WO2021040162A1 (en) 2021-03-04
EP4024480A1 (en) 2022-07-06
US20220367756A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
US20220336527A1 (en) Light emitting device, manufacturing method therefor, and display device comprising same
US11749709B2 (en) Display device
KR20210022799A (en) Display device
KR20200138479A (en) Display device
EP4024480A1 (en) Light emitting element, manufacturing method therefor and display device including same
KR20210035362A (en) Display device
EP4033545A1 (en) Light-emitting diode and display device comprising same
KR20200123900A (en) Display device and method for manufacturing the same
EP3996154A1 (en) Light emitting element, manufacturing method therefor and display device
KR20210054119A (en) Display device
KR20210073675A (en) Light emitting element and display device comprising the same
US11811010B2 (en) Display device and method of fabricating the same
KR20210055831A (en) Display Device
US20220028925A1 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
US20220254959A1 (en) Light emitting element, manufacturing method thereof, and display device comprising the light emitting element
KR20210152086A (en) Light emitting element, method for fabricating the same and display device
US20230282777A1 (en) Light-emitting element, method for manufacturing same, and display device
KR20210022800A (en) Light emitting element and display device comprising the same
KR20210134103A (en) Light emitting element and display device comprising the same
KR20210079433A (en) display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal