KR20210011216A - 메모리 시스템의 메타 데이터 관리 방법 및 장치 - Google Patents

메모리 시스템의 메타 데이터 관리 방법 및 장치 Download PDF

Info

Publication number
KR20210011216A
KR20210011216A KR1020190088385A KR20190088385A KR20210011216A KR 20210011216 A KR20210011216 A KR 20210011216A KR 1020190088385 A KR1020190088385 A KR 1020190088385A KR 20190088385 A KR20190088385 A KR 20190088385A KR 20210011216 A KR20210011216 A KR 20210011216A
Authority
KR
South Korea
Prior art keywords
map
controller
information
memory
host
Prior art date
Application number
KR1020190088385A
Other languages
English (en)
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190088385A priority Critical patent/KR20210011216A/ko
Priority to US16/837,727 priority patent/US11681633B2/en
Priority to US16/844,652 priority patent/US11237973B2/en
Priority to CN202010639871.3A priority patent/CN112286835A/zh
Publication of KR20210011216A publication Critical patent/KR20210011216A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/063—Address space extension for I/O modules, e.g. memory mapped I/O
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1072—Decentralised address translation, e.g. in distributed shared memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G06F2212/452—Instruction code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

데이터를 저장하는 메모리 장치; 및 외부 장치의 논리 주소 및 논리 주소에 대응되는 메모리 장치의 물리 주소를 포함하는 맵 데이터를 생성 및 관리하는 컨트롤러를 포함하고, 컨트롤러는 상기 맵 데이터 중, 적어도 일부를 외부 장치로 업로딩하고, 더티 정보 또는 액세스 정보에 따라 상기 업로딩된 맵 데이터의 최신 버전을 부 장치로 재업로딩하며, 더티 정보는 상기 업로딩된 맵 데이터에 포함된 논리 주소에 대응되는 물리 주소의 변경 여부를 나타내며, 액세스 정보는 상기 업로딩된 맵 데이터에 포함된 상기 논리 주소에 대한 외부 장치의 액세스 요청 여부를 나타내는 메모리 시스템

Description

메모리 시스템의 메타 데이터 관리 방법 및 장치{APPARATUS AND METHOD FOR MANAGING MAP DATA IN MEMORY SYSTEM}
본 발명은 메모리 시스템 및 메모리 시스템을 포함하는 데이터 처리 장치에 관한 것으로, 보다 구체적으로는 메모리 시스템의 메타 데이터를 관리하는 방법과 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
또한, 유비쿼터스 컴퓨팅을 지원하는 컴퓨팅 장치는 증가하는 컨텐츠의 양에 대응하여 보다 많은 데이터를 저장하도록 유저들의 요구에 따라 진화되고 있다. 보다 많은 데이터를 저장하기 위한 방법으로 하나의 장치에 저장할 수 있는 데이터의 양(volume)을 증가시키는 것은 한계가 있을 수 있으며, 동작의 효율성이 낮아질 수 있다. 따라서, 보다 많은 데이터를 저장하기 위해서는 다수의 메모리 장치를 포함하는 다수의 메모리 시스템들을 연결하여, 대용량의 데이터를 처리할 수 있도록 할 필요가 있다.
본 발명의 실시 예들은 메모리 시스템이 맵 데이터를 컴퓨팅 장치 혹은 호스트에 전송하여, 컴퓨팅 장치 혹은 호스트가 맵 데이터를 활용하여 명령과 함께 주소를 메모리 시스템에 전송할 수 있는 데이터 처리 장치에 있어서, 메모리 시스템이 맵 데이터를 전송하는 동작으로 인해 데이터 처리 장치 내 메모리 시스템과 컴퓨팅 장치 혹은 호스트 간 데이터 전송에 오버헤드를 줄일 수 있는 장치 및 방법을 제공할 수 있다.
본 발명의 실시 예들은 맵 데이터의 상태 정보를 맵 데이터의 맵세그먼트 단위가 아닌 복수개로 분할된 맵세그먼트 서브영역 별로 세분화하여 관리함으로써, 맵 데이터 관리의 효율성을 향상시키는 메모리 시스템, 데이터 처리 시스템 및 이들의 구동방법을 제공할 수 있다.
본 발명의 실시 예들은 외부 장치로부터 커맨드와 함께 수신되는 물리 주소에 메모리 장치가 커맨드 동작을 수행함으로써, 불필요한 L2P변환에 의해 발생하는 메모리 시스템의 오버헤드를 줄일 수 있고, 이로 인해 메모리 시스템의 커맨드 동작의 수행 속도 및 커맨드 동작의 효율을 향상시키는 메모리 시스템, 데이터 처리 시스템 및 이들의 구동방법을 제공할 수 있다.
본 발명의 실시 예들은 메모리 시스템에 저장된 데이터의 저장 위치 변경을 수반하는 맵 데이터의 업데이트 시, 메모리 시스템에 저장되고, 비트맵 형태, 플래그 형태, 테이블 형태 및 리스트 형태를 갖는 맵 데이터의 상태 정보의 값을 변경하여, 특정 논리 주소에 대한 데이터의 저장 위치의 변경 여부 및 무효 물리 주소를 기록함으로써, 맵 데이터 관리의 편의성을 증가시키는 메모리 시스템, 데이터 처리 시스템 및 이들의 구동방법을 제공할 수 있다.
본 발명의 실시 예들은 외부 장치로부터 커맨드와 함께 수신되는 물리 주소의 유효성을 메모리 시스템이 별도의 맵 데이터 검색 없이 맵 데이터의 상태 정보를 이용하여 판단함으로써, 물리 주소의 유효성 판단 동작의 속도가 향상되고 이로 인해 커맨드 동작의 속도를 향상시키는 메모리 시스템, 데이터 처리 시스템 및 이들의 구동방법을 제공할 수 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명은 메모리 시스템, 데이터 처리 시스템, 및 그것의 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 시스템은 맵 데이터를 저장하는 메모리 장치; 및 맵 데이터의 맵세그먼트들 각각을 복수개로 분할한 맵세그먼트 서브영역별로 생성 및 업데이트되는 제1 및 제2 상태 정보를 저장하여 메모리 장치를 제어하는 컨트롤러를 포함할 수 있다. 컨트롤러는 외부 장치로부터 커맨드 및 제1 논리 주소와 함께 수신되는 제1 물리 주소의 유효성을 판단하고, 유효한 제1 물리 주소에 대한 커맨드 동작을 수행할 수 있다. 컨트롤러는 제1 상태정보를 이용하여 제1 물리 주소의 유효성을 판단하고, 커맨드 동작 수행 후 제1 논리 주소에 대한 제2 상태정보의 상태 값을 업데이트 할 수 있다. 제1 상태정보는 컨트롤러에 의해 제1레벨의 초기값을 갖고, 특정 논리 주소에 대응되는 물리 주소가 변경되면 제2레벨의 값으로 업데이트 되는 비트맵 형태의 더티 정보일 수 있다. 컨트롤러는 제1 논리 주소가 포함되는 제1 맵세그먼트 서브영역의 더티 정보의 상태 값이 제1레벨의 값을 가지면 제1 물리 주소가 유효하다고 판단하고, 제1 맵세그먼트 서브영역의 더티 정보의 상태 값이 제2레벨의 값을 가지면 제1 물리 주소가 무효하다고 판단할 수 있다. 제2 상태정보는 컨트롤러에 의해 제1레벨의 초기값을 갖고, 외부 장치로부터 특정 논리 주소에 대해 액세스 요청되면 제2레벨의 값으로 업데이트 되는 비트맵 형태의 액세스 정보일 수 있다. 컨트롤러는 커맨드 동작 수행 후, 제2 상태정보의 상태 값을 제2레벨의 값을 갖도록 업데이트 할 수 있다. 제2 상태정보는 컨트롤러에 의해 '0'의 초기값을 갖고, 외부 장치로부터 논리 주소에 대해 액세스 요청될 때마다 '1' 만큼 증가되는 값을 가질 수 있다. 컨트롤러는 커맨드 동작 수행 후 제1 논리 주소에 대한 제2 상태정보의 상태 값을 '1' 만큼 증가된 값으로 업데이트 할 수 있다. 컨트롤러는 맵세그먼트 서브영역별로 생성 및 업데이트되는 제1 및 제2 상태정보를 이용하여, 맵 데이터에 포함된 맵세그먼트의 업로딩 우선순위를 나타내는 제3 상태 정보를 맵세그먼트 단위로 생성하고, 제3 상태 정보에 근거하여, 맵 데이터들을 맵세그먼트 단위로 업로딩 할 수 있다. 제3 상태 정보는 논리 주소에 대응되는 물리 주소가 변경되고 외부 장치로부터 액세스 요청된 맵세그먼트 서브영역들의 개수가 많은 맵세그먼트의 우선순위가 높게 설정될 수 있다. 제2 상태정보는 논리 주소에 외부 장치의 액세스 요청 횟수를 나타내는 카운터 형태를 갖는 액세스 정보일 수 있다. 제3 상태 정보는 논리 주소에 대응되는 물리 주소가 변경되고 외부 장치로부터 액세스 요청된 맵세그먼트 서브영역들 중에서, 논리 주소에 대응되는 물리 주소가 변경된 맵세그먼트 서브영역의 개수가 많은 맵세그먼트의 우선순위가 높게 설정될 수 있다. 제3 상태 정보는 논리 주소에 대응되는 물리 주소가 변경되고 외부 장치로부터 액세스 요청된 맵세그먼트 서브영역들 중에서, 외부 장치로부터 액세스 요청된 맵세그먼트 서브영역의 개수가 많은 맵세그먼트의 우선순위가 높게 설정될 수 있다. 컨트롤러는 맵세그먼트 서브영역별로 생성 및 업데이트되는 제1 및 제2 상태정보를 이용하여, 맵 데이터에 포함된 맵세그먼트의 업로딩 우선순위를 나타내는 제3 상태 정보를 맵세그먼트 단위로 생성하고, 제3 상태 정보에 근거하여, 맵 데이터들을 맵세그먼트 단위로 업로딩 할 수 있다. 제3 상태 정보는 논리 주소에 대응되는 물리 주소가 변경되고 외부 장치로부터 액세스 요청된 맵세그먼트 서브영역들의 개수가 많은 맵세그먼트의 우선순위가 높게 설정될 수 있다. 제3 상태 정보는 논리 주소에 대응되는 물리 주소가 변경되고 외부 장치로부터 액세스 요청된 맵세그먼트 서브영역들 중에서, 외부 장치로부터 액세스 요청 횟수가 많은 맵세그먼트 서브영역을 포함하는 맵세그먼트의 우선순위가 높게 설정될 수 있다. 제1 상태 정보는 제1레벨의 초기값을 갖고, 특정 논리 주소에 대응되는 물리 주소가 변경됨에 따라 무효화되는 물리 주소에 대한 정보를 비트맵 형태로 나타내는 무효 주소정보일 수 있다. 컨트롤러는 제1 물리 주소가 포함되는 제1 맵세그먼트 서브영역의 무효 주소정보가 제1레벨의 값을 가지면 제1 물리 주소가 유효하다고 판단하고, 제1 맵세그먼트 서브영역의 제1 상태정보가 제2레벨의 값을 가지면 제1 물리 주소가 무효하다고 판단할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템의 구동 방법은 외부 장치로부터 쓰기 커맨드, 제1 논리 주소 및 제1 논리 주소에 맵핑된 제1 물리 주소를 수신하는 단계: 제1 논리 주소가 포함되는 제1 맵세그먼트 서브영역의 제1 상태 정보를 이용하여, 제1 물리 주소의 유효성을 판단하는 단계; 제1 물리 주소가 유효하면 제1 물리 주소에 커맨드 동작을 수행하는 단계; 및 제1 맵세그먼트 서브영역의 제2 상태정보의 상태 값을 업데이트하는 단계를 포함할 수 있다. 제1 물리 주소의 유효성을 판단하는 단계는 제1 논리 주소가 포함되는 제1 맵세그먼트를 검색하는 단계; 제1 맵세그먼트에 포함된 복수개의 맵세그먼트 서브영역들 중에서, 제1 논리 주소가 포함된 제1 맵세그먼트 서브영역을 검색하는 단계; 제1 맵세그먼트 서브영역의 제1 상태정보의 상태 값을 확인하는 단계; 확인된 제1 상태정보가 제1레벨의 값을 가지면 제1 물리 주소를 유효하다고 판단하고, 확인된 제1 상태정보가 제2레벨의 값을 가지면 제1 물리 주소가 무효하다고 판단하는 단계를 포함할 수 있다. 제1 상태 정보는 제1레벨의 초기값을 갖고, 특정 논리 주소에 대응되는 물리 주소가 변경되면 제2레벨의 값으로 업데이트 되는 비트맵 형태의 더티 정보일 수 있다. 제1 상태 정보는 제1레벨의 초기값을 갖고, 특정 논리 주소에 대응되는 물리 주소가 변경됨에 따라 무효화되는 물리 주소에 대한 정보를 비트맵 형태로 나타내는 무효 주소정보일 수 있다. 제2 상태정보의 상태 값을 업데이트하는 단계는 제1 맵세그먼트 서브영역의 제2 상태정보의 상태 값을 제2레벨의 값을 갖도록 업데이트 할 수 있다. 제2 상태정보의 상태 값을 업데이트하는 단계는 제1 맵세그먼트 서브영역의 제2 상태정보의 상태 값을 '1' 만큼 증가된 값으로 업데이트 할 수 있다. 제1 및 제2 상태정보를 이용하여, 맵세그먼트들의 업로딩 우선순위를 나타내는 제3 상태 정보를 생성하는 단계; 및 제3 상태 정보에 근거하여, 맵 데이터들을 맵세그먼트 단위로 업로딩 하는 단계를 더 포함할 수 있다. 제3 상태 정보를 맵세그먼트 단위로 생성하는 단계는, 제1 상태정보 및 제2 상태정보의 상태 값에 대해 AND연산을 수행하여, 맵세그먼트 서브영역별로 AND연산값을 산출하는 단계; AND연산값을 맵세그먼트 단위로 합산하는 단계; 및 합산 값에 근거하여, 맵세그먼트들의 업로딩 우선순위를 설정하는 단계를 포함할 수 있다. 제3 상태 정보는 논리 주소에 대응되는 물리 주소가 변경되고 외부 장치로부터 액세스 요청된 맵세그먼트 서브영역들의 개수가 많은 맵세그먼트의 우선순위가 높게 설정될 수 있다. 제3 상태 정보를 맵세그먼트 단위로 생성하는 단계는, 제1 상태정보 및 제2 상태정보의 상태 값에 대해 AND연산을 수행하여, 맵세그먼트 서브영역별로 AND연산값을 산출하는 단계; AND연산값에 제1 상태정보의 상태 값을 합산하여 제1 상태 정보의 가중치를 부여하는 단계; 제1 상태정보에 대한 가중치가 부여된 값을 맵세그먼트 단위로 합산하는 단계; 및 합산 값에 근거하여, 맵세그먼트들의 업로딩 우선순위를 설정하는 단계를 포함할 수 있다. 제3 상태 정보는 논리 주소에 대응되는 물리 주소가 변경되고 외부 장치로부터 액세스 요청된 맵세그먼트 서브영역들 중에서, 논리 주소에 대응되는 물리 주소가 변경된 맵세그먼트 서브영역을 많이 포함하는 맵세그먼트의 우선순위가 높게 설정되는 메모리 시스템 구동 방법. 제3 상태 정보를 맵세그먼트 단위로 생성하는 단계는, 제1 상태정보 및 제2 상태정보의 상태 값에 대해 AND연산을 수행하여, 맵세그먼트 서브영역별로 AND연산값을 산출하는 단계; AND연산값에 제2 상태정보의 상태 값을 합산하여 제2 상태 정보의 가중치를 부여하는 단계; 제2 상태정보에 대한 가중치가 부여된 값을 맵세그먼트 단위로 합산하는 단계; 및 합산 값에 근거하여, 맵세그먼트들의 업로딩 우선순위를 설정하는 단계를 포함할 수 있다. 제3 상태 정보는 논리 주소에 대응되는 물리 주소가 변경되고 외부 장치로부터 액세스 요청된 맵세그먼트 서브영역들 중에서, 외부 장치로부터 액세스 요청된 맵세그먼트 서브영역을 많이 포함하는 맵세그먼트의 우선순위가 높게 설정되는 메모리 시스템 구동 방법. 제1 및 제2 상태정보를 이용하여, 맵세그먼트들의 업로딩 우선순위를 나타내는 제3 상태 정보를 생성하는 단계; 및 제3 상태 정보에 근거하여, 맵 데이터들을 맵세그먼트 단위로 업로딩 하는 단계를 더 포함할 수 있다. 제3 상태 정보를 맵세그먼트 단위로 생성하는 단계는, 제1 상태정보 및 제2 상태정보의 상태 값에 대해 AND연산을 수행하여, 맵세그먼트 서브영역별로 AND연산값을 산출하는 단계; AND연산값에 제2 상태정보의 상태 값을 합산하여 제2 상태 정보의 가중치를 부여하는 단계; 및 합산 값에 근거하여, 맵세그먼트들의 업로딩 우선순위를 설정하는 단계를 포함할 수 있다. 제3 상태 정보는 논리 주소에 대응되는 물리 주소가 변경되고 외부 장치로부터 액세스 요청된 맵세그먼트 서브영역들 중에서, 외부 장치로부터 액세스 요청 횟수가 많은 맵세그먼트 서브영역을 포함하는 맵세그먼트의 우선 순서가 높게 설정될 수 있다.
본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명에 따른 메모리 시스템 및 데이터 처리 시스템, 그리고 이들의 구동방법에 대한 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예에 따른 메모리 시스템과 컴퓨팅 장치 혹은 호스트를 포함하는 데이터 처리 장치는 메모리 시스템이 맵 데이터를 전송하는 동작을 효율적으로 제어함으로써, 데이터 처리 장치 내 메모리 시스템과 컴퓨팅 장치 혹은 호스트 간 데이터 전송에서 발생할 수 있는 오버헤드를 줄일 수 있다.
본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템 그리고 이들의 구동방법은 맵 데이터의 상태 정보를 맵 데이터의 맵세그먼트 단위가 아닌 복수개로 분할된 맵세그먼트 서브영역 별로 생성 및 업데이트 함으로써, 맵 데이터 관리의 효율성이 향상되는 효과를 제공할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템 그리고 이들의 구동방법은, 외부 장치로부터 커맨드와 함께 수신되는 물리 주소에 대응하여 메모리 장치가 커맨드 동작을 수행함으로써, 불필요한 L2P변환에 의해 발생하는 메모리 시스템의 오버헤드를 줄일 수 있고, 이로 인해 메모리 시스템의 커맨드 동작의 수행 속도 및 커맨드 동작의 효율을 향상시키는 효과를 제공할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템 그리고 이들의 구동방법은 메모리 시스템에 저장된 데이터의 물리 주소의 변경 시, 메모리 시스템에 저장되고, 비트맵 형태, 플래그 형태, 테이블 형태 및 리스트 형태를 갖는 맵 데이터의 상태 정보의 값을 변경하여, 특정 논리 주소에 대한 데이터의 물리 주소의 변경 여부 및 무효 물리 주소를 기록함으로써, 맵 데이터 관리의 편의성을 증가시키는 시키는 효과를 제공할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템 그리고 이들의 구동방법은, 외부 장치로부터 커맨드와 함께 수신되는 물리 주소의 유효성을 메모리 시스템이 별도의 맵 데이터 검색 없이 맵 데이터의 상태 정보를 이용하여 판단함으로써, 물리 주소의 유효성 판단 동작의 속도가 향상되고 이로 인해 커맨드 동작의 속도가 향상되는 효과를 제공할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명
이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1a 및 도 1b은 본 발명의 실시 예에 따른 메모리 시스템이 상태 정보를 생성하는 방법의 일 예를 도시한다.
도 2은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 도시한다.
도 3는 본 발명의 실시 예에 따른 데이터 처리 시스템 내 컨트롤러를 설명한다.
도 4 내지 도 5는 본 발명의 실시 예에 따른 메모리 시스템에서 커맨드에 따른 커맨드 동작을 수행할 경우의 일 예를 설명한다.
도 6은 파워-온 시, 맵 데이터 초기화 업로딩되는 과정을 도시한다.
도 7a 내지 7b는 본 발명의 실시 예에 따른 맵 데이터 업데이트 방법을 도시한다.
도 8 내지 도 18은 본 발명의 다른 실시 예에 따른 데이터 처리 시스템 및 메모리 시스템이 커맨드 동작을 수행하는 방법을 도시한다.
도 19 내지 도 23은 본 발명의 다른 실시 예에 따른 데이터 처리 시스템 및 메모리 시스템이 커맨드 동작을 수행하는 방법을 도시한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1a 및 도 1b는 본 발명의 실시 예에 따른 메모리 시스템이 호스트로 업로딩된 메타 데이터의 상태 정보를 생성하는 방법을 도시한 도면이다.
메타 데이터(meta data)는 메모리 시스템이 외부 장치인 호스트로부터 수신된 커맨드에 해당하는 커맨드 데이터에 대한 정보, 커맨드에 해당하는 커맨드 동작에 대한 정보, 커맨드 동작이 수행되는 메모리 장치의 메모리 블록들에 대한 정보 및 커맨드 동작에 상응한 맵 데이터 등에 대한 정보가 포함될 수 있다. 다시 말해, 메타 데이터에는 호스트로부터 수신된 커맨드에 해당하는 프로그램 데이터를 제외한 나머지 모든 정보들 및 데이터가 포함될 수 있다.
또한, 메타 데이터는 메모리 시스템에 저장되고, 논리 주소(LA) 및 이에 대응되는 물리 주소(PA)가 맵핑된 L2P 맵 세그먼트(L2P_MS)들로 구성된 맵 데이터 및 물리 주소(PA) 및 이에 대응되는 논리 주소(LA)가 맵핑된 P2L 맵 세그먼트(P2L_MS)들을 포함할 수 있다.
메모리 시스템이 호스트로 맵 데이터를 전송하는 경우, 기 설정된 크기의 맵세그먼트 단위로 동작이 수행될 수 있다. 이는 메모리 시스템과 호스트 간 데이터 통신의 효율을 높이기 위함이다. 따라서, 메모리 시스템은 복수의 논리 주소(LA)에 대응하는 복수의 물리 주소(PA)에 대한 정보를 한번에 호스트로 전송할 수 있다. 예를 들어, 하나의 L2P 맵 세그먼트(L2P_MS)에는 복수의 논리 주소(LA)와 복수의 물리 주소(PA)를 각각 연결하는 정보가 포함될 수 있다.
메모리 시스템이 호스트로 맵 데이터를 전송하는 과정에 대해서는 도 7a 등을 참조하여 후술한다. 또한, 메모리 시스템이 맵 데이터를 호스트와 공유하여 얻을 수 있는 효과에 대해서는 도 8 등을 참조하여 후술한다.
도 1a를 참조하면, 본 발명의 실시 예에 따른 메모리 시스템은 맵 데이터에 포함된 복수의 L2P 맵 세그먼트(L2P_MS)들 각각을 분할하여, 복수의 L2P 맵세그먼트 서브 영역들(L2P_MS_SUB)를 생성한다(S10). 여기서, 복수의 L2P 맵 세그먼트(L2P_MS)들은 메모리 시스템이 호스트로 전송한 것일 수 있다. 그리고 메모리 시스템은 생성된 복수의 맵세그먼트 서브 영역들(L2P_MS_SUB) 각각에 대한 상태 정보(STATE_INF)를 생성한다(S30).
본 발명의 상태 정보(STATE_INF)는 메모리 시스템에 포함된 비휘발성 메모리 소자 및 맵 데이터 상태를 나타낼 수 있다. 특히, 본 발명의 실시 예에 따른 상태 정보(STATE_INF)는 더티 정보(D_INF), 무효 주소정보(INV_INF), 액세스 정보(A_INF) 및 우선순위 정보(P_INF)를 포함할 수 있다.
더티 정보(D_INF)는 제1레벨(예를 들면, 0)의 초기값을 갖고, 특정 논리 주소(LA)에 대응되는 물리 주소가 변경되면 제2레벨(예를 들면, 1)의 값으로 업데이트 되는 비트맵 형태일 수 있다.
무효 주소정보(INV_INF) 제1레벨의 초기값을 갖고, 특정 논리 주소(LA)에 대응되는물리 주소가 변경됨에 따라 무효화되는 물리 주소에 대한 정보를 비트맵 형태로 나타낼 수 있다.
액세스 정보(A_INF)는 제1레벨의 초기값을 갖고 특정 논리 주소(LA)에 대한 호스트의 액세스 요청되면, 제2레벨(예를 들면, 1)의 값으로 업데이트 되는 비트맵 형태일 수 있다. 또한, 액세스 정보(A_INF)는 제1레벨의 초기값을 갖고 논리 주소(LA)에 대한 호스트의 액세스 요청이 수신될 때마다 증가되는 카운터 형태일 수 있다. 논리 주소(LA)에 대한 호스트의 액세스 요청은 논리 주소(LA)에 대응하는 데이터를 호스트가 액세스 요청함(예를 들면, 읽기 요청)을 의미한다
우선순위 정보(P_INF)는 맵 데이터에 포함된 맵세그먼트들의 업로딩 우선순위 정보를 포함할 수 있다. 구체적으로, 메모리 시스템 내의 논리 주소에 대응되는 물리 주소가 변경되고, 호스트로부터 액세스 요청된 맵 데이터는 높은 업로딩 우선순위를 가질 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 더티 정보(D_INF) 또는 무효 주소정보(INV_INF)를 이용하여, 호스트로부터 커맨드와 함께 수신되는 물리 주소의 유효성을 판단할 수 있다. 또한 본 발명의 실시 예에 따른 메모리 시스템은 더티 정보(D_INF) 및 액세스 정보(A_INF)를 이용하여, 우선순위 정보(P_INF)를 생성할 수 있다. 또한 본 발명의 실시 예에 따른 메모리 시스템은 우선순위 정보(P_INF)에 따라, 맵 데이터에 포함된 맵세그먼트들을 호스트로 업로딩 할 수 있다.
도 1b를 참조하면, 맵 데이터는 복수개의 L2P 맵세그먼트들(L2P_MS#0 내지 L2P_MS#3)를 포함할 수 있다. 예를 들면, 제1 L2P 맵세그먼트(L2P_MS#0)는 논리 주소 'LA0 내지 LA19'에 대한 L2P 맵 데이터를 포함하고, 제2 L2P 맵세그먼트(L2P_MS#1)는 논리 주소 'LA20 내지 LA39'에 대한 L2P 맵 데이터를 포함하고, 제3 L2P 맵세그먼트(L2P_MS#2)는 논리 주소 'LA40 내지 LA59'에 대한 L2P 맵 데이터를 포함하고, 제4 L2P 맵세그먼트(L2P_MS#3)는 논리 주소 'LA60 내지 LA79'에 대한 L2P 맵 데이터를 포함한다. 즉, 각각의 L2P 맵세그먼트는 20개의 논리 주소에 대한 L2P 맵 데이터를 포함할 수 있다.
본 발명의 실시 예에 따른 복수의 L2P 맵 세그먼트들(L2P_MS#0 내지 L2P_MS#3) 각각은 복수의 L2P 맵 세그먼트 서브 영역들(L2P_MS#n_SUB#0 내지 L2P_MS#n_SUB#3)을 포함할 수 있다. 이에, 본 발명의 실시 예에 따른 상태 정보(STATE_INF)는 복수개의 L2P 맵세그먼트들(L2P_MS#0 내지 L2P_MS#3) 각각에 포함된 복수의 L2P 맵세그먼트 서브 영역(MS#n_SUB#0 내지 MS#n_SUB#3) 별로 생성 및 업데이트 될 수 있다. 즉, 각각의 L2P 맵세그먼트 서브 영역은 5개의 논리 주소에 대한 L2P 맵 데이터를 포함할 수 있다.
그리고 본 발명의 실시 예에 따른 상태 정보(STATE_INF)는 비트맵 형태를 가질 수 있다. 상태 정보(STATE_INF)가 단순한 비트맵 형태(예를 들면, 1 또는 0)를 갖기 때문에, 메모리 시스템에서 상태 정보(STATE_INF)가 차지하는 저장 공간이 적고, 이에, 메모리 시스템이 상태 정보(STATE_INF)에 액세스 하는 부담이 감소될 수 있다. 또한, 본 발명의 실시 예에 따른 상태 정보(STATE_INF)는 카운터 형태를 가질 수 있다. 그리고 본 발명의 상태 정보(STATE_INF)는 플래그(flag), 테이블 형태 및 리스트 형태를 가질 수 있다.
이때, S30에서 생성된 상태 정보(STATE_INF)의 상태 값은 '0'의 초기값을 가질 수 있고, 맵 데이터의 상태가 변경되면 상태 값은 변경(예를 들면, '1')될 수 있다.
또한, 도 1b에 도시되지는 않았지만, 본 발명의 메타 데이터는 물리 주소(PA) 및 이에 대응되는 논리 주소(LA)가 맵핑된 P2L 맵 세그먼트(P2L_MS)들로 구성된 맵 데이터를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 맵 데이터에 포함된 복수의 P2L 맵 세그먼트(P2L_MS)들 각각을 분할하여, 복수의 P2L 맵세그먼트 서브 영역들(P2L_MS_SUB)를 생성한다(S10). 그리고 메모리 시스템은 생성된 복수의 P2L 맵세그먼트 서브 영역들(P2L_MS_SUB) 각각에 대한 상태 정보(STATE_INF)를 생성한다(S30).
본 발명의 상태 정보(STATE_INF)는 논리 주소(LA)에 대응되는 맵 데이터가 생성, 업데이트, 이레이즈 등의 과정을 통해 메모리 시스템 내 저장된 데이터의 저장 위치(물리 주소)변경에 의해, 무효화된 물리 주소에 대한 정보(예를 들면, 무효 주소 정보)를 포함할 수 있다.
맵 데이터는 복수개의 P2L 맵세그먼트들(P2L _MS#0 내지 P2L _MS#3)를 포함할 수 있다. 제1 P2L 맵세그먼트(P2L _MS#0)는 물리 주소 'PA0 내지 PA19'에 대한 P2L 맵 데이터를 포함하고, 제2 P2L 맵세그먼트(P2L_MS#1)는 물리 주소 'PA20 내지 PA39'에 대한 P2L 맵 데이터를 포함하고, 제3 P2L 맵세그먼트(P2L_MS#2)는 물리 주소 'PA40 내지 PA59'에 대한 P2L 맵 데이터를 포함하고, 제4 P2L 맵세그먼트(P2L_MS#3)는 물리 주소 'PA60 내지 PA79'에 대한 P2L 맵 데이터를 포함한다. 즉, 각각의 P2L 맵세그먼트는 20개의 물리 주소에 대한 P2L 맵 데이터를 포함할 수 있다.
본 발명의 실시 예에 따른 복수의 P2L 맵 세그먼트들(P2L_MS#0 내지 P2L_MS#3) 각각은 복수의 P2L 맵 세그먼트 서브 영역들(P2L_MS#n_SUB#0 내지 P2L_MS#n_SUB#3)을 포함할 수 있다. 이에, 본 발명의 실시 예에 따른 상태 정보(STATE_INF)는 복수개의 P2L 맵세그먼트들(P2L_MS#0 내지 P2L_MS#3) 각각에 포함된 복수의 P2L 맵세그먼트 서브 영역(MS#n_SUB#0 내지 MS#n_SUB#3) 별로 생성 및 업데이트 될 수 있다. 즉, 각각의 P2L 맵세그먼트 서브 영역은 5개의 물리 주소에 대한 P2L 맵 데이터를 포함할 수 있다.
메모리 시스템이 호스트에 전송한 맵 데이터가 더 이상 최신 버전이 아닌 경우마다 맵 데이터를 전송한다면, 메모리 시스템과 호스트 간 데이터 통신에 오버헤드가 발생하고, 효율이 저하될 수 있다. 하지만, 도 1a 및 도 1b를 참조하면, 메모리 시스템이 호스트에 전송한 맵 데이터에 대해 보다 세밀하게 업데이트 여부, 사용 여부 등을 확인할 수 있다. 맵 데이터에 대한 업데이트 여부, 사용 여부에 대응하여 메모리 시스템이 호스트에 전송된 맵 데이터의 교체 시점(즉, 맵 데이터의 재전송)을 결정하면, 메모리 시스템과 호스트 간의 불필요한 데이터 통신을 피할 수 있다.
도 2는 본 발명에 따른 데이터 처리 시스템(100)의 일 예를 도시한 도면이다. 도 2를 참조하면, 데이터 처리 시스템(100)은 호스트(102) 및 메모리 시스템(110)을 포함한다.
호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 유저와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은 유저의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은 유저의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은 일반 유저를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은 유저들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는 복수의 운영 시스템들을 포함할 수 있으며, 또한 유저 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는 유저 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 유저 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은 솔리드스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은 DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150) 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 쓰기 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는 복수의 메모리 블록(memory block)들(152, 154, 156)을 포함하며, 각각의 메모리 블록들(152, 154, 156)은 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은 복수의 워드라인(WTL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는 복수의 메모리 블록들(152, 154, 156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는 메모리 장치(150)의 리드, 쓰기, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은 호스트(102)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은 메모리 장치(150)로부터 리드된 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은 LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 쓰기, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 도 2에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 쓰기 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 쓰기 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 쓰기 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 쓰기 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은 메모리 장치(150)의 메모리 블록들(152, 154, 156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152, 154, 156) 간 또는 메모리 블록들(152, 154, 156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어레벨링(WTL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 컨트롤러 맵 데이터(MAP_C)를 메모리 장치(150)의 메모리 블록들(152, 154, 156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
또한, 본 발명에 따른 메모리 시스템(110)에서는 일 예로, 컨트롤러(130)가, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 복수의 커맨드 동작들, 예컨대 복수의 커맨드들에 해당하는 복수의 프로그램 동작들, 복수의 리드 커맨드들에 해당하는 복수의 리드 동작들, 및 복수의 이레이즈 커맨드들에 해당하는 복수의 이레이즈 동작들을 메모리 장치(150)에서 수행할 경우, 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널(channel)들(또는 웨이(way)들)에서, 최상(best)의 채널들(또는 웨이들)을 결정한 후, 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 커맨드들 해당하는 메모리 다이들로 전송하며, 또한 커맨드들에 해당하는 커맨드 동작들을 수행한 메모리 다이들로부터 커맨드 동작들의 수행 결과들을, 최상의 채널들(또는 웨이들)을 통해, 수신한 후, 커맨드 동작들의 수행 결과들을 호스트(120)로 제공한다. 특히, 본 발명에 따른 메모리 시스템(110)에서는 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 메모리 장치(150)의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여 최상의 전송 채널들(또는 전송 웨이들)을 결정하며, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을 해당하는 메모리 다이들로 전송한다. 또한, 본 발명에 따른 메모리 시스템(110)에서는 호스트(102)로부터 수신된 복수의 커맨드들을 해당하는 커맨드 동작들을 메모리 장치(150)의 메모리 다이들에서 수행한 후, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)에서, 채널들(또는 웨이들)의 상태에 상응한 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들에 대한 수행 결과들을, 메모리 장치(150)의 메모리 다이들로부터 수신하며, 메모리 장치(150)의 메모리 다이들로부터 수신된 수행 결과들을, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답으로, 호스트(102)로 제공한다.
여기서, 컨트롤러(130)는 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인, 예컨대 채널들(또는 웨이들)의 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등을 확인한 후, 채널들(또는 웨이들)의 상태에 따라 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을, 해당하는 메모리 다이들로 전송, 다시 말해 최상의 전송 채널들(또는 전송 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들의 수행을, 해당하는 메모리 다이들로 요청한다. 또한, 컨트롤러(130)는 최상의 전송 채널들(또는 전송 웨이들)을 통한 커맨드 동작들의 수행 요청에 상응하여, 해당하는 메모리 다이들로부터 커맨드 동작들의 수행 결과들을 수신하며, 이때 채널들(또는 웨이들)의 상태에 따라 최상의 채널들(또는 웨이들), 다시 말해 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들의 수행 결과들을 수신한다. 그리고, 컨트롤러(130)는 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송되는 커맨드들의 디스크립터(descriptor)와, 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신되는 수행 결과들의 디스크립터 간을, 매칭(matching)한 후, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 호스트(102)로 제공한다.
여기서, 커맨드들의 디스크립터에는 커맨드들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 커맨드들 또는 리드 커맨드들에 해당하는 데이터의 주소(일 예로, 데이터의 논리적 페이지 번호) 또는 데이터가 저장된 위치의 주소(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 또한, 수행 결과들의 디스크립터에는 수행 결과들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 커맨드들에 해당하는 프로그램 동작들의 데이터 또는 리드 커맨드들에 해당하는 리드 동작들의 데이터에 대한 주소(일 예로, 데이터에 대한 논리적 페이지 번호) 또는 프로그램 동작들 또는 리드 동작들이 수행된 위치의 주소(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드 동작들이 요청된 채널들(또는 웨이들), 다시 말해 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 아울러, 커맨드들의 디스크립터 및 수행 결과들의 디스크립터에 포함된 정보들, 예컨대 데이터 정보, 위치 정보, 또는 채널들(또는 웨이들)의 지시 정보는 컨텍스트(context) 형태 또는 태그(tag) 형태로, 디스크립터에 포함될 수 있다.
즉, 본 발명에 따른 메모리 시스템(110)에서는 호스트(102)로부터 수신되는 복수의 커맨드들, 및 커맨드들에 해당하는 복수의 커맨드 동작들의 수행 결과들을, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)에서, 최상의 채널들(또는 웨이들)을 통해, 송수신한다. 특히, 본 발명에 따른 메모리 시스템(110)에서는 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)의 상태에 상응하여, 커맨드들이 메모리 장치(150)의 메모리 다이들로 전송되는 전송 채널들(또는 전송 웨이들)과, 커맨드 동작들의 수행 결과들이 메모리 장치(150)의 메모리 다이들로부터 수신되는 수신 채널들(또는 수신 웨이들)을, 각각 독립적으로 관리한다. 예컨대, 메모리 시스템(110)에서의 컨트롤러(130)는 복수의 채널들(또는 웨이들)의 상태에 상응하여, 복수의 채널들(또는 웨이들)에서, 제1커맨드가 전송되는 전송 채널(또는 전송 웨이)과, 제1커맨드에 해당하는 제1커맨드 동작의 수행 결과가 수신되는 수신 채널(또는 수신 웨이)을, 각각 독립적인 최상의 채널들(또는 웨이들)로 결정, 일 예로 전송 채널(또는 전송 웨이)을 제1최상의 채널(또는 웨이)로 결정하고, 수신 채널(또는 수신 웨이)을 제1최상의 채널(또는 웨이)로 결정하거나 제2최상의 채널(또는 웨이)로 결정한 후, 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 제1커맨드의 전송과, 제1커맨드 동작의 수행 결과의 수신을, 각각 수행한다.
그러므로, 본 발명에 따른 메모리 시스템(110)에서는 메모리 장치(150)의 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)을 보다 효율적으로 사용하며, 특히 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 각각 송수신함으로써, 메모리 시스템(110)의 동작 성능을 보다 향상시킬 수 있다.
아울러, 컨트롤러(130)의 프로세서(134)에는 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은 메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 쓰기, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 쓰기, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(110)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다.
도 3는 본 발명에 따른 데이터 처리 시스템(100)의 다른 예를 도시한 도면이다. 도 3를 참조하면, 데이터 처리 시스템(100)은 호스트(102), 컨트롤러(130) 및 메모리 장치(150)을 포함한다.
도 3을 참조하면, 호스트(102) 및 메모리 장치(150)와 연동하는 컨트롤러(130)는 호스트 인터페이스 유닛(132), 플래시 변환 계층(FTL) 유닛(40), 메모리 인터페이스 유닛(142) 및 메모리 소자(144)를 포함할 수 있다.
도 3에서 도시되지 않았지만, 도 2에서 설명한 ECC 유닛(138)은 플래시 변환 계층(FTL) 유닛(40)에 포함될 수 있다. ECC 유닛(138)은 컨트롤러(130) 내 별도의 모듈, 회로, 또는 펌웨어 등으로 구현될 수도 있다.
호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 커맨드, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 커맨드, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 커맨드큐(56), 커맨드큐(56)로부터 전달되는 커맨드, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 커맨드, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.
호스트(102)로부터 커맨드, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 커맨드, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 리드하기 위한 커맨드어가 복수 개 전달되거나, 리드 및 프로그램 커맨드가 교번적으로 전달될 수도 있다. 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달된 커맨드, 데이터 등을 커맨드큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 커맨드, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 커맨드, 데이터 등의 처리 순서나 우선순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 커맨드, 데이터 등의 특성에 따라, 호스트 인터페이스 유닛(132) 내 버퍼관리자(52)는 커맨드, 데이터 등을 메모리 소자(144)에 저장할 지, 플래시 변환 계층(FTL) 유닛(40)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 커맨드, 데이터 등에 따라 메모리 시스템(110) 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL) 유닛(40)에 전달할 수 있다.
플래시 변환 계층(FTL) 유닛(40)은 이벤트큐(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 데이터를 관리하는 맵 데이터 관리자(Map Manger(MM), 44), 가비지 컬렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 커맨드를 수행하기 위한 블록 관리자(48)를 포함할 수 있다.
예를 들면, 호스트 요구 관리자(HRM, 46)는 맵 데이터 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스 유닛(132)으로부터 수신된 리드 및 프로그램 커맨드, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리 주소(LA)에 해당하는 물리 주소(PA)를 파악하기 위해 맵 데이터 관리자(MM, 44)에 조회 요청을 보내고 물리 주소(PA)에 대해 메모리 인터페이스 유닛(142)에 플래시 리드 요청을 전송하여 리드 요청을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는)메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵 데이터 관리자(MM, 44)에 프로그램 요청에 대한 맵 업데이트(update) 요청을 전송함으로써 논리적-물리 주소의 맵 데이터에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.
여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵 데이터 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110, 도 2참조)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 전송할 수도 있다.
한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 컬렉션을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 이레이즈할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 이레이즈될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 이레이즈될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리 주소(LA)를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리 주소(LA)에 맵핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 업데이트를 통해 맵핑 테이블이 업데이트될 수 있다.
맵 관리자(44)는 논리적-물리적 맵핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 맵핑 테이블을 플래시 메모리에 저장하고, 메모리 소자(144) 용량에 따라 맵핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스 유닛(142)에 리드 요청을 전송하여 메모리 장치(150)에 저장된 맵핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.
한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리 주소(LA)에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 맵핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.
메모리 장치(150)는 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화 할 수 있다. 특히, 메모리 장치(150)는 MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
본 발명에서는 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
도 4 내지 도 5는 본 발명에 따른 메모리 시스템(110)에서 데이터 처리를 수행할 경우의 일 예를 설명하기 위한 도면이다. 본 발명에서는 설명의 편의를 위해, 도 2에 도시한 메모리 시스템(110)에서 호스트(102)로부터 복수의 쓰기 커맨드(예를 들면, 프로그램 커맨드)들을 수신하여 커맨드들에 해당하는 프로그램 동작들을 수행하거나, 호스트(102)로부터 복수의 리드 커맨드들을 수신하여 리드 커맨드들에 해당하는 리드 동작들을 수행, 호스트(102)로부터 수신된 복수의 이레이즈 커맨드(erase command)들을 수신하여 이레이즈 커맨드들에 해당하는 이레이즈 동작들을 수행, 또는 호스트(102)로부터 복수의 커맨드들 및 복수의 리드 커맨드들을 함께 수신하여 커맨드들 및 리드 커맨드들에 해당하는 프로그램 동작들 및 리드 동작들을 수행할 경우를 일 예로 하여 보다 구체적으로 설명하기로 한다.
본 발명에서는 호스트(102)로부터 복수의 커맨드들을 수신하여, 호스트(102)로부터 수신된 커맨드들에 해당하는 복수의 커맨드 동작들을 수행할 경우, 호스트(102)로부터 수신된 복수의 커맨드들을, 컨트롤러(130)와 메모리 장치(150) 간, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들에 대한 복수의 채널(channel)들(또는 웨이(way)들)을 통해, 메모리 장치(150), 특히 메모리 장치(150)의 해당하는 메모리 다이들로 전송하며, 또한 메모리 장치(150)의 메모리 다이들에서 수행된 커맨드 동작들의 수행 결과들을, 복수의 채널들(또는 웨이들)을 통해 수신한 후, 호스트(102)로부터 수신된 커맨드들의 응답으로, 수행 결과들을 호스트(102)로 제공한다. 여기서, 본 발명에 따른 메모리 시스템(110)에서의 컨트롤러(130)는 복수의 채널들(또는 웨이들)에 대한 상태를 확인한 후, 채널들 또는 웨이들의 상태에 상응하여, 복수의 채널들(또는 웨이들)에서, 각각 독립적으로 최상(best)의 채널들(또는 웨이들)을 결정하며, 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을 송수신한다.
즉, 본 발명에서는 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 복수의 메모리 다이들이 포함된 메모리 장치(150)에서의 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여 최상의 채널들(또는 웨이들)을, 커맨드들의 전송 채널들(또는 전송 웨이들)로 결정하며, 또한 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들을 메모리 장치(150)의 메모리 다이들에서 수행할 경우, 채널들(또는 웨이들)의 상태에 상응하여 최상의 채널들(또는 웨이들)을, 커맨드 동작들에 대한 수행 결과들의 수신 채널들(또는 수신 웨이들)로 결정한다. 여기서, 본 발명에 따른 메모리 시스템(110)에서의 컨트롤러(130)는 복수의 채널들(또는 웨이들)의 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등을 확인한 후, 채널들(또는 웨이들)의 상태에 따라, 복수의 채널들(또는 웨이들)에서 최상의 채널들(또는 웨이들)을, 커맨드들의 전송 채널들(또는 전송 웨이들)과, 수행 결과들의 수신 채널들(또는 수신 웨이들)로, 각각 독립적으로 결정한다. 예컨대, 컨트롤러(130)는 복수의 채널들(또는 웨이들)에서 제1최상의 채널들(또는 웨이들)을, 호스트(102)로부터 수신된 제1커맨드들에 대한 전송 채널들(또는 전송 웨이들)로 결정하고, 제1최상의 채널들(또는 웨이들) 또는 제2최상의 채널들(또는 웨이들)을, 제1커맨드들에 해당하는 제1커맨드 동작들의 수행 결과들에 대한 수신 채널들(또는 수신 웨이들)로 결정하며, 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 제1커맨드들의 전송과, 제1커맨드 동작들의 수행 결과들의 수신을, 각각 수행한다.
그리고, 본 발명에 따른 메모리 시스템(110)에서의 컨트롤러(130)는 호스트(102)로부터 수신된 복수의 커맨드들과, 메모리 장치(150)로부터 수신되는 커맨드 동작들의 수행 결과들 간을 매칭(matching)한 후, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 호스트(102)로 제공한다. 이때, 컨트롤러(130)는 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송되는 커맨드들의 디스크립터(descriptor)와, 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신되는 수행 결과들의 디스크립터 간을, 매칭한 후, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 커맨드들에 대한 응답으로 호스트(102)로 제공한다. 여기서, 커맨드들의 디스크립터에는 커맨드들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 쓰기 커맨드들 또는 리드 커맨드들에 해당하는 데이터의 주소(일 예로, 데이터의 논리적 페이지 번호) 또는 데이터가 저장된 위치의 주소(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 또한, 수행 결과들의 디스크립터에는 수행 결과들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 커맨드들에 해당하는 프로그램 동작들의 데이터 또는 리드 커맨드들에 해당하는 리드 동작들의 데이터에 대한 주소(일 예로, 데이터에 대한 논리적 페이지 번호) 또는 프로그램 동작들 또는 리드 동작들이 수행된 위치의 주소(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드 동작들이 요청된 채널들(또는 웨이들), 다시 말해 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 아울러, 커맨드들의 디스크립터 및 수행 결과들의 디스크립터에 포함된 정보들, 예컨대 데이터 정보, 위치 정보, 또는 채널들(또는 웨이들)의 지시 정보는 컨텍스트(context) 형태 또는 태그(tag) 형태로, 디스크립터에 포함될 수 있다.
그러므로, 본 발명에 따른 메모리 시스템(110)에서는 메모리 장치(150)의 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)을 보다 효율적으로 사용하며, 특히 각각 독립적인 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들과, 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 각각 송수신함으로써, 메모리 시스템(110)의 동작 성능을 보다 향상시킬 수 있다.
그리고 본 발명에서는 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 쓰기 데이터를, 컨트롤러(130)의 메모리(144)에 포함된 버퍼(buffer)/캐시(cache)에 저장한 후, 버퍼/캐시에 저장된 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 프로그램하여 저장, 다시 말해 프로그램 동작들을 수행하며, 또한 메모리 장치(150)로의 프로그램 동작들에 상응하여 맵 데이터를 업데이트한 후, 업데이트된 맵 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 저장할 경우, 즉 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 프로그램 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 그리고, 본 발명에서는 메모리 장치(150)에 저장된 데이터에 대해, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 리드 커맨드들에 해당하는 데이터의 맵 데이터를 확인하여, 메모리 장치(150)로부터 리드 커맨드들에 해당하는 데이터를 리드하며, 리드된 데이터를 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로부터 제공할 경우, 즉 호스트(102)로부터 수신된 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다. 또한, 본 발명에서는 메모리 장치(150)에 포함된 메모리 블록들에 대해, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 이레이즈 커맨드들에 해당하는 메모리 블록들을 확인한 후, 확인한 메모리 블록들에 저장된 데이터를 이레이즈하며, 이레이즈된 데이터에 상응하여 맵 데이터를 업데이트한 후, 업데이트된 맵 데이터를 메모리 장치(150)에 포함된 복수의 메모리 블록들에 저장할 경우, 즉 호스트(102)로부터 수신된 복수의 이레이즈 커맨드들에 해당하는 이레이즈 동작들을 수행할 경우를 일 예로 하여 설명하기로 한다.
또한, 본 발명에서는 설명의 편의를 위해, 메모리 시스템(110)에서의 커맨드 동작들을, 컨트롤러(130)가 수행하는 것을 일 예로 하여 설명하지만, 전술한 바와 같이, 컨트롤러(130)에 포함된 프로세서(134)가, 예컨대 FTL을 통해, 수행할 수도 있다. 예컨대, 본 발명에서는 컨트롤러(130)가, 호스트(102)로부터 수신된 커맨드들에 해당하는 유저 데이터(user data) 및 메타 데이터(meta data)를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들에 프로그램하여 저장하거나, 호스트(102)로부터 수신된 리드 커맨드들에 해당하는 유저 데이터 및 메타 데이터를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들로부터 리드하여 호스트(102)에 제공하거나, 또는 호스트(102)로부터 수신된 이레이즈 커맨드들에 해당하는 유저 데이터 및 메타 데이터를, 메모리 장치(150)에 포함된 복수의 메모리 블록들의 임의의 메모리 블록들에서 이레이즈한다.
여기서, 메타 데이터에는 프로그램 동작에 상응하여, 메모리 블록들에 저장된 데이터에 대한 논리적/물리적(L2P: Logical to Physical) 정보(이하, '논리적(logical) 정보'라 칭하기로 함)가 포함된 L2P 맵 데이터, 및 물리적/논리적(P2L: Physical to Logical) 정보(이하, '물리적(physical) 정보'라 칭하기로 함)가 포함된 P2L 맵 데이터가 포함되며, 또한 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 데이터에 대한 정보, 커맨드에 해당하는 커맨드 동작에 대한 정보, 커맨드 동작이 수행되는 메모리 장치(150)의 메모리 블록들에 대한 정보, 및 커맨드 동작에 상응한 맵 데이터 등에 대한 정보가 포함될 수 있다. 다시 말해, 메타 데이터에는 호스트(102)로부터 수신된 커맨드에 해당하는 유저 데이터를 제외한 나머지 모든 정보들 및 데이터가 포함될 수 있다.
즉, 본 발명에서는 컨트롤러(130)가 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 커맨드들에 해당하는 프로그램 동작들을 수행하며, 이때 커맨드들에 해당하는 유저 데이터를, 메모리 장치(150)의 메모리 블록들, 예컨대 메모리 블록들에서 이레이즈 동작이 수행된 빈(empty) 메모리 블록들, 오픈 메모리 블록(open memory block)들, 또는 프리 메모리 블록(free memory block)들에 쓰기하여 저장하고, 또한 메모리 블록들에 저장된 유저 데이터에 대한 논리적 주소(logical address)와 물리적 주소(physical address) 간 맵 데이터, 즉 논리적 정보가 기록된 L2P 맵 테이블 또는 L2P 맵 리스트를 포함한 L2P 맵 데이터와, 유저 데이터가 저장된 메모리 블록들에 대한 물리적 주소와 논리적 주소 간 맵 데이터, 즉 물리적 정보가 기록된 P2L 맵 테이블 또는 P2L 맵 리스트를 포함한 P2L 맵 데이터를, 메모리 장치(150)의 메모리 블록들의 빈 메모리 블록들, 오픈 메모리 블록들, 또는 프리 메모리 블록들에 쓰기하여 저장한다.
여기서, 컨트롤러(130)는 호스트(102)로부터 커맨드들을 수신할 경우, 커맨드들에 해당하는 유저 데이터를 메모리 블록들에 쓰기하여 저장하고, 메모리 블록들에 저장된 유저 데이터에 대한 L2P 맵 데이터와 P2L 맵 데이터 등을 포함하는 메타 데이터를 메모리 블록들에 저장한다. 특히, 컨트롤러(130)는 유저 데이터의 데이터 세그먼트(data segment)들이 메모리 장치(150)의 메모리 블록들에 저장됨에 상응하여, 메타 데이터의 메타 세그먼트(meta segment)들, 다시 말해 맵 데이터의 맵 세그먼트(map segment)들로 L2P 맵 데이터의 L2P 맵 세그먼트들과 P2L 맵 데이터의 P2L 세그먼트들을, 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들에 메모리 맵 데이터(MAP_M)로서 저장하며, 이때 메모리 장치(150)의 메모리 블록들에 저장된 맵 세그먼트들을, 컨트롤러(130)에 포함된 메모리(144)에 로딩하고 컨트롤러 맵 데이터(MAP_C)로서 저장하여, 맵 세그먼트들을 업데이트한다.
본 발명에서 맵 데이터는 메모리 장치(150)에 저장되는 메모리 맵 데이터(MAP_M), 컨트롤러(130)의 메모리(144)에 저장되며 컨트롤러(130)에 의해 관리되는 컨트롤러 맵 데이터(MAP_C) 및 호스트(102)의 호스트 메모리(106)에 저장되는 호스트 맵 데이터(MAP_H)를 포함할 수 있다. 또한 메모리 맵 데이터(MAP_M), 컨트롤러 맵 데이터(MAP_C) 및 호스트 맵 데이터(MAP_H)는 각각 L2P 맵 데이터를 포함할 수 있으며, P2L 맵 데이터를 더 포함할 수 있다.
특히, 본 발명에서는 전술한 바와 같이, 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명에서는 커맨드에 해당하는 유저 데이터 및 메타 데이터를, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 저장, 즉 프로그램 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 프로그램 동작들의 수행 결과들을, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 호스트(102)로 제공한다.
아울러, 컨트롤러(130)는 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 리드 커맨드들에 해당하는 리드 데이터를, 메모리 장치(150)로부터 리드하여, 컨트롤러(130)의 메모리(144)에 포함된 버퍼/캐시에 저장한 후, 버퍼/캐시에 저장된 데이터를 호스트(102)로부터 제공하여, 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행한다.
특히, 본 발명에서는 전술한 바와 같이, 호스트(102)로부터 복수의 리드 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명에서는 리드 커맨드에 해당하는 유저 데이터 및 메타 데이터의 리드 요청을, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 리드 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 리드 동작들의 수행 결과들, 다시 말해 리드 커맨드에 해당하는 유저 데이터 및 메타 데이터를, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 유저 데이터를 호스트(102)로 제공한다.
또한, 컨트롤러(130)는 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 이레이즈 커맨드들에 해당하는 메모리 장치(150)의 메모리 블록들을 확인한 후, 메모리 블록들에 대한 이레이즈 동작들을 수행한다.
특히, 본 발명에서는 전술한 바와 같이, 호스트(102)로부터 복수의 이레이즈 커맨드들을 수신할 경우, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정한다. 그리고, 본 발명에서는 이레이즈 커맨드에 해당하는 메모리 장치(150)의 메모리 다이들에서 메모리 블록들에 대한 이레이즈 요청을, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로 전송하여 이레이즈 동작들을 수행하며, 또한 메모리 장치(150)의 해당하는 메모리 다이들에서 이레이즈 동작들의 수행 결과들을, 최상의 수신 채널들(또는 수신 웨이들)을 통해, 메모리 장치(150)의 해당하는 메모리 다이들로부터 수신하여, 호스트(102)로 제공한다.
이렇게 본 발명에 따른 메모리 시스템(110)에서는 호스트(102)로부터 복수의 커맨드들, 다시 말해 복수의 커맨드들과 복수의 리드 커맨드들 및 복수의 이레이즈 커맨드들을 수신할 경우, 특히 복수의 커맨드들을 순차적으로 동시에 수신할 경우, 전술한 바와 같이, 메모리 장치(150)에 대한 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여, 최상의 전송 채널들(또는 전송 웨이들)과 최상의 수신 채널들(또는 수신 웨이들)을 각각 독립적으로 결정하며, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 복수의 커맨드들에 해당하는 커맨드 동작들의 수행을, 메모리 장치(150)로 요청, 특히 메모리 장치(150)에 포함된 복수의 메모리 다이들에서 해당하는 커맨드 동작들의 수행을 요청하며, 또한 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들에 대한 수행 결과들을, 메모리 장치(150)의 메모리 다이들로부터 수신한다. 그리고, 본 발명에 따른 메모리 시스템(110)에서는 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송된 커맨드들과 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신된 수행 결과들 간을 매칭하여, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답을, 호스트(102)로 제공한다.
다시 말해, 본 발명에서는 메모리 장치(150)의 메모리 다이들에 대한 복수의 채널들(또는 웨이들)이, 비지 상태, 레디 상태, 액티브 상태, 아이들 상태, 정상 상태, 비정상 상태 등인 지를 확인하며, 예컨대 정상 상태에서 레디 상태 또는 아이들 상태의 채널들(또는 웨이들)을 최상의 채널들(또는 웨이들)로 결정한다. 특히, 본 발명에서는 복수의 채널들(또는 웨이들)에서, 채널(또는 웨이)의 가용 용량이 정상 범위에 존재하거나 또는 채널(또는 웨이)의 동작 레벨이 정상 범위에 존재하는 채널들(또는 웨이들)을, 최상의 채널들로 결정한다. 여기서, 채널(또는 웨이)의 동작 레벨은 각 채널들(또는 웨이들)에서의 동작 클럭, 파워 레벨, 전류/전압 레벨, 동작 타이밍, 온도 레벨 등에 의해 결정될 수 있다. 우선, 도 4를 참조하면, 컨트롤러(130)는 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 프로그램 동작들을 수행하며, 이때 커맨드들에 해당하는 유저 데이터를, 메모리 장치(150)의 메모리 블록들(552, 554, 562, 564, 572, 574, 582, 584)에 프로그램하여 저장하며, 또한 메모리 블록들(552, 554, 562, 564, 572, 574, 582, 584)로의 프로그램 동작에 상응하여, 유저 데이터에 대한 메타 데이터를 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들(552, 554, 562, 564, 572, 574, 582, 584)에 저장한다.
여기서, 컨트롤러(130)는 유저 데이터가 메모리 장치(150)의 (552, 554, 562, 564, 572, 574, 582, 584)에 포함된 페이지들에 저장됨을 지시하는 정보, 예컨대 L2P 맵 데이터와 P2L 맵 데이터를 생성 및 업데이트, 다시 말해 L2P 맵 데이터의 논리적 세그먼트들, 즉 L2P 맵 세그먼트들과, P2L 맵 데이터의 물리적 세그먼트들, 즉 P2L 세그먼트들을, 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들(552, 554, 562, 564, 572, 574, 582, 584)에 포함된 페이지들에 메모리 맵 데이터(MAP_M)로서 저장한다.
예컨대, 컨트롤러(130)는 호스트(102)로부터 수신된 커맨드들에 해당하는 유저 데이터를, 컨트롤러(130)의 메모리(144)에 포함된 제1버퍼(510)에 캐싱(caching) 및 버퍼링(buffering), 즉 유저 데이터의 데이터 세그먼트들(512)을 데이터 버퍼/캐시인 제1버퍼(510)에 저장한 후, 제1버퍼(510)에 저장된 데이터 세그먼트들(512)을, 메모리 장치(150)의 메모리 블록들(552, 554, 562, 564, 572, 574, 582, 584)에 포함된 페이지들에 저장한다. 그리고, 컨트롤러(130)는 호스트(102)로부터 수신된 커맨드들에 해당하는 유저 데이터의 데이터 세그먼트들(512)이, 메모리 장치(150)의 메모리 블록들(552, 554, 562, 564, 572, 574, 582, 584)에 포함된 페이지들에 프로그램되어 저장됨에 따라, L2P 맵 데이터와 P2L 맵 데이터를 생성 및 업데이트하여, 컨트롤러(130)의 메모리(144)에 포함된 제2버퍼(520)에 컨트롤러 맵 데이터(MAP_C)로서 저장, 즉 유저 데이터에 대한 L2P 맵 데이터의 L2P 맵 세그먼트들(522)과 P2L 맵 데이터의 P2L 세그먼트들(524)을, 맵 버퍼/캐시인 제2버퍼(520)에 컨트롤러 맵 데이터(MAP_C)로서 저장한다. 여기서, 컨트롤러(130)의 메모리(144)에서 제2버퍼(520)에는 전술한 바와 같이, L2P 맵 데이터의 L2P 맵 세그먼트들(522)과 P2L 맵 데이터의 P2L 세그먼트들(524)이 저장되거나, L2P 맵 데이터의 L2P 맵 세그먼트들(522)에 대한 맵 리스트와, P2L 맵 데이터의 P2L 세그먼트들(524)에 대한 맵 리스트가 저장될 수 있다. 아울러, 컨트롤러(130)는 제2버퍼(520)에 저장된 L2P 맵 데이터의 L2P 맵 세그먼트들(522)과 P2L 맵 데이터의 P2L 세그먼트들(524)을, 메모리 장치(150)의 메모리 블록들(552, 554, 562, 564, 572, 574, 582, 584)에 포함된 페이지들에 저장한다.
또한, 컨트롤러(130)는 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 수신된 복수의 리드 커맨드들에 해당하는 리드 동작들을 수행하며, 이때 리드 커맨드들에 해당하는 유저 데이터의 맵 세그먼트들, 예컨대 L2P 맵 데이터의 L2P 맵 세그먼트들(522)과 P2L 맵 데이터의 P2L 세그먼트들(524)을, 제2버퍼(520)에 로딩하여 확인한 후, 메모리 장치(150)의 메모리 블록들(552, 554, 562, 564, 572, 574, 582, 584)에서 해당하는 메모리 블록들의 페이지에 저장된 유저 데이터를 리드하며, 리드된 유저 데이터의 데이터 세그먼트들(512)을, 제1버퍼(510)에 저장한 후, 호스트(102)로 제공한다.
아울러, 컨트롤러(130)는 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행, 예컨대 호스트(102)로부터 수신된 복수의 이레이즈 커맨드들에 해당하는 이레이즈 동작들을 수행하며, 이때 이레이즈 커맨드들에 해당하는 메모리 블록들을, 메모리 장치(150)의 메모리 블록들(552, 554, 562, 564, 572, 574, 582, 584)에서 확인한 후, 확인된 메모리 블록들에 대해 이레이즈 동작을 수행한다.
또한, 도 5를 참조하면, 메모리 장치(150)는 복수의 메모리 다이(memory die)들, 예컨대 메모리 다이0(610), 메모리 다이1(630), 메모리 다이2(650), 메모리 다이3(670)을 포함하며, 각각의 메모리 다이들(610, 630, 650, 670)은 복수의 플래인(plane)들을 포함, 예컨대 메모리 다이0(610)은 플래인0(612), 플래인1(616), 플래인2(620), 플래인3(624)을 포함하고, 메모리 다이1(630)은 플래인0(632), 플래인1(636), 플래인2(640), 플래인3(644)을 포함하며, 메모리 다이2(650)는 플래인0(652), 플래인1(656), 플래인2(660), 플래인3(664)을 포함하고, 메모리 다이3(670)은 플래인0(672), 플래인1(676), 플래인2(680), 플래인3(684)을 포함한다. 그리고, 메모리 장치(150)에 포함된 메모리 다이들(610, 630, 650, 670)에서의 각 플래인들(612, 616, 620, 624, 632, 636, 640, 644, 652, 656, 660, 664, 672, 676, 680, 684)은 복수의 메모리 블록들(614, 618, 622, 626, 634, 638, 642, 646, 654, 658, 662, 666, 674, 678, 682, 686)을 포함, 예컨대 앞서 도 2에서 설명한 바와 같이, 복수의 페이지들, 예컨대 2M개의 페이지들(2MPages)을 포함하는 N개의 블록들(Block0, Block1, ??, Block N-1)을 포함한다. 아울러, 메모리 장치(150)는 각각의 메모리 다이들(610, 630, 650, 670)에 대응하는 복수의 버퍼들, 예컨대 메모리 다이0(610)에 대응하는 버퍼0(628), 메모리 다이1(630)에 대응하는 버퍼1(648), 메모리 다이2(650)에 대응하는 버퍼2(668), 및 메모리 다이3(670)에 대응하는 버퍼3(688)을 포함한다.
그리고, 메모리 장치(150)에 포함된 버퍼들(628, 648, 668, 688)에는 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행할 경우, 커맨드 동작들에 상응하는 데이터가 저장된다. 예컨대, 프로그램 동작들을 수행할 경우에는 프로그램 동작들에 상응하는 데이터가 버퍼들(628, 648, 668, 688)에 저장된 후, 메모리 다이들(610, 630, 650, 670)의 메모리 블록들에 포함된 페이지들에 저장되며, 리드 동작들을 수행할 경우에는 리드 동작들에 상응하는 데이터가 메모리 다이들(610, 630, 650, 670)의 메모리 블록들에 포함된 페이지들에서 리드되어 버퍼들(628, 648, 668, 688)에 저장된 후, 컨트롤러(130)를 통해 호스트(102)로 제공된다.
여기서, 메모리 장치(150)에 포함된 버퍼들(628, 648, 668, 688)이 각각 대응하는 메모리 다이들(610, 630, 650, 670)의 외부에 배치되어 있다. 하지만, 각각 대응하는 메모리 다이들(610, 630, 650, 670)의 내부에 포함될 수 있다. 또한, 복수의 버퍼들(628, 648, 668, 688)은 각각의 메모리 다이(610, 630, 650, 670)내에 포함된 각각의 플래인(612, 616, 620, 624, 632, 636, 640, 644, 652, 656, 660, 664, 672, 676, 680, 684) 또는 각각의 메모리 블록(614, 618, 622, 626, 634, 638, 642, 646, 654, 658, 662, 666, 674, 678, 682, 686)에 대응할 수도 있다. 또한, 메모리 장치(150)에 포함된 버퍼들(628, 648, 668, 688)은 메모리 장치(150)에 포함된 복수의 캐시들 또는 복수의 레지스터(register)들이 될 수도 있다.
이하에서는 전술한 메모리 시스템(110), 예를 들어, 컨트롤러(130)와 메모리 장치(150)를 포함한 메모리 시스템(110)에서 메모리 시스템의 동작 효율을 높이는 방법과 메모리 시스템(110)을 보다 구체적으로 설명한다. 메모리 시스템(110)에 저장되는 데이터의 양은 더욱 커지고 있고, 메모리 시스템(110)은 한번에 많은 양의 데이터를 읽거나 저장하기를 요구받고 있다. 한편, 메모리 시스템(110) 내 메모리 장치(150)에 저장된 데이터를 읽는 시간 또는 메모리 장치(150)에 데이터를 쓰는 시간은 컨트롤러(130)가 데이터를 처리하는 시간 또는 컨트롤러(130)와 메모리 장치(150) 간에 데이터가 전달되는 시간보다 더 길다. 컨트롤러(130) 혹은 호스트(102)가 데이터를 처리하는 속도보다 메모리 장치(150)에 데이터를 읽거나 쓰는 시간이 상대적으로 큰 차이(예, 2배)를 가지기 때문에, 메모리 시스템(110)이 보다 빠르게 동작하기 위해서 데이터를 전달하는 과정을 보다 효율적으로 개선할 필요가 있으며, 이는 메모리 시스템(110)에 포함되는 버퍼의 크기에도 영향을 줄 수 있다.
도 6은 파워-온 시에, 컨트롤러(130)가 메모리 장치(150)에 저장된 메모리 맵 데이터(MAP_M)의 일부 또는 전부를 로딩하고, 이를 호스트(102)에 전송하는 방법을 도시한다. 도 6을 참조하면, 파워-온 시, 호스트(102), 컨트롤러(130) 및 메모리 장치(150)는 맵 데이터 업로딩 동작을 시작할 수 있다.
S610 단계에서, 호스트(102)는 컨트롤러(130)에 맵 데이터 업로딩을 요청할 수 있다. 예를 들어, 호스트(102)는 메모리 맵 데이터(MAP_M) 중에서 필요한 부분을 지정하여 요청할 수 있다. 예를 들어, 호스트(102)는 메모리 맵 데이터(MAP_M) 중에서 파일 시스템, 부트 이미지, 운영 체제 등과 같이 데이터 처리 시스템(100)의 구동에 필요한 데이터가 저장된 부분을 지정하여 요청할 수 있다. 다른 예로서, 호스트(102)는 별도의 지정 없이 메모리 맵 데이터(MAP_M)를 컨트롤러(130)에 요청할 수 있다.
S611 단계에서, 컨트롤러(130)는 메모리 맵 데이터(MAP_M) 중에서 제1 부분(MAP_M_1)을 메모리 장치(150)로부터 로딩할 수 있다. S621 단계에서, 컨트롤러(130)는 로딩된 제1 부분(MAP_M_1)을 제1 컨트롤러 맵 데이터(MAP_C_1)로서 저장할 수 있다. S631 단계에서, 컨트롤러(130)는 제1 컨트롤러 맵 데이터(MAP_C_1)로 저장된 제1 부분(MAP_M_1)을 호스트(102)로 전송할 수 있다. 제1 부분(MAP_M_1)은 제1 호스트 맵 데이터(MAP_H_1)로서 호스트 메모리(106)에 저장될 수 있다. 이때, S621 단계에서 컨트롤러(130)는 선택적으로 메모리 맵 데이터(MAP_M)의 제1 부분(MAP_M_1)의 유효성 검증을 위한 제1 검증 정보를 생성하고, S631 단계에서, 제1 부분(MAP_M_1)과 함께 호스트(102)로 전송할 수 있다.
S612 단계에서, 컨트롤러(130)는 메모리 맵 데이터(MAP_M) 중에서 제2 부분(MAP_M_2)을 메모리 장치(150)로부터 로딩할 수 있다. S622 단계에서, 컨트롤러(130)는 로딩된 제2 부분(MAP_M_2)을 제2 컨트롤러 맵 데이터(MAP_C_2)로서 저장할 수 있다. S632 단계에서, 컨트롤러(130)는 제2 컨트롤러 맵 데이터(MAP_C_2)로 저장된 제2 부분(MAP_M_2)을 호스트(102)로 전송할 수 있다. 제2 부분(MAP_M_2)은 제2 호스트 맵 데이터(MAP_H_2)로서 호스트 메모리(106)에 저장될 수 있다. 이때, S622 단계에서 컨트롤러(130)는 선택적으로 메모리 맵 데이터(MAP_M)의 제2 부분(MAP_M_2)의 유효성 검증을 위한 제2 검증 정보를 생성하고, S632 단계에서, 제2 부분(MAP_M_2)과 함께 호스트(102)로 전송할 수 있다.
S61n 단계에서, 컨트롤러(130)는 메모리 맵 데이터(MAP_M) 중에서 제n 부분(MAP_M_n)을 메모리 장치(150)로부터 로딩할 수 있다. S62n 단계에서, 컨트롤러(130)는 로딩된 제n 부분(MAP_M_n)을 제n 컨트롤러 맵 데이터(MAP_C_n)로서 저장할 수 있다. S63n 단계에서, 컨트롤러(130)는 제n 컨트롤러 맵 데이터(MAP_C_n)로 저장된 제n 부분(MAP_M_n)을 호스트(102)로 전송할 수 있다. 제n 부분(MAP_M_n)은 제n 호스트 맵 데이터(MAP_H_n)로서 호스트 메모리(106)에 저장될 수 있다. 이때, S62n 단계에서 컨트롤러(130)는 선택적으로 메모리 맵 데이터(MAP_M)의 제n 부분(MAP_M_n)의 유효성 검증을 위한 제n 검증 정보를 생성하고, S63n 단계에서, 제n 부분(MAP_M_2)과 함께 호스트(102)로 전송할 수 있다.
도 6에서는 컨트롤러(130)는 호스트(102)로부터 수신되는 1회의 맵 데이터 업로딩을 요청에 의해, 컨트롤러(130)가 메모리 맵 데이터(MAP_M)의 일부를 복수회에 걸쳐 호스트(102)에 업로딩 하는 실시 예 만을 설명하였지만 본 발명은 이에 한정되지 않는다. 본 발명의 실시 예는 호스트(102)로부터 수신되는 1회의 맵 데이터 업로딩을 요청에 의해 컨트롤러(130)가 메모리 맵 데이터(MAP_M)의 전부를 호스트(102)에 업로딩 하는 실시 예도 포함한다. 아울러 본 발명의 실시 예는 호스트(102)로부터 수신되는 복수회의 맵 데이터 업로딩을 요청에 의해, 컨트롤러(130)가 메모리 맵 데이터(MAP_M)의 일부를 복수회에 걸쳐 호스트(102)에 업로딩 하는 실시 예도 포함한다.
상술된 과정을 통해, 맵 데이터 초기 업로딩 동작이 완료되며, 컨트롤러(130)의 메모리(144)에는 컨트롤러 맵 데이터(MAP_C)가 저장되고, 호스트(102)의 호스트 메모리(106)에는 호스트 맵 데이터(MAP_H)가 저장될 수 있다. 맵 데이터 초기 업로딩 동작이 완료되면, 호스트(102)는 메모리 시스템(110)과 연동되어, 메모리 시스템(110)에 대한 액세스를 정상적으로 시작할 수 있다. 하지만 본 발명이 호스트(102) 및 메모리 시스템(110)가 맵 데이터 초기 업로딩 동작을 수행하여야 하는 것으로 한정되지 않으며, 호스트(102)는 맵 데이터 초기 업로딩 동작을 수행하지 않고, 없이 메모리 시스템(110)에 대한 액세스를 정상적으로 수행할 수도 있다.
아울러, 본 발명의 메모리 맵 데이터(MAP_M)는 맵 데이터 초기 업로딩 동작 이후, 호스트(102)의 맵 데이터 업로딩 요청에 의해 컨트롤러(130)가 메모리 맵 데이터(MAP_M)의 일부 및 전부를 업로딩 하여 업데이트 동작을 수행할 수 있으며, 호스트(102)의 맵 데이터 업로딩 요청 없이, 컨트롤러(130)의 주도 하에, 메모리 맵 데이터(MAP_M)의 일부 및 전부를 주기적 또는 비주기적으로 호스트(102)에 업로딩 하여 업데이트 동작을 수행할 수 있다.
이하, 도 7a 및 도 7b를 참조하여, 메모리 장치(150) 및 호스트(102)사이에서, 맵 데이터가 업데이트 되는 방법을 설명한다.
도 7a은 본 발명의 실시 예에 따른 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110) 및 호스트 컨트롤러 인터페이스(108) 및 호스트 메모리(106)를 포함하는 호스트(102) 사이에서, 맵 데이터가 업데이트 되는 과정을 도시한다. 도 7b는 본 발명의 실시 예에 따른 업데이트된 맵 데이터를 저장하는 메모리 시스템(110) 및 호스트(102)의 일예를 도시한다. 도 7C는 본 발명의 실시 예에 따른 컨트롤러(130) 및 호스트 메모리(106)에 저장된 맵 데이터의 일 예를 도시한다.
특히, 도 7a는 컨트롤러(130)의 주도 하에, 메모리 장치(150)에 저장된 맵 데이터의 일부 및 전부를 주기적 또는 비주기적으로 호스트(102)에 업로딩 하여 호스트 메모리(106)에 저장된 맵 데이터인 호스트 맵 데이터(MAP_H)를 업데이트하는 과정을 설명한다.
호스트(102)와 연동하는 메모리 시스템(110)은 호스트(102)가 요구하는 데이터의 리드 동작, 이레이즈 동작 및 커맨드 동작을 수행할 수 있다. 호스트(102)가 요구하는 데이터의 리드 동작, 이레이즈 동작 및 커맨드 동작을 수행한 후, 메모리 시스템(110)은 메모리 장치(150) 내 데이터의 위치 변화가 발생하면 맵 데이터를 업데이트할 수 있다.
메모리 장치(150)에 저장된 맵 데이터는 메모리 장치(150)에 포함되는 비휘발성 메모리 소자의　물리 주소(PA) 및 논리 주소(LA) 사이의 맵핑 정보인 메모리 맵 데이터(MAP_M)를 포함할 수 있다. 메모리 맵 데이터(MAP_M)는 맵 세그먼트(MS) 단위로 관리될 수 있다. 각 맵 세그먼트(MS)는 복수의 엔트리들을 포함하며, 각 엔트리는 연속적인 논리 주소(LA) 및 연속적인　물리 주소(PA) 사이의 맵핑 정보를 포함할 수 있다. 맵 세그먼트(MS)들에는 오프셋(Offset)이 부여될 수 있다. 예를 들어, 오프셋들(01~12)은 각 맵 세그먼트(MS)가 저장되는 메모리 장치(150)의　물리 주소(PA)에 따라, 각 맵 세그먼트(MS)에서 맵핑되는 논리 주소(LA) 또는　물리 주소(PA)에 따라 부여될 수 있다. 예를 들어, 메모리 장치(150)의　물리 주소(PA)들 또는 메모리 장치(150)에 부여된 논리 주소(LA)들을 일정한 간격으로 분할하고, 분할된 각 그룹과 연관된 맵핑 정보가 각 맵 세그먼트(MS)를 형성할 수 있다. 컨트롤러(130)는 메모리 장치(150)로부터 맵 세그먼트(MS)의 단위로 메모리 맵 데이터(MAP_M)를 읽고, 이를 컨트롤러 맵 데이터(MAP_C)로 저장할 수 있다.
한편, 호스트(102)의 요구가 아니더라도 백그라운드 동작(예, 가비지 컬렉션 혹은 웨어레벨링 등)을 수행하는 과정에서 메모리 시스템(110)은 메모리 장치(150) 내 데이터의 위치 변화에 대응하여 맵 데이터를 업데이트할 수 있다. 메모리 시스템(110) 내 컨트롤러(130)는 전술한 동작을 통해 맵 데이터의 업데이트 여부를 감지할 수 있다. 즉, 컨트롤러(130)는 맵 데이터가 생성, 업데이트, 이레이즈 등의 과정을 겪으면서 지저분해지는 것(dirty map)을 확인하고 이를 상태 정보(STATE_INF)에 포함된 더티 정보(D_INF)에 반영할 수 있다.
맵 데이터가 지저분해지면, 컨트롤러(130)는 호스트 컨트롤러 인터페이스(108)에 호스트 맵 데이터(MAP_H)의 업데이트 필요성을 알리는 공지(notice)를 호스트 컨트롤러 인터페이스(108)로 전송한다. 이때, 공지(notice)는 일정한 시간마다 주기적으로 전송할 수 있고, 또는 맵 데이터가 지저분해지는 정도에 따라 비 주기적으로 전송할 수도 있다.
컨트롤러(130)로부터 수신된 공지(notice)에 응답하여 호스트 컨트롤러 인터페이스(108)는 컨트롤러(130)에 업데이트가 필요한 호스트 맵 데이터(MAP_H)를 요청(request map info.)을 전송할 수 있다. 이때, 호스트 컨트롤러 인터페이스(108)는 업데이트가 필요한 부분만 지정하여 요청할 수도 있고, 전부를 요청할 수도 있다.
컨트롤러(130)는 호스트 컨트롤러 인터페이스(108)의 요청에 응답하여 업데이트가 필요한 맵 데이터를 전달할 수 있다(send map info.). 호스트 컨트롤러 인터페이스(108)는 전달된 맵 데이터를 호스트 메모리(106)에 전달하여, 저장되어 있던 호스트 맵 데이터(MAP_H)를 업데이트할 수 있다(L2P map update).
또한, 호스트 컨트롤러 인터페이스(108)는 컨트롤러(130)로부터 수신된 컨트롤러 맵 데이터(MAP_C)을 호스트 메모리(106)에 호스트 맵 데이터(MAP_H)로서 저장한다. 이때, 호스트 컨트롤러 인터페이스(108)는 컨트롤러(130)로부터 수신된 컨트롤러 맵 데이터(MAP_C)를 호스트 메모리(106)에 호스트 맵 데이터(MAP_H)로서 저장할 수 있다.
상술한 과정을 통해, 도 7b에 도시된 바와 같이, 컨트롤러(130)에 포함된 메모리(144)에는 업데이트된 최신의 컨트롤러 맵 데이터(MAP_C)가 저장될 수 있다. 또한 호스트(102)에 포함된 호스트 메모리(106)에는 업데이트된 최신의 호스트 맵 데이터(MAP_H)가 저장될 수 있다. 컨트롤러 맵 데이터(MAP_C)는 논리 주소(LA) 및 이에 대응되는 물리 주소(PA)가 맵핑된 L2P 맵 세그먼트들로 구성된 L2P 맵 데이터(L2P_MAP_C)를 포함할 수 있고, 물리 주소(PA)및 이에 대응되는 논리 주소(LA)가 맵핑된 P2L 세그먼트들로 구성된 P2L 맵 데이터(P2L_MAP_C)를 더 포함할 수 있다. 호스트 맵 데이터(MAP_H)는 논리 주소(LA) 및 이에 대응되는 물리 주소(PA)가 맵핑된 L2P 맵 세그먼트들로 구성된 L2P 맵 데이터(L2P_MAP_H)를 포함할 수 있다
또한, 도 7b 도시된 바와 같이, 또한, 컨트롤러(130)의 메모리(144)는 컨트롤러 맵 데이터(MAP_C) 뿐만 아니라, 상태 정보(STATE_INF)를 더 저장할 수 있다.
상태 정보(STATE_INF)는 메모리 장치(150)에 포함된 비휘발성 메모리 소자들의 상태 및 맵 데이터의 상태를 나타내는 내며, 본 발명에서는 할당 주소 정보(ALLOC_INF), 언맵 주소 정보(UNMAP_INF), 무효 주소 정보(INV_INF), 이레이즈 주소 정보(ERASE_INF), 유효 저장 소자 정보(VSI), 더티 정보(D_INF), 액세스 정보(A_INF) 및 우선순위 정보(P_INF)를 포함할 수 있다.
할당 주소 정보(ALLOC_INF)는 논리 주소에 맵핑된 물리 주소 및 물리 주소가 맵핑되지 않은 논리 주소에 대한 정보를 포함할 수 있다. 또한, 할당 주소 정보(ALLOC_INF)는 물리 주소에 맵핑된 논리 주소 및 논리 주소가 맵핑되지 않은 물리 주소에 대한 정보를 포함할 수 있다. 언맵 주소 정보(UNMAP_INF)는 물리 주소의 맵핑이 해제된 논리 주소 및 논리 주소의 맵핑이 해제된 물리 주소에 대한 정보를 포함할 수 있다. 무효 주소 정보(INV_INF)는 무효화된 물리 주소에 대한 정보를 포함할 수 있다. 이레이즈 정보(ERASE_INF)는 가비지 컬렉션, 웨어 레벨링 및 리드 리클레임을 포함하는 백그라운드 동작에 의해 무효화 되었다가 데이터가 소거된 비휘발성 메모리 소자의 정보를 포함할 수 있다. 유효 저장 소자 정보(VSI)는 메모리 블럭에 포함된 유효 저장 소자(예를 들면, 페이지)의 개수에 대한 정보를 포함할 수 있다. 특히, 유효 저장 소자 정보(VSI)는 유효 페이지 카운터(Valid Page Counter, VPC)를 포함할 수 있다. 메모리 시스템(110)은 물리 주소(PA)를 무효화한 후, 무효화된 물리 주소(PA)에 대응되는 메모리 블록의 유효 저장 소자 개수(VPC)를 감소시킬 수 있다. 메모리 시스템(110)는 유효 저장 소자 개수(VPC)가 기 설정된 값보다 적은 메모리 블록에 대해 가비지 컬렉션(Garbage Collection, GC) 동작을 수행할 수 있다. 또한 컨트롤러(130)는 유효 저장 소자 개수(VPC)가 0개인 메모리 블록에 대해 이레이즈 동작을 수행하여 백그라운드 동작의 효율성을 향상시킬 수 있다. 그리고 메모리 시스템(110)은 유효 페이지 개수(VPC)가 0인 메모리 블록에는 이레이즈 동작을 수행하여 클린 블럭을 생성 함으로서, 비휘발성 저장 소자의 활용도를 증가시킬 수 있다.
더티 정보(D_INF)는 논리 주소(LA)에 대응되는 맵 데이터가 업데이트 과정을 통해, 메모리 장치(150)내의 저장 위치 변경 여부에 대한 정보를 포함할 수 있다. 호스트(102)의 요구가 아니더라도 백그라운드 동작(예, 가비지 컬렉션 혹은 웨어레벨링 등)을 수행하는 과정에서 메모리 시스템(110)은 메모리 장치(150) 내 데이터의 위치 변화에 대응하여 맵 데이터를 업데이트할 수 있다. 즉, 컨트롤러(130)는 맵 데이터가 업데이트되면서 지저분해지는 것(dirty map)을 확인하고 이를 상태 정보(STATE_INF)에 포함된 더티 정보(D_INF)에 반영할 수 있다. 본 발명의 실시 예에서, 더티 정보(D_INF) 맵 세그먼트(MS)가 아닌, 맵 세그먼트(MS)를 복수개로 분할하여 생성된 맵 세그먼트 서브 영역(MS_SUB) 별로 관리될 수 있다. 더티 정보(D_INF)는 제1레벨(예를 들면, 0)의 초기값을 갖고, 특정 논리 주소(LA)에 대응되는 물리 주소가 변경되면 제2레벨(예를 들면, 1)의 값으로 업데이트 되는 비트맵 형태일 수 있다.
무효 주소정보(INV_INF)는 제1레벨의 초기값을 갖고, 특정 논리 주소(LA)에 대응되는 물리 주소가 변경됨에 따라 무효화되는 물리 주소에 대한 정보를 비트맵 형태로 나타낼 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 더티 정보(D_INF) 또는 무효 주소정보(INV_INF)를 이용하여, 호스트로부터 커맨드와 함께 수신되는 물리 주소의 유효성을 판단할 수 있다.
액세스 정보(A_INF)는 논리 주소(LA)에 대해 호스트(102)의 액세스 여부 또는 호스트(102)의 액세스 횟수에 대한 정보를 포함할 수 있다. 본 발명의 실시 예에서, 더티 정보(D_INF)는 맵 세그먼트(MS)가 아닌, 맵 세그먼트(MS)를 복수개로 분할하여 생성된 맵 세그먼트 서브 영역(MS_SUB) 별로 관리될 수 있다. 본 발명의 실시 예에서, 액세스 정보(A_INF)는 맵 세그먼트(MS)가 아닌, 맵 세그먼트(MS)를 복수개로 분할하여 생성된 맵 세그먼트 서브 영역(MS_SUB) 별로 관리될 수 있다. 액세스 정보(A_INF)는 제1레벨의 초기값을 갖고 논리 주소(LA)에 맵 데이터에 대한 호스트의 액세스 요청되면, 제2레벨(예를 들면, 1)의 값으로 업데이트 되는 비트맵 형태일 수 있다. 또한, 액세스 정보(A_INF)는 제1레벨의 초기값을 갖고 논리 주소(LA)에 대한 호스트의 액세스 요청이 수신될 때마다 증가되는 카운터 형태일 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 더티 정보(D_INF) 및 액세스 정보(A_INF)를 이용하여, 우선순위 정보(P_INF)를 생성할 수 있다.
우선순위 정보(P_INF)는 호스트(102)로 업로딩 되어야 하는 맵 데이터의 업로딩 우선순위를 포함할 수 있다. 우선순위 정보(P_INF)는 더티 정보(D_INF) 및 액세스 정보(A_INF)에 근거하여 관리될 수 있다. 본 발명의 실시 예에서, 우선순위 정보(P_INF)는 맵 세그먼트(MS) 별로 관리될 수 있다. 또한 본 발명의 실시 예에서, 우선순위 정보(P_INF)는 맵 세그먼트(MS)가 아닌, 맵 세그먼트(MS)를 복수개로 분할하여 생성된 맵 세그먼트 서브 영역(MS_SUB) 별로 관리될 수도 있다.
또한 본 발명의 실시 예에 따른 메모리 시스템은 우선순위 정보(P_INF)에 따라, 맵 데이터에 포함된 맵세그먼트들을 호스트로 업로딩 할 수 있다.
본 발명의 실시 예에서, 상태 정보(STATE_INF)는 비트맵 형태를 가질 수 있다. 상태 정보(STATE_INF)가 단순한 비트맵 형태(예를 들면, 1 또는 0)로 관리되기 때문에, 상태 정보(STATE_INF)가 메모리(144)에서 차지하는 저장 공간이 적고, 컨트롤러(130)가 상태 정보(STATE_INF)에 액세스 하기에 부담이 감소될 수 있다.
본 발명의 실시 예에서, 상태 정보(STATE_INF)는 카운터 형태를 가질 수 있다. 또한, 상태 정보(STATE_INF)는 맵 데이터에 일대일 대응되는 플래그(flag)의 형태를 가질 수 있다. 또한, 상태 정보(STATE_INF)는 테이블 형태 및 리스트 형태를 가질 수 있다.
도 8는 본 발명의 실시 예에 따른 데이터 처리 시스템(100)을 도시한 도면이다. 도 8를 참조하면, 데이터 처리 시스템(100)은 호스트(102) 및 컨트롤러(130) 및 메모리 장치(150)을 포함하는 메모리 시스템(110)을 포함한다.
도 8을 참조하면, 호스트(102)는 프로세서(104), 호스트 메모리(106) 및 호스트 컨트롤러 인터페이스(108)를 포함할 수 있다. 메모리 시스템(110)은 컨트롤러(130) 및 메모리 장치(150)를 포함할 수 있다. 도 8에서 설명하는 컨트롤러(130) 및 메모리 장치(150)는 도 2 내지 도 5에서 설명하는 컨트롤러(130) 및 메모리 장치(150)와 유사할 수 있다.
도 8에서 설명하는 컨트롤러(130) 및 메모리 장치(150)와 도 2 내지 도 5에서 설명하는 컨트롤러(130) 및 메모리 장치(150)에서 기술적으로 구분될 수 있는 내용을 중심으로 설명한다.
특히, 컨트롤러(130) 내 논리 블록(160)은 도 3에서 설명하는 플래시 변환 계층(FTL) 유닛(40)에 대응할 수 있다. 하지만, 실시예에 따라, 컨트롤러(130) 내 논리 블록(160)은 플래시 변환 계층(FTL) 유닛(40)에서 설명하지 않은 역할과 기능을 더 수행할 수 있다.
호스트(102)는 호스트(102)와 연동하는 메모리 시스템(110)에 비하여 고성능의 프로세서(104) 및 대용량의 호스트 메모리(106)를 포함할 수 있다. 호스트(102) 내 프로세서(104) 및 호스트 메모리(106)는 메모리 시스템(110)과 달리 공간적 제약이 적고, 필요에 따라 프로세서(104) 및 호스트 메모리(106)의 하드웨어적인 업그레이드(upgrade)가 가능한 장점이 있다. 따라서, 메모리 시스템(110)이 동작 효율성을 높이기 위해, 호스트(102)가 가지는 자원(resource)을 활용할 수 있다.
본 발명의 실시 예에서 맵 데이터는 메모리 시스템(110)에 저장되는 메모리 맵 데이터(MAP_M), 컨트롤러(130)에 저장되는 컨트롤러 맵 데이터(MAP_C) 및 호스트(102)에 저장되는 호스트 맵 데이터(MAP_H)를 포함할 수 있다.
메모리 시스템(110)이 저장할 수 있는 데이터의 양이 증가하면서, 메모리 시스템(110)에 저장되는 데이터에 대응하는 맵 데이터의 양도 증가한다.
메모리 시스템(110) 내 컨트롤러(130)가 메모리 맵 데이터(MAP_M)를 로딩(loading)하여 컨트롤러 맵 데이터(MAP_C)로서 저장할 수 있는 메모리(144)의 공간은 제한적이므로, 맵 데이터의 양이 증가는 컨트롤러(130)의 동작에 부담을 준다. 예를 들어, 컨트롤러(130)가 컨트롤러 맵 데이터(MAP_C)를 저장하기 위해 할당할 수 있는 메모리(144) 내 저장 공간의 제약으로 인해, 메모리 맵 데이터(MAP_M)의 전부가 아닌 일부를 로딩(loading)하여, 컨트롤러 맵 데이터(MAP_C)로 저장할 수 있다. 만약 호스트(102)가 액세스하고자 하는 위치가 일부 로딩된 컨트롤러 맵 데이터(MAP_C)에 포함되지 않은 경우, 그리고 로딩(loading)한 컨트롤러 맵 데이터(MAP_C)의 일부가 업데이트되었다면 컨트롤러(130)는 메모리 장치(150)에 다시 저장해야 하고, 호스트(102)가 액세스하고자 하는 위치에 대응하는 메모리 맵 데이터(MAP_M)를 메모리 장치(150)로부터 읽어야 한다. 컨트롤러(130)가 메모리 장치(150)와 메모리(144) 간 맵 데이터를 스왑(swap)하는 동작들은 컨트롤러(130)가 호스트(102)가 요구하는 리드, 이레이즈, 디스카드 혹은 쓰기 동작을 수행하기 위해 필요적으로 수행될 수 있으며, 메모리 시스템(110)의 동작 성능을 저하시키는 오버헤드(overheads)가 될 수 있다.
실시예에 따라, 컨트롤러(130)가 사용할 수 있는 메모리(144)에 비하여, 호스트(102)가 포함하는 호스트 메모리(106)의 저장 공간은 수십 배에서 수천 배 클 수 있다. 따라서, 메모리 시스템(110)은 컨트롤러(130)가 사용하는 컨트롤러 맵 데이터(MAP_C)를 호스트(102) 내 호스트 메모리(106)에 전달하여 호스트 맵 데이터(MAP_H)로서 저장할 수 있고, 호스트(102)는 호스트 메모리(106)를 메모리 시스템(110)이 수행하는 주소변환과정을 위한 캐시(cache) 메모리로 사용할 수 있다.
이 경우, 호스트(102)는 메모리 시스템(110)에 커맨드와 함께 논리 주소(LA_1)를 전달하지 않고, 호스트 메모리(106)에 저장된 호스트 맵 데이터(MAP_H)를 바탕으로 논리 주소(LA_1)를 물리 주소(PA_1)로 변환한 후 커맨드와 함께 물리 주소(PA_1)를 메모리 시스템(110)에 전달할 수 있다. 메모리 시스템(110)은 논리 주소(LA_1)를 물리 주소(PA_1)로 변환하는 과정을 생략할 수 있고, 전달되는 물리 주소(PA_1)를 바탕으로 메모리 장치(150)에 액세스할 수 있다. 이 경우, 전술했던 컨트롤러(130)가 메모리(144)를 사용하면서 발생하는 동작 부담을 해소할 수 있어, 메모리 시스템(110)의 동작 효율성이 매우 높아질 수 있다.
본 발명의 실시 예에서, 메모리(144)는 컨트롤러 맵 데이터(MAP_C) 및 상태 정보(STATE_INF)를 저장할 수 있다.
컨트롤러 맵 데이터(MAP_C)은 논리 주소(LA) 및 이에 대응되는 물리 주소(PA)가 맵핑된 L2P 세그먼트들로 구성된 L2P 맵 데이터를 포함한다. 컨트롤러 맵 데이터(MAP_C)은 P2L 세그먼트들로 구성된 P2L 맵 데이터를 더 포함할 수 있다.
또한, 호스트(102)가 메모리 시스템(110)에 커맨드와 함께 논리 주소(LA_1) 및 물리 주소(PA_1)를 전달하더라도, 메모리 시스템(110)은 논리 주소(LA_1)를 물리 주소(PA_1)로 변환하는 과정을 생략할 수 있고, 전달되는 물리 주소(PA_1)를 바탕으로 메모리 장치(150)에 액세스할 수 있다. 이 경우도 역시, 전술했던 컨트롤러(130)가 메모리(144)를 사용하면서 발생하는 동작 부담을 해소할 수 있어, 메모리 시스템(110)의 동작 효율성이 매우 높아질 수 있다.
한편, 메모리 시스템(110)이 컨트롤러 맵 데이터(MAP_C)를 호스트(102)에 전송하여 호스트(102)가 이를 호스트 맵 데이터(MAP_H)로 저장하더라도, 메모리 시스템(110)이 호스트 맵 데이터(MAP_H)에 기준이 되는 정보의 관리(즉, 맵 데이터의 업데이트, 삭제, 생성 등)를 수행할 수 있다. 메모리 시스템(110) 내 컨트롤러(130)는 메모리 장치(150)의 동작 상태에 따라 가비지 컬렉션, 웨어레벨링 등의 백그라운 동작을 수행할 수 있고, 호스트(102)에서 전달된 데이터를 메모리 장치(150) 내 저장하는 물리 주소(PA_1)를 결정할 수 있기 때문에, 메모리 장치(150) 내 데이터의 물리적인 주소는 변경될 수 있다. 따라서, 호스트 맵 데이터(MAP_H)의 기준이 되는 정보(source)의 관리는 메모리 시스템(110)이 맡을 수 있다. 이처럼 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템 그리고 이들의 동작 방법은 호스트 맵 데이터(MAP_H)에 대한 관리 권한은 호스트(102)가 아닌 메모리 시스템(110)이 갖기 때문에, 호스트(102)와 메모리 시스템(110) 사이의 인터페이스를 변경할 필요가 없이 별도의 하드웨어 구성 혹은 자원을 추가 없이 기존의 인터페이스를 변경, 활용하여 구현할 수 있는 메모리 시스템, 데이터 처리 시스템 및 이들의 구동방법을 제공할 수 있다.
즉, 메모리 시스템(110)은 이 호스트 맵 데이터(MAP_H)를 관리하는 과정에서, 호스트(102)에 저장된 호스트 맵 데이터(MAP_H)를 수정, 업데이트할 필요가 있다고 판단되면, 메모리 시스템(110)은 호스트(102)에 호스트 맵 데이터(MAP_H)의 업데이트를 요청할 수 있다. 호스트(102)는 메모리 시스템(110)의 요청에 대응하여, 호스트 메모리(106) 내 저장된 호스트 맵 데이터(MAP_H)를 업데이트할 수 있다. 이를 통해, 호스트(102) 내 호스트 메모리(106)에 저장된 호스트 맵 데이터(MAP_H)가 최근 상태를 유지할 수 있으며, 호스트 컨트롤러 인터페이스(108)가 호스트 메모리(106)에 저장된 호스트 맵 데이터(MAP_H)를 사용하여 메모리 시스템(110)에 전달할 주소를 변환하더라도 동작에 문제가 발생하지 않을 수 있다.
한편, 호스트 메모리(106)에 저장되는 호스트 맵 데이터(MAP_H)는 논리 주소(LA_1)에 대응하는 물리 주소(PA_1)를 확인하기 위한 L2P 맵 데이터를 포함할 수 있다. 도 4를 참조하면, 논리 주소(LA_1) 와 물리 주소(PA_1)를 대응시키는 맵 데이터에는 논리 주소(LA_1)에 대응하는 물리 주소(PA_1)를 확인하기 위한 L2P 맵 데이터와 물리 주소(PA_1)에 대응하는 논리 주소(LA_1)를 확인하기 위한 P2L 맵 데이터가 포함될 수 있다. 이 중, 호스트 메모리(106)에 저장되는 호스트 맵 데이터(MAP_H)는 L2P 맵 데이터를 포함할 수 있다. P2L 맵 데이터는 주로 메모리 시스템(110)의 내부 동작을 위해 사용되며, 호스트(102)가 데이터를 메모리 시스템(110)에 저장하거나 특정 논리 주소(LA_1)에 대응하는 데이터를 메모리 시스템(110)으로부터 리드 위한 동작에는 사용되지 않을 수 있다. 실시예에 따라, P2L 맵 데이터는 메모리 시스템(110)이 호스트(102)에 전송하지 않을 수 있다.
한편, 메모리 시스템(110) 내 컨트롤러(130)는 L2P 맵 데이터 혹은 P2L 맵 데이터를 관리(생성, 삭제, 업데이트 등)하면서, L2P 맵 데이터 혹은 P2L 맵 데이터를 메모리 장치(150)에 저장할 수 있다. 호스트(102) 내 호스트 메모리(106)는 휘발성 메모리 장치이므로, 호스트(102) 및 메모리 시스템(110)에 전원 공급이 중단되는 등의 이벤트가 발생하는 경우에 호스트(102) 내 호스트 메모리(106)에 저장된 호스트 맵 데이터(MAP_H)는 사라질 수 있다. 따라서, 메모리 시스템(110) 내 컨트롤러(130)는 호스트(102) 내 호스트 메모리(106)에 저장된 호스트 맵 데이터(MAP_H)를 최근 상태로 유지시킬 뿐만 아니라 최근 상태의 L2P 맵 데이터 혹은 P2L 맵 데이터를 메모리 장치(150)에 저장할 수 있다.
이하, 도 8 및 도 9a 내지 도 9b를 참조하여, 메모리 시스템(110)에 포함된 컨트롤러(130)가 더티 정보(D_INF)를 업데이트 하는 방법을 설명한다. 더티 정보(D_INF)의 업데이트는 더티 정보(D_INF)의 상태 값 변경을 포함할 수 있다.
도 8 및 도 9a를 참조하면, 호스트(102)로 업로딩된 맵 데이터에서 특정 논리 주소(LA)에 대한 물리 주소(PA)가 논리 주소에 대응되는 물리 주소가 변경되면(S131), 컨트롤러(130)는 특정 논리 주소(LA)가 포함되는 맵세그먼트 서브 영역(L2P_MS_SUB)를 검색한다(S133). 컨트롤러(130)는 검색된 맵세그먼트 서브 영역(L2P_MS_SUB)의 더티 정보(D_INF)의 상태 값을 판단한다(S135).
S135 단계의 판단 결과, 더티 정보(D_INF)의 상태 값이 '0'이면(S135, Yes), 컨트롤러(130)는 더티 정보(D_INF)의 상태 값을 '1'로 변경한다(S137). S113 단계의 판단 결과, 더티 정보(D_INF)의 상태 값이 '1'이면(S135, No), 컨트롤러(130)는 더티 정보(D_INF)의 상태 값을 변경하지 않는다.
더티 정보(D_INF)는 논리 주소(LA)에 따른 유저 데이터가 저장된 물리 주소(PA)의 변경 여부를 나타내는 상태 정보(STATE_INF)이다. 더티 정보(D_INF)의 상태 값 '0'은 논리 주소(LA)에 맵핑된 물리 주소(PA)가 호스트(102)로 업로딩된 이후, 논리 주소에 대응되는 물리 주소가 변경되지 않음을 나타낼 수 있다. 더티 정보(D_INF)의 상태 값 '1'은 논리 주소(LA)에 맵핑된 물리 주소(PA)가 호스트(102)로 업로딩된 이후, 논리 주소에 대응되는 물리 주소가 변경되었음을 나타낼 수 있다.
도 9b는 컨트롤러(130)가 더티 정보(D_INF)를 업데이트 하는 구체적인 방법을 설명한다. 도 9b의 설명에서, 더티 정보(D_INF)는 비트맵 형태를 갖지만 본 발명이 이에 한정되는 것은 아니다.
도 8 및 도 9b를 참조하면, 호스트(102)로 맵 데이터가 업로딩 된 이후, 특정 논리 주소(LA37)에 맵핑된 물리 주소(PA)가가 변경된 경우(S131), 컨트롤러(130)는 논리 주소(LA37)가 포함된 맵세그먼트 서브 영역(L2P_MS_SUB)를 검색한다. 그리고 컨트롤러(130)는 논리 주소(LA37)가 제2 L2P 맵세그먼트(L2P_MS#1)의 제4 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#3)에 포함되는 것을 확인한다(S133).
컨트롤러(130)는 제2 L2P 맵세그먼트(L2P_MS#1)의 제4 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#3)의 더티 정보(D_INF)를 판단한다(S135). 이때, 제2 L2P 맵세그먼트(L2P_MS#1)의 제4 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#3)의 더티 정보(D_INF)의 상태 값은 '1'이기에(S135, No), 컨트롤러(130)는 제2 L2P 맵세그먼트(L2P_MS#1)의 제4 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#3)의 논리 주소에 대한 맵 데이터는 이미 업데이트되었고, S131단계에서의 특정 논리 주소(LA37)에 맵핑된 물리 주소(PA)의 변경이 최초가 아님을 인지할 수 있다. 이에, 컨트롤러(130)는 제2 L2P 맵세그먼트(L2P_MS#1)의 제4 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#3)의 더티 정보(D_INF)값을 변경하지 않는다.
또한, 호스트(102)로 맵 데이터가 업로딩 된 이후, 논리 주소(LA28)에 맵핑된 물리 주소(PA)가 변경된 경우(S131), 컨트롤러(130)는 논리 주소(LA28)가 포함된 맵세그먼트 서브 영역(L2P_MS_SUB)를 검색한다. 그리고 컨트롤러(130)는 논리 주소(LA28)가 제2 L2P 맵세그먼트(L2P_MS#1)의 제2 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#1)에 포함되는 것을 확인한다(S133).
컨트롤러(130)는 제2 L2P 맵세그먼트(L2P_MS#1)의 제2 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#1)의 더티 정보(D_INF)를 판단한다(S135). 이때, 제2 L2P 맵세그먼트(L2P_MS#1)의 제2 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#1)의 더티 정보(D_INF)의 상태 값은 '0'이기에(S135, Yes), 컨트롤러(130)는 제2 L2P 맵세그먼트(L2P_MS#1)의 제2 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#1)의 논리 주소에 대한 맵 데이터는 업데이트되지 않았었고, S131단계에서의 특정 논리 주소(LA37)에 맵핑된 물리 주소(PA)의 변경이 최초의 변경임을 인지할 수 있다. 이에, 컨트롤러(130)는 제2 L2P 맵세그먼트(L2P_MS#1)의 제2 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#1)의 더티 정보(D_INF)값을 '1'로 변경한다.
만약, 더티 정보(D_INF)가 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)이 아닌, L2P 맵세그먼트(L2P_MS)별로 생성된다면, 1개의 논리 주소에 맵핑된 물리 주소(PA)만 변경되더라도, 컨트롤러(130)는 L2P 맵세그먼트(L2P_MS)에 포함된 20개의 논리 주소에 대응되는 더티 정보(D_INF)의 상태 값을 모두 변경해야 한다. 즉, 컨트롤러(130)는 1개의 논리 주소의 더티 정보(D_INF)의 상태 값을 업데이트 하기 위해, 업데이트가 불필요한 19개의 논리 주소의 더티 정보(D_INF)의 상태 값까지 변경해야 한다.
하지만 본 발명의 실시 예에서는, 더티 정보(D_INF)가 L2P 맵세그먼트(L2P_MS)가 아닌, L2P 맵세그먼트 서브 영역(L2P_MS_SUB)별로 생성 및 업데이트된다. 이에, 1개의 논리 주소에 맵핑된 물리 주소(PA)가 변경되면, 컨트롤러(130)는 L2P 맵세그먼트(L2P_MS)에 포함된 20개의 논리 주소에 대응되는 더티 정보(D_INF)의 상태 값이 아닌 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)에 포함된 5개의 논리 주소에 대응되는 더티 정보(D_INF)의 상태 값 만을 변경한다. 즉, 본 발명의 실시 예에 따른 컨트롤러(130)는 하나의 논리 주소의 더티 정보(D_INF)의 상태 값을 업데이트 하기 위해, 업데이트가 불필요한 4개의 논리 주소의 더티 정보(D_INF)의 상태 값만 변경하면 된다. 그래서, 본 발명의 실시 예는 상태 정보(STATE_INF)가 L2P 맵세그먼트(L2P_MS)별로 생성 및 업데이트 되는 경우보다 맵 데이터 관리의 효율성이 향상되는 효과를 제공할 수 있다.
또한, 도면에는 도시하지 않았지만, 컨트롤러(130)는 S131단계에서 발생한 논리 주소에 맵핑된 물리 주소(PA)가 변경됨에 따라, 구 물리 주소(old PA)를 무효화할 수 있다. 이를 위해, 컨트롤러(130)는 무효 주소 정보(INV_INF)의 상태 값을 변경하여, 물리 주소를 무효화할 수 있다. 이를 위해, 컨트롤러(130)는 맵 데이터에 포함된 복수의 P2L 맵 세그먼트(P2L_MS)들 각각을 분할하여, 복수의 P2L 맵세그먼트 서브 영역들(P2L_MS_SUB)를 생성한다. 그리고 컨트롤러(130)는 생성된 복수의 P2L 맵세그먼트 서브 영역들(P2L_MS_SUB) 각각에 대한 무효 주소 정보(INV_INF)를 생성하고, 무효 주소 정보(INV_INF)의 상태 값을 변경하여, 구 물리 주소(old PA)를 무효화할 수 있다.
이처럼 본 발명의 실시 예는 메모리 시스템에 저장된 유저 데이터의 저장 위치(물리 주소)가 변경될 시, 메모리 장치(150)에 저장되고, 비트맵 형태, 플래그 형태, 테이블 형태 및 리스트 형태를 갖는 맵 데이터의 상태 정보의 값을 변경하여, 특정 논리 주소에 대한 물리 주소의 변경 여부 및 무효화횐 물리 주소를 기록함으로써, 맵 데이터 관리의 편의성을 증가시키는 시키는 효과를 제공할 수 있다.
또한, 본 발명의 실시 예는 맵 데이터의 상태 정보를 맵 데이터의 맵세그먼트 단위가 아닌 맵세그먼트가 복수개로 분할된 맵세그먼트 서브영역 별로 생성 및 업데이트 함으로써, 맵 데이터 관리의 효율성이 향상되는 효과를 제공할 수 있다.
도 10은 도 8에 도시되는 호스트(102)가 커맨드(CMD) 및 논리 주소(LA_1)와 함께 물리 주소(PA_1)를 메모리 시스템(110)으로 전송하고, 메모리 시스템(110)이 호스트(102)로부터 수신된 물리 주소(PA_1)에 커맨드 동작을 수행하는 방법을 도시한다.
도 11은 도 8 및 도 10에 도시된 호스트(102)가 메모리 시스템(110)으로 전송하는 커맨드의 커맨드 포맷(CMD format)의 예를 도시한다. 특히, 도 11은 논리 주소(LA_1) 및 물리 주소(PA_1)를 포함하는 리드 커맨드(Read CMD)의 커맨드 포맷(CMD format)의 예를 도시한다.
도 12는 컨트롤러(130)가 호스트(102)로부터 수신된 논리 주소(LA_1) 및 물리 주소(PA_1)에 커맨드 동작을 수행하는 방법을 도시한다.
이하, 도 8 내지 도 11를 참조하여, 본 발명의 실시 예에 따른 메모리 시스템(110)이 호스트(102)로부터 커맨드 및 논리 주소(LA_1)과 함께 수신된 물리 주소(PA_1)에 커맨드 동작을 수행하는 방법을 설명한다.
도 8 내지 도 11를 참조하면, 호스트(102)는 호스트 메모리(106) 및 호스트 컨트롤러 인터페이스(108)를 포함하고, 호스트 메모리(106)에는 호스트 맵 데이터(MAP_H)가 저장된다. 또한 메모리 시스템(110)은 컨트롤러(130) 및 메모리 장치(150)를 포함하고, 메모리(144)에는 컨트롤러 맵 데이터(MAP_C)가 저장된다.
도 8 내지 도 11을 참조하면, 호스트(102)와 메모리 시스템(110)에 전원이 공급되면(도 6의 파워-온), 호스트(102)와 메모리 시스템(110)이 연동될 수 있다. 이때, 컨트롤러(130)는 메모리 장치(150)에 저장된 메모리 맵 데이터(MAP_M)(예를 들면, L2P MAP)를 로딩할 수 있다. 컨트롤러(130)는 메모리 장치(150)로부터 로딩된 메모리 맵 데이터(MAP_M)을, 메모리(144)에 컨트롤러 맵 데이터(MAP_C)로서 저장할 수 있다. 그리고 컨트롤러(130)는 메모리(144)에 저장된 컨트롤러 맵 데이터(MAP_C)를 호스트(102)로 전송할 수 있다. 호스트(102)는 컨트롤러(130)로부터 수신된 컨트롤러 맵 데이터(MAP_C)을 호스트 메모리(106)에 호스트 맵 데이터(MAP_H)로서 저장할 수 있다.
호스트(102) 내 프로세서(104)에 의해 커맨드(CMD)가 생성되면, 생성된 커맨드는 호스트 컨트롤러 인터페이스(108)에 전달된다. 호스트 컨트롤러 인터페이스(108)는 프로세서(104)로부터 커맨드를 수신한 후, 호스트 메모리(106)에 커맨드에 대응하는 논리 주소(LA_1)를 전달한다.
호스트 메모리(106) 내 저장된 호스트 맵 데이터(MAP_H)에 포함된 맵 데이터(L2P MAP)를 바탕으로, 호스트 컨트롤러 인터페이스(108)는 논리 주소(LA_1)에 대응하는 물리 주소(PA_1)를 인지할 수 있다.
호스트 컨트롤러 인터페이스(108)는 커맨드 및 논리 주소(LA_1)와 함께 물리 주소(PA_1)를 메모리 시스템(110) 내 컨트롤러(130)에 전달한다. 이때, 호스트 컨트롤러 인터페이스(108)는 커맨드 포맷의 예비 영역(reserved)에 물리 주소(PA_1)를 포함시켜, 메모리 시스템(110)으로 전송할 수 있다. 즉, 호스트 컨트롤러 인터페이스(108)는 도 10에 도시된 바와 같이, 리드 커맨드의 커맨드 포맷에 논리 주소(LA_1) 및 물리 주소(PA_1)를 포함시켜, 메모리 시스템(110)으로 전송할 수 있다.
컨트롤러(130)는 커맨드와 함께 수신된 물리 주소(PA_1)의 유효성을 판단한다. 그리고 컨트롤러(130)는 수신된 커맨드(CMD)와 유효한 물리 주소(PA_1)를 바탕으로, 메모리 장치(150)에 커맨드 동작을 수행할 수 있다.
전술한 커맨드의 수행 과정에는 컨트롤러(130)가 호스트(102)로부터 논리 주소(LA_1)를 수신하고 이에 대응하는 물리 주소(PA_1)를 찾는 과정이 생략될 수 있다. 특히, 컨트롤러(130)가 물리 주소(PA_1)를 찾아내는 과정에서 메모리 장치(150)를 액세스하여 메모리 맵 데이터(MAP_M)을 읽어내는 동작이 생략될 수 있다. 이를 통해, 호스트(102)가 메모리 시스템(110)에 커맨드 동작을 수행하는 과정이 더욱 빨라질 수 있다.
그리고 컨트롤러(130)는 커맨드에 대한 동작이 수행된 논리 주소(LA_1)의 액세스 정보(A_INF)을 업데이트 한다.
이하, 도 8 내지 도 12를 참조하여, 컨트롤러(130)가 호스트(102)로부터 수신된 커맨드 및 논리 주소(LA_1)과 함께 수신된 물리 주소(PA_1)에 커맨드 동작을 수행하는 구체적인 방법을 설명한다.
도 8 내지 도 12를 참조하면, 컨트롤러(130)는 호스트(102)로부터 커맨드 및 제1 논리 주소(LA_1)과 함께 제1 물리 주소(PA_1)를 수신한다(S140).
컨트롤러(130)는 호스트(102)로부터 제1 수신된 물리 주소(PA_1)의 유효성을 판단한다(S170). 이때, 컨트롤러(130)는 제1 물리 주소(PA_1)의 유효성을 제1 논리 주소(LA_1)가 포함되는 맵세그먼트 서브 영역(L2P_MS_SUB)의 더티 정보(D_INF)를 이용하여 판단할 수 있다. 또한, 컨트롤러(130)는 제1 물리 주소(PA_1)의 유효성을 제1 물리 주소(PA_1)가 포함되는 맵세그먼트 서브 영역(P2L_MS_SUB)의 무효 주소 정보(INV_INF)를 이용하여 판단할 수 있다.
더티 정보(D_INF) 및 무효 주소 정보(INV_INF)는 도 1a 및 도 1b에서 설명된 방법으로 생성될 수 있으며, 도 9a 및 도 9b에 설명된 방법으로 업데이트 될 수 있다.
S170 단계의 판단 결과 제1 물리 주소(PA_1)가 유효하면, 컨트롤러(130)는 유효한 제1 물리 주소(PA_1)에 커맨드 동작을 수행한다(S200). 그리고 컨트롤러(130)는 제1 논리 주소(LA_1)가 포함되는 맵세그먼트 서브 영역(L2P_MS_SUB)의 액세스 정보(A_INF)를 업데이트 한다(S250).
S170 단계의 판단 결과 제1 물리 주소(PA_1)가 무효하면, 컨트롤러(130)는 호스트(102)로부터 수신된 제1 논리 주소(LA_1)에 맵핑된 제2 물리 주소(PA_2)를 컨트롤러 맵 데이터(MAP_C) 또는 메모리 맵 데이터(MAP_C)에서 검색한다(S190).
그리고 컨트롤러(130)는 검색된 제2 물리 주소(PA_2)에 커맨드에 따른 커맨드 동작을 수행한다(S210). 그리고 컨트롤러(130)는 제1 논리 주소(LA_1)가 포함되는 맵세그먼트 서브 영역(L2P_MS_SUB)의 액세스 정보(A_INF)를 업데이트 한다(S250). S250 단계의 액세스 정보(A_INF)를 업데이트하는 방법은 하기 도 13a 내지 14b에서 자세히 설명하기로 한다.
본 발명의 실시 예에서, 컨트롤러(130)는 호스트(102)로부터 수신된 제1 물리 주소(PA_1)의 유효성을 호스트(102)로부터 수신된 제1 논리 주소(LA_1)가 포함되는 맵세그먼트 서브 영역(L2P_MS_SUB)의 더티 정보(D_INF) 또는 제1 물리 주소(PA_1)가 포함되는 맵세그먼트 서브 영역(P2L_MS_SUB)의 무효 주소 정보(INV_INF)를 이용하여 판단한다.
본 발명의 더티 정보(D_INF) 맵세그먼트 서브 영역(L2P_MS_SUB)별로 생성 및 관리되고, 호스트(102)로부터 수신된 제1 논리 주소(LA_1)가 'LA4'이고, 제1 논리 주소(LA_1)와 함께 수신된 제1 물리 주소(PA_1)가 'PA77'이라고 가정하여 본 발명의 커맨드 동작 수행방법에 대해 구체적으로 설명한다.
도 9b에 도시된 더티 정보(D_INF)를 참조하면, 컨트롤러(130)는 제1 논리 주소(LA4)가 포함된 제1 L2P 맵세그먼트(L2P_MS#0)의 제1 L2P 맵세그먼트 서브 영역(L2P_MS#0_SUB#0)의 더티 정보(D_INF)의 상태 값은 '0'임을 알 수 있다. 이에, 컨트롤러(130)는 제1 논리 주소(LA4)에 맵핑된 물리 주소가 변경되지 않았으므로, 호스트(102)로부터 제1 논리 주소(LA4)와 함께 수신된 제1 물리 주소(PA77)를 유효 물리 주소로 판단한다. 그리고 컨트롤러(130)는 S190단계의 별도의 L2P검색과정 없이, 호스트(102)로부터 수신된 제1 물리 주소(PA77)에 커맨드 동작을 수행한다(S200).
만약, 더티 정보(D_INF)가 맵세그먼트 서브 영역(L2P_MS_SUB)이 아닌 맵세그먼트 L2P_MS)별로 생성 및 업데이트 된다면, 제1 논리 주소(LA4)가 포함된 제1 L2P 맵세그먼트(L2P_MS#0) 중에서, 논리 주소 'LA10 내지 LA14'가 업데이트 되었기 때문에, 제1 L2P 맵세그먼트(L2P_MS#0)의 더티 정보(D_INF)의 상태 값은 '1'이 된다. 즉, 업데이트된 'LA10 내지 LA14' 때문에, 업데이트 되지 않은 논리 주소 'LA4'의 더티 정보(D_INF)의 상태 값도 '1'을 갖게 된다. 이때, 컨트롤러(13)는 S170 단계에서, 제1 논리 주소(LA4)에 맵핑된 물리 주소가 변경된 것으로 인지하고, 제1 물리 주소(PA77)를 무효 물리 주소로 판단한다. 그리고 컨트롤러(13)는 S190단계에서 불필요한 L2P검색 및 변환과정을 수행하게 되고, 이는 메모리 시스템(110)의 오버헤드를 야기시킨다.
이처럼, 본 발명은 더티 정보(D_INF)를 맵세그먼트 서브 영역(L2P_MS_SUB) 별로 생성 및 업데이트하고, 무효 주소 정보(INV_INF)를 맵세그먼트 서브 영역(P2L_MS_SUB) 별로 생성 및 업데이트하여, 불필요한 L2P검색 및 변환과정에 의해 발생하는 메모리 시스템(110)의 오버헤드를 줄일 수 있다. 이로 인해 메모리 시스템(110)의 커맨드 동작의 수행 속도 및 커맨드 동작의 효율을 향상시키는 효과를 제공할 수 있다. 액세스 정보(A_INF)
이하, 도 8 및 도 13a 내지 13b을 참조하여, 본 발명의 제1 실시 예에 따른 액세스 정보(A_INF)의 업데이트 방법을 설명한다. 특히, 도 13a 및 도 13b는 도 12의 S200 및 S210 단계에서, 컨트롤러(130)가 커맨드에 따른 커맨드 동작을 수행한 이후, 컨트롤러(130)가 비트맵 형태의 액세스 정보(A_INF)를 업데이트 하는 방법을 설명한다.
비트맵 형태의 액세스 정보(A_INF)는 논리 주소(LA_1)에 대응하는 맵 데이터에 대해 호스트(102)로부터 액세스 요청 여부를 나타낼 수 있다. 액세스 정보(A_INF)의 상태 값 '0'은 맵 데이터가 호스트(102)로 업로딩 된 이후, 호스트(102)로부터 논리 주소(LA_1)에 대해 액세스 요청이 없었음을 나타낼 수 있다. 액세스 정보(A_INF)의 상태 값 '1'은 맵 데이터가 호스트(102)로 업로딩 된 이후, 호스트(102)로부터 논리 주소(LA_1)에 대해 액세스 요청이 있었음을 나타낼 수 있다.
도 13a를 참조하면, 컨트롤러(130)는 논리 주소(LA_1)가 포함되는 맵세그먼트 서브 영역(L2P_MS_SUB)를 확인한다(S251). 컨트롤러(130)는 논리 주소(LA_1)가 포함되는 맵세그먼트 서브 영역(L2P_MS_SUB)의 액세스 정보(A_INF)의 상태 값을 판단한다(S253). S253 단계의 판단 결과, 맵세그먼트 서브 영역(L2P_MS_SUB)의 액세스 정보(A_INF)의 상태 값이 '0'이면(S235, Yes), 컨트롤러(130)는 액세스 정보(A_INF)의 상태 값을 '1'로 변경한다(S137). S253 단계의 판단 결과, 맵세그먼트 서브 영역(L2P_MS_SUB)의 액세스 정보(A_INF)의 상태 값이 '0'이 아니고 '1'이면(S135, No), 컨트롤러(130)는 액세스 정보(A_INF)의 상태 값을 변경하지 않는다.
도 12의 S140 단계에서 호스트(102)로부터 수신된 제1 논리 주소(LA_1) 또는 S200 및 S210 단계에서 커맨드 동작이 수행된 제1 논리 주소(LA_1)가 'LA37'인 경우, 컨트롤러(130)는 '논리 주소(LA37)가 제2 L2P 맵세그먼트(L2P_MS#1)의 제4 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#3)에 포함되는 것을 확인할 수 있다(S251). 그리고 컨트롤러(130)는 제2 L2P 맵세그먼트(L2P_MS#1)의 제4 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#3)의 액세스 정보(A_INF)의 상태 값을 판단한다(S253). 제2 L2P 맵세그먼트(L2P_MS#1)의 제4 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#3)의 액세스 정보(A_INF)의 상태 값은 '0'이 아니고 '1'이기에(S253, No), 컨트롤러(130)는 제2 L2P 맵세그먼트(L2P_MS#1)의 제4 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#3)의 액세스 정보(A_INF)의 상태 값을 변경하지 않는다.
도 12의 S140 단계에서 호스트(102)로부터 수신된 제1 논리 주소(LA_1) 또는 S200 및 S210 단계에서 커맨드 동작이 수행된 제1 논리 주소(LA_1)가 'LA28'인 경우, 컨트롤러(130)는 논리 주소(LA28)가 제2 L2P 맵세그먼트(L2P_MS#1)의 제2 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#1)에 포함되는 것을 확인할 수 있다(S251). 그리고 컨트롤러(130)는 제2 L2P 맵세그먼트(L2P_MS#1)의 제2 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#1)의 액세스 정보(A_INF)의 상태 값을 판단한다(S253). 제2 L2P 맵세그먼트(L2P_MS#1)의 제2 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#1)의 액세스 정보(A_INF)의 상태 값은 '0'이기에(S253, Yes), 컨트롤러(130)는 제2 L2P 맵세그먼트(L2P_MS#1)의 제2 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#1)의 액세스 정보(A_INF)의 상태 값을 '0'에서 '1'로 변경할 수 있다(S255).
이하, 도 8 및 도 14a 및 14b을 참조하여, 본 발명의 제2 실시 예에 따른 액세스 정보(A_INF)를 업데이트 하는 방법을 설명한다. 특히, 도 14b는 도 12의 S200 및 S210 단계에서, 컨트롤러(130)가 커맨드에 따른 커맨드 동작을 수행한 이후, 컨트롤러(130)가 카운터 형태의 액세스 정보(A_INF)를 업데이트 하는 방법을 설명한다.
카운터 형태의 액세스 정보(A_INF)는 논리 주소(LA_1)에 대응하는 맵 데이터에 대해 호스트(102)로부터 액세스 요청 횟수를 나타낼 수 있다. 액세스 정보(A_INF)의 상태 값 '0'은 맵 데이터가 호스트(102)로 업로딩 된 이후, 호스트(102)로부터 논리 주소(LA_1)에 대해 액세스 요청이 없었음을 나타낼 수 있다. 상태 값 '1' 이상의 액세스 정보(A_INF)는 맵 데이터가 호스트(102)로 업로딩 된 이후, 호스트(102)로부터 논리 주소(LA_1)에 대해 액세스 요청이 있었음을 나타낼 수 있다.
도 14a 및 도 14b를 참조하면, 컨트롤러(130)는 논리 주소(LA_1)가 포함되는 맵세그먼트 서브 영역(L2P_MS_SUB)를 확인한다(S251). 컨트롤러(130)는 논리 주소(LA_1)가 포함되는 맵세그먼트 서브 영역(L2P_.MS_SUB)의 액세스 정보(A_INF)의 상태 값을 '1'만큼 증가시킨다(S254)
도 12의 S140 단계에서 호스트(102)로부터 수신된 제1 논리 주소(LA_1) 및 S200 및 S210 단계에서 커맨드 동작이 수행된 제1 논리 주소(LA_1)가 'LA23'인 경우, 컨트롤러(130)는 '논리 주소(LA37)가 제2 L2P 맵세그먼트(L2P_MS#1)의 제1 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#0)에 포함되는 것을 확인할 수 있다(S251). 그리고 컨트롤러(130)는 제2 L2P 맵세그먼트(L2P_MS#1)의 제1 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#0)의 액세스 정보(A_INF)의 상태 값을 확인한다(S253).
제1 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#0)의 액세스 정보(A_INF)의 상태 값은 '5'이기에, 컨트롤러(130)는 상태 값 '1'을 '1' 만큼 증가시켜 '6'로 변경한다(S254).
도 12의 S140 단계에서 호스트(102)로부터 수신된 제1 논리 주소(LA_1) 및 S200 및 S210 단계에서 커맨드 동작이 수행된 제1 논리 주소(LA_1)가 'LA55'인 경우, 컨트롤러(130)는 논리 주소(LA28)가 제3 L2P 맵세그먼트(L2P_MS#2)의 제4 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB#3)에 포함되는 것을 확인할 수 있다(S251). 그리고 컨트롤러(130)는 제3 L2P 맵세그먼트(L2P_MS#2)의 제4 L2P 맵세그먼트 서브 영역(L2P_MS#2_SUB#3)의 액세스 정보(A_INF)의 상태 값을 확인한다(S253).
제3 L2P 맵세그먼트(L2P_MS#2)의 제4 L2P 맵세그먼트 서브 영역(L2P_MS#2_SUB#3)의 액세스 정보(A_INF)의 상태 값은 '2'이기에, 컨트롤러(130)는 컨트롤러(130)는 상태 값 '2'을 '1'만큼 증가시켜 '3'로 변경한다(S254).
이하, 도 8 및 도 15를 참조하여, 컨트롤러(130)가 컨트롤러 맵 데이터(MAP_C)를 호스트(102)로 업로딩하는 방법을 설명한다.
컨트롤러(130)는 더티 정보(D_INF) 또는/및 액세스 정보(A_INF)에 기초하여 우선순위 정보(P_INF)를 생성한다(S510).
컨트롤러(130)는 생성한 업로딩 우선순위 정보(P_INF)에 따라, 컨트롤러 맵 데이터(MAP_C)를 맵세그먼트(MS) 단위로 업로딩 한다(S530).
S530 단계에서, 컨트롤러 맵 데이터(MAP_C)의 업로딩이 완료된 후, 컨트롤러(130)는 더티 정보(D_INF), 액세스 정보(A_INF) 및 우선순위 정보(P_INF)를 초기화 한다(S550).
S510 단계의 우선순위 정보(P_INF)의 생성은 컨트롤러 맵 데이터(MAP_C)를 호스트(102)로 업로딩 하기 전에 수행될 수 있다.
또한, S530 단계의 컨트롤러 맵 데이터(MAP_C)의 업로딩은, 컨트롤러 맵 데이터(MAP_C)에 더티해진 정도가 기 설정된 기준보다 높아진 경우 또는 메모리 시스템(110)이 유휴 상태(Idle)인 경우에 컨트롤러(130)가 컨트롤러 맵 데이터(MAP_C)를 호스트(102)로 업로딩 할 수 있다. 또한 컨트롤러(130)는 호스트(102)로부터 업로딩 요청을 수신하는 경우 컨트롤러 맵 데이터(MAP_C)를 호스트(102)로 업로딩 할 수 있다.
도 16 및 도 17은 비트맵 형태의 더티 정보(D_INF) 및 비트맵 형태의 액세스 정보(A_INF)를 이용하여, 우선순위 정보(P_INF)를 생성하는 방법을 설명한다.
이하, 도 8 및 도 16을 참조하여, 본 발명의 제1 실시 예에 따른 우선순위 정보(P_INF)를 생성하는 방법을 설명한다. 특히, 도 16은 비트맵 형태의 더티 정보(D_INF)를 이용하여, 제2 우선순위 정보(P_INF_D)를 생성하는 방법을 설명한다.
도 16을 참조하면, 컨트롤러(130)는 컨트롤러(130)는 상태 값 '1'을 갖는 더티 정보(D_INF)의 개수를 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)별로 합산하여 합산값(SUM)을 산출한다. 합산값(SUM)은 L2P 맵세그먼트(L2P_MS)에 포함된 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)들 중에서, 물리 주소가 변경된 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)의 개수를 나타낼 수 있다.
제1 L2P 맵세그먼트(L2P_MS#0)의 합산값(SUM)는 '1'이고, 제2 L2P 맵세그먼트(L2P_MS#1)의 합산값(SUM)는 '3'이고, 제3 L2P 맵세그먼트(L2P_MS#2)의 합산값(SUM)는 '4'이고, 제4 L2P 맵세그먼트(L2P_MS#3)의 합산값(SUM)는 '2'일수 있다.
컨트롤러(130)는 L2P 맵세그먼트(L2P_MS)별로 산출된 합산값(SUM)에 따라, 제3 L2P 맵세그먼트(L2P_MS#2)의 제2 우선순위 정보(P_INF_D)를 1순위로 설정하고, 제2 L2P 맵세그먼트(L2P_MS#1)의 제2 우선순위 정보(P_INF_D)를 2순위로 설정하고, 제4 L2P 맵세그먼트(L2P_MS#3)의 제2 우선순위 정보(P_INF_D)를 3순위로 설정하고, 제1 L2P 맵세그먼트(L2P_MS#0)의 제2 우선순위 정보(P_INF_D)를 4순위로 설정할 수 있다.
이와 같이, 도 16에 도시된 본 발명의 실시 예에 따른 제2 우선순위 정보(P_INF_D)를 생성하는 방법은 물리 주소가 변경된 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)들을 많이 포함하는 L2P 맵세그먼트 (L2P_MS)의 업로딩 우선순위를 높일 수 있다.
이하, 도 8 및 도 17을 참조하여, 본 발명의 제2 실시 예에 따른 우선순위 정보(P_INF)를 생성하는 방법을 설명한다. 특히, 도 17는 비트맵 형태의 액세스 정보(A_INF)를 이용하여, 제3 우선순위 정보(P_INF_A)를 생성하는 방법을 설명한다.
도 17을 참조하면, 컨트롤러(130)는 컨트롤러(130)는 상태 값 '1'을 갖는 액세스 정보(A_INF)의 개수를 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)별로 합산하여 합산값(SUM)을 산출한다. 합산값(SUM)은 L2P 맵세그먼트(L2P_MS)에 포함된 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)들 중에서, 호스트로부터 요청된 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)의 개수를 나타낼 수 있다.
제1 L2P 맵세그먼트(L2P_MS#0)의 합산값(SUM)는 '1'이고, 제2 L2P 맵세그먼트(L2P_MS#1)의 합산값(SUM)는 '3'이고, 제3 L2P 맵세그먼트(L2P_MS#2)의 합산값(SUM)는 '4'이고, 제4 L2P 맵세그먼트(L2P_MS#3)의 합산값(SUM)는 '2'일수 있다.
컨트롤러(130)는 L2P 맵세그먼트(L2P_MS)별로 산출된 합산값(SUM)에 따라, 제3 L2P 맵세그먼트(L2P_MS#2)의 제1 우선순위 정보(P_INF_A)를 1순위로 설정하고, 제2 L2P 맵세그먼트(L2P_MS#1)의 제1 우선순위 정보(P_INF_A)를 2순위로 설정하고, 제4 L2P 맵세그먼트(L2P_MS#3)의 제 제1 우선순위 정보(P_INF_A)를 3순위로 설정하고, 제1 L2P 맵세그먼트(L2P_MS#0)의 제1 우선순위 정보(P_INF_A)를 4순위로 설정할 수 있다.
이와 같이, 도 17에 도시된 본 발명의 실시 예에 따른 제1 우선순위 정보(P_INF_A)를 생성하는 방법은 호스트로부터 요청된 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)들을 많이 포함하는 L2P 맵세그먼트 (L2P_MS)의 업로딩 우선순위를 높일 수 있다.
이하, 도 8 및 도 18을 참조하여, 본 발명의 제3 실시 예에 따른 우선순위 정보(P_INF)를 생성하는 방법을 설명한다. 특히, 도 18은 카운터 형태의 액세스 정보(A_INF)를 이용하여, 제3 우선순위 정보(P_INF_A)를 생성하는 방법을 설명한다.
도 18을 참조하면, 제1 L2P 맵세그먼트(L2P_MS#0)에 포함된 제4 L2P 맵세그먼트 서브 영역(L2P_MS#0_SUB3)의 액세스 정보(A_INF)의 상태 값은 '20'이고, 제2 L2P 맵세그먼트(L2P_MS#1)에 포함된 제1 L2P 맵세그먼트 서브 영역(L2P_MS#1_SUB0)의 액세스 정보(A_INF)의 상태 값은 '7'이고, 제3 L2P 맵세그먼트(L2P_MS#2)에 포함된 제1 L2P 맵세그먼트 서브 영역(L2P_MS#2_SUB0)의 액세스 정보(A_INF)의 상태 값은 '6'이고, 제4 L2P 맵세그먼트(L2P_MS#3)에 포함된 제1 L2P 맵세그먼트 서브 영역(L2P_MS#3_SUB0) 및 제4 L2P 맵세그먼트 서브 영역(L2P_MS#3_SUB3) 의 액세스 정보(A_INF)의 상태 값은 '1'일수 있다.
컨트롤러(130)는 각 맵세그먼트 서브 영역(L2P_MS_SUB)의 액세스 정보(A_INF)의 상태 값에 따라, 제1 L2P 맵세그먼트(L2P_MS#0)의 랭킹 정보(RANKING)를 '1'로 설정하고, 제2 L2P 맵세그먼트(L2P_MS#1)의 랭킹 정보(RANKING)를 '2'로 설정하고, 제3 L2P 맵세그먼트(L2P_MS#2)의 랭킹 정보(RANKING)를 '3'로 설정하고, 제4 L2P 맵세그먼트(L2P_MS#3)의 랭킹 정보(RANKING)를 '9'로 설정할 수 있다.
액세스 정보(A_INF)의 상태 값은 호스트의 요청 횟수를 나타내며 랭킹 정보(RANKING)는 호스트의 요청 횟수가 많은 순위를 나타낼 수 있다.
컨트롤러(130)는 각 맵세그먼트 서브 영역(L2P_MS_SUB)의 랭킹 정보(RANKING)에 따라, 제1 L2P 맵세그먼트(L2P_MS#0)의 제3 우선순위 정보(P_INF_A)를 1순위로 설정하고, 제2 L2P 맵세그먼트(L2P_MS#1)의 제3 우선순위 정보(P_INF_A)를 2순위로 설정하고, 제3 L2P 맵세그먼트(L2P_MS#2)의 제3 우선순위 정보(P_INF_A)를 3순위로 설정하고, 제4 L2P 맵세그먼트(L2P_MS#3)의 제3 우선순위 정보(P_INF_A)를 4순위로 설정할 수 있다.
랭킹 정보(RANKING)가 '4 내지 8'인 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)들은 제2 L2P 맵세그먼트(L2P_MS#1) 및 제3 L2P 맵세그먼트(L2P_MS#2)에 포함되어 1순위 및 3순위로 정해졌기 때문에, 랭킹 정보(RANKING) '9'인 제4 L2P 맵세그먼트(L2P_MS#3)의 제3 우선순위 정보(P_INF_A)를 4순위로 설정할 수 있다.
이와 같이, 도 18에 도시된 본 발명의 제3 실시 예에 따른 우선순위 정보(P_INF)를 생성하는 방법을 호스트로부터 액세스 요청된 횟수가 많은 맵세그먼트 서브영역을 포함하는 맵세그먼트의 업로딩 우선순위를 높일 수 있다.
이하, 도 8, 도 19a 및 19b을 참조하여, 본 발명의 제4 실시 예에 따른 우선순위 정보(P_INF)를 생성하는 방법을 설명한다. 특히, 도 19a 및 19b는 비트맵 형태의 더티 정보(D_INF) 및 비트맵 형태의 액세스 정보(A_INF)를 이용하여 제1 우선순위 정보(P_INF_N)를 생성하는 방법을 설명한다.
컨트롤러(130)는 컨트롤러 맵 데이터(MAP_C)를 호스트(102)로 업로딩 하기 위해, 더티 정보(D_INF) 및 액세스 정보(A_INF)를 근거로, 제1 우선순위 정보(P_INF_N)를 생성할 수 있다.
더티 정보(D_INF)는 도 9a 및 도 9b의 설명에서와 같이, L2P 맵세그먼트 서브 영역(L2P_MS_SUB)별로 업데이트될 수 있다. 액세스 정보(A_INF)는 도 13a 및 도 13b의 설명 에서와 같이, L2P 맵세그먼트 서브 영역(L2P_MS_SUB)별로 업데이트될 수 있다.
제1 우선순위 정보(P_INF_N)는 맵세그먼트(L2P_MS)별로 생성될 수 있다. 즉, 컨트롤러(130)는 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)별로 업데이트되는 더티 정보(D_INF) 및 액세스 정보(A_INF)를 근거로, 제1 우선순위 정보(P_INF_N)를 맵세그먼트(L2P_MS)별로 생성할 수 있다.
도 19a를 참조하면, 컨트롤러(130)는 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)별로 업데이트되는 더티 정보(D_INF) 및 및 액세스 정보(A_INF) 각각의 상태 값에 대해, AND연산을 수행하여 연산결과(AND)를 산출한다(S511). 컨트롤러(130)는 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)별로 산출된 연산결과(AND)을 맵세그먼트(MS)단위로 합산하여 합계(SUM)를 산출한다(S517). 컨트롤러(130)는 합계(SUM)에 따라, 맵세그먼트(MS)의 제1 우선순위 정보(P_INF_N)을 생성할 수 있다.
도 19b를 참조하면, 컨트롤러(130)는 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)별로 관리되는 더티 정보(D_INF) 및 액세스 정보(A_INF)에 대해, AND연산을 수행하여 연산결과(AND)을 산출한다.
컨트롤러(130)는 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)별로 산출된 연산결과(AND)을 맵세그먼트(MS)단위로 합산하여 합계(SUM)를 산출한다. 제1 L2P 맵세그먼트(L2P_MS#0)의 합계(SUM)는 '0'이고, 제2 L2P 맵세그먼트(L2P_MS#1)의 합계(SUM)는 '1'이고, 제3 L2P 맵세그먼트(L2P_MS#2)의 합계(SUM2)는 '4'이고, 제4 L2P 맵세그먼트(L2P_MS#3)의 합계(SUM)는 '2'일수 있다.
이에 컨트롤러(130)는 각 맵세그먼트(MS)의 합계(SUM)에 따라, 제3 L2P 맵세그먼트(L2P_MS#2)의 제1 우선순위 정보(P_INF_N)를 1순위로 설정하고, 제4 L2P 맵세그먼트(L2P_MS#3)의 제1 우선순위 정보(P_INF_N)를 2순위로 설정하고, 제2 L2P 맵세그먼트(L2P_MS#1)의 제1 우선순위 정보(P_INF_N)를 3순위로 설정하고, 제1 우선순위 정보(P_INF_N)를 4순위로 설정할 수 있다.
이에, 컨트롤러(130)는 도 19a 내지 및 도 19b에서 설명되는 제1 우선순위 정보(P_INF_N)에 따라, 논리 주소에 대응되는 물리 주소가 변경되고 호스트로부터 액세스 요청된 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)을 많이 포함하는L2P 맵세그먼트 (L2P_MS)를 우선하여 호스트로 업로딩 할 수 있다.
이하, 도 8, 도 20a 내지 20b을 참조하여, 본 발명의 제5 실시 예에 따른 우선순위 정보(P_INF)를 생성하는 방법을 설명한다. 특히, 도 20a 및 도 20b는 비트맵 형태의 더티 정보(D_INF) 및 비트맵 형태의 액세스 정보(A_INF)를 이용하여 우선순위 정보(P_INF)를 생성하되, 더티 정보(D_INF)에 대해 가중치가 부여된 제2 우선순위 정보(P_INF_D)를 생성하는 방법을 설명한다.
도 20a를 참조하면, 컨트롤러(130)는 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)별로 업데이트되는 더티 정보(D_INF), 및 액세스 정보(A_INF) 각각의 상태 값에 대해, OR 연산을 수행하여 연산결과(OR)를 산출한다(S511). 컨트롤러(130)는 산출된 연산결과(OR)에, 더티 정보(D_INF)에 대한 가중치를 부여한다(S515). 컨트롤러(130)는 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)별로 산출되며 더티 정보(D_INF)에 대한 가중치가 부여된 값(D_INF_W)을 맵세그먼트(MS)단위로 합산하여 합계(SUM)를 산출한다(S517). 컨트롤러(130)는 합계(SUM)에 따라, 맵세그먼트(MS)의 제2 우선순위 정보(P_INF_D)를 생성할 수 있다.
도 20b를 참조하면, 제1 L2P 맵세그먼트(L2P_MS#0)의 합계(SUM)는 '3'이고, 제2 L2P 맵세그먼트(L2P_MS#1)의 합계(SUM)는 '6'이고, 제3 L2P 맵세그먼트(L2P_MS#2)의 합계(SUM)는 '8'이고, 제4 L2P 맵세그먼트(L2P_MS#3)의 합계(SUM)는 '8'일수 있다.
이에 컨트롤러(130)는 각 맵세그먼트(MS)의 합계(SUM)에 따라, 제3 L2P 맵세그먼트(L2P_MS#2)의 제2 우선순위 정보(P_INF_D)를 1순위로 설정하고, 제4 L2P 맵세그먼트(L2P_MS#3)의 제2 우선순위 정보(P_INF_D)를 2순위로 설정하고, 제2 L2P 맵세그먼트(L2P_MS#1)의 제2 우선순위 정보(P_INF_D)를 3순위로 설정하고, 제2 우선순위 정보(P_INF_D)를 4순위로 설정할 수 있다.
이때, 제3 L2P 맵세그먼트(L2P_MS#2) 및 제4 L2P 맵세그먼트(L2P_MS#3)의 합계(SUM)는 '8'이며 동일하지만, 컨트롤러(130)는 더티 정보(D_INF)에 대해 가중치를 부여하기 위해, 제3 L2P 맵세그먼트(L2P_MS#2)의 제2 우선순위 정보(P_INF_D)를 1순위로 설정하고, 제4 L2P 맵세그먼트(L2P_MS#3)의 제2 우선순위 정보(P_INF_D)를 2순위로 설정한다.
이에, 컨트롤러(130)는 도 20a 및 도 20b에서 설명되는 제2 우선순위 정보(P_INF_D)에 따라, 논리 주소에 대응되는 물리 주소가 변경되거나 호스트로부터 액세스 요청이 된 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)중에서, 물리 주소가 변경된 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)을 많이 포함하는L2P 맵세그먼트 (L2P_MS)를 우선하여 호스트로 업로딩 할 수 있다.
이하, 도 8, 도 21a 및 도 21b을 참조하여, 본 발명의 제6 실시 예에 따른 우선순위 정보(P_INF)를 생성하는 방법을 설명한다. 특히, 도 21a 내지 및 도 21b는 더티 정보(D_INF) 및 액세스 정보(A_INF)를 이용하여 우선순위 정보(P_INF)를 생성하되, 액세스 정보(A_INF)에 대해 가중치가 부여된 제3 우선순위 정보(P_INF_A)를 생성하는 방법을 설명한다.
도 21a를 참조하면, 컨트롤러(130)는 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)별로 업데이트되는 더티 정보(D_INF), 및 액세스 정보(A_INF) 각각의 상태 값에 대해, OR연산을 수행하여 연산결과(OR)를 산출한다(S511). 컨트롤러(130)는 산출된 연산결과(OR)에, 액세스 정보(A_INF)에 대한 가중치를 부여한다(S516). 컨트롤러(130)는 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)별로 산출되며 액세스 정보(A_INF)에 대한 가중치가 부여된 값을 맵세그먼트(MS)단위로 합산하여 합계(SUM)를 산출한다(S517). 컨트롤러(130)는 합계(SUM)에 따라, 맵세그먼트(MS)의 제3 우선순위 정보(P_INF_A)를 생성할 수 있다.
도 21b를 참조하면, 제1 L2P 맵세그먼트(L2P_MS#0)의 합계(SUM)는 '3'이고, 제2 L2P 맵세그먼트(L2P_MS#1)의 합계(SUM)는 '7'이고, 제3 L2P 맵세그먼트(L2P_MS#2)의 합계(SUM)는 '8'이고, 제4 L2P 맵세그먼트(L2P_MS#3)의 합계(SUM)는 '6'일수 있다.
이에 컨트롤러(130)는 각 맵세그먼트(MS)의 합계(SUM)에 따라, 제3 L2P 맵세그먼트(L2P_MS#2)의 제3 우선순위 정보(P_INF_A)를 1순위로 설정하고, 제2 L2P 맵세그먼트(L2P_MS#2)의 제3 우선순위 정보(P_INF_A)를 2순위로 설정하고, 제4 L2P 맵세그먼트(L2P_MS#3)의 제3 우선순위 정보(P_INF_A)를 3순위로 설정하고, 제1 L2P 맵세그먼트(L2P_MS#0)의 제3 우선순위 정보(P_INF_A)를 4순위로 설정할 수 있다.
이에, 컨트롤러(130)는 도 21a 및 도 21b에서 설명되는 제3 우선순위 정보(P_INF_A)에 따라, 논리 주소에 대응되는 물리 주소가 변경되거나 호스트로부터 액세스 요청이 된 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)중에서, 호스트로부터 액세스 요청된 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)을 많이 포함하는 L2P 맵세그먼트 (L2P_MS)를 우선하여 호스트로 업로딩 할 수 있다.
이하, 도 8 및 도 22을 참조하여, 본 발명의 제7 실시 예에 따른 우선순위 정보(P_INF)를 생성하는 방법을 설명한다. 특히, 도 21은 비트맵 형태의 더티 정보(D_INF) 및 카운터 형태의 액세스 정보(A_INF)를 이용하여 우선순위 정보(P_INF)를 생성하되, 액세스 정보(A_INF)에 대해 가중치가 부여된 제3 우선순위 정보(P_INF_A)를 생성하는 방법을 설명한다.
도 22을 참조하면, 제1 L2P 맵세그먼트(L2P_MS#0)의 합계(SUM_0)는 '3'이고, 제2 L2P 맵세그먼트(L2P_MS#1)의 합계(SUM_1)는 '5'이고, 제3 L2P 맵세그먼트(L2P_MS#2)의 합계(SUM_2)는 '20'이고, 제4 L2P 맵세그먼트(L2P_MS#3)의 합계(SUM_3)는 '3'일수 있다.
이에 컨트롤러(130)는 각 맵세그먼트(MS)의 합계(SUM)에 따라, 제3 L2P 맵세그먼트(L2P_MS#2)의 제3 우선순위 정보(P_INF_A)를 1순위로 설정하고, 제4 L2P 맵세그먼트(L2P_MS#3)의 제3 우선순위 정보(P_INF_A)를 2순위로 설정하고, 제2 L2P 맵세그먼트(L2P_MS#1)의 제3 우선순위 정보(P_INF_A)를 3순위로 설정하고, 제1 L2P 맵세그먼트(L2P_MS#0)의 제3 우선순위 정보(P_INF_A)를 4순위로 설정할 수 있다.
이에, 컨트롤러(130)는 도 22에서 설명되는 제3 우선순위 정보(P_INF_A)에 따라, 논리 주소에 대응되는 물리 주소가 변경되고 호스트로부터 액세스 요청이 된 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)중에서, 호스트로부터 액세스 요청이 많이 된 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)을 많이 포함하는 L2P 맵세그먼트 (L2P_MS)를 우선하여 호스트로 업로딩 할 수 있다.
이하, 도 8 및 도 23을 참조하여, 본 발명의 제8 실시 예에 따른 우선순위 정보(P_INF)를 생성하는 방법을 설명한다. 특히, 도 23은 비트맵 형태의 더티 정보(D_INF) 및 카운터 형태의 액세스 정보(A_INF)를 이용하여 우선순위 정보(P_INF)를 생성하되, 액세스 정보(A_INF)에 대해 가중치가 부여된 제3 우선순위 정보(P_INF_A)를 생성하는 방법을 설명한다.
컨트롤러(130)는 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)별로 업데이트되는 더티 정보(D_INF), 및 액세스 정보(A_INF) 각각의 상태 값에 대해, AND연산을 수행하여 연산결과(AND)를 산출한다.
그 후, 컨트롤러(130)는 산출된 연산결과(AND)의 대표값을 산출하여, 논리 주소에 대응되는 물리 주소가 변경되고 호스트로부터 액세스 요청이 된 L2P 맵세그먼트 영역(L2P_MS)을 확인한다. 컨트롤러(130)는 산출된 대표값에, 액세스 정보(A_INF)에 대한 가중치를 부여한다(A_INF_W).
컨트롤러(130)는 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)별로 산출되며 액세스 정보(A_INF)에 대한 가중치가 부여된 값(A_INF_W)을 맵세그먼트(MS)단위로 합산하여 합계(SUM)를 산출한다. 컨트롤러(130)는 합계(SUM)에 따라, 맵세그먼트(MS)의 제3 우선순위 정보(P_INF_A)를 생성할 수 있다.
도 23를 참조하면, 제1 L2P 맵세그먼트(L2P_MS#0)의 합계(SUM_0)는 '0'이고, 제2 L2P 맵세그먼트(L2P_MS#1)의 합계(SUM_1)는 '3'이고, 제3 L2P 맵세그먼트(L2P_MS#2)의 합계(SUM_2)는 '4'이고, 제4 L2P 맵세그먼트(L2P_MS#3)의 합계(SUM_3)는 '2'일수 있다.
이에 컨트롤러(130)는 각 맵세그먼트(MS)의 합계(SUM)에 따라, 제3 L2P 맵세그먼트(L2P_MS#2)의 제3 우선순위 정보(P_INF_A)를 1순위로 설정하고, 제2 L2P 맵세그먼트(L2P_MS#1)의 제3 우선순위 정보(P_INF_A)를 2순위로 설정하고, 제4 L2P 맵세그먼트(L2P_MS#3)의 제3 우선순위 정보(P_INF_A)를 3순위로 설정하고, 제1 L2P 맵세그먼트(L2P_MS#0)의 제3 우선순위 정보(P_INF_A)를 1순위로 설정할 수 있다.
이에, 컨트롤러(130)는 도 23에서 설명되는 제3 우선순위 정보(P_INF_A)에 따라, 논리 주소에 대응되는 물리 주소가 변경되고 호스트로부터 액세스 요청이 된 L2P 맵세그먼트 (L2P_MS)중에서, 호스트로부터 액세스 요청이 많이 된 L2P 맵세그먼트 서브 영역(L2P_MS_SUB)을 많이 포함하는 L2P 맵세그먼트 (L2P_MS)를 우선하여 호스트로 업로딩 할 수 있다.
전술한 바와 같이, 도 8 내지 도 18과 도 19 내지 도 23에서 설명한 서로 다른 실시예들을 바탕으로 메모리 시스템(110)의 동작 효율성을 높일 수 있다. 메모리 시스템(110)은 호스트(102)에 포함된 호스트 메모리(106)의 일부 영역을 캐시(cache) 혹은 버퍼(buffer)로 사용하고, 메타 데이터 혹은 유저 데이터를 저장하여, 메모리 시스템(110) 내 컨트롤러(130)가 사용하는 메모리(144)의 저장 공간의 한계를 극복할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
102 : 호스트 110 : 메모리 시스템
130 : 컨트롤러 150 : 메모리 장치

Claims (24)

  1. 데이터를 저장하는 메모리 장치; 및
    외부 장치의 논리 주소 및 상기 논리 주소에 대응되는 상기 메모리 장치의 물리 주소를 포함하는 맵 데이터를 생성 및 관리하는 컨트롤러를 포함하고,
    상기 컨트롤러는 상기 맵 데이터 중, 적어도 일부를 상기 외부 장치로 업로딩하고, 더티 정보 또는 액세스 정보에 따라 상기 업로딩된 맵 데이터의 최신 버전을 상기 외부 장치로 재업로딩하며,
    상기 더티 정보는 상기 업로딩된 맵 데이터에 포함된 논리 주소에 대응되는 물리 주소의 변경 여부를 나타내며,
    상기 액세스 정보는 상기 업로딩된 맵 데이터에 포함된 상기 논리 주소에 대한 상기 외부 장치의 액세스 요청 여부를 나타내는 메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는 상기 더티 정보에 근거하여 업데이트된 상기 맵 데이터를 맵세그먼트 단위로 상기 메모리 장치로 전송하는, 메모리 시스템.
  3. 제1항에 있어서,
    상기 컨트롤러는 상기 외부 장치로 업로딩된 맵 데이터의 맵세그먼트들 각각을 복수개의 맵세그먼트 서브영역들로 구분하고, 상기 구분된 맵세그먼트 서브영역들 각각에 대한 상기 더티 정보 및 상기 액세스 정보를 생성하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 컨트롤러는 상기 맵세그먼트 서브영역들의 상기 더티 정보 또는 상기 액세스 정보를 이용하여, 상기 맵세그먼트 서브영역들을 포함하는 맵세그먼트들의 업로딩 우선순위를 설정하고, 상기 설정된 업로딩 우선순위에 근거하여 상기 맵 데이터를 상기 맵세그먼트 단위로 상기 외부 장치로 업로딩 하는 메모리 시스템.
  5. 제3항에 있어서,
    상기 더티 정보는 제1값의 초기값을 갖고,
    상기 컨트롤러는 상기 맵세그먼트 서브영역에 포함된 상기 논리 주소에 대응되는 상기 물리 주소가 변경되면, 상기 맵세그먼트 서브영역의 더티 정보의 값을 제2값으로 업데이트 하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 액세스 정보는 제1값의 초기값을 갖고,
    상기 컨트롤러는 상기 맵세그먼트 서브영역에 포함된 상기 논리 주소가 상기 외부 장치로부터 액세스 요청되면, 상기 맵세그먼트 서브영역의 액세스 정보의 값을 제2값으로 업데이트 하는 메모리 시스템.
  7. 제5항에 있어서,
    상기 액세스 정보는 제1값의 초기값을 갖고,
    상기 컨트롤러는 상기 맵세그먼트 서브영역에 포함된 논리 주소가 상기 외부 장치로부터 액세스 요청될 때마다, 상기 액세스 정보의 값을 1씩 증가된 제2값으로 업데이트 하는 메모리 시스템.
  8. 제5항에 있어서,
    상기 컨트롤러는 상기 제2값의 더티 정보를 갖는 맵세그먼트 서브영역을 많이 포함하는 맵세그먼트의 업로딩 우선순위를 높게 설정하는 메모리 시스템.
  9. 제6항에 있어서,
    상기 컨트롤러는 상기 제2값의 액세스 정보를 갖는 맵세그먼트 서브영역을 많이 포함하는 맵세그먼트의 업로딩 우선순위를 높게 설정하는 메모리 시스템.
  10. 제7항에 있어서,
    상기 컨트롤러는 상기 액세스 정보의 제2값이 높은 맵세그먼트 서브영역을 포함하는 맵세그먼트의 업로딩 우선순위를 높게 설정하는 메모리 시스템.
  11. 제6항에 있어서,
    상기 컨트롤러는 상기 제2값의 더티 정보 및 상기 제2값의 액세스 정보를 갖는 맵세그먼트 서브영역을 많이 포함하는 맵세그먼트의 업로딩 우선순위를 높게 설정하는 메모리 시스템.
  12. 제6항에 있어서,
    상기 컨트롤러는 상기 제2값의 더티 정보 또는 상기 제2값의 액세스 정보를 갖는 맵세그먼트 서브영역들을 포함하는 맵세그먼트들 중에서, 상기 제2값의 더티 정보를 갖는 맵세그먼트 서브영역들을 많이 포함하는 맵세그먼트의 업로딩 우선순위를 높게 설정하는 메모리 시스템.
  13. 제7항에 있어서,
    상기 컨트롤러는 상기 제2값의 더티 정보 또는 상기 제2값의 액세스 정보를 갖는 맵세그먼트 서브영역들을 포함하는 맵세그먼트들 중에서, 상기 제2값의 액세스 정보를 갖는 맵세그먼트 서브영역들을 많이 포함하는 맵세그먼트의 업로딩 우선순위를 높게 설정하는 메모리 시스템.
  14. 제7항에 있어서,
    상기 컨트롤러는 상기 제2값의 더티 정보 및 상기 제2값의 액세스 정보를 갖는 맵세그먼트 서브영역들 중에서, 상기 액세스 정보의 제2값이 높은 맵세그먼트 서브영역을 포함하는 맵세그먼트의 업로딩 우선순위를 높게 설정하는 메모리 시스템.
  15. 제7항에 있어서,
    상기 컨트롤러는 상기 제2값의 더티 정보 및 상기 제2값의 액세스 정보를 갖는 맵세그먼트 중에서, 상기 액세스 정보의 제2값이 높은 맵세그먼트 서브영역을 포함하는 맵세그먼트의 업로딩 우선순위를 높게 설정하는 메모리 시스템.
  16. 제3항에 있어서,
    상기 외부 장치로부터 커맨드, 상기 커맨드에 대응되는 제1 논리 주소 및 상기 제1 논리 주소에 대응되는 제1 물리 주소가 수신되면, 상기 컨트롤러는 상기 맵 데이터에서 상기 제1 논리 주소가 포함된 제1 맵세그먼트 서브영역을 확인하고, 상기 제1 맵세그먼트 서브영역의 제1 더티 정보를 이용하여 상기 제1 물리 주소의 유효성을 판단하는 메모리 시스템.
  17. 제16항에 있어서,
    상기 컨트롤러는 상기 제1 더티 정보가 제1값이면 상기 제1 물리 주소가 유효하다고 판단하고, 상기 제1 더티 정보가 제2값이면 상기 제1 물리 주소가 무효하다고 판단하는 메모리 시스템.
  18. 제16항에 있어서,
    상기 컨트롤러는 유효한 제1 물리 주소에 상기 커맨드에 따른 커맨드 동작을 수행한 후 상기 제1 맵세그먼트 서브영역의 제1 액세스 정보를 업데이트 하는 메모리 시스템.
  19. 제18항에 있어서,
    상기 제1 액세스 정보는 비트맵 형태 또는 카운터 형태를 포함하는 메모리 시스템.
  20. 데이터를 저장하는 메모리 장치; 및
    외부 장치의 논리 주소 및 상기 논리 주소에 대응되는 상기 메모리 장치의 물리 주소를 포함하는 맵 데이터를 생성 및 업데이트하는 컨트롤러를 포함하고,
    상기 컨트롤러는 상기 맵 데이터를 맵세그먼트 단위로 상기 메모리 장치 및 에 상기 외부 장치에 전송하며,
    상기 컨트롤러는 상기 외부 장치로 업로딩된 맵 데이터에 대한 상태 정보를 상기 맵세그먼트보다 작은 맵세그먼트 서브영역 단위로 생성 및 업데이트 하는 메모리 시스템.
  21. 제20항에 있어서,
    상기 상태 정보는 상기 맵세그먼트 서브영역에 포함된 상기 논리 주소에 대응되는 물리 주소의 변경 여부를 나타내는 더티 정보 및 상기 맵세그먼트 서브영역에 포함된 논리 주소에 대한 상기 외부 장치의 액세스 여부를 나타내는 액세스 정보를 포함하는 메모리 시스템.
  22. 제21항에 있어서,
    상기 컨트롤러는 상기 맵세그먼트 서브영역의 더티 정보 또는 상기 맵세그먼트 서브영역의 액세스 정보에 따라, 상기 맵 데이터를 상기 외부 장치로 전송하는 메모리 시스템.
  23. 제21항에 있어서,
    상기 외부 장치로부터 커맨드, 상기 커맨드에 대응되는 제1 논리 주소 및 상기 제1 논리 주소에 대응되는 제1 물리 주소가 수신되면, 상기 컨트롤러는 상기 제1 논리 주소가 포함된 제1 맵세그먼트 서브영역의 제1 더티 정보를 이용하여 상기 제1 물리 주소의 유효성을 판단하는 메모리 시스템.
  24. 제21항에 있어서,
    상기 컨트롤러는 유효한 제1 물리 주소에 상기 커맨드에 따른 커맨드 동작을 수행하고, 상기 커맨드 동작 수행 후 상기 제1 맵세그먼트 서브영역의 제1 액세스 정보를 업데이트 하는 메모리 시스템.
KR1020190088385A 2019-04-09 2019-07-22 메모리 시스템의 메타 데이터 관리 방법 및 장치 KR20210011216A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190088385A KR20210011216A (ko) 2019-07-22 2019-07-22 메모리 시스템의 메타 데이터 관리 방법 및 장치
US16/837,727 US11681633B2 (en) 2019-07-22 2020-04-01 Apparatus and method for managing meta data in memory system
US16/844,652 US11237973B2 (en) 2019-04-09 2020-04-09 Memory system for utilizing a memory included in an external device
CN202010639871.3A CN112286835A (zh) 2019-07-22 2020-07-06 管理存储器***中的元数据的设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190088385A KR20210011216A (ko) 2019-07-22 2019-07-22 메모리 시스템의 메타 데이터 관리 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20210011216A true KR20210011216A (ko) 2021-02-01

Family

ID=74189298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190088385A KR20210011216A (ko) 2019-04-09 2019-07-22 메모리 시스템의 메타 데이터 관리 방법 및 장치

Country Status (3)

Country Link
US (1) US11681633B2 (ko)
KR (1) KR20210011216A (ko)
CN (1) CN112286835A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210016184A (ko) * 2019-08-01 2021-02-15 삼성전자주식회사 스토리지 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR20210018570A (ko) * 2019-08-05 2021-02-18 에스케이하이닉스 주식회사 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치
JP2022144314A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 メモリシステム及びストレージ装置
WO2023092446A1 (zh) * 2021-11-26 2023-06-01 华为技术有限公司 数据同步方法及相关设备

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5740465A (en) 1992-04-08 1998-04-14 Hitachi, Ltd. Array disk controller for grouping host commands into a single virtual host command
US6553511B1 (en) 2000-05-17 2003-04-22 Lsi Logic Corporation Mass storage data integrity-assuring technique utilizing sequence and revision number metadata
US6681292B2 (en) 2001-08-27 2004-01-20 Intel Corporation Distributed read and write caching implementation for optimized input/output applications
US6996676B2 (en) 2002-11-14 2006-02-07 International Business Machines Corporation System and method for implementing an adaptive replacement cache policy
US7620630B2 (en) * 2003-11-12 2009-11-17 Oliver Lloyd Pty Ltd Directory system
KR100706242B1 (ko) 2005-02-07 2007-04-11 삼성전자주식회사 메모리 시스템 및 그것의 런 단위 어드레스 매핑 테이블 구성 방법
US7549034B2 (en) 2005-11-10 2009-06-16 International Business Machines Corporation Redistribution of memory to reduce computer system power consumption
US20070118695A1 (en) 2005-11-18 2007-05-24 International Business Machines Corporation Decoupling storage controller cache read replacement from write retirement
US7574556B2 (en) 2006-03-20 2009-08-11 International Business Machines Corporation Wise ordering for writes—combining spatial and temporal locality in write caches
JP4437489B2 (ja) 2006-10-25 2010-03-24 株式会社日立製作所 揮発性キャッシュメモリと不揮発性メモリとを備えたストレージシステム
US9104599B2 (en) 2007-12-06 2015-08-11 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for destaging cached data
US7856530B1 (en) 2007-10-31 2010-12-21 Network Appliance, Inc. System and method for implementing a dynamic cache for a data storage system
US8909601B2 (en) 2007-11-13 2014-12-09 Oracle America, Inc. System and method for implementing shared scalable nonzero indicators
US9519540B2 (en) 2007-12-06 2016-12-13 Sandisk Technologies Llc Apparatus, system, and method for destaging cached data
KR101515525B1 (ko) 2008-10-02 2015-04-28 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법
JP2011018182A (ja) 2009-07-08 2011-01-27 Panasonic Corp アドレス変換装置
US8364924B2 (en) 2009-10-21 2013-01-29 International Business Machines Corporation Achieving a high throughput in a storage cache application using a flash solid state disk
US9329846B1 (en) 2009-11-25 2016-05-03 Parakinetics Inc. Cooperative program code transformation
DE112011102487B4 (de) 2010-07-27 2024-07-18 International Business Machines Corporation Zuordnen von logischen zu physischen Adressen in Halbleiterspeichereinheiten aufweisenden Speichersystemen
JP2012064158A (ja) 2010-09-17 2012-03-29 Toshiba Corp メモリ管理装置及びメモリ管理方法
US8504774B2 (en) 2010-10-13 2013-08-06 Microsoft Corporation Dynamic cache configuration using separate read and write caches
US9513884B2 (en) 2011-08-16 2016-12-06 International Business Machines Corporation Thermal-aware source code compilation
US8788757B2 (en) 2011-12-09 2014-07-22 International Business Machines Corporation Dynamic inclusive policy in a hybrid cache hierarchy using hit rate
US8843707B2 (en) 2011-12-09 2014-09-23 International Business Machines Corporation Dynamic inclusive policy in a hybrid cache hierarchy using bandwidth
US8688915B2 (en) 2011-12-09 2014-04-01 International Business Machines Corporation Weighted history allocation predictor algorithm in a hybrid cache
US9218281B2 (en) 2012-05-04 2015-12-22 Seagate Technology Llc Maintaining ordering via a multi-level map of a solid-state media
US9053038B2 (en) 2013-03-05 2015-06-09 Dot Hill Systems Corporation Method and apparatus for efficient read cache operation
US9003126B2 (en) 2012-09-25 2015-04-07 Intel Corporation Apparatus, system and method for adaptive cache replacement in a non-volatile main memory system
KR102067029B1 (ko) 2012-12-13 2020-01-16 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
JP2016506585A (ja) 2013-01-08 2016-03-03 ヴァイオリン メモリー インコーポレイテッド データストレージのための方法及びシステム
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
KR102211126B1 (ko) 2014-04-17 2021-02-02 삼성전자주식회사 동작 성능을 조절하는 메모리 시스템 및 메모리 시스템의 동작방법
US10656840B2 (en) * 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US9507722B2 (en) 2014-06-05 2016-11-29 Sandisk Technologies Llc Methods, systems, and computer readable media for solid state drive caching across a host bus
US9501418B2 (en) 2014-06-26 2016-11-22 HGST Netherlands B.V. Invalidation data area for cache
US10268584B2 (en) 2014-08-20 2019-04-23 Sandisk Technologies Llc Adaptive host memory buffer (HMB) caching using unassisted hinting
CN104407989B (zh) 2014-11-25 2019-02-12 上海兆芯集成电路有限公司 具有统一标签和片化数据的高速缓冲存储器
US10007433B2 (en) 2015-01-21 2018-06-26 Sandisk Technologies Llc Systems and methods for performing adaptive host memory buffer caching of transition layer tables
JP2016170682A (ja) 2015-03-13 2016-09-23 富士通株式会社 演算処理装置及び演算処理装置の制御方法
US10261725B2 (en) 2015-04-10 2019-04-16 Toshiba Memory Corporation Storage system capable of invalidating data stored in a storage device thereof
KR20160148952A (ko) * 2015-06-17 2016-12-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102447471B1 (ko) * 2015-06-24 2022-09-27 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치
US9703664B1 (en) 2015-06-24 2017-07-11 EMC IP Holding Company LLC Self adaptive workload classification and forecasting in multi-tiered storage system using ARIMA time series modeling
KR101731971B1 (ko) 2015-07-08 2017-05-02 주식회사 케이티 앱 관련 요청에 대한 응답을 처리하는 사용자 단말 및 앱 관련 요청에 대한 응답을 제공하는 컴퓨터 프로그램
US10088880B2 (en) 2015-08-27 2018-10-02 Intel Corporation Thermal monitoring of memory resources
US10331364B2 (en) 2015-10-16 2019-06-25 Cnex Labs, Inc. Method and apparatus for providing hybrid mode to access SSD drive
KR20170081118A (ko) 2015-12-30 2017-07-11 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치, 스토리지 장치의 동작 방법, 그리고 스토리지 장치를 액세스하는 액세스 방법
US10229051B2 (en) * 2015-12-30 2019-03-12 Samsung Electronics Co., Ltd. Storage device including nonvolatile memory device and controller, operating method of storage device, and method for accessing storage device
US20170351452A1 (en) 2016-06-01 2017-12-07 Intel Corporation Dynamic host memory buffer allocation
KR102621467B1 (ko) 2016-09-05 2024-01-05 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 온도 조절 방법
KR102611638B1 (ko) * 2016-09-27 2023-12-08 삼성전자주식회사 스토리지 장치의 동작 방법 및 스토리지 장치를 포함하는 데이터 저장 시스템
US10255177B2 (en) 2016-10-10 2019-04-09 Dell Products, Lp System and method for adaptive optimization for performance in solid state drives based on read/write intensity
US10459644B2 (en) 2016-10-28 2019-10-29 Western Digital Techologies, Inc. Non-volatile storage system with integrated compute engine and optimized use of local fast memory
WO2018115920A1 (en) 2016-12-20 2018-06-28 Intel Corporation Methods and apparatus to perform memory copy operations
TWI653533B (zh) * 2017-03-07 2019-03-11 慧榮科技股份有限公司 資料儲存裝置以及其操作方法
KR102462507B1 (ko) 2017-06-29 2022-11-02 삼성전자주식회사 프로세서, 이를 포함하는 컴퓨팅 장치 및 프로세서 저전력 모드 진입 방법
US10635584B2 (en) 2017-06-29 2020-04-28 Western Digital Technologies, Inc. System and method for host system memory translation
US10452558B2 (en) 2017-06-30 2019-10-22 Western Digital Technologies, Inc. Address range mapping for storage devices
US10970226B2 (en) 2017-10-06 2021-04-06 Silicon Motion, Inc. Method for performing access management in a memory device, associated memory device and controller thereof, and associated electronic device
US20190265976A1 (en) 2018-02-23 2019-08-29 Yuly Goryavskiy Additional Channel for Exchanging Useful Information
US10929285B2 (en) 2018-02-27 2021-02-23 Western Digital Technologies, Inc. Storage system and method for generating a reverse map during a background operation and storing it in a host memory buffer
US10613983B2 (en) 2018-03-20 2020-04-07 Advanced Micro Devices, Inc. Prefetcher based speculative dynamic random-access memory read request technique
TWI693516B (zh) * 2018-11-13 2020-05-11 群聯電子股份有限公司 映射表更新方法、記憶體控制電路單元與記憶體儲存裝置
US10990534B2 (en) * 2019-01-31 2021-04-27 Intel Corporation Device, system and method to facilitate disaster recovery for a multi-processor platform
US10908821B2 (en) 2019-02-28 2021-02-02 Micron Technology, Inc. Use of outstanding command queues for separate read-only cache and write-read cache in a memory sub-system
US11237973B2 (en) 2019-04-09 2022-02-01 SK Hynix Inc. Memory system for utilizing a memory included in an external device
KR20200122086A (ko) 2019-04-17 2020-10-27 에스케이하이닉스 주식회사 메모리 시스템에서 맵 세그먼트를 전송하는 방법 및 장치
US11294825B2 (en) 2019-04-17 2022-04-05 SK Hynix Inc. Memory system for utilizing a memory included in an external device

Also Published As

Publication number Publication date
CN112286835A (zh) 2021-01-29
US20210026777A1 (en) 2021-01-28
US11681633B2 (en) 2023-06-20

Similar Documents

Publication Publication Date Title
KR20210027642A (ko) 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치
US20200264973A1 (en) Method and apparatus for managing map data in memory system
US11354250B2 (en) Apparatus for transmitting map information in memory system
KR20210011216A (ko) 메모리 시스템의 메타 데이터 관리 방법 및 장치
US11126562B2 (en) Method and apparatus for managing map data in a memory system
US11526438B2 (en) Memory system capable of increasing storage efficiency and operation method thereof
KR20200033625A (ko) 메모리 시스템에서의 유효 데이터 체크 방법 및 장치
US11281574B2 (en) Apparatus and method for processing different types of data in memory system
CN113900586A (zh) 存储器***及其操作方法
KR20200113989A (ko) 메모리 시스템의 쓰기 동작을 제어하는 방법 및 장치
KR20200016074A (ko) 데이터 처리 시스템 및 그의 동작 방법
US20200310968A1 (en) Apparatus and method for transmitting garbage collection status information in a memory system
KR20210012641A (ko) 메모리 시스템, 데이터 시스템 및 그 동작방법
US11874775B2 (en) Method and apparatus for performing access operation in memory system utilizing map data including mapping relationships between a host and a memory device for storing data
KR20210039185A (ko) 메모리 시스템에서 멀티 스트림 동작을 제공하는 방법 및 장치
US11275682B2 (en) Memory system and method for performing command operation by memory system
US11366733B2 (en) Memory system and method of controlling temperature thereof
KR20200125262A (ko) 메모리 시스템, 데이터 시스템 및 그 동작방법
KR20200119059A (ko) 메모리 시스템 및 그것의 동작방법
US11663139B2 (en) Apparatus for transmitting map information in memory system
US11348646B2 (en) Apparatus and method for managing program operation time and write latency in memory system
US11366611B2 (en) Apparatus for transmitting map information in a memory system
KR20210063814A (ko) 메모리 시스템의 리드 동작 방법 및 장치
KR20200121621A (ko) 메모리 시스템 내 복수의 메모리 블록의 특성을 결정하는 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination