KR20200132328A

KR20200132328A - Apparatus for multi-plasma treatment and method for fabricating semiconductor device using the apparatus

Info

Publication number: KR20200132328A
Application number: KR1020190057682A
Authority: KR
Inventors: 강윤구
Original assignee: 삼성전자주식회사
Priority date: 2019-05-17
Filing date: 2019-05-17
Publication date: 2020-11-25

Abstract

Provided is a device for processing multi-plasma capable of reducing manufacturing costs. The device for processing multi-plasma comprises: a chamber including first to fourth treatment zones; a wafer support unit disposed in the chamber, supporting a wafer, and rotating in a predetermined direction around a central axis; an inert gas nozzle disposed inside the chamber and injecting an inert gas dividing an internal space of the chamber into first to fourth processing zones; a processing gas nozzle disposed in a form extending from the central axis of the chamber in an outward direction of the chamber and injecting a processing gas into each of the first to fourth processing zones; and an antenna plate independently disposed in each of the first to fourth processing zones and applying microwave to the processing gas.

Description

멀티 플라즈마 처리 장치 및 멀티 플라즈마 처리 장치를 이용한 반도체 장치의 제조 방법{Apparatus for multi-plasma treatment and method for fabricating semiconductor device using the apparatus}A method of manufacturing a semiconductor device using a multi-plasma treatment apparatus and a multi-plasma treatment apparatus

본 발명은 멀티 플라즈마 처리 장치 및 멀티 플라즈마 처리 장치를 이용한 반도체 장치의 제조 방법에 관한 것이다.The present invention relates to a multi-plasma processing apparatus and a method of manufacturing a semiconductor device using the multi-plasma processing apparatus.

반도체 장치의 집적도 향상을 위해 소자 크기의 미세화가 진행되고 있으며, 고성능 반도체 장치 구현을 위한 저온화 공정이 연구되고 있다. 반도체 장치의 막질 표면을 개질하는 트리트먼트(treatment) 공정(이하, 처리 공정)은 막질 내 불순물 제거를 통해서 막질의 특성을 개선시킬 수 있다.In order to improve the degree of integration of semiconductor devices, miniaturization of device sizes is in progress, and low-temperature processes for implementing high-performance semiconductor devices are being studied. A treatment process (hereinafter, a treatment process) of modifying a film quality surface of a semiconductor device may improve film quality characteristics by removing impurities in the film quality.

이러한 처리 공정을 수행하기 위해, 플라즈마 처리 장치(plasma treatment apparatus)가 이용될 수 있다. To perform this treatment process, a plasma treatment apparatus may be used.

플라즈마 처리 장치는, 챔버 내에 공정가스 또는 처리 가스(treatment gas)를 공급하고, 안테나 판으로부터 인가되는 마이크로파(microwave)를 통해 처리 가스(treatment gas)를 플라스마 상태로 변환시켜 필요한 처리 공정을 수행할 수 있다.The plasma processing apparatus supplies a process gas or a treatment gas into a chamber, and converts the treatment gas into a plasma state through a microwave applied from an antenna plate to perform a necessary treatment process. have.

반도체 공정 특성 상, 처리가 필요한 타겟층(target layer)에 대해 복수회에 걸쳐 플라즈마 처리를 해야할 경우가 많다. 그런데, 이 때마다 챔버를 옮겨 복수회의 처리를 수행할 경우, 공정 비용이 증가되고, 제조 공정에 소요되는 시간이 증가될 수 있다. 이에 따라, 이를 개선하기 위한 연구가 진행중에 있다.Due to the characteristics of a semiconductor process, plasma treatment is often required for a target layer requiring treatment multiple times. However, if the chamber is moved and the treatment is performed a plurality of times each time, the process cost may increase and the time required for the manufacturing process may increase. Accordingly, research to improve this is in progress.

미국등록특허 제7,798,097호 (2010년 9월 21일 등록)US Patent No. 7,798,097 (registered on September 21, 2010)

본 발명이 해결하고자 하는 기술적 과제는 공정 비용을 감소시키고, 제조 공정에 소요되는 시간을 단축할 수 있는 플라즈마 처리 장치를 제공하는 것이다.The technical problem to be solved by the present invention is to provide a plasma processing apparatus capable of reducing process cost and shortening the time required for the manufacturing process.

본 발명이 해결하고자 하는 다른 기술적 과제는 공정 비용을 감소시키고, 제조 공정에 소요되는 시간을 단축할 수 있는 플라즈마 처리 장치를 이용하여 반도체 장치를 제조하는 방법을 제공하는 것이다.Another technical problem to be solved by the present invention is to provide a method of manufacturing a semiconductor device using a plasma processing device capable of reducing process cost and shortening the time required for the manufacturing process.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems that are not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 플라즈마 처리 장치는, 제1 내지 제4 처리 존(treatment zone)을 포함하는 챔버, 챔버 내에 배치되고, 웨이퍼를 지지하며, 중심축을 중심으로 미리 정한 방향으로 회전하는 웨이퍼 지지부, 챔버 내부에 배치되고, 챔버의 내부 공간을 제1 내지 제4 처리 존으로 분할하는 비활성 가스를 분사하는 비활성 가스 노즐, 챔버의 중심축으로부터 챔버의 외측 방향으로 연장된 형태로 배치되고, 제1 내지 제4 처리 존 각각에 처리 가스를 분사하는 처리 가스 노즐, 제1 내지 제4 처리 존 각각에 독립적으로 배치되고, 처리 가스에 마이크로파(microwave)를 인가하는 안테나 판을 포함한다.A plasma processing apparatus according to some embodiments for achieving the above technical problem includes a chamber including first to fourth treatment zones, disposed in the chamber, supporting a wafer, and a predetermined direction around a central axis. A wafer support unit that rotates in a direction, an inert gas nozzle disposed inside the chamber and injecting an inert gas that divides the inner space of the chamber into first to fourth processing zones, extending from the central axis of the chamber to the outside of the chamber. A processing gas nozzle for injecting a processing gas into each of the first through fourth processing zones, and an antenna plate independently arranged in each of the first through fourth processing zones and applying microwaves to the processing gas. .

상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 플라즈마 처리 장치는, 챔버, 챔버 내에 배치되고, 웨이퍼를 지지하며, 중심축을 중심으로 미리 정한 방향으로 회전하는 웨이퍼 지지부, 비활성 가스를 챔버 내에 분사하고, 챔버의 내부 공간을 제1 내지 제4 처리 존(treatment zone)으로 분할하는 비활성 가스 노즐, 제1 처리 존에 제1 처리 가스를 분사하는 제1 처리 가스 노즐, 제2 처리 존에 제2 처리 가스를 분사하는 제2 처리 가스 노즐, 제3 처리 존에 제3 처리 가스를 분사하는 제3 처리 가스 노즐, 제4 처리 존에 제4 처리 가스를 분사하는 제4 처리 가스 노즐, 및 챔버 내에 배치되고, 제1 내지 제4 처리 가스에 마이크로파를 인가하는 안테나 판을 포함하되, 제1 내지 제4 처리 가스 노줄 중 적어도 하나는, 웨이퍼 지지부의 회전 중심으로부터 외측으로 처리 가스를 분사하는 내측 처리 가스 노즐과, 웨이퍼 지지부의 외측으로부터 회전 중심으로 처리 가스를 분사하는 외측 처리 가스 노즐을 포함한다.A plasma processing apparatus according to some embodiments for achieving the above technical problem includes a chamber, a wafer support portion disposed in the chamber, supporting a wafer, rotating in a predetermined direction about a central axis, and injecting an inert gas into the chamber, An inert gas nozzle that divides the inner space of the chamber into first to fourth treatment zones, a first processing gas nozzle that injects a first processing gas into the first processing zone, and a second processing gas in the second processing zone A second processing gas nozzle that injects a second processing gas nozzle, a third processing gas nozzle that injects a third processing gas into the third processing zone, a fourth processing gas nozzle that injects a fourth processing gas into the fourth processing zone, and is disposed in the chamber, And an antenna plate for applying microwaves to the first to fourth processing gases, wherein at least one of the first to fourth processing gas nozzles includes an inner processing gas nozzle for injecting processing gas outward from a rotation center of the wafer support portion; And an outer processing gas nozzle for injecting the processing gas from the outer side of the wafer support to the rotational center.

상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 웨이퍼를 지지하며 중심축을 중심으로 미리 정한 방향으로 회전하는 웨이퍼 지지부와, 비활성 가스를 분사하여 제1 내지 제4 처리 존을 정의하는 비활성 가스 노즐과, 제1 내지 제4 처리 존에 처리 가스를 분사하는 처리 가스 노즐과, 제1 처리 존에 배치된 제1 안테나 판과, 제2 처리 존에 배치되고 상기 제1 안테나 판과 분리된 제2 안테나 판을 포함하는 챔버, 및 제1 안테나 판이 제1 파워의 마이크로파를 처리 가스에 인가하고, 제2 안테나 판이 상기 제1 파워와 다른 제2 파워의 마이크로파를 처리 가스에 인가하도록 제어하는 플라즈마 컨트롤러를 포함하되, 처리 가스 노즐은, 제1 내지 제4 처리 존에 각각 배치된 제1 내지 제4 처리 가스 노즐을 포함한다.A wafer support unit supporting a wafer according to some embodiments for achieving the above technical problem and rotating in a predetermined direction around a central axis, an inert gas nozzle defining first to fourth processing zones by spraying an inert gas, A processing gas nozzle for injecting processing gas into the first to fourth processing zones, a first antenna plate disposed in the first processing zone, and a second antenna plate disposed in the second processing zone and separated from the first antenna plate A chamber comprising a, and a plasma controller for controlling the first antenna plate to apply microwaves of a first power to the processing gas, and to control the second antenna plate to apply microwaves of a second power different from the first power to the processing gas, , The processing gas nozzles include first to fourth processing gas nozzles respectively disposed in the first to fourth processing zones.

상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 반도체 장치의 제조 방법은, 반도체 웨이퍼를 준비하고, 웨이퍼에 타겟층(target layer)을 제공하고, 타겟층에 플라즈마 처리 장치를 이용하여 플라즈마 처리를 수행하는 것을 포함하되, 플라즈마 처리 장치는, 웨이퍼를 지지하며 중심축을 중심으로 미리 정한 방향으로 회전하는 웨이퍼 지지부와, 웨이퍼 지지부의 상면으로 비활성 가스를 분사하여 제1 및 제2 처리 존을 정의하는 비활성 가스 노즐과, 제1 처리 존에 제1 처리 가스를 분사하는 제1 처리 가스 노즐과, 제1 처리 존에 제2 처리 가스를 분사하고, 제1 처리 가스 노즐과 분리된 제2 가스 노즐과, 제1 처리 존에 배치된 제1 안테나 판과, 제2 처리 존에 배치되고 제1 안테나 판과 분리된 제2 안테나 판을 포함하는 챔버와, 제1 안테나 판이 제1 파워의 마이크로파를 제1 처리 가스에 인가하고, 제2 안테나 판이 제1 파워와 다른 제2 파워의 마이크로파를 제2 처리 가스에 인가하도록 제어하는 플라즈마 컨트롤러를 포함하고, 플라즈마 처리를 수행하는 것은, 타겟층이 형성된 웨이퍼를 웨이퍼 지지부에 실장하고, 제1 및 제2 처리 가스를 이용하여 플라즈마 처리를 수행하는 것을 포함한다.A method of manufacturing a semiconductor device according to some embodiments for achieving the above technical problem includes preparing a semiconductor wafer, providing a target layer on the wafer, and performing plasma processing on the target layer using a plasma processing device. The plasma processing apparatus includes: a wafer support unit that supports the wafer and rotates in a predetermined direction about a central axis, and an inert gas nozzle defining first and second treatment zones by spraying an inert gas onto the upper surface of the wafer support unit. , A first processing gas nozzle for injecting a first processing gas into the first processing zone, a second processing gas nozzle for injecting a second processing gas into the first processing zone and separated from the first processing gas nozzle, and a first processing A chamber including a first antenna plate disposed in the zone, a second antenna plate disposed in the second processing zone and separated from the first antenna plate, and the first antenna plate applies microwaves of first power to the first processing gas And a plasma controller for controlling the second antenna plate to apply microwaves having a second power different from the first power to the second processing gas, and performing the plasma treatment includes mounting a wafer on which a target layer is formed on the wafer support, And performing plasma processing using the first and second processing gases.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Details of other embodiments are included in the detailed description and drawings.

도 1은 몇몇 실시예에 따른 플라즈마 처리 장치의 블록도이다.
도 2는 도 1의 멀티 플라즈마 처리 챔버에 대한 개략적인 레이아웃도이다.
도 3은 도 2의 P-P′ 선을 따라 절단한 단면도이다.
도 4는 도 2의 멀티 플라즈마 처리 챔버의 부분 사시도이다.
도 5는 도 1의 멀티 플라즈마 처리 챔버의 플라즈마 처리 흐름을 설명하기 위한 도면이다.
도 6은 도 1의 플라즈마 컨트롤러를 설명하기 위한 도면이다.
도 7은 도 1의 처리 가스 컨트롤러를 설명하기 위한 도면이다.
도 8은 몇몇 실시예에 따른 타겟층 형성 방법을 설명하기 위한 도면이다.
도 9 내지 도 11은 도 8의 타겟층에 대한 몇몇 실시예에 따른 플라즈마 처리 방법을 설명하기 위한 도면들이다.
도 12 및 도 13은 도 8의 타겟층에 대한 몇몇 실시예에 따른 플라즈마 처리 방법을 설명하기 위한 도면들이다.
도 14 내지 도 16은 도 8의 타겟층에 대한 몇몇 실시예에 따른 플라즈마 처리 방법을 설명하기 위한 도면들이다.
도 17 내지 도 19는 도 8의 타겟층에 대한 몇몇 실시예에 따른 플라즈마 처리 방법을 설명하기 위한 도면들이다.
도 20은 몇몇 실시예에 따른 타겟층 형성 방법을 설명하기 위한 도면이다.
도 21 내지 도 23은 도 20의 타겟층에 대한 몇몇 실시예에 따른 플라즈마 처리 방법을 설명하기 위한 도면들이다.
도 24 및 도 25는 몇몇 실시예에 따른 타겟층 형성 방법을 설명하기 위한 도면들이다.
도 26 및 도 27은 도 25의 타겟층에 대한 몇몇 실시예에 따른 플라즈마 처리 방법을 설명하기 위한 도면들이다.
도 28은 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면이다.
도 29는 몇몇 실시예에 따른 멀티 플라즈마 처리 챔버에 대한 개략적인 레이아웃도이다.
도 30은 도 29의 Q-Q′ 선을 따라 절단한 단면도이다.1 is a block diagram of a plasma processing apparatus according to some embodiments.
2 is a schematic layout diagram of the multi-plasma processing chamber of FIG. 1.
3 is a cross-sectional view taken along line PP′ of FIG. 2.
4 is a partial perspective view of the multi-plasma processing chamber of FIG. 2.
5 is a diagram for explaining a plasma processing flow in the multi-plasma processing chamber of FIG. 1.
6 is a diagram for explaining the plasma controller of FIG. 1.
7 is a view for explaining the processing gas controller of FIG. 1.
8 is a diagram for describing a method of forming a target layer according to some exemplary embodiments.
9 to 11 are diagrams for describing a plasma processing method of the target layer of FIG. 8 according to some embodiments.
12 and 13 are diagrams for describing a plasma processing method for the target layer of FIG. 8 according to some embodiments.
14 to 16 are diagrams for describing a plasma processing method of the target layer of FIG. 8 according to some embodiments.
17 to 19 are diagrams for describing a plasma processing method for the target layer of FIG. 8 according to some embodiments.
20 is a diagram for describing a method of forming a target layer according to some exemplary embodiments.
21 to 23 are diagrams for describing a plasma processing method of the target layer of FIG. 20 according to some embodiments.
24 and 25 are diagrams for describing a method of forming a target layer according to some embodiments.
26 and 27 are diagrams for explaining a plasma processing method of the target layer of FIG. 25 according to some embodiments.
28 is a diagram for describing a method of manufacturing a semiconductor device according to some embodiments.
29 is a schematic layout diagram of a multi-plasma processing chamber in accordance with some embodiments.
30 is a cross-sectional view taken along line QQ′ of FIG. 29.

도 1은 몇몇 실시예에 따른 플라즈마 처리 장치의 블록도이다.1 is a block diagram of a plasma processing apparatus according to some embodiments.

도 1을 참조하면, 플라즈마 처리 장치는, 멀티 플라즈마 처리 챔버(500), 웨이퍼 공급장치(600), 플라즈마 컨트롤러(700), 처리 가스 컨트롤러(800), 및 비활성 가스 컨트롤러(900)를 포함할 수 있다.Referring to FIG. 1, the plasma processing apparatus may include a multi-plasma processing chamber 500, a wafer supply apparatus 600, a plasma controller 700, a processing gas controller 800, and an inert gas controller 900. have.

멀티 플라즈마 처리 챔버(500)는 챔버 내부가 예를 들어, 제1 내지 제4 처리 존(treatment zone)으로 구분되어, 각 처리 존 마다 독립된 플라즈마 처리가 수행될 수 있다. 이하, 도 2 내지 도 4를 참조하여, 멀티 플라즈마 처리 챔버(500)에 대해 보다 구체적으로 설명한다.In the multi-plasma processing chamber 500, the interior of the chamber is divided into, for example, first to fourth treatment zones, so that independent plasma treatment may be performed for each treatment zone. Hereinafter, the multi-plasma processing chamber 500 will be described in more detail with reference to FIGS. 2 to 4.

도 2는 도 1의 멀티 플라즈마 처리 챔버에 대한 개략적인 레이아웃도이다. 도 3은 도 2의 P-P′ 선을 따라 절단한 단면도이다. 도 4는 도 2의 멀티 플라즈마 처리 챔버의 부분 사시도이다.2 is a schematic layout diagram of the multi-plasma processing chamber of FIG. 1. 3 is a cross-sectional view taken along line P-P′ of FIG. 2. 4 is a partial perspective view of the multi-plasma processing chamber of FIG. 2.

먼저, 도 2 및 도 3을 참조하면, 멀티 플라즈마 처리 챔버(500)는 내부에 공간(502)이 형성되며, 내부 공간(502)은 웨이퍼(W)에 대한 처리 공정이 수행되는 공간으로 제공될 수 있다. First, referring to FIGS. 2 and 3, the multi-plasma processing chamber 500 has a space 502 formed therein, and the internal space 502 is provided as a space in which a processing process for the wafer W is performed. I can.

멀티 플라즈마 처리 챔버(500)는 바디(570)와 커버(580)를 포함할 수 있다. 바디(570)는 상면이 개방되며 내부에 공간이 형성될 수 있다. 커버(580)는 바디(570)의 상부에 배치될 수 있으며, 바디(570)의 개방된 상면을 밀폐할 수 있다. 몇몇 실시예에서, 커버(580)는 도시된 것과 같이, 상부 공간이 하부 공간보다 더 큰 반경을 갖도록 하단부 내측이 단차지도록 형성될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.The multi-plasma processing chamber 500 may include a body 570 and a cover 580. The upper surface of the body 570 is open and a space may be formed therein. The cover 580 may be disposed above the body 570, and may seal the open upper surface of the body 570. In some embodiments, the cover 580 may be formed such that the inside of the lower portion is stepped so that the upper space has a larger radius than the lower space, as illustrated, but embodiments are not limited thereto.

상세히 도시하지는 않았으나, 멀티 플라즈마 처리 챔버(500)의 일 측벽에는 웨이퍼(W)가 멀티 플라즈마 처리 챔버(500) 내부로 출입할 수 있는 통로가 배치될 수 있다. 이러한 통로는 예를 들어, 웨이퍼 공급장치(도 1의 600)에 의해 제어될 수 있다.Although not shown in detail, a passage through which the wafer W can enter and exit the interior of the multi-plasma processing chamber 500 may be disposed on one sidewall of the multi-plasma processing chamber 500. This passage can be controlled by, for example, a wafer feeding device (600 in FIG. 1).

웨이퍼 지지부(510)는 멀티 플라즈마 처리 챔버(500)의 내부에 위치하며, 웨이퍼(W)를 지지할 수 있다. 몇몇 실시예에서, 웨이퍼 지지부(510)는 도시된 것과 같이 원형으로 형성될 수 있다. 구체적으로, 웨이퍼 지지부(510)는 멀티 플라즈마 처리 챔버(500)의 바디(570)의 내경보다 작은 직경을 갖는 원형 형상으로 형성되어 멀티 플라즈마 처리 챔버(500) 내에 배치될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.The wafer support part 510 is located inside the multi-plasma processing chamber 500 and may support the wafer W. In some embodiments, the wafer support 510 may be formed in a circular shape as shown. Specifically, the wafer support 510 may be formed in a circular shape having a diameter smaller than the inner diameter of the body 570 of the multi plasma processing chamber 500 and may be disposed in the multi plasma processing chamber 500, but embodiments are It is not limited.

웨이퍼 지지부(510)는 플라즈마 처리 공정 중에 웨이퍼(W)가 안착될 수 있는 지지홈(511)을 포함할 수 있다. 이러한 지지홈(511)의 폭은, 웨이퍼(W)의 안정적인 안착을 위해 웨이퍼(W)의 직경과 실질적으로 동일하거나, 웨이퍼(W)의 직경보다 약간 클 수 있다.The wafer support part 510 may include a support groove 511 through which the wafer W may be seated during a plasma processing process. The width of the support groove 511 may be substantially the same as the diameter of the wafer W or slightly larger than the diameter of the wafer W for stable seating of the wafer W.

지지홈(511)은 도시된 것과 같이, 웨이퍼 지지부(510)에 복수개가 배치될 수 있다. 도 2에는 웨이퍼 지지부(510)에 6개의 지지홈(511)이 배치된 것을 도시하였으나, 실시예들이 이에 제한되는 것은 아니다. 필요에 따라 지지홈(511)의 개수는 이와 다르게 얼마든지 변형될 수 있다.As illustrated, a plurality of support grooves 511 may be disposed on the wafer support portion 510. 2 shows that the six support grooves 511 are disposed in the wafer support part 510, but embodiments are not limited thereto. If necessary, the number of support grooves 511 may be modified as much as possible.

웨이퍼 지지부(510)는 멀티 플라즈마 처리 챔버(500)의 중심축(505)에 고정되어, 중심축(505)을 중심으로 일 방향(예를 들어, 도 2의 시계 방향)으로 회전할 수 있다. 구체적으로, 웨이퍼 지지부(510)는 예를 들어, 중심축(505)의 일부인 회전축(507)에 고정되어 회전축(507)과 함께 중심축(505)을 중심으로 일 방향(예를 들어, 도 2의 시계 방향)으로 회전할 수 있다. 비록 도 3에서는 웨이퍼 지지부(510)가 회전축(507)에 고정되어 회전축(507)과 함께 회전하는 구성을 도시하였으나, 실시예들이 이에 제한되는 것은 아니다. 웨이퍼 지지부(510)가 중심축(505)을 중심으로 회전할 수 있는 구성이라면, 필요에 따라 이러한 구성은 얼마든지 변형되어 실시될 수 있다.The wafer support part 510 is fixed to the central axis 505 of the multi-plasma processing chamber 500 and rotates about the central axis 505 in one direction (eg, clockwise in FIG. 2 ). Specifically, the wafer support 510 is fixed to, for example, a rotational shaft 507 that is a part of the central axis 505 and along with the rotational axis 507 in one direction (for example, FIG. 2 ). Can rotate clockwise). Although FIG. 3 illustrates a configuration in which the wafer support part 510 is fixed to the rotation shaft 507 and rotates together with the rotation shaft 507, embodiments are not limited thereto. If the wafer support 510 is a configuration capable of rotating around the central axis 505, such a configuration may be modified and implemented as needed.

웨이퍼 지지부(510)의 하부에는 히터(520)가 배치될 수 있다. 몇몇 실시예에서, 히터(520)는 나선 형상의 코일로 배치될 수 있으며, 균일한 간격으로 웨이퍼 지지부(510)의 하부에 매설될 수 있다. 히터(520)는 외부 전원(미도시)과 연결될 수 있으며, 외부 전원에서 인가된 전류에 저항함으로써 열을 발생시킬 수 있다. 이 때, 발생된 열은 웨이퍼 지지부(510)를 거쳐 웨이퍼(W)으로 전달되어 웨이퍼(W)를 소정 온도로 가열할 수 있다.A heater 520 may be disposed under the wafer support part 510. In some embodiments, the heater 520 may be arranged as a spiral coil, and may be buried under the wafer support 510 at uniform intervals. The heater 520 may be connected to an external power source (not shown), and may generate heat by resisting a current applied from the external power source. At this time, the generated heat is transferred to the wafer W via the wafer support 510 to heat the wafer W to a predetermined temperature.

비활성 가스 노즐(532, 534, 536, 538)은 멀티 플라즈마 처리 챔버(500)의 내부 공간(502)을 제1 내지 제4 처리 존(treatment zone)(ZONE A ~ D)으로 분할할 수 있다. 다시 말해, 비활성 가스 노즐(532, 534, 536, 538)은 멀티 플라즈마 처리 챔버(500)의 내부 공간(502)에 제1 내지 제4 처리 존(ZONE A ~ D)을 정의할 수 있다.The inert gas nozzles 532, 534, 536, and 538 may divide the inner space 502 of the multi-plasma processing chamber 500 into first to fourth treatment zones (ZONEs A to D). In other words, the inert gas nozzles 532, 534, 536, and 538 may define first to fourth processing zones ZONE A to D in the inner space 502 of the multi plasma processing chamber 500.

구체적으로, 제1 비활성 가스 노즐(532)은, 도 2에 도시된 것과 같이, 멀티 플라즈마 처리 챔버(500)의 내부 공간(502)을 제1 처리 존(ZONE A)과 제2 처리 존(ZONE B)으로 분할할 수 있다. 제2 비활성 가스 노즐(534)은 멀티 플라즈마 처리 챔버(500)의 내부 공간(502)을 제2 처리 존(ZONE B)과 제3 처리 존(ZONE C)으로 분할할 수 있다. 제3 비활성 가스 노즐(536)은 멀티 플라즈마 처리 챔버(500)의 내부 공간(502)을 제3 처리 존(ZONE C)과 제4 처리 존(ZONE D)으로 분할할 수 있다. 제4 비활성 가스 노즐(538)은 멀티 플라즈마 처리 챔버(500)의 내부 공간(502)을 제4 처리 존(ZONE D)과 제1 처리 존(ZONE A)으로 분할할 수 있다.Specifically, the first inert gas nozzle 532, as shown in FIG. 2, the internal space 502 of the multi-plasma processing chamber 500, the first processing zone (ZONE A) and the second processing zone (ZONE) It can be divided into B). The second inert gas nozzle 534 may divide the inner space 502 of the multi-plasma processing chamber 500 into a second processing zone (ZONE B) and a third processing zone (ZONE C). The third inert gas nozzle 536 may divide the inner space 502 of the multi-plasma processing chamber 500 into a third processing zone (ZONE C) and a fourth processing zone (ZONE D). The fourth inert gas nozzle 538 may divide the inner space 502 of the multi-plasma processing chamber 500 into a fourth processing zone ZONE D and a first processing zone ZONE A.

도 4를 참조하면, 몇몇 실시예에서, 비활성 가스 노즐(532, 534, 536, 538)은 예를 들어, 비활성 가스 컨트롤러(도 1의 900)에 의해 제어되어, 일 방향(예를 들어, 웨이퍼 지지부(510)가 배치된 방향)으로 비활성 가스를 분사할 수 있다. 이를 위해, 비활성 가스 노즐(532, 534, 536, 538)의 하부에는 도시된 것과 같이 비활성 가스 분사구(538h)가 형성될 수 있다. 4, in some embodiments, inert gas nozzles 532, 534, 536, 538 are controlled by, for example, an inert gas controller (900 in FIG. 1), in one direction (e.g., wafer Inert gas may be injected in a direction in which the support part 510 is disposed). To this end, an inert gas injection hole 538h may be formed below the inert gas nozzles 532, 534, 536, and 538 as shown.

몇몇 실시예에서, 비활성 가스 노즐(532, 534, 536, 538)로부터 분사된 비활성 가스는 도시되지 않은 비활성 가스 배기구를 통해 빠져나감으로써, 멀티 플라즈마 처리 챔버(500) 내에 에어 커튼(air curtain)을 형성할 수 있다. 다시 말해, 비활성 가스 노즐(532, 534, 536, 538)로부터 분사된 비활성 가스가 멀티 플라즈마 처리 챔버(500) 내에 4개의 에어 커튼을 형성함으로써, 멀티 플라즈마 처리 챔버(500)의 내부 공간(502)이 제1 내지 제4 처리 존(ZONE A ~ D)으로 분할될 수 있다.In some embodiments, the inert gas injected from the inert gas nozzles 532, 534, 536, 538 exits through an inert gas exhaust port (not shown), thereby forming an air curtain within the multi-plasma processing chamber 500. Can be formed. In other words, the inert gas injected from the inert gas nozzles 532, 534, 536, 538 forms four air curtains in the multi plasma processing chamber 500, and thus the inner space 502 of the multi plasma processing chamber 500 These first to fourth processing zones may be divided into zones A to D.

이러한 비활성 가스 노즐(532, 534, 536, 538)은 예를 들어, 중심축(505)에 고정되어 회전하지 않을 수 있다. 비록 도면에서는 비활성 가스 노즐(532, 534, 536, 538)이 중심축(505)에 고정되어 회전하지 않은 예를 도시하였으나, 실시예들이 이에 제한되는 것은 아니다. 필요에 따라, 비활성 가스 노즐(532, 534, 536, 538)은 멀티 플라즈마 처리 챔버(500)의 상면에 고정되어 멀티 플라즈마 처리 챔버(500)의 하면으로 비활성 가스를 분사할 수도 있다.These inert gas nozzles 532, 534, 536, and 538 may be fixed to the central axis 505 and not rotate. Although the drawings illustrate an example in which the inert gas nozzles 532, 534, 536, and 538 are fixed to the central axis 505 and not rotated, embodiments are not limited thereto. If necessary, the inert gas nozzles 532, 534, 536, and 538 may be fixed to the upper surface of the multi-plasma processing chamber 500 to spray the inert gas to the lower surface of the multi-plasma processing chamber 500.

이처럼, 비활성 가스 노즐(532, 534, 536, 538)이 비활성 가스를 웨이퍼 지지부(510)의 상면으로 분사되고 있는 동안에 웨이퍼 지지부(510)가 그 아래에서 회전하면, 지지홈(511)에 실장된 웨이퍼(미도시)에 비활성 가스가 분사될 수 있다. 이렇게 분사된 비활성 가스에 의해 웨이퍼(미도시)에 형성된 타겟층(target layer)에 예를 들어, 퍼지(purge) 공정이 수행될 수 있다.In this way, while the inert gas nozzles 532, 534, 536, and 538 are spraying the inert gas onto the upper surface of the wafer support part 510, when the wafer support part 510 rotates thereunder, the mounted in the support groove 511 Inert gas may be injected onto the wafer (not shown). For example, a purge process may be performed on a target layer formed on a wafer (not shown) by the injected inert gas.

다시 도 2 및 도 3을 참조하면, 외측 처리 가스 노즐(542, 544, 546, 548)은 멀티 플라즈마 처리 챔버(500)의 외측에 배치되어, 웨이퍼 지지부(510)의 회전 중심인 중심축(505) 방향으로 처리 가스(treatment gas)를 분사할 수 있다.Referring back to FIGS. 2 and 3, the outer processing gas nozzles 542, 544, 546, and 548 are disposed outside the multi-plasma processing chamber 500, and the central axis 505, which is the rotation center of the wafer support part 510, is ), the treatment gas can be injected.

이를 위해, 외측 처리 가스 노즐(542, 544, 546, 548)의 일 측면에는 처리 가스 분사를 위한 제1 처리 가스 분사구(542h)가 형성될 수 있다.To this end, a first processing gas injection port 542h for injecting a processing gas may be formed on one side of the outer processing gas nozzles 542, 544, 546 and 548.

비록 도면에서는, 외측 처리 가스 노즐(542, 544, 546, 548)이 멀티 플라즈마 챔버(500)의 외측벽에 배치된 것이 도시되어 있으나, 실시예들이 이에 제한되는 것은 아니다. 처리 가스를 웨이퍼 지지부(510)의 회전 중심인 중심축(505) 방향으로 분사할 수 있는 구성이라면, 외측 처리 가스 노즐(542, 544, 546, 548)의 배치는 얼마든지 변형되어 실시될 수 있다.Although the drawing shows that the outer processing gas nozzles 542, 544, 546, and 548 are disposed on the outer wall of the multi-plasma chamber 500, embodiments are not limited thereto. As long as the processing gas can be injected in the direction of the central axis 505, which is the rotation center of the wafer support part 510, the arrangement of the outer processing gas nozzles 542, 544, 546, and 548 may be modified and implemented. .

이러한 외측 처리 가스 노즐(542, 544, 546, 548)은 제1 내지 제4 처리 존(ZONE A ~ D)에 각각 배치될 수 있다.These outer processing gas nozzles 542, 544, 546, and 548 may be disposed in the first to fourth processing zones (ZONEs A to D), respectively.

구체적으로, 제1 외측 처리 가스 노즐(542)은 제1 처리 존(ZONE A)에 배치되어, 웨이퍼 지지부(510)의 회전 중심인 중심축(505) 방향으로 제1 처리 가스를 분사할 수 있다. 제2 외측 처리 가스 노즐(544)은 제2 처리 존(ZONE B)에 배치되어, 웨이퍼 지지부(510)의 회전 중심인 중심축(505) 방향으로 제2 처리 가스를 분사할 수 있다. 제3 외측 처리 가스 노즐(546)은 제3 처리 존(ZONE C)에 배치되어, 웨이퍼 지지부(510)의 회전 중심인 중심축(505) 방향으로 제3 처리 가스를 분사할 수 있다. 제4 외측 처리 가스 노즐(548)은 제4 처리 존(ZONE D)에 배치되어, 웨이퍼 지지부(510)의 회전 중심인 중심축(505) 방향으로 제4 처리 가스를 분사할 수 있다.Specifically, the first outer processing gas nozzle 542 is disposed in the first processing zone (ZONE A), and may spray the first processing gas in the direction of the central axis 505, which is the rotation center of the wafer support part 510. . The second outer processing gas nozzle 544 is disposed in the second processing zone (ZONE B) to inject the second processing gas in the direction of the central axis 505 that is the rotation center of the wafer support part 510. The third outer processing gas nozzle 546 is disposed in the third processing zone (ZONE C), and may spray the third processing gas in the direction of the central axis 505 that is the rotation center of the wafer support part 510. The fourth outer processing gas nozzle 548 is disposed in the fourth processing zone (ZONE D) to inject the fourth processing gas in the direction of the central axis 505 that is the rotation center of the wafer support unit 510.

내측 처리 가스 노즐(552, 554, 556, 558)은 멀티 플라즈마 처리 챔버(500)의 내측에 배치되어, 웨이퍼 지지부(510)의 회전 중심인 중심축(505)으로부터 멀티 플라즈마 처리 챔버(500)의 외측 방향으로 처리 가스를 분사할 수 있다.The inner processing gas nozzles 552, 554, 556, and 558 are disposed inside the multi-plasma processing chamber 500, and from the central axis 505, which is the rotation center of the wafer support unit 510, of the multi-plasma processing chamber 500 The processing gas can be injected outward.

이를 위해, 내측 처리 가스 노즐(552, 554, 556, 558)의 일 측면에는 처리 가스 분사를 위한 제2 처리 가스 분사구(552h)가 형성될 수 있다.To this end, a second processing gas injection port 552h for injecting a processing gas may be formed on one side of the inner processing gas nozzles 552, 554, 556 and 558.

비록 도면에서는, 내측 처리 가스 노즐(552, 554, 556, 558)이 멀티 플라즈마 챔버(500)의 중심축(505)에 고정된 것이 도시되어 있으나, 실시예들이 이에 제한되는 것은 아니다. 처리 가스를 웨이퍼 지지부(510)의 회전 중심인 중심축(505)으로부터 멀티 플라즈마 처리 챔버(500)의 외측 방향으로 분사할 수 있는 구성이라면, 내측 처리 가스 노즐(552, 554, 556, 558)의 배치는 얼마든지 변형되어 실시될 수 있다.Although the drawing shows that the inner processing gas nozzles 552, 554, 556, and 558 are fixed to the central axis 505 of the multi-plasma chamber 500, embodiments are not limited thereto. If the processing gas can be injected from the central axis 505 which is the rotation center of the wafer support part 510 to the outside of the multi-plasma processing chamber 500, the inner processing gas nozzles 552, 554, 556, 558 The arrangement can be implemented in any number of variations.

이러한 내측 처리 가스 노즐(552, 554, 556, 558)은 외측 처리 가스 노즐(542, 544, 546, 548)과 각각 대응되도록 제1 내지 제4 처리 존(ZONE A ~ D)에 각각 배치될 수 있다.These inner processing gas nozzles 552, 554, 556, 558 may be respectively disposed in the first to fourth processing zones (ZONE A to D) to correspond to the outer processing gas nozzles 542, 544, 546, 548, respectively. have.

구체적으로, 제1 내측 처리 가스 노즐(552)은 제1 처리 존(ZONE A)에 배치되어, 웨이퍼 지지부(510)의 회전 중심인 중심축(505)으로부터 멀티 플라즈마 처리 챔버(500)의 외측 방향으로 제1 처리 가스를 분사할 수 있다. 제2 내측 처리 가스 노즐(554)은 제2 처리 존(ZONE B)에 배치되어, 웨이퍼 지지부(510)의 회전 중심인 중심축(505)으로부터 멀티 플라즈마 처리 챔버(500)의 외측 방향으로 제2 처리 가스를 분사할 수 있다. 제3 내측 처리 가스 노즐(556)은 제3 처리 존(ZONE C)에 배치되어, 웨이퍼 지지부(510)의 회전 중심인 중심축(505)으로부터 멀티 플라즈마 처리 챔버(500)의 외측 방향으로 제3 처리 가스를 분사할 수 있다. 제4 내측 처리 가스 노즐(558)은 제4 처리 존(ZONE D)에 배치되어, 웨이퍼 지지부(510)의 회전 중심인 중심축(505)으로부터 멀티 플라즈마 처리 챔버(500)의 외측 방향으로 제4 처리 가스를 분사할 수 있다.Specifically, the first inner processing gas nozzle 552 is disposed in the first processing zone (ZONE A), the outer direction of the multi-plasma processing chamber 500 from the central axis 505 which is the rotation center of the wafer support part 510 As a result, the first processing gas can be injected. The second inner processing gas nozzle 554 is disposed in the second processing zone (ZONE B), and from the central axis 505, which is the rotation center of the wafer support part 510, to the outside of the multi-plasma processing chamber 500. Process gas can be injected. The third inner processing gas nozzle 556 is disposed in the third processing zone (ZONE C), and is positioned outside the multi-plasma processing chamber 500 from the central axis 505, which is the rotation center of the wafer support unit 510. Process gas can be injected. The fourth inner processing gas nozzle 558 is disposed in the fourth processing zone (ZONE D), and the fourth inner processing gas nozzle 558 is disposed in the outer direction of the multi-plasma processing chamber 500 from the central axis 505 which is the rotation center of the wafer support unit 510. Process gas can be injected.

몇몇 실시예에서, 내측 처리 가스 노즐(552, 554, 556, 558)과 외측 처리 가스 노즐(542, 544, 546, 548)은 동일한 처리 존에 동일한 처리 가스를 분사할 수 있다. 예를 들어, 제1 내측 처리 가스 노즐(552)과 제1 외측 처리 가스 노즐(542)은 제1 처리 존(ZONE A)에 동일한 처리 가스를 분사할 수 있다. 제2 내지 제4 내측 처리 가스 노즐(554, 556, 558)과 제2 내지 제4 외측 처리 가스 노즐(544, 546, 548)도 제2 내지 제4 처리 존(ZONE B, C, D)에 대해 동일한 처리 가스를 분사할 수 있다.In some embodiments, the inner processing gas nozzles 552, 554, 556, 558 and the outer processing gas nozzles 542, 544, 546, 548 may spray the same processing gas into the same processing zone. For example, the first inner processing gas nozzle 552 and the first outer processing gas nozzle 542 may inject the same processing gas into the first processing zone ZONE A. The second to fourth inner processing gas nozzles 554, 556, 558 and the second to fourth outer processing gas nozzles 544, 546, 548 are also located in the second to fourth processing zones (ZONE B, C, D). The same process gas can be injected.

안테나 판(562, 564, 566, 568)은 예를 들어, 멀티 플라즈마 처리 챔버(500)의 상부에 배치될 수 있다. 안테나 판(562, 564, 566, 568)은 예를 들어, 플라즈마 컨트롤러(도 1의 700)에 의해 제어되어, 내측 처리 가스 노즐(552, 554, 556, 558)과 외측 처리 가스 노즐(542, 544, 546, 548)로부터 분사된 처리 가스에 마이크로파(microwave)를 인가할 수 있다. 몇몇 실시예에서, 안테나 판(562, 564, 566, 568)에는 외부로부터 예를 들어, 2.45GHz 마이크로파가 제공될 수 있다. 이 경우, 멀티 플라즈마 처리 챔버(500)의 내부 공간(502) 고밀도 플라즈마가 형성될 수 있다. 하지만, 실시예들이 이에 제한되는 것은 아니며, 필요에 따라 얼마든지 변형되어 실시될 수 있다.The antenna plates 562, 564, 566, and 568 may be disposed above the multi-plasma processing chamber 500, for example. The antenna plates 562, 564, 566, 568 are controlled by, for example, a plasma controller (700 in Fig. 1), and the inner processing gas nozzles 552, 554, 556, 558 and the outer processing gas nozzles 542 Microwaves may be applied to the process gas injected from 544, 546, and 548. In some embodiments, the antenna plates 562, 564, 566, 568 may be provided with, for example, 2.45 GHz microwaves from the outside. In this case, a high-density plasma may be formed in the inner space 502 of the multi plasma processing chamber 500. However, the embodiments are not limited thereto, and any number of modifications may be made as necessary.

몇몇 실시예에서, 안테나 판(562, 564, 566, 568)의 상부에는 지파판(562b)이 배치될 수 있으며, 안테나 판(562, 564, 566, 568)의 하부에는 유전판(562a)이 배치될 수 있다. 하지만, 실시예들이 이에 제한되는 것은 아니며, 이러한 구성은 얼마든지 변형되어 실시될 수 있다.In some embodiments, a slow wave plate 562b may be disposed above the antenna plates 562, 564, 566, and 568, and a dielectric plate 562a may be disposed below the antenna plates 562, 564, 566, and 568. Can be placed. However, embodiments are not limited thereto, and such a configuration may be implemented with any number of modifications.

몇몇 실시예에서, 지파판(562b)은 커버(580)의 내측에 상응하는 반경을 가질 수 있으며, 예를 들어, 알루미나, 석영 등의 유전체를 포함할 수 있다. 외부로부터 수직으로 인가된 마이크로파는 지파판(562b)의 반경 방향으로 전파될 수 있다. 지파판(562b)에 전파된 마이크로파는 파장이 압축되며, 공진될 수 있다.In some embodiments, the slow wave plate 562b may have a radius corresponding to the inside of the cover 580, and may include, for example, a dielectric material such as alumina or quartz. Microwaves vertically applied from the outside may propagate in the radial direction of the slow wave plate 562b. The microwave propagating through the slow wave plate 562b is compressed in wavelength and may be resonated.

유전판(562a)은 안테나 판(562, 564, 566, 568)의 하부에 배치될 수 있으며, 안테나 판(562, 564, 566, 568)으로부터 전달된 마이크로파를 멀티 플라즈마 처리 챔버(500)의 내부 공간(502)으로 확산 및 투과시킬 수 있다. 유전판(562a)으로부터 방사된 마이크로파의 전계에 의하여 내측 처리 가스 노즐(552, 554, 556, 558)과 외측 처리 가스 노즐(542, 544, 546, 548)로부터 분사된 처리 가스가 플라즈마 상태로 변환될 수 있다. 비록 도면에 상세하게 도시하지는 않았지만, 멀티 플라즈마 처리 챔버(500) 내에는 이러한 플라즈마 형성을 돕기 위한 플라즈마 여기 가스 공급 노즐(미도시)이 배치될 수 있다.The dielectric plate 562a may be disposed under the antenna plates 562, 564, 566, 568, and microwaves transmitted from the antenna plates 562, 564, 566, 568 are transferred to the inside of the multi-plasma processing chamber 500. It can be diffused and transmitted into the space 502. The processing gas injected from the inner processing gas nozzles 552, 554, 556, 558 and the outer processing gas nozzles 542, 544, 546, 548 is converted into a plasma state by an electric field of microwave radiated from the dielectric plate 562a Can be. Although not shown in detail in the drawings, a plasma excitation gas supply nozzle (not shown) for helping plasma formation may be disposed in the multi-plasma processing chamber 500.

유전판(562a)은 예를 들어, 알루미나, 석영 등의 유전체를 포함할 수 있다. 몇몇 실시예에서, 유전판(562a)의 저면은 도시된 것과 같이 내측으로 만입된 오목면으로 형성될 수 있다. The dielectric plate 562a may include, for example, a dielectric material such as alumina or quartz. In some embodiments, the bottom surface of the dielectric plate 562a may be formed as an inwardly recessed concave surface as illustrated.

안테나 판(562, 564, 566, 568)은 도시된 것과 같이, 서로 분리되어 제1 내지 제4 처리 존(ZONE A ~ D)에 각각 배치될 수 있다.The antenna plates 562, 564, 566, and 568 may be separated from each other and disposed in the first to fourth processing zones (ZONEs A to D) as shown.

구체적으로, 제1 안테나 판(562)은 제1 처리 존(ZONE A)에 배치되어, 제1 처리 가스에 마이크로파를 인가할 수 있다. 제2 안테나 판(564)은 제2 처리 존(ZONE B)에 배치되어, 제2 처리 가스에 마이크로파를 인가할 수 있다. 제3 안테나 판(566)은 제3 처리 존(ZONE C)에 배치되어, 제3 처리 가스에 마이크로파를 인가할 수 있다. 제4 안테나 판(568)은 제4 처리 존(ZONE D)에 배치되어, 제4 처리 가스에 마이크로파를 인가할 수 있다.Specifically, the first antenna plate 562 is disposed in the first processing zone ZONE A to apply microwaves to the first processing gas. The second antenna plate 564 is disposed in the second processing zone (ZONE B) to apply microwaves to the second processing gas. The third antenna plate 566 is disposed in the third processing zone (ZONE C) to apply microwaves to the third processing gas. The fourth antenna plate 568 is disposed in the fourth processing zone ZONE D to apply microwaves to the fourth processing gas.

배기구(592, 594, 596, 598)는 도시되지 않은 배기 라인에 연결될 수 있다. 배기 라인을 통해 배기가 이루어져 멀티 플라즈마 처리 챔버(500) 내부는 상압보다 낮은 압력으로 유지될 수 있다.The exhaust ports 592, 594, 596 and 598 may be connected to an exhaust line, not shown. The exhaust is performed through the exhaust line, so that the interior of the multi-plasma processing chamber 500 may be maintained at a pressure lower than normal pressure.

배기구(592, 594, 596, 598)는 제1 내지 제4 처리 존(ZONE A ~ D)에 각각 배치될 수 있다.The exhaust ports 592, 594, 596, and 598 may be disposed in the first to fourth processing zones ZONE A to D, respectively.

구체적으로, 제1 배기구(592)는 제1 처리 존(ZONE A)에 배치되어, 제1 처리 가스를 배기시킬 수 있다. 제2 배기구(594)는 제2 처리 존(ZONE B)에 배치되어, 제2 처리 가스를 배기시킬 수 있다. 제3 배기구(596)는 제3 처리 존(ZONE C)에 배치되어, 제3 처리 가스를 배기시킬 수 있다. 제4 배기구(598)는 제4 처리 존(ZONE D)에 배치되어, 제4 처리 가스를 배기시킬 수 있다.Specifically, the first exhaust port 592 is disposed in the first processing zone ZONE A to exhaust the first processing gas. The second exhaust port 594 is disposed in the second processing zone ZONE B to exhaust the second processing gas. The third exhaust port 596 is disposed in the third processing zone ZONE C to exhaust the third processing gas. The fourth exhaust port 598 is disposed in the fourth processing zone ZONE D, and can exhaust the fourth processing gas.

몇몇 실시예에서, 배기구(592, 594, 596, 598)는 각 배기구(592, 594, 596, 598)가 배치된 처리 존(ZONE A~D) 내의 처리 가스뿐 아니라, 인접한 비활성 가스 노즐(532, 534, 536, 538)에서 분사된 비활성 가스도 함께 배기시키도록 변형되어 실시될 수도 있다.In some embodiments, the exhaust ports 592, 594, 596, 598 are not only the process gas in the treatment zones (ZONEs A-D) in which the exhaust ports 592, 594, 596, 598 are disposed, but also the adjacent inert gas nozzle 532 , 534, 536, 538 may also be modified to exhaust the inert gas injected from the.

도 5는 도 1의 멀티 플라즈마 처리 챔버의 플라즈마 처리 흐름을 설명하기 위한 도면이다.5 is a diagram for explaining a plasma processing flow in the multi-plasma processing chamber of FIG. 1.

도 5를 참조하면, 멀티 플라즈마 처리 챔버(500)는 앞서 설명한 구성들에 의해, 챔버 내부가 제1 내지 제4 처리 존(ZONE A~D)으로 분할되고, 웨이퍼를 실장한 웨이퍼 지지부(510)가 중심축(505)을 중심으로 회전함으로써, 웨이퍼가 제1 내지 제4 처리 존(ZONE A~D)을 순차적으로 통과한다.Referring to FIG. 5, the multi-plasma processing chamber 500 is divided into first to fourth processing zones (ZONEs A to D) according to the above-described configurations, and a wafer support part 510 on which a wafer is mounted. By rotating about the central axis 505, the wafer sequentially passes through the first to fourth processing zones (ZONEs A to D).

이때 각 처리 존(ZONE A~D)에서는 처리 가스에 의한 플라즈마 처리 공정(plasma treatment process)이 수행되고, 비활성 가스 존에서는 예를 들어, 퍼지 공정이 수행된다.At this time, in each of the treatment zones (ZONE A to D), a plasma treatment process is performed using a treatment gas, and in an inert gas zone, for example, a purge process is performed.

예를 들어, 제1 처리 존(ZONE A)에 위치하는 웨이퍼(자세하게는 웨이퍼에 형성된 타겟층이 플라즈마 처리 대상이나, 이하 편의상 웨이퍼로 명명한다)에 대해 제1 처리 가스에 의해 제1 플라즈마 처리 공정이 수행된 후, 웨이퍼가 제1 처리 존(ZONE A)과 제2 처리 존(ZONE B) 사이의 비활성 가스 존에 위치하면 제1 처리 가스에 의해 플라즈마 처리된 웨이퍼에 대해 퍼지 공정이 수행된다. 이 후, 웨이퍼는 제2 처리 존(ZONE B)에 위치하게 되어 웨이퍼에 대한 제2 처리 가스에 의해 제2 플라즈마 처리 공정이 수행되며, 웨이퍼가 제2 처리 존(ZONE B)과 제3 처리 존(ZONE C) 사이의 비활성 가스 존에 위치하면 제2 처리 가스에 의해 플라즈마 처리된 웨이퍼에 대해 퍼지 공정이 수행된다. 이후 제3 및 제4 처리 존(ZONE C, D)에 대해서도 같은 과정이 반복된다. 본 명세서에서 이러한 플라즈마 처리 공정은 CVD, ALD 등의 증착 공정과 구별되어 사용된다. 즉, 본 명세서에서 설명하는 플라즈마 처리 공정은 막질 특성을 변화시키기 위한 플라즈마 처리 만을 의미하며, 플라즈마를 이용한 CVD, ALD 등의 증착 공정은 배제한다.For example, a first plasma processing process is performed by a first processing gas for a wafer located in the first processing zone (ZONE A) (in detail, a target layer formed on the wafer is a plasma processing target, but hereinafter referred to as a wafer for convenience). After being performed, when the wafer is located in an inert gas zone between the first processing zone ZONE A and the second processing zone ZONE B, a purge process is performed on the plasma-treated wafer by the first processing gas. After that, the wafer is placed in a second processing zone (ZONE B), and a second plasma processing process is performed by a second processing gas for the wafer, and the wafer is placed in a second processing zone (ZONE B) and a third processing zone. When located in the inert gas zone between (ZONE C), a purge process is performed on the plasma-treated wafer by the second processing gas. Thereafter, the same process is repeated for the third and fourth processing zones (ZONEs C and D). In this specification, such a plasma treatment process is used separately from a deposition process such as CVD or ALD. That is, the plasma treatment process described herein refers only to plasma treatment for changing film quality characteristics, and excludes deposition processes such as CVD and ALD using plasma.

다시 도 1을 참조하면, 웨이퍼 공급장치(600)는 멀티 플라즈마 처리 챔버(500) 내로 웨이퍼를 공급하는 기능을 수행할 수 있다.Referring back to FIG. 1, the wafer supply device 600 may perform a function of supplying a wafer into the multi-plasma processing chamber 500.

플라즈마 컨트롤러(700)는 멀티 플라즈마 처리 챔버(500) 내에 배치된 안테나 판에 공정 특성을 반영한 파워 크기를 갖는 마이크로파를 제공할 수 있다. 이하, 도 6을 참조하여, 보다 구체적으로 설명한다.The plasma controller 700 may provide microwaves having a power magnitude reflecting process characteristics to an antenna plate disposed in the multi-plasma processing chamber 500. Hereinafter, with reference to FIG. 6, it will be described in more detail.

도 6은 도 1의 플라즈마 컨트롤러를 설명하기 위한 도면이다.6 is a diagram for explaining the plasma controller of FIG. 1.

도 6을 참조하면, 플라즈마 컨트롤러(700)는 멀티 플라즈마 처리 챔버(500)의 제1 내지 제4 처리 존(ZONE A~D)에 각각 배치된 제1 내지 제4 안테나 판(562, 564, 566, 568)에 서로 다른 크기의 파워를 갖는 마이크로파를 제공할 수 있다.Referring to FIG. 6, the plasma controller 700 includes first to fourth antenna plates 562, 564, and 566 respectively disposed in the first to fourth processing zones (ZONEs A to D) of the multi-plasma processing chamber 500. , 568) may be provided with microwaves having different powers.

예를 들어, 플라즈마 컨트롤러(700)는 제1 처리 존(ZONE A)에 배치된 제1 안테나 판(562)에 제1 파워 크기(PA)를 갖는 마이크로파(MW)를 제공하고, 제2 처리 존(ZONE B)에 배치된 제2 안테나 판(564)에 제2 파워 크기(PB)를 갖는 마이크로파(MW)를 제공할 수 있다. 또한, 플라즈마 컨트롤러(700)는 제3 처리 존(ZONE C)에 배치된 제3 안테나 판(566)에 제3 파워 크기(PC)를 갖는 마이크로파(MW)를 제공하고, 제4 처리 존(ZONE D)에 배치된 제4 안테나 판(568)에 제4 파워 크기(PD)를 갖는 마이크로파(MW)를 제공할 수 있다.For example, the plasma controller 700 provides microwaves (MW) having a first power level (PA) to the first antenna plate 562 disposed in the first processing zone (ZONE A), and A microwave MW having a second power size PB may be provided to the second antenna plate 564 disposed in the (ZONE B). In addition, the plasma controller 700 provides microwaves (MW) having a third power magnitude (PC) to the third antenna plate 566 disposed in the third processing zone (ZONE C), and provides a fourth processing zone (ZONE C). A microwave MW having a fourth power level PD may be provided to the fourth antenna plate 568 disposed on D).

몇몇 실시예에서, 제1 내지 제4 파워 크기(PA~PD)는 서로 다를 수 있다. 또한, 몇몇 실시예에서, 제1 내지 제4 파워 크기(PA~PD) 중 일부는 동일한 크기이고, 일부는 서로 다른 크기일 수도 있다. 즉, 플라즈마 컨트롤러(700)는 플라즈마 처리 공정의 특성에 따라, 제1 내지 제4 처리 존(ZONE A~D)에 각각 배치된 제1 내지 제4 안테나 판(562, 564, 566, 568)에 필요한 파워 크기의 마이크로파를 제공할 수 있다.In some embodiments, the first to fourth power levels PA to PD may be different from each other. In addition, in some embodiments, some of the first to fourth power sizes PA to PD may have the same size, and some may have different sizes. That is, the plasma controller 700 is applied to the first to fourth antenna plates 562, 564, 566, and 568 respectively disposed in the first to fourth processing zones (ZONEs A to D) according to the characteristics of the plasma processing process. It can provide microwaves of the required power level.

다시 도 1을 참조하면, 비활성 가스 컨트롤러(900)는 멀티 플라즈마 처리 챔버(500)에 배치된 비활성 가스 노즐(도 2의 532, 534, 536, 538)에 비활성 가스를 제공할 수 있다. 또한, 비활성 가스 컨트롤러(900)는 비활성 가스 노즐(도 2의 532, 534, 536, 538)로부터 분사되는 비활성 가스의 분사 및 배기에 관한 제어를 수행할 수 있다.Referring back to FIG. 1, the inert gas controller 900 may provide an inert gas to the inert gas nozzles (532, 534, 536, and 538 of FIG. 2) disposed in the multi-plasma processing chamber 500. In addition, the inert gas controller 900 may control injection and exhaust of the inert gas injected from the inert gas nozzle (532, 534, 536, 538 of FIG. 2).

처리 가스 컨트롤러(800)는 처리 가스를 내측 처리 가스 노즐(552, 554, 556, 558)과 외측 처리 가스 노즐(542, 544, 546, 548)에 제공할 수 있다. 이하, 도 7을 참조하여, 이에 대해 보다 구체적으로 설명한다.The processing gas controller 800 can provide processing gas to the inner processing gas nozzles 552, 554, 556, 558 and the outer processing gas nozzles 542, 544, 546, 548. Hereinafter, this will be described in more detail with reference to FIG. 7.

도 7은 도 1의 처리 가스 컨트롤러를 설명하기 위한 도면이다.7 is a view for explaining the processing gas controller of FIG. 1.

도 7을 참조하면, 처리 가스 컨트롤러(800)는 제1 내지 제4 저장부(S1~S4)에 저장된 처리 가스가 멀티 플라즈마 처리 챔버(500)의 제1 내지 제4 처리 존(ZONE A~D)에 제공되는 동작을 제어할 수 있다.Referring to FIG. 7, the processing gas controller 800 includes processing gases stored in the first to fourth storage units S1 to S4 in the first to fourth processing zones (ZONEs A to D) of the multi-plasma processing chamber 500. ), you can control the actions provided.

예를 들어, 제1 저장부(S1)에 저장된 처리 가스(GAS E)가 제1 처리 존(ZONE A)에 제공되어야 할 경우, 처리 가스 컨트롤러(800)는 제1 공급 라인(SL1)을 제1 외측 처리 가스 노즐(542)과 제1 내측 처리 가스 노즐(552)에 연결하여, 제1 처리 존(ZONE A)에 처리 가스(GAS E)가 공급되도록 할 수 있다. 또한, 처리 가스 컨트롤러(800)는, 제2 저장부(S2)에 저장된 처리 가스(GAS F)가 제2 처리 존(ZONE B)에 제공되어야 할 경우, 제2 공급 라인(SL2)을 제2 외측 처리 가스 노즐(544)과 제2 내측 처리 가스 노즐(554)에 연결하여, 제2 처리 존(ZONE B)에 처리 가스(GAS F)가 공급되도록 할 수 있다.For example, when the processing gas GAS E stored in the first storage unit S1 is to be provided to the first processing zone ZONE A, the processing gas controller 800 provides the first supply line SL1. 1 The processing gas GAS E may be supplied to the first processing zone ZONE A by connecting to the outer processing gas nozzle 542 and the first inner processing gas nozzle 552. In addition, when the processing gas GAS F stored in the second storage unit S2 is to be provided to the second processing zone ZONE B, the processing gas controller 800 provides the second supply line SL2 to the second By connecting to the outer processing gas nozzle 544 and the second inner processing gas nozzle 554, the processing gas GAS F may be supplied to the second processing zone ZONE B.

만약, 제3 저장부(S3)에 저장된 처리 가스(GAS G)가 제4 처리 존(ZONE D)에 제공되어야 할 경우, 처리 가스 컨트롤러(800)는, 제3 공급 라인(SL3)을 제4 외측 처리 가스 노즐(548)과 제4 내측 처리 가스 노즐(558)에 연결하여, 제4 처리 존(ZONE D)에 처리 가스(GAS G)가 공급되도록 할 수 있다. 또한, 처리 가스 컨트롤러(800)는, 제4 저장부(S4)에 저장된 처리 가스(GAS H)가 제3 처리 존(ZONE C)에 제공되어야 할 경우, 제4 공급 라인(SL4)을 제3 외측 처리 가스 노즐(546)과 제3 내측 처리 가스 노즐(556)에 연결하여, 제3 처리 존(ZONE C)에 처리 가스(GAS H)가 공급되도록 할 수 있다.If the processing gas GAS G stored in the third storage unit S3 is to be provided to the fourth processing zone ZONE D, the processing gas controller 800 connects the third supply line SL3 to the fourth By connecting to the outer processing gas nozzle 548 and the fourth inner processing gas nozzle 558, the processing gas GAS G may be supplied to the fourth processing zone ZONE D. In addition, when the processing gas GAS H stored in the fourth storage unit S4 is to be provided to the third processing zone ZONE C, the processing gas controller 800 provides the fourth supply line SL4 to the third. By connecting to the outer processing gas nozzle 546 and the third inner processing gas nozzle 556, the processing gas GAS H may be supplied to the third processing zone ZONE C.

이상에서 설명한 플라즈마 장치는, 웨이퍼를 챔버 내에 한 번 인입한 후 멀티 플라즈마 처리 챔버를 통해 멀티 플라즈마 처리를 수행할 수 있으므로, 웨이퍼를 챔버 내에 넣고 빼는 시간을 단축시킬 수 있다. 이에 따라 고정 비용을 저감하고, 제조 공정에 소요되는 시간을 단축할 수 있다.In the above-described plasma apparatus, since the wafer is inserted into the chamber once and then the multi-plasma processing can be performed through the multi-plasma processing chamber, the time for placing and removing the wafer into the chamber can be shortened. Accordingly, it is possible to reduce the fixed cost and shorten the time required for the manufacturing process.

이하에서는 앞서 설명한 플라즈마 장치를 이용하여 반도체 장치를 제조하는 실시예들에 대해 설명한다. 구체적으로, 반도체 웨이퍼에 타겟층을 제공하고, 타겟층에 대해 플라즈마 처리 장치를 이용하여 플라즈마 처리를 수행하는 실시예에 대해 설명한다.Hereinafter, embodiments of manufacturing a semiconductor device using the plasma device described above will be described. Specifically, an embodiment in which a target layer is provided on a semiconductor wafer and plasma processing is performed on the target layer using a plasma processing apparatus will be described.

이하에서는 반도체 장치로, DRAM(Dynamic Random Access Memory)을 예로 들어 설명할 것이나, 실시예들이 이에 제한되는 것은 아니다.Hereinafter, the semiconductor device will be described using a DRAM (Dynamic Random Access Memory) as an example, but embodiments are not limited thereto.

도 8은 몇몇 실시예에 따른 타겟층 형성 방법을 설명하기 위한 도면이다. 8 is a diagram for describing a method of forming a target layer according to some exemplary embodiments.

도 8을 참조하면, 반도체 웨이퍼(100)를 준비한다.Referring to FIG. 8, a semiconductor wafer 100 is prepared.

반도체 웨이퍼(100)는 예를 들어, 실리콘을 포함할 수 있으나, 실시예들이 이에 제한되는 것은 아니다. 몇몇 실시예에서, 반도체 웨이퍼(100)는 반도체 웨이퍼(100)는 실리콘게르마늄, SGOI(silicon germanium on insulator), 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있으나, 실시예들이 이에 제한되는 것은 아니다. 이하에서는, 반도체 웨이퍼(100)가 실리콘을 포함하는 것으로 설명한다.The semiconductor wafer 100 may include, for example, silicon, but embodiments are not limited thereto. In some embodiments, the semiconductor wafer 100 includes silicon germanium, silicon germanium on insulator (SGOI), indium antimonide, lead tellurium compound, indium arsenic, indium phosphide, gallium arsenide, or gallium antimonide. However, embodiments are not limited thereto. Hereinafter, it will be described that the semiconductor wafer 100 includes silicon.

이어서, 반도체 웨이퍼(100) 상에 마스크막(108)을 형성한다. 그리고, 반도체 웨이퍼(100)의 일부를 식각하여 트렌치를 형성하고, 형성된 트렌치 내부에 절연 물질을 채워 소자 분리막(105)을 형성할 수 있다. 이러한 소자 분리막(105)에 의해 반도체 웨이퍼(100) 상에 제1 방향(DR1)으로 연장되는 활성 영역(ACT)이 정의될 수 있다.Subsequently, a mask film 108 is formed on the semiconductor wafer 100. Further, a portion of the semiconductor wafer 100 may be etched to form a trench, and the device isolation layer 105 may be formed by filling the formed trench with an insulating material. An active region ACT extending in the first direction DR1 on the semiconductor wafer 100 may be defined by the device isolation layer 105.

소자 분리막(105)은 우수한 소자 분리 특성을 갖는 STI(shallow trench isolation) 구조를 가질 수 있다. 소자 분리막(105)은 예를 들어, 실리콘 산화막, 실리콘 질화막 및 실리콘 산질화막 중 적어도 하나를 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 본 발명의 몇몇 실시예들에 따른 반도체 장치에서, 소자 분리막(105)은 실리콘 산화막을 포함하는 것으로 설명한다. 도 8에는 소자 분리막(105)이 하나의 절연막으로 형성되는 것으로 도시되었지만, 이는 설명의 편의를 위한 것일 뿐, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.The device isolation layer 105 may have a shallow trench isolation (STI) structure having excellent device isolation characteristics. The device isolation layer 105 may include, for example, at least one of a silicon oxide layer, a silicon nitride layer, and a silicon oxynitride layer, but the technical idea of the present invention is not limited thereto. In the semiconductor device according to some embodiments of the present invention, the device isolation layer 105 will be described as including a silicon oxide layer. In FIG. 8, the device isolation layer 105 is illustrated as being formed of a single insulating layer, but this is only for convenience of description, and the technical idea of the present invention is not limited thereto.

이어서, 예를 들어, 활성 영역(ACT)의 일부를 식각하여 리세스(114)를 형성한다. Subsequently, for example, a portion of the active region ACT is etched to form the recess 114.

이하 도 9 내지 도 11을 참조하여, 이러한 공정이 진행된 후 반도체 웨이퍼(100)에 대해 수행되는 플라즈마 처리 공정에 대해 설명한다.Hereinafter, a plasma processing process performed on the semiconductor wafer 100 after such a process is performed will be described with reference to FIGS. 9 to 11.

도 9 내지 도 11은 도 8의 타겟층에 대한 몇몇 실시예에 따른 플라즈마 처리 방법을 설명하기 위한 도면들이다.9 to 11 are diagrams for describing a plasma processing method of the target layer of FIG. 8 according to some embodiments.

도 9를 참조하면, 처리 가스 컨트롤러(800)는, 제1 공급 라인(SL1)을 제1 외측 처리 가스 노즐(542)과 제1 내측 처리 가스 노즐(552)에 연결하고, 제2 공급 라인(SL2)을 제2 외측 처리 가스 노즐(544)과 제2 내측 처리 가스 노즐(554)에 연결하고, 제3 공급 라인(SL3)을 제3 외측 처리 가스 노즐(546)과 제3 내측 처리 가스 노즐(556)에 연결할 수 있다. 그리고, 처리 가스 컨트롤러(800)는, 제4 공급 라인(SL4)과, 제4 외측 처리 가스 노즐(548), 및 제4 내측 처리 가스 노즐(558)에는 다른 라인을 연결하지 않을 수 있다.Referring to FIG. 9, the processing gas controller 800 connects the first supply line SL1 to the first outer processing gas nozzle 542 and the first inner processing gas nozzle 552, and the second supply line ( SL2) is connected to the second outer processing gas nozzle 544 and the second inner processing gas nozzle 554, and the third supply line SL3 is connected to the third outer processing gas nozzle 546 and the third inner processing gas nozzle. You can connect to 556. In addition, the processing gas controller 800 may not connect other lines to the fourth supply line SL4, the fourth outer processing gas nozzle 548, and the fourth inner processing gas nozzle 558.

이에 따라, 제1 처리 존(ZONE A)에는 수소(H2)가 처리 가스로 제공되고, 제2 처리 존(ZONE B)에는 산소(O2)가 처리 가스로 제공되고, 제3 처리 존(ZONE C)에는 헬륨(He)이 처리 가스로 제공될 수 있다. 제4 처리 존(ZONE D)에는 처리 가스가 제공되지 않을 수 있다. 이러한 연결에 따라 멀티 플라즈마 처리 챔버(500) 내에서는 반도체 웨이퍼에 대해 서로 다른 3종류의 플라즈마 처리가 수행될 수 있다. 이하, 이에 대해 보다 구체적으로 설명한다.Accordingly, hydrogen (H2) is provided as a process gas to the first treatment zone (ZONE A), oxygen (O2) is provided as a treatment gas to the second treatment zone (ZONE B), and the third treatment zone (ZONE C) ), helium (He) may be provided as a process gas. Processing gas may not be provided to the fourth processing zone (ZONE D). According to this connection, three different types of plasma processing may be performed on the semiconductor wafer in the multi-plasma processing chamber 500. Hereinafter, this will be described in more detail.

도 10 및 도 11을 참조하면, 제1 시간(T1)에서, 반도체 웨이퍼(W)에는 제1 처리 존(ZONE A)에 형성된 수소 래디칼(radical)에 의해 플라즈마 처리가 수행된다. 이에 따라 실리콘 트렌치(114)의 표면의 불순물이 제거될 수 있다.Referring to FIGS. 10 and 11, at a first time T1, a plasma treatment is performed on a semiconductor wafer W by hydrogen radicals formed in the first treatment zone ZONE A. Accordingly, impurities on the surface of the silicon trench 114 may be removed.

다음 제2 시간(T2)에서, 반도체 웨이퍼(W)에는 비활성 가스가 분사되어 퍼지 공정이 수행될 수 있다.Next, at the second time T2, an inert gas is injected into the semiconductor wafer W to perform a purge process.

다음 제3 시간(T3)에서, 반도체 웨이퍼(W)에는 제2 처리 존(ZONE B)에 형성된 산소 래디칼에 의해 플라즈마 처리가 수행된다. 이에 따라 실리콘 트렌치(114)의 표면에 실리콘 산화막(111P1)이 형성될 수 있다.Next, at a third time T3, a plasma treatment is performed on the semiconductor wafer W by oxygen radicals formed in the second treatment zone ZONE B. Accordingly, a silicon oxide film 111P1 may be formed on the surface of the silicon trench 114.

다음 제4 시간(T4)에서, 반도체 웨이퍼(W)에는 비활성 가스가 분사되어 퍼지 공정이 수행될 수 있다.Next, at the fourth time T4, an inert gas is injected into the semiconductor wafer W to perform a purge process.

다음 제5 시간(T5)에서, 반도체 웨이퍼(W)에는 제3 처리 존(ZONE C)에 형성된 헬륨 래디칼에 의해 플라즈마 처리가 수행된다. 이에 따라 실리콘 트렌치(114)의 표면에 형성된 실리콘 산화막(111P1)의 막질이 단단해질 수 있다.Next, at the fifth time T5, plasma treatment is performed on the semiconductor wafer W by helium radicals formed in the third processing zone ZONE C. Accordingly, the quality of the silicon oxide layer 111P1 formed on the surface of the silicon trench 114 may be hardened.

이후, 제6 시간(T6)에서, 반도체 웨이퍼(W)에는 비활성 가스가 분사되어 퍼지 공정이 수행되나, 제7 시간(T7)에서 반도체 웨이퍼(W)가 제4 처리 존(ZONE D)을 통과할 때는 아무런 플라즈마 처리가 수행되지 않을 수 있으며, 제8 시간(T8)에서 반도체 웨이퍼(W)에 대해 퍼지 공정이 수행될 수 있다.Thereafter, at the sixth time (T6), an inert gas is injected into the semiconductor wafer (W) to perform a purge process, but at the seventh time (T7), the semiconductor wafer (W) passes through the fourth processing zone (ZONE D). In this case, no plasma treatment may be performed, and a purge process may be performed on the semiconductor wafer W at the eighth time T8.

몇몇 실시예에서, 제1 내지 제3 처리 존(ZONE A~C)에는 도 10에 도시된 것과 같이, 서로 다른 크기의 파워를 갖는 마이크로파가 인가될 수 있다. 예를 들어, 제1 처리 존(ZONE A)에는 제2 및 제3 처리 존(ZONE B, C)에 인가되는 마이크로파보다 큰 크기의 파워를 갖는 마이크로파가 인가되고, 제3 처리 존(ZONE C)에는 제2 처리 존(ZONE B)에 인가되는 마이크로파보다 큰 크기의 파워를 갖는 마이크로파가 인가될 수 있다. 그러나 실시예들이 이에 제한되는 것은 아니며, 각 처리 존(ZONE A~C)에 인가되는 마이크로파 파워의 크기는 얼마든지 변형되어 실시될 수 있다.In some embodiments, microwaves having different powers may be applied to the first to third processing zones A to C as illustrated in FIG. 10. For example, a microwave having a power larger than that applied to the second and third processing zones ZONE B and C is applied to the first processing zone ZONE A, and the third processing zone ZONE C A microwave having a power greater than that of a microwave applied to the second processing zone (ZONE B) may be applied. However, embodiments are not limited thereto, and the magnitude of the microwave power applied to each of the processing zones (ZONEs A to C) may be modified and implemented.

다음 도 12 및 도 13을 참조하여, 도 8의 반도체 웨이퍼(100)에 대해 수행되는 다른 플라즈마 처리 공정에 대해 설명한다.Next, another plasma processing process performed on the semiconductor wafer 100 of FIG. 8 will be described with reference to FIGS. 12 and 13.

도 12 및 도 13은 도 8의 타겟층에 대한 몇몇 실시예에 따른 플라즈마 처리 방법을 설명하기 위한 도면들이다.12 and 13 are diagrams for describing a plasma processing method for the target layer of FIG. 8 according to some embodiments.

도 12를 참조하면, 처리 가스 컨트롤러(800)는, 제1 공급 라인(SL1)을 제1 외측 처리 가스 노즐(542), 제1 내측 처리 가스 노즐(552), 제4 외측 처리 가스 노즐(548), 및 제4 내측 처리 가스 노즐(558)에 연결할 수 있다.Referring to FIG. 12, the processing gas controller 800 connects the first supply line SL1 to a first outer processing gas nozzle 542, a first inner processing gas nozzle 552, and a fourth outer processing gas nozzle 548. ), and the fourth inner processing gas nozzle 558.

그리고, 처리 가스 컨트롤러(800)는 제2 공급 라인(SL2)을 제2 외측 처리 가스 노즐(544)과 제2 내측 처리 가스 노즐(554)에 연결하고, 제3 공급 라인(SL3)을 제3 외측 처리 가스 노즐(546)과 제3 내측 처리 가스 노즐(556)에 연결할 수 있다. In addition, the processing gas controller 800 connects the second supply line SL2 to the second outer processing gas nozzle 544 and the second inner processing gas nozzle 554, and connects the third supply line SL3 to the third It can be connected to the outer processing gas nozzle 546 and the third inner processing gas nozzle 556.

처리 가스 컨트롤러(800)는, 제4 공급 라인(SL4)에는 다른 라인을 연결하지 않을 수 있다.The processing gas controller 800 may not connect another line to the fourth supply line SL4.

이에 따라, 제1 처리 존(ZONE A)과 제4 처리 존(ZONE D)에는 수소(H2)가 처리 가스로 제공되고, 제2 처리 존(ZONE B)에는 산소(O2)가 처리 가스로 제공되고, 제3 처리 존(ZONE C)에는 헬륨(He)이 처리 가스로 제공될 수 있다.Accordingly, hydrogen (H2) is provided as a process gas to the first treatment zone (ZONE A) and the fourth treatment zone (ZONE D), and oxygen (O2) is provided as a treatment gas to the second treatment zone (ZONE B). In addition, helium (He) may be provided as a processing gas to the third processing zone (ZONE C).

이러한 연결에 따라 멀티 플라즈마 처리 챔버(500) 내에서는 반도체 웨이퍼에 대해 3종류의 플라즈마 처리가 수행되나, 앞서 설명한 실시예와 다른 방식의 플라즈마 처리가 수행될 수 있다. 이하, 이에 대해 보다 구체적으로 설명한다.According to this connection, three types of plasma processing are performed on the semiconductor wafer in the multi-plasma processing chamber 500, but plasma processing in a manner different from that of the above-described embodiment may be performed. Hereinafter, this will be described in more detail.

도 11 및 도 13을 참조하면, 제1 시간(T1)에서, 반도체 웨이퍼(W)에는 제1 처리 존(ZONE A)에 형성된 수소 래디칼에 의해 플라즈마 처리가 수행된다. 이에 따라 실리콘 트렌치(114)의 표면의 불순물이 제거될 수 있다.Referring to FIGS. 11 and 13, a plasma treatment is performed on the semiconductor wafer W by a hydrogen radical formed in the first processing zone ZONE A at a first time T1. Accordingly, impurities on the surface of the silicon trench 114 may be removed.

다음 제7 시간(T7)에서, 반도체 웨이퍼(W)에는 제4 처리 존(ZONE D)에 형성된 수소 래디칼에 의해 플라즈마 처리가 수행된다. 이에 따라 실리콘 산화막(111P1) 표면의 불순물이 제거될 수 있다.Next, at the seventh time T7, the semiconductor wafer W is subjected to plasma treatment by hydrogen radicals formed in the fourth processing zone ZONE D. Accordingly, impurities on the surface of the silicon oxide layer 111P1 may be removed.

제2 시간(T2). 제4 시간(T4), 제6 시간(T6) 및 제8 시간(T8)에서는 반도체 웨이퍼(W)에는 비활성 가스가 분사되어 퍼지 공정이 수행될 수 있다.Second time (T2). In the fourth time T4, the sixth time T6, and the eighth time T8, an inert gas may be injected into the semiconductor wafer W to perform a purge process.

몇몇 실시예에서, 제1 내지 제4 처리 존(ZONE A~D)에는 도 13에 도시된 것과 같이, 서로 다른 크기의 파워를 갖는 마이크로파가 인가될 수 있다. 예를 들어, 제1 및 제4 처리 존(ZONE A, D)에는 제2 및 제3 처리 존(ZONE B, C)에 인가되는 마이크로파보다 큰 크기의 파워를 갖는 마이크로파가 인가되고, 제3 처리 존(ZONE C)에는 제2 처리 존(ZONE B)에 인가되는 마이크로파보다 큰 크기의 파워를 갖는 마이크로파가 인가될 수 있다. 그러나 실시예들이 이에 제한되는 것은 아니며, 각 처리 존(ZONE A~D)에 인가되는 마이크로파 파워의 크기는 얼마든지 변형되어 실시될 수 있다.In some embodiments, microwaves having different powers may be applied to the first to fourth processing zones A to D as illustrated in FIG. 13. For example, a microwave having a power greater than that applied to the second and third processing zones (ZONE B, C) is applied to the first and fourth processing zones (ZONE A, D), and the third processing A microwave having a power larger than that applied to the second processing zone ZONE B may be applied to the zone C. However, embodiments are not limited thereto, and the magnitude of the microwave power applied to each of the processing zones (ZONEs A to D) may be modified and implemented.

다음 도 14 내지 도 16을 참조하여, 도 8의 반도체 웨이퍼(100)에 대해 수행되는 또 다른 플라즈마 처리 공정에 대해 설명한다.Next, another plasma treatment process performed on the semiconductor wafer 100 of FIG. 8 will be described with reference to FIGS. 14 to 16.

도 14 내지 도 16은 도 8의 타겟층에 대한 몇몇 실시예에 따른 플라즈마 처리 방법을 설명하기 위한 도면들이다.14 to 16 are diagrams for describing a plasma processing method of the target layer of FIG. 8 according to some embodiments.

도 14를 참조하면, 처리 가스 컨트롤러(800)는, 제1 내지 제4 공급 라인(SL1~SL4)을 제1 내지 제4 외측 처리 가스 노즐(542, 544, 546, 548)과 제1 내지 제4 내측 처리 가스 노즐(552, 554, 556, 558)에 각각 연결할 수 있다.Referring to FIG. 14, the processing gas controller 800 connects the first to fourth supply lines SL1 to SL4 to first to fourth outer processing gas nozzles 542, 544, 546, and 548, and the first to fourth supply lines SL1 to SL4. It can be connected to 4 inner processing gas nozzles 552, 554, 556, 558, respectively.

이에 따라, 제1 처리 존(ZONE A)에는 수소(H2)가 처리 가스로 제공되고, 제2 처리 존(ZONE B)에는 산소(O2)가 처리 가스로 제공되고, 제3 처리 존(ZONE C)에는 암모니아(NH3)가 처리 가스로 제공되고, 제4 처리 존(ZONE D)에는 헬륨(He)이 처리 가스로 제공될 수 있다.Accordingly, hydrogen (H2) is provided as a process gas to the first treatment zone (ZONE A), oxygen (O2) is provided as a treatment gas to the second treatment zone (ZONE B), and the third treatment zone (ZONE C) ), ammonia (NH3) may be provided as a processing gas, and helium (He) may be provided as a processing gas in the fourth processing zone (ZONE D).

이러한 연결에 따라 멀티 플라즈마 처리 챔버(500) 내에서는 반도체 웨이퍼에 대해 서로 다른 4종류의 플라즈마 처리가 수행될 수 있다. 이하, 이에 대해 보다 구체적으로 설명한다.According to this connection, four different types of plasma processing may be performed on the semiconductor wafer in the multi-plasma processing chamber 500. Hereinafter, this will be described in more detail.

도 15 및 도 16을 참조하면, 제1 시간(T1)에서, 반도체 웨이퍼(W)에는 제1 처리 존(ZONE A)에 형성된 수소 래디칼에 의해 플라즈마 처리가 수행된다. 이에 따라 실리콘 트렌치(114)의 표면의 불순물이 제거될 수 있다.Referring to FIGS. 15 and 16, at a first time T1, a plasma treatment is performed on the semiconductor wafer W by hydrogen radicals formed in the first processing zone ZONE A. Accordingly, impurities on the surface of the silicon trench 114 may be removed.

다음 제3 시간(T3)에서, 반도체 웨이퍼(W)에는 제2 처리 존(ZONE B)에 형성된 산소 래디칼에 의해 플라즈마 처리가 수행된다. 이에 따라 실리콘 트렌치(114)의 표면에 실리콘 산화막이 형성될 수 있다.Next, at a third time T3, a plasma treatment is performed on the semiconductor wafer W by oxygen radicals formed in the second treatment zone ZONE B. Accordingly, a silicon oxide film may be formed on the surface of the silicon trench 114.

다음 제5 시간(T5)에서, 반도체 웨이퍼(W)에는 제3 처리 존(ZONE C)에 형성된 질소 래디칼에 의해 플라즈마 처리가 수행된다. 이에 따라 실리콘 산화막이 실리콘 산질화막(111P2)로 형성될 수 있다.Next, at the fifth time T5, plasma treatment is performed on the semiconductor wafer W by nitrogen radicals formed in the third processing zone ZONE C. Accordingly, the silicon oxide layer may be formed of the silicon oxynitride layer 111P2.

다음 제7 시간(T7)에서, 반도체 웨이퍼(W)에는 제4 처리 존(ZONE D)에 형성된 헬륨 래디칼에 의해 플라즈마 처리가 수행된다. 이에 따라 실리콘 트렌치(114)의 표면에 형성된 실리콘 산질화막(111P2)의 막질이 단단해질 수 있다.Next, at the seventh time T7, the semiconductor wafer W is subjected to plasma treatment by helium radicals formed in the fourth processing zone ZONE D. Accordingly, the quality of the silicon oxynitride layer 111P2 formed on the surface of the silicon trench 114 may be hardened.

몇몇 실시예에서, 제1 내지 제4 처리 존(ZONE A~D)에는 도 15에 도시된 것과 같이, 서로 다른 크기의 파워를 갖는 마이크로파가 인가될 수 있다. 예를 들어, 제1 처리 존(ZONE A)에는 제2 내지 제4 처리 존(ZONE B~D)에 인가되는 마이크로파보다 큰 크기의 파워를 갖는 마이크로파가 인가되고, 제4 처리 존(ZONE D)에는 제2 및 제3 처리 존(ZONE B, C)에 인가되는 마이크로파보다 큰 크기의 파워를 갖는 마이크로파가 인가되고, 제2 처리 존(ZONE B)에는 제3 처리 존(ZONE C)에 인가되는 마이크로파보다 큰 크기의 파워를 갖는 마이크로파가 인가될 수 있다. 그러나 실시예들이 이에 제한되는 것은 아니며, 각 처리 존(ZONE A~D)에 인가되는 마이크로파 파워의 크기는 얼마든지 변형되어 실시될 수 있다.In some embodiments, microwaves having different powers may be applied to the first to fourth processing zones A to D, as illustrated in FIG. 15. For example, a microwave having a power greater than that applied to the second to fourth treatment zones ZONE B to D is applied to the first treatment zone ZONE A, and the fourth treatment zone ZONE D A microwave having a power larger than that applied to the second and third processing zones (ZONE B and C) is applied to the second and third processing zones (ZONE B, C), and Microwaves having a power greater than that of microwaves may be applied. However, embodiments are not limited thereto, and the magnitude of the microwave power applied to each of the processing zones (ZONEs A to D) may be modified and implemented.

다음 도 17 내지 도 19를 참조하여, 도 8의 반도체 웨이퍼(100)에 대해 수행되는 또 다른 플라즈마 처리 공정에 대해 설명한다.Next, another plasma treatment process performed on the semiconductor wafer 100 of FIG. 8 will be described with reference to FIGS. 17 to 19.

도 17 내지 도 19는 도 8의 타겟층에 대한 몇몇 실시예에 따른 플라즈마 처리 방법을 설명하기 위한 도면들이다.17 to 19 are diagrams for describing a plasma processing method of the target layer of FIG. 8 according to some embodiments.

도 17을 참조하면, 처리 가스 컨트롤러(800)는, 제1 공급 라인(SL1)을 제1 및 제3 외측 처리 가스 노즐(542, 546)과 제1 및 제3 내측 처리 가스 노즐(552, 556)에 연결하고, 제2 공급 라인(SL2)을 제2 및 제4 외측 처리 가스 노즐(544, 548)과 제2 및 제4 내측 처리 가스 노즐(554, 558)에 연결할 수 있다.Referring to FIG. 17, the processing gas controller 800 connects the first supply line SL1 to the first and third outer processing gas nozzles 542 and 546 and the first and third inner processing gas nozzles 552 and 556. ), and the second supply line SL2 may be connected to the second and fourth outer processing gas nozzles 544 and 548 and the second and fourth inner processing gas nozzles 554 and 558.

이에 따라, 제1 처리 존(ZONE A)과 제3 처리 존(ZONE C)에는 수소(H2)가 처리 가스로 제공되고, 제2 처리 존(ZONE B)과 제4 처리 존(ZONE D)에는 산소(O2)가 처리 가스로 제공될 수 있다.Accordingly, hydrogen (H2) is provided as a processing gas to the first processing zone (ZONE A) and the third processing zone (ZONE C), and the second processing zone (ZONE B) and the fourth processing zone (ZONE D) Oxygen (O2) may be provided as a process gas.

이러한 연결에 따라 멀티 플라즈마 처리 챔버(500) 내에서는 반도체 웨이퍼에 대해 서로 다른 2종류의 플라즈마 처리가 교대로 수행될 수 있다. 이하, 이에 대해 보다 구체적으로 설명한다.According to this connection, two different types of plasma processing may be alternately performed on the semiconductor wafer in the multi-plasma processing chamber 500. Hereinafter, this will be described in more detail.

도 18 및 도 19를 참조하면, 제1 시간(T1)에서, 반도체 웨이퍼(W)에는 제1 처리 존(ZONE A)에 형성된 수소 래디칼에 의해 플라즈마 처리가 수행된다. 이에 따라 실리콘 트렌치(114)의 표면의 불순물이 제거될 수 있다.Referring to FIGS. 18 and 19, at a first time T1, a plasma treatment is performed on the semiconductor wafer W by hydrogen radicals formed in the first processing zone ZONE A. Accordingly, impurities on the surface of the silicon trench 114 may be removed.

다음 제3 시간(T3)에서, 반도체 웨이퍼(W)에는 제2 처리 존(ZONE B)에 형성된 산소 래디칼에 의해 플라즈마 처리가 수행된다. 이에 따라 실리콘 트렌치(114)의 표면에 실리콘 산화막(111P3)이 형성될 수 있다.Next, at a third time T3, a plasma treatment is performed on the semiconductor wafer W by oxygen radicals formed in the second treatment zone ZONE B. Accordingly, a silicon oxide film 111P3 may be formed on the surface of the silicon trench 114.

다음 제5 시간(T5)에서, 반도체 웨이퍼(W)에는 제3 처리 존(ZONE C)에 형성된 수소 래디칼에 의해 플라즈마 처리가 수행된다. 이에 따라 실리콘 산화막(111P3)의 표면의 불순물이 제거될 수 있다.Next, at the fifth time T5, the semiconductor wafer W is subjected to plasma treatment by hydrogen radicals formed in the third processing zone ZONE C. Accordingly, impurities on the surface of the silicon oxide layer 111P3 may be removed.

다음 제7 시간(T7)에서, 반도체 웨이퍼(W)에는 제4 처리 존(ZONE D)에 형성된 산소 래디칼에 의해 플라즈마 처리가 수행된다. 이에 따라 실리콘 트렌치(114)의 표면에 실리콘 산화막(111P3)이 추가로 형성될 수 있다.Next, at the seventh time T7, the semiconductor wafer W is subjected to plasma treatment by oxygen radicals formed in the fourth processing zone ZONE D. Accordingly, a silicon oxide film 111P3 may be additionally formed on the surface of the silicon trench 114.

몇몇 실시예에서, 제1 내지 제4 처리 존(ZONE A~D)에는 도 18에 도시된 것과 같이, 서로 다른 크기의 파워를 갖는 마이크로파가 인가될 수 있다. 예를 들어, 제1 및 제3 처리 존(ZONE A, C)에는 제2 및 제4 처리 존(ZONE B, D)에 인가되는 마이크로파보다 큰 크기의 파워를 갖는 마이크로파가 인가될 수 있다. 그러나 실시예들이 이에 제한되는 것은 아니며, 각 처리 존(ZONE A~D)에 인가되는 마이크로파 파워의 크기는 얼마든지 변형되어 실시될 수 있다.In some embodiments, microwaves having different powers may be applied to the first to fourth processing zones A to D as illustrated in FIG. 18. For example, microwaves having a power greater than that applied to the second and fourth processing zones ZONEs B and D may be applied to the first and third processing zones ZONE A and C. However, embodiments are not limited thereto, and the magnitude of the microwave power applied to each of the processing zones (ZONEs A to D) may be modified and implemented.

이처럼 리세스(114)가 형성된 반도체 웨이퍼(100)에 플라즈마 처리 공정을 수행하면 게이트 절연막(도 24의 111)의 기초가 되는 실리콘 산화막 또는 실리콘 산질화막을 형성할 수 있다. 이하, 도 20을 참조하여, 후속 공정에 대해 설명한다.When a plasma treatment process is performed on the semiconductor wafer 100 in which the recess 114 is formed as described above, a silicon oxide film or a silicon oxynitride film, which is the basis of the gate insulating film 111 in FIG. 24, may be formed. Hereinafter, a subsequent process will be described with reference to FIG. 20.

도 20은 몇몇 실시예에 따른 타겟층 형성 방법을 설명하기 위한 도면이다.20 is a diagram for describing a method of forming a target layer according to some exemplary embodiments.

도 20을 참조하면, 게이트 절연막(111) 상에 일함수 금속막(112P)을 형성한다. 비록 상세하게 도시하지는 않았으나, 일함수 금속막(112P)은 활성 영역(ACT)의 상면 및 소자 분리막(105)의 상면 상에도 형성될 수 있다.Referring to FIG. 20, a work function metal layer 112P is formed on the gate insulating layer 111. Although not shown in detail, the work function metal layer 112P may also be formed on the top surface of the active region ACT and the top surface of the device isolation layer 105.

몇몇 실시예에서, 일함수 금속막(112P)은 TiN을 포함할 수 있으나, 실시예들이 이에 제한되는 것은 아니다. 이하에서는, 일함수 금속막(112P)이 TiN을 포함하는 것으로 설명한다.In some embodiments, the work function metal layer 112P may include TiN, but embodiments are not limited thereto. Hereinafter, it will be described that the work function metal film 112P includes TiN.

이하 도 21 내지 도 23을 참조하여, 이러한 공정이 진행된 후 반도체 웨이퍼(100)에 대해 수행되는 플라즈마 처리 공정에 대해 설명한다.Hereinafter, a plasma processing process performed on the semiconductor wafer 100 after such a process is performed will be described with reference to FIGS. 21 to 23.

도 21 내지 도 23은 도 20의 타겟층에 대한 몇몇 실시예에 따른 플라즈마 처리 방법을 설명하기 위한 도면들이다.21 to 23 are diagrams for describing a plasma processing method of the target layer of FIG. 20 according to some embodiments.

먼저 도 21을 참조하면, 처리 가스 컨트롤러(800)는, 제1 공급 라인(SL1)을 제1 내지 제4 외측 처리 가스 노즐(542, 544, 546, 548)과 제1 내지 제4 내측 처리 가스 노즐(552, 554, 556, 558)에 연결할 수 있다. 처리 가스 컨트롤러(800)는, 제2 내지 제4 공급 라인(SL2~4)에는 다른 라인을 연결하지 않을 수 있다.First, referring to FIG. 21, the processing gas controller 800 connects the first supply line SL1 to the first to fourth outer processing gas nozzles 542, 544, 546, and 548 and the first to fourth inner processing gas. It can be connected to the nozzles 552, 554, 556, 558. The processing gas controller 800 may not connect other lines to the second to fourth supply lines SL2 to 4.

이에 따라, 제1 내지 제4 처리 존(ZONE A~D)에는 모두 수소(H2)가 처리 가스로 제공될 수 있다. 이러한 연결에 따라 멀티 플라즈마 처리 챔버(500) 내에서는 반도체 웨이퍼에 대해 1종류의 플라즈마 처리가 복수회 수행될 수 있다. 이하, 이에 대해 보다 구체적으로 설명한다.Accordingly, hydrogen H2 may be provided as a processing gas to all of the first to fourth processing zones (ZONEs A to D). According to this connection, one type of plasma treatment may be performed multiple times on the semiconductor wafer in the multi-plasma processing chamber 500. Hereinafter, this will be described in more detail.

도 20 및 도 22를 참조하면, 제1 시간(T1), 제3 시간(T3), 제5 시간(T5), 및 제7 시간(T7)에서, 반도체 웨이퍼(W)에는 제1 내지 제4 처리 존(ZONE A~D)에 형성된 수소 래디칼에 의해 플라즈마 처리가 수행된다. 이에 따라 예를 들어, TiN을 포함하는 일함수 금속막(112P)의 불순물이 제거될 수 있다.Referring to FIGS. 20 and 22, at a first time T1, a third time T3, a fifth time T5, and a seventh time T7, the semiconductor wafer W includes first to fourth times. Plasma treatment is performed by hydrogen radicals formed in the treatment zones (ZONEs A to D). Accordingly, for example, impurities of the work function metal layer 112P including TiN may be removed.

몇몇 실시예에서, 제1 내지 제4 처리 존(ZONE A~D)에는 도 22에 도시된 것과 같이, 서로 동일한 크기의 파워를 갖는 마이크로파가 인가될 수 있다.한편, 몇몇 실시예에서, 제1 내지 제4 처리 존(ZONE A~D)에는 도 23에 도시된 것과 같이, 서로 다른 크기의 파워를 갖는 마이크로파가 인가될 수도 있다. 예를 들어, 제1 처리 존(ZONE A)에는 제2 내지 제4 처리 존(ZONE B~D)에 인가되는 마이크로파보다 큰 크기의 파워를 갖는 마이크로파가 인가되고, 제2 처리 존(ZONE B)에는 제3 및 제4 처리 존(ZONE C, D)에 인가되는 마이크로파보다 큰 크기의 파워를 갖는 마이크로파가 인가되고, 제3 처리 존(ZONE C)에는 제4 처리 존(ZONE D)에 인가되는 마이크로파보다 큰 크기의 파워를 갖는 마이크로파가 인가될 수 있다. 그러나 실시예들이 이에 제한되는 것은 아니며, 각 처리 존(ZONE A~D)에 인가되는 마이크로파 파워의 크기는 얼마든지 변형되어 실시될 수 있다. In some embodiments, microwaves having powers of the same magnitude may be applied to the first to fourth processing zones (ZONEs A to D), as shown in FIG. 22. Meanwhile, in some embodiments, the first As illustrated in FIG. 23, microwaves having different powers may be applied to the fourth processing zones ZONE A to D. For example, a microwave having a power greater than that applied to the second to fourth treatment zones ZONE B to D is applied to the first treatment zone ZONE A, and the second treatment zone ZONE B A microwave having a power larger than that applied to the third and fourth processing zones (ZONE C, D) is applied to the third and fourth processing zones (ZONE C), and applied to the fourth processing zone (ZONE D). Microwaves having a power greater than that of microwaves may be applied. However, embodiments are not limited thereto, and the magnitude of the microwave power applied to each of the processing zones (ZONEs A to D) may be modified and implemented.

이하, 도 24 및 도 25를 참조하여, 후속 공정에 대해 설명한다.Hereinafter, a subsequent process will be described with reference to FIGS. 24 and 25.

도 24 및 도 25는 몇몇 실시예에 따른 타겟층 형성 방법을 설명하기 위한 도면들이다.24 and 25 are diagrams for describing a method of forming a target layer according to some embodiments.

도 24를 참조하면, 리세스(114) 내에 일함수 금속막(도 20의 112P)을 포함하는 복수의 게이트 구조체(110)를 형성한다. 복수의 게이트 구조체(110) 각각은 제1 방향(DR1)으로 서로 이격될 수 있다. 도 24에는 제1 게이트 구조체(110_1)와 제2 게이트 구조체(110_2)가 제1 방향(DR1)으로 이격되어 형성되는 것으로 도시되어 있다.Referring to FIG. 24, a plurality of gate structures 110 including a work function metal film (112P in FIG. 20) are formed in the recess 114. Each of the plurality of gate structures 110 may be spaced apart from each other in the first direction DR1. 24 illustrates that the first gate structure 110_1 and the second gate structure 110_2 are formed to be spaced apart in the first direction DR1.

구체적으로, 일함수 금속막(도 20의 112P) 상에, 리세스(114)를 채우는 게이트 도전막을 형성한다. 게이트 도전막은 활성 영역(ACT)의 상면 및 소자 분리막(105)의 상면 상에도 형성될 수 있다.Specifically, a gate conductive film filling the recess 114 is formed on the work function metal film (112P in FIG. 20 ). The gate conductive layer may also be formed on the upper surface of the active region ACT and the upper surface of the device isolation layer 105.

이어서, 리세스(114)를 채우는 게이트 도전막의 일부를 제거하여, 리세스(114)의 일부를 채우는 게이트 전극(112)을 형성할 수 있다. 이러한 게이트 전극(112)은 예를 들어, DRAM의 워드라인(word line) 기능을 수행할 수 있다. Subsequently, a portion of the gate conductive layer filling the recess 114 may be removed to form the gate electrode 112 filling a portion of the recess 114. The gate electrode 112 may perform, for example, a word line function of a DRAM.

게이트 전극(112)은 예를 들어, 티타늄 질화물(TiN), 탄탈륨 탄화물(TaC), 탄탈륨 질화물(TaN), 티타늄 실리콘 질화물(TiSiN), 탄탈륨 실리콘 질화물(TaSiN), 탄탈륨 티타늄 질화물(TaTiN), 티타늄 알루미늄 질화물(TiAlN), 탄탈륨 알루미늄 질화물(TaAlN), 텅스텐 질화물(WN), 루테늄(Ru), 티타늄 알루미늄(TiAl), 티타늄 알루미늄 탄질화물(TiAlC-N), 티타늄 알루미늄 탄화물(TiAlC), 티타늄 탄화물(TiC), 탄탈륨 탄질화물(TaCN), 텅스텐(W), 알루미늄(Al), 구리(Cu), 코발트(Co), 티타늄(Ti), 탄탈륨(Ta), 니켈(Ni), 백금(Pt), 니켈 백금(Ni-Pt), 니오븀(Nb), 니오븀 질화물(NbN), 니오븀 탄화물(NbC), 몰리브덴(Mo), 몰리브덴 질화물(MoN), 몰리브덴 탄화물(MoC), 텅스텐 탄화물(WC), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir), 오스뮴(Os), 은(Ag), 금(Au), 아연(Zn), 바나듐(V) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.The gate electrode 112 is, for example, titanium nitride (TiN), tantalum carbide (TaC), tantalum nitride (TaN), titanium silicon nitride (TiSiN), tantalum silicon nitride (TaSiN), tantalum titanium nitride (TaTiN), titanium Aluminum nitride (TiAlN), tantalum aluminum nitride (TaAlN), tungsten nitride (WN), ruthenium (Ru), titanium aluminum (TiAl), titanium aluminum carbonitride (TiAlC-N), titanium aluminum carbide (TiAlC), titanium carbide ( TiC), tantalum carbonitride (TaCN), tungsten (W), aluminum (Al), copper (Cu), cobalt (Co), titanium (Ti), tantalum (Ta), nickel (Ni), platinum (Pt), Nickel platinum (Ni-Pt), niobium (Nb), niobium nitride (NbN), niobium carbide (NbC), molybdenum (Mo), molybdenum nitride (MoN), molybdenum carbide (MoC), tungsten carbide (WC), rhodium ( Rh), palladium (Pd), iridium (Ir), osmium (Os), silver (Ag), gold (Au), zinc (Zn), vanadium (V), and at least one of a combination thereof.

게이트 전극(112)은 도전성 금속 산화물, 도전성 금속 산질화물 등을 포함할 수 있고, 상술한 물질 중 금속성을 갖는 물질들이 산화된 형태를 포함할 수도 있다.The gate electrode 112 may include a conductive metal oxide, a conductive metal oxynitride, or the like, and may include a form in which metallic materials among the above-described materials are oxidized.

이어서, 게이트 전극(112) 상에, 리세스(114)의 일부를 채우는 캡핑막(113)을 형성한다. 몇몇 실시예에서, 캡핑막(113)의 상면은 활성 영역(ACT)의 상면과 동일 평면 상에 형성될 수 있다.Subsequently, a capping layer 113 filling a portion of the recess 114 is formed on the gate electrode 112. In some embodiments, the top surface of the capping layer 113 may be formed on the same plane as the top surface of the active region ACT.

캡핑막(113)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 탄질화물(SiCN), 실리콘 산탄질화물(SiOCN) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.The capping film 113 is formed of, for example, at least one of silicon nitride (SiN), silicon oxynitride (SiON), silicon oxide (SiO2), silicon carbonitride (SiCN), silicon oxycarbonitride (SiOCN), and combinations thereof. Can include.

다음 도 25를 참조하면, 프리 셀 절연막(130p)을 활성 영역(ACT), 소자 분리막(105) 및 게이트 구조체(110) 상에 형성한다. 상세히 도시하지는 않았지만, 프리 셀 절연막(130p) 상에 제1 프리 도전막이 형성될 수 있다.Next, referring to FIG. 25, a free cell insulating layer 130p is formed on the active region ACT, the device isolation layer 105 and the gate structure 110. Although not shown in detail, a first pre-conductive layer may be formed on the free cell insulating layer 130p.

프리 셀 절연막(130p)은 제1 프리 셀 절연막(131p)과 제2 프리 셀 절연막(132p)을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.The free cell insulating layer 130p may include the first free cell insulating layer 131p and the second free cell insulating layer 132p, but the technical idea of the present invention is not limited thereto.

이어서, 비트 라인 컨택(146)이 형성되는 영역에서, 제1 프리 도전막 및 프리 셀 절연막(130p)을 제거하여, 비트 라인 컨택홀(146h)을 형성한다. 그리고, 비트 라인 컨택홀(146h)을 채우는 프리 비트 라인 컨택과, 제2 프리 도전막 및 제3 프리 도전막, 프리 배선 캡핑막을 형성한다.Subsequently, in the region where the bit line contact 146 is formed, the first pre-conductive layer and the free cell insulating layer 130p are removed to form the bit line contact hole 146h. Further, a free bit line contact filling the bit line contact hole 146h, a second pre-conductive layer, a third pre-conductive layer, and a pre-wiring capping layer are formed.

이어서, 프리 배선 도전막 및 프리 배선 캡핑막을 패터닝하여, 활성 영역(ACT) 상에 제2 도전막(142)과 제3 도전막(143)을 포함하는 복수의 배선 도전막(140)과, 배선 캡핑막(144)을 형성한다. 즉, 활성 영역(ACT) 상에 비트 라인 구조체(145)를 형성한다.Subsequently, the pre-wiring conductive film and the pre-wiring capping film are patterned to form a plurality of wiring conductive films 140 including the second conductive film 142 and the third conductive film 143 on the active region ACT, and A capping layer 144 is formed. That is, the bit line structure 145 is formed on the active region ACT.

배선 캡핑막(144)은 예를 들어, 실리콘 질화막(SiN)을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.The wiring capping layer 144 may include, for example, a silicon nitride layer (SiN), but the technical idea of the present invention is not limited thereto.

배선 도전막(140)은 DRAM의 비트라인(bit line) 기능을 수행할 수 있다. 배선 도전막(140)은 단일막일 수도 있으나, 도시된 것과 같이 다중막일 수도 있다. 배선 도전막(140)이 다중막일 경우, 배선 도전막(140)은 예를 들어, 제2 도전막(142) 및 제3 도전막(143)을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.The wiring conductive layer 140 may perform a bit line function of a DRAM. The wiring conductive layer 140 may be a single layer, but may be a multilayer as shown. When the wiring conductive layer 140 is a multilayer, the wiring conductive layer 140 may include, for example, a second conductive layer 142 and a third conductive layer 143, but the technical idea of the present invention is It is not limited.

제2 및 제3 도전막(142, 143) 각각은 예를 들어, 불순물이 도핑된 반도체 물질, 도전성 실리사이드 화합물, 도전성 금속 질화물 및 금속 중 적어도 하나를 포함할 수 있다. 예를 들어, 제2 도전막(142)은 도전성 실리사이드 화합물을 포함하고, 제3 도전막(143)은 도전성 금속 질화물 및 금속 중 적어도 하나를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.Each of the second and third conductive layers 142 and 143 may include, for example, at least one of a semiconductor material doped with impurities, a conductive silicide compound, a conductive metal nitride, and a metal. For example, the second conductive layer 142 may include a conductive silicide compound, and the third conductive layer 143 may include at least one of a conductive metal nitride and a metal. However, the technical idea of the present invention is not limited thereto.

이어서, 프리 비트 라인 컨택을 패터닝하여, 배선 도전막(140)과 활성 영역(ACT) 사이에 비트 라인 컨택(146)을 형성한다. 몇몇 실시예에서, 비트 라인 컨택(146)은 예를 들어, 불순물이 도핑된 반도체 물질, 도전성 실리사이드 화합물, 도전성 금속 질화물 및 금속 중 적어도 하나를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.Subsequently, the free bit line contact is patterned to form a bit line contact 146 between the wiring conductive layer 140 and the active region ACT. In some embodiments, the bit line contact 146 may include, for example, at least one of a semiconductor material doped with impurities, a conductive silicide compound, a conductive metal nitride, and a metal. However, the technical idea of the present invention is not limited thereto.

이때, 활성 영역(ACT) 및 소자 분리막(105) 내에 형성된 게이트 구조체(110)는 프리 셀 절연막(130p)에 의해 덮여 있을 수 있다.In this case, the gate structure 110 formed in the active region ACT and the device isolation layer 105 may be covered by the free cell insulating layer 130p.

이하에서는, 비트 라인 컨택(146)이 폴리 실리콘을 포함하고, 배선 도전막(140)이 텅스텐(W)을 포함하고, 배선 캡핑막(144)이 실리콘 질화막(SiN)을 포함하는 것으로 설명한다.Hereinafter, it will be described that the bit line contact 146 includes polysilicon, the wiring conductive layer 140 includes tungsten (W), and the wiring capping layer 144 includes a silicon nitride layer (SiN).

이하 도 26 및 도 27을 참조하여, 이러한 공정이 진행된 후 반도체 웨이퍼(100)에 대해 수행되는 플라즈마 처리 공정에 대해 설명한다.Hereinafter, a plasma processing process performed on the semiconductor wafer 100 after such a process is performed will be described with reference to FIGS. 26 and 27.

도 26 및 도 27은 도 25의 타겟층에 대한 몇몇 실시예에 따른 플라즈마 처리 방법을 설명하기 위한 도면들이다.26 and 27 are diagrams for explaining a plasma processing method of the target layer of FIG. 25 according to some embodiments.

도 26을 참조하면, 처리 가스 컨트롤러(800)는, 제1 공급 라인(SL1)을 제1 및 제3 외측 처리 가스 노즐(542, 546)과 제1 및 제3 내측 처리 가스 노즐(552, 556)에 연결하고, 제2 공급 라인(SL2)을 제2 및 제4 외측 처리 가스 노즐(544, 548)과 제2 및 제4 내측 처리 가스 노즐(554, 558)에 연결할 수 있다.Referring to FIG. 26, the processing gas controller 800 connects the first supply line SL1 to the first and third outer processing gas nozzles 542 and 546 and the first and third inner processing gas nozzles 552 and 556. ), and the second supply line SL2 may be connected to the second and fourth outer processing gas nozzles 544 and 548 and the second and fourth inner processing gas nozzles 554 and 558.

이에 따라, 제1 처리 존(ZONE A)과 제3 처리 존(ZONE C)에는 수소(H2)가 처리 가스로 제공되고, 제2 처리 존(ZONE B)과 제4 처리 존(ZONE D)에는 암모니아(NH3)가 처리 가스로 제공될 수 있다.Accordingly, hydrogen (H2) is provided as a processing gas to the first processing zone (ZONE A) and the third processing zone (ZONE C), and the second processing zone (ZONE B) and the fourth processing zone (ZONE D) Ammonia (NH3) may be provided as a process gas.

도 25 및 도 27을 참조하면, 제1 시간(T1) 및 제5 시간(T5)에서, 반도체 웨이퍼(W)에는 제1 및 제3 처리 존(ZONE A, C)에 형성된 수소 래디칼에 의해 플라즈마 처리가 수행된다. Referring to FIGS. 25 and 27, at a first time (T1) and a fifth time (T5), plasma is generated by hydrogen radicals formed in the first and third processing zones (ZONE A, C) in the semiconductor wafer (W). Processing is carried out.

이에 따라 비트 라인 컨택(146)을 구성하는 폴리 실리콘, 배선 도전막(140)을 구성하는 텅스텐(W), 및 배선 캡핑막(144)을 구성하는 실리콘 질화막(SiN) 표면의 불순물이 제거될 수 있다.Accordingly, impurities on the surface of the polysilicon constituting the bit line contact 146, tungsten (W) constituting the wiring conductive layer 140, and the silicon nitride layer (SiN) constituting the wiring capping layer 144 may be removed. have.

다음 제3 시간(T3)과 제7 시간(T7)에서, 반도체 웨이퍼(W)에는 제2 및 제4 처리 존(ZONE B, D)에 형성된 질소 래디칼에 의해 플라즈마 처리가 수행된다. 이에 따라 비트 라인 컨택(146)을 구성하는 폴리 실리콘, 배선 도전막(140)을 구성하는 텅스텐(W), 및 배선 캡핑막(144)을 구성하는 실리콘 질화막(SiN) 상에 스페이서를 형성 전 인큐베이션(incubation) 공정이 수행될 수 있다.Next, at the third time T3 and the seventh time T7, plasma treatment is performed on the semiconductor wafer W by nitrogen radicals formed in the second and fourth treatment zones ZONE B and D. Accordingly, incubation before forming spacers on polysilicon constituting the bit line contact 146, tungsten (W) constituting the wiring conductive layer 140, and silicon nitride layer (SiN) constituting the wiring capping layer 144 The (incubation) process may be performed.

몇몇 실시예에서, 제1 내지 제4 처리 존(ZONE A~D)에는 도 27에 도시된 것과 같이, 서로 다른 크기의 파워를 갖는 마이크로파가 인가될 수 있다. 예를 들어, 제1 및 제3 처리 존(ZONE A, C)에는 제2 및 제4 처리 존(ZONE B, D)에 인가되는 마이크로파보다 큰 크기의 파워를 갖는 마이크로파가 인가될 수 있다. 그러나 실시예들이 이에 제한되는 것은 아니며, 각 처리 존(ZONE A~D)에 인가되는 마이크로파 파워의 크기는 얼마든지 변형되어 실시될 수 있다.In some embodiments, microwaves having different powers may be applied to the first to fourth processing zones ZONE A to D, as illustrated in FIG. 27. For example, microwaves having a power greater than that applied to the second and fourth processing zones ZONEs B and D may be applied to the first and third processing zones ZONE A and C. However, embodiments are not limited thereto, and the magnitude of the microwave power applied to each of the processing zones (ZONEs A to D) may be modified and implemented.

이하, 도 28을 참조하여, 후속 공정에 대해 설명한다.Hereinafter, a subsequent process will be described with reference to FIG. 28.

도 28은 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면이다.28 is a diagram for describing a method of manufacturing a semiconductor device according to some embodiments.

도 28을 참조하면, 비트 라인 구조체(145)의 측벽 상에, 배선 스페이서(150)를 형성한다.Referring to FIG. 28, wiring spacers 150 are formed on sidewalls of the bit line structure 145.

구체적으로, 배선 스페이서(150)는 비트 라인 컨택(146)이 형성된 배선 도전막(140) 부분에서 활성 영역(ACT) 및 소자 분리막(105) 상에 형성될 수 있다. 배선 스페이서(150)는 비트 라인 구조체(145)의 측벽을 따라 제2 방향(DR2)으로 연장될 수 있다.Specifically, the wiring spacer 150 may be formed on the active region ACT and the device isolation layer 105 in the portion of the wiring conductive layer 140 in which the bit line contact 146 is formed. The wiring spacer 150 may extend in the second direction DR2 along a sidewall of the bit line structure 145.

배선 스페이서(150)는 제1 스페이서(151) 및 제2 스페이서(152)를 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. The wiring spacer 150 may include a first spacer 151 and a second spacer 152, but the technical idea of the present invention is not limited thereto.

이어서, 비트 라인 구조체(145) 및 배선 스페이서(150) 중 제2 스페이서(152)와 중첩되지 않는 프리 셀 절연막(도 25의 130p) 및 제1 스페이서(151)가 제거될 수 있다. 이를 통해, 활성 영역(ACT) 및 소자 분리막(105)의 상면이 노출될 수 있다. 또한, 게이트 구조체(110)의 상면도 노출될 수 있다.Subsequently, of the bit line structure 145 and the wiring spacer 150, the free cell insulating layer (130p of FIG. 25) and the first spacer 151 that do not overlap with the second spacer 152 may be removed. Through this, the active region ACT and the upper surface of the device isolation layer 105 may be exposed. Also, the upper surface of the gate structure 110 may be exposed.

이어서, 활성 영역(ACT) 및 소자 분리막(105) 상에, 제1 층간 절연막(170)을 형성하고, 활성 영역(ACT) 및 소자 분리막(105)의 일부를 제거하여, 활성 영역(ACT) 및 소자 분리막(105) 내에 스토리지 컨택(120)을 형성할 수 있다.Subsequently, a first interlayer insulating film 170 is formed on the active region ACT and the device isolation film 105, and a part of the active region ACT and the device isolation film 105 is removed, and the active region ACT and A storage contact 120 may be formed in the device isolation layer 105.

이어서, 스토리지 컨택(120) 상에 스토리지 패드(160)를 형성한 후, 스토리지 패드(160), 제1 층간 절연막(170) 및 비트 라인 구조체(145) 상에 제2 층간 절연막(180)을 형성할 수 있다. Subsequently, after forming the storage pad 160 on the storage contact 120, a second interlayer insulating layer 180 is formed on the storage pad 160, the first interlayer insulating layer 170, and the bit line structure 145. can do.

이어서, 제2 층간 절연막(180) 상에 스토리지 패드(160)와 전기적으로 연결되고 DRAM의 저장부로 이용되는 커패시터(190)가 형성될 수 있다. 커패시터(190)는 하부 전극(191), 커패시터 절연막(192) 및 상부 전극(193)을 포함할 수 있다.Subsequently, a capacitor 190 that is electrically connected to the storage pad 160 and used as a storage unit of the DRAM may be formed on the second interlayer insulating layer 180. The capacitor 190 may include a lower electrode 191, a capacitor insulating layer 192 and an upper electrode 193.

다음 도 29 및 도 30을 참조하여, 몇몇 실시예에 따른 멀티 플라즈마 처리 챔버에 대해 설명한다. 이하에서는 앞서 설명한 실시예와 차이점을 위주로 설명한다.Next, a multi-plasma processing chamber according to some exemplary embodiments will be described with reference to FIGS. 29 and 30. Hereinafter, differences from the above-described embodiments will be mainly described.

도 29는 몇몇 실시예에 따른 멀티 플라즈마 처리 챔버에 대한 개략적인 레이아웃도이다. 도 30은 도 29의 Q-Q′ 선을 따라 절단한 단면도이다.29 is a schematic layout diagram of a multi-plasma processing chamber in accordance with some embodiments. 30 is a cross-sectional view taken along line Q-Q' of FIG. 29;

도 29 및 도 30을 참조하면, 멀티 플라즈마 처리 챔버(1500)의 비활성 가스 노즐(1530)은 중심축(1505)에 배치되어 챔버의 외측 방향으로 비활성 가스를 분사할 수 있다. 이렇게 비활성 가스 노즐(1530)로부터 분사된 비활성 가스는 각 처리 존(ZONE A~D)에 배치된 배기구(1592, 1594, 1596, 1598)로 배기될 수 있다. 이렇게 비활성 가스 노즐(1530)로 분사된 비활성 가스는 배기구(1592, 1594, 1596, 1598)로 배기되는 동안 도시된 것과 같이 멀티 플라즈마 처리 챔버(1500) 내에 비활성 가스 존 및 각 처리 존(ZONE A~D)을 정의할 수 있다.Referring to FIGS. 29 and 30, the inert gas nozzle 1530 of the multi-plasma processing chamber 1500 is disposed on the central axis 1505 to inject the inert gas outward of the chamber. In this way, the inert gas injected from the inert gas nozzle 1530 may be exhausted to the exhaust ports 1592, 1594, 1596, and 1598 disposed in each of the treatment zones (ZONEs A to D). While the inert gas injected through the inert gas nozzle 1530 is exhausted to the exhaust ports 1592, 1594, 1596, and 1598, the inert gas zone and each processing zone (ZONE A~) in the multi-plasma processing chamber 1500 as shown. D) can be defined.

처리 가스 노즐(155, 1554, 1556, 1558)은 중심축(1505)으로부터 분지되는 형상으로 배치될 수 있다. 구체적으로, 처리 가스 노즐(155, 1554, 1556, 1558)은 플라즈마 처리 챔버(1500)의 중심축(1505)으로부터 플라즈마 처리 챔버(1500)의 외측 방향으로 연장되어 배치될 수 있다.The processing gas nozzles 155, 1554, 1556, and 1558 may be arranged in a shape branching from the central axis 1505. Specifically, the processing gas nozzles 155, 1554, 1556, and 1558 may be disposed to extend from the central axis 1505 of the plasma processing chamber 1500 in an outward direction of the plasma processing chamber 1500.

처리 가스 노즐(155, 1554, 1556, 1558)에서 분사된 처리 가스는 비활성 가스와 마찬가지로 각 처리 존(ZONE A~D)에 배치된 배기구(1592, 1594, 1596, 1598)를 통해 배기될 수 있다. 이렇게 처리 가스 노즐(155, 1554, 1556, 1558)로부터 분사된 처리 가스에 의해, 각 처리 존(ZONE A~D)별로 플라즈마 처리 공정이 수행될 수 있다. 안테나 판(1562, 1564, 1566, 1568)은 각 처리 존(ZONE A~D)에 배치될 수 있다.The process gas injected from the process gas nozzles 155, 1554, 1556, and 1558 may be exhausted through the exhaust ports 1592, 1594, 1596, and 1598 disposed in each of the treatment zones (ZONEs A to D), like inert gas. . The plasma treatment process may be performed for each treatment zone (ZONE A to D) by the treatment gas injected from the treatment gas nozzles 155, 1554, 1556, and 1558. Antenna plates 1562, 1564, 1566, and 1568 may be disposed in each processing zone (ZONE A to D).

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although the embodiments of the present invention have been described with reference to the accompanying drawings, the present invention is not limited to the above embodiments, but may be manufactured in various different forms, and those skilled in the art to which the present invention pertains. It will be understood that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not limiting.

500: 멀티 플라즈마 처리 챔버
510: 웨이퍼 지지부
532, 534, 536, 538: 비활성 가스 노즐
542, 544, 546, 548: 외측 처리 가스 노즐
552, 554, 556, 558: 내측 처리 가스 노즐500: multi plasma processing chamber
510: wafer support
532, 534, 536, 538: inert gas nozzle
542, 544, 546, 548: outer processing gas nozzle
552, 554, 556, 558: inner processing gas nozzle

Claims

제1 내지 제4 처리 존(treatment zone)을 포함하는 챔버;
상기 챔버 내에 배치되고, 웨이퍼를 지지하며, 중심축을 중심으로 미리 정한 방향으로 회전하는 웨이퍼 지지부;
상기 챔버 내부에 배치되고, 상기 챔버의 내부 공간을 상기 제1 내지 제4 처리 존으로 분할하는 비활성 가스를 분사하는 비활성 가스 노즐;
상기 챔버의 중심축으로부터 상기 챔버의 외측 방향으로 연장된 형태로 배치되고, 상기 제1 내지 제4 처리 존 각각에 처리 가스를 분사하는 처리 가스 노즐;
상기 제1 내지 제4 처리 존 각각에 독립적으로 배치되고, 상기 처리 가스에 마이크로파(microwave)를 인가하는 안테나 판을 포함하는 플라즈마 처리 장치.A chamber including first to fourth treatment zones;
A wafer support portion disposed in the chamber, supporting the wafer, and rotating in a predetermined direction around a central axis;
An inert gas nozzle disposed inside the chamber and for injecting an inert gas dividing the inner space of the chamber into the first to fourth processing zones;
A processing gas nozzle disposed in a form extending from a central axis of the chamber in an outer direction of the chamber, and injecting a processing gas into each of the first to fourth processing zones;
Plasma processing apparatus comprising an antenna plate that is independently disposed in each of the first to fourth processing zones and applies microwaves to the processing gas.

제 1항에 있어서,
상기 처리 가스는 상기 제1 내지 제4 처리 존에 각각 분사되는 제1 내지 제4 처리 가스를 포함하고,
상기 제1 내지 제4 처리 가스를 서로 동일한 가스를 포함하는 플라즈마 처리 장치.The method of claim 1,
The processing gas includes first to fourth processing gases respectively injected into the first to fourth processing zones,
A plasma processing apparatus including the first to fourth processing gases which are the same as each other.

제 2항에 있어서,
상기 제1 내지 제4 처리 가스는 수소를 포함하는 플라즈마 처리 장치.The method of claim 2,
The plasma processing apparatus of the first to fourth processing gases containing hydrogen.

제 3항에 있어서,
상기 안테나 판은, 상기 제1 내지 제4 처리 존 각각에 배치되는 서로 독립된 제1 내지 제4 안테나 판을 포함하고,
상기 제1 내지 제4 안테나 판은 상기 제1 내지 제4 처리 가스에 동일한 크기의 파워를 갖는 마이크로파를 인가하는 플라즈마 처리 장치.The method of claim 3,
The antenna plate includes first to fourth antenna plates independent from each other disposed in each of the first to fourth processing zones,
The first to fourth antenna plates apply microwaves having the same power to the first to fourth processing gases.

제 1항에 있어서,
상기 처리 가스는 상기 제1 내지 제4 처리 존에 각각 분사되는 제1 내지 제4 처리 가스를 포함하고,
상기 제1 처리 가스와 상기 제3 처리는 동일한 가스를 포함하고,
상기 제1 처리 가스와 상기 제4 처리 가스를 동일한 가스를 포함하는 플라즈마 처리 장치.The method of claim 1,
The processing gas includes first to fourth processing gases respectively injected into the first to fourth processing zones,
The first processing gas and the third processing contain the same gas,
A plasma processing apparatus containing the same gas as the first processing gas and the fourth processing gas.

제 5항에 있어서,
상기 제1 및 제3 처리 가스는 수소를 포함하고,
상기 제2 및 제4 처리 가스는 암모니아를 포함하는 플라즈마 처리 장치.The method of claim 5,
The first and third process gases contain hydrogen,
The plasma processing apparatus of the second and fourth processing gases containing ammonia.

제 5항에 있어서,
상기 제1 및 제3 처리 가스는 수소를 포함하고,
상기 제2 및 제4 처리 가스는 산소를 포함하는 플라즈마 처리 장치.The method of claim 5,
The first and third process gases contain hydrogen,
The plasma processing apparatus of the second and fourth processing gases containing oxygen.

제 5항에 있어서,
상기 안테나 판은, 상기 제1 내지 제4 처리 존 각각에 배치되는 서로 독립된 제1 내지 제4 안테나 판을 포함하고,
상기 제1 및 제3 안테나 판은 상기 제1 및 제3 처리 가스에 제1 크기의 파워를 갖는 마이크로파를 인가하고, 상기 제2 및 제4 안테나 판은 상기 제2 및 제4 처리 가스에 상기 제1 크기보다 작은 제2 크기의 파워를 갖는 마이크로파를 인가하는 플라즈마 처리 장치.The method of claim 5,
The antenna plate includes first to fourth antenna plates independent from each other disposed in each of the first to fourth processing zones,
The first and third antenna plates apply microwaves having a power of a first magnitude to the first and third processing gases, and the second and fourth antenna plates are applied to the second and fourth processing gases. Plasma processing apparatus for applying microwaves having a power of a second size smaller than one size.

제 1항에 있어서,
상기 처리 가스는 상기 제1 내지 제3 처리 존에 각각 분사되는 제1 내지 제3 처리 가스를 포함하고,
상기 제1 내지 제3 처리 가스는 서로 다른 가스를 포함하고,
상기 제4 처리 존에는 처리 가스가 분사되지 않는 플라즈마 처리 장치.The method of claim 1,
The processing gas includes first to third processing gases respectively injected into the first to third processing zones,
The first to third processing gases include different gases,
A plasma processing apparatus in which no processing gas is injected into the fourth processing zone.

제 9항에 있어서,
상기 제1 처리 가스는 수소를 포함하고,
상기 제2 처리 가스는 산소를 포함하고,
상기 제3 처리 가스는 헬륨을 포함하는 플라즈마 처리 장치.The method of claim 9,
The first processing gas contains hydrogen,
The second processing gas contains oxygen,
The third processing gas contains helium.

제 10항에 있어서,
상기 안테나 판은, 상기 제1 내지 제4 처리 존 각각에 배치되는 서로 독립된 제1 내지 제4 안테나 판을 포함하고,
상기 제1 안테나 판은 상기 제1 처리 가스에 제1 크기의 파워를 갖는 마이크로파를 인가하고,
상기 제2 안테나 판은 상기 제2 처리 가스에 상기 제1 크기 보다 작은 제2 크기의 파워를 갖는 마이크로파를 인가하고,
상기 제3 안테나 판은 상기 제3 처리 가스에 상기 제1 크기 보다 작고 상기 제2 크기보다 큰 제3 크기의 파워를 갖는 마이크로파를 인가하는 플라즈마 처리 장치.The method of claim 10,
The antenna plate includes first to fourth antenna plates independent from each other disposed in each of the first to fourth processing zones,
The first antenna plate applies microwaves having a power of a first magnitude to the first processing gas,
The second antenna plate applies a microwave having a power of a second size smaller than the first size to the second processing gas,
The third antenna plate applies a microwave having a power of a third size smaller than the first size and greater than the second size to the third processing gas.

제 1항에 있어서,
상기 처리 가스는 상기 제1 내지 제3 처리 존에 각각 분사되는 제1 내지 제4 처리 가스를 포함하고,
상기 제1 내지 제3 처리 가스는 서로 다른 가스를 포함하고,
상기 제1 처리 가스와 상기 제4 처리 가스는 동일한 플라즈마 처리 장치.The method of claim 1,
The processing gas includes first to fourth processing gases respectively injected into the first to third processing zones,
The first to third processing gases include different gases,
The first processing gas and the fourth processing gas are the same plasma processing apparatus.

제 12항에 있어서,
상기 제1 및 제4 처리 가스는 수소를 포함하고,
상기 제2 처리 가스는 산소를 포함하고,
상기 제3 처리 가스는 헬륨을 포함하는 플라즈마 처리 장치.The method of claim 12,
The first and fourth processing gases contain hydrogen,
The second processing gas contains oxygen,
The third processing gas contains helium.

제 1항에 있어서,
상기 처리 가스는 상기 제1 내지 제4 처리 존에 각각 분사되는 제1 내지 제4 처리 가스를 포함하고,
상기 제1 내지 제4 처리 가스는 서로 다른 가스를 포함하는 플라즈마 처리 장치.The method of claim 1,
The processing gas includes first to fourth processing gases respectively injected into the first to fourth processing zones,
The plasma processing apparatus of the first to fourth processing gases including different gases.

제 14항에 있어서,
상기 제1 처리 가스는 수소를 포함하고,
상기 제2 처리 가스는 산소를 포함하고,
상기 제3 처리 가스는 암모니아를 포함하고,
상기 제4 처리 가스는 헬륨을 포함하는 플라즈마 처리 장치.The method of claim 14,
The first processing gas contains hydrogen,
The second processing gas contains oxygen,
The third processing gas contains ammonia,
The fourth processing gas contains helium.

제 15항에 있어서,
상기 안테나 판은, 상기 제1 내지 제4 처리 존 각각에 배치되는 서로 독립된 제1 내지 제4 안테나 판을 포함하고,
상기 제1 안테나 판은 상기 제1 처리 가스에 제1 크기의 파워를 갖는 마이크로파를 인가하고,
상기 제2 안테나 판은 상기 제2 처리 가스에 상기 제1 크기 보다 작은 제2 크기의 파워를 갖는 마이크로파를 인가하고,
상기 제3 안테나 판은 상기 제3 처리 가스에 상기 제2 크기 보다 작은 제3 크기의 파워를 갖는 마이크로파를 인가하고,
상기 제4 안테나 판은 상기 제4 처리 가스에 상기 제1 크기 보다 작고, 상기 제2 크기 보다 큰 제4 크기의 파워를 갖는 마이크로파를 인가하는 플라즈마 처리 장치.The method of claim 15,
The antenna plate includes first to fourth antenna plates independent from each other disposed in each of the first to fourth processing zones,
The first antenna plate applies microwaves having a power of a first magnitude to the first processing gas,
The second antenna plate applies a microwave having a power of a second size smaller than the first size to the second processing gas,
The third antenna plate applies microwaves having a power of a third size smaller than the second size to the third processing gas,
The fourth antenna plate applies a microwave having a power of a fourth size smaller than the first size and greater than the second size to the fourth processing gas.

제 1항에 있어서,
저장부에 저장된 처리 가스가 상기 처리 가스 노즐에 제공되는 동작을 제어하는 처리 가스 컨트롤러를 더 포함하고,
상기 처리 가스 노즐은, 상기 제1 내지 제4 처리 존에 각각 제1 내지 제4 처리 가스를 분사하는 제1 내지 제4 처리 가스 노즐을 포함하고,
상기 처리 가스 컨트롤러는, 상기 제1 내지 제4 처리 가스 노즐에 공급되는 처리가스를 제어하여, 상기 제1 내지 제4 처리 존에 각각 분사되는 제1 내지 제4 처리 가스의 종류를 제어하는 플라즈마 처리 장치.The method of claim 1,
Further comprising a processing gas controller for controlling an operation in which the processing gas stored in the storage unit is provided to the processing gas nozzle,
The processing gas nozzles include first to fourth processing gas nozzles for injecting first to fourth processing gases to the first to fourth processing zones, respectively,
The processing gas controller controls the processing gas supplied to the first to fourth processing gas nozzles, and controls the types of the first to fourth processing gases injected into the first to fourth processing zones, respectively. Device.

반도체 웨이퍼를 준비하고,
상기 웨이퍼에 타겟층(target layer)을 제공하고,
상기 타겟층에 플라즈마 처리 장치를 이용하여 플라즈마 처리를 수행하는 것을 포함하되,
상기 플라즈마 처리 장치는,
웨이퍼를 지지하며 중심축을 중심으로 미리 정한 방향으로 회전하는 웨이퍼 지지부와, 상기 웨이퍼 지지부의 상면으로 비활성 가스를 분사하여 제1 및 제2 처리 존을 정의하는 비활성 가스 노즐과, 상기 제1 처리 존에 제1 처리 가스를 분사하는 제1 처리 가스 노즐과, 상기 제1 처리 존에 제2 처리 가스를 분사하고, 상기 제1 처리 가스 노즐과 분리된 제2 가스 노즐과, 상기 제1 처리 존에 배치된 제1 안테나 판과, 상기 제2 처리 존에 배치되고 상기 제1 안테나 판과 분리된 제2 안테나 판을 포함하는 챔버와,
상기 제1 안테나 판이 제1 파워의 마이크로파를 상기 제1 처리 가스에 인가하고, 상기 제2 안테나 판이 상기 제1 파워와 다른 제2 파워의 마이크로파를 상기 제2 처리 가스에 인가하도록 제어하는 플라즈마 컨트롤러를 포함하고,
상기 플라즈마 처리를 수행하는 것은,
상기 타겟층이 형성된 웨이퍼를 상기 웨이퍼 지지부에 실장하고, 상기 제1 및 제2 처리 가스를 이용하여 플라즈마 처리를 수행하는 것을 포함하는 반도체 장치의 제조방법.Preparing a semiconductor wafer,
Providing a target layer on the wafer,
Including performing plasma treatment on the target layer by using a plasma treatment device,
The plasma processing apparatus,
A wafer support unit that supports the wafer and rotates in a predetermined direction around a central axis; an inert gas nozzle defining first and second treatment zones by spraying an inert gas onto the upper surface of the wafer support; and in the first treatment zone A first processing gas nozzle for injecting a first processing gas; a second gas nozzle for injecting a second processing gas into the first processing zone; and a second gas nozzle separated from the first processing gas nozzle; and disposed in the first processing zone A chamber including a first antenna plate and a second antenna plate disposed in the second processing zone and separated from the first antenna plate,
A plasma controller controlling the first antenna plate to apply a microwave of a first power to the first processing gas, and the second antenna plate to apply a microwave of a second power different from the first power to the second processing gas Including,
Performing the plasma treatment,
And mounting the wafer on which the target layer is formed on the wafer support portion, and performing plasma processing using the first and second processing gases.

제 18항에 있어서,
상기 타겟층을 제공하는 것은,
실리콘 트렌치를 제공하는 것을 포함하고,
상기 플라즈마 처리를 수행하는 것은,
상기 제1 처리 가스를 이용하여 상기 실리콘 트렌치 표면의 불순물을 제거하는 것과,
상기 제1 처리 가스와 다른 제2 처리 가스를 이용하여 상기 실리콘 트렌치 표면에 제1 절연막을 형성하는 것을 포함하고
상기 비활성 가스 노즐은, 상기 챔버의 내부 공간을 상기 비활성 가스 노즐로부터 분사되는 비활성 가스에 의해 제1 내지 제3 처리 존으로 분할하고,
상기 챔버는, 상기 제3 처리 존에 제3 처리 가스를 분사하는 제3 처리 가스 노즐을 더 포함하고,
상기 플라즈마 처리를 수행하는 것은,
상기 제1 및 제2 처리 가스와 다른 제3 처리 가스를 이용하여 상기 제1 절연막 표면의 막질 특성을 변경시키는 것을 포함하는 반도체 장치의 제조 방법.The method of claim 18,
Providing the target layer,
Comprising providing a silicone trench,
Performing the plasma treatment,
Removing impurities on the surface of the silicon trench using the first processing gas,
Forming a first insulating film on the surface of the silicon trench using a second processing gas different from the first processing gas,
The inert gas nozzle divides the inner space of the chamber into first to third processing zones by an inert gas injected from the inert gas nozzle,
The chamber further includes a third processing gas nozzle for injecting a third processing gas into the third processing zone,
Performing the plasma treatment,
A method of manufacturing a semiconductor device comprising changing film quality characteristics of a surface of the first insulating film using a third processing gas different from the first and second processing gases.

제 18항에 있어서,
상기 타겟층을 제공하는 것은,
실리콘 트렌치 내에 절연막과 일함수 금속막을 형성하는 것을 포함하고,
상기 플라즈마 처리를 수행하는 것은,
상기 제1 처리 가스를 이용하여 상기 일함수 금속막의 불순물을 제거하는 것과,
상기 제1 처리 가스와 동일한 제2 처리 가스를 이용하여 상기 일함수 금속막의 불순물을 제거하는 것을 포함하는 반도체 장치의 제조 방법.The method of claim 18,
Providing the target layer,
Including forming an insulating film and a work function metal film in the silicon trench,
Performing the plasma treatment,
Removing impurities from the work function metal film using the first processing gas,
And removing impurities from the work function metal film using a second processing gas that is the same as the first processing gas.