KR20200121815A - 귀금속들을 산화물들에 접속하기 위한 광학적으로 투명한 접착 층 - Google Patents

귀금속들을 산화물들에 접속하기 위한 광학적으로 투명한 접착 층 Download PDF

Info

Publication number
KR20200121815A
KR20200121815A KR1020207024642A KR20207024642A KR20200121815A KR 20200121815 A KR20200121815 A KR 20200121815A KR 1020207024642 A KR1020207024642 A KR 1020207024642A KR 20207024642 A KR20207024642 A KR 20207024642A KR 20200121815 A KR20200121815 A KR 20200121815A
Authority
KR
South Korea
Prior art keywords
layer
dielectric layer
intermediate layer
dielectric
metal
Prior art date
Application number
KR1020207024642A
Other languages
English (en)
Inventor
유 차우 콴
Original Assignee
루미레즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/881,140 external-priority patent/US20190237629A1/en
Application filed by 루미레즈 엘엘씨 filed Critical 루미레즈 엘엘씨
Publication of KR20200121815A publication Critical patent/KR20200121815A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

조명 디바이스들에 사용하기 위한 반사 층 및 반사 층을 형성하는 방법들이 제공된다. 반사 층은 하나 이상의 절연 재료를 포함하는 유전체 층을 포함할 수 있다. 중간 층은 유전체 층 상에 형성될 수 있다. 중간 층은 하나 이상의 절연 재료보다 높은 반응 엔탈피를 갖는 하나 이상의 재료를 포함할 수 있다. 더 높은 반응 엔탈피로 인해, 중간 층 내의 하나 이상의 재료의 원자들은 하나 이상의 절연 재료의 원자들과의 결합들을 형성할 수 있다. 금속 층은 발광 다이오드(LED)의 활성 영역으로부터 방출된 광을 반사하기 위해 중간 층 상에 형성될 수 있다.

Description

귀금속들을 산화물들에 접속하기 위한 광학적으로 투명한 접착 층
발광 다이오드들(LED들), 공진 캐비티 발광 다이오드들(RCLED들), 수직 캐비티 레이저 다이오드들(VCSEL들), 및 에지 방출 레이저들을 포함하는 반도체 발광 디바이스들은 현재 가용한 가장 효율적인 광원들에 속한다. 가시 스펙트럼에 걸쳐 동작할 수 있는 고휘도 발광 디바이스들의 제조에서 현재 관심이 되고 있는 재료 계들은 Ⅲ-Ⅴ족 반도체들, 특히 Ⅲ-질화물 재료들이라고도 하는, 갈륨, 알루미늄, 인듐, 및 질소의 2원, 3원, 및 4원 합금들을 포함한다.
전형적으로, Ⅲ-질화물 발광 디바이스들은 금속 유기 화학 증착(MOCVD), 분자 빔 에피택시(MBE), 또는 다른 에피택셜 기술들에 의해 사파이어, 실리콘 탄화물, Ⅲ-질화물, 또는 다른 적합한 기판 상에 상이한 조성들 및 도펀트 농도들의 반도체 층들의 스택을 에피택셜 성장시킴으로써 제조된다. 스택은 보통 예를 들어, 기판 위에 형성된 실리콘으로 도핑된 하나 이상의 n형 층, n형 층 또는 층들 위에 형성된 활성 영역 내의 하나 이상의 발광 층, 및 예를 들어, 활성 영역 위에 형성된 마그네슘으로 도핑된 하나 이상의 p형 층을 포함한다. 전기적 접점들은 n형 및 p형 영역들 상에 형성된다.
조명 디바이스들에 사용하기 위한 반사 층 및 반사 층을 형성하는 방법들이 제공된다. 반사 층은 하나 이상의 절연 재료를 포함하는 유전체 층을 포함할 수 있다. 유전체 층 및 후속하는 금속 층과의 강건한 접착 특성들을 갖는 중간 층이 유전체 층 위에 형성될 수 있다. 중간 층은 하나 이상의 절연 재료보다 높은 반응 엔탈피를 갖는 하나 이상의 재료를 포함할 수 있다. 더 높은 반응 엔탈피로 인해, 중간 층 내의 하나 이상의 재료의 원자들은 하나 이상의 절연 재료의 원자들과의 결합들을 형성할 수 있다. 금속 층은 발광 다이오드(LED)의 활성 영역으로부터 방출된 광을 반사하기 위해 중간 층 상에 형성될 수 있다.
첨부 도면과 함께 예로서 주어진 다음의 설명으로부터 보다 상세한 이해가 될 수 있다.
도 1은 예시적인 Ⅲ-질화물 발광 다이오드(LED) 디바이스를 도시한 단면도이고;
도 2는 방출 층 상에 유전체 층을 형성한 것을 도시한 단면도이고;
도 3은 유전체 층 상에 중간 층을 형성한 것을 도시한 단면도이고;
도 4는 반사 층을 형성하기 위해 중간 층 상에 금속 층을 형성한 것을 도시한 단면도이고;
도 5a-5b는 예시적인 반사 층의 단면을 도시한 투과 전자 현미경(TEM) 마이크로그래프들이고;
도 6은 반사 층을 형성하는 방법을 도시한 플로우 차트이고;
도 7은 반사 층을 형성하는 또 하나의 방법을 도시한 플로우 차트이고;
도 8은 반사 층을 형성하는 또 하나의 방법을 도시한 플로우 차트이고;
도 9는 반사 층을 형성하는 또 하나의 방법을 도시한 플로우 차트이다.
상이한 발광 다이오드("LED") 구현들의 예들이 첨부 도면들을 참조하여 이후에 보다 완전히 설명될 것이다. 이들 예는 상호 배타적이 아니고, 한 예에서 발견된 특징들은 추가적인 구현들을 달성하기 위해 하나 이상의 다른 예에서 발견된 특징들과 조합될 수 있다. 따라서, 첨부 도면들에 도시한 예들은 단지 예시 목적들을 위해 제공되고 그들은 본 개시내용을 어떤 식으로 제한하려는 것이 아니라는 것을 이해할 것이다. 유사한 번호들은 전체에 걸쳐 유사한 요소들을 참조한다.
용어들 제1, 제2 등이 다양한 요소들을 설명하기 위해 본원에서 사용될 수 있지만, 이들 요소는 이들 용어에 의해 제한되지 않아야 한다는 것을 이해할 것이다. 이들 용어는 한 요소를 다른 요소와 구별하기 위해서만 사용될 수 있다. 예들 들어, 본 발명의 범위에서 벗어나지 않고서, 제1 요소는 제2 요소라고 할 수 있고, 유사하게, 제2 요소는 제1 요소라고 할 수 있다. 본원에 사용된 것과 같이, 용어 "및/또는"은 연관된 리스트된 아이템들 중 하나 이상의 임의의 그리고 모두의 조합들을 포함한다.
층, 영역 또는 기판과 같은 요소가 또 하나의 요소 "상에" 있거나 "위로" 연장한다고 할 때, 그것은 다른 요소 바로 위에 있거나 바로 위로 연장할 수 있고 또는 개재 요소들이 또한 존재할 수 있다는 것을 이해할 것이다. 반대로, 요소가 또 하나의 요소 "바로 위에" 있거나 "바로 위로" 연장한다고 할 때, 개재 요소들은 존재하지 않는다. 요소가 또 하나의 요소에 "접속" 또는 "결합"된다고 할 때, 그것은 다른 요소에 직접 접속 또는 결합될 수 있고 또는 개재 요소들이 존재할 수 있다는 것을 또한 이해할 것이다. 반대로, 요소가 또 하나의 요소에 "직접 접속" 또는 "직접 결합"된다고 할 때, 개재 요소들은 존재하지 않는다. 이들 용어는 도면들에 도시된 임의의 배향 이외에 요소의 상이한 배향들을 포함하고자 한다는 것을 이해할 것이다.
"아래에" 또는 "위에" 또는 "상부" 또는 "하 부" 또는 "수평" 또는 "수직"과 같은 상대적 용어들은 도면들에 도시된 것과 같은 하나의 요소, 층 또는 영역의 또 하나의 요소, 층 또는 영역과의 관계를 설명하기 위해 본원에서 사용될 수 있다. 이들 용어는 도면들에 도시된 임의의 배향 이외에 디바이스의 상이한 배향들을 포함하고자 한다는 것을 이해할 것이다.
반도체 발광 다이오드들(LED들)은 현재 가용한 가장 효율적인 광원들에 속한다. 가시 스펙트럼에 걸쳐 동작할 수 있는 LED들의 제조에 사용되는 재료들은 Ⅲ-Ⅴ족 반도체들, 특히 Ⅲ-질화물 재료들이라고 할 수 있는, 갈륨, 알루미늄, 인듐, 및 질소의 2원, 3원, 및 4원 합금들을 포함한다. 전형적으로, Ⅲ-질화물 디바이스들은 금속 유기 화학 증착(MOCVD), 분자 빔 에피택시(MBE), 또는 다른 에피택셜 기술들에 의해 사파이어, 실리콘 탄화물, 또는 Ⅲ-질화물 기판들 상에 에피택셜 성장한다. 이들 기판의 일부는 절연성이거나 도전성이 약하다. 이러한 기판들 상에 성장한 반도체 결정들로부터 제조된 디바이스들은 디바이스의 동일한 측 상의 에피택셜-성장한 반도체와의 양극성과 음극성 둘 다의 전기적 접점들을 가질 수 있다. 대조적으로, 도전성 기판들 상에 성장한 반도체 디바이스들은 하나의 전기적 접점이 에피택셜 성장한 재료 상에 형성되고 다른 전기적 접점이 기판 상에 형성되도록 제조될 수 있다. 그러나, 도전성 기판들 상에 제조된 디바이스들은 또한 에피택셜 재료가 LED 칩으로부터의 광 추출을 개선시키고, 칩의 전류 이송 능력을 개선시키거나, LED 다이의 열 흡수를 개선시키도록 플립-칩 기하구조 상에 성장되는 디바이스의 동일한 측 상의 양 접점을 갖도록 설계될 수 있다. 효율적인 LED 디바이스들을 제조하기 위해서, 접점들은 적절한 극성의 전기적 캐리어들이 그들이 광을 발생하기 위해 재조합하는 반도체 접합의 p형 및 n형 측들 내로 주입되도록 서로 전기적으로 분리될 수 있다.
이제 도 1을 참조하면, 예시적인 Ⅲ-질화물 LED 디바이스(100)를 도시한 단면도가 도시된다. 예를 들어, n형 층(102), 활성 영역(104), 및 p형 층(106)을 포함하는 하나 이상의 반도체 층이 기판(108) 상에 에피택셜 성장할 수 있다. p형 접점(110) 및 n형 접점(112)은 위에 설명된 것과 같이 디바이스의 동일한 측 상에 형성될 수 있다. p형 접점(110)과 n형 접점(112) 간의 전기적 분리는 최상부 층으로부터 하부 n형 층(102) 내로 아래로 연장하는 디바이스 내로 메사 구조체(114)를 에칭하고 분리되어 정해진 p형 접점(110) 및 n형 접점(112)을 형성함으로써 달성될 수 있다. LED는 서브마운트 어셈블리(116)에 장착될 수 있고, 서브마운트 어셈블리(116)는 LED가 솔더 범프들로 장착되는 서브마운트를 포함할 수 있다. 솔더 범프들은 서브마운트와 LED 사이에 갭을 생성할 수 있다. 접속된 LED와 서브 마운트 어셈블리는 그 후 높은 굴절률의 젤 또는 에폭시 내에 캡슐화될 수 있다.
높은 굴절률의 젤 또는 에폭시는 기판(108)의 굴절률과 가능한 한 가깝게 정합하도록 선택될 수 있는데, 왜냐하면 디바이스에서 발생된 광은 기판(108)을 통해 추출될 수 있기 때문이다. 광이 2개의 재료들 사이의 계면에 입사할 때, 굴절률의 차이는 광이 그 계면에서 얼마나 많이 반사되는지, 그리고 광이 그것을 통해 얼마나 많이 투과되는지를 결정한다. 굴절률의 차이가 클수록, 광은 더 많이 반사된다. 그러므로, 사파이어 기판의 굴절률과 디바이스를 캡슐화하는 높은 굴절률의 젤 또는 에폭시 간의 작은 차이는 기판(108)의 방출 표면들에 도달하는 디바이스에서 발생된 광의 대부분이 디바이스로부터 추출되는 것을 보장할 수 있다.
광자들은 활성 영역(104) 내에 발생될 수 있다. 반도체 활성 영역(104)로부터 LED 패키지 내로 그리고 밖으로 광자들을 추출하는 것은 부분적으로 반도체 층들의 높은 굴절률들로 인해 어려울 수 있다. 에피택셜 반도체 층 내에 방출된 광자들은 반도체 층들과 기판(108) 사이의 계면, 메사(114)의 벽(122)과 서브 마운트 어셈블리(116) 내의 높은 굴절률의 젤 또는 에폭시의 계면, 또는 반도체 층들과 금속 접점들 사이의 계면에 입사할 수 있다. 3개의 계면들 중 어느 것에 입사하는 광자들은 재료 굴절률의 스텝(step)을 향한다. 굴절률의 이러한 스텝은 이러한 계면에 입사한 광선(118)이 투과된 부분(118a)과 반사된 부분(118b)으로 분리되게 할 수 있다. 메사(114)의 벽(122)로부터 밖으로 투과되는 광(즉, 부분(118a))은 유용한 방향으로 디바이스 밖으로 지향되지 않을 수 있다. 그러므로, 메사(114)의 벽(122)에서의 투과를 통해 손실된 광은 Ⅲ-질화물 LED 디바이스(100)의 낮은 광 추출 효율의 원인이 될 수 있다.
디바이스를 캡슐화하는 높은 굴절률의 젤 또는 에폭시는 접점들 간의 반도체 층들과 서브마운트 어셈블리(116) 사이의 메사(114)의 벽(122)에서의 계면의 굴절률의 작은 차이를 야기할 수 있다. 결과적으로, 이 영역에 입사한 광의 많은 부분이 서브마운트 어셈블리의 방향으로 투과될 수 있어서, 상당한 광학 손실을 야기할 수 있다. 위에 설명된 것과 같이, 서브마운트 어셈블리(116)를 향하는 영역에서 추출된 광은 Ⅲ-질화물 LED 디바이스(100)로부터 유용하게 추출되지 않을 수 있다.
광이 디바이스를 통해 전파할 때, 그것은 감쇠될 수 있다. 감쇠는 반도체 내의 모든 장소들에서 발생할 수 있지만, 예를 들어, n형 층(102)과 기판(108) 사이의; 반도체 층들과 접점들 사이의; 활성 영역(104) 내의; 및 n형 층(102)과 기판(108) 사이에 존재하는 임의의 핵형성 층 내의 계면들에서 가장 클 가능성이 있다. 추가의 광이 전파하면, 광은 더 많이 감쇠된다. 큰 각도 β - 이 각도는 기판(108)에 대한 전파의 각도임 - 로 반도체 층을 통해 이동하는 광선들은 작은 각도 β를 갖는 광선들과 비교하여 기판(108)에 평행하게 해상되는(resolved) 반도체 내의 주어진 거리를 이동하기 위해 더 긴 경로를 요구할 수 있다. 광선이 반사될 때마다, 전파의 각도의 부호는 반전될 수 있다. 예를 들어, 각도 β로 전파하는 광선은 반사 시 각도 -β로 전파할 수 있다. 큰 각도 β 광선들은 활성 영역(104)을 통해 더 많은 횟수 통과할 수 있고 더 많은 횟수로 다양한 계면들에서 반사될 수 있다. 광선이 반사될 때마다, 그것은 더 많이 감쇠된다. 이러한 광선들은 그러므로 더 얕은 각도들 β로 이동하는 광선보다 x 방향에서 전파의 단위 거리 당 더 많은 감쇠를 받을 수 있다. 그러므로, 메사(114)의 벽(122)에 입사하는 플럭스(광출력)의 대부분은 얕은 각도들 β로 입사한다. 접점들 내의 일부 흡수를 갖는 디바이스(예를 들어, 알루미늄 p형 접점을 갖는 디바이스)에 대해, 메사(114)의 벽(122)에 입사하는 전체 플럭스의 70% 이상은 약 -10도<β<30도의 범위 내의 각도로 입사할 수 있다. 순수 은 p형 접점(110)과 같은 높은 반사성 p형 접점(110)을 갖는 디바이스에 대해, 이 동일한 각도 범위 내의 메사(114)의 벽(122)에 입사하는 플럭스의 비율은 약 60%로 떨어질 수 있다.
반사 층(120)은 활성 영역(104)으로부터 방출된 광을 반사하기 위해 사용될 수 있다. 반사 층(120)은 유전체 층들, 금속 스택들, 합성 미러들, 또는 분배 브래그 반사기들(DBR) 중 하나 이상을 포함할 수 있다. 반사 층(120)은 메사(114)의 벽(122)에 입사하는 광의 반사를 최대화하기 위해 메사(114)의 벽(122) 상에 형성될 수 있다. 반사 층(120)은 투명한 도전 층, 유전체 층, 및 금속 미러를 포함할 수 있다. 합성 미러는 금속 미러가 유전체 층 바로 위에 형성되는 것을 요구할 수 있다. 금속 미러는 예를 들어 은(Ag) 또는 금(Au)과 같은 귀금속을 포함할 수 있다. 유전체 층은 예를 들어, 실리콘의 산화물 또는 질화물 또는 마그네슘 플루오린화물과 같은 임의의 절연 재료를 포함할 수 있다.
Ag와 같은 귀금속은 실리콘 산화물과 같은 유전체 재료에 잘 접착하지 않는다는 것이 본 기술 분야에 공지되어 있다. 불량 접착은 제조 공정들 동안 문제들을 일으킬 수 있고 반사 층들의 반사율을 감소시킬 수 있다. 유전체 층의 상부 표면은 접착력을 증가시키기 위해 금속 미러의 퇴적 전에 조면화될 수 있다. 표면 특징들의 전개 및 조면화된 표면의 증가된 표면적은 귀금속과 유전체 재료 사이의 접착력을 촉진할 수 있다. 그러나, 이것은 적절한 및/또는 충분한 접착력을 보장하기에 충분하지 않을 수 있다. 접착 층은 2개 사이의 접착력을 증가시키기 위해 유전체 층과 금속 미러 사이에 도입될 수 있다. 그러나, 대부분의 접착제 층들은 광학적으로 흡수성이고 반사 층의 반사율에 나쁜 영향을 줄 수 있다. 따라서, 반사 층(120)의 전반사에의 광학적 영향을 최소화하면서 금속 미러와 유전체 층 사이의 접착의 강도들 개선시키는 것이 바람직할 수 있다.
이제 도 2를 참조하면, 방출 층(202) 상에 유전체 층(204)을 형성한 것을 도시한 단면도가 도시된다. 위에 설명된 것과 같이, 방출 층(202)은 제1 반도체 층(206), 활성 영역(208), 및 제2 반도체 층(210)을 포함할 수 있다. 방출 층(202)은 기판(212) 상에 형성될 수 있다. 기판(212)은 알루미늄 산화물과 같은 실리콘 또는 결정질 재료를 포함할 수 있고, 상용화된 사파이어 웨이퍼일 수 있다.
제1 반도체 층(206)은 Ⅲ-질화물 재료들이라고도 하는, 갈륨, 알루미늄, 인듐, 및 질소의 2원, 3원, 및 4원 합금들을 포함하는 임의의 Ⅲ-Ⅴ족 반도체들을 포함할 수 있다. 예를 들어, 제1 반도체 층(402)은 AlN, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, InN, InP, InAs, InSb를 포함하지만 이들로 제한되지 않는 Ⅲ-Ⅴ 반도체들, ZnS, ZnSe, CdSe, CdTe를 포함하지만 이들로 제한되지 않는 Ⅱ-Ⅵ 반도체들, Ge, Si, SiC를 포함하지만 이들로 제한되지 않은 Ⅳ족 반도체들, 및 이들의 혼합물들 및 합금들을 포함할 수 있다. 이들 반도체는 그들이 존재하는 LED들의 전형적인 방출 파장들에서 약 2.4 내지 약 4.1의 범위의 굴절률들을 가질 수 있다. 예를 들어, GaN과 같은 Ⅲ-질화물 반도체들은 500㎚에서 약 2.4의 굴절률들을 가질 수 있고, InGaP와 같은 Ⅲ-인화물 반도체들은 600㎚에서 약 3.7의 굴절률들을 가질 수 있다. 한 예에서, 제1 반도체 층(402)은 GaN을 포함할 수 있다.
제1 반도체 층(206)은 MOCVD, MBE, 또는 다른 에피택셜 기술들과 같은 통상적인 퇴적 기술들을 사용하여 형성될 수 있다. 제1 반도체 층(206)은 n형 도펀트들로 도핑될 수 있다.
제2 반도체 층(210) 및 활성 영역(208)은 Ⅲ-질화물 재료들이라고도 하는, 갈륨, 알루미늄, 인듐, 및 질소의 2원, 3원, 및 4원 합금들을 포함하는 임의의 Ⅲ-Ⅴ족 반도체들을 포함할 수 있다. 예를 들어, 제2 반도체 층(210) 및 활성 영역(210)은 AlN, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, InN, InP, InAs, InSb를 포함하지만 이들로 제한되지 않는 Ⅲ-Ⅴ 반도체들, ZnS, ZnSe, CdSe, CdTe를 포함하지만 이들로 제한되지 않는 Ⅱ-Ⅵ 반도체들, Ge, Si, SiC를 포함하지만 이들로 제한되지 않은 Ⅳ족 반도체들, 및 이들의 혼합물들 및 합금들을 포함할 수 있다. 이들 반도체는 그들이 존재하는 LED들의 전형적인 방출 파장들에서 약 2.4 내지 약 4.1의 범위의 굴절률들을 가질 수 있다. 예를 들어, GaN과 같은 Ⅲ-질화물 반도체들은 500㎚에서 약 2.4의 굴절률들을 가질 수 있고, InGaP와 같은 Ⅲ-인화물 반도체들은 600㎚에서 약 3.7의 굴절률들을 가질 수 있다. 한 예에서, 제2 반도체 층(210) 및 활성 영역(208)은 GaN을 포함할 수 있다.
제2 반도체 층(210) 및 활성 영역(208)은 MOCVD, MBE, 또는 다른 에피택셜 기술들과 같은 통상적인 퇴적 기술들을 사용하여 형성될 수 있다. 활성 영역(208) 및 제2 반도체 층(210)은 제1 반도체 층(206)과 함께 형성될 수 있거나 별도로 형성될 수 있다. 활성 영역(208) 및 제2 반도체 층(210)은 제1 반도체 층(206)과 유사한 반도체 재료를 포함할 수 있거나 그들의 조성은 변화할 수 있다.
제2 반도체 층(210)은 p형 도펀트들로 도핑될 수 있다. 따라서, 활성 영역(208)은 제1 반도체 층(206)과 제2 반도체 층(210)의 계면과 연관된 p-n 다이오드 접합일 수 있다. 대안적으로, 활성 영역(208)은 n형 도핑되고, p형 도핑되거나 비도핑된 하나 이상의 반도체 층을 포함할 수 있다. 활성 영역(208)은 제1 반도체 층(206) 및 제2 반도체 층(210)을 통해 적합한 전압의 인가 시 광을 방출할 수 있다. 대안적 구현들에서, 제1 반도체 층(206)과 제2 반도체 층(210)의 도전형들은 반전될 수 있다. 즉, 제1 반도체 층(206)은 p형 층일 수 있고 제2 반도체 층(210)은 n형 층일 수 있다.
방출 층(202)은 임의의 형상을 취할 수 있다는 점에 주목하여야 한다. 예를 들어, 방출 층(202)은 도 1을 참조하여 위에 설명된 것과 같이 메사와 같은 형상으로 될 수 있다. 또 하나의 예에서, 방출 층(202)은 다른 반도체 층들과 분할될 수 있고 트렌치 또는 분리 영역에 의해 또 하나의 방출 층과 분리될 수 있다.
유전체 층(204)은 방출 층(202)의 상부 표면(214) 상에 형성될 수 있다. 유전체 층(204)은 산화물, 질화물, 또는 산질화물과 같은, 하나 이상의 유전체 재료를 포함할 수 있다. 한 예에서, 유전체 층(204)은 실리콘 산화물을 포함할 수 있다. 또 하나의 예에서, 유전체 층(204)은 마그네슘 플루오린화물과 같은 금속 플루오린화물을 포함할 수 있다. 유전체 층(204)은 예를 들어, CVD, 플라즈마 강화 화학 증착(PECVD), MOCVD, 원자 층 퇴적(ALD), 증착, 반응성 스퍼터링, 화학 용액 퇴적, 스핀-온 퇴적 또는 다른 유사한 공정들과 같은 통상적인 퇴적 기술을 사용하여 형성될 수 있다. 유전체 층(204)은 약 100㎚ 내지 약 1000㎚의 범위의 두께 T204를 가질 수 있다. 유전체 층(204)은 통상적인 기술들을 사용하여 패터닝되고 에칭될 수 있다.
유전체 층(204)은 방출 층(202)의 구성에 따라 임의의 표면 상에 형성될 수 있다는 점에 주목하여야 한다. 예를 들어, 유전체 층(204)은 도 1을 참조하여 위에서 보여지는 것과 같이 제1 반도체 층(206), 활성 영역(208), 및 제2 반도체 층(210)과 접촉할 수 있다. 또 하나의 예에서, 유전체 층(204)은 기판(212)의 하부 표면(216) 상에 형성될 수 있다. 또 하나의 예에서, 유전체 층(204)은 방출된 광을 파장 변환하기 위해 방출 층(202) 상에 형성된 인광체 영역(도시 안됨) 상에 형성될 수 있다.
이제 도 3을 참조하면, 유전체 층(204) 상에 중간 층(302)을 형성한 것을 도시한 단면도가 도시된다. 중간 층(302)은 유전체 층(204)의 재료보다 높은 반응 엔탈피를 갖는 재료를 포함한다. 예를 들어, 유전체 층(204)이 하나 이상의 산화물을 포함하면, 중간 층(302)은 유전체 층(204)의 재료보다 높은 산화 엔탈피를 갖는 하나 이상의 재료를 포함한다. 또 하나의 예에서, 유전체 층(204)이 플루오린화물을 포함하면, 중간 층(302)은 유전체 층(204)의 재료보다 높은 플루오르화 엔탈피를 갖는 하나 이상의 재료를 포함할 수 있다.
중간 층(302)은 예를 들어, Mg, Al, Ge, Ti, Si, Ta, Mn, W, Co, Ni, Cu, Ru, Pd, Pt, 및 Ag와 같은, 하나 이상의 금속성 재료의 원자들을 포함할 수 있다. 한 예예서, 중간 층은 형성된 결합 당 약 550kJ/몰 내지 형성된 결합 당 약 600kJ/몰의 산화물 형성의 음의 열을 가질 수 있는 Al을 포함할 수 있다. 이것은 형성된 결합 당 약 400kJ/몰 내지 형성된 결합 당 약 500kJ/몰일 수 있는 실리콘 이산화물의 산화물 형성의 음의 열보다 클 수 있다. 중간 층(302)은 유전체 층(204)에 잘 접착할 수 있다.
중간 층(302)은 예를 들어, CVD, PECVD, MOCVD, ALD, 증착, 반응성 스퍼터링, 화학 용액 퇴적, 도금, 스핀-온 퇴적 또는 다른 유사한 공정들과 같은 통상적인 퇴적 기술을 사용하여 형성될 수 있다. 중간 층(302)은 약 1옹스트롬 내지 약 50옹스트롬의 범위의 두께 T302를 가질 수 있다. 한 예에서, 중간 층(302)은 약 5옹스트롬 내지 약 20옹스트롬의 범위의 두께 T302를 가질 수 있다.
이제 도 4를 참조하면, 반사 층(404)을 형성하기 위해 중간 층(302) 상에 금속 층(402)을 형성한 것을 도시한 단면도가 도시된다. 금속 층(402)은 광을 반사하는 하나 이상의 금속성 재료를 포함할 수 있다. 예를 들어, 금속 층(402)은 Ru, Rh, Pd, Ag, Os, Ir, Pd, 및 Au와 같은 귀금속을 포함할 수 있다. 금속 층(402)은 위에 설명된 금속들 중 하나 이상의 금속의 스택들을 포함할 수 있다.
금속 층(402)은 예를 들어, CVD, PECVD, MOCVD, ALD, 증착, 반응성 스퍼터링, 화학 용액 퇴적, 도금, 스핀-온 퇴적 또는 다른 유사한 공정들과 같은 통상적인 퇴적 기술을 사용하여 형성될 수 있다. 금속 층(402)은 약 50㎚ 내지 약 1000㎚의 범위의 두께 T402를 가질 수 있다. 중간 층(302)은 금속 층(402)에 잘 접착할 수 있다.
퇴적 시에, 및/또는 후속하는 어닐링 단계들에서, 중간 층(302) 내의 원자들은 하부 유전체 층(204)으로부터의 원자들과 부분적으로 반응할 수 있고 중간 층(302)은 광학적으로 투명하게 될 수 있다. 중간 층(302)은 하부 유전체 층(204)보다 높은 반응 엔탈피를 가질 수 있기 때문에, 접착 층을 형성하는 원자들은 서로 간의 결합을 파괴하고 유전체 층(204) 내의 원자들과의 결합을 형성할 수 있다. 예를 들어, Al이 중간 층(302)을 형성하기 위해 사용되고 실리콘 산화물이 유전체 층(204)을 형성하기 위해 사용되면, Al 원자들은 유전체 층(204) 내의 기존의 Si-O 결합을 파괴하고 단일의 Al-O 결합을 형성할 수 있다. 유전체 층(204)이 Si-O-Si 결합들을 가질 수 있는 경우에, 그것은 Al 원자로 종단할 수 있는 Si 상의 댕글링 결합(dangling bond)을 갖는 Si-O-Al 결합들을 이제 포함할 수 있다.
반응 엔탈피는 중간 층(302)과 유전체 층(204) 사이가 어떤 결합인지를 예측하기 위한 가이드의 역할을 한다. 상기 예에서, Si-O 결합을 파괴하고 Al-O 결합을 형성하는 것은 더 높은 산화 엔탈피를 갖는 중간 층(302)으로 인해 에너지적으로 유리하여, 접착을 가능하게 한다. 중간 층(302)의 두께 T302는 유전체 층(204)과 금속 층(402) 사이의 접착력을 개선시키기에 충분할 수 있지만, 중간 층(302) 내의 재료의 대부분이 하부 유전체 층(204)과 반응하지 않도록 너무 두껍지는 않다. 중간 층(302) 상의 원자들이 산화하여 유전체 층(204) 내의 원자들과 반응할 때, 결과적인 결합들은 큰 밴드 갭을 갖는 산화물들을 발생할 수 있다. 이것은 활성 영역(208)으로부터 방출된 양성자들이 저항이 거의 없거나 없이 유전체 층(204) 및 중간 층(302)을 통해 통과하게 하고 금속 층(402)으로부터 반사하게 한다. 바꾸어 말하면, 큰 밴드 갭으로 인해, 유전체 층(204) 및 중간 층(302)은 활성 영역(208)으로부터 방출된 광에 실질적으로 투명할 수 있다.
이제 도 5a-5b를 참조하면, 예시적인 반사 층(404)의 단면을 도시한 투과 전자 현미경(TEM) 마이크로그래프들이 도시된다. 도 5a는 방출 층(202), 유전체 층(204), 중간 층(302), 및 금속 층(402)을 도시한다. 도 5b는 유전체 층(204), 중간 층(302), 및 금속 층(402)을 도시한 반사 층(404)의 확대이다. 도 5b에서 알 수 있는 것과 같이, 중간 층(302)의 원자들은 접착 결합을 형성하기 위해 유전체 층(204)의 원자들과 반응할 수 있다.
도 1-5b는 에피택셜 성장한 GaN 상에 형성된 반사 층(404)을 도시하고, 반사 층(404)은 유전체 층과 귀금속 간의 양호한 접착을 요구하는 모든 광감지 계면들에서 사용될 수 있다는 점에 주목하여야 한다. 예를 들어, 반사 층(404)은 하나 이상의 반도체 층이 형성되는 기판의 임의의 표면 상에 형성될 수 있다. 또 하나의 예에서, 반사 층(404)은 활성 영역으로부터 방출된 광을 파장 변환하기 위해 사용된 인광체 영역 상에 형성될 수 있다.
이제 도 6을 참조하면, 반사 층(404)을 형성하는 방법을 도시한 플로우 차트가 도시된다. 단계 602에서, 진공이 형성될 수 있다. 단계 604에서, 유전체 층(204)은 진공을 파괴하지 않고서 위에 설명된 방법들 중 하나 이상을 사용하여 형성될 수 있다. 단계 606에서, 중간 층(302)은 진공을 파괴하지 않고서 위에 설명된 하나 이상의 방법을 사용하여 형성될 수 있다. 단계 608에서, 금속 층(402)은 진공을 파괴하지 않고서 위에 설명된 방법들 중 하나 이상을 사용하여 형성될 수 있다. 단계 610에서, 진공은 파괴될 수 있다.
이제 도 7을 참조하면, 반사 층(404)을 형성하는 또 하나의 방법을 도시한 플로우 차트가 도시된다. 단계 702에서, 진공이 형성될 수 있다. 단계 704에서, 유전체 층(204)은 진공을 파괴하지 않고서 위에 설명된 방법들 중 하나 이상을 사용하여 형성될 수 있다. 단계 706에서, 중간 층(302)은 진공을 파괴하지 않고서 위에 설명된 하나 이상의 방법을 사용하여 형성될 수 있다. 단계 708에서, 진공은 파괴될 수 있다. 단계 710에서, 금속 층(402)은 위에 설명된 방법들 중 하나 이상을 사용하여 형성될 수 있다. 대안적 예에서, 제2 진공은 단계 710을 수행하기 전에 형성될 수 있다.
이제 도 8을 참조하면, 반사 층(404)을 형성하는 또 하나의 방법을 도시한 플로우 차트가 도시된다. 단계 802에서, 진공이 형성될 수 있다. 단계 804에서, 유전체 층(204)은 진공을 파괴하지 않고서 위에 설명된 방법들 중 하나 이상을 사용하여 형성될 수 있다. 단계 806에서, 진공은 파괴될 수 있다. 단계 808에서, 중간 층(302)은 위에 설명된 하나 이상의 방법을 사용하여 형성될 수 있다. 단계 810에서, 금속 층(402)은 위에 설명된 방법들 중 하나 이상을 사용하여 형성될 수 있다. 대안적 예에서, 제2 진공은 단계 808 또는 단계 810을 수행하기 전에 형성될 수 있다.
이제 도 9를 참조하면, 반사 층(404)을 형성하는 또 하나의 방법을 도시한 플로우 차트가 도시된다. 단계 902에서, 진공이 형성될 수 있다. 단계 904에서, 유전체 층(204)은 진공을 파괴하지 않고서 위에 설명된 방법들 중 하나 이상을 사용하여 형성될 수 있다. 단계 906에서, 중간 층(302)은 진공을 파괴하지 않고서 위에 설명된 하나 이상의 방법을 사용하여 형성될 수 있다. 단계 908에서, 진공은 파괴될 수 있다.
진공이 파괴될 때, 자연 산화물이 중간 층(302)의 상부 표면 상에 형성할 수 있다. 자연 산화물은 중간 층(302)과 유전체 층(204) 및/또는 금속 층(402) 사이의 접착에 방해할 수 있다. 단계 910에서, 중간 층(302)의 상부 표면은 자연 산화물의 층을 제거하기 위해 세정되고 준비될 수 있다. 세정 및 준비는 통상적인 세척, 에칭, 또는 평탄화 공정을 포함할 수 있다.
단계 912에서, 금속 층(402)은 자연 산화물이 위에 설명된 방법들 중 하나 이상을 사용하여 제거된 후에 형성될 수 있다. 대안적 예에서, 제2 진공은 단계 910 내지 단계 912를 수행하기 전에 형성될 수 있다.
특징들 및 요소들이 특정한 조합들로 위에 설명되었지만, 본 기술 분야의 통상의 기술자는 각각의 특징 또는 요소가 단독으로 또는 다른 특징들 및 요소들과 임의로 조합하여 사용될 수 있다는 것을 알 것이다. 또한, 본원에 설명된 방법들은 컴퓨터 또는 프로세서에 의한 실행을 위해 컴퓨터 판독가능 매체 내에 포함된 컴퓨터 프로그램, 소프트웨어, 또는 펌웨어에서 구현될 수 있다. 컴퓨터 판독가능 매체의 예들은 (유선 또는 무선 접속들을 통해 전송되는) 전자 신호들 및 컴퓨터 판독가능 저장 매체를 포함한다. 컴퓨터 판독가능 저장 매체의 예들은 리드 온리 메모리(ROM), 랜덤 액세스 메모리(RAM), 레지스터, 캐시 메모리, 반도체 메모리 디바이스들, 내부 하드 디스크들 및 이동식 디스크들과 같은 자기 매체, 자기-광학 매체, 및 CD-ROM 디스크들, 및 디지털 다기능 디스크들(DVD들)과 같은 광학 매체를 포함하지만, 이들로 제한되지 않는다.

Claims (20)

  1. 도전성 반사 층으로서,
    하부 층 상에 있고, 제1 반응 엔탈피를 갖는 유전체 층;
    상기 유전체 층 상에 있는 중간 층; 및
    상기 중간 층 상에 있는 금속 층 - 상기 금속 층 및 상기 중간 층은 상기 하부 층에 전기적으로 결합됨 -
    을 포함하는, 도전성 반사 층.
  2. 제1항에 있어서, 상기 하부 층은 전기적 도전성인, 도전성 반사 층.
  3. 제1항에 있어서, 상기 중간 층은 상기 제1 반응 엔탈피보다 큰 제2 반응 엔탈피를 갖는, 도전성 반사 층.
  4. 제1항에 있어서, 상기 유전체 층은 5옹스트롬 내지 50옹스트롬의 범위의 두께를 갖는, 도전성 반사 층.
  5. 제1항에 있어서, 상기 금속 층은 50㎚ 내지 1000㎚의 범위의 두께를 갖는, 도전성 반사 층.
  6. 제1항에 있어서, 상기 유전체 층은 실리콘 산화물을 포함하는, 도전성 반사 층.
  7. 제1항에 있어서, 상기 중간 층은 알루미늄을 포함하는, 도전성 반사 층.
  8. 제1항에 있어서, 상기 금속 층은 귀금속을 포함하는, 도전성 반사 층.
  9. 제1항에 있어서, 상기 중간 층의 원자들 대부분은 상기 유전체 층의 원자들과의 결합(bond)을 형성하는, 도전성 반사 층.
  10. 제1항에 있어서, 상기 유전체 층은 방출 층 상에 있는, 도전성 반사 층.
  11. 도전성 반사 층을 형성하는 방법으로서,
    하부 층 상에 제1 반응 엔탈피를 갖는 유전체 층을 형성하는 단계;
    상기 유전체 층 상에 중간 층을 형성하는 단계; 및
    상기 중간 층 상에 금속 층을 형성하는 단계 - 상기 금속 층 및 상기 중간 층은 상기 하부 층에 전기적으로 결합됨 -
    를 포함하는 방법.
  12. 제11항에 있어서, 상기 하부 층은 전기적 도전성인 방법.
  13. 제11항에 있어서, 상기 중간 층은 상기 제1 반응 엔탈피보다 큰 제2 반응 엔탈피를 갖는 방법.
  14. 제11항에 있어서, 상기 유전체 층은 5옹스트롬 내지 1000옹스트롬의 범위의 두께를 갖는 방법.
  15. 제11항에 있어서, 상기 유전체 층은 실리콘 산화물을 포함하는 방법.
  16. 제11항에 있어서, 상기 중간 층은 알루미늄을 포함하는 방법.
  17. 제11항에 있어서, 상기 금속 층은 귀금속을 포함하는 방법.
  18. 제11항에 있어서, 상기 중간 층의 원자들 대부분은 상기 유전체 층의 원자들과의 결합을 형성하는 방법.
  19. 제11항에 있어서, 상기 유전체 층은 방출 층 상에 배치되는 방법.
  20. 발광 다이오드(LED) 디바이스로서,
    발광 층: 및
    도전성 반사 층
    을 포함하고, 상기 도전성 반사층은
    하부 층 상에 있고, 제1 반응 엔탈피를 갖는 유전체 층;
    상기 유전체 층 상에 있는 중간 층; 및
    상기 중간 층 상에 있는 금속 층 - 상기 금속 층 및 상기 중간 층은 상기 하부 층에 전기적으로 결합됨 -
    을 포함하는, 발광 다이오드(LED) 디바이스.
KR1020207024642A 2018-01-26 2019-01-28 귀금속들을 산화물들에 접속하기 위한 광학적으로 투명한 접착 층 KR20200121815A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US15/881,140 2018-01-26
US15/881,140 US20190237629A1 (en) 2018-01-26 2018-01-26 Optically transparent adhesion layer to connect noble metals to oxides
EP18165085.4 2018-03-29
EP18165085 2018-03-29
PCT/US2019/015329 WO2019148064A1 (en) 2018-01-26 2019-01-28 Optically transparent adhesion layer to connect noble metals to oxides

Publications (1)

Publication Number Publication Date
KR20200121815A true KR20200121815A (ko) 2020-10-26

Family

ID=65278478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207024642A KR20200121815A (ko) 2018-01-26 2019-01-28 귀금속들을 산화물들에 접속하기 위한 광학적으로 투명한 접착 층

Country Status (5)

Country Link
EP (1) EP3743949A1 (ko)
KR (1) KR20200121815A (ko)
CN (1) CN111971806A (ko)
TW (1) TWI703740B (ko)
WO (1) WO2019148064A1 (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3707947B2 (ja) * 1999-02-12 2005-10-19 三菱化学株式会社 半導体発光素子
JP4961887B2 (ja) * 2005-09-07 2012-06-27 豊田合成株式会社 固体素子デバイス
US8143636B2 (en) * 2008-11-18 2012-03-27 Epistar Corporation Light-emitting device
JP4441658B1 (ja) * 2008-12-19 2010-03-31 国立大学法人東北大学 銅配線形成方法、銅配線および半導体装置
JP5659728B2 (ja) * 2010-11-22 2015-01-28 パナソニックIpマネジメント株式会社 発光素子
KR20130068448A (ko) * 2011-12-15 2013-06-26 한국전자통신연구원 발광다이오드
JP5819335B2 (ja) * 2013-02-18 2015-11-24 株式会社東芝 半導体発光装置およびその製造方法
US20150280078A1 (en) * 2014-03-31 2015-10-01 SemiLEDs Optoelectronics Co., Ltd. White flip chip light emitting diode (fc led) and fabrication method
TWI614920B (zh) * 2014-05-19 2018-02-11 晶元光電股份有限公司 光電元件及其製造方法
CN108598251B (zh) * 2014-06-10 2021-12-03 世迈克琉明有限公司 半导体发光元件
US9543488B2 (en) * 2014-06-23 2017-01-10 Seoul Viosys Co., Ltd. Light emitting device
TWI565098B (zh) * 2015-06-10 2017-01-01 隆達電子股份有限公司 發光元件

Also Published As

Publication number Publication date
TW201933623A (zh) 2019-08-16
WO2019148064A1 (en) 2019-08-01
EP3743949A1 (en) 2020-12-02
TWI703740B (zh) 2020-09-01
CN111971806A (zh) 2020-11-20

Similar Documents

Publication Publication Date Title
JP4907842B2 (ja) 平面全方位リフレクタを有する発光ダイオード
US8319243B2 (en) Nitride semiconductor light-emitting device and method of manufacturing the same
US8093607B2 (en) Optoelectronic semiconductor component
JP5797640B2 (ja) 反射構造を有する半導体発光ダイオードおよびその製造方法
US8378461B2 (en) Light-emitting devices having an active region with electrical contacts coupled to opposing surfaces thereof
US20030205712A1 (en) Semiconductor LED flip-chip with dielectric coating on the mesa
US20200395506A1 (en) Semiconductor light-emitting element
US11387386B2 (en) Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP2019204981A (ja) 多孔質の反射性コンタクトを有するデバイス
JP2020177996A (ja) 半導体発光素子および半導体発光素子の製造方法
US20050017253A1 (en) Nitride-based compound semiconductor light-emitting device and method of fabricating the same
JP6570702B1 (ja) 半導体発光素子および半導体発光素子の製造方法
US20240250218A1 (en) Optically transparent adhesion layer to connect noble metals to oxides
KR102662481B1 (ko) 반사층을 갖는 장착부 상의 발광 디바이스
US11990575B2 (en) Light-emitting device
JP5245529B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
TWI703740B (zh) 連接貴金屬至氧化物之光學透明黏著層
JP2019208056A (ja) 半導体発光素子
US20240274766A1 (en) Light-emitting device
US11888091B2 (en) Semiconductor light emitting device and light emitting device package
JP2013207108A (ja) 発光ダイオード素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application