KR20200114928A - Multilayered capacitor - Google Patents
Multilayered capacitor Download PDFInfo
- Publication number
- KR20200114928A KR20200114928A KR1020190054166A KR20190054166A KR20200114928A KR 20200114928 A KR20200114928 A KR 20200114928A KR 1020190054166 A KR1020190054166 A KR 1020190054166A KR 20190054166 A KR20190054166 A KR 20190054166A KR 20200114928 A KR20200114928 A KR 20200114928A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor body
- plating
- layer
- capacitor
- phosphorus
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 65
- 238000007747 plating Methods 0.000 claims abstract description 69
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 33
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims abstract description 23
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 21
- 239000011574 phosphorus Substances 0.000 claims abstract description 21
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 14
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 8
- 238000007772 electroless plating Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 abstract description 10
- 230000001070 adhesive effect Effects 0.000 abstract description 10
- 230000003313 weakening effect Effects 0.000 abstract description 3
- 230000007797 corrosion Effects 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
Description
본 발명은 적층형 커패시터에 관한 것이다.The present invention relates to a multilayer capacitor.
일반적인 적층형 커패시터는, 외부 전극의 도금층이 니켈 도금층과 주석 도금층으로 이루어지며, 기판에 실장시 주석을 포함하는 솔더(Sn-base solder)를 사용하고 있다.In general multilayer capacitors, a plating layer of an external electrode is made of a nickel plating layer and a tin plating layer, and when mounted on a substrate, a solder containing tin (Sn-base solder) is used.
그러나, 주석을 포함하는 솔더의 경우, 제품에서 150℃ 이상의 고온 신뢰성을 요구하는 경우 크랙 등의 문제가 발생할 수 있고, 이에 최근에는 접합 물질로서 에폭시와 금속성 필러를 주성분으로 하는 전도성 접착제 등이 사용되는 추세이다.However, in the case of a solder containing tin, a problem such as crack may occur when the product requires high temperature reliability of 150°C or higher, and thus, a conductive adhesive mainly composed of epoxy and metallic filler is used as a bonding material. It is a trend.
그러나, 접합 물질로 상기의 전도성 접착제를 사용하면, 외부 전극의 도금층이 주석으로 이루어지는 경우, 전도성 접착제와 도금층 간의 접합력이 저하되므로, 적층형 커패시터의 실장 불량을 증가시키는 문제가 발생할 수 있다.However, when the above-described conductive adhesive is used as a bonding material, when the plating layer of the external electrode is made of tin, the bonding strength between the conductive adhesive and the plating layer decreases, and thus a problem of increasing the mounting failure of the multilayer capacitor may occur.
본 발명의 목적은 적층형 커패시터를 전도성 접착제를 사용하여 기판에 실장 할 때, 고온 신뢰성을 요구하더라도, 전도성 접착제와 도금층 간의 접합력 약화를 방지하여 실장 불량을 방지할 수 있는 적층형 커패시터를 제공하는데 있다.It is an object of the present invention to provide a multilayer capacitor capable of preventing mounting defects by preventing weakening of the bonding strength between the conductive adhesive and the plating layer even if high temperature reliability is required when mounting the multilayer capacitor on a substrate using a conductive adhesive.
본 발명의 일 측면은, 유전체층 및 복수의 내부 전극을 포함하는 커패시터 바디; 및 상기 커패시터 바디의 양 단부에 각각 배치되어 내부 전극의 노출된 부분과 접속되는 외부 전극; 을 포함하며, 상기 외부 전극은, 상기 커패시터 바디에 상기 내부 전극과 접속되도록 형성되는 도전층; 니켈(Ni)과 인(P)을 포함하고, 상기 도전층을 커버하도록 형성되는 내측 도금층; 및 팔라듐(Pd)과 인(Pd)을 포함하고, 상기 내측 도금층을 커버하도록 형성되는 외측 도금층; 을 포함하는 적층형 커패시터를 제공한다.An aspect of the present invention is a capacitor body including a dielectric layer and a plurality of internal electrodes; And external electrodes disposed at both ends of the capacitor body and connected to exposed portions of the internal electrodes. And a conductive layer formed on the capacitor body to be connected to the internal electrode; An inner plating layer containing nickel (Ni) and phosphorus (P) and formed to cover the conductive layer; And an outer plating layer including palladium (Pd) and phosphorus (Pd) and formed to cover the inner plating layer. It provides a stacked capacitor comprising a.
본 발명의 일 실시 예에서, 상기 내측 도금층은, 내측 도금층의 총 중량에 대하여 인의 함량이 4 중량% 초과 8 중량% 이하일 수 있다.In an embodiment of the present invention, the inner plating layer may have a phosphorus content of more than 4% by weight and 8% by weight or less based on the total weight of the inner plating layer.
본 발명의 일 실시 예에서, 상기 커패시터 바디는, 서로 대향하는 제1 및 제2 면과, 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면과, 제1 및 제2 면과 연결되고 제3 및 제4 면과 연결되는 제5 및 제6 면을 포함하고, 유전체층을 사이에 두고 일단이 상기 커패시터 바디의 제3 및 제4 면을 통해 번갈아 노출되도록 배치되는 복수의 내부 전극을 포함할 수 있다.In an embodiment of the present invention, the capacitor body includes first and second surfaces facing each other, third and fourth surfaces connected to the first and second surfaces and facing each other, and first and second surfaces. A plurality of internal electrodes that are connected to and include fifth and sixth surfaces connected to the third and fourth surfaces, and have one end alternately exposed through the third and fourth surfaces of the capacitor body with a dielectric layer therebetween. It may include.
본 발명의 일 실시 예에서, 상기 외부 전극의 도전층은, 커패시터 바디의 제3 및 제4 면에 각각 형성되어 내부 전극의 노출된 부분과 접속되는 접속부와, 상기 접속부에서 상기 커패시터 바디의 제1 면의 일부까지 연장되는 밴드부를 포함할 수 있다.In one embodiment of the present invention, the conductive layer of the external electrode is formed on the third and fourth surfaces of the capacitor body, respectively, and is connected to the exposed portion of the internal electrode, and the first connection portion of the capacitor body It may include a band portion extending to a portion of the surface.
본 발명의 일 실시 예에서, 상기 내측 도금층은 상기 도전층 상에 무전해 도금으로 니켈과 인을 포함하는 제1 금속층을 도금하여 형성되고, 상기 외측 도금층은 상기 내측 도금층 상에 무전해 도금으로 팔라듐과 인을 포함하는 제2 금속층을 도금하여 형성될 수 있다.In an embodiment of the present invention, the inner plating layer is formed by plating a first metal layer containing nickel and phosphorus by electroless plating on the conductive layer, and the outer plating layer is palladium by electroless plating on the inner plating layer. It may be formed by plating a second metal layer containing phosphorus.
본 발명의 일 실시 예에서, 상기 도전층은 구리와 은 중 적어도 하나를 포함할 수 있다.In an embodiment of the present invention, the conductive layer may include at least one of copper and silver.
본 발명의 일 실시 예에서, 상기 내측 도금층의 두께는 1 내지 10㎛일 수 있다.In an embodiment of the present invention, the thickness of the inner plating layer may be 1 to 10 μm.
본 발명의 일 실시 예에 따르면, 적층형 커패시터를 전도성 접착제를 사용하여 기판에 실장 할 때 고온 신뢰성을 요구하더라도, 전도성 접착제와 도금층 간의 접합력 약화를 방지하여 적층형 커패시터의 실장 불량을 방지할 수 있는 효과가 있다.According to an embodiment of the present invention, even if high temperature reliability is required when mounting a multilayer capacitor on a substrate using a conductive adhesive, there is an effect of preventing poor mounting of the multilayer capacitor by preventing weakening of the bonding strength between the conductive adhesive and the plating layer. have.
도 1은 본 발명의 일 실시 예에 따른 적층형 커패시터를 개략적으로 나타낸 사시도이다.
도 2a 및 도 2b는 도 1의 적층형 커패시터에 적용되는 제1 및 제2 내부 전극을 각각 나타낸 평면도이다.
도 3은 도 1의 I-I'선 단면도이다.
도 4 는 도 3에서 외부 전극이 도전층만 형성된 것을 나타낸 단면도이다.
도 5 는 도 4에서 외부 전극에 내측 도금층이 더 형성된 것을 나타낸 단면도이다.1 is a schematic perspective view of a multilayer capacitor according to an embodiment of the present invention.
2A and 2B are plan views illustrating first and second internal electrodes applied to the multilayer capacitor of FIG. 1, respectively.
3 is a cross-sectional view taken along line II′ of FIG. 1.
4 is a cross-sectional view illustrating that only a conductive layer is formed in an external electrode in FIG. 3.
5 is a cross-sectional view illustrating that an inner plating layer is further formed on an external electrode in FIG. 4.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
그러나, 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 예로 한정되는 것은 아니다.However, embodiments of the present invention may be modified in various forms, and the scope of the present invention is not limited to the embodiments described below.
또한, 본 발명의 실시 예는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.In addition, embodiments of the present invention are provided to more completely describe the present invention to those with average knowledge in the art.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.In the drawings, the shapes and sizes of elements may be exaggerated for clearer explanation.
또한, 각 실시 예의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.In addition, components having the same function within the scope of the same idea shown in the drawings of each embodiment will be described with the same reference numerals.
덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.In addition, "including" a certain element throughout the specification means that other elements may be further included, rather than excluding other elements unless specifically stated to the contrary.
이하, 본 발명의 실시 예를 명확하게 설명하기 위해 커패시터 바디(110)의 방향을 정의하면, 도면에 표시된 X, Y 및 Z는 각각 커패시터 바디(110)의 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 또한, 본 실시 예에서, Z방향은 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.Hereinafter, when a direction of the
도 1은 본 발명의 일 실시 예에 따른 적층형 커패시터를 개략적으로 나타낸 사시도이고, 도 2a 및 도 2b는 도 1의 적층형 커패시터에 적용되는 제1 및 제2 내부 전극을 각각 나타낸 평면도이고, 도 3은 도 1의 I-I'선 단면도이다.1 is a perspective view schematically showing a multilayer capacitor according to an embodiment of the present invention, FIGS. 2A and 2B are plan views each showing first and second internal electrodes applied to the multilayer capacitor of FIG. 1, and FIG. 3 is It is a cross-sectional view taken along line I-I' of FIG.
도 1 내지 도 3을 참조하면, 본 실시 예에 따른 적층형 커패시터(100)는 커패시터 바디(110)와 제1 및 제2 외부 전극(130, 140)을 포함한다.1 to 3, the
커패시터 바디(110)는 복수의 유전체층(111)을 Z방향으로 적층한 다음 소성한 것으로서, 커패시터 바디(110)의 서로 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.The
이때, 커패시터 바디(110)는 대체로 육면체 형상일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 또한, 커패시터 바디(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태의 도면에 도시된 것으로 한정되는 것은 아니다.In this case, the
본 실시 예에서는 설명의 편의를 위해, 커패시터 바디(110)의 Z방향으로 서로 대향하는 양면을 제1 및 제2 면(1, 2)으로, 제1 및 제2 면(1, 2)과 연결되고 X방향으로 서로 대향하는 양면을 제3 및 제4 면(3, 4)으로, 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되고 Y방향으로 서로 대향하는 양면을 제5 및 제6 면(5, 6)으로 정의한다. 또한, 본 실시 예에서, 적층형 커패시터(100)의 실장 면은 커패시터 바디(110)의 제1 면(1)일 수 있다.In this embodiment, for convenience of description, both surfaces of the
유전체층(111)은 고유전률의 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 세라믹 분말 등을 포함할 수 있으나, 충분한 정전 용량을 얻을 수 있는 한 본 발명이 이에 한정되는 것은 아니다.The
또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.In addition, ceramic additives, organic solvents, plasticizers, binders and dispersants may be further added to the
상기 세라믹 첨가제는, 예를 들어 전이 금속 산화물 또는 전이 금속 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등이 사용될 수 있다The ceramic additive may be, for example, a transition metal oxide or a transition metal carbide, a rare earth element, magnesium (Mg) or aluminum (Al).
이러한 커패시터 바디(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브 영역과, 상하 마진부로서 Z방향으로 상기 액티브 영역의 상하부에 각각 형성되는 상부 및 하부 커버(112, 113)를 포함할 수 있다.The
상부 및 하부 커버(112, 113)는 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.The upper and
이러한 상부 및 하부 커버(112, 113)는 단일 유전체층 또는 2 개 이상의 유전체층을 상기 액티브 영역의 상하 면에 각각 Z방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.The upper and
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 인가 받는 전극으로서, 유전체층(111)을 사이에 두고 Z방향을 따라 번갈아 배치되며, 일단이 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 각각 노출될 수 있다.The first and second
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.In this case, the first and second
이렇게 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 번갈아 노출되는 제1 및 제2 내부 전극(121, 122)의 단부는 후술하는 커패시터 바디(110)의 제3 및 제4 면(3, 4)에 배치되는 제1 및 제2 외부 전극(130, 140)과 각각 접속되어 전기적으로 연결될 수 있다.In this way, the ends of the first and second
위와 같은 구성에 따라, 제1 및 제2 외부 전극(130, 140)에 소정의 전압을 인가하면 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적된다.According to the above configuration, when a predetermined voltage is applied to the first and second
이때, 적층형 커패시터(100)의 정전 용량은 액티브 영역에서 Z방향을 따라 서로 중첩되는 제1 및 제2 내부 전극(121, 122)의 오버랩 된 면적과 비례하게 된다.In this case, the capacitance of the
또한, 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 백금(Pt), 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.In addition, the material forming the first and second
이때, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.In this case, the printing method of the conductive paste may use a screen printing method or a gravure printing method, and the present invention is not limited thereto.
제1 및 제2 외부 전극(130, 140)은 서로 다른 극성의 전압이 제공되며, 커패시터 바디(110)의 X방향의 양 단부에 배치되고, 제1 및 제2 내부 전극(121, 122)의 노출되는 부분과 각각 접속되어 전기적으로 연결될 수 있다.The first and second
이때, 제1 및 제2 외부 전극(130, 140)은 커패시터 바디(110)의 표면에 형성되어 제1 및 제2 내부 전극(121, 122)과 접속되는 제1 및 제2 도전층(131, 141)과, 제1 및 제2 도전층(131, 141)을 각각 커버하도록 형성되는 제1 및 제2 내측 도금층(132, 142)과, 제1 및 제2 내측 도금층(132, 142)을 각각 커버하도록 형성되는 제1 및 제2 외측 도금층(133, 143)을 각각 포함한다.In this case, the first and second
제1 도전층(131)은 제1 접속부(131a)와 제1 밴드부(131b)를 포함할 수 있다.The first
제1 접속부(131a)는 커패시터 바디(110)의 제3 면(3)에 형성되어 제1 내부 전극(121)의 노출된 부분과 접속되는 부분이고, 제1 밴드부(131b)는 제1 접속부(131a)에서 커패시터 바디(110)의 제1 면(1)의 일부까지 연장되는 부분이다.The
이때, 제1 밴드부(131b)는 고착 강도 향상 등을 위해 커패시터 바디(110)의 제5 및 제6 면(5, 6)의 일부 및 제2 면(2)의 일부까지 더 연장될 수 있다.In this case, the
제2 도전층(141)은 제2 접속부(141a)와 제2 밴드부(141b)를 포함할 수 있다.The second
제2 접속부(141a)는 커패시터 바디(110)의 제4 면(4)에 형성되어 제2 내부 전극(122)의 노출된 부분과 접속되는 부분이고, 제2 밴드부(141b)는 제2 접속부(141a)에서 커패시터 바디(110)의 제1 면(1)의 일부까지 연장되는 부분이다.The
이때, 제2 밴드부(141b)는 고착 강도 향상 등을 위해 커패시터 바디(110)의 제5 및 제6 면(5, 6)의 일부 및 제2 면(2)의 일부까지 더 연장될 수 있다.In this case, the
이러한 제1 및 제2 도전층(131, 141)은 구리(Cu), 은(Ag) 중 적어도 하나를 포함할 수 있고, 이와 함께 글라스(Glass) 및 에폭시(Epoxy) 등을 더 포함할 수 있다.These first and second
제1 및 제2 내측 도금층(132, 142)은 니켈(Ni)과 인(P)을 포함하여 형성될 수 있다.The first and second inner plating layers 132 and 142 may be formed of nickel (Ni) and phosphorus (P).
또한, 제1 및 제2 내측 도금층(132, 142)은 제1 및 제2 도전층(131, 141) 상에 니켈과 인을 포함하는 제1 금속층을 도금하여 형성될 수 있다.Also, the first and second inner plating layers 132 and 142 may be formed by plating a first metal layer containing nickel and phosphorus on the first and second
이때, 제1 및 제2 내측 도금층(132, 142)은 각각 무전해 도금으로 형성될 수 있으며, 이렇게 무전해 도금으로 제1 및 제2 내측 도금층(132, 142)을 형성하면 전해 도금에 비해 도금성의 특성이 크게 차이 나지 않으면서도 전해 도금으로 형성된 피막 보다 우수한 내식성을 가지게 할 수 있고, 위치 별로 대체로 동일하게 도금이 성장하여 균일한 도금 두께를 가지게 할 수 있다.At this time, the first and second inner plating layers 132 and 142 may be formed by electroless plating, respectively, and when the first and second inner plating layers 132 and 142 are formed by electroless plating in this way, it is plated compared to electrolytic plating. It is possible to have better corrosion resistance than a film formed by electrolytic plating without having a large difference in properties of the property, and it is possible to have a uniform plating thickness by growing the plating substantially equally for each location.
또한, 전해 도금 방법은 바렐 도금 진행시 통전을 위한 스틸 볼 등의 더미를 추가로 투입하여 도금을 진행하는 반면에, 본 실시 예에서와 같이, 무전해 도금을 하게 되면 더미 없이 피도금체만 도금을 진행할 수 있기 때문에 도금 준비 작업 및 도금 후 피도금체의 불량 선별 작업을 보다 용이하게 진행할 수 있다.In addition, in the electrolytic plating method, plating is carried out by additionally adding a pile of steel balls for electric current during the barrel plating, whereas, as in this embodiment, when electroless plating is performed, only the object to be plated is plated without a pile. Since it is possible to proceed, the plating preparation work and the defect selection work of the object to be plated after plating can be performed more easily.
또한, 제1 및 제2 내측 도금층(132, 142)은, 제1 및 제2 내측 도금층(132, 142)의 각각의 총 중량에 대하여 인의 함량이 4 중량% 초과 8 중량% 이하일 수 있다.In addition, the first and second inner plating layers 132 and 142 may have a phosphorus content of more than 4% by weight and 8% by weight or less with respect to the total weight of each of the first and second inner plating layers 132 and 142.
아래 표 1에서, 내식성은 염수분무시험을 통해 확인할 수 있으며, 시간이 길수록 내식성이 우수한 것을 나타낸다.In Table 1 below, the corrosion resistance can be confirmed through a salt spray test, and the longer the time, the better the corrosion resistance.
이때, 인은 니켈 피막의 특성을 결정하는 역할을 수행할 수 있다. 표 1을 참조하면, 인(P)이 포함되지 않은 #1은 무전해도금에서는 도금이 불가능한 조건이다.In this case, phosphorus may play a role of determining the properties of the nickel film. Referring to Table 1, #1 that does not contain phosphorus (P) is a condition in which plating is impossible in electroless plating.
그리고, 인의 함량이 4중량% 이하인 #2, #3의 경우 제1 및 제2 내측 도금층(132, 142)의 내식성이 감소하는 것을 확인할 수 있으며, 이에 도금시 안정성이 저하되는 문제가 발생할 수 있다.In addition, in the case of #2 and #3 in which the phosphorus content is less than 4% by weight, it can be confirmed that the corrosion resistance of the first and second inner plating layers 132 and 142 decreases, and there may be a problem of deteriorating stability during plating .
그리고, 인의 함량이 8중량%를 초과하는 #8, #9의 경우 니켈 석출 속도가 저하될 수 있음을 확인할 수 있다.In addition, in the case of #8 and #9 in which the phosphorus content exceeds 8% by weight, it can be seen that the nickel precipitation rate may be reduced.
이렇게 니켈의 석출 속도가 저하되는 경우, 동일한 도금 두께를 형성시키기 위해서는 도금 시간이 더 길어지게 되고, 그로 인해 제품 제조 시간이 증가하여 생산성이 감소하는 문제가 발생될 수 있다.When the deposition rate of nickel decreases in this way, the plating time becomes longer in order to form the same plating thickness, thereby increasing the manufacturing time of the product, resulting in a problem of decreasing productivity.
또한, 제1 및 제2 내측 도금층(132, 142)의 두께는 4㎛일 수 있다. 제1 및 제2 내측 도금층(132, 142)의 두께가 4㎛ 미만인 경우 니켈 커버리지가 부족하여 하부의 제1 및 제2 도전층(131, 141)이 노출되는 불량의 문제가 발생할 수 있다.In addition, the thickness of the first and second inner plating layers 132 and 142 may be 4 μm. When the thickness of the first and second inner plating layers 132 and 142 is less than 4 μm, nickel coverage may be insufficient, resulting in a problem of a defect in which the lower first and second
제1 및 제2 외측 도금층(133, 143)은 팔라듐(Pd)과 인(P)을 포함하여 형성될 수 있다.The first and second outer plating layers 133 and 143 may be formed of palladium (Pd) and phosphorus (P).
또한, 제1 및 제2 외측 도금층(133, 143)은 제1 및 제2 내측 도금층(132, 142) 상에 각각 무전해 도금으로 팔라듐과 인을 포함하는 제2 금속층을 도금하여 형성될 수 있다.Further, the first and second outer plating layers 133 and 143 may be formed by plating a second metal layer containing palladium and phosphorus by electroless plating on the first and second inner plating layers 132 and 142, respectively. .
이때, 제1 및 제2 외측 도금층(133, 143)은 제1 및 제2 내측 도금층(132, 142)의 니켈 성분이 산화하는 것을 방지하는 역할을 하므로, 바람직하게는 산화가 적은 귀금속을 포함하는 재료를 이용하여 얇게 형성할 수 있다.At this time, since the first and second outer plating layers 133 and 143 serve to prevent the nickel component of the first and second inner plating layers 132 and 142 from being oxidized, preferably containing a noble metal with little oxidation It can be formed thinly using materials.
제1 및 제2 외측 도금층(133, 143)의 두께가 두꺼워지면 도금층의 깨짐 등의 문제가 발생할 가능성이 높아질 수 있다.When the thickness of the first and second outer plating layers 133 and 143 is increased, a possibility of a problem such as cracking of the plating layer may increase.
이렇게 무전해 도금으로 제1 및 제2 외측 도금층(133, 143)을 형성하면 전해 도금에 비해 도금성의 특성이 크게 차이 나지 않으면서도 전해 도금으로 형성된 피막 보다 우수한 내식성을 가지게 할 수 있고, 위치 별로 대체로 동일하게 도금이 성장하여 균일한 도금 두께를 가지게 할 수 있다.When the first and second outer plating layers 133 and 143 are formed by electroless plating in this way, the characteristics of plating properties are not significantly different compared to electrolytic plating, but it is possible to have better corrosion resistance than the film formed by electrolytic plating. The same plating can be grown to have a uniform plating thickness.
본 실시 예의 적층형 커패시터는, 전도성 접착제를 사용하여 기판에 실장하며, 150℃ 이상의 고온 신뢰성을 요구하는 제품이다.The multilayer capacitor of this embodiment is a product that is mounted on a substrate using a conductive adhesive and requires high temperature reliability of 150°C or higher.
제1 및 제2 외측 도금층(133, 143)은 기판에 실장시 이러한 전도성 접착제와 접촉되는 부분으로 기판과의 접합력의 저하가 발생하지 않으면서 주석을 포함하지 않기 때문에 고온에서의 신뢰성 문제 또한 발생하지 않는다.The first and second outer plating layers 133 and 143 are parts that come into contact with the conductive adhesive when they are mounted on the substrate, and do not deteriorate the bonding strength with the substrate and do not contain tin, so reliability problems at high temperatures do not occur. Does not.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and variations are possible without departing from the technical matters of the present invention described in the claims. It will be obvious to those of ordinary skill in the field.
100: 적층형 커패시터
110: 커패시터 바디
111: 유전체층
112, 113: 커버
121, 122: 제1 및 제2 내부 전극
130, 140: 제1 및 제2 외부 전극
131, 132: 제1 및 제2 도전층
132, 142: 제1 및 제2 내측 도금층
133, 143: 제1 및 제2 외측 도금층100: stacked capacitor
110: capacitor body
111: dielectric layer
112, 113: cover
121, 122: first and second internal electrodes
130, 140: first and second external electrodes
131, 132: first and second conductive layers
132, 142: first and second inner plating layers
133, 143: first and second outer plating layers
Claims (7)
상기 커패시터 바디의 양 단부에 각각 배치되어 내부 전극의 노출된 부분과 접속되는 외부 전극; 을 포함하며,
상기 외부 전극은,
상기 커패시터 바디에 상기 내부 전극과 접속되도록 형성되는 도전층;
니켈(Ni)과 인(P)을 포함하고, 상기 도전층을 커버하도록 형성되는 내측 도금층; 및
팔라듐(Pd)과 인(Pd)을 포함하고, 상기 내측 도금층을 커버하도록 형성되는 외측 도금층; 을 포함하는 적층형 커패시터.
A capacitor body including a dielectric layer and a plurality of internal electrodes; And
External electrodes disposed at both ends of the capacitor body and connected to exposed portions of the internal electrodes; Including,
The external electrode,
A conductive layer formed on the capacitor body to be connected to the internal electrode;
An inner plating layer containing nickel (Ni) and phosphorus (P) and formed to cover the conductive layer; And
An outer plating layer comprising palladium (Pd) and phosphorus (Pd) and formed to cover the inner plating layer; A stacked capacitor comprising a.
상기 내측 도금층은, 내측 도금층의 총 중량에 대하여 인의 함량이 4 중량% 초과 8 중량% 이하인 적층형 커패시터.
The method of claim 1,
The inner plating layer is a multilayer capacitor having a phosphorus content of more than 4% by weight and 8% by weight or less based on the total weight of the inner plating layer.
상기 커패시터 바디는, 서로 대향하는 제1 및 제2 면과, 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면과, 제1 및 제2 면과 연결되고 제3 및 제4 면과 연결되는 제5 및 제6 면을 포함하고, 유전체층을 사이에 두고 일단이 상기 커패시터 바디의 제3 및 제4 면을 통해 번갈아 노출되도록 배치되는 복수의 내부 전극을 포함하는 적층형 커패시터.
The method of claim 1,
The capacitor body includes first and second surfaces facing each other, third and fourth surfaces connected to the first and second surfaces and facing each other, and third and fourth surfaces connected to the first and second surfaces, respectively. A multilayer capacitor comprising a plurality of internal electrodes including fifth and sixth surfaces connected to the surface, and having one end alternately exposed through the third and fourth surfaces of the capacitor body with a dielectric layer therebetween.
상기 외부 전극의 도전층은, 커패시터 바디의 제3 및 제4 면에 각각 형성되어 내부 전극의 노출된 부분과 접속되는 접속부와, 상기 접속부에서 상기 커패시터 바디의 제1 면의 일부까지 연장되는 밴드부를 포함하는 적층형 커패시터.
The method of claim 3,
The conductive layer of the external electrode includes a connection portion formed on the third and fourth surfaces of the capacitor body and connected to the exposed portion of the internal electrode, and a band portion extending from the connection portion to a part of the first surface of the capacitor body. A multilayer capacitor containing.
상기 내측 도금층은 상기 도전층 상에 무전해 도금으로 니켈과 인을 포함하는 제1 금속층을 도금하여 형성되고,
상기 외측 도금층은 상기 내측 도금층 상에 무전해 도금으로 팔라듐과 인을 포함하는 제2 금속층을 도금하여 형성되는 적층형 커패시터.
The method of claim 1,
The inner plating layer is formed by plating a first metal layer containing nickel and phosphorus by electroless plating on the conductive layer,
The outer plating layer is formed by plating a second metal layer containing palladium and phosphorus by electroless plating on the inner plating layer.
상기 도전층이 구리와 은 중 적어도 하나를 포함하는 적층형 커패시터.
The method of claim 1,
A multilayer capacitor in which the conductive layer includes at least one of copper and silver.
상기 내측 도금층의 두께가 1 내지 10㎛인 적층형 커패시터.The method of claim 1,
A multilayer capacitor having a thickness of the inner plating layer of 1 to 10 μm.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019145693A JP2020161785A (en) | 2019-03-27 | 2019-08-07 | Multilayered capacitor |
| US16/537,843 US11037732B2 (en) | 2019-03-27 | 2019-08-12 | Multilayered capacitor |
| CN202310686166.2A CN116544035A (en) | 2019-03-27 | 2019-10-29 | Multilayer capacitor |
| CN201911035482.3A CN111755249B (en) | 2019-03-27 | 2019-10-29 | Multilayer capacitor |
| KR1020200155400A KR102460760B1 (en) | 2019-03-27 | 2020-11-19 | Multilayered capacitor |
| US17/318,938 US11437192B2 (en) | 2019-03-27 | 2021-05-12 | Multilayered capacitor |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20190034920 | 2019-03-27 | ||
| KR1020190034920 | 2019-03-27 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200155400A Division KR102460760B1 (en) | 2019-03-27 | 2020-11-19 | Multilayered capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20200114928A true KR20200114928A (en) | 2020-10-07 |
Family
ID=72883637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190054166A KR20200114928A (en) | 2019-03-27 | 2019-05-09 | Multilayered capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20200114928A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101313699B1 (en) | 2010-08-13 | 2013-10-01 | 가부시키가이샤 무라타 세이사쿠쇼 | Laminate type ceramic electronic component and manufacturing method therefor |
-
2019
- 2019-05-09 KR KR1020190054166A patent/KR20200114928A/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101313699B1 (en) | 2010-08-13 | 2013-10-01 | 가부시키가이샤 무라타 세이사쿠쇼 | Laminate type ceramic electronic component and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102101932B1 (en) | Multi-layered ceramic electronic component | |
| US11017948B2 (en) | Multilayer ceramic electronic component | |
| KR102169905B1 (en) | Multi-layered ceramic electronic component | |
| US11164700B2 (en) | Multilayer capacitor | |
| KR20160097818A (en) | Multilayer ceramic electronic component and board having the same | |
| US20140311789A1 (en) | Multilayer ceramic electronic component and board for mounting the same | |
| KR102166129B1 (en) | Multi-layered ceramic capacitor | |
| KR102460760B1 (en) | Multilayered capacitor | |
| KR101496815B1 (en) | Multi-layered ceramic electronic part and board for mounting the same | |
| US11676766B2 (en) | Multilayer capacitor | |
| KR102099775B1 (en) | Multi-layered ceramic capacitor | |
| KR101496816B1 (en) | Multi-layered ceramic electronic part and board for mounting the same | |
| KR102538893B1 (en) | Multi-layered ceramic capacitor | |
| KR20200114928A (en) | Multilayered capacitor | |
| KR102449364B1 (en) | Multi-layered ceramic electronic component | |
| KR102574420B1 (en) | Multilayered capacitor | |
| KR102067178B1 (en) | Multi-layered ceramic electronic part and board for mounting the same | |
| KR20220048221A (en) | Multilayer capacitor | |
| KR20170119232A (en) | Capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X601 | Decision of rejection after re-examination |