KR20200113508A - Method of manufacturing AlxGa1-xN (0.5≤x≤1) piezoelectric thin films with high purity and their apparatus using the thin film - Google Patents

Abstract

Provided is a method of manufacturing an Al_xGa_(1-x)N (0.5 <= x <= 1) piezoelectric thin film, which is applicable to various devices. The present disclosure relates to the method of manufacturing the Al_xGa_(1-x)N (0.5 <= x <= 1) piezoelectric thin film, including: a step of forming a sacrificial layer on a sapphire deposition substrate, wherein the sacrificial layer is formed of one of oxides including a group III nitride formed by chemical vapor deposition (CVD) and a group II or group III oxide formed by physical vapor deposition (PVD); and a step of depositing the Al_xGa_(1-x)N (0.5 <= x <= 1) piezoelectric thin film on the sacrificial layer, wherein the Al_xGa_(1-x)N (0.5 <= x <= 1) piezoelectric thin film is deposited by the PVD at a temperature of 0.3 Tm (Tm; a melting point of a piezoelectric thin film material) or higher.

Description

고순도 AlxGa1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및 이 박막을 이용하는 장치{Method of manufacturing AlxGa1-xN (0.5≤x≤1) piezoelectric thin films with high purity and their apparatus using the thin film}Method of manufacturing AlxGa1-xN (0.5≤x≤1) piezoelectric thin films with high purity and their apparatus using the thin film }

본 개시(Disclosure)는 전체적으로 고순도 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법 및 이 박막을 이용하는 장치에 관한 것으로, 특히 우수한 결정성(crystallinity)과 극성(polarity)을 가지는 고순도(high purity) Al_xGa_{1 - x}N (0.5≤x<1) 압전 박막, 더욱 바람직하게는 고순도 AlN 압전 박막을 제조하는 방법 및 이 박막을 이용하는 장치에 관한 것이다. 고순도 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막은 고품질의 고주파 필터(high-frequency filters), 에너지 회수장치(energy harvesters), 초음파 트랜스듀서(ultrasonic transducers), 바이오 및 사물인터넷 용도의 센서(sensors for bio & IoT) 등을 포함한 다양한 공진기(resonaters) 응용 제품 등에 이용된다. 최근에, 이들 박막은 스마트 폰과 같은 포터블 전자 장치(portable electronic devices)에 사용되는 필터에서 음향 공진기(acoustic resonators; 예: SAW 공진기(surface acoustic wave resonator), BAW 공진기(bulk acoustic wave resonator))로서 역할과 바이오 및 사물인터넷 용도의 고감도 센서에서 주목받고 있다. 이상에 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막의 용도를 예시하였지만, 이 박막의 용도가 여기에 제한되는 것은 아니다.The present disclosure (Disclosure) as a whole relates to a method for manufacturing a high-purity Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film and an apparatus using the thin film, and particularly excellent crystallinity and polarity A method of manufacturing a high purity Al _x Ga _{1 - x} N (0.5 _{≤ x} <1) piezoelectric thin film, more preferably a high purity AlN piezoelectric thin film, and an apparatus using the thin film. High-purity Al _x Ga _{1 - x} N (0.5≤x≤1) piezoelectric thin film is used for high-frequency filters, energy harvesters, ultrasonic transducers, bio and IoT applications. It is used in various resonator applications including sensors for bio & IoT. Recently, these thin films have been used as acoustic resonators (e.g., surface acoustic wave resonators, BAW resonators) in filters used in portable electronic devices such as smart phones. It is attracting attention in its role and high-sensitivity sensors for bio and IoT applications. Than the Al _x Ga _1-x N exemplified for the use of (0.5≤x≤1) the piezoelectric thin film, it is not the purpose of this thin film to be limited to this.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Here, a background technology related to the present disclosure is provided, and these do not necessarily mean a known technology (This section provides background information related to the present disclosure which is not necessarily prior art).

문헌 Nano Energy 51 (2018) 146-161, “AlN piezoelectric thin films for energy harvesting and acoustic devices”에 따르면, AlN 압전 박막은 높은 종적 음향파 속도(high longitudinal acoustic wave velocity; 대략 11,000m/s), 높은 열적 안정성(high thermal satbility, 녹는점; 2100℃, 압전 특성 유지 온도; 1150℃), 큰 에너지 밴드갭(wide energy bandgap, 6.2eV), 그리고 우수한 압전능과 유전율(excellent piezoelectric and dielectric properties) 등의 유일무이한 물성을 갖고 있어, 고품질의 고주파 필터(high-frequency filters), 에너지 회수장치(energy harvesters), 초음파 트랜스듀서(ultrasonic transducers), 바이오 및 사물인터넷 용도의 센서(sensors for bio & IoT) 등을 포함한 다양한 공진기(resonaters) 응용 제품으로 현재 폭발적으로 사용되고 있는 동시에, 향후 고품질의 기능성과 다양성(functionality and versatility) 강화를 통한 초소형화 고효율성 제품이 절대 필요한 분야에서는 가장 각광받고 있는 물질이다. 일반적으로 AlN 압전 박막 물질을 성막(thin film synthesis)하는 방법으로는 400℃ 전후의 온도에서 다결정 증착(poly-crystal deposition)하는 PVD(physical vapor deposition; 대표적으로 sputtering)와 1000℃ 전후의 온도에서 단결정 성장(epitaxial single crystal growth)하는 CVD(chemical vapor deposition; 대표적으로 MOCVD, HVPE)으로 알려져 있다. 현재는 AlN 압전 박막의 성막 공정과 이러한 성막 공정을 감안한 소자 설계로 인해서 고저항성 Si 성막 기판 위에 순차적으로 절연층(대표적으로 SiO₂) 및/또는 전극 기능을 포함한 금속층의 단층 또는 다층 박막(대표적으로 Mo, Ti, Pt, W, Al)을 형성시킨 다음, 400℃ 전후의 온도에서 다결정 AlN 증착을 통한 소자 설계 제작, 또는 필요시에 후속 열처리 공정을 추가하여 설계된 소자를 제작하고 있는 실정이다. 하지만 도 15에서 상세히 후술하겠지만 물리적인 공정 한계로 인해 400℃ 전후의 온도에서 절연층 및/또는 금속 박막 위에 최적화시킨 공정으로 증착된 AlN 압전 박막은 집합조직화된 다결정(textured poly-crystal) 미세조직(microstucture)으로 1000℃ 전후의 고온에서 성장된 고순도 단결정(epitaxial single crystal) 미세조직의 AlN 압전 박막에 비해서 압전능 관련 물성을 포함한 물리적 특성이 우수하지 않고, 이로 인해서 설계 제작된 각종 AlN 압전 박막 소자들은 성능과 응용 확장 관점에서 한계를 갖고 있다. 다시 말해서, 종래 기술에서 AlN 압전 박막과 이를 이용한 장치에 있어서의 결정 품질(결정성과 극성)은 AlN 성막 전에 형성된 절연층 및/또는 금속층의 단층 또는 다층 박막 위에 성막 가능한 것으로 증착 성막 온도 및 표면 물질 상태 등의 물리적 인자들에 제한되기 때문에, AlN 압전 박막을 고순도 단결정의 재료로 구성하는 것은 곤란하였다. 이러한 한계을 극복하고 고순도 단결정의 AlN 압전 박막을 얻고 장치를 제작하기 위한 여러 방법들이 제시되고 있는데, 일 예로 MOCVD 장치로 1000℃ 전후의 고온에서 AlN 물질과 동일/유사한 결정 구조(crystal structure)를 갖는 단결정 성막 기판(epitaxial synthesis substrate, Sapphire, SiC)에 직접 성장(growth)하거나 또는 실리콘(Si) 단결정 성막 기판 위에 스퍼터링(sputtering) 장치로 직접 증착(deposition)시킨 후, 웨이퍼 본딩(wafer-bonding)과 성막 기판 분리(lift off)를 통해서 소자 기판(device substrate)으로의 AlN 압전 박막 전사(transfer) 기술을 통해 소자를 완성시키는 방법들이 제시되고 있다.According to the literature Nano Energy 51 (2018) 146-161, “AlN piezoelectric thin films for energy harvesting and acoustic devices”, AlN piezoelectric thin films have high longitudinal acoustic wave velocity (approximately 11,000 m/s), high Thermal stability (high thermal satbility, melting point; 2100℃, piezoelectric property maintenance temperature; 1150℃), wide energy bandgap (6.2eV), and excellent piezoelectric and dielectric properties. It has unique properties, so it can provide high-quality high-frequency filters, energy harvesters, ultrasonic transducers, and sensors for bio & IoT. It is currently explosively used as a variety of resonator applications including, and is the most popular material in the field where ultra-miniature and high-efficiency products are absolutely required through enhanced functionality and versatility in the future. In general, AlN piezoelectric thin film material is formed by thin film synthesis: PVD (physical vapor deposition; typically sputtering) in which poly-crystal deposition is performed at temperatures around 400℃ and single crystals at temperatures around 1000℃. It is known as epitaxial single crystal growth (CVD) (chemical vapor deposition; typically MOCVD, HVPE). Currently, due to the deposition process of the AlN piezoelectric thin film and the device design in consideration of such a deposition process, a single or multilayer thin film of a metal layer including an insulating layer (typically SiO ₂ ) and/or an electrode function sequentially on a high-resistive Si deposition substrate (typically Mo, Ti, Pt, W, Al) is formed, and then the device is designed by evaporating polycrystalline AlN at a temperature of around 400°C, or a subsequent heat treatment process is added when necessary to fabricate the designed device. However, as will be described later in detail in FIG. 15, due to physical process limitations, the AlN piezoelectric thin film deposited by an optimized process on the insulating layer and/or the metal thin film at a temperature of around 400° C. is a textured poly-crystal microstructure ( microstucture), compared to the high-purity epitaxial single crystal microstructured AlN piezoelectric thin film grown at a high temperature around 1000℃, and the physical properties including piezoelectric properties are not superior. It has limitations in terms of performance and application expansion. In other words, the crystal quality (crystallinity and polarity) of an AlN piezoelectric thin film and a device using the same in the prior art can be formed on a single or multilayer thin film of an insulating layer and/or a metal layer formed before AlN film formation, and the deposition film temperature and surface material state It is difficult to construct an AlN piezoelectric thin film from a high-purity single crystal material because it is limited to such physical factors. Several methods have been proposed to overcome these limitations and obtain a high-purity single crystal AlN piezoelectric thin film, and as an example, a single crystal having the same/similar crystal structure as an AlN material at a high temperature around 1000°C with a MOCVD device. After growing directly on an epitaxial synthesis substrate (Sapphire, SiC) or directly on a silicon (Si) single crystal film formation substrate with a sputtering device, wafer-bonding and film formation Methods of completing a device through an AlN piezoelectric thin film transfer technology to a device substrate through a substrate lift off have been proposed.

도 1은 미국 공개특허공보 US2015-0033520호에 제시된 압전 박막을 이용한 소자들을 나타내는 도면으로서, 도 1(a)에는 FBAR(20; Film Bulk Acoustic Resonator)의 일 예가 제시되어 있으며, 도 1(b)에는 SMR(20'; Solidly Mounted Resonator)가 제시되어 있다. FBAR과 SMR은 BAW 공진기에 속한다. FBAR(20)은 한 쌍의 전극(22,24), 한 쌍의 전극(22,24) 사이에 놓이는 압전 박막(26) 그리고 소자 기판(30)을 포함한다. 한 쌍의 전극(22,24)과 압전 박막(26)은 소자 기판(30)에 형성된 캐비티(28) 위에 놓인다(suspended). SMR(20')은 한 쌍의 전극(22',24'), 한 쌍의 전극(22',24') 사이에 놓이는 압전 박막(26') 그리고 소자 기판(30')을 포함한다. FBAR(20)과 달리 캐비티(28) 반사기(reflectror)를 대신하여 다층 구조의 브래그 리플렉터(27'; Bragg Reflector) 반사기가 구비된다.FIG. 1 is a diagram showing devices using a piezoelectric thin film presented in U.S. Patent Publication No. US2015-0033520, and FIG. 1(a) shows an example of an FBAR (Film Bulk Acoustic Resonator) 20, and FIG. 1(b) SMR (20'; Solidly Mounted Resonator) is shown. FBAR and SMR belong to BAW resonators. The FBAR 20 includes a pair of electrodes 22 and 24, a piezoelectric thin film 26 interposed between the pair of electrodes 22 and 24, and an element substrate 30. The pair of electrodes 22 and 24 and the piezoelectric thin film 26 are suspended on the cavity 28 formed in the device substrate 30. The SMR 20 ′ includes a pair of electrodes 22 ′ and 24 ′, a piezoelectric thin film 26 ′ disposed between the pair of electrodes 22 ′ and 24 ′, and an element substrate 30 ′. Unlike the FBAR 20, a Bragg reflector 27' having a multilayer structure is provided in place of the reflector of the cavity 28.

도 2 내지 도 4는 미국 공개특허공보 US2015-0033520호에 제시된 AlN 압전 박막 및 이를 이용한 소자를 제조하는 방법을 나타내는 도면으로서, 먼저 사파이어(Al₂O₃) 성막 기판에 단결정 AlN 압전 박막을 성장한다(도 2(a)). 이때 종래 Si 성막 기판 위에 SiO₂ 막과 Mo로 된 전극을 형성한 다음, PVD(Phisical Vapor Deposition)인 스퍼터링을 통해 AlN 압전 박막을 형성하는 것과 달리, HVPE 또는 CVD(Chemical Vapor Depostion)인 MOVCD를 이용하여 양질의 고순도 단결정 AlN 압전 박막을 형성한다. 다음으로, 컨택 전극을 형성한다(도 2(b). SMR을 제조하는 경우에, 먼저 별도로 마련된 반도체 소자 기판에 브래그 리플렉터(SiO₂/W) 반사기를 형성한다(도 3(c)). 다음으로 AlN 압전 박막 구조물(40)과 브래그 리플렉터 반사기 구조물(42)을 웨이퍼 본딩한다(도 3(d). 다음으로 본딩된 구조물(44)로부터 레이저 리프트 오프(Laser Lift Off; LLO)를 통해 사파이어 성막 기판을 분리한다(도 3(e)). 마지막으로 사파이어 성막 기판이 분리된 구조물(46)에 상부 전극을 형성한다(도 3(f)). FBAR을 제조하는 경우에, 먼저 별도로 마련된 반도체 소자 기판에 에어 캐비티를 형성한다(도 4(c)). 다음으로 AlN 압전 박막 구조물(40)과 캐비티 구조물(52)을 결합한다(도 4(d). 다음으로 본딩된 구조물(54)로부터 레이저 리프트 오프(LLO)를 통해 사파이어 성막 기판을 분리한다(도 4(e)). 마지막으로 사파이어 성막 기판이 분리된 구조물(56)에 상부 전극을 형성한다(도 4(f)). 2 to 4 are diagrams showing an AlN piezoelectric thin film disclosed in US 2015-0033520 and a method of manufacturing a device using the same. First, a single crystal AlN piezoelectric thin film is grown on a sapphire (Al ₂ O ₃ ) deposition substrate. (Fig. 2(a)). At this time, unlike the conventional SiO ₂ film and Mo electrode formed on the Si deposition substrate, and then formed an AlN piezoelectric thin film through sputtering, which is PVD (Phisical Vapor Deposition), HVPE or CVD (Chemical Vapor Depostion) MOVCD is used. Thus, a high-quality, high-purity single crystal AlN piezoelectric thin film is formed. Next, a contact electrode is formed (Fig. 2(b). In the case of manufacturing SMR, a Bragg reflector (SiO ₂ /W) reflector is first formed on a separately provided semiconductor device substrate (Fig. 3(c))). The AlN piezoelectric thin film structure 40 and the Bragg reflector reflector structure 42 are wafer-bonded (Fig. 3(d). Next, the sapphire film is formed from the bonded structure 44 through a laser lift off (LLO)). Separate the substrate (Fig. 3(e)) Finally, an upper electrode is formed on the structure 46 from which the sapphire film-forming substrate is separated (Fig. 3(f)) In the case of manufacturing the FBAR, a semiconductor device provided separately first An air cavity is formed in the substrate (Fig. 4(c)) Next, the AlN piezoelectric thin film structure 40 and the cavity structure 52 are combined (Fig. 4(d). Next, the laser from the bonded structure 54) The sapphire deposition substrate is separated through lift-off (LLO) (Fig. 4(e)) Finally, an upper electrode is formed on the structure 56 from which the sapphire deposition substrate is separated (Fig. 4(f)).

종래에 Si 성막 기판 상부에 실리콘 산화물(SiO₂) 및/ 또는 금속(전극) 물질 위에 스퍼터링(sputtering) 장치를 통해 증착 성막된 다결정(polycrystalline) AlN 압전 박막과 비교할 때 사파이어 성막 기판 위에 MOCVD 성장 성막된 단결정(single crytalline) AlN 압전 박막은 공진기(resonator)의 성능과 품질을 대폭 향상시킨다 하겠다. 그러나 사파이어 성막 기판 위에 6.2eV 에너지 밴드갭(energy bandgap), 즉 파장으로 변환시에 200nm 단파장의 광학 물성을 갖는 AlN 압전 박막을 직접 성장시킨 다음, 이를 현재 상용되는 ArF(193nm) & KrF(248nm) 등의 엑시머 레이저 광 에너지원를 이용하여 분리하는 것은 결코 쉽지 않은 일이다. 이러한 이유는 레이저 광 에너지원을 이용하여 두 물질층을 분리하기 위해서는 경계면(interface)에서 레이저 광 에너지원의 강한 흡수와 열에너지로의 변환을 거친 열화학분해 반응(thermo-chemical decomposition reaction) 과정을 통해 이루어지는데, 이러한 메카니즘(mechanism)을 통해 성막 기판으로부터 기능을 갖는 특정 성막된 박막을 분리하는 공정을 “레이저 리프트 오프(laser lift off; LLO)”라 일컫고 있다. 레이저 리프트 오프(LLO) 메카니즘의 시발점은 레이저 광 에너지원을 흡수하여 열에너지원으로 변환시킬 수 있는 적정한 물질로 구성된 희생층(sacrificial ayer)이 광학적으로 투명한 성막 기판과 특정 성막된 박막 사이에 존재되어야 한다. 이 희생층(sacrificial ayer) 물질의 적정 조건은 광학적으로 투명한 사파이어 성막 기판 후면을 통해 조사 입사된 레이저의 파장(wavalength)보다 충분히 큰 파장의 에너지 밴드갭을 갖는 광학적으로 투명한 반도체인 동시에, 광 에너지원을 최대한 많이 흡수할 수 있는 비정질, 다결정(amorphous or polycrystalline), 또는 다층(multi layer)의 미세구조(microstructure)를 갖는 물질 영역이 절대적으로 필요로 한데, 상기 미국 공개특허공보 US2015-0033520호에 제시된 방법에서는 이러한 점을 간과하고 기술한 것이다.Compared with the conventional polycrystalline AlN piezoelectric thin film deposited on a silicon oxide (SiO ₂ ) and/or metal (electrode) material through a sputtering device on top of a Si deposition substrate, MOCVD growth was deposited on a sapphire deposition substrate. The single crytalline AlN piezoelectric thin film significantly improves the performance and quality of the resonator. However, on the sapphire deposition substrate, a 6.2eV energy bandgap, that is, an AlN piezoelectric thin film having an optical property of a short wavelength of 200 nm when converted to a wavelength is directly grown, and then it is commercially available such as ArF (193 nm) & KrF (248 nm). Separation using the excimer laser light energy source is no easy task. The reason for this is that in order to separate the two material layers using a laser light energy source, it is achieved through a thermo-chemical decomposition reaction process through strong absorption of the laser light energy source at the interface and conversion to thermal energy. However, the process of separating a specific deposited thin film having a function from the deposition substrate through this mechanism is referred to as “laser lift off (LLO)”. The starting point of the laser lift-off (LLO) mechanism is that a sacrificial ayer made of an appropriate material capable of absorbing the laser light energy source and converting it into a thermal energy source must be present between the optically transparent deposition substrate and a specific deposited thin film. . The appropriate conditions for this sacrificial ayer material are optically transparent semiconductors having an energy band gap sufficiently larger than the wavelength of the laser incident upon irradiation through the rear surface of the optically transparent sapphire deposition substrate. It is absolutely necessary to have a material region having an amorphous or polycrystalline, or multi-layered microstructure capable of absorbing as much as possible, which is presented in US 2015-0033520. In the method, this point was overlooked and described.

도 5는 미국 공개특허공보 US2006-0145785호에 제시된 AlN 압전 박막을 제조하는 방법의 일 예를 나타내는 도면으로서, 사파이어 성막 기판(200), 사파이어 성막 기판(200)에 성장된 버퍼층(210; 예: GaN), 버퍼층(210) 위에 형성된 AlN 압전 박막(220) 그리고 AlN 압전 박막(220) 위에 형성된 접합용 금속(230; 예: Au)이 제시되어 있다.5 is a view showing an example of a method of manufacturing an AlN piezoelectric thin film disclosed in US 2006-0145785 A, a sapphire deposition substrate 200, a buffer layer 210 grown on the sapphire deposition substrate 200; Example: GaN), an AlN piezoelectric thin film 220 formed on the buffer layer 210, and a bonding metal 230 (eg, Au) formed on the AlN piezoelectric thin film 220 are presented.

버퍼층(210)을 구성하고 있는 갈륨 나이트라이드(GaN)은 3.4eV(파장 변환 시, 364nm) 에너지 밴드갭을 갖는 물질이고 동시에 저온 성장 성막된 비정질 미세구조(amorphous microstucture)를 갖고 있어, AlN에 비해 상기 GaN 버퍼층(210)은 희생층(sacrificial layer)으로 역할을 충분히 할 수 있어 광학적으로 투명한 사파이어 성막 기판(200)과 AlN 압전 박막(220)의 분리를 용이하게 하는 이점을 가지지만, GaN 버퍼층(210)과 AlN 압전 박막(220) 간에는 상당한 격자상수 및 열팽창계수의 물성 차이가 존재함으로, 공진기 등의 기능성 압전 박막으로 사용할 수 있는 일정한 임계 두께(critical thickness, 대략 100nm) 이상으로 MOCVD 성장된 고순도 단결정 AlN 압전 박막(220)을 확보하는데 현재까지 공지된 공정 및 기술로는 결코 쉽지 않다.Gallium nitride (GaN) constituting the buffer layer 210 is a material having an energy band gap of 3.4 eV (364 nm at the time of wavelength conversion) and at the same time has an amorphous microstucture formed by low temperature growth, compared to AlN. The GaN buffer layer 210 can sufficiently serve as a sacrificial layer and thus has the advantage of facilitating separation of the optically transparent sapphire deposition substrate 200 from the AlN piezoelectric thin film 220, but the GaN buffer layer ( 210) and AlN piezoelectric thin film 220, there is a significant difference in properties of lattice constant and thermal expansion coefficient, so high purity single crystal grown by MOCVD with a certain critical thickness (about 100 nm) or more that can be used as a functional piezoelectric thin film such as a resonator Securing the AlN piezoelectric thin film 220 is by no means easy with known processes and techniques.

도 15는 Solid-State Electronics 54 (2010) 1041-1046에 제시된 AlN 압전 박막을 제조하는 방법의 일 예를 나타내는 도면으로서, 제조 방법은 도 15(a)에 도시된 바와 같이, (001) 실리콘 성막 기판(61)에 직접적으로 스퍼터링 증착된 AlN 압전 박막(62)을 성막하는 단계, 도 15(b)에 도시된 바와 같이, AlN 압전 박막(62) 위에 하부 전극(63)을 형성하는 단계, 또 15(c)에 도시된 바와 같이, 하부 전극(63) 위에 형성된 음향파 미러(64; acoustic mirror)를 형성하는 단계, 도 15(d)에 도시된 바와 같이, 음향파 미러(64) 위에 웨이퍼 본딩 결합된 캐리어 웨이퍼(65; carrier wafer)를 형성하는 단계, 도 15(e)에 도시된 바와 같이, (100) 실리콘 성막 기판(61)을 습식에칭으로 제거하는 단계, 그리고 도 15(f)에 도시된 바와 같이, 최종적으로 (100) 실리콘 성막 기판(61)이 제거된 AlN 압전 박막(62)에 상부 전극(66)을 형성하는 단계를 포함하며, 이를 통해 SMR BAW 구조 공진기가 제조된다. 이러한 방법에 의하면, 실리콘 성막 기판에 SiO₂ 및/또는 금속(전극)을 형성한 다음 AlN 압전 박막을 형성한 구조(예: 문헌(“Optimization of sputter deposition Process for piezoelectric AlN ultra-thin Films”, Semester Project, Advanced NEMS group, Autumn Semester 2017, Roman Welz, January 23, 2018, SECTION MICROTECHNIQUE)와 비교할 때, 품질 개선을 위한 별도의 추가 공정(CMP; chemical-mechanical polishing)이 불필요한 장점과 균일한 두께를 갖는 압전 박막 획득이 가능하고 동시에 압전 박막 품질에 지대한 영향을 미치는 전극(금속) 표면에 형성된 자연 산화물(native oxide)을 배제할 수 있는 이점이 있어 종래 제조 공정에 비해 품질과 비용관점에서 우위를 확보할 수 있다고 지적되어 있다.15 is a view showing an example of a method of manufacturing an AlN piezoelectric thin film presented in Solid-State Electronics 54 (2010) 1041-1046, the manufacturing method as shown in FIG. 15 (a), (001) silicon film formation Forming an AlN piezoelectric thin film 62 directly sputtered on the substrate 61, forming a lower electrode 63 on the AlN piezoelectric thin film 62, as shown in FIG. 15(b), and As shown in 15(c), forming an acoustic wave mirror 64 formed on the lower electrode 63, as shown in FIG. 15(d), the wafer on the acoustic wave mirror 64 Forming a bonded carrier wafer 65, as shown in FIG. 15(e), removing the (100) silicon film-forming substrate 61 by wet etching, and FIG. 15(f) As shown in FIG. 6, the method includes forming an upper electrode 66 on the AlN piezoelectric thin film 62 from which the (100) silicon deposition substrate 61 has been removed, and the SMR BAW structure resonator is manufactured through this. According to this method, SiO ₂ and/or a metal (electrode) is formed on a silicon deposition substrate, and then an AlN piezoelectric thin film is formed (eg, “Optimization of sputter deposition Process for piezoelectric AlN ultra-thin Films”, Semester Project, Advanced NEMS group, Autumn Semester 2017, Roman Welz, January 23, 2018, SECTION MICROTECHNIQUE), a separate additional process (CMP; chemical-mechanical polishing) for quality improvement is unnecessary and has a uniform thickness. It is possible to obtain a piezoelectric thin film and at the same time, it has the advantage of excluding the native oxide formed on the surface of the electrode (metal), which has a great influence on the quality of the piezoelectric thin film. It is pointed out that you can.

이외에도 SiC 성막 기판 위에 고순도 AlN 압전 박막을 성장하는 방법이 있으나, SiC 성막 기판이 고비용인데다가, SiC 성막 기판 위에 고순도 AlN 박막 성장 후에 이미 공지된 AlN 압전 박막 공진기 제조공정에서 화학적 습식에칭을 통해 SiC 성막 기판이 제거되기 때문에 재사용이 가능하지 않으므로 원천적으로 AlN 압전 박막 공진기 고비용 원가문제를 해결할 수 없어 고려하지 않는다.In addition, there is a method of growing a high-purity AlN piezoelectric thin film on a SiC film-forming substrate, but the SiC film-forming substrate is expensive, and after growing a high-purity AlN thin film on the SiC film-forming substrate, SiC film-forming through chemical wet etching in the known AlN piezoelectric thin film resonator manufacturing process Since the substrate is removed, it is not possible to reuse the AlN piezoelectric thin film resonator because it cannot solve the high cost and cost problem.

통상적으로 2200℃의 녹는점(melting point, Tm)을 갖는 고순도 AlN 압전 박막을 성막하기 위해서는 “쏜턴에 의해 정립된 흡착원자 표면 이동도 이론(Thornton’s Theory for the Adatom Surface Mobility)에 따라 성막 시에 성막 기판의 표면 온도를 적어도 0.3Tm(AlN 경우 660℃) 이상에서 공정을 진행해야 성막 기판의 표면에서 흡착원자의 물질 확산이 시작되어 성막 물질층의 충진율(close packing ratio)이 단결정 벌크(single crystal bulk) 수준에 도달해서 성막 기판 표면에 수직방향으로 배열된 집합조직의 다결정(c-oriented textured polycrystal)을 형성할 수 있고, 성막 기판 표면 온도를 한층 더 증가시켜 0.5Tm(AlN 경우 1100℃) 이상이 되면 부정형의 모짜익 구조 단결정(psuedomorphic mosaic structured single crystal)을 형성하여 고순도 박막(high purity thin film)을 얻을 수 있다. 더 바람직하게는 성막 기판 표면 온도를 상승시킬 때, 성막 기판 후면(back plane)에서 히터(heater)로 가열하는 방식보다 플라즈마 입자들(plasma particles; 양성자, 전자, 중성자)의 가속을 통해 성막되는 표면에 직접 충격(bombardment)을 가하여 표면 온도를 증가시키는 것이 고순도 박막을 얻는데 유리하다. 또한 육방정계(HCP) 결정구조를 갖는 고순도 AlN 압전 박막을 성막하기 위해서는 동일한 결정구조를 갖는 3족 질화물(Group III Nitrides; AlN, GaN, AlGaN, AlInN, InGaN)과 2족 산화물(Group II Oxidex; ZnO, MgO, MgZnO), 또는 유사한 결정구조를 갖는 사파이어(Sapphire)와 실리콘카바이드(SiC) 물질 표면을 최우선으로 선택하는 것이 바람직하며, 동시에 표면 거칠기(surface roughness)가 큰 금속(전극; Mo, W, Ti, Al) 물질보다는 상대적으로 작은 표면 거칠기를 갖는 세라믹(SiO₂, SiN_x) 또는 반도체(Si) 물질이 흡착원자 표면 이동도 관점에서 휠씬 더 고순도 AlN 압전 박막 확보에 유리하다. 상기 조건들 이외, 고순도 AlN 압전 박막을 성막하는데 유리한 상황들은 성막 기판을 포함한 주변으로부터 산소(O₂) 유입량의 최소화, 그리고 성막 기판 표면에 수소와 수소 화합물, 기타 오염원을 완벽하게 제거하는 것이 최상의 조건이다.In order to form a high-purity AlN piezoelectric thin film with a melting point (Tm) of 2200℃ in general, the film is formed at the time of film formation according to Thornton's Theory for the Adatom Surface Mobility. The process must be carried out at the surface temperature of the substrate at least 0.3Tm (660℃ in the case of AlN), so that the diffusion of adsorption atoms from the surface of the film-forming substrate starts, so that the close packing ratio of the film-forming material layer is single crystal bulk. ) Level is reached to form a c-oriented textured polycrystal arranged in a vertical direction on the surface of the film-forming substrate, and the surface temperature of the film-forming substrate is further increased so that 0.5Tm (1100℃ for AlN) or more Then, a high purity thin film can be obtained by forming a pseudomorphic mosaic structured single crystal. More preferably, when the surface temperature of the deposition substrate is increased, the surface formed through acceleration of plasma particles (protons, electrons, neutrons) than a method of heating with a heater at the back plane of the deposition substrate It is advantageous to obtain a high-purity thin film to increase the surface temperature by directly applying a bombardment to it. In addition, in order to form a high-purity AlN piezoelectric thin film having a hexagonal (HCP) crystal structure, Group III Nitrides (AlN, GaN, AlGaN, AlInN, InGaN) and Group II oxides (Group II Oxidex; ZnO, MgO, MgZnO), or a sapphire and silicon carbide (SiC) material having a similar crystal structure is preferable to select the surface, and at the same time, a metal having a large surface roughness (electrode; Mo, W A ceramic (SiO ₂ , SiN _x ) or semiconductor (Si) material having a relatively small surface roughness than a material of Ti, Al) is advantageous in securing a much higher purity AlN piezoelectric thin film in terms of surface mobility of adsorption atoms. In addition to the above conditions, favorable conditions for forming a high-purity AlN piezoelectric thin film are the best conditions to minimize the amount of oxygen (O ₂ ) inflow from the surroundings including the deposition substrate, and to completely remove hydrogen, hydrogen compounds, and other contaminants from the deposition substrate surface. to be.

문헌(Physics Letter A 375 (2011) 1000-1004, “Single-crystalline AlN growth on sapphire using physical vapor deposition”, Andres M. Cardenas-Valencia, Shinzo Onishi, Benjamin Rossie)에는 사파이어 성막 기판 위에 마그네트론 스퍼터링 건(a magnetron sputtering gun)을 도입하여, 사파이어 성막 기판의 온도를 860℃로 설정하여 직접 증착 성막하여 4㎛ 두께의 단결정 AlN 압전 박막을 확보하였다. 통상적으로 AlN 압전 박막의 품질을 평가할 때 결정성(crytallinity)과 극성(polarity)을 동시에 평가하는데, 결정성 품질(crystalline quality) 측정 평가 지표는 비파괴 방식인 X-ray rocking curve에서 반치폭(FWHM)를 통해 살펴 보는데, 현재 상용 구조(Si 성막 기판/SiO₂/금속 전극/AlN)의 반치폭 값인 1.2-2.5°와 비교할 때, 상기 인용 문헌의 경우는 반치폭의 0.32° 값으로 상당히 결정성 품질이 개선되었음을 보여준다. 다시 말해서 상기 쏜턴에 의해 정립된 흡착원자 표면 이동도 이론에 따라, 성막 방법(CVD 또는 PVD)의 중요성에 앞서 특정 박막 성막 시에 성막 기판 온도 및 물질 결정 구조, 그리고 표면 상태 등이 중대한 영향 인자임을 알 수 있었다. 다만 극성 품질(polar quality)에 대해선 X-ray rocking curve의 반치폭 값으론 단정지을 수 없는 상태이다. 참고로 상기 인용 문헌에서는 극성 품질을 평가하지 않았지만, 통상 극성 품질(polar quality) 평가는 표면 습식 에칭(surface wet etching)을 통해서 확인할 수 있는데 극성 품질(polar quality)에 영향을 미치는 주요 인자는 성막 방법과 성막 기판 물질, 그리고 표면 상태로 공지되어 있다.In the literature (Physics Letter A 375 (2011) 1000-1004, “Single-crystalline AlN growth on sapphire using physical vapor deposition”, Andres M. Cardenas-Valencia, Shinzo Onishi, Benjamin Rossie), a magnetron sputtering gun on a sapphire deposition substrate (a magnetron sputtering gun), the temperature of the sapphire film-forming substrate was set to 860°C and deposited directly to obtain a single crystal AlN piezoelectric thin film having a thickness of 4 μm. Typically, when evaluating the quality of an AlN piezoelectric thin film, both crystallinity and polarity are evaluated at the same time, and the crystalline quality measurement evaluation index is the half width (FWHM) in the non-destructive X-ray rocking curve. Compared with the current commercial structure (Si film-forming substrate/SiO ₂ /metal electrode/AlN), the half-width value of 1.2-2.5°, the cited document showed a significant improvement in crystalline quality with a half-value width of 0.32°. Show. In other words, according to the theory of adsorption atom surface mobility established by Thornton, the film formation substrate temperature, the material crystal structure, and the surface condition, etc., are important factors in the formation of a specific thin film prior to the importance of the film formation method (CVD or PVD). Could know. However, the polar quality cannot be determined from the half-width value of the X-ray rocking curve. For reference, although the polarity quality was not evaluated in the cited literature, the polar quality evaluation can be confirmed through surface wet etching. The main factor affecting the polar quality is the deposition method. And the substrate material for deposition, and the surface state are known.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the'Specific Contents for the Implementation of the Invention'.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features). Here, a summary of the present disclosure is provided, and this section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).

본 개시에 따른 일 측면에 의하면(According to one aspect of the present disclosure), 고순도 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법에 있어서, 사파이어 성막 기판에 희생층을 형성하는 단계; 그리고, 희생층 위에 단결정 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 성장하는 단계;를 포함하며, Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 성장하는 단계에 앞서 Al_yGa_1-yN (0.5≤y≤1)로 된 제1 반도체층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 고순도 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법이 제공된다.According to one aspect of the present disclosure, in a method of manufacturing a high _- purity Al _x Ga _1-x N (0.5≤x≤1) piezoelectric thin film, a sacrificial layer is formed on a sapphire deposition substrate. Forming; And, growing a single crystal Al _x Ga _1-x N (0.5≤x≤1) piezoelectric thin film on the sacrificial layer; Including, and growing an Al _x Ga _1-x N (0.5≤x≤1) piezoelectric thin film Prior to the step, forming a first semiconductor layer of Al _y Ga _1-y N (0.5≤y≤1); high purity Al _x Ga _1-x N (0.5≤x≤1), characterized in that it further comprises ) A method of manufacturing a piezoelectric thin film is provided.

본 개시에 따른 또 다른 측면에 의하면(According to another aspect of the present disclosure), Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 구비하는 구조물에 있어서, Al_xGa_1-xN (0.5≤x≤1) 압전 박막; Al_xGa_1-xN (0.5≤x≤1) 압전 박막의 일측에 구비되는 제1 전극; Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 기준으로 제1 전극의 반대측에 구비되는 제2 전극과 반사기;를 포함하며, 제1 전극이 구비되는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막의 면은 메탈릭 극성(Al-polarity 또는 Al-polarity & Ga-polarity mixed) 표면(face)인 것을 특징으로 하는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 구비하는 구조물이 제공된다.According to another aspect according to the present disclosure (According to another aspect of the present disclosure), in the structure including the Al _x Ga _1-x N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film, Al _x Ga _1-x N (0.5≦x≦1) piezoelectric thin film; A first electrode provided on one side of the Al _x Ga _1-x N (0.5≦ _x ≦ ₁ ) piezoelectric thin film; Al _x Ga _1-x N (0.5 ≤ _x ≤ ₁ ) A second electrode and a reflector provided on opposite sides of the first electrode based on the piezoelectric thin film; including, Al _x Ga _1-x N having the first electrode (0.5≤x≤1) Al _x Ga _{1 - x} N (0.5≤x≤1), characterized in that the surface of the piezoelectric thin film is a metallic polarity (Al-polarity or Al-polarity & Ga-polarity mixed) surface. ) A structure including a piezoelectric thin film is provided.

본 개시에 따른 또 다른 측면에 의하면(According to another aspect of the present disclosure), Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법에 있어서, 사파이어 성막 기판에 희생층을 형성하는 단계;로서, 희생층은 화학적 기상 증착법(CVD; Chemical Vapor Deposition)으로 형성된 3족 질화물 및 물리적 기상 증착법(PVD; Physical Vapor Deposition)으로 형성된 2족 또는 3족 산화물을 포함하는 산화물 중의 하나로 이루어지는, 희생층을 형성하는 단계; 그리고, 희생층 위에 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 증착하는 단계;로서 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막은 0.3Tm(Tm; 압전 박막 물질의 녹는점) 이상의 온도에서 물리적 기상 증착법으로 증착되는, 압전 박막을 증착하는 단계;를 포함하는 것을 특징으로 하는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법이 제공된다.According to another aspect of the present disclosure, in the method of manufacturing an Al _x Ga _1-x N (0.5≤x≤1) piezoelectric thin film, a sacrificial layer is formed on a sapphire deposition substrate. Forming; As, the sacrificial layer is made of one of oxides including a group 3 nitride formed by a chemical vapor deposition method (CVD; Chemical Vapor Deposition) and a group 2 or 3 oxide formed by a physical vapor deposition method (PVD; , Forming a sacrificial layer; And, depositing an Al _x Ga _1-x N (0.5≤x≤1) piezoelectric thin film on the sacrificial layer; As Al _x Ga _{1 - x} N (0.5≤x≤1) piezoelectric thin film is 0.3Tm (Tm; piezoelectric process for preparing a N _x (0.5≤x≤1), the piezoelectric thin film _- Al _x Ga ₁ comprises a; depositing a piezoelectric thin film to be deposited at the melting point temperature) or more of the thin film material in a physical vapor deposition method Is provided.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the'Specific Contents for the Implementation of the Invention'.

도 1은 미국 공개특허공보 US2015-0033520호에 제시된 압전 박막을 이용한 소자들을 나타내는 도면,
도 2 내지 도 4는 미국 공개특허공보 US2015-0033520호에 제시된 AlN 압전 박막 및 이를 이용한 소자를 제조하는 방법을 나타내는 도면,
도 5는 미국 공개특허공보 US2006-0145785호에 제시된 AlN 압전 박막을 제조하는 방법의 일 예를 나타내는 도면,
도 6은 본 개시에 따른 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 구조물(structure)의 일 예를 나타내는 도면,
도 7은 본 개시에 따른 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면,
도 8은 본 개시에 따른 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면,
도 9는 본 개시에 따른 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면,
도 10 내지 도 12는 본 개시에 제시된 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 이용하여 공진기(resonator)를 제조하는 방법의 일 예를 나타내는 도면,
도 13 및 도 14는 본 개시에 제시된 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 이용하여 공진기(resonator)를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 15는 Solid-State Electronics 54 (2010) 1041-1046에 제시된 AlN 압전 박막을 제조하는 방법의 일 예를 나타내는 도면,
도 16은 본 개시에 따른 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면,
도 17은 본 개시에 따른 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면,
도 18은 본 개시에 따른 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면,
도 19는 본 개시에 따른 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면.1 is a diagram showing devices using a piezoelectric thin film disclosed in US 2015-0033520,
2 to 4 are diagrams showing an AlN piezoelectric thin film disclosed in U.S. Patent Publication No. US2015-0033520 and a method of manufacturing a device using the same,
5 is a view showing an example of a method of manufacturing an AlN piezoelectric thin film disclosed in US 2006-0145785 A,
6 is a Al _x Ga ₁ according to the present disclosure _- the _x N (0.5≤x≤1) the piezoelectric thin-film structure _{(structure) - x N (0.5≤x≤1} ) method for producing a piezoelectric thin film and, Al _x Ga ₁ A drawing showing an example,
7 is a Al _x Ga ₁ according to the present disclosure _- the _x N (0.5≤x≤1) the piezoelectric thin-film structure _{(structure) - x N (0.5≤x≤1} ) method for producing a piezoelectric thin film and, Al _x Ga ₁ A drawing showing another example,
8 is a Al _x Ga ₁ according to the present disclosure _- the _x N (0.5≤x≤1) the piezoelectric thin-film structure _{(structure) - x N (0.5≤x≤1} ) method for producing a piezoelectric thin film and, Al _x Ga ₁ A drawing showing another example,
9 is a Al _x Ga ₁ according to the present disclosure _- the _x N (0.5≤x≤1) the piezoelectric thin-film structure _{(structure) - x N (0.5≤x≤1} ) method for producing a piezoelectric thin film and, Al _x Ga ₁ A drawing showing another example,
10 to 12 are diagrams showing an example of a method of manufacturing a resonator using the Al _x Ga _{1 - x} N (0.5≤x≤1) piezoelectric thin film presented in the present disclosure;
13 and 14 are diagrams showing another example of a method of manufacturing a resonator using the Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film presented in the present disclosure;
15 is a view showing an example of a method of manufacturing an AlN piezoelectric thin film presented in Solid-State Electronics 54 (2010) 1041-1046,
16 is a Al _x Ga ₁ according to the present disclosure _- the _x N (0.5≤x≤1) the piezoelectric thin-film structure _{(structure) - x N (0.5≤x≤1} ) method for producing a piezoelectric thin film and, Al _x Ga ₁ A drawing showing another example,
17 is a Al _x Ga ₁ according to the present disclosure _- the _x N (0.5≤x≤1) the piezoelectric thin-film structure _{(structure) - x N (0.5≤x≤1} ) method for producing a piezoelectric thin film and, Al _x Ga ₁ A drawing showing another example,
18 is a Al _x Ga ₁ according to the present disclosure _- the _x N (0.5≤x≤1) the piezoelectric thin-film structure _{(structure) - x N (0.5≤x≤1} ) method for producing a piezoelectric thin film and, Al _x Ga ₁ A drawing showing another example,
19 is a Al _x Ga ₁ according to the present disclosure _- the _x N (0.5≤x≤1) the piezoelectric thin-film structure _{(structure) - x N (0.5≤x≤1} ) method for producing a piezoelectric thin film and, Al _x Ga ₁ A diagram showing another example.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).Hereinafter, the present disclosure will now be described in detail with reference to the accompanying drawing(s)).

도 6은 본 개시에 따른 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 구조물(structure)의 일 예를 나타내는 도면으로서, 구조물은 사파이어 성막 기판(1), 제1 반도체층(2), 희생층(3) 그리고 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)을 포함한다.6 is a Al _x Ga ₁ according to the present disclosure _- the _x N (0.5≤x≤1) the piezoelectric thin-film structure _{(structure) - x N (0.5≤x≤1} ) method for producing a piezoelectric thin film and, Al _x Ga ₁ a view of an example, the film forming structure is a sapphire substrate 1, a first semiconductor layer 2, the sacrificial layer 3 and the Al _x Ga _{1 - x} N a (0.5≤x≤1), the piezoelectric thin film 4 Include.

도 7은 본 개시에 따른 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면으로서, 구조물은 사파이어 성막 기판(1), 제1 반도체층(2), 희생층(3) 그리고 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)을 포함하며, 추가적으로 희생층(3)과 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4) 사이에 제2 반도체층(5)을 포함한다.7 is a Al _x Ga ₁ according to the present disclosure _- the _x N (0.5≤x≤1) the piezoelectric thin-film structure _{(structure) - x N (0.5≤x≤1} ) method for producing a piezoelectric thin film and, Al _x Ga ₁ As a view showing another example, the structure is a sapphire film formation substrate 1, a first semiconductor layer 2, a sacrificial layer 3, and Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film 4 And a second semiconductor layer 5 between the sacrificial layer 3 and the Al _x Ga _1-x N (0.5≦ _x ≦ ₁ ) piezoelectric thin film 4.

도 8은 본 개시에 따른 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면으로서, 구조물은 사파이어 성막 기판(1), 제1 반도체층(2), 희생층(3) 그리고 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)을 포함하지만, 제1 반도체층(2)과 희생층(3)의 형성 순서가 도 6에 제시된 구조물과 바뀌어 있다.8 is a Al _x Ga ₁ according to the present disclosure _- the _x N (0.5≤x≤1) the piezoelectric thin-film structure _{(structure) - x N (0.5≤x≤1} ) method for producing a piezoelectric thin film and, Al _x Ga ₁ As a view showing another example, the structure is a sapphire film formation substrate 1, a first semiconductor layer 2, a sacrificial layer 3, and Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film 4 However, the order of formation of the first semiconductor layer 2 and the sacrificial layer 3 is changed from that of the structure shown in FIG. 6.

도 9는 본 개시에 따른 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면으로서, 구조물은 사파이어 성막 기판(1), 제1 반도체층(2), 희생층(3), Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4) 그리고 제2 반도체층(5)을 포함하지만, 제1 반도체층(2)과 희생층(3)의 형성 순서가 도 7에 제시된 구조물과 바뀌어 있다.9 is a Al _x Ga ₁ according to the present disclosure _- the _x N (0.5≤x≤1) the piezoelectric thin-film structure _{(structure) - x N (0.5≤x≤1} ) method for producing a piezoelectric thin film and, Al _x Ga ₁ As a view showing another example, the structure is a sapphire film formation substrate 1, a first semiconductor layer 2, a sacrificial layer 3, Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film 4 In addition, although the second semiconductor layer 5 is included, the order of formation of the first semiconductor layer 2 and the sacrificial layer 3 is changed from that of the structure shown in FIG. 7.

예를 들어 C면(0002) 사파이어 성막 기판을 사용할 수 있으며, 그 위에 형성되는 3족 질화물이 성장 전처리 조건에 따라 극성(polarity; 메탈릭 또는 개스) 표면(face) 또는 반극성(semi-polarity; 메탈릭 극성과 질소 개스 극성이 혼합된) 표면을 가질 수 있다면, C면을 벗어나거나 C면이 아닌 사파이어 성막 기판의 사용을 고려할 수 있다. 평탄한 성막 기판 이외에도 나노 사이즈의 PSS(Patterned Sapphire Substrate)의 사용을 고려할 수 있다.For example, a C-plane (0002) sapphire deposition substrate may be used, and a group III nitride formed thereon may be polarity (metallic or gas) surface or semi-polarity (metallic) depending on the growth pretreatment conditions. If it is possible to have a surface (mixed of polarity and nitrogen gas polarity), it is possible to consider using a sapphire deposition substrate that is off the C-plane or is not the C-plane. In addition to the flat film-forming substrate, it is possible to consider using a nano-sized PSS (Patterned Sapphire Substrate).

도 6 및 도 7에 제시된 예에서, 제1 반도체층(2)은 저온이 아닌 고온(1000℃ 이상) 성장된 Al_yGa_{1 - y}N (0.5≤y≤1)로 이루어지며, 후속하여 성장되는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 결정 품질(결정성과 극성)을 보장하는 역할을 한다. 따라서 적정 성장온도보다 낮은 온도에서 성장되는 종래의 버퍼층이라 일컫어지는 층과 구분된다. 제1 반도체층(2)은 CVD(예: MOCVD, HVPE, ALD)로 성장될 수 있다. Al_yGa_{1 - y}N (0.5≤y≤1)로 된 제1 반도체층(2) 두께의 상한과 하한은 특별히 한정되지 않지만, 바람직하게는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 두께 균일도(thickness uniformity)를 유지하기 위한 스트레스 조절(stress control) 기능을 하는데 유리하도록 100nm-20㎛로 한다. 예를 들어, 1000-1400℃의 온도와, 100-200torr의 압력에서 성장될 수 있으며, 다량의 수소(H₂)를 포함한 암모니아(NH₃)와 질소(N₂)로 구성된 분위기(상대적으로 N₂보다는 NH₃ 함량이 더 크다) 또는 암모니아(NH₃)와 질소(N₂)로 구성된 분위기에서, AlN의 경우, 100% Al 구성, Al-rich AlGaN의 경우, Al/(Al+Ga) 값이 50% 이상으로 하여 성장할 수 있다. 바람직하게는 전처리로서, 상기 적정 성장온도에서 Al_yGa_{1 - y}N (0.5≤y≤1)로 된 제1 반도체층(2) 성장 전에, 900-1000℃에서 10sec 동안 Al MOCVD 소스 개스(예: TMAl)로 챔버(chamber) 내부 전처리와 20nm 이하 두께로 AlN 버퍼층을 형성한 다음, 이어서 적정 성장조건 1000-1400℃ 및 100-200torr에서 성장하는데, 고품질 결정성 확보, 전위밀도 저감(reduction in dislocation density), 크랙 생성 및 전파 억제(suppression of generation & propagation)를 위해서 의도적으로 사파이어 성막 기판(1)의 인접 영역과 Al_yGa_{1 - y}N (0.5≤y≤1)로 된 제1 반도체층(2) 내부에 다수의 에어 공극(air-voids)을 형성하는 것이 유리하다.In the example shown in Figs. 6 and 7, the first semiconductor layer (2) is a high temperature (more than 1000 ℃) growing the Al _y Ga ₁ other than the _{low-temperature-is} made to the _y N (0.5≤y≤1), followed by growth Al _x Ga ₁ is _- determination of the _x N (0.5≤x≤1), the piezoelectric thin film (4) serves to ensure the quality (crystallinity and polarity). Therefore, it is distinguished from a layer called a conventional buffer layer grown at a temperature lower than an appropriate growth temperature. The first semiconductor layer 2 may be grown by CVD (eg, MOCVD, HVPE, ALD). _{Al y Ga 1 - y N (} 0.5≤y≤1) a first upper and lower limits of the semiconductor layer 2 in the thickness is not particularly limited, and preferably _{Al x Ga 1 - x N (} 0.5≤x≤1 ) The piezoelectric thin film 4 is set to 100 nm-20 μm to be advantageous in functioning a stress control function for maintaining the thickness uniformity of the piezoelectric thin film 4. For example, it can be grown at a temperature of 1000-1400℃ and a pressure of 100-200torr, and an atmosphere consisting of ammonia (NH ₃ ) and nitrogen (N ₂ ) containing a large amount of hydrogen (H ₂ ) (relatively N ₂ from consisting of NH ₃ content is larger), or ammonia (NH ₃₎ and nitrogen (N ₂₎ rather than the atmosphere, in the case of AlN, 100% Al configuration, in the case of the Al-rich AlGaN, Al / (Al + Ga) value It can grow with this 50% or more. Preferably, as pre-processing, the Al _y Ga ₁ at an appropriate growth _temperature for before the first semiconductor layer (2) with _y N (0.5≤y≤1) growth, from 900-1000 ℃ 10sec Al MOCVD source gas (for example, : Pre-treat the inside of the chamber with TMAl) and form an AlN buffer layer with a thickness of 20 nm or less, and then grow under appropriate growth conditions of 1000-1400℃ and 100-200torr, securing high quality crystallinity, reduction in dislocation density), the crack generation and propagation suppression (suppression of generation & propagation) is by the adjacent region and the Al _y Ga ₁ of sapphire deposition substrate (1) for _- a first semiconductor layer of a _y N (0.5≤y≤1) ( 2) It is advantageous to form a number of air-voids inside.

도 8 및 도 9에 제시된 예에서, 제1 반도체층(2)은 100nm 이하의 Al_yGa_{1 - y}N (0.5≤y≤1)로 이루어지는 것이 바람직하며, 후속하여 성장되는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 결정성과 극성을 보장하는 역할을 한다. 제1 반도체층(2)은 PVD(예: 스퍼터링)로 증착될 수 있고, 이때 일정량(예: O₂/(N₂+O₂) 값이 3% 이하)의 산소 공급이 중요하며, 나노 스케일의 AlN 또는 Al-rich AlGaN 씨앗(seed)으로 역할한다. 소량의 O₂를 포함한 분위기에서 Al_yGa_{1 - y}N (0.5≤y≤1)의 스퍼터링 증착은 상대적으로 작은 아일랜드(smaller islands) 형상의 Al_yGa_{1 - y}N (0.5≤y≤1) 결정체를 형성하여 상기 적정 성장온도에서 CVD(예: MOCVD, HVPE, ALD) 성막된 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 표면 평탄도 개선과 박막 내부의 전위밀도 저감를 통해 고품질의 결정성과 극성을 확보하는데 중대한 씨드(seed) 역할을 담당한다. 제1 반도체층(2) 두께는 100nm 이하인 것이 바람직하며, 더욱 바람직하게는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 크랙 생성 및 전파 억제를 하는데 한층 유리한 1nm-30nm로 한다. 예를 들어, 300-500℃의 온도와 압력은 5*10^{- 3}mbar의 압력에서 증착될 수 있으며, 다량의 아르곤(Ar)를 포함한 질소(N₂)와 산소(O₂)로 구성된 분위기(상대적으로 O₂보다는 N₂ 함량이 휠씬 더 크다; Ar 40sccm, N2 110sccm, O2 4sccm)가 사용될 수 있다. 성장된 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 품질을, 품질을 나타내는 측정 지표 중의 하나인 X-ray (0002) rocking curve를 통해 살펴 보았으며, 0.04-0.06°의 값을 보였다. 이는 현재 상용 구조(Si 성막 기판/SiO₂/금속 전극/AlN)의 값인 1.2-2.5°와 비교할 때, 엄청나게 박막의 질이 향상되었음을 보여준다.In the example shown in Figs. 8 and 9, the first semiconductor layer (2) is Al _y Ga ₁ below 100nm _{- -} Al _x Ga ₁ is preferably made of a _y N (0.5≤y≤1) and, subsequently grown _x N (0.5≤x≤1) serves to ensure the crystallinity and polarity of the piezoelectric thin film 4. The first semiconductor layer 2 may be deposited by PVD (eg sputtering), and at this time, supply of oxygen in a certain amount (eg, O ₂ /(N ₂ +O ₂ ) value of 3% or less) is important, and nanoscale Serves as an AlN or Al-rich AlGaN seed. Al _y Ga ₁ in an atmosphere containing a small amount of O _{2 -} sputter deposition of _y N (0.5≤y≤1) is relatively small island (smaller islands) Al _y Ga _{1-shaped - y} N (0.5≤y≤1) Improvement of surface flatness and potential inside the thin film of Al _x Ga _{1 - x} N (0.5≤x≤1) piezoelectric thin film 4 formed by CVD (e.g. MOCVD, HVPE, ALD) at the appropriate growth temperature by forming crystals It plays an important role in securing high quality crystallinity and polarity through density reduction. A first semiconductor layer 2, the thickness is preferably not more than 100nm, and more preferably Al _x Ga _{1 -} more favorable to the crack generation and propagation of inhibitory _x N (0.5≤x≤1), the piezoelectric thin film (4) 1nm- It is set to 30 nm. For example, the temperature and pressure of 300-500 ℃ is 5 - 10 ^- may be deposited at a ³ mbar pressure, consisting of nitrogen (N ₂₎ and oxygen (O ₂₎ containing a large amount of argon (Ar) atmosphere ( Relatively, the content of N ₂ is much higher than that of O ₂ ; Ar 40 sccm, N2 110 sccm, O2 4 sccm) can be used. The quality of the grown Al _x Ga _{1 - x} N (0.5≤x≤1) piezoelectric thin film 4 was examined through the X-ray (0002) rocking curve, which is one of the measurement indicators of quality, and 0.04-0.06 Showed a value of °. This shows that the quality of the thin film is considerably improved compared to the value of 1.2-2.5°, which is the value of the current commercial structure (Si film formation substrate/SiO ₂ /metal electrode/AlN).

도 6 및 도 7에 제시된 제1 반도체층(2)과 도 8 및 도 9에 제시된 제1 반도체층(2)은 Al_yGa_{1 - y}N (0.5≤y≤1)로 이루어져서, 후속하여 성장되는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 결정성과 극성을 보장하는 역할을 한다는 점에서 공통된다.6 and the first semiconductor layer (2) and the first semiconductor layer (2) shown in Figs. 8 and 9 shown in Figure 7 is Al _y Ga _{1 -} yirueojyeoseo to _y N (0.5≤y≤1), followed by growth is Al _x Ga _{1 -} is common to the determination result that it serves to ensure that the polarity of the _x N (0.5≤x≤1), the piezoelectric thin film (4).

희생층(3)은 레이저 리프트 오프(LLO) 시에 사파이어 성막 기판(1)의 분리가 용이하도록 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)을 형성하기에 앞서 사파이어 성막 기판(1) 후면을 통해 조사 입사된 레이저의 파장(wavalength)보다 충분히 큰 파장의 에너지 밴드갭을 갖는 광학적으로 투명한 반도체인 동시에, 광 에너지원을 최대한 많이 흡수할 수 있는 비정질, 다결정(amorphous or polycrystalline), 또는 다층(multi layer)의 미세구조(microstructure)를 갖는 물질 영역이 바람직하며, 예를 들어, 다층의 Al_x1Ga_{1 - x1}N/Al_x2Ga_{1 -x2}N (x₂<x₁≤1, 0≤x₂<0.5), 단층의 Ga-rich AlGaN (Ga/(Ga+Al) 값이 50% 이상) 및 GaN으로 이루어질 수 있다. 희생층(3)은 CVD(예: MOCVD, HVPE, ALD)로 성장될 수 있으며, 레이저 리프트 오프 시에 레이저의 에너지를 흡수하여 사파이어 성막 기판(1) 측과 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4) 측을 분리하는 역할을 한다. 일반적으로 이론과 실험으로부터 도출 확인된 Al_zGa_{1 - z}N 에너지 밴드갭, E(z)=3.43+1.44z+1.33z² (eV), 만일 50% Al 조성을 갖는 Al_{0 . 5}Ga_{0 .5}N 경우는 4.48eV의 에너지 밴드갭을 갖는다. 반도체(절연체 포함)의 에너지 밴드갭(eV) 값을 광학적 특성인 파장으로 변환하는 식, λ(nm) = 1240/E(z)로서, 이 식을 통해 파장 변환하면 277nm 값을 얻을 수 있다. 따라서 상대적으로 범용화되어 있는 고출력 단파장 레이저 광원(248nm 이상)을 통해서 50% 미만의 Al 조성을 갖는 Al_zGa_{1 - z}N 및 GaN 물질 단층, 또는 이들로 구성된 다층 미세구조로 된 희생층(3)을 제거하는데 용이하다. 희생층(3) 두께는 예를 들어 100nm 이하일 수 있으며, 바람직하게는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 크랙 생성 및 전파 억제를 하는데 한층 유리한 1nm-30nm로 한다. 50% 미만의 Al 조성을 갖는 Al_zGa_{1 - z}N 경우 900-1200℃ 및 100-200torr 조건에서 성장하는 것이 가능하고, GaN 경우 600-1100℃ 및 100-200torr 조건에서 성장하는 것이 가능하다. 사파이어 성막 기판(1)에 희생층(3) 성장 후에 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)을 성장하기에 앞서 씨앗(seed) 역할을 하는 스퍼터링 AlN 박막을 형성해야 하는데, 스퍼터링 전처리로서 챔버내에서 소량의 Ar(표면 에칭을 통한 평탄화 및 클리닝), 미량의 산소(O₂) 포함한 질소(N₂) 개스 다량을 통해서 희생층(3) 표면을 안정화시키는 단계를 포함한다. Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)은 CVD(예: MOCVD, HVPE, ALD)로 성장될 수 있으며, 단결정 박막으로 성장된다. 그 두께는 최종 소자에 따라 달라질 수 있으며, 예를 들어, 도 1(b)에 제시된 FBAR에 이용되는 경우에, 양 측에 형성되는 전극(22'24')의 두께와 함께 공진 주파수에 의해 그 두께가 결정된다. Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)이 Ga을 포함하는 경우를 고려할 수 있으며, 이에 맞추어 제1 반도체층(2), 희생층(3) 및 제2 반도체층(5)의 Ga 조성이 달라질 수 있다.The sacrificial layer 3 is a sapphire layer prior to forming the Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film 4 to facilitate separation of the sapphire deposition substrate 1 during laser lift off (LLO). It is an optically transparent semiconductor having an energy band gap of sufficiently larger than the wavelength of the laser irradiated through the back side of the film forming substrate 1, and can absorb as much light energy source as possible, amorphous or polycrystalline. polycrystalline), or multi-layer (and the material region having a fine structure (microstructure) of the multi layer) preferably, for example, a multi-layer _{Al x1 Ga 1 - x1 N /} Al x2 Ga 1 -x2 N (x 2 <x 1 ≤1, 0≤x ₂ <0.5), a single layer of Ga-rich AlGaN (Ga/(Ga+Al) value of 50% or more) and GaN. The sacrificial layer 3 can be grown by CVD (e.g., MOCVD, HVPE, ALD), and absorbs the energy of the laser when the laser is lifted off to the side of the sapphire deposition substrate 1 and Al _x Ga _{1 - x} N (0.5 ≤x≤1) It serves to separate the piezoelectric thin film 4 side. In general, the theory derived from the experimental confirmation Al _z Ga _{1 -} Al _z N having a band gap energy, E (z) = 3.43 + 1.44z + 1.33z 2 (eV), ten thousand and one 50% Al composition _{0. 5} Ga _{0 .5} N case has an energy band gap of 4.48eV. An equation for converting the energy bandgap (eV) value of a semiconductor (including an insulator) into a wavelength, which is an optical characteristic, is λ(nm) = 1240/E(z), and wavelength conversion through this equation yields a 277nm value. Therefore, relatively the high-power short-wavelength laser light source (at least 248nm) in generalized through the Al _z Ga ₁ having Al composition of less than 50%, _- the sacrificial layer in a multilayer microstructure consisting _z N and GaN material single layer, or these 3 It is easy to remove. Sacrificial layer (3) thickness, for example, can be less than 100nm, preferably _{Al x Ga 1 - x N (} 0.5≤x≤1) more favorable for the crack generation and propagation inhibition of the piezoelectric thin film (4) 1nm-30nm To Less than 50% of the Al _z Ga ₁ having the composition _Al-z N if it is possible to grow at 900-1200 ℃ and 100-200torr conditions, it is possible to grow at 600-1100 ℃ and 100-200torr Condition GaN. Forming a sputtered AlN thin film to act before the seeds (seed) for growing the _x N (0.5≤x≤1), the piezoelectric thin film (4) _- deposition on the sapphire substrate 1 after the sacrificial layer 3 is grown Al _x Ga ₁ As a pretreatment for sputtering, a step of stabilizing the surface of the sacrificial layer 3 through a large amount of nitrogen (N ₂ ) gas containing a small amount of Ar (planarization and cleaning through surface etching) and a trace amount of oxygen (O ₂ ) in the chamber as a pretreatment. Include. _{Al x Ga 1 - x N (} 0.5≤x≤1) the piezoelectric thin film 4 is CVD: can be grown (e.g., MOCVD, HVPE, ALD), is grown as a single crystal thin film. The thickness may vary depending on the final device. For example, when used for the FBAR shown in Fig. 1(b), the thickness of the electrodes 22'24' formed on both sides and the resonance frequency The thickness is determined. Al _x Ga _1-x N (0.5≤x≤1) The case where the piezoelectric thin film 4 contains Ga can be considered, and accordingly, the first semiconductor layer 2, the sacrificial layer 3, and the second semiconductor layer The Ga composition of (5) may vary.

도 7에 제시된 제2 반도체층(5)은 예를 들어, CVD(예: MOCVD, HVPE, ALD)로 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)을 형성하기 전 단계 공정으로 성장될 수 있으며, Al_aGa_{1 - a}N(0.5<a≤1)로 된 단층 또는 Al_b1Ga_{1 -b1}N/Al_b2Ga_1-b2N (b₁≠b₂)로 다층 구조(다층 구조 전체로서 Al이 함량이 50% 이상이 바람직함)로 이루어지되, 전체적으로 희생층(3)보다 Al의 함량이 높아서 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)과 Ga의 함량이 높은 희생층(3) 사이의 응력(stress) 차를 해소하는 역할을 한다. 제2 반도체층(5)은 희생층(3)으로부터 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)을 향해 Al 함량이 증가하는 상향 그라데이션(gradation)되는 구조를 가질 수 있음은 물론이다. 도 9에 제시된 예의 경우에 제2 반도체층(5)과 희생층(3) 사이에 제1 반도체층(2)이 위치하지만, 제1 반도체층(2)의 두께가 두껍지 않으므로, 도 7에 제시된 예에서와 마찬가지로 제2 반도체층(5)을 구비함으로써, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)과 Ga의 함량이 높은 희생층(3) 사이의 응력(stress) 차를 해소하는 역할을 한다. 또한 제2 반도체층(5)은 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)을 성장할 때 웨이퍼 전체 두께 균일도(thickness uniformity)를 결정짓는 중요한 역할을 수행하기 때문에 Si 또는/및 Mg 도판트를 첨가시키는 공정을 추가하여 웨이퍼 변형(Strain)을 조절하는데 사용할 수 있다. 제2 반도체층(5) 두께는 예를 들어, 100nm 이하일 수 있으며, 바람직하게는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 크랙 생성 및 전파 억제를 하는데 한층 유리한 1nm-30nm로 한다.The second semiconductor layer 5 shown in Figure 7, for example, CVD (example: MOCVD, HVPE, ALD) in _{Al x Ga 1 - x N (} 0.5≤x≤1) before forming the piezoelectric thin film 4 Can be grown in a step-by-step process, a single layer of Al _a Ga _{1 - a} N (0.5<a≤1) or a multilayer of Al _b1 Ga _{1 -b1} N/Al _b2 Ga _1-b2 N (b ₁ ≠b ₂ ) It consists of a structure (a content of Al is preferably 50% or more as a whole of the multilayer structure), but the Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film ( It serves to resolve the stress difference between 4) and the sacrificial layer 3 having a high Ga content. The second semiconductor layer 5 is Al _x Ga ₁ from the sacrificial layer (3) _{- x} N (0.5≤x≤1), the piezoelectric thin film 4 to have a structure in which the up-gradient (gradation) of the Al content increases towards Yes, of course. In the case of the example shown in FIG. 9, the first semiconductor layer 2 is located between the second semiconductor layer 5 and the sacrificial layer 3, but the thickness of the first semiconductor layer 2 is not thick, as in the example by providing a second semiconductor layer _{(5), Al x Ga 1} - _x N stresses between (0.5≤x≤1), the piezoelectric thin-film high content of 4 and Ga sacrificial layer (3) (stress ) It serves to dissolve the car. In addition, since the second semiconductor layer 5 plays an important role in determining the overall thickness uniformity of the wafer when growing the Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film 4, Si or Si or It can be used to control wafer strain by adding / and a process of adding Mg dopant. The second semiconductor layer 5, the thickness is, for example, can be less than 100nm, and preferably _{Al x Ga 1 - x N (} 0.5≤x≤1) more favorable for the crack generation and propagation inhibition of the piezoelectric thin film 4 1nm-30nm.

도 10 내지 도 12는 본 개시에 제시된 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(을 이용하여 공진기(resonator)를 제조하는 방법의 일예를 나타내는 도면이다. 여기서 본 개시에 제시된 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막이 공진기(resonator)에 적용되었지만, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막으로부터 사파이어 성막 기판을 제거한 후 이 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 이용할 수 있는 소자 또는 장치라면 제한없이 확장, 적용될 수 있음은 물론이다. 도 3 및 도 4에 제시된 방법이 사용될 수 있음은 물론이며, BAW 공진기 이외에 SAW 공진기에도 적용될 수 있음도 물론이다. 이하에서, 도 6에 제시된 구조물을 가지고 설명한다. 도 10에 도시된 바와 같이, 먼저, 메탈릭 극성(Al-polarity 또는 Al-polarity & Ga-polarity mixed) 표면(face)을 갖는Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4) 위에 제1 전극(6; 예: Mo, W, Ta, Pt, Ir, Ru, Rh, Re, Au, Cu, Al, Invar, 또는 이들의 합금)을 형성한다. 다음으로, 제1 전극(6) 위에 제1 보호막(7; 예: Mo, W, Ta, Pt, Ti, TiW, TaN, TiN, SiO₂, Al₂O₃, SiC, SiCN, SiN_x, AlN, Polyimide, BCB, SU-8, SOG 등)을 형성한다. 다음으로, 제1 보호막(7) 위에 제1 본딩 레이어(8; 예: SnIn, AuSn, AgIn, PdIn, NiSn, CuSn, Cu to Cu, Au to Au, Epoxy, SU-8, BCB)를 형성한다. 제1 본딩 레이어(8)에 임시 기판(9; 예: 사파이어, AlN, Glass)을 웨이퍼 본딩한다. 다음으로, 레이저 리프트 오프(LLO)를 통해 사파이어 성막 기판(1)을 분리한다. 이 과정에서 메탈 드랍릿(metallic droplet) 제거 공정, 정확한 두께 조정을 위한 트리밍(trimming) 공정 등이 수반될 수 있다. 사파이어 성막 기판(1) 분리, 메탈 드랍릿 제거, 트리밍 공정 등을 마친 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4) 표면은 질소 개스 극성(N-polarity)을 갖는 표면(face)이다. 이어서, 도 11에 도시된 바와 같이, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)에 제2 전극(14; 예: Mo, W, Ta, Pt, Ir, Ru, Rh, Re, Au, Cu, Al, Invar, 이들 합금)과 다층 구조의 브래그 리플렉터(10; 예: SiO₂/W) 반사기를 형성한다. 바람직하게는 제2 전극(14)과 브래그 리플렉터(10) 반사기 증착 공정 후, 이어서 브래그 리플렉터(10) 반사기 위에 제2 보호막(11; 예: Mo, W, Ta, Pt, Ti, TiW, TaN, TiN, SiO₂, Al₂O₃, SiC, SiCN, SiN_x, AlN, Polyimide, BCB, SU-8, SOG 등)을 형성한다. 다음으로 제2 보호막(11) 위에 제2 본딩 레이어(12; 예: SnIn, AuSn, AgIn, PdIn, NiSn, CuSn, Cu to Cu, Au to Au, Epoxy, SU-8, BCB 등)를 형성한다. 이어서, 도 12에 도시된 바와 같이, 소자 기판(13; 예: Si, GaAs, AlN, Mo, Cu, W, MoCu, CuW, Invar, Laminate)을 제2 본딩 레이어(12)와 유테틱 본딩, 브레이징 등의 방법으로 웨이퍼 본딩한다. 도시 생략되었지만, 웨이퍼 본딩에 앞서 소자 기판(13)에 순차적으로 전기 절연체 물질층(보호층)과 웨이퍼 본딩층을 형성한다. 마지막으로, 열 가공, 레이저 조사, 화학적 및 물리적 에너지원 공급을 통해 임시 기판(9)을 분리 제거하고, 이어서 제1 본딩 레이어(8)와 제1 보호막(7)을 제거한다. 도 7 내지 도 9에 제시된 예에도 마찬가지로 적용될 수 있다. 이때, 제2 반도체층(5) 또한 제거된다. 두 번의 웨이퍼 본딩 공정을 이용함으로써, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 메탈릭 극성(Al-polarity 또는 Al-polarity & Ga-polarity mixed) 표면(face)을 소자의 상면으로 이용할 수 있으며, 이를 통해 내부식성 등의 표면 화학적 및 구조적 안정한 표면을 가짐으로써 후공정 및 최종 소자의 품질관점에서 이점을 가진다.10 to 12 are diagrams showing an example of a method of manufacturing a resonator using an Al _x Ga _{1 - x} N (0.5≦ _x ≦ ₁ ) piezoelectric thin film proposed in the present disclosure. Herein, presented in the present disclosure Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film was applied to the resonator, but after removing the sapphire film formation substrate from the Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film, this Al _{x Ga 1 -. x N (} 0.5≤x≤1) if the device or devices that may utilize a piezoelectric thin film is expanded, can be applied as well as, without limitation, that the method shown in Figs. 3 and 4 may be used as well and, It goes without saying that it can also be applied to SAW resonators in addition to BAW resonators, which will be described below with the structure shown in Fig. 6. As shown in Fig. 10, first, metallic polarity (Al-polarity or Al-polarity & Ga-polarity) mixed) Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film 4 on the first electrode 6; e.g. Mo, W, Ta, Pt, Ir, Ru, Rh, Re, Au, Cu, Al, Invar, or an alloy thereof) Next, a first protective film 7 on the first electrode 6 (eg: Mo, W, Ta, Pt, Ti, TiW, TaN) , TiN, SiO ₂ , Al ₂ O ₃ , SiC, SiCN, SiN _x , AlN, Polyimide, BCB, SU-8, SOG, etc. Next, a first bonding layer on the first protective layer 7 ( 8; Example: SnIn, AuSn, AgIn, PdIn, NiSn, CuSn, Cu to Cu, Au to Au, Epoxy, SU-8, BCB) Temporary substrate 9 on the first bonding layer 8; Example : Wafer bonding of sapphire, AlN, Glass) Next, separate the sapphire deposition substrate 1 through laser lift-off (LLO) In this process, metal drops (metalli) c droplet) removal process, trimming process for accurate thickness adjustment, etc. may be involved. Al _x Ga _{1 - x} N (0.5≤x≤1) piezoelectric thin film (4) after separation of the sapphire film formation substrate (1), removal of metal droplets, and trimming processes is a surface with nitrogen gas polarity (N-polarity) (face). Then, as shown in Figure _{11, Al x Ga 1 - x} N (0.5≤x≤1) a second electrode in the piezoelectric thin film (4) 14 (for example: Mo, W, Ta, Pt, Ir, Ru, Rh, Re, Au, Cu, Al, Invar, these alloys) and a multilayered Bragg reflector 10 (eg, SiO ₂ /W) reflector is formed. Preferably, after the second electrode 14 and the Bragg reflector 10 reflector deposition process, a second protective film 11 on the reflector of the Bragg reflector 10; e.g.: Mo, W, Ta, Pt, Ti, TiW, TaN, TiN, SiO ₂ , Al ₂ O ₃ , SiC, SiCN, SiN _x , AlN, Polyimide, BCB, SU-8, SOG, etc.) are formed. Next, a second bonding layer 12 (e.g., SnIn, AuSn, AgIn, PdIn, NiSn, CuSn, Cu to Cu, Au to Au, Epoxy, SU-8, BCB, etc.) is formed on the second passivation layer 11 . Subsequently, as shown in FIG. 12, the device substrate 13 (e.g., Si, GaAs, AlN, Mo, Cu, W, MoCu, CuW, Invar, Laminate) is bonded to the second bonding layer 12 and uthetic bonding, Wafer bonding is performed by a method such as brazing. Although not shown, prior to wafer bonding, an electrical insulator material layer (protective layer) and a wafer bonding layer are sequentially formed on the device substrate 13. Finally, the temporary substrate 9 is separated and removed through thermal processing, laser irradiation, and supply of a chemical and physical energy source, and then the first bonding layer 8 and the first protective film 7 are removed. The same can be applied to the examples shown in FIGS. 7 to 9. At this time, the second semiconductor layer 5 is also removed. By using two wafer bonding processes, the metallic polarity (Al-polarity or Al-polarity & Ga-polarity mixed) surface of the Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film 4 It can be used as an upper surface of a device, and through this, it has an advantage in terms of post-processing and quality of the final device by having a surface chemically and structurally stable surface such as corrosion resistance.

도 13 및 도 14는 본 개시에 제시된 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 이용하여 공진기(resonator)를 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 10 내지 도 12에 제시된 방법과 달리, 임시 기판(9)을 이용하지 않는다. 먼저, 도 13에 도시된 바와 같이, 제2 전극(14; 예: Mo, W, Ta, Pt, Ir, Ru, Rh, Re, Au, Cu, Al, Invar, 또는 이들의 합금)과 다층 구조의 브래그 리플렉터(10) 반사기, 제2 보호막(11), 제2 본딩 레이어(12)를 형성한 다음, 소자 기판(13)을 웨이퍼 본딩하고, 이어서 사파이어 성막 기판(1)을 제거한다. 마지막으로, 도 14에 도시된 바와 같이, 제1 전극(6)을 형성한다.13 and 14 are views showing another example of a method of manufacturing a resonator using the Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film presented in the present disclosure, and FIGS. 10 to 14 Unlike the method presented in 12, a temporary substrate 9 is not used. First, as shown in FIG. 13, a second electrode 14 (eg: Mo, W, Ta, Pt, Ir, Ru, Rh, Re, Au, Cu, Al, Invar, or an alloy thereof) and a multilayer structure The Bragg reflector 10 of the reflector, the second protective film 11, and the second bonding layer 12 are formed, and then the device substrate 13 is wafer-bonded, and then the sapphire deposition substrate 1 is removed. Finally, as shown in FIG. 14, the first electrode 6 is formed.

상기 10 내지 도 12에 제시된 방법과 도 13 및 도 14에 제시된 방법으로 제작된 공진기 소자 차이는 브래그 리플렉터(10) 반사기를 포함한 제2 전극(14)이 형성되어 놓이는 위치가 웨이퍼 본딩 횟수에 따라 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 표면 극성이 결정된다. 상기 10 내지 도 12에 제시된 방법은 두 번의 웨이퍼 본딩 공정을 통해 제작되는 것으로서, 브래그 리플렉터(10) 반사기를 포함한 제2 전극(14)이 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)의 질소 개스 극성 표면(N-polarity face)에 놓인 반면, 한번의 웨이퍼 본딩 공정을 거치는 상기 13 내지 도 14에 제시된 방법 경우는 브래그 리플렉터(10) 반사기를 포함한 제2 전극(14)이 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 메탈릭 극성 표면(Al-polarity 또는 Al-polarity & Ga-polarity mixed face)에 위치한다. 참고로 종래의 Si 성막 기판 위에 스퍼터링을 통해 형성된 다결정(polycrystalline) AlN 압전 박막으로 제작된 공진기 소자의 경우는 표면 극성과 극성 비율(ratio)을 조절하는데 한계가 있기에 브래그 리플렉터(10) 반사기를 포함한 제2 전극(14)의 극성 위치를 정의할 수 없다.The difference between the method presented in FIGS. 10 to 12 and the resonator element manufactured by the method illustrated in FIGS. 13 and 14 is that the position where the second electrode 14 including the Bragg reflector 10 and the reflector is formed is Al depending on the number of wafer bonding. it is determined that the surface polarity of the _x N (0.5≤x≤1) piezoelectric thin film (4) _{- x} Ga _1. The method presented in FIGS. 10 to 12 is manufactured through two wafer bonding processes, and the second electrode 14 including the Bragg reflector 10 and the reflector is Al _x Ga _1-x N (0.5 ≤ _x ≤ ₁ ) piezoelectric The second electrode 14 including a Bragg reflector 10 and a reflector in the case of the method shown in FIGS. 13 to 14, which is placed on the N-polarity face of the thin film 4, while undergoing a single wafer bonding process located at the N _x (0.5≤x≤1) a polar metallic surface (Al-polarity or Al-Ga-polarity & polarity mixed face) of the piezoelectric thin film ₍₄₎ is Al _x Ga _1. For reference, in the case of a resonator device made of a polycrystalline AlN piezoelectric thin film formed through sputtering on a conventional Si deposition substrate, there is a limit to controlling the surface polarity and polarity ratio. 2 The polarity position of the electrode 14 cannot be defined.

도 16은 본 개시에 따른 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면으로서, 구조물은 사파이어 성막 기판(1), 희생층(23a), 그리고 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)을 포함한다. 희생층(23a)은 CVD(MOCVD, ALD, MBE 등)로 성장, 성막시킨 단층의 Al_cGa_{1 - c}N (0≤c≤0.5) 또는 다층의 Al_c1Ga_{1 - c1}N/Al_c2Ga_{1 - c2}N (c₂<c₁≤1, 0≤c₂<0.5)로 된 3족 질화물로 이루어질 수 있다. Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)은 희생층(23a) 위에 PVD(sputtering, PLD 등)로 0.3Tm(압전 박막 물질의 녹는점) 이상의 온도에서 증착 성막되어 고품질이 확보된다.16 is a Al _x Ga ₁ according to the present disclosure _- the _x N (0.5≤x≤1) the piezoelectric thin-film structure _{(structure) - x N (0.5≤x≤1} ) method for producing a piezoelectric thin film and, Al _x Ga ₁ In a view of another example, the film forming structure is a sapphire substrate 1, a sacrificial layer (23a), and Al _x Ga _{1 - x} includes N (0.5≤x≤1), the piezoelectric thin film (4). The sacrificial layer 23a is a single layer of Al _c Ga _{1 - c} N (0 ≤ _c ≤ 0.5) or multilayer Al _c1 Ga _{1 - c1} N/Al _c2 Ga grown and deposited by CVD (MOCVD, ALD, MBE, etc.) _{1 - c2} N (c ₂ <c ₁ ≤1, 0≤c ₂ <0.5) may be made of a group III nitride. Al _x Ga _{1 - x} N (0.5≤x≤1) piezoelectric thin film 4 is deposited on the sacrificial layer 23a with PVD (sputtering, PLD, etc.) at a temperature of 0.3Tm or more (melting point of the piezoelectric thin film material). High quality is ensured.

도 17은 본 개시에 따른 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면으로서, 구조물은 사파이어 성막 기판(1) 위에 순차적으로 희생층(23a), 제2 반도체층(5), 그리고 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)을 포함한다. 제2 반도체층(5)이 추가된다는 점에서 도 16에 제시된 구조물과 구분되며, 제2 반도체층(5)은 도 7에 제시된 제2 반도체층(5)과 마찬가지로 기능을 하며, 희생층(23a)과 마찬가지로 CVD로 성막되나 다른 조성(Al_aGa_1-aN (0.5<a≤1))을 갖는 3족 질화물로 이루어져서, 스트레스를 조절하여 균일한 두께를 갖는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)을 확보할 수 있도록 촉진하는 역할을 한다.17 is a Al _x Ga ₁ according to the present disclosure _- the _x N (0.5≤x≤1) the piezoelectric thin-film structure _{(structure) - x N (0.5≤x≤1} ) method for producing a piezoelectric thin film and, Al _x Ga ₁ As a diagram showing another example, the structure is a sacrificial layer 23a, a second semiconductor layer 5, and an Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film sequentially on the sapphire deposition substrate 1 It includes (4). It is distinguished from the structure shown in FIG. 16 in that a second semiconductor layer 5 is added, and the second semiconductor layer 5 functions like the second semiconductor layer 5 shown in FIG. 7, and the sacrificial layer 23a ), which is formed by CVD, but is composed of a group III nitride having _a different composition (Al _a Ga _1-a N (0.5<a≤1)), and has a uniform thickness by controlling the stress Al _x Ga _1-x N ( 0.5≦x≦1) It serves to promote the piezoelectric thin film 4 to be secured.

도 18은 본 개시에 따른 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면으로서, 구조물은 사파이어 성막 기판(1), 희생층(23b), 그리고 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)을 포함한다. 희생층(23b)이 PVD(sputtering, PLD 등)로 증착, 성막시킨 단층의 ZnO, ITO, 또는 이들 중 적어도 하나를 포함한 다층의 산화물 구조(ZnO/ITO, ZnO/SiO₂, ITO/SiO₂)로 된 산화물로 이루진다는 점에서 도 16에 제시된 구조물과 구분된다. Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)은 희생층(23b) 위에 PVD(sputtering, PLD등)로 0.3Tm(압전 박막 물질의 녹는점) 이상의 온도에서 증착 성막되어 고품질이 확보된다.18 is a Al _x Ga ₁ according to the present disclosure _- the _x N (0.5≤x≤1) the piezoelectric thin-film structure _{(structure) - x N (0.5≤x≤1} ) method for producing a piezoelectric thin film and, Al _x Ga ₁ In a view of another example, the film forming structure is a sapphire substrate 1, a sacrificial layer (23b), and Al _x Ga _{1 - x} includes N (0.5≤x≤1), the piezoelectric thin film (4). The sacrificial layer 23b is a single layer of ZnO, ITO, or a multilayer oxide structure including at least one of them (ZnO/ITO, ZnO/SiO ₂ , ITO/SiO ₂ ) in which the sacrificial layer 23b is deposited and deposited with PVD (sputtering, PLD, etc.) It is distinguished from the structure shown in Fig. 16 in that it is made of oxide. Al _x Ga _{1 - x} N (0.5≤x≤1) piezoelectric thin film 4 is deposited on the sacrificial layer 23b with PVD (sputtering, PLD, etc.) at a temperature of 0.3Tm or more (melting point of the piezoelectric thin film material). High quality is ensured.

도 19는 본 개시에 따른 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면으로서, 구조물은 사파이어 성막 기판(1) 위에 순차적으로 희생층(23b), 산소(O₂) 유입 방지층(O), 그리고 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)을 포함한다. 산소(O₂) 유입 방지층(O)이 추가된다는 점에서 도 18에 제시된 구조물과 구분되며, 산소(O₂) 유입 방지층(O)은 AlN 또는 미소 산소량을 포함한 AlNO 물질로 희생층(23b) 위에 형성되어, 후속하여 증착, 성막하는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)과 동일한 PVD(sputtering, PLD 등)로 형성하여 희생층(23b)으로부터 산소 유입을 방지하여 고순도 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)을 확보할 수 있도록 촉진하는 역할을 한다.19 is a Al _x Ga ₁ according to the present disclosure _- the _x N (0.5≤x≤1) the piezoelectric thin-film structure _{(structure) - x N (0.5≤x≤1} ) method for producing a piezoelectric thin film and, Al _x Ga ₁ As a view showing another example, the structure is a sacrificial layer 23b, an oxygen (O ₂ ) inflow prevention layer (O), and Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ 1) sequentially on the sapphire deposition substrate 1 ) Includes a piezoelectric thin film (4). It is distinguished from the structure shown in FIG. 18 in that an oxygen (O ₂ ) inflow prevention layer (O) is added, and the oxygen (O ₂ ) inflow prevention layer (O) is made of AlN or an AlNO material containing a small amount of oxygen on the sacrificial layer 23b. Formed and subsequently deposited and deposited with Al _x Ga _{1 - x} N (0.5≤x≤1) piezoelectric thin film 4 and the same PVD (sputtering, PLD, etc.) to prevent oxygen inflow from the sacrificial layer 23b Thus, it serves to promote the high purity Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film 4 to be secured.

도 16 및 도 17에 제시된 예에서, 희생층(23a)은 저온이 아닌 고온(900℃ 이상)에서 CVD(MOCVD, HVPE, ALD, MBE)로 단결정 성장, 성막시킨 단층의 Al_cGa_{1 - c}N (0≤c≤0.5) 또는 다층의 Al_c1Ga_{1 - c1}N/Al_c2Ga_{1 - c2}N (c₂<c₁≤1, 0≤c₂<0.5)로 된 3족 질화물로 이루어질 수 있으며, 후속하여 0.3Tm(660℃) 온도 이상에서 PVD(sputtering, PLD 등)로 증착되는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 결정 품질(결정성과 극성)을 보장하는 역할을 한다. 따라서 희생층(23a)은 적정 성장온도보다 낮은 온도에서 성장되는 종래의 버퍼층이라 일컫어지는 층과 구분되며, 도 6 내지 도 9에 제시된 제1 반도체층(2)과 희생층(3)의 역할을 동시에 수행한다는 점에서 차이를 가진다. 희생층(23a) 두께의 상한과 하한은 특별히 한정되지 않지만, 바람직하게는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 두께 균일도(thickness uniformity)를 유지하기 위한 스트레스 조절(stress control) 기능을 하는데 유리하도록 50nm-3㎛로 한다. 예를 들어, 900-1100℃의 온도와, 100-600torr의 압력에서 성장될 수 있다. 더 바람직하게는 도 17에 제시된 예에서처럼, 희생층(23a)과 Al_xGa_{1 -x}N (0.5≤x≤1) 압전 박막(4) 사이에 위치하며, 후속하여 증착, 성막되는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 결정성과 두께 균일도를 개선하기 위해 제2 반도체층(5)을 구비한다. 제2 반도체층(5)은 희생층(23a)과 동일한 CVD(MOCVD, HVPE, ALD, MBE 등)로 단결정 성장, 성막되며, 이때 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)과 동일 또는 유사한 조성을 갖는 3족 질화물로 구성하는 것이 바람직하다. 또한 희생층(23a)과 제2 반도체층(5)은 Al_yGa_{1 - y}N (0.5≤y≤1) 압전 박막(4)을 증착 성막시에 고품질(결정성과 극성)과 균일한 두께를 갖도록 성막 기판 휨(curvature)을 가능한 제로(zero, 평평함) 상태를 유지토록 제어하는 것이 바람직하다.In Figure 16 and the example shown in Figure 17, the sacrificial layer (23a) is a high temperature rather than a low temperature (more than 900 ℃) CVD on the (MOCVD, HVPE, ALD, MBE) of the single crystal growth, in which film-forming a single layer as Al _c Ga _{1 - c} N (0≤c≤0.5) or multilayer Al _c1 Ga _{1 - c1} N/Al _c2 Ga _{1 - c2} N (c ₂ <c ₁ ≤1, 0≤c ₂ <0.5) And, the crystal quality (crystallinity and polarity) of the Al _x Ga _{1 - x} N (0.5≤x≤1) piezoelectric thin film 4 subsequently deposited with PVD (sputtering, PLD, etc.) at a temperature of 0.3Tm (660℃) or higher It serves to ensure that. Therefore, the sacrificial layer 23a is distinguished from a layer called a conventional buffer layer grown at a temperature lower than an appropriate growth temperature, and serves as the first semiconductor layer 2 and the sacrificial layer 3 shown in FIGS. 6 to 9. It differs in that it performs at the same time. A sacrificial layer (23a) thickness upper and lower limits are not particularly restricted, and preferably Al _x Ga _{1 -} stress for holding the _x N (0.5≤x≤1) thickness uniformity of the piezoelectric thin film (4) (thickness uniformity) It is set to 50nm-3㎛ to be advantageous for stress control function. For example, it can be grown at a temperature of 900-1100°C and a pressure of 100-600torr. More preferably, as in the example shown in FIG. 17, the sacrificial layer 23a and the Al _x Ga _{1 -x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film 4 are positioned between, and subsequently deposited and deposited Al _x Ga A second semiconductor layer 5 is provided to improve crystallinity and thickness uniformity of the _{1 - x} N (0.5≦ _x ≦ ₁ ) piezoelectric thin film 4. The second semiconductor layer 5 is single crystal grown and deposited by the same CVD (MOCVD, HVPE, ALD, MBE, etc.) as the sacrificial layer 23a, where Al _x Ga _{1 - x} N (0.5≤x≤1) piezoelectric thin film It is preferably composed of a group 3 nitride having the same or similar composition as (4). In addition, the sacrificial layer (23a) and the second semiconductor layer 5 is Al _y Ga _{1 -} a _y N (0.5≤y≤1) the high quality piezoelectric thin film (4) during vapor deposition film (crystallinity and polarity) with a uniform thickness It is preferable to control the film-forming substrate to maintain a zero (flat) state as possible.

도 18 및 도 19에 제시된 예에서, 희생층(23b)은 저온이 아닌 고온(400℃ 이상)에서 PVD(sputtering, PLD 등)로 결정성(다결정 또는 단결정) 증착 성막시킨 단층의 ZnO와 ITO, 또는 이들 중 적어도 하나를 포함한 다층의 산화물 구조(ZnO/ITO, ZnO/SiO₂, ITO/SiO₂)로 이루어질 수 있다. 단층의 희생층(23b) 두께의 상한과 하한은 특별히 한정되지 않지만, 바람직하게는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 두께 균일도(thickness uniformity)를 유지하기 위한 스트레스 조절(stress control) 기능을 하는데 유리하도록 50nm-3㎛로 한다. 희생층(23b)은 PVD(예: 스퍼터링)로 증착될 수 있고, 성막 시에 성막 기판 온도는 750℃, 아르곤(Ar)과 산소(O₂) 개스로 구성된 공정 압력은 10-20mTorr 이고, 아르곤 대비 산소량이 상대적으로 적고 최소 50% 이내로 구성하는 것이 바람직하다. 더 바람직하게는 도 19에 제시된 예에서처럼, 희생층(23b)과 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4) 사이에 위치하며, 후속하여 증착, 성막되는 Al_xGa_{1 -x}N (0.5≤x≤1) 압전 박막(4)의 결정성과 두께 균일도를 개선하기 위해 산소(O₂) 유입 방지층(O)을 구비한다. 산소(O₂) 유입 방지층(O)은 AlN 또는 미소 산소량을 포함한 AlNO 물질로 희생층(23b) 위에 형성되어, 후속하여 증착, 성막하는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)과 동일한 PVD(sputtering, PLD 등)로 형성하여 희생층(23b)으로부터 산소 유입을 방지하여 고순도 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)을 확보할 수 있도록 촉진하는 역할을 한다. 특히 산소(O₂) 유입 방지층(O)으로 AlNO(소량의 O₂를 포함한 분위기에서 Al_yGa_1-yN (0.5≤y≤1) 스퍼터링 증착) 적용할 경우, 일정량(예: O₂/(N₂+O₂) 값이 3% 이하)의 산소 공급이 중요하며, 고순도 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)을 확보하는데 씨앗(seed)으로 역할한다. 소량의 O₂를 포함한 분위기에서 Al_yGa_{1 - y}N (0.5≤y≤1)의 스퍼터링 증착은 상대적으로 작은 아일랜드(smaller islands) 형상의 Al_yGa_{1 - y}N (0.5≤y≤1) 결정체를 형성하여 상기 적정 증착 성막 온도에서 PVD(예: sputtering, PLD)로 성막된 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 표면 평탄도 개선과 박막 내부의 전위밀도 저감를 통해 고품질의 결정성과 극성을 확보하는데 중대한 씨드(seed) 역할을 담당한다. AlN 또는 AlNO 구성된 산소 유입 방지층(O)의 두께는 100nm 이하인 것이 바람직하며, 더욱 바람직하게는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 크랙 생성 및 전파 억제를 하는데 한층 유리한 1nm-30nm로 한다. 예를 들어, 300-500℃의 온도와 압력은 5*10^{- 3}mbar의 압력에서 증착될 수 있다.In the examples shown in FIGS. 18 and 19, the sacrificial layer 23b is a single layer of ZnO and ITO formed by depositing a crystalline (polycrystalline or single crystal) film with PVD (sputtering, PLD, etc.) at a high temperature (400°C or higher) rather than a low temperature, Alternatively, it may be formed of a multilayer oxide structure including at least one of them (ZnO/ITO, ZnO/SiO ₂ , ITO/SiO ₂ ). Maintaining the _x N (0.5≤x≤1) thickness uniformity of the piezoelectric thin film (4) (thickness uniformity) _- upper and lower limits of the sacrificial layer (23b) the thickness of the single layer is not particularly limited, and preferably Al _x Ga ₁ It is set to 50nm-3㎛ to be advantageous for the stress control function. The sacrificial layer 23b may be deposited by PVD (e.g., sputtering), the deposition substrate temperature at the time of deposition is 750°C, the process pressure consisting of argon (Ar) and oxygen (O ₂ ) gas is 10-20 mTorr, and argon It is preferable to configure the oxygen content to be relatively small and at least 50%. More preferably, as in the example shown in FIG. 19, the sacrificial layer 23b and the Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film 4 are positioned between the Al _x Ga to be subsequently deposited and deposited. _{1 -x} N (0.5≦ _x ≦ ₁ ) In order to improve the crystallinity and thickness uniformity of the piezoelectric thin film 4, an oxygen (O ₂ ) inflow prevention layer (O) is provided. The oxygen (O ₂ ) inflow prevention layer (O) is formed on the sacrificial layer 23b of AlN or an AlNO material containing a minute amount of oxygen, and is subsequently deposited and deposited by Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric. It is formed with the same PVD (sputtering, PLD, etc.) as the thin film 4 to prevent oxygen inflow from the sacrificial layer 23b to secure a high purity Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film 4 It plays a role in facilitating this. In particular, when AlNO (Al _y Ga _1-y N (0.5≤y≤1) sputter deposition in an atmosphere containing a small amount of O ₂ ) is applied as the oxygen (O ₂ ) inflow prevention layer (O), a certain amount (e.g. O ₂ / (N ₂ +O ₂ ) value is less than 3%) oxygen supply is important, and serves as a seed to secure the high purity Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film 4 . Al _y Ga ₁ in an atmosphere containing a small amount of O _{2 -} sputter deposition of _y N (0.5≤y≤1) is relatively small island (smaller islands) Al _y Ga _{1-shaped - y} N (0.5≤y≤1) Improvement of surface flatness and potential inside the thin film of Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film 4 formed by forming crystals and deposited with PVD (eg, sputtering, PLD) at the appropriate deposition temperature It plays an important role in securing high quality crystallinity and polarity through density reduction. The thickness of the oxygen inflow prevention layer (O) composed of AlN or AlNO is preferably 100 nm or less, more preferably Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) crack generation and propagation suppression of the piezoelectric thin film 4 The more advantageous 1nm-30nm. For example, the temperature and pressure of 300-500 ℃ is 5 - 10 ^- may be deposited at a pressure of ³ mbar.

도 16 내지 도 19에서 제시된 방법에 따라 제조된 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4) 구조물의 결정성 품질(crystalline quality)은 공통적으로 X-ray rocking curve의 반치폭이 작은 값을 갖는 것을 목표로 하며(목표값: 0.1° 이하), 극성 품질(polar quality)과 관련해서는 도 16과 도 17의 경우에서는 희생층(23a)과 제 2 반도체층(5), 도 18과 도 19 경우에서는 희생층(23b)과 산소 유입 방지층(O)의 표면 상태에 따라서 자유롭게 조절할 수 있는 이점이 있다.The crystalline quality of the Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film 4 structure manufactured according to the method shown in FIGS. 16 to 19 is commonly the half width of the X-ray rocking curve It aims to have this small value (target value: 0.1° or less), and with respect to polar quality, in the case of FIGS. 16 and 17, the sacrificial layer 23a and the second semiconductor layer 5, FIG. In the cases 18 and 19, there is an advantage that the sacrificial layer 23b and the oxygen inflow prevention layer O can be freely adjusted according to the surface conditions.

도 10 내지 도 14에 공진기를 제조하는 방법이 도 16 내지 도 19에 제시된 구조물에 그대로 적용될 수 있음은 물론이다.It goes without saying that the method of manufacturing the resonator in FIGS. 10 to 14 can be applied as it is to the structures shown in FIGS. 16 to 19.

도 16 내지 도 19에 있어서, 희생층(23a,23b)은 ① Laser Lift-Off(LLO) 공정을 통해 광학적으로 투명한 성막 기판(1) 위에 형성된 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)을 분리할 수 있도록 성막 기판(1)과 고순도 압전 박막(4) 사이에 위치하며, ② 레이저에 대해 희생층으로 기능하도록 에너지 밴드갭(일반적으로 200nm 이상)을 가지고, ③ CVD로 형성된 3족 질화물, PVD로 형성된 2족 또는 3족 산화물(예: ZnO, In₂O₃, Ga₂O₃, ITO)로 구성될 수 있으며, ④ Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막의 고온 성막이 가능할 수 있게끔, 0.3Tm(660℃) 이상에서 열적 안정성을 보유한 물질이어야 하고, ⑤ 육방정계(HCP) 결정구조를 갖는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)과 동일 또는 유사한 결정구조를 갖는 물질이며, ⑥ Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 성막이 가능토록 표면 거칠기(surface roughness)가 10nm 이하가 가능한 세라믹(질화물, 산화물) 물질이고, ⑦ Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 성막이 가능토록 다양한 오염원(contaminants)이 제거된 표면 상태의 물질인 것이 바람직하다.16 to 19, the sacrificial layers 23a and 23b are formed on the optically transparent film-forming substrate 1 through a ① Laser Lift-Off (LLO) process. Al _x Ga _{1 - x} N (0.5 ≤ _{x ≤} 1) ) It is located between the film-forming substrate 1 and the high-purity piezoelectric thin film 4 to separate the piezoelectric thin film 4, ② has an energy band gap (generally 200 nm or more) to function as a sacrificial layer for the laser, ③ It can be composed of Group 3 nitride formed by CVD, Group 2 or Group 3 oxide formed by PVD (eg ZnO, In ₂ O ₃ , Ga ₂ O ₃ , ITO), and ④ Al _x Ga _{1 - x} N (0.5≤ x≤1) In order to be able to form a piezoelectric thin film at high temperature, it should be a material that has thermal stability above 0.3Tm (660℃), and ⑤ Al _x Ga _{1 - x} N (0.5≤) having a hexagonal (HCP) crystal structure x≤1) It is a material having the same or similar crystal structure as the piezoelectric thin film 4, and ⑥ Al _x Ga _{1 - x} N (0.5≤x≤1) surface roughness to enable the formation of the piezoelectric thin film 4 ) Is a ceramic (nitride, oxide) material capable of 10 nm or less, and ⑦ Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) The surface state where various contaminants are removed to enable the formation of the piezoelectric thin film 4 It is preferably a material of.

희생층(23a)은 종래의 저온에서 성장 성막된 버퍼층을 포함한 구조의 고온 단결정 층(단층 또는 다층 구조)로 성장될 수 있다.The sacrificial layer 23a may be grown as a high-temperature single crystal layer (single layer or multi-layer structure) having a structure including a buffer layer grown at a conventional low temperature.

필요시, Al_xGa_{1 - x}N (0.5≤x≤1) 압접 박막(4) 성막 전에 경사진 c축(tilted c-axis) 결정면을 갖는 단결정 압전 박막 확보하기 위해 희생층(23a,23b)의 표면에 광 리쏘그래픽 & 식각 패터닝(photo-lithographic etch patterning) 가공을 하는 것도 가능하다.If necessary, the sacrificial layer (23a, 23b) to secure a single crystal piezoelectric thin film having a tilted c-axis crystal plane before the Al _x Ga _{1 - x} N (0.5≤x≤1) pressure-welded thin film 4 is formed. It is also possible to perform photo-lithographic etch patterning on the surface.

Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 성막 후에, 추가적인 온 후속 열처리 공정인 포스트 어닐링(Post-annealing)을 통해 결정성 및 극성을 개선할 수도 있다. _{Al x Ga 1 - x N (} 0.5≤x≤1) after the film formation of the piezoelectric thin film 4, it is also possible to improve the crystallinity and polarity through the further subsequent heat treatment on the post-annealing step (Post-annealing).

전술한 바와 같이, 균일한 두께를 갖는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)이 특히 요구되는 경우에, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4) 아래에 놓이는 도 16에 제시된 구조물(사파이어 성막 기판(1)-희생층(23a)), 도 17에 제시된 구조물(사파이어 성막 기판(1)-희생층(23a)-제2 반도체층(5)), 도 18에 제시된 구조물(사파이어 성막 기판(1)-희생층(23b)) 및 도 19에 제시된 구조물(사파이어 성막 기판(1)-희생층(23b)-산소(O₂) 유입 방지층(O))이 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 성막 온도에서 가능한 평탄함(flatness)을 유지하도록 하는 것이 중요하며, 본 개시는 이러한 평탄함을 유지할 수 있는 기반을 제공하는 것이다. 예를 들어, CVD로 성막된 희생층(23a)을 구비하는 사파이어 성막 기판(1)은 상온에서 위로 볼록한(Convex) 형태를 가지나, 이를 다시 PVD를 위해 승온시키면, 온도 상승과 함께 평탄한 상태를 거쳐 아래로 볼록한(concave) 형태를 가지게 된다. 이러한 거동은 사파이어 성막 기판(1)과 희생층(23a)의 열팽창계수의 차이에 영향을 받게 되며, 따라서 적절한 희생층(23a)의 설계를 통해 균일한 두께를 갖는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4)의 성막이 가능해진다. 이러한 원리는 제2 반도체층(5)의 설계, 희생층(23b)의 설계 및 산소(O₂) 유입 방지층(O))의 설계에도 그대로 적용될 수 있다.As described above, when an Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film 4 having a uniform thickness is particularly required, Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) The structure shown in Fig. 16 (sapphire deposition substrate 1)-sacrificial layer 23a) placed under the piezoelectric thin film 4, and the structure shown in Fig. 17 (sapphire deposition substrate 1)-sacrificial layer 23a-second semiconductor Layer 5), the structure shown in FIG. 18 (sapphire deposition substrate 1-sacrificial layer 23b) and the structure shown in FIG. 19 (sapphire deposition substrate 1)-sacrificial layer 23b-oxygen (O ₂ ) It is important that the inflow prevention layer O) maintains the flatness as possible at the deposition temperature of the Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film 4, and the present disclosure maintains such flatness. It is to provide a basis for being able to. For example, the sapphire film-forming substrate 1 provided with the sacrificial layer 23a deposited by CVD has a convex shape at room temperature, but when the temperature is raised again for PVD, it passes through a flat state with an increase in temperature. It has a concave down shape. This behavior is affected by the difference in the coefficient of thermal expansion between the sapphire deposition substrate 1 and the sacrificial layer 23a, and therefore, Al _x Ga _{1 - x} N ( 0.5≦x≦1) The piezoelectric thin film 4 can be formed. This principle can be applied as it is to the design of the second semiconductor layer 5, the design of the sacrificial layer 23b, and the design of the oxygen (O ₂ ) inflow prevention layer (O).

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Hereinafter, various embodiments of the present disclosure will be described.

(1) Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법에 있어서, 사파이어 성막 기판에 희생층을 형성하는 단계; 그리고, 희생층 위에 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 성장하는 단계;를 포함하며, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 성장하는 단계에 앞서 Al_yGa_{1 - y}N (0.5≤y≤1)로 된 제1 반도체층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법. ₍₁₎ Al _x Ga 1 _- a process for producing the _x N (0.5≤x≤1) the piezoelectric thin film, forming a sacrificial layer on a sapphire deposition substrate; And, Al _x Ga ₁ over the sacrificial _layer, the step of growing the _x N (0.5≤x≤1) the piezoelectric thin film; includes, Al _x Ga _1-x N (0.5≤x≤1) comprising: growing a thin-film piezo- prior to the _{Al y Ga 1 - y N (} 0.5≤y≤1) a first step of forming a semiconductor layer by; Al _x Ga ₁ further comprising the _{- x} N (0.5≤x≤1) piezoelectric How to make a thin film.

(2) 제1 반도체층은 희생층의 형성에 앞서 1000℃ 이상의 온도에서 형성되는 것을 특징으로 하는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법.(2) A method of manufacturing an Al _x Ga _1-x N (0.5≦ _x ≦ ₁ ) piezoelectric thin film, wherein the first semiconductor layer is formed at a temperature of 1000° C. or higher prior to formation of the sacrificial layer.

(3) 제1 반도체층은 희생층의 형성 후에 산소가 공급되는 상태에서 PVD로 형성되는 것을 특징으로 하는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법.3, the first semiconductor layer is Al _x Ga ₁ characterized in that the forming by PVD in a state in which oxygen is supplied after the formation of the sacrificial _layer process for producing a N _x (0.5≤x≤1), the piezoelectric thin film.

(4) 희생층과 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 사이에 희생층보다 Al 함량이 많고, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막보다 Al 함량이 적은 제2 반도체층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법.(4) Between the sacrificial layer and the Al _x Ga _{1 - x} N (0.5≤x≤1) piezoelectric thin film, the Al content is higher than that of the sacrificial layer, and the Al _x Ga _{1 - x} N (0.5≤x≤1) piezoelectric thin film Forming a second semiconductor layer having a small content; Al _x Ga _1-x N (0.5≤x≤1) method for manufacturing a piezoelectric thin film further comprising a.

(5) Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 구비하는 구조물에 있어서, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막; Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막의 일측에 구비되는 제1 전극; Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 기준으로 제1 전극의 반대측에 구비되는 제2 전극과 반사기;를 포함하며, 제1 전극이 구비되는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막의 면은 메탈릭 극성(Al-polarity 또는 Al-polarity & Ga-polarity mixed) 표면(face)인 것을 특징으로 하는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 구비하는 구조물. _{(5) Al x Ga 1 -} x N (0.5≤x≤1) in the structure including a piezoelectric thin _{film, Al x Ga 1 - x N} (0.5≤x≤1) the piezoelectric thin film; Al _x Ga _{1 -} a first electrode which is provided on one side of the _x N (0.5≤x≤1) the piezoelectric thin film; Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) A second electrode and a reflector provided on opposite sides of the first electrode based on the piezoelectric thin film; including, Al _x Ga _{1 - x} N having the first electrode (0.5≤x≤1) Al _x Ga _{1 - x} N (0.5≤x≤1), characterized in that the surface of the piezoelectric thin film is a metallic polarity (Al-polarity or Al-polarity & Ga-polarity mixed) surface. ) Structure having a piezoelectric thin film.

(6) 반사기는 에어 캐비티 및 브래그 리플렉터 중의 하나인 것을 특징으로 하는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 구비하는 구조물.6, the reflector is Al _x Ga _1, characterized in that one of the air cavity and the Bragg _{reflector-structure} having a N _x (0.5≤x≤1), the piezoelectric thin film.

(7) 제1 반도체층(2)은 MOCVD로 고온 성장 시, 스트레스 완화를 위해 다수의 에어 공극(air-voids) 삽입하는 것이 바람직하며, PVD로 성막 시, 소량의 산소 성분 이외에 Sc, Mg, Zr 도핑 또는 합금 성분으로 첨가하는 것이 가능하다. Sc, Mg, Zr 도핑 또는 합금 성분으로 삽입하는 이유는 압전 박막을 활용한 소자 구조물의 전기-기계 에너지 변환효율(electro-mechanical coupling efficiency)을 극대화하기 위함이다.(7) When the first semiconductor layer 2 is grown at a high temperature by MOCVD, it is preferable to insert a number of air-voids to relieve stress.When forming a film by PVD, in addition to a small amount of oxygen, Sc, Mg, It is possible to add Zr doping or alloying components. The reason for inserting Sc, Mg, Zr doping or alloying is to maximize the electro-mechanical coupling efficiency of the device structure using the piezoelectric thin film.

(8) 제2 반도체층(5) Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 성장 전에 웨이퍼 스트레스를 완화시켜 수평을 유지하게 하여 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막의 두께를 균일하게 하는 역할을 하기에 제2 반도체층(5) 내에 Si 또는/및 Mg 첨가하는 것이 가능하다.(8) The second semiconductor layer 5 Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) The wafer stress is relieved before the piezoelectric thin film is grown to maintain the horizontal level, so that Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ 1) Si or/and Mg can be added in the second semiconductor layer 5 to serve to uniformize the thickness of the piezoelectric thin film.

(9) Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법에 있어서, 사파이어 성막 기판에 희생층을 형성하는 단계;로서, 희생층은 화학적 기상 증착법(CVD; Chemical Vapor Deposition)으로 형성된 3족 질화물 및 물리적 기상 증착법(PVD; Physical Vapor Deposition)으로 형성된 2족 또는 3족 산화물을 포함하는 산화물 중의 하나로 이루어지는, 희생층을 형성하는 단계; 그리고, 희생층 위에 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 증착하는 단계;로서, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막은 0.3Tm(Tm; 압전 박막 물질의 녹는점) 이상의 온도에서 물리적 기상 증착법으로 증착되는, 압전 박막을 증착하는 단계;를 포함하는 것을 특징으로 하는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막. _{(9) Al x Ga 1 -} x N (0.5≤x≤1) A method for producing a piezoelectric thin film, forming a sacrificial layer on a sapphire deposition substrate, a sacrificial layer is chemical vapor deposition (CVD; Chemical Vapor Forming a sacrificial layer consisting of one of oxides including Group 3 nitride formed by Deposition) and Group 2 or Group 3 oxide formed by Physical Vapor Deposition (PVD); And, Al _x Ga ₁ over the sacrificial _layer, depositing a _x N (0.5≤x≤1) the piezoelectric thin film; as, Al _x Ga _1-x N (0.5≤x≤1) the piezoelectric thin film 0.3Tm (Tm; Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film comprising; depositing a piezoelectric thin film deposited by physical vapor deposition at a temperature equal to or higher than the melting point of the piezoelectric thin film material.

(10) 희생층은 CVD로 형성되는 단층의 Al_cGa_{1 - c}N (0≤c≤0.5) 또는 다층의 Al_c1Ga_{1 - c1}N/Al_c2Ga_{1 - c2}N (c₂<c₁≤1, 0≤c₂<0.5)로 된 3족 질화물인 것을 특징으로 하는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법.(10) The sacrificial layer is a single layer of Al _c Ga _{1 - c} N (0 ≤ _c ≤ 0.5) formed by CVD or a multi-layer of Al _c1 Ga _{1 - c1} N/Al _c2 Ga _{1 - c2} N (c ₂ <c ₁ process for preparing a N _x (0.5≤x≤1), the piezoelectric thin film _{- ≤1, 0≤c 2 Al x Ga} 1 characterized in that the Group III nitride in a <0.5).

(11) 희생층과 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 사이에서 CVD로 형성되며, 희생층과 다른 조성(Al_aGa_1-aN (0.5<a≤1))을 갖는 3족 질화물로 된 제2 반도체층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법.(11) The sacrificial layer and the Al _x Ga _{1 - x} N (0.5≤x≤1) piezoelectric thin film formed by CVD, and a composition different from the sacrificial layer (Al _a Ga _1-a N (0.5<a≤1)) Forming a second semiconductor layer made of a group III nitride having a; Al _x Ga _{1 - x} N (0.5≤x≤1) method for manufacturing a piezoelectric thin film further comprising a.

(12) 희생층은 PVD로 형성되는 단층의 2족 산화물, 단층의 3족 산화물 또는 이들 중 적어도 하나를 포함한 다층의 산화물 구조로 된 산화물로 이루어지는 것을 특징으로 하는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법.(12) The sacrificial layer is Al _x Ga _{1 - x} N (0.5), characterized in that the sacrificial layer is made of a single-layered group 2 oxide formed of PVD, a single-layered group 3 oxide, or an oxide having a multi-layered oxide structure including at least one of them. ≤x≤1) A method of manufacturing a piezoelectric thin film.

(13) 희생층과 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 사이에서 PVD로 형성되며, 산화물로 된 희생층의 산소가 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막으로 유입되는 것을 방지하도록 산소(O₂) 유입 방지층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법.(13) PVD is formed between the sacrificial layer and the Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film, and the oxygen in the sacrificial layer of oxide is Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁₎ ) Forming an oxygen (O ₂ ) inflow prevention layer to prevent the inflow of the piezoelectric thin film; Al _x Ga _1-x N (0.5≤x≤1) method of manufacturing a piezoelectric thin film, characterized in that it further comprises.

본 개시에 의하면, 고순도 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하고, 이를 공진기를 제조하고, 이 공진기를 다양한 장치에 적용할 수 있게 된다.According to this disclosure, high purity Al _x Ga _{1 -} preparing the N _x (0.5≤x≤1) and the piezoelectric thin film, and it produced a resonator, it is possible to apply to the resonator a variety of devices.

사파이어 성막 기판(1), 제1 반도체층(2), 희생층(3), Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막(4), 제2 반도체층(5), 제1 전극(6), 제2 전극(14)Sapphire deposition substrate 1, first semiconductor layer 2, sacrificial layer 3, Al _x Ga _{1 - x} N (0.5≤x≤1) piezoelectric thin film 4, second semiconductor layer 5, second 1 electrode (6), second electrode (14)

Claims (5)

Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법에 있어서,
사파이어 성막 기판에 희생층을 형성하는 단계;로서, 희생층은 화학적 기상 증착법(CVD; Chemical Vapor Deposition)으로 형성된 3족 질화물 및 물리적 기상 증착법(PVD; Physical Vapor Deposition)으로 형성된 2족 또는 3족 산화물을 포함하는 산화물 중의 하나로 이루어지는, 희생층을 형성하는 단계; 그리고,
희생층 위에 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 증착하는 단계;로서, Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막은 0.3Tm(Tm; 압전 박막 물질의 녹는점) 이상의 온도에서 물리적 기상 증착법으로 증착되는, 압전 박막을 증착하는 단계;를 포함하는 것을 특징으로 하는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법.A method for preparing a N _x (0.5≤x≤1) piezoelectric thin-film, _- Al _x Ga ₁
Forming a sacrificial layer on a sapphire deposition substrate; wherein the sacrificial layer is a group 3 nitride formed by a chemical vapor deposition method (CVD; Chemical Vapor Deposition) and a group 2 or 3 oxide formed by a physical vapor deposition method (PVD) Forming a sacrificial layer made of one of the oxides comprising a; And,
_{As, Al x Ga 1 - x N} (0.5≤x≤1) the piezoelectric thin film 0.3Tm (Tm;; depositing a _x N (0.5≤x≤1) piezoelectric thin film _- Al _x Ga ₁ on the piezoelectric thin film sacrificial layer process for preparing a N _x (0.5≤x≤1), the piezoelectric thin film _- Al _x Ga ₁ comprises a; depositing a piezoelectric thin film is deposited by a physical vapor deposition method in the melting point temperature) or more of the material. 청구항 1에 있어서,
희생층은 CVD로 형성되는 단층의 Al_cGa_{1 - c}N (0≤c≤0.5) 또는 다층의 Al_c1Ga_{1 - c1}N/Al_c2Ga_{1 - c2}N (c₂<c₁≤1, 0≤c₂<0.5)로 된 3족 질화물인 것을 특징으로 하는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법.The method according to claim 1,
The sacrificial layer is a single layer of Al _c Ga _{1 - c} N (0 ≤ _c ≤ 0.5) formed by CVD or a multilayer of Al _{c 1} Ga _{1 - c1} N/Al _c2 Ga _{1 - c2} N (c ₂ <c ₁ ≤ 1, process for preparing a N _x (0.5≤x≤1), the piezoelectric thin film _- 0≤c ₂ Al _x Ga ₁ characterized in that the Group III nitride in a <0.5). 청구항 2에 있어서,
희생층과 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 사이에서 CVD로 형성되며, 희생층과 다른 조성(Al_aGa_{1 - a}N (0.5<a≤1))을 갖는 3족 질화물로 된 제2 반도체층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법.The method according to claim 2,
It is formed by CVD between the sacrificial layer and the Al _x Ga _{1 - x} N (0.5 ≤ _x ≤ ₁ ) piezoelectric thin film, and has a composition different from that of the sacrificial layer (Al _a Ga _{1 - a} N (0.5 <a ≤ 1)). Forming a second semiconductor layer made of a group nitride; Al _x Ga _1-x N (0.5≤x≤1) method of manufacturing a piezoelectric thin film further comprising a. 청구항 1에 있어서,
희생층은 PVD로 형성되는 단층의 2족 산화물, 단층의 3족 산화물 또는 이들 중 적어도 하나를 포함한 다층의 산화물 구조로 된 산화물로 이루어지는 것을 특징으로 하는 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막을 제조하는 방법.The method according to claim 1,
The sacrificial layer is Al _x Ga _{1 - x} N (0.5 ≤ _{x ≤),} characterized in that it is made of a single-layered group 2 oxide formed of PVD, a single layered group 3 oxide, or an oxide formed of a multi-layered oxide structure including at least one of them. 1) A method of manufacturing a piezoelectric thin film. 청구항 4에 있어서,
희생층과 Al_xGa_{1 - x}N (0.5≤x≤1) 압전 박막 사이에서 PVD로 형성되며, 산화물로 된 희생층의 산소가 Al_xGa_1-xN (0.5≤x≤1) 압전 박막으로 유입되는 것을 방지하도록 산소(O₂) 유입 방지층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법.
The method of claim 4,
PVD is formed between the sacrificial layer and the Al _x Ga _{1 - x} N (0.5≤x≤1) piezoelectric thin film, and the oxygen in the sacrificial layer of oxide is Al _x Ga _1-x N (0.5≤x≤1) piezoelectric thin film The method of manufacturing an Al _x Ga _1-x N (0.5≤x≤1) piezoelectric thin film, further comprising: forming an oxygen (O ₂ ) inflow prevention layer to prevent the inflow of oxygen (O ₂ ).

Images