KR20200111845A - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR20200111845A
KR20200111845A KR1020190031034A KR20190031034A KR20200111845A KR 20200111845 A KR20200111845 A KR 20200111845A KR 1020190031034 A KR1020190031034 A KR 1020190031034A KR 20190031034 A KR20190031034 A KR 20190031034A KR 20200111845 A KR20200111845 A KR 20200111845A
Authority
KR
South Korea
Prior art keywords
disposed
organic light
light emitting
area
wiring
Prior art date
Application number
KR1020190031034A
Other languages
English (en)
Inventor
이봉원
김양희
방현철
이수진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190031034A priority Critical patent/KR20200111845A/ko
Priority to US16/795,188 priority patent/US11309379B2/en
Priority to EP20163491.2A priority patent/EP3712950A1/en
Priority to CN202010195381.9A priority patent/CN111725258A/zh
Publication of KR20200111845A publication Critical patent/KR20200111845A/ko
Priority to US17/658,600 priority patent/US11849614B2/en
Priority to US18/544,416 priority patent/US20240122015A1/en

Links

Images

Classifications

    • H01L27/3276
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H01L51/5237
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8426Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8722Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 발광 표시 장치는 표시 영역 및 표시 영역을 둘러싸는 주변 영역 및 주변 영역의 일 측에 위치하는 패드 영역을 갖는 하부 기판, 하부 기판 상의 표시 영역에 배치되는 서브 화소 구조물, 서브 화소 구조물 상에 배치되고, 하부 기판과 대향하는 상부 기판, 하부 기판과 상부 기판 사이의 주변 영역에 배치되고, 주변 영역 중 패드 영역과 인접하여 위치하는 제1 주변 영역에 위치하는 제1 실링부 및 주변 영역 중 제1 주변 영역과 다른 제2 주변 영역에 위치하는 제2 실링부를 갖는 실링 부재 및 하부 기판과 실링 부재 사이에서 중첩하여 배치되고, 제1 주변 영역에서 패드 영역으로부터 표시 영역으로의 방향인 제1 방향으로 제1 실링부의 제1 측으로부터 돌출된 제1 돌출부를 포함하는 제1 전원 배선을 포함할 수 있다. 이에 따라, 유기 발광 표시 장치의 데드 스페이스를 상대적으로 줄일 수 있다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 전원 배선을 포함하는 유기 발광 표시 장치에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로써 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치와 유기 발광 표시 장치가 있다.
유기 발광 표시 장치는 표시 영역, 상기 표시 영역을 둘러싸는 주변 영역 및 상기 주변 영역의 일측에 위치하는 패드 영역을 포함할 수 있다. 상기 표시 영역에는 복수의 화소 회로들 및 복수의 유기 발광 다이오드가 배치될 수 있고, 상기 주변 영역에는 전원 배선 및 실링 부재가 배치될 수 있다. 또한, 상기 패드 영역에는 복수의 패드 전극들이 배치될 수 있다. 예를 들면, 외부 장치에서 저전원 전압이 생성될 수 있고, 상기 저전원 전압이 상기 패드 전극들을 통해 상기 전원 배선에 제공될 수 있다. 또한, 상기 전원 배선에 인가된 상기 저전원 전압은 상기 유기 발광 다이오드의 캐소드 전극에 제공될 수 있다. 여기서, 상기 패드 영역과 인접하여 위치하는 상기 주변 영역에 배치된 상기 전원 배선은 상기 실링 부재와 중첩하지 않을 수 있다. 다시 말하면, 상기 패드 영역과 인접하여 위치하는 상기 주변 영역에서 상기 전원 배선과 상기 실링 부재가 평행하게 배치됨으로써, 유기 발광 표시 장치의 데드 스페이스가 상대적으로 증가될 수 있다.
본 발명의 목적은 전원 전압 배선을 포함하는 유기 발광 표시 장치를 제공하는 것이다.
그러나, 본 발명이 상술한 목적에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역 및 상기 주변 영역의 일 측에 위치하는 패드 영역을 갖는 하부 기판, 상기 하부 기판 상의 상기 표시 영역에 배치되는 서브 화소 구조물, 상기 서브 화소 구조물 상에 배치되고, 상기 하부 기판과 대향하는 상부 기판, 상기 하부 기판과 상기 상부 기판 사이의 상기 주변 영역에 배치되고, 상기 주변 영역 중 상기 패드 영역과 인접하여 위치하는 제1 주변 영역에 위치하는 제1 실링부 및 상기 주변 영역 중 상기 제1 주변 영역과 다른 제2 주변 영역에 위치하는 제2 실링부를 갖는 실링 부재 및 상기 하부 기판과 상기 실링 부재 사이에서 중첩하여 배치되고, 상기 제1 주변 영역에서 상기 패드 영역으로부터 상기 표시 영역으로의 방향인 제1 방향으로 상기 제1 실링부의 제1 측으로부터 돌출된 제1 돌출부를 포함하는 제1 전원 배선을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 전원 배선은 상기 제1 주변 영역에서 상기 제1 방향과 반대되는 제2 방향으로 상기 제1 실링부의 상기 제1 측과 대향하는 제2 측으로부터 돌출된 제2 돌출부를 더 포함할 수 있다
예시적인 실시예들에 있어서, 상기 패드 영역에 배치되는 복수의 패드 전극들을 더 포함하고, 상기 패드 전극들은 상기 제1 및 제2 방향들과 직교하는 제3 방향을 따라 배열될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 돌출부는 상기 서브 화소 구조물과 인접하여 위치할 수 있고, 상기 제2 돌출부는 상기 패드 전극들과 인접하여 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 전원 배선은 상기 제1 주변 영역의 일부에 위치하는 제1 배선부 및 상기 주2 주변 영역에 위치하는 제제2 배선부를 포함하고, 상기 제1 및 제2 배선부들은 일체로 형성되고, 상기 제1 전원 배선은 하부가 개방된 고리 형상을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 하부 기판 상의 상기 제1 주변 영역에서 상기 제1 전원 배선 사이에 배치되는 제2 전원 배선을 더 포함하고, 상기 제2 전원 배선에는 고전원 전압이 인가될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 전원 배선의 상기 제1 배선부의 상기 제1 방향으로 연장하는 제1 폭은 상기 제1 전원 배선의 상기 제2 배선부의 상기 제2 주변 영역으로부터 상기 표시 영역으로의 방향으로 연장하는 제2 폭보다 클 수 있다.
예시적인 실시예들에 있어서, 상기 제1 전원 배선은 제2 주변 영역에서 상기 제2 주변 영역으로부터 상기 표시 영역으로의 방향으로 상기 제2 실링부로부터 돌출되는 제3 돌출부를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 주변 영역에 위치하는 상기 제1 전원 배선은, 상기 제2 실링부로부터 돌출된 상기 제3 돌출부에 상응하는 제1 단부 및 상기 제1 단부와 반대되는 제2 단부를 포함하고, 상기 제2 실링부는 상기 제2 단부를 커버할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 실링부와 상기 제2 실링부는 일체로 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 서브 화소 구조물은 상기 하부 기판 상에 배치되는 하부 전극, 상기 하부 전극 상에 배치되는 발광층 및 상기 발광층 상에 배치되는 상부 전극을 포함하고, 상기 제1 전원 배선에는 저전원 전압이 인가되고, 상기 저전원 전압이 상기 전원 배선을 통해 상기 상부 전극에 제공될 수 있다.
예시적인 실시예들에 있어서, 상기 상부 전극과 제1 상기 전원 배선 사이에 배치되는 연결 패턴을 더 포함하고, 상기 연결 패턴을 통해 상기 상부 전극과 상기 제1 전원 배선은 전기적으로 연결될 수 있다.
예시적인 실시예들에 있어서, 상기 연결 패턴은 상기 하부 전극과 동일한 물질을 사용하여 동시에 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 서브 화소 구조물과 상기 하부 기판 사이에 배치되는 반도체 소자 및 상기 반도체 소자와 상기 서브 화소 구조물 사이에 배치되는 평탄화층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 반도체 소자는 상기 기판 상의 상기 표시 영역에 배치되는 액티브층, 상기 액티브층 상에 배치되는 게이트 절연층, 상기 게이트 절연층 상에 배치되는 게이트 전극, 상기 게이트 전극 상에 배치되는 층간 절연층 및 상기 층간 절연층 상에 배치되는 소스 및 드레인 전극들을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 전원 배선은 상기 소스 및 드레인 전극들과 동일한 층에 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 실링부는 상기 제1 전원 배선과 접촉하고, 상기 제2 실링부는 상기 제1 전원 배선 및 상기 층간 절연층과 접촉할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 전원 배선은 상기 평탄화층과 이격될 수 있다
예시적인 실시예들에 있어서, 상기 실링 부재는 상기 표시 영역을 노출시키는 개구를 갖는 사각형의 평면 형상을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 제2 주변 영역 및 상기 패드 영역의 상기 제1 방향으로 연장하는 총 길이는 2.22mm 이하일 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 제1 주변 영역에서 전원 배선과 실링 부재가 중첩하여 배치됨으로써 제1 주변 영역의 데드 스페이스를 상대적으로 줄일 수 있다. 이에 따라, 유기 발광 표시 장치가 풀 스크린 디스플레이 장치로 기능할 수 있다.
또한, 제1 주변 영역에 배치된 전원 배선이 상대적으로 큰 제1 폭을 가짐으로써 배선 저항이 상대적으로 감소할 수 있다. 이에 따라, 유기 발광 표시 장치의 구동 전압 및 소비 전력이 개선될 수 있다.
더욱이, 전원 배선은 저전원 전압을 제공할 수 있는 배선 및 레이저 광의 에너지를 흡수 및 반사할 수 있는 금속층으로 동시에 기능할 수 있다. 이에 따라, 레이저 광의 에너지를 흡수 및 반사할 수 있는 금속층을 추가적으로 배치하지 않아도 됨으로써, 유기 발광 표시 장치의 제조 비용이 상대적으로 감소될 수 있다.
다만, 본 발명의 효과가 상술한 효과로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 유기 발광 표시 장치에 포함된 전원 배선을 설명하기 위한 평면도이다.
도 3은 도 2의 전원 배선 상에 배치되는 실링 부재를 설명하기 위한 평면도이다.
도 4는 도 2의 유기 발광 표시 장치와 전기적으로 연결된 외부 장치를 설명하기 위한 블록도이다.
도 5는 도 2의 서브 화소 회로 영역에 배치된 서브 화소 회로 및 유기 발광 다이오드를 나타내는 회로도이다.
도 6은 도 2의 I-I'라인을 따라 절단한 단면도이다.
도 7은 도 2의 II-II'라인을 따라 절단한 단면도이다.
도 8 내지 도 17은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 18은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 19는 도 18의 III-III'라인을 따라 절단한 단면도이다.
도 20은 도 18의 IV-IV'라인을 따라 절단한 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치들 및 유기 발광 표시 장치의 제조 방법에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이고, 도 2는 도 1의 유기 발광 표시 장치에 포함된 전원 배선을 설명하기 위한 평면도이며, 도 3은 도 2의 전원 배선 상에 배치되는 실링 부재를 설명하기 위한 평면도이고, 도 4는 도 2의 유기 발광 표시 장치와 전기적으로 연결된 외부 장치를 설명하기 위한 블록도이다.
도 1, 2, 3 및 4를 참조하면, 유기 발광 표시 장치(100)는 제1 전원 배선(350), 제2 전원 배선(380), 실링 부재(390), 패드 전극들(470) 등을 포함할 수 있고, 표시 영역(10), 주변 영역(20) 및 패드 영역(60)을 포함할 수 있다. 여기서, 주변 영역(20)은 표시 영역(10)을 실질적으로 둘러쌀 수 있고, 주변 영역(20)의 일 측에 패드 영역(60)이 위치할 수 있다. 또한, 표시 영역(10)은 복수의 서브 화소 회로 영역들(30)을 포함할 수 있고, 주변 영역(20)은 제1 주변 영역(21) 및 제2 주변 영역(22)을 포함할 수 있다. 예를 들면, 제1 주변 영역(21)은 주변 영역(20) 중 패드 영역(60)과 인접하여 위치할 수 있고, 제2 주변 영역(22)은 제1 주변 영역(21)을 제외한 주변 영역(20)의 나머지 부분에 해당될 수 있다. 즉, 제1 주변 영역(21)과 제2 주변 영역(22)은 다를 수 있고 서로 중첩하지 않을 수 있다. 예를 들면, 주변 영역(20)은 속이 빈 사각형의 평면 형상을 가질 수 있다. 다시 말하면, 주변 영역(20)은 표시 영역(10)을 노출시키는 개구를 갖는 사각형의 평면 형상을 가질 수 있다.
표시 영역(10)에는 서브 화소 회로 영역들(30)이 전체적으로 배열될 수 있다. 예를 들면, 서브 화소 회로 영역들(30) 각각에는 도 5에 도시된 서브 화소 회로(SUB-PIXEL CIRCUIT: SPC)(예를 들어, 도 6 및 7의 반도체 소자(250))가 배치될 수 있고, 서브 화소 회로(SPC) 상에 유기 발광 다이오드(OLED)(예를 들어, 도 6 및 7의 서브 화소 구조물(200))가 배치될 수 있다. 서브 화소 회로(SPC) 및 유기 발광 다이오드(OLED)를 통해 표시 영역(10)에 영상이 표시될 수 있다.
예를 들면, 서브 화소 회로 영역들(30)에는 제1, 제2 및 제3 서브 화소 회로들이 배치될 수 있다. 상기 제1 서브 화소 회로는 적색광을 방출할 수 있는 제1 유기 발광 다이오드와 연결될 수 있고, 상기 제2 서브 화소 회로는 녹색광을 방출할 수 있는 제2 유기 발광 다이오드와 연결될 수 있으며, 상기 제3 서브 화소 회로는 청색 광을 방출할 수 있는 제3 유기 발광 다이오드와 연결될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 유기 발광 다이오드는 제1 서브 화소 회로와 중첩하여 배치될 수 있고, 상기 제2 유기 발광 다이오드는 제2 서브 화소 회로와 중첩하여 배치될 수 있으며, 상기 제3 유기 발광 다이오드는 제3 서브 화소 회로와 중첩하여 배치될 수 있다. 선택적으로, 상기 제1 유기 발광 다이오드가 상기 제1 서브 화소 회로의 일부 및 상기 제1 서브 화소 회로와 다른 서브 화소 회로의 일부와 중첩하여 배치될 수도 있고, 상기 제2 유기 발광 다이오드가 상기 제2 서브 화소 회로의 일부 및 상기 제2 서브 화소 회로와 다른 서브 화소 회로의 일부와 중첩하여 배치될 수도 있으며, 상기 제3 유기 발광 다이오드가 상기 제3 서브 화소 회로의 일부 및 상기 제3 서브 화소 회로와 다른 서브 화소 회로의 일부와 중첩하여 배치될 수도 있다. 예를 들면, 상기 제1 내지 제3 유기 발광 다이오드들은 같은 크기의 직사각형이 차례로 배열되는 RGB 스트라이프(RGB stripe) 방식, 상대적으로 넓은 면적을 갖는 청색 유기 발광 다이오드를 포함하는 S-스트라이프(s-stripe) 방식, 백색 유기 발광 다이오드를 더 포함하는 WRGB 방식, RG-GB 반복 형태로 나열된 펜타일 방식 등을 이용하여 배열될 수 있다.
또한, 복수의 서브 화소 회로 영역들(30) 각각에는 적어도 하나의 구동 트랜지스터, 적어도 하나의 스위칭 트랜지스터, 적어도 하나의 커패시터 등이 배치될 수 있다. 예시적인 실시예들에 있어서, 서브 화소 회로 영역들(30) 각각에 하나의 구동 트랜지스터(예를 들어, 도 5의 제1 트랜지스터(TR1)) 및 6개의 스위칭 트랜지스터들(예를 들어, 도 5의 제2 내지 제7 트랜지스터들(TR2, TR3, TR4, TR5, TR6, TR7)), 하나의 스토리지 커패시터(예를 들어, 도 5의 스토리지 커패시터(CST)) 등이 배치될 수 있다.
다만, 본 발명의 표시 영역(10), 서브 화소 회로 영역(30) 및 패드 영역(60) 각각의 형상이 사각형의 평면 형상을 갖는 것으로 설명하였지만, 상기 형상이 이에 한정되는 것은 아니다. 예를 들면, 표시 영역(10), 서브 화소 회로 영역(30) 및 패드 영역(60) 각각의 형상은 삼각형의 평면 형상, 마름모의 평면 형상, 다각형의 평면 형상, 원형의 평면 형상, 트랙형의 평면 형상 또는 타원형의 평면 형상을 가질 수도 있다.
주변 영역(20)에는 복수의 배선들이 배치될 수 있다. 예를 들면, 상기 배선들은 데이터 신호 배선, 게이트 신호 배선, 발광 제어 신호 배선, 게이트 초기화 신호 배선, 초기화 전압 배선, 전원 전압 배선 등을 포함할 수 있다. 상기 배선들은 주변 영역(20)으로부터 표시 영역(10)으로 연장되어 서브 화소 회로(SPC) 및 유기 발광 다이오드(OLED)와 전기적으로 연결될 수 있다. 더욱이, 주변 영역(20)에는 게이트 드라이버, 데이터 드라이버 등이 배치될 수도 있다.
예시적인 실시예들에 있어서, 도 2 및 3에 도시된 바와 같이, 주변 영역(20)의 일부에 제1 전원 배선(350)이 배치될 수 있다. 다시 말하면, 제1 전원 배선(350)은 제1 주변 영역(21)의 일부 및 제2 주변 영역(22)에 배치될 수 있다. 제1 전원 배선(350)은 하부가 개방된 고리(예를 들어, 하부가 개방된 링(ring))의 형상을 가질 수 있다. 예시적인 실시예들에 있어서, 제1 전원 배선(350)은 제1 주변 영역(21)에서 제1 폭(W1)을 가질 수 있고, 제2 주변 영역(22)에서 제1 폭(W1)보다 작은 제2 폭(W2)을 가질 수 있다. 제1 전원 배선(350)은 제1 주변 영역(21)에서 패드 전극들(470)과 전기적으로 연결될 수 있다. 예를 들면, 제1 전원 배선(350)은 패드 전극들(470) 중 최외곽에 위치하는 패드 전극들(470)과 전기적으로 연결될 수 있다. 제1 전원 배선(350)에는 저전원 전압이 인가될 수 있고, 상기 저전원 전압이 캐소드 전극(예를 들어, 도 6의 상부 전극(340))에 제공될 수 있다.
또한, 제2 전원 배선(380)은 주변 영역(20)의 일부에 배치될 수 있다. 다시 말하면, 제2 전원 배선(380)은 제1 주변 영역(21)의 일부에 배치될 수 있다. 제2 전원 배선(380)은 제1 주변 영역(21)에서 제1 전원 배선(350)의 단부들 사이에 배치될 수 있다. 선택적으로, 제2 전원 배선(380)은 제1 주변 영역(21)으로부터 표시 영역(10)으로 연장될 수 있고, 표시 영역(10)에서 격자 형상을 가질 수 있다. 제2 전원 배선(380)은 제1 주변 영역(21)에서 패드 전극들(470)과 전기적으로 연결될 수 있다. 예를 들면, 제2 전원 배선(380)은 패드 전극들(470) 중 제1 전원 배선(350)과 연결된 패드 전극들(470)의 안쪽에 위치하는 패드 전극들(470)과 전기적으로 연결될 수 있다. 제2 전원 배선(380)에는 고전원 전압이 인가될 수 있고, 상기 고전원 전압은 애노드 전극(예를 들어, 도 6의 하부 전극(290))에 제공될 수 있다.
더욱이, 주변 영역(20)에 실링 부재(390)가 배치될 수 있다. 주변 영역(20)이 속이 빈 사각형의 평면 형상을 가짐에 따라, 주변 영역(20)에 배치된 실링 부재(390)도 속이 빈 사각형의 평면 형상을 가질 수 있다.
아래에 설명될 유기 발광 표시 장치(100)에 포함된 하부 기판(110) 상의 주변 영역(20)에 제1 전원 배선(350) 및 제2 전원 배선(380)이 배치될 수 있고, 제1 전원 배선(350) 및 제2 전원 배선(380) 상에 실링 부재(390)가 배치될 수 있다. 여기서, 실링 부재(390)는 제1 주변 영역(21)에 위치하는 제1 실링부(391) 및 제2 주변 영역(22)에 위치하는 제2 실링부(392)를 포함할 수 있다. 제1 실링부(391) 및 제2 실링부(392)는 일체로 형성될 수 있다.
하부 기판(110)과 실링 부재(390) 사이에 중첩하여 제1 전원 배선(350)이 배치될 수 있다. 제1 주변 영역(21)에 위치하는 제1 전원 배선(350)은 패드 영역(60)으로부터 표시 영역(10)으로의 방향인 제1 방향(D1)으로 제1 실링부(391)의 제1 측(예를 들어, 제1 실링부(391)의 내측)으로부터 돌출된 제1 돌출부(예를 들어, 도 6의 제1 돌출부(351))를 포함할 수 있다. 또한, 제1 주변 영역(21)에 위치하는 제1 전원 배선(350)은 제1 방향(D1)과 반대되는 제2 방향(D2)으로 제1 실링부(391)의 상기 제1 측과 대향하는 제2 측(예를 들어, 제1 실링부(391)의 외측)으로부터 돌출된 제2 돌출부(예를 들어, 도 6의 제2 돌출부(352))를 포함할 수 있다. 예를 들면, 상기 제1 돌출부는 상기 서브 화소 구조물과 인접하여 위치할 수 있고, 상기 제2 돌출부는 패드 전극들(470)과 인접하여 위치할 수 있다.
제2 주변 영역(22)에 위치하는 제1 전원 배선(350)은 제2 주변 영역(22)으로부터 표시 영역(10)으로의 방향으로 제2 실링부(392)의 제1 측(예를 들어, 제2 실링부(392)의 내측)으로부터 돌출된 제3 돌출부를 포함할 수 있다. 여기서, 상기 제3 돌출부를 제2 주변 영역(22)에 위치하는 제1 전원 배선(350)의 제1 단부(예를 들어, 도 7의 제1 단부(353))로 정의할 수 있다. 다시 말하면, 제2 주변 영역(22)에 위치하는 제1 전원 배선(350)은 상기 제1 단부 및 상기 제1 단부와 반대되는 제2 단부(예를 들어, 도 7의 제2 단부(354))를 포함할 수 있다. 예를 들면, 상기 제1 단부는 상기 서브 화소 구조물과 인접하여 위치할 수 있고, 상기 제2 단부는 제2 실링부(392)에 의해 커버될 수 있다.
다시 말하면, 제1 전원 배선(350)은 제1 주변 영역(21)에 위치하는 제1 배선부(361) 및 제2 주변 영역(22)에 위치하는 제2 배선부(362)로 구분될 수 있다. 제1 전원 배선(350)의 제1 배선부(361)의 제1 방향(D1)으로 연장하는 제1 폭(W1)은 제1 전원 배선(350)의 제2 배선부(362)의 제2 주변 영역(22)으로부터 표시 영역(10)으로의 방향으로 연장하는 제2 폭(W2)보다 클 수 있다. 제1 전원 배선(350)을 제1 배선부(361) 및 제2 배선부(362)로 구분하였지만, 제1 및 제2 배선부들(361, 362)은 일체로 형성될 수 있다.
종래의 유기 발광 표시 장치는 하부 가판, 상부 기판 제1 전원 배선 및 실링 부재를 포함할 수 있고, 상기 제1 전원 배선 및 상기 실링 부재는 상기 하부 기판 상의 주변 영역에 배치될 수 있다. 여기서, 상기 하부 기판 상의 패드 영역에 인접하여 위치하는 주변 영역(예를 들어, 제1 주변 영역)에서 상기 제1 전원 배선과 상기 실링 부재가 중첩하지 않을 수 있다. 이에 따라, 종래의 유기 발광 표시 장치는 상기 제1 주변 영역에서 표시 영역에 인접하여 상기 전원 배선을 배치하고, 상기 패드 영역에 인접하여 상기 실링 부재가 상기 전원 배선과 이격되도록 배치될 수 있다. 이러한 경우, 종래의 유기 발광 표시 장치는 상기 제1 주변 영역에서 상대적으로 큰 데드 스페이스를 가질 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(100)는 제1 주변 영역(21)에서 제1 전원 배선(350)과 실링 부재(390)가 중첩하여 배치됨으로써 유기 발광 표시 장치(100)의 데드 스페이스를 상대적으로 줄일 수 있다. 예를 들면, 제1 주변 영역(21) 및 패드 영역(60)의 제1 방향(D1)(또는 제2 방향(D2))으로 연장하는 총 길이는 2.22mm 이하일 수 있다.
다시 도 1 내지 4를 참조하면, 패드 영역(60)에는 외부 장치(101)와 전기적으로 연결되는 패드 전극들(470)이 배치될 수 있다. 또한, 패드 전극들(470)과 제1 전원 배선(350) 및 제2 전원 배선(380) 사이에는 연결 전극들이 배치될 수도 있다. 예를 들면, 상기 연결 전극들은 패드 전극들(470)과 제1 및 제2 전원 배선들(350, 390)을 전기적으로 연결시킬 수 있다. 예시적인 실시예들에 있어서, 유기 발광 표시 장치(100)에 포함된 상기 하부 기판은 표시 영역(10) 및 주변 영역(20)과 패드 영역(60)에서 가로 방향(예를 들어, 제3 방향(D3))으로 동일한 길이를 가질 수 있다. 다른 예시적인 실시예들에 있어서, 패드 영역(60)의 가로 길이가 표시 영역(10) 및 주변 영역(20)의 가로 길이보다 작을 수도 있다.
외부 장치(101)는 유기 발광 표시 장치(100)와 연성 인쇄 회로 기판 또는 인쇄 회로 기판을 통해 전기적으로 연결될 수 있다. 예를 들면, 상기 연성 인쇄 회로 기판의 일측은 패드 전극들(470)과 직접적으로 접촉할 수 있고, 상기 연성 인쇄 회로 기판의 타측은 외부 장치(101)와 직접적으로 접촉할 수 있다. 외부 장치(101)는 데이터 신호, 게이트 신호, 발광 제어 신호, 게이트 초기화 신호, 초기화 전압, 전원 전압 등을 유기 발광 표시 장치(100)에 제공할 수 있다. 예시적인 실시예들에 있어서, 외부 장치(101)로부터 저전원 전압(예를 들어, 도 5의 저전원 전압(ELVSS))이 생성될 수 있고, 상기 연성 인쇄 회로 기판, 패드 전극들(470) 및 상기 연결 전극들을 통해 상기 저전원 전압이 제1 전원 배선(350)에 제공될 수 있다. 또한, 외부 장치(101)로부터 고전원 전압(예를 들어, 도 5의 고전원 전압(ELVDD))이 생성될 수 있고, 상기 연성 인쇄 회로 기판, 패드 전극들(470) 및 상기 연결 전극들을 통해 상기 고전원 전압이 제2 전원 배선(380)에 제공될 수 있다. 더욱이, 상기 연성 인쇄 회로 기판에는 구동 집적 회로가 실장될 수 있다. 다른 예시적인 실시예들에 있어서, 상기 구동 집적 회로가 패드 전극들(470)과 인접하여 유기 발광 표시 장치(100)에 실장될 수도 있다.
도 5는 도 2의 서브 화소 회로 영역에 배치된 서브 화소 회로 및 유기 발광 다이오드를 나타내는 회로도이다.
도 5를 참조하면, 유기 발광 표시 장치(100)의 서브 화소 회로 영역들(20) 각각에는 서브 화소 회로(SPC) 및 유기 발광 다이오드(OLED)가 배치될 수 있고, 하나의 서브 화소 회로(SPC)는 유기 발광 다이오드(OLED)(예를 들어, 도 6의 서브 화소 구조물(200)), 제1 내지 제7 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7)(예를 들어, 도 6의 반도체 소자(250)) 및 스토리지 커패시터(CST), 고전원 전압(ELVDD) 배선(예를 들어, 도 2 및 3의 제2 전원 배선(380)), 저전원 전압(ELVSS) 배선(예를 들어, 도 2, 3, 6 및 7의 제1 전원 배선(350)), 초기화 전압(VINT) 배선, 데이터 신호(DATA) 배선, 게이트 신호(GW) 배선, 게이트 초기화 신호(GI) 배선, 발광 제어 신호(EM) 배선, 다이오드 초기화 신호(GB) 배선 등을 포함할 수 있다. 전술한 바와 같이, 제1 트랜지스터(TR1)는 구동 트랜지스터에 해당될 수 있고, 제2 내지 제7 트랜지스터들(TR2, TR3, TR4, TR5, TR6, TR7)은 스위칭 트랜지스터에 해당될 수 있다. 제1 내지 제7 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7) 각각은 제1 단자, 제2 단자, 채널 및 게이트 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 제1 단자가 소스 단자이고 상기 제2 단자가 드레인 단자일 수 있다. 선택적으로, 상기 제1 단자가 드레인 단자일 수 있고, 상기 제2 단자가 소스 단자일 수도 있다.
유기 발광 다이오드(OLED)는 구동 전류(ID)에 기초하여 광을 출력할 수 있다. 유기 발광 다이오드(OLED)는 제1 단자 및 제2 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 유기 발광 다이오드(OLED)의 제2 단자는 저전원 전압(ELVSS)을 공급받을 수 있다. 예를 들면, 유기 발광 다이오드(OLED)의 제1 단자는 애노드 단자이고, 유기 발광 다이오드(OLED)의 제2 단자는 캐소드 단자일 수 있다. 선택적으로, 유기 발광 다이오드(OLED)의 제1 단자는 캐소드 단자이고, 유기 발광 다이오드(OLED)의 제2 단자는 애노드 단자일 수도 있다. 예시적인 실시예들에 있어서, 유기 발광 다이오드(OLED)의 상기 애노드 단자는 도 6의 하부 전극(290)에 해당될 수 있고, 유기 발광 다이오드(OLED)의 상기 캐소드 단자는 도 6의 상부 전극(340)에 해당될 수 있다.
제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 예시적인 실시예들에 있어서, 제1 트랜지스터(TR1)는 포화 영역에서 동작할 수 있다. 이러한 경우, 제1 트랜지스터(TR1)는 상기 게이트 단자와 상기 소스 단자 사이의 전압 차에 기초하여 구동 전류(ID)를 생성할 수 있다. 또한, 유기 발광 다이오드(OLED)에 공급되는 구동 전류(ID)의 크기에 기초하여 계조가 표현될 수 있다. 선택적으로, 제1 트랜지스터(TR1)는 선형 영역에서 동작할 수도 있다. 이러한 경우, 일 프레임 내에서 유기 발광 다이오드(OLED)에 구동 전류가 공급되는 시간의 합에 기초하여 계조가 표현될 수 있다.
제2 트랜지스터(TR2)의 게이트 단자는 게이트 신호(GW)를 공급받을 수 있다. 제2 트랜지스터(TR2)의 제1 단자는 데이터 신호(DATA)를 공급받을 수 있다. 제2 트랜지스터(TR2)의 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다. 예를 들면, 게이트 구동부로부터 게이트 신호(GW)가 제공될 수 있고, 게이트 신호(GW)가 게이트 신호(GW) 배선을 통해 제2 트랜지스터(TR2)의 게이트 단자에 인가될 수 있다. 제2 트랜지스터(TR2)는 게이트 신호(GW)의 활성화 구간 동안 데이터 신호(DATA)를 제1 트랜지스터(TR1)의 제1 단자로 공급할 수 있다. 이러한 경우, 제2 트랜지스터(TR2)는 선형 영역에서 동작할 수 있다.
제3 트랜지스터(TR3)의 게이트 단자는 게이트 신호(GW)를 공급받을 수 있다. 제3 트랜지스터(TR3)의 제1 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 제3 트랜지스터(TR3)의 제2 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 예를 들면, 상기 게이트 구동부로부터 게이트 신호(GW)가 제공될 수 있고, 게이트 신호(GW)가 게이트 신호(GW) 배선을 통해 제3 트랜지스터(TR3)의 게이트 단자에 인가될 수 있다. 제3 트랜지스터(TR3)는 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자와 제1 트랜지스터(TR1)의 제2 단자를 연결할 수 있다. 이러한 경우, 제3 트랜지스터(TR3)는 선형 영역에서 동작할 수 있다. 즉, 제3 트랜지스터(TR3)는 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)를 다이오드 연결시킬 수 있다. 제1 트랜지스터(TR1)가 다이오드 연결되므로, 제1 트랜지스터(TR1)의 제1 단자와 제1 트랜지스터(TR1)의 게이트 단자 사이에 제1 트랜지스터(TR1)의 문턱 전압만큼의 전압차가 발생할 수 있다. 그 결과, 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 공급된 데이터 신호(DATA)의 전압에 상기 전압차(즉, 문턱 전압)만큼 합산된 전압이 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 즉, 데이터 신호(DATA)는 제1 트랜지스터(TR1)의 문턱 전압만큼 보상할 수 있고, 보상된 데이터 신호(DATA)가 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 상기 문턱 전압 보상을 수행함에 따라 제1 트랜지스터(TR1)의 문턱 전압 편차로 발생하는 구동 전류 불균일 문제가 해결될 수 있다.
초기화 전압(VINT)이 제공되는 초기화 전압 배선의 입력단은 제4 트랜지스터(TR4)의 제1 단자 및 제7 트랜지스터(TR7)의 제1 단자와 연결될 수 있고, 상기 초기화 전압 배선의 출력단은 제4 트랜지스터(TR4)의 제2 단자 및 스토리지 커패시터(CST)의 제1 단자와 연결될 수 있다.
제4 트랜지스터(TR4)의 게이트 단자는 게이트 초기화 신호(GI)를 공급받을 수 있다. 제4 트랜지스터(TR4)의 제1 단자는 초기화 전압(VINT)을 공급받을 수 있다. 제4 트랜지스터(TR4)의 제2 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다.
제4 트랜지스터(TR4)는 게이트 초기화 신호(GI)의 활성화 구간 동안 초기화 전압(VINT)을 제1 트랜지스터(TR1)의 게이트 단자에 공급할 수 있다. 이러한 경우, 제4 트랜지스터(TR4)는 선형 영역에서 동작할 수 있다. 즉, 제4 트랜지스터(TR4)는 게이트 초기화 신호(GI)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다. 예시적인 실시예들에 있어서, 초기화 전압(VINT)의 전압 레벨은 이전 프레임에서 스토리지 커패시터(CST)에 의해 유지된 데이터 신호(DATA)의 전압 레벨보다 충분히 낮은 전압 레벨을 가질 수 있고, 상기 초기화 전압(VINT)이 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 다른 예시적인 실시예들에 있어서, 초기화 전압의 전압 레벨은 이전 프레임에서 스토리지 커패시터에 의해 유지된 데이터 신호의 전압 레벨보다 충분히 높은 전압 레벨을 가질 수 있고, 상기 초기화 전압이 제1 트랜지스터의 게이트 단자에 공급될 수 있다.
예시적인 실시예들에 있어서, 게이트 초기화 신호(GI)는 일 수평 시간 전의 게이트 신호(GW)와 실질적으로 동일한 신호일 수 있다. 예를 들면, 유기 발광 표시 장치(100)가 포함하는 복수의 서브 화소 회로들 중 제n(단, n은 2이상의 정수)행의 서브 화소 회로에 공급되는 게이트 초기화 신호(GI)는 상기 서브 화소 회로들 중 (n-1)행의 서브 화소 회로에 공급되는 게이트 신호(GW)와 실질적으로 동일한 신호일 수 있다. 즉, 서브 화소 회로들(SPC) 중 (n-1)행의 제1 서브 화소 회로에 활성화된 게이트 신호(GW)를 공급함으로써, 서브 화소 회로들(SPC) 중 n행의 제1 서브 화소 회로에 활성화된 게이트 초기화 신호(GI)를 공급할 수 있다. 그 결과, 서브 화소 회로들 중 (n-1)행의 서브 화소 회로에 데이터 신호(DATA)를 공급함과 동시에 서브 화소 회로들(SPC) 중 n행의 서브 화소 회로가 포함하는 제1 트랜지스터(TR1)의 게이트 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다.
제5 트랜지스터(TR5)의 게이트 단자는 발광 제어 신호(EM)를 공급받을 수 있다. 제5 트랜지스터(TR5)의 제1 단자는 고전원 전압(ELVDD) 배선에 연결될 수 있다. 제5 트랜지스터(TR5)의 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다. 예를 들면, 발광 제어 구동부로부터 발광 제어 신호(EM)가 제공될 수 있고, 발광 제어 신호(EM)가 발광 제어 신호(EM) 배선을 통해 제5 트랜지스터(TR5)의 게이트 단자에 인가될 수 있다. 제5 트랜지스터(TR5)는 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 고전원 전압(ELVDD)을 공급할 수 있다. 이와 반대로, 제5 트랜지스터(TR5)는 발광 제어 신호(EM)의 비활성화 구간 동안 고전원 전압(ELVDD)의 공급을 차단시킬 수 있다. 이러한 경우, 제5 트랜지스터(TR5)는 선형 영역에서 동작할 수 있다. 제5 트랜지스터(TR5)가 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 고전원 전압(ELVDD)을 공급함으로써, 제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 또한, 제5 트랜지스터(TR5)가 발광 제어 신호(EM)의 비활성화 구간 동안 고전원 전압(ELVDD)의 공급을 차단함으로써, 제1 트랜지스터(TR1)의 제1 단자에 공급된 데이터 신호(DATA)가 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제6 트랜지스터(TR6)(예를 들어, 도 6의 반도체 소자(250))의 게이트 단자는 발광 제어 신호(EM)를 공급받을 수 있다. 제6 트랜지스터(TR6)의 제1 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 제6 트랜지스터(TR6)의 제2 단자는 유기 발광 다이오드(OLED)의 제1 단자에 연결될 수 있다. 제6 트랜지스터(TR6)는 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 다이오드(OLED)에 공급할 수 있다. 이러한 경우, 제6 트랜지스터(TR6)는 선형 영역에서 동작할 수 있다. 즉, 제6 트랜지스터(TR6)가 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 다이오드(OLED)에 공급함으로써, 유기 발광 다이오드(OLED)는 광을 출력할 수 있다. 또한, 제6 트랜지스터(TR6)가 발광 제어 신호(EM)의 비활성화 구간 동안 제1 트랜지스터(TR1)와 유기 발광 다이오드(OLED)를 전기적으로 서로 분리시킴으로써, 제1 트랜지스터(TR1)의 제2 단자에 공급된 데이터 신호(DATA)(정확히 말하면, 문턱 전압 보상이 된 데이터 신호)가 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제7 트랜지스터(TR7)의 게이트 단자는 다이오드 초기화 신호(GB)를 공급받을 수 있다. 제7 트랜지스터(TR7)의 제1 단자는 초기화 전압(VINT)을 공급받을 수 있다. 제7 트랜지스터(TR7)의 제2 단자는 유기 발광 다이오드(OLED)의 제1 단자에 연결될 수 있다. 제7 트랜지스터(TR7)는 다이오드 초기화 신호(GB)의 활성화 구간 동안 초기화 전압(VINT)을 유기 발광 다이오드(OLED)의 제1 단자에 공급할 수 있다. 이러한 경우, 제7 트랜지스터(TR7)는 선형 영역에서 동작할 수 있다. 즉, 제7 트랜지스터(TR7)는 다이오드 초기화 신호(GB)의 활성화 구간 동안 유기 발광 다이오드(OLED)의 제1 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다.
선택적으로, 게이트 초기화 신호(GI)와 다이오드 초기화 신호(GB)는 실질적으로 동일한 신호일 수 있다. 제1 트랜지스터(TR1)의 게이트 단자를 초기화 시키는 동작과 유기 발광 다이오드(OLED)의 제1 단자를 초기화 시키는 동작은 서로 영향을 미치지 않을 수 있다. 즉, 제1 트랜지스터(TR1)의 게이트 단자를 초기화 시키는 동작과 유기 발광 다이오드(OLED)의 제1 단자를 초기화 시키는 동작은 서로 독립적일 수 있다. 이에 따라, 다이오드 초기화 신호(GB)를 별도로 생성하지 않음으로써, 공정의 경제성이 향상될 수 있다.
스토리지 커패시터(CST)는 제1 단자 및 제2 단자를 포함할 수 있다. 스토리지 커패시터(CST)는 고전원 전압(ELVDD) 배선과 제1 트랜지스터(TR1)의 게이트 단자 사이에 연결될 수 있다. 예를 들면, 스토리지 커패시터(CST)의 제1 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있고, 스토리지 커패시터(CST)의 제2 단자는 고전원 전압(ELVDD) 배선에 연결될 수 있다. 스토리지 커패시터(CST)는 스캔 신호(GW)의 비활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자의 전압 레벨을 유지할 수 있다. 스캔 신호(GW)의 비활성화 구간은 발광 제어 신호(EM)의 활성화 구간을 포함할 수 있고, 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)는 유기 발광 다이오드(OLED)에 공급될 수 있다. 따라서, 스토리지 커패시터(CST)가 유지하는 전압 레벨에 기초하여 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)가 유기 발광 다이오드(OLED)에 공급될 수 있다.
다만, 본 발명의 서브 화소 회로(SPC)가 7개의 트랜지스터들 및 하나의 스토리지 커패시터를 포함하는 것으로 설명하였지만, 본 발명의 구성이 이에 한정되는 것을 아니다. 예를 들면, 서브 화소 회로(SPC)는 적어도 하나의 트랜지스터 및 적어도 하나의 스토리지 커패시터를 포함하는 구성을 가질 수도 있다.
도 6은 도 2의 I-I'라인을 따라 절단한 단면도이고, 도 7은 도 2의 II-II'라인을 따라 절단한 단면도이다.
도 2, 3, 6 및 7을 참조하면, 유기 발광 표시 장치(100)는 하부 기판(110), 반도체 소자(250), 제1 전원 배선(350), 제2 전원 배선(380), 평탄화층(270), 연결 패턴(295), 화소 정의막(310), 서브 화소 구조물(200), 실링 부재(390), 상부 기판(410), 등을 포함할 수 있다. 여기서, 반도체 소자(250)는 액티브층(130), 게이트 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있고, 서브 화소 구조물(200)은 서브 화소 구조물(200)은 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함할 수 있다. 예시적인 실시예들에 있어서, 실링 부재(390)는 제1 실링부(391) 및 제2 실링부(392)로 구분될 수 있고, 제1 전원 배선(350)은 제1 실링부(391)와 중첩하는 제1 배선부(361) 및 제2 실링부(392)와 중첩하는 제2 배선부(362)로 구분될 수 있다.
투명한 또는 불투명한 재료를 포함하는 하부 기판(110)이 제공될 수 있다. 하부 기판(110)은 석영(quartz) 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘(calcium fluoride) 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수 있다. 전술한 바와 같이, 유기 발광 표시 장치(100)는 표시 영역(10), 제1 주변 영역(21) 및 제2 주변 영역(22)을 포함하는 주변 영역(20) 및 패드 영역(60)을 포함함에 따라, 하부 기판(110)도 표시 영역(10), 제1 주변 영역(21), 제2 주변 영역(22) 및 패드 영역(60)으로 구분될 수 있다. 선택적으로, 하부 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수도 있다. 하부 기판(110)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다.
하부 기판(110) 상에 버퍼층(도시되지 않음)이 배치될 수도 있다. 상기 버퍼층은 하부 기판(110) 상에 전체적으로 배치될 수 있다. 상기 버퍼층은 하부 기판(110)으로부터 금속 원자들이나 불순물들이 반도체 소자(250) 및 서브 화소 구조물(200)로 확산되는 현상을 방지할 수 있으며, 액티브층(130)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브층(130)을 수득하게 할 수 있다. 또한, 상기 버퍼층은 하부 기판(110)의 표면이 균일하지 않을 경우, 하부 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 하부 기판(110)의 유형에 따라 하부 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 배치되지 않을 수 있다. 예를 들면, 상기 버퍼층은 유기 물질 또는 무기 물질을 포함할 수 있다.
액티브층(130)은 하부 기판(110) 상의 표시 영역(10)에 배치될 수 있다. 예를 들면, 액티브층(130)은 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다. 액티브층(130)은 소스 영역, 드레인 영역 및 채널 영역을 가질 수 있다.
액티브층(130) 상에는 게이트 절연층(150)이 배치될 수 있다. 게이트 절연층(150)은 하부 기판(110) 상의 표시 영역(10)에서 액티브층(130)을 덮을 수 있으며, 하부 기판(110) 상에 전체적으로 배치될 수 있다. 예시적인 실시예들에 있어서, 게이트 절연층(150)은 하부 기판(110) 상에서 액티브층(130)을 충분히 덮을 수 있으며, 액티브층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트 절연층(150)은 하부 기판(110) 상에서 액티브층(130)을 덮으며, 균일한 두께로 액티브층(130)의 프로파일을 따라 배치될 수 있다. 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 게이트 절연층(150)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등을 포함할 수 있다. 선택적으로, 게이트 절연층(150)은 서로 상이한 물질을 포함하는 복수의 절연층들 갖는 다층 구조를 가질 수도 있다. 다른 예시적인 실시예들에 있어서, 게이트 절연층(150)이 표시 영역(10)에만 배치되고, 주변 영역(20) 및 패드 영역(60)에 배치되지 않을 수도 있다.
게이트 전극(170)이 게이트 절연층(150) 상에 배치될 수 있다. 예를 들면, 게이트 전극(170)은 게이트 절연층(150) 중에서 하부에 액티브층(130)이 위치하는 부분 상에 배치될 수 있다. 게이트 전극(170)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 게이트 전극(170)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
게이트 전극(170) 상에는 층간 절연층(190)이 배치될 수 있다. 층간 절연층(190)은 게이트 절연층(150) 상의 표시 영역(10)에서 게이트 전극(170)을 덮을 수 있으며, 게이트 절연층(150) 상에서 전체적으로 배치될 수 있다. 예시적인 실시예들에 있어서, 층간 절연층(190)은 게이트 절연층(150) 상에서 게이트 전극(170)을 충분히 덮을 수 있으며, 게이트 전극(170)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 층간 절연층(190)은 게이트 절연층(150) 상에서 게이트 전극(170)을 덮으며, 균일한 두께로 게이트 전극(170)의 프로파일을 따라 배치될 수 있다. 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 선택적으로, 층간 절연층(190)은 서로 상이한 물질을 포함하는 복수의 절연층들 갖는 다층 구조를 가질 수도 있다. 다른 예시적인 실시예들에 있어서, 층간 절연층(190)이 표시 영역(10)에만 배치되고, 주변 영역(20) 및 패드 영역(60)에 배치되지 않을 수도 있다.
층간 절연층(190) 상의 표시 영역(10)에는 소스 전극(210) 및 드레인 전극(230)이 배치될 수 있다. 소스 전극(210)은 게이트 절연층(150) 및 층간 절연층(190)의 제1 부분을 제거하여 형성된 콘택홀을 통해 액티브층(130)의 상기 소스 영역에 접속될 수 있고, 드레인 전극(230)은 게이트 절연층(150) 및 층간 절연층(190)의 제2 부분을 제거하여 형성된 콘택홀을 통해 액티브층(130)의 상기 드레인 영역에 접속될 수 있다. 소스 전극(210) 및 드레인 전극(230)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 소스 전극(210) 및 드레인 전극(230) 각각은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 이에 따라, 액티브층(130), 게이트 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(250)가 배치될 수 있다.
다만, 유기 발광 표시 장치(100)가 하나의 트랜지스터(예를 들어, 반도체 소자(250))를 포함하는 구성을 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 유기 발광 표시 장치(100)는 적어도 2개의 트랜지스터들 및 적어도 하나의 커패시터를 포함하는 구성을 가질 수도 있다.
또한, 반도체 소자(250)가 상부 게이트 구조를 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 반도체 소자(250)는 하부 게이트 구조 및/또는 더블 게이트 구조를 가질 수도 있다.
설명의 편의를 위해 도 6의 반도체 소자(250)와 도 7의 반도체 소자(250)가 동일한 참조 번호를 갖는 것으로 가정하였지만, 도 6의 반도체 소자(250)와 도 7의 반도체 소자(250)는 서로 다른 반도체 소자일 수 있다. 다시 말하면, 도 6의 반도체 소자(250)는 제1 주변 영역(21)과 인접하여 위치하는 반도체 소자일 수 있고, 도 7의 반도체 소자(250)는 제2 주변 영역(22)과 인접하여 위치하는 반도체 소자일 수 있다.
층간 절연층(190) 상의 주변 영역(20)에는 제1 전원 배선(350)이 배치될 수 있다. 다시 말하면, 제1 전원 배선(350)은 층간 절연층(190) 상에서 소스 전극(210) 및 드레인 전극(230)과 이격되어 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 전원 배선(350)에는 저전원 전압이 인가될 수 있다. 예를 들면, 제1 전원 배선(350)은 패드 전극들(470) 중 적어도 하나와 전기적으로 연결될 수 있고, 외부 장치(101)로부터 상기 저전원 전압(예를 들어, 도 5의 저전원 전압(ELVSS))을 제공받을 수 있다. 또한, 상기 저전원 전압은 상부 전극(340)에 제공될 수 있다.
예를 들면, 도 6에 도시된 바와 같이, 층간 절연층(190)과 제1 실링부(391) 사이에 중첩하여 제1 전원 배선(350)(예를 들어, 제1 배선부(361))이 배치될 수 있다. 제1 주변 영역(21)에 위치하는 제1 전원 배선(350)은 제1 방향(D1)으로 제1 실링부(391)의 제1 측으로부터 돌출된 제1 돌출부(351) 및 제2 방향(D2)으로 제1 실링부(391)의 제2 측으로부터 돌출된 제2 돌출부(352)를 포함할 수 있다. 예를 들면, 제1 돌출부(351)는 서브 화소 구조물(200)과 인접하여 위치할 수 있고, 제2 돌출부(352)는 패드 전극들(470)(도 2 및 3 참조)과 인접하여 위치할 수 있다. 예시적인 실시예들에 있어서, 제1 주변 영역(21)에 위치하는 제1 전원 배선(350)(예를 들어, 제1 배선부(361))은 제1 폭(W1)을 가질 수 있다. 또한, 제1 돌출부(351)는 노출될 수 있고, 제1 주변 영역(21)에 인접한 표시 영역(10)에 위치하는 평탄화층(270)으로부터 이격될 수 있다. 제2 돌출부(352)는 패드 전극들(470)과 전기적으로 연결될 수 있고, 패드 영역(60)에 인접하여 위치하는 평탄화층(270)에 의해 커버될 수 있다. 더욱이, 하부 기판(110) 상의 제1 주변 영역(21)에는 연결 패턴(295)이 배치되지 않을 수 있고, 제1 배선부(361)는 연결 패턴(295)과 직접적으로 접촉하지 않을 수 있다. 선택적으로, 제1 주변 영역(21)에 연결 패턴(295)이 배치될 수도 있고, 연결 패턴(295)이 상부 전극(340)과 제1 배선부(361)를 전기적으로 연결시킬 수도 있다.
또한, 도 7에 도시된 바와 같이, 층간 절연층(190)과 제2 실링부(392) 사이에 중첩하여 제1 전원 배선(350)(예를 들어, 제2 배선부(362))이 배치될 수 있다. 제2 주변 영역(22)에 위치하는 제1 전원 배선(350)은 제3 방향(D3)으로 제2 실링부(392)의 제1 측으로부터 돌출된 제3 돌출부를 포함할 수 있다. 여기서, 상기 제3 돌출부를 제2 주변 영역(22)에 위치하는 제1 전원 배선(350)의 제1 단부(353)로 정의할 수 있다. 다시 말하면, 제2 주변 영역(22)에 위치하는 제1 전원 배선(350)은 제1 단부(353) 및 제2 단부(354)를 포함할 수 있다. 예를 들면, 제1 단부(353)는 서브 화소 구조물(200)과 인접하여 위치할 수 있고, 제2 단부(354)는 제2 실링부(392)와 중첩할 수 있다. 예시적인 실시예들에 있어서, 제2 주변 영역(22)에 위치하는 제1 전원 배선(350)(예를 들어, 제2 배선부(362))은 제1 폭(W1)보다 작은 제2 폭(W2)을 가질 수 있다. 또한, 제3 돌출부(353)는 제2 주변 영역(22)에 인접한 표시 영역(10)에 위치하는 평탄화층(270) 및 화소 정의막(310)에 의해 커버될 수 있고, 제2 단부(354)는 제2 실링부(392)에 의해 커버될 수 있다. 다시 말하면, 제1 및 제2 단부들(353, 354)은 노출되지 않을 수 있다. 더욱이, 제1 단부(353)는 연결 패턴(295)과 직접적으로 접촉할 수 있다.
제1 전원 배선(350)은 하부 기판(110)과 상부 기판(410)을 밀봉 결합하기 위해 실링 부재(390) 상에 조사된 레이저 광의 에너지를 흡수 및 반사할 수 있고, 실링 부재(390)의 물질 상태 변화에 기여할 수 있다. 즉, 제1 전원 배선(350)은 저전원 전압을 제공할 수 있는 배선 및 레이저 광의 에너지를 흡수 및 반사할 수 있는 금속층으로 기능할 수 있다.
제1 전원 배선(350)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 제1 전원 배선(350)은 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬(Li), 크롬(Cr), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은을 함유하는 합금, 텅스텐 질화물(WNx), 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물(TiNx), 크롬 질화물(CrNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제1 전원 배선(350)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
층간 절연층(190) 상의 제1 주변 영역(21)에는 제2 전원 배선(380)이 배치될 수 있다. 다시 말하면, 제2 전원 배선(380)은 층간 절연층(190) 상에서 제1 전원 배선(350)과 소스 및 드레인 전극들(210, 230) 사이에 배치될 수 있다. 예시적인 실시예들에 있어서, 제2 전원 배선(380)에는 고전원 전압이 인가될 수 있다. 예를 들면, 제2 전원 배선(380)은 패드 전극들(470) 중 적어도 하나와 전기적으로 연결될 수 있고, 외부 장치(101)로부터 상기 고전원 전압(예를 들어, 도 5의 고전원 전압(ELVDD)을 제공받을 수 있다. 또한, 상기 고전원 전압은 하부 전극(290)에 제공될 수 있다.
제2 전원 배선(380)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제2 전원 배선(380)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 예시적인 실시예들에 있어서, 제2 전원 배선(380), 제1 전원 배선(350), 소스 전극(210) 및 드레인 전극(230)은 동일한 층에 위치할 수 있다.
층간 절연층(190), 제2 전원 배선(380), 제1 전원 배선(350)의 일부, 소스 전극(210) 및 드레인 전극(230) 상에 평탄화층(270)이 배치될 수 있다. 전술한 바와 같이, 제1 주변 영역(21)에 인접한 표시 영역(10)에 위치하는 평탄화층(270)은 제1 전원 배선(350)과 이격될 수 있고, 제2 전원 배선(380)을 커버할 수 있으며, 패드 영역(60)에 인접한 제1 주변 영역(21)에 위치하는 평탄화층(270)은 제2 돌출부(352)를 커버할 수 있다. 또한, 제2 주변 영역(22)에 인접한 표시 영역(10)에 위치하는 평탄화층(270)은 제3 돌출부(353)를 커버할 수 있다. 선택적으로, 패드 영역(60)에 평탄화층(270)이 배치되지 않을 수도 있고, 제2 돌출부(352)가 노출될 수도 있다.
표시 영역(10)에 위치하는 평탄화층(270)은 소스 및 드레인 전극들(210, 230)을 충분히 덮도록 상대적으로 두꺼운 두께로 배치될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(270)의 일부를 제거하여 형성된 콘택홀을 통해 드레인 전극(230)의 상면의 일부가 노출될 수 있다. 평탄화층(270)은 유기 물질 또는 무기 물질 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 유기 물질을 포함할 수 있다. 예를 들면, 평탄화층(270)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등을 포함할 수 있다.
하부 전극(290)은 평탄화층(270) 상의 표시 영역(10)에 배치될 수 있다. 하부 전극(290)은 평탄화층(270)의 콘택홀을 관통하여 드레인 전극(230)과 접속할 수 있다. 또한, 하부 전극(290)은 반도체 소자(250)와 전기적으로 연결될 수 있다. 하부 전극(290)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 하부 전극(290)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
제1 전원 배선(350)의 일부 및 평탄화층(270)의 일부 상의 주변 영역(20)에 연결 패턴(295)이 배치될 수 있다. 예시적인 실시예들에 있어서, 연결 패턴(295)은 제2 주변 영역(22)에서 평탄화층(270)의 상면, 평탄화층(270)의 측벽, 부분 및 제3 돌출부(353)의 상면의 일부와 직접적으로 접촉할 수 있다. 다시 말하면, 연결 패턴(295)의 일측은 상부 전극(340)과 직접적으로 접촉할 수 있고, 연결 패턴(295)의 타측은 제1 전원 배선(350)과 직접적으로 접촉할 수 있으며, 연결 패턴(295)은 제2 배선부(362)와 상부 전극(340)을 전기적으로 연결시킬 수 있다. 또한, 연결 패턴(295)은 제1 주변 영역(21)에 배치되지 않을 수 있다. 선택적으로, 연결 패턴(295)이 제1 주변 영역(21)에 배치되어 제1 배선부(361)와 전기적으로 연결될 수도 있다. 연결 패턴(295)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 연결 패턴(295)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 예시적인 실시예들에 있어서, 하부 전극(290) 및 연결 패턴(295)은 동일한 층에 위치할 수 있다.
화소 정의막(310)은 하부 전극(290)의 일부. 연결 패턴(295)의 일부 및 평탄화층(270) 상에 배치될 수 있다. 화소 정의막(310)은 하부 전극(290)의 양측부 및 연결 패턴(295)의 측부를 덮을 수 있고, 하부 전극(290)의 상면의 일부를 노출시킬 수 있다. 예시적인 실시예들에 있어서, 제1 주변 영역(21)에 인접하여 위치하는 화소 정의막(310)은 제1 배선부(361)와 직접적으로 접촉하지 않을 수 있고, 제2 주변 영역(22)에 인접하여 위치하는 화소 정의막(310)은 제2 배선부(362)의 일부와 직접적으로 접촉할 수 있다. 선택적으로, 패드 영역(60)에 화소 정의막(310)이 배치되지 않을 수도 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 포함할 수 있다.
발광층(330)은 화소 정의막(310)에 의해 노출된 하부 전극(290) 상에 배치될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 배치(예를 들어, 상부 기판(410)의 저면 또는 상면에 발광층(330)과 중첩되도록 배치)될 수도 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색(Yellow) 컬러 필터, 청남색(Cyan) 컬러 필터 및 자주색(Magenta) 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지, 컬러 포토레지스트 등을 포함할 수 있다.
상부 전극(340)은 연결 패턴(295)의 일부, 화소 정의막(310) 및 발광층(330) 상에 배치될 수 있다. 예시적인 실시예들에 있어서, 상부 전극(340)은 발광층(330) 및 화소 정의막(310)을 덮으며 표시 영역(10)으로부터 주변 영역(20)으로 연장될 수 있다. 예시적인 실시예들에 있어서, 제2 주변 영역(22)에 위치하는 상부 전극(340)은 연결 패턴(295)의 상면의 일부와 직접적으로 접촉할 수 있고, 연결 패턴(295)과 상부 전극(340)은 전기적으로 연결될 수 있다. 또한, 제1 주변 영역(21)에 위치하는 상부 전극(340)은 제1 배선부(361)와 직접적으로 접촉하지 않을 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 상부 전극(340)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 이에 따라, 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함하는 화소 구조물(200)이 배치될 수 있다.
설명의 편의를 위해 도 6의 서브 화소 구조물(200)과 도 7의 서브 화소 구조물(200)이 동일한 참조 번호를 갖는 것으로 가정하였지만, 도 6의 서브 화소 구조물(200)과 도 7의 서브 화소 구조물(200)은 서로 다른 서브 화소 구조물일 수 있다. 다시 말하면, 도 6의 서브 화소 구조물(200)은 주변 영역(21)에 인접하여 배치되는 서브 화소 구조물일 수 있고, 도 7의 서브 화소 구조물(200)은 제2 주변 영역(22)에 인접하여 배치되는 서브 화소 구조물일 수 있다.
제1 전원 배선(350) 상의 주변 영역(20)에 실링 부재(390)가 배치될 수 있다. 다시 말하면, 실링 부재(390)는 하부 기판(110)과 상부 기판(410) 사이의 주변 영역(20)에 배치될 수 있다. 실링 부재(390)의 상면은 상부 기판(410)의 저면과 직접적으로 접촉할 수 있고, 실링 부재(390)의 저면은 층간 절연층(190)의 일부 및/또는 제1 전원 배선(350)의 일부와 직접적으로 접촉할 수 있다.
예를 들면, 도 6에 도시된 바와 같이, 제1 실링부(391)는 제1 전원 배선(350) 상에만 배치될 수 있다. 다시 말하면, 제1 실링부(391)의 저면은 제1 전원 배선(350)의 상면과 직접적으로 접촉할 수 있다.
또한 도 7에 도시된 바와 같이, 제2 실링부(392)는 제1 전원 배선(350) 및 층간 절연층(190) 상에 동시에 배치될 수 있다. 다시 말하면, 제2 실링부(392)의 저면은 제1 전원 배선(350)의 상면 및 층간 절연층(190)의 상면과 동시에 직접적으로 접촉할 수 있다.
실링 부재(390)는 프릿(frit) 등을 포함할 수 있다. 또한, 실링 부재(390)는 광 경화성 물질을 추가적으로 포함할 수 있다.예를 들면, 실링 부재(390)는 유기 물질 및 광 경화성 물질의 혼합물을 포함할 수 있으며, 상기 혼합물에 자외선(UV), 레이저 광, 가시광선 등을 조사하여 경화시켜 실링 부재(390)를 수득할 수 있다.실링 부재(390)에 포함되는 상기 광 경화성 물질은 에폭시 아크릴레이트(epoxy acrylate)계 수지, 폴리에스테르 아크릴레이트(polyester acrylate)계 수지, 우레탄 아크릴레이트(urethane acrylate)계 수지, 폴리부타디엔 아크릴레이트(polybutadine acrylate)계 수지, 실리콘 아크릴레이트(silicon acrylate)계 수지, 알킬 아크릴레이트(alkyl acrylate)계 수지 등을 포함할 수 있다.
예를 들면, 상기 유기 물질 및 광 경화성 물질의 혼합물에 레이저 광이 조사될 수 있다. 이러한 레이저 광의 조사에 따라, 상기 혼합물이 고체 상태에서 액체 상태로 변화될 수 있고, 소정의 시간이 후에 액체 상태의 상기 혼합물은 다시 고체 상태로 경화될 수 있다. 상기 혼합물의 상태 변화에 따라 상부 기판(410)이 하부 기판(110)에 대해 밀봉되면서 결합될 수 있다. 상기 레이저 광이 조사되는 동안, 주변 영역(20)의 제1 전원 배선(350)이 상기 레이저광의 에너지를 흡수 및 반사할 수 있다. 제1 전원 배선(350)에 의해 반사 및 흡수되는 에너지는 상기 혼합물에 전달되어 상기 혼합물의 상태 변화에 기여할 수 있다.
다만, 실링 부재(390)가 상면의 폭이 저면의 폭보다 작은 사다리꼴의 형상을 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 실링 부재(390)는 상면의 폭이 저면의 폭보다 큰 사다리꼴의 형상, 직사각형의 형상, 정사각형의 형상 등을 가질 수도 있다.
실링 부재(390) 및 상부 전극(340) 상에 상부 기판(410)이 배치될 수 있다. 상부 기판(410)은 실질적으로 하부 기판(110)과 동일한 재료를 포함할 수 있다. 예를 들면, 상부 기판(410)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다 라임 유리 기판, 무알칼리 유리 기판 등을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 상부 기판(410)은 투명 무기 물질 또는 플렉서블 플라스틱을 사용하여 형성될 수도 있다. 예를 들면, 상부 기판(410)은 연성을 갖는 투명 수지 기판을 포함할 수 있다. 이에 따라, 유기 발광 표시 장치(100)가 제공될 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(100)는 제1 전원 배선(350)과 평탄화층(270)이 직접적으로 접촉하지 않음으로써 상기 레이저 광에 의한 열이 평탄화층(270)에 전달되지 않을 수 있다. 이에 따라, 유기 발광 표시 장치(100)는 서브 화소 구조물(200)의 손상을 방지할 수 있다.
또한, 제1 주변 영역(21)에서 제1 전원 배선(350)과 실링 부재(390)가 중첩하여 배치됨으로써 유기 발광 표시 장치(100)의 데드 스페이스를 상대적으로 줄일 수 있다. 이에 따라, 유기 발광 표시 장치(100)가 풀 스크린 디스플레이 장치(full screen display device)로 기능할 수 있다.
또한, 제1 주변 영역(21)에 배치된 제1 전원 배선(350)이 상대적으로 큰 제1 폭(W1)을 가짐으로써 배선 저항이 상대적으로 감소할 수 있다. 이에 따라, 유기 발광 표시 장치(100)의 구동 전압 및 소비 전력이 개선될 수 있다.
더욱이, 제1 전원 배선(350)은 저전원 전압을 제공할 수 있는 배선 및 레이저 광의 에너지를 흡수 및 반사할 수 있는 금속층으로 동시에 기능할 수 있다. 이에 따라, 레이저 광의 에너지를 흡수 및 반사할 수 있는 금속층을 추가적으로 배치하지 않아도 됨으로써, 유기 발광 표시 장치(100)의 제조 비용이 상대적으로 감소될 수 있다.
도 8 내지 도 17은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다. 예를 들면, 도 8, 10, 12, 14 및 16은 제1 주변 영역(21) 및 제1 주변 영역(21)과 인접한 표시 영역(10) 및 패드 영역(60)을 나타내는 단면도들이고, 도 9, 11, 13, 15 및 17은 제2 주변 영역(22) 및 제2 주변 영역(22)과 인접한 표시 영역(10)을 나타내는 단면도들이다.
도 8 및 9를 참조하면, 투명한 또는 불투명한 재료를 포함하는 하부 기판(110)이 제공될 수 있다. 하부 기판(110)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 하부 기판(110)은 표시 영역(10), 제1 주변 영역(21) 및 제2 주변 영역(22)을 포함하며 표시 영역(10)을 둘러싸는 주변 영역(20) 및 주변 영역(20)의 일측에 위치하는 패드 영역(60)을 포함할 수 있다.
하부 기판(110) 상에 버퍼층(도시되지 않음)이 형성될 수도 있다. 상기 버퍼층은 하부 기판(110) 상에 전체적으로 형성될 수 있다. 하부 기판(110)의 유형에 따라 하부 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 형성되지 않을 수 있다. 예를 들면, 상기 버퍼층은 유기 물질 또는 무기 물질을 사용하여 형성될 수 있다.
액티브층들(130)이 하부 기판(110) 상의 표시 영역(10)에 형성될 수 있다. 예를 들면, 액티브층들(130) 각각은 산화물 반도체, 무기물 반도체 또는 유기물 반도체 등을 사용하여 형성될 수 있다. 액티브층(130)들 각각은 소스 영역, 드레인 영역 및 채널 영역을 가질 수 있다.
액티브층들(130) 상에는 게이트 절연층(150)이 형성될 수 있다. 게이트 절연층(150)은 하부 기판(110) 상의 표시 영역(10)에서 액티브층들(130)을 덮을 수 있으며, 하부 기판(110) 상에 전체적으로 형성될 수 있다. 예시적인 실시예들에 있어서, 게이트 절연층(150)은 하부 기판(110) 상에서 액티브층들(130)을 충분히 덮을 수 있으며, 액티브층들(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트 절연층(150)은 하부 기판(110) 상에서 액티브층들(130)을 덮으며, 균일한 두께로 액티브층들(130)의 프로파일을 따라 형성될 수 있다. 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 예를 들면, 게이트 절연층(150)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물, 알루미늄 산화물, 알루미늄 질화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 선택적으로, 게이트 절연층(150)은 서로 상이한 물질을 포함하는 복수의 절연층들 갖는 다층 구조를 가질 수도 있다. 다른 예시적인 실시예들에 있어서, 게이트 절연층(150)이 표시 영역(10)에만 형성되고, 주변 영역(20) 및 패드 영역(60)에 형성되지 않을 수도 있다.
도 10 및 11을 참조하면, 게이트 전극들(170)이 게이트 절연층(150) 상에 형성될 수 있다. 예를 들면, 게이트 전극들(170)은 게이트 절연층(150) 중에서 하부에 액티브층들(130)이 각기 위치하는 부분 상에 형성될 수 있다. 게이트 전극들(170) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 게이트 전극들(170) 각각은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
게이트 전극들(170) 상에는 층간 절연층(190)이 형성될 수 있다. 층간 절연층(190)은 게이트 절연층(150) 상의 표시 영역(10)에서 게이트 전극들(170)을 덮을 수 있으며, 게이트 절연층(150) 상에서 전체적으로 형성될 수 있다. 예시적인 실시예들에 있어서, 층간 절연층(190)은 게이트 절연층(150) 상에서 게이트 전극들(170)을 충분히 덮을 수 있으며, 게이트 전극들(170)의주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 층간 절연층(190)은 게이트 절연층(150) 상에서 게이트 전극들(170)을 덮으며, 균일한 두께로 게이트 전극들(170)의 프로파일을 따라 형성될 수 있다. 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 선택적으로, 층간 절연층(190)은 서로 상이한 물질을 포함하는 복수의 절연층들 갖는 다층 구조를 가질 수도 있다. 다른 예시적인 실시예들에 있어서, 층간 절연층(190)이 표시 영역(10)에만 형성되고, 주변 영역(20) 및 패드 영역(60)에 형성되지 않을 수도 있다.
층간 절연층(190) 상의 표시 영역(10)에는 소스 전극들(210) 및 드레인 전극들(230)이 형성될 수 있다. 소스 전극들(210)은 게이트 절연층(150) 및 층간 절연층(190)의 제1 부분을 제거하여 형성된 콘택홀들을 통해 액티브층들(130)의 상기 소스 영역들에 각기 접속될 수 있고, 드레인 전극들(230)은 게이트 절연층(150) 및 층간 절연층(190)의 제2 부분을 제거하여 형성된 콘택홀들을 통해 액티브층들(130)의 상기 드레인 영역들에 각기 접속될 수 있다. 소스 전극들(210) 및 드레인 전극들(230)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 소스 전극들(210) 및 드레인 전극들(230) 각각은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 이에 따라, 액티브층들(130), 게이트 절연층(150), 게이트 전극들(170), 층간 절연층(190), 소스 전극들(210) 및 드레인 전극들(230)을 포함하는 반도체 소자들(250)이 형성될 수 있다.
층간 절연층(190) 상의 주변 영역(20)에는 제1 전원 배선(350)이 형성될 수 있다. 다시 말하면, 제1 전원 배선(350)은 층간 절연층(190) 상에서 소스 전극(210) 및 드레인 전극(230)과 이격되어 형성될 수 있다. 제1 전원 배선(350)은 주변 영역(20)의 형상을 따라 형성될 수 있고, 실질적으로 속이 빈 사각형의 평면 형상(또는 표시 영역(10)을 노출시키는 개구를 갖는 사각형의 평면 형상)을 가질 수 있다. 예시적인 실시예들에 있어서, 제1 전원 배선(350)은 주변 영역(20)에서 상이한 폭을 가질 수 있다. 예를 들면, 제1 주변 영역(21)에 위치하는 제1 전원 배선(350)의 폭과 제2 주변 영역(22)에 위치하는 제1 전원 배선(350)의 폭은 상이할 수 있다 (도 2 참조). 또한, 제1 전원 배선(350)은 주변 영역(20)에서 일체로 형성될 수 있다.
도 10에 도시된 바와 같이, 제1 주변 영역(21)에 위치하는 제1 전원 배선(350)(예를 들어, 제1 배선부(361))은 제1 방향(D1)으로 연장하는 제1 폭(W1)을 가질 수 있고, 제1 돌출부(351) 및 제2 돌출부(352)를 가질 수 있다. 또한, 도 11에 도시된 바와 같이, 제2 주변 영역(22)에 위치하는 제1 전원 배선(350)(예를 들어, 제2 배선부(362))은 제3 방향(D3)(예를 들어, 제2 주변 영역(22)으로부터 표시 영역(10)으로의 방향)으로 연장하는 제2 폭(W2)을 가질 수 있고, 제1 단부(353) 및 제2 단부(354)를 가질 수 있다. 제1 폭(W1)은 제2 폭(W2)보다 클 수 있다.
제1 전원 배선(350)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 제1 전원 배선(350)은 금, 은, 알루미늄, 백금, 니켈, 티타늄, 팔라듐, 마그네슘, 칼슘, 리튬, 크롬, 탄탈륨, 텅스텐, 구리, 몰리브데늄, 스칸듐, 네오디뮴, 이리듐, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은을 함유하는 합금, 텅스텐 질화물, 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물, 크롬 질화물, 탄탈륨 질화물, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제1 전원 배선(350)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
층간 절연층(190) 상의 제1 주변 영역(21)에는 제2 전원 배선(380)이 형성될 수 있다. 다시 말하면, 제2 전원 배선(380)은 층간 절연층(190) 상에서 제1 전원 배선(350)과 소스 및 드레인 전극들(210, 230) 사이에 형성될 수 있다. 제2 전원 배선(380)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제2 전원 배선(380)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 예시적인 실시예들에 있어서, 제2 전원 배선(380), 제1 전원 배선(350), 소스 전극(210) 및 드레인 전극(230)은 동일한 층에 위치할 수 있고, 동일한 물질을 사용하여 동시에 형성될 수 있다. 예를 들면, 층간 절연층(190) 상에 전체적으로 제1 예비 전극층이 형성된 후, 상기 제1 예비 전극층을 선택적으로 식각하여 소스 전극(210), 드레인 전극(230), 제2 전원 배선(380) 및 제1 전원 배선(350)이 동시에 형성될 수 있다.
도 12 및 13을 참조하면, 층간 절연층(190), 제2 전원 배선(380), 제1 전원 배선(350)의 일부, 소스 전극들(210) 및 드레인 전극들(230) 상에 평탄화층(270)이 형성될 수 있다. 예시적인 실시예들에 있어서,
제1 주변 영역(21)에 인접한 표시 영역(10)에 위치하는 평탄화층(270)은 제1 전원 배선(350)과 이격될 수 있고, 제2 전원 배선(380)을 커버할 수 있으며, 패드 영역(60)에 인접한 제1 주변 영역(21)에 위치하는 평탄화층(270)은 제2 돌출부(352)를 커버할 수 있다. 또한, 제2 주변 영역(22)에 인접한 표시 영역(10)에 위치하는 평탄화층(270)은 제3 돌출부(353)를 커버할 수 있다.
표시 영역(10)에 위치하는 평탄화층(270)은 소스 및 드레인 전극들(210, 230)을 충분히 덮도록 상대적으로 두꺼운 두께로 형성될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(270)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등과 같은 유기 물질을 사용하여 형성될 수 있다.
도 14 및 15를 참조하면, 하부 전극들(290)은 평탄화층(270) 상의 표시 영역(10)에 형성될 수 있다. 하부 전극들(290)은 평탄화층(270)의 일부를 제거하여 형성된 콘택홀을 통해 드레인 전극(230)과 접속할 수 있다. 하부 전극들(290) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 하부 전극(290)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
제1 전원 배선(350)의 일부 및 평탄화층(270)의 일부 상의 주변 영역(20)에 연결 패턴(295)이 형성될 수 있다. 예시적인 실시예들에 있어서, 연결 패턴(295)은 제2 주변 영역(22)에서 평탄화층(270)의 상면, 평탄화층(270)의 측벽, 제3 돌출부(353)의 상면의 일부와 직접적으로 접촉할 수 있다. 또한, 연결 패턴(295)은 제1 주변 영역(21)에 형성되지 않을 수 있다. 연결 패턴(295)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 연결 패턴(295)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 예시적인 실시예들에 있어서, 하부 전극들(290) 및 연결 패턴(295)은 동일한 층에 위치할 수 있다. 예를 들면, 하부 기판(110) 상에 전체적으로 제2 예비 전극층이 형성된 후, 상기 제2 예비 전극층을 선택적으로 식각하여 하부 전극들(290) 및 연결 패턴(295)이 동시에 형성될 수 있다.
화소 정의막(310)은 하부 전극(290)의 일부. 연결 패턴(295)의 일부 및 평탄화층(270) 상에 형성될 수 있다. 화소 정의막(310)은 하부 전극(290)의 양측부 및 연결 패턴(295)의 측부를 덮을 수 있고, 하부 전극(290)의 상면의 일부를 노출시킬 수 있다. 예시적인 실시예들에 있어서, 제1 주변 영역(21)에 인접하여 위치하는 화소 정의막(310)은 제1 배선부(361)와 직접적으로 접촉하지 않을 수 있고, 제2 주변 영역(22)에 인접하여 위치하는 화소 정의막(310)은 제2 배선부(362)의 일부와 직접적으로 접촉할 수 있다. 화소 정의막(310) 유기 물질을 사용하여 형성될 수 있다.
발광층(330)은 화소 정의막(310)에 의해 노출된 하부 전극(290) 상에 형성될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 형성될 수도 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색 컬러 필터, 청남색 컬러 필터 및 자주색 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지, 컬러 포토레지스트 등을 사용하여 형성될 수 있다.
상부 전극(340)은 연결 패턴(295)의 일부, 화소 정의막(310) 및 발광층(330) 상에 형성될 수 있다. 예시적인 실시예들에 있어서, 상부 전극(340)은 발광층(330) 및 화소 정의막(310)을 덮으며 표시 영역(10)으로부터 주변 영역(20)으로 연장될 수 있다. 예시적인 실시예들에 있어서, 제2 주변 영역(22)에 위치하는 상부 전극(340)은 연결 패턴(295)의 상면의 일부와 직접적으로 접촉할 수 있다. 또한, 제1 주변 영역(21)에 위치하는 상부 전극(340)은 제1 배선부(361)와 직접적으로 접촉하지 않을 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 상부 전극(340)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 이에 따라, 하부 전극들(290), 발광층들(330) 및 상부 전극(340)을 포함하는 화소 구조물들(200)이 형성될 수 있다.
도 16 및 17을 참조하면, 제1 전원 배선(350) 상의 주변 영역(20)에 실링 부재(390)가 형성될 수 있다. 예를 들면, 제1 주변 영역(21)에 형성되는 실링 부재(390)를 제1 실링부(391)로 정의하고, 제2 주변 영역(22)에 형성되는 실링 부재(390)를 제2 실링부(392)로 정의한다. 다만, 제1 실링부(391) 및 제2 실링부(392)는 일체로 형성될 수 있다 (도 3 참조). 실링 부재(390)의 저면은 층간 절연층(190)의 일부 및/또는 제1 전원 배선(350)의 일부와 직접적으로 접촉할 수 있다.
예를 들면, 도 16에 도시된 바와 같이, 제1 실링부(391)는 제1 전원 배선(350) 상에만 형성될 수 있다. 다시 말하면, 제1 실링부(391)의 저면은 제1 전원 배선(350)의 상면과 직접적으로 접촉할 수 있다.
또한 도 17에 도시된 바와 같이, 제2 실링부(392)는 제1 전원 배선(350) 및 층간 절연층(190) 상에 동시에 형성될 수 있다. 다시 말하면, 제2 실링부(392)의 저면은 제1 전원 배선(350)의 상면 및 층간 절연층(190)의 상면과 동시에 직접적으로 접촉할 수 있다.
실링 부재(390)는 프릿(frit) 등을 사용하여 형성될 수 있다. 또한, 실링 부재(390)는 광 경화성 물질을 추가적으로 포함할 수 있다.예를 들면, 실링 부재(390)는 유기 물질 및 광 경화성 물질의 혼합물을 포함할 수 있고, 실링 부재(390)에 포함되는 상기 광 경화성 물질은 에폭시 아크릴레이트계 수지, 폴리에스테르 아크릴레이트계 수지, 우레탄 아크릴레이트계 수지, 폴리부타디엔 아크릴레이트계 수지, 실리콘 아크릴레이트계 수지, 알킬 아크릴레이트계 수지 등을 포함할 수 있다.
실링 부재(390) 및 상부 전극(340) 상에 상부 기판(410)이 형성될 수 있다. 상부 기판(410)은 실질적으로 하부 기판(110)과 동일한 재료를 사용하여 형성될 수 있다. 예를 들면, 상부 기판(410)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다 라임 유리 기판, 무알칼리 유리 기판 등을 포함할 수 있다. 선택적으로, 실링 부재(390)가 상부 기판(410)의 저면 상에 형성된 후, 하부 기판(110)과 결합될 수도 있다.
실링 부재(390) 상에 상부 기판(410)이 형성된 후, 상부 기판(410) 중 실링 부재(390)가 아래에 형성된 부분 상에 자외선, 레이저 광, 가시광선 등이 조사될 수 있고, 실링 부재(390)의 상기 혼합물을 경화시켜 실링 부재(390)를 수득할 수 있다.예를 들면, 상기 유기 물질 및 광 경화성 물질의 혼합물에 레이저 광이 조사된 후, 이러한 레이저 광의 조사에 따라, 상기 혼합물이 고체 상태에서 액체 상태로 변화될 수 있고, 소정의 시간이 후에 액체 상태의 상기 혼합물은 다시 고체 상태로 경화될 수 있다. 상기 혼합물의 상태 변화에 따라 상부 기판(410)이 하부 기판(110)에 대해 밀봉되면서 결합될 수 있다. 이에 따라, 도 6 및 7에 도시된 유기 발광 표시 장치(100)가 제조될 수 있다.
도 18은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이고, 도 19는 도 18의 III-III'라인을 따라 절단한 단면도이며, 도 20은 도 18의 IV-IV'라인을 따라 절단한 단면도이다. 도 18, 19 및 20에 예시한 유기 발광 표시 장치(500)는 제1 전원 배선(350)을 제외하면 도 1 내지 7을 참조하여 설명한 유기 발광 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 18, 19 및 20에 있어서, 도 1 내지 7을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 18 및 19를 참조하면, 유기 발광 표시 장치(500)는 하부 기판(110), 반도체 소자(250), 제1 전원 배선(350), 제2 전원 배선(380), 평탄화층(270), 연결 패턴(295), 화소 정의막(310), 서브 화소 구조물(200), 실링 부재(390), 상부 기판(410) 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 실링 부재(390)는 제1 실링부(391) 및 제2 실링부(392)로 구분될 수 있고, 제1 전원 배선(350)은 제1 실링부(391)와 중첩하는 제1 배선부(361) 및 제2 실링부(392)와 중첩하는 제2 배선부(362)로 구분될 수 있다.
층간 절연층(190) 상의 주변 영역(20)에는 제1 전원 배선(350)이 배치될 수 있다. 다시 말하면, 제1 전원 배선(350)은 층간 절연층(190) 상에서 소스 전극(210) 및 드레인 전극(230)과 이격되어 배치될 수 있다.
층간 절연층(190)과 제1 실링부(391) 사이에 중첩하여 제1 전원 배선(350)(예를 들어, 제1 배선부(361))이 배치될 수 있다. 제1 주변 영역(21)에 위치하는 제1 전원 배선(350)은 제1 방향(D1)으로 제1 실링부(391)의 제1 측으로부터 돌출된 돌출부를 포함할 수 있다. 여기서, 상기 돌출부를 제1 주변 영역(21)에 위치하는 제1 전원 배선(350)의 제1 단부(351)로 정의할 수 있다. 다시 말하면, 제1 주변 영역(21)에 위치하는 제1 전원 배선(350)은 제1 단부(351) 및 제2 단부(352)를 포함할 수 있다. 예를 들면, 제1 단부(351)는 서브 화소 구조물(200)과 인접하여 위치할 수 있고, 제2 단부(352)는 제1 실링부(391)와 중첩할 수 있다. 즉, 제1 단부(351)는 노출될 수 있고, 제1 주변 영역(21)에 인접한 표시 영역(10)에 위치하는 평탄화층(270)으로부터 이격될 수 있다. 제2 단부(352)는 제1 실링부(391)에 의해 커버될 수 있고, 노출되지 않을 수 있다. 제1 주변 영역(21)에 위치하는 제1 전원 배선(350)은 제1 폭(W1)을 가질 수 있다.
층간 절연층(190)과 제2 실링부(392) 사이에 중첩하여 제1 전원 배선(350)(예를 들어, 제2 배선부(362))이 배치될 수 있다. 제2 주변 영역(22)에 위치하는 제1 전원 배선(350)은 제3 방향(D3)으로 제2 실링부(392)의 제1 측으로부터 돌출된 돌출부를 포함할 수 있고, 제2 주변 영역(22)에 위치하는 제1 전원 배선(350)은 제1 폭(W1)을 가질 수 있다 (도 18 참조). 즉, 제1 전원 배선(350)은 주변 영역(20)에서 동일한 폭을 가질 수 있고, 제1 주변 영역(21)에 위치하는 제1 전원 배선(350) 및 실링 부재(390)가 중첩된 형상과 제2 주변 영역(22)에 위치하는 제1 전원 배선(350) 및 실링 부재(390)가 중첩된 형상은 실질적으로 동일할 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 유기 발광 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수많은 디스플레이 기기들에 적용 가능하다.
10: 표시 영역 20: 주변 영역
21: 제1 주변 영역 22: 제2 주변 영역
30: 서브 화소 영역 60: 패드 영역
100, 500: 유기 발광 표시 장치 101: 외부 장치
110: 하부 기판 130: 액티브층
150: 게이트 절연층 170: 게이트 전극
190: 층간 절연층 200: 서브 화소 구조물
210: 소스 전극 230: 드레인 전극
250: 반도체 소자 270: 평탄화층
290: 하부 전극 295: 연결 패턴
310: 화소 정의막 330: 발광층
340: 상부 전극 350: 제1 전원 배선
351: 제1 돌출부 352: 제2 돌출부
353: 제1 단부 354: 제2 단부
361: 제1 배선부 362: 제2 배선부
380: 제2 전원 배선 390: 실링 부재
391: 제1 실링부 392: 제2 실링부
410: 상부 기판 470: 패드 전극들

Claims (20)

  1. 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역 및 상기 주변 영역의 일 측에 위치하는 패드 영역을 갖는 하부 기판;
    상기 하부 기판 상의 상기 표시 영역에 배치되는 서브 화소 구조물;
    상기 서브 화소 구조물 상에 배치되고, 상기 하부 기판과 대향하는 상부 기판;
    상기 하부 기판과 상기 상부 기판 사이의 상기 주변 영역에 배치되고,
    상기 주변 영역 중 상기 패드 영역과 인접하여 위치하는 제1 주변 영역에 위치하는 제1 실링부; 및
    상기 주변 영역 중 상기 제1 주변 영역과 다른 제2 주변 영역에 위치하는 제2 실링부를 갖는 실링 부재; 및
    상기 하부 기판과 상기 실링 부재 사이에서 중첩하여 배치되고, 상기 제1 주변 영역에서 상기 패드 영역으로부터 상기 표시 영역으로의 방향인 제1 방향으로 상기 제1 실링부의 제1 측으로부터 돌출된 제1 돌출부를 포함하는 제1 전원 배선을 포함하는 유기 발광 표시 장치.
  2. 제 1 항에 있어서, 상기 제1 전원 배선은,
    상기 제1 주변 영역에서 상기 제1 방향과 반대되는 제2 방향으로 상기 제1 실링부의 상기 제1 측과 대향하는 제2 측으로부터 돌출된 제2 돌출부를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  3. 제 2 항에 있어서,
    상기 패드 영역에 배치되는 복수의 패드 전극들을 더 포함하고,
    상기 패드 전극들은 상기 제1 및 제2 방향들과 직교하는 제3 방향을 따라 배열되는 것을 특징으로 하는 유기 발광 표시 장치.
  4. 제 3 항에 있어서, 상기 제1 돌출부는 상기 서브 화소 구조물과 인접하여 위치할 수 있고, 상기 제2 돌출부는 상기 패드 전극들과 인접하여 위치하는 것을 특징으로 하는 유기 발광 표시 장치.
  5. 제 4 항에 있어서, 상기 제1 전원 배선은,
    상기 제1 주변 영역의 일부에 위치하는 제1 배선부; 및
    상기 제2 주변 영역에 위치하는 제2 배선부를 포함하고,
    상기 제1 및 제2 배선부들은 일체로 형성되고, 상기 제1 전원 배선은 하부가 개방된 고리 형상을 갖는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제 5 항에 있어서,
    상기 하부 기판 상의 상기 제1 주변 영역에서 상기 제1 전원 배선 사이에 배치되는 제2 전원 배선을 더 포함하고,
    상기 제2 전원 배선에는 고전원 전압이 인가되는 것을 특징으로 하는 유기 발광 표시 장치
  7. 제 5 항에 있어서, 상기 제1 전원 배선의 상기 제1 배선부의 상기 제1 방향으로 연장하는 제1 폭은 상기 제1 전원 배선의 상기 제2 배선부의 상기 제2 주변 영역으로부터 상기 표시 영역으로의 방향으로 연장하는 제2 폭보다 큰 것을 특징으로 하는 유기 발광 표시 장치.
  8. 제 1 항에 있어서, 상기 제1 전원 배선은,
    제2 주변 영역에서 상기 제2 주변 영역으로부터 상기 표시 영역으로의 방향으로 상기 제2 실링부로부터 돌출되는 제3 돌출부를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  9. 제 8 항에 있어서, 상기 제2 주변 영역에 위치하는 상기 제1 전원 배선은,
    상기 제2 실링부로부터 돌출된 상기 제3 돌출부에 상응하는 제1 단부; 및
    상기 제1 단부와 반대되는 제2 단부를 포함하고,
    상기 제2 실링부는 상기 제2 단부를 커버하는 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제 1 항에 있어서, 상기 제1 실링부와 상기 제2 실링부는 일체로 형성되는 것을 특징으로 하는 유기 발광 표시 장치.
  11. 제 1 항에 있어서, 상기 서브 화소 구조물은,
    상기 하부 기판 상에 배치되는 하부 전극;
    상기 하부 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 상부 전극을 포함하고,
    상기 제1 전원 배선에는 저전원 전압이 인가되고, 상기 저전원 전압이 상기 전원 배선을 통해 상기 상부 전극에 제공되는 것을 특징으로 하는 유기 발광 표시 장치.
  12. 제 11 항에 있어서,
    상기 상부 전극과 상기 제1 전원 배선 사이에 배치되는 연결 패턴을 더 포함하고,
    상기 연결 패턴을 통해 상기 상부 전극과 상기 제1 전원 배선은 전기적으로 연결되는 것을 특징으로 하는 유기 발광 표시 장치.
  13. 제 14 항에 있어서, 상기 연결 패턴은 상기 하부 전극과 동일한 물질을 사용하여 동시에 형성되는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제 1 항에 있어서,
    상기 서브 화소 구조물과 상기 하부 기판 사이에 배치되는 반도체 소자; 및
    상기 반도체 소자와 상기 서브 화소 구조물 사이에 배치되는 평탄화층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 제 14 항에 있어서, 상기 반도체 소자는,
    상기 기판 상의 상기 표시 영역에 배치되는 액티브층;
    상기 액티브층 상에 배치되는 게이트 절연층;
    상기 게이트 절연층 상에 배치되는 게이트 전극;
    상기 게이트 전극 상에 배치되는 층간 절연층; 및
    상기 층간 절연층 상에 배치되는 소스 및 드레인 전극들을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  16. 제 15 항에 있어서, 상기 제1 전원 배선은 상기 소스 및 드레인 전극들과 동일한 층에 위치하는 유기 발광 표시 장치.
  17. 제 15 항에 있어서, 상기 제1 실링부는 상기 제1 전원 배선과 접촉하고, 상기 제2 실링부는 상기 제1 전원 배선 및 상기 층간 절연층과 접촉하는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 제 15 항에 있어서, 상기 제1 전원 배선은 상기 평탄화층과 이격되는 것을 특징으로 하는 유기 발광 표시 장치.
  19. 제 1 항에 있어서, 상기 실링 부재는 상기 표시 영역을 노출시키는 개구를 갖는 사각형의 평면 형상을 갖는 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제 1 항에 있어서, 상기 제2 주변 영역 및 상기 패드 영역의 상기 제1 방향으로 연장하는 총 길이는 2.22mm 이하인 것을 특징으로 하는 유기 발광 표시 장치.
KR1020190031034A 2019-03-19 2019-03-19 유기 발광 표시 장치 KR20200111845A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190031034A KR20200111845A (ko) 2019-03-19 2019-03-19 유기 발광 표시 장치
US16/795,188 US11309379B2 (en) 2019-03-19 2020-02-19 Organic light emitting diode display device including a power supply wire
EP20163491.2A EP3712950A1 (en) 2019-03-19 2020-03-17 Organic light emitting diode display device including a power supply wire
CN202010195381.9A CN111725258A (zh) 2019-03-19 2020-03-19 有机发光二极管显示装置和发射型显示装置
US17/658,600 US11849614B2 (en) 2019-03-19 2022-04-08 Organic light emitting diode display device including a power supply wire
US18/544,416 US20240122015A1 (en) 2019-03-19 2023-12-18 Organic light emitting diode display device including a power supply wire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190031034A KR20200111845A (ko) 2019-03-19 2019-03-19 유기 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20200111845A true KR20200111845A (ko) 2020-10-05

Family

ID=69845126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190031034A KR20200111845A (ko) 2019-03-19 2019-03-19 유기 발광 표시 장치

Country Status (4)

Country Link
US (3) US11309379B2 (ko)
EP (1) EP3712950A1 (ko)
KR (1) KR20200111845A (ko)
CN (1) CN111725258A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022050630A1 (ko) 2020-09-02 2022-03-10 주식회사 엘지에너지솔루션 보호 회로, dc-dc 컨버터, 배터리 충전기 및 전기 차량

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102146802B1 (ko) * 2018-07-24 2020-08-21 삼성전기주식회사 전자 소자 모듈
KR20200111845A (ko) 2019-03-19 2020-10-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20210149930A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치
US20230097113A1 (en) * 2021-09-29 2023-03-30 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538488B2 (en) * 2004-02-14 2009-05-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR101757810B1 (ko) * 2010-11-19 2017-07-17 삼성디스플레이 주식회사 표시 장치, 유기 발광 표시 장치, 및 밀봉 기판의 제조 방법
JP2013118074A (ja) 2011-12-02 2013-06-13 Canon Inc 表示装置
KR102184676B1 (ko) 2014-02-19 2020-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102213223B1 (ko) 2014-05-23 2021-02-08 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102199359B1 (ko) 2014-10-13 2021-01-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20160046072A (ko) 2014-10-17 2016-04-28 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102314470B1 (ko) 2015-03-09 2021-10-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102399574B1 (ko) * 2015-04-03 2022-05-19 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106876328B (zh) * 2017-02-20 2020-07-03 京东方科技集团股份有限公司 Oled显示面板及其制备方法、显示装置
KR102399567B1 (ko) 2017-08-02 2022-05-19 삼성디스플레이 주식회사 디스플레이 장치
KR102642351B1 (ko) * 2018-12-31 2024-02-28 엘지디스플레이 주식회사 전계 발광 표시 장치
KR20200111845A (ko) 2019-03-19 2020-10-05 삼성디스플레이 주식회사 유기 발광 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022050630A1 (ko) 2020-09-02 2022-03-10 주식회사 엘지에너지솔루션 보호 회로, dc-dc 컨버터, 배터리 충전기 및 전기 차량

Also Published As

Publication number Publication date
US20240122015A1 (en) 2024-04-11
US20220231111A1 (en) 2022-07-21
CN111725258A (zh) 2020-09-29
US20200303488A1 (en) 2020-09-24
US11309379B2 (en) 2022-04-19
EP3712950A1 (en) 2020-09-23
US11849614B2 (en) 2023-12-19

Similar Documents

Publication Publication Date Title
KR102662898B1 (ko) 유기 발광 표시 장치
KR20240099118A (ko) 유기 발광 표시 장치
KR102653121B1 (ko) 유기 발광 표시 장치
US20240122015A1 (en) Organic light emitting diode display device including a power supply wire
JP7389106B2 (ja) 有機発光表示装置
US20050087740A1 (en) Organic electroluminescent display device of top emission type
KR20190126963A (ko) 유기 발광 표시 장치
KR20060053228A (ko) 표시 장치 및 어레이 기판
KR102607376B1 (ko) 유기 발광 표시 장치
KR20200094264A (ko) 유기 발광 표시 장치
KR20200021569A (ko) 유기 발광 표시 장치
KR20200093718A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20200141548A (ko) 유기 발광 표시 장치
KR102591727B1 (ko) 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치
KR20200087368A (ko) 유기 발광 표시 장치
US11610960B2 (en) Organic light emitting diode display device
KR102621005B1 (ko) 유기 발광 표시 장치
KR20210018591A (ko) 표시 장치
US11532689B2 (en) Organic light emitting diode display device and method of manufacturing the same
KR102606567B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination