KR20200098593A - 전자 발광 장치의 제조 방법 - Google Patents

전자 발광 장치의 제조 방법 Download PDF

Info

Publication number
KR20200098593A
KR20200098593A KR1020207019778A KR20207019778A KR20200098593A KR 20200098593 A KR20200098593 A KR 20200098593A KR 1020207019778 A KR1020207019778 A KR 1020207019778A KR 20207019778 A KR20207019778 A KR 20207019778A KR 20200098593 A KR20200098593 A KR 20200098593A
Authority
KR
South Korea
Prior art keywords
electroluminescent
substrate
poly
light irradiation
manufacturing
Prior art date
Application number
KR1020207019778A
Other languages
English (en)
Inventor
베르트랑 샴비옹
Original Assignee
꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 filed Critical 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
Publication of KR20200098593A publication Critical patent/KR20200098593A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L51/003—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 장치 제조 방법에 관한 것으로서, 상기 제조 방법은 (a) 트렌치(350)에 의해 분리되고 전자 발광 면(330)을 포함하는 일시적인 구조체의 형성을 위한 제 1 단계로서, 전자 발광 구조체(320)는 일시적인 기판(210)상의 접합층에 의해 접합되는, 제 1 단계; (b) 전자 발광 구조체(320)를 주 기판(500)의 주 면(510)과 접촉되게 하는 조립 단계; (c) 일시적인 기판(210)의 제거 단계;를 포함하고, 광 방사에 적어도 부분적으로 투명한 전기 도전성 유기 폴리머 물질을 포함하는 접합층은 단계(c) 이후에 적어도 부분적으로 유지되고, 20 nm 보다 큰 두께로써, 광 조사 면(330)에 공통인 전극(360a)을 형성하는 것을 특징으로 한다.

Description

전자 발광 장치의 제조 방법
본 발명은 전자 발광 장치의 제조 방법에 관한 것이다. 특히, 본 발명은 일시적인 기판을 통해 전자 발광 구조체의 전달을 이용하는 전자 발광 장치의 제조 방법에 관한 것이다.
이와 관련하여, 일시적인 기판을 이용하는 조립 방법은 전자 발광 구조체의 공통 전극을 형성하도록 그리고 제조 과정 동안에 발생될 수 있는 기계적인 응력을 흡수하도록 적합화된 접착층을 이용하여 이루어진다.
종래 기술에서 알려진 전자 발광 장치(10)의 제조 방법은 도 1a 내지 도 1e 에 도시되어 있다. 이것은 다음과 같은 단계들을 포함한다.
(a) 제 1 기판(30)의 전방면(31)으로 지칭되는 일 면에 전자 발광 구조체(20)를 형성하는 단계로서, 상기 전자 발광 구조체(20)는 트렌치(21)들에 의해 서로로부터 분리되고,그들을 자유면(free face, 23)상에 전기적으로 연결하는 공통 전극(22)을 포함하는, 전자 발광 구조체 형성 단계 (도 1a);
(b) 접합 층을 이용하여 일시적인 기판(40)의 일시적인 면(41)으로 지칭되는 일 면과 전자 발광 구조체(20)를 제 1 조립하는 단계(도 1b);
(c) 트렌치(21)를 노출시키도록 의도된 제 1 기판(30)을 적어도 부분적으로 얇게 하는 단계(도 1c);
(d) 주 기판(50)의 주 면(51)으로 지칭되는 일 면과 전자 발광 구조체(20)를 제 2 조립하는 단계로서, 주 기판(50)은 공통 전극(22)과 조합되어 전자 발광 구조체(20)들 각각에 개별적으로 어드레스하도록 구성된 상호 연결 수단(52)을 포함하는 단계 (도 1d);
(e) 일시적인 기판(40) 및 접합층(42)을 전부 제거하는 단계(도 1e).
단계(e)이후에, 전자 발광 구조체(20)는 접촉면으로 지칭되는, 자유면(23)에 대향되는 면을 통하여 상호 연결 수단(52)과 접촉된다.
전자 발광 구조체(20)는 자유면을 통해 광 방사(light radiation)를 조사할 수 있는 광 조사 다이오드(light emitting diodes)를 포함할 수 있다.
광 조사 다이오드들은 2D 광 조사 다이오드일 수 있으며, 즉, 이들은 평면일 수 있고 따라서 반도체 필름들의 스택(stack)을 포함한다.
대안으로서, 광 조사 다이오드들은 3D 발광 다이오드일 수 있고, 이들 각각은 자유면(23)에 직각인 복수개의 광 조사 나노와이어(light emitting nanowire)를 포함한다.
그러나, 종래 기술에서 알려진 이러한 제조 방법은 만족스럽지 않다.
우선, 공통적인 전극은 일반적으로 금속 또는 도핑된 반도체의 층으로서, 전자 발광 구조체(20)의 자유면(23) 사이에서 전기적인 연결의 연속성을 유지하기 위하여 트렌치(21)를 덮는다.
그러나, 공통적인 전극(22)은 트렌치(21)들이 덮인 위치에서 기계적인 취약함을 가진 영역을 포함하며, 상기 영역은 전자 발광 장치(10)의 제조 방법의 상이한 단계들 동안 발생될 수 있는 모든 응력들을 집중시킨다.
그러한 응력은 특히 제 2 조립의 완료 이후에 관찰되며, 그것의 기원(origin)은 접촉되는 면들이 평탄하지 않고, 이러한 평탄함의 결여는 특히 주 면에 위치하는 상호 연결 수단(52)에 의해 유발된다.
상기 응력의 과도한 집중은 공통적인 전극(22)의 파열에 이를 수 있으며(즉, 전기적인 불연속성에 이르며), 결국 전기 발광 구조체(20)에 개별적으로 어드레스하는 것을 불가능하게 한다.
더욱이, 일시적인 기판(40)을 제거하는 단계(e)는 접합층(42)의 제거를 수반하는데, 이것은 수행하기에 오래 걸리고 비용이 많이 들 수 있다.
본 발명의 목적은 종래 기술에서 알려진 제조 방법보다 수행하기에 용이한 제조 방법을 개시하는 것이다.
본 발명의 다른 목적은 전자 발광 구조체에 우수한 기계적 강도를 부여하는 방법을 개시하는 것이다.
본 발명의 다른 목적은 제 2 조립 단계 동안 접촉되는 면들이 평탄함을 유지하지 않는 것을 더 허용하는 제조 방법을 개시하는 것이다.
본 발명의 목적은 전자 발광 장치를 제조하는 방법에 의해 적어도 부분적으로 달성되는데, 상기 방법은:
(a) 일시적인 구조체의 형성을 위한 제 1 단계로서, 상기 일시적인 구조체는 트렌치에 의해 서로로부터 분리된 복수개의 개별적인 전자 발광 구조체를 포함하고 전자 발광 구조체 각각은 광 조사 면으로 지칭되는 면을 포함하고, 상기 광 조사 면을 통해 상기 전자 발광 구조체들은 광 방사를 조사할 수 있고, 전자 발광 구조체는 일시적인 기판의 일시적인 면으로 지칭되는 일 면에 있는 접합층에 의하여 광 조사 면상에 접합되는, 제 1 단계;
(b) 전자 발광 구조체를 광 조사 면에 대향하는 배면으로 지칭되는 면에서 주 기판의 주면으로 지칭되는 면과 접촉되게 하는 조립 단계; 및,
(c) 일시적인 기판을 적어도 부분적으로 제거하는 단계;를 포함하고,
광 방사에 적어도 부분적으로 투명한 전기 도전성 유기 폴리머 물질을 포함하는 접합 층은 상기 단계(c) 이후에 적어도 부분적으로 유지되고, 광 조사 면에 공통적인 전극을 20 nm 보다 큰 두께로, 유리하게는 500 nm 보다 큰 두께로, 보다 유리하게는 1 마이크로미터보다 큰 두께로 형성하는 것을 특징으로 한다.
일 실시예에 따르면, 단계(a)는 일시적인 기판 또는 제 1 기판상에 접합층을 형성하는 단계를 포함하고, 제 1 기판은 제 1 면으로 지칭되는 그것의 면들중 하나에 복수개의 전자 발광 구조체를 포함한다.
일 실시예에 따르면, 단계(a)는 일시적인 기판 및 제 1 기판을 조립하는, 일시적인 조립 단계로 지칭되는 조립 단계를 포함하기도 한다.
일 실시예에 따르면, 단계(a)는 제 1 기판의 적어도 부분적인 제거를 포함한다.
일 실시예에 따르면, 투명한 도전성 산화물을 포함하는 중간층은 전자 발광 구조체들 각각의 광 조사 면들과 직접 접촉되어 형성된다.
일 실시예에 따르면, 제조 방법은 광 조사 면들을 부분적으로 노출시키는, 접합 층에 있는 관통 개구들의 형성을 포함하고, 관통 개구들은 유리하게는 건식 에칭 단계 또는 습식 에칭 단계 동안에 형성된다.
일 실시예에 따르면, 관통 개구들의 형성은 광 조사 면들의 미리 결정된 폭을 가진 윤곽 및 트렌치를 덮는 접합층의 섹션을 유지하도록 구성된다.
일 실시예에 따르면, 관통 개구들의 형성은 단계(a) 동안에 또는 단계(c) 의 완료 이후에 이루어진다.
일 실시예에 따르면, 접합층은 트렌치들과 일치하도록 형성된 제 2 트렌치들을 포함하고, 제 2 트렌치들에는 도전성 물질이 채워지고, 유리하게는 도전성 물질은 투명한 도전성 산화물을 포함한다.
일 실시예에 따르면, 유기 폴리머 물질은, Pedot PSS, 폴리(3, 4-에틸렌디옥시씨오펜)(poly(3,4-ethylenedioxythiophene)): 폴리(스티렌설포네이트)(poly(styrenesulfonate)) (Pedot　:PSS), 폴리(플루오렌)(Poly(fluorene)s), 폴리페닐렌(polyphenylenes), 폴리피렌(polypyrenes), 폴리아줄렌(Polyazulenes), 폴리나프탈렌(polynaphthalenes), 폴리(피롤)(PPY)(poly(pyrrole)s (PPY)), 폴리카바졸(polycarbazoles), 폴리인돌(polyindoles), 폴리아제파인(polyazepines), 폴리아닐린(PANI)(polyanilines (PANI)), 폴리씨오펜(PT)(poly(thiophene)s (PT)), 폴리(p-페닐렌 설파이드)(PPS)((poly(p-phenylene sulfide) (PPS)), 폴리(아세틸렌(PAC)(Poly(acetylene)s (PAC)), 폴리(p-페닐렌 비닐렌)(PPV)(Poly(p-phenylene vinylene) (PPV))중에서 선택된 적어도 하나의 물질을 포함한다.
일 실시예에 따르면, 전자 발광 구조체는 광 조사면으로부터 배면까지 10 마이크로미터보다 작은 두께, 유리하게는 5 마이크로미터보다 작은 두께를 가지면서 지지 기판상에 놓인 광 조사 층을 포함한다.
일 실시예에 따르면, 전자 발광 구조체들 각각은 제 1 반도체 층과 제 2 반도체 층 사이에 개재된 활성층을 포함한다.
일 실시예에 따르면, 광 조사 층은 광 조사 면에 직각인 복수개의 나노와이어들을 포함한다.
일 실시예에 따르면, 전자 발광 구조체들은 매트릭스 형태(matrix form)로 배치된다.
일 실시예에 따르면, 일시적인 기판(210)은 단계(c)에서 오직 부분적으로만 제거되고, 일시적인 기판은, 광의 방사(light radiation)에 의해 포함되는 파장 범위에서의 광의 전송(optical transmission)이 1 % 보다 큰 물질, 유리하게는 50 % 보다 큰 물질 및, 더욱 유리하게는 90 % 보다 큰 물질을 포함한다.
일 실시예에 따르면, 주 기판은 그것의 주 면에 상호 연결 수단을 포함하고, 상호 연결 수단은 공통적인 전극과 조합되어 전기 발광 구조체들 각각에 개별적으로 어드레스하도록 구성된다.
다른 특징들 및 장점들은 첨부된 도면을 참조하여 비제한적인 예로서 주어진 본 발명에 따른 전자 발광 장치의 제조 방법에 대한 다음의 설명으로부터 명확해질 것이다.
도 1a 내지 도 1e 는 종래 기술에서 공지된 전자 발광 장치의 제조 방법에서 단계(a) 내지 (e)를 개략적으로 도시한다.
도 2a 내지 도 2e 는 본 발명의 제 1 실시예에 따른 전자 발광 장치의 제조 방법에서 단계(a) 내지 (c) 를 개략적으로 도시한다.
도 3 은 본 발명의 제 1 실시예의 변형예에 따른 전자 발광 장치를 개략적으로 도시한다.
도 4 는 본 발명의 제 2 실시예에 따른 전자 발광 장치를 개략적으로 도시한다.
도 5 는 에지 B (0 의 가로좌표)로부터 중심 c (0.014 m 와 같은 가로좌표)로의 거리(m 의 수평축)의 함수로서, Pedot:PSS 로 만들어진 10 마이크로미터 두께의 공통적인 전극의 시뮬레이션된 매스 포텐셜(simulated mass potential)(V 의 수직축)을 그래프로 도시한 것으로서, 상기 시뮬레이션은 상기 전극을 통과하는 7500 A/m² 과 같은 전류 밀도를 부과하도록 만들어진다.
아래에 상세하게 설명되는 본 발명은 전자 발광 장치(electroluminescent device)를 제조하는 방법을 이용한다. 이와 관련하여, 본 발명은 제 1 기판상에 형성된 전자 발광 구조체를 호스트 기판으로 전달하는 방법을 개시한다. 특히, 본 발명에 따른 전달은 접합 층에 의하여 제 1 기판 및 일시적인 기판의 조립에 의해 전자 발광 구조체의 중간 전달을 의미한다.
본 발명에 따르면, 제조 방법의 완료 이후에 유지되는 접합층은, 광 조사 면에 공통인 전극을 형성하고, 종래 기술에서 알려진 장치보다 우수하도록 전자 발광 장치의 기계적 강도를 향상시키도록 구성된, 투명하고 전기 도전성이 있는 도전성 폴리머 재료로 제작된다.
도 2a 내지 도 4 는 본 발명에 따른 전자 발광 장치(100)를 제조하는 방법의 사용예를 도시한다.
본 발명의 방법은 (a) 일시적인 구조체(200)의 형성 단계를 구비한다 (도 2b).
일시적인 구조체(200)는 트렌치(trench, 350)에 의해 분리된 복수개의 전자 발광 구조체(300)를 포함하며, 각각은 접합층(360)에 의하여, 발광면(330)으로 지칭되는 일 면에서 일시적인 기판(210)의 일시적인 면(220)으로 지칭되는 면에 접합된다.
일시적인 기판(210)은 그 어떤 유형의 물질이라도 포함할 수 있으며, 특히 실리콘, 실리카(글래스) 또는 금속을 포함할 수 있다.
"전자 발광 구조체"는 일반적으로 전류가 통과할 때 광 방사(light radiation)를 조사하는 구조체를 지칭한다.
이와 관련하여, 전자 발광 구조체(320)는 광 조사면(330)을 통해 광 방사를 조사할 수 있다.
"광 방사"는 예를 들어 파장의 가시 범위에서의 방사를 의미하며, 예를 들어 400 nm 내지 800 nm 사이의 파장 범위에서의 방사를 의미한다.
접합 층(360)은 전기 도전성의 폴리머 재료를 포함하고, 광 조사면(330)에 공통인 전극(360a)을 형성한다 (도 2e, 3, 4).
"전기 도전성"은 일반적으로 전기 도전성이 103 S/m 보다 큰 물질을 의미하고, 바람직스럽게는 4*105 S/m 보다 큰 물질을 의미한다.
단계(a)는 일시적인 기판(210) 또는 제 1 기판(300)상에 접합층(360)을 형성하는 것을 구비할 수 있으며, 제 1 기판은 제 1 면(310)으로 지칭되는 그 면들중 하나에 트렌치(350)로 분리된 전자 발광 구조체(320)를 복수개 포함한다 (도 2a).
접합 층(360)은 일시적인 면(220)상에 형성될 수 있거나 또는 트렌치(350) 및 전자 발광 구조체(320)의 광 조사면(330)을 덮는 것을 이해할 수 있다.
단계(a)는 조립 단계도 포함할 수 있으며, 이것은 일시적인 기판(210) 및 제 1 기판(300)을 조립하는 일시적인 조립 단계로 지칭되고, 따라서 접합 층(360)은 일시적인 기판(210)과 제 1 기판(300) 사이에서 넣어진다.
마지막으로, 단계(a)는 제 1 기판(300)을 제거하는 단계를 포함할 수 있다 (도 2c).
제거 단계는 제 1 단계(300)을 얇게 함으로써 이루어질 수 있으며, 특히 그라인딩(grinding)에 의해 이루어진다.
특히, 제 1 기판(300)의 제거는 전자 발광 구조체의 배면(340)으로 지칭되는 면들에, 그리고 광 조사면(330)에 대향되게, 상기 제 1 기판의 지지 기판(380)으로 지칭되는 잔류부를 남기기 위하여 오직 부분적일 수 있거나 또는 완전할 수 있다.
기판 지지부(380)의 두께는 20 마이크로미터보다 작을 수 있고, 유리하게는 10 마이크로미터보다 작을 수 있고, 더욱 유리하게는 5 마이크로미터보다 작을 수 있다.
이러한 경우에, 전자 발광 구조체(320)를 분리하는 트렌치(350)는 제 1 기판(300)의 두께 내에 부분적으로 연장되고, 부분적인 제거 단계는 상기 트렌치(350)를 노출시키도록 수행된다.
따라서, 제 1 기판(300)을 적어도 부분적으로 제거하는 단계의 끝에서, 전자 발광 구조체(320)는 서로로부터 분리되고, 광 조사 면(330)을 통해서만 접합 층(360)과 접촉된다.
하나의 대안에 따르면, 전자 발광 구조체(320)는 제 1 반도체 층과 제 2 반도체 층 사이에 삽입된 활성층을 포함할 수 있다.
제 1 반도체 층은 n 형 GaN (n 형은 전자 도너 종(electron donor species)으로 도핑됨을 의미)을 포함할 수 있다.
제 2 반도체 층은 p 형 GaN (p 형은 홀 도너 종(hole donor species)으로 도핑됨을 의미)을 포함할 수 있다.
활성층은 GaN, GaAs, InGaN, InGaAIP 중에서 선택된 적어도 하나의 물질을 포함할 수 있다.
활성층, 제 1 반도체 층 및 제 2 반도체 층은 제 1 기판(300)의 제 1 면(310)상에 에피택시얼 필름 증착 기술을 사용하여 형성될 수 있다.
상기 층들의 형성은 당업자에게 공지된 기술을 사용하며 따라서 본 발명에서 상세하게 설명되지 않을 것이다.
상기 필름의 형성은 트렌치(350)가 형성되는 에칭 단계에 의해 이어질 수도 있다.
제 2 대안에 따르면, 전자 발광 구조체(320)는 광 조사면(330)에 직각인 나노와이어 또는 마이크로와이어를 포함할 수 있다.
“마이크로와이어” 또는 “나노와이어”는, 소차원(minor dimension)으로 지칭되는 적어도 2 개의 차원 및 대차원(major dimension)으로 지칭되는 제 3 차원의 바람직한 방향을 따라서 신장된 형상을 가진 3 차원 구조체를 의미하며, 소차원은 5nm 내지 2.5 마이크로미터 사이, 바람직스럽게는 50 nm 내지 2.5마이크로미터 사이이고, 대차원은 소차원과 같거나 또는 소차원의 바람직스럽게는 적어도 5 배, 보다 바람직스럽게는 적어도 10 배 크다. 일부 실시예에서, 소차원은 대략 1 마이크로미터보다 작을 수 있거나 또는 같을 수 있고, 바람직스럽게는 100 nm 내지 1 마이크로미터 사이이고, 보다 바람직스럽게는 100 nm 내지 300 nm 사이이다. 일부 실시예들에서, 각각의 마이크로와이어 또는 나노와이어의 높이는 500 nm 보다 크거나 또는 같을 수 있고, 바람직스럽게는 1 마이크로미터와 50 마이크로미터 사이이다.
각각의 나노와이어 또는 마이크로와이어는 InGaN-n 의 영역, 활성 영역(active zone), GaN-p 의 영역 또는 InGaN-p 로 구성된 스택(stack)을 비제한적으로 포함할 수 있다.
이와 관련하여, 당업자는 아래의 프랑스 특허 출원 FR3012676 참조할 수 있으며, 보다 상세하게는 19 페이지 24 행 내지 20 페이지 10 행을 참조할 수 있다.
전자 발광 구조체(320)에서 나노와이어 또는 마이크로와이어의 세트는 유리하게는 지지 기판(380)상에 지지된다.
복수개의 전자 발광 구조체(320)는 예를 들어 매트릭스 형태로 배치될 수 있다.
"매트릭스 형태(matrix formation)"는 N 열(row)과 M 행(column)으로 엮이는 것을 지칭한다. 각각의 전자 발광 구조체(320)는 메쉬의 열과 행의 상호 교차로 배치된다.
특히 인듐 및 티타늄 산화물인, 투명한 도전성 산화물을 포함하는 중간 층(370)은 전자 발광 구조체(320) 각각의 광 조사면(330)과 직접 접촉으로 형성될 수 있다.
중간 층(370)은 당업자에게 공지된 기술에 의해 형성될 수 있다.
단계(a)는 조립 단계(b)로 이어지며, 상기 조립 단계는 전자 발광 구조체(320)의 배면(340)을 주 기판(500)의 주면(510)으로 지칭되는 면과 접촉되게 하는 것을 포함한다 (도 2d).
특히, 주면(510)은 공통 전극(360a)과 조합되게 배치된 상호 연결 수단(520)을 포함할 수 있어서 전자 발광 구조체(320) 각각을 개별적으로 어드레스(address)한다.
예를 들어, 상호 연결 수단(520)은 금속 볼 그리드 어레이(metal ball grid array)를 포함할 수 있다. 금속 볼은 예를 들어 인듐을 포함할 수 있다.
대안으로서, 상호 연결 수단(520)은 필라 구조체(pillar structure)를 포함할 수 있다. 필라 구조체는 예를 들어 3 마이크로미터의 구리, 1 마이크로미터의 니켈, 3 마이크로미터의 주석 및 1 마이크로미터의 니켈의 스택(stck)을 포함할 수 있다.
조립 단계(b)의 수행 동안에, 상호 연결 수단(520)은 전자 발광 구조체(320)의 배면(340)과 접촉된다.
단계(b)는 주 기판(500)과 접촉되게 일시적인 구조체(200)를 가압함으로써 수행될 수 있다.
단계(b)는 주 기판(500)과 접촉되게 일시적인 구조체(200)를 직접 접합시키는 것을 의미할 수도 있다.
단계(b)는 다음에 일시적인 기판(400)을 적어도 부분적으로 제거하는 단계(c)로 이어진다.
단계(c)는 그라인딩(grinding)에 의해 수행될 수 있다 (도 2e, 3, 및 4).
따라서, 단계(c)의 끝에서, 전자 발광 구조체(320)는 주면(510)상에 놓이고 이들은 배면(340)을 통하여 상호 연결 수단(520)에 연결된다.
접합 층(360)과 상호 연결 수단(520)에 의해 형성된 공통 전극(360a)은 상이한 전자 발광 구조체들 사이의 기계적인 유지를 보장한다.
이와 관련하여, 제 1 실시예에 따르면, 접합 층은 광 조사 면(330) 및 트렌치(350)를 일체로 덮도록 형성될 수 있다.
유리하게는, 접합층을 형성하는 폴리머 물질은 광 방사에 대하여 적어도 부분적으로 투명할 수 있다.
"광 방사에 대하여 적어도 부분적으로 투명한"은 광 방사에 의하여 포함되는 파장 범위에서의 흡광 계수(extinction coefficient)가 1 % 보다 작은 유기 폴리머 물질을 의미한다.
폴리머 물질은 유기 폴리머 물질을 포함할 수 있다.
특히, 폴리머 물질은 폴리(3, 4-에틸렌디옥시씨오펜)(poly(3,4-ethylenedioxythiophene)): 폴리(스티렌설포네이트)(poly(styrenesulfonate)) (Pedot　:PSS), 폴리(플루오렌)(Poly(fluorene)s), 폴리페닐렌(polyphenylenes), 폴리피렌(polypyrenes), 폴리아줄렌(Polyazulenes), 폴리나프탈렌(polynaphthalenes), 폴리(피롤)(poly(pyrrole)s) (PPY), 폴리카바졸(polycarbazoles), 폴리인돌(polyindoles), 폴리아제파인(polyazepines), 폴리아닐린(polyanilines (PANI)), 폴리(씨오펜(poly(thiophene)s) (PT), 폴리(p-페닐렌 설파이드)(poly(p-phenylene sulfide)) (PPS), 폴리(아세틸렌)(Poly(acetylene)s) (PAC), 폴리(p-페닐렌 비닐렌)(Poly(p-phenylene vinylene)) (PPV)을 포함할 수 있다.
전기 도전성이 4*105 S/m 정도인 Pedot:Pss 는 공통 전극(360a)을 형성하는데 특히 잘 적합화된다.
폴리머 물질은 예를 들어 은(silver)과 같은, 금속 종(metallic species)을 포함하는 글루(glue)를 포함할 수 있다. 이와 관련하여, 글루 EPO-TEK H20E 는 2.5*105 S/m 정도의 전기 도전성을 가진다.
폴리머 물질은 나노메트릭 도전성 요소(nanometric conducting elements)를 포함하는 (예를 들어, 실버/Al 나노와이어를 가지는), 본질적으로 비도전성의 폴리머를 포함할 수도 있다. 명세서 아래의 참조 문헌 (2)에는 일 예가 개시되어 있다.
이와 관련하여, 발명자들은 거동을 시뮬레이션하였으며, 특히 10 마이크로미터의 두께를 가지고 Pedot:PSS 로 만들어진 공통 전극의 접지 전위의 변형예를 시뮬레이션 하였다. 이러한 시뮬레이션을 수행하도록, 공통 전극을 통한 전류 밀도는 7500 A/m2 과 같다. 도 5 에 도시된 바와 같이, 공통 전극의 에지(B)와 중심(c) 사이에서 관찰된 200 mV 의 전위차는 주어진 전류 밀도가 부과되어야 하는 매트릭스 전력 공급(matrix power supply)과 양립되게 유지된다.
공통 전극(360a)의 두께는 20 nm 보다 클 수 있고, 유리하게는 500 nm 보다 클 수 있고, 더욱 유리하게는 1 마이크로미터보다 클 수 있고, 예를 들어 10 마이크로미터보다 클 수 있다.
공통 전극(360a)의 상기와 같은 구성 및, 특히 그것의 두께는, 특히 트렌치(350)에서 상기 전극의 더 높은 기계적 강도를 가능하게 한다. 즉, 이러한 구성은 예를 들어 단계(b) 동안에 발생될 수 있는 트렌치(350)에서의 공통 전극의 그 어떤 기계적인 고장이라도 방지할 수 있다.
상기 제 1 실시예와 같은 방식으로 공통 전극(360a)에 관통 개구(362)가 형성될 수 있다.
관통 개구(362)의 형성은 단계(a)에서 접합층(360)이 형성될 때 이루어질 수 있거나 또는 일시적인 기판(210)이 제거되는 단계(c) 이후에 이루어질 수 있다.
관통 개구(362)들은 건식 에칭 또는 습식 에칭에 의해 형성될 수 있다.
특히, 관통 개구(362)는 광 조사 면(330)을 부분적으로 노출시키도록 형성되고, 광 조사 면(330)의 윤곽(331)에서 미리 결정된 폭으로 트렌치(350)를 덮음으로써 접합층(360)을 유지하도록 형성된다. 윤곽(131)은 트렌치(350)와 인접함으로써, 접합층은 2 개의 인접한 전자 발광 구조체(320) 사이에 기계적인 접합을 이룬다는 점이 이해된다.
미리 결정된 폭은 0.5 마이크로미터 내지 25 마이크로미터 사이일 수 있고, 유리하게는 0.5 마이크로미터 내지 10 마이크로미터 사이이고, 보다 유리하게는 0.5 마이크로미터 내지 5 마이크로미터 사이이다.
관통 개구(362)들이 형성되자마자, 나노와이어로 이루어진 전자 발광 구조체(320)의 특히 구성(framework)에서, 중간 층(370)의 존재를 고려하는 것이 유리할 수 있다.
관통 개구들은 광 방사에 대하여 불투명하거나 또는 오직 약간 투명한 유기 폴리머 물질들을 고려할 수 있게 한다.
이와 관련하여, 제 2 실시예에 따르면, 폴리머 물질은: 구리, 은 또는 금 입자와 같은 금속 도전성 입자를 포함하는 폴리머 글루(polymer glues)중에서 선택된 적어도 하나의 요소를 포함할 수 있다. 폴리머 베이스는 에폭시, 아크릴레이트, 실리콘, 폴리우레탄, 졸-겔 매트릭스(sol-gel matrices)로부터 선택된 적어도 하나의 물질을 포함할 수 있다.
또한 도전성이 되도록 감광성 폴리머 매트릭스(포토리소그래픽 수지)를 로딩(loading)할 수도 있다.
제 2 실시예에 따르면, 접합층(360)은 트렌치들과 일치하도록 형성된 제 2 트렌치(361)를 포함할 수 있다.
"일치하도록 형성됨"은 실질적으로 같은 기하 형상을 가진 제 2 트렌치(361)를 의미한다. 즉, 트렌치(350) 및 제 2 트렌치(361)는 실질적으로 서로의 이미지이다.
제 2 실시예에 따르면, 제 2 트렌치(361)는 도전성 물질로 채워질 수 있으며, 도전성 물질은 공통 전극(360a)에서 전기 도전성을 얻도록 투명한 도전성 산화물을 포함하는 것이 유리하다.
따라서 본 발명에 따르면, 유기 폴리머 물질로 이루어진 접합층은 제조 방법의 끝에서 유지되며 공통 전극을 형성한다.
따라서 제안된 방법은 종래 기술의 방법 보다 단순하다.
더욱이, 전극 두께의 결과로서 얻어진 기계적 강도는 제조 방법을 더욱 신뢰성 있게 만들 수 있고, 특히 상기 방법에 의해 형성된 전자 발광 장치를 신뢰성 있게 한다.
보다 상세하게는, 전극 특성의 결과로서의 공통 전극의 유연성은 단계(b) 동안에 마주하는 면들의 비 평탄성과 관련하여 일부 공차를 수용할 수 있게 한다.
참조 문헌
(1) 프랑스 출원 FR3012676
(2) 종신 루(Jiongxin Lu) 등, "Development of Novel Silver Nanoparticles/Polymer Composites as High K Polymer Matrix by In-situ Photochemical Method", Electronic Components and Technology Conference, 2006, Proceedings. 56th.
200. 일시적인 구조체 210. 일시적인 기판
320. 전자 발광 구조체 330. 광 조사 면
340. 배면 500. 주 기판

Claims (16)

  1. (a) 일시적인 구조체(200)의 형성을 위한 제 1 단계로서, 상기 일시적인 구조체는 트렌치(350)에 의해 서로로부터 분리된 복수개의 개별적인 전자 발광 구조체를 포함하고 전자 발광 구조체 각각은 광 조사 면(330)으로 지칭되는 면을 포함하고, 상기 광 조사 면을 통해 상기 전자 발광 구조체들은 광 방사를 조사할 수 있고, 전자 발광 구조체(320)들은 광 조사 면(330)상에서, 일시적인 기판(210)의 일시적인 면으로 지칭되는 일 면에 있는 접합층(360)에 의하여 접합되는, 제 1 단계;
    (b) 전자 발광 구조체(320)를 광 조사 면(330)에 대향하는 배면(340)으로 지칭되는 면에서 주 기판(500)의 주면(510)으로 지칭되는 면과 접촉되게 하는 조립 단계; 및,
    (c) 일시적인 기판(210)을 적어도 부분적으로 제거하는 단계;를 포함하는, 전자 발광 장치(100)의 제조 방법으로서,
    광 방사에 적어도 부분적으로 투명한 전기 도전성 폴리머 물질을 포함하는 접합 층(360)을 상기 단계(c) 이후에 적어도 부분적으로 유지하고, 광 조사 면(330)에 공통적인 전극(360a)을 20 nm 보다 큰 두께로, 유리하게는 500 nm 보다 큰 두께로, 보다 유리하게는 1 마이크로미터보다 큰 두께로 형성하는 것을 특징으로 하는, 전자 발광 장치의 제조 방법.
  2. 제 1 항에 있어서, 단계(a)는 일시적인 기판(210) 및 제 1 기판(300)에 접합층(360)의 형성을 포함하고, 제 1 기판(300)은, 제 1 면(310)으로 지칭되는 제 1 기판의 면들중 하나에, 복수개의 전자 발광 구조체(320)를 포함하는, 전자 발광 장치의 제조 방법.
  3. 제 2 항에 있어서, 단계(a)는 일시적인 기판(210) 및 제 1 기판(300)을 조립하는, 일시적인 조립 단계로 지칭되는 조립 단계를 포함하는, 전자 발광 장치의 제조 방법.
  4. 제 3 항에 있어서, 단계(a)는 제 1 기판(300)의 적어도 부분적인 제거를 포함하는, 전자 발광 장치의 제조 방법.
  5. 제 2 항 내지 제 4 항중 어느 한 항에 있어서, 투명한 도전성 산화물을 포함하는 중간 층(370)은 전자 발광 구조체(320)들 각각의 광 조사 면(330)들과 직접 접촉되게 형성되는, 전자 발광 장치의 제조 방법.
  6. 제 1 항 내지 제 5 항중 어느 한 항에 있어서, 전자 발광 장치의 제조 방법은 광 조사면(330)들을 적어도 부분적으로 노출시키는 관통 개구(362)들을 접합층(360)에 형성하는 것을 포함하며, 관통 개구(362)들은 유리하게는 건식 에칭 단계 또는 습식 에칭 단계 동안에 형성되는, 전자 발광 장치의 제조 방법.
  7. 제 6 항에 있어서, 관통 개구(362)들의 형성은 트렌치(350)를 덮는 접합층(360)의 섹션 및 미리 결정된 폭의 광 조사 면(330)들을 가진 윤곽을 유지하도록 구성되는, 전자 발광 장치의 제조 방법.
  8. 제 6 항 또는 제 7 항에 있어서, 관통 개구들의 형성은 단계(a) 동안 또는 단계(c)의 완료 이후에 이루어지는, 전자 발광 장치의 제조 방법.
  9. 제 1 항 내지 제 5 항중 어느 한 항에 있어서, 접합층(360)은, 트렌치(350)들과 일치되도록 형성되고 도전성 물질로 채워진 제 2 트렌치(361)들을 포함하고, 도전성 물질은 유리하게는 투명 도전성 산화물을 포함하는, 전자 발광 장치의 제조 방법.
  10. 제 1 항 내지 제 9 항중 어느 한 항에 있어서, 폴리머 물질은, Pedot PSS, 폴리(3, 4-에틸렌디옥시씨오펜)(poly(3,4-ethylenedioxythiophene)): 폴리(스티렌설포네이트)(poly(styrenesulfonate)) (Pedot　:PSS), 폴리(플루오렌)(Poly(fluorene)s), 폴리페닐렌(polyphenylenes), 폴리피렌(polypyrenes), 폴리아줄렌(Polyazulenes), 폴리나프탈렌(polynaphthalenes), 폴리(피롤)(PPY)(poly(pyrrole)s (PPY)), 폴리카바졸(polycarbazoles), 폴리인돌(polyindoles), 폴리아제파인(polyazepines), 폴리아닐린(PANI)(polyanilines (PANI)), 폴리씨오펜(PT)(poly(thiophene)s (PT)), 폴리(p-페닐렌 설파이드)(PPS)((poly(p-phenylene sulfide) (PPS)), 폴리(아세틸렌(PAC)(Poly(acetylene)s (PAC)), 폴리(p-페닐렌 비닐렌)(PPV)(Poly(p-phenylene vinylene) (PPV))중에서 선택된 적어도 하나의 물질을 포함하는, 전자 발광 장치의 제조 방법.
  11. 제 1 항 내지 제 10 항중 어느 한 항에 있어서, 전자 발광 구조체(320)는 광 조사면(330)으로부터 배면(340)을 향하여 10 마이크로미터보다 작은 두께를 가지고 유리하게는 5 마이크로미터보다 작은 두께를 가지면서 지지 기판상에 놓인 광 조사 층(light emitting layer)을 포함하는, 전자 발광 장치의 제조 방법.
  12. 제 11 항에 있어서, 전자 발광 구조체(320)들 각각은 제 1 반도체 층과 제 2 반도체 층 사이에 개재된 활성층(active layer)을 포함하는, 전자 발광 장치의 제조 방법.
  13. 제 11 항에 있어서, 광 조사층은 광 조사면(330)에 직각인 복수개의 나노와이어(nanowire)들을 포함하는, 전자 발광 장치의 제조 방법.
  14. 제 1 항 내지 제 13 항중 어느 한 항에 있어서, 전자 발광 구조체(320)들은 매트릭스 형태(matrix form)로 배치되는, 전자 발광 장치의 제조 방법.
  15. 제 1 항 내지 제 13 항중 어느 한 항에 있어서, 일시적인 기판(210)은 단계(c)에서 오직 부분적으로만 제거되고, 일시적인 기판은, 광의 방사(light radiation)에 의해 포함되는 파장 범위에서의 광의 전송(optical transmission)이 1 % 보다 큰 물질, 유리하게는 50 % 보다 큰 물질 및, 더욱 유리하게는 90 % 보다 큰 물질을 포함하는, 전자 발광 장치의 제조 방법.
  16. 제 1 항 내지 제 15 항중 어느 한 항에 있어서, 주 기판(500)은 주 표면(510)에 상호 연결 수단을 포함하고, 상기 상호 연결 수단은 공통 전극(360b)과 조합되어 전자 발광 구조체(320)들 각각에 개별적으로 어드레스하도록 구성되는, 전자 발광 장치의 제조 방법.
KR1020207019778A 2017-12-22 2018-12-20 전자 발광 장치의 제조 방법 KR20200098593A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1763167 2017-12-22
FR1763167A FR3076075B1 (fr) 2017-12-22 2017-12-22 Procede de fabrication d'un dispositif electroluminescent
PCT/FR2018/053437 WO2019122735A1 (fr) 2017-12-22 2018-12-20 Procede de fabrication d'un dispositif electroluminescent

Publications (1)

Publication Number Publication Date
KR20200098593A true KR20200098593A (ko) 2020-08-20

Family

ID=61802143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207019778A KR20200098593A (ko) 2017-12-22 2018-12-20 전자 발광 장치의 제조 방법

Country Status (6)

Country Link
US (1) US11289359B2 (ko)
EP (1) EP3711101B1 (ko)
KR (1) KR20200098593A (ko)
CN (1) CN111557053B (ko)
FR (1) FR3076075B1 (ko)
WO (1) WO2019122735A1 (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
CN100448021C (zh) * 2007-08-13 2008-12-31 京东方科技集团股份有限公司 电致发光显示器件及其制造方法
DE602007011610D1 (de) * 2007-09-14 2011-02-10 Punch Graphix Int Nv Lichtemittierendes Array zum Drucken oder Kopieren
CN101599523A (zh) * 2009-06-01 2009-12-09 广东昭信光电科技有限公司 采用导电聚合物转移的垂直结构led芯片及其制造方法
US9093356B2 (en) * 2010-12-28 2015-07-28 Nichia Corporation Semiconductor light emitting element
FR3012676A1 (fr) 2013-10-25 2015-05-01 Commissariat Energie Atomique Diode electroluminescente a puits quantiques separes par des couches barrieres d'ingan a compositions d'indium variables
CN106716641B (zh) * 2014-10-17 2021-07-09 英特尔公司 微型led显示器和组装
US10134803B2 (en) * 2015-01-23 2018-11-20 Vuereal Inc. Micro device integration into system substrate
JP6709046B2 (ja) * 2015-12-21 2020-06-10 スタンレー電気株式会社 半導体発光装置、及び半導体発光装置の製造方法
US10037981B2 (en) * 2016-05-18 2018-07-31 Globalfoundries Inc. Integrated display system with multi-color light emitting diodes (LEDs)

Also Published As

Publication number Publication date
US11289359B2 (en) 2022-03-29
US20210090933A1 (en) 2021-03-25
CN111557053B (zh) 2024-01-05
CN111557053A (zh) 2020-08-18
EP3711101B1 (fr) 2022-01-05
EP3711101A1 (fr) 2020-09-23
FR3076075B1 (fr) 2020-01-24
WO2019122735A1 (fr) 2019-06-27
FR3076075A1 (fr) 2019-06-28

Similar Documents

Publication Publication Date Title
JP5533199B2 (ja) 素子の基板実装方法、および、その基板実装構造
US9607907B2 (en) Electric-programmable magnetic module and picking-up and placement process for electronic devices
US9583475B2 (en) Microelectronic package with stacked microelectronic units and method for manufacture thereof
CN112017550B (zh) 显示面板及其制造方法、显示装置
JP2013541857A5 (ja) 異方性導体を利用するｌｅｄベースの光源
TW201611235A (zh) 微組裝發光二極體顯示器及照明元件
TW201248924A (en) Light emitting diode
KR102086188B1 (ko) 집적 보호 다이오드를 포함하는 광전 소자 및 그것을 제조하기 위한 방법
TWI801474B (zh) 用來轉移電致發光結構的方法
US11038083B2 (en) Optoelectronic semiconductor chip
JP6346902B2 (ja) エレクトロルミネッセンスナノワイヤを製造する最適化された方法
JP5881926B2 (ja) オプトエレクトロニクスデバイス及び該オプトエレクトロニクスデバイスを製造するための方法
US20240120296A1 (en) Method for protecting an optoelectronic device from electrostatic discharges
TW200837978A (en) Light-emitting diode chip package and packaging method thereof
KR20200098593A (ko) 전자 발광 장치의 제조 방법
JP3407131B2 (ja) 半導体装置の製造方法
CN106486511B (zh) 一种显示器件及制备有机发光二极管显示面板的方法
KR20170084701A (ko) 매입형 칩 스케일 패키지 발광 디바이스 및 제조 방법
US10680033B2 (en) Chip packaging method and chip package
KR20150143405A (ko) 유기 발광 다이오드(oled) 디바이스의 전기적 연결
CN110494983A (zh) 直接键合的led阵列和应用
KR102681140B1 (ko) 발광 구조체를 전사하기 위한 방법
KR102338181B1 (ko) 반도체 발광소자를 제조하는 방법
EP3462489B1 (en) Mesa shaped micro light emitting diode with bottom n-contact
CN103904189A (zh) 发光芯片组合及其制造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal