KR20200090133A - 막을 에칭하는 방법 - Google Patents

막을 에칭하는 방법 Download PDF

Info

Publication number
KR20200090133A
KR20200090133A KR1020200006760A KR20200006760A KR20200090133A KR 20200090133 A KR20200090133 A KR 20200090133A KR 1020200006760 A KR1020200006760 A KR 1020200006760A KR 20200006760 A KR20200006760 A KR 20200006760A KR 20200090133 A KR20200090133 A KR 20200090133A
Authority
KR
South Korea
Prior art keywords
film
gas
substrate
etching
chamber
Prior art date
Application number
KR1020200006760A
Other languages
English (en)
Inventor
다카유키 호시
마사노부 혼다
마사히로 다바타
도루 히사마츠
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200090133A publication Critical patent/KR20200090133A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

[과제] 막의 에칭에 의한 마스크의 막두께 감소를 억제하는 것을 가능하게 하는 방법을 제공한다.
[해결수단] 일실시형태에 있어서, 기판의 막을 에칭하는 방법이 제공된다. 기판은 막 및 상기 막 위에 설치된 마스크를 갖는다. 방법은, 마스크의 상면의 위에 선택적으로 퇴적물을 형성하는 공정을 포함한다. 방법은, 퇴적물을 형성하는 공정의 후에 막을 에칭하는 공정을 더 포함한다. 에칭하는 공정은, 기판 상에, 처리 가스의 플라즈마에 포함되는 화학종의 층을 형성하는 공정을 포함한다. 에칭하는 공정은, 화학종과 막을 반응시키기 위해, 기판에 불활성 가스의 플라즈마로부터 이온을 공급하는 공정을 더 포함한다.

Description

막을 에칭하는 방법{FILM ETCHING METHOD FOR ETCHING FILM}
본 개시의 예시적 실시형태는, 막을 에칭하는 방법에 관한 것이다.
전자 디바이스의 제조에서는, 기판의 막의 에칭이 행해진다. 기판은 막의 위에 마스크를 갖는다. 에칭에 의해 마스크의 패턴이 막에 전사된다. 에칭은, 특허문헌 1 또는 특허문헌 2에 기재되어 있는 바와 같이 플라즈마 처리 장치를 이용하여 행해질 수 있다.
특허문헌 1 : 일본 특허 공개 제2015-173240호 공보 특허문헌 2 : 일본 특허 공개 제2018-98480호 공보
막의 에칭에 의한 마스크의 막두께 감소를 억제하는 것이 요구되고 있다.
하나의 예시적 실시형태에 있어서, 기판의 막을 에칭하는 방법이 제공된다. 방법은, 막 및 상기 막 위에 마스크를 갖는 기판을 준비하는 공정을 포함한다. 방법은, 마스크의 상면의 위에 선택적으로 퇴적물을 형성하는 공정을 더 포함한다. 방법은, 퇴적물을 형성하는 공정의 후에 막을 에칭하는 공정을 더 포함한다. 에칭하는 공정은, 기판 상에, 처리 가스의 플라즈마에 포함되는 화학종의 층을 형성하는 공정을 포함한다. 에칭하는 공정은, 화학종과 막을 반응시키기 위해, 기판에 불활성 가스의 플라즈마로부터 이온을 공급하는 공정을 더 포함한다.
하나의 예시적 실시형태에 의하면, 막의 에칭에 의한 마스크의 막두께 감소를 억제하는 것이 가능해진다.
도 1은 하나의 예시적 실시형태에 관한 방법의 흐름도이다.
도 2는 일례의 기판의 일부 확대 단면도이다.
도 3은 도 1에 나타내는 방법의 실행에서 이용될 수 있는 일례의 플라즈마 처리 장치를 개략적으로 나타내는 도면이다.
도 4의 (a), 도 4의 (b), 도 4의 (c) 및 도 4의 (d)는 각각, 공정 ST1의 실행후의 상태, 공정 ST21의 실행후의 상태, 공정 ST22의 실행후의 상태, 방법(MT)의 실행후의 상태에서의 일례의 기판의 일부 확대 단면도이다.
도 5는 하나의 예시적 실시형태에 관한 방법에서의 공정 ST1의 흐름도이다.
도 6은 도 5에 나타내는 공정 ST1에 관련된 일례의 타이밍차트이다.
도 7은 일례의 공정 ST2의 흐름도이다.
도 8은 다른 예의 공정 ST2의 흐름도이다.
도 9의 (a), 도 9의 (b), 도 9의 (c) 및 도 9의 (d)는 각각, 공정 ST1의 실행후의 상태, 공정 ST25의 실행후의 상태, 공정 ST26의 실행후의 상태, 방법(MT)의 실행후의 상태에서의 일례의 기판의 일부 확대 단면도이다.
도 10은 수소 이온이 막 내에서 도달하는 표면으로부터의 깊이의 계산 결과를 나타내는 그래프이다.
도 11은 도 1에 나타내는 방법의 실행에 이용될 수 있는 일례의 처리 시스템을 개략적으로 나타내는 도면이다.
이하, 여러가지 예시적 실시형태에 관해 설명한다.
하나의 예시적 실시형태에 있어서, 기판의 막을 에칭하는 방법이 제공된다. 방법은, 막 및 상기 막 위에 마스크를 갖는 기판을 준비하는 공정을 포함한다. 방법은, 마스크의 상면의 위에 선택적으로 퇴적물을 형성하는 공정을 더 포함한다. 방법은, 퇴적물을 형성하는 공정의 후에 막을 에칭하는 공정을 더 포함한다. 에칭하는 공정은, 기판 상에, 처리 가스의 플라즈마에 포함되는 화학종의 층을 형성하는 공정을 포함한다. 에칭하는 공정은, 화학종과 막을 반응시키기 위해, 기판에 불활성 가스의 플라즈마로부터 이온을 공급하는 공정을 더 포함한다. 이 실시형태에 의하면, 마스크의 상면의 위에 선택적으로 형성된 퇴적물에 의해, 막의 에칭중에 마스크가 보호된다. 따라서, 막의 에칭에 의한 마스크의 막두께 감소가 억제된다. 또한, 퇴적물은 마스크의 상면의 위에 선택적으로 형성되기 때문에, 퇴적물에 의한 막의 에칭의 효율 저하가 억제된다.
하나의 예시적 실시형태에 있어서, 기판의 막은 실리콘 함유막이어도 좋다. 처리 가스는 할로겐 원소 및 탄소를 포함하고 있어도 좋다. 하나의 예시적 실시형태에 있어서, 불활성 가스는 희가스를 포함하고 있어도 좋다.
다른 예시적 실시형태에 있어서, 기판의 막을 에칭하는 방법이 제공된다. 방법은, 막 및 상기 막 위에 마스크를 갖는 기판을 준비하는 공정을 포함한다. 방법은, 마스크의 상면의 위에 선택적으로 퇴적물을 형성하는 공정을 포함한다. 방법은, 퇴적물을 형성하는 공정의 후에 막을 에칭하는 공정을 포함한다. 에칭하는 공정은, 제1 처리 가스의 플라즈마로부터의 이온에 의해, 막의 노출된 표면을 포함하는 막의 적어도 일부를 개질하는 공정을 포함한다. 개질하는 공정에서는, 막의 적어도 일부 개질 영역이 형성된다. 에칭하는 공정은, 제2 처리 가스의 플라즈마로부터의 화학종에 의해, 개질 영역을 선택적으로 에칭하는 공정을 더 포함한다. 이 실시형태에 의하면, 마스크의 상면의 위에 선택적으로 형성된 퇴적물에 의해, 막의 에칭중에 마스크가 보호된다. 따라서, 막의 에칭에 의한 마스크의 막두께 감소가 억제된다. 또한, 퇴적물은 마스크의 상면의 위에 선택적으로 형성되기 때문에, 퇴적물에 의한 막의 에칭 효율의 저하가 억제된다.
하나의 예시적 실시형태에 있어서, 기판의 막은 실리콘 질화막이어도 좋다. 이 실시형태에 있어서, 제1 처리 가스는 수소 함유 가스를 포함하고 있어도 좋고, 제2 처리 가스는 불소 함유 가스 및 수소 가스를 포함하고 있어도 좋다.
하나의 예시적 실시형태에 있어서, 기판의 막은 탄화실리콘막이어도 좋다. 이 실시형태에 있어서, 제1 처리 가스는 질소 함유 가스를 포함하고 있어도 좋고, 제2 처리 가스는 불소 함유 가스 및 수소 가스를 포함하고 있어도 좋다.
하나의 예시적 실시형태에 있어서, 제1 처리 가스의 플라즈마로부터의 이온이 퇴적물을 관통하여 마스크에 도달하지 않도록 퇴적물의 두께가 설정되어도 좋다.
하나의 예시적 실시형태에 있어서, 퇴적물을 형성하는 공정은, 플라즈마 처리 장치의 챔버 내에 기판이 수용된 상태로 실행될 수 있다. 퇴적물을 형성하는 공정에서는, 탄화수소 가스 및 퇴적물의 양을 조정하는 조정 가스를 포함하는 혼합 가스의 플라즈마가 챔버 내에서 형성되어도 좋다. 이 실시형태에서는, 혼합 가스의 플라즈마에 포함되는 탄소를 포함하는 퇴적물이 마스크의 상면의 위에 형성될 수 있다.
하나의 예시적 실시형태에 있어서, 퇴적물을 형성하는 공정은, 플라즈마 처리 장치의 챔버 내에 기판이 수용된 상태로 실행될 수 있다. 퇴적물을 형성하는 공정은, 챔버 내에 실리콘 함유 가스 및 퇴적물의 양을 조정하는 조정 가스를 포함하는 혼합 가스를 공급하는 공정을 포함하고 있어도 좋다. 퇴적물을 형성하는 공정은, 챔버 내에 조정 가스를 공급하는 공정을 더 포함하고 있어도 좋다. 혼합 가스를 공급하는 공정과 조정 가스를 공급하는 공정은 교대로 반복될 수 있다. 혼합 가스를 공급하는 공정의 실행중에 챔버 내에서 혼합 가스로부터 플라즈마를 생성하고, 조정 가스를 공급하는 공정의 실행중에 챔버 내에서 조정 가스로부터 플라즈마를 생성하기 위해, 고주파 전력이 공급되어도 좋다.
하나의 예시적 실시형태에 있어서, 플라즈마 처리 장치는, 챔버, 기판 지지기, 상부 전극, 제1 고주파 전원 및 제2 고주파 전원을 구비한다. 기판 지지기는, 하부 전극을 가지며, 챔버 내에서 기판을 지지하도록 구성되어 있다. 상부 전극은, 챔버 내의 공간을 통해 기판 지지기의 상측에 설치되어 있다. 제1 고주파 전원은 상부 전극에 전기적으로 접속되어 있고, 제1 고주파 전력을 발생시키도록 구성되어 있다. 제2 고주파 전원은 하부 전극에 전기적으로 접속되어 있고, 제1 고주파 전력의 주파수보다 낮은 주파수를 갖는 제2 고주파 전력을 발생시키도록 구성되어 있다.
이하, 도면을 참조하여 여러가지 예시적 실시형태에 관해 상세히 설명한다. 또, 각 도면에서 동일 또는 상당 부분에 대해서는 동일한 부호를 붙이는 것으로 한다.
도 1은, 하나의 예시적 실시형태에 관한 방법의 흐름도이다. 도 1에 나타내는 방법(MT)은, 기판의 막을 에칭하기 위해 실행된다. 방법(MT)은 공정 STa를 포함할 수 있다. 공정 STa에서는 기판이 준비된다. 도 2는, 일례의 기판의 일부 확대 단면도이다. 도 2에 나타내는 일례의 기판(W)에는 방법(MT)이 적용될 수 있다. 기판(W)은 막(EF) 및 마스크(MK)를 갖는다. 기판(W)은 하지 영역(UR)을 더 구비할 수 있다. 막(EF)은 하지 영역(UR) 상에 설치되어 있다. 막(EF)은 실리콘 함유막일 수 있다. 막(EF)은, 예컨대 실리콘 산화막, 실리콘 질화막 또는 탄화실리콘막일 수 있다.
마스크(MK)는 막(EF) 위에 설치되어 있다. 마스크(MK)는 패터닝되어 있다. 즉, 마스크(MK)는 하나 이상의 개구를 제공하고 있다. 마스크(MK)는 막(EF)의 재료와는 상이한 재료로 형성되어 있다. 마스크(MK)는, 실리콘 함유막, 유기막 또는 금속 함유막으로 형성될 수 있다. 실리콘 함유막은, 실리콘, 산화실리콘 또는 질화실리콘으로 형성될 수 있다. 유기막은, 비정질 카본, 포토레지스트 재료로 형성될 수 있다. 금속 함유막은, 티탄, 탄탈, 텅스텐, 또는 이들 금속 중 어느 것의 질화물 혹은 산화물로 형성될 수 있다.
일실시형태에 있어서, 막(EF)에는 마스크(MK)의 개구에 연속하는 개구가 형성되어 있어도 좋다. 막(EF)의 개구는, 예컨대 플라즈마 에칭에 의해 형성될 수 있다.
일실시형태에 있어서, 방법(MT)의 실행에는 단일 플라즈마 처리 장치가 이용될 수 있다. 도 3은, 도 1에 나타내는 방법의 실행에서 이용될 수 있는 일례의 플라즈마 처리 장치를 개략적으로 나타내는 도면이다. 도 3에 나타내는 플라즈마 처리 장치(1)는 용량 결합형의 플라즈마 처리 장치이다. 플라즈마 처리 장치(1)는 챔버(10)를 구비하고 있다. 챔버(10)는, 그 안에 내부 공간(10s)을 제공하고 있다.
챔버(10)는 챔버 본체(12)를 포함하고 있다. 챔버 본체(12)는 대략 원통형상을 갖고 있다. 내부 공간(10s)은 챔버 본체(12)의 내측에 제공되어 있다. 챔버 본체(12)는 알루미늄과 같은 도체로 형성되어 있다. 챔버 본체(12)는 접지되어 있다. 챔버 본체(12)의 내벽면에는 내부식성을 갖는 막이 형성되어 있다. 내부식성을 갖는 막은, 산화알루미늄, 산화이트륨과 같은 세라믹으로 형성된 막일 수 있다.
챔버 본체(12)의 측벽에는 통로(12p)가 형성되어 있다. 기판(W)은, 내부 공간(10s)과 챔버(10)의 외부와의 사이에서 반송될 때에 통로(12p)를 통과한다. 통로(12p)는 게이트 밸브(12g)에 의해 개폐 가능하게 되어 있다. 게이트 밸브(12g)는 챔버 본체(12)의 측벽을 따라 설치되어 있다.
챔버 본체(12)의 바닥부 위에는 지지부(13)가 설치되어 있다. 지지부(13)는 절연 재료로 형성되어 있다. 지지부(13)는 대략 원통형상을 갖고 있다. 지지부(13)는, 내부 공간(10s) 내에서 챔버 본체(12)의 바닥부로부터 상측으로 연장되어 있다. 지지부(13)는 기판 지지기(14)를 지지하고 있다. 기판 지지기(14)는, 챔버(10) 내, 즉 내부 공간(10s) 내에서 기판(W)을 지지하도록 구성되어 있다.
기판 지지기(14)는 하부 전극(18) 및 정전척(20)을 갖고 있다. 하부 전극(18) 및 정전척(20)은 챔버(10) 내에 설치되어 있다. 기판 지지기(14)는 전극 플레이트(16)를 더 가질 수 있다. 전극 플레이트(16)는, 예컨대 알루미늄과 같은 도체로 형성되어 있고, 대략 원반형상을 갖고 있다. 하부 전극(18)은 전극 플레이트(16) 상에 설치되어 있다. 하부 전극(18)은, 예컨대 알루미늄과 같은 도체로 형성되어 있고, 대략 원반형상을 갖고 있다. 하부 전극(18)은 전극 플레이트(16)에 전기적으로 접속되어 있다.
정전척(20)은 하부 전극(18) 상에 설치되어 있다. 정전척(20)의 상면의 위에는 기판(W)이 재치된다. 정전척(20)은 본체 및 전극을 갖는다. 정전척(20)의 본체는 유전체로 형성되어 있다. 정전척(20)의 전극은 막형상의 전극이며, 정전척(20)의 본체 내에 설치되어 있다. 정전척(20)의 전극은 스위치(20s)를 통해 직류 전원(20p)에 접속되어 있다. 정전척(20)의 전극에 직류 전원(20p)으로부터의 전압이 인가되면, 정전척(20)과 기판(W)의 사이에서 정전 인력이 발생한다. 발생한 정전 인력에 의해, 기판(W)은 정전척(20)에 끌어당겨지고, 정전척(20)에 의해 유지된다.
기판 지지기(14) 상에는 포커스링(FR)이 배치된다. 포커스링(FR)은, 한정되는 것이 아니지만, 실리콘, 탄화실리콘 또는 석영으로 형성될 수 있다. 챔버(10) 내에서 기판(W)의 처리가 행해질 때에는, 기판(W)은, 정전척(20)의 위이며 포커스링(FR)에 의해 둘러싸인 영역 내에 배치된다.
하부 전극(18)의 내부에는 유로(18f)가 설치되어 있다. 유로(18f)에는, 칠러 유닛(22)로부터 배관(22a)을 통해 열교환 매체(예컨대 냉매)가 공급된다. 칠러 유닛(22)은 챔버(10)의 외부에 설치되어 있다. 유로(18f)에 공급된 열교환 매체는, 배관(22b)을 통해 칠러 유닛(22)으로 복귀된다. 플라즈마 처리 장치(1)에서는, 정전척(20) 상에 배치된 기판(W)의 온도가, 열교환 매체와 하부 전극(18)의 열교환에 의해 조정된다.
플라즈마 처리 장치(1)는 가스 공급 라인(24)을 더 구비할 수 있다. 가스 공급 라인(24)은, 전열 가스(예컨대 He 가스)를 정전척(20)의 상면과 기판(W)의 이면 사이에 공급한다. 전열 가스는 전열 가스 공급 기구로부터 가스 공급 라인(24)에 공급된다.
플라즈마 처리 장치(1)는 상부 전극(30)을 더 구비하고 있다. 상부 전극(30)은 기판 지지기(14)의 상측에 설치되어 있다. 상부 전극(30)은 부재(32)를 통해 챔버 본체(12)의 상부에 지지되어 있다. 부재(32)는 절연성을 갖는 재료로 형성되어 있다. 상부 전극(30)과 부재(32)는 챔버 본체(12)의 상부 개구를 폐쇄하고 있다.
상부 전극(30)은 천판(34) 및 지지체(36)를 포함할 수 있다. 천판(34)의 하면은 내부 공간(10s)측의 하면이며, 내부 공간(10s)을 구획하고 있다. 천판(34)은 실리콘 함유 재료로 형성되어 있다. 천판(34)은, 예컨대 실리콘 또는 탄화실리콘으로 형성되어 있다. 천판(34)에는 복수의 가스 토출 구멍(34a)이 형성되어 있다. 복수의 가스 토출 구멍(34a)은 천판(34)을 그 판두께 방향으로 관통하고 있다.
지지체(36)는 천판(34)을 착탈 가능하게 지지한다. 지지체(36)는 알루미늄과 같은 도전성 재료로 형성된다. 지지체(36)의 내부에는 가스 확산실(36a)이 설치되어 있다. 지지체(36)에는 복수의 가스 구멍(36b)이 형성되어 있다. 복수의 가스 구멍(36b)은 가스 확산실(36a)로부터 하측으로 연장되어 있다. 복수의 가스 구멍(36b)은 복수의 가스 토출 구멍(34a)에 각각 연통하고 있다. 지지체(36)에는 가스 도입구(36c)가 형성되어 있다. 가스 도입구(36c)는 가스 확산실(36a)에 접속하고 있다. 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는, 밸브군(41), 유량 제어기군(42) 및 밸브군(43)을 통해 가스 소스군(40)이 접속되어 있다. 가스 소스군(40), 밸브군(41), 유량 제어기군(42) 및 밸브군(43)은 가스 공급부(GS)를 구성하고 있다. 가스 소스군(40)은 복수의 가스 소스를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스는, 방법(MT)에서 이용되는 복수의 가스의 소스를 포함하고 있다. 밸브군(41) 및 밸브군(43)의 각각은 복수의 개폐 밸브를 포함하고 있다. 유량 제어기군(42)은 복수의 유량 제어기를 포함하고 있다. 유량 제어기군(42)의 복수의 유량 제어기의 각각은, 매스플로우 컨트롤러 또는 압력 제어식의 유량 제어기이다. 가스 소스군(40)의 복수의 가스 소스의 각각은, 밸브군(41)의 대응하는 개폐 밸브, 유량 제어기군(42)의 대응하는 유량 제어기 및 밸브군(43)의 대응하는 개폐 밸브를 통해 가스 공급관(38)에 접속되어 있다.
플라즈마 처리 장치(1)에서는, 챔버 본체(12)의 내벽면을 따라 실드(46)가 착탈 가능하게 설치되어 있다. 실드(46)는 지지부(13)의 외주에도 설치되어 있다. 실드(46)는, 챔버 본체(12)에 플라즈마 처리의 부생물이 부착되는 것을 방지한다. 실드(46)는, 예컨대, 알루미늄으로 형성된 부재의 표면에 내부식성을 갖는 막을 형성하는 것에 의해 구성된다. 내부식성을 갖는 막은, 산화이트륨과 같은 세라믹으로 형성된 막일 수 있다.
지지부(13)와 챔버 본체(12)의 측벽의 사이에는 배플 플레이트(48)가 설치되어 있다. 배플 플레이트(48)는, 예컨대, 알루미늄으로 형성된 부재의 표면에 내부식성을 갖는 막을 형성하는 것에 의해 구성된다. 내부식성을 갖는 막은, 산화이트륨과 같은 세라믹으로 형성된 막일 수 있다. 배플 플레이트(48)에는 복수의 관통 구멍이 형성되어 있다. 배플 플레이트(48)의 하측이자 챔버 본체(12)의 바닥부에는 배기구(12e)가 설치되어 있다. 배기구(12e)에는 배기관(52)을 통해 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 압력 조정 밸브 및 터보 분자 펌프와 같은 진공 펌프를 갖고 있다.
플라즈마 처리 장치(1)는, 제1 고주파 전원(62) 및 제2 고주파 전원(64)을 더 구비하고 있다. 제1 고주파 전원(62)은 제1 고주파 전력을 발생시키는 전원이다. 제1 고주파 전력은, 일례로는, 플라즈마의 생성에 적합한 주파수를 갖는다. 제1 고주파 전력의 주파수는, 예컨대 27 MHz∼100 MHz의 범위 내의 주파수이다. 일례에 있어서, 제1 고주파 전력의 주파수는 60 MHz일 수 있다. 제1 고주파 전원(62)은, 정합기(66)를 통해 상부 전극(30)에 접속되어 있다. 정합기(66)는, 제1 고주파 전원(62)의 출력 임피던스와 부하측(상부 전극(30)측)의 임피던스를 정합시키기 위한 회로를 갖고 있다. 또, 제1 고주파 전원(62)은 정합기(66)를 통해 하부 전극(18)에 접속되어 있어도 좋다.
제2 고주파 전원(64)은 제2 고주파 전력을 발생시키는 전원이다. 제2 고주파 전력은 제1 고주파 전력의 주파수보다 낮은 주파수를 갖는다. 제2 고주파 전력은, 기판(W)에 이온을 인입하기 위한 바이어스용의 고주파 전력으로서 이용될 수 있다. 제2 고주파 전력의 주파수는, 예컨대 400 kHz∼40 MHz의 범위 내의 주파수이다. 일례에 있어서, 제2 고주파 전력의 주파수는 40 MHz일 수 있다. 제2 고주파 전원(64)은, 정합기(68) 및 전극 플레이트(16)를 통해 하부 전극(18)에 접속되어 있다. 정합기(68)는, 제2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(18)측)의 임피던스를 정합시키기 위한 회로를 갖고 있다. 또, 플라즈마 처리 장치(1)는, 제1 고주파 전원(62) 및 제2 고주파 전원(64) 중 어느 한쪽만을 구비하고 있어도 좋다.
플라즈마 처리 장치(1)는 제어부(MC)를 더 구비하고 있다. 제어부(MC)는, 프로세서, 메모리와 같은 기억부, 입력 장치, 표시 장치, 신호의 입출력 인터페이스 등을 구비하는 컴퓨터일 수 있다. 제어부(MC)는 플라즈마 처리 장치(1)의 각 부를 제어한다. 제어부(MC)에서는, 오퍼레이터가 플라즈마 처리 장치(1)를 관리하기 위해 커맨드의 입력 조작 등을 입력 장치를 이용하여 행할 수 있다. 또한, 제어부(MC)에서는, 표시 장치에 의해 플라즈마 처리 장치(1)의 가동 상황을 가시화하여 표시할 수 있다. 또한, 제어부(MC)의 기억부에는 제어 프로그램 및 레시피 데이터가 저장되어 있다. 제어 프로그램은, 플라즈마 처리 장치(1)로 각종 처리를 실행하기 위해, 제어부(MC)의 프로세서에 의해 실행된다. 제어부(MC)의 프로세서가, 제어 프로그램을 실행하고, 레시피 데이터에 따라서 플라즈마 처리 장치(1)의 각 부를 제어하는 것에 의해, 방법(MT)이 플라즈마 처리 장치(1)에서 실행된다.
다시 도 1을 참조하여, 방법(MT)에 관해 상세히 설명한다. 이하의 설명에서는, 플라즈마 처리 장치(1)를 이용하여 기판(W)에 방법(MT)이 적용되는 경우를 예로 하여 방법(MT)에 관해 설명한다. 이하의 설명에서는, 도 1에 더하여, 도 4의 (a), 도 4의 (b), 도 4의 (c) 및 도 4의 (d)를 참조한다. 도 4의 (a), 도 4의 (b), 도 4의 (c) 및 도 4의 (d)는 각각, 공정 ST1의 실행후의 상태, 공정 ST21의 실행후의 상태, 공정 ST22의 실행후의 상태, 방법(MT)의 실행후의 상태에서의 일례의 기판의 일부 확대 단면도이다.
도 1에 나타낸 바와 같이, 방법(MT)은 공정 ST1 및 공정 ST2를 포함하고 있다. 일실시형태에서는, 방법(MT)은, 기판(W)이 챔버(10) 내에서 정전척(20)에 의해 유지된 상태로 실행된다.
공정 ST1에서는, 도 4의 (a)에 나타낸 바와 같이, 퇴적물(DP)이 마스크(MK)의 상면(TS)의 위에 선택적으로 형성된다. 공정 ST1에서는, 마스크(MK)의 측면 및 마스크(MK)로부터 노출된 막(EF)의 표면 상에 대한 퇴적물의 형성은 실질적으로 억제된다. 예컨대, 공정 ST1에서는, 개구의 애스펙트비가 1 이상인 경우에, 막(EF)의 표면(상기 개구의 바닥을 구획하는 막(EF)의 표면) 상에 퇴적물이 형성되지 않는다. 여기서, 개구는 마스크(MK)의 개구 또는 마스크(MK)로부터 막(EF)의 내부까지 연속된 개구이다. 일례에서는, (퇴적물(DP)의 두께)/(개구의 폭)이 1 이상이어도 좋고 2 이하이어도 좋다. 공정 ST1에서, 퇴적물(DP)은 원료 가스를 이용한 플라즈마 처리에 의해 형성될 수 있다. 일실시형태에서는, 퇴적물(DP)은, 원료 가스를 포함하는 혼합 가스를 이용한 플라즈마 처리에 의해 형성될 수 있다.
일실시형태의 공정 ST1에서는, 원료 가스로서 탄소 함유 가스, 예컨대 탄화수소 가스가 이용된다. 일실시형태의 공정 ST1에서는, 탄소 함유 가스 및 조정 가스를 포함하는 혼합 가스의 플라즈마가 챔버(10) 내에서 형성된다. 탄화수소 가스는, 예컨대 CH4 가스이다. 조정 가스는 퇴적물(DP)의 양을 조정하는 가스이다. 조정 가스는, 일례에서는 질소 함유 가스이다. 질소 함유 가스는, 예컨대 질소 가스(N2 가스) 또는 NH3 가스이다. 이 실시형태에서는, 혼합 가스의 플라즈마에 포함되는 탄소를 포함하는 화학종이, 마스크(MK)의 상면(TS)의 위에 선택적으로 퇴적하여 퇴적물(DP)을 형성한다.
다른 실시형태의 공정 ST1에서는, 원료 가스로서 실리콘 함유 가스가 이용된다. 일실시형태의 공정 ST1에서는, 실리콘 함유 가스 및 조정 가스를 포함하는 혼합 가스의 플라즈마가 챔버(10) 내에서 형성된다. 실리콘 함유 가스는, 예컨대 아미노실란 가스이다. 조정 가스는, 형성되는 퇴적물(DP)의 두께를 조정하는 가스이다. 조정 가스는 희가스 또는 질소 함유 가스를 포함한다. 희가스는, 예컨대 아르곤 가스 또는 헬륨 가스이다. 질소 함유 가스는, 예컨대 질소 가스(N2 가스) 또는 NH3 가스이다. 조정 가스는, 할로겐계 가스(할로겐 원소를 함유하는 가스)를 더 포함하고 있어도 좋다. 이 실시형태에서는, 혼합 가스의 플라즈마에 포함되는 실리콘을 포함하는 화학종이, 마스크(MK)의 상면(TS)의 위에 선택적으로 퇴적하여 퇴적물(DP)을 형성한다. 이 실시형태의 공정 ST1에서는, 퇴적물(DP)은, 예컨대 실리콘, 산소 및 탄소를 포함할 수 있다. 퇴적물(DP)은, 예컨대 SiOC로 형성된다. 이 실시형태에서는, 막(EF)은, 예컨대 실리콘 질화막 또는 탄화실리콘막이다.
공정 ST1의 실행을 위해, 제어부(MC)는, 혼합 가스를 챔버(10) 내에 공급하도록 가스 공급부(GS)를 제어한다. 제어부(MC)는, 챔버(10) 내의 압력을 지정된 압력으로 설정하도록 배기 장치(50)를 제어한다. 제어부(MC)는, 제1 고주파 전력 및/또는 제2 고주파 전력을 공급하도록 제1 고주파 전원(62) 및/또는 제2 고주파 전원(64)을 제어한다. 공정 ST1에서는, 제1 고주파 전력 및 제2 고주파 전력 중 제2 고주파 전력만이 공급되어도 좋다.
이하, 도 5 및 도 6을 참조한다. 도 5는, 하나의 예시적 실시형태에 관한 방법에서의 공정 ST1의 흐름도이다. 도 6은, 도 5에 나타내는 공정 ST1에 관련된 일례의 타이밍차트이다. 도 6에서, 횡축은 시간을 나타내고 있다. 도 6에서, 종축은, 고주파 전력, 실리콘 함유 가스의 유량 및 조정 가스의 유량을 나타내고 있다.
일실시형태의 공정 ST1에서는, 공정 ST11과 공정 ST12가 교대로 반복된다. 공정 ST1에서는, 공정 S13이 실행되어 정지 조건이 만족되는지 아닌지 판정된다. 정지 조건은, 공정 ST11과 공정 ST12의 반복 횟수가 소정 횟수에 도달했을 때에 만족된다. 공정 ST13에서 정지 조건이 만족되지 않았다고 판정되면, 공정 ST11 및 공정 ST12가 다시 실행된다. 한편, 공정 ST13에서 정지 조건이 만족되었다고 판정되면, 공정 ST1이 종료한다.
공정 ST11에서는, 챔버(10) 내에 혼합 가스가 공급된다. 혼합 가스는 실리콘 함유 가스 및 조정 가스를 포함한다. 공정 ST12에서는, 챔버(10) 내에 조정 가스가 공급된다. 공정 ST12의 실행중에 실리콘 함유 가스의 챔버(10) 내에 대한 공급은 정지된다. 실리콘 함유 가스는, 예컨대 아미노실란 가스이다. 조정 가스는, 형성되는 퇴적물(DP)의 두께를 조정하는 가스이다. 조정 가스는 희가스 또는 질소 함유 가스를 포함한다. 희가스는, 예컨대 아르곤 가스 또는 헬륨 가스이다. 질소 함유 가스는, 예컨대 질소 가스(N2 가스) 또는 NH3 가스이다. 조정 가스는, 할로겐계 가스(할로겐 원소를 함유하는 가스)를 더 포함하고 있어도 좋다. 공정 ST11의 실행중에 혼합 가스의 플라즈마가 챔버(10) 내에서 생성된다. 공정 ST11에서는, 실리콘 함유 가스의 해리에 의해 생성된 화학종이 마스크(MK)의 상면(TS)의 위에 퇴적한다. 공정 ST12의 실행중에 조정 가스의 플라즈마가 챔버(10) 내에서 생성된다. 공정 ST12에서는, 마스크(MK)의 상면(TS)의 위에서 연장되어 있는 화학종이, 조정 가스(예컨대 질소 함유 가스)의 플라즈마로부터의 이온과 반응한다. 그 결과, 퇴적물(DP)이 형성된다.
공정 ST11에서의 고주파 전력의 파워 레벨은, 공정 ST12에서의 고주파 전력의 파워 레벨보다 낮아도 좋다. 공정 ST11 및 공정 ST12에서는, 제1 고주파 전력 및 제2 고주파 전력의 쌍방 또는 일방이 고주파 전력으로서 이용된다. 일실시형태에서는, 제1 고주파 전력만이 고주파 전력으로서 이용된다. 또, 공정 ST11에서의 고주파 전력의 파워 레벨은, 공정 ST12에서의 고주파 전력의 파워 레벨과 실질적으로 동등해도 좋다.
공정 ST11의 실행을 위해, 제어부(MC)는, 혼합 가스를 챔버(10) 내에 공급하도록 가스 공급부(GS)를 제어한다. 공정 ST11의 실행을 위해, 제어부(MC)는 챔버(10) 내의 압력을 지정된 압력으로 설정하도록 배기 장치(50)를 제어한다. 공정 ST11의 실행을 위해, 제어부(MC)는, 제1 고주파 전력 및/또는 제2 고주파 전력을 공급하도록 제1 고주파 전원(62) 및/또는 제2 고주파 전원(64)을 제어한다.
공정 ST12의 실행을 위해, 제어부(MC)는 조정 가스를 챔버(10) 내에 공급하도록 가스 공급부(GS)를 제어한다. 공정 ST12의 실행을 위해, 제어부(MC)는, 챔버(10) 내의 압력을 지정된 압력으로 설정하도록 배기 장치(50)를 제어한다. 공정 ST12의 실행을 위해, 제어부(MC)는, 제1 고주파 전력 및/또는 제2 고주파 전력을 공급하도록 제1 고주파 전원(62) 및/또는 제2 고주파 전원(64)을 제어한다.
다시 도 1을 참조한다. 방법(MT)에서는, 이어서 공정 ST2가 실행된다. 공정 ST2에서는, 막(EF)이 에칭된다. 도 7은, 일례의 공정 ST2의 흐름도이다. 도 7에 나타낸 바와 같이, 일실시형태에 있어서, 공정 ST2는 공정 ST21 및 공정 ST22를 포함한다.
공정 ST2에서는, 공정 ST21 및 공정 ST22는 교대로 반복되어도 좋다. 이 경우의 공정 ST2에서는, 공정 S23가 실행되어 정지 조건이 만족되는지 아닌지 판정된다. 정지 조건은, 공정 ST21과 공정 ST22의 반복 횟수가 소정 횟수에 도달했을 때에 만족된다. 공정 ST23에서 정지 조건이 만족되지 않았다고 판정되면, 공정 ST21 및 공정 ST22가 다시 실행된다. 한편, 공정 ST23에서 정지 조건이 만족되었다고 판정되면, 공정 ST2가 종료한다.
공정 ST21에서는, 처리 가스의 플라즈마에 포함되는 화학종의 층(CL)이 기판(W) 상에 형성된다(도 4의 (b) 참조). 일실시형태에 있어서, 막(EF)은 실리콘 함유막이다. 막(EF)은, 예컨대 실리콘 산화막이다. 이 실시형태에 있어서, 공정 ST21에서 이용되는 처리 가스는 할로겐 원소 및 탄소를 포함한다. 처리 가스는, 예컨대 플루오로카본 가스를 포함한다. 처리 가스는, 산소 함유 가스 및/또는 희가스를 포함하고 있어도 좋다. 공정 ST21에서는, 처리 가스의 플라즈마로부터의 화학종(예컨대 플루오로카본)이 기판(W) 상에 퇴적하여 층(CL)을 형성한다.
공정 ST22에서는, 층(CL) 내의 화학종과 막(EF)의 구성 재료를 반응시키기 위해, 불활성 가스의 플라즈마로부터 이온이 기판(W)에 공급된다. 불활성 가스는, 아르곤 가스와 같은 희가스일 수 있다. 불활성 가스의 플라즈마로부터 이온이 층(CL)에 공급되면, 층(CL) 내의 화학종과 막(EF)의 구성 재료의 반응이 촉진되고, 반응 생성물이 배기된다. 그 결과, 막(EF)이 에칭된다(도 4의 (c) 참조).
공정 ST21의 실행을 위해, 제어부(MC)는, 처리 가스를 챔버(10) 내에 공급하도록 가스 공급부(GS)를 제어한다. 공정 ST21의 실행을 위해, 제어부(MC)는, 챔버(10) 내의 압력을 지정된 압력으로 설정하도록 배기 장치(50)를 제어한다. 공정 ST21의 실행을 위해, 제어부(MC)는, 제1 고주파 전력 및/또는 제2 고주파 전력을 공급하도록 제1 고주파 전원(62) 및/또는 제2 고주파 전원(64)을 제어한다.
공정 ST22의 실행을 위해, 제어부(MC)는, 불활성 가스를 챔버(10) 내에 공급하도록 가스 공급부(GS)를 제어한다. 공정 ST22의 실행을 위해, 제어부(MC)는, 챔버(10) 내의 압력을 지정된 압력으로 설정하도록 배기 장치(50)를 제어한다. 공정 ST22의 실행을 위해, 제어부(MC)는, 제1 고주파 전력 및/또는 제2 고주파 전력을 공급하도록 제1 고주파 전원(62) 및/또는 제2 고주파 전원(64)을 제어한다.
도 1에 나타낸 바와 같이, 공정 ST1 및 공정 ST2는 교대로 반복되어도 좋다. 이 경우에, 방법(MT)은, 도 1에 도시한 바와 같이 공정 ST3을 더 포함한다. 공정 ST3에서는, 정지 조건이 만족되는지 아닌지 판정된다. 정지 조건은, 공정 ST1과 공정 ST2의 반복 횟수가 소정 횟수에 도달했을 때에 만족된다. 공정 ST3에서 정지 조건이 만족되지 않았다고 판정되면, 공정 ST1 및 공정 ST2가 다시 실행된다. 한편, 공정 ST3에서 정지 조건이 만족되었다고 판정되면, 방법(MT)이 종료한다. 방법(MT)이 종료했을 때에는, 막(EF)은, 도 4의 (d)에 나타낸 바와 같이, 하지 영역(UR)이 노출되도록 에칭된 상태로 되어 있어도 좋다.
방법(MT)에 의하면, 마스크(MK)의 상면(TS)의 위에 선택적으로 형성된 퇴적물(DP)에 의해, 막(EF)의 에칭중에 마스크(MK)가 보호된다. 따라서, 막(EF)의 에칭에 의한 마스크(MK)의 막두께 감소가 억제된다. 또한, 퇴적물(DP)은 마스크(MK)의 상면(TS)의 위에 선택적으로 형성되기 때문에, 퇴적물(DP)에 의한 막(EF)의 에칭 효율의 저하가 억제된다.
이하, 도 8, 도 9의 (a), 도 9의 (b), 도 9의 (c) 및 도 9의 (d)를 참조한다. 도 8은, 다른 예의 공정 ST2의 흐름도이다. 도 9의 (a), 도 9의 (b), 도 9의 (c) 및 도 9의 (d)는 각각, 공정 ST1의 실행후의 상태, 공정 ST25의 실행후의 상태, 공정 ST26의 실행후의 상태, 방법(MT)의 실행후의 상태에서의 일례의 기판의 일부 확대 단면도이다.
다른 예시적 실시형태에 있어서, 방법(MT)의 공정 ST2는, 도 8에 도시한 바와 같이 공정 ST25 및 공정 ST26을 포함하고 있어도 좋다. 공정 ST25 및 공정 ST26은 교대로 반복되어도 좋다. 이 경우의 공정 ST2에서는, 공정 S27이 실행되어 정지 조건이 만족되는지 아닌지 판정된다. 정지 조건은, 공정 ST25와 공정 ST26의 반복 횟수가 소정 횟수에 도달했을 때에 만족된다. 공정 ST27에서 정지 조건이 만족되지 않았다고 판정되면, 공정 ST25 및 공정 ST26이 다시 실행된다. 한편, 공정 ST27에서 정지 조건이 만족되었다고 판정되면, 공정 ST2가 종료한다.
도 8에 나타내는 공정 ST2를 포함하는 방법(MT)에서는, 막(EF)은 실리콘 질화막 또는 탄화실리콘막일 수 있다. 도 8에 나타내는 공정 ST2를 포함하는 방법(MT)에서도, 공정 ST1에서 퇴적물(DP)이 막(EF) 위에 동일하게 형성된다(도 9의 (a) 참조).
공정 ST25에서는, 제1 처리 가스의 플라즈마로부터의 이온에 의해 막(EF)의 적어도 일부가 개질된다. 막(EF)의 적어도 일부는 막(EF)의 노출된 표면을 포함한다. 공정 ST25에 의해, 막(EF)의 적어도 일부로 개질 영역(MR)이 형성된다(도 9의 (b) 참조).
막(EF)이 실리콘 질화막인 경우에, 제1 처리 가스는 수소 함유 가스를 포함할 수 있다. 수소 함유 가스는, 예컨대 수소 가스(H2 가스)이다. 막(EF)이 탄화실리콘막인 경우에, 제1 처리 가스는 질소 함유 가스를 포함할 수 있다. 질소 함유 가스는, 예컨대 질소 가스(N2 가스) 또는 NH3 가스이다. 공정 ST25에서는, 막(EF)의 내부에 이온을 침입시키기 위해, 제1 고주파 전력에 더하여 제2 고주파 전력이 이용되어 이온이 막(EF)에 인입된다.
공정 ST26에서는, 제2 처리 가스의 플라즈마로부터의 화학종에 의해, 개질 영역(MR)이 선택적으로 에칭된다. 막(EF)이 실리콘 질화막인 경우 및 막(EF)이 탄화실리콘막인 경우에, 제2 처리 가스는 불소 함유 가스 및 수소 가스(H2 가스)를 포함한다. 불소 함유 가스는, 예컨대 NF3 가스이다. 또, 다른 불소 함유 가스가 이용되어도 좋다. 제2 처리 가스의 플라즈마로부터의 화학종에 의하면, 퇴적물(DP)의 에칭이 억제되고, 개질 영역(MR)이 선택적으로 에칭된다.
공정 ST25의 실행을 위해, 제어부(MC)는, 제1 처리 가스를 챔버(10) 내에 공급하도록 가스 공급부(GS)를 제어한다. 공정 ST25의 실행을 위해, 제어부(MC)는, 챔버(10) 내의 압력을 지정된 압력으로 설정하도록 배기 장치(50)를 제어한다. 공정 ST25의 실행을 위해, 제어부(MC)는, 제1 고주파 전력 및 제2 고주파 전력을 공급하도록 제1 고주파 전원(62) 및 제2 고주파 전원(64)을 제어한다.
공정 ST26의 실행을 위해, 제어부(MC)는, 제2 처리 가스를 챔버(10) 내에 공급하도록 가스 공급부(GS)를 제어한다. 공정 ST26의 실행을 위해, 제어부(MC)는, 챔버(10) 내의 압력을 지정된 압력으로 설정하도록 배기 장치(50)를 제어한다. 공정 ST26의 실행을 위해, 제어부(MC)는, 제1 고주파 전력 및/또는 제2 고주파 전력을 공급하도록 제1 고주파 전원(62) 및/또는 제2 고주파 전원(64)을 제어한다.
이러한 방법(MT)이 종료했을 때에는, 막(EF)은, 도 9의 (d)에 나타낸 바와 같이, 하지 영역(UR)이 노출되도록 에칭된 상태로 되어 있어도 좋다.
일실시형태의 공정 ST1에서는, 제1 처리 가스의 플라즈마로부터의 이온이 퇴적물(DP)을 관통하여 마스크(MK)에 도달하지 않도록 퇴적물(DP)의 두께가 설정되어도 좋다. 퇴적물(DP)의 두께는, 공정 ST1의 처리 시간 및/또는 공정 ST1에서 이용되는 고주파 전력의 파워 레벨의 조정에 의해 제어될 수 있다. 여기서, 도 10을 참조한다. 도 10은, 수소 이온이 막 내에서 도달하는 표면으로부터의 깊이의 계산 결과를 나타내는 그래프이다. 도 10에서, 횡축은 수소 이온이 막 내에서 도달하는 표면으로부터의 깊이를 나타내고 있고, 종축은 수소 이온의 농도를 나타내고 있다. 도 10에 나타낸 바와 같이, 수소 이온이 막 내에 침입하는 깊이는, 수소 이온의 에너지가 증가함에 따라서 깊어진다. 따라서, 공정 ST1에서 형성하는 퇴적물(DP)의 두께를, 공정 ST2에서 기판(W)에 공급하는 이온의 에너지에 따라서 미리 설정해 두는 것에 의해, 공정 ST2에서 이온이 퇴적물(DP)을 관통하여 마스크(MK)에 도달하는 것을 억제할 수 있다.
이하, 도 11을 참조한다. 도 11은, 도 1에 나타내는 방법의 실행에 이용될 수 있는 일례의 처리 시스템을 개략적으로 나타내는 도면이다. 일실시형태에서는, 공정 ST1의 실행에서 이용되는 플라즈마 처리 장치(이하, 「제1 플라즈마 처리 장치(1a)」라고 함)와 공정 ST2의 실행에서 이용되는 플라즈마 처리 장치(이하, 「제2 플라즈마 처리 장치(1b)」라고 함)는 서로 달라도 좋다. 이들 플라즈마 처리 장치는, 서로 진공 반송계를 통해 접속되어 있어도 좋다. 이 실시형태의 방법(MT)의 실행을 위해, 도 11에 나타내는 처리 시스템이 이용될 수 있다.
도 11에 나타내는 처리 시스템(PS)은, 대(2a∼2d), 용기(4a∼4d), 로더 모듈(LM), 얼라이너(AN), 로드록 모듈(LL1, LL2), 프로세스 모듈(PM1∼PM6), 반송 모듈(TF) 및 제어부(MC)를 구비하고 있다. 또, 처리 시스템(PS)에서의 대의 갯수, 용기의 갯수, 로드록 모듈의 갯수는 2 이상의 임의의 갯수일 수 있다. 또한, 프로세스 모듈의 갯수는 2 이상의 임의의 갯수일 수 있다.
대(2a∼2d)는, 로더 모듈(LM)의 하나의 가장자리를 따라서 배열되어 있다. 용기(4a∼4d)는 각각 대(2a∼2d) 위에 탑재되어 있다. 용기(4a∼4d)의 각각은, 예컨대, FOUP(Front Opening Unified Pod)라고 칭해지는 용기이다. 용기(4a∼4d)의 각각은, 그 내부에 기판(W)을 수용하도록 구성되어 있다.
로더 모듈(LM)은 챔버를 갖는다. 로더 모듈(LM)의 챔버 내의 압력은 대기압으로 설정된다. 로더 모듈(LM)의 챔버 내에는 반송 장치(TU1)가 설치되어 있다. 반송 장치(TU1)는, 예컨대 다관절 로보트이며, 제어부(MC)에 의해 제어된다. 반송 장치(TU1)는, 용기(4a∼4d)의 각각과 얼라이너(AN)의 사이, 얼라이너(AN)와 로드록 모듈(LL1∼LL2)의 각각의 사이, 로드록 모듈(LL1∼LL2)의 각각과 용기(4a∼4d)의 각각의 사이에서 기판(W)을 반송하도록 구성되어 있다. 얼라이너(AN)는 로더 모듈(LM)에 접속되어 있다. 얼라이너(AN)는 기판(W)의 위치 조정(위치의 교정)을 행하도록 구성되어 있다.
로드록 모듈(LL1) 및 로드록 모듈(LL2)의 각각은, 로더 모듈(LM)과 반송 모듈(TF)의 사이에 설치되어 있다. 로드록 모듈(LL1) 및 로드록 모듈(LL2)의 각각은 예비 감압실을 제공하고 있다.
반송 모듈(TF)은, 로드록 모듈(LL1) 및 로드록 모듈(LL2)에 게이트 밸브를 통해 접속되어 있다. 반송 모듈(TF)은 감압 가능한 반송 챔버(TC)를 갖고 있다. 반송 챔버(TC) 내에는 반송 장치(TU2)가 설치되어 있다. 반송 장치(TU2)는, 예컨대 다관절 로보트이며, 제어부(MC)에 의해 제어된다. 반송 장치(TU2)는, 로드록 모듈(LL1∼LL2)의 각각과 프로세스 모듈(PM1∼PM6)의 각각의 사이, 및, 프로세스 모듈(PM1∼PM6) 중 임의의 2개의 프로세스 모듈의 사이에서, 기판(W)을 반송하도록 구성되어 있다.
프로세스 모듈(PM1∼PM6)의 각각은, 전용 기판 처리를 행하도록 구성된 처리 장치이다. 프로세스 모듈(PM1∼PM6) 중 하나의 프로세스 모듈은 제1 플라즈마 처리 장치(1a)이다. 프로세스 모듈(PM1∼PM6) 중 다른 하나의 프로세스 모듈은 제2 플라즈마 처리 장치(1b)이다. 도 11에 나타내는 예에서는, 프로세스 모듈(PM1)이 제1 플라즈마 처리 장치(1a)이며, 프로세스 모듈(PM2)이 제2 플라즈마 처리 장치(1b)이다. 일실시형태에 있어서, 제1 플라즈마 처리 장치(1a) 및 제2 플라즈마 처리 장치(1b)의 각각은, 플라즈마 처리 장치(1)와 동일한 플라즈마 처리 장치일 수 있다.
전술한 반송 모듈(TF)은 진공 반송계를 구성하고 있다. 반송 모듈(TF)은, 제1 플라즈마 처리 장치(1a)와 제2 플라즈마 처리 장치(1b)의 사이에서 기판을 반송하도록 구성되어 있다.
제어부(MC)는, 처리 시스템(PS)에서는, 상기 처리 시스템(PS)의 각 부, 예컨대, 제1 플라즈마 처리 장치(1a), 제2 플라즈마 처리 장치(1b), 반송 모듈(TF)을 제어하도록 구성되어 있다. 공정 ST1의 실행을 위한 제1 플라즈마 처리 장치(1a)의 각 부의 제어부(MC)에 의한 제어는, 전술한 공정 ST1의 실행을 위한 플라즈마 처리 장치(1)의 각 부의 제어부(MC)에 의한 제어와 동일하다. 공정 ST2의 실행을 위한 제2 플라즈마 처리 장치(1b)의 각 부의 제어부(MC)에 의한 제어는, 전술한 공정 ST2의 실행을 위한 플라즈마 처리 장치(1)의 각 부의 제어부(MC)에 의한 제어와 동일하다.
제어부(MC)는, 공정 ST1의 실행후, 공정 ST2의 실행전에, 기판(W)을 반송 모듈(TF)의 감압된 챔버를 통해 제1 플라즈마 처리 장치(1a)의 챔버(10)의 내부 공간(10s)으로부터 제2 플라즈마 처리 장치(1b)의 챔버(10)의 내부 공간(10s)에 반송한다. 이 반송을 위해, 제어부(MC)는 반송 모듈(TF)을 제어한다. 즉, 방법(MT)에서는, 적어도 공정 ST1의 개시 시점으로부터 공정 ST2의 종료 시점까지의 동안, 기판(W)은 대기에 노출되지 않는다. 환언하면, 적어도 공정 ST1의 개시 시점으로부터 공정 ST2의 종료 시점까지의 동안, 기판(W)이 배치되어 있는 환경에서 진공을 파괴하지 않고 기판(W)이 처리된다.
이상, 여러가지 예시적 실시형태에 관해 설명했지만, 전술한 예시적 실시형태에 한정되지 않으며, 여러가지 생략, 치환 및 변경이 이루어져도 좋다. 또한, 상이한 실시형태에서의 요소를 조합하여 다른 실시형태를 형성하는 것이 가능하다.
예컨대, 방법(MT)의 실행에서 이용되는 하나 이상의 플라즈마 처리 장치의 각각은, 임의의 타입의 플라즈마 처리 장치이어도 좋다. 그와 같은 플라즈마 처리 장치는, 유도 결합형의 플라즈마 처리 장치 또는 플라즈마의 생성을 위해 마이크로파와 같은 표면파를 이용하는 플라즈마 처리 장치이어도 좋다. 또한, 제1 플라즈마 처리 장치(1a) 및 제2 플라즈마 처리 장치(1b)는, 서로 다른 타입의 플라즈마 처리 장치이어도 좋다.
이상의 설명으로부터, 본 개시의 여러가지 실시형태는 설명의 목적으로 본 명세서에서 설명되었고, 본 개시의 범위 및 주지로부터 일탈하지 않고 여러가지로 변경할 수 있는 것이 이해될 것이다. 따라서, 본 명세서에 개시한 여러가지 실시형태는 한정하는 것을 의도하지 않으며, 실제의 범위와 주지는 첨부한 특허청구범위에 의해 나타나 있다.

Claims (9)

  1. 기판의 막을 에칭하는 방법으로서,
    상기 막 및 상기 막 위에 마스크를 갖는 상기 기판을 준비하는 공정과,
    상기 마스크의 상면의 위에 선택적으로 퇴적물을 형성하는 공정과,
    상기 퇴적물을 형성하는 공정의 후에, 상기 막을 에칭하는 공정
    을 포함하고,
    상기 에칭하는 공정은,
    상기 기판 상에, 처리 가스로부터의 플라즈마에 포함되는 화학종의 층을 형성하는 공정과,
    상기 화학종과 상기 막을 반응시키기 위해, 상기 기판에 불활성 플라즈마로부터 이온을 공급하는 공정
    을 포함하는 것인, 기판의 막을 에칭하는 방법.
  2. 제1항에 있어서, 상기 막은 실리콘 함유막이며,
    상기 처리 가스는 할로겐 원소 및 탄소를 포함하는 가스인 것인, 기판의 막을 에칭하는 방법.
  3. 기판의 막을 에칭하는 방법으로서,
    상기 막 및 상기 막 위에 마스크를 갖는 상기 기판을 준비하는 공정과,
    상기 마스크의 상면의 위에 선택적으로 퇴적물을 형성하는 공정과,
    상기 퇴적물을 형성하는 공정의 후에, 상기 막을 에칭하는 공정
    을 포함하고,
    상기 에칭하는 공정은,
    제1 처리 가스의 플라즈마로부터의 이온에 의해, 상기 막의 노출된 표면을 포함하는 상기 막의 적어도 일부를 개질하는 공정으로서, 상기 적어도 일부로 개질 영역이 형성되는 상기 개질하는 공정과,
    제2 처리 가스의 플라즈마로부터의 화학종에 의해, 상기 개질 영역을 선택적으로 에칭하는 공정
    을 포함하는 것인, 기판의 막을 에칭하는 방법.
  4. 제3항에 있어서, 상기 기판의 상기 막은 실리콘 질화막이며,
    상기 제1 처리 가스는 수소 함유 가스를 포함하고,
    상기 제2 처리 가스는 불소 함유 가스 및 수소 가스를 포함하는 것인, 기판의 막을 에칭하는 방법.
  5. 제3항에 있어서, 상기 기판의 상기 막은 탄화실리콘막이며,
    상기 제1 처리 가스는 질소 함유 가스를 포함하고,
    상기 제2 처리 가스는 불소 함유 가스 및 수소 가스를 포함하는 것인, 기판의 막을 에칭하는 방법.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 처리 가스의 상기 플라즈마로부터의 상기 이온이 상기 퇴적물을 관통하여 마스크에 도달하지 않도록 상기 퇴적물의 두께가 설정되는 것인, 기판의 막을 에칭하는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 퇴적물을 형성하는 공정은 챔버 내에서 실행되고,
    상기 퇴적물을 형성하는 공정은, 탄소 함유 가스 및 상기 퇴적물의 양을 조정하는 조정 가스를 포함하는 혼합 가스로부터 플라즈마를 생성하는 공정, 탄소를 포함하는 상기 퇴적물을 상기 마스크의 상기 상면 위에 형성하는 공정을 포함하는 것인, 기판의 막을 에칭하는 방법.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 퇴적물을 형성하는 공정은 챔버 내에서 실행되고,
    상기 퇴적물을 형성하는 공정은,
    상기 챔버 내에 실리콘 함유 가스 및 상기 퇴적물의 양을 조정하는 조정 가스를 포함하는 혼합 가스를 공급하는 공정,
    상기 챔버 내에 상기 조정 가스를 공급하는 공정,
    상기 혼합 가스를 공급하는 공정과 상기 조정 가스를 공급하는 공정을 교대로 반복하는 공정, 및
    상기 챔버 내에서 상기 혼합 가스로부터 플라즈마를 생성하기 위해 고주파 전력을 공급하는 공정을 포함하는 것인, 기판의 막을 에칭하는 방법.
  9. 제7항 또는 제8항에 있어서, 상기 플라즈마 처리 장치는,
    상기 챔버와,
    하부 전극을 가지며, 상기 챔버 내에서 상기 기판을 지지하도록 구성된 기판 지지기와,
    상기 챔버 내의 공간을 통해 상기 기판 지지기의 상측에 설치된 상부 전극과,
    상기 상부 전극에 전기적으로 접속되어 있고, 제1 고주파 전력을 발생시키도록 구성된 제1 고주파 전원과,
    상기 하부 전극에 전기적으로 접속되어 있고, 제1 고주파 전력의 주파수보다 낮은 주파수를 갖는 제2 고주파 전력을 발생시키도록 구성된 제2 고주파 전원
    을 구비하는 것인, 기판의 막을 에칭하는 방법.
KR1020200006760A 2019-01-18 2020-01-17 막을 에칭하는 방법 KR20200090133A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-007137 2019-01-18
JP2019007137A JP7174634B2 (ja) 2019-01-18 2019-01-18 膜をエッチングする方法

Publications (1)

Publication Number Publication Date
KR20200090133A true KR20200090133A (ko) 2020-07-28

Family

ID=71610106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200006760A KR20200090133A (ko) 2019-01-18 2020-01-17 막을 에칭하는 방법

Country Status (5)

Country Link
US (2) US11127598B2 (ko)
JP (1) JP7174634B2 (ko)
KR (1) KR20200090133A (ko)
CN (1) CN111463123B (ko)
TW (1) TWI833873B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220103120A (ko) * 2020-09-18 2022-07-21 도쿄엘렉트론가부시키가이샤 에칭 방법, 플라즈마 처리 장치, 기판 처리 시스템 및 프로그램

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
KR20230004014A (ko) 2021-06-30 2023-01-06 삼성전자주식회사 반도체 소자 제조 방법
WO2023127817A1 (ja) * 2021-12-28 2023-07-06 東京エレクトロン株式会社 基板処理方法及びプラズマ処理装置
WO2023239617A1 (en) * 2022-06-09 2023-12-14 Lam Research Corporation In situ declogging in plasma etching

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015173240A (ja) 2014-02-24 2015-10-01 東京エレクトロン株式会社 エッチング方法
JP2018098480A (ja) 2016-12-13 2018-06-21 東京エレクトロン株式会社 窒化シリコンから形成された第１領域を酸化シリコンから形成された第２領域に対して選択的にエッチングする方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US6235643B1 (en) * 1999-08-10 2001-05-22 Applied Materials, Inc. Method for etching a trench having rounded top and bottom corners in a silicon substrate
GB0001179D0 (en) * 2000-01-19 2000-03-08 Trikon Holdings Ltd Methods & apparatus for forming a film on a substrate
WO2004003988A1 (ja) * 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
JP4928832B2 (ja) * 2006-05-25 2012-05-09 東京エレクトロン株式会社 エッチング方法及びコンピュータ読み取り可能な記録媒体
MY148830A (en) * 2006-08-22 2013-06-14 Lam Res Corp Method for plasma etching performance enhancement
US8187486B1 (en) 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
JP2009148847A (ja) * 2007-12-19 2009-07-09 Canon Inc 異方性エッチングによる構造体の作製方法、及びエッチングマスク付きシリコン基板
WO2012118951A2 (en) * 2011-03-01 2012-09-07 King Abdullah University Of Science And Technology Silicon germanium mask for deep silicon etching
FR2984594A1 (fr) * 2011-12-20 2013-06-21 St Microelectronics Crolles 2 Procede de realisation d'une tranchee profonde dans un substrat de composant microelectronique
JP2014082228A (ja) * 2012-10-12 2014-05-08 Tokyo Electron Ltd プラズマエッチング方法
JP6230898B2 (ja) * 2013-12-13 2017-11-15 東京エレクトロン株式会社 エッチング方法
US9418867B2 (en) * 2014-01-10 2016-08-16 Applied Materials, Inc. Mask passivation using plasma
JP6529357B2 (ja) * 2015-06-23 2019-06-12 東京エレクトロン株式会社 エッチング方法
US9659788B2 (en) * 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US10256076B2 (en) * 2015-10-22 2019-04-09 Applied Materials, Inc. Substrate processing apparatus and methods
KR102362462B1 (ko) * 2016-03-29 2022-02-14 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
JP6606464B2 (ja) * 2016-05-20 2019-11-13 東京エレクトロン株式会社 エッチング方法
JP6689674B2 (ja) * 2016-05-30 2020-04-28 東京エレクトロン株式会社 エッチング方法
JP6759004B2 (ja) * 2016-08-29 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
JP7008474B2 (ja) * 2016-11-30 2022-01-25 東京エレクトロン株式会社 プラズマエッチング方法
US10319613B2 (en) * 2016-12-13 2019-06-11 Tokyo Electron Limited Method of selectively etching first region made of silicon nitride against second region made of silicon oxide
JP6861535B2 (ja) * 2017-02-28 2021-04-21 東京エレクトロン株式会社 処理方法及びプラズマ処理装置
JP7071850B2 (ja) * 2017-05-11 2022-05-19 東京エレクトロン株式会社 エッチング方法
WO2020096817A1 (en) * 2018-11-05 2020-05-14 Lam Research Corporation Directional deposition in etch chamber

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015173240A (ja) 2014-02-24 2015-10-01 東京エレクトロン株式会社 エッチング方法
JP2018098480A (ja) 2016-12-13 2018-06-21 東京エレクトロン株式会社 窒化シリコンから形成された第１領域を酸化シリコンから形成された第２領域に対して選択的にエッチングする方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220103120A (ko) * 2020-09-18 2022-07-21 도쿄엘렉트론가부시키가이샤 에칭 방법, 플라즈마 처리 장치, 기판 처리 시스템 및 프로그램

Also Published As

Publication number Publication date
US20210384039A1 (en) 2021-12-09
JP2020119918A (ja) 2020-08-06
TWI833873B (zh) 2024-03-01
CN111463123B (zh) 2024-04-05
US11594422B2 (en) 2023-02-28
JP7174634B2 (ja) 2022-11-17
TW202040684A (zh) 2020-11-01
CN111463123A (zh) 2020-07-28
US11127598B2 (en) 2021-09-21
US20200234970A1 (en) 2020-07-23

Similar Documents

Publication Publication Date Title
KR20200090133A (ko) 막을 에칭하는 방법
US11664236B2 (en) Method of etching film and plasma processing apparatus
US10811274B2 (en) Etching method and plasma processing apparatus
KR20190079565A (ko) 에칭 방법
US20220122802A1 (en) Etching method, plasma processing apparatus, and processing system
KR20230124008A (ko) 기판 처리 방법 및 기판 처리 장치
US20210082712A1 (en) Method of etching silicon oxide film and plasma processing apparatus
JP2021106212A (ja) エッチング方法、基板処理装置、及び基板処理システム
JP7220603B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
KR20210035073A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TWI840524B (zh) 蝕刻基板之膜之方法及電漿處理裝置
KR20220029478A (ko) 기판 처리 방법 및 플라즈마 처리 장치
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置
CN112786442A (zh) 等离子体处理方法及等离子体处理装置

Legal Events

Date Code Title Description
A201 Request for examination