KR20200085976A - 주사 구동부 - Google Patents

주사 구동부 Download PDF

Info

Publication number
KR20200085976A
KR20200085976A KR1020190001779A KR20190001779A KR20200085976A KR 20200085976 A KR20200085976 A KR 20200085976A KR 1020190001779 A KR1020190001779 A KR 1020190001779A KR 20190001779 A KR20190001779 A KR 20190001779A KR 20200085976 A KR20200085976 A KR 20200085976A
Authority
KR
South Korea
Prior art keywords
node
transistor
signal
voltage
scan
Prior art date
Application number
KR1020190001779A
Other languages
English (en)
Inventor
김종희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190001779A priority Critical patent/KR20200085976A/ko
Priority to US16/734,981 priority patent/US11120745B2/en
Priority to CN202010014177.2A priority patent/CN111415622A/zh
Publication of KR20200085976A publication Critical patent/KR20200085976A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 주사선들 각각과 접속되며, 제11 노드 및 제12 노드의 전압에 대응하여 주사선으로 주사 신호를 공급하는 스테이지들 및 i(i는 2 이상의 자연수)개의 스테이지들과 접속되고 제1 노드 및 제2 노드를 포함하는 선택적 구동 회로를 포함하되, 상기 스테이지들 각각은, 상기 제1 노드 및 상기 제11 노드 사이에 접속되는 제1 접속 트랜지스터와 상기 제2 노드 및 상기 제12 노드 사이에 접속되는 제2 접속 트랜지스터를 포함하고, 상기 제1 접속 트랜지스터 및 상기 제2 접속 트랜지스터는 제2 제어 신호에 의해 턴-온되어 상기 제1 노드 및 상기 제11 노드, 상기 제2 노드 및 상기 제12 노드를 각각 전기적으로 접속시키는, 주사 구동부에 관한 것이다.

Description

주사 구동부{Scan Driver}
본 발명은 주사 구동부에 관한 것이다.
표시 장치는 다수의 화소들을 포함하는 화소부, 주사 구동부, 데이터 구동부, 타이밍 구동부 등을 포함한다. 주사 구동부는 주사선들에 접속되는 스테이지들을 구비하며, 스테이지들은 타이밍 제어부로부터의 신호들에 대응하여 자신과 접속된 주사선으로 주사 신호를 공급한다.
최근, 표시 장치는 화소 회로에 포함된 구동 트랜지스터의 문턱 전압이나 이동도를 센싱함으로써, 화소 회로 외부에서 구동 트랜지스터의 열화나 특성 변화를 보상하는 구동을 수행한다. 이를 위하여 주사 구동부는 센싱선을 통해 센싱 신호를 더 공급하도록 구성될 수 있다. 이때, 한 프레임 기간 동안 특정 화소열을 선택하고, 선택된 화소열에 대한 센싱을 수행할 수 있도록 각각의 스테이지에는 선택적 구동 회로부가 구비될 수 있다.
본 발명의 일 목적은 적어도 하나의 다른 스테이지와 선택적 구동 회로부를 공유하도록 구성되는 스테이지를 제공하는 것이다.
본 발명의 다른 목적은 복수의 스테이지가 하나의 선택적 구동 회로를 공유하도록 구성되는 주사 구동부를 제공하는 것이다.
본 발명의 일 실시 예에 따른 주사 구동부는, 주사선들 각각과 접속되며, 제11 노드 및 제12 노드의 전압에 대응하여 주사선으로 주사 신호를 공급하는 스테이지들 및 i(i는 2 이상의 자연수)개의 스테이지들과 접속되고 제1 노드 및 제2 노드를 포함하는 선택적 구동 회로를 포함하되, 상기 스테이지들 각각은, 상기 제1 노드 및 상기 제11 노드 사이에 접속되는 제1 접속 트랜지스터와 상기 제2 노드 및 상기 제12 노드 사이에 접속되는 제2 접속 트랜지스터를 포함하고, 상기 제1 접속 트랜지스터 및 상기 제2 접속 트랜지스터는 제2 제어 신호에 의해 턴-온되어 상기 제1 노드 및 상기 제11 노드, 상기 제2 노드 및 상기 제12 노드를 각각 전기적으로 접속시킬 수 있다.
또한, 상기 선택적 구동 회로는, 제1 캐리 신호의 입력 단자와 제3 노드 사이에 접속되고, 게이트 전극이 제1 제어 신호의 입력 단자에 접속되는 제1 트랜지스터, 상기 제3 노드와 제1 전원 사이에 접속되고, 게이트 전극이 제4 노드에 접속되는 제2 트랜지스터, 상기 제3 노드와 상기 제4 노드 사이에 접속되고, 게이트 전극은 상기 제1 제어 신호의 입력 단자에 접속되는 제3 트랜지스터, 상기 제1 전원과 상기 제1 노드 사이에 접속되고, 게이트 전극이 상기 제4 노드에 접속되는 제4 트랜지스터, 상기 제4 노드와 제2 전원 사이에 접속되고, 게이트 전극이 상기 제4 노드에 접속되는 제5 트랜지스터 및 상기 제1 전원과 상기 제4 노드 사이에 접속되는 커패시터를 포함할 수 있다.
또한, 상기 제1 캐리 신호와 상기 제1 제어 신호는, 한 프레임 내의 표시 기간 동안 적어도 한 번 중첩될 수 있다.
또한, 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는, 상기 제1 캐리 신호 및 상기 제1 제어 신호에 대응하여 상기 제4 노드의 전압을 제어할 수 있다.
또한, 상기 제4 트랜지스터는, 상기 제4 노드의 전압에 대응하여 턴-온됨에 따라 상기 제1 전원의 전압을 상기 제1 노드에 공급할 수 있다.
또한, 상기 제5 트랜지스터는, 상기 제4 노드의 전압에 대응하여 턴-온됨에 따라 상기 제2 전원의 전압을 상기 제2 노드에 공급할 수 있다.
또한, 상기 제2 제어 신호는, 한 프레임 내의 표시 기간 동안 적어도 하나의 선택된 스테이지로 공급될 수 있다.
또한, 상기 선택된 스테이지는, 상기 표시 기간 사이의 센싱 기간 동안 상기 제11 노드의 전압에 대응하여 제1 주사선으로 제1 주사 신호를 공급하고, 상기 제12 노드의 전압에 대응하여 제2 주사선으로 제2 주사 신호를 공급할 수 있다.
또한, 상기 스테이지들 각각은, 리셋 신호에 응답하여 상기 제11 노드의 전압을 상기 제2 전원의 전압으로 초기화하는 초기화 트랜지스터를 더 포함할 수 있다.
또한, 동일한 선택적 구동 회로에 접속되는 상기 i개의 스테이지들은, 각각 제1 내지 제i 클럭 신호들을 공급받을 수 있다.
또한, 상기 제1 내지 제i 클럭 신호들은, 동일한 주기를 가지며, 제n(n은 2부터 i 사이의 자연수) 클럭 신호가 제n-1 클럭 신호와 비교하여 1/i 주기만큼 위상이 쉬프트된 신호일 수 있다.
또한, 상기 i개의 스테이지들은, 상기 제1 내지 제i 클럭 신호에 대응하여 다음단 스테이지로 캐리 신호를 출력할 수 있다.
본 발명의 실시 예들에 따른 주사 구동부는 화소열들에 대한 선택적 센싱이 가능하게 한다.
또한, 본 발명의 실시 예들에 따른 주사 구동부는 복수의 스테이지가 하나의 선택 회로를 공유하도록 구성됨으로써 표시 장치의 데드 스페이스(Death Space)를 감소시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치를 나타낸 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 3은 도 1에 도시된 주사 구동부를 개략적으로 나타내는 도면이다.
도 4는 도 3에 도시된 선택적 구동 회로 및 스테이지의 일부분을 개략적으로 나타낸 회로도이다.
도 5는 도 3에 도시된 스테이지의 다른 일부분을 개략적으로 나타낸 회로도이다.
도 6은 도 4 및 도 5에 도시된 선택적 구동 회로와 스테이지를 보다 구체적으로 나타낸 회로도이다.
도 7은 도 6에 도시된 스테이지의 구동 방법의 실시 예를 나타내는 파형도이다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치를 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 표시 장치는, 복수의 화소(PX)를 포함하는 표시부(100), 주사 구동부(210), 데이터 구동부(220), 센싱부(230) 및 타이밍 제어부(240)을 포함할 수 있다.
타이밍 제어부(240)는 외부로부터 입력된 신호들에 기초하여 주사 구동제어신호, 데이터 구동제어신호를 생성할 수 있다. 타이밍 제어부(240)에서 생성된 주사 구동제어신호는 주사 구동부(210)로 공급되고, 데이터 구동제어신호(DCS)는 데이터 구동부(220)로 공급될 수 있다.
주사 구동제어신호는 복수의 클럭 신호(CLK1~CLK6, SC_CLK1~SC_CLK6, SS_CLK1~SS_CLK6)와 주사 개시 신호(SSP)를 포함할 수 있다. 주사 개시 신호(SSP)는 첫 번째 주사 신호의 출력 타이밍을 제어할 수 있다.
주사 구동부(210)에 공급되는 복수의 클럭 신호(CLK1~CLK6, SC_CLK1~SC_CLK6, SS_CLK1~SS_CLK6)는 제1 내지 제6 클럭 신호(CLK1~CLK6), 제1 내지 제6 스캔 클럭 신호(SC_CLK1~SC_CLK6), 제1 내지 제6 센싱 클럭 신호(SS_CLK1~SS_CLK6)를 포함할 수 있다. 제1 내지 제6 클럭 신호(CLK1~CLK6)는 주사 개시 신호(SSP)를 쉬프트시키기 위하여 사용될 수 있다. 제1 내지 제6 스캔 클럭 신호(SC_CLK1~SC_CLK6)는 주사 개시 신호(SSP)와 제1 내지 제6 클럭 신호(CLK1~CLK6) 중 적어도 하나에 대응하여 주사 신호를 출력하기 위하여 사용될 수 있다. 제1 내지 제6 센싱 클럭 신호(SS_CLK1~SS_CLK6)는 주사 개시 신호(SSP)와 제1 내지 제6 클럭 신호(CLK1~CLK6) 중 적어도 하나에 대응하여 센싱 신호를 출력하기 위하여 사용될 수 있다. 또한, 주사 구동부(210)는 상술한 클럭 신호들(CLK1~CLK6, SC_CLK1~SC_CLK6, SS_CLK1~SS_CLK6) 외에 다른 클럭 신호를 더 제공받을 수도 있다.
데이터 구동제어신호에는 소스 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어하며, 클럭 신호들은 샘플링 동작을 제어하기 위하여 사용될 수 있다.
주사 구동부(210)는 주사 구동제어신호에 대응하여 주사 신호들을 출력할 수 있다. 주사 구동부(210)는 제1 주사선들(SC1~SCn)로 주사 신호를 순차적으로 공급할 수 있다. 여기서 주사 신호는 화소(PX)들에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압(예를 들면, 하이 레벨의 전압)으로 설정될 수 있다.
주사 구동부(210)는 주사 구동제어신호에 대응하여 센싱 신호들을 출력할 수 있다. 주사 구동부(210)는 제2 주사선들(SS1~SSn) 중 적어도 어느 하나의 제2 주사선으로 센싱 신호를 공급할 수 있다. 여기서 센싱 신호는 화소(PX)들에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압(예를 들면, 하이 레벨의 전압)으로 설정될 수 있다.
데이터 구동부(220)는 데이터 구동제어신호에 대응하여 데이터선(D1~Dm)들로 데이터신호를 공급할 수 있다. 데이터선(D1~Dm)들로 공급된 데이터신호는 주사 신호가 공급된 화소(PX)들로 공급될 수 있다. 이를 위하여, 데이터 구동부(220)는 주사 신호와 동기되도록 데이터선(D1~Dm)들로 데이터신호를 공급할 수 있다.
센싱부(230)는 센싱선들(SL1~SLm)로 센싱 신호가 공급된 화소들로 초기화 전원을 공급하고 화소들의 열화 정보를 측정할 수 있다. 도 1에서는 센싱부(230)가 별개의 구성인 것으로 도시되었으나, 센싱부(230)는 데이터 구동부(220)에 포함될 수도 있다.
표시부(100)는 데이터선들(D1~Dm), 제1 주사선들(SC1~SCn), 제2 주사선들(SS1~SSn) 및 센싱선들(SL1~SLm)과 접속되는 복수의 화소(PX)들을 포함할 수 있다.
화소(PX)들은 외부로부터 제1 전원(ELVDD) 및 제2 전원(ELVSS)을 공급받을 수 있다.
화소(PX)들 각각은 자신과 접속된 제1 주사선(SC1~SCn)으로 주사 신호가 공급될 때 데이터선(D1~Dm)으로부터 데이터 신호를 공급받을 수 있다. 데이터 신호를 공급받은 화소(PX)는 데이터 신호에 대응하여 제1 전원(ELVDD)으로부터 발광 소자(미도시)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어할 수 있다.
이때, 발광 소자는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다. 추가적으로, 제1 전원(ELVDD)은 제2 전원(ELVSS)보다 높은 전압으로 설정될 수 있다.
화소(PX)의 회로구조에 대응하여 화소(PX)에 접속되는 제1 주사선(SC1~SCn)의 수가 복수일 수도 있다.
또한, 경우에 따라 화소(PX)는 제1 주사선(SC1~SCn) 및 데이터선(D1~Dm) 외에 발광 제어선에 접속될 수도 있으며, 이 경우, 발광 제어 신호를 출력하기 위한 발광 구동부가 더 구비될 수 있다.
도 2는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다. 도 2에서는 설명의 편의를 위하여, i번째 제1 주사선(SCi)과 j번째 데이터선(Dj)에 연결된 화소(PX)를 도시하였다.
화소(PX)는 구동 트랜지스터(M1), 스위칭 트랜지스터(M2), 센싱 트랜지스터(M3), 스토리지 커패시터(Cst) 및 발광 소자(OLED)를 포함할 수 있다.
스위칭 트랜지스터(M2)는, j번째 데이터선(Dj)에 연결된 제1 전극, i번째 제1 주사선(SCi)에 연결된 게이트 전극, 및 제1 노드(Na)에 연결된 제2 전극을 포함할 수 있다.
스위칭 트랜지스터(M2)는 i번째 제1 주사선(SCi)으로부터 주사 신호가 공급될 때 턴-온되어, j번째 데이터선(Dj)으로부터 받은 데이터 신호를 스토리지 커패시터(Cst)로 공급할 수 있다. 또는, 제1 노드(Na)의 전위 제어할 수 있다.
이때, 제1 노드(Na)에 연결된 제1 전극과 제2 노드(Nb)에 연결된 제2 전극을 포함하는 스토리지 커패시터(Cst)는 데이터 신호에 대응되는 전압을 충전할 수 있다.
구동 트랜지스터(M1)는, 제1 전원(ELVDD)에 연결된 제1 전극, 발광 소자(OLED)에 연결된 제2 전극, 및 제1 노드(Na)에 연결된 게이트 전극을 포함할 수 있다.
구동 트랜지스터(M1)는 게이트-소스 간 전압 값에 대응하여 발광 소자(OLED)에 흐르는 전류의 양을 제어할 수 있다.
센싱 트랜지스터(M3)는 j번째 센싱선(SLj)에 연결된 제1 전극, 제2 노드(Nb)에 연결된 제2 전극, i번째 제2 주사선(SSi)에 연결된 게이트 전극을 포함할 수 있다. 센싱 트랜지스터(M3)는 i번째 제2 주사선(SSi)으로 센싱 신호가 공급되면 턴 온되어 제2 노드(Nb)의 전위를 제어할 수 있다. 또는, i번째 제2 주사선(SSi)으로 센싱 신호가 공급되면 센싱 트랜지스터(M3)가 턴 온되어 발광 소자(OLED)에 흐르는 전류가 측정될 수 있다.
발광 소자(OLED)는 구동 트랜지스터(M1)의 제2 전극에 연결되는 제1 전극(애노드 전극)과, 제2 전원(ELVSS)에 연결되는 제2 전극(캐소드 전극)을 포함할 수 있다. 발광 소자(OLED)는 구동 트랜지스터(M1)로부터 공급되는 전류의 양에 대응되는 빛을 생성할 수 있다.
도 2에서, 트랜지스터들(M1~M3)의 제1 전극은 소스 전극 및 드레인 전극 중 어느 하나로 설정되고, 트랜지스터들(M1~M3)의 제2 전극은 제1 전극과 다른 전극으로 설정될 수 있다. 예를 들어, 제1 전극이 소스 전극으로 설정되면 제2 전극은 드레인 전극으로 설정될 수 있다.
또한, 트랜지스터들(M1~M3)은 도 2에 도시된 바와 같이 NMOS 트랜지스터일 수 있다.
구동 트랜지스터(M1)의 이동도를 센싱하는 동안에는 제1 주사선(SCi)으로 활성화된 주사 신호가 공급되고 제2 주사선(SSi)으로 활성화된 센싱 신호가 공급된다. 다만, 발광 소자(OLED)에 흐르는 전류를 센싱하여 열화 정보를 획득하기 위하여 구동 트랜지스터(M1)는 턴 오프시키고 센싱 트랜지스터(M3)는 턴 온시킬 필요가 있다. 즉, 발광 소자(OLED)에 흐르는 전류를 센싱하는 동안에 제1 주사선(SCi)으로는 비활성화된 신호가 인가되고 제2 주사선(SSi)으로는 활성화된 신호가 인가되어야 한다. 따라서, 제1 주사선(SCi)으로 공급되는 주사 신호와 제2 주사선(SSi)으로 공급되는 센싱 신호가 분리되어 공급될 필요가 있다.
도 3은 도 1에 도시된 주사 구동부를 개략적으로 나타내는 도면이다.
도 3을 참조하면, 주사 구동부(210)는 복수의 선택적 구동 회로들(SLC1, SLC2) 및 선택적 구동 회로들(SLC1, SLC2) 중 어느 하나에 연결된 복수의 스테이지들(ST1 내지 ST12)을 구비한다.
도 3에서는 2개의 선택적 구동 회로들(SLC1, SLC2)을 예로써 도시하나, 주사 구동부(210)는 이보다 많거나 적은 수의 선택적 구동 회로들을 포함할 수 있다. 또한, 도 2에서는 12개의 스테이지들(ST1 내지 ST12)을 예로써 도시하나, 주사 구동부(210)는 이보다 많거나 적은 수의 스테이지들을 포함할 수 있다.
도 2에서는 주사 구동부(210)에 6개의 클럭 신호들(CLK1 내지 CLK6)이 공급됨에 따라, 하나의 선택적 구동 회로(SLC1, SLC2)에 6개의 스테이지들(ST1 내지 STn)이 접속되는 예가 도시된다. 그러나 본 발명의 기술적 사상은 이로써 한정되지 않으며, 더 많거나 적은 수의 클럭 신호가 주사 구동부(210)로 공급되는 경우에, 하나의 선택적 구동 회로에 클럭 신호의 개수에 대응하는 수의 스테이지들이 접속될 수 있다.
동일한 선택적 구동 회로(SLC1, SLC2)를 공유하는 스테이지들(ST1 내지 STn)은 공통 노드인 제1 노드(N1) 및 제2 노드(N2)를 통해 선택적 구동 회로(SLC1, SLC2)에 접속된다.
선택적 구동 회로들(SLC1, SLC2)은 제1 제어 신호(S1)를 공급받는다. 제1 제어 신호(S1)는 선택적 구동 회로들(SLC1, SLC2)로 공급되는 이전단의 캐리 신호(CR)(예를 들어, 제i-2 캐리 신호(CR(i-2))와 동기화되어 선택적 구동 회로들(SLC1, SLC2)로 공급될 수 있다.
선택적 구동 회로들(SLC1, SLC2)은 이전단의 캐리 신호(CR)를 공급받는다. 이전단의 캐리 신호(CR)는 해당 선택적 구동 회로(SLC1, SLC2)에 연결된 스테이지(ST1 내지 STn) 또는 다른 선택적 구동 회로(SLC1, SLC2)에 연결된 스테이지(ST1 내지 STn) 중 어느 하나로부터 출력되는 캐리 신호(CR)일 수 있으며, 특별히 어느 하나로 제한되지 않는다.
스테이지들(ST1 내지 STn) 각각은 제1 주사선들(S11 내지 S1n) 중 어느 하나 및 제2 주사선들(S21 내지 S2i) 중 어느 하나와 접속되며, 주사 시작 신호(GSP), 클럭 신호(CLK), 제2 제어 신호(S2), 제1 제어 클럭 신호(SC_CLK) 및 제2 제어 클럭 신호(SS_CLK)에 응답하여 제1 주사선들(S11 내지 S1n)로 제1 주사 신호(SC)를 공급하고, 제2 주사선들(S21 내지 S2n)로 제2 주사 신호(SS)를 공급할 수 있다.
제1 스테이지(ST1)는 주사 시작 신호(GSP)에 대응하여 자신과 접속된 제1 주사선(S11)으로 제1 주사 신호(SC)를 공급하고, 제2 주사선(S21)으로 제2 주사 신호(SS)를 공급한다. 나머지 스테이지들(ST2 내지 STn)은 이전단 스테이지로부터 공급되는 캐리 신호(CR)에 대응하여 자신과 접속된 제1 주사선(S12 내지 S1n)으로 제1 주사 신호(SC)를 공급하고, 제2 주사선(S22 내지 S2n)으로 제2 주사 신호(SS)를 공급한다.
스테이지들(ST1 내지 ST12)은 제1 클럭 신호(CLK1) 내지 제6 클럭 신호(CLK6)를 공급받는다. 제1 클럭 신호(CLK1) 내지 제6 클럭 신호(CLK6)는 하이 전압 및 로우 전압을 반복하는 구형파 신호로 설정된다. 여기서, 제1 클럭 신호(CLK1) 내지 제6 클럭 신호(CLK6)의 한 주기에서 하이 전압 기간은 로우 전압 기간 보다 짧게 설정될 수 있다. 여기서, 하이 전압 기간은 주사 신호의 폭에 대응하는 것으로 화소(PX)의 회로 구조에 대응하여 다양하게 설정될 수 있다.
제1 클럭 신호(CLK1) 내지 제6 클럭 신호(CLK6)는 동일한 주기를 가지며, 위상이 쉬프트된 신호로 설정된다. 예를 들어, 제1 클럭 신호(CLK1) 내지 제6 클럭 신호(CLK6)는 이전에 공급된 클럭 신호와 비교하여 1/6 주기만큼 위상이 쉬프트되도록 설정될 수 있다.
제2 제어 신호(S2)는 해당 프레임에서 센싱을 수행할 화소열에 연결된 스테이지에 선택적으로 공급될 수 있다.
제1 제어 클럭 신호(SC_CLK) 및 제2 제어 클럭 신호(SS_CLK)는 하이 전압 및 로우 전압을 반복하는 구형파 신호로 설정된다. 예를 들어, 제1 제어 클럭 신호(SC_CLK) 및 제2 제어 클럭 신호(SS_CLK)는 동일한 주기를 가지며 동일한 위상을 갖는 신호로 설정된다. 제1 클럭 신호(CLK1) 내지 제6 클럭 신호(CLK6)의 하이 전압 기간은 제1 제어 클럭 신호(SC_CLK) 및 제2 제어 클럭 신호(SS_CLK)의 하이 전압 기간과 중첩되도록 그 폭이 설정될 수 있다.
본 발명의 일 실시 예에서, 스테이지들(ST1 내지 STn) 각각은 리셋 신호(RESET)를 더 공급받을 수 있다. 이러한 리셋 신호(RESET)는 수직 블랭크 기간 내의 센싱 기간 이후에 마련되는 리셋 기간 동안 스테이지들(ST1 내지 STn)로 공급되어, 제1 노드(N1)의 전압을 초기화할 수 있다.
도 4는 도 3에 도시된 선택적 구동 회로 및 스테이지의 일부분을 개략적으로 나타낸 회로도이다. 도 4에서는 설명의 편의를 위해, 선택적 구동 회로(SLC)에 접속된 하나의 제i 스테이지(STi)의 일부분만이 도시된다. 또한, 이하에서는 설명의 편의를 위해, 임의의 신호가 공급된다는 것은 게이트 온 전압(예를 들어, 하이 전압)이 공급되는 것을 의미하고, 공급되지 않는다는 것은 게이트 오프 전압(예를 들어, 로우 전압)이 공급되는 것을 의미하기로 한다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 선택적 구동 회로(SLC)는 제 21 내지 제 25 트랜지스터(T21 내지 T25) 및 제3 커패시터(C3)를 포함하여 구성된다.
제3 커패시터(C3)의 제1 전극은 제1 전원(VDD)에 접속되고, 제2 전극은 제24 트랜지스터(T24)의 게이트 전극(즉, 제4 노드(N4))에 접속된다. 이러한 제3 커패시터(C3)는 제24 트랜지스터(T24)의 게이트 전극에 대응하는 전압을 저장한다. 여기서 제1 전원(VDD)은 예를 들어 게이트 온 전압으로 설정될 수 있다.
제21 트랜지스터(T21)는 제i-2 캐리 신호(CR(i-2))의 입력 단자와 제3 노드(N3) 사이에 접속된다. 제21 트랜지스터(T21)의 게이트 전극은 제1 제어 신호(S1)의 입력 단자에 접속된다. 이러한 제21 트랜지스터(T21)는 제1 제어 신호(S1)가 공급될 때 턴-온되어 제i-2 캐리 신호(CR(i-2))에 대응하는 전압의 제3 노드(N3)에 공급할 수 있다.
제22 트랜지스터(T22)는 제3 노드(N3)와 제1 전원(VDD) 사이에 접속된다. 제22 트랜지스터(T22)의 게이트 전극은 제4 노드(N4)에 접속된다. 이러한 제22 트랜지스터(T22)는 제4 노드(N4)의 전압에 대응하여 턴-온 또는 턴-오프된다.
제23 트랜지스터(T23)는 제3 노드(N3)와 제4 노드(N4) 사이에 접속된다. 제23 트랜지스터(T23)의 게이트 전극은 제1 제어 신호(S1)의 입력 단자에 접속된다. 이러한 제23 트랜지스터(T23)는 제1 제어 신호(S1)가 공급될 때 턴-온되어 제3 노드(N3)의 전압을 제4 노드(N4)로 공급한다.
제24 트랜지스터(T24)는 제1 전원(VDD)과 제1 노드(N1) 사이에 접속된다. 제24 트랜지스터(T24)의 게이트 전극은 제4 노드(N4)에 접속된다. 이러한 제24 트랜지스터(T24)는 제4 노드(N4)의 전압에 대응하여 턴-온 또는 턴-오프된다. 제24 트랜지스터(T24)가 턴-온되면 제1 전원(VDD)의 하이 전압이 제1 노드(N1)로 공급된다.
제25 트랜지스터(T25)는 제4 노드(N4)와 제2 전원(VSS1)과 제2 노드(N2) 사이에 접속된다. 제25 트랜지스터(T25)의 게이트 전극은 제4 노드(N4)에 접속된다. 이러한 제25 트랜지스터(T25)는 제4 노드(N4)의 전압에 대응하여 턴-온 또는 턴-오프된다. 제25 트랜지스터(T25)가 턴-온되면 제2 전원(VSS1)의 로우 전압이 제2 노드(N2)로 공급된다. 여기서, 제2 전원(VSS1)은 제1 전원(VDD)보다 낮게 설정되는 전압으로, 예를 들어 게이트 오프 전압으로 설정될 수 있다.
도 4를 더 참조하면, 본 발명의 일 실시 예에 따른 스테이지(STi)는 제1 노드(N1) 및 제2 노드(N2)를 통하여 선택적 구동 회로(SLC)에 접속된다. 이러한 스테이지(STi)는 제26 트랜지스터(T26) 및 제27 트랜지스터(T27)를 포함하여 구성될 수 있다.
제26 트랜지스터(T26)는 선택적 구동 회로(SLC)의 제1 노드(N1)와 제11 노드(N11) 사이에 접속된다. 제26 트랜지스터(T26)의 게이트 전극은 제2 제어 신호(S2)의 입력 단자에 접속된다. 이러한 제26 트랜지스터(T26)는 제2 제어 신호(S2)가 공급될 때 턴-온되어 선택적 구동 회로(SLC)의 제1 노드(N1)와 스테이지(STi)의 제11 노드를 전기적으로 접속시킬 수 있다.
제27 트랜지스터(T27)는 선택적 구동 회로(SLC)의 제2 노드(N2)와 제12 노드(N12) 사이에 접속된다. 제27 트랜지스터(T27)의 게이트 전극은 제2 제어 신호(S2)의 입력 단자에 접속된다. 이러한 제27 트랜지스터(T27)는 제2 제어 신호(S2)가 공급될 때 턴-온되어 선택적 구동 회로(SLC)의 제2 노드(N2)와 스테이지(STi)의 제12 노드를 전기적으로 접속시킬 수 있다.
도 5는 도 3에 도시된 스테이지의 다른 일부분을 개략적으로 나타낸 회로도이다. 도 5에서는 설명의 편의를 위해 i번째 스테이지(STi)의 다른 일부분만이 도시된다. 또한, 이하에서는 설명의 편의를 위해, 임의의 신호가 공급된다는 것은 게이트 온 전압(예를 들어, 하이 전압)이 공급되는 것을 의미하고, 공급되지 않는다는 것은 게이트 오프 전압(예를 들어, 로우 전압)이 공급되는 것을 의미하기로 한다.
도 5를 참조하면, 본 발명의 일 실시 예에 따른 스테이지(STi)는 제1, 제2, 제4 및 제28 트랜지스터(T1, T2, T4 및 T28), 및 인버터(Inverter)를 포함할 수 있다. 또한, 스테이지(STi)는 제12 및 제14 트랜지스터(T12, T14)를 더 포함할 수 있다.
제1-1 트랜지스터(T1-1) 및 제1-2 트랜지스터(T1-2)는 제11 노드(N11)와 제2 전원(VSS1) 사이에 직렬로 접속된다. 제1-1 트랜지스터(T1-1) 및 제1-2 트랜지스터(T1-2)의 게이트 전극은 리셋 신호(RESET)의 입력 단자에 접속된다. 이러한 제1-1 트랜지스터(T1-1) 및 제1-2 트랜지스터(T1-2)는 리셋 신호(RESET)가 공급될 때 턴-온되어 제11 노드(N11)의 전압을 제2 전원(VSS1)으로 설정할 수 있다.
제2-1 트랜지스터(T2-1) 및 제2-2 트랜지스터(T2-2)는 제11 노드(N11)와 제2 전원(VSS1) 사이에 직렬로 접속된다. 제2-1 트랜지스터(T2-1) 및 제2-2 트랜지스터(T2-2)의 게이트 전극은 제i+4 캐리 신호(CR(i+4))의 입력 단자에 접속된다. 이러한 제2-1 트랜지스터(T2-1) 및 제2-2 트랜지스터(T2-2)는 제i+4 캐리 신호(CR(i+4))가 공급될 때 턴-온되어 제11 노드(N11)의 전압을 제2 전원(VSS1)으로 설정할 수 있다.
제4-1 트랜지스터(T4-1) 및 제4-2 트랜지스터(T4-2)는 제11 노드(N11)와 제i-3 캐리 신호(CR(i-3))의 입력 단자 사이에 직렬로 접속된다. 제4-1 트랜지스터(T4-1) 및 제4-2 트랜지스터(T4-2)의 게이트 전극은 제i-3 캐리 신호(CR(i-3))의 입력 단자에 접속된다. 이러한 제4-1 트랜지스터(T4-1) 및 제4-2 트랜지스터(T4-2)는 제i-3 캐리 신호(CR(i-3))가 공급될 때 턴-온되어 제i-3 캐리 신호(CR(i-3))를 제11 노드(N11)로 공급할 수 있다.
제28 트랜지스터(T28)는 제4-1 트랜지스터(T4-1) 및 제4-2 트랜지스터(T4-2)의 공통 전극과 제1 전원(VDD) 사이에 접속된다. 제28 트랜지스터(T28)의 게이트 전극은 제11 노드(N11)에 접속된다. 이러한 제28 트랜지스터(T28)는 제11 노드(N11)의 전압에 대응하여 턴-온 또는 턴-오프된다.
인버터는 제28 트랜지스터(T28)의 제11 노드(N11)와 제12 노드(N12) 사이에 접속된다. 인버터는 제1 전원(VDD)으로부터 공급되는 전원에 의해 구동될 수 있으며, 제11 노드(N11)의 전압을 반전하여 제12 노드(N12)로 공급할 수 있다. 이러한 인버터는 적어도 하나의 트랜지스터를 포함하여 구성될 수 있으며, 그 상세한 구조는 도 6을 참조하여 구체적으로 설명한다.
도 5를 계속 참조하면, 제12 트랜지스터(T12)는 클럭 신호(CLK)의 입력 단자와 캐리 신호(CRi)의 출력 단자 사이에 접속된다. 제12 트랜지스터(T12)의 게이트 전극은 제11 노드(N11)에 접속된다. 이러한 제12 트랜지스터(T12)는 제11 노드(N11)가 하이 전압으로 설정될 때 턴-온되어 클럭 신호(CLK)를 캐리 신호(CRi)로서 출력할 수 있다.
제14 트랜지스터(T14)는 캐리 신호(CRi)의 출력 단자와 제2 전원(VSS1) 사이에 접속된다. 제14 트랜지스터(T14)의 게이트 전극은 제12 노드(N12)에 접속된다. 이러한 제14 트랜지스터(T14)는 제12 노드(N12)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제14 트랜지스터(T14)가 턴-온됨에 따라 제2 전원(VSS1)의 로우 전압이 캐리 신호(CRi)로써 출력될 수 있다.
도 5에서는 캐리 신호(CRi)를 출력하도록 구성되는 제12 트랜지스터(T12)와 제14 트랜지스터(T14)만이 예시적으로 도시된다. 그러나 본 발명의 기술적 사상은 이로써 한정되지 않는다. 즉, 본 발명의 다양한 실시 예에서, 스테이지(STi)에는 센싱 클럭 신호(SS_CLK)를 이용하여 센싱 신호를 출력하기 위한 적어도 하나의 트랜지스터와 스캔 클럭 신호(SC_CLK)를 이용하여 주사 신호를 출력하기 위한 적어도 하나의 트랜지스터가 마련될 수 있다.
도 6은 도 4 및 도 5에 도시된 선택적 구동 회로와 스테이지를 보다 구체적으로 나타낸 회로도이다. 도 6에서는 설명의 편의를 위해, 선택적 구동 회로(SLC)에 접속된 하나의 제i 스테이지(STi)만이 도시된다. 또한, 이하에서는 설명의 편의를 위해, 임의의 신호가 공급된다는 것은 게이트 온 전압(예를 들어, 하이 전압)이 공급되는 것을 의미하고, 공급되지 않는다는 것은 게이트 오프 전압(예를 들어, 로우 전압)이 공급되는 것을 의미하기로 한다.
도 6을 참조하면, 본 발명의 일 실시 예에 따른 선택적 구동 회로(SLC)는 제21 내지 제25 트랜지스터(T21 내지 T25) 및 제3 커패시터(C3)를 포함하여 구성된다.
제3 커패시터(C3)의 제1 전극은 제1 전원(VDD)에 접속되고, 제2 전극은 제24 트랜지스터(T24)의 게이트 전극(즉, 제4 노드(N4))에 접속된다. 이러한 제3 커패시터(C3)는 제24 트랜지스터(T24)의 게이트 전극에 대응하는 전압을 저장한다. 여기서 제1 전원(VDD)은 예를 들어 게이트 온 전압으로 설정될 수 있다.
제21 트랜지스터(T21)는 제i-2 캐리 신호(CR(i-2))의 입력 단자와 제3 노드(N3) 사이에 접속된다. 제21 트랜지스터(T21)의 게이트 전극은 제1 제어 신호(S1)의 입력 단자에 접속된다. 이러한 제21 트랜지스터(T21)는 제1 제어 신호(S1)가 공급될 때 턴-온되어 제i-2 캐리 신호(CR(i-2))에 대응하는 전압의 제3 노드(N3)에 공급할 수 있다.
제22 트랜지스터(T22)는 제3 노드(N3)와 제1 전원(VDD) 사이에 접속된다. 제22 트랜지스터(T22)의 게이트 전극은 제4 노드(N4)에 접속된다. 이러한 제22 트랜지스터(T22)는 제4 노드(N4)의 전압에 대응하여 턴-온 또는 턴-오프된다.
제23 트랜지스터(T23)는 제3 노드(N3)와 제4 노드(N4) 사이에 접속된다. 제23 트랜지스터(T23)의 게이트 전극은 제1 제어 신호(S1)의 입력 단자에 접속된다. 이러한 제23 트랜지스터(T23)는 제1 제어 신호(S1)가 공급될 때 턴-온되어 제3 노드(N3)의 전압을 제4 노드(N4)로 공급한다.
제24 트랜지스터(T24)는 제1 전원(VDD)과 제1 노드(N1) 사이에 접속된다. 제24 트랜지스터(T24)의 게이트 전극은 제4 노드(N4)에 접속된다. 이러한 제24 트랜지스터(T24)는 제4 노드(N4)의 전압에 대응하여 턴-온 또는 턴-오프된다. 제24 트랜지스터(T24)가 턴-온되면 제1 전원(VDD)의 하이 전압이 제1 노드(N1)로 공급된다.
제25 트랜지스터(T25)는 제4 노드(N4)와 제2 전원(VSS1)과 제2 노드(N2) 사이에 접속된다. 제25 트랜지스터(T25)의 게이트 전극은 제4 노드(N4)에 접속된다. 이러한 제25 트랜지스터(T25)는 제4 노드(N4)의 전압에 대응하여 턴-온 또는 턴-오프된다. 제25 트랜지스터(T25)가 턴-온되면 제2 전원(VSS1)의 로우 전압이 제2 노드(N2)로 공급된다. 여기서, 제2 전원(VSS1)은 제1 전원(VDD)보다 낮게 설정되는 전압으로, 예를 들어 게이트 오프 전압으로 설정될 수 있다.
도 6을 더 참조하면, 본 발명의 일 실시 예에 따른 스테이지(STi)는 제1 노드(N1) 및 제2 노드(N2)를 통하여 선택적 구동 회로(SLC)에 접속된다. 이러한 스테이지(STi)는 제1 내지 제20 트랜지스터(T1 내지 T20), 제26 및 제27 트랜지스터(T26, T27), 제28 트랜지스터(T28), 제1 커패시터(C1) 및 제2 커패시터(C2)를 포함하여 구성된다.
제1-1 트랜지스터(T1-1) 및 제1-2 트랜지스터(T1-2)는 제11 노드(N11)와 제2 전원(VSS1) 사이에 직렬로 접속된다. 제1-1 트랜지스터(T1-1) 및 제1-2 트랜지스터(T1-2)의 게이트 전극은 리셋 신호(RESET)의 입력 단자에 접속된다. 이러한 제1-1 트랜지스터(T1-1) 및 제1-2 트랜지스터(T1-2)는 리셋 신호(RESET)가 공급될 때 턴-온되어 제11 노드(N11)의 전압을 제2 전원(VSS1)으로 설정할 수 있다.
제2-1 트랜지스터(T2-1) 및 제2-2 트랜지스터(T2-2)는 제11 노드(N11)와 제2 전원(VSS1) 사이에 직렬로 접속된다. 제2-1 트랜지스터(T2-1) 및 제2-2 트랜지스터(T2-2)의 게이트 전극은 제i+4 캐리 신호(CR(i+4))의 입력 단자에 접속된다. 이러한 제2-1 트랜지스터(T2-1) 및 제2-2 트랜지스터(T2-2)는 제i+4 캐리 신호(CR(i+4))가 공급될 때 턴-온되어 제11 노드(N11)의 전압을 제2 전원(VSS1)으로 설정할 수 있다.
제3-1 트랜지스터(T3-1) 및 제3-2 트랜지스터(T3-2)는 제11 노드(N11)와 제2 전원(VSS1) 사이에 직렬로 접속된다. 제3-1 트랜지스터(T3-1) 및 제3-2 트랜지스터(T3-2)의 게이트 전극은 제n-1 캐리 신호(CR(n-1))의 입력 단자에 접속된다. 이러한 제3-1 트랜지스터(T3-1) 및 제3-2 트랜지스터(T3-2)는 제n-1 캐리 신호(CR(n-1))가 공급될 때 턴-온되어 제2 전원(VSS1)을 제11 노드(N11)로 공급할 수 있다.
제4-1 트랜지스터(T4-1) 및 제4-2 트랜지스터(T4-2)는 제11 노드(N11)와 제i-3 캐리 신호(CR(i-3))의 입력 단자 사이에 직렬로 접속된다. 제4-1 트랜지스터(T4-1) 및 제4-2 트랜지스터(T4-2)의 게이트 전극은 제i-3 캐리 신호(CR(i-3))의 입력 단자에 접속된다. 이러한 제4-1 트랜지스터(T4-1) 및 제4-2 트랜지스터(T4-2)는 제i-3 캐리 신호(CR(i-3))가 공급될 때 턴-온되어 제i-3 캐리 신호(CR(i-3))를 제11 노드(N11)로 공급할 수 있다.
제5-1 트랜지스터(T5-1) 및 제5-2 트랜지스터(T5-2)는 제11 노드(N11)와 제2 전원(VSS2) 사이에 직렬로 접속된다. 제5-1 트랜지스터(T5-1) 및 제5-2 트랜지스터(T5-2)의 게이트 전극은 제12 노드(N12)에 접속된다. 이러한 제5-1 트랜지스터(T5-1) 및 제5-2 트랜지스터(T5-2)는 제12 노드(N12)의 전원에 대응하여 턴-온 또는 턴-오프된다. 제5-1 트랜지스터(T5-1) 및 제5-2 트랜지스터(T5-2)가 턴-온되면 제11 노드(N11)로 제2 전원(VSS2)의 전압이 공급될 수 있다.
제6 트랜지스터(T6)는 제1 제어 클럭 신호(SC_CLK)의 입력 단자와 제1 주사 신호(SC)의 출력 단자(즉, 제5 노드(N5)) 사이에 접속된다. 제6 트랜지스터(T6)의 게이트 전극은 제11 노드(N11)에 접속된다. 이러한 제6 트랜지스터(T6)는 제11 노드(N11)가 하이 전압으로 설정될 때 턴-온되어 제1 제어 클럭 신호(SC_CLK)를 제1 주사 신호(SCi)로서 출력할 수 있다.
제7 트랜지스터(T7)는 제5 노드(N5)와 제4 전원(VSS3) 사이에 접속된다. 제7 트랜지스터(T7)의 게이트 전극은 제i+2 캐리 신호(CR(i+2))의 입력 단자에 접속된다. 이러한 제7 트랜지스터(T7)는 제i+2 캐리 신호(CR(i+2))가 입력될 때 턴-온되어 제5 노드(N5)의 전압을 제4 전원(VSS3)의 전압으로 설정할 수 있다. 여기서 제4 전원(VSS3)은 제2 전원(VSS1) 보다 낮은 전압으로 설정될 수 있다.
제8 트랜지스터(T8)는 제5 노드(N5)와 제4 전원(VSS3) 사이에 접속된다. 제8 트랜지스터(T8)의 게이트 전극은 제12 노드(N12)에 접속된다. 이러한 제8 트랜지스터(T8)는 제12 노드(N12)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제8 트랜지스터(T8)가 턴-온됨에 따라 제4 전원(VSS3)의 로우 전압이 제1 주사 신호(SCi)로서 출력될 수 있다.
제9 트랜지스터(T9)는 제2 제어 클럭 신호(SS_CLK)의 입력 단자와 제2 주사 신호(SS)의 출력 단자(즉, 제6 노드(N6)) 사이에 접속된다. 제9 트랜지스터(T9)의 게이트 전극은 제11 노드(N11)에 접속된다. 이러한 제9 트랜지스터(T9)는 제11 노드(N11)가 하이 전압으로 설정될 때 턴-온되어 제2 제어 클럭 신호(SS_CLK)를 제2 주사 신호(SSi)로서 출력할 수 있다.
제10 트랜지스터(T10)는 제6 노드(N6)와 제4 전원(VSS3) 사이에 접속된다. 제10 트랜지스터(T10)의 게이트 전극은 제 i+2 캐리 신호(CR(i+2))의 입력 단자에 접속된다. 이러한 제10 트랜지스터(T10)는 제i+2 캐리 신호(CR(i+2))가 입력될 때 턴-온되어 제6 노드(N6)의 전압을 제4 전원(VSS3)의 전압으로 설정할 수 있다.
제11 트랜지스터(T11)는 제6 노드(N6)와 제4 전원(VSS3) 사이에 접속된다. 제11 트랜지스터(T11)의 게이트 전극은 제12 노드(N12)에 접속된다. 이러한 제11 트랜지스터(T11)는 제12 노드(N12)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제11 트랜지스터(T11)가 턴-온됨에 따라 제4 전원(VSS3)의 로우 전압이 제2 주사 신호(SSi)로서 출력될 수 있다.
제12 트랜지스터(T12)는 클럭 신호(CLK)의 입력 단자와 캐리 신호(CRi)의 출력 단자(즉, 제7 노드(N7)) 사이에 접속된다. 제12 트랜지스터(T12)의 게이트 전극은 제11 노드(N11)에 접속된다. 이러한 제12 트랜지스터(T12)는 제11 노드(N11)가 하이 전압으로 설정될 때 턴-온되어 클럭 신호(CLK)를 캐리 신호(CRi)로서 출력할 수 있다.
제13 트랜지스터(T13)는 제7 노드(N7)와 제2 전원(VSS1) 사이에 접속된다. 제13 트랜지스터(T13)의 게이트 전극은 제i+2 캐리 신호(CR(i+2))에 접속될 수 있다. 이러한 제13 트랜지스터(T13)는 제i+2 캐리 신호(CR(i+2))가 공급될 때 턴-온되어 제7 노드(N7)의 전압을 제2 전원(VSS1)의 전압으로 설정할 수 있다.
제14 트랜지스터(T14)는 제7 노드(N7)와 제2 전원(VSS1) 사이에 접속된다. 제14 트랜지스터(T14)의 게이트 전극은 제12 노드(N12)에 접속된다. 이러한 제14 트랜지스터(T14)는 제12 노드(N12)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 제14 트랜지스터(T14)가 턴-온됨에 따라 제2 전원(VSS1)의 로우 전압이 캐리 신호(CRi)로써 출력될 수 있다.
제15 트랜지스터(T15)는 제3 제어 신호(S3)의 입력 단자와 제18 트랜지스터(T18)의 게이트 전극(즉, 제8 노드(N8)) 사이에 접속된다. 제15 트랜지스터(T15)의 게이트 전극은 제3 제어 신호(S3)의 입력 단자에 접속된다. 이러한 제15 트랜지스터(T15)는 제3 제어 신호(S3)가 공급될 때 다이오드 형태로 접속되어 제3 제어 신호(S3)를 제8 노드(N8)로 공급할 수 있다.
제16 트랜지스터(T16)는 제8 노드(N8)와 다음 스테이지의 제3 전원(VSS2) 사이에 접속된다. 제16 트랜지스터(T16)의 게이트 전극은 제11 노드(N11)에 접속된다. 이러한 제16 트랜지스터(T16)는 제11 노드(N11)가 하이 전압으로 설정될 때 턴-온되어 제3 전원(VSS2)의 전압을 제8 노드(N8)로 공급할 수 있다. 여기서 제3 전원(VSS2)은 제2 전원(VSS1) 보다 낮고 제4 전원(VSS3) 보다 높은 전압으로 설정될 수 있다.
제17 트랜지스터(T17)는 제8 노드(N8)와 제3 전원(VSS2) 사이에 접속된다. 제17 트랜지스터(T17)의 게이트 전극은 다음 스테이지의 제11 노드(N11')에 접속된다. 이러한 제17 트랜지스터(T17)는 다음 스테이지의 제11 노드(N11') 전압에 대응하여 턴-온 또는 턴-오프된다.
제18 트랜지스터(T18)는 제3 제어 신호(S3)와 제12 노드(N12) 사이에 접속된다. 제18 트랜지스터(T18)의 게이트 전극은 제8 노드(N8)에 접속된다. 이러한 제18 트랜지스터(T18)는 제8 노드(N8)의 전압에 대응하여 턴-온 또는 턴-오프된다. 제18 트랜지스터(T18)가 턴-온됨에 따라 제3 제어 신호(S3)의 전압이 제12 노드(N12)로 공급될 수 있다.
제19 트랜지스터(T19)는 제12 노드(N12)와 제2 전원(VSS1) 사이에 접속된다. 제19 트랜지스터(T19)의 게이트 전극은 제11 노드(N11)에 접속된다. 이러한 제19 트랜지스터(T19)는 제11 노드(N11)에 하이 전압이 공급될 때 턴-온되어 제12 노드(N12)의 전압을 제2 전원(VSS1)의 로우 전압으로 설정할 수 있다.
제20 트랜지스터(T20)는 제12 노드(N12)와 제2 전원(VSS1) 사이에 접속된다. 제20 트랜지스터(T20)의 게이트 전극은 제i-3 캐리 신호(CR(i-3))의 입력 단자에 접속된다. 이러한 제20 트랜지스터(T20)는 제i-3 캐리 신호(CR(i-3))가 공급될 때 턴-온되어 제12 노드(N12)의 전압을 제2 전원(VSS1)의 로우 전압으로 설정할 수 있다.
제26 트랜지스터(T26)는 제1 노드(N1)와 제11 노드(N11) 사이에 접속된다. 제26 트랜지스터(T26)의 게이트 전극은 제2 제어 신호(S2)의 입력 단자에 접속된다. 이러한 제26 트랜지스터(T26)는 제2 제어 신호(S2)가 공급될 때 턴-온되어 제1 노드(N1)의 전압을 제11 노드(N11)로 공급할 수 있다.
제27 트랜지스터(T27)는 제2 노드(N2)와 제12 노드(N12) 사이에 접속된다. 제27 트랜지스터(T27)의 게이트 전극은 제2 제어 신호(S2)의 입력 단자에 접속된다. 이러한 제27 트랜지스터(T27)는 제2 제어 신호(S2)가 공급될 때 턴-온되어 제2 노드(N2)의 전압을 제12 노드(N12)로 공급할 수 있다.
제28 트랜지스터(T28)는 제4-1 트랜지스터(T4-1) 및 제4-2 트랜지스터(T4-2)의 공통 전극과 제1 전원(VDD) 사이에 접속된다. 제28 트랜지스터(T28)의 게이트 전극은 제11 노드(N11)에 접속된다. 이러한 제28 트랜지스터(T28)는 제11 노드(N11)의 전압에 대응하여 턴-온 또는 턴-오프된다.
제1 커패시터(C1)는 제5 노드(N5)와 제1 노드(N1) 사이에 접속된다. 2 커패시터(C2)는 제6 노드(N6)와 제1 노드(N1) 사이에 접속된다 이러한 제1 커패시터(C1) 및 제2 커패시터(C2)는 제1 노드(N1)에 대응하는 전압을 저장할 수 있다.
도 7은 도 6에 도시된 스테이지의 구동 방법의 실시 예를 나타내는 파형도이다. 도 7에서는 i번째 화소열에 대하여 센싱 기간 동안 센싱이 수행되는 예가 도시된다. 여기서, i번째 화소열은 제3 클럭 신호(CLK3)를 수신하는 제i 스테이지(STi)에 접속되고, 제i 스테이지(STi)는 적어도 하나의 다른 스테이지들과 함께 선택적 구동 회로(SLC)를 공유한다.
또한, 도 7을 참조하면 한 프레임 기간(1 Frame)은 표시 기간(DP)과 수직 블랭크 기간(VBP)을 포함하며, 수직 블랭크 기간(VBP)은 센싱 기간(SP)과 리셋 기간(RP)을 포함할 수 있다.
도 6 및 도 7을 참조하면, 제1 기간(t1)에 제1 클럭 신호(CLK1)에 동기하여 선택적 구동 회로(SLC)로 제i-2 캐리 신호(CR(i-2)) 및 제1 제어 신호(S1)가 공급된다. 제1 제어 신호(S1)가 공급됨에 따라 제i 스테이지(STi)의 제21 트랜지스터(T21) 및 제23 트랜지스터(T23)가 턴-온된다. 제21 트랜지스터(T21) 및 제23 트랜지스터(T23)가 턴-온되면, 제i-2 캐리 신호(CR(i-2))의 하이 전압이 제4 노드(N4)로 공급된다. 제4 노드(N4)로 하이 전압이 공급되면 제23 트랜지스터(T23), 제24 트랜지스터(T24) 및 제25 트랜지스터(T25)가 턴-온된다.
제23 트랜지스터(T23)가 턴-온되면, 제1 전원(VDD)의 하이 전압이 제3 노드(N3)로 공급되어 제3 노드(N3)의 하이 전압이 안정적으로 유지될 수 있다.
제24 트랜지스터(T24)가 턴-온되면, 제1 전원(VDD)의 하이 전압이 제1 노드(N1)로 공급된다. 이때 제3 커패시터(C3)는 제4 노드(N4)의 하이 전압을 저장한다.
제25 트랜지스터(T25)가 턴-온되면, 제2 전원(VSS1)의 로우 전압이 제2 노드(N2)로 공급된다.
한편, 제1 기간(t1)에 제i-3 캐리 신호(CR(i-3))가 공급되고 제4-1 및 제4-2 트랜지스터(T4-1, T4-2)가 턴-온 상태를 유지하므로, 제1 노드(N11)로 하이 전압이 공급된다.
제2 기간(t2)에 스테이지(STi)로 제3 클럭 신호(CLK3), 제1 제어 클럭 신호(SC_CLK) 및 제2 제어 클럭 신호(SS_CLK)가 공급된다. 제11 노드(N11)가 하이 전압으로 설정되는 동안, 제6 트랜지스터(T6), 제9 트랜지스터(T9) 및 제12 트랜지스터(T12)가 턴-온되므로, 캐리 신호(CRi), 제1 주사 신호(SCi) 및 제2 주사 신호(SSi)가 출력된다.
이때, 제11 노드(N11)의 전압은 제1 커패시터(C1) 및 제2 커패시터(C2)의 커플링에 의해 제1 기간(t1)에서보다 높은 전압으로 설정될 수 있다.
제3 기간(t3)에 스테이지(STi)로 제5 캐리 신호(CR5)가 공급되면, 제13 트랜지스터(T13)가 턴-온되고, 제11 노드(N11)의 전압은 다시 제2 전원(VSS1)의 로우 전압으로 설정된다.
제4 기간(t4)에 스테이지(STi)로 제2 제어 신호(S2)가 공급된다. 제2 제어 신호(S2)가 공급됨에 따라 제26 트랜지스터(T26) 및 제27 트랜지스터(T27)가 턴-온된다. 제26 트랜지스터(T26)가 턴-온되면 제1 노드(N1)의 하이 전압이 제11 노드(N11)로 공급된다. 또한, 제27 트랜지스터(T27)가 턴-온되면, 제2 노드(N2)의 로우 전압이 제12 노드(N12)로 공급된다.
제5 기간(t5)에 스테이지(STi)로 제1 제어 클럭 신호(SC_CLK)와 제2 제어 클럭 신호(SS_CLK)가 공급된다. 이때, 제11 노드(N11)가 하이 전압으로 설정되어 있으므로, 제6 트랜지스터(T6) 및 제9 트랜지스터(T9)가 턴-온되고, 제1 주사 신호(SCi) 및 제2 주사 신호(SSi)가 출력된다. 제11 노드(N11)의 전압은 제1 커패시터(C1) 및 제2 커패시터(C2)의 커플링에 의해 제4 기간(t4)에서보다 높은 전압으로 설정될 수 있다.
제5 기간(t5) 동안 화소(PX)에 마련되는 구동 트랜지스터의 특성(예를 들어, 문턱 전압, 이동도 등)이 측정될 수 있다.
제6 기간(t6)에 스테이지(STi)로의 제2 제어 클럭 신호(SS_CLK)의 공급이 중단된다. 그러면 제2 주사 신호(SSi)의 출력이 중단되고, 제1 커패시터(C1)의 커플링이 해제됨에 따라 제11 노드(N11)의 전압이 제5 기간(t4)에서보다 낮은 전압으로 설정될 수 있다.
제6 기간(t6) 동안 화소(PX)에 마련되는 유기 발광 다이오드의 특성이 측정될 수 있다.
제7 기간(t7)에 스테이지(STi)로 제1 제어 클럭 신호(SC_CLK)와 제2 제어 클럭 신호(SS_CLK)가 공급된다. 이때, 제11 노드(N11)가 하이 전압으로 설정되어 있으므로, 제6 트랜지스터(T6) 및 제9 트랜지스터(T9)가 턴-온되고, 제1 주사 신호(SCi) 및 제2 주사 신호(SSi)가 출력된다. 제11 노드(N11)의 전압은 제1 커패시터(C1) 및 제2 커패시터(C2)의 커플링에 의해 제4 기간(t4)에서보다 높은 전압으로 설정될 수 있다.
제7 기간(t7) 동안 화소(PX)로는 해당 프레임에서의 데이터 신호가 공급되어, 구동 트랜지스터가 초기화될 수 있다.
제8 기간(t8) 동안 스테이지(STi)로 리셋 신호(RESET)가 공급된다. 리셋 신호(RESET)가 공급됨에 따라, 제1-1 및 1-2 트랜지스터(T1-1, T1-2)가 턴-온되고, 제11 노드(N11)의 전압이 제2 전원(VSS1)의 로우 전압으로 초기화된다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
PX: 화소 100: 표시부
210: 주사 구동부 220: 데이터 구동부
230: 센싱부 240: 타이밍 제어부

Claims (12)

  1. 주사선들 각각과 접속되며, 제11 노드 및 제12 노드의 전압에 대응하여 주사선으로 주사 신호를 공급하는 스테이지들; 및
    i(i는 2 이상의 자연수)개의 스테이지들과 접속되고 제1 노드 및 제2 노드를 포함하는 선택적 구동 회로를 포함하되,
    상기 스테이지들 각각은,
    상기 제1 노드 및 상기 제11 노드 사이에 접속되는 제1 접속 트랜지스터와 상기 제2 노드 및 상기 제12 노드 사이에 접속되는 제2 접속 트랜지스터를 포함하고,
    상기 제1 접속 트랜지스터 및 상기 제2 접속 트랜지스터는 제2 제어 신호에 의해 턴-온되어 상기 제1 노드 및 상기 제11 노드, 상기 제2 노드 및 상기 제12 노드를 각각 전기적으로 접속시키는, 주사 구동부.
  2. 제1항에 있어서, 상기 선택적 구동 회로는,
    제1 캐리 신호의 입력 단자와 제3 노드 사이에 접속되고, 게이트 전극이 제1 제어 신호의 입력 단자에 접속되는 제1 트랜지스터;
    상기 제3 노드와 제1 전원 사이에 접속되고, 게이트 전극이 제4 노드에 접속되는 제2 트랜지스터;
    상기 제3 노드와 상기 제4 노드 사이에 접속되고, 게이트 전극은 상기 제1 제어 신호의 입력 단자에 접속되는 제3 트랜지스터;
    상기 제1 전원과 상기 제1 노드 사이에 접속되고, 게이트 전극이 상기 제4 노드에 접속되는 제4 트랜지스터;
    상기 제4 노드와 제2 전원 사이에 접속되고, 게이트 전극이 상기 제4 노드에 접속되는 제5 트랜지스터; 및
    상기 제1 전원과 상기 제4 노드 사이에 접속되는 커패시터를 포함하는, 주사 구동부.
  3. 제2항에 있어서, 상기 제1 캐리 신호와 상기 제1 제어 신호는,
    한 프레임 내의 표시 기간 동안 적어도 한 번 중첩되는, 주사 구동부.
  4. 제2항에 있어서, 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는,
    상기 제1 캐리 신호 및 상기 제1 제어 신호에 대응하여 상기 제4 노드의 전압을 제어하는, 주사 구동부.
  5. 제2항에 있어서, 상기 제4 트랜지스터는,
    상기 제4 노드의 전압에 대응하여 턴-온됨에 따라 상기 제1 전원의 전압을 상기 제1 노드에 공급하는, 주사 구동부.
  6. 제2항에 있어서, 상기 제5 트랜지스터는,
    상기 제4 노드의 전압에 대응하여 턴-온됨에 따라 상기 제2 전원의 전압을 상기 제2 노드에 공급하는, 주사 구동부.
  7. 제1항에 있어서, 상기 제2 제어 신호는,
    한 프레임 내의 표시 기간 동안 적어도 하나의 선택된 스테이지로 공급되는, 주사 구동부.
  8. 제7항에 있어서, 상기 선택된 스테이지는,
    상기 표시 기간 사이의 센싱 기간 동안 상기 제11 노드의 전압에 대응하여 제1 주사선으로 제1 주사 신호를 공급하고, 상기 제12 노드의 전압에 대응하여 제2 주사선으로 제2 주사 신호를 공급하는, 주사 구동부.
  9. 제2항에 있어서, 상기 스테이지들 각각은,
    리셋 신호에 응답하여 상기 제11 노드의 전압을 상기 제2 전원의 전압으로 초기화하는 초기화 트랜지스터를 더 포함하는, 주사 구동부.
  10. 제1항에 있어서,
    동일한 선택적 구동 회로에 접속되는 상기 i개의 스테이지들은, 각각 제1 내지 제i 클럭 신호들을 공급받는, 주사 구동부.
  11. 제10항에 있어서, 상기 제1 내지 제i 클럭 신호들은,
    동일한 주기를 가지며, 제n(n은 2부터 i 사이의 자연수) 클럭 신호가 제n-1 클럭 신호와 비교하여 1/i 주기만큼 위상이 쉬프트된 신호인, 주사 구동부.
  12. 제10항에 있어서, 상기 i개의 스테이지들은,
    상기 제1 내지 제i 클럭 신호에 대응하여 다음단 스테이지로 캐리 신호를 출력하는, 주사 구동부.
KR1020190001779A 2019-01-07 2019-01-07 주사 구동부 KR20200085976A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190001779A KR20200085976A (ko) 2019-01-07 2019-01-07 주사 구동부
US16/734,981 US11120745B2 (en) 2019-01-07 2020-01-06 Scan driver
CN202010014177.2A CN111415622A (zh) 2019-01-07 2020-01-07 扫描驱动器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190001779A KR20200085976A (ko) 2019-01-07 2019-01-07 주사 구동부

Publications (1)

Publication Number Publication Date
KR20200085976A true KR20200085976A (ko) 2020-07-16

Family

ID=71404477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190001779A KR20200085976A (ko) 2019-01-07 2019-01-07 주사 구동부

Country Status (3)

Country Link
US (1) US11120745B2 (ko)
KR (1) KR20200085976A (ko)
CN (1) CN111415622A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11120750B2 (en) 2019-06-28 2021-09-14 Samsung Display Co., Ltd. Stage and scan driver including the stage
US11151940B2 (en) 2019-05-02 2021-10-19 Samsung Display Co., Ltd. Stage and scan driver including the same
US11151931B2 (en) 2019-09-10 2021-10-19 Samsung Display Co., Ltd. Scan driver
US11183124B2 (en) 2019-10-08 2021-11-23 Samsung Display Co., Ltd. Scan driver and display device including ihe same
US11227552B2 (en) 2019-09-11 2022-01-18 Samsung Display Co., Ltd. Scan driver
US11257436B2 (en) 2019-08-26 2022-02-22 Samsung Display Co., Ltd. Scan driver and display device including the same
US11282463B2 (en) 2019-01-30 2022-03-22 Samsung Display Co., Ltd. Scan driver for a display device
US11348513B2 (en) 2019-08-28 2022-05-31 Samsung Display Co., Ltd. Scan driver

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220055510A (ko) * 2020-10-26 2022-05-04 삼성디스플레이 주식회사 표시 장치
KR20220085927A (ko) * 2020-12-15 2022-06-23 삼성디스플레이 주식회사 주사구동부 및 이를 포함하는 표시장치
KR20220088602A (ko) * 2020-12-18 2022-06-28 삼성디스플레이 주식회사 센싱 동작을 수행하는 유기 발광 표시 장치
KR20240003014A (ko) * 2022-06-29 2024-01-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7817771B2 (en) * 2008-12-15 2010-10-19 Au Optronics Corporation Shift register
KR20130119623A (ko) * 2012-04-24 2013-11-01 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR101975581B1 (ko) * 2012-08-21 2019-09-11 삼성디스플레이 주식회사 발광 제어 구동부 및 그것을 포함하는 유기발광 표시장치
KR101997775B1 (ko) * 2012-12-05 2019-10-01 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
KR102069321B1 (ko) * 2013-08-01 2020-02-12 삼성디스플레이 주식회사 스테이지 및 이를 이용한 유기전계발광 표시장치
CN103680447B (zh) * 2013-12-12 2016-01-13 深圳市华星光电技术有限公司 液晶显示设备及其像素驱动方法
KR102128579B1 (ko) 2014-01-21 2020-07-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR102253623B1 (ko) 2015-01-14 2021-05-21 삼성디스플레이 주식회사 게이트 구동 회로
KR102282028B1 (ko) 2015-01-14 2021-07-29 삼성디스플레이 주식회사 게이트 구동 회로
KR102444173B1 (ko) 2015-08-12 2022-09-19 삼성디스플레이 주식회사 표시 장치
KR102383363B1 (ko) * 2015-10-16 2022-04-07 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
KR102586365B1 (ko) * 2016-11-30 2023-10-06 엘지디스플레이 주식회사 쉬프트 레지스터, 이를 포함한 영상 표시장치 및 그 구동방법
CN106548740A (zh) * 2016-12-02 2017-03-29 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、栅极驱动电路及显示装置
KR20180096843A (ko) * 2017-02-20 2018-08-30 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR102592012B1 (ko) 2017-12-20 2023-10-24 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기발광 표시장치

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282463B2 (en) 2019-01-30 2022-03-22 Samsung Display Co., Ltd. Scan driver for a display device
US11823626B2 (en) 2019-01-30 2023-11-21 Samsung Display Co., Ltd. Scan driver for a display device with reduced degradation of transistors
US11151940B2 (en) 2019-05-02 2021-10-19 Samsung Display Co., Ltd. Stage and scan driver including the same
US11551616B2 (en) 2019-05-02 2023-01-10 Samsung Display Co., Ltd. Stage and scan driver including the same
US11120750B2 (en) 2019-06-28 2021-09-14 Samsung Display Co., Ltd. Stage and scan driver including the stage
US11626077B2 (en) 2019-08-26 2023-04-11 Samsung Display Co., Ltd. Scan driver and display device including the same
US11257436B2 (en) 2019-08-26 2022-02-22 Samsung Display Co., Ltd. Scan driver and display device including the same
US11348513B2 (en) 2019-08-28 2022-05-31 Samsung Display Co., Ltd. Scan driver
US11817042B2 (en) 2019-08-28 2023-11-14 Samsung Display Co., Ltd. Scan driver
US11151931B2 (en) 2019-09-10 2021-10-19 Samsung Display Co., Ltd. Scan driver
US11227552B2 (en) 2019-09-11 2022-01-18 Samsung Display Co., Ltd. Scan driver
US11699399B2 (en) 2019-09-11 2023-07-11 Samsung Display Co., Ltd. Scan driver
US11183124B2 (en) 2019-10-08 2021-11-23 Samsung Display Co., Ltd. Scan driver and display device including ihe same

Also Published As

Publication number Publication date
US11120745B2 (en) 2021-09-14
US20200219451A1 (en) 2020-07-09
CN111415622A (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
KR20200085976A (ko) 주사 구동부
KR102643142B1 (ko) 스캔 구동부 및 이를 포함하는 표시 장치
KR100796137B1 (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
CN105825799B (zh) 感测驱动电路以及包括该感测驱动电路的显示装置
KR102413874B1 (ko) 발광제어 구동부 및 이를 포함하는 표시장치
KR20200072635A (ko) 스캔 구동부 및 이를 포함하는 표시 장치
US8284150B2 (en) Shift register and organic light emitting display device using the same
KR20200137072A (ko) 스캔 구동부 및 이를 포함하는 표시 장치
EP1847983A1 (en) Scan driving circuit and organic light emitting display using the same
CN111179797B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及相关装置
WO2016058352A1 (zh) 栅极驱动电路、显示电路及驱动方法和显示装置
KR102617381B1 (ko) 스캔 구동부 및 이를 포함하는 표시 장치
KR20200071206A (ko) 주사 구동부 및 이를 포함하는 표시 장치
KR20210002282A (ko) 스테이지 및 이를 포함하는 주사 구동부
KR20170115167A (ko) 발광 구동부 및 이를 포함하는 표시 장치
US20100171689A1 (en) Shift register and organic light emitting display device using the same
KR102277128B1 (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
KR20200077665A (ko) 주사 구동부 및 이를 포함하는 표시 장치
KR102415379B1 (ko) 발광 구동부 및 이를 포함하는 유기 발광 표시 장치
KR101581401B1 (ko) 주사 구동 장치
CN112820234B (zh) 一种移位寄存电路和显示装置
KR20200097382A (ko) 주사 구동부 및 이를 포함하는 표시 장치
KR102611474B1 (ko) 스캔 구동부 및 이를 포함하는 표시 장치
CN112785955A (zh) 发光控制驱动部及包括其的显示装置
KR20200128278A (ko) 스테이지 및 이를 포함하는 주사 구동부

Legal Events

Date Code Title Description
E902 Notification of reason for refusal