KR20200085638A - Display apharatus, manufacturing method thereof, and electronic device - Google Patents

Abstract

A display device can include a base substrate, a circuit layer, a display element layer, and an encapsulation layer. In the base substrate, a module hole penetrating a front surface and a rear surface can be defined and an active area, a peripheral area adjacent to the active area, and a margin area surrounding the module hole can be defined. The circuit layer can include a driving element including a thin film transistor. The display element layer can comprise a light emitting diode including a first electrode connected to the thin film transistor, a light emitting pattern disposed on the first electrode, and a second electrode disposed on the light emitting pattern and a deposition preventing pattern. The encapsulation layer can be disposed on the display element layer and seal the light emitting diode. The second electrode and the deposition preventing pattern can be disposed on the same layer but cannot overlap each other.

Description

표시 장치, 그 제조 방법, 및 전자 장치{DISPLAY APHARATUS, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE}BACKGROUND OF THE INVENTION DISPLAY APHARATUS, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE

본 발명은 표시 장치 및 그 제조 방법에 관한 것으로, 상세하게는 액티브 영역 내에 모듈 홀이 구비된 표시 장치 및 그 제조 방법에 관한 것이다.The present invention relates to a display device and a manufacturing method thereof, and more particularly, to a display device having a module hole in an active area and a manufacturing method thereof.

표시 장치는 전기적 신호에 따라 활성화된다. 표시 장치는 영상을 표시하는 표시 유닛이나, 외부 입력을 감지하는 입력 감지 유닛과 같이 다양한 전자 부품들로 구성된 장치들을 포함할 수 있다. 전자 부품들은 다양하게 배열된 신호 라인들에 의해 전기적으로 서로 연결될 수 있다.The display device is activated according to an electrical signal. The display device may include devices composed of various electronic components, such as a display unit displaying an image or an input sensing unit sensing an external input. Electronic components may be electrically connected to each other by variously arranged signal lines.

표시 장치의 비표시 영역을 감소하기 위한 연구가 진행 중이고, 표시 장치 내에 구비되는 전자 부품들의 성능을 향상하기 위한 연구가 진행 중이다. Research is being conducted to reduce the non-display area of the display device, and research is being conducted to improve the performance of electronic components provided in the display device.

본 발명의 실시예에서, 모듈 홀에 대응하게 배치된 전자 모듈의 성능이 저하되는 문제를 해결하기 위한 표시 장치를 제공하는데 목적이 있다. In an embodiment of the present invention, an object of the present invention is to provide a display device for solving a problem that performance of an electronic module disposed in correspondence with a module hole is deteriorated.

본 발명의 실시예에 따른 표시 장치에 의하면, 베이스 기판, 회로층, 표시 소자층, 및 봉지층을 포함할 수 있다. According to the display device according to the exemplary embodiment of the present invention, a base substrate, a circuit layer, a display element layer, and an encapsulation layer may be included.

상기 베이스 기판은 서로 대향하는 전면 및 배면을 포함하고, 상기 전면 및 상기 배면을 관통하는 모듈 홀이 정의되고, 평면상에서 액티브 영역, 상기 액티브 영역에 인접한 주변 영역, 및 상기 모듈 홀을 둘러싸는 마진 영역이 정의될 수 있다. The base substrate includes front and rear surfaces facing each other, a module hole passing through the front surface and the rear surface is defined, an active area on a plane, a peripheral area adjacent to the active area, and a margin area surrounding the module hole Can be defined.

상기 회로층은 상기 베이스 기판 상에 배치되고, 박막 트랜지스터를 포함하는 구동 소자를 포함할 수 있다. The circuit layer may include a driving element disposed on the base substrate and including a thin film transistor.

상기 표시 소자층은 상기 박막 트랜지스터에 연결된 제1 전극, 상기 제1 전극 상에 배치된 발광 패턴, 상기 발광 패턴 상에 배치된 제2 전극을 포함하는 발광 소자 및 증착 방지 패턴을 포함할 수 있다. The display element layer may include a first electrode connected to the thin film transistor, a light emitting device disposed on the first electrode, a light emitting device including a second electrode disposed on the light emitting pattern, and a deposition prevention pattern.

상기 봉지층은 상기 표시 소자층 상에 배치되고, 상기 발광 소자를 밀봉할 수 있다. The encapsulation layer is disposed on the display element layer and can seal the light emitting element.

상기 제2 전극 및 상기 증착 방지 패턴은 서로 동일한 층 상에 배치되고, 서로 비중첩할 수 있다. The second electrode and the deposition prevention pattern may be disposed on the same layer as each other, and may be non-overlapping with each other.

상기 증착 방지 패턴은 ABH113(Sun Fine Chemicals)을 포함할 수 있다. The deposition prevention pattern may include ABH113 (Sun Fine Chemicals).

상기 증착 방지 패턴은 상기 마진 영역에 중첩하고, 상기 제2 전극은 상기 액티브 영역에 중첩할 수 있다. The deposition prevention pattern may overlap the margin region, and the second electrode may overlap the active region.

상기 증착 방지 패턴은 상기 제2 전극 보다 큰 두께를 가질 수 있다. The deposition prevention pattern may have a larger thickness than the second electrode.

상기 제2 전극은 마그네슘(MG), 은(AG), 또는 이들의 조합을 포함할 수 있다. The second electrode may include magnesium (MG), silver (AG), or a combination thereof.

상기 증착 방지 패턴은 상기 모듈 홀에 의해 노출될 수 있다.The deposition prevention pattern may be exposed by the module hole.

상기 봉지층은, 봉지 기판 및 실링 부재를 포함할 수 있다. 상기 실링 부재는, 상기 봉지 기판과 상기 표시 소자층 사이에 결합되고, 상기 마진 영역과 중첩할 수 있다. The encapsulation layer may include an encapsulation substrate and a sealing member. The sealing member may be coupled between the encapsulation substrate and the display element layer, and overlap the margin region.

상기 실링 부재와 상기 증착 방지 패턴은 서로 접촉할 수 있다. The sealing member and the deposition prevention pattern may contact each other.

상기 발광 소자는 상기 발광 패턴과 상기 제2 전극 사이에 배치된 제어층을 더 포함할 수 있다. 상기 제2 전극 및 상기 증착 방지 패턴은 상기 제어층과 접촉할 수 있다. The light emitting device may further include a control layer disposed between the light emitting pattern and the second electrode. The second electrode and the deposition prevention pattern may contact the control layer.

상기 봉지층은 상기 표시 소자층 상에 순차적으로 배치된 제1 무기층, 유기층, 및 제2 무기층을 포함할 수 있다.The encapsulation layer may include a first inorganic layer, an organic layer, and a second inorganic layer sequentially disposed on the display element layer.

상기 베이스 기판에는, 평면상에서 상기 모듈 홀을 둘러싸고, 상기 마진 영역에 중첩하는 함몰 패턴이 제공될 수 있다.The base substrate may be provided with a recessed pattern surrounding the module hole on a plane and overlapping the margin region.

상기 함몰 패턴 내에 배치된 유기 패턴을 더 포함하고, 상기 유기 패턴은 ABH113(Sun Fine Chemicals)을 포함할 수 있다.The organic pattern disposed in the recessed pattern may be further included, and the organic pattern may include ABH113 (Sun Fine Chemicals).

본 발명의 실시예에 따른 표시 장치는, 베이스 기판, 회로층, 표시 소자층, 및 봉지층을 포함할 수 있다.The display device according to the exemplary embodiment of the present invention may include a base substrate, a circuit layer, a display element layer, and an encapsulation layer.

상기 베이스 기판은 서로 대향하는 전면 및 배면을 포함하고, 상기 전면 및 상기 배면을 관통하는 모듈 홀이 정의되고, 평면상에서 액티브 영역, 상기 액티브 영역에 인접한 주변 영역, 및 상기 모듈 홀을 둘러싸는 마진 영역이 정의될 수 있다. The base substrate includes front and rear surfaces facing each other, a module hole passing through the front surface and the rear surface is defined, an active area on a plane, a peripheral area adjacent to the active area, and a margin area surrounding the module hole Can be defined.

상기 회로층은 상기 베이스 기판 상에 배치되고, 박막 트랜지스터를 포함하는 구동 소자를 포함할 수 있다.The circuit layer may include a driving element disposed on the base substrate and including a thin film transistor.

상기 표시 소자층은, 상기 박막 트랜지스터에 연결된 제1 전극, 상기 제1 전극 상에 배치된 발광 패턴, 상기 발광 패턴 상에 배치된 제2 전극을 포함하는 발광 소자 및 증착 방지 패턴을 포함할 수 있다.The display element layer may include a first electrode connected to the thin film transistor, a light emitting device disposed on the first electrode, a light emitting device including a second electrode disposed on the light emitting pattern, and a deposition prevention pattern. .

상기 봉지층은 상기 표시 소자층 상에 배치되고, 상기 발광 소자를 밀봉할 수 있다. The encapsulation layer is disposed on the display element layer and can seal the light emitting element.

상기 증착 방지 패턴은 상기 마진 영역에 중첩하고, ABH113(Sun Fine Chemicals)을 포함할 수 있다.The deposition prevention pattern overlaps the margin region and may include ABH113 (Sun Fine Chemicals).

상기 증착 방지 패턴은 상기 제2 전극과 서로 동일한 층 상에 배치될 수 있다.The deposition prevention pattern may be disposed on the same layer as the second electrode.

상기 제2 전극은 마그네슘(MG), 은(AG), 또는 이들의 조합을 포함할 수 있다.The second electrode may include magnesium (MG), silver (AG), or a combination thereof.

본 발명의 실시예에 따른 표시 장치의 제조 방법은, 서로 대향하는 전면 및 배면을 포함하고, 평면상에서 액티브 영역, 상기 액티브 영역에 인접한 주변 영역, 및 상기 액티브 영역에 의해 둘러싸인 홀 영역이 정의된 베이스 기판을 제공하는 단계; 상기 베이스 기판 상에 제1 전극, 발광 패턴, 및 제어층을 형성하는 단계; 상기 제어층 상에 상기 홀 영역에 중첩하는 증착 방지층을 형성하는 단계; 상기 증착 방지층이 형성된 상기 제어층 상에 상기 액티브 영역에 중첩하고, 상기 증착 방지층과 비중첩하는 제2 전극을 형성하는 단계; 상기 제2 전극 상에 봉지층을 형성하는 단계; 및 상기 홀 영역에 중첩하고, 상기 베이스 기판을 관통하는 모듈 홀을 형성하는 단계를 포함할 수 있다. A method of manufacturing a display device according to an exemplary embodiment of the present invention includes a front surface and a rear surface facing each other, and a base in which an active area on a plane, a peripheral area adjacent to the active area, and a hole area surrounded by the active area are defined Providing a substrate; Forming a first electrode, a light emitting pattern, and a control layer on the base substrate; Forming a deposition preventing layer overlapping the hole region on the control layer; Forming a second electrode overlapping the active region on the control layer on which the deposition prevention layer is formed, and non-overlapping with the deposition prevention layer; Forming an encapsulation layer on the second electrode; And forming a module hole overlapping the hole region and penetrating the base substrate.

상기 증착 방지층을 형성하는 단계는, ABH113(Sun Fine Chemicals)을 증착하고, 패터닝할 수 있다. In the step of forming the deposition preventing layer, ABH113 (Sun Fine Chemicals) may be deposited and patterned.

상기 제2 전극을 형성하는 단계는, 마그네슘(MG) 또는 은(AG)을 상기 증착 방지층이 형성된 제어층 상에 전면 증착할 수 있다.In the forming of the second electrode, magnesium (MG) or silver (AG) may be entirely deposited on the control layer on which the deposition prevention layer is formed.

본 발명의 실시예에 따른 전자 장치는, 베이스 층, 증착 방지 패턴, 및 전극 패턴을 포함할 수 있다. 상기 증착 방지 패턴은 상기 베이스 층 상에 배치되고, ABH113(Sun Fine Chemicals)을 포함할 수 있다. 상기 전극 패턴은 상기 증착 방지 패턴과 동일한 층 상에 배치되고, 금속 물질을 포함하고, 상기 증착 방지 패턴과 비중첩할 수 있다.An electronic device according to an embodiment of the present invention may include a base layer, an anti-deposition pattern, and an electrode pattern. The deposition prevention pattern is disposed on the base layer, and may include ABH113 (Sun Fine Chemicals). The electrode pattern may be disposed on the same layer as the deposition prevention pattern, include a metal material, and be non-overlapping with the deposition prevention pattern.

상기 금속 물질은 마그네슘(MG), 은(AG), 또는 이들의 조합을 포함할 수 있다.The metal material may include magnesium (MG), silver (AG), or a combination thereof.

본 발명의 실시예에 따른 전자 장치는 전자 모듈, 및 제1 표시 영역, 및 상기 제1 표시 영역과 인접하고 상기 전자 모듈과 중첩하는 제2 표시 영역으로 구분되고, 박막 트랜지스터들을 포함하는 구동 소자를 포함하는 회로층, 상기 박막 트랜지스터들에 연결된 제1 전극들, 상기 제1 전극들 상에 배치된 발광 패턴들, 상기 발광 패턴들 상에 배치된 제2 전극을 포함하는 발광 소자, 및 상기 제2 전극과 동일층 상에 배치되는 증착 방지 패턴을 포함하는 표시 소자층을 포함하는 표시 패널을 포함하고, 상기 제2 전극은 상기 제1 표시 영역 및 상기 제2 표시 영역에 배치되고, 상기 증착 방지 패턴은 상기 제2 표시 영역에 배치된다.An electronic device according to an exemplary embodiment of the present invention is divided into an electronic module, a first display area, and a second display area adjacent to the first display area and overlapping the electronic module, and includes a driving element including thin film transistors. A circuit layer comprising, first electrodes connected to the thin film transistors, light emitting patterns disposed on the first electrodes, a light emitting device including a second electrode disposed on the light emitting patterns, and the second electrode And a display panel including a display element layer including a deposition prevention pattern disposed on the same layer as the electrode, wherein the second electrode is disposed in the first display area and the second display area, and the deposition prevention pattern is provided. Is disposed in the second display area.

상기 증착 방지 패턴은 ABH113(Sun Fine Chemicals)을 가질 수 있다. The deposition prevention pattern may have ABH113 (Sun Fine Chemicals).

상기 증착 방지 패턴은 상기 제2 전극 보다 큰 두께를 가질 수 있다. The deposition prevention pattern may have a larger thickness than the second electrode.

상기 제2 전극은 마그네슘(MG), 은(AG), 또는 이들의 조합을 포함할 수 있다.The second electrode may include magnesium (MG), silver (AG), or a combination thereof.

단위 면적당 상기 발광 패턴들은, 상기 제1 표시 영역보다 상기 제2 표시 영역이 적게 배치될 수 있다. In the emission patterns per unit area, the second display area may be less than the first display area.

상기 제2 표시 영역은, 상기 발광 패턴들이 배치되는 발광 영역 및 상기 증착 방지 패턴이 배치되는 투과 영역을 포함할 수 있다. The second display area may include a light emitting area in which the light emission patterns are disposed and a transmission area in which the deposition prevention pattern is disposed.

상기 제2 전극은 상기 발광 영역에 배치되고, 상기 증착 방지 패턴은 투과 영역에 배치될 수 있다. The second electrode may be disposed in the emission region, and the deposition prevention pattern may be disposed in the transmission region.

상기 표시 소자층은, 상기 제1 전극들 각각의 적어도 일부를 노출시키는 표시 개구부가 정의된 화소 정의막을 포함하고, 상기 제2 전극은, 상기 제1 전극들 중 상기 발광 영역에 중첩하는 제1 전극들 상에 배치되고, 상기 증착 방지 패턴은, 상기 제1 전극들 중 상기 투과 영역에 중첩하는 제1 전극들 상에 배치될 수 있다. The display element layer includes a pixel defining layer in which a display opening exposing at least a portion of each of the first electrodes is defined, and the second electrode is a first electrode overlapping the emission region among the first electrodes. The deposition prevention pattern may be disposed on first electrodes overlapping the transmission region among the first electrodes.

상기 제1 표시 영역 및 상기 제2 표시 영역은 상기 일 방향을 따라 배열되고, 상기 제2 표시 영역은 상기 일 방향과 교차하는 직교 방향으로 연장될 수 있다. The first display area and the second display area may be arranged along the one direction, and the second display area may extend in an orthogonal direction intersecting the one direction.

상기 전자 모듈은, 음향출력 모듈, 발광 모듈, 수광 모듈, 및 카메라 모듈 중 적어도 어느 하나를 포함할 수 있다. The electronic module may include at least one of an audio output module, a light emitting module, a light receiving module, and a camera module.

본 발명의 실시예에 따른 표시 장치에 의하면, 제2 전극은 마진 영역에 미배치되므로, 모듈 홀 주변에서 입사되거나 출사되는 광이 반사되어 전자 모듈의 성능이 저하되는 문제를 해결할 수 있다. According to the display device according to the exemplary embodiment of the present invention, since the second electrode is not disposed in the margin region, it is possible to solve the problem that the performance of the electronic module deteriorates due to reflection of light incident or emitted around the module hole.

본 발명의 실시예에 의하면, 증착 방지 패턴이 마진 영역 내에 배치되어 실링 부재 직접 접촉함으로써, 실링 부재는 증착 방지 패턴과 견고하게 접착될 수 있다. According to an embodiment of the present invention, the deposition preventing pattern is disposed in the margin region to directly contact the sealing member, so that the sealing member can be firmly adhered to the deposition preventing pattern.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 도시한 사시도이다.
도 2는 도 1에 도시된 표시 장치의 분해 사시도이다.
도 3는 도 1에 도시된 표시 장치의 블록도이다.
도 4는 표시 패널의 화소를 도시한 등가 회로도이다.
도 5는 도 2에 도시된 표시 패널의 I-I`선을 따라 절단한 단면도이다.
도 6은 증착 방지 패턴이 형성된 위치에 제2 전극이 증착되는지 여부를 실험한 결과를 도시한 사진이다.
도 7은 본 발명의 다른 실시예에 있어서, 도 2에 도시된 표시 패널의 I-I`선을 따라 절단한 단면도이다.
도 8a 내지 도 8e는 도 5를 참조하여 설명한 본 발명의 실시예에 따른 표시 장치를 제조하는 과정을 도시한 도면들이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 10a는 본 발명의 일 실시예에 따른 표시 패널을 간략하게 도시한 평면도이다.
도 10b는 본 발명의 일 실시예에 따른 표시 패널의 간략하게 도시한 평면도이다.
도 11a는 본 발명의 일 실시예에 따른 표시 패널의 일 영역을 확대한 평면도이다.
도 11b는 본 발명의 일 실시예에 따른 표시 패널의 일 영역을 확대한 평면도이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 1 is a perspective view illustrating a display device according to an exemplary embodiment of the present invention.
FIG. 2 is an exploded perspective view of the display device illustrated in FIG. 1.
3 is a block diagram of the display device illustrated in FIG. 1.
4 is an equivalent circuit diagram illustrating pixels of a display panel.
5 is a cross-sectional view taken along line II` of the display panel shown in FIG. 2.
6 is a photograph showing a result of experimenting whether a second electrode is deposited at a position where a deposition prevention pattern is formed.
7 is a cross-sectional view taken along line II′ of the display panel shown in FIG. 2 in another embodiment of the present invention.
8A to 8E are diagrams illustrating a process of manufacturing a display device according to an exemplary embodiment of the present invention described with reference to FIG. 5.
9 is an exploded perspective view of a display device according to an exemplary embodiment of the present invention.
10A is a plan view schematically illustrating a display panel according to an exemplary embodiment of the present invention.
10B is a simplified plan view of a display panel according to an exemplary embodiment of the present invention.
11A is an enlarged plan view of an area of a display panel according to an exemplary embodiment of the present invention.
11B is an enlarged plan view of an area of a display panel according to an exemplary embodiment of the present invention.
12 is a cross-sectional view of a display device according to an exemplary embodiment of the present invention.
13 is a cross-sectional view of a display device according to an exemplary embodiment of the present invention.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다. In the present specification, when a component (or region, layer, part, etc.) is referred to as being “on”, “connected” to, or “joined” to another component, it is directly disposed/on the other component. It means that it can be connected/coupled or a third component can be arranged between them.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.The same reference numerals refer to the same components. In addition, in the drawings, the thickness, ratio, and dimensions of the components are exaggerated for effective description of technical content.

"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다. “And/or” includes all combinations of one or more that the associated configurations may define.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from other components. For example, the first component may be referred to as a second component without departing from the scope of the present invention, and similarly, the second component may be referred to as a first component. Singular expressions include plural expressions unless the context clearly indicates otherwise.

또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.In addition, terms such as "below", "below", "above", "above", etc. are used to describe the relationship between the components shown in the drawings. The terms are relative concepts and are explained based on the directions indicated in the drawings.

다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.Unless otherwise defined, all terms (including technical terms and scientific terms) used herein have the same meaning as commonly understood by those skilled in the art to which the present invention pertains. In addition, terms such as terms defined in commonly used dictionaries should be interpreted as having meanings consistent with meanings in the context of related technologies, and explicitly defined herein unless interpreted as ideal or excessively formal meanings. It's possible.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. The terms "include" or "have" are intended to indicate the presence of a feature, number, step, operation, component, part, or combination thereof described in the specification, one or more other features, numbers, or steps. It should be understood that it does not preclude the existence or addition possibility of the operation, components, parts or combinations thereof.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 도시한 사시도이다. 도 2는 도 1에 도시된 표시 장치의 분해 사시도이다. 도 3는 도 1에 도시된 표시 장치의 블록도이다. 이하, 도 1 내지 도 3을 참조하여 본 발명의 일 실시예에 따른 표시 장치에 대해 설명하기로 한다.1 is a perspective view illustrating a display device according to an exemplary embodiment of the present invention. FIG. 2 is an exploded perspective view of the display device illustrated in FIG. 1. 3 is a block diagram of the display device illustrated in FIG. 1. Hereinafter, a display device according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1 to 3.

전자 장치(EA)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 전자 장치(EA)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 전자 장치(EA)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다. 본 실시예에서, 전자 장치(EA)는 스마트 폰으로 예시적으로 도시되었다.The electronic device EA may be a device activated according to an electrical signal. The electronic device EA may include various embodiments. For example, the electronic device EA may include a tablet, a laptop, a computer, and a smart television. In this embodiment, the electronic device EA is illustratively illustrated as a smart phone.

도 1에 도시된 것과 같이, 전자 장치(EA)는 전면에 이미지(IM)를 표시할 수 있다. 전면은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면에 평행하게 정의될 수 있다. 전면은 투과 영역(TA) 및 투과 영역(TA)에 인접한 베젤 영역(BZA)을 포함한다. As shown in FIG. 1, the electronic device EA may display an image IM on the front surface. The front surface may be defined in parallel to a surface defined by the first direction DR1 and the second direction DR2. The front surface includes a transmission area TA and a bezel area BZA adjacent to the transmission area TA.

전자 장치(EA)는 투과 영역(TA)에 이미지(IM)를 표시한다. 도 1에서 이미지(IM)의 일 예로 인터넷 검색창이 도시되었다. 투과 영역(TA)은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 사각 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다. The electronic device EA displays an image IM in the transmission area TA. In FIG. 1, an Internet search box is shown as an example of an image IM. The transmission area TA may have a quadrangular shape parallel to each of the first direction DR1 and the second direction DR2. However, this is illustratively illustrated, and the transmission area TA may have various shapes, and is not limited to any one embodiment.

베젤 영역(BZA)은 투과 영역(TA)에 인접한다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 표시 장치는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.The bezel area BZA is adjacent to the transmission area TA. The bezel area BZA may surround the transmission area TA. However, this is illustratively illustrated, and the bezel area BZA may be disposed adjacent to only one side of the transmission area TA, or may be omitted. The display device according to an embodiment of the present invention may include various embodiments, and is not limited to any one embodiment.

전면의 법선 방향은 전자 장치(EA)의 두께 방향(DR3, 이하, 제3 방향)과 대응될 수 있다. 본 실시예에서는 이미지(IM)가 표시되는 방향을 기준으로 각 부재들의 전면(또는 전면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향된다. The normal direction of the front surface may correspond to the thickness direction (DR3, hereinafter, third direction) of the electronic device EA. In this embodiment, the front (or front) and rear (or bottom) of each member are defined based on the direction in which the image IM is displayed. The front side and the back side face each other in the third direction DR3.

한편, 제1 내지 제3 방향들(DR1, DR2 DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.Meanwhile, the directions indicated by the first to third directions DR1 and DR2 DR3 are relative concepts and may be converted to other directions. Hereinafter, the first to third directions refer to the same reference numerals in the directions indicated by the first to third directions DR1, DR2, and DR3, respectively.

한편, 본 발명에 따른 전자 장치(EA)는 외부에서 인가되는 사용자의 입력(TC)을 감지할 수 있다. 사용자의 입력(TC)은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 본 실시예에서, 사용자의 입력(TC)은 전면에 인가되는 사용자의 손으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 바와 같이 사용자의 입력(TC)은 다양한 형태로 제공될 수 있고, 또한, 전자 장치(EA)는 전자 장치(EA)의 구조에 따라 전자 장치(EA)의 측면이나 배면에 인가되는 사용자의 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다. Meanwhile, the electronic device EA according to the present invention may sense a user's input TC applied from the outside. The user's input TC includes various types of external inputs, such as a portion of the user's body, light, heat, or pressure. In this embodiment, the user's input TC is shown with the user's hand applied to the front. However, this is illustratively illustrated, and as described above, the user's input TC may be provided in various forms, and the electronic device EA may be provided according to the structure of the electronic device EA. ) May detect a user's input (TC) applied to the side or back, and is not limited to any one embodiment.

도 1 및 도 2에 도시된 것과 같이, 전자 장치(EA)는 표시 패널(DP), 윈도우 부재(WM), 전자 모듈(EM), 및 수납 부재(BM)를 포함한다. 한편, 도 3에 도시된 것과 같이, 전자 장치(EA)는 표시 패널(DP) 외에, 제1 전자 모듈(EM1), 제2 전자 모듈(EM2), 및 전원공급 모듈(PM)을 더 포함할 수 있다. 도 2에는 도 3에 도시된 구성들 중 일부 구성들을 생략하여 도시하였다. 이하, 도 1 내지 도 3을 참조하여 전자 장치(EA)에 대해 상세히 설명한다.As shown in FIGS. 1 and 2, the electronic device EA includes a display panel DP, a window member WM, an electronic module EM, and a storage member BM. Meanwhile, as illustrated in FIG. 3, the electronic device EA may further include a first electronic module EM1, a second electronic module EM2, and a power supply module PM in addition to the display panel DP. Can. In FIG. 2, some of the components shown in FIG. 3 are omitted. Hereinafter, the electronic device EA will be described in detail with reference to FIGS. 1 to 3.

표시 패널(DP)은 이미지(IM)를 표시하고 외부 입력(TC)을 감지할 수 있다. 예를 들어, 표시 패널(DP)은 이미지(IM)를 표시하는 표시 유닛(DPU) 및 외부 입력을 감지하는 감지 유닛(220)을 포함할 수 있다. 본 실시예에서, 입력 감지 유닛(ISU)은 윈도우 부재(WM)에 인가되는 입력을 감지할 수 있다.The display panel DP may display the image IM and sense the external input TC. For example, the display panel DP may include a display unit DPU displaying an image IM and a sensing unit 220 sensing an external input. In the present embodiment, the input sensing unit ISU may sense an input applied to the window member WM.

표시 패널(DP)은 평면상에서 구분되는 액티브 영역(AA), 주변 영역(NAA), 및 홀 영역(HA)을 포함할 수 있다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다. The display panel DP may include an active area AA, a peripheral area NAA, and a hole area HA, which are separated on a plane. The active area AA may be an area activated according to an electrical signal.

본 실시예에서, 액티브 영역(AA)은 이미지(IM)가 표시되는 영역이며, 동시에 외부 입력(TC)이 감지되는 영역일 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 이미지(IM)가 표시되는 영역과 외부 입력(TC)이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.In this embodiment, the active area AA is an area in which the image IM is displayed, and may be an area in which the external input TC is sensed. However, this is illustratively illustrated, and the area in which the image IM is displayed and the area in which the external input TC is detected may be separated from each other in the active area AA, and is not limited to any one embodiment. Does not.

주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.The peripheral area NAA may be an area covered by the bezel area BZA. The peripheral area NAA is adjacent to the active area AA. The peripheral area NAA may surround the active area AA. A driving circuit or a driving wiring for driving the active area AA may be disposed in the peripheral area NAA.

본 실시예에서, 표시 패널(DP)은 액티브 영역(AA) 및 주변 영역(NAA)이 윈도우 부재(WM)를 향하는 평탄한 상태로 조립된다. 다만 이는 예시적으로 도시한 것이고, 표시 패널(DP)중 주변 영역(NAA)의 일부는 휘어질 수 있다. 이 때, 주변 영역(NAA) 중 일부는 전자 장치(EA)의 배면을 향하게 되어, 전자 장치(EA) 전면에서의 베젤 영역(BZA)이 감소될 수 있다. 또는, 표시 패널(DP)은 액티브 영역(AA)의 일부도 휘어진 상태로 조립될 수도 있다. 또는, 본 발명의 일 실시예에 따른 표시 패널(DP)에 있어서 주변 영역(NAA)은 생략될 수도 있다.In this embodiment, the display panel DP is assembled in a flat state with the active area AA and the peripheral area NAA facing the window member WM. However, this is illustratively illustrated, and a portion of the peripheral area NAA of the display panel DP may be curved. At this time, a portion of the peripheral area NAA is directed toward the rear surface of the electronic device EA, so that the bezel area BZA on the front surface of the electronic device EA may be reduced. Alternatively, the display panel DP may be assembled with a portion of the active area AA curved. Alternatively, the peripheral area NAA may be omitted in the display panel DP according to an exemplary embodiment of the present invention.

홀 영역(HA)의 가장자리는 액티브 영역(AA)에 의해 에워싸일 수 있다. 평면상에서 홀 영역(HA)은 액티브 영역(AA)을 사이에 두고 주변 영역(NAA)으로부터 이격될 수 있다. The edge of the hole area HA may be surrounded by the active area AA. On the plane, the hole area HA may be spaced apart from the peripheral area NAA with the active area AA interposed therebetween.

홀 영역(HA)은 모듈 홀(MH)이 정의된 영역일 수 있다. 이에 따라, 모듈 홀(MH)은 이미지(IM)가 표시되는 액티브 영역(AA)에 의해 평면상에서 에워싸일 수 있다.The hole area HA may be an area where the module hole MH is defined. Accordingly, the module hole MH may be surrounded on the plane by the active area AA in which the image IM is displayed.

본 발명의 일 실시예에 따른 표시 패널(DP)에는 제3 방향(DR3)을 따라 표시 패널(DP)을 관통하는 적어도 하나의 모듈 홀(MH)이 정의될 수 있다. 모듈 홀(MH)은 표시 패널(DP)의 전면으로부터 배면까지 연결된 관통 홀일 수 있다. 표시 패널(DP)의 배면에 배치되어 모듈 홀(MH)과 중첩하는 구성은 표시 패널(DP)의 전면에서 모듈 홀(MH)을 통해 시인될 수 있다. 한편, 본 실시예에서, 모듈 홀(MH)은 제3 방향(DR3)에서의 높이를 가진 원통 형상으로 도시되었으나, 이에 한정되지 않고, 모듈 홀(MH)은 다각 기둥, 타원 기둥, 뿔 대 등 다양한 형상으로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.At least one module hole MH penetrating the display panel DP along the third direction DR3 may be defined in the display panel DP according to an embodiment of the present invention. The module hole MH may be a through hole connected from the front side to the back side of the display panel DP. The arrangement disposed on the rear surface of the display panel DP and overlapping the module hole MH may be recognized through the module hole MH on the front surface of the display panel DP. On the other hand, in this embodiment, the module hole (MH) is shown in a cylindrical shape having a height in the third direction (DR3), but is not limited to this, the module hole (MH) is a polygonal column, elliptical column, horn stand, etc. It may be provided in various shapes, and is not limited to any one embodiment.

모듈 홀(MH)은 전자 모듈(EM)과 평면상에서 중첩한다. 전자 모듈(EM)은 모듈 홀(MH)을 통해 외부 입력을 수신할 수 있다. 전자 모듈(EM)은 모듈 홀(MH)을 통해 입력되는 신호를 수신하여 표시 패널(DP)에 제공한다. 전자 모듈(EM)은 모듈 홀(MH) 내에 수용되는 크기를 갖거나, 적어도 모듈 홀(MH)과 유사한 크기를 가진 수용부를 포함하는 모듈일 수 있다. 전자 모듈(EM)에 대한 상세한 설명은 후술하기로 한다.The module hole MH overlaps the electronic module EM on a plane. The electronic module EM may receive an external input through the module hole MH. The electronic module EM receives a signal input through the module hole MH and provides it to the display panel DP. The electronic module EM may have a size accommodated in the module hole MH, or may be a module including an accommodation portion having a size similar to at least the module hole MH. The detailed description of the electronic module EM will be described later.

윈도우 부재(WM)는 전자 장치(EA)의 전면을 제공한다. 윈도우 부재(WM)는 표시 패널(DP)의 전면에 배치되어 표시 패널(DP)을 보호할 수 있다. 예를 들어, 윈도우 부재(WM)는 유리 기판, 사파이어 기판, 또는 플라스틱 필름을 포함할 수 있다. 윈도우 부재(WM)는 다층 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우 부재(WM)는 접착제로 결합된 복수 개의 플라스틱 필름의 적층 구조를 가지거나, 접착제로 결합된 유리 기판과 플라스틱 필름의 적층 구조를 가질 수도 있다.The window member WM provides a front surface of the electronic device EA. The window member WM is disposed on the front surface of the display panel DP to protect the display panel DP. For example, the window member WM may include a glass substrate, a sapphire substrate, or a plastic film. The window member WM may have a multi-layer or single-layer structure. For example, the window member WM may have a laminated structure of a plurality of plastic films bonded with an adhesive, or may have a laminated structure of a glass substrate and a plastic film bonded with an adhesive.

윈도우 부재(WM)는 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 투과 영역(TA)은 입사되는 광을 투과시키는 영역일 수 있다. 투과 영역(TA)은 액티브 영역(AA)과 대응되는 형상을 가질 수 있다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 표시 패널(DP)의 액티브 영역(AA)에 표시되는 이미지(IM)는 투과 영역(TA)을 통해 외부에서 시인될 수 있다.The window member WM may be divided into a transmission area TA and a bezel area BZA. The transmission area TA may be an area that transmits incident light. The transmissive area TA may have a shape corresponding to the active area AA. For example, the transmission area TA overlaps the front surface or at least a portion of the active area AA. The image IM displayed on the active area AA of the display panel DP may be viewed from the outside through the transparent area TA.

베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.The bezel region BZA may be a region having a lower light transmittance than the transmission region TA. The bezel area BZA defines the shape of the transmission area TA. The bezel area BZA is adjacent to the transmission area TA, and may surround the transmission area TA.

베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 표시 패널(DP)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우 부재(WM)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.The bezel area BZA may have a predetermined color. The bezel area BZA may cover the peripheral area NAA of the display panel DP to prevent the peripheral area NAA from being viewed from the outside. Meanwhile, this is illustratively illustrated, and in the window member WM according to an embodiment of the present invention, the bezel region BZA may be omitted.

수납 부재(BM)는 윈도우 부재(WM)와 결합될 수 있다. 수납 부재(BM)는 전자 장치(EA)의 배면을 제공한다. 수납 부재(BM)는 윈도우 부재(WM)와 결합되어 내부 공간을 정의한다.The storage member BM may be combined with the window member WM. The storage member BM provides a back surface of the electronic device EA. The storage member BM is combined with the window member WM to define an interior space.

수납 부재(BM)는 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 수납 부재(BM)는 글라스, 플라스틱, 메탈로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 수납 부재(BM)는 내부 공간에 수용된 전자 장치(EA)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다. 수납 부재(BM)가 제공하는 내부 공간에는 표시 패널(DP) 및 도 3에 도시된 각종 구성들이 수용될 수 있다.The storage member BM may include a material having a relatively high stiffness. For example, the storage member BM may include a plurality of frames and/or plates made of glass, plastic, and metal. The storage member BM can stably protect components of the electronic device EA accommodated in the interior space from external impact. The display panel DP and various components illustrated in FIG. 3 may be accommodated in the internal space provided by the storage member BM.

도 3를 참조하면, 전자 장치(EA)는 전원공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)을 포함할 수 있다. 전원공급 모듈(PM)은 전자 장치(EA)의 전반적인 동작에 필요한 전원을 공급한다. 전원공급 모듈(PM)은 통상적인 배터리 모듈을 포함할 수 있다.Referring to FIG. 3, the electronic device EA may include a power supply module PM, a first electronic module EM1, and a second electronic module EM2. The power supply module PM supplies power required for the overall operation of the electronic device EA. The power supply module PM may include a conventional battery module.

제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)은 전자 장치(EA)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 제1 전자모듈(EM1)은 표시 패널(DP)과 전기적으로 연결된 마더보드에 직접 실장되거나 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다. The first electronic module EM1 and the second electronic module EM2 include various functional modules for operating the electronic device EA. The first electronic module EM1 may be directly mounted on a motherboard electrically connected to the display panel DP or may be mounted on a separate substrate to be electrically connected to the motherboard through a connector (not shown).

제1 전자모듈(EM1)은 제어 모듈(CM), 무선통신 모듈(TM), 영상입력 모듈(IIM), 음향입력 모듈(AIM), 메모리(MM), 및 외부 인터페이스(PMIF)를 포함할 수 있다. 상기 모듈들 중 일부는 마더보드에 실장되지 않고, 연성회로기판을 통해 마더보드에 전기적으로 연결될 수도 있다.The first electronic module EM1 may include a control module (CM), a wireless communication module (TM), an image input module (IIM), an audio input module (AIM), a memory (MM), and an external interface (PMIF). have. Some of the modules are not mounted on the motherboard, but may be electrically connected to the motherboard through a flexible circuit board.

제어 모듈(CM)은 전자 장치(EA)의 전반적인 동작을 제어한다. 제어 모듈(CM)은 마이크로프로세서일 수 있다. 예를 들어, 제어 모듈(CM)은 표시 패널(DP)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CM)은 표시 패널(DP)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(IIM)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다. The control module CM controls the overall operation of the electronic device EA. The control module CM may be a microprocessor. For example, the control module CM activates or deactivates the display panel DP. The control module CM may control other modules such as an image input module IIM or an audio input module AIM based on a touch signal received from the display panel DP.

무선통신 모듈(TM)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 송신할 신호를 변조하여 송신하는 송신부(TM1)와, 수신되는 신호를 복조하는 수신부(TM2)를 포함한다.The wireless communication module (TM) may transmit/receive wireless signals with other terminals using a Bluetooth or Wi-Fi line. The wireless communication module TM can transmit/receive a voice signal using a general communication line. The wireless communication module TM includes a transmitting unit TM1 for modulating and transmitting a signal to be transmitted, and a receiving unit TM2 for demodulating the received signal.

영상입력 모듈(IIM)은 영상 신호를 처리하여 표시 패널(DP)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(AIM)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력받아 전기적인 음성 데이터로 변환한다. The image input module (IIM) processes an image signal and converts it into image data that can be displayed on the display panel DP. The acoustic input module (AIM) receives an external sound signal by a microphone in a recording mode, a voice recognition mode, etc., and converts it into electrical voice data.

외부 인터페이스(PMIF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 한다. The external interface (PMIF) serves as an interface connected to an external charger, a wired/wireless data port, a card socket (eg, a memory card, a SIM/UIM card), and the like.

제2 전자 모듈(EM2)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. 상기 구성들은 마더보드에 직접 실장되거나, 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 표시 패널(DP)과 전기적으로 연결되거나, 제1 전자 모듈(EM1)과 전기적으로 연결될 수 있다.The second electronic module EM2 may include an audio output module (AOM), a light emitting module (LM), a light receiving module (LRM), and a camera module (CMM). The components may be directly mounted on the motherboard, or mounted on a separate substrate to be electrically connected to the display panel DP through a connector (not shown) or the like, to be electrically connected to the first electronic module EM1.

음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력한다.The sound output module (AOM) converts sound data received from the wireless communication module (TM) or sound data stored in the memory (MM) and outputs it to the outside.

발광 모듈(LM)은 광을 생성하여 출력한다. 발광 모듈(LM)은 적외선을 출력할 수 있다. 발광 모듈(LM)은 LED 소자를 포함할 수 있다. 수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(LRM)은 CMOS 센서를 포함할 수 있다. 발광 모듈(LM)에서 생성된 적외광이 출력된 후, 외부 물체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외광이 수광 모듈(LRM)에 입사될 수 있다. 카메라 모듈(CMM)은 외부의 이미지를 촬영한다.The light emitting module LM generates and outputs light. The light emitting module LM may output infrared rays. The light emitting module LM may include an LED element. The light receiving module (LRM) may detect infrared rays. The light receiving module LRM may be activated when infrared rays of a predetermined level or higher are detected. The light receiving module LRM may include a CMOS sensor. After the infrared light generated by the light emitting module LM is output, it is reflected by an external object (eg, a user's finger or face), and the reflected infrared light may be incident on the light receiving module LRM. The camera module (CMM) captures an external image.

도 2에 도시된 전자 모듈(EM)은 모듈 홀(MH)을 통해 전달되는 외부 입력을 수신하거나 모듈 홀(MH)을 통해 출력을 제공할 수 있다. 전자 모듈(EM)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)을 구성하는 모듈들 중 어느 하나일 수 있다. 예를 들어, 전자 모듈(EM)은 카메라, 스피커, 또는 광이나 열 등의 감지 센서일 수 있다. 전자 모듈(EM)은 모듈 홀(MH)을 통해 수신되는 외부 피사체를 감지하거나 모듈 홀(MH)을 통해 음성 등의 소리 신호를 외부에 제공할 수 있다. 이때, 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2) 중 나머지 구성들은 다른 위치에 배치되어 미 도시될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 전자 모듈(EM)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)을 구성하는 모듈들 중 복수를 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다. 한편, 도시되지 않았으나, 본 발명의 일 실시예에 따른 전자 장치(EA)는 전자 모듈(EM)과 표시 패널(DP) 사이에 배치되는 투명 부재를 더 포함할 수도 있다. 모듈 홀(MH)을 통해 전달되는 외부 입력이 투명 부재를 통과하여 전자 모듈(EM)에 전달되도록 투명 부재는 광학적으로 투명한 필름일 수 있다. 투명 부재는 표시 패널(DP)의 배면에 부착되거나 별도의 점착층 없이 표시 패널(DP)과 전자 모듈(EM) 사이에 배치될 수 있다. 본 발명의 일 실시예에 따른 전자 장치(EA)는 다양한 구조를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다. The electronic module EM shown in FIG. 2 may receive an external input transmitted through the module hole MH or provide an output through the module hole MH. The electronic module EM may be any one of modules constituting the first electronic module EM1 and the second electronic module EM2. For example, the electronic module EM may be a camera, a speaker, or a sensing sensor such as light or heat. The electronic module EM may detect an external subject received through the module hall MH or provide a sound signal such as voice to the outside through the module hall MH. At this time, the remaining components of the first electronic module EM1 and the second electronic module EM2 may be disposed in different locations and not shown. However, this is illustratively illustrated, and the electronic module EM may include a plurality of modules constituting the first electronic module EM1 and the second electronic module EM2. It is not limited. Meanwhile, although not shown, the electronic device EA according to an embodiment of the present invention may further include a transparent member disposed between the electronic module EM and the display panel DP. The transparent member may be an optically transparent film so that an external input transmitted through the module hole MH passes through the transparent member and is transmitted to the electronic module EM. The transparent member may be attached to the rear surface of the display panel DP or disposed between the display panel DP and the electronic module EM without a separate adhesive layer. The electronic device EA according to an embodiment of the present invention may have various structures, and is not limited to any one embodiment.

본 발명에 있어서, 표시 패널(DP)은 모듈 홀(MH)을 포함함으로써, 주변 영역(NAA)의 외측에 전자 모듈(EM)을 위해 제공되는 별도의 공간이 생략될 수 있다. 또한, 모듈 홀(MH)을 액티브 영역(AA)에 의해 에워싸인 홀 영역(HA)에 정의함으로써, 전자 모듈(EM)을 베젤 영역(BZA)이 아닌 투과 영역(TA)에 중첩하도록 배치할 수 있다. 이에 따라, 베젤 영역(BZA)의 면적이 감소되어 네로우 베젤을 가진 전자 장치(EA)가 구현될 수 있다. 또한, 전자 모듈(EM)이 모듈 홀(MH) 내에 수용되는 경우, 박형의 전자 장치(EA)가 구현될 수 있다.In the present invention, since the display panel DP includes the module hole MH, a separate space provided for the electronic module EM may be omitted outside the peripheral area NAA. In addition, by defining the module hole MH in the hole area HA surrounded by the active area AA, the electronic module EM can be arranged to overlap the transmissive area TA rather than the bezel area BZA. have. Accordingly, the area of the bezel area BZA is reduced, so that the electronic device EA having a narrow bezel can be implemented. Further, when the electronic module EM is accommodated in the module hole MH, the thin electronic device EA may be implemented.

도 4는 표시 패널의 화소를 도시한 등가 회로도이다. 4 is an equivalent circuit diagram illustrating pixels of a display panel.

도 4를 참조하면, 본 발명의 일 실시예에 따른 하나의 화소(PX)는 복수의 트랜지스터들(T1~T7), 스토리지 커패시터(Cst), 및 발광 소자(organic light emitting diode, OD)를 포함할 수 있다. Referring to FIG. 4, one pixel PX according to an embodiment of the present invention includes a plurality of transistors T1 to T7, a storage capacitor Cst, and an organic light emitting diode (OD). can do.

한편, 본 발명에서, 화소(PX)의 구성들 중 발광 소자(OD)를 제외한 나머지 구성들, 복수의 트랜지스터들(T1~T7) 및 스토리지 커패시터(Cst)는 구동 소자로 정의될 수 있다.Meanwhile, in the present invention, among the components of the pixel PX, other components except the light emitting element OD, the plurality of transistors T1 to T7 and the storage capacitor Cst may be defined as a driving element.

박막트랜지스터들(T1~T7)은 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 제1 발광 제어 트랜지스터(T5), 제2 발광 제어 트랜지스터(T6), 및 바이패스 트랜지스터(T7)를 포함한다. The thin film transistors T1 to T7 include a driving transistor T1, a switching transistor T2, a compensation transistor T3, an initialization transistor T4, a first emission control transistor T5, and a second emission control transistor T6. And a bypass transistor T7.

화소(PX)는 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)에 n번째 주사 신호(Sn)를 전달하는 제1 게이트 라인(14), 초기화 트랜지스터(T4)에 n-1번째 주사 신호(Sn-1)를 전달하는 제2 게이트 라인(24), 바이패스 트랜지스터(T7)에 n+1번째 주사 신호(Sn+1)를 전달하는 제3 게이트 라인(34), 제1 발광 제어 트랜지스터(T5) 및 제2 발광 제어 트랜지스터(T6)에 발광 제어 신호(En)를 전달하는 발광 라인(15), 데이터 신호(Dm)를 전달하는 데이터 라인(16), 전원전압(ELVDD)을 전달하는 전원 라인(26), 구동 트랜지스터(T1)를 초기화 하는 초기화 전압(Vint)을 전달하는 초기화 전압 라인(22)을 포함한다.The pixel PX includes a first gate line 14 transmitting an n-th scan signal Sn to the switching transistor T2 and a compensation transistor T3, and an n-1-th scan signal Sn- to the initialization transistor T4. 1) a second gate line 24 transferring, a third gate line 34 transferring an n+1th scan signal Sn+1 to the bypass transistor T7, a first light emission control transistor T5 And a light emitting line 15 for transmitting the light emission control signal En to the second light emission control transistor T6, a data line 16 for transmitting the data signal Dm, and a power line for transmitting the power voltage ELVDD ( 26), an initialization voltage line 22 for transmitting an initialization voltage Vint for initializing the driving transistor T1.

구동 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 커패시터(Cst)의 제1 전극(C1)과 연결된다. 구동 트랜지스터(T1)의 소스 전극(S1)은 제1 발광 제어 트랜지스터(T5)를 경유하여 전원 라인(26)과 연결된다. 구동 트랜지스터(T1)의 드레인 전극(D1)은 제2 발광 제어 트랜지스터(T6)를 경유하여 발광 소자(OLED)의 애노드와 전기적으로 연결되어 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 발광 소자(OD)에 구동 전류(Id)를 공급한다. The gate electrode G1 of the driving transistor T1 is connected to the first electrode C1 of the storage capacitor Cst. The source electrode S1 of the driving transistor T1 is connected to the power supply line 26 via the first light emission control transistor T5. The drain electrode D1 of the driving transistor T1 is electrically connected to the anode of the light emitting element OLED via the second light emission control transistor T6. The driving transistor T1 receives the data signal Dm according to the switching operation of the switching transistor T2 and supplies the driving current Id to the light emitting device OD.

스위칭 트랜지스터(T2)의 게이트 전극(G2)은 제1 게이트 라인(14)과 연결된다. 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터 라인(16)과 연결된다. 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되고, 제1 발광 제어 트랜지스터(T5)를 경유하여 전원 라인(26)과 연결된다. 스위칭 트랜지스터(T2)는 제1 게이트 라인(14)을 통해 전달받은 제1 주사 신호(Sn)에 따라 턴 온 되어 데이터 라인(16)으로 전달된 데이터 신호(Dm)를 구동 트랜지스터(T1)의 소스 전극(S1)으로 전달하는 스위칭 동작을 수행한다. The gate electrode G2 of the switching transistor T2 is connected to the first gate line 14. The source electrode S2 of the switching transistor T2 is connected to the data line 16. The drain electrode D2 of the switching transistor T2 is connected to the source electrode S1 of the driving transistor T1, and is connected to the power supply line 26 via the first light emission control transistor T5. The switching transistor T2 is turned on according to the first scan signal Sn received through the first gate line 14 to transmit the data signal Dm transferred to the data line 16 as a source of the driving transistor T1. The switching operation to be transferred to the electrode S1 is performed.

보상 트랜지스터(T3)의 게이트 전극(G3)은 제1 게이트 라인(14)에 연결되어 있다. 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되고, 제2 발광 제어 트랜지스터(T6)를 경유하여 발광 소자(OLED)의 애노드와 연결된다. 보상 트랜지스터(T3)의 드레인 전극(D3)은 스토리지 커패시터(Cst)의 제1 전극(C1), 초기화 트랜지스터(T4)의 소스 전극(S4) 및 구동 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있다. 보상 트랜지스터(T3)는 제1 게이트 라인(14)을 통해 전달받은 n번째 주사 신호(Sn)에 따라 턴 온되어 구동 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 트랜지스터(T1)를 다이오드 연결(diode connection)시킨다. The gate electrode G3 of the compensation transistor T3 is connected to the first gate line 14. The source electrode S3 of the compensation transistor T3 is connected to the drain electrode D1 of the driving transistor T1 and is connected to the anode of the light emitting element OLED via the second light emission control transistor T6. The drain electrode D3 of the compensation transistor T3 is connected to the first electrode C1 of the storage capacitor Cst, the source electrode S4 of the initialization transistor T4, and the gate electrode G1 of the driving transistor T1. It is done. The compensation transistor T3 is turned on according to the n-th scan signal Sn received through the first gate line 14 to connect the gate electrode G1 and the drain electrode D1 of the driving transistor T1 to each other. The driving transistor T1 is diode-connected.

초기화 트랜지스터(T4)의 게이트 전극(G4)은 제2 게이트 라인(24)과 연결된다. 초기화 트랜지스터(T4)의 드레인 전극(D4)은 초기화 전압 라인(22)에 연결된다. 초기화 트랜지스터(T4)의 소스 전극(S4)은 스토리지 커패시터(Cst)의 제1 전극(C1), 보상 트랜지스터(T3)의 드레인 전극(D3) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 연결된다. 초기화 트랜지스터(T4)는 제2 게이트 라인(24)을 통해 전달받은 n-1번째 주사 신호(Sn-1)에 따라 턴 온되어 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시킨다.The gate electrode G4 of the initialization transistor T4 is connected to the second gate line 24. The drain electrode D4 of the initialization transistor T4 is connected to the initialization voltage line 22. The source electrode S4 of the initialization transistor T4 is connected to the first electrode C1 of the storage capacitor Cst, the drain electrode D3 of the compensation transistor T3, and the gate electrode G1 of the driving transistor T1. do. The initialization transistor T4 is turned on according to the n-1th scan signal Sn-1 received through the second gate line 24 to set the initialization voltage Vint to the gate electrode G1 of the driving transistor T1. Is transferred to initialize the voltage of the gate electrode G1 of the driving transistor T1.

제1 발광 제어 트랜지스터(T5)의 게이트 전극(G5)은 발광 라인(15)과 연결된다. 제1 발광 제어 트랜지스터(T5)는 전원 라인(26)과 구동 트랜지스터(T1) 사이에 연결될 수 있다. 제1 발광 제어 트랜지스터(T5)의 소스 전극(S5)은 전원 라인(26)과 연결된다. 제1 발광 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(D2)과 연결된다. 제1 발광 제어 트랜지스터(T5)의 게이트 전극(G5)에 발광 제어 신호(En)이 인가됨에 따라 제1 발광 제어 트랜지스터(T5)는 턴 온되어 발광 소자(OD)에 구동 전류(Id)가 흐른다. 제1 발광 제어 트랜지스터(T5)는 발광 소자(OD)에 구동 전류(Id)가 흐르는 타이밍을 결정할 수 있다. The gate electrode G5 of the first emission control transistor T5 is connected to the emission line 15. The first light emission control transistor T5 may be connected between the power line 26 and the driving transistor T1. The source electrode S5 of the first emission control transistor T5 is connected to the power line 26. The drain electrode D5 of the first emission control transistor T5 is connected to the source electrode S1 of the driving transistor T1 and the drain electrode D2 of the switching transistor T2. As the light emission control signal En is applied to the gate electrode G5 of the first light emission control transistor T5, the first light emission control transistor T5 is turned on and a driving current Id flows through the light emitting device OD. . The first light emission control transistor T5 may determine a timing at which the driving current Id flows through the light emitting element OD.

제2 발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 발광 라인(15)과 연결된다. 제2 발광 제어 트랜지스터(T6)는 구동 트랜지스터(T1)와 발광 소자(OD) 사이에 연결될 수 있다. 제2 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결된다. 제2 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 발광 소자(OD)의 애노드와 전기적으로 연결된다. 제1 발광 제어 트랜지스터(T5) 및 제2 발광 제어 트랜지스터(T6)는 발광 라인(15)을 통해 전달받은 발광 제어 신호(En)에 따라 턴 온된다. 제2 발광 제어 트랜지스터(T6)의 게이트 전극(G6)에 발광 제어 신호(En)이 인가됨에 따라 제2 발광 제어 트랜지스터(T6)는 턴 온되어 발광 소자(OD)에 구동 전류(Id)가 흐른다. 제2 발광 제어 트랜지스터(T6)는 발광 소자(OD)에 구동 전류(Id)가 흐르는 타이밍을 결정할 수 있다. The gate electrode G6 of the second light emission control transistor T6 is connected to the light emission line 15. The second light emission control transistor T6 may be connected between the driving transistor T1 and the light emitting element OD. The source electrode S6 of the second light emission control transistor T6 is connected to the drain electrode D1 of the driving transistor T1 and the source electrode S3 of the compensation transistor T3. The drain electrode D6 of the second light emission control transistor T6 is electrically connected to the anode of the light emitting element OD. The first light emission control transistor T5 and the second light emission control transistor T6 are turned on according to the light emission control signal En received through the light emission line 15. As the light emission control signal En is applied to the gate electrode G6 of the second light emission control transistor T6, the second light emission control transistor T6 is turned on and a driving current Id flows through the light emitting device OD. . The second light emission control transistor T6 may determine a timing at which the driving current Id flows through the light emitting element OD.

바이패스 트랜지스터(T7)의 게이트 전극(G7)은 제3 게이트 라인(34)에 연결된다. 바이패스 트랜지스터(T7)의 소스 전극(S7)은 발광 소자(OD)의 애노드에 연결된다. 바이패스 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압 라인(22)에 연결된다. 바이패스 트랜지스터(T7)는 제3 게이트 라인(34)을 통해 전달받은 n+1번째 주사 신호(Sn+1)에 따라 턴 온되어 발광 소자(OD)의 애노드를 초기화시킨다. The gate electrode G7 of the bypass transistor T7 is connected to the third gate line 34. The source electrode S7 of the bypass transistor T7 is connected to the anode of the light emitting element OD. The drain electrode D7 of the bypass transistor T7 is connected to the initialization voltage line 22. The bypass transistor T7 is turned on according to the n+1th scan signal Sn+1 received through the third gate line 34 to initialize the anode of the light emitting device OD.

스토리지 커패시터(Cst)의 제2 전극(C2)은 전원 라인(26)에 연결된다. 스토리지 커패시터(Cst)의 제1 전극(C1)은 구동 트랜지스터(T1)의 게이트 전극(G1), 보상 트랜지스터(T3)의 드레인 전극(D3) 및 초기화 트랜지스터(T4)의 소스 전극(S4)에 연결된다.The second electrode C2 of the storage capacitor Cst is connected to the power line 26. The first electrode C1 of the storage capacitor Cst is connected to the gate electrode G1 of the driving transistor T1, the drain electrode D3 of the compensation transistor T3, and the source electrode S4 of the initialization transistor T4. do.

발광 소자(OD)의 캐소드는 기준 전압(ELVSS)을 수신한다. 발광 소자(OD)는 구동 트랜지스터(T1)로부터 구동 전류(Id)를 전달받아 발광한다. 발광 소자(OD)는 발광 물질을 포함한다. 발광 소자(OD)는 발광 물질에 대응하는 컬러의 광을 생성할 수 있다. 발광 소자(OD)에서 생성된 광의 컬러는 적색, 녹색, 청색, 백색 중 어느 하나일 수 있다.The cathode of the light emitting element OD receives the reference voltage ELVSS. The light emitting element OD receives the driving current Id from the driving transistor T1 and emits light. The light emitting device OD includes a light emitting material. The light emitting device OD may generate light having a color corresponding to the light emitting material. The color of light generated by the light emitting device OD may be any one of red, green, blue, and white.

본 발명의 다른 실시예에서, 화소(PX)를 구성하는 트랜지스터들(T1~T7)의 개수와 연결관계는 다양하게 변경될 수 있다. In another embodiment of the present invention, the number of transistors T1 to T7 constituting the pixel PX and the connection relationship may be variously changed.

도 5는 도 2에 도시된 표시 패널(DP)의 I-I`선을 따라 절단한 단면도이다. 5 is a cross-sectional view taken along line I-I` of the display panel DP shown in FIG. 2.

본 실시예에서, 홀 영역(HA) 중 모듈 홀(MH) 외곽의 영역은 마진 영역(LA)으로 정의될 수 있다. 마진 영역(LA)은 모듈 홀(MH)의 마진을 확보하기 위한 영역일 수 있다. 마진 영역(LA)에서는 영상이 표시되지 않을 수 있다. 마진 영역(LA)에는 모듈 홀(MH)을 우회하기 위한 배선들이 배치될 수 있다.In this embodiment, an area outside the module hole MH among the hole areas HA may be defined as a margin area LA. The margin area LA may be an area for securing the margin of the module hole MH. An image may not be displayed in the margin area LA. Wirings for bypassing the module hole MH may be disposed in the margin area LA.

도 4에 도시된 것과 같이, 표시 패널(100)은 베이스 기판(BS), 보조층(BL), 화소(PX), 복수의 절연층들(10, 20, 30, 40), 봉지 기판(ECG), 및 감지 유닛(220)을 포함한다.As shown in FIG. 4, the display panel 100 includes a base substrate BS, an auxiliary layer BL, a pixel PX, a plurality of insulating layers 10, 20, 30, 40, and an encapsulation substrate ECG. ), and the sensing unit 220.

베이스 기판(BS)은 절연 기판일 수 있다. 예를 들어, 베이스 기판(BS)은 플라스틱 기판 또는 유리 기판을 포함할 수 있다. 보조층(BL)은 베이스 기판(BS) 상에 배치되어 베이스 기판(BS)의 전면을 커버한다. 보조층(BL)은 무기물을 포함한다. 보조층(BL)은 배리어층(barrier layer) 및/또는 버퍼층(buffer layer)을 포함할 수 있다. 이에 따라, 보조층(BL)은 베이스 기판(BS)을 통해 유입되는 산소나 수분이 화소(PX)에 침투되는 것을 방지하거나, 화소(PX)가 베이스 기판(BS) 상에 안정적으로 형성되도록 베이스 기판(BS)의 표면 에너지를 감소시킬 수 있다.The base substrate BS may be an insulating substrate. For example, the base substrate BS may include a plastic substrate or a glass substrate. The auxiliary layer BL is disposed on the base substrate BS to cover the front surface of the base substrate BS. The auxiliary layer BL includes an inorganic material. The auxiliary layer BL may include a barrier layer and/or a buffer layer. Accordingly, the auxiliary layer BL prevents oxygen or moisture flowing through the base substrate BS from penetrating the pixel PX, or the base so that the pixel PX is stably formed on the base substrate BS. The surface energy of the substrate BS can be reduced.

화소(PX)는 액티브 영역(AA)에 배치될 수 있다. 본 실시예에서, 화소(PX)는 박막 트랜지스터(TR, 이하, 박막 트랜지스터)와 발광 소자(OD)를 포함하는 것을 예시적으로 도시하였다. 제1 내지 제4 절연층들(10, 20, 30, 40) 각각은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다.The pixel PX may be disposed in the active area AA. In this embodiment, the pixel PX is illustratively illustrated to include a thin film transistor (TR, hereinafter, a thin film transistor) and a light emitting element OD. Each of the first to fourth insulating layers 10, 20, 30, and 40 may include an organic material and/or an inorganic material, and may have a single layer or a laminated structure.

박막 트랜지스터(TR)는 반도체 패턴(SP), 제어 전극(CE), 입력 전극(IE), 및 출력 전극(OE)을 포함한다. 반도체 패턴(SP)은 보조층(BL) 상에 배치된다. 반도체 패턴(SP)은 반도체 물질을 포함할 수 있다. 제어 전극(CE)은 제1 절연층(10)을 사이에 두고 반도체 패턴(SP)으로부터 이격된다. The thin film transistor TR includes a semiconductor pattern SP, a control electrode CE, an input electrode IE, and an output electrode OE. The semiconductor pattern SP is disposed on the auxiliary layer BL. The semiconductor pattern SP may include a semiconductor material. The control electrode CE is spaced apart from the semiconductor pattern SP with the first insulating layer 10 interposed therebetween.

입력 전극(IE)과 출력 전극(OE)은 제2 절연층(20)을 사이에 두고 제어 전극(CE)으로부터 이격된다. 박막 트랜지스터(TR)의 입력 전극(IE)과 출력 전극(OE)은 제1 절연층(10) 및 제2 절연층(20)을 관통하여 반도체 패턴(SP)의 일측 및 타측에 각각 접속된다.The input electrode IE and the output electrode OE are spaced apart from the control electrode CE with the second insulating layer 20 therebetween. The input electrode IE and the output electrode OE of the thin film transistor TR penetrate the first insulating layer 10 and the second insulating layer 20 and are connected to one side and the other side of the semiconductor pattern SP, respectively.

제3 절연층(30)은 제2 절연층(20) 상에 배치되어 입력 전극(IE) 및 출력 전극(OE)을 커버한다. 한편, 박막 트랜지스터(TR)에 있어서, 반도체 패턴(SP)이 제어 전극(CE) 상에 배치될 수도 있다. 또는, 반도체 패턴(SP)이 입력 전극(IE)과 출력 전극(OE) 상에 배치될 수도 있다. 또는, 입력 전극(IE)과 출력 전극(OE)은 반도체 패턴(SP)과 동일 층 상에 배치되어 반도체 패턴(SP)에 직접 접속될 수도 있다. 본 발명의 일 실시예에 따른 박막 트랜지스터(TR)는 다양한 구조들로 형성될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.The third insulating layer 30 is disposed on the second insulating layer 20 to cover the input electrode IE and the output electrode OE. Meanwhile, in the thin film transistor TR, the semiconductor pattern SP may be disposed on the control electrode CE. Alternatively, the semiconductor pattern SP may be disposed on the input electrode IE and the output electrode OE. Alternatively, the input electrode IE and the output electrode OE may be disposed on the same layer as the semiconductor pattern SP and directly connected to the semiconductor pattern SP. The thin film transistor TR according to an embodiment of the present invention may be formed in various structures, and is not limited to any one embodiment.

발광 소자(OD)는 제3 절연층(30) 상에 배치된다. 발광 소자(OD)는 제1 전극(E1), 발광 패턴(EP), 제어층(EL), 및 제2 전극(E2)을 포함한다. The light emitting device OD is disposed on the third insulating layer 30. The light emitting device OD includes a first electrode E1, a light emitting pattern EP, a control layer EL, and a second electrode E2.

제1 전극(E1)은 제3 절연층(30)을 관통하여 박막 트랜지스터(TR)에 접속될 수 있다. 한편, 도시되지 않았으나, 표시 패널(DP)은 제1 전극(E1)과 박막 트랜지스터(TR) 사이에 배치되는 별도의 연결 전극을 더 포함할 수도 있고, 이때, 제1 전극(E1)은 연결 전극을 통해 박막 트랜지스터(TR)에 전기적으로 접속될 수 있다.The first electrode E1 may penetrate the third insulating layer 30 and be connected to the thin film transistor TR. On the other hand, although not shown, the display panel DP may further include a separate connection electrode disposed between the first electrode E1 and the thin film transistor TR, wherein the first electrode E1 is the connection electrode Through may be electrically connected to the thin film transistor (TR).

제4 절연층(40)은 제3 절연층(30) 상에 배치된다. 제4 절연층(40)은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다. 제4 절연층(40)에는 개구부가 정의될 수 있다. 개구부는 제1 전극(E1)의 적어도 일부를 노출시킨다. 제4 절연층(40)은 화소 정의막일 수 있다.The fourth insulating layer 40 is disposed on the third insulating layer 30. The fourth insulating layer 40 may include an organic material and/or an inorganic material, and may have a single layer or a laminated structure. An opening may be defined in the fourth insulating layer 40. The opening exposes at least a portion of the first electrode E1. The fourth insulating layer 40 may be a pixel defining layer.

발광 패턴(EP)은 개구부에 배치되어, 개구부에 의해 노출된 제1 전극(E1) 상에 배치된다. 발광 패턴(EP)은 발광 물질을 포함할 수 있다. 예를 들어, 발광 패턴(EP)은 적색, 녹색, 및 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있으며, 형광 물질 또는 인광 물질을 포함할 수 있다. 발광 패턴(EP)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다. 발광 패턴(EP)은 제1 전극(E1) 및 제2 전극(E2) 사이의 전위 차이에 응답하여 광을 발광할 수 있다.The emission pattern EP is disposed in the opening, and is disposed on the first electrode E1 exposed by the opening. The light emitting pattern EP may include a light emitting material. For example, the emission pattern EP may be formed of at least one of red, green, and blue emitting materials, and may include a fluorescent material or a phosphorescent material. The emission pattern EP may include an organic emission material or an inorganic emission material. The emission pattern EP may emit light in response to a potential difference between the first electrode E1 and the second electrode E2.

제어층(EL)은 제1 전극(E1)과 제2 전극(E2) 사이에 배치된다. 제어층(EL)은 발광 패턴(EP)에 인접하여 배치된다. 제어층(EL)은 전하의 이동을 제어하여 발광 소자(OL)의 발광 효율 및 수명을 향상시킨다. 제어층(EL)은 정공 수송 물질, 정공 주입 물질, 전자 수송 물질, 전자 주입 물질 중 적어도 어느 하나를 포함할 수 있다.The control layer EL is disposed between the first electrode E1 and the second electrode E2. The control layer EL is disposed adjacent to the emission pattern EP. The control layer EL controls the movement of electric charges to improve the light emission efficiency and lifetime of the light emitting element OL. The control layer EL may include at least one of a hole transport material, a hole injection material, an electron transport material, and an electron injection material.

본 실시예에서, 제어층(EL)은 발광 패턴(EP)과 제2 전극(E2) 사이에 배치된 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제어층(EL)은 발광 패턴(EP)과 제1 전극(E1) 사이에 배치될 수도 있고, 발광 패턴(EP)을 사이에 두고 제3 방향(DR3)을 따라 적층되는 복수의 층들로 제공될 수도 있다.In this embodiment, the control layer EL is illustrated as being disposed between the emission pattern EP and the second electrode E2. However, this is illustratively illustrated, and the control layer EL may be disposed between the emission pattern EP and the first electrode E1, and the third direction DR3 with the emission pattern EP interposed therebetween. It may be provided as a plurality of layers stacked along.

제어층(EL)은 액티브 영역(AA)으로부터 주변 영역(NAA)까지 연장된 일체의 형상을 가질 수 있다. 제어층(EL)은 복수의 화소들에 공통적으로 제공될 수 있다. The control layer EL may have an integral shape extending from the active area AA to the peripheral area NAA. The control layer EL may be commonly provided to a plurality of pixels.

제2 전극(E2)은 발광 패턴(EP) 상에 배치된다. 제2 전극(E2)은 제1 전극(E1)과 대향될 수 있다. The second electrode E2 is disposed on the emission pattern EP. The second electrode E2 may face the first electrode E1.

제2 전극(E2)은 액티브 영역(AA)의 일부와 주변 영역(NAA)에 배치된 일체의 형상을 가질 수 있다. 제2 전극(E2)은 복수의 화소들에 공통적으로 제공될 수 있다. 화소들 각각에 배치된 각각의 발광 소자(OD)는 제2 전극(E2)을 통해 공통의 전원 전압(이하, 제2 전원 전압)을 수신한다.The second electrode E2 may have a part of the active area AA and an integral shape disposed in the peripheral area NAA. The second electrode E2 may be commonly provided to a plurality of pixels. Each light emitting element OD disposed in each of the pixels receives a common power voltage (hereinafter, a second power voltage) through the second electrode E2.

제2 전극(E2)은 홀 영역(HA), 구체적으로, 마진 영역(LA)에는 배치되지 않을 수 있다. 즉, 제2 전극(E2)은 모듈 홀(MH)에 의해 노출되지 않는다.The second electrode E2 may not be disposed in the hole region HA, specifically, the margin region LA. That is, the second electrode E2 is not exposed by the module hole MH.

제2 전극(E2)은 투과형 도전 물질 또는 반 투과형 도전 물질을 포함할 수 있다. 예를 들어, 제2 전극(E2)은 마그네슘(MG), 은(AG), 또는 이들의 조합을 포함할 수 있다. 이에 따라, 발광 패턴(EP)에서 생성된 광은 제2 전극(E2)을 통해 제3 방향(DR3)을 향해 용이하게 출사될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 발광 소자(OD)는 설계에 따라, 제1 전극(E1)이 투과형 또는 반 투과형 물질을 포함하는 배면 발광 방식으로 구동되거나, 전면과 배면 모두를 향해 발광하는 양면 발광 방식으로 구동될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.The second electrode E2 may include a transmissive conductive material or a semi-transmissive conductive material. For example, the second electrode E2 may include magnesium (MG), silver (AG), or a combination thereof. Accordingly, the light generated in the emission pattern EP can be easily emitted toward the third direction DR3 through the second electrode E2. However, this is illustratively illustrated, and the light emitting device OD according to an embodiment of the present invention is driven by a back light emission method in which the first electrode E1 includes a transmissive or semi-transmissive material according to a design, It may be driven by a double-sided light emission method that emits light toward both the front and rear surfaces, and is not limited to any one embodiment.

제2 전극(E2)은 상대적으로 반사율이 높은 물질을 포함한다. 따라서, 전자 모듈(EM)이 도 3을 참조하여 설명한, 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 또는 카메라 모듈(CMM) 인 경우, 베이스 기판(BS) 하부에서 출사되는 광 또는 베이스 기판(BS) 하부를 향해 입사되는 광이 제2 전극(E2)에서 의해 반사되어 전자 모듈(EM)의 성능이 저하될 수 있다. The second electrode E2 includes a material having a relatively high reflectance. Accordingly, in the case where the electronic module EM is an acoustic output module AOM, a light emitting module LM, a light receiving module LRM, or a camera module CMM described with reference to FIG. 3, under the base substrate BS The emitted light or the light incident toward the lower portion of the base substrate BS is reflected by the second electrode E2 to degrade the performance of the electronic module EM.

본 발명의 실시예에서, 제2 전극(E2)은 마진 영역(LA)에 미배치되므로, 모듈 홀(MH) 주변에서 입사되거나 출사되는 광이 반사되어 전자 모듈(EM)의 성능이 저하되는 문제를 해결할 수 있다. In the exemplary embodiment of the present invention, since the second electrode E2 is not disposed in the margin area LA, the light incident or exiting around the module hole MH is reflected to degrade the performance of the electronic module EM. Can solve it.

제2 전극(E2)은 100 옴스트롱 이내의 두께를 가질 수 있다. The second electrode E2 may have a thickness within 100 angstroms.

표시 패널(DP)은 증착 방지 패턴(PD)을 더 포함할 수 있다. 증착 방지 패턴(PD)은 홀 영역(HA), 구체적으로, 마진 영역(LA)에 배치될 수 있다. 증착 방지 패턴(PD)은 액티브 영역(AA)에는 배치되지 않는다. 증착 방지 패턴(PD)은 모듈 홀(MH)에 의해 노출될 수 있다. 증착 방지 패턴(PD)은 마진 영역(LA)에 배치된 제어층(EL)과 접촉할 수 있다.The display panel DP may further include a deposition prevention pattern PD. The deposition prevention pattern PD may be disposed in the hole area HA, specifically, the margin area LA. The deposition prevention pattern PD is not disposed in the active area AA. The deposition prevention pattern PD may be exposed by the module hole MH. The deposition prevention pattern PD may contact the control layer EL disposed in the margin region LA.

증착 방지 패턴(PD)은 청색 유기발광재료로 사용되는 ABH113(Sun Fine Chemicals)을 포함할 수 있다. The deposition prevention pattern PD may include ABH113 (Sun Fine Chemicals) used as a blue organic light emitting material.

증착 방지 패턴(PD)은 제2 전극(E2)과 동일한 층상에 배치될 수 있다. 증착 방지 패턴(PD)은 제2 전극(E2) 보다 큰 두께를 가질 수 있다. 증착 방지 패턴(PD)은 5 um 내지 10 um의 두께를 가질 수 있다. The deposition prevention pattern PD may be disposed on the same layer as the second electrode E2. The deposition prevention pattern PD may have a larger thickness than the second electrode E2. The deposition prevention pattern PD may have a thickness of 5 um to 10 um.

도 6은 증착 방지 패턴이 형성된 위치에 제2 전극이 증착되는지 여부를 실험한 결과를 도시한 사진이다. 6 is a photograph showing a result of experimenting whether a second electrode is deposited at a position where a deposition prevention pattern is formed.

도 6을 참조하면, 실험 영역(XA)에 ABH113(Sun Fine Chemicals)을 증착한 후, 격자 형태의 패턴을 형성하기 위한 마스크를 사용하여 제2 전극(E2) 이루는 마그네슘 또는 은을 증착하였다. 이때, ABH113(Sun Fine Chemicals)과 Mg/Ag은 밀착력이 매우 약하여, ABH113(Sun Fine Chemicals)이 배치된 위치에는 Mg/Ag가 미증착되는 것을 확인하였다. 즉, 증착 방지 패턴(PD)을 제2 전극(E2) 보다 먼저 형성한 경우에, 증착 방지 패턴(PD)이 형성된 위치에는 제2 전극(E2)을 형성하기 위한 물질이 증착되지 않는 것을 확인하였다. Referring to FIG. 6, after depositing ABH113 (Sun Fine Chemicals) in the experimental area (XA), magnesium or silver constituting the second electrode E2 was deposited using a mask for forming a lattice pattern. At this time, it was confirmed that the adhesion between ABH113 (Sun Fine Chemicals) and Mg/Ag was very weak, and that Mg/Ag was not deposited at the position where ABH113 (Sun Fine Chemicals) was placed. That is, when the deposition prevention pattern PD was formed before the second electrode E2, it was confirmed that the material for forming the second electrode E2 was not deposited at the position where the deposition prevention pattern PD was formed. .

따라서, 본 발명의 실시예에 따르면 증착 방지 패턴(PD)을 홀 영역(HA) 내의 마진 영역(LA)에 배치함으로써, 제2 전극(E2)을 홀 영역(HA)을 제외한 액티브 영역(AA) 내에 형성할 수 있다. Therefore, according to the exemplary embodiment of the present invention, the second electrode E2 is the active area AA except the hole area HA by disposing the deposition prevention pattern PD in the margin area LA in the hole area HA. Can be formed within.

봉지 기판(ECG)은 절연 물질을 포함할 수 있다. 예를 들어, 봉지 기판(ECG)은 유리기판 또는 플라스틱 기판을 포함할 수 있다. 본 발명의 일 실시예에 따른 표시 패널(DP)은 봉지 기판(ECG)을 포함함으로써, 외부 충격에 대해 향상된 신뢰성을 가질 수 있다.The encapsulation substrate ECG may include an insulating material. For example, the encapsulation substrate (ECG) may include a glass substrate or a plastic substrate. The display panel DP according to an exemplary embodiment of the present invention may have improved reliability against external impact by including a sealing substrate ECG.

봉지 기판(ECG)은 제3 방향(DR3)으로 제2 전극(E2)으로부터 소정 간격 이격되어 배치될 수 있다. 봉지 기판(ECG)과 제2 전극(E2) 사이의 공간(GP)은 공기 또는 비활성 기체로 충진될 수 있다.The encapsulation substrate ECG may be disposed at a predetermined distance from the second electrode E2 in the third direction DR3. The space GP between the encapsulation substrate ECG and the second electrode E2 may be filled with air or an inert gas.

봉지 기판(ECG)은 실링 부재(PSL)를 통해 베이스 기판(BS)과 결합되고 화소(PX)를 밀봉한다. 봉지 기판(ECG)은 실링 부재(PSL)를 통해 소정의 간격을 유지하며 베이스 기판(BS) 상에 배치될 수 있다.The encapsulation substrate ECG is coupled to the base substrate BS through the sealing member PSL and seals the pixel PX. The encapsulation substrate ECG may be disposed on the base substrate BS while maintaining a predetermined distance through the sealing member PSL.

실링 부재(PSL)는 모듈 홀(MH)의 내면을 정의하는 일 구성일 수 있다. 실링 부재(PSL)는 광 경화성 수지 또는 광 가소성 수지와 같은 유기물을 포함하거나, 프릿 실(frit seal)과 같은 무기물을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다. The sealing member PSL may be configured to define the inner surface of the module hole MH. The sealing member PSL may include an organic material such as a photo-curable resin or a photo-plastic resin, or an inorganic material such as a frit seal, and is not limited to any one embodiment.

실링 부재(PSL)는 증착 방지 패턴(PD)과 접촉할 수 있다. The sealing member PSL may contact the deposition prevention pattern PD.

만일 증착 방지 패턴(PD)이 존재하지 않는 경우, 제2 전극(E2)이 마진 영역(LA)까지 연장되어 실링 부재(PSL)와 접촉할 수 있다. 이러한 경우, 금속을 포함하는 제2 전극(E2)과 실링 부재(PSL)를 이루는 물질의 접착력이 약해 실링 부재(PSL)가 견고하게 고정되지 않을 수 있다. If the deposition prevention pattern PD does not exist, the second electrode E2 may extend to the margin region LA to contact the sealing member PSL. In this case, the adhesion between the second electrode E2 including the metal and the material constituting the sealing member PSL is weak, and the sealing member PSL may not be firmly fixed.

본 발명의 실시예에 의하면, 증착 방지 패턴(PD)이 마진 영역(LA) 내에 배치되어 실링 부재(PSL) 직접 접촉함으로써, 실링 부재(PSL)는 증착 방지 패턴(PD)과 견고하게 접착될 수 있다. According to an embodiment of the present invention, the deposition prevention pattern PD is disposed in the margin area LA and directly in contact with the sealing member PSL, so that the sealing member PSL can be firmly adhered to the deposition prevention pattern PD. have.

감지 유닛(220)은 봉지 기판(ECG) 상에 배치된다. 감지 유닛(220)은 정전 용량 방식으로 구현될 수 있다. 구체적으로, 입력 감지 유닛(ISU)은 서로 다른 방향으로 연장되고 절연된 두 종류의 터치 라인들이 이루는 커패시터의 커패시턴스 변화량을 근거로 터치 좌표를 추출할 수 있다.The sensing unit 220 is disposed on the encapsulation substrate ECG. The sensing unit 220 may be implemented in a capacitive manner. Specifically, the input sensing unit (ISU) may extract touch coordinates based on a change in capacitance of a capacitor formed by two types of touch lines extending and isolated in different directions.

감지 유닛(220)은 복수의 층으로 이루어진 도전층들과 터치 절연층을 포함할 수 있다.The sensing unit 220 may include conductive layers made of a plurality of layers and a touch insulating layer.

모듈 홀(MH)은 표시 패널(DP)을 관통한다. 본 실시예에서, 모듈 홀(MH)의 내면(MHE1)은 베이스 기판(BS), 보조층(BL), 제1 절연층(10), 실링 부재(PSL), 봉지 기판(ECG), 및 감지 유닛(220)의 단면에 의해 정의될 수 있다. The module hole MH passes through the display panel DP. In this embodiment, the inner surface MHE1 of the module hole MH includes a base substrate BS, an auxiliary layer BL, a first insulating layer 10, a sealing member PSL, an encapsulation substrate ECG, and sensing It can be defined by the cross-section of the unit 220.

도 7은 본 발명의 다른 실시예에 있어서, 도 2에 도시된 표시 패널의 I-I`선을 따라 절단한 단면도이다. 7 is a cross-sectional view taken along line I-I` of the display panel illustrated in FIG. 2 in another embodiment of the present invention.

도 7을 참조하여 설명하는 표시 패널(DP-1)은 도 5를 참조하여 설명한 표시 패널(DP)과 비교하여, 도 5의 봉지 기판(ECG)이 제거되고, 봉지층(ECL)을 포함하는 데 차이가 있다. 이하, 도 7의 표시 패널(DP-1)과 도 5의 표시 패널(DP) 사이의 차이를 위주로 설명하고, 설명하지 않은 구성은 도 5의 설명에 따른다.The display panel DP-1 described with reference to FIG. 7 is compared with the display panel DP described with reference to FIG. 5, and the encapsulation substrate ECG of FIG. 5 is removed and includes an encapsulation layer ECL There is a difference. Hereinafter, the difference between the display panel DP-1 of FIG. 7 and the display panel DP of FIG. 5 will be mainly described, and an unexplained configuration follows the description of FIG.

표시 패널(DP-1)은 봉지층(ECL)을 포함할 수 있다. The display panel DP-1 may include an encapsulation layer ECL.

봉지층(ECL)은 발광 소자(OD) 상에 배치되어 발광 소자(OD)를 봉지한다. 봉지층(ECL)은 복수의 화소들에 공통적으로 제공될 수 있다. 한편, 도시되지 않았으나, 제2 전극(E2)과 봉지층(ECL) 사이 및 증착 방지 패턴(PD)과 봉지층(ECL) 사이에는 제2 전극(E2)을 커버하는 캡핑층(capping layer)이 더 배치될 수도 있다.The encapsulation layer ECL is disposed on the light emitting device OD to seal the light emitting device OD. The encapsulation layer ECL may be commonly provided to a plurality of pixels. Meanwhile, although not shown, a capping layer covering the second electrode E2 is provided between the second electrode E2 and the encapsulation layer ECL and between the deposition prevention pattern PD and the encapsulation layer ECL. It may be further deployed.

봉지층(ECL)은 제3 방향(DR3)을 따라 순차적으로 적층된 제1 무기층(IOL1), 유기층(OL), 및 제2 무기층(IOL2)을 포함할 수 있다. 다만 이에 한정되지 않고, 봉지층(ECL)은 복수의 무기층들 및 유기층들을 더 포함할 수 있다.The encapsulation layer ECL may include a first inorganic layer IOL1, an organic layer OL, and a second inorganic layer IOL2 sequentially stacked along the third direction DR3. However, the present invention is not limited thereto, and the encapsulation layer (ECL) may further include a plurality of inorganic layers and organic layers.

제1 무기층(IOL1)은 제2 전극(E2) 및 증착 방지 패턴(PD)을 커버할 수 있다. 도 7의 실시예에서, 제1 무기층(IOL1)은 제2 전극(E2) 및 증착 방지 패턴(PD)과 접촉할 수 있다.The first inorganic layer IOL1 may cover the second electrode E2 and the deposition prevention pattern PD. In the embodiment of FIG. 7, the first inorganic layer IOL1 may contact the second electrode E2 and the deposition prevention pattern PD.

제1 무기층(IOL1)은 외부 수분이나 산소가 발광 소자(OD)에 침투하는 것을 방지할 수 있다. 예를 들어, 제1 무기층(IOL1)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제1 무기층(IOL1)은 증착 공정을 통해 형성될 수 있다.The first inorganic layer IOL1 may prevent external moisture or oxygen from penetrating the light emitting device OD. For example, the first inorganic layer (IOL1) may include silicon nitride, silicon oxide, or a combination thereof. The first inorganic layer IOL1 may be formed through a deposition process.

유기층(OL)은 제1 무기층(IOL1) 상에 배치되어 제1 무기층(IOL1)에 접촉할 수 있다. 유기층(OL)은 제1 무기층(IOL1) 상에 평탄면을 제공할 수 있다. 제1 무기층(IOL1) 상면에 형성된 굴곡이나 제1 무기층(IOL1) 상에 존재하는 파티클(particle) 등은 유기층(OL)에 의해 커버되어, 제1 무기층(IOL1)의 상면의 표면 상태가 유기층(OL) 상에 형성되는 구성들에 미치는 영향을 차단할 수 있다. 또한, 유기층(OL)은 접촉하는 층들 사이의 응력을 완화시킬 수 있다. 유기층(OL)은 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 잉크젯 공정과 같은 용액 공정을 통해 형성될 수 있다.The organic layer OL may be disposed on the first inorganic layer IOL1 to contact the first inorganic layer IOL1. The organic layer OL may provide a flat surface on the first inorganic layer IOL1. The curvature formed on the upper surface of the first inorganic layer IOL1 or particles present on the first inorganic layer IOL1 are covered by the organic layer OL, and the surface state of the upper surface of the first inorganic layer IOL1 It can block the effect on the components formed on the organic layer (OL). In addition, the organic layer OL can relieve stress between the contacting layers. The organic layer OL may include an organic material, and may be formed through a solution process such as spin coating, slit coating, and inkjet processes.

제2 무기층(IOL2)은 유기층(OL) 상에 배치되어 유기층(OL)을 커버한다. 제2 무기층(IOL2)은 제1 무기층(IOL1) 상에 배치되는 것보다 상대적으로 평탄한 면에 안정적으로 형성될 수 있다. 제2 무기층(IOL2)은 유기층(OL)으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지한다. 제2 무기층(IOL2)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제2 무기층(IOL2)은 증착 공정을 통해 형성될 수 있다.The second inorganic layer IOL2 is disposed on the organic layer OL to cover the organic layer OL. The second inorganic layer IOL2 may be stably formed on a relatively flat surface than is disposed on the first inorganic layer IOL1. The second inorganic layer IOL2 encapsulates moisture or the like discharged from the organic layer OL to prevent it from flowing into the outside. The second inorganic layer (IOL2) may include silicon nitride, silicon oxide, or a combination thereof. The second inorganic layer IOL2 may be formed through a deposition process.

평탄화 층(PL)은 봉지층(ECL) 상에 배치될 수 있다. 평탄화 층(PL)은 불균일한 전면을 제공하는 봉지층(ECL)의 전면을 커버하여 액티브 영역(AA)에 평탄면을 제공한다. 감지 유닛(220)은 평탄화 층(PL) 상에 배치될 수 있다. 본 실시예에서, 모듈 홀(MH)의 내면(MHE1)은 베이스 기판(BS), 보조층(BL), 제1 절연층(10), 제2 절연층(20), 제1 무기층(IOL1), 제2 무기층(IOL2), 평탄화층(PL), 및 감지 유닛(220)의 단면에 의해 정의될 수 있다.The planarization layer PL may be disposed on the encapsulation layer ECL. The planarization layer PL covers the entire surface of the encapsulation layer ECL providing an uneven front surface to provide a flat surface to the active area AA. The sensing unit 220 may be disposed on the planarization layer PL. In this embodiment, the inner surface MHE1 of the module hole MH includes a base substrate BS, an auxiliary layer BL, a first insulating layer 10, a second insulating layer 20, and a first inorganic layer IOL1 ), the second inorganic layer (IOL2), the planarization layer (PL), and the cross section of the sensing unit 220.

한편, 본 실시예에 따른 표시 패널(DP-1)에 있어서, 홀 영역(HA) 내에는 함몰 패턴(GV)이 형성될 수 있다. 함몰 패턴(GV)은 표시 패널(DP-1)의 전면으로부터 함몰된 패턴으로, 표시 패널(DP-1)의 구성들 중 일부를 제거하여 형성될 수 있다. 한편, 함몰 패턴(GV)은 모듈 홀(MH)과 달리 표시 패널(DP-1)을 관통하지 않는다. 이에 따라, 함몰 패턴(GV)과 중첩하는 베이스 기판(BS)의 배면은 함몰 패턴(GV)에 의해 오픈 되지 않는다.Meanwhile, in the display panel DP-1 according to the present exemplary embodiment, a depression pattern GV may be formed in the hole region HA. The recessed pattern GV is a recessed pattern from the front surface of the display panel DP-1, and may be formed by removing some of the components of the display panel DP-1. Meanwhile, unlike the module hole MH, the recessed pattern GV does not penetrate the display panel DP-1. Accordingly, the back surface of the base substrate BS overlapping the depression pattern GV is not opened by the depression pattern GV.

본 실시예에서, 베이스 기판(BS)은 유연성을 가질 수 있다. 예를 들어, 베이스 기판(BS)은 폴리 이미드와 같은 수지를 포함할 수 있다.In this embodiment, the base substrate BS may have flexibility. For example, the base substrate BS may include a resin such as polyimide.

함몰 패턴(GV)은 베이스 기판(BS)의 일 부분만을 남기고, 봉지층(ECL) 하측에 배치된 나머지 구성들 중 모듈 홀(MH)에 인접하는 구성들을 관통하여 형성될 수 있다. 본 실시예에서, 함몰 패턴(GV)은 보조층(BL)에 형성된 관통부와 베이스 기판(BS)에 형성된 함몰부가 연결되어 형성될 수 있다. 함몰 패턴(GV)의 내면은 보조층(BL)에 형성된 관통부와 베이스 기판(BS)에 형성된 함몰부가 제1 무기층(IOL1)및 제2 무기층(IOL2)에 의해 커버되어 형성될 수 있다. 본 실시예에서, 함몰 패턴(GV)의 내면은 제2 무기층(IOL2)에 의해 제공될 수 있다.The recessed pattern GV may be formed by leaving only a portion of the base substrate BS and penetrating through the components adjacent to the module hole MH among the remaining components disposed under the encapsulation layer ECL. In this embodiment, the recessed pattern GV may be formed by connecting a through portion formed in the auxiliary layer BL and a depression formed in the base substrate BS. The inner surface of the depression pattern GV may be formed by covering the through portion formed in the auxiliary layer BL and the depression formed in the base substrate BS by the first inorganic layer IOL1 and the second inorganic layer IOL2. . In this embodiment, the inner surface of the depression pattern GV may be provided by the second inorganic layer IOL2.

평면상에서 함몰 패턴(GV)은 모듈 홀(MH)을 둘러쌀 수 있다. 함몰 패턴(GV)은 마진 영역(LA)에 중첩할 수 있다. The recessed pattern GV on the plane may surround the module hole MH. The depression pattern GV may overlap the margin region LA.

함몰 패턴(GV)은 언더 컷 형상을 가질 수 있다. 구체적으로, 보조층(BL)은 베이스 기판(BS) 보다 함몰 패턴(GV)에 가깝게 도출될 수 있다. The recessed pattern GV may have an undercut shape. Specifically, the auxiliary layer BL may be derived closer to the depression pattern GV than the base substrate BS.

표시 패널(DP-1)은 함몰 패턴(GV) 내에 배치된 소정의 유기 패턴(EL-P)을 더 포함할 수 있다. 유기 패턴(EL-P)은 제어층(EL)과 동일한 물질을 포함할 수 있다. 또는 유기 패턴(EL-P)은 증착 방지 패턴(PD)과 동일한 물질을 포함할 수 있다. 유기 패턴(EL-P)은 단층 또는 다층 구조를 가질 수 있다.The display panel DP-1 may further include a predetermined organic pattern EL-P disposed in the depression pattern GV. The organic pattern EL-P may include the same material as the control layer EL. Alternatively, the organic pattern EL-P may include the same material as the deposition prevention pattern PD. The organic pattern EL-P may have a single layer or multilayer structure.

유기 패턴(EL-P)은 제어층(EL) 및 증착 방지 패턴(PD)으로부터 이격되어 함몰 패턴(GV) 내에 배치될 수 있다. 유기 패턴(EL-P)은 제1 무기층(IOL1)에 의해 커버되어 외부로 노출되지 않을 수 있다.The organic pattern EL-P may be spaced apart from the control layer EL and the deposition prevention pattern PD to be disposed in the depression pattern GV. The organic pattern EL-P may be covered by the first inorganic layer IOL1 and not exposed to the outside.

본 발명에 따르면, 함몰 패턴(GV)은 모듈 홀(MH) 측면에서부터 액티브 영역(AA)까지 연결되는 제어층(EL)의 연속성을 차단한다. 제어층(EL)은 함몰 패턴(GV)과 중첩하는 영역에서 단절될 수 있다. 제어층(EL)은 수분이나 공기 등의 외부 오염의 이동 경로가 될 수 있다. 모듈 홀(MH)에 의해 노출된 층, 예를 들어 제어층(EL)으로부터 유입될 수 있는 수분이나 공기가 홀 영역(MHA)을 지나 화소(PX)로 유입되는 경로가 함몰 패턴(GV)에 의해 차단될 수 있다. 이에 따라, 모듈 홀(MH)이 형성된 표시 패널(DP-1)의 신뢰성이 향상될 수 있다.According to the present invention, the depression pattern GV blocks the continuity of the control layer EL connected from the side of the module hole MH to the active area AA. The control layer EL may be cut off in a region overlapping the depression pattern GV. The control layer EL may be a movement path for external contamination such as moisture or air. The layer exposed by the module hole MH, for example, a path through which moisture or air that may flow from the control layer EL passes through the hole area MHA and enters the pixel PX in the depression pattern GV. Can be blocked by Accordingly, reliability of the display panel DP-1 in which the module hole MH is formed may be improved.

한편, 본 발명의 일 실시예에 따른 표시 패널(DP-1)에 있어서, 함몰 패턴(GV)은 배선 영역(LA) 내에서 서로 이격되어 배열된 복수로 구비될 수도 있다. 또는, 함몰 패턴(GV)은 유기층(OL)의 일부에 의해 충진될 수도 있다. 또는, 본 발명의 일 실시예에 따른 표시 패널(DP)에 있어서, 함몰 패턴(GV)은 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.Meanwhile, in the display panel DP-1 according to an embodiment of the present invention, the recessed pattern GV may be provided in a plurality of spaced apart arrangements in the wiring area LA. Alternatively, the depression pattern GV may be filled by a part of the organic layer OL. Alternatively, in the display panel DP according to an embodiment of the present invention, the depression pattern GV may be omitted, and is not limited to any one embodiment.

도 8a 내지 도 8e는 도 5를 참조하여 설명한 본 발명의 실시예에 따른 표시 장치를 제조하는 과정을 도시한 도면들이다. 8A to 8E are diagrams illustrating a process of manufacturing a display device according to an exemplary embodiment of the present invention described with reference to FIG. 5.

도 8a를 참조하면, 베이스 기판(BS) 상에 보조층(BL), 박막 트랜지스터(TR), 복수의 절연층들(10, 20, 30, 40), 제1 전극(E1), 및 발광 패턴(EP)을 형성한다. 이에 대한 구체적인 설명은 생략한다. 이후, 발광 패턴(EP) 상에 제어층(EL)을 형성한다. 제어층(EL)은 제2 절연층(20) 및 제4 절연층(40) 상에 전면적으로 형성될 수 있다. 8A, an auxiliary layer BL, a thin film transistor TR, a plurality of insulating layers 10, 20, 30, 40, a first electrode E1, and a light emission pattern on a base substrate BS (EP). A detailed description thereof will be omitted. Thereafter, a control layer EL is formed on the emission pattern EP. The control layer EL may be entirely formed on the second insulating layer 20 and the fourth insulating layer 40.

이후, 도 8b를 참조하면, 제어층(EL) 상에 증착 방지층(PD1)을 형성한다. 증착 방지층(PD1)은 홀 영역(HA)과 중첩하게 형성될 수 있다. Thereafter, referring to FIG. 8B, an anti-deposition layer PD1 is formed on the control layer EL. The deposition prevention layer PD1 may be formed to overlap the hole region HA.

증착 방지층(PD1)은 청색 유기발광재료로 사용되는 ABH113(Sun Fine Chemicals)을 증착하고, 패터닝하여 형성할 수 있다. 증착 방지층(PD1)은 5 um 내지 10 um의 두께를 가질 수 있다. The deposition prevention layer PD1 may be formed by depositing and patterning ABH113 (Sun Fine Chemicals) used as a blue organic light emitting material. The deposition prevention layer PD1 may have a thickness of 5 um to 10 um.

이후, 도 8c를 참조하면, 제어층(EL) 상에 제2 전극(E2)을 형성한다. 제2 전극(E2)은 투과형 도전 물질 또는 반 투과형 도전 물질을 포함할 수 있다. 예를 들어, 제2 전극(E2)은 마그네슘(MG), 은(AG), 또는 이들의 조합을 포함할 수 있다. Thereafter, referring to FIG. 8C, the second electrode E2 is formed on the control layer EL. The second electrode E2 may include a transmissive conductive material or a semi-transmissive conductive material. For example, the second electrode E2 may include magnesium (MG), silver (AG), or a combination thereof.

제2 전극(E2)은 도전 물질을 전면적으로 증착하여 형성된다. 이때, 도전 물질은 증착 방지층(PD1)이 형성된 위치에는 증착되지 않는다. 따라서, 제2 전극(E2)은 증착 방지층(PD1)이 형성된 홀 영역(HA)과 비중첩하게 배치될 수 있다. 제2 전극(E2)을 형성함에 따라, 제1 전극(E1), 발광 패턴(EP), 제어층(EL), 및 제2 전극(E2)을 포함하는 발광 소자(OD)가 완성된다. The second electrode E2 is formed by depositing a conductive material entirely. At this time, the conductive material is not deposited at the position where the deposition prevention layer PD1 is formed. Therefore, the second electrode E2 may be disposed non-overlapping with the hole region HA in which the deposition prevention layer PD1 is formed. As the second electrode E2 is formed, the first electrode E1, the light emission pattern EP, the control layer EL, and the light emitting device OD including the second electrode E2 are completed.

이후, 도 8d를 참조하면, 봉지 기판(ECG)을 발광 소자(OD)가 형성된 베이스 기판(BS) 상에 배치한다. 이후, 봉지 기판(ECG)과 발광 소자(OD) 및 증착 방지층(PD1)이 형성된 베이스 기판(BS) 사이를 실링 부재(PSL)를 통해 합착한다. 실링 부재(PSL)는 봉지 기판(ECG) 상부에서 레이저 광을 조사하여 경화될 수 있다. 감지 유닛(220)은 봉지 기판(ECG)과 베이스 기판(BS) 합착 전에 봉지 기판(ECG) 상부에 부착될 수 있으나, 이에 제한되는 것은 아니고, 봉지 기판(ECG)과 베이스 기판(BS)을 합착한 후 봉지 기판(ECG) 상부에 부착될 수도 있다.Thereafter, referring to FIG. 8D, the encapsulation substrate ECG is disposed on the base substrate BS on which the light emitting element OD is formed. Thereafter, the sealing substrate (ECG) and the light emitting device (OD) and the base substrate (BS) on which the deposition prevention layer (PD1) is formed is bonded through a sealing member (PSL). The sealing member PSL may be cured by irradiating laser light on the encapsulation substrate ECG. The sensing unit 220 may be attached to the top of the encapsulation substrate ECG before the encapsulation of the encapsulation substrate ECG and the base substrate BS, but is not limited thereto, and the encapsulation substrate ECG and the base substrate BS are adhered. After that, it may be attached to the top of the sealing substrate (ECG).

이후, 도 8e를 참조하면, 합착된 봉지 기판(ECG) 및 베이스 기판(BS)에 모듈 홀(MH)을 형성한다. 모듈 홀(MH)은 레이저 커팅 공정을 통해 형성될 수 있다. 도 8e의 공정을 통해 증착 방지 패턴(PD)이 형성되고, 표시 패널(DP)이 형성될 수 있다. Thereafter, referring to FIG. 8E, module holes MH are formed on the bonded encapsulation substrate ECG and the base substrate BS. The module hole MH may be formed through a laser cutting process. The deposition prevention pattern PD may be formed through the process of FIG. 8E, and the display panel DP may be formed.

도 9는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다. 도 10a는 본 발명의 일 실시예에 따른 표시 패널을 간략하게 도시한 평면도이다. 도 10b는 본 발명의 일 실시예에 따른 표시 패널의 간략하게 도시한 평면도이다. 도 1 내지 도 7과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며 중복된 설명은 생략한다. 9 is an exploded perspective view of a display device according to an exemplary embodiment of the present invention. 10A is a plan view schematically illustrating a display panel according to an exemplary embodiment of the present invention. 10B is a simplified plan view of a display panel according to an exemplary embodiment of the present invention. The same/similar reference numerals are used for the same/similar configurations as in FIGS. 1 to 7 and duplicate descriptions are omitted.

도 9를 참조하면, 본 실시예에 따른 전자 장치(EA-A)는 표시 패널(DP-A), 윈도우 부재(WM-A), 전자 모듈(EM-A), 및 수납 부재(BM-A)를 포함한다. Referring to FIG. 9, the electronic device EA-A according to the present exemplary embodiment includes a display panel DP-A, a window member WM-A, an electronic module EM-A, and a storage member BM-A ).

본 실시예에 따른 표시 패널(DP-A)은 도 2의 표시 패널(DP)과 달리, 표시 패널(DP)에 물리적으로 관통 된 모듈 홀(MH)이 생략될 수 있다. 도 2의 모듈 홀(MH)을 대신하여, 본 실시예에 따른 표시 패널(DP-A)은 전자 모듈(EM-A)과 중첩되는 영역이, 인접한 영역에 비해 상대적으로 광 투과율이 높은 영역을 포함할 수 있다. 이에 따라, 물리적으로 표시 패널(DP-A)을 관통하지 않고 표시 패널(DP-A) 하부에 전자 모듈(EM-A)을 배치 시킬 수 있다. Unlike the display panel DP of FIG. 2, the display panel DP-A according to the present exemplary embodiment may be omitted with a module hole MH physically penetrating the display panel DP. In place of the module hole MH of FIG. 2, the display panel DP-A according to the present exemplary embodiment has an area in which an area overlapping the electronic module EM-A is relatively high in light transmittance compared to an adjacent area. It can contain. Accordingly, the electronic module EM-A may be disposed under the display panel DP-A without physically penetrating the display panel DP-A.

도 9에는 전자 장치(EA-A)의 상단부 중앙에 배치된 하나의 전자 모듈(EM-A)이 배치된 것을 예시적으로 도시하였으나, 이에 한정되는 것은 아니며, 전자 모듈(EM-A)의 개수, 위치, 및 형상은 변경될 수 있으며, 어느 하나의 실시예로 한정되지 않는다. Although FIG. 9 exemplarily shows that one electronic module EM-A disposed in the center of the upper end of the electronic device EA-A is not limited thereto, the number of electronic modules EM-A is not limited thereto. , Position, and shape may be changed, and is not limited to any one embodiment.

도 10a 및 도 10b에 도시된 표시 패널들(DP1, DP2)은 도 9에 도시된 표시 패널(DP-A)를 간략하게 도시한 실시예들이다. The display panels DP1 and DP2 illustrated in FIGS. 10A and 10B are exemplary embodiments of the display panel DP-A illustrated in FIG. 9.

도 10a를 참조하면, 일 실시예에 따른 표시 패널(DP1)은 제1 표시 영역(RA1) 및 제2 표시 영역(RA2)으로 구분될 수 있다. 제1 표시 영역(RA1)은 제2 표시 영역(RA2)의 적어도 일부를 에워 쌀 수 있다. Referring to FIG. 10A, the display panel DP1 according to an embodiment may be divided into a first display area RA1 and a second display area RA2. The first display area RA1 may surround at least a portion of the second display area RA2.

제2 표시 영역(RA2)은 제1 투과부(LT1) 및 제2 투과부(LT2)를 포함할 수 있다. 본 발명에 따른 제1 투과부(LT1)는 표시 패널(DP1) 중 전자 모듈(EM-A)과 중첩되는 영역으로 정의될 수 있다. 제2 투과부(LT2)는 제1 투과부(LT1)을 에워 쌀 수 있다. 제2 투과부(LT2)는 제1 표시 영역(RA1)과의 경계를 형성할 수 있다. The second display area RA2 may include a first transmissive part LT1 and a second transmissive part LT2. The first transmissive part LT1 according to the present invention may be defined as a region overlapping the electronic module EM-A of the display panel DP1. The second transmission portion LT2 may surround the first transmission portion LT1. The second transmission part LT2 may form a boundary with the first display area RA1.

본 발명에 따르면, 표시 패널(DP1) 중 제2 표시 영역(RA2)은 제1 표시 영역(RA1)보다 상대적으로 광 투과율이 높은 영역으로 정의될 수 있다. 따라서, 제2 표시 영역(RA2)는 표시 패널(DP1)의 일 구성이 미 배치 되거나, 일 구성이 생략된 영역들을 포함할 수 있다. According to the present invention, the second display area RA2 of the display panel DP1 may be defined as an area having a relatively higher light transmittance than the first display area RA1. Accordingly, the second display area RA2 may include areas where one configuration of the display panel DP1 is not disposed or one configuration is omitted.

본 발명에 따르면, 표시 패널(DP1) 중 전자 모듈(EM-A)과 중첩하는 제2 표시 영역(RA2)의 광 투과율이 인접한 제1 표시 영역(RA1) 대비 상대적으로 높음에 따라, 전자 모듈(EM-A)의 성능이 개선될 수 있다.According to the present invention, as the light transmittance of the second display area RA2 overlapping the electronic module EM-A of the display panel DP1 is relatively higher than that of the adjacent first display area RA1, the electronic module ( The performance of EM-A) can be improved.

도 10b를 참조하면, 일 실시예에 따른 표시 패널(DP2)은 제1 표시 영역(RA1-A) 및 제2 표시 영역(RA2-A)으로 구분될 수 있다. 제2 표시 영역(RA2-A)은 제1 투과부(LT1-A) 및 제2 투과부(LT2-A)를 포함할 수 있다. 제1 투과부(LT1-A)는 제1 부분(SA1) 및 제2 부분(SA2)을 포함할 수 있다. 제1 투과부(LT1-A)에 포함된 제1 부분(SA1) 및 제2 부분(SA2)의 개수 및 형상은, 표시 패널(DP-A) 하부에 배치되는 전자 모듈(EM-A)의 개수 및 형상에 대응되어 변경될 수 있다. 제1 부분(SA1) 및 제2 부분(SA2)은 서로 다른 크기의 원형으로 도시되었으나, 이에 한정되는 것은 아니며, 다각형, 타원 등 어느 하나에 한정되지 않는다. Referring to FIG. 10B, the display panel DP2 according to an embodiment may be divided into a first display area RA1-A and a second display area RA2-A. The second display area RA2-A may include a first transmissive part LT1-A and a second transmissive part LT2-A. The first transmission portion LT1-A may include a first portion SA1 and a second portion SA2. The number and shape of the first portion SA1 and the second portion SA2 included in the first transmission portion LT1-A are the number of electronic modules EM-A disposed under the display panel DP-A. And a shape corresponding to the shape. The first portion SA1 and the second portion SA2 are illustrated in circular shapes of different sizes, but are not limited thereto, and are not limited to any one such as a polygon or an ellipse.

본 실시예에 따른 제1 표시 영역(RA1-A) 및 제2 표시 영역(RA2-A)은 제2 방향(DR2)을 따라 배열될 수 있다. 또한, 제2 표시 영역(RA2-A)은 제1 방향(DR1)을 따라 연장된 바(bar) 형상을 가질 수 있다. The first display area RA1-A and the second display area RA2-A according to the present embodiment may be arranged along the second direction DR2. Also, the second display area RA2-A may have a bar shape extending along the first direction DR1.

도 11a는 본 발명의 일 실시예에 따른 표시 패널의 일 영역을 확대한 평면도이다. 도 11b는 본 발명의 일 실시예에 따른 표시 패널의 일 영역을 확대한 평면도이다. 도 12는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 11A is an enlarged plan view of an area of a display panel according to an exemplary embodiment of the present invention. 11B is an enlarged plan view of an area of a display panel according to an exemplary embodiment of the present invention. 12 is a cross-sectional view of a display device according to an exemplary embodiment of the present invention.

도 11a를 참조하면, 일 실시예에 따른 제2 표시 영역(RA2)은 발광 영역들(PA) 및 투과 영역들(TR)은 서로 교번하여 배열될 수 있다. 발광 영역들(PA) 및 투과 영역들(TR)은 도 10a 및 도 10b에 도시된 제1 투과부(LT1, LT1-A) 및 제2 투과부(LT2, LT2-A)각각에 포함된 영역들일 수 있다. Referring to FIG. 11A, in the second display area RA2 according to an exemplary embodiment, the emission areas PA and the transmission areas TR may be alternately arranged. The emission areas PA and the transmission areas TR may be areas included in each of the first transmission parts LT1, LT1-A and the second transmission parts LT2, LT2-A shown in FIGS. 10A and 10B, respectively. have.

발광 영역들(PA)은 후술할 발광 패턴들(EP)이 배치되는 영역과 중첩하는 영역으로 정의될 수 있으며, 투과 영역들(TR)은 표시 패널(DP-A)의 일 구성이 미 배치 되거나, 일 구성이 생략된 영역들을 포함할 수 있다. 따라서, 투과 영역들(TR)은 상대적으로 발광 영역들(PA)에 비해 광 투과율이 높을 수 있다. The emission areas PA may be defined as an area overlapping an area in which the emission patterns EP, which will be described later, are disposed, and the transmission areas TR may not have one configuration of the display panel DP-A. , May include areas where one configuration is omitted. Therefore, the light transmittance of the transmission areas TR may be relatively higher than that of the light emission areas PA.

본 실시예에 따른 제2 표시 영역(RA2)에는 발광 영역들(PA) 및 투과 영역들(TR)은 서로 교번하여 배열될 수 있다. 본 실시예에서 격자 모양으로 배치된 두 개의 발광 영역들(PA) 및 두 개의 투과 영역들(TR)은 하나의 단위 면적(UA1)으로 정의될 수 있다.In the second display area RA2 according to the present exemplary embodiment, the emission areas PA and the transmission areas TR may be alternately arranged. In this embodiment, the two emission regions PA and the two transmission regions TR arranged in a grid shape may be defined as one unit area UA1.

따라서, 본 실시예서 단위 면적(UA1) 당 발광 영역들(PA)과 투과 영역들(TR)의 비율은 50:50일 수 있다. 단위 면적(UA1) 당 투과율의 증가는, 단위 면적(UA1)에 포함된 발광 영역들(PA) 및 투과 영역들(TR)의 비율을 조종함으로써 변경될 수 있다. Accordingly, in this embodiment, the ratio of the emission areas PA and the transmission areas TR per unit area UA1 may be 50:50. The increase in transmittance per unit area UA1 may be changed by manipulating the ratio of the light emitting areas PA and the transmission areas TR included in the unit area UA1.

도 10a 및 도 10b에 도시된 제1 표시 영역(RA1, RA1-A)은 발광 영역들(PA)로만 이루어진 영역일 수 있다. The first display regions RA1 and RA1-A illustrated in FIGS. 10A and 10B may be regions composed of only the emission regions PA.

도 11b를 참조하면, 일 실시예에 따른 제2 표시 영역(RA2-1)의 발광 영역들(PA) 각각은, 투과 영역들(TR)에 에워 싸일 수 있다. 발광 영역들(PA) 및 투과 영역들(TR)은 도 10a 및 도 10b에 도시된 제1 투과부(LT1, LT1-A) 및 제2 투과부(LT2, LT2-A)각각에 포함된 영역들일 수 있다. Referring to FIG. 11B, each of the emission areas PA of the second display area RA2-1 according to an embodiment may be surrounded by the transmission areas TR. The emission areas PA and the transmission areas TR may be areas included in each of the first transmission parts LT1, LT1-A and the second transmission parts LT2, LT2-A shown in FIGS. 10A and 10B, respectively. have.

본 실시예서 단위 면적(UA2) 당 발광 영역들(PA)과 투과 영역들(TR)의 비율은 20:80일 수 있다. 따라서, 전자 모듈(EM-A) 중 카메라 모듈(CMM, 도 3 참조) 등이 표시 패널(DP-A) 하부에 배치될 때, 표시 패널(DP-A)은 인접한 영역보다 광 투과율이 높은 제2 표시 영역(RA2-1)을 포함함으로써, 전자 모듈(EM-A)의 효율을 향상시킬 수 있다. In this embodiment, the ratio of the emission areas PA and the transmission areas TR per unit area UA2 may be 20:80. Accordingly, when a camera module (CMM, see FIG. 3), etc. of the electronic module EM-A is disposed under the display panel DP-A, the display panel DP-A has a higher light transmittance than an adjacent area. The efficiency of the electronic module EM-A can be improved by including the two display areas RA2-1.

도 12를 참조하면, 본 실시예에 따른 표시 패널(DP-A)은 베이스 기판(BS), 보조층(BL), 화소(PX), 복수의 절연층들(10, 20, 30, 40), 봉지 기판(ECG), 및 감지 유닛(220)을 포함한다. 표시 패널(DP-A)의 제2 표시 영역(RA2)은 발광 영역(PA) 및 투과 영역(TR)을 포함한다. 투과 영역(TR)은 발광 영역(PA)에 비해 상대적으로 광 투과율이 높은 영역일 수 있다. 도 10a 및 도 10b에 도시된 제1 표시 영역(RA1, RA1-A)은 발광 영역들(PA)로만 이루어진 영역일 수 있다. Referring to FIG. 12, the display panel DP-A according to the present exemplary embodiment includes a base substrate BS, an auxiliary layer BL, a pixel PX, and a plurality of insulating layers 10, 20, 30, and 40. , An encapsulation substrate (ECG), and a sensing unit 220. The second display area RA2 of the display panel DP-A includes a light emitting area PA and a transmissive area TR. The transmissive region TR may be a region having a higher light transmittance than the light emitting region PA. The first display regions RA1 and RA1-A illustrated in FIGS. 10A and 10B may be regions composed of only the emission regions PA.

제1 전극들 중 발광 영역(PA)에 배치된 제1 전극(E1)은 제3 절연층(30)을 관통하여 박막 트랜지스터(TR)에 접속될 수 있다. 또한, 제1 전극들 중 투과 영역(TR)에 배치된 제1 전극(E1)은 박막 트랜지스터(TR)와 이격되어 배치될 수 있다. 투과 영역(TR)에 배치된 제1 전극들 중 적어도 일부는 초기화 전압(Vint)과 연결되어 동일한 전압을 인가 받을 수 있다. 이에 따라, 투과 영역(TR)에 배치된 제1 전극이 플로팅되어 주변 전류가 차징되는 것을 방지 할 수 있다. 제1 전극들 중 발광 영역(PA)과 중첩하는 제1 전극들은 제4 절연층(40)에 정의된 표시 개구부(D-OP)에 의해 노출될 수 있다.The first electrode E1 disposed in the emission area PA among the first electrodes may penetrate the third insulating layer 30 and be connected to the thin film transistor TR. Also, the first electrode E1 disposed in the transmission area TR among the first electrodes may be disposed spaced apart from the thin film transistor TR. At least some of the first electrodes disposed in the transmission area TR may be connected to the initialization voltage Vint to receive the same voltage. Accordingly, the first electrode disposed in the transmissive region TR may be floated to prevent the surrounding current from being charged. Among the first electrodes, the first electrodes overlapping the emission area PA may be exposed by the display opening D-OP defined in the fourth insulating layer 40.

발광 패턴(EP)은 표시 개구부(D-OP)에 배치될 수 있다. 제4 절연층(40)은 화소 정의막일 수 있다. 본 실시예에서 발광 영역(PA)은 화소(PX)에 포함된 발광 패턴(EP)이 배치되는 영역으로 정의될 수 있다.The emission pattern EP may be disposed in the display opening D-OP. The fourth insulating layer 40 may be a pixel defining layer. In this embodiment, the emission area PA may be defined as an area in which the emission pattern EP included in the pixel PX is disposed.

제어층(EL)은 제1 전극(E1)과 제2 전극(E2) 사이에 배치된다. 제어층(EL)은 발광 패턴(EP)에 인접하여 배치된다. 제어층(EL)은 발광 영역(PA)과 투과 영역(TR)의 전 면 상에 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 제어층(EL)은 발광 영역(PA) 상에만 배치될 수 있고, 투과 영역(TR)은 제어층(EL)이 미배치 될 수 있다. The control layer EL is disposed between the first electrode E1 and the second electrode E2. The control layer EL is disposed adjacent to the emission pattern EP. The control layer EL may be disposed on the entire surface of the emission area PA and the transmission area TR. However, the present invention is not limited thereto, and the control layer EL may be disposed only on the emission area PA, and the control layer EL may not be disposed in the transmission area TR.

본 실시예에서 제2 전극(E2)은 발광 영역(PA)에만 배치되고, 투과 영역(TR)에는 배치되지 않을 수 있다. 따라서, 제2 전극(E2)은 제1 전극들(E1) 중 발광 영역(PA)에 중첩하는 제1 전극들 상에 배치될 수 있다. In this embodiment, the second electrode E2 is disposed only in the emission area PA, and may not be disposed in the transmission area TR. Therefore, the second electrode E2 may be disposed on the first electrodes overlapping the emission area PA among the first electrodes E1.

제2 전극(E2)은 상대적으로 반사율이 높은 물질을 포함한다. 따라서, 전자 모듈(EM)이 도 3을 참조하여 설명한, 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 또는 카메라 모듈(CMM) 인 경우, 베이스 기판(BS) 하부에서 출사되는 광 또는 베이스 기판(BS) 하부를 향해 입사되는 광이 제2 전극(E2)에서 의해 반사되어 전자 모듈(EM)의 성능이 저하될 수 있다. The second electrode E2 includes a material having a relatively high reflectance. Accordingly, in the case where the electronic module EM is an acoustic output module AOM, a light emitting module LM, a light receiving module LRM, or a camera module CMM described with reference to FIG. 3, under the base substrate BS The emitted light or the light incident toward the lower portion of the base substrate BS is reflected by the second electrode E2 to degrade the performance of the electronic module EM.

본 발명의 실시예에서, 제2 전극(E2)은 투과 영역(TR)에 미 배치되므로 제2 표시 영역(RA2)으로 입사되거나 출사되는 광이 반사되어 전자 모듈(EM)의 성능이 저하되는 문제를 해결할 수 있다. In the exemplary embodiment of the present invention, since the second electrode E2 is not disposed in the transmission area TR, the light entering or exiting the second display area RA2 is reflected, thereby degrading the performance of the electronic module EM. Can solve it.

제2 전극(E2)은 100 옴스트롱 이내의 두께를 가질 수 있다. The second electrode E2 may have a thickness within 100 angstroms.

본 실시예에서 표시 패널(DP-A)은 증착 방지 패턴(PD-A)을 더 포함할 수 있다. 증착 방지 패턴(PD-A)은 투과 영역(TR)에만 배치되고, 발광 영역(PA)에는 배치되지 않는다. 증착 방지 패턴(PD-A)은 투과 영역(TR)에 배치된 제어층(EL)과 접촉할 수 있다.In this embodiment, the display panel DP-A may further include a deposition prevention pattern PD-A. The deposition prevention pattern PD-A is disposed only in the transmissive region TR and not in the emission region PA. The deposition prevention pattern PD-A may contact the control layer EL disposed in the transmissive region TR.

증착 방지 패턴(PD-A)은 청색 유기발광재료로 사용되는 ABH113(Sun Fine Chemicals)을 포함할 수 있다. The deposition prevention pattern (PD-A) may include ABH113 (Sun Fine Chemicals) used as a blue organic light emitting material.

증착 방지 패턴(PD-A)은 제2 전극(E2)과 동일한 층상에 배치될 수 있다. 증착 방지 패턴(PD-A)은 투과 영역(TR)에만 배치될 수 있다. 따라서, 증착 방지 패턴(PD-A)은 제1 전극들(E1) 중 투과 영역(TZ)과 중첩하는 제1 전극들 상에 배치될 수 있다. The deposition prevention pattern PD-A may be disposed on the same layer as the second electrode E2. The deposition prevention pattern PD-A may be disposed only in the transmission region TR. Therefore, the deposition prevention pattern PD-A may be disposed on first electrodes overlapping the transmission area TZ among the first electrodes E1.

증착 방지 패턴(PD-A)은 제2 전극(E2) 보다 큰 두께를 가질 수 있다. 증착 방지 패턴(PD)은 5 um 내지 10 um의 두께를 가질 수 있다. The deposition prevention pattern PD-A may have a larger thickness than the second electrode E2. The deposition prevention pattern PD may have a thickness of 5 um to 10 um.

본 실시예에 따르면 증착 방지 패턴(PD-A)을 투과 영역(TR)에만 배치함으로써, 제2 전극(E2)은 투과 영역(TR)에 미 배치되고, 발광 영역(PA)에만 배치될 수 있다. 따라서, 제2 표시 영역(RA2)에는 발광 패턴(EP)로부터 생성된 광을 제공하는 발광 영역(PA) 및 발광 영역(PA)에 비해 상대적으로 광 투과율이 높은 투과 영역(TR)을 포함함으로써, 전자 모듈(EA-A, 도 9 참조)이 표시 패널(DP)의 하부에 배치되더라도, 전자 모듈(EA-A)의 성능을 향상시킬 수 있으며, 시인성을 개선할 수 있다. According to this embodiment, by disposing the deposition prevention pattern PD-A only in the transmissive region TR, the second electrode E2 is not disposed in the transmissive region TR and can be disposed only in the emission region PA. . Accordingly, the second display area RA2 includes a light emitting area PA providing light generated from the light emitting pattern EP and a light transmitting area TR having a relatively high light transmittance compared to the light emitting area PA, Even if the electronic module EA-A (see FIG. 9) is disposed under the display panel DP, the performance of the electronic module EA-A may be improved and visibility may be improved.

도 13은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 1 내지 도 12와 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다. 13 is a cross-sectional view of a display device according to an exemplary embodiment of the present invention. The same/similar reference numerals are used for the same/similar configurations as in FIGS. 1 to 12, and duplicate descriptions are omitted.

도 13를 참조하면, 본 실시예에 따른 표시 패널(DP-B)은 베이스 기판(BS), 보조층(BL), 화소(PX), 복수의 절연층들(10, 20, 30, 40), 봉지 기판(ECG), 및 감지 유닛(220)을 포함한다. 표시 패널(DP-B)의 제2 표시 영역(RA2)은 발광 영역(PA) 및 투과 영역(TR)을 포함한다.Referring to FIG. 13, the display panel DP-B according to the present embodiment includes a base substrate BS, an auxiliary layer BL, a pixel PX, and a plurality of insulating layers 10, 20, 30, and 40. , An encapsulation substrate (ECG), and a sensing unit 220. The second display area RA2 of the display panel DP-B includes a light emission area PA and a transmission area TR.

본 실시예에서 제2 전극(E2)은 발광 영역(PA)에만 배치되고, 투과 영역(TR)에는 배치되지 않을 수 있다. 또한, 증착 방지 패턴(PD-B)은 투과 영역(TR)에 배치될 수 있다. 증착 방지 패턴(PD-B)은 투과 영역(TR)에만 배치되고, 발광 영역(PA)에는 배치되지 않는다.In this embodiment, the second electrode E2 is disposed only in the emission area PA, and may not be disposed in the transmission area TR. Also, the deposition prevention pattern PD-B may be disposed in the transmissive region TR. The deposition prevention pattern PD-B is disposed only in the transmissive region TR and not in the emission region PA.

본 실시예에서, 표시 패널(DP-B)는 투과 개구부(T-OP)를 포함할 수 있다. 투과 개구부(T-OP)는 제1 개구부(TO1) 및 제2 개구부(TO2)를 포함할 수 있다. In this embodiment, the display panel DP-B may include a transmissive opening T-OP. The transmission opening T-OP may include a first opening TO1 and a second opening TO2.

제1 개구부(TO1)는 투과 영역(TZ)과 중첩하는 제3 절연층(30)이 관통되어 정의될 수 있으며, 제2 개구부(TO2)는 투과 영역(TZ)과 중첩하는 제4 절연층(40)이 관통되어 정의될 수 있다. The first opening TO1 may be defined by passing through a third insulating layer 30 overlapping the transmissive area TZ, and the second opening TO2 may include a fourth insulating layer overlapping the transmissive area TZ ( 40) can be defined through.

본 실시예에서, 증착 방지 패턴(PD-B)은 투과 영역(TR)과 중첩하는 제4 절연층 및 투과 개구부(T-OP) 상에 배치될 수 있다. 도 13에는 발광 영역(PA) 및 투과 영역(TZ)의 전 면상에 배치된 제어층(EL)을 예시적으로 도시하였으나, 이에 한정되는 것은 아니며, 제어층(EL)은 발광 영역(PA) 상에만 배치될 수 있다. 이때, 증착 방지 패턴(PD-B)은 투과 영역(TZ)에 배치된 제4 절연층 및 투과 개구부(T-OP)를 커버할 수 있으며, 어느, 하나의 실시예로 한정되지 않는다. 이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In this embodiment, the deposition prevention pattern PD-B may be disposed on the fourth insulating layer and the transmission opening T-OP overlapping the transmission area TR. In FIG. 13, the control layer EL disposed on the entire surface of the emission area PA and the transmission area TZ is exemplarily illustrated, but is not limited thereto, and the control layer EL is disposed on the emission area PA. Can only be placed. In this case, the deposition prevention pattern PD-B may cover the fourth insulating layer and the transmission opening T-OP disposed in the transmission area TZ, and is not limited to any one embodiment. In the above, it has been described with reference to preferred embodiments of the present invention, but those skilled in the art or those of ordinary skill in the art will depart from the spirit and technical scope of the present invention described in the claims below. It will be understood that various modifications and changes may be made to the present invention without departing from the scope.

따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

EP: 표시 패널 DP: 표시 패널
220: 감지 유닛 MH: 모듈 홀
HA: 홀 영역 LA: 마진 영역
PD: 증착 방지 패턴 OD: 발광 소자
E1: 제1 전극 E2: 제2 전극
EP: 발광 패턴 EL: 제어층EP: Display panel DP: Display panel
220: detection unit MH: module hole
HA: hole area LA: margin area
PD: Deposition prevention pattern OD: Light-emitting element
E1: first electrode E2: second electrode
EP: emission pattern EL: control layer

Claims (30)

서로 대향하는 전면 및 배면을 포함하고, 상기 전면 및 상기 배면을 관통하는 모듈 홀이 정의되고, 평면상에서 액티브 영역, 상기 액티브 영역에 인접한 주변 영역, 및 상기 모듈 홀을 둘러싸는 마진 영역이 정의된 베이스 기판;
상기 베이스 기판 상에 배치되고, 박막 트랜지스터를 포함하는 구동 소자를 포함하는 회로층;
상기 박막 트랜지스터에 연결된 제1 전극, 상기 제1 전극 상에 배치된 발광 패턴, 상기 발광 패턴 상에 배치된 제2 전극을 포함하는 발광 소자 및 증착 방지 패턴을 포함하는 표시 소자층; 및
상기 표시 소자층 상에 배치되고, 상기 발광 소자를 밀봉하는 봉지층을 포함하고,
상기 제2 전극 및 상기 증착 방지 패턴은 서로 동일한 층 상에 배치되고, 서로 비중첩하는 표시 장치.A base including a front surface and a rear surface facing each other, a module hole defined through the front surface and the rear surface, an active area on a plane, a peripheral area adjacent to the active area, and a margin area surrounding the module hole defined Board;
A circuit layer disposed on the base substrate and including a driving element including a thin film transistor;
A display element layer including a light emitting device including a first electrode connected to the thin film transistor, a light emitting pattern disposed on the first electrode, a second electrode disposed on the light emitting pattern, and a deposition prevention pattern; And
An encapsulation layer disposed on the display element layer and sealing the light emitting element,
The second electrode and the deposition prevention pattern are disposed on the same layer as each other and are non-overlapping with each other. 제1 항에 있어서,
상기 증착 방지 패턴은 ABH113(Sun Fine Chemicals)을 포함하는 표시 장치.According to claim 1,
The deposition prevention pattern is a display device including ABH113 (Sun Fine Chemicals). 제1 항에 있어서,
상기 증착 방지 패턴은 상기 마진 영역에 중첩하고, 상기 제2 전극은 상기 액티브 영역에 중첩하는 표시 장치.According to claim 1,
The deposition prevention pattern overlaps the margin region, and the second electrode overlaps the active region. 제1 항에 있어서,
상기 증착 방지 패턴은 상기 제2 전극 보다 큰 두께를 갖는 표시 장치.According to claim 1,
The deposition prevention pattern has a greater thickness than the second electrode. 제1 항에 있어서,
상기 제2 전극은 마그네슘(MG), 은(AG), 또는 이들의 조합을 포함하는 표시 장치.According to claim 1,
The second electrode is a display device including magnesium (MG), silver (AG), or a combination thereof. 제1 항에 있어서,
상기 증착 방지 패턴은 상기 모듈 홀에 의해 노출되는 표시 장치.According to claim 1,
The deposition prevention pattern is a display device exposed by the module hole. 제1 항에 있어서,
상기 봉지층은,
봉지 기판; 및
상기 봉지 기판과 상기 표시 소자층 사이에 결합되고, 상기 마진 영역과 중첩하는 실링 부재를 포함하는 표시 장치. According to claim 1,
The encapsulation layer,
Encapsulation substrate; And
And a sealing member coupled between the encapsulation substrate and the display element layer and overlapping the margin region. 제7 항에 있어서,
상기 실링 부재와 상기 증착 방지 패턴은 서로 접촉하는 표시 장치.The method of claim 7,
A display device in which the sealing member and the deposition prevention pattern contact each other. 제1 항에 있어서,
상기 발광 소자는 상기 발광 패턴과 상기 제2 전극 사이에 배치된 제어층을 더 포함하고,
상기 제2 전극 및 상기 증착 방지 패턴은 상기 제어층과 접촉하는 표시 장치.According to claim 1,
The light emitting device further includes a control layer disposed between the light emitting pattern and the second electrode,
The second electrode and the deposition prevention pattern are in contact with the control layer. 제1 항에 있어서,
상기 봉지층은 상기 표시 소자층 상에 순차적으로 배치된 제1 무기층, 유기층, 및 제2 무기층을 포함하는 표시 장치.According to claim 1,
The encapsulation layer is a display device including a first inorganic layer, an organic layer, and a second inorganic layer sequentially disposed on the display element layer. 제1 항에 있어서,
상기 베이스 기판에는, 평면상에서 상기 모듈 홀을 둘러싸고, 상기 마진 영역에 중첩하는 함몰 패턴이 제공되는 표시 장치.According to claim 1,
The base substrate is provided with a recessed pattern surrounding the module hole on a plane and overlapping the margin region. 제11 항에 있어서,
상기 함몰 패턴 내에 배치된 유기 패턴을 더 포함하고, 상기 유기 패턴은 ABH113(Sun Fine Chemicals)을 포함하는 표시 장치.The method of claim 11,
A display device further comprising an organic pattern disposed in the recessed pattern, the organic pattern comprising ABH113 (Sun Fine Chemicals). 서로 대향하는 전면 및 배면을 포함하고, 상기 전면 및 상기 배면을 관통하는 모듈 홀이 정의되고, 평면상에서 액티브 영역, 상기 액티브 영역에 인접한 주변 영역, 및 상기 모듈 홀을 둘러싸는 마진 영역이 정의된 베이스 기판;
상기 베이스 기판 상에 배치되고, 박막 트랜지스터를 포함하는 구동 소자를 포함하는 회로층;
상기 박막 트랜지스터에 연결된 제1 전극, 상기 제1 전극 상에 배치된 발광 패턴, 상기 발광 패턴 상에 배치된 제2 전극을 포함하는 발광 소자 및 증착 방지 패턴을 포함하는 표시 소자층; 및
상기 표시 소자층 상에 배치되고, 상기 발광 소자를 밀봉하는 봉지층을 포함하고,
상기 증착 방지 패턴은 상기 마진 영역에 중첩하고, ABH113(Sun Fine Chemicals)을 포함하는 표시 장치.A base including a front surface and a rear surface facing each other, a module hole defined through the front surface and the rear surface, an active area on a plane, a peripheral area adjacent to the active area, and a margin area surrounding the module hole defined Board;
A circuit layer disposed on the base substrate and including a driving element including a thin film transistor;
A display element layer including a light emitting device including a first electrode connected to the thin film transistor, a light emitting pattern disposed on the first electrode, a second electrode disposed on the light emitting pattern, and a deposition prevention pattern; And
An encapsulation layer disposed on the display element layer and sealing the light emitting element,
The deposition prevention pattern overlaps the margin region and includes a display device including ABH113 (Sun Fine Chemicals). 제13 항에 있어서,
상기 증착 방지 패턴은 상기 제2 전극과 서로 동일한 층 상에 배치된 표시 장치.The method of claim 13,
The deposition prevention pattern is a display device disposed on the same layer as the second electrode. 제13 항에 있어서,
상기 제2 전극은 마그네슘(MG), 은(AG), 또는 이들의 조합을 포함하는 표시 장치.The method of claim 13,
The second electrode is a display device including magnesium (MG), silver (AG), or a combination thereof. 서로 대향하는 전면 및 배면을 포함하고, 평면상에서 액티브 영역, 상기 액티브 영역에 인접한 주변 영역, 및 상기 액티브 영역에 의해 둘러싸인 홀 영역이 정의된 베이스 기판을 제공하는 단계;
상기 베이스 기판 상에 제1 전극, 발광 패턴, 및 제어층을 형성하는 단계;
상기 제어층 상에 상기 홀 영역에 중첩하는 증착 방지층을 형성하는 단계;
상기 증착 방지층이 형성된 상기 제어층 상에 상기 액티브 영역에 중첩하고, 상기 증착 방지층과 비중첩하는 제2 전극을 형성하는 단계;
상기 제2 전극 상에 봉지층을 형성하는 단계; 및
상기 홀 영역에 중첩하고, 상기 베이스 기판을 관통하는 모듈 홀을 형성하는 단계를 포함하는 표시 장치의 제조 방법.Providing a base substrate having a front surface and a rear surface facing each other, an active area on a plane, a peripheral area adjacent to the active area, and a hole area surrounded by the active area are defined;
Forming a first electrode, a light emitting pattern, and a control layer on the base substrate;
Forming a deposition preventing layer overlapping the hole region on the control layer;
Forming a second electrode overlapping the active region on the control layer on which the deposition prevention layer is formed, and non-overlapping with the deposition prevention layer;
Forming an encapsulation layer on the second electrode; And
And forming a module hole overlapping the hole region and penetrating the base substrate. 제16 항에 있어서,
상기 증착 방지층을 형성하는 단계는,
ABH113(Sun Fine Chemicals)을 증착하고, 패터닝하는 표시 장치의 제조 방법. The method of claim 16,
The step of forming the deposition preventing layer,
A method of manufacturing a display device for depositing and patterning ABH113 (Sun Fine Chemicals). 제16 항에 있어서,
상기 제2 전극을 형성하는 단계는,
마그네슘(MG) 또는 은(AG)을 상기 증착 방지층이 형성된 제어층 상에 전면 증착하는 표시 장치의 제조 방법.The method of claim 16,
The forming of the second electrode may include:
A method of manufacturing a display device that entirely deposits magnesium (MG) or silver (AG) on a control layer on which the deposition prevention layer is formed. 베이스 층;
상기 베이스 층 상에 배치되고, ABH113(Sun Fine Chemicals)을 포함하는 증착 방지 패턴; 및
상기 증착 방지 패턴과 동일한 층 상에 배치되고, 금속 물질을 포함하고, 상기 증착 방지 패턴과 비중첩하는 전극 패턴을 포함하는 전자 장치.Base layer;
An anti-deposition pattern disposed on the base layer and including ABH113 (Sun Fine Chemicals); And
An electronic device that is disposed on the same layer as the deposition prevention pattern, includes a metal material, and includes an electrode pattern that is non-overlapping with the deposition prevention pattern. 제19 항에 있어서,
상기 금속 물질은 마그네슘(MG), 은(AG), 또는 이들의 조합을 포함하는 전자 장치.The method of claim 19,
The metal material is an electronic device including magnesium (MG), silver (AG), or a combination thereof. 전자 모듈; 및
제1 표시 영역, 및 상기 제1 표시 영역과 인접하고 상기 전자 모듈과 중첩하는 제2 표시 영역으로 구분되고, 박막 트랜지스터들을 포함하는 구동 소자를 포함하는 회로층, 상기 박막 트랜지스터들에 연결된 제1 전극들, 상기 제1 전극들 상에 배치된 발광 패턴들, 상기 발광 패턴들 상에 배치된 제2 전극을 포함하는 발광 소자, 및 상기 제2 전극과 동일층 상에 배치되는 증착 방지 패턴을 포함하는 표시 소자층을 포함하는 표시 패널을 포함하고,
상기 제2 전극은 상기 제1 표시 영역 및 상기 제2 표시 영역에 배치되고,
상기 증착 방지 패턴은 상기 제2 표시 영역에 배치되는 전자 장치.Electronic modules; And
A circuit layer including a first display region, a second display region adjacent to the first display region and overlapping the electronic module, and including a driving element including thin film transistors, and a first electrode connected to the thin film transistors The light emitting pattern may be disposed on the first electrodes, a light emitting device including a second electrode disposed on the light emitting patterns, and a deposition prevention pattern disposed on the same layer as the second electrode. It includes a display panel including a display element layer,
The second electrode is disposed on the first display area and the second display area,
The deposition prevention pattern is an electronic device disposed on the second display area. 제21 항에 있어서,
상기 증착 방지 패턴은 ABH113(Sun Fine Chemicals)을 갖는 것을 특징으로 하는 전자 장치.The method of claim 21,
The deposition prevention pattern is an electronic device characterized in that it has an ABH113 (Sun Fine Chemicals). 제21 항에 있어서,
상기 증착 방지 패턴은 상기 제2 전극 보다 큰 두께를 갖는 것을 특징으로 하는 전자 장치.The method of claim 21,
The deposition prevention pattern has an electronic device characterized in that it has a larger thickness than the second electrode. 제21 항에 있어서,
상기 제2 전극은 마그네슘(MG), 은(AG), 또는 이들의 조합을 포함하는 갖는 것을 특징으로 하는 전자 장치.The method of claim 21,
The second electrode includes magnesium (MG), silver (AG), or a combination thereof. 제21 항에 있어서,
단위 면적당 상기 발광 패턴들은, 상기 제1 표시 영역보다 상기 제2 표시 영역이 적게 배치되는 것을 특징으로 하는 전자 장치.The method of claim 21,
The light emitting patterns per unit area, wherein the second display area is less than the first display area, characterized in that the electronic device. 제21 항에 있어서,
상기 제2 표시 영역은, 상기 발광 패턴들이 배치되는 발광 영역 및 상기 증착 방지 패턴이 배치되는 투과 영역을 포함하는 것을 특징으로 하는 전자 장치.The method of claim 21,
The second display area includes an emission area in which the emission patterns are disposed and a transmission area in which the deposition prevention pattern is disposed. 제26 항에 있어서,
상기 제2 전극은 상기 발광 영역에 배치되고,
상기 증착 방지 패턴은 투과 영역에 배치되는 것을 특징으로 하는 전자 장치.The method of claim 26,
The second electrode is disposed in the emission region,
The deposition prevention pattern is an electronic device, characterized in that disposed in the transmission region. 제27 항에 있어서,
상기 제2 전극은, 상기 제1 전극들 중 상기 발광 영역에 중첩하는 제1 전극들 상에 배치되고,
상기 증착 방지 패턴은, 상기 제1 전극들 중 상기 투과 영역에 중첩하는 제1 전극들 상에 배치되는 것을 특징으로 하는 전자 장치.The method of claim 27,
The second electrode is disposed on first electrodes overlapping the emission region among the first electrodes,
The deposition preventing pattern is disposed on first electrodes overlapping the transmission region among the first electrodes. 제27 항에 있어서,
상기 제1 표시 영역 및 상기 제2 표시 영역은 상기 일 방향을 따라 배열되고, 상기 제2 표시 영역은 상기 일 방향과 교차하는 직교 방향으로 연장된 것을 특징으로 하는 전자 장치.The method of claim 27,
The first display area and the second display area are arranged along the one direction, and the second display area extends in an orthogonal direction intersecting the one direction. 제21 항에 있어서,
상기 전자 모듈은,
음향출력 모듈, 발광 모듈, 수광 모듈, 및 카메라 모듈 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 전자 장치.

The method of claim 21,
The electronic module,
An electronic device comprising at least one of an audio output module, a light emitting module, a light receiving module, and a camera module.

Images