KR20200083246A - Inkjet etching method and electrode prepared by the method - Google Patents

Abstract

The present invention relates to an inkjet etching method, an electrode manufactured by the inkjet etching method and a thin film transistor including the electrode and, more specifically, to an inkjet etching method capable of improving a performance of an organic thin film transistor (OTFT). Moreover, since the inkjet etching method has a simple process and minimizes the generation of waste liquid by only partially using an etching solution used for an etching process, the method is eco-friendly and economical. Also, when a drain electrode of a thin film transistor is manufactured, a channel having a thickness of no more than 100 nm can be certainly created without a defect in accordance with performance conditions, and thus, an organic thin film transistor using the same can have excellent yield when compared to an element manufactured in a general printing manner, and can guarantee uniform stability of an electric property.

Description

잉크젯 에칭 방법 및 상기 방법에 의해 제조되는 전극 {Inkjet etching method and electrode prepared by the method}Inkjet etching method and electrode prepared by the above method {Inkjet etching method and electrode prepared by the method}

본 발명은 인쇄전자의 잉크를 에칭액으로 대체하여 패턴을 형성하는 잉크젯 에칭 방법, 상기 잉크젯 에칭 방법에 의해 제조되는 전극 및 상기 전극을 포함하는 박막 트랜지스터에 관한 것이다. The present invention relates to an inkjet etching method for forming a pattern by replacing ink of a printing electron with an etching solution, an electrode manufactured by the inkjet etching method, and a thin film transistor including the electrode.

박막 트랜지스터(TFT)는 많은 인쇄전자 응용 제품의 중요한 구성 요소이다. 많은 전자 소자는 TFT를 포함하며 전자 소자의 성능은 트랜지스터의 성능에 의해 결정된다. 따라서, TFT의 최적 성능은 전자 응용 분야에서 가장 중요한 요소로 간주된다.Thin film transistors (TFTs) are an important component of many printed electronics applications. Many electronic devices include TFTs, and the performance of electronic devices is determined by the performance of transistors. Therefore, the optimum performance of TFT is considered as the most important factor in electronic applications.

상기 TFT와 같은 전자 소자를 제조하는 기술에서는 리소그래피(lithography) 기술이 널리 사용되어 왔다. 그런데 리소그래피 기술을 사용하여 실제 공정을 구성하자면, 진공 증착, 노광, 현상, 도금 또는 에칭 등 다양하고 복잡한 세부 공정들이 필요하여, 공정 설계 및 장치 구성이 복잡해지는 등의 문제가 있었다. 더불어 다양한 분야에서의 미세 기술의 발전으로 인하여, 굳이 포토 리소그래피가 아니고서도 다른 방식으로 집적 회로를 만들 수 있는 방법이 모색되어 왔다.Lithography technology has been widely used in technology for manufacturing electronic devices such as TFTs. However, in order to construct an actual process using lithography technology, various complicated detailed processes such as vacuum deposition, exposure, development, plating, or etching are required, and thus there are problems such as complicated process design and device configuration. In addition, due to the development of micro-technology in various fields, a method for making an integrated circuit in a different way without using photolithography has been sought.

전자 인쇄는 간단히 인쇄(printing) 공정을 수행함으로써 전자 소자를 제작하는 방식의 기술이다. 전자 인쇄는 앞서 설명한 포토 리소그래피 공정을 대체함으로써 포토 리소그래피 공정에 내재되어 있는 공정 복잡성을 근본적으로 제거해 줄 수 있기 때문에, 최근 다양한 분야로 적용 범위가 확대되는 등 그에 대한 연구가 활발히 이루어지고 있다. 최근 활용되고 있는 인쇄 기술로, 비접촉식 인쇄 기술로는 잉크젯, 스프레이, 슬롯다이 코팅 등이 있으며, 접촉식 인쇄 기술로는 그라비아, 그라비아 옵셋, 리버스 옵셋, 스크린 인쇄를 대표적으로 들 수 있다.Electronic printing is a technique of manufacturing an electronic device by simply performing a printing process. Since electronic printing can fundamentally remove the process complexity inherent in the photolithography process by replacing the photolithography process described above, research on it has been actively conducted, such as the application range has been expanded to various fields in recent years. As a printing technique that has been recently used, non-contact printing techniques include inkjet, spray, slot die coating, etc., and gravure, gravure offset, reverse offset, and screen printing are representative examples of contact printing techniques.

한편, 최근 반도체 제작 기술에 있어서 단단한 재질의 기판이 아닌 유연한 재질의 필름 형태의 기판이 사용되는 경우가 증가하고 있다. 이러한 필름 형태의 기판을 사용할 경우 공정 속도가 증대되어 대량 양산이 가능해지는 장점이 있다. 이 때 여기에 상술한 바와 같은 전자 인쇄 기술이 결합되면 더욱 생산 효율이 증가할 수 있다는 점에서, 이러한 롤투롤(roll-to-roll) 생산 방식과 전자 인쇄 기술의 결합에 대한 연구가 매우 활발히 이루어지고 있다.On the other hand, in recent years, in the case of semiconductor manufacturing technology, a case in which a flexible film type substrate is used instead of a rigid material substrate is increasing. In the case of using such a film type substrate, the process speed is increased and mass production is possible. At this time, when the electronic printing technology as described above can be combined, the production efficiency can be further increased. Therefore, research on the combination of the roll-to-roll production method and the electronic printing technology has been very actively performed. Losing.

그러나, 종래의 일반 인쇄 기술은 공정 수를 줄여서 패턴을 형성할 수 있으나, 제조된 패턴이 핀홀 및 피크 등의 결함을 가질 확률이 높고 불안정하며, 두께가 두꺼워질수록 패턴 형성시에 깨끗한 표면을 가지기 어려운 단점이 있으며, 일반적인 전자 소자 제작 기술은 포토리소그라피, 증착 또는 에칭등의 공정을 거쳐야 하므로 공정이 복잡하여 공정단가가 비싸고, 에칭액의 과다사용으로 인하여 환경상의 문제가 있다.However, the conventional general printing technology can form a pattern by reducing the number of processes, but the prepared pattern has a high probability of having defects such as pinholes and peaks, and is unstable. The thicker the thickness, the more clean the surface is when forming a pattern. There are difficult disadvantages, and the general electronic device manufacturing technology has to undergo a process such as photolithography, deposition or etching, so the process is complicated and the process cost is high, and there is an environmental problem due to excessive use of the etching solution.

따라서, 공정이 간단하여 공정비용이 저렴하며, 에칭액 사용이 현저히 줄여 친환경적이면서도 원하는 두께의 금속층에 패턴 형성시에도 우수한 에칭효율을 나타내는 기술 개발이 절실히 요구되고 있다.Accordingly, there is an urgent need to develop a technology that exhibits excellent etching efficiency even when forming a pattern on a metal layer having a desired thickness, because the process is simple, the process cost is low, and the use of the etching solution is significantly reduced.

한국 공개특허 제10-2016-0062773호Korean Patent Publication No. 10-2016-0062773

본 발명은 인쇄전자의 잉크를 에칭액으로 대체하여 패턴을 형성하는 잉크젯 에칭 방법, 상기 잉크젯 에칭 방법에 의해 제조되는 전극 및 상기 전극을 포함하는 박막 트랜지스터를 제공한다. The present invention provides an inkjet etching method for forming a pattern by replacing ink of printing electronics with an etching solution, an electrode produced by the inkjet etching method, and a thin film transistor including the electrode.

상기 과제를 해결하기 위하여,In order to solve the above problem,

본 발명은 일실시예에서, 기재 상에 에칭 대상이 되는 금속층을 형성하는 단계; 에칭액을 잉크젯용 노즐에 삽입한 후, 상기 금속층에 잉크젯 인쇄하여 에칭하는 단계; 및 상기 에칭하는 단계를 거친 금속층을 세척하고 건조하는 단계를 포함하는 잉크젯 에칭 방법을 제공한다.The present invention, in one embodiment, forming a metal layer to be etched on the substrate; Inserting an etchant into the nozzle for inkjet, and then etching by inkjet printing on the metal layer; And washing and drying the metal layer that has undergone the etching step.

또한, 본 발명은 일실시예에서, 상기 잉크젯 에칭 방법에 의해 제조되는 전극을 제공한다.In addition, in one embodiment, the present invention provides an electrode manufactured by the inkjet etching method.

더불어, 본 발명은 일실시예에서, 상기 전극을 게이트 전극으로 포함하는 박막 트랜지스터를 제공한다.In addition, the present invention provides a thin film transistor including the electrode as a gate electrode in one embodiment.

본 발명은 잉크젯 에칭 방법, 상기 잉크젯 에칭 방법에 의해 제조되는 전극 및 상기 전극을 포함하는 박막 트랜지스터에 관한 것으로, 유기 박막 트랜지스터(OTFT)의 성능을 향상시킬 수 있는 다이렉트 잉크젯 에칭 방법을 제공할 수 있다. The present invention relates to an inkjet etching method, an electrode manufactured by the inkjet etching method, and a thin film transistor including the electrode, and may provide a direct inkjet etching method capable of improving the performance of an organic thin film transistor (OTFT). .

본 발명의 잉크젯 에칭 방법은 공정이 간단하고, 에칭 공정에 사용되는 에칭액을 부분적으로만 이용함으로써 폐액 발생을 최소화할 수 있으므로 친환경적이며, 경제적일 뿐만 아니라, 박막 트랜지스터의 드레인 전극 제조 시 수행 조건에 따라 100 nm 이하의 얇은 두께로 결함 없이 채널을 명확하게 구현할 수 있으므로 이를 이용한 유기 박막 트랜지스터는 일반적인 인쇄 형태로 제조된 소자와 비교하여 우수한 수율을 나타내고, 전기적 특성의 균일한 안정성을 보장할 수 있는 이점이 있다.The inkjet etching method of the present invention is a simple process, and it is eco-friendly and economical because it can minimize waste liquid generation by only partially using the etchant used in the etching process. Since the channel can be clearly implemented without defects with a thin thickness of 100 nm or less, the organic thin film transistor using this exhibits an excellent yield compared to a device manufactured in a general printing form, and has the advantage of ensuring uniform stability of electrical properties. have.

도 1은 본 발명의 실시에예서, 상부 게이트 유기 박막 트랜지스터(OTFT)의 제조 공정을 나타낸 모식도이다.
도 2는 본 발명의 실시에예서, 45°C에서 에칭된 은 패턴의 현미경 이미지이다: (a) 20; (b) 40; (c) 60; 및 (d) 80 nm.
도 3은 본 발명의 실시에예서, 20 nm 두께의 은 박막을 온도 환경에서 에칭하며 에칭성을 평가한 것이다: (a) 실온(25 °C); (b) 35 °C; 및 (c) 45 °C.
도 4는 본 발명의 실시에예서, 45℃에서 20 nm 박막의 은을 이용하여 에칭하고 유기박막트랜지스터를 제조하여 측정한 현미경 이미지이다.
도 5는 본 발명의 실시에예서, (a) 드레인 전류의 제곱근 대 게이트 전압 및 (b) 소스-드레인 두께에 따른 전달 특성을 나타낸 것이다.
도 6은 본 발명의 실시에예서, (a) XPS 분석 채널부의 에칭액의 철 성분이 검출 및 (b) UPS 분석을 통해 에칭 또는 자기조립 단분자막 처리에 따라 일함수의 변동을 나타낸 것이다.
도 7은 본 발명의 실시에예서, (a) 접촉저항의 채널 길이에 따른 추세선 (V_GS: -10V in linear mode) 및 (b) 두께별 유기박막트랜지스터의 게이트 전압의 변화에 따른 접촉저항의 변화를 나타낸 것이다.
도 8은 본 발명의 실시에예서, (a) 드레인 전류의 루트화 및 (b) 유전체의 두께 변화에 따른 트랜지스터 전달특성을 나타낸 것이다.
도 9는 본 발명의 실시에예서, 유기 박막 트랜지스터의 소스-드레인 전극을 두가지 방식(다이렉트 잉크젯 에칭, 잉크젯 인쇄)을 통해 제조한 후 게이트 바이어스 스트레스를 비교한 것이다: (a) 잉크젯 인쇄 (b) 다이렉트 잉크젯 에칭.1 is a schematic diagram showing a manufacturing process of an upper gate organic thin film transistor (OTFT) in an embodiment of the present invention.
2 is a microscopic image of a silver pattern etched at 45°C in an embodiment of the invention: (a) 20; (b) 40; (c) 60; And (d) 80 nm.
Figure 3, in an embodiment of the present invention, 20 nm thick silver thin film is etched in a temperature environment to evaluate the etchability: (a) room temperature (25 °C); (b) 35 °C; And (c) 45 °C.
FIG. 4 is a microscopic image measured in an embodiment of the present invention by etching using silver of a 20 nm thin film at 45° C. and preparing an organic thin film transistor.
FIG. 5 shows transfer characteristics according to (a) square root of drain current versus gate voltage and (b) source-drain thickness in an embodiment of the present invention.
Figure 6, in the embodiment of the present invention, (a) XPS analysis of the iron component of the etching solution of the channel portion and (b) UPS analysis through the analysis of the etching or self-assembled monomolecular film processing shows the variation of the work function.
7 is an embodiment of the present invention, (a) the trend line according to the channel length of the contact resistance (V _GS : -10V in linear mode) and (b) the contact resistance according to the change of the gate voltage of the organic thin film transistor by thickness It shows change.
8 shows, in an embodiment of the present invention, (a) route of drain current and (b) transistor transfer characteristics according to a change in thickness of the dielectric.
FIG. 9 compares gate bias stress after manufacturing the source-drain electrode of an organic thin film transistor through two methods (direct inkjet etching, inkjet printing) in an embodiment of the present invention: (a) inkjet printing (b) Direct inkjet etching.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 구체적으로 설명하고자 한다.The present invention can be applied to various changes and can have various embodiments, and specific embodiments will be illustrated in the drawings and described in detail in the detailed description.

그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.

본 발명에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In the present invention, terms such as “comprises” or “have” are intended to indicate that there are features, numbers, steps, operations, components, parts, or combinations thereof described in the specification, and one or more other features. It should be understood that the existence or addition possibilities of fields or numbers, steps, operations, components, parts or combinations thereof are not excluded in advance.

이하, 본 발명에 대하여 구체적으로 설명하기로 한다.Hereinafter, the present invention will be described in detail.

본 발명은 유기박막트랜지스터를 제작함에 있어 전극의 형성을 위한 잉크젯 다이렉트 에칭 방법에 관한 것으로, 종래의 전극의 형성은 증착과 포토리소그라피와 같은 공정을 거쳐 전극을 형성하고 그 가운데 에칭 공정에서 많은 에칭액의 사용으로 인한 환경문제를 야기시킨다. 반면, 본 발명은 에칭 공정에 사용되는 에칭액을 부분적으로만 이용하여 과한 에칭액의 사용을 방지할 수 있다. The present invention relates to an inkjet direct etching method for the formation of an electrode in manufacturing an organic thin film transistor, wherein the formation of a conventional electrode forms an electrode through processes such as vapor deposition and photolithography, among which many etching solutions are used in the etching process. It causes environmental problems due to use. On the other hand, the present invention can prevent the use of excessive etchant by only partially using the etchant used in the etching process.

또한, 종래에 인쇄전자 기술은 인쇄와 건조 공정 두 단계만 거쳐 전극을 형성하고 그에 따라 환경적, 공정적 이득을 얻을 수 있으나, 바인더나 용매 등이 잉크를 배합하기 위해 첨가되고 그 잔여물이 남아 전극의 전기적 성능을 저하시키거나, 막의 질이 고르지 못한 등의 문제가 있다. 이를 해결하기 위해 본 발명은 상기 두 가지 공정의 장점만을 이용하여 증착 기술을 이용하면서 패턴의 형성은 인쇄전자를 접목하여 잉크를 에칭액으로 대체함으로써, 증착 전극의 균일한 표면막질과 유기물이 없는 상태의 순수한 금속층의 전도성 및 동일한 두께일 경우 균등한 일함수를 갖는 장점과 더불어, 에칭액의 사용은 줄이는 효과가 있다.In addition, in the conventional printing electronic technology, an electrode can be formed through only two steps of a printing and drying process, thereby obtaining environmental and process benefits, but a binder or a solvent is added to mix the ink and the residue remains. There are problems such as deteriorating the electrical performance of the electrode or uneven film quality. In order to solve this, the present invention uses only the advantages of the above two processes, while using the deposition technique, the formation of the pattern is by grafting the printed electrons and replacing the ink with an etchant, so that the uniform surface film quality of the deposition electrode and no organic matter are present. In addition to the conductivity of the pure metal layer and the advantage of having a uniform work function when the thickness is the same, there is an effect of reducing the use of the etching solution.

구체적으로, 본 발명은 기재 상에 에칭 대상이 되는 금속층을 형성하는 단계; 에칭액을 잉크젯용 노즐에 삽입한 후, 상기 금속층에 잉크젯 인쇄하여 에칭하는 단계; 및 상기 에칭하는 단계를 거친 금속층을 세척하고 건조하는 단계를 포함하는 잉크젯 에칭 방법을 제공한다.Specifically, the present invention comprises the steps of forming a metal layer to be etched on the substrate; Inserting an etchant into the nozzle for inkjet, and then etching by inkjet printing on the metal layer; And washing and drying the metal layer that has undergone the etching step.

본 발명의 잉크젯 에칭 방법은 종래의 인쇄전자를 에칭 방법에 접목시킨 것으로, 에칭액을 잉크젯용 노즐에 삽입한 후, 노즐이 압전 특성인 전압파를 인가하여 변하는 압력에 의해 잉크가 토출되는 방식에서 인쇄전자의 잉크를 에칭액으로 대체하여 에칭함으로써 소량의 에칭액만으로도 패턴을 형성(에칭)할 수 있다.The inkjet etching method of the present invention is a method in which conventional printing electrons are grafted onto an etching method, and after inserting the etching solution into the inkjet nozzle, the nozzle is applied in a piezoelectric characteristic by applying a voltage wave to print in a manner in which ink is discharged under varying pressure. By replacing the former ink with an etching solution and etching, a pattern can be formed (etched) with only a small amount of etching solution.

본 발명의 에칭하는 단계는 기재의 금속층에 평균 20 내지 60 ㎛ 간격의 채널을 형성할 수 있다. 예를 들어, 상기 에칭하는 단계는 기재의 금속층에 20 내지 50 ㎛, 20 내지 40 ㎛, 20 내지 30 ㎛, 30 내지 60 ㎛, 40 내지 60 ㎛ 또는 50 내지 60 ㎛ 간격의 채널을 형성할 수 있다. 본 발명에 따른 에칭 방법은 잉크젯 에칭 방법을 이용함으로써 직접적인 에칭을 하기 때문에 상기와 같은 크기의 채널을 형성할 수 있다.In the etching step of the present invention, channels of an average thickness of 20 to 60 μm may be formed on the metal layer of the substrate. For example, the etching step may form channels of 20 to 50 μm, 20 to 40 μm, 20 to 30 μm, 30 to 60 μm, 40 to 60 μm, or 50 to 60 μm apart in a metal layer of the substrate. . Since the etching method according to the present invention performs direct etching by using an inkjet etching method, it is possible to form a channel having the same size as described above.

상기 금속층은 은, 구리, 철 및 이들의 조합들로 이루어진 군으로부터 선택되는 1종 이상을 포함할 수 있다. 구체적으로, 상기 금속층은 은 또는 구리일 수 있다. 상기와 같은 금속층을 사용하는 경우 전기전도도를 향상시킬 수 있으며 트랜지스터에 적합한 소자를 제조할 수 있다.The metal layer may include one or more selected from the group consisting of silver, copper, iron, and combinations thereof. Specifically, the metal layer may be silver or copper. When the metal layer is used as described above, electrical conductivity can be improved and a device suitable for a transistor can be manufactured.

상기 금속층의 평균 두께는 10 내지 100 nm일 수 있다. 예를 들어, 상기 금속층의 평균 두께는 10 내지 80 nm, 10 내지 60 nm, 10 내지 40 nm, 10 내지 20 nm, 20 내지 100 nm, 20 내지 80 nm, 20 내지 60 nm, 40 내지 100 nm, 60 내지 100 nm 또는 80 내지 100 nm일 수 있다. 본 발명에 따른 에칭 방법은 잉크젯 에칭 방법을 이용하여 금속층을 직접 에칭하므로 상기와 같은 두께의 금속층에 패턴을 형성함에도 깨끗한 표면을 갖도록 에칭할 수 있다.The average thickness of the metal layer may be 10 to 100 nm. For example, the average thickness of the metal layer is 10 to 80 nm, 10 to 60 nm, 10 to 40 nm, 10 to 20 nm, 20 to 100 nm, 20 to 80 nm, 20 to 60 nm, 40 to 100 nm, It may be 60 to 100 nm or 80 to 100 nm. Since the etching method according to the present invention directly etches a metal layer using an inkjet etching method, it can be etched to have a clean surface even when forming a pattern on the metal layer having the above thickness.

또한, 상기 기재는 유기 박막 트랜지스터로 사용가능한 기재라면 특별히 제한하지 않는다. 구체적으로 상기 기재는 고분자 수지 기재일 수 있으며, 고분자 수지는 폴리에틸렌테레프탈레이트(PET), 폴리디메틸실록산(PDMS), 폴리프루오르화비닐리덴(PVDF) 및 폴리에틸렌나프탈레이트(PEN)으로 이루어진 군으로부터 선택되는 1종 이상을 포함할 수 있다. 보다 구체적으로, 고분자 수지는 폴리에틸렌테레프탈레이트(PET), 폴리디메틸실록산(PDMS) 또는 폴리프루오르화비닐리덴(PVDF)일 수 있다.In addition, the substrate is not particularly limited as long as it can be used as an organic thin film transistor. Specifically, the substrate may be a polymer resin substrate, and the polymer resin is selected from the group consisting of polyethylene terephthalate (PET), polydimethylsiloxane (PDMS), polyvinylidene fluoride (PVDF), and polyethylene naphthalate (PEN). It may contain one or more. More specifically, the polymer resin may be polyethylene terephthalate (PET), polydimethylsiloxane (PDMS) or polyvinylidene fluoride (PVDF).

상기 에칭액은 질산철(Ⅲ), 염화철, 황산철, 인산철, 아세트산철, 구연산철 및 이들의 조합들로 이루어진 군으로부터 선택되는 1종 이상의 철(Fe)계 화합물을 포함할 수 있다.The etchant may include at least one iron (Fe)-based compound selected from the group consisting of iron (III) nitrate, iron chloride, iron sulfate, iron phosphate, iron acetate, iron citrate, and combinations thereof.

상기 철(Fe)계 화합물의 함량은 에칭액 100 부피부를 기준으로 30 내지 50 부피부인 것일 수 있다. 예를 들어, 상기 에칭액에서 철(Fe)계 화합물의 함량은 에칭액 100 부피부를 기준으로 35 내지 50 부피부, 40 내지 50 부피부 또는 35 내지 45 부피부일 수 있다. 상기와 같은 철(Fe)계 화합물을 포함함으로써, 기재 상에 형성된 금속층을 효과적으로 에칭할 수 있다.The content of the iron (Fe)-based compound may be 30 to 50 parts by volume based on 100 parts by volume of the etching solution. For example, the content of the iron (Fe)-based compound in the etching solution may be 35 to 50 parts by volume, 40 to 50 parts by volume, or 35 to 45 parts by volume based on 100 parts by volume of the etching solution. By including the iron (Fe)-based compound as described above, it is possible to effectively etch the metal layer formed on the substrate.

상기 금속층의 두께에 따라 에칭액의 농도를 조절하는 것일 수 있다. 구체적으로, 상기 금속층의 두께의 증가에 따라 에칭액 중 철(Fe)계 화합물의 함량을 증가시키는 것일 수 있으나, 철(Fe)계 화합물의 함량이 에칭액 100 부피부를 기준으로 50 부피부 초과인 경우, 과도한 에칭을 야기하여 채널 폭의 크기를 증가시킬 수 있다.It may be to adjust the concentration of the etching solution according to the thickness of the metal layer. Specifically, it may be to increase the content of the iron (Fe)-based compound in the etching solution according to the increase in the thickness of the metal layer, but the content of the iron (Fe)-based compound exceeds 50 parts by volume based on 100 parts by volume of the etching solution , It may cause excessive etching, thereby increasing the size of the channel width.

본 발명의 에칭하는 단계를 수행하는 동안 금속층이 형성된 기재의 하부를 가열하는 것을 추가 포함할 수 있다. 상기 기재의 하부를 가열하는 것은 잉크젯 인쇄에 의해 에칭하는 동안 설계된 패턴의 형상을 유지할 수 있게 하며, 금속층과 에칭액의 화학 반응을 가속화시킬 수 있다. 구체적으로, 상기 에칭액이 기본적으로 구성요소로 물을 포함하고, 이로 인해 높은 표면장력을 가지고 있기 때문에 기재의 하부를 가열함으로써 에칭액 내의 물의 증발 효과에 의해 에칭액끼리의 뭉침현상을 감소시켜 금속층에 설계된 패턴의 형상을 유지할 수 있게 한다.During the etching step of the present invention, the metal layer may further include heating the lower portion of the substrate. Heating the lower portion of the substrate allows maintaining the shape of the designed pattern during etching by inkjet printing, and can accelerate the chemical reaction of the metal layer and the etching solution. Specifically, since the etchant basically contains water as a component, and thus has a high surface tension, the pattern designed in the metal layer is reduced by heating the lower portion of the substrate to reduce the aggregation phenomenon between the etchants by the evaporation effect of water in the etchant. It is possible to maintain the shape of.

예를 들어, 상기 금속층이 형성된 기재의 하부의 가열온도는 25 내지 60℃인 것일 수 있다. 구체적으로, 상기 기재 하부의 가열온도는 25 내지 55℃, 25 내지 50℃, 25 내지 45℃, 25 내지 40℃, 25 내지 35℃, 35 내지 60℃, 40 내지 60℃, 50 내지 60℃ 또는 55 내지 60℃일 수 있다. 본 발명에서, 상기 금속층을 에칭하는 단계는 흡열반응이기 때문에 기재 하부의 온도 상승에 따라 금속층과 에칭액의 반응성이 증가할 수 있으며, 이에 따라 채널에 에칭으로 인한 잔여물을 남기지 않을 수 있다. 또한, 상기 에칭하는 단계에서 지속적으로 온도가 상승할 경우, 동일한 금속층 두께를 식각하는 것이 용이하다. 예를 들어, 상기 기재의 하부의 가열온도는 에칭에 사용하는 장비 또는 방법에 따라 상기 범위에 제한되지 않을 수 있다. For example, the heating temperature of the lower portion of the substrate on which the metal layer is formed may be 25 to 60°C. Specifically, the heating temperature under the substrate is 25 to 55°C, 25 to 50°C, 25 to 45°C, 25 to 40°C, 25 to 35°C, 35 to 60°C, 40 to 60°C, 50 to 60°C, or It may be 55 to 60 ℃. In the present invention, since the step of etching the metal layer is an endothermic reaction, the reactivity of the metal layer and the etchant may increase according to an increase in the temperature of the lower portion of the substrate, so that no residue due to etching may be left in the channel. In addition, when the temperature continuously increases in the etching step, it is easy to etch the same metal layer thickness. For example, the heating temperature of the lower portion of the substrate may not be limited to the above range depending on the equipment or method used for etching.

상기 세척하는 단계는 금속층을 포함하는 기재에 10 내지 1000 kHz의 초음파를 1분 내지 10분 동안 인가하여 수행할 수 있다. 구체적으로, 상기 에칭하는 단계를 거친 금속층을 세척하는 단계는 금속층에 10 내지 1000 kHz, 50 내지 800 kHz 또는 100 내지 500 kHz의 초음파를 1분 내지 5분 또는 4분 내지 8분 동안 인가할 수 있다. 상기와 같은 조건으로 세척하는 경우, 기재 상에 남아있는 에칭액 또는 불순물들을 효과적으로 제거할 수 있다.The washing may be performed by applying ultrasonic waves of 10 to 1000 kHz to the substrate including the metal layer for 1 minute to 10 minutes. Specifically, in the step of washing the metal layer that has undergone the etching step, 10 to 1000 kHz, 50 to 800 kHz, or 100 to 500 kHz ultrasonic waves may be applied to the metal layer for 1 minute to 5 minutes or 4 minutes to 8 minutes. . When washing under the above conditions, the etching solution or impurities remaining on the substrate can be effectively removed.

또한, 상기 세척된 기재 상에 형성된 금속층은 질소 분사를 통해 건조하는 것일 수 있다.In addition, the metal layer formed on the washed substrate may be dried through nitrogen injection.

또한, 본 발명은 상기 잉크젯 에칭 방법에 의해 제조되는 전극을 제공한다. 본 발명에 따라 제조된 전극은 전자 소자용 전극일 수 있으며, 구체적으로, 박막 트랜지스터 전극일 수 있다. In addition, the present invention provides an electrode manufactured by the inkjet etching method. The electrode manufactured according to the present invention may be an electrode for an electronic device, specifically, a thin film transistor electrode.

더불어, 본 발명은 상기 전극을 게이트 전극으로 포함하는 박막 트랜지스터를 제공한다.In addition, the present invention provides a thin film transistor including the electrode as a gate electrode.

본 발명에 따른 박막 트랜지스터는 유기 반도체물질을 포함하는 유기 박막 트랜지스터일 수 있다. The thin film transistor according to the present invention may be an organic thin film transistor including an organic semiconductor material.

구체적으로, 본 발명에 따른 박막 트랜지스터의 제조 과정에 따른 구조의 모식도를 도시한 도 1을 참고하면, 본 발명에 따른 박막 트랜지스터는 (a) 다양한 두께를 갖는 열 증착된 금속 전극층; (b) 잉크젯 에칭에 의한 소스-드레인 전극 패터닝; (c) 침지에 의한 소스-드레인 전극 상에 자기 조립 단층(SAM) 코팅; (d) 스핀 코팅 인쇄법에 의한 반도체 및 (e) 유전체; (f) 잉크젯 인쇄 법에 의해 패터닝된 게이트 전극층을 포함할 수 있다.Specifically, referring to FIG. 1 showing a schematic diagram of a structure according to a manufacturing process of a thin film transistor according to the present invention, the thin film transistor according to the present invention includes: (a) a thermally deposited metal electrode layer having various thicknesses; (b) patterning of source-drain electrodes by inkjet etching; (c) a self-assembled monolayer (SAM) coating on the source-drain electrode by immersion; (d) a semiconductor by spin coating and (e) a dielectric; (f) A gate electrode layer patterned by an inkjet printing method may be included.

본 발명의 잉크젯 에칭 방법에 의해 제조된 전극을 포함하는 박막 트랜지스터는 드레인 전극 제조 시 수행 조건에 따라 100 nm 이하의 얇은 두께로 결함 없이 채널을 명확하게 구현할 수 있으므로 이를 이용한 박막 트랜지스터는 일반적인 인쇄 형태로 제조된 소자와 비교하여 우수한 수율을 나타내고, 전기적 특성의 균일한 안정성을 보장할 수 있는 이점이 있다.A thin film transistor including an electrode manufactured by the inkjet etching method of the present invention can clearly implement a channel without a defect with a thin thickness of 100 nm or less depending on a performance condition when manufacturing a drain electrode, so a thin film transistor using the thin film transistor in a general printing form Compared to the manufactured device, it has an advantage of exhibiting excellent yield and ensuring uniform stability of electrical properties.

이하 본 발명에 따르는 실시예 등을 통해 본 발명을 보다 상세히 설명하나, 본 발명의 범위가 하기 제시된 실시예에 의해 제한되는 것은 아니다.Hereinafter, the present invention will be described in more detail through examples and the like according to the present invention, but the scope of the present invention is not limited by the examples given below.

<실시예><Example>

제조예: 잉크젯 에칭 방법에 의해 제조된 전극을 포함하는 유기 박막 트랜지스터의 제조Preparation Example: Preparation of an organic thin film transistor including an electrode manufactured by an inkjet etching method

PET 필름(AH71D, SKC Korea)을 기판으로 선택하고 은(Ag)용 에칭액의 합성을 위하여 증류수와 Ferric nitrate nonahydrate를 1:1 의 질량비로 배합하고 교반하였다. 에칭액과 증류수의 비율은 해당하는 전극의 재료에 따라 에칭성의 조절을 위해 증류수:질산제2철9수화물(Ferric nitrate nonahydrate)을 1:0.2 내지 1:2.3의 비율로 제조할 수 있다. 본 실시예에서는 1:1의 비율로 제조하였다. 재료로서 Merck사의 M001 (자기 조립 단분자막, SAM), SP400 (유기반도체), D320 (절연체), 최종 게이트 전극의 형성을 위하여 잉크테크사의 TEC-IJ-060을 사용하였다.A PET film (AH71D, SKC Korea) was selected as the substrate, and distilled water and ferric nitrate nonahydrate were mixed at a mass ratio of 1:1 for the synthesis of the etchant for silver (Ag), and stirred. The ratio of the etchant and distilled water may be prepared in a ratio of 1:0.2 to 1:2.3 in distilled water: Ferric nitrate nonahydrate to control the etchability according to the material of the corresponding electrode. In this example, it was prepared in a ratio of 1:1. As materials, Merck's M001 (self-assembled monolayer, SAM), SP400 (inorganic conductor), D320 (insulator), and TEC-IJ-060 from Inktech were used to form the final gate electrode.

구체적으로, 상부 게이트 하부 접촉 비정질 중합체 유기 박막 트랜지스터(organic thin-film transistors, OTFT)는 도 1에 도시된 바와 같이, 용액 공정에 의해 제조되었다. 20, 40, 60 및 80 nm의 은 두께를 갖는 PET 필름 상에 은을 스퍼터링 증착한 후, 이를 은 에칭액을 이용하여 잉크젯 인쇄에 의해 에칭하였다. 직접 식각에 의한 패터닝을 위해 잉크젯 프린터인 Dimatix-2800 시리즈을 사용하였다. 기판 아래의 플레이트를 잉크젯 인쇄 중에 45ºC로 가열하여 설계된 대로 형상(채널 두께 3,000 μm의 채널 길이 50, 100 및 150 μm)을 유지하고 은 에칭액과 은 필름의 화학 반응을 가속화하였다. 노즐을 실온(25℃)으로 설정하였다. 패턴화된 은을 3 분 이상 SAM에 침지시켜 은의 표면에 부착시켰다. 침지 후, 과도한 SAM을 이소 프로필 알코올로 세정하였다. 이어서, 기판을 100

에서 1 분 동안 핫플레이트 상에서 건조시켰다. 이어서, SAM 처리된 은 전극 상에 중합체 반도체를 500 rpm으로 15 초 동안, 이어서 3000 rpm으로 2 분 동안 스핀코팅하였다. 다음으로 기판을 핫플레이트에 놓고 70

에서 4 분 동안 어닐링한 다음 100

에서 1 분 동안 어닐링하였다. 유전체 재료 D320을 500 rpm에서 15 초 동안 스핀코팅한 후, 다양한 속도 및 중량부로 2 분 동안 스핀코팅하였다(1.63 μm 두께의 경우 10 wt%로 3,000 rpm, 1.1 μm 두께의 경우 10 wt%로 4,500 rpm, 0.82 μm 두께의 경우 8 wt%로 3,000 rpm, 0.62 μm 두께의 경우 8 wt%로 5000 rpm). 그런 다음 기판을 핫플레이트에 놓고 100

에서 2 분 동안 어닐링하였다. 게이트 전극 라인은 마지막 단계로서 채널 상단에 잉크젯 인쇄하였다.Specifically, the upper gate lower contact amorphous polymer organic thin-film transistors (OTFT) were manufactured by a solution process, as shown in FIG. 1. After sputtering and depositing silver on a PET film having a silver thickness of 20, 40, 60 and 80 nm, it was etched by inkjet printing using a silver etchant. For the patterning by direct etching, the Dimatix-2800 series inkjet printer was used. The plate under the substrate was heated to 45ºC during inkjet printing to maintain the shape as designed (channel lengths of 50, 100 and 150 μm with a channel thickness of 3,000 μm) and accelerate the chemical reaction between the silver etchant and the silver film. The nozzle was set to room temperature (25°C). The patterned silver was immersed in the SAM for 3 minutes or longer to adhere to the surface of the silver. After immersion, excess SAM was washed with isopropyl alcohol. Subsequently, the substrate is 100

And dried on a hot plate for 1 minute. The polymer semiconductor was then spin coated on the SAM treated silver electrode for 15 seconds at 500 rpm, followed by 2 minutes at 3000 rpm. Next, place the substrate on a hot plate 70

Anneal for 4 minutes at 100

For 1 minute. The dielectric material D320 was spin coated at 500 rpm for 15 seconds, followed by spin coating for 2 minutes at various speeds and parts by weight (3,000 rpm at 10 wt% for 1.63 μm thickness, 3,000 rpm at 10 wt% for 1.1 μm thickness, 4,500 rpm) , 3,000 rpm at 8 wt% for 0.82 μm thickness, 5000 rpm at 8 wt% for 0.62 μm thickness). The substrate is then placed on a hot plate 100

For 2 minutes. The gate electrode line was inkjet printed on the top of the channel as the last step.

실험예 1: 소스-드레인 전극을 위한 에칭 공정의 최적화Experimental Example 1: Optimization of etching process for source-drain electrodes

사용된 에칭액은 첨가제가 없는 증류수 및 질산제2철9수화물만으로 구성 되었기 때문에, 에칭 조건은 공정 조건에 의해 평가되고 최적화되어야 한다. 20 nm 내지 80 nm 범위의 다양한 두께의 은 필름을 제조하고 질산 철 비 수화물의 에칭액 및 1:1 중량비의 증류수로 잉크젯 에칭하였다. 따라서, 잉크젯 동안의 기판 온도와 최대 에칭 두께 사이의 관계가 조사되었다. 다음 식은 은의 에칭 반응을 나타낸다:Since the etchant used consisted of only distilled water without additives and ferric nitrate hexahydrate, the etching conditions should be evaluated and optimized by process conditions. Silver films of various thicknesses ranging from 20 nm to 80 nm were prepared and inkjet etched with an etchant of iron nitrate non-hydrate and a 1:1 weight ratio of distilled water. Therefore, the relationship between the substrate temperature during inkjet and the maximum etching thickness was investigated. The following equation shows the etching reaction of silver:

Ag(s) + Fe(NO₃)₃ (aq) → AgNO₃ (aq) + Fe(NO₃)₂ (aq)Ag(s) + Fe(NO ₃ ) ₃ (aq) → AgNO ₃ (aq) + Fe(NO ₃ ) ₂ (aq)

도 2에 도시된 바와 같이, 20 nm 내지 80 nm의 두께를 갖는 은 필름은 잉크젯에 의해 용이 한 접근으로 에칭되었다. 에칭 프로세스는 습식 에칭과 유사 하였다. 공정은 에칭액의 잉크젯 인쇄에 의해은 필름과 질산제2철9수화물 용액 사이에서 직접 진행되고, 즉시 이소 프로필 알코올 세정이 이어진다. 에칭 시간 또는 에칭 속도가 충분하지 않기 때문에 AgNO₃, Fe(NO₃)₂ 및 Ag의 잔류물이 두꺼운 은막 상에 잔류될 수 있다. 도 2에 도시된 바와 같이, OTFT의 소스-드레인 전극을 생성하기 위해, 50 μm 길이의 채널은 상이한 두께의 은 층으로 에칭된다. 도 2(a)에 도시된 바와 같이, 20 nm 두께를 제외하고, 다른 모든 층은 불충분한 에칭 공정을 나타내며, 이는 에칭액이 더 두꺼운 은층을 제거하기에 충분하지 않음을 의미한다. 질산제2철9수화물과 은의 반응을 향상시키기 위해 기판의 온도를 제어하였다. 온도는 에칭성의 차이를 이끈다. 실온에서 에칭성이 낮기 때문에, 잔류물은 필름 상에 남아 있고, 패턴은 도 3(a)에 도시된 바와 같이 채널에서 불균일한 엣지를 야기한다. 에칭액은 수계 물질이기 때문에, 높은 표면 장력 용액의 잉크가 불규칙적으로 응집되어 채널에 물결 모양이 생겼다. 그러나, 패턴 엣지 파형이 개선되었고, 잔류물은 도 3에 도시된 바와 같이, 45℃에서 기판 온도의 증가에 의해 상당히 제거되었다.As shown in Fig. 2, a silver film having a thickness of 20 nm to 80 nm was etched with an easy approach by inkjet. The etching process was similar to wet etching. The process proceeds directly between the silver film and the ferric nitrate hexahydrate solution by inkjet printing of the etchant, followed immediately by isopropyl alcohol cleaning. Residues of AgNO ₃ , Fe(NO ₃ ) ₂ and Ag may remain on the thick silver film due to insufficient etching time or etching rate. As shown in Figure 2, to create a source-drain electrode of the OTFT, a 50 μm long channel is etched with different thicknesses of silver layers. As shown in Fig. 2(a), except for the 20 nm thickness, all other layers exhibit an insufficient etching process, which means that the etchant is not sufficient to remove the thicker silver layer. The temperature of the substrate was controlled to improve the reaction between ferric nitrate hexahydrate and silver. Temperature leads to differences in etchability. Because of the low etchability at room temperature, the residue remains on the film, and the pattern causes an uneven edge in the channel as shown in Figure 3(a). Since the etchant is a water-based material, the ink of the high surface tension solution is irregularly agglomerated, resulting in a wave shape in the channel. However, the pattern edge waveform was improved, and the residue was significantly removed by increasing the substrate temperature at 45° C., as shown in FIG. 3.

실험예 2: 유기 박막 트랜지스터(OTFT)의 접촉 저항(contact resistance)의 개선Experimental Example 2: Improvement of contact resistance of organic thin film transistor (OTFT)

접촉 저항과 표면 계면은 트랜지스터 제작 및 성능에 중요한 요소이다. 따라서, 최적화된 조건을 위해 20 nm 두께 필름의 은을 에칭함으로써 OTFT를 제조하였다. 이들은 도 2(a)에 도시된 잔류물이 없는 20 nm 두께 필름의 은 소스-드레인 전극 및 도 2 (b)에 도시된 잔류물이 있는 40 nm 두께의 필름의 은 소스-드레인 전극과 비교하였다. 이 경우, 유전체층의 두께는 1.63 ㎛였다. 40 nm 두께의 소스-드레인 전극상의 잔류물로 인해, 도 5 (a)에 도시된 바와 같이, 높은 접촉 저항이 관찰되었다. 전기적 특성의 요약은 표 1에 No.1 및 No. 5로 표시하였다. Contact resistance and surface interface are important factors for transistor fabrication and performance. Thus, OTFT was prepared by etching silver of a 20 nm thick film for optimized conditions. They were compared to the silver source-drain electrode of the 20 nm thick film without residue shown in Fig. 2(a) and the silver source-drain electrode of the 40 nm thick film with residue shown in Fig. 2(b). . In this case, the thickness of the dielectric layer was 1.63 µm. Due to the residue on the 40 nm thick source-drain electrode, high contact resistance was observed, as shown in Fig. 5(a). Table 1 summarizes the electrical properties of No.1 and No.1. 5.

스위칭 트랜지스터의 -2 V 내지 -10 V 범위의 전압 영역은 도 5 (b)에 나타낸 것처럼 두께의 변화에 따라 크게 영향을 받았다. 접촉 저항으로 인해 장치의 전체 저항이 높아져서 특히 오프 상태에서 전류가 감소하였다. 따라서, OTFT 하위 임계값 스윙은 2.74 V/dec에서 1.1 V/dec로 변경되었다. OTFT 캐리어 이동성은, 표 1에 나타낸 바와 같이, 더 높은 저항으로부터 감소하는 전류로 인해 저하되었다.The voltage region in the range of -2 V to -10 V of the switching transistor was greatly affected by the change in thickness as shown in FIG. 5(b). Due to the contact resistance, the overall resistance of the device increased, reducing the current, especially in the off state. Thus, the OTFT lower threshold swing was changed from 2.74 V/dec to 1.1 V/dec. OTFT carrier mobility, as shown in Table 1, was lowered due to the decreasing current from the higher resistance.

소스-드레인 전극의 두께가 20 nm에서 40 nm로 변경될 때 임계 전압은 -14.9 V에서 -10.4 V로 변경되었고(포화 영역에서 -30 V에서 -40 V 범위의 피팅 기울기가 계산됨), 잔류물을 함유하였다. 제곱근 드레인 전류 그래프에서 -25 V 범위의 기울기는 다른 양상을 나타냈다. 20 nm 두께의 소스-드레인 전극의 기울기는 도 5에서와 같이 더 강한 전기장에 따라 증가했다. 접촉 저항이 낮을 때 이상적인 제곱근 드레인 전류 기울기는 선형이어야 한다. 또한, 충분한 게이트 전압이 인가될 때, 반도체의 HOMO 에너지 레벨이 증가하여, 일반적으로 반도체와 은 사이의 주입 장벽이 감소된다. 그러나, 이 경우에 40 nm 두께로 나타낸 바와 같이 접촉 저항 및 전하 주입 장벽이 매우 크기 때문에, 동일한 게이트 전계에서 기울기는 변하지 않았다. 따라서 경사가 선형임에도 불구하고 이상적인 경우를 나타내지 않았다. XPS 및 UPS 표면 측정을 통해 접촉 저항 변동의 원인을 조사하였다. 도 6 (a)는 20 nm 두께 및 40 nm 두께의 은에서 철의 존재 여부를 나타낸다. 40 nm 두께의 은에서 철 잔류물이 발견되었으며, 이 잔류물은 채널에 장애물이 될 수 있다. 또한, 질산 퓸(fume)은 은의 표면을 산화시켜 전자를 잃을 수 있다. 두께가 얇으면 채널에서의 반응 후 잔류 에칭액이 은의 표면에 더 영향을 줄 수 있는 것으로 추정된다. UPS 데이터는 표면에서 10 nm 깊이까지 획득되었으며 60 nm 두께의 은의 영향이 적을 수 있으므로 60 nm 두께 은의 일함수는 크게 변하지 않는다. SAM으로 에칭된 20 nm 두께의 은은 가장 큰 일함수를 가지므로 반도체와 소스-드레인 전극 사이에 주입 장벽이 적어 최상의 결과를 나타낸다.When the thickness of the source-drain electrode was changed from 20 nm to 40 nm, the threshold voltage was changed from -14.9 V to -10.4 V (fitting slopes ranging from -30 V to -40 V in the saturated region were calculated) and remained Water. The slope of the -25 V range in the square root drain current graph showed a different pattern. The slope of the 20 nm thick source-drain electrode increased with stronger electric field as in FIG. 5. The ideal square root drain current slope should be linear when the contact resistance is low. Also, when a sufficient gate voltage is applied, the HOMO energy level of the semiconductor increases, so that the injection barrier between the semiconductor and silver is generally reduced. However, in this case, the slope was not changed in the same gate electric field because the contact resistance and the charge injection barrier were very large as indicated by 40 nm thickness. Therefore, although the slope was linear, it did not show an ideal case. The causes of contact resistance fluctuations were investigated by XPS and UPS surface measurements. Figure 6 (a) shows the presence of iron in the 20 nm thick and 40 nm thick silver. Iron residues were found in 40 nm thick silver, which could be an obstacle to the channel. In addition, fume nitrate can oxidize the surface of silver and lose electrons. It is presumed that if the thickness is thin, residual etchant after reaction in the channel may further affect the surface of silver. The UPS data was obtained to a depth of 10 nm at the surface and the work function of 60 nm thick silver does not change significantly since the effect of silver at 60 nm thickness may be small. The 20 nm thick silver etched with SAM has the largest work function, so there is little injection barrier between the semiconductor and the source-drain electrodes, which gives the best results.

접촉 저항은 게이트 전압, SAM 및 금속과 반도체 사이의 재료 매칭과 같은 몇 가지 요소에 의해 조정될 수 있다. 이와 관련하여, 본 발명은 유전체 두께를 감소시킴으로써 20 nm 두께의 은 소스-드레인 전극에서 접촉 저항을 최소화하기 위해 노력했다. 도 7(a)는 유전층의 다운 스케일링이 접촉 저항이 낮아져 제곱근 드레인 전류 그래프에서 0.82-μm 두께의 유전층으로부터 선형 기울기를 나타냄을 보여준다. 따라서, 모든 전기 성능은 표 1에 도시된 바와 같이 1.63 ㎛에서 0.62 ㎛로 개선되었다. The contact resistance can be adjusted by several factors, such as gate voltage, SAM, and material matching between metal and semiconductor. In this regard, the present invention has tried to minimize contact resistance in a 20 nm thick silver source-drain electrode by reducing the dielectric thickness. Fig. 7(a) shows that the downscaling of the dielectric layer shows a linear slope from the 0.82-μm thick dielectric layer in the square root drain current graph due to low contact resistance. Thus, all electrical performance was improved from 1.63 μm to 0.62 μm as shown in Table 1.

[표 1][Table 1]

실험예 3: 잉크젯 에칭 및 잉크젯 인쇄 공정을 기반으로한 OTFT의 안정성 비교Experimental Example 3: Comparison of stability of OTFT based on inkjet etching and inkjet printing process

비입자형(Inktec-IJ-060)의 유기 금속 잉크를 사용하는 잉크젯 인쇄 OTFT는 에너지 레벨과 관련하여 유기 반도체와의 우수한 저항성(200-500 mΩ/square)을 나타냈으며, 유전체 두께는 표 1(No. 6)에 나타낸 바와 같이 1.63 ㎛였다. 그러나, 잉크젯 프린팅에서 소스-드레인 두께가 200 nm를 초과하여 유전층 두께의 다운 스케일링은 심각한 수율 문제를 야기하였고, 단계-커버리지 문제를 야기하였다. 잉크젯 인쇄된 OTFT의 우수한 전기적 성능은 도 8(a)와 표 1 (No. 6)에 나타내었다. 접촉 저항 문제 없이는 우수한 특성을 달성할 수 있지만 도 8(a)와 같이 안정성 문제가 존재한다. 잉크젯 인쇄 및 에칭된 OTFT에 순환 응력이 가해 졌을 때, 유전체와 반도체의 계면이 양호하기 때문에 작은 변화 만이 관찰되었다. 도 9는 OTFT의 바이어스 안정성을 나타낸 것이다. 바이어스 응력 (-40 V) 잉크젯 인쇄 OTFT는 10,000 초가 적용되면 성능이 저하되고 전기 특성이 현저히 떨어졌다. 인쇄된 OTFT의 임계 전압이 음의 영역으로 이동하는 것은 증가된 응력 시간에 의해 관찰되었다. 인쇄된 OTFT의 이러한 불안정성은 소결되지 않은 은 전극으로부터의 유기 용매 발연과 같은 유기물 때문에 유전적 결함을 야기하는 인쇄된 은으로부터 유도되었다. 그럼에도 불구하고, 기재는 나노입자형 및 비나노입자형(환원법) 모두에서 유기물이기 때문에 인쇄된 전극은 불량한 양상을 가졌다.Inkjet printing OTFT using non-particulate (Inktec-IJ-060) organometallic ink showed excellent resistance to organic semiconductors (200-500 mΩ/square) with respect to energy level. It was 1.63 µm as shown in No. 6). However, in inkjet printing, the down-scaling of the dielectric layer thickness with source-drain thickness exceeding 200 nm caused serious yield problems and step-coverage problems. Excellent electrical performance of the inkjet printed OTFT is shown in Figure 8 (a) and Table 1 (No. 6). Although excellent properties can be achieved without contact resistance problems, stability problems exist as shown in Fig. 8(a). When cyclic stress was applied to the inkjet printing and etched OTFT, only a small change was observed because the interface between the dielectric and the semiconductor was good. 9 shows the bias stability of the OTFT. Bias stress (-40 V) Inkjet printing OTFT deteriorated when 10,000 seconds were applied and electrical properties were significantly reduced. The shift of the critical voltage of the printed OTFT to the negative region was observed by the increased stress time. This instability of the printed OTFT was derived from printed silver, which caused genetic defects due to organics such as fuming organic solvents from unsintered silver electrodes. Nevertheless, the printed electrode had a poor pattern because the substrate was organic in both the nanoparticle type and the non-nanoparticle type (reduction method).

결론conclusion

본 발명은 인쇄 전자 장치에서 최초의 잉크젯 에칭 시험을 사용하여 탑 게이트 구조의 OTFT 장치가 제조되었다. 이에 의해, 유전체층 두께의 에칭 최적화 및 다운 스케일링에 의해 향상된 전기적 성능이 입증되었다. 적절한 작동 전압으로 10⁵ 이상의 온 오프 전류 비율과 0.454 cm²/V의 캐리어 이동도를 수득하였다. 이러한 결과에 기초하여, 잉크젯 에칭 방법은 종래의 전자 장치와 인쇄전자 장치를 결합함으로써 하이브리드 인쇄 전자 장치에 기여한다는 것이 입증되었다. 또한, 잉크젯 에칭된 OTFT는 열 증발된 은에 기초하므로, 잉크젯 에칭된 OTFT의 안정성은 잉크젯 인쇄된 OTFT의 안정성보다 우수하다. 이 연구는 대면적 용액 처리 박막 트랜지스터(TFT)의 제조를 위한 고성능 및 높은 처리량을 달성하기 위한 인쇄 전자 제품의 제조 프로세스 개발에 특히 기여할 것으로 기대된다.In the present invention, an OTFT device having a top gate structure was manufactured using the first inkjet etching test in a printed electronic device. Thereby, improved electrical performance was demonstrated by etch optimization and downscaling of the dielectric layer thickness. With an appropriate operating voltage, an on-off current ratio of 10 ⁵ or more and a carrier mobility of 0.454 cm ² /V were obtained. Based on these results, it has been demonstrated that the inkjet etching method contributes to a hybrid printed electronic device by combining a conventional electronic device with a printed electronic device. In addition, since the inkjet etched OTFT is based on heat evaporated silver, the stability of the inkjet etched OTFT is superior to that of the inkjet printed OTFT. This study is expected to contribute particularly to the development of manufacturing processes for printed electronics products to achieve high performance and high throughput for the manufacture of large area solution processing thin film transistors (TFTs).

Claims (12)

기재 상에 에칭 대상이 되는 금속층을 형성하는 단계;
에칭액을 잉크젯용 노즐에 삽입한 후, 상기 금속층에 잉크젯 인쇄하여 에칭하는 단계; 및
상기 에칭하는 단계를 거친 금속층을 세척하고 건조하는 단계를 포함하는 잉크젯 에칭 방법.
Forming a metal layer to be etched on the substrate;
Inserting an etchant into the nozzle for inkjet, and then etching by inkjet printing on the metal layer; And
And washing and drying the metal layer that has undergone the etching step.
제 1 항에 있어서,
에칭하는 단계는 기재의 금속층에 평균 20 내지 60 ㎛ 간격의 채널을 형성하는 잉크젯 에칭 방법.
According to claim 1,
The step of etching is an inkjet etching method in which channels on the metal layer of the substrate are formed with an average spacing of 20 to 60 μm.
제 1 항에 있어서,
금속층은 은, 구리, 철 및 이들의 조합들로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 잉크젯 에칭 방법.
According to claim 1,
The metal layer is an inkjet etching method comprising at least one member selected from the group consisting of silver, copper, iron, and combinations thereof.
제 1 항에 있어서,
금속층의 평균 두께는 10 내지 100 nm인 잉크젯 에칭 방법.
According to claim 1,
The average thickness of the metal layer is 10 to 100 nm, the inkjet etching method.
제 1 항에 있어서,
에칭액은 질산철(Ⅲ), 염화철, 황산철, 인산철, 아세트산철, 구연산철 및 이들의 조합들로 이루어진 군으로부터 선택되는 1종 이상의 철(Fe)계 화합물을 포함하는 잉크젯 에칭 방법.
According to claim 1,
The etching solution is an inkjet etching method comprising at least one iron (Fe)-based compound selected from the group consisting of iron (III) nitrate, iron chloride, iron sulfate, iron phosphate, iron acetate, iron citrate, and combinations thereof.
제 5 항에 있어서,
철(Fe)계 화합물의 함량은 에칭액 100 부피부를 기준으로 30 내지 50 부피부인 것인 잉크젯 에칭 방법.
The method of claim 5,
The content of the iron (Fe)-based compound is 30 to 50 parts by volume based on 100 parts by volume of the etching solution.
제 1 항에 있어서,
에칭하는 단계를 수행하는 동안 금속층이 형성된 기재의 하부를 가열하는 것을 추가 포함하는 잉크젯 에칭 방법.
According to claim 1,
An inkjet etching method further comprising heating the lower portion of the substrate on which the metal layer is formed during the etching step.
제 7 항에 있어서,
금속층이 형성된 기재의 하부의 가열온도는 25 내지 60℃인 것인 잉크젯 에칭 방법.
The method of claim 7,
The inkjet etching method in which the heating temperature at the bottom of the substrate on which the metal layer is formed is 25 to 60°C.
제 1 항에 있어서,
세척하는 단계는 금속층을 포함하는 기재에 10 내지 1000 kHz의 초음파를 1분 내지 10분 동안 인가하여 수행하는 잉크젯 에칭 방법.
According to claim 1,
The washing step is performed by applying 10 to 1000 kHz ultrasonic waves to the substrate including the metal layer for 1 minute to 10 minutes.
제 1 항 내지 제 9 항 중 어느 한 항에 따른 잉크젯 에칭 방법에 의해 제조되는 전극.
An electrode produced by the inkjet etching method according to any one of claims 1 to 9.
제 10 항에 따른 전극을 게이트 전극으로 포함하는 박막 트랜지스터.
A thin film transistor comprising the electrode according to claim 10 as a gate electrode.
제 11 항에 있어서,
박막 트랜지스터는 유기 박막 트랜지스터인 것인 박막 트랜지스터.

The method of claim 11,
The thin film transistor is an organic thin film transistor.

Images