KR20200078778A - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR20200078778A
KR20200078778A KR1020180167472A KR20180167472A KR20200078778A KR 20200078778 A KR20200078778 A KR 20200078778A KR 1020180167472 A KR1020180167472 A KR 1020180167472A KR 20180167472 A KR20180167472 A KR 20180167472A KR 20200078778 A KR20200078778 A KR 20200078778A
Authority
KR
South Korea
Prior art keywords
region
light emitting
transistor
layer
electrode
Prior art date
Application number
KR1020180167472A
Other languages
English (en)
Other versions
KR102537379B1 (ko
Inventor
형준우
정영철
이승훈
손영란
이지현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180167472A priority Critical patent/KR102537379B1/ko
Priority to US16/681,488 priority patent/US11133364B2/en
Priority to CN201911324784.2A priority patent/CN111354758A/zh
Publication of KR20200078778A publication Critical patent/KR20200078778A/ko
Application granted granted Critical
Publication of KR102537379B1 publication Critical patent/KR102537379B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Multimedia (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

일 실시예에 따른 발광 표시 장치는 기판, 상기 기판 위에 위치하는 제1층, 상기 제1층 위에 위치하며 제1 게이트 전극을 포함하는 제1 트랜지스터, 그리고 상기 제1 트랜지스터와 연결되는 발광 소자를 포함하고, 상기 제1층은 상기 제1 게이트 전극과 중첩하며 제1 물질을 포함하는 제1 영역, 그리고 상기 제1 물질과 다른 제2 물질을 포함하는 제2 영역을 포함하며, 상기 제1 물질은 불순물이 도핑된 비정질 실리콘을 포함하고 제2 물질은 비정질 실리콘을 포함한다.

Description

발광 표시 장치{LIGHT EMITTING DIODE DISPLAY DEVICE}
본 개시는 발광 표시 장치에 관한 것이다.
표시 장치는 이미지를 표시하는 장치로 최근 발광 표시 장치(light emitting diode display)가 주목 받고 있다.
발광 표시 장치는 자체 발광 특성을 가지며, 액정 표시 장치(liquid crystal display device)와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.
일반적으로 발광 표시 장치는 기판, 기판 상에 위치하는 복수의 트랜지스터, 트랜지스터를 구성하는 배선들 사이에 배치되는 복수의 절연층 및 트랜지스터에 연결된 발광 소자를 포함한다.
실시예들은 제조 공정이 단순하면서 트랜지스터 성능이 우수하고 잔상 개선 효과를 가지는 발광 표시 장치를 제공하기 위한 것이다.
일 실시예에 따른 발광 표시 장치는 기판, 상기 기판 위에 위치하는 제1층, 상기 제1층 위에 위치하며 제1 게이트 전극을 포함하는 제1 트랜지스터, 그리고 상기 제1 트랜지스터와 연결되는 발광 소자를 포함하고, 상기 제1층은 상기 제1 게이트 전극과 중첩하며 제1 물질을 포함하는 제1 영역, 그리고 상기 제1 물질과 다른 제2 물질을 포함하는 제2 영역을 포함하며, 상기 제1 물질은 불순물이 도핑된 비정질 실리콘을 포함하고 상기 제2 물질은 비정질 실리콘을 포함한다.
상기 제1 영역은 도전성을 가질 수 있다.
상기 발광 표시 장치는 상기 제1층 위에 위치하는 제1 게이트 도전체를 포함하고, 상기 제1 게이트 도전체는 제2 스캔선, 제1 스캔선, 발광 제어선 및 상기 제1 게이트 전극을 포함할 수 있다.
상기 제1 영역은 상기 제1 게이트 도전체와 실질적으로 동일한 평면 형상을 가질 수 있다.
상기 제1 영역은, 상기 제2 스캔선과 중첩하는 제1 부영역, 상기 제1 스캔선과 중첩하는 제2 부영역, 상기 제1 게이트 전극과 중첩하는 제3 부영역, 및 상기 발광 제어선과 중첩하는 제4 부영역 중 적어도 하나를 포함할 수 있다.
상기 제1 부영역, 상기 제2 부영역 및 상기 제4 부영역은 제1 방향을 따라 연장될 수 있다.
상기 발광 표시 장치는 상기 제1층 위에 위치하는 제2 게이트 도전체를 포함하고, 상기 제2 게이트 도전체는 기생 축전기 제어 패턴, 유지선 및 초기화 전압선을 포함할 수 있다.
상기 제1 영역은 상기 제2 게이트 도전체와 실질적으로 동일한 평면 형상을 가질 수 있다.
상기 제1 영역은 상기 초기화 전압선과 중첩하는 제5 부영역, 상기 기생 축전기 제어 패턴과 중첩하는 제6 부영역 및 상기 유지선과 중첩하는 제7 부영역 중 적어도 하나를 포함할 수 있다.
상기 제5 부영역 및 상기 제7 부영역은 제1 방향을 따라 연장될 수 있다.
상기 제1 영역은 상기 제1 트랜지스터와 중첩할 수 있다.
상기 제1 영역은 일정한 전압을 인가 받을 수 있다.
상기 제1 영역은 구동 전압을 인가 받을 수 있다.
상기 제1 영역의 끝단을 향할수록 상기 제1 영역의 두께가 얇아질 수 있다.
상기 제1 영역의 두께는 상기 제1층의 두께보다 작을 수 있다.
상기 제1 영역의 두께와 상기 제1층의 두께는 동일할 수 있다.
일 실시예에 따른 발광 표시 장치는 기판, 상기 기판 위에 위치하는 제1층, 상기 제1층 위에 위치하는 제1 트랜지스터, 그리고 상기 제1 트랜지스터와 연결되는 발광 소자를 포함하고, 상기 제1층은 상기 제1 트랜지스터와 중첩하며 도전성을 가지는 제1 영역, 그리고 상기 제1 영역을 둘러싸며 반도체 물질을 포함하는 제2 영역을 포함한다.
상기 기판은 상기 발광 소자가 배치된 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 포함하고, 상기 제1 영역은 상기 주변 영역에서 일정 전압을 인가 받을 수 있다.
실시예들에 따르면 게이트 도전체를 형성하는 마스크를 이용하여 불순물이 도핑된 비정질 실리콘을 포함하는 제1 영역을 형성할 수 있다. 제1 영역을 형성하기 위한 별도의 마스크 제작이 불필요하여 공정이 단순해질 수 있으며 공정에 소요되는 비용을 저감할 수 있다. 또한 필요한 위치에만 제1 영역을 형성할 수 있으므로 다른 트랜지스터에 영향을 주지 않고 잔상 개선 효과가 우수한 발광 표시 장치를 제공할 수 있다.
도 1은 일 실시예에 따른 발광 표시 장치의 한 화소의 등가 회로도이다.
도 2는 일 실시예에 따른 발광 표시 장치의 한 화소에 인가되는 신호의 타이밍도이다.
도 3은 일 실시예에 따른 발광 표시 장치의 일부 영역의 평면도이다.
도 4는 일 실시예에 따른 제1층의 평면도이다.
도 5는 도 3의 V-V'선을 따라 자른 단면도이다.
도 6은 일 실시예에 따른 발광 표시 장치의 단면도이다.
도 7은 일 실시예에 따른 발광 표시 장치의 단면도이다.
도 8은 일 실시예에 따른 발광 표시 장치의 일부 영역의 평면도이다.
도 9는 일 실시예에 따른 제1층의 평면도이다.
도 10은 도 8의 X-X'선을 따라 자른 단면도이다.
도 11은 일 실시예에 따른 발광 표시 장치의 단면도이다.
도 12는 일 실시예에 따른 발광 표시 장치의 단면도이다.
도 13은 일 실시예에 따른 발광 표시 장치의 개략적인 평면도이다. 도 14는 일 실시예에 따른 발광 표시 장치의 개략적인 평면도이다.
도 15는 일 실시예에 따른 발광 표시 장치의 개략적인 평면도이다.
도 16, 도 17, 도 18, 도 19, 도 20 및 도 21 각각은 제조 공정에 따른 발광 표시 장치의 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하에서는 도 1 및 도 2를 통하여 일 실시예에 따른 발광 표시 장치를 살펴본다. 도 1은 일 실시예에 따른 발광 표시 장치의 일 화소의 등가 회로도이고, 도 2는 일 실시예에 따른 발광 표시 장치의 일 화소에 인가되는 신호의 타이밍도이다.
도 1을 참고하면, 발광 표시 장치의 화소(PX)는 여러 신호선들(127, 151, 152, 153, 158, 171, 172, 741)에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 유지 축전기(Cst), 그리고 발광다이오드(LED)를 포함한다.
일 실시예인 도 1에서 도시하고 있는 화소(PX) 전면에는 제1층이 위치할 수 있다. 제1층은 제1 영역 및 제2 영역을 포함하고, 제1 영역은 제1 트랜지스터(T1)가 배치된 위치와 중첩하게 위치할 수 있다. 제1층에 대해서는 이하 도 3 내지 도 5를 참조하여 자세히 살펴보기로 한다.
발광 표시 장치는 영상이 표시되는 표시 영역을 포함하고, 표시 영역에는 이러한 화소(PX)가 다양한 형태로 배열되어 있다.
복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 구동 트랜지스터(T1)를 포함하며, 제1 스캔선(151)에 연결되어 있는 스위칭 트랜지스터, 즉, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)를 포함하고, 그 외의 트랜지스터는 발광다이오드(LED)를 동작시키는데 필요한 동작을 하기 위한 트랜지스터(이하 보상 트랜지스터라 함)이다. 이러한 보상 트랜지스터(T4, T5, T6, T7)는 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다.
복수의 신호선(127, 151, 152, 153, 158, 171, 172, 741)은 제1 스캔선(151), 제2 스캔선(152), 발광 제어선(153), 바이패스 제어선(158), 데이터선(171), 구동 전압선(172), 초기화 전압선(127) 및 공통 전압선(741)을 포함할 수 있다. 바이패스 제어선(158)은 제2 스캔선(152)의 일부이거나 전기적으로 연결되어 있을 수 있다.
제1 스캔선(151)은 게이트 구동부에 연결되어 스캔 신호(Sn)를 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)에 전달한다. 제2 스캔선(152)은 게이트 구동부에 연결되어 전단에 위치하는 화소(PX)에 인가되는 전단 스캔 신호(Sn-1)를 제4 트랜지스터(T4)에 전달한다. 발광 제어선(153)은 발광 제어부에 연결되어 있으며, 발광다이오드(LED)가 발광하는 시간을 제어하는 발광 제어 신호(EM)를 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 전달한다. 바이패스 제어선(158)은 바이패스 신호(GB)를 제7 트랜지스터(T7)에 전달한다.
데이터선(171)은 데이터 구동부에서 생성되는 데이터 전압(Dm)을 전달하는 배선으로 데이터 전압(Dm)에 따라서 발광다이오드(LED; 발광 소자라고도 함)가 발광하는 휘도가 변한다. 구동 전압선(172)은 구동 전압(ELVDD)을 인가한다. 초기화 전압선(127)은 구동 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달한다. 공통 전압선(741)은 공통 전압(ELVSS)을 인가한다. 구동 전압선(172), 초기화 전압선(127) 및 공통 전압선(741)에 인가되는 전압은 각각 일정한 전압이 인가될 수 있다.
이하에서는 복수의 트랜지스터에 대하여 살펴본다.
구동 트랜지스터(T1)는 인가되는 데이터 전압(Dm)에 따라서 출력되는 전류의 크기를 조절하는 트랜지스터이다. 출력되는 구동 전류(Id)가 발광다이오드(LED)에 인가되어 발광다이오드(LED)의 밝기를 데이터 전압(Dm)에 따라서 조절한다. 이를 위하여 구동 트랜지스터(T1)의 제1 전극(S1)은 구동 전압(ELVDD)을 인가 받을 수 있도록 배치된다. 제1 전극(S1)은 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다. 또한, 구동 트랜지스터(T1)의 제1 전극(S1)은 제2 트랜지스터(T2)의 제2 전극(D2)과도 연결되어 데이터 전압(Dm)도 인가 받는다. 구동 트랜지스터(T1)의 제2 전극(D1, 출력 전극)은 발광다이오드(LED)를 향하여 전류를 출력할 수 있도록 배치된다. 구동 트랜지스터(T1)의 제2 전극(D1)은 제6 트랜지스터(T6)를 경유하여 발광다이오드(LED)의 애노드와 연결되어 있다. 한편, 게이트 전극(G1)은 유지 축전기(Cst)의 일 전극(제2 유지 전극(E2))과 연결되어 있다. 이에 유지 축전기(Cst)에 저장된 전압에 따라서 게이트 전극(G1)의 전압이 변하고 그에 따라 구동 트랜지스터(T1)가 출력하는 구동 전류(Id)가 변경된다.
제2 트랜지스터(T2)는 데이터 전압(Dm)을 화소(PX) 내로 받아들이는 트랜지스터이다. 게이트 전극(G2)은 제1 스캔선(151)과 연결되어 있고, 제1 전극(S2)은 데이터선(171)과 연결되어 있다. 제2 트랜지스터(T2)의 제2 전극(D2)은 구동 트랜지스터(T1)의 제1 전극(S1)과 연결되어 있다. 제1 스캔선(151)을 통해 전달되는 스캔 신호(Sn)에 따라 제2 트랜지스터(T2)가 켜지면, 데이터선(171)을 통해 전달되는 데이터 전압(Dm)이 구동 트랜지스터(T1)의 제1 전극(S1)으로 전달된다.
제3 트랜지스터(T3)는 데이터 전압(Dm)이 구동 트랜지스터(T1)를 거쳐 변화된 보상 전압(Dm + Vth의 전압)이 유지 축전기(Cst)의 제2 유지 전극(E2)에 전달되도록 하는 트랜지스터이다. 게이트 전극(G3)이 제1 스캔선(151)과 연결되어 있고, 제1 전극(S3)이 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다. 제3 트랜지스터(T3)의 제2 전극(D3)은 유지 축전기(Cst)의 제2 유지 전극(E2) 및 구동 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있다. 제3 트랜지스터(T3)는 제1 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 켜져서 구동 트랜지스터(T1)의 게이트 전극(G1)과 제2 전극(D1)을 연결시키고, 구동 트랜지스터(T1)의 제2 전극(D1)과 유지 축전기(Cst)의 제2 유지 전극(E2)도 연결시킨다.
제4 트랜지스터(T4)는 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)을 초기화시키는 역할을 한다. 게이트 전극(G4)은 제2 스캔선(152)과 연결되어 있고, 제1 전극(S4)은 초기화 전압선(127)과 연결되어 있다. 제4 트랜지스터(T4)의 제2 전극(D4)은 제3 트랜지스터(T3)의 제2 전극(D3)을 경유하여 유지 축전기(Cst)의 제2 유지 전극(E2) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 연결되어 있다. 제4 트랜지스터(T4)는 제2 스캔선(152)을 통해 전달받은 전단 스캔 신호(Sn-1)에 따라 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)에 전달한다. 이에 따라 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압 및 유지 축전기(Cst)가 초기화된다. 초기화 전압(Vint)는 저전압값을 가져 구동 트랜지스터(T1)를 턴 온 시킬 수 있는 전압일 수 있다.
제5 트랜지스터(T5)는 구동 전압(ELVDD)을 구동 트랜지스터(T1)에 전달시키는 역할을 한다. 게이트 전극(G5)은 발광 제어선(153)과 연결되어 있고, 제1 전극(S5)은 구동 전압선(172)과 연결되어 있다. 제5 트랜지스터(T5)의 제2 전극(D5)은 구동 트랜지스터(T1)의 제1 전극(S1)과 연결되어 있다.
제6 트랜지스터(T6)는 구동 트랜지스터(T1)에서 출력되는 구동 전류(Id)를 발광다이오드(LED)로 전달하는 역할을 한다. 게이트 전극(G6)은 발광 제어선(153)과 연결되어 있고, 제1 전극(S6)은 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다. 제6 트랜지스터(T6)의 제2 전극(D6)은 발광다이오드(LED)의 애노드와 연결되어 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어선(153)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 켜지며, 제5 트랜지스터(T5)를 통하여 구동 전압(ELVDD)이 구동 트랜지스터(T1)의 제1 전극(S1)에 인가되면, 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압(즉, 유지 축전기(Cst)의 제2 유지 전극(E2)의 전압)에 따라서 구동 트랜지스터(T1)가 구동 전류(Id)를 출력한다. 출력된 구동 전류(Id)는 제6 트랜지스터(T6)를 통하여 발광다이오드(LED)에 전달된다. 발광다이오드(LED)에 전류(Iled)가 흐르게 되면서 발광다이오드(LED)가 빛을 방출한다.
제7 트랜지스터(T7)는 발광다이오드(LED)의 애노드를 초기화시키는 역할을 한다. 게이트 전극(G7)은 바이패스 제어선(158)과 연결되어 있고, 제1 전극(S7)은 발광다이오드(LED)의 애노드와 연결되어 있고, 제2 전극(D7)은 초기화 전압선(127)과 연결되어 있다. 바이패스 제어선(158)은 제2 스캔선(152)에 연결되어 있을 수 있으며, 바이패스 신호(GB)는 전단 스캔 신호(Sn-1)와 동일한 타이밍의 신호가 인가된다. 바이패스 제어선(158)은 제2 스캔선(152)에 연결되지 않고 전단 스캔 신호(Sn-1)와 별개의 신호를 전달할 수도 있다. 바이패스 신호(GB)에 따라 제7 트랜지스터(T7)가 턴 온 되면 초기화 전압(Vint)이 발광다이오드(LED)의 애노드로 인가되어 초기화된다.
유지 축전기(Cst)의 제1 유지 전극(E1)은 구동 전압선(172)과 연결되어 있으며, 제2 유지 전극(E2)은 구동 트랜지스터(T1)의 게이트 전극(G1), 제3 트랜지스터(T3)의 제2 전극(D3) 및 제4 트랜지스터(T4)의 제2 전극(D4)과 연결되어 있다. 그 결과 제2 유지 전극(E2)은 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압을 결정하며, 제3 트랜지스터(T3)의 제2 전극(D3)을 통하여 데이터 전압(Dm)을 인가 받거나, 제4 트랜지스터(T4)의 제2 전극(D4)을 통하여 초기화 전압(Vint)을 인가 받는다.
한편, 발광다이오드(LED)의 애노드는 제6 트랜지스터(T6)의 제2 전극(D6) 및 제7 트랜지스터(T7)의 제1 전극(S7)과 연결되어 있으며, 캐소드는 공통 전압(ELVSS)을 전달하는 공통 전압선(741)과 연결되어 있다.
도 1의 실시예에서 화소 회로는 7개의 트랜지스터(T1 내지 T7)와 1개의 축전기(Cst)를 포함하지만 이에 제한되지 않으며, 트랜지스터의 수와 축전기의 수, 그리고 이들의 연결은 다양하게 변경 가능하다.
일 실시예에 따른 발광 표시 장치의 일 화소의 동작에 대해 도 1 및 도 2를 참고하여 설명한다.
초기화 구간 동안 로우 레벨의 전단 스캔 신호(Sn-1)가 제2 스캔선(152)을 통해 화소(PX)로 공급된다. 그러면, 이를 인가 받은 제4 트랜지스터(T4)가 켜져, 초기화 전압(Vint)이 제4 트랜지스터(T4)를 통해 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)에 인가된다. 그 결과 구동 트랜지스터(T1) 및 유지 축전기(Cst)가 초기화된다. 초기화 전압(Vint)의 전압이 저전압을 가져 구동 트랜지스터(T1)이 턴 온 될 수 있다.
한편, 초기화 구간 동안에는 로우 레벨의 바이패스 신호(GB)도 제7 트랜지스터(T7)로 인가된다. 이를 인가 받은 제7 트랜지스터(T7)가 턴 온 되어 초기화 전압(Vint)이 제7 트랜지스터(T7)를 통해 발광다이오드(LED)의 애노드로 인가된다. 그 결과 발광다이오드(LED)의 애노드도 초기화된다.
이후, 데이터 기입 구간 동안 제1 스캔선(151)을 통해 로우 레벨의 스캔 신호(Sn)가 화소(PX)로 공급된다. 로우 레벨의 스캔 신호(Sn)에 의하여 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 켜진다.
제2 트랜지스터(T2)가 턴 온 되면, 데이터 전압(Dm)가 제2 트랜지스터(T2)를 지나 구동 트랜지스터(T1)의 제1 전극(S1)으로 입력된다.
또한, 데이터 기입 구간 동안 제3 트랜지스터(T3)가 턴 온 되고, 그 결과 구동 트랜지스터(T1)의 제2 전극(D2)는 게이트 전극(G1) 및 유지 축전기(Cst)의 제2 유지 전극(E2)과 전기적으로 연결된다. 구동 트랜지스터(T1)의 게이트 전극(G1)과 제2 전극(D2)이 연결되어 다이오드 연결된다. 또한, 구동 트랜지스터(T1)는 초기화 구간 동안 게이트 전극(G1)에 저전압(초기화 전압(Vint))이 인가되어 있어 턴 온 된 상태이다. 그 결과 구동 트랜지스터(T1)의 제1 전극(S1)으로 입력되는 데이터 전압(Dm)는 구동 트랜지스터(T1)의 채널을 지나 제2 전극(D1)에서 출력된 후 제3 트랜지스터(T3)를 거쳐 유지 축전기(Cst)의 제2 유지 전극(E2)에 저장된다.
이 때, 제2 유지 전극(E2)에 인가되는 전압은 구동 트랜지스터(T1)의 문턱 전압(Vth)에 따라 변경되며, 구동 트랜지스터(T1)의 제1 전극(S1)에 데이터 전압(Dm)이 걸리고, 구동 트랜지스터(T1)의 게이트 전극(G1)에 초기화 전압(Vint)이 걸리는 경우, 제2 전극(D1)으로 출력되는 전압은 Vgs + Vth를 가질 수 있다. 여기서 Vgs는 구동 트랜지스터(T1)의 게이트 전극(G1)과 제1 전극(S1)에 걸리는 전압의 차이이므로 Dm - Vint 값을 가질 수 있다. 그러므로 제2 전극(D1)에서 출력되어 제2 유지 전극(E2)에 저장되는 전압은 Dm - Vint + Vth 값을 가질 수 있다.
그 후, 발광 구간 동안, 발광 제어선(153)으로부터 공급되는 발광 제어 신호(EM)가 로우 레벨의 값을 가져, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 켜진다. 그 결과 구동 트랜지스터(T1)의 제1 전극(S1)에는 구동 전압(ELVDD)이 인가되며, 구동 트랜지스터(T1)의 제2 전극(D1)은 발광다이오드(LED)와 연결된다. 구동 트랜지스터(T1)는 게이트 전극(G1)의 전압과 제1 전극(S1)의 전압(즉, 구동 전압(ELVDD)) 간의 전압 차에 따라 구동 전류(Id)가 발생한다. 구동 트랜지스터(T1)의 구동 전류(Id)는 Vgs - Vth의 제곱값에 비례한 값을 가질 수 있다. 여기서 Vgs의 값은 유지 축전기(Cst)의 양단에 걸리는 전압차와 같으며, Vgs 값은 Vg - Vs의 값이므로 Dm - Vint + Vth - ELVDD 값을 가진다. 여기서 Vth값을 빼서 Vgs - Vth의 값을 구하면, Dm - Vint - ELVDD값을 가진다. 즉, 구동 트랜지스터(T1)의 구동 전류(Id)는 구동 트랜지스터(T1)의 문턱 전압(Vth)에 무관한 전류를 출력으로 가진다.
그러므로, 각 화소(PX)에 위치하는 구동 트랜지스터(T1)가 공정 산포로 인해 서로 다른 문턱 전압(Vth)을 가지더라도 구동 트랜지스터(T1)의 출력 전류를 일정하게 할 수 있어, 특성의 불균일성을 개선할 수 있다.
이상의 계산식에서 Vth 값은 다결정 반도체를 사용하는 P형 트랜지스터인 경우 0보다 약간 큰 값이나 또는 음의 값을 가질 수 있다. 또한, 전압을 계산하는 방향에 따라 + 및 -의 표현이 변경될 수 있다. 하지만, 구동 트랜지스터(T1)의 출력 전류인 구동 전류(Id)를 문턱 전압(Vth)에 무관한 값을 가지도록 할 수 있다는 점에는 변함이 없다.
이상과 같은 발광 구간이 종료하면 다시 초기화 구간이 위치하여 처음부터 다시 같은 동작을 반복하게 된다.
복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 전극 및 제2 전극은 전압 또는 전류가 인가되는 방향에 따라서 하나는 소스 전극이고 다른 하나는 드레인 전극이 될 수 있다.
한편, 실시예에 따라서는 초기화 구간에서의 제7 트랜지스터(T7)가 발광다이오드(LED)의 애노드를 초기화시키면서, 구동 트랜지스터(T1)가 실제 턴 온 되지 않는 조건에서 방출하는 소량의 전류도 발광다이오드(LED) 쪽으로 흐르지 못하도록 할 수 있다. 이때 소량의 전류는 바이패스 전류(Ibp)로 제7 트랜지스터(T7)를 통해 초기화 전압(Vint)단으로 방출된다. 그 결과 발광다이오드(LED)가 불필요한 빛을 방출하지 않게 되어, 블랙 계조를 더욱 명확하게 표시하고, 대비비(contrast ratio)도 향상시키도록 할 수 있다. 이러한 경우 바이패스 신호(GB)가 전단 스캔 신호(Sn-1)와 다른 타이밍의 신호일 수도 있다. 실시예에 따라서는 제7 트랜지스터(T7)가 생략될 수도 있다.
이상과 같이 동작하는 화소(PX)에서 제1층은 특별히 동작하지 않으며 일정한 전압이 인가된 상태 또는 그라운드 상태일 수 있다. 일정한 전압이 인가되는 것은 제1층 자체에 특정 전하가 주입되면서 전위가 변하는 것을 막기 위한 것이다. 제1층은 제1 트랜지스터(T1)와 중첩하면서 제1 트랜지스터(T1)의 특성 변화를 억제하고 원하는 특성을 가지도록 할 수 있다.
이하에서는 도 3 내지 도 5를 통하여 일 실시예에 따른 발광 표시 장치의 화소 및 제1층(31)에 대해서 살펴본다. 도 3은 일 실시예에 따른 발광 표시 장치의 일부 영역의 평면도이고, 도 4는 제1층의 평면도이고, 도 5는 도 4에서 V-V'선을 따라 자른 단면도이다.
도 3을 참고하면, 일 실시예에 따른 발광 표시 장치는 제1 방향(D1)을 따라 연장되고 스캔 신호(Sn)를 전달하는 제1 스캔선(151), 전단 스캔 신호(Sn-1)를 전달하는 제2 스캔선(152), 발광 제어 신호(EM)를 전달하는 발광 제어선(153) 및 초기화 전압(Vint)을 전달하는 초기화 전압선(127)을 포함한다. 바이패스 신호(GB)는 제2 스캔선(152)을 통해 전달된다.
발광 표시 장치는 제1 방향(D1)과 직교하는 제2 방향(D2)을 따라 연장되며 데이터 전압(Dm)을 전달하는 데이터선(171) 및 구동 전압(ELVDD)을 전달하는 구동 전압선(172)을 포함한다.
발광 표시 장치는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 유지 축전기(Cst) 및 발광다이오드(LED)를 포함한다.
구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)의 각각의 채널(channel)은 길게 연장되어 있는 반도체층(130) 내에 위치한다. 뿐만 아니라 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 전극 및 제2 전극 중 적어도 일부도 반도체층(130)에 위치한다. 반도체층(130; 도 3에서 음영이 추가된 부분)은 다양한 형상으로 굴곡되어 형성될 수 있다. 반도체층(130)은 폴리 실리콘 같은 다결정 반도체 또는 산화물 반도체를 포함할 수 있다.
반도체층(130)은 n형 불순물 또는 p형 불순물로 채널 도핑이 되어 있는 채널과, 채널의 양측에 위치하며 채널에 도핑된 불순물보다 도핑 농도가 높은 제1 도핑 영역 및 제2 도핑 영역을 포함한다. 제1 도핑 영역 및 제2 도핑 영역은 각각 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 전극 및 제2 전극에 대응한다. 제1 도핑 영역 및 제2 도핑 영역 중 하나가 소스 영역이면, 나머지 하나는 드레인 영역일 수 있다. 또한, 반도체층(130)에서 서로 다른 트랜지스터의 제1 전극과 제2 전극의 사이 영역도 도핑되어 두 트랜지스터가 서로 전기적으로 연결될 수 있다.
복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 채널 각각은 각 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 게이트 전극과 중첩하고, 각 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 전극과 제2 전극 사이에 위치한다. 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 실질적으로 동일한 적층 구조를 가질 수 있다. 이하에서는 구동 트랜지스터(T1)를 위주로 상세하게 설명하고, 나머지 트랜지스터(T2, T3, T4, T5, T6, T7)는 간략하게 설명한다.
구동 트랜지스터(T1)는 채널, 제1 게이트 전극(155), 제1 전극(S1) 및 제2 전극(D1)을 포함한다. 구동 트랜지스터(T1)의 채널은 제1 전극(S1)과 제2 전극(D1) 사이이며, 제1 게이트 전극(155)과 평면상 중첩한다. 채널은 굴곡되어 있는데, 이는 제한된 영역 내에서 채널의 길이를 길게 형성하기 위함이다. 채널의 길이가 길어짐에 따라 구동 트랜지스터(T1)의 제1 게이트 전극(155)에 인가되는 게이트 전압(Vg)의 구동 범위(driving range)가 넓어지며, 게이트 전압(Vg)에 따라 구동 전류(Id)가 일정하게 증가하게 된다. 그 결과, 게이트 전압(Vg)의 크기를 변화시켜 발광다이오드(LED)에서 방출되는 광의 계조를 보다 세밀하게 제어할 수 있으며, 발광 표시 장치의 표시 품질도 향상시킬 수 있다. 또한, 채널이 한 방향으로 연장되지 않고 여러 방향으로 연장되므로, 제조 공정에서 방향성에 따른 영향이 상쇄되어 공정 산포 영향이 줄어드는 장점도 있다. 따라서 공정 산포로 인해 구동 트랜지스터(T1)의 특성이 표시 장치의 영역에 따라 달라짐으로 인해 발생할 수 있는 얼룩 불량(예컨대, 동일한 데이터 전압(Dm)이 인가되더라도 화소에 따라 휘도 차가 발생) 같은 화질 저하를 방지할 수 있다. 이러한 채널의 형상은 도시된 Ω형에 제한되지 않고 다양할 수 있다.
제1 게이트 전극(155)은 채널과 평면상 중첩한다. 제1 전극(S1) 및 제2 전극(D1)은 채널의 양측에 각각 위치한다. 제1 게이트 전극(155)의 위에는 유지선(126)의 확장된 부분이 절연되어 위치한다. 유지선(126)의 확장된 부분은 게이트 전극(155)과 제2 게이트 절연막을 사이에 두고 평면상 중첩하여 유지 축전기(Cst)를 구성한다. 유지선(126)의 확장된 부분은 유지 축전기(Cst)의 제1 유지 전극(도 1의 E1)이며, 제1 게이트 전극(155)은 제2 유지 전극(도 1의 E2)을 이룬다. 유지선(126)의 확장된 부분은 제1 게이트 전극(155)이 제1 데이터 연결 부재(71)와 연결될 수 있도록 개구(56)가 형성되어 있다. 개구(56)의 내에서 제1 게이트 전극(155)의 상부면과 제1 데이터 연결 부재(71)가 접촉 구멍(61)을 통하여 전기적으로 연결된다. 제1 데이터 연결 부재(71)는 제3 트랜지스터(T3)의 제2 전극(D3)과 연결되어 구동 트랜지스터(T1)의 게이트 전극(155)과 제3 트랜지스터(T3)의 제2 전극(D3)을 연결시킨다.
제2 트랜지스터(T2)의 게이트 전극은 제1 스캔선(151)의 일부일 수 있다. 제2 트랜지스터(T2)의 제1 전극(S2)에는 데이터선(171)이 접촉 구멍(62)을 통해 연결되어 있다. 제1 전극(S2) 및 제2 전극(D2)은 반도체층(130) 상에 위치할 수 있다.
제3 트랜지스터(T3)는 서로 인접하는 두 개의 트랜지스터로 구성될 수 있다. 도 3의 화소(PX) 내에는 T3 표시가 반도체층(130)이 꺾이는 부분을 기준으로 좌측 및 아래측에 도시되어 있다. 이 두 부분이 각각 제3 트랜지스터(T3)의 역할을 수행하며, 하나의 제3 트랜지스터(T3)의 제1 전극(S3)이 다른 하나의 제3 트랜지스터(T3)의 제2 전극(D3)과 연결되는 구조를 가진다. 두 트랜지스터(T3)의 게이트 전극은 제1 스캔선(151)의 일부 또는 제1 스캔선(151)에서 상측으로 돌출된 부분일 수 있다. 이와 같은 구조를 듀얼 게이트(dual gate) 구조라 할 수 있으며, 누설 전류가 흐르는 것을 차단하는 역할을 수행할 수 있다. 제3 트랜지스터(T3)의 제1 전극(S3)은 제6 트랜지스터(T6)의 제1 전극(S6) 및 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다. 제3 트랜지스터(T3)의 제2 전극(D3)은 접촉 구멍(63)을 통해 제1 데이터 연결 부재(71)와 연결되어 있다.
제4 트랜지스터(T4)도 두 개의 제4 트랜지스터(T4)로 이루어져 있으며, 두 개의 제4 트랜지스터(T4)는 제2 스캔선(152)과 반도체층(130)이 만나는 부분에 형성되어 있다. 제4 트랜지스터(T4)의 게이트 전극은 제2 스캔선(152)의 일부일 수 있다. 하나의 제4 트랜지스터(T4)의 제1 전극(S4)이 다른 하나의 제3 트랜지스터(T3)의 제2 전극(D4)과 연결되는 구조를 가진다. 이와 같은 구조를 듀얼 게이트(dual gate) 구조라 할 수 있으며, 누설 전류를 차단하는 역할을 수행할 수 있다. 제4 트랜지스터(T4)의 제1 전극(S4)에는 제2 데이터 연결 부재(72)가 접촉 구멍(65)을 통해 연결되어 있으며, 제4 트랜지스터(T4)의 제2 전극(D2)에는 제1 데이터 연결 부재(71)가 접촉 구멍(63)을 통해 연결되어 있다.
이와 같이, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)로 듀얼 게이트 구조를 사용함으로써, 오프 상태에서 채널의 전자 이동 경로를 차단하여 누설 전류가 발생하는 것을 효과적으로 방지할 수 있다.
제5 트랜지스터(T5)의 게이트 전극은 발광 제어선(153)의 일부일 수 있다. 제5 트랜지스터(T5)의 제1 전극(S5)에는 구동 전압선(172)이 접촉 구멍(67)을 통해 연결되어 있으며, 제2 전극(D5)는 반도체층(130)을 통하여 구동 트랜지스터(T1)의 제1 전극(S1)과 연결되어 있다.
제6 트랜지스터(T6)의 게이트 전극은 발광 제어선(153)의 일부일 수 있다. 제6 트랜지스터(T6)의 제2 전극(D6)에는 제3 데이터 연결 부재(73)가 접촉 구멍(69)을 통해 연결되어 있으며, 제1 전극(S6)은 반도체층(130)을 통하여 구동 트랜지스터의 제2 전극(D1)과 연결되어 있다.
제7 트랜지스터(T7)의 게이트 전극은 제2 스캔선(152)의 일부일 수 있다. 제7 트랜지스터(T7)의 제1 전극(S7)은 제6 트랜지스터(T6)의 제2 전극(D6)과 연결되고, 제2 전극(D7)은 제4 트랜지스터(T4)의 제1 전극(S4)과 연결되어 있다.
유지 축전기(Cst)는 제2 게이트 절연막(142)을 사이에 두고 중첩하는 제1 유지 전극(E1)과 제2 유지 전극(E2)을 포함한다. 제2 유지 전극(E2)은 구동 트랜지스터(T1)의 게이트 전극(155)에 해당하고, 제1 유지 전극(E1)은 유지선(126)의 확장된 부분일 수 있다. 여기서, 제2 게이트 절연막(142)은 유전체가 되며, 유지 축전기(Cst)에서 축전된 전하와 제1 및 제2 유지 전극들(E1, E2) 사이의 전압에 의해 정전 용량(capacitance)이 결정된다. 제1 게이트 전극(155)을 제2 유지 전극(E2)으로 사용함으로써, 화소 내에서 큰 면적을 차지하는 구동 트랜지스터(T1)의 채널에 의해 좁아진 공간에서 유지 축전기(Cst)를 형성할 수 있는 공간을 확보할 수 있다.
제1 유지 전극(E1)에는 구동 전압선(172)이 접촉 구멍(68)을 통해 연결되어 있다. 따라서 유지 축전기(Cst)는 구동 전압선(172)을 통해 제1 유지 전극(E1)에 전달된 구동 전압(ELVDD)과 게이트 전극(155)의 게이트 전압(Vg) 간의 차에 대응하는 전하를 저장한다.
제2 데이터 연결 부재(72)는 접촉 구멍(64)을 통해 초기화 전압선(127)과 연결되어 있다. 제3 데이터 연결 부재(73)에는 화소 전극으로 불리는 화소 전극이 접촉 구멍(81)을 통해 연결되어 있다.
보상 트랜지스터(T3)의 듀얼 게이트 전극 사이에는 기생 축전기 제어 패턴(79)이 위치할 수 있다. 화소 내에는 기생 축전기가 존재하는데, 기생 축전기에 인가되는 전압이 변하면 화질 특성이 바뀔 수 있다. 기생 축전기 제어 패턴(79)에는 구동 전압선(172)이 접촉 구멍(66)을 통해 연결되어 있다. 이로 인해, 기생 축전기에 일정한 직류 전압인 구동 전압(ELVDD)을 인가됨으로써 화질 특성이 바뀌는 것을 방지할 수 있다. 기생 축전기 제어 패턴(79)은 도시된 것과 다른 영역에 위치할 수도 있고, 구동 전압(ELVDD) 외의 전압이 인가될 수도 있다.
제1 데이터 연결 부재(71)의 일단은 접촉 구멍(61)을 통하여 게이트 전극(155)과 연결되어 있으며, 타단은 접촉 구멍(63)을 통해 제3 트랜지스터(T3)의 제2 전극(D3) 및 제4 트랜지스터(T4)의 제2 전극(D4)과 연결되어 있다.
제2 데이터 연결 부재(72)의 일단은 접촉 구멍(65)을 통해 제4 트랜지스터(T4)의 제1 전극(S4)과 연결되어 있고, 타단은 접촉 구멍(64)을 통해 초기화 전압선(127)에 연결되어 있다.
제3 데이터 연결 부재(73)는 접촉 구멍(69)을 통해 제6 트랜지스터(T6)의 제2 전극과 연결되어 있다.
이하 도 4를 참조하여 제1층(31)에 대해 구체적으로 살펴본다.
일 실시예에 따른 발광 표시 장치는 제1층(31)을 포함한다. 제1층(31)은 기판(110) 전면과 중첩할 수 있다. 제1층(31)은 기판(110)과 후술할 반도체층(130) 사이에 위치한다.
제1층(31)은 도전성을 가지는 제1 영역(31a), 및 제2 영역(31b)을 포함한다. 제1층(31)은 제1 물질을 포함하는 제1 영역(31a)과 제2 물질을 포함하는 제2 영역(31b)을 포함할 수 있다. 제1 물질과 제2 물질은 서로 구분 가능한 다른 물질일 수 있다. 제1층(31)은 반도체 물질을 포함할 수 있다. 일 예로 제1 영역(31a)이 포함하는 제1 물질은 불순물이 도핑된 비정질 실리콘을 포함하고, 제2 영역(31b)이 포함하는 제2 물질은 비정질 실리콘을 포함할 수 있다. 제1 영역(31a)에 도핑되는 불순물은 5족 원소일 수 있으며 제1 영역(31a)은 n+ 도핑 영역일 수 있다.
제1 영역(31a)은 제1 게이트 도전체와 실질적으로 동일한 평면 형상을 가질 수 있다. 제1 게이트 도전체를 형성하는 공정에서 사용되는 마스크와 동일한 마스크를 사용하여 비정질 실리콘층 상에 불순물을 도핑할 수 있다. 이에 따라 불순물이 도핑된 제1 영역(31a)은 제1 게이트 도전체와 실질적으로 동일한 형태를 가질 수 있다. 제1 영역(31a)의 가장자리는 제1 게이트 도전체의 가장자리와 실질적으로 정렬될 수 있다.
도 3에서 제1 게이트 도전체는 굵은 선으로 표시되어 있다. 제1 게이트 도전체는 제1 게이트 전극(155), 제1 스캔선(151), 제2 스캔선(152) 및 발광 제어선(153)을 포함할 수 있다.
제1 영역(31a)은 제2 스캔선(152)과 중첩하는 제1 부영역(31a-1), 제1 스캔선(151)과 중첩하는 제2 부영역(31a-2), 제1 게이트 전극(155)과 중첩하는 제3 부영역(31a-3), 그리고 발광 제어선(153)과 중첩하는 제4 부영역(31a-4) 중 적어도 하나를 포함할 수 있다. 일 실시예에 따른 제1 영역(31a)은 제2 스캔선(152)과 중첩하는 제1 부영역(31a-1), 제1 스캔선(151)과 중첩하는 제2 부영역(31a-2), 제1 게이트 전극(155)과 중첩하는 제3 부영역(31a-3), 그리고 발광 제어선(153)과 중첩하는 제4 부영역(31a-4)을 모두 포함할 수 있으나 이에 제한되지 않으며 제1 게이트 도전체를 이루는 구성에 따라 변형될 수 있다.
제1 부영역(31a-1)은 제2 스캔선(152)과 실질적으로 동일한 평면 형상을 가질 수 있다. 제1 부영역(31a-1)과 제2 스캔선(152)의 가장자리는 실질적으로 정렬될 수 있다. 제1 부영역(31a-1)은 제2 스캔선(152)과 같이 제1 방향(D1)을 따라 연장되는 형태를 가질 수 있다.
제1 부영역(31a-1)은 반도체층(130)과 제4 트랜지스터(T4)의 제1 전극(S4)과 제2 전극(D4) 사이, 그리고 제7 트랜지스터(T7)의 제1 전극(S7)과 제2 전극(D7) 사이에서 중첩할 수 있다.
제1 부영역(31a-1)은 제2 방향(D2)을 따라 연장되는 데이터선(171) 및 구동 전압선(172)과 중첩할 수 있다. 또한 제1 부영역(31a-1)은 제2 데이터 연결 부재(72)와도 중첩할 수 있다.
제2 부영역(31a-2)은 제1 스캔선(151)과 실질적으로 동일한 평면 형상을 가질 수 있다. 제2 부영역(31a-2)와 제1 스캔선(151)의 가장자리는 실질적으로 정렬될 수 있다. 제2 부영역(31a-2)는 제1 스캔선(151)과 같이 제1 방향(D1)을 따라 연장되는 형태를 가질 수 있으며 일부 영역에서는 제2 방향(D2)을 따라 돌출된 형태를 가질 수 있다.
제2 부영역(31a-2)은 반도체층(130)과 제2 트랜지스터(T2)의 제1 전극(S2)과 제2 전극(D2) 사이, 그리고 제3 트랜지스터(T3)의 제1 전극(S3)과 제2 전극(D3) 사이에서 중첩할 수 있다.
제2 부영역(31a-2)은 제2 방향(D2)으로 연장되는 데이터선(171) 및 구동 전압선(172)과 중첩할 수 있다. 또한 제2 부영역(31a-2)은 제1 데이터 연결 부재(71)와도 중첩할 수 있다.
제3 부영역(31a-3)은 제1 게이트 전극(155)과 실질적으로 동일한 평면 형상을 가질 수 있다. 제3 부영역(31a-3)과 제1 게이트 전극(155)의 가장자리는 실질적으로 정렬될 수 있다.
제3 부영역(31a-3)은 제1 트랜지스터(T1)를 이루는 반도체층(130)과 중첩할 수 있다. 제3 부영역(31a-3)은 제1 트랜지스터(T1)의 제1 전극(S1), 제2 전극(D1) 및 이들 사이에 위치하는 채널과 중첩할 수 있다.
또한 제3 부영역(31a-3)은 제2 방향(D2)으로 연장되는 구동 전압선(172)과 중첩할 수 있으며, 제1 데이터 연결 부재(71)의 일부와 중첩할 수 있다.
제4 부영역(31a-4)은 발광 제어선(153)과 실질적으로 동일한 평면 형상을 가질 수 있다. 제4 부영역(31a-4)과 발광 제어선(153)의 가장자리는 실질적으로 정렬될 수 있다. 제4 부영역(31a-4)은 발광 제어선(153)과 같이 제1 방향(D1)을 따라 연장되는 형태를 가질 수 있다.
제4 부영역(31a-4)은 반도체층(130)과 제5 트랜지스터(T5)의 제1 전극(S5) 및 제2 전극(D5) 사이, 그리고 제6 트랜지스터(T6)의 제1 전극(S6)과 제2 전극(D6) 사이에서 중첩할 수 있다.
이 외에도 제4 부영역(31a-4)은 제2 방향(D2)으로 연장되는 데이터선(171) 및 구동 전압선(172)과 중첩할 수 있으며, 제3 데이터 연결 부재(73)의 일부와도 중첩할 수 있다.
이하에서는 도 3 및 도 4에 도 5를 추가적으로 참고하여 일 실시예에 따른 발광 표시 장치의 단면상 구조에 대해 적층 순서에 따라 설명한다.
일 실시예에 따른 발광 표시 장치는 기판(110)을 포함한다.
기판(110)은 플라스틱층 및 배리어층을 포함할 수 있다. 플라스틱층과 배리어층은 교번하여 적층된 형태를 가질 수 있다.
플라스틱층은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 폴리아릴렌에테르술폰(poly(aryleneether sulfone)) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함할 수 있다
배리어층은 산화규소, 질화규소 및 산화알루미늄 중 적어도 하나를 포함할 수 있으며, 이에 제한되지 않고 어떠한 무기 물질도 포함할 수 있다.
기판(110) 위에는 접착층(111)이 위치한다. 접착층(111)은 기판(110)과 제1층(31)의 결합을 위해 제공될 수 있으며 실시예에 따라 접착층(111)은 생략될 수 있다.
접착층(111) 위에 제1층(31)이 위치한다. 제1층(31)은 도전성을 가지는 제1 영역(31a), 및 제2 영역(31b)을 포함한다.
제1 영역(31a)의 두께는 제1 영역(31a)의 끝단을 향해 갈수록 작아질 수 있다. 도 5에 도시된 바와 같이 제1 영역(31a)의 끝단은 기판(110)의 일면에 대해 기울어진 형태를 가질 수 있다.
제1층(31)의 다른 설명은 앞서 도 4를 통해 설명한 바 이하에서 구체적인 설명은 생략하기로 한다.
제1층(31) 위에 버퍼층(112)이 위치한다. 버퍼층(112)은 산화규소, 질화규소, 산화알루미늄 등의 무기 절연 물질을 포함하거나 폴리이미드 아크릴 등의 유기 절연 물질을 포함할 수 있다.
버퍼층(112) 위에는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 채널, 제1 전극 및 제2 전극을 포함하는 반도체층(130)이 위치한다.
반도체층(130) 위에는 이를 덮는 제1 게이트 절연막(141)이 위치한다. 제1 게이트 절연막(141) 위에는 제1 게이트 전극(155), 제1 스캔선(151), 제2 스캔선(152) 및 발광 제어선(153)을 포함하는 제1 게이트 도전체가 위치한다.
일 실시예에 따른 제1 게이트 도전체와 제1 영역(31a)은 실질적으로 동일한 평면 형태를 가질 수 있다. 제1 영역(31a)의 끝단은 제1 게이트 도전체의 끝단과 정렬된 형태를 가질 수 있다. 제1 영역(31a)과 제1 게이트 도전체는 평면상 완전히 중첩하는 형태일 수 있다.
제1 게이트 도전체 위에는 이를 덮는 제2 게이트 절연막(142)이 위치한다. 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)은 질화규소, 산화규소, 및 산화알루미늄 등과 같은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.
제2 게이트 절연막(142) 위에는 유지선(126), 초기화 전압선(127) 및 기생 축전기 제어 패턴(79)을 포함하는 제2 게이트 도전체가 위치한다.
제2 게이트 도전체 위에는 제2 게이트 도전체를 덮는 층간 절연막(160)이 위치한다. 층간 절연막(160)은 질화규소, 산화규소, 및 산화알루미늄 등의 무기 절연 물질을 포함하거나 유기 절연 물질을 포함할 수 있다.
층간 절연막(160) 위에는 데이터선(171), 구동 전압선(172), 제1 데이터 연결 부재(71), 제2 데이터 연결 부재(72) 및 제3 데이터 연결 부재(73)를 포함하는 데이터 도전체가 위치한다. 제1 데이터 연결 부재(71)는 접촉 구멍(61)을 통해 제1 게이트 전극(155)과 연결될 수 있다.
데이터 도전체 위에는 이를 덮는 보호막(180)이 위치한다. 보호막(180)은 평탄화막일 수 있으며, 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다.
보호막(180) 위에는 화소 전극(191)이 위치한다. 화소 전극(191)은 보호막(180)에 형성된 접촉 구멍(81)을 통하여 제3 데이터 연결 부재(73)와 연결되어 있다.
보호막(180) 및 화소 전극(191) 위에는 격벽(350)이 위치한다. 격벽(350)은 화소 전극(191)과 중첩하는 개구부(351)를 가진다. 개구부(351)에 발광층(370)이 위치한다. 발광층(370) 및 격벽(350) 위에 공통 전극(270)이 위치한다. 화소 전극(191), 발광층(370) 및 공통 전극(270)은 발광 소자(LED)를 이룬다.
실시예에 따라서는 화소 전극이 정공 주입 전극인 애노드일 수 있고, 공통 전극이 전자 주입 전극인 캐소드일 수 있다. 이와 반대로, 화소 전극이 캐소드일 수 있고, 공통 전극이 애노드일 수도 있다. 화소 전극 및 공통 전극으로부터 각각 정공과 전자가 발광층 내부로 주입되면, 주입된 정공과 전자가 결합한 엑시톤이 여기 상태로부터 기저 상태로 떨어질 때 발광하게 된다.
공통 전극(270) 위에는 발광 소자(LED)를 보호하는 봉지층(400)이 위치한다. 봉지층(400)은 도시된 바와 같이 공통 전극(270)과 접할 수 있고, 실시예에 따라 공통 전극(270)과 이격되어 있을 수도 있다.
봉지층(400)은 무기막과 유기막이 적층된 박막 봉지층일 수 있으며, 무기막, 유기막, 무기막으로 구성된 3중층을 포함할 수 있다. 실시예에 따라 공통 전극(270)과 봉지층(400) 사이에는 캐핑층 및 기능층이 위치할 수도 있다.
이하에서는 도 6 내지 도 7을 참조하여 일 실시예에 따른 발광 표시 장치에 대해 설명한다. 도 6은 일 실시예에 따른 발광 표시 장치의 단면도이고, 도 7은 일 실시예에 따른 발광 표시 장치의 단면도이다. 전술한 구성요소와 동일 유사한 구성요소에 대한 설명은 생략하기로 한다.
도 6을 참조하면 제1층(31)에서 제1 영역(31a)의 최대 두께(ta)는 제1층(31)의 최대 두께(t1)보다 작을 수 있다. 제1 영역(31a)은 제1층(31)의 두께 방향으로 일부에만 불순물을 도핑함으로써 형성될 수 있다. 제1 영역(31a)은 제1층(31)에 도핑되는 불순물의 도핑 깊이를 조절하여 형성될 수 있다.
도 7을 참조하면 제1 영역(31a)은 실질적으로 동일한 두께를 가질 수 있다. 제1 영역(31a)의 두께(ta)와 제1층(31)의 두께(t1)는 동일할 수 있다. 또한 일 실시예에 따른 제1 영역(31a)은 균일한 두께를 가질 수 있다. 제1 영역(31a)의 끝단은 제1 게이트 도전체의 끝단과 정렬될 수 있다.
이하에서는 도 8 내지 도 10을 참조하여 일 실시예에 따른 발광 표시 장치에 대해 설명한다. 도 8은 일 실시예에 따른 발광 표시 장치의 일부 영역의 배치도이고, 도 9는 일 실시예에 따른 제1층의 평면도이고, 도 10은 도 8의 X-X'선을 따라 자른 단면도이다. 전술한 구성요소와 동일 유사한 구성요소에 대한 설명은 생략하기로 한다.
도 8에서 제2 게이트 도전체가 위치하는 영역을 굵은 선으로 표시하였다. 제2 게이트 도전체는 제1 유지 전극을 포함하는 유지선(126), 초기화 전압선(127) 및 기생 축전기 제어 패턴(79)을 포함할 수 있다.
도 9에 도시된 바와 같이 제1층(31)은 도전성을 가지는 제1 영역(31a) 및 제2 영역(31b)을 포함한다. 제1층(31)은 반도체 물질을 포함할 수 있으며, 일 예로 제1 영역(31a)은 불순물이 도핑된 비정질 실리콘을 포함하고, 제2 영역(31b)은 비정질 실리콘을 포함할 수 있다. 제2 영역(31b)도 불순물을 일부 포함할 수 있으나 제1 영역(31a)에 도핑된 불순물의 농도가 더 클 수 있다. 제1 영역(31a)은 금속에 준하는 도전성을 가질 수 있다.
제1 영역(31a)은 제2 게이트 도전체와 실질적으로 동일한 평면 형상을 가질 수 있다. 제1 영역(31a)은 제2 게이트 도전체를 형성하는 공정에서 사용되는 마스크와 동일한 마스크를 사용하여 형성될 수 있다. 구체적으로 비정질 실리콘층 상에 제2 게이트 도전체를 형성하는 공정에서 사용하는 마스크를 배치시키고 불순물을 도핑하여, 제2 게이트 도전체와 실질적으로 동일한 평면 형태를 가지는 제1 영역(31a)을 형성할 수 있다.
제1 영역(31a)은 초기화 전압선(127)과 중첩하는 제5 부영역(31a-5), 기생 축전기 제어 패턴(79)과 중첩하는 제6 부영역(31a-6), 그리고 유지선(126)과 중첩하는 제7 부영역(31a-7) 중 적어도 하나를 포함할 수 있다. 본 명세서는 제1 영역(31a)이 초기화 전압선(127)과 중첩하는 제5 부영역(31a-5), 기생 축전기 제어 패턴(79)과 중첩하는 제6 부영역(31a-6), 그리고 유지선(126)과 중첩하는 제7 부영역(31a-7)을 모두 포함하는 실시예를 도시하였으나 이에 제한되지 않고 제2 게이트 도전체의 구성에 따라 변형될 수 있음은 물론이다.
제5 부영역(31a-5)은 초기화 전압선(127)과 실질적으로 동일한 평면 형상을 가질 수 있다. 제5 부영역(31a-5)과 초기화 전압선(127)의 가장자리는 실질적으로 정렬될 수 있다. 제5 부영역(31a-5)은 초기화 전압선(127)과 같이 제1 방향(D1)으로 연장되는 형태를 가질 수 있다.
제5 부영역(31a-5)은 반도체층(130)에서 제4 트랜지스터(T4)의 제1 전극(S4)과 제2 전극(D4) 사이와 중첩하고, 제7 트랜지스터(T7)의 제1 전극(S7)과 중첩할 수 있다.
제5 부영역(31a-5)은 제2 방향(D2)을 따라 연장되는 데이터선(171) 및 구동 전압선(172)과 중첩할 수 있다. 또한 제5 부영역(31a-5)은 제2 데이터 연결 부재(72) 일부와 중첩할 수 있다.
제6 부영역(31a-6)은 기생 축전기 제어 패턴(79)과 실질적으로 동일한 평면 형상을 가질 수 있다. 제6 부영역(31a-6)과 기생 축전기 제어 패턴(79)의 가장자리는 실질적으로 정렬될 수 있다.
제6 부영역(31a-6)은 제2 방향(D2)으로 연장되는 데이터선(171) 및 구동 전압선(172)과 중첩할 수 있다. 또한 제6 부영역(31a-6)은 반도체층(130)에서 제3 트랜지스터(T3)의 일부, 제2 트랜지스터(T2)의 제1 전극(S2), 그리고 제4 트랜지스터(T4)의 제2 전극(D4)과 중첩할 수 있다.
제7 부영역(31a-7)은 유지선(126)과 실질적으로 동일한 평면 형상을 가질 수 있다. 제7 부영역(31a-7)과 유지선(126)의 가장자리는 실질적으로 정렬될 수 있다. 제7 부영역(31a-7)은 유지선(126)과 같이 제1 방향(D1)을 따라 연장될 수 있으며 확장된 영역 및 제거된 영역을 포함할 수 있다.
제7 부영역(31a-7)은 제2 방향(D2)으로 연장되는 데이터선(171) 및 구동 전압선(172)과 중첩할 수 있다. 또한 제7 부영역(31a-7)은 제1 데이터 연결 부재(71) 및 제1 게이트 전극(155)과 중첩할 수 있다. 제7 부영역(31a-7)은 제1 트랜지스터(T1)와 중첩할 수 있다.
이하에서는 도 10을 추가적으로 참조하여 제1층(31)의 단면상 구조에 대해 살펴본다. 전술한 구성과 동일한 구성에 대한 설명은 생략한다.
접착층(111) 위에 제1층(31)이 위치한다. 제1층(31)은 도전성을 가지는 제1 영역(31a) 및 제2 영역(31b)을 포함한다.
제1 영역(31a)의 두께는 제1 영역(31a)의 끝단을 향해 갈수록 작아질 수 있다. 도 10에 도시된 바와 같이 제1 영역(31a)의 끝단은 기판(110)의 일면에 대해 기울어진 형태를 가질 수 있다.
또한 일 실시예에 따른 제2 게이트 도전체와 제1 영역(31a)은 실질적으로 동일한 평면 형태를 가질 수 있다. 제1 영역(31a)의 끝단은 제2 게이트 도전체의 끝단과 정렬될 수 있다.
이하에서는 도 11 및 도 12를 참조하여 일 실시예에 따른 발광 표시 장치에 대해 설명한다. 도 11은 일 실시예에 따른 발광 표시 장치의 단면도이고, 도 12는 일 실시예에 따른 발광 표시 장치의 단면도이다.
도 11을 참조하면 제1층(31)에서 제1 영역(31a)의 최대 두께(ta)는 제1층(31)의 최대 두께(t1)보다 작을 수 있다. 제1 영역(31a)은 제1층(31)의 두께 방향(D3)에서 제1층(31)의 일부 영역에만 불순물을 도핑함으로써 형성될 수 있다. 제1 영역(31a)은 도핑 깊이를 조절함으로써 제1 영역(31a)은 제1층(31)의 두께보다 얇게 형성될 수 있다.
도 12를 참조하면 제1 영역(31a)은 제1층(31)과 실질적으로 동일한 두께를 가질 수 있다. 제1 영역(31a)은 실질적으로 균일한 두께를 가질 수 있다. 또한 제1 영역(31a)의 끝단은 기판(100)에 수직할 수 있다. 수직한 형태의 제1 영역(31a)의 끝단은 제2 게이트 도전체의 끝단과 정렬될 수 있다.
이하에서는 도 13 내지 도 15를 참조하여 일 실시예에 따른 발광 표시 장치에 대해 설명한다. 도 13, 도 14 및 도 15 각각은 일 실시예에 따른 발광 표시 장치의 개략적인 평면도이다. 전술한 설명과 동일 유사한 설명은 생략하기로 한다.
우선 도 13을 참조하면 기판(110)은 발광 소자를 포함하는 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 주변 영역(PA)을 포함한다. 일 실시예에 따라 표시 영역(DA)에 위치하는 제1 영역(31a)은 제1 방향(D1)으로 연장되어 주변 영역(PA)에 위치할 수 있다.
주변 영역(PA)에 위치하는 제1 영역(31a)은 동일한 층 또는 다른 층에 위치하며 접촉 구멍을 통해 연결되는 신호선(SL)과 연결될 수 있다. 신호선(SL)은 주변 영역(PA)에 위치하며 제1 영역(31a)의 끝단을 서로 연결할 수 있다.
신호선(SL)은 패드부(pad)에 연결되어 전원 수단 또는 그라운드와 연결될 수 있다. 제1 영역(31a)에는 신호선(SL)을 통해 일정한 전압을 인가할 수 있다. 본 명세서는 패드부(pad)가 표시 장치의 장변과 평행한 영역에 위치하는 구성을 도시하였으나 이에 제한되지 않고 패드부(pad)는 표시 장치의 단변과 평행한 영역에 위치할 수도 있다.
제1 영역(31a)은 일 예로 구동 전압(ELVDD)을 인가 받을 수 있으며, 이에 한정되지 않고 공통 전압(ELVSS), 또는 데이터 전압 또는 게이트 전압을 인가받거나 다른 정전압을 인가 받을 수 있다.
제1 영역(31a)에 인가되는 전압에 따라서 이와 중첩하는 트랜지스터의 채널의 문턱 전압(Vth)이 시프트될 수 있다. 한편, 인가되는 전압이 구동 전압(ELVDD)인 경우와 인가되는 전압이 초기화 전압(Vint)인 경우에는 트랜지스터의 문턱 전압(Vth)이 반대 방향으로 시프트될 수 있다. 그러므로 이와 같은 특성을 이용하여 보상할 트랜지스터의 특성에 맞추어 다양한 전압을 제1 영역(31a)에 인가하여 트랜지스터를 보상할 수 있다. 뿐만 아니라 트랜지스터의 채널이 p 타입인지 아니면 n 타입인지도 고려하여 제1 영역(31a) 에 인가하는 전압을 결정할 수 있다.
보다 구체적으로 도 14를 참조하면 제2 스캔선과 중첩하는 제1 부영역(31a-1)은 제1 방향(D1)을 따라 연장될 수 있으며 표시 영역(DA) 외측에 위치하는 주변 영역(PA)까지 연장될 수 있다. 이때 주변 영역(PA)에 위치하는 제1 부영역(31a-1)은 제1 컨택홀(CNT1)을 통해 소정의 신호선(SL)과 연결될 수 있다.
신호선(SL)은 도 13에서 설명한 바와 같이 정전압을 인가할 수 있으며 일 예로 구동 전압(ELVDD)을 인가할 수 있으며, 이에 제한되지 않고 게이트 전압, 데이터 전압, 공통 전압 등 다양한 전압이 인가될 수 있다. 한편 본 명세서는 제1 부영역(31a-1)이 양 끝단에서 신호선(SL)과 연결되는 구성을 도시하였으나 이에 제한되지 않고 양 끝단 중 어느 하나에서만 연결될 수도 있다.
제1 스캔선(151)과 중첩하는 제2 부영역(31a-2)은 제1 방향(D1)을 따라 연장될 수 있으며 표시 영역(DA) 외측에 위치하는 주변 영역(PA)까지 연장될 수 있다. 이때 주변 영역(PA)에 위치하는 제2 부영역(31a-2)은 제2 컨택홀(CNT2)을 통해 소정의 전압을 인가하는 신호선(SL)과 연결될 수 있다.
발광 제어선과 중첩하는 제4 부영역(31a-4)은 제1 방향(D1)을 따라 연장될 수 있으며 표시 영역(DA) 외측에 위치하는 주변 영역(PA)까지 연장될 수 있다. 이때 주변 영역(PA)에 위치하는 제4 부영역(31a-4)은 제3 컨택홀(CNT3)을 통해 소정의 전압을 인가하는 신호선(SL)과 연결될 수 있다.
한편 제1 게이트 전극과 중첩하는 제3 부영역(31a-3)은 섬 형태를 가질 수 있다. 복수의 제3 부영역(31a-3)은 서로 연결되지 않을 수 있으며 주변 영역(PA)으로 연장되지 않을 수 있다. 복수의 제3 부영역(31a-3)은 별도의 전압을 직접적으로 인가받지 않을 수 있다.
복수의 화소(PX)가 제1 방향(D1) 및 제2 방향(D2)을 따라 반복 배치될 수 있으며, 본 명세서는 복수의 화소(PX)가 제1 방향(D1)을 따라 반복 배치된 일 행(PX1)만을 도시하였으나 제2 방향(D2)으로도 반복 배치됨은 물론이다.
다음 도 15를 참조하면, 초기화 전압선과 중첩하는 제5 부영역(31a-5)은 제1 방향(D1)을 따라 연장될 수 있으며 표시 영역(DA)을 가로질러 표시 영역(DA) 외측에 위치하는 주변 영역(PA)까지 연장될 수 있다. 이때 주변 영역(PA)에 위치하는 제5 부영역(31a-5)은 제4 컨택홀(CNT4)을 통해 소정의 전압을 인가하는 신호선(SL)과 연결될 수 있다.
유지선과 중첩하는 제7 부영역(31a-7)은 제1 방향(D1)을 따라 연장될 수 있으며 표시 영역(DA)을 가로질러 표시 영역(DA) 외측에 위치하는 주변 영역(PA)까지 연장될 수 있다. 이때 주변 영역(PA)에 위치하는 제7 부영역(31a-7)은 제5 컨택홀(CNT5)을 통해 소정의 전압을 인가하는 신호선(SL)과 연결될 수 있다.
기생 축전기 제어 패턴과 중첩하는 제6 부영역(31a-6)은 섬 형태를 가질 수 있다. 복수의 제6 부영역(31a-6)은 서로 연결되지 않을 수 있으며 주변 영역(PA)으로 연장되지 않을 수 있다. 제6 부영역(31a-6)은 별도의 전압을 직접적으로 인가 받지 않을 수 있다.
도 15의 실시예 역시 복수의 화소(PX)가 제1 방향(D1) 및 제2 방향(D2)을 따라 반복 배치될 수 있으며, 본 명세서는 복수의 화소(PX)가 제1 방향(D1)을 따라 반복 배치된 일 행(PX1)만을 도시하였으나 제2 방향(D2)으로도 반복 배치됨은 물론이다.
이하에서는 도 16 내지 도 21을 참조하여 일 실시예에 따른 발광 표시 장치의 제조 방법에 대해 설명한다. 도 16, 도 17, 도 18, 도 19, 도 20 및 도 21 각각은 제조 공정에 따른 발광 표시 장치의 단면도이다. 전술한 구성요소와 동일 유사한 구성요소에 대한 설명은 생략하기로 한다.
우선 도 16을 참조하면 기판(110) 위에 접착층(111)을 형성하고, 접착층(111) 위에 비정질 실리콘층(30)을 형성한다. 비정질 실리콘층(30)은 기판(110) 전면과 중첩할 수 있다.
기판(110)은 플라스틱층(110a, 110c) 및 배리어층(110b)을 포함할 수 있다. 플라스틱층(110a, 110c)과 배리어층(110b)은 교번하여 적층된 형태를 가질 수 있다.
다음 도 17에 도시된 바와 같이 비정질 실리콘층(30) 상에 감광성 수지 조성물(PR)을 도포하고 게이트 도전체용 마스크(MASK)를 사용하여 감광성 수지 조성물(PR)을 노광한다. 이때 감광성 수지 조성물(PR)은 네거티브 감광성 수지 조성물일 수 있다.
그리고 나서 도 18에 도시된 바와 같이 패터닝된 감광성 수지층(PR1)을 형성한다. 패터닝된 감광성 수지층(PR1)은 노광된 감광성 수지 조성물(PR)을 현상하여 형성될 수 있다. 도 17에서 마스크(MASK)와 중첩하지 않은 영역에 위치하는 감광성 수지 조성물이 경화되어 도 18의 패터닝된 감광성 수지층(PR1)을 형성할 수 있다.
그리고 나서 패터닝된 감광성 수지층(PR1)을 마스크로 하여 제1 영역(31a) 및 제2 영역(31b)을 포함하는 제1층(31)을 형성한다. 제1 영역(31a)은 감광성 수지층(PR1)과 중첩하지 않는 영역으로 불순물이 도핑된 상태일 수 있다. 제2 영역(31b)은 감광성 수지층(PR1)과 중첩하며 불순물이 도핑되지 않은 비정질 실리콘을 포함한다.
이후 감광성 수지층(PR1)을 제거한다.
그리고 나서 도 19에 도시된 바와 같이 제1층(31) 상에 제1 버퍼층(112), 반도체층(130), 제1 게이트 절연막(141)을 차례로 형성한다. 또한 제1 게이트 절연막(141) 상에 제1 금속층(150)을 적층한다. 제1 금속층(150)은 제1 게이트 도전체를 형성하기 위한 층으로 기판(110) 전면과 중첩할 수 있다.
이후 도 20에 도시된 바와 같이 도 17에서 사용한 마스크(MASK)를 이용하여 제1 금속층(150) 상에 제2 감광성 수지 패턴(PR2)을 형성한다.
제2 감광성 수지 패턴(PR2)은 감광성 수지 조성물을 도포하고 마스크(MASK)를 이용하여 노광 및 현상하여 형성될 수 있다. 이때 상기 감광성 수지 조성물은 포지티브 감광성 수지 조성물일 수 있으며, 마스크(MASK)에 의해 노출된 부분이 제거될 수 있다.
이후 제2 감광성 수지 패턴(PR2)을 이용하여 노출된 제1 금속층(150)을 식각하면 도 21에 도시된 바와 같은 제1 게이트 도전체(153, 155)가 형성될 수 있다. 일 실시예에 따르면 제1 게이트 도전체와 제1 영역을 형성하는 공정에서 사용되는 마스크는 동일한 마스크일 수 있다. 공정이 단순화될 수 있으며 공정에 소요되는 비용을 절감할 수 있다.
이후 나머지 구성요소를 적층하여 일 실시예에 따른 발광 표시 장치를 제공할 수 있다.
일 실시예에 따르면 제1 게이트 도전체 또는 제2 게이트 도전체를 형성하는 공정에서 사용되는 마스크를 활용하여 제1 영역 및 제2 영역을 포함하는 제1층을 형성할 수 있다. 따라서 제조 공정에 사용되는 마스크 매수가 증가되지 않고 공정이 단순화될 수 있다. 또한 기판 전면과 중첩하는 영역에 불순물이 도핑되지 않고, 일부 차단이 필요한 영역에만 불순물이 도핑된 제1 영역을 제공할 수 있다. 이러한 제1층을 포함함으로써 우수한 성능의 트랜지스터 및 잔상 개선 효과를 가지는 발광 표시 장치를 제공할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판
31: 제1층
31a: 제1 영역
31b: 제2 영역

Claims (20)

  1. 기판,
    상기 기판 위에 위치하는 제1층,
    상기 제1층 위에 위치하며 제1 게이트 전극을 포함하는 제1 트랜지스터, 그리고
    상기 제1 트랜지스터와 연결되는 발광 소자를 포함하고,
    상기 제1층은 상기 제1 게이트 전극과 중첩하며 제1 물질을 포함하는 제1 영역, 그리고
    상기 제1 물질과 다른 제2 물질을 포함하는 제2 영역을 포함하며,
    상기 제1 물질은 불순물이 도핑된 비정질 실리콘을 포함하고 제2 물질은 비정질 실리콘을 포함하는 발광 표시 장치.
  2. 제1항에서,
    상기 제1 영역은 도전성을 가지는 발광 표시 장치.
  3. 제1항에서,
    상기 제1층 위에 위치하는 제1 게이트 도전체를 포함하고,
    상기 제1 게이트 도전체는 제2 스캔선, 제1 스캔선, 발광 제어선 및 상기 제1 게이트 전극을 포함하는 발광 표시 장치.
  4. 제3항에서,
    상기 제1 영역은 상기 제1 게이트 도전체와 실질적으로 동일한 평면 형상을 가지는 발광 표시 장치.
  5. 제3항에서,
    상기 제1 영역은,
    상기 제2 스캔선과 중첩하는 제1 부영역,
    상기 제1 스캔선과 중첩하는 제2 부영역,
    상기 제1 게이트 전극과 중첩하는 제3 부영역, 및
    상기 발광 제어선과 중첩하는 제4 부영역 중 적어도 하나를 포함하는 발광 표시 장치.
  6. 제5항에서,
    상기 제1 부영역, 상기 제2 부영역 및 상기 제4 부영역은 제1 방향을 따라 연장되는 발광 표시 장치.
  7. 제1항에서,
    상기 발광 표시 장치는 상기 제1층 위에 위치하는 제2 게이트 도전체를 포함하고,
    상기 제2 게이트 도전체는 기생 축전기 제어 패턴, 유지선 및 초기화 전압선을 포함하는 발광 표시 장치.
  8. 제7항에서,
    상기 제1 영역은 상기 제2 게이트 도전체와 실질적으로 동일한 평면 형상을 가지는 발광 표시 장치.
  9. 제7항에서,
    상기 제1 영역은,
    상기 초기화 전압선과 중첩하는 제5 부영역,
    상기 기생 축전기 제어 패턴과 중첩하는 제6 부영역, 및
    상기 유지선과 중첩하는 제7 부영역 중 적어도 하나를 포함하는 발광 표시 장치.
  10. 제9항에서,
    상기 제5 부영역 및 상기 제7 부영역은 제1 방향을 따라 연장되는 발광 표시 장치.
  11. 제1항에서,
    상기 제1 영역은 상기 제1 트랜지스터와 중첩하는 발광 표시 장치.
  12. 제1항에서,
    상기 제1 영역은 일정한 전압을 인가 받는 발광 표시 장치.
  13. 제1항에서,
    상기 제1 영역은 구동 전압을 인가 받는 발광 표시 장치.
  14. 제1항에서,
    상기 제1 영역의 끝단을 향할수록 상기 제1 영역의 두께가 얇아지는 발광 표시 장치.
  15. 제1항에서,
    상기 제1 영역의 두께는 상기 제1층의 두께보다 작은 발광 표시 장치.
  16. 제1항에서,
    상기 제1 영역의 두께와 상기 제1층의 두께는 동일한 발광 표시 장치.
  17. 기판,
    상기 기판 위에 위치하는 제1층,
    상기 제1층 위에 위치하며 제1 트랜지스터, 그리고
    상기 제1 트랜지스터와 연결되는 발광 소자를 포함하고,
    상기 제1층은 상기 제1 트랜지스터와 중첩하며 도전성을 가지는 제1 영역, 그리고 반도체 물질을 포함하는 제2 영역을 포함하는 발광 표시 장치.
  18. 제17항에서,
    상기 기판은 상기 발광 소자가 배치된 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 포함하고,
    상기 제1 영역은 상기 주변 영역에서 일정 전압을 인가 받는 발광 표시 장치.
  19. 제17항에서,
    상기 제1층 위에 위치하는 제1 게이트 도전체를 포함하고,
    상기 제1 게이트 도전체는 제2 스캔선, 제1 스캔선, 발광 제어선 및 상기 제1 게이트 전극을 포함하며,
    상기 제1 영역은 상기 제1 게이트 도전체와 중첩하는 발광 표시 장치.
  20. 제18항에서,
    상기 발광 표시 장치는 상기 제1층 위에 위치하는 제2 게이트 도전체를 포함하고,
    상기 제2 게이트 도전체는 기생 축전기 제어 패턴, 유지선 및 초기화 전압선을 포함하며,
    상기 제1 영역은 상기 제2 게이트 도전체와 중첩하는 발광 표시 장치.
KR1020180167472A 2018-12-21 2018-12-21 발광 표시 장치 KR102537379B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180167472A KR102537379B1 (ko) 2018-12-21 2018-12-21 발광 표시 장치
US16/681,488 US11133364B2 (en) 2018-12-21 2019-11-12 Light emitting diode display device
CN201911324784.2A CN111354758A (zh) 2018-12-21 2019-12-20 发光二极管显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180167472A KR102537379B1 (ko) 2018-12-21 2018-12-21 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20200078778A true KR20200078778A (ko) 2020-07-02
KR102537379B1 KR102537379B1 (ko) 2023-05-26

Family

ID=71097760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180167472A KR102537379B1 (ko) 2018-12-21 2018-12-21 발광 표시 장치

Country Status (3)

Country Link
US (1) US11133364B2 (ko)
KR (1) KR102537379B1 (ko)
CN (1) CN111354758A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890387A (zh) * 2019-11-26 2020-03-17 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
CN114388596A (zh) * 2020-10-19 2022-04-22 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20230020035A (ko) * 2021-08-02 2023-02-10 삼성디스플레이 주식회사 증착용 마스크

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120122912A (ko) * 2011-04-29 2012-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20140036740A (ko) * 2012-09-18 2014-03-26 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101912406B1 (ko) 2012-04-12 2019-01-07 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
KR102139677B1 (ko) 2013-11-25 2020-07-30 엘지디스플레이 주식회사 플렉서블 유기전계 발광장치 및 그 제조방법
KR102141557B1 (ko) 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
KR102367215B1 (ko) 2015-08-31 2022-02-24 엘지디스플레이 주식회사 유기발광표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120122912A (ko) * 2011-04-29 2012-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20140036740A (ko) * 2012-09-18 2014-03-26 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
KR102537379B1 (ko) 2023-05-26
US20200203456A1 (en) 2020-06-25
US11133364B2 (en) 2021-09-28
CN111354758A (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
US10818880B2 (en) Display device
KR101947163B1 (ko) 유기 발광 표시 장치
US9343520B2 (en) Organic light-emitting diode display and method of fabricating the same
KR100637458B1 (ko) 유기전계 발광 표시 패널
US10885847B2 (en) Organic light emitting diode display
KR102047513B1 (ko) 표시 장치
KR20200057140A (ko) 표시 장치
KR20200064230A (ko) 유기 발광 표시 장치
US20210057502A1 (en) Pixel and display device having the same
KR102602275B1 (ko) 유기 발광 표시 장치
KR20200000513A (ko) 유기 발광 표시 장치
US9929225B2 (en) Display device and a manufacturing method thereof
KR20200097856A (ko) 유기 발광 표시 장치
KR102537379B1 (ko) 발광 표시 장치
KR20200047938A (ko) 표시 장치
KR20210033580A (ko) 표시 장치
KR20200123314A (ko) 표시 장치
KR20050113693A (ko) 유기전계 발광 표시 패널
KR20190015740A (ko) 유기 발광 표시 장치
KR102643466B1 (ko) 유기 발광 표시 장치
KR102678189B1 (ko) 발광 표시 장치 및 그 제조 방법
KR100627358B1 (ko) 유기전계 발광 표시 패널
US20240021770A1 (en) Display device and manufacturing method thereof
KR100599772B1 (ko) 유기전계 발광 표시 패널
KR20210003992A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant