KR20200066498A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20200066498A
KR20200066498A KR1020180153019A KR20180153019A KR20200066498A KR 20200066498 A KR20200066498 A KR 20200066498A KR 1020180153019 A KR1020180153019 A KR 1020180153019A KR 20180153019 A KR20180153019 A KR 20180153019A KR 20200066498 A KR20200066498 A KR 20200066498A
Authority
KR
South Korea
Prior art keywords
area
layer
insulating layer
voltage line
connection portion
Prior art date
Application number
KR1020180153019A
Other languages
English (en)
Other versions
KR102617275B1 (ko
Inventor
윤일구
김재원
박현애
박형준
성승우
안준용
엄누리
윤영수
이지은
조승한
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180153019A priority Critical patent/KR102617275B1/ko
Priority to US16/524,177 priority patent/US10957757B2/en
Priority to CN201911131873.5A priority patent/CN111261670A/zh
Priority to EP20183228.4A priority patent/EP3754719B1/en
Priority to EP23165727.1A priority patent/EP4221486A1/en
Priority to EP19211874.3A priority patent/EP3660919B1/en
Publication of KR20200066498A publication Critical patent/KR20200066498A/ko
Priority to US17/209,076 priority patent/US11469293B2/en
Priority to KR1020230185076A priority patent/KR20240001090A/ko
Application granted granted Critical
Publication of KR102617275B1 publication Critical patent/KR102617275B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H01L27/3244—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명의 일 실시예는, 디스플레이영역, 상기 디스플레이영역 외측에 위치하는 주변영역, 및 상기 주변영역 내에 위치하는 패드영역을 포함하는 기판; 상기 기판의 상기 주변영역 상에 위치하고, 상기 디스플레이영역의 일 가장자리와 상기 패드영역 사이에 배치된 제1 메인 전압선과 상기 제1 메인 전압선으로부터 상기 패드영역을 향해 연장된 제1 연결부; 및 상기 기판의 상기 주변영역 상에 위치하고, 상기 디스플레이영역의 다른 가장자리와 대응하는 제2 메인 전압선과, 상기 제2 메인 전압선으로부터 상기 패드영역을 향해 연장된 제2 연결부;를 포함하고, 제1 연결부와 제2 연결부 각각은, 상기 기판의 디스플레이영역과 상기 주변영역 상에 배치된 제1 절연층을 사이에 두고 서로 중첩하는 제1 층과 제2 층을 포함하며, 상기 주변영역은 상기 제1 연결부와 제2 연결부를 노출하고 상기 디스플레이 영역을 에워싸는 오픈영역을 포함하며, 상기 제1 절연층은 상기 제1 연결부와 상기 제2 연결부 사이에서, 상기 오픈영역을 향하는 단부로부터 상기 디스플레이영역을 향해 연장된 복수의 슬릿들을 포함하는 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display device}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
각종 전기적 신호정보를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전함에 따라, 박형화, 경량화, 저소비 전력화 등의 우수한 특성을 지닌 다양한 평판 디스플레이 장치들이 연구 및 개발되고 있다. 이중, 자발광형 디스플레이 장치인 유기 발광 디스플레이 장치는 별도의 광원이 불필요하므로 저전압으로 구동이 가능하고 경량의 박형으로 구성할 수 있으며, 넓은 시야각, 높은 콘트라스트(contrast) 및 빠른 응답 속도 등의 고품위 특성으로 인해 차세대 표시 장치로 주목 받고 있다.
유기 발광 표시 장치는 복수의 화소들을 포함하는데, 아날로그 구동 방식으로 동작하는 유기 발광 표시 장치의 화소들은 입력되는 전압 또는 전류 데이터의 크기에 따라 밝기가 조절되어 계조를 표현하며, 디지털 구동 방식으로 동작하는 유기 발광 표시 장치의 화소들은 동일한 밝기로 발광하지만 상이한 발광 시간을 가짐으로써 계조를 표현한다. 한편, 화소들에 전원을 공급하는 전원선은 전원선들의 저항 성분 등으로 인하여 전압 강하(또는 IR Drop)가 발생할 수 있으며, 이는 디스플레이 장치의 영상 품질 저하의 원인이 될 수 있다.
본 발명의 실시예들은, 고품질의 영상을 표시하고, 배선간 단락을 방지할 수 있는 디스플레이 장치를 제공한다.
본 발명의 일 측면에 따른 디스플레이 장치는, 디스플레이영역, 상기 디스플레이영역 외측에 위치하는 주변영역, 및 상기 주변영역 내에 위치하는 패드영역을 포함하는 기판; 상기 기판의 상기 주변영역 상에 위치하고, 상기 디스플레이영역의 일 가장자리와 상기 패드영역 사이에 배치된 제1 메인 전압선과 상기 제1 메인 전압선으로부터 상기 패드영역을 향해 연장된 제1 연결부; 및 상기 기판의 상기 주변영역 상에 위치하고, 상기 디스플레이영역의 다른 가장자리와 대응하는 제2 메인 전압선과, 상기 제2 메인 전압선으로부터 상기 패드영역을 향해 연장된 제2 연결부;를 포함하고, 제1 연결부와 제2 연결부 각각은, 상기 기판의 디스플레이영역과 상기 주변영역 상에 배치된 제1 절연층을 사이에 두고 서로 중첩하는 제1 층과 제2 층을 포함하며, 상기 주변영역은 상기 제1 연결부와 제2 연결부를 노출하고 상기 디스플레이 영역을 에워싸는 오픈영역을 포함하며, 상기 제1 절연층은 상기 제1 연결부와 상기 제2 연결부 사이에서, 상기 오픈영역을 향하는 단부로부터 상기 디스플레이영역을 향해 연장된 복수의 슬릿들을 포함할 수 있다.
본 실시예에 있어서, 상기 디스플레이 장치는, 상기 오픈영역의 안쪽 범위에서 상기 제2 층 상에 위치하는 제2 절연층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제2 절연층은, 상기 제1 연결부와 상기 제2 연결부 사이에서 상기 오픈영역과의 경계에 단차완화부를 더 포함하고, 상기 단차완화부의 두께는 상기 제2 절연층의 두께보다 작을 수 있다.
본 실시예에 있어서, 상기 단차완화부의 양 단부는 상기 제1 연결부 및 상기 제2 연결부와 각각 중첩할 수 있다.
본 실시예에 있어서, 상기 제2 절연층은 상기 복수의 슬릿들과 중첩하는 위치에 복수의 오목부들을 포함할 수 있다.
본 실시예에 있어서, 상기 오픈영역에서 상기 제1 연결부와 상기 제2 연결부는 각각 상기 제2 층만 포함할 수 있다.
본 실시예에 있어서, 상기 오픈영역에서 상기 제1 연결부의 측면과 상기 제2 연결부의 측면은 오목하고 볼록한 요철 구조를 포함할 수 있다.
본 실시예에 있어서, 상기 제1 층과 중첩하는 영역에서, 상기 제2 층은 상기 제1 절연층을 노출하는 복수의 홀들을 포함할 수 있다.
본 실시예에 있어서, 상기 복수의 홀들은 복수의 행들을 이루며, 상기 복수의 행들 중 인접한 두 개의 행들에 포함된 홀들은 종방향으로 서로 엇갈리게 배치될 수 있다.
본 실시예에 있어서, 상기 제1 절연층은 상기 제1 층과 상기 제2 층이 접속하는 복수의 컨택홀들을 포함하고, 상기 복수의 컨택홀들은 상기 복수의 홀들 사이사이에 배치될 수 있다.
본 발명의 다른 측면에 따른 디스플레이 장치는, 디스플레이영역, 상기 디스플레이영역 외측에 위치하는 주변영역, 및 상기 주변영역 내에 위치하는 패드영역을 포함하는 기판; 상기 기판의 상기 주변영역 상에 위치하고, 상기 디스플레이영역의 일 가장자리와 상기 패드영역 사이에 배치된 제1 메인 전압선과 상기 제1 메인 전압선으로부터 상기 패드영역을 향해 연장된 제1 연결부; 및 상기 기판의 상기 주변영역 상에 위치하고, 상기 디스플레이영역의 다른 가장자리와 대응하는 제2 메인 전압선과, 상기 제2 메인 전압선으로부터 상기 패드영역을 향해 연장된 제2 연결부;를 포함하고, 제1 연결부와 제2 연결부 각각은, 제1 층과 제2 층의 적층 구조를 포함하고, 상기 제1 층과 상기 제2 층 사이에는 제1 절연층이 배치되며, 상기 제2 층 상에는 제2 절연층이 위치하고, 상기 주변영역은 상기 제1 연결부와 제2 연결부의 일부를 노출하고 상기 디스플레이 영역을 에워싸는 오픈영역을 포함하며, 상기 제2 절연층은, 상기 제1 연결부와 상기 제2 연결부 사이에서 상기 오픈영역과의 경계에 상기 제2 절연층의 두께보다 작은 두께를 가지는 단차완화부를 포함할 수 있다.
본 실시예에 있어서, 상기 단차완화부의 양 단부는 상기 제1 연결부 및 상기 제2 연결부와 각각 중첩할 수 있다.
본 실시예에 있어서, 상기 오픈영역에서 상기 제1 연결부와 상기 제2 연결부는 각각 상기 제2 층만 포함할 수 있다.
본 실시예에 있어서, 상기 오픈영역에서 상기 제1 연결부의 측면과 상기 제2 연결부의 측면은 오목하고 볼록한 요철 구조를 포함할 수 있다.
본 실시예에 있어서, 상기 제1 층과 중첩하는 영역에서, 상기 제2 층은 상기 제1 절연층을 노출하는 복수의 홀들을 포함할 수 있다.
본 실시예에 있어서, 상기 복수의 홀들은 복수의 행들을 이루며, 상기 복수의 행들 중 인접한 두 개의 행들에 포함된 홀들은 종방향으로 서로 엇갈리게 배치될 수 있다.
본 실시예에 있어서, 상기 제1 절연층은 상기 제1 층과 상기 제2 층이 접속하는 복수의 컨택홀들을 포함하고, 상기 복수의 컨택홀들은 상기 복수의 홀들 사이사이에 배치될 수 있다.
본 실시예에 있어서, 상기 제1 절연층은 상기 제1 연결부와 상기 제2 연결부 사이에서, 상기 오픈영역을 향하는 단부로부터 상기 디스플레이영역을 향해 연장된 복수의 슬릿들을 포함할 수 있다.
본 실시예에 있어서, 제2 절연층은 상기 복수의 슬릿들과 중첩하는 위치에 복수의 오목부들을 포함할 수 있다.
본 실시예에 있어서, 상기 오픈영역 내에는, 상기 디스플레이영역을 에워싸는 적어도 하나의 댐이 위치할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 의하면, 제1 전압선과 제2 전압선이 병렬로 연결된 제1 층과 제2 층을 각각 포함함으로써, 제1 전압선과 제2 전압선의 저항이 감소하여 디스플레이 장치가 고품질의 영상을 표시할 수 있다. 또한, 패드부와 연결되는 제1 전압선의 제1 연결부와 제2 전압선의 제2 연결부 간의 단락을 효과적으로 방지하여 디스플레이 장치의 신뢰성이 향상될 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일 예를 개략적으로 도시한 평면도이다.
도 2는 도 1의 디스플레이 장치의 일 화소의 등가 회로도이다.
도 3은 도 1의 I-I'단면의 일 예를 개략적으로 도시한 단면도이다.
도 4는 도 1의 A 부분을 개략적으로 도시한 평면도이다.
도 5는 도 4의 II-II'단면의 일 예를 개략적으로 도시한 단면도이다.
도 6은 도 4의 B 부분을 개략적으로 도시한 평면도이다.
도 7은 도 6의 III-III'단면의 일 예를 개략적으로 도시한 단면도이다.
도 8은 도 6의 IV-IV'단면의 일 예를 개략적으로 도시한 단면도이다.
도 9는 도 6의 V-V'단면의 일 예를 개략적으로 도시한 단면도이다.
도 10은 도 6의 VI-VI'단면의 일 예를 개략적으로 도시한 단면도이다.
도 11은 도 6의 VII-VII'단면의 일 예를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일 예를 개략적으로 도시한 평면도이고, 도 2는 도 1의 디스플레이 장치의 일 화소의 등가 회로도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(10)는 이미지가 표시되는 디스플레이영역(DA)과, 이 디스플레이영역(DA) 외측에 위치하는 주변영역(PA)을 갖는다. 이는 기판(100)이 그러한 디스플레이영역(DA) 및 주변영역(PA)을 갖는 것으로 이해될 수도 있다.
디스플레이영역(DA)에는 복수의 (부)화소(P)들이 위치한다. 도 2는 하나의 (부)화소(P)의 등가 회로도의 일 예를 도시하고 있다. 도 2를 참조하면, (부)화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 발광소자를 포함할 수 있다. 발광소자는 일 예로 유기발광소자(OLED)일 수 있다.
화소회로(PC)는 구동 박막 트랜지스터(Td), 스위칭 박막 트랜지스터(Ts), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 스위칭 박막 트랜지스터(Ts)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호에 따라 데이터선(DL)을 통해 입력된 데이터 신호를 구동 박막 트랜지스터(Td)로 전달할 수 있다. 스토리지 커패시터(Cst)는 스위칭 박막 트랜지스터(Ts) 및 구동전압선(PL)에 연결되며, 스위칭 박막 트랜지스터(Ts)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막 트랜지스터(Td)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광소자(OLED)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
한편, 도 2에서는 하나의 (부)화소(P)가 2개의 박막 트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, (부)화소(P)의 화소회로(PC)는 3개 이상의 박막 트랜지스터를 포함하거나, 2개 이상의 스토리지 커패시터를 포함하는 것과 같이 다양하게 변경될 수 있다.
다시 도 1을 참조하면, 기판(100) 상의 주변영역(PA)은 디스플레이영역(DA)을 둘러쌀 수 있다. 주변영역(PA)은 화소(P)들이 배치되지 않은 영역으로, 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착되는 영역인 패드영역(PADA)을 포함하고, 발광소자를 구동시키기 위한 전원을 공급하는 제1 전압선(210)과 제2 전압선(220)이 위치할 수 있다. 제1 전압선(210)은 구동전압(ELVDD)선일 수 있으며, 제2 전압선(220)은 공통전압(ELVSS)선 일 수 있다. 일 예로, 제1 전압선(210)은 디스플레이영역(DA)의 일 가장자리과 패드영역(PADA) 사이에 배치될 수 있으며, 제2 전압선(220)은 디스플레이영역(DA)의 다른 가장자리와 대응하도록 위치할 수 있다. 일 예로, 제2 전압선(220)은 제1 전압선(210)이 배치된 디스플레이영역(DA)의 일 가장자리를 제외한 디스플레이영역(DA)의 나머지 가장자리들을 에워쌀 수 있다.
한편, 도 1은 디스플레이 장치(10)의 제조 과정 중의 기판(100) 등의 모습을 나타낸 평면도로 이해될 수 있다. 최종적인 디스플레이 장치(10)나 디스플레이 장치(10)를 포함하는 스마트폰 등의 전자장치에 있어서는, 사용자에 의해 인식되는 주변영역(PA)의 면적을 최소화하기 위해, 기판(100) 등의 일부가 벤딩될 수 있다.
도 3은 도 1의 I-I'단면의 일 예를 개략적으로 도시한 단면도이고, 도 4는 도 1의 A 부분을 개략적으로 도시한 평면도이며, 도 5는 도 4의 II-II'단면의 일 예를 개략적으로 도시한 단면도이다.
상술한 바와 같이, 주변영역(PA)의 면적을 최소화하기 위해 기판(100) 등의 일부는 벤딩될 수 있다. 예컨대, 도 4에 도시하는 바와 같이, 주변영역(PA)이 벤딩영역(BA)을 포함하고, 벤딩영역(BA)이 패드영역(PADA)과 디스플레이영역(DA) 사이에 위치하도록 할 수 있다. 이 경우 벤딩영역(BA)에서 기판(100)이 벤딩되도록 하여, 패드영역(PADA)의 적어도 일부가 디스플레이영역(DA)과 중첩하여 위치하도록 할 수 있다. 물론 패드영역(PADA)이 디스플레이영역(DA)을 가리는 것이 아니라 패드영역(PADA)이 디스플레이영역(DA)의 뒤쪽에 위치하도록, 벤딩방향이 설정된다. 이에 따라 사용자는 디스플레이영역(DA)이 디스플레이 장치(10)의 대부분을 차지하는 것으로 인식하게 된다.
이러한 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예컨대 기판(100)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethylene terephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyarylate, PAR), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (산화실리콘(SiOx), 질화실리콘(SiNx), 산질화실리콘(SiON) 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
이하에서는 도 3을 참조하여 하나의 (부)화소 구조를 자세하게 설명한다.
도 3에 도시된 바와 같이, 디스플레이영역(DA)에서, 기판(100) 상에는 제1 박막트랜지스터(T1), 제2 박막트랜지스터(T2), 스토리지 커패시터(Cst) 및 발광소자(300)가 위치할 수 있다. 발광소자(300)는 일 예로, 유기발광소자(OLED)일 수 있으며, 제1 박막트랜지스터(T2)는 도 2에서 설명한 화소회로(도 2의 PC)의 구동 박막트랜지스터(도 2의 Td)일 수 있다. 또한, 제2 박막트랜지스터(T2)와 스토리지 커패시터(Cst)는 각각 도 2에서 설명한 화소회로(도 2의 PC)의 스위칭 박막트랜지스터(도 2의 Ts)와 스토리지 커패시터(도 2의 Cst)에 해당할 수 있다.
제1 박막트랜지스터(T1)는 제1 반도체층(Act1), 및 제1 게이트전극(G1)을 포함하고, 제2 박막트랜지스터(T2)는 제2 반도체층(Act2), 및 제2 게이트전극(G2)을 포함할 수 있다.
제1 반도체층(Act1)과 제2 반도체층(Act2)은 각각 비정질실리콘, 다결정실리콘, 산화물 반도체 또는 유기반도체물질을 포함할 수 있다. 제1 반도체층(Act1)은 채널영역(C1)과, 채널영역(C1)의 양 옆에 배치된 소스영역(S1) 및 드레인영역(D1)을 구비하며, 제2 반도체층(Act2)은 채널영역(C2)과, 채널영역(C2)의 양 옆에 배치된 소스영역(S2) 및 드레인영역(D2)을 구비할 수 있다. 제1 반도체층(Act1)의 소스영역(S1)과 드레인영역(D1)은 제1 반도체층(Act1)의 소스전극과 드레인전극으로 이해될 수 있으며, 제2 반도체층(Act2)의 소스영역(S2)과 드레인영역(D2)은 제2 박막트랜지스터(T2)의 소스전극과 드레인전극으로 이해될 수 있다.
제1 게이트전극(G1) 및 제2 게이트전극(G2)은 게이트절연층(120)을 사이에 두고 각각 제1 반도체층(Act1)의 채널영역(C1) 및 제2 반도체층(Act2)의 채널영역(C2)과 중첩되어 배치될 수 있다. 제1 게이트전극(G1)과 제2 게이트전극(G2)은 각각 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및 티타늄(Ti) 중 적어도 어느 하나를 포함하는 도전 물질로 이루어진 단일막 또는 다층막일 수 있다.
한편, 도 3에는 제1 게이트전극(G1)과 제2 게이트전극(G2)이 동일한 층 상에 배치되는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제1 게이트전극(G1)과 제2 게이트전극(G2)은 서로 다른 층 상에 배치될 수 있다. 또한, 도 3에는 제1 게이트전극(G1)과 제2 게이트전극(G2)이 각각 제1 반도체층(Act1)과 제2 반도체층(Act2) 상에 배치된 예를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제1 박막트랜지스터(T1)와 제2 박막트랜지스터(T2)는 제1 반도체층(Act1)과 제2 반도체층(Act2)이 각각 제1 게이트전극(G1)과 제2 게이트전극(G2) 상에 배치된 바텀 게이트 타입(bottom gate type)일 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 제1 스토리지 축전판(CE1) 및 제2 스토리지 축전판(CE2)을 포함할 수 있다. 제1 스토리지 축전판(CE1) 및 제2 스토리지 축전판(CE2)은 각각 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및 티타늄(Ti) 중 적어도 어느 하나를 포함하는 저저항 도전 물질을 포함할 수 있다.
스토리지 커패시터(Cst)는 구동 박막트랜지스터인 제1 박막트랜지스터(T1)와 중첩하도록 배치될 수 있고, 이에 의해 스토리지 커패시터(Cst) 및 구동 박막트랜지스터(T1)의 면적을 증가시킬 수 있으며, 고품질의 이미지를 제공할 수 있다. 일 예로, 제1 스토리지 축전판(CE1)이 제1 박막트랜지스터(T1)의 제1 게이트전극(G1)일 수 있다. 다만, 본 발명은 이에 한정되지 않는다. 다른 실시 예로서, 스토리지 커패시터(Cst)는 제1 박막트랜지스터(T1)와 중첩하지 않도록 배치될 수 있으며, 제1 스토리지 축전판(CE1)은 제1 박막트랜지스터(T1)의 제1 게이트전극(G1)과 별개의 독립된 구성요소일 수 있다.
기판(100)과 제1 및 제2박막트랜지스터(T1, T2) 사이에는 버퍼층(110)이 배치될 수 있다. 버퍼층(110)은 무기 절연물을 포함할 수 있다. 예컨대, 버퍼층(110)은 산질화실리콘(SiON), 산화실리콘(SiOx) 및 질화실리콘(SiNx) 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다.
제1 및 제2 게이트전극(G1, G2)과 제1 및 제2 반도체층(Act1, Act2) 사이에는 게이트절연층(120)이 배치될 수 있다. 게이트절연층(120)은 무기 절연물을 포함할 수 있다. 예컨대, 게이트절연층(120)은 산질화실리콘(SiON), 산화실리콘(SiOx) 및 질화실리콘(SiNx) 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다.
제1 및 제2박막트랜지스터(T1, T2)는 층간 절연층(interlayer insulating layer, 130)으로 커버될 수 있다. 층간 절연층(130)이 제1 층간 절연층(131)과 제2층간 절연층(132)을 포함할 수 있다. 제1 층간 절연층(131)은 제1 및 제2 박막트랜지스터(T1, T2)의 바로 위, 및/또는 제1 스토리지 축전판(CE1)의 바로 위에 배치될 수 있다. 제2 층간 절연층(132)은 제2 스토리지 축전판(CE2) 상에 배치될 수 있다. 제1 및 제2 층간 절연층(131, 132) 각각은 산질화실리콘(SiON), 산화실리콘(SiOx) 및 질화실리콘(SiNx) 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예로, 제1 층간 절연층(131)은 질화실리콘(SiNx)의 단일막일 수 있고, 제2 층간 절연층(132)은 질화실리콘(SiNx)과 산화실리콘(SiOx)의 다층막일 수 있다.
층간 절연층(130) 상에는 데이터선(DL)이 배치될 수 있다. 데이터선(DL)은 층간 절연층(130)에 형성된 컨택홀을 통해 제2 박막트랜지스터(T2)의 반도체층(Act2)과 접속할 수 있다. 도 3에서는 일 예로, 데이터선(DL)이 제2 박막트랜지스터(T2)의 드레인영역(D2)에 접속된 것을 도시하며, 이때 데이터선(DL)은 드레인전극으로 이해될 수도 있다. 데이터선(DL)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예로, 데이터선(DL)은 Ti/Al/Ti의 3층막일 수 있다.
층간 절연층(130) 상에는 구동전압선(PL)의 하부 구동전압선(PL1)이 배치될 수 있다. 하부 구동전압선(PL1)은 데이터선(DL)과 동일한 물질을 포함할 수 있다. 이 외에 층간 절연층(130) 상에는 디스플레이영역(DA) 및/또는 주변영역(PA)에 배치된 다양한 도전층들이 위치할 수 있는데, 이와 같이 층간 절연층(130) 상에 배치된 도전층들을 통칭하여 '제1 금속배선'이라 할 수 있다.
데이터선(DL)과 하부 구동전압선(PL1) 등을 포함하는 제1 금속배선은 무기 보호층으로 커버될 수 있다. 무기 보호층은 질화실리콘(SiNx)과 산화실리콘(SiOx)의 단일막 또는 다층막일 수 있다. 무기 보호층은 디스플레이 장치(도 1의 10)의 제조 공정 중 진행되는 에칭 공정 등에 의해 제1 금속배선이 손상되는 것을 방지할 수 있다.
제1 금속배선 상에는 제1 절연층(141)이 위치하며, 제1 절연층(141) 상에는 구동전압선(PL)의 상부 구동전압선(PL2)이 배치될 수 있다. 상부 구동전압선(PL2)은 하부 구동전압선(PL1)과 중첩하도록 위치하고, 제1 절연층(141)에 형성된 컨택홀을 통해 하부 구동전압선(PL1)과 접속될 수 있다. 상부 구동전압선(PL2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 단일 층 또는 다층으로 형성될 수 있다. 일부 실시예에서, 상부 구동전압선(PL2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
이처럼, 구동전압선(PL)이 하부 구동전압선(PL1)과 상부 구동전압선(PL2)을 포함하면 구동전압선(PL)의 저항이 감소하므로, 디스플레이 장치(도 1의 10)의 크기가 큰 경우라도, 구동전압선(PL)의 저항에 의한 전압강하 현상 등이 감소하여, 고품질의 이미지를 제공할 수 있다.
한편, 제1 절연층(141) 상에는 상부 구동전압선(PL2) 외에 다양한 도전층들이 위치할 수 있는데, 이와 같이 제1 절연층(141) 상에 배치된 도전층들을 통칭하여 '제2 금속배선'이라 할 수 있다.
상부 구동전압선(PL2)은 평탄화 절연층인 제2 절연층(142)에 의해 덮일 수 있다. 상술한 제1 절연층(141)과 제2 절연층(142)은 유기물을 포함할 수 있다. 유기물은 이미드계 고분자, Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
제2 절연층(142) 상에는, 화소전극(310), 공통전극(330), 및 화소전극(310)과 공통전극(330) 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 발광소자(300)가 위치할 수 있다. 발광소자(300)는 일 예로 유기발광소자(OLED)일 수 있다.
화소전극(310)은 제2 절연층(142) 상에 배치되며, 도면에 도시하지는 않았으나, 제2 절연층(142)에 형성된 컨택홀을 통해 그 아래에 구비된 제1 박막트랜지스터(T1)와 전기적으로 연결될 수 있다.
제2 절연층(142) 상에는 화소전극(310)의 가장자리를 덮는 화소정의막(150)이 배치될 수 있다. 화소정의막(150)은 각 화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 화소정의막(150)은 화소전극(310)의 가장자리와 공통전극(330) 사이의 거리를 증가시킴으로써, 이들 사이에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
화소정의막(150)의 개구에서 노출된 화소전극(310) 상에는 중간층(320)이 형성될 수 있다. 중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는, 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 중간층(320)의 구조는 전술한 바에 한정되는 것은 아니고, 다양한 구조를 가질 수 있다. 예컨대, 중간층(320)은 복수 개의 화소전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수 개의 화소전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
공통전극(330)은 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 공통전극(330)은 복수개의 발광소자(300)들을 커버하도록 일체(一體)로 형성될 수 있다.
공통전극(330) 상부에는 봉지층(400)이 위치한다. 봉지층(400)은 외부로부터의 수분이나 산소 등으로부터 발광소자(300)를 보호하는 역할을 한다. 이를 위해 봉지층(400)은 발광소자(300)가 위치하는 디스플레이영역(DA)은 물론 디스플레이영역(DA) 외측의 주변영역(PA)에까지 연장된 형상을 갖는다. 이러한 봉지층(400)은 도 3에 도시된 것과 같이 다층구조를 가질 수 있다. 구체적으로, 봉지층(400)은 순차적으로 적층된 제1 무기봉지층(410), 유기봉지층(420) 및 제2 무기봉지층(430)을 포함할 수 있다.
제1 무기봉지층(410)은 공통전극(330) 상에 형성되며, 산화실리콘(SiOx), 질화실리콘(SiNx) 및/또는 산질화실리콘(SiON) 등을 포함할 수 있다. 이러한 제1 무기봉지층(410)은 그 하부의 구조물을 따라 형성될 수 있다.
유기봉지층(420)은 제1 무기봉지층(410) 상에 위치하고 충분한 두께를 가져, 유기봉지층(420)의 상면은 실질적으로 평탄할 수 있다. 이러한 유기봉지층(420)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다.
제2 무기봉지층(430)은 유기봉지층(420)을 덮으며, 산화실리콘(SiOx), 질화실리콘(SiNx) 및/또는 산질화실리콘(SiON) 등을 포함할 수 있다. 제1 무기봉지층(410)과 제2 무기봉지층(430)은 유기봉지층(420) 보다 큰 면적을 가지며, 유기봉지층(420) 외측으로 서로 접할 수 있다. 즉, 제1 무기봉지층(410)과 제2 무기봉지층(430)에 의해 유기봉지층(420)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 봉지층(400)은 제1 무기봉지층(410), 유기봉지층(420) 및 제2 무기봉지층(430)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(400) 내에 크랙이 발생한다고 하더라도, 제1 무기봉지층(410)과 유기봉지층(420) 사이에서 또는 유기봉지층(420)과 제2 무기봉지층(430) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 디스플레이영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
주변영역(PA)에는, 도 4에 도시된 바와 같이, 발광소자(300)로 구동전원을 공급하는 제1 전압선(210)과 제2 전압선(220)이 위치할 수 있으며, 벤딩영역(BA)이 설정될 수 있다.
일 예로, 제1 전압선(210)은 제1 전원전압(ELVDD)선일 수 있으며, 제2 전압선(220)은 제2 전원전압(ELVSS)선일 수 있다. 제1 전압선(210)은 구동전압선(PL)과 연결되며, 제2 전압선(220)은 직접 또는 다른 배선을 경유하여 공통전극(330)과 연결될 수 있다.
제1 전압선(210)은 디스플레이영역(DA)의 일 가장자리와 패드영역(PADA) 사이에 배치될 수 있다. 제1 전압선(210)은 디스플레이영역(DA)의 일 가장자리에 대응하도록 배치된 제1 메인 전압선(212)과 제1 연결부(214)를 포함할 수 있다. 예를 들어, 디스플레이영역(DA)이 장방형인 경우, 제1 메인 전압선(212)은 디스플레이영역(DA)의 어느 하나의 변과 대응하도록 배치될 수 있다. 제1 메인 전압선(212)은 어느 하나의 변과 나란하고, 어느 하나의 변 이상의 길이를 가질 수 있다. 제1 메인 전압선(212)과 대응하는 어느 하나의 변은 패드영역(PADA)과 인접한 변일 수 있다.
제1 연결부(214)는 제1 메인 전압선(212)으로부터 돌출되고 제1 방향을 따라 연장될 수 있다. 여기서 제1 방향은 디스플레이영역(DA)으로부터 패드영역(PDAD)을 향하는 방향으로, 제1 연결부(214)는 패드부(미도시)와 연결될 수 있다.
제2 전압선(220)은, 제1 전압선(210)과 인접한 디스플레이영역(DA)의 일 가장자리를 제외한 디스플레이영역(DA)의 나머지 가장자리들을 에워쌀 수 있다. 제2 전압선(220)은 제1 메인 전압선(212)의 양단부들과 디스플레이영역(DA)의 나머지 영역들과 대응하는 제2 메인 전압선(222)과 제2 메인 전압선(222)의 단부로부터 제1 방향을 따라 돌출되어 제1 방향으로 연장된 제2 연결부(224)를 포함할 수 있다. 제1 연결부(214)는 패드부(미도시)와 연결될 수 있다.
벤딩영역(BA)은 디스플레이영역(PA)과 패드영역(PADA) 사이에 위치하며, 도 5에 도시하는 바와 같이, 기판(100) 상의 버퍼층(110), 게이트절연층(120), 제1 층간 절연층(131) 및 제2 층간 절연층(132)의 일부가 제거된 영역이다. 이하에서는 버퍼층(110), 게이트절연층(120) 및 층간 절연층(130)을 '무기절연층'이라 통칭한다. 즉, 기판(100) 상에 적층된 무기절연층은 벤딩영역(BA)과 대응하는 위치에 홈을 포함하는 것으로 이해될 수 있다. 벤딩영역(BA)에서 무기절연층의 일부를 제거함으로써, 벤딩영역(BA)에서의 벤딩을 용이하게 하고, 벤딩시 무기절연층에 크랙 등이 발생하는 것을 방지할 수 있다.
무기절연층(IL)이 제거된 영역에는 유기물층(160)이 충진될 수 있다. 유기물층(160)은 벤딩영역(BA)을 중심으로 벤딩영역(BA)에 인접한 비벤딩영역까지 연장될 수 있다. 유기물층(160)은 무기절연층이 제거된 벤딩영역(BA)의 단차를 보상할 뿐 아니라, 벤딩에 의해 발생하는 응력을 흡수할 수 있다. 따라서, 패드영역(PADA)에 위치하는 패드부(미도시)로부터 전기적 신호를 디스플레이영역(DA)으로 전달하기 위하여 벤딩영역(BA) 상에 위치하는 각종 연결 배선에 벤딩시 발생하는 응력이 집중되는 것을 효과적으로 최소화할 수 있다.
이와 같은 유기물층(160)은 아크릴, 메타크릴(methacryl), 폴리에스터(polyester), 폴리에틸렌(polyethylene), 폴리프로필렌(polypropylene), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리카보네이트(polycarbonate), 폴리이미드(polyimid), 폴리에틸렌 설포네이트(polyethylene sulfonate), 폴리옥시메틸렌(Polyoxymethylen), 폴리아릴레이트(polyarylate), 및 헥사메틸디실록산(hexamethyldisiloxane) 중 적어도 어느 하나의 재료를 포함할 수 있다.
한편, 벤딩영역(BA) 상에는 제1 절연층(141), 제2 절연층(142), 및 화소정의막(150)이 위치한다. 또한, 벤딩영역(BA)에서 화소정의막(150) 상에는, 벤딩시 스트레스 중성 평면(stress neutral plane)이 벤딩영역(BA)에서의 배선 근방에 위치하도록 하기 위한 벤딩보호층이 더 배치될 수 있다.
도 6은 도 4의 B 부분을 개략적으로 도시한 평면도이고, 도 7 내지 도 11은 각각 도 6의 III-III'단면, IV-IV'단면, V-V'단면, VI-VI'단면 및 VII-VII'단면의 일 예를 개략적으로 도시한 단면도들이다.
먼저, 도 6 내지 도 8을 참조하여, 제2 연결부(224)의 구성을 설명한다. 도 6 내지 도 8을 참조하면, 제2 연결부(224)는 제1 절연층(141)을 사이에 두고 서로 중첩하는 제1 층(M1)과 제2 층(M2)을 포함할 수 있다.
제1 층(M1)은 층간 절연층(130) 상에 배치된 도전층으로서, 제1 금속배선일 수 있다. 따라서, 제1 층(M1)은 데이터선(도 3의 DL)과 동일한 구조를 가질 수 있다. 예를 들어, 제1 층(M1)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예로, 제1 층(M1)은 Ti/Al/Ti의 3층막일 수 있다.
제2 층(M2)은 제1 절연층(141) 상에 배치된 도전층으로서, 제2 금속배선일 수 있다. 따라서, 제2 층(M2)은 상부 구동전압선(도 4의 PL2)과 동일한 구조를 가질 수 있다. 제2 층(M2)은, 도 7에 도시된 바와 같이, 제1 절연층(141)에 형성된 복수의 컨택홀(CNT)을 통해 제1 층(M1)과 연결될 수 있다.
또한, 도 8에 도시된 바와 같이, 제2 층(M2)은 복수의 홀(H)들을 포함할 수 있다. 제2 층(M2)의 홀(H)들은 제1 절연층(141) 내의 가스를 방출할 수 있도록 할 수 있다. 이에 따라, 디스플레이 장치(도 1의 10)의 제조 후에, 제1 절연층(141)의 아웃개싱(outgassing)에 의해 발광소자(도 3의 300)의 중간층(도 3의 320)이 열화되어 화소 수축(pixel shrinkage) 등과 같은 결함이 발생하는 것을 방지할 수 있다.
복수의 홀(H)들은 복수의 행을 이루며, 복수의 행들 중 인접한 두 개의 행들에 속한 홀(H)들은 종방향으로 서로 엇갈리도록 배치될 수 있다. 한편, 제1 층(M1)과 제2 층(M2)을 도통시키기 위해 제1 절연층(141)에 포함된 컨택홀(CNT)들은 복수의 홀(H)들 사이 사이에 배치될 수 있다. 따라서, 제1 절연층(141)에 포함된 컨택홀(CNT)들 역시 복수의 행들을 이루고, 복수의 행들 중 인접한 두 개의 행들에 속한 컨택홀(CNT)들은 종방향으로 서로 엇갈리도록 배치될 수 있다. 따라서, 제1 층(M1)과 제2 층(M2)을 연결하기 위해 가로방향으로 길게 제1 절연층(141)이 제거되는 것에 비하여, 종방향으로의 단차가 완화됨으로써, 제2 층(M2)에 크랙 등이 발생할 확률이 감소하고, 제1 층(M1)과 제2 층(M2)의 접속 저항이 감소할 수 있다.
한편, 이상에서는 제2 연결부(224)의 구성에 대하여 설명하였으나, 제1 연결부(214), 제1 메인 전압선(도 4의 212) 및 제2 메인 전압선(도 4의 222)도 제2 연결부(224)와 동일한 구성을 가질 수 있다. 즉, 제1 연결부(214), 제1 메인 전압선(도 4의 212) 및 제2 메인 전압선(도 4의 222)은 제1 영역(S1)에서 제1 절연층(141)에 형성된 컨택홀을 통해 서로 병렬로 연결된 제1 층(M1)과 제2 층(M2)을 포함함으로써 저항이 감소하며, 이때 제2 층(M2)은 복수의 홀(H)들을 포함할 수 있다.
여기에서 제1 영역(S1)은 제1 층(M1)과 제2 층(M2)이 모두 형성된 영역을 의미한다. 이에 반해, 제1 영역(S1)과 인접한 제2 영역(S2)은 벤딩영역(도 4의 BA) 및 벤딩영역(도 4의 BA)에서의 벤딩시 발생하는 응력의 영향을 받을 수 있는 영역까지 포함하는 영역으로서, 응력에 의해 제1 연결부(214)와 제2 연결부(224)에 손상이 발생하는 것을 방지하기 위해, 제2 영역(S2)에는 제2 층(M2)만 형성된다.
따라서, 제1 연결부(214)와 제2 연결부(224)가 벤딩영역(도 4의 BA)을 가로질러 패드영역(도 4의 PADA)까지 연장되더라도, 제2 영역(S2)에서는 제2 층(M2)만 위치하는바, 벤딩영역(도 4의 BA)에서 기판(도 1의 100) 등의 벤딩시, 제1 연결부(214)와 제2 연결부(224)가 응력에 의해 손상되는 것을 방지할 수 있다.
제2 영역(S2)에는, 도 6에 도시하는 바와 같이, 제1 절연층(141)과 제2 절연층(142)이 제거된 오픈영역(OA)이 위치할 수 있다. 보다 구체적으로, 오픈영역(OA)을 향하는 제1 절연층(141)의 단부는 제2 절연층(142)의 단부에 의해 덮일 수 있다. 따라서, 제2 절연층(142)의 단부는 오픈영역(OA)과의 경계일 수 있다. 오픈영역(OA)은 제1 연결부(214)와 제2 연결부(224)를 노출시킬 수 있다. 오픈영역(OA)은 주변영역(도 1의 PA)에 위치하며, 디스플레이영역(도 1의 DA)을 에워쌀 수 있다. 이에 따라 외부로부터 수분 등이 유기 물질로 이루어진 제1 절연층(141) 및/또는 제2 절연층(142)을 통해서 디스플레이영역(도 1의 DA) 내로 침투하는 것을 방지할 수 있다.
한편, 제1 전압선(도 4의 210)과 제2 전압선(도 4의 220)이 제1 층(M1)과 제2 층(M2)의 적층 구조를 가지므로, 제1 전압선(도 4의 210)과 제2 전압선(도 4의 220)이 제1 층(M1) 또는 제2 층(M2) 중 어느 한 층으로만 구성될 경우에 비해, 제1 전압선(도 4의 210)과 제2 전압선(도 4의 220)의 높이가 증가하게 되며, 그 결과 오픈영역(OA)과 제2 절연층(142)의 상면 간의 높이 차이는 더욱 커지게 된다. 즉, 오픈영역(OA)의 깊이가 깊어짐에 따라, 디스플레이 장치(도 1의 10)의 제조 공정 중 발생하는 이물질이 오픈영역(OA)에서 석출되거나, 또는 오픈영역(OA)과 제2 절연층(142) 간의 단차영역에서 잔막이 발생하는 등의 이유로 제1 연결부(214)와 제2 연결부(224)의 단락이 발생할 수 있다.
이를 방지하기 위해, 제1 절연층(141)은 오픈영역(OA)을 향하는 단부로부터 디스플레이영역(도 1의 DA)을 향해 연장된 복수의 슬릿(S)들을 포함할 수 있다. 복수의 슬릿(S)들은 제1 연결부(214)와 제2 연결부(224)를 잇는 가상선과 수직한 방향으로 제1 절연층(141)이 제거되어 형성되고, 슬릿(S)에 의해 제2 절연층(142)에는 슬릿(S)과 대응하는 위치에 오목부(G)가 형성될 수 있다. 따라서, 예를 들어, 제2 층(M2)을 식각하는 과정, 또는 화소전극(도 3의 310)을 형성하는 과정 등에서 발생한 파티클이 제1 연결부(214)와 제2 연결부(224) 사이의 위치에 침착되더라도, 제1 연결부(214)와 제2 연결부(224)를 잇는 연속적인 단락 경로를 형성하는 것을 방지할 수 있다.
또한, 제2 절연층(142)은 오픈영역(OA)과의 경계에서 단차완화부(143)을 포함할 수 있다. 단차완화부(143)는 제2 절연층(142)보다 두께가 작은 영역으로서, 제2 절연층(142)을 형성할 때, 하프톤 마스크를 사용하여 노광량을 달리 조절함에 의해 제2 절연층(142)과 함께 형성할 수 있다. 이와 같이, 오픈영역(OA)에 인접한 영역에 단차완화부(143)가 형성되면, 도 10에 도시하는 바와 같이, 제2 절연층(142)과 오픈영역(OA) 간의 높이차이를 감소시킬 수 있으므로, 후속 공정 중에 이 부위에 잔막이 발생하는 것을 효과적으로 방지할 수 있다. 이와 같은 단차완화부(143)는 적어도 제1 연결부(214)와 제2 연결부(224) 사이에 위치할 수 있으며, 단차완화부(143)의 양단부는 각각 제1 연결부(214) 및 제2 연결부(224)와 중첩할 수 있다.
한편, 오픈영역(OA)에는 제1 댐(610)이 위치할 수 있다. 제1 댐(610)은 유기봉지층(420)을 형성할 때, 유기봉지층(420) 형성용 물질이 사전 설정된 영역 내에 도포되도록 한정할 수 있다. 제1 댐(610)은 다층구조를 가질 수 있다. 일 예로, 제1 댐(610)은 도 11에 도시된 바와 같이, 제1 층(611), 제2 층(613) 및 제3 층(615)이 적층된 구조를 가질 수 있다. 제1 층(611)은 제2 절연층(142)을 형성할 시 동일 물질로 동시에 형성될 수 있고, 제2 층(613)은 화소정의막(도 3의 150)을 형성할 시 동일 물질로 동시에 형성할 수 있다. 제3 층(615)은 제2 층(613)과 동일 물질로 제2 층(613) 상에 추가로 형성할 수 있다.
제1 댐(610)은 제조과정에서 발광소자(도 3의 300)의 중간층(도 3의 320)이나 공통전극(도 3의 330)을 형성할 시 사용되는 마스크들을 지지하는 역할을 하며, 이 과정에서 그 전에 형성된 구성요소들이 마스크에 컨택하여 손상되는 것을 방지할 수 있다. 또한, 제1 댐(610)은 제1 무기봉지층(410) 상의 유기봉지층(420)의 형성시 유기봉지층(420) 형성용 물질이 기판(도 1의 100) 가장자리 방향으로 이동하지 않도록 할 수 있다.
한편, 제1 무기봉지층(410)과 제2 무기봉지층(430)은 도 11에 도시된 것처럼 제1 댐(610)을 덮어 제1 댐(610) 외측까지 연장되어, 외부의 수분 및 산소의 침투를 더욱 효과적으로 방지할 수 있다.
제1 댐(610) 내측에는 제2 댐(620)이 더 형성될 수 있다. 제2 댐(620)은 제1 댐(610)의 제2 층(613)과 동일 물질로 동시에 형성될 수 있는 하층(623)과, 하층(623) 상에 위치하며 제1 댐(610)의 제3 층(615)과 동일 물질로 동시에 형성될 수 있는 상층(625)을 포함할 수 있고, 제1 댐(610)보다 낮은 높이를 가질 수 있다.
이와 같은 제1 댐(610)과 제2 댐(620)은 디스플레이영역(도 1의 PA)을 에워쌈으로써, 유기봉지층(420) 형성용 물질이 기판(100)의 가장자리 쪽으로 확산되는 것을 차단함으로써, 유기봉지층(420)의 에지테일이 형성되는 것을 예방할 수 있다.
한편, 상술한 바와 같이 오픈영역(OA)에서는 단차가 급격하게 변화할 수 있고, 이에 따라 액상의 유기물과 같은 유기봉지층(420) 형성용 물질의 도포시, 오픈영역(OA)에서 유기봉지층(420) 형성용 물질의 리플로우가 더 우세하게 발생할 수 있다. 또한, 최근 주변영역(도 1의 PA)의 면적을 최소화함에 따라, 제1 댐(610)과 제2 댐(620) 간의 간격이 점차 줄어들면서 유기봉지층(420) 형성용 물질의 흐름을 제한하는데 어려움이 있을 수 있다. 특히, 유기봉지층(420) 형성용 물질은 제1 댐(610)과 제2 댐(620)이 형성된 방향보다는 제1 연결부(214)와 제2 연결부(224)의 측면을 따라 패드영역(도 4의 PADA)을 향하는 방향으로 훨씬 빨리 퍼져나가기 때문에, 유기봉지층(420)의 에지테일의 형성을 방지하기 위하여 유기봉지층(420) 형성용 물질이 패드영역(도 4의 PADA) 방향으로 확산되는 것을 저지할 필요가 있다.
이를 위해, 도 6에 도시하는 바와 같이, 오픈영역(OA)에서 제1 연결부(214)의 측면(224E)과 제2 연결부(224)의 측면(214E)은 각각 오목하고 볼록한 요철 구조를 포함할 수 있다. 예를 들어, 제1 연결부(214)의 측면(224E)과 제2 연결부(224)의 측면(214E)은 지퍼형상을 가질 수 있다. 이와 같이, 제1 연결부(214)의 측면(224E)과 제2 연결부(224)의 측면(214E)에 요철 구조가 형성되면, 제1 연결부(214)와 제2 연결부(224)의 측면에서 유기봉지층(420) 형성용 물질의 우세한 흐름을 저지할 수 있으므로, 유기봉지층(420) 형성용 물질의 도포시, 유기봉지층(420) 형성용 물질이 제1 댐(610)을 넘어 기판(도 1의 100)의 가장자리까지 확산되는 것을 효과적으로 방지할 수 있다.
한편, 도 7 내지 도 10에서는 설명의 편의상, 제1 무기봉지층(410), 유기봉지층(420), 및 제2 무기봉지층(430)을 도시하지 않고 있으나, 도 7 내지 도 10에서 도시하는 영역은 제1 댐(610) 및 제2 댐(620)의 안쪽 영역으로서, 도 7 내지 도 10에서도 제1 무기봉지층(410), 유기봉지층(420), 및 제2 무기봉지층(430)을 포함하는 것으로 이해하여야 한다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 디스플레이영역, 상기 디스플레이영역 외측에 위치하는 주변영역, 및 상기 주변영역 내에 위치하는 패드영역을 포함하는 기판;
    상기 기판의 상기 주변영역 상에 위치하고, 상기 디스플레이영역의 일 가장자리와 상기 패드영역 사이에 배치된 제1 메인 전압선과 상기 제1 메인 전압선으로부터 상기 패드영역을 향해 연장된 제1 연결부; 및
    상기 기판의 상기 주변영역 상에 위치하고, 상기 디스플레이영역의 다른 가장자리와 대응하는 제2 메인 전압선과, 상기 제2 메인 전압선으로부터 상기 패드영역을 향해 연장된 제2 연결부;를 포함하고,
    제1 연결부와 제2 연결부 각각은, 상기 기판의 디스플레이영역과 상기 주변영역 상에 배치된 제1 절연층을 사이에 두고 서로 중첩하는 제1 층과 제2 층을 포함하며,
    상기 주변영역은 상기 제1 연결부와 제2 연결부를 노출하고 상기 디스플레이 영역을 에워싸는 오픈영역을 포함하며,
    상기 제1 절연층은 상기 제1 연결부와 상기 제2 연결부 사이에서, 상기 오픈영역을 향하는 단부로부터 상기 디스플레이영역을 향해 연장된 복수의 슬릿들을 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 디스플레이 장치는, 상기 오픈영역의 안쪽 범위에서 상기 제2 층 상에 위치하는 제2 절연층을 더 포함하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제2 절연층은, 상기 제1 연결부와 상기 제2 연결부 사이에서 상기 오픈영역과의 경계에 단차완화부를 더 포함하고,
    상기 단차완화부의 두께는 상기 제2 절연층의 두께보다 작은 디스플레이 장치.
  4. 제3항에 있어서,
    상기 단차완화부의 양 단부는 상기 제1 연결부 및 상기 제2 연결부와 각각 중첩하는 디스플레이 장치.
  5. 제2항에 있어서,
    상기 제2 절연층은 상기 복수의 슬릿들과 중첩하는 위치에 복수의 오목부들을 포함하는 디스플레이 장치.
  6. 제1항에 있어서,
    상기 오픈영역에서 상기 제1 연결부와 상기 제2 연결부는 각각 상기 제2 층만 포함하는 디스플레이 장치.
  7. 제6항에 있어서,
    상기 오픈영역에서 상기 제1 연결부의 측면과 상기 제2 연결부의 측면은 오목하고 볼록한 요철 구조를 포함하는 디스플레이 장치.
  8. 제1항에 있어서,
    상기 제1 층과 중첩하는 영역에서, 상기 제2 층은 상기 제1 절연층을 노출하는 복수의 홀들을 포함하는 디스플레이 장치.
  9. 제8항에 있어서,
    상기 복수의 홀들은 복수의 행들을 이루며, 상기 복수의 행들 중 인접한 두 개의 행들에 포함된 홀들은 종방향으로 서로 엇갈리게 배치된 디스플레이 장치.
  10. 제9항에 있어서,
    상기 제1 절연층은 상기 제1 층과 상기 제2 층이 접속하는 복수의 컨택홀들을 포함하고, 상기 복수의 컨택홀들은 상기 복수의 홀들 사이사이에 배치된 디스플레이 장치.
  11. 디스플레이영역, 상기 디스플레이영역 외측에 위치하는 주변영역, 및 상기 주변영역 내에 위치하는 패드영역을 포함하는 기판;
    상기 기판의 상기 주변영역 상에 위치하고, 상기 디스플레이영역의 일 가장자리와 상기 패드영역 사이에 배치된 제1 메인 전압선과 상기 제1 메인 전압선으로부터 상기 패드영역을 향해 연장된 제1 연결부; 및
    상기 기판의 상기 주변영역 상에 위치하고, 상기 디스플레이영역의 다른 가장자리와 대응하는 제2 메인 전압선과, 상기 제2 메인 전압선으로부터 상기 패드영역을 향해 연장된 제2 연결부;를 포함하고,
    제1 연결부와 제2 연결부 각각은, 제1 층과 제2 층의 적층 구조를 포함하고,
    상기 제1 층과 상기 제2 층 사이에는 제1 절연층이 배치되며, 상기 제2 층 상에는 제2 절연층이 위치하고,
    상기 주변영역은 상기 제1 연결부와 제2 연결부의 일부를 노출하고 상기 디스플레이 영역을 에워싸는 오픈영역을 포함하며,
    상기 제2 절연층은, 상기 제1 연결부와 상기 제2 연결부 사이에서 상기 오픈영역과의 경계에 상기 제2 절연층의 두께보다 작은 두께를 가지는 단차완화부를 포함하는 디스플레이 장치.
  12. 제11항에 있어서,
    상기 단차완화부의 양 단부는 상기 제1 연결부 및 상기 제2 연결부와 각각 중첩하는 디스플레이 장치.
  13. 제11항에 있어서,
    상기 오픈영역에서 상기 제1 연결부와 상기 제2 연결부는 각각 상기 제2 층만 포함하는 디스플레이 장치.
  14. 제13항에 있어서,
    상기 오픈영역에서 상기 제1 연결부의 측면과 상기 제2 연결부의 측면은 오목하고 볼록한 요철 구조를 포함하는 디스플레이 장치.
  15. 제13항에 있어서,
    상기 제1 층과 중첩하는 영역에서, 상기 제2 층은 상기 제1 절연층을 노출하는 복수의 홀들을 포함하는 디스플레이 장치.
  16. 제15항에 있어서,
    상기 복수의 홀들은 복수의 행들을 이루며, 상기 복수의 행들 중 인접한 두 개의 행들에 포함된 홀들은 종방향으로 서로 엇갈리게 배치된 디스플레이 장치.
  17. 제15항에 있어서,
    상기 제1 절연층은 상기 제1 층과 상기 제2 층이 접속하는 복수의 컨택홀들을 포함하고, 상기 복수의 컨택홀들은 상기 복수의 홀들 사이사이에 배치된 디스플레이 장치.
  18. 제11항에 있어서,
    상기 제1 절연층은 상기 제1 연결부와 상기 제2 연결부 사이에서, 상기 오픈영역을 향하는 단부로부터 상기 디스플레이영역을 향해 연장된 복수의 슬릿들을 포함하는 디스플레이 장치.
  19. 제18항에 있어서,
    제2 절연층은 상기 복수의 슬릿들과 중첩하는 위치에 복수의 오목부들을 포함하는 디스플레이 장치.
  20. 제11항에 있어서,
    상기 오픈영역 내에는, 상기 디스플레이영역을 에워싸는 적어도 하나의 댐이 위치하는 디스플레이 장치.
KR1020180153019A 2018-11-30 2018-11-30 디스플레이 장치 KR102617275B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020180153019A KR102617275B1 (ko) 2018-11-30 2018-11-30 디스플레이 장치
US16/524,177 US10957757B2 (en) 2018-11-30 2019-07-29 Display device
CN201911131873.5A CN111261670A (zh) 2018-11-30 2019-11-19 显示装置
EP20183228.4A EP3754719B1 (en) 2018-11-30 2019-11-27 Display device
EP23165727.1A EP4221486A1 (en) 2018-11-30 2019-11-27 Display device
EP19211874.3A EP3660919B1 (en) 2018-11-30 2019-11-27 Display device
US17/209,076 US11469293B2 (en) 2018-11-30 2021-03-22 Display device
KR1020230185076A KR20240001090A (ko) 2018-11-30 2023-12-18 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180153019A KR102617275B1 (ko) 2018-11-30 2018-11-30 디스플레이 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230185076A Division KR20240001090A (ko) 2018-11-30 2023-12-18 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20200066498A true KR20200066498A (ko) 2020-06-10
KR102617275B1 KR102617275B1 (ko) 2023-12-27

Family

ID=68699376

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180153019A KR102617275B1 (ko) 2018-11-30 2018-11-30 디스플레이 장치
KR1020230185076A KR20240001090A (ko) 2018-11-30 2023-12-18 디스플레이 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230185076A KR20240001090A (ko) 2018-11-30 2023-12-18 디스플레이 장치

Country Status (4)

Country Link
US (2) US10957757B2 (ko)
EP (3) EP3754719B1 (ko)
KR (2) KR102617275B1 (ko)
CN (1) CN111261670A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11856812B2 (en) 2020-11-18 2023-12-26 Samsung Display Co., Ltd. Display device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210099233A (ko) * 2020-02-03 2021-08-12 삼성디스플레이 주식회사 표시 장치
US20220130943A1 (en) * 2020-05-12 2022-04-28 Boe Technology Group Co., Ltd. Display substrate and display apparatus
CN112053661B (zh) 2020-09-28 2023-04-11 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置
CN112467061B (zh) * 2020-11-25 2023-03-31 京东方科技集团股份有限公司 显示面板的制备方法、显示面板和显示装置
WO2022183434A1 (zh) * 2021-03-04 2022-09-09 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN115552619A (zh) * 2021-04-29 2022-12-30 京东方科技集团股份有限公司 显示装置、显示基板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100579195B1 (ko) * 2004-01-05 2006-05-11 삼성에스디아이 주식회사 유기전계발광표시장치
KR20170115149A (ko) * 2016-04-04 2017-10-17 삼성디스플레이 주식회사 디스플레이 장치
KR101916670B1 (ko) * 2012-08-29 2018-11-08 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
KR102328679B1 (ko) * 2016-11-23 2021-11-19 삼성디스플레이 주식회사 표시 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101520535B1 (ko) * 2012-07-23 2015-05-21 엘지디스플레이 주식회사 표시장치
KR102420461B1 (ko) * 2015-02-06 2022-07-14 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR102477299B1 (ko) 2015-06-12 2022-12-14 삼성디스플레이 주식회사 디스플레이 장치
KR101763616B1 (ko) * 2015-07-29 2017-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102525124B1 (ko) * 2016-04-05 2023-04-26 삼성디스플레이 주식회사 표시 장치
KR102457244B1 (ko) 2016-05-19 2022-10-21 삼성디스플레이 주식회사 표시 장치
KR102615740B1 (ko) 2016-06-08 2023-12-19 삼성디스플레이 주식회사 표시 장치
KR101834792B1 (ko) * 2016-08-31 2018-03-06 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법
KR20180035272A (ko) 2016-09-28 2018-04-06 삼성디스플레이 주식회사 디스플레이 장치
JP2018078057A (ja) 2016-11-11 2018-05-17 株式会社ジャパンディスプレイ 表示装置
CN107393906B (zh) 2017-07-28 2019-06-04 上海天马有机发光显示技术有限公司 一种有机发光显示面板及其制作方法、有机发光显示装置
KR102427667B1 (ko) * 2017-09-26 2022-08-02 삼성디스플레이 주식회사 디스플레이 장치
KR102416038B1 (ko) * 2017-11-30 2022-07-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100579195B1 (ko) * 2004-01-05 2006-05-11 삼성에스디아이 주식회사 유기전계발광표시장치
KR101916670B1 (ko) * 2012-08-29 2018-11-08 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
KR20170115149A (ko) * 2016-04-04 2017-10-17 삼성디스플레이 주식회사 디스플레이 장치
KR102328679B1 (ko) * 2016-11-23 2021-11-19 삼성디스플레이 주식회사 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11856812B2 (en) 2020-11-18 2023-12-26 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
EP3754719A1 (en) 2020-12-23
EP3660919A2 (en) 2020-06-03
EP4221486A1 (en) 2023-08-02
US10957757B2 (en) 2021-03-23
US11469293B2 (en) 2022-10-11
US20200176550A1 (en) 2020-06-04
CN111261670A (zh) 2020-06-09
EP3660919B1 (en) 2024-02-28
US20210210590A1 (en) 2021-07-08
KR102617275B1 (ko) 2023-12-27
EP3754719B1 (en) 2023-05-17
EP3660919A3 (en) 2020-08-12
KR20240001090A (ko) 2024-01-03

Similar Documents

Publication Publication Date Title
US11349097B2 (en) Display device including a barrier layer with a concavo-convex side surface
KR102586038B1 (ko) 디스플레이 장치
KR102649144B1 (ko) 디스플레이 장치
US20220066504A1 (en) Display apparatus
KR102617275B1 (ko) 디스플레이 장치
US11004915B2 (en) Display device having a power supply layer including a plurality of holes
KR102328679B1 (ko) 표시 장치
KR20220100555A (ko) 디스플레이 장치 및 그 제조 방법
KR20190031397A (ko) 표시 장치
KR102590027B1 (ko) 디스플레이 장치
KR20200074347A (ko) 디스플레이 장치
KR20200039904A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant