KR20200063380A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200063380A
KR20200063380A KR1020180148353A KR20180148353A KR20200063380A KR 20200063380 A KR20200063380 A KR 20200063380A KR 1020180148353 A KR1020180148353 A KR 1020180148353A KR 20180148353 A KR20180148353 A KR 20180148353A KR 20200063380 A KR20200063380 A KR 20200063380A
Authority
KR
South Korea
Prior art keywords
electrode
shielding
disposed
light emitting
layer
Prior art date
Application number
KR1020180148353A
Other languages
English (en)
Other versions
KR102666614B1 (ko
Inventor
곽진오
임현덕
송근규
조성찬
조현민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180148353A priority Critical patent/KR102666614B1/ko
Priority claimed from KR1020180148353A external-priority patent/KR102666614B1/ko
Priority to PCT/KR2019/010727 priority patent/WO2020111452A1/ko
Priority to US17/297,950 priority patent/US20220093828A1/en
Priority to EP19890576.2A priority patent/EP3890021A4/en
Priority to CN201980078388.8A priority patent/CN113169210A/zh
Publication of KR20200063380A publication Critical patent/KR20200063380A/ko
Application granted granted Critical
Publication of KR102666614B1 publication Critical patent/KR102666614B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 제1 전극 및 상기 제1 전극과 이격되어 대향하도록 배치된 제2 전극, 상기 제1 전극과 상기 제2 전극의 적어도 일부 영역을 덮도록 배치된 제1 절연층, 상기 제1 절연층 상에 배치되고, 상기 제1 전극과 상기 제2 전극의 적어도 일부와 중첩되지 않는 차폐 전극층 및 상기 제1 전극과 상기 제2 전극 사이에서 상기 차폐 전극층과 이격되어 배치된 적어도 하나의 발광 소자를 포함하되, 적어도 하나의 상기 발광 소자는 상기 차폐 전극층이 상기 제1 전극 및 상기 제2 전극과 중첩되지 않는 영역 내에 배치될 수 있다.

Description

표시 장치{Display device}
본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 발광 소자의 정렬도 향상을 위해 배치되는 차폐전극층을 포함하는 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 표시 장치의 제조시 무기 발광 다이오드의 정렬도를 향상시키기 위해 차폐 전극층이 배치된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는, 제1 전극 및 상기 제1 전극과 이격되어 대향하도록 배치된 제2 전극, 상기 제1 전극과 상기 제2 전극의 적어도 일부 영역을 덮도록 배치된 제1 절연층, 상기 제1 절연층 상에 배치되고, 상기 제1 전극과 상기 제2 전극의 적어도 일부와 중첩되지 않는 차폐 전극층 및 상기 제1 전극과 상기 제2 전극 사이에서 상기 차폐 전극층과 이격되어 배치된 적어도 하나의 발광 소자를 포함하되, 적어도 하나의 상기 발광 소자는 상기 차폐 전극층이 상기 제1 전극 및 상기 제2 전극과 중첩되지 않는 영역 내에 배치될 수 있다.
상기 차폐 전극층은 상기 제1 전극의 적어도 일부와 중첩되도록 배치된 제1 차폐 전극 및 상기 제1 차폐 전극과 이격되어 상기 제2 전극의 적어도 일부와 중첩되도록 배치된 제2 차폐 전극을 포함할 수 있다.
상기 제1 전극과 상기 제2 전극, 및 상기 제1 차폐 전극 및 상기 제2 차폐 전극은 각각 상기 발광 소자의 양 단부를 가로지르는 일 방향으로 서로 이격되어 배치되고, 상기 제1 전극과 상기 제2 전극이 이격된 거리는 상기 제1 차폐 전극과 상기 제2 차폐 전극이 이격된 거리보다 짧을 수 있다.
상기 발광 소자의 상기 일 방향으로 측정된 길이는 상기 제1 전극과 상기 제2 전극이 이격된 거리보다 길되, 상기 제1 차폐 전극과 상기 제2 차폐 전극이 이격된 거리보다 짧을 수 있다.
상기 제1 전극, 상기 발광 소자의 일 단부 및 상기 제1 차폐 전극의 적어도 일 단부와 접촉하는 제1 접촉 전극 및 상기 제2 전극, 상기 발광 소자의 타 단부 및 상기 제2 차폐 전극의 적어도 일 단부와 접촉하는 제2 접촉 전극을 더 포함할 수 있다.
상기 제1 차폐 전극 및 상기 제2 차폐 전극 상의 적어도 일부 영역에 배치되는 제2 절연층을 포함하고, 상기 제1 접촉 전극과 상기 제2 접촉 전극은 적어도 일부가 상기 제2 절연층의 상면에 배치될 수 있다.
상기 차폐 전극층은 상기 제1 전극과 상기 제2 전극 사이에 배치되어 상기 제1 전극과 상기 제2 전극이 연장된 방향으로 이격된 적어도 하나의 차폐 전극 패턴을 포함하고, 상기 제1 절연층은 상기 제1 전극 및 상기 제2 전극과 상기 차폐 전극 패턴을 상호 절연시킬 수 있다.
상기 차폐 전극 패턴은 상기 제1 전극 및 상기 제2 전극과 중첩되지 않도록 배치될 수 있다.
상기 차폐 전극 패턴은 상기 제1 전극과 상기 제2 전극이 서로 대향하는 각 측면과 부분적으로 중첩될 수 있다.
상기 차폐 전극 패턴의 상기 제1 전극과 상기 제2 전극이 이격된 방향으로 측정된 폭은 상기 제1 전극과 상기 제2 전극 사이의 거리보다 클 수 있다.
상기 발광 소자는 상기 제1 전극과 상기 제2 전극이 연장된 방향으로 이격되어 배치된 상기 차폐 전극 패턴 사이에 배치될 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는, 제1 방향으로 연장되고, 상기 제1 방향과 다른 제2 방향으로 이격된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극의 적어도 일부 영역을 덮도록 배치된 제1 절연층, 상기 제1 절연층 상에서 상기 제1 방향으로 연장되어 배치되고, 상기 제1 전극과 상기 제2 전극의 적어도 일부와 중첩되지 않는 차폐 전극층 및 상기 제1 전극과 상기 제2 전극 사이에서 상기 차폐 전극층과 이격되어 배치되고, 양 단부가 각각 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결된 적어도 하나의 발광 소자를 포함할 수 있다.
상기 차폐 전극층은 상기 제1 전극 상에 배치되고 상기 제1 전극의 적어도 일부와 중첩되지 않도록 형성되는 적어도 하나의 제1 함몰패턴부를 포함하는 제1 차폐 전극 및 상기 제2 전극 상에 배치되고 상기 제2 전극의 적어도 일부와 중첩되지 않도록 형성되는 적어도 하나의 제2 함몰패턴부를 포함하는 제2 차폐 전극을 포함할 수 있다.
상기 제1 함몰패턴부는 상기 제1 전극의 상기 제2 전극과 대향하는 일 면으로부터 상기 제1 전극의 타 면을 향해 함몰되고, 상기 제2 함몰패턴부는 상기 제2 전극의 상기 제1 전극과 대향하는 일 면으로부터 상기 제2 전극의 타 면을 향해 함몰될 수 있다.
상기 제1 함몰패턴부와 상기 제2 함몰패턴부는 서로 이격되어 대향하도록 배치되며, 상기 발광 소자는 상기 제1 함몰패턴부와 상기 제2 함몰패턴부 사이에 배치될 수 있다.
상기 차폐 전극층은 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 적어도 하나의 차폐 전극 패턴부를 포함하고, 상기 차폐 전극 패턴부는 이웃하는 다른 상기 차폐 전극 패턴부와 이격될 수 있다.
상기 차폐 전극 패턴부는 상기 제1 전극 및 상기 제2 전극과 중첩되지 않고, 상기 차폐 전극 패턴부가 이격된 영역에는 상기 제1 절연층이 노출되어 상기 제1 방향으로 패턴을 형성할 수 있다.
상기 차폐 전극 패턴부의 상기 제2 방향으로 측정된 폭은 상기 제1 전극과 상기 제2 전극 사이의 거리보다 크고, 상기 차폐 전극 패턴부는 상기 제1 전극 및 상기 제2 전극과 부분적으로 중첩될 수 있다.
상기 제1 전극은 상기 제2 전극과 대향하는 일 측면의 적어도 일부 영역이 돌출된 제1 돌출부패턴을 포함하고, 상기 제2 전극은 상기 제1 전극과 대향하는 일 측면의 적어도 일부 영역이 돌출된 제2 돌출부패턴을 포함할 수 있다.
상기 제1 돌출부패턴과 상기 제2 돌출부패턴은 서로 이격되어 대향하도록 배치되며, 상기 발광 소자는 일 단부가 상기 제1 돌출부패턴과 전기적으로 연결되고, 타 단부는 상기 제2 돌출부패턴과 전기적으로 연결될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 무기 발광다이오드의 정렬영역에 인접하여 배치되거나, 정렬되지 않는 영역에 패턴을 형성하며 배치되는 차폐전극을 포함할 수 있다. 차폐 전극은 무기 발광다이오드를 정렬할 때 전계가 형성되지 않는 영역을 형성함으로써, 차폐 전극이 배치되지 않는 영역에만 무기 발광 다이오드가 선택적으로 정렬될 수 있다.
이에 따라, 표시 장치는 차폐 전극이 배치되지 않은 영역에 높은 정렬도를 갖도록 무기 발광 다이오드가 정렬될 수 있다. 무기 발광 다이오드가 높은 정렬도로 정렬된 표시 장치는 화소별 발광 균일도가 향상되고, 무기 발광 다이오드를 손실율이 감소될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2 및 도 3은 일 실시예예 따른 표시 장치의 단면을 나타내는 개략도이다.
도 4는 도 1의 Ia-Ia'선, Ⅱa-Ⅱa' 선 및 Ⅲa-Ⅲa' 선을 따라 자른 단면도이다.
도 5는 도 1의 Ⅱb-Ⅱb' 선을 따라 다른 단면도이다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 7은 다른 실시예에 따른 발광 소자의 개략도이다.
도 8은 다른 실시예에 따른 전극 사이에 배치된 발광 소자의 단면을 도시하는 개략도이다.
도 9 내지 도 15는 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 도시하는 단면도들이다.
도 16은 다른 실시예에 따른 표시 장치의 평면도이다.
도 17은 도 16의 표시 장치의 일 단면을 나타내는 개략도이다.
도 18 내지 도 20은 다른 실시예에 따른 표시 장치의 일 단면을 나타내는 개략도이다.
도 21은 일 실시예에 따른 제3 절연층을 포함하는 표시 장치의 단면도이다.
도 22는 다른 실시예에 따른 표시 장치의 평면도이다.
도 23은 도 22의 Ⅱc-Ⅱc'선을 따라 자른 단면의 개략도이다.
도 24는 도 22의 Ⅱd-Ⅱd'선을 따라 자른 단면의 개략도이다.
도 25는 다른 실시예에 따른 표시 장치의 평면도이다.
도 26은 도 25의 Ⅱe-Ⅱe'선을 따라 자른 단면도이다.
도 27은 다른 실시예에 따른 표시 장치의 평면도이다.
도 28은 도 27의 Ⅱf-Ⅱf'선을 따라 자른 단면도이다.
도 29 내지 도 32는 다른 실시예에 따른 표시 장치의 평면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 표시 장치(10)는 복수의 화소(PX)를 포함할 수 있다. 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
복수의 화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있으나, 이에 제한되지 않는다. 경우에 따라서는 각 서브 화소(PXn)들이 동일한 색의 광을 발광할 수도 있다. 또한, 도 1에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 소자(300)가 배치되는 정렬 영역(AA)과 비정렬 영역(NAA)을 포함할 수 있다. 정렬 영역(AA)은 후술하는 차폐 전극층(800)이 배치되지 않고 노출된 전극(210, 220) 상에 발광 소자(300)들이 정렬된 영역으로 정의될 수 있다. 비정렬 영역(NAA)은 정렬 영역(AA) 이외의 영역으로, 발광 소자(300)가 정렬되지 않는 영역으로 정의될 수 있다.
한편, 본 명세서에서 '노출된', 또는 '노출시키는' 등의 용어는 제1 부재 및 제2 부재가 두께방향으로 부분적으로 중첩되지 않는 영역을 포함하는 것을 의미하며, 반드시 어느 한 부재가 외부로 드러나지 않더라도 상기 용어에 의해 해석될 수 있다. 즉, 제1 부재와 제2 부재 사이에 적어도 하나 이상의 부재가 배치되더라도, 제1 부재와 제2 부재가 두께 방향으로 중첩되지 않는 영역이 배치되는 경우, 어느 한 부재에 의해 다른 부재가 '노출된' 또는 '노출시키는' 것으로 해석될 수 있다.
일 실시예에 따른 표시 장치(10)는 각 화소(PX) 또는 서브 화소(PXn)에 배치되는 전극(210, 220)의 적어도 일부를 노출시키는 차폐 전극층(800)을 포함할 수 있다. 차폐 전극층(800)은 전극(210, 220)의 적어도 일부를 노출시키며, 부분적으로 중첩되도록 배치될 수 있다. 상기 전극(210, 220)이 노출된 영역에서 발광 소자(300)가 정렬되어 정렬 영역(AA)이 형성된다. 또한, 상기 전극(210, 220) 상에서 차폐 전극층(800)이 덮는 영역을 포함하여, 정렬 영역(AA) 이외의 영역에 비정렬 영역(NAA)이 형성된다.
표시 장치(10)의 제조 공정에서, 발광 소자(300)를 정렬하기 위해 전극(210, 220) 상에 전계를 형성하는 공정을 수행한다. 상기 전계는 전극(210, 220)에 정렬신호를 인가함으로써 형성될 수 있는데, 차폐 전극층(800)은 정렬신호에 의해 형성되는 전계를 차단시킬 수 있다. 즉, 차폐 전극층(800)이 전극(210, 220)을 덮는 영역에는 전계가 형성되지 않고, 그 이외에 전극(210, 220)이 노출된 영역에만 전계가 형성될 수 있다. 이에 따라, 표시 장치(10)의 제조 공정에서 특정 영역에 선택적으로 발광 소자(300)를 정렬시킴으로써, 표시 장치(10)에 배치된 발광 소자(300)의 정렬도를 향상시킬 수 있다. 보다 자세한 설명은 후술하기로 한다.
표시 장치(10)의 서브 화소(PXn)는 복수의 격벽(400), 복수의 전극(210, 220)과 발광 소자(300)를 포함하고, 전극(210, 220) 상의 적어도 일부 영역에는 중첩되지 않는 차폐 전극층(800) 등을 포함할 수 있다.
복수의 전극(210, 220)은 발광 소자(300)들과 전기적으로 연결되고, 발광 소자(300)가 발광하도록 소정의 전압을 인가 받을 수 있다. 또한, 각 전극(210, 220)의 적어도 일부는 발광 소자(300)를 정렬하기 위해, 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수 있다.
도 1을 참조하여 구체적으로 설명하면, 복수의 전극(210, 220)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(210)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(PXn)를 따라 공통으로 연결된 공통전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(300)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
제1 전극(210)과 제2 전극(220)은 각각 제1 방향(D1)으로 연장되어 배치되는 전극 줄기부(210S, 220S)와 전극 줄기부(210S, 220S)에서 제1 방향(D1)과 교차하는 방향인 제2 방향(D2)으로 연장되어 분지되는 적어도 하나의 전극 가지부(210B, 220B)를 포함할 수 있다.
구체적으로, 제1 전극(210)은 제1 방향(D1)으로 연장되어 배치되는 제1 전극 줄기부(210S)와 제1 전극 줄기부(210S)에서 분지되되, 제2 방향(Y축 방향)으로 연장되는 적어도 하나의 제1 전극 가지부(210B)를 포함할 수 있다.
임의의 일 화소의 제1 전극 줄기부(210S)는 동일 행에 속하는(예컨대, 제1 방향(D1)으로 인접한) 이웃하는 서브 화소의 제1 전극 줄기부(210S)와 실질적으로 동일 직선 상에 놓일 수 있다. 다시 말해, 일 화소의 제1 전극 줄기부(210S)는 양 단이 각 서브 화소(PXn) 사이에서 이격되어 종지하되, 이웃 화소의 제1 전극 줄기부(210S)는 상기 일 화소의 제1 전극 줄기부(210S)의 연장선에 정렬될 수 있다. 이에 따라, 각 서브 화소(PXn)에 배치되는 제1 전극 줄기부(210S)는 각 제1 전극 가지부(210B)에 서로 다른 전기 신호를 인가할 수 있고, 제1 전극 가지부(210B)는 각각 별개로 구동될 수 있다.
제1 전극 가지부(210B)는 제1 전극 줄기부(210S)의 적어도 일부에서 분지되고, 제2 방향(D2)으로 연장되어 배치되되, 제1 전극 줄기부(210S)에 대향되어 배치되는 제2 전극 줄기부(220S)와 이격된 상태에서 종지될 수 있다.
제2 전극(220)은 제1 방향(D1)으로 연장되어 제1 전극 줄기부(210S)와 이격되어 대향하도록 배치되는 제2 전극 줄기부(220S)와 제2 전극 줄기부(220S)에서 분지되되, 제2 방향(D2)으로 연장되어 배치되는 제2 전극 가지부(220B)를 포함할 수 있다. 다만, 제2 전극 줄기부(220S)는 타 단부가 제1 방향(D1)으로 인접한 복수의 서브 화소(PXn)로 연장될 수 있다. 이에 따라, 임의의 일 화소 제2 전극 줄기부(220S)는 양 단이 각 화소(PX) 사이에서 이웃 화소의 제2 전극 줄기부(220S)의 일 단에 연결될 수 있다.
제2 전극 가지부(220B)는 제1 전극 가지부(210B)와 이격되어 대향하고, 제1 전극 줄기부(210S)와 이격된 상태에서 종지될 수 있다. 즉, 제2 전극 가지부(220B)는 일 단부가 제2 전극 줄기부(220S)와 연결되고, 타 단부는 제1 전극 줄기부(210S)와 이격된 상태로 서브 화소(PXn) 내에 배치될 수 있다.
또한, 제1 전극 가지부(210B)는 각 서브 화소(PXn)에 하나 이상 배치될 수 있다. 도 1에서는 두개의 제1 전극 가지부(210B)가 배치되고, 그 사이에 제2 전극 가지부(220B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않으며, 더 많은 수의 제1 전극 가지부(210B)가 배치되거나, 하나의 제1 전극 가지부(210B)가 배치되고 두개의 제2 전극 가지부(220B)가 배치될 수도 있다. 몇몇 실시예에서, 제1 전극 가지부(210B)들 사이에 제2 전극 가지부(220B)가 배치되어, 각 서브 화소(PXn)는 제2 전극 가지부(220B)를 기준으로 대칭구조를 가질 수 있다. 다만, 이에 제한되지 않는다.
복수의 격벽(400)은 각 서브 화소(PXn)간의 경계에 배치되는 제3 격벽(430), 각 전극(210, 220) 하부에 배치되는 제1 격벽(410) 및 제2 격벽(420)을 포함할 수 있다. 도면에서는 제1 전극(210)과 제2 전극(220)만이 도시되어 제1 격벽(410) 및 제2 격벽(420)이 도시되지 않았으나, 각 서브 화소(PXn)에는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)와 실질적으로 동일한 형상을 갖는 제1 격벽(410) 및 제2 격벽(420)이 배치될 수 있다. 즉, 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 각각 제1 격벽(410)과 제2 격벽(420) 상에 배치된 것으로 이해될 수 있다.
제3 격벽(430)은 제1 서브 화소(PX1)와 제2 서브 화소(PX2), 제3 서브 화소(PX2)와 제3 서브 화소(PX3)의 경계에 배치될 수 있다. 복수의 제1 전극 줄기부(210S)는 각 단부가 제3 격벽(430)을 기준으로 서로 이격되어 종지할 수 있다. 제3 격벽(430)은 제2 방향(D2)으로 연장되어 제1 방향(D1)으로 배열된 서브 화소(PXn)들의 경계에 배치될 수 있다. 다만 이에 제한되지 않으며, 제3 격벽(430)은 제1 방향(D1)으로 연장되어 제2 방향(D2)으로 배열된 서브 화소(PXn)들의 경계에도 배치될 수 있다. 즉, 복수의 서브 화소(PXn)는 제3 격벽(430)을 기준으로 구분될 수 있다. 제3 격벽(430)은 제1 격벽(410) 및 제2 격벽(420)과 동일한 재료를 포함하여 실질적으로 동일한 공정에서 형성될 수 있다. 복수의 격벽(400)들에 대한 보다 자세한 설명은 다른 도면을 참조하여 후술하기로 한다.
도 1에서는 도시하지 않았으나, 각 서브 화소(PXn)에는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)를 포함하여 서브 화소(PXn)를 전면적으로 덮는 제1 절연층(510)이 배치될 수 있다. 제1 절연층(510)은 각 전극(210, 220)을 보호함과 동시에 이들이 직접 접촉하지 않도록 상호 절연시킬 수 있다.
차폐 전극층(800)은 제1 절연층(510) 상에 배치된다. 차폐 전극층(800)과 전극(210, 220)은 이들 사이에 배치된 제1 절연층(510)에 의해 직접적으로 접촉되지 않을 수 있다. 다만, 후술할 바와 같이, 접촉 전극(260)에 의해 서로 전기적으로 연결될 수 있다.
차폐 전극층(800)은 제1 전극(210) 상에 배치되는 제1 차폐 전극(810)과 제2 전극(220) 상에 배치되는 제2 차폐 전극(820)을 포함할 수 있다. 제1 차폐 전극(810)과 제2 차폐 전극(820)은 전극 줄기부(210S, 220S)와 전극 가지부(210B, 220B) 상에서 이들을 덮도록 배치될 수 있다. 즉, 제1 및 제2 차폐 전극(810, 820)도 줄기부와 가지부를 포함하여, 제1 및 제2 전극(210, 220)과 실질적으로 동일한 패턴을 형성할 수도 있다.
일 실시예에 따르면, 제1 차폐 전극(810)은 제1 차폐 전극 줄기부(810S)와 제1 차폐 전극 가지부(810B)를 포함하고, 제2 차폐 전극(820)은 제2 차폐 전극 줄기부(820S)와 제2 차폐 전극 가지부(820B)를 포함할 수 있다.
제1 차폐 전극 줄기부(810S)와 제2 차폐 전극 줄기부(820S)는 각각 제1 방향(D1)으로 연장되고, 제2 방향(D2)으로 서로 이격될 수 있다. 즉, 제1 및 제2 차폐 전극 줄기부(810S, 820S)는 각각 제1 및 제2 전극 줄기부(210S, 220B)와 실질적으로 동일한 형상을 가질 수 있다. 특히, 제1 차폐 전극 줄기부(810S)는 이웃하는 서브 화소(PXn)의 경계에서 제3 격벽(430)에 이격되어 종지하고, 제2 차폐 전극 줄기부(820S)는 이웃하는 서브 화소(PXn)를 넘어 연장될 수 있다.
제1 차폐 전극 가지부(810B)와 제2 차폐 전극 가지부(820B)는 각각 줄기부로부터 분지되어 제2 방향(D2)으로 연장될 수 있다. 제1 및 제2 차폐 전극 가지부(810B, 820B)는 각각 제1 및 제2 전극 가지부(210B, 220B)와 실질적으로 동일한 형상을 가질 수 있다. 즉, 제1 및 제2 차폐 전극 가지부(810B, 820B)는 제2 방향(D2)으로 연장되어 서로 이격되어 대향할 수 있다.
한편, 일 실시예에 따르면, 제1 및 제2 차폐 전극(810, 820)은 측면의 적어도 일부 영역이 함몰된 패턴을 형성할 수 있다. 제1 및 제2 차폐 전극(810, 820)은 측면의 일부 영역이 함몰된 함몰패턴부(810C, 820C)를 포함하고, 함몰패턴부(810C, 820C)와 중첩된 영역의 전극(210, 220)은 부분적으로 노출될 수 있다. 즉, 제1 및 제2 차폐 전극(810, 820)은 전극(210, 220)의 적어도 일부와 중첩되지 않도록 함몰패턴부(810C, 820C)가 형성될 수 있다.
구체적으로, 제1 및 제2 차폐 전극 가지부(810B, 820B)는 적어도 일 측면, 예컨대 이들이 서로 대향하는 측면에는 함몰패턴부(810C, 820C)가 형성될 수 있다. 제1 차폐 전극 가지부(810B)가 제2 차폐 전극 가지부(820B)와 대향하는 일 측면에서, 상기 일 측면으로부터 제1 차폐 전극 가지부(810B)의 중심부를 향해 함몰된 제1 함몰패턴부(810C)가 형성될 수 있다. 제2 차폐 전극 가지부(820B)는 제1 차폐 전극 가지부(810B)와 대향하는 양 측면에서, 상기 양 측면으로부터 제2 차폐 전극 가지부(820B)의 중심부를 향해 함몰된 제2 함몰패턴부(820C)가 형성될 수 있다.
제1 함몰패턴부(810C)와 제2 함몰패턴부(820C)는 서로 이격되어 대향하고, 각각 이들과 중첩되는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 부분적으로 노출될 수 있다. 상기 노출된 영역에서 발광 소자(300)가 정렬되어, 발광 소자(300)의 양 단부는 각각 제1 전극 가지부(210B)와 제2 전극 가지부(220B)에 전기적으로 연결될 수 있다. 즉, 제1 함몰패턴부(810C)와 제2 함몰패턴부(820C)가 서로 이격되어 대향함으로써 형성되는 영역은 정렬 영역(AA)일 수 있다.
반면에, 제1 함몰패턴부(810C)와 제2 함몰패턴부(820C)가 형성되지 않은 영역에는 제1 차폐 전극 가지부(810B) 및 제2 차폐 전극 가지부(820B)가 각각 제1 전극 가지부(210B)와 제2 전극 가지부(220B)를 덮도록 배치되고, 이들 사이의 영역에는 발광 소자(300)가 정렬되지 않는다. 이에 따라, 상기 영역은 비정렬 영역(NAA)일 수 있다.
다만, 차폐 전극층(800)의 구조는 이에 제한되지 않는다. 후술할 바와 같이, 차폐 전극층(800)은 표시 장치(10)의 제조 공정에서 정렬 신호에 의해 형성되는 전계를 차단하는 구조이면 특별히 제한되지 않는다. 이에 대한 자세한 설명은 다른 실시예를 참조하여 후술하기로 한다.
한편, 차폐 전극층(800)은 표시 장치(10)의 제조 공정에서 전극(210, 220)과 절연되는 플로팅 전극(Floating electrode)일 수 있다. 발광 소자(300)를 정렬하기 위해 전극(210, 220)에서 인가되는 정렬 신호는 차폐 전극층(800)에는 전달되지 않으며, 차폐 전극층(800)은 상기 정렬 신호에 의해 형성되는 전계를 차단할 수 있다. 정렬 신호를 인가받은 전극(210, 220)이 전계를 형성할 때, 차폐 전극층(800)이 배치된 영역은 전계가 차단되는 영역이고, 그 이외의 영역은 전계가 형성되어 발광 소자(300)가 정렬될 수 있다. 즉, 상술한 바와 같이, 차폐 전극층(800)이 전극(210, 220)을 덮는 영역은 비정렬 영역(NAA)이고, 전극(210, 220)이 노출된 영역은 정렬 영역(AA)로 정의될 수 있다.
일 실시예에 따른 차폐 전극층(800)은 전극(210, 220)과 실질적으로 동일한 재료를 포함할 수 있다. 예시적인 실시예에서, 차폐 전극층(800)은 알루미늄(Al), 은(Ag), 구리(Cu), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등을 포함하여, 하나의 층 또는 이중층 이상으로 형성될 수 있다.
차폐 전극층(800)은 표시 장치(10)의 제조 공정에서는 전극(210, 220)과 상호 절연되어 플로팅 전극으로써, 전계를 차단하는 기능을 수행할 수 있다. 반면에, 최종적으로 제조된 표시 장치(10)에서, 차폐 전극층(800)은 후술하는 접촉 전극(260)을 통해 전극(210, 220)과 전기적으로 연결될 수 있다. 표시 장치(10)의 제조시에는 전계를 차단함으로써 발광 소자(300)가 정렬되는 영역을 제어할 수 있고, 표시 장치(10)에서는 전극(210, 220)과 전기적으로 연결되어 구동 신호를 전달받을 수 있다.
제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에는 복수의 발광 소자(300)가 정렬될 수 있다. 복수의 발광 소자(300) 중 적어도 일부는 일 단부가 제1 전극 가지부(210B)와 전기적으로 연결되고, 타 단부가 제2 전극 가지부(220B)와 전기적으로 연결될 수 있다.
복수의 발광 소자(300)들은 제2 방향(D2)으로 이격되고, 실질적으로 서로 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 거리는 특별히 제한되지 않는다. 경우에 따라서는 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다.
일 실시예에 따르면, 발광 소자(300)는 차폐 전극층(800)과 전극(210, 220)이 중첩되지 않는 영역에 배치되어 양 단부가 전극(210, 220)과 전기적으로 연결될 수 있다. 구체적으로, 제1 전극(210)과 제2 전극(220)은 각각 제1 함몰패턴부(810C) 및 제2 함몰패턴부(820C)와 중첩되는 영역에서 부분적으로 노출될 수 있다. 상술한 바와 같이, 상기 노출된 영역에서는 정렬 신호에 의해 전계가 형성되고, 상기 전계에 의해 발광 소자(300)가 정렬될 수 있다. 반면에 제1 전극(210)과 제2 전극(220)이 노출되지 않는 영역은 상기 전계가 형성되지 않고, 발광 소자(300)가 정렬되지 않을 수 있다. 이에 따라, 표시 장치(10)의 제조 공정에서, 소정의 영역에만 발광 소자(300)의 선택적인 정렬을 유도함으로써, 표시 장치(10)의 정렬도를 향상시킬 수 있다.
제1 전극 가지부(210B)와 제2 전극 가지부(220B) 상에는 각각 접촉 전극(260)이 배치될 수 있다. 다만, 접촉 전극(260)은 실질적으로 제1 절연층(510) 상에 배치되며, 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)와 부분적으로 중첩될 수 있다.
복수의 접촉 전극(260)은 제2 방향(D2)으로 연장된 형상으로 배치되며, 이들은 제1 방향(D1)으로 서로 이격되어 배치될 수 있다. 접촉 전극(260)은 상술한 제1 함몰패턴부(810C)와 제2 함몰패턴부(820C)가 이격되어 형성되는 영역에 배치되며, 제1 함몰패턴부(810C)와 제2 함몰패턴부(820C)가 배치되지 않는 영역에서는 단선되어 패터닝될 수 있다. 즉, 도면에 도시된 바와 같이 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에 배치되는 접촉 전극(260)은 제2 방향(D2)으로 배열된 패턴을 형성할 수 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서 접촉 전극(260)은 제2 방향(D2)으로 연장되어 하나의 패턴으로 형성될 수도 있다.
접촉 전극(260)은 소정을 폭을 가지며, 각 전극 가지부(210B, 220B)와 각 차폐 전극 가지부(810B, 820B) 상에서 이들을 부분적으로 덮도록 배치될 수 있다. 접촉 전극(260)은 발광 소자(300)의 적어도 일 단부와 컨택되고, 제1 전극(210) 또는 제2 전극(220)과 컨택되어 전기 신호를 인가받을 수 있다. 접촉 전극(260)은 차폐 전극(810, 820)의 일 측부에도 접촉될 수 있다. 이에 따라, 접촉 전극(260)은 각 전극(210, 220)으로부터 전달되는 전기 신호를 차폐 전극(810, 820)과 발광 소자(300)에 전달할 수 있다.
접촉 전극(260)은 발광 소자(300)의 일 단부 또는 타 단부와 접촉되는 제1 접촉 전극(261)과 제2 접촉 전극(262)을 포함할 수 있다. 제1 접촉 전극(261)은 제1 전극 가지부(210B) 상에 배치되며, 발광 소자(300)의 일 단부와 컨택되어, 상기 일 단부는 제1 전극(210)과 전기적으로 연결될 수 있다. 제2 접촉 전극(262)은 제2 전극 가지부(220B) 상에 배치되며, 발광 소자(300)의 타 단부와 컨택되어, 상기 타 단부는 제2 전극(220)과 전기적으로 연결될 수 있다.
도 1에 도시된 바와 같이, 각 서브 화소(PXn) 내에는 2개의 제1 전극 가지부(210B)가 배치되어 2개의 제1 접촉 전극(261)이 배치되고, 하나의 제2 전극 가지부(220B)가 배치되어 양 측면에 2개의 제2 접촉 전극(262)이 배치될 수 있다. 일 실시예에 따르면, 제1 접촉 전극(261)과 제2 접촉 전극(262) 각각은 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 일 측면에서 접촉할 수 있고, 이와 동시에 제1 차폐 전극(810)과 제2 차폐 전극(820)의 일 측면에서 접촉할 수 있다.
도 2 및 도 3은 일 실시예예 따른 표시 장치의 단면을 나타내는 개략도이다. 도 2는 도 1에서 발광 소자(300)의 양 단부를 포함하여 제1 방향(D1)으로 자른 단면을 나타내고, 도 3은 도 1에서 차폐 전극층(800)의 함몰패턴부(810C, 820C)를 포함하여 제2 방향(D2)으로 다른 단면을 나타낸다. 도 2 및 도 3은 일 실시예에 따른 표시 장치(10)의 단면을 개략적으로 도시한 것이며, 표시 장치(10)의 구조가 이에 제한되는 것은 아니다.
먼저, 도 2를 참조하면, 제1 전극(210)과 제2 전극(220)은 이들을 지지하는 비아층(200) 상에서 서로 이격되어 배치된다. 비아층(200)에 대한 자세한 설명은 도 4를 참조하여 후술하기로 한다. 제1 전극(210)과 제2 전극(220) 상에는 이들을 부분적으로 덮는 제1 절연층(510)이 배치되고, 제1 전극(210)과 제2 전극(220) 사이에 배치된 제1 절연층(510) 상에는 발광 소자(300)가 배치될 수 있다. 제1 전극(210)과 제2 전극(220) 상에 배치된 제1 절연층(510) 상에는 제1 차폐 전극(810)과 제2 차폐 전극(820)이 배치될 수 있다.
제1 차폐 전극(810)과 제2 차폐 전극(820)은 각각 제1 전극(210) 및 제2 전극(220)과 부분적으로 중첩되고, 이들이 서로 중첩되지 않는 영역은 함몰패턴부(810C, 820C)가 위치하는 영역일 수 있다. 제1 및 제2 접촉 전극(261, 262)은 각각 제1 및 제2 차폐 전극(810, 820), 발광 소자(300), 제1 및 제2 전극(210, 220) 및 제1 절연층(510)과 접촉할 수 있다. 제1 및 제2 접촉 전극(261, 262)은 함몰패턴부(810C, 820C)가 위치하는 영역에서 제1 전극(210) 및 제2 전극(220)에 접촉할 수 있다.
일 실시예에 따르면, 제1 접촉 전극(261)은 제1 차폐 전극(810)의 일 측부와 접촉하고, 하나의 제2 접촉 전극(262)은 제2 차폐 전극(820)의 일 측부와 접촉할 수 있다. 다만, 이에 제한되지 않으며, 경우에 따라서 제1 접촉 전극(261)은 더 넓은 폭을 갖고 제1 차폐 전극(810)의 양 측부와 접촉하고, 제2 접촉 전극(262)도 하나의 접촉 전극(262)이 양 측부와 접촉할 수도 있다.
한편, 차폐 전극층(800)은 함몰패턴부(810C, 820C)를 포함하여 제1 차폐 전극(810)과 제2 차폐 전극(820)이 이격된 거리와 제1 전극(210)과 제2 전극(220)이 이격된 거리는 서로 상이할 수 있다. 일 실시예에 따른 표시 장치(10)는 차폐 전극(810, 820)의 발광 소자(300)의 양 단부를 가로지르는 일 방향으로 측정된 거리는 각 전극(210, 220)의 일 방향으로 측정된 거리보다 길 수 있다.
구체적으로, 도 1 및 도 2에 도시된 바와 같이 발광 소자(300)가 배치된 정렬 영역(AA)에서, 각 전극(210, 220)과 각 차폐 전극(810, 820)은 발광 소자(300)의 양 단부를 가로지르는 제1 방향(D1)으로 서로 이격될 수 있다. 전극(210, 220) 간의 제1 방향(D1)으로 측정된 거리(S1)는 제1 방향(D1)으로 측정된 차폐 전극(810, 820) 간의 거리(S2)보다 짧을 수 있다.
제1 차폐 전극(810)과 제2 차폐 전극(820)은 각각 제1 전극(210) 및 제2 전극(220)과 실질적으로 동일한 패턴을 형성하되, 제1 함몰패턴부(810C)와 제2 함몰패턴부(820C)가 형성됨에 따라 일 측면이 각각 함몰되어 형성될 수 있다. 특히, 함몰패턴부(810C, 820C)가 형성된 정렬 영역(AA)에서 전극(210, 220) 간의 이격된 거리(S1)는 차폐 전극(810, 820) 간의 이격된 거리(S2) 보다 좁을 수 있다.
이에 따라, 차폐 전극(810, 820)의 일 측면, 예컨대 발광 소자(300)와 대향하는 일 측면을 기준으로 각 전극(210, 220)의 일 측면은 돌출되도록 배치되고, 상기 돌출된 영역과 중첩되는 제1 절연층(510)은 차폐 전극(810, 820)이 배치되지 않고 노출될 수 있다. 표시 장치(10)의 제조 공정에서 전극(210, 220)이 돌출되어 제1 절연층(510)이 노출된 영역에서는 전계가 형성되어 발광 소자(300)가 정렬될 수 있다.
예시적인 실시예에 따르면 정렬 영역(AA)에서 제1 전극(210)과 제2 전극(220)의 이격된 거리(S1)는 발광 소자(300)의 양 단부 사이의 거리, 즉 일 방향으로 측정된 길이(h, 도 6에 도시)보다 짧고, 제1 차폐 전극(810)과 제2 차폐 전극(820)의 이격된 거리(S2)는 발광 소자(300)의 길이(h, 도 6에 도시)보다 길 수 있다.
발광 소자(300)는 제1 전극(210) 및 제2 전극(220) 사이의 거리(S1)보다 긴 길이(h)를 가짐으로써, 제1 전극(210)과 제2 전극(220) 사이에 배치되어 양 단부가 이들과 각각 연결될 수 있다. 또한, 발광 소자(300)가 제1 차폐 전극(810) 및 제2 차폐 전극(820) 사이의 거리(S2)보다 짧은 길이(h, 도 6에 도시)를 가짐으로써 차폐 전극(810, 820)과 중첩되지 않는 전극(210, 220) 상에서 차폐 전극(810, 820)과 이격되어 정렬될 수 있다.
다만, 이에 제한되는 것은 아니며, 차폐 전극(810, 820)의 함몰패턴부(810C, 820C)가 형성되지 않은 영역의 경우, 차폐 전극(810, 820) 간의 이격된 거리는 전극(210, 220) 간의 이격된 거리와 동일하거나 이보다 짧을 수도 있다.
도 3을 참조하면, 제1 전극(210)과 제1 차폐 전극(810)이 배치된 영역의 제2 방향(D2) 단면에서는 제1 차폐 전극(810)이 패턴을 형성하며 제2 방향(D2)으로 배열되고, 이들이 이격된 사이에 복수의 발광 소자(300)들이 배치될 수 있다. 제1 차폐 전극(810)이 배치된 영역에서는 표시 장치(10)의 제조 공정에서 전계가 형성되지 않는 영역이고, 제1 차폐 전극(810)이 이격된 영역, 즉 제1 함몰패턴부(810C)가 형성된 영역은 전계가 형성되는 영역으로 이해될 수 있다. 제1 차폐 전극(810)이 형성됨에 따라, 발광 소자(300)들은 제1 함몰패턴부(810C)가 위치하는 영역에만 정렬될 수 있고, 불필요한 위치에 정렬되는 발광 소자(300)의 개수를 감소시킬 수 있다.
한편, 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 후술하는 제1 트랜지스터(120) 또는 전원 배선(161)과 전기적으로 연결될 수 있다. 도면에는 복수의 서브 화소(PXn)의 제2 전극 줄기부(220S)에 하나의 제2 전극 컨택홀(CNTS)이 형성된 것을 도시하고 있다. 다만, 이에 제한되지 않으며, 경우에 따라서는 각 서브 화소(PXn) 마다 제2 전극 컨택홀(CNTD)이 형성될 수 있다.
또한, 도 1에서는 도시하지 않았으나, 표시 장치(10)는 각 전극(210, 220) 및 발광 소자(300)의 적어도 일부를 덮도록 배치되는 제2 절연층(520, 도 4에 도시) 및 패시베이션층(550, 도 4에 도시)을 포함할 수 있다. 이들 간의 배치와 구조 등은 도 4를 참조하여 후술한다.
표시 장치(10)는 도 1에 도시된 각 전극(210, 220)의 하부에 위치하는 회로소자층을 더 포함할 수 있다. 이하에서는 다른 도면을 참조하여 이에 대하여 상세히 서술하기로 한다.
도 4는 도 1의 Ia-Ia'선, Ⅱa-Ⅱa' 선 및 Ⅲa-Ⅲa' 선을 따라 자른 단면도이다. 도 5는 도 1의 Ⅱb-Ⅱb' 선을 따라 다른 단면도이다. 도 4 및 도 5는 제1 서브 화소(PX1)의 단면도만을 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다. 도 4는 임의의 발광 소자(300)의 일 단부와 타 단부를 가로지르는 단면을 도시한다.
도 1 및 도 4를 참조하면, 표시 장치(10)는 기판(110), 버퍼층(115), 제1 및 제2 브릿지 패턴(181, 182), 제1 및 제2 트랜지스터(120, 140)와 제1, 제2 트랜지스터(120, 140) 상에 배치된 전극(210, 220)과 발광 소자(300)를 포함할 수 있다.
구체적으로, 기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
제1 및 제2 브릿지 패턴(181, 182)은 기판(110) 상에 배치될 수 있다. 제1 브릿지 패턴(181)은 후술하는 제1 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 제2 브릿지 패턴(182)은 제2 트랜지스터(140)의 제2 드레인 전극(143)과 전기적으로 연결될 수 있다.
제1 브릿지 패턴(181)과 제2 브릿지 패턴(182)은 각각 제1 트랜지스터(120)의 제1 활성물질층(126) 및 제2 트랜지스터(140)의 제2 활성물질층(146)과 중첩하도록 배치된다. 제1 및 제2 브릿지 패턴(181, 182)은 광을 차단하는 재료를 포함하여, 제1 및 제2 활성물질층(126, 146)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 제1 및 제2 브릿지 패턴(181, 182)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다.
버퍼층(115)은 제1 및 제2 브릿지 패턴(181, 182)과 기판(110) 상에 배치된다. 버퍼층(115)은 제1 및 제2 브릿지 패턴(181, 182)을 포함하여, 기판(110)을 전면적으로 덮도록 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 또한, 버퍼층(115)은 제1 및 제2 브릿지 패턴(181, 182)과 제1 및 제2 활성물질층(126, 146)을 상호 절연시킬 수 있다.
버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 트랜지스터(120)의 제1 활성물질층(126), 제2 트랜지스터(140)의 제2 활성물질층(146) 및 보조물질층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
반도체층 상에는 제1 게이트 절연막(170)이 배치된다. 제1 게이트 절연막(170)은 반도체층을 포함하여 버퍼층(115)을 전면적으로 덮도록 배치될 수 있다. 제1 게이트 절연막(170)은 제1 및 제2 트랜지스터(120, 140)의 게이트 절연막으로 기능할 수 있다.
제1 게이트 절연막(170) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 게이트 절연막(170) 상에서 제1 트랜지스터(120)의 제1 활성물질층(126) 상에 배치된 제1 게이트 전극(121), 제2 트랜지스터(140)의 제2 활성물질층(146) 상에 배치된 제2 게이트 전극(141) 및 보조물질층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다.
제1 도전층 상에는 층간절연막(190)이 배치된다. 층간절연막(190)은 층간 절연막의 기능을 수행할 수 있다. 또한, 층간절연막(190)은 유기 절연 물질을 포함하고 표면 평탄화 기능을 수행할 수도 있다.
층간절연막(190) 상에는 제2 도전층이 배치된다. 제2 도전층은 제1 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함한다.
제1 드레인 전극(123)과 제1 소스 전극(124)은 층간절연막(190)과 제1 게이트 절연막(170)을 관통하는 컨택홀을 통해 제1 활성물질층(126)과 전기적으로 연결될 수 있다. 제2 드레인 전극(143)과 제2 소스 전극(144)은 층간절연막(190)과 제1 게이트 절연막(170)을 관통하는 컨택홀을 통해 제2 활성물질층(146)과 전기적으로 연결될 수 있다. 또한, 제1 드레인 전극(123)과 제2 드레인 전극(143)은 또 다른 컨택홀을 통해 각각 제1 브릿지 패턴(181) 및 제2 브릿지 패턴(182)과 전기적으로 연결될 수 있다.
제2 도전층 상에는 비아층(200)이 배치된다. 비아층(200)은 유기 절연 물질을 포함하여 표면 평탄화 기능을 수행할 수 있다.
비아층(200) 상에는 복수의 격벽(410, 420, 430)이 배치된다. 복수의 격벽(410, 420, 430)은 각 서브 화소(PXn) 내에서 서로 이격되어 배치될 수 있다. 복수의 격벽(410, 420, 430)은 서브 화소(PXn)의 중심부에 인접하여 배치된 제1 격벽(410) 및 제2 격벽(420), 서브 화소(PXn)간의 경계에 배치된 제3 격벽(430)을 포함할 수 있다.
제3 격벽(430)은 각 서브 화소(PXn)의 경계를 구분하는 격벽일 수 있다. 제3 격벽(430)은 표시 장치(10)의 제조 시, 잉크젯 프린팅법(Inkjet printing)을 이용하여 유기물질 또는 용매를 분사할 때, 상기 유기물질 또는 용매가 서브 화소(PXn)의 경계를 넘지 않도록 차단하는 기능을 수행할 수 있다. 또는, 표시 장치(10)가 다른 부재를 더 포함하는 경우, 제3 격벽(430) 상에 상기 부재가 배치되어 제3 격벽(430)이 이를 지지하는 기능을 수행할 수도 있다. 다만, 이에 제한되는 것은 아니다.
제1 격벽(410)과 제2 격벽(420)은 서로 이격되어 대향하도록 배치된다. 제1 격벽(410) 상에는 제1 전극(210)이, 제2 격벽(420) 상에는 제2 전극(220)이 배치될 수 있다. 도 1과 도 4를 참조하면, 제1 격벽(410) 상에는 제1 전극 가지부(210B)가, 제2 격벽(420) 상에는 제2 격벽(420)이 배치된 것으로 이해될 수 있다. 즉, 제1 격벽(410)과 제2 격벽(420)은 도 1을 기준으로 제2 방향(D2)으로 연장되어 제1 방향(D1)으로 이격되어 배치될 수 있다.
도 4에서는 제1 내지 제3 격벽(410, 420, 430)이 하나씩 배치된 것을 도시하고 있으나, 이에 제한되지 않는다. 도 1과 같이 하나의 서브 화소(PXn) 내에 2개의 제1 전극 가지부(210B)가 배치되는 경우, 2개의 제1 격벽(410)과 하나의 제2 격벽(420)이 배치될 수 있으며, 각 서브 화소(PXn)는 더 많은 수의 격벽(410, 420, 430)을 포함할 수 있다.
상술한 바와 같이, 제1 격벽(410), 제2 격벽(420) 및 제3 격벽(430)은 실질적으로 동일한 공정에서 형성될 수 있다. 이에 따라, 격벽(410, 420, 430)은 하나의 격자형 패턴을 이룰 수도 있다. 복수의 격벽(410, 420, 430)은 폴리이미드(Polyimide, PI)를 포함할 수 있다.
복수의 격벽(410, 420, 430)은 비아층(200)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 격벽(410, 420, 430)은 발광 소자(300)가 배치된 평면을 기준으로 상부로 돌출될 수 있고, 상기 돌출된 부분은 적어도 일부가 경사를 가질 수 있다. 돌출된 구조의 격벽(410, 420, 430)의 형상은 특별히 제한되지 않는다. 도면에 도시된 바와 같이, 제1 격벽(410)과 제2 격벽(420)은 동일한 높이로 돌출되되, 제3 격벽(430)은 더 높은 위치까지 돌출된 형상을 가질 수 있다.
제1 격벽(410)과 제2 격벽(420) 상에는 반사층(211, 221)이 배치되고, 반사층(211, 221) 상에는 전극층(212, 222)이 배치될 수 있다. 반사층(211, 221)과 전극층(212, 222)은 각각 전극(210, 220)을 구성할 수 있다.
반사층(211, 221)은 제1 반사층(211)과 제2 반사층(221)을 포함한다. 제1 반사층(211)은 제1 격벽(410)을 덮으며, 일부는 비아층(200)을 관통하는 컨택홀을 통해 제1 드레인 전극(124)과 전기적으로 연결된다. 제2 반사층(221)은 제2 격벽(420)을 덮으며, 일부는 비아층(200)을 관통하는 컨택홀을 통해 전원 전극(162)과 전기적으로 된다. 제1 반사층(211)이 연결되는 상기 컨택홀은 도 1의 제1 전극 컨택홀(CNTD)이고, 제2 반사층(221)이 연결되는 상기 컨택홀은 도 1의 제2 전극 컨택홀(CNTS)일 수 있다.
반사층(211, 221)은 반사율이 높은 물질을 포함하여 발광 소자(300)에서 방출되는 방출광(EL)을 반사시킬 수 있다. 일 예로, 반사층(211, 221)은 은(Ag), 구리(Cu), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
전극층(212, 222)은 제1 전극층(212)과 제2 전극층(222)을 포함한다. 전극층(212, 222)은 실질적으로 반사층(211, 221)과 동일한 패턴을 가질 수 있다. 제1 반사층(211) 및 제1 전극층(212)은 제2 반사층(221) 및 제2 전극층(222)과 서로 이격되도록 배치된다.
전극층(212, 222)은 투명성 전도성 물질을 포함하여 발광 소자(300)에서 방출되는 방출광(EL)이 반사층(211, 221)으로 입사될 수 있다. 일 예로, 전극층(212, 222)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 반사층(211, 221)과 전극층(212, 222)은 ITO, IZO, ITZO 등과 같은 투명도전층과 은, 구리와 같은 금속층이 각각 한층 이상 적층된 구조를 이룰 수 있다. 일 예로, 반사층(211, 221)과 전극층(212, 222)은 ITO/은(Ag)/ITO/IZO의 적층구조를 형성할 수도 있다.
제1 반사층(211)과 제1 전극층(212)은 제1 전극(210)을 구성하고, 제2 반사층(221)과 제2 전극층(222)은 제2 전극(220)을 구성할 수 있다. 제1 전극(210)과 제2 전극(220)은 각각 제1 전극층(212) 및 제2 전극층(222)을 통해 제1 트랜지스터(120)와 전원 전극(162)에서 전달되는 전기 신호를 발광 소자(300)에 전달할 수 있다.
한편, 몇몇 실시예에서, 제1 전극(210)과 제2 전극(220)은 하나의 층으로 형성될 수 있다. 즉, 반사층(211, 221)과 전극층(212, 222)이 하나의 단일층으로 형성되어 발광 소자(300)에 전기 신호를 전달함과 동시에 방출광(EL)을 반사할 수 있다. 예시적인 실시예에서, 제1 전극(210)과 제2 전극(220)은 반사율이 높은 전도성 물질을 포함할 수 있다. 일 예로, 제1 전극(210) 및 제2 전극(220)은 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 다만 이에 제한되는 것은 아니다.
제1 전극(210)과 제2 전극(220) 상에는 이들을 부분적으로 덮는 제1 절연층(510)이 배치된다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 상면을 대부분 덮도록 배치되되, 제1 전극(210)과 제2 전극(220)의 일부를 노출시킬 수 있다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)이 이격된 공간과, 제1 전극(210) 및 제2 전극(220)의 상기 공간 반대편 영역도 부분적으로 덮도록 배치될 수 있다.
제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 비교적 평탄한 상면이 노출되도록 배치되며, 각 전극(210, 220)이 제1 격벽(410)과 제2 격벽(420)의 경사진 측면과 중첩하도록 배치된다. 제1 절연층(510)은 발광 소자(300)가 배치되도록 평탄한 상면을 형성하고, 상기 상면이 제1 전극(210)과 제2 전극(220)을 향해 일 방향으로 연장된다. 제1 절연층(510)의 상기 연장된 부분은 제1 전극(210)과 제2 전극(220)의 경사진 측면에서 종지한다. 이에 따라, 후술하는 접촉 전극(260)은 상기 노출된 제1 전극(210) 및 제2 전극(220)과 접촉하고, 제1 절연층(510)의 평탄한 상면에서 발광 소자(300)와 원활하게 접촉할 수 있다.
제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 제1 절연층(510) 상에 배치되는 발광 소자(300)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 또한, 제1 절연층(510)은 표시 장치(10)의 제조 공정에서 제1 전극(210) 및 제2 전극(220)과 차폐 전극층(800)을 절연시키는 기능을 수행할 수 있다. 상술한 바와 같이, 차폐 전극층(800)과 전극(210, 220)이 절연됨으로써, 이들이 중첩되는 영역에서는 정렬 신호에 의한 전계가 형성되지 않을 수 있다. 제1 절연층(510)은 이들 사이에 배치되어 차폐 전극층(800)과 전극(210, 220)을 상호 절연시킬 수 있다.
제1 절연층(510) 상에는 발광 소자(300) 또는 차폐 전극층(800)이 배치된다.
발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이의 제1 절연층(510) 상에 적어도 하나 배치될 수 있다. 발광 소자(300)는 비아층(200)에 수평한 방향으로 복수의 층들이 배치될 수 있다. 후술할 바와 같이, 발광 소자(300)는 제1 도전형 반도체(310), 활성층(330), 제2 도전형 반도체(320) 및 전극 물질층(370)을 포함할 수 있으며, 일 실시예에 따른 발광 소자(300)는 상기 복수의 층들이 비아층(200)에 수평한 방향으로 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(300)의 복수의 층들이 배치된 순서는 반대방향일 수도 있다. 또한 경우에 따라서 발광 소자(300)가 다른 구조를 갖는 경우, 복수의 층들은 비아층(200)에 수직한 방향으로 배치될 수도 있다. 이에 대한 설명은 다른 도면을 참조하여 후술한다.
차폐 전극층(800)은 제1 전극(210)과 제2 전극(220) 상에 배치된 제1 절연층(510)과 부분적으로 중첩되도록 배치될 수 있다. 도 4에 도시된 바와 같이, 차폐 전극층(800)은 제1 전극(210)과 제2 전극(220)의 상부면에 배치되며, 제1 절연층(510)을 따라 발광 소자(300)의 반대편 방향으로 연장될 수 있다. 여기서 차폐 전극층(800)과 발광 소자(300) 사이에 전극(210, 220)이 노출된 영역은 상술한 함몰패턴부(810C, 820C)가 위치하는 영역일 수 있다.
제1 전극(210) 상에는 제1 차폐 전극(810)이 배치되고, 제2 전극(220) 상에는 제2 차폐 전극(820)이 배치될 수 있다. 제1 차폐 전극(810)과 제2 차폐 전극(820)이 서로 대향하는 측부로부터 발광 소자(300)가 배치된 영역 사이의 공간에는 각각 제1 함몰패턴부(810C)와 제2 함몰패턴부(820C)가 위치하는 영역일 수 있다.
표시 장치(10)의 제조 공정에서, 제1 함몰패턴부(810C)와 제2 함몰패턴부(820C)가 위치하는 영역에는 제1 전극(210)과 제2 전극(220)이 노출되어 전계가 형성될 수 있다. 반면에, 도 5와 같이, 제1 전극(210)과 제2 전극(220)이 차폐 전극층(800)과 중첩되는 영역에서는 상기 전계가 형성되지 않는다.
도 4는 함몰패턴부(810C, 820C)가 위치한 정렬 영역(AA)을 포함한 단면도이고, 도 5는 함몰패턴부(810C, 820C)가 위치하지 않는 비정렬 영역(NAA)을 포함한 단면도이다.
도 5를 참조하면, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 전 영역을 덮도록 배치되고, 제1 차폐 전극(810)은 제1 전극(210)을, 제2 차폐 전극(820)은 제2 전극(220)을 덮도록 배치될 수 있다. 즉, 제1 및 제2 차폐 전극(810, 820)은 제1 전극(210)과 제2 전극(220) 사이의 영역에도 일부 배치될 수 있다. 도 5의 제1 및 제2 차폐 전극(810, 820)은 제1 전극(210)과 제2 전극(220)을 모두 덮도록 배치되므로, 표시 장치(10)의 제조 공정에서 도 5의 제1 전극(210)과 제2 전극(220) 사이에는 전계가 형성되지 않을 수 있다. 제1 전극(210)과 제2 전극(220)에 정렬신호가 인가되더라도, 제1 절연층(510)에 의해 절연된 제1 및 제2 차폐 전극(810, 820)에 의해 전계의 형성이 차단될 수 있다. 차폐 전극층(800)은 발광 소자(300)가 함몰패턴부(810C, 820C)가 형성된 영역에만 정렬되도록 유도할 수 있다. 특정 영역에만 발광 소자(300)가 정렬되는 경우, 표시 장치(10)의 제조 공정에서 생기는 발광 소자(300)의 오정렬이나 불필요한 영역에 정렬되는 발광 소자(300)의 수를 최소화할 수 있다. 이에 따라, 차폐 전극층(800)을 포함하는 표시 장치(10)는 발광 소자(300)의 정렬도를 향상시킬 수 있다.
한편, 차폐 전극층(800)의 배치나 구조는 도 1, 도 4 및 도 5에 도시된 구조로 제한되지 않는다. 경우에 따라서 발광 소자(300)의 정렬 영역(AA)에는 차폐 전극층(800)이 배치되지 않도록 패터닝될 수 있다. 이에 대한 자세한 설명은 다른 실시예가 참조된다.
다시 도 4를 참조하면, 발광 소자(300) 상에는 제2 절연층(520)이 배치될 수 있다. 제2 절연층(520)은 발광 소자(300)를 보호함과 동시에 이를 고정시키는 기능을 수행할 수도 있다. 제2 절연층(520)은 발광 소자(300)의 외면을 감싸도록 배치될 수 있다. 즉, 제2 절연층(520)의 재료 중 일부는 발광 소자(300)의 하면과 제1 절연층(510) 사이에 배치될 수도 있다. 제2 절연층(520)은 평면상 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에서 제2 방향(D2)으로 연장되어 섬형 또는 선형의 형상을 가질 수 있다.
제2 절연층(520)은 발광 소자(300)의 양 측면이 노출되도록 배치된다. 이에 따라 접촉 전극(260)은 발광 소자(300)의 양 단부 측면과 원활하게 접촉될 수 있다. 다만, 이에 제한되지 않으며, 제2 절연층(520)은 발광 소자(300)와 양 단부가 정렬될 수 있다.
접촉 전극(260)은 각 전극(210, 220), 제2 절연층(520) 및 차폐 전극층(800) 상에 배치된다. 접촉 전극(260)은 제1 전극(210) 및 제1 차폐 전극(810) 상에 배치되는 제1 접촉 전극(261)과 제2 전극(220) 및 제2 차폐 전극(820) 상에 배치되는 제2 접촉 전극(262)을 포함한다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제2 절연층(520) 상에서 서로 이격되어 배치된다. 이에 따라, 제2 절연층(520)은 제1 접촉 전극(261)과 제2 접촉 전극(262)을 상호 절연시킬 수 있다.
제1 접촉 전극(261)은 제1 차폐 전극(810), 제1 절연층(510)이 패터닝되어 노출된 제1 전극(210), 제1 절연층(510), 발광 소자(300) 및 제2 절연층(520)과 접촉할 수 있다. 제2 접촉 전극(262)은 제2 차폐 전극(820), 제1 절연층(510)이 패터닝되어 노출된 제2 전극(220), 제1 절연층(510), 발광 소자(300) 및 제2 절연층(520)과 접촉할 수 있다. 제1 및 제2 접촉 전극(261, 262)은 발광 소자(300)의 양 단부 측면, 예컨대 제1 도전형 반도체(310), 제2 도전형 반도체(320) 또는 전극 물질층(370)에 각각 접촉할 수 있다. 상술한 바와 같이, 제1 절연층(510)은 평탄한 상면을 형성함으로써, 접촉 전극(260)이 발광 소자(300)의 측면에 원활하게 접촉할 수 있다.
또한, 표시 장치(10)의 제조 공정에서 플로팅 상태로 배치된 제1 차폐 전극(810)과 제2 차폐 전극(820)은 각각 제1 접촉 전극(261) 및 제2 접촉 전극(262)에 접촉될 수 있다. 이에 따라 제1 전극(210)과 제2 전극(220)에서 인가되는 신호가 전달될 수 있다. 다만, 이에 제한되는 것은 아니며, 차폐 전극층(800)은 이들의 배치에 따라 표시 장치(10) 상에서 플로팅 상태를 유지할 수도 있다.
접촉 전극(260)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
패시베이션층(550)은 차폐 전극층(800), 제2 절연층(520) 및 접촉 전극(260)의 상부에 형성되어, 비아층(200) 상에 배치되는 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(510), 제2 절연층(520) 및 패시베이션층(550) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(510) 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 물질을 포함할 수 있다. 제2 절연층(520)은 유기물 절연성 물질로 포토레지스트 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 발광 소자(300)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체 결정을 포함할 수 있다. 반도체 결정은 외부의 전원으로부터 인가되는 전기 신호를 전달받고, 이를 특정 파장대의 광으로 방출할 수 있다.
발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(300)는 마이크로 미터(micro-meter) 또는 나노미터(nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(300)가 무기 발광 다이오드일 경우, 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면, 무기 발광 다이오드는 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 이에 따라, 미세한 크기를 갖는 발광 소자(300)는 전계를 형성하여 표시 장치(10)의 전극 상에 정렬될 수 있다. 발광 소자(300)는 상기 전극으로부터 소정의 전기 신호를 인가받아 특정 파장대의 광을 방출할 수 있다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 6을 참조하면, 일 실시예에 따른 발광 소자(300)는 복수의 도전형 반도체(310, 320), 활성층(330), 전극 물질층(370) 및 절연막(380)을 포함할 수 있다. 복수의 도전형 반도체(310, 320)는 발광 소자(300)로 전달되는 전기 신호를 활성층(330)으로 전달하고, 활성층(330)은 특정 파장대의 광을 방출할 수 있다.
구체적으로, 발광 소자(300)는 제1 도전형 반도체(310), 제2 도전형 반도체(320), 제1 도전형 반도체(310)와 제2 도전형 반도체(320) 사이에 배치되는 활성층(330), 제2 도전형 반도체(320) 상에 배치되는 전극 물질층(370)과, 이들의 외면을 둘러싸도록 배치되는 절연막(380)을 포함할 수 있다. 도 6의 발광 소자(300)는 제1 도전형 반도체(310), 활성층(330), 제2 도전형 반도체(320) 및 전극 물질층(370)이 길이방향으로 순차적으로 형성된 구조를 도시하고 있으나, 이에 제한되지 않는다. 전극 물질층(370)은 생략될 수 있고, 몇몇 실시예에서는 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)의 양 측면 중 적어도 어느 하나에 배치될 수도 있다. 후술되는 발광 소자(300)에 관한 설명은 발광 소자(300)가 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
제1 도전형 반도체(310)는 n형 반도체층일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 도전형 반도체(310)는 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, n형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 도전형 반도체(310)는 제1 도전성 도펀트가 도핑될 수 있으며, 일 예로 제1 도전성 도펀트는 Si, Ge, Sn 등일 수 있다. 제1 도전형 반도체(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 도전형 반도체(320)는 p형 반도체층일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제2 도전형 반도체(320)는 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, p형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 도전형 반도체(320)는 제2 도전성 도펀트가 도핑될 수 있으며, 일 예로 제2 도전성 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 제2 도전형 반도체(320)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 도전형 반도체(310)와 제2 도전형 반도체(320)가 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 경우에 따라서는 후술하는 활성층(330)의 물질에 따라 제1 도전형 반도체(310)와 제2 도전형 반도체(320)는 더 많은 수의 층을 포함할 수도 있다.
활성층(330)은 제1 도전형 반도체(310) 및 제2 도전형 반도체(320) 사이에 배치되며, 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)와 우물층(Well layer)가 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성층(330)은 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)를 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(330)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlInGaN 등의 물질을 포함할 수 있다. 특히, 활성층(330)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlInGaN, 우물층은 GaN 또는 AlGaN 등과 같은 물질을 포함할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 이에 따라, 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(330)의 길이는 0.05㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 활성층(330)에서 방출되는 광은 발광 소자(300)의 길이방향 외부면 뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(330)에서 방출되는 광은 일 방향으로 방향성이 제한되지 않는다.
전극 물질층(370)은 오믹(ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 전극 물질층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극 물질층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 전극 물질층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(380)은 제1 도전형 반도체(310), 제2 도전형 반도체(320), 활성층(330) 및 전극 물질층(370) 과 접촉하며 이들의 외면을 감싸도록 형성될 수 있다. 절연막(380)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(380)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(300)의 길이방향의 양 단부는 노출되도록 형성될 수 있다. 다만, 이에 제한되지는 않는다.
절연막(380)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성층(330)이 발광 소자(300)가 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(380)은 활성층(330)을 포함하여 발광 소자(300)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
도면에서는 절연막(380)이 발광 소자(300)의 길이방향으로 연장되어 제1 도전형 반도체(310)부터 전극 물질층(370)까지 커버할 수 있도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(380)은 제1 도전형 반도체(310), 활성층(330) 및 제2 도전형 반도체(320)만 커버하거나, 전극 물질층(370) 외면의 일부만 커버하여 전극 물질층(370)의 일부 외면이 노출될 수도 있다.
절연막(380)의 두께는 0.5 ㎛ 내지 1.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
또한, 몇몇 실시예에서, 절연막(380)은 외면이 표면처리될 수 있다. 발광 소자(300)는 표시 장치(10)의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(300)가 잉크 내에서 인접한 다른 발광 소자(300)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(380)은 표면이 소수성 또는 친수성 처리될 수 있다.
발광 소자(300)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(300)는 나노 로드, 나노 와이어, 나노 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)는 원통형 또는 로드형(rod)일 수 있다. 다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다양한 형태를 가질 수 있다.
도 7은 다른 실시예에 따른 발광 소자의 개략도이다.
도 7을 참조하면, 발광 소자(300')의 복수의 층들이 일 방향으로 적층되지 않고, 각 층들이 어느 다른 층의 외면을 둘러싸도록 형성될 수 있다. 도 7의 발광 소자(300')는 각 층들의 형상이 일부 상이한 것을 제외하고는 도 6의 발광 소자(300)와 동일하다. 이하에서는 동일한 내용은 생략하고 차이점에 대하여 서술한다.
일 실시예에 따르면, 제1 도전형 반도체(310')는 일 방향으로 연장되고 양 단부가 중심부를 향해 경사지게 형성될 수 있다. 도 7의 제1 도전형 반도체(310')는 로드형 또는 원통형의 본체부와, 상기 본체부의 상부 및 하부에 각각 원뿔형의 단부가 형성된 형상일 수 있다. 상기 본체부의 상단부는 하단부에 비해 더 가파른 경사를 가질 수 있다.
활성층(330')은 제1 도전형 반도체(310')의 상기 본체부의 외면을 둘러싸도록 배치된다. 활성층(330')은 일 방향으로 연장된 고리형의 형상을 가질 수 있다. 활성층(330')은 제1 도전형 반도체(310')의 상단부 및 하단부 상에는 형성되지 않는다. 즉, 활성층(330')은 제1 도전형 반도체(310')의 평행한 측면에만 접촉할 수 있다.
제2 도전형 반도체(320')는 활성층(330')의 외면과 제1 도전형 반도체(310')의 상단부를 둘러싸도록 배치된다. 제2 도전형 반도체(320')는 일 방향으로 연장된 고리형의 본체부와 측면이 경사지도록 형성된 상단부를 포함할 수 있다. 즉, 제2 도전형 반도체(320')는 활성층(330')의 평행한 측면과 제1 도전형 반도체(310')의 경사진 상단부에 직접 접촉할 수 있다. 다만, 제2 도전형 반도체(320')는 제1 도전형 반도체(310')의 하단부에는 형성되지 않는다.
전극 물질층(370')은 제2 도전형 반도체(320')의 외면을 둘러싸도록 배치된다. 즉, 전극 물질층(370')의 형상은 실질적으로 제2 도전형 반도체(320')와 동일할 수 있다. 즉, 전극 물질층(370')은 제2 도전형 반도체(320')의 외면에 전면적으로 접촉할 수 있다.
절연막(380')은 전극 물질층(370') 및 제1 도전형 반도체(310')의 외면을 둘러싸도록 배치될 수 있다. 절연막(380')은 전극 물질층(370')을 포함하여, 제1 도전형 반도체(310')의 하단부 및 활성층(330')과 제2 도전형 반도체(320')의 노출된 하단부와 직접 접촉할 수 있다.
한편, 도 7의 발광 소자(300')는 제1 도전형 반도체(310')가 연장된 일 방향이 표시 장치(10)의 비아층(200)에 수평한 방향과 평행하도록 배치될 수 있다. 즉, 발광 소자(300')의 복수의 층들은 단면상 비아층(200)에 수직한 방향으로 적층된 구조를 가질 수도 있다.
도 8은 다른 실시예에 따른 전극 사이에 배치된 발광 소자의 단면을 도시하는 개략도이다.
도 8을 참조하면, 일 실시예에 따른 표시 장치(10)는 도 7의 발광 소자(300')가 배치될 수 있다. 발광 소자(300')는 제1 도전형 반도체(310')의 본체부가 연장된 방향과 비아층(200)이 평행하도록 배치된다. 이에 따라, 발광 소자(300')는 단면상 절연막(380'), 전극 물질층(370'), 제2 도전형 반도체(320'), 활성층(330') 및 제1 도전형 반도체(310')가 비아층(200)에 수직하게 순차적으로 적층된 구조를 갖도록 배치될 수 있다. 또한, 발광 소자(300')의 각 층들은 서로 외면을 둘러싸도록 배치되어 단면상 중심을 기준으로 대칭 구조를 가질 수 있다. 즉, 제1 도전형 반도체(310')를 기준으로, 활성층(330'), 제2 도전형 반도체(320'), 전극 물질층(370') 및 절연층(380')이 순차적으로 적층된 형상을 가질 수도 있다.
한편, 발광 소자(300')의 양 단부에서 접촉 전극(260)과 접촉하는 영역의 절연막(380')은 부분적으로 패터닝되어 제거될 수 있다. 발광 소자(300')를 정렬한 뒤, 제2 절연층(520)을 패터닝할 때, 발광 소자(300')의 절연막(380')이 일부 제거되어 전극 물질층(370')과 제1 도전형 반도체(310')가 부분적으로 노출될 수 있다. 발광 소자(300')의 상기 노출된 영역은 접촉 전극(260)과 직접 접촉될 수 있다.
또한, 도 7의 발광 소자(300')는 본체부를 기준으로 상단부와 하단부가 경사진 측면을 포함한다. 제1 절연층(510) 상에 배치된 발광 소자(300')는 본체부의 측면은 제1 절연층(510)과 접촉하되, 상단부와 하단부의 경사진 측면은 제1 절연층(510)과 이격될 수 있다. 도 8을 참조하면, 일 실시예에 따른 표시 장치(10)는 발광 소자(300')와 제1 절연층(510) 사이의 이격된 영역에 제2 절연층(520)이 더 배치될 수 있다. 상술한 바와 같이, 제2 절연층(520)을 유기물을 포함하므로, 제2 절연층(520)을 형성할 때 발광 소자(300')와 제1 절연층(510) 사이에도 게재될 수 있다. 이에 따라, 발광 소자(300')가 경사진 측면을 갖더라도 제1 절연층(510) 상에서 고정될 수 있다. 다만, 이에 제한되지 않는다.
한편, 발광 소자(300)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 5㎛의 범위를 가질 수 있으며, 바람직하게는 4㎛ 내외의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 300nm 내지 700nm의 범위를 가질 수 있으며, 표시 장치(10)에 포함되는 복수의 발광 소자(300)들은 활성층(330)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(300)의 직경은 500nm 내외의 범위를 가질 수 있다.
이하에서는 도 9 내지 도 15를 참조하여 일 실시예에 따른 표시 장치(10)의 제조 방법에 대하여 설명하기로 한다. 이하에서는 표시 장치(10)의 제조방법 중 일부에 대하여 개략적인 단면도를 참조하여 서술하기로 한다.
도 9 내지 도 15는 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 도시하는 단면도들이다. 이하에서는 표시 장치(10)의 제조 공정 순서에 대하여 자세하게 서술하기로 하며, 표시 장치(10)의 제조 공정에서 형성되는 부재들의 구조, 재료 및 기능 등은 생략하여 설명하기로 한다. 특히, 도 9 내지 도 15에 도시된 표시 장치(10)의 구조는 이를 개략적으로 도시한 것에 불과하며 일 실시예에 따른 표시 장치(10)가 이에 제한되는 것은 아니다.
먼저, 도 9를 참조하면, 비아층(200) 상에 배치된 제1 전극(210)과 제2 전극(220) 및 제1 전극(210)과 제2 전극(220)을 덮는 제1 절연물층(511)을 포함하는 제1 기판층(1100)을 준비한다.
비아층(200), 제1 전극(210) 및 제2 전극(220)의 형상 및 구조는 도 2 또는 도 4를 참조하여 상술한 바와 동일하다. 다만, 도 2와 달리 제1 절연물층(511)은 비아층(200) 상에서 제1 전극(210)과 제2 전극(220)을 포함하여 이들을 전면적으로 덮도록 배치될 수 있다. 제1 절연물층(511)은 후술하는 단계에서 패터닝되어, 도 2의 제1 절연층(510)을 형성할 수 있다. 또한, 도 9의 제1 기판층(1100)은 도 4에 비하여 복수의 격벽(410, 420, 430)이 생략되어 도시된 것으로 이해될 수 있다. 다만, 일 실시예에 따른 표시 장치(10)는 이에 제한되지 않고 도 4와 같이 격벽(410, 420, 430)을 포함하여 제조될 수도 있다.
한편, 도 9의 제1 절연물층(511)은 도 5의 제1 절연층(510)과 실질적으로 동일한 형상을 가질 수 있다. 즉, 도 9의 제1 절연물층(511)은 일부 영역은 패터닝되어 도 2 또는 도 4의 제1 절연층(510)을, 나머지 영역은 패터닝되지 않고 도 5의 제1 절연층(510)과 동일한 형상을 형성할 수 있다.
다음으로 도 10 및 도 11을 참조하면, 제1 기판층(1100)의 제1 절연물층(511) 상에 차폐 전극층(800)을 형성한다. 상술한 바와 같이, 차폐 전극층(800)은 제1 차폐 전극(810)과 제2 차폐 전극(820)을 포함하며, 이들 각각은 제1 함몰패턴부(810C)와 제2 함몰패턴부(820C)를 포함할 수 있다. 도 10은 제1 및 제2 차폐 전극(810, 820)에서 제1 및 제2 함몰 패턴부(810C, 820C)가 형성된 영역을 도시하는 단면도이고, 도 11은 제1 및 제2 함몰 패턴부(810C, 820C)가 형성되지 않은 영역을 도시하는 단면도이다.
도 10의 경우, 함몰패턴부(810C, 820C)에 의해 제1 전극(210)과 제2 전극(220)의 일부 영역이 제1 절연물층(511)을 통해 노출되고, 도 11의 경우 차폐 전극(810, 820)이 제1 전극(210)과 제2 전극(220)을 덮도록 배치된 것을 도시하고 있다. 도 10의 함몰패턴부(810C, 820C)가 위치하는 영역의 제1 절연물층(511)은 후술하는 단계에서 패터닝되어 제거될 수 있다.
다음으로, 도 12 및 도 13을 참조하면, 함몰패턴부(810C, 820C)에 의해 노출된 제1 전극(210)과 제2 전극(220) 사이의 영역에 발광 소자(300)를 형성한다.
발광 소자(300)를 정렬하는 방법은 발광 소자(300)를 포함하는 용액을 전극(210, 220) 및 차폐 전극(810, 820) 상에 분사하고, 각 전극(210, 220)에 정렬 전원을 인가하여 발광 소자(300)를 정렬시킬 수 있다. 상기 정렬 전원은 각 전극(210, 220) 사이에 전기장에 의한 전계를 형성하여 발광 소자(300)에 유전영동힘을 인가할 수 있다. 발광 소자(300)는 상기 용액 내에서 유전영동힘에 의해 각 전극(210, 220) 사이에 랜딩될 수 있다.
한편, 정렬 전원에 의한 전계는 함몰패턴부(810C, 820C)에 의해 제1 전극(210)과 제2 전극(220)이 노출된 영역에만 형성될 수 있다. 도 12에 도시된 바와 같이, 함몰패턴부(810C, 820C)에 의해 전극(210, 220)이 노출된 영역에서 정렬 전원에 의한 전계(E)가 형성될 수 있다. 반면에, 도 13에 도시된 바와 같이, 전극(210, 220)에 전면적으로 중첩되는 제1 차폐 전극(810)과 제2 차폐 전극(820)은 정렬 전원에 의해 형성되는 전계(E')를 차단할 수 있다. 제1 전극(210)과 제2 전극(220) 및 차폐 전극(810, 820) 상에 분사된 발광 소자(300)는 함몰패턴부(810C, 820C)가 위치하여 전계(E)가 형성된 영역에만 정렬되고, 차폐 전극(810, 820)이 형성된 영역에는 정렬되지 않을 수 있다. 이에 따라 발광 소자(300)는 함몰패턴부(810C, 820C)가 형성된 영역 상에 선택적으로 정렬될 수 있다.
다음으로 도 14를 참조하면, 발광 소자(300)와 차폐 전극(810, 820) 상에 제2 절연물층(521)을 형성한다. 제2 절연물층(521)은 제1 기판층(1100)과 차폐 전극(810, 820)을 전면적으로 덮도록 배치될 수 있다. 제2 절연물층(521)은 후술하는 단계에서 패터닝되어 제2 절연층(520)을 형성할 수 있다.
다음으로 도 15를 참조하면, 제2 절연물층(521)과 함몰패턴부(810C, 820C)의 제1 절연물층(511)을 패터닝하여 제1 절연층(510)과 제2 절연층(520)을 형성하고, 전극(210, 220), 발광 소자(300) 및 차폐 전극(810, 820)과 접촉하는 접촉 전극(260)을 형성한다. 접촉 전극(260)은 제1 접촉 전극(261)과 제2 접촉 전극(262)을 포함하며, 이들은 발광 소자(300) 상에 형성된 제2 절연층(520) 상에서 서로 이격되어 배치될 수 있다. 이들에 대한 설명은 상술한 바와 동일하므로 자세한 설명은 생략하기로 한다.
한편, 경우에 따라서 도 2와 같이 제2 절연층(520)은 생략되고 접촉 전극(260)이 발광 소자(300) 상에 직접 형성될 수도 있다. 또한, 차폐 전극(810, 820) 상에 또 다른 절연층이 배치되거나, 차폐 전극(810, 820)의 일부 영역이 패터닝되어 접촉 전극(260)이 제1 전극(210) 및 제2 전극(220)과 접촉하는 영역이 증가할 수도 있다. 이에 대한 자세한 설명은 후술하기로 한다.
다음으로, 도면에서 도시되지 않았으나, 비아층(200) 상에 배치된 복수의 부재들을 덮도록 패시베이션층(550)을 형성하여 표시 장치(10)를 제조할 수 있다. 상술한 공정을 통해 제조된 표시 장치(10)는 차폐 전극층(800)의 함몰패턴부(810C, 820C)가 형성된 영역에만 발광 소자(300)가 선택적으로 정렬됨으로써, 발광 소자(300)의 정렬도를 개선함과 동시에 불필요한 영역에 정렬되는 발광 소자(300)의 개수를 감소시킬 수 있다.
이하에서는 다른 실시예에 따른 표시 장치(10)에 대하여 설명하기로 한다.
도 16은 다른 실시예에 따른 표시 장치의 평면도이다.
일 실시예에 따른 표시 장치(10_1)는 접촉 전극(260_1)이 차폐 전극(810_1, 820_1)의 양 측부와 접촉할 수 있다. 도 16을 참조하면, 차폐 전극(810_1, 820_1)은 양 측면에 함몰패턴부(810C_1, 820C_1)가 형성되고, 접촉 전극(260_1)은 함몰패턴부(810C_1, 820C_1)가 형성된 영역에서 차폐 전극(810_1, 820_1) 및 전극(210, 220)과 접촉할 수 있다.
구체적으로, 제1 전극 가지부(210B) 상에 배치되는 제1 차폐 전극 가지부(810B_1)는 양 측면에 제1 함몰패턴부(810C_1)가 형성되고, 제2 전극 가지부(220B) 상에 배치되는 제2 차폐 전극 가지부(820B_1)는 양 측면에 제2 함몰패턴부(820C_1)가 형성될 수 있다. 다만, 제1 차폐 전극 가지부(810B_1)와 제2 차폐 전극 가지부(820B_1)가 대향하는 각 측면에 배치된 제1 및 제2 함몰패턴부(810C_1, 820C_1)은 발광 소자(300)를 정렬하기 전에 형성될 수 있고, 제1 차폐 전극 가지부(810B_1)의 외측 측면에 배치된 제1 함몰패턴부(810C_1)는 발광 소자(300)를 정렬한 뒤, 접촉 전극(260_1)을 형성할 때 배치된 것일 수 있다.
즉, 표시 장치(10_1)의 제조 공정에서 제1 전극(210)과 제2 전극(220)의 대향하는 측면을 노출시키는 제1 및 제2 함몰패턴부(810C_1, 820C_1)을 형성하는 단계와, 상기 측면의 반대편 측면을 노출시키는 제1 함몰패턴부(810C_1)를 형성하는 단계는 분리된 것일 수 있다. 도 15에 도시된 바와 같이, 접촉 전극(260_1)을 형성할 때, 제1 절연물층(511)과 제2 절연물층(521)을 패터닝하는 공정을 수행하는데, 여기서 제1 및 제2 차폐 전극(810, 820)의 양 측부를 패터닝함으로써 도 16의 표시 장치(10_1)를 형성할 수 있다.
도 17은 도 16의 표시 장치의 일 단면을 나타내는 개략도이다.
도 17을 참조하면, 도 2와 달리 일 실시예에 따른 표시 장치(10_1)는 제1 차폐 전극(810_1)과 제2 차폐 전극(820_1)이 각각 양 측면이 접촉 전극(260_1)과 접촉할 수 있다. 이에 따라, 제1 전극(210_1)과 제2 전극(220_1)의 경우에도, 발광 소자(300)가 배치된 영역의 일 측 단부와, 상기 일 측 단부의 반대편 타 측 단부에서 각각 접촉 전극(260_1)과 접촉될 수 있다. 이에 따라, 도 1의 표시 장치(10)에 비해 도 16의 표시 장치(10_1)는 접촉 전극(260_1)이 전극(210_1, 220_1) 및 차폐 전극(810_1, 820_1)과 더 많은 면적에서 접촉할 수 있어 전극(210_1, 220_1)을 통해 전류가 안전하게 흐를 수 있다.
한편, 일 실시예에 따른 표시 장치(10)는 차폐 전극층(800)과 접촉 전극(260) 사이에 배치되는 제3 절연층(530)을 더 포함할 수 있다.
도 18 내지 도 20은 다른 실시예에 따른 표시 장치의 일 단면을 나타내는 개략도이다.
도 18을 참조하면, 일 실시예에 따른 표시 장치(10_2)는 제1 차폐 전극(810_2) 및 제2 차폐 전극(820_2) 상에 배치되는 제3 절연층(530_2)을 더 포함할 수 있다. 제3 절연층(530_2)은 표시 장치(10_2)의 제조 시, 차폐 전극(810_2, 820_2)을 형성한 뒤, 이를 덮도록 배치된 후 패터닝 됨으로써 형성될 수 있다. 제1 전극(210)과 제2 전극(220) 사이의 발광 소자(300)가 정렬되는 영역이 패터닝되어 제3 절연층(530_2)은 각각 제1 차폐 전극(810_2)과 제2 차폐 전극(820_2) 상에 배치될 수 있다. 일 실시예에 따른 표시 장치(10_2)의 제조 공정에서 제3 절연층(530_2)이 차폐 전극(810_2, 820_2)을 덮도록 배치됨으로써, 정렬 신호에 의해 형성되는 전계를 효과적으로 차단할 수 있다. 또한, 접촉 전극(260_2)과 제1 및 제2 차폐 전극(810_2, 820_2) 사이에 제3 절연층(530_2)이 배치됨에 따라 이들간의 전기적 연결이 안정화될 수 있다.
도 19의 표시 장치(10_3)는 도 18의 표시 장치(10_2)에서 발광 소자(300) 상에 제2 절연층(520_3)이 배치된 것을 제외하고는 동일하다. 도 20의 표시 장치(10_4)는 도 19의 표시 장치(10_3)에서 접촉 전극(260_4)이 제3 절연층(530_4)과 제1 및 제2 차폐 전극(810_4, 820_4)의 양 측면에서 접촉되는 것을 제외하고는 동일하다. 이들의 구조에 대한 설명은 상술한 바와 동일하므로, 자세한 설명은 생략하기로 한다.
도 21은 일 실시예에 따른 제3 절연층을 포함하는 표시 장치의 단면도이다.
도 21을 참조하면, 도 4의 표시 장치(10)와 달리 제1 전극(210_4) 및 제2 전극(220_4)의 상면에 제1 절연층(510_4)이 배치되고, 제1 절연층(510_4) 위에 제1 및 제2 차폐 전극(810_4, 820_4)과 제3 절연층(530_4)이 배치될 수 있다. 제1 접촉 전극(261_4)과 제2 접촉 전극(262_4)은 각각 제1 전극(210_4)과 제2 전극(220_4)의 측면에서 접촉함과 동시에 제1 절연층(510_4), 제1 및 제2 차폐 전극(810_4, 820_4) 및 제3 절연층(530_4)에 접촉할 수 있다.
한편, 표시 장치(10)의 차폐 전극층(800)은 전극(210, 220)과 중첩되지 않도록 배치될 수도 있다. 일 실시예에 따른 표시 장치(10)는 적어도 하나의 차폐 전극 패턴(830)을 형성하는 차폐 전극층(800)을 포함하고, 차폐 전극 패턴(830)은 전극(210, 220)과 중첩되지 않고, 이들이 이격된 사이 영역에만 배치될 수도 있다.
도 22는 다른 실시예에 따른 표시 장치의 평면도이다. 도 23은 도 22의 Ⅱc-Ⅱc'선을 따라 자른 단면의 개략도이고, 도 24는 도 22의 Ⅱd-Ⅱd'선을 따라 자른 단면의 개략도이다.
도 22의 표시 장치(10_5)는 차폐 전극층(800_5)의 형상이 도 1과 상이한 것을 제외하고는 실질적으로 동일하다. 이하에서는 차이점에 대하여 자세하게 설명하기로 한다.
도 22를 참조하면, 표시 장치(10_5)의 차폐 전극층(800_5)은 복수의 차폐 전극 패턴(830_5)을 포함하고, 차폐 전극 패턴(830_5)은 제1 전극(210)과 제2 전극(220)이 이격된 영역, 예컨대 제1 전극 가지부(210B_5)와 제2 전극 가지부(220B_5) 사이에서 제1 방향(D1) 및 제2 방향 (D2)으로 서로 이격되어 배치될 수 있다.
차폐 전극 패턴(830_5)은 제1 절연층(510_5) 상에 배치되어 제2 방향(D2)으로 패턴을 형성하고, 이들이 배치되지 않는 영역에는 제1 절연층(510_5)이 노출될 수 있다. 즉, 평면상 제1 절연층(510_5)도 제2 방향(D2)으로 패턴을 형성할 수 있다. 표시 장치(10_5)의 제조 공정에서 차폐 전극 패턴(830_5)이 배치되지 않고 제1 절연층(510_5)이 노출된 영역은 전계가 형성되는 영역이고, 차폐 전극 패턴(830_5)이 배치된 영역은 상기 전계가 차단되는 영역일 수 있다. 이에 따라, 노출된 제1 절연층(510_5) 상에는 복수의 발광 소자(300)가 배치되어 정렬 영역(AA_5)을 형성하고, 차폐 전극 패턴(830_5)이 배치된 영역은 비정렬 영역(NAA_5)을 형성할 수 있다.
도 23은 도 22의 표시 장치(10_5)에서 정렬 영역(AA)을 포함하여 제1 절연층(510_5)이 노출된 영역의 단면도이고, 도 24는 비정렬 영역(NAA)을 포함하여 차폐 전극 패턴(830_5)이 배치된 영역의 단면도이다.
도 23을 참조하면, 도 2의 표시 장치(10)와 달리 제1 전극(210_5)과 제2 전극(220_5) 상에 차폐 전극층(800_5)이 배치되지 않을 수 있다. 제1 절연층(510_5)은 제1 전극(210_5)과 제2 전극(220_5)의 일부를 덮고, 이들 사이에 배치될 수 있다. 도 24를 참조하면, 비정렬 영역(NAA_5)을 포함하는 단면에서는 발광 소자(300)가 배치되지 않으며, 제1 절연층(510_5)이 제1 전극(210_5)과 제2 전극(220_5)의 상면을 모두 덮도록 배치된다. 제1 절연층(510_5) 상에는 차폐 전극층(800_5), 즉 차폐 전극 패턴(830_5)이 배치되되, 제1 전극(210_5) 및 제2 전극(220_5)과 중첩되지 않도록 배치될 수 있다. 이에 따라, 차폐 전극 패턴(830_5)의 폭(w_5)은 제1 전극(210_5)과 제2 전극(220_5) 사이의 거리(S1_5)와 동일할 수 있다.
차폐 전극 패턴(830_5)은 제1 전극(210_5) 및 제2 전극(220_5) 사이에 배치되며 일 방향, 예컨대 제1 방향(D1)으로 이격되어 소정의 패턴을 형성할 수 있다. 제1 전극(210_5)과 제2 전극(220_5)에 정렬신호가 인가되더라도, 이들 사이에 배치된 차폐 전극 패턴(830_5)은 정렬 신호에 의해 형성되는 전계를 차단할 수 있다.
또한, 일 실시예에 따르면, 비정렬 영역(NAA_5)에는 접촉 전극(260)이 배치되지 않을 수 있고, 차폐 전극 패턴(830_5)은 전극(210_5, 220_5)와 전기적으로 절연될 수 있다. 도 1의 표시 장치(10)와 달리, 도 22의 표시 장치(10_5)는 차폐 전극층(800_5)이 전극(210_5, 220_5)과 절연되어 플로팅 상태를 유지할 수 있다.
한편, 차폐 전극 패턴(830)은 부분적으로 제1 전극(210) 및 제2 전극(220)과 중첩될 수도 있다. 일 실시예에 따른 표시 장치(10_6, 10_7)는 제1 전극(210) 및 제2 전극(220)과 부분적으로 중첩되는 적어도 하나의 차폐 전극 패턴(830_6, 830_7)을 포함할 수 있다.
도 25는 다른 실시예에 따른 표시 장치의 평면도이다. 도 26은 도 25의 Ⅱe-Ⅱe'선을 따라 자른 단면도이다.
도 25의 표시 장치(10_6)는 차폐 전극 패턴(830_6)의 형상이 도 22와 상이한 것을 제외하고는 실질적으로 동일하다. 이하에서는 차이점에 대하여 자세하게 설명하기로 한다.
도 25를 참조하면, 표시 장치(10_6)의 차폐 전극층(800_6)은 제1 전극 가지부(210B_6)와 제2 전극 가지부(220B_6) 사이에 배치되어 이들과 부분적으로 중첩되는 차폐 전극 패턴(830_6)을 포함할 수 있다. 복수의 차폐 전극 패턴(830_6)은 소정의 폭(w_6)을 갖고 배치되며, 이들은 서로 제1 방향(D1) 및 제2 방향(D2)으로 이격될 수 있다.
상술한 바와 같이, 차폐 전극 패턴(830_6)이 배치된 영역은 표시 장치(10_6)의 제조 공정에서 전계가 차단되는 영역으로, 비정렬 영역(NAA_6)이 형성된다. 또한, 차폐 전극 패턴(830_6)이 이격된 영역에서는 제1 절연층(510_6)이 노출되어 전계가 형성되는 영역으로, 발광 소자(300)가 배치되어 정렬 영역(AA_6)이 형성될 수 있다. 차폐 전극 패턴(830_6)은 임의의 패턴이 다른 패턴과 제2 방향(D2)으로 이격되고, 이들 사이에는 제1 절연층(510_6)이 노출되어 정렬 영역(AA_6)이 형성될 수 있다.
한편, 일 실시예에 따르면, 차폐 전극 패턴(830_6)의 일 방향, 예컨대 제1 방향(D1)으로 측정된 폭(w_6)은 각 전극이 이격된 영역, 즉, 제1 전극 가지부(210B_6)와 제2 전극 가지부(220B_6)가 이격된 거리(S1_6)보다 클 수 있다. 도 22의 표시 장치(10_5)와 달리, 도 25의 표시 장치(10_6)는 차폐 전극 패턴(830_6)의 폭(w_6)이 제1 전극 가지부(210B_6)와 제2 전극 가지부(220B_6) 사이의 거리(S1_6)보다 커서 이들과 부분적으로 중첩될 수 있다.
도 26을 참조하면, 제1 절연층(510_6) 상에 배치된 차폐 전극 패턴(830_6)은 제1 방향(D1)으로 이격되되, 제1 전극(210_6) 및 제2 전극(220_6)과 부분적으로 중첩될 수 있다. 다만, 차폐 전극 패턴(830_6)은 제2 전극(220_6)과 중첩되는 영역에서 제1 방향(D1)으로 이격되어 배치될 수 있다. 이에 따라, 도 25의 표시 장치(10_6)는 제조 공정시 정렬 신호에 의해 형성되는 전계를 효과적으로 차단할 수 있다.
도 27은 다른 실시예에 따른 표시 장치의 평면도이다. 도 28은 도 27의 Ⅱf-Ⅱf'선을 따라 자른 단면도이다.
도 27의 표시 장치(10_7)는 차폐 전극 패턴(830_7)의 형상이 도 25와 상이한 것을 제외하고는 실질적으로 동일하다. 이하에서는 차이점에 대하여 자세하게 설명하기로 한다.
도 27 및 도 28을 참조하면, 하나의 차폐 전극 패턴(830_7)이 2개의 제1 전극 가지부(210B_7)와 하나의 제2 전극 가지부(220B_7)와 동시에 중첩될 수 있다. 도면에 도시된 바와 같이, 차폐 전극 패턴(830_7)의 폭(w_7)이 전극 가지부(210B_7, 220B_7)의 폭과 각 전극 가지부(210B_7, 220B_7) 사이의 거리(S1_7)를 합친 것보다 클 수 있다. 이 경우, 복수의 차폐 전극 패턴(830_7)은 각각 제1 방향(D1)으로 연장되고, 서로 제2 방향(D2)으로만 이격되어 배치될 수 있다.
한편, 도 1을 참조하여 상술한 바와 같이, 차폐 전극층(800)은 각 전극(210, 220)의 적어도 일부 영역을 노출시키기 위해 함몰패턴부(810C, 820C)가 형성될 수 있다. 이 경우, 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 서로 대향하는 측면이 일 방향으로 연장된 형상을 갖고, 이들 상에 배치된 제1 차폐 전극(810)과 제2 차폐 전극(820)은 적어도 일 측면이 함몰된 패턴이 형성될 수 있다. 다만, 이에 제한되는 것은 아니며 경우에 따라서 전극(210, 220)은 차폐 전극층(800)과 중첩되지 않도록 일부 영역이 돌출되도록 배치될 수 있다.
일 실시예에 따른 표시 장치(10)의 전극(210, 220)은 측면의 적어도 일부 영역이 돌출된 돌출패턴부(210C, 220C)를 포함하고, 돌출패턴부(210C, 220C)는 차폐 전극층(800)과 중첩되지 않을 수 있다.
도 29 내지 도 32는 다른 실시예에 따른 표시 장치의 평면도들이다.
먼저, 도 29를 참조하면, 일 실시예에 따른 표시 장치(10_8)는 제1 전극 가지부(210B_8)와 제2 전극 가지부(220B_8)는 서로 대향하는 일 측면 또는 양 측면에 적어도 일부 영역이 돌출된 돌출패턴부(210C_8, 220C_8)가 형성될 수 있다. 제1 전극 가지부(210B_8)는 제2 전극 가지부(220B_8)와 대향하는 일 측면에 제1 방향(D1)으로 돌출된 제1 돌출패턴부(210C_8)가 형성되고, 제2 전극 가지부(220B_8)는 제1 전극 가지부(210B_8)와 대향하는 양 측면에 제1 방향(D1)으로 돌출된 제2 돌출패턴부(220C_8)가 형성될 수 있다. 제1 차폐 전극 가지부(810B_8) 및 제2 차폐 전극 가지부(820B_8)는 각 측면이 일 방향으로 연장된 형상을 갖고, 함몰패턴부(810C, 820C)가 형성되지 않을 수 있다. 이 경우에도, 각 전극 가지부(210B_8, 220B_8)가 이격된 거리(S1_8)는 각 차폐 전극 가지부(810B_8, 820B_8)가 이격된 거리(S2_8)보다 짧을 수 있다. 제1 돌출패턴부(210C_8)와 제2 돌출패턴부(220C_8)는 제1 차폐 전극(810_8) 및 제2 차폐 전극(820_8)과 중첩되지 않고, 표시 장치(10_8)의 제조 공정에서 정렬 신호에 의한 전계가 형성될 수 있다.
반면에 제1 전극 가지부(210B_8)와 제2 전극 가지부(220B_8) 중에서 돌출패턴부(210C_8, 220C_8)가 형성되지 않은 영역은 제1 차폐 전극(810_8) 또는 제2 차폐 전극(820_8)이 이와 중첩되도록 배치된다. 상기 영역은 표시 장치(10_8)의 제조 공정에서 정렬 신호에 의한 전계가 차단되는 영역이다. 이에 따라, 전극(210, 220)의 돌출패턴부(210C_8, 220C_8) 상에는 발광 소자(300)가 정렬되어 정렬 영역(AA_8)이 형성되고, 전극(210, 220)이 차폐 전극층(800_8)과 중첩되는 영역에는 비정렬 영역(NAA_8)이 형성될 수 있다.
도 30의 표시 장치(10_9)는 도 28의 표시 장치(10_8)에 비해 접촉 전극(260_9)이 일 방향, 예컨대 제2 방향(D2)으로 연장된 형상을 갖는 것을 제외하고는 동일하다. 이하에서는 중복되는 설명은 생략하고 차이점에 대하여 자세하게 설명하기로 한다.
표시 장치(10)의 접촉 전극(260)은 제2 방향(D2)으로 연장되되, 부분적으로 단선되어 패턴을 형성할 수 있으나, 도 29를 참조하면 일 실시예에 따른 표시 장치(10_9)는 접촉 전극(260_9)이 제2 방향(D2)으로 연장되어 비정렬 영역(NAA_9)으로 연장될 수 있다. 이에 따라, 제1 전극 가지부(210B_9)는 제2 전극 가지부(220B_9)와 대향하는 일 측면에 하나의 제1 접촉 전극(261_9)이 배치되고, 제2 전극 가지부(220B_9)는 제1 전극 가지부(210B_9)와 대향하는 양 측면에 각각 하나의 제2 접촉 전극(262_9)이 배치될 수 있다.
도 31의 표시 장치(10_10)는 도 29의 표시 장치(10_8)에 비해 차폐 전극층(800_10)이 도 25의 표시 장치(10_6)와 같이 차폐 전극 패턴(830_10)을 포함하는 것을 제외하고는 실질적으로 동일하다. 도 32의 표시 장치(10_11)는 도 29의 표시 장치(10_8)에 비해 차폐 전극층(800_11)이 도 27의 표시 장치(10_7)와 같이 차폐 전극 패턴(830_11)을 포함하는 것을 제외하고는 실질적으로 동일하다.
즉, 도 31의 표시 장치(10_10)는 제1 전극 가지부(210B_10)와 제2 전극 가지부(220B_10)가 적어도 일부 영역이 돌출된 돌출패턴부(210C_10, 220C_10)를 포함하고, 차폐 전극층(800_10)이 제1 방향(D1) 및 제2 방향(D2)으로 이격되어 패턴을 형성하는 차폐 전극 패턴(830_10)을 포함할 수 있다. 표시 장치(10_10)의 차폐 전극 패턴(830_10)은 제1 방향(D1)으로 측정된 폭(w_10)이 제1 전극 가지부(210B_10)와 제2 전극 가지부(220B_10) 사이의 거리보다 클 수 있다.
도 32의 표시 장치(10_11)는 제1 전극 가지부(210B_11)와 제2 전극 가지부(220B_11)가 적어도 일부 영역이 돌출된 돌출패턴부(210C_11, 220C_11)를 포함하고, 차폐 전극층(800_11)이 제2 방향(D2)으로 이격되어 패턴을 형성하는 차폐 전극 패턴(830_11)을 포함할 수 있다. 표시 장치(10_11)의 차폐 전극 패턴(830_11)은 제1 방향(D1)으로 측정된 폭(w_11)이 전극 가지부(210B_7, 220B_7)의 폭과 각 전극 가지부(210B_7, 220B_7) 사이의 거리를 합친 것보다 클 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
210: 제1 전극 220: 제2 전극
261: 제1 접촉 전극 262: 제2 접촉 전극
300: 발광 소자
800: 차폐 전극층
810: 제1 차폐 전극 820: 제2 차폐 전극
830: 차폐 전극 패턴

Claims (20)

  1. 제1 전극 및 상기 제1 전극과 이격되어 대향하도록 배치된 제2 전극;
    상기 제1 전극과 상기 제2 전극의 적어도 일부 영역을 덮도록 배치된 제1 절연층;
    상기 제1 절연층 상에 배치되고, 상기 제1 전극과 상기 제2 전극의 적어도 일부와 중첩되지 않는 차폐 전극층; 및
    상기 제1 전극과 상기 제2 전극 사이에서 상기 차폐 전극층과 이격되어 배치된 적어도 하나의 발광 소자를 포함하되,
    적어도 하나의 상기 발광 소자는 상기 차폐 전극층이 상기 제1 전극 및 상기 제2 전극과 중첩되지 않는 영역 내에 배치되는 표시 장치.
  2. 제1 항에 있어서,
    상기 차폐 전극층은 상기 제1 전극의 적어도 일부와 중첩되도록 배치된 제1 차폐 전극 및 상기 제1 차폐 전극과 이격되어 상기 제2 전극의 적어도 일부와 중첩되도록 배치된 제2 차폐 전극을 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 전극과 상기 제2 전극, 및 상기 제1 차폐 전극 및 상기 제2 차폐 전극은 각각 상기 발광 소자의 양 단부를 가로지르는 일 방향으로 서로 이격되어 배치되고,
    상기 제1 전극과 상기 제2 전극이 이격된 거리는 상기 제1 차폐 전극과 상기 제2 차폐 전극이 이격된 거리보다 짧은 표시 장치.
  4. 제3 항에 있어서,
    상기 발광 소자의 상기 일 방향으로 측정된 길이는 상기 제1 전극과 상기 제2 전극이 이격된 거리보다 길되, 상기 제1 차폐 전극과 상기 제2 차폐 전극이 이격된 거리보다 짧은 표시 장치.
  5. 제2 항에 있어서,
    상기 제1 전극, 상기 발광 소자의 일 단부 및 상기 제1 차폐 전극의 적어도 일 단부와 접촉하는 제1 접촉 전극; 및
    상기 제2 전극, 상기 발광 소자의 타 단부 및 상기 제2 차폐 전극의 적어도 일 단부와 접촉하는 제2 접촉 전극을 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 차폐 전극 및 상기 제2 차폐 전극 상의 적어도 일부 영역에 배치되는 제2 절연층을 포함하고,
    상기 제1 접촉 전극과 상기 제2 접촉 전극은 적어도 일부가 상기 제2 절연층의 상면에 중첩되도록 배치된 표시 장치.
  7. 제1 항에 있어서,
    상기 차폐 전극층은 상기 제1 전극과 상기 제2 전극 사이에 배치되어 상기 제1 전극과 상기 제2 전극이 연장된 방향으로 이격된 적어도 하나의 차폐 전극 패턴을 포함하고,
    상기 제1 절연층은 상기 제1 전극 및 상기 제2 전극과 상기 차폐 전극 패턴을 상호 절연시키는 표시 장치.
  8. 제7 항에 있어서,
    상기 차폐 전극 패턴은 상기 제1 전극 및 상기 제2 전극과 중첩되지 않도록 배치된 표시 장치.
  9. 제7 항에 있어서,
    상기 차폐 전극 패턴은 상기 제1 전극과 상기 제2 전극이 서로 대향하는 각 측면과 부분적으로 중첩되는 표시 장치.
  10. 제9 항에 있어서,
    상기 차폐 전극 패턴의 상기 제1 전극과 상기 제2 전극이 이격된 방향으로 측정된 폭은 상기 제1 전극과 상기 제2 전극 사이의 거리보다 큰 표시 장치.
  11. 제10 항에 있어서,
    상기 발광 소자는 상기 제1 전극과 상기 제2 전극이 연장된 방향으로 이격되어 배치된 상기 차폐 전극 패턴 사이에 배치된 표시 장치.
  12. 제1 방향으로 연장되고, 상기 제1 방향과 다른 제2 방향으로 이격된 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극의 적어도 일부 영역을 덮도록 배치된 제1 절연층;
    상기 제1 절연층 상에서 상기 제1 방향으로 연장되어 배치되고, 상기 제1 전극과 상기 제2 전극의 적어도 일부와 중첩되지 않는 차폐 전극층; 및
    상기 제1 전극과 상기 제2 전극 사이에서 상기 차폐 전극층과 이격되어 배치되고, 양 단부가 각각 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결된 적어도 하나의 발광 소자를 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 차폐 전극층은 상기 제1 전극 상에 배치되고 상기 제1 전극의 적어도 일부와 중첩되지 않도록 형성되는 적어도 하나의 제1 함몰패턴부를 포함하는 제1 차폐 전극; 및
    상기 제2 전극 상에 배치되고 상기 제2 전극의 적어도 일부와 중첩되지 않도록 형성되는 적어도 하나의 제2 함몰패턴부를 포함하는 제2 차폐 전극을 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 함몰패턴부는 상기 제1 전극의 상기 제2 전극과 대향하는 일 면으로부터 상기 제1 전극의 타 면을 향해 함몰되고,
    상기 제2 함몰패턴부는 상기 제2 전극의 상기 제1 전극과 대향하는 일 면으로부터 상기 제2 전극의 타 면을 향해 함몰된 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 함몰패턴부와 상기 제2 함몰패턴부는 서로 이격되어 대향하도록 배치되며,
    상기 발광 소자는 상기 제1 함몰패턴부와 상기 제2 함몰패턴부 사이에 배치되는 표시 장치.
  16. 제12 항에 있어서,
    상기 차폐 전극층은 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 적어도 하나의 차폐 전극 패턴부를 포함하고,
    상기 차폐 전극 패턴부는 이웃하는 다른 상기 차폐 전극 패턴부와 이격된 표시 장치.
  17. 제16 항에 있어서,
    상기 차폐 전극 패턴부는 상기 제1 전극 및 상기 제2 전극과 중첩되지 않고,
    상기 차폐 전극 패턴부가 이격된 영역에는 상기 제1 절연층이 노출되어 상기 제1 방향으로 패턴을 형성하는 표시 장치.
  18. 제16 항에 있어서,
    상기 차폐 전극 패턴부의 상기 제2 방향으로 측정된 폭은 상기 제1 전극과 상기 제2 전극 사이의 거리보다 크고, 상기 차폐 전극 패턴부는 상기 제1 전극 및 상기 제2 전극과 부분적으로 중첩되는 표시 장치.
  19. 제12 항에 있어서,
    상기 제1 전극은 상기 제2 전극과 대향하는 일 측면의 적어도 일부 영역이 돌출된 제1 돌출부패턴을 포함하고,
    상기 제2 전극은 상기 제1 전극과 대향하는 일 측면의 적어도 일부 영역이 돌출된 제2 돌출부패턴을 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 돌출부패턴과 상기 제2 돌출부패턴은 서로 이격되어 대향하도록 배치되며,
    상기 발광 소자는 일 단부가 상기 제1 돌출부패턴과 전기적으로 연결되고, 타 단부는 상기 제2 돌출부패턴과 전기적으로 연결된 표시 장치.
KR1020180148353A 2018-11-27 2018-11-27 표시 장치 KR102666614B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180148353A KR102666614B1 (ko) 2018-11-27 표시 장치
PCT/KR2019/010727 WO2020111452A1 (ko) 2018-11-27 2019-08-23 표시 장치
US17/297,950 US20220093828A1 (en) 2018-11-27 2019-08-23 Display device
EP19890576.2A EP3890021A4 (en) 2018-11-27 2019-08-23 INDICATOR
CN201980078388.8A CN113169210A (zh) 2018-11-27 2019-08-23 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180148353A KR102666614B1 (ko) 2018-11-27 표시 장치

Publications (2)

Publication Number Publication Date
KR20200063380A true KR20200063380A (ko) 2020-06-05
KR102666614B1 KR102666614B1 (ko) 2024-05-17

Family

ID=

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022019547A1 (ko) * 2020-07-24 2022-01-27 삼성디스플레이 주식회사 표시 장치
WO2022030679A1 (ko) * 2020-08-06 2022-02-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11417636B2 (en) 2020-01-09 2022-08-16 Samsung Display Co., Ltd. Display device and manufacturing method thereof
WO2022182100A1 (ko) * 2021-02-23 2022-09-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2023003049A1 (ko) * 2021-07-21 2023-01-26 엘지전자 주식회사 디스플레이 장치
WO2023074972A1 (ko) * 2021-11-01 2023-05-04 엘지전자 주식회사 디스플레이 장치
WO2024085288A1 (ko) * 2022-10-21 2024-04-25 엘지전자 주식회사 디스플레이 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417636B2 (en) 2020-01-09 2022-08-16 Samsung Display Co., Ltd. Display device and manufacturing method thereof
WO2022019547A1 (ko) * 2020-07-24 2022-01-27 삼성디스플레이 주식회사 표시 장치
WO2022030679A1 (ko) * 2020-08-06 2022-02-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2022182100A1 (ko) * 2021-02-23 2022-09-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2023003049A1 (ko) * 2021-07-21 2023-01-26 엘지전자 주식회사 디스플레이 장치
WO2023074972A1 (ko) * 2021-11-01 2023-05-04 엘지전자 주식회사 디스플레이 장치
WO2024085288A1 (ko) * 2022-10-21 2024-04-25 엘지전자 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
EP3890021A1 (en) 2021-10-06
US20220093828A1 (en) 2022-03-24
EP3890021A4 (en) 2022-08-24
WO2020111452A1 (ko) 2020-06-04
CN113169210A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
KR102661100B1 (ko) 표시 장치
KR102587133B1 (ko) 표시 장치
KR102606922B1 (ko) 표시 장치 및 그 제조 방법
KR102607727B1 (ko) 표시 장치
KR102545982B1 (ko) 표시 장치 및 그 제조 방법
KR102588659B1 (ko) 표시 장치
EP3913694A1 (en) Display device and manufacturing method therefor
US11302747B2 (en) Display device
EP3951880A1 (en) Display device and manufacturing method therefor
EP4024461A1 (en) Light emitting device, manufacturing method therefor, and display device comprising same
EP3913695A1 (en) Light emitting element and display device comprising same
KR102581666B1 (ko) 발광 소자, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR20200138479A (ko) 표시 장치
EP3890021A1 (en) Display device
KR20200146014A (ko) 표시 장치
US11916178B2 (en) Display device
EP4033545A1 (en) Light-emitting diode and display device comprising same
KR102666614B1 (ko) 표시 장치
KR102666627B1 (ko) 표시 장치
KR102651789B1 (ko) 발광 소자 구조물 및 이의 제조방법
KR20240077536A (ko) 발광 소자, 이의 제조 방법 및 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant