KR20200048933A - 이중화 보드를 구비한 제어기 시스템 및 그 이중화 보드의 마스터/슬레이브 설정방법 - Google Patents

이중화 보드를 구비한 제어기 시스템 및 그 이중화 보드의 마스터/슬레이브 설정방법 Download PDF

Info

Publication number
KR20200048933A
KR20200048933A KR1020180131602A KR20180131602A KR20200048933A KR 20200048933 A KR20200048933 A KR 20200048933A KR 1020180131602 A KR1020180131602 A KR 1020180131602A KR 20180131602 A KR20180131602 A KR 20180131602A KR 20200048933 A KR20200048933 A KR 20200048933A
Authority
KR
South Korea
Prior art keywords
board
boards
master
slave
initialization
Prior art date
Application number
KR1020180131602A
Other languages
English (en)
Inventor
권효철
Original Assignee
효성중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 효성중공업 주식회사 filed Critical 효성중공업 주식회사
Priority to KR1020180131602A priority Critical patent/KR20200048933A/ko
Priority to PCT/KR2019/013237 priority patent/WO2020091256A1/ko
Publication of KR20200048933A publication Critical patent/KR20200048933A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
    • G05B19/4144—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by using multiplexing for control system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0224—Process history based detection method, e.g. whereby history implies the availability of large amounts of data
    • G05B23/0227—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions
    • G05B23/0237—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions based on parallel systems, e.g. comparing signals produced at the same time by same type systems and detect faulty ones by noticing differences among their responses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2033—Failover techniques switching over of hardware resources

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Programmable Controllers (AREA)

Abstract

본 발명은 이중화된 보드의 초기부팅시 마스터/슬레이브 보드를 설정하기 위한 방법 및 그 보드에 관한 것이다.
본 발명의 실시 예에 따른 이중화 보드의 마스터/슬레이브 설정방법은, 이중화된 제1,2 보드에 부팅전압이 인가되면 각각 자신의 보드를 초기화하고, 상기 제1,2보드가 각각 초기화의 완료에 따라 초기화 완료정보를 생성하여 상기 하위보드로 각각 전송하고, 상기 하위보드가 상기 제1,2보드로부터 각각 수신된 초기화 완료정보의 수신시점을 비교하여 마스터/슬레이브 설정정보를 생성하고, 상기 하위보드가 상기 생성된 마스터/슬레이브 설정정보를 상기 제1,2보드로 각각 전송하며, 상기 제1,2보드가 상기 각각 수신된 마스터/슬레이브 설정정보에 따라 자신을 마스터 보드 또는 슬레이브 보드 중 하나로 설정하도록 한다.

Description

이중화 보드를 구비한 제어기 시스템 및 그 이중화 보드의 마스터/슬레이브 설정방법{System having duplicated boards and method for setting mater/slave of the same boards}
본 발명은 이중화 보드를 구비한 제어기 시스템에 관한 것으로서, 특히 이중화 보드의 초기부팅시 각각 마스터 및 슬레이브 보드로 설정하기 위한 이중화 보드의 마스터/슬레이브 설정방법 및 그 이중화 보드의 제어기 시스템에 관한 것이다.
통상적으로 중요한 설비를 제어하는 제어기의 경우 갑작스런 고장 발생에도 끊김없는 제어가 이루어지도록 이중화로 구현된다. 최근에는 제어기 내에서 연산보드, 제어보드 등 중요한 기능들을 수행하는 보드도 이중화로 구현하는 사례가 증가하고 있다.
한국 공개특허공보 제2000-0055954호 및 한국 등록특허공보 제0320149호에는 이중화 보드에서 마스터 보드가 동작중 고장발생 시 슬레이브 보드가 통신을 통해 마스터 보드의 고장을 감지하여 자신이 마스터로 절체되어 마스터 보드로서 운영되도록 하는 기술에 대해 개시하고 있다.
하지만, 이러한 선행문헌은 이중화 보드의 동작중에 마스터/슬레이브 보드의 절체에 관한 기술로서 이중화 보드의 초기 부팅시 마스터와 슬레이브 보드를 각각 설정하는 기술에 대해 제시하는 것이 아니다.
또한, 종래에 이중화 보드의 초기 부팅시 마스터 보드와 슬레이브 보드를 설정하기 위해 이중화 보드 간에 상대보드의 레지스터 값을 읽어들여서 마스터로 동작할지를 판단하거나 외부의 딥스위치(dip switch)의 정보를 읽어서 마스터/슬레이브를 결정하도록 하는 기술이 제시되어 있다.
이러한 종래기술에서는 상대보드의 정보를 서로 간에 읽어들여야 하므로 마스터/슬레이브 결정에 일정한 시간이 필요하고, 또한 딥스위치의 동작시 작업자의 설정 오류가 발생할 수 있으며 딥스위치의 정보를 읽는데도 일정시간이 소요된다는 문제점이 있다. 이러한 시간의 소요는 빠른 제어를 필요로 하는 보드에서 동작의 시간지연으로 이어진다는 문제점으로 나타난다.
또한, 다른 방법으로 이중화 보드의 초기 부팅 시 두 보드 간에 클럭을 기반으로 마스터/슬레이브 보드를 결정하는 방법이 제시되어 있으나, 최근에 많이 사용되고 있는 FGPA(field programmable gate array)와 같은 CPU 보드 간에서는 클럭을 기반으로 결정할 때 어려움이 있을 수 있다.
한국 공개특허공보 제2000-0055954호 한국 등록특허공보 제0320149호
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 이중화로 구현된 보드의 초기부팅시 각 보드의 초기화 완료시점을 기준으로 마스터 및 슬레이브 보드를 설정하도록 하는 이중화 보드의 마스터/슬레이브 설정방법 및 그 이중화 보드를 구비한 시스템을 제공하는데 그 목적이 있다.
또한, 본 발명은 이중화 보드에서 간단한 통신을 통해 마스터/슬레이브 보드를 설정할 수 있는 이중화 보드의 마스터/슬레이브 설정방법 및 그 이중화 보드를 구비한 시스템을 제공하는데 다른 목적이 있다.
본 발명의 일 실시 예에 따른 이중화 보드를 구비한 제어기 시스템은, 이중화로 구성된 제1 및 제2 보드; 및 상기 제1 및 제2 보드와 각각 통신하는 적어도 하나의 하위보드를 포함하고, 상기 제1 및 제2 보드 각각은, 상대보드와 데이터를 서로 송수신하는 데이터송수신부와, 상기 제1,2 보드의 초기화를 수행하는 초기화처리부와, 초기화 완료정보를 상기 하위보드로 전송하고 상기 하위보드로부터 마스터/슬레이브 설정정보를 수신하는 통신부와, 상기 제1,2보드의 초기화가 완료되면 상기 초기화 완료정보를 생성하고 상기 통신부를 통해 수신된 마스터/슬레이브 설정정보를 바탕으로 상기 제1,2보드를 각각 마스터 보드 또는 슬레이브 보드로 설정하며, 상기 적어도 하나의 하위보드 각각은, 상기 제1보드의 통신부와 통신하여 상기 제1보드의 초기화 완료정보를 수신하고 상기 마스터/슬레이브 설정정보를 전송하는 제1통신모듈과, 상기 제2보드의 통신부와 통신하여 상기 제2보드의 초기화 완료정보를 수신하고 상기 마스터/슬레이브 설정정보를 전송하는 제2통신모듈과, 상기 제1,2통신모듈을 통해 수신되는 상기 제1,2 보드의 초기화 완료정보의 수신시점을 비교하여 상기 마스터/슬레이브 설정정보를 생성하는 제어모듈을 포함한다.
본 발명에서, 상기 제어모듈은 상기 제1,2보드의 초기화 완료정보의 수신시점이 상대적으로 더 빠른 보드를 상기 마스터 보드로 설정한다는 설정정보를 생성한다.
본 발명에서, 상기 제어모듈은 상기 제1,2보드의 초기화 완료정보의 수신시점이 같으면 기설정된 보드를 마스터 보드로 설정한다는 설정정보를 생성한다.
또한, 본 발명의 다른 실시 예에 따른 이중화 보드를 구비한 제어기 시스템은, 이중화로 구성된 제1 및 제2 보드; 및 상기 제1 및 제2 보드와 각각 통신하는 적어도 하나의 하위보드를 포함하고, 상기 제1 및 제2 보드 각각은, 상대보드와 데이터를 서로 송수신하는 데이터송수신부와, 상기 제1,2 보드의 초기화를 수행하는 초기화처리부와, 초기화 완료정보를 상기 하위보드로 전송하고 상기 하위보드로부터 마스터/슬레이브 설정정보를 수신하는 통신부와, 상기 제1,2보드의 초기화가 완료되면 상기 초기화의 완료시점을 포함하는 초기화 완료정보를 생성하고 상기 통신부를 통해 수신된 마스터/슬레이브 설정정보를 바탕으로 상기 제1,2보드를 각각 마스터 보드 또는 슬레이브 보드로 설정하며, 상기 적어도 하나의 하위보드 각각은, 상기 제1보드의 통신부와 통신하여 상기 제1보드의 초기화 완료정보를 수신하고 상기 마스터/슬레이브 설정정보를 전송하는 제1통신모듈과, 상기 제2보드의 통신부와 통신하여 상기 제2보드의 초기화 완료정보를 수신하고 상기 마스터/슬레이브 설정정보를 전송하는 제2통신모듈과, 상기 제1,2통신모듈을 통해 수신되는 상기 제1,2 보드의 초기화 완료정보에 각각 포함된 초기화 완료시점을 서로 비교하여 상기 마스터/슬레이브 설정정보를 생성하는 제어모듈을 포함한다.
본 발명에서, 상기 제어모듈은 상기 제1,2보드의 초기화 완료시점이 상대적으로 더 빠른 보드를 상기 마스터 보드로 설정한다는 설정정보를 생성한다.
본 발명에서, 상기 제어모듈은 상기 제1,2보드의 초기화 완료시점이 같으면 기설정된 보드를 마스터 보드로 설정한다는 설정정보를 생성한다.
또한, 본 발명의 일 실시 예에 따른 이중화 보드의 마스터/슬레이브 보드 설정방법은, 이중화 보드 및 적어도 하나의 하위보드를 포함하는 제어기 시스템에서 상기 이중화 보드의 마스터/슬레이브 보드 설정방법에 있어서, 이중화된 제1,2 보드에 부팅전압이 인가되면 각각 자신의 보드를 초기화하는 초기화단계; 상기 제1,2보드가 각각 초기화의 완료에 따라 초기화 완료정보를 생성하여 상기 하위보드로 각각 전송하는 제1전송단계; 상기 하위보드가 상기 제1,2보드로부터 각각 수신된 초기화 완료정보의 수신시점을 비교하여 마스터/슬레이브 설정정보를 생성하는 생성단계; 상기 하위보드가 상기 생성된 마스터/슬레이브 설정정보를 상기 제1,2보드로 각각 전송하는 제2전송단계; 및 상기 제1,2보드가 상기 각각 수신된 마스터/슬레이브 설정정보에 따라 자신을 마스터 보드 또는 슬레이브 보드 중 하나로 설정하는 설정단계를 포함한다.
본 발명에서, 상기 하위보드는 상기 제1,2보드로부터 각각 수신된 초기화 완료정보의 수신시점을 비교하여 더 빨리 수신된 보드를 마스터 보드로 설정하고 더 늦게 수신된 보드를 슬레이브 보드로 설정한다는 설정정보를 생성한다.
본 발명에서, 상기 하위보드는 상기 제1,2보드로부터 각각 수신된 초기화 완료정보의 수신시점이 동일하면 기설정된 보드를 마스터 보드로 설정하고 나머지 보드를 슬레이브 보드로 설정한다는 설정정보를 생성한다.
또한, 본 발명의 다른 실시 예에 따른 이중화 보드의 마스터/슬레이브 보드 설정방법은, 이중화 보드 및 적어도 하나의 하위보드를 포함하는 제어기 시스템에서 상기 이중화 보드의 마스터/슬레이브 보드 설정방법에 있어서, 이중화된 제1,2 보드에 부팅전압이 인가되면 각각 자신의 보드를 초기화하는 초기화단계; 상기 제1,2보드가 각각 초기화의 완료에 따라 초기화 완료시점을 포함하는 초기화 완료정보를 생성하여 상기 하위보드로 각각 전송하는 제1전송단계; 상기 하위보드가 상기 제1,2보드로부터 각각 수신된 초기화 완료정보에 포함된 초기화 완료시점을 비교하여 마스터/슬레이브 설정정보를 생성하는 생성단계; 상기 하위보드가 상기 생성된 마스터/슬레이브 설정정보를 상기 제1,2보드로 각각 전송하는 제2전송단계; 및 상기 제1,2보드가 상기 각각 수신된 마스터/슬레이브 설정정보에 따라 자신을 마스터 보드 또는 슬레이브 보드 중 하나로 설정하는 설정단계를 포함한다.
본 발명에서, 상기 하위보드는 상기 제1,2보드로부터 각각 수신된 초기화 완료정보에 포함된 초기화 완료시점을 비교하여 더 빠른 보드를 마스터 보드로 설정하고 더 늦은 보드를 슬레이브 보드로 설정한다는 설정정보를 생성한다.
본 발명에서, 상기 하위보드는 상기 제1,2보드로부터 각각 수신된 초기화 완료정보에 포함된 초기화 완료시점이 동일하면 기설정된 보드를 마스터 보드로 설정하고 나머지 보드를 슬레이브 보드로 설정한다는 설정정보를 생성한다.
본 발명에 의하면 제어기 내의 이중화 보드에서 각각 초기화되는 시점을 기준으로 마스터/슬레이브 보드를 설정하므로 간단하고 빠른 설정이 가능하다.
또한, 본 발명에 의하면 이중화 보드에 각각 동일한 소프트웨어를 탑재하고 추가적인 구성없이 마스터/슬레이브 보드를 설정할 수 있으므로 제품의 생산성이 높아지고 오작동 가능성이 낮아진다.
도 1은 본 발명의 실시 예에 따른 제어기 시스템 내의 이중화 보드의 예시도이다.
도 2는 본 발명의 실시 예에 따른 이중화 보드를 구비한 제어기 시스템의 구성도이다.
도 3은 본 발명의 일 실시 예에 따른 제어기 시스템의 이중화 보드에 대한 마스터/슬레이브 설정방법을 나타낸 흐름도이다.
도 4는 본 발명의 다른 실시 예에 따른 이중화 보드의 마스터/슬레이브 보드 설정방을 나타낸 흐름도이다.
이하, 본 발명의 실시 예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시 예를 설명함에 있어, 관련된 공지구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시 예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 실시 예에 따른 제어기 시스템 내의 이중화 보드의 예시도이다.
도 1을 참조하면 본 발명의 실시 예에 따른 이중화 보드(20)가 적용된 장치(10)는 이중화로 구성된 제1보드(21) 및 제2보드(22)를 포함하여 구성된다. 제1보드(21) 및 제2보드(20)는 이중화로 구성되므로 서로 동일한 구성(하드웨어) 및 동일한 기능(소프트웨어 및 프로그램)이 탑재된다. 이러한 장치(10)는 다양한 형태로 구성될 수 있다. 예컨대 설비나 장치 등을 제어하는 제어장치가 될 수 있다.
또한, 본 발명의 실시 예에서 제1보드(21) 및 제2보드(22)는 일반적인 제어기 내에 구비되는 보드(board)로서, 예컨대 연산보드, 제어보드 등과 같이 각종 기능을 수행하는 보드를 통칭한다. 뿐만 아니라 본 발명에서 이러한 보드(21,22)는 제어기 또는 제어모듈 등의 장치를 포함하는 개념으로 사용된다.
나아가, 본 발명의 실시 예에서는 일례로 2개의 보드(21,22)로 이중화된 보드를 도시하고 있으나, 본 발명은 이러한 실시 예에 한정되지 않고 2개 이상의 보드들로 다중화로 구성될 수도 있다. 즉, 본 발명에 따른 마스터/슬레이브 보드의 설정방법은 다중화 보드에도 동일하게 적용될 수 있다. 이에 본 발명에서는 설명의 편의상 일례로 이중화된 보드에 대하여 설명하도록 한다.
도 2는 본 발명의 실시 예에 따른 이중화 보드를 구비한 제어기 시스템의 구성도이다.
도 2를 참조하면, 본 발명에 따른 제어기 시스템(100)은 제1보드(21), 제2보드(22) 및 적어도 하나의 하위보드(23)을 포함하여 구성된다.
상기한 바와 같이 이중화된 보드(21,22)는 각각 동일한 구성 및 기능을 가지므로, 이하에서 제1,2 보드(21,22)의 구성 및 기능에 대해서는 제1보드(21)를 기준으로 설명하기로 한다. 이러한 설명은 당연히 제2보드(22)에도 동일하게 적용된다.
본 발명에서 제1보드(21)는 데이터송수신부(211), 초기화처리부(212), 통신부(213) 및 제어부(214)를 포함하여 구성된다.
데이터송수신부(211)는 상대보드와 데이터를 송수신한다. 즉, 제1보드(21)의 데이터송수신부(211)는 제2보드(22)의 데이터송수신부(221)와 데이터를 서로 주고 받는다. 이러한 데이터는 제1,2 보드(21,22) 간에 서로 공유하고자 하는 데이터로서, 예컨대 각종 상태정보, 제어값, 하위보드의 정보, 동작에 필요한 프로그램 등을 서로 공유하여 제어기의 이중화를 구현하도록 한다.
초기화처리부(212)는 제1보드(21)에 초기부팅을 위한 전압이 인가되면 제1보드(21)를 초기화시킨다. 이러한 전압은 보드(21)의 전원이 꺼진 상태, 구체적으로 해당 보드(21)를 포함하는 장치의 전원이 꺼진 상태에서 장치를 부팅할 때 별도의 전원공급장치(예:SMPS)로부터 공급되는 기동전압이 될 수 있다. 이처럼 장치를 부팅하기 위해 전원을 공급하면 제1보드(21)로도 전원이 공급된다.
통신부(213)는 상기와 같이 초기화가 완료되면 초기화 완료정보를 적어도 하나 이상의 하위보드(23)로 전송하고 하위보드(23)로부터 전송되는 마스터/슬레이브 설정정보를 수신한다. 이러한 마스터/슬레이브 설정정보에는 두 보드(21,22) 중 어느 보드를 마스터 보드로 설정할 것인지에 대한 정보를 포함한다. 또한 초기화 완료정보는 각 보드의 초기화 시점 및 상태에 대한 정보를 포함한다. 여기서, 제1보드(21)의 초기화가 진행되어 완료되면 통신부(213)는 그 완료와 동시에 바로 하위보드(23)로 초기화 완료정보를 전송한다.
제어부(214)는 통신부(213)를 통해 하위보드(23)로부터 수신된 마스터/슬레이브 설정정보를 이용하여 자신을 마스터 보드로 설정할 것인지, 슬레이브 보드로 설정한 것인지를 결정한다. 즉, 제어부(214)는 하위보드(23)로부터 수신된 마스터/슬레이브 설정정보에 자신이 마스터 보드로 설정되는 정보가 포함되어 있으면 자신을 마스터 보드로 설정하고, 반대로 자신이 슬레이브 보드로 설정되는 정보가 포함되어 있으면 자신을 슬레이브 보드로 설정하는 것이다.
하위보드(23)는 적어도 하나 이상 구비되며, 각각 2개의 통신모듈(231,232) 및 제어모듈(233)을 포함한다. 2개의 통신모듈 중에서 제1통신모듈(231)은 제1보드(21)의 통신부(213)와 통신을 수행하여 제1보드(21)의 초기화 완료정보를 수신하고 마스터/슬레이브 설정정보를 송신한다. 제2통신모듈(232)은 제2보드(22)의 통신부(223)와 통신을 수행하여 제2보드(22)의 초기화 완료정보를 수신하고 마스터/슬레이브 설정정보를 송신한다. 이때, 각각의 하위보드(23)는 제1통신모듈(231) 및 제2통신모듈(232)를 통해 각각 동일한 마스터/슬레이브 설정정보를 제1보드(21)의 통신부(213) 및 제2보드(22)의 통신부(223)으로 전송한다.
제어모듈(233)은 제1통신모듈(231) 및 제2통신모듈(232)를 통해 각각 수신된 제1보드(21)의 초기화 완료정보와 제2보드(22)의 초기화 완료정보를 확인한다. 이때, 수신된 두 보드(21,22)의 초기화 완료정보를 비교하여 상대적으로 더 빨리 수신된 보드를 마스터 보드로 설정하고 상대적으로 더 늦게 수신된 보드를 슬레이브 보드로 설정한다는 설정정보를 생성한다. 이와 같이 생성된 설정정보를 제1,2통신모듈(231,232)를 통해 각각 제1,2보드(21,22)로 전송하도록 한다.
다른 실시 예에서, 제어모듈(233)은 두 보드(21,22)로부터 수신된 초기화 완료정보를 확인하여 그 내부에 포함되어 있는 초기화 완료시점을 비교하여 초기화 완료시점이 상대적으로 더 빠른 보드를 마스터 보드로 설정한다는 설정정보를 생성하고, 상대적으로 더 느린 보드를 마스터 보드로 설정한다는 설정정보를 생성할 수도 있다.
이와 같이, 제1,2보드(21.22)는 하위보드(23)로부터 수신되는 마스터/슬레이브 설정정보를 바탕으로 각각 마스터 및 슬레이브 보드로 설정하도록 한다. 특히, 본 발명에서는 이중화된 제1,2보드(21,22)로부터 하위보드(23)가 초기화 완료정보를 수신하는 시점을 기준으로 상대적으로 더 빨리 수신된 보드를 마스터 보드로 설정하는 것이다. 다른 예로서 초기화 완료시점이 더 빠른 보드를 마스터 보드로 설정할 수도 있는 것이다.
상기한 바와 같이 이중화된 두 보드(21,22)는 실질적으로 동일한 보드이다. 즉, 동일한 구성 및 기능을 가지며 실질적으로 동일하게 동작하는 같은 보드이다. 하지만 이와 같이 두 보드(21,22)가 동일하다고 하더라도 오랜 기간 사용하게 되면 두 보드(21,22)의 성능이 조금씩 달라질 수 있다. 이때, 본 발명에서는 두 개의 제1,2보드(21,22)에 동시에 전원이 인가되어 두 보드(21.22)가 동시에 초기화를 수행한다고 하더라도 초기화 속도면에서 미세한 차이가 발생할 수 있다. 이에, 본 발명에서는 그 미세한 차이에 따라 초기화 완료정보가 하위보드(23)에 수신되는 시차가 발생할 수 있고, 이러한 시차를 기준으로 마스터 및 슬레이브 보드를 설정하도록 하는 것이다. 또한, 이러한 미세한 차이에 따라 초기화 완료시점에 시차가 발생할 수도 있고, 이러한 시차를 기준으로 역시 마스터 및 슬레이브 보드를 설정하도록 할 수도 있는 것이다.
만약, 하위보드(23)에 제1,2보드(21.22)의 초기화 완료정보의 수신시간이 동일하거나 초기화 완료시점이 동일한 경우에는 두 보드 중 기설정된 보드를 마스터 보드로 설정되고 다른 보드를 슬레이브 보드로 설정한다는 설정정보를 생성하여 각 보드(21,22)로 전송할 수 있다.
도 3은 본 발명의 일 실시 예에 따른 제어기 시스템의 이중화 보드에 대한 마스터/슬레이브 설정방법을 나타낸 흐름도이다.
도 3을 참조하면 본 발명에 따른 이중화 보드의 마스터/슬레이브 설정방법에서는 이중화로 구성된 제1보드(21) 및 제2보드(22)에 초기 부팅에 의한 전압이 인가되면(S101), 각각의 초기화처리부(212,222)에서 자신의 보드(21,22)를 초기화한다(S103).
이어, 제1,2보드(21,22)는 각각 초기화가 완료됨에 따라 초기화 완료정보를 생성하여(S105), 통신부(213,223)를 통해 하위보드(23)로 전송한다(S107).
이에 하위보드(23)는 제1,2보드(21,22)로부터 각각 수신된 초기화 완료정보의 수신시점을 비교한다(S109). 비교결과 상대적으로 더 빨리 수신된 보드를 마스터 보드로 설정함과 동시에 상대적으로 더 늦게 수신된 보드를 슬레이브 보드로 설정한다는 설정정보를 생성하여(S111), 상기 설정정보를 제1,2보드(21,22)로 전송한다(S113). 예컨대, 제1보드(21)로부터의 초기화 완료정보가 제2보드(22)의 초기화 완료정보보다 더 빨리 수신된 경우 하위모듈(23)은 제1보드(21)를 마스터 보드로 설정하고 제2보드(22)를 슬레이브 보드로 설정한다는 설정정보를 생성하여 제1,2보드(21.22)로 동일하게 전송하는 것이다.
계속해서, 제1,2보드(21,22)는 이러한 설정정보를 바탕으로 자신을 마스터 보드 또는 슬레이브 보드로 설정한다(S115). 상기 예에서와 같이 설정정보 내에 제1보드(21)는 마스터 보드로 설정하고 제2보드(22)를 슬레이브 보드로 설정한다고 되어 있으면 제1보드(21)는 자신을 마스터 보드로 설정하고 제2보드(22)는 자신을 슬레이브 보드로 설정하는 것이다.
만약, 상기 S111 단계에서 마스터/슬레이브 설정정보를 생성할 때 두 초기화 완료정보의 수신시점이 동일하면 두 보드 중에서 기설정된 보드를 마스터 보드로 설정하고, 다른 보드를 슬레이브 보드로 설정한다는 설정정보를 생성하도록 한다.
도 4는 본 발명의 다른 실시 실시 예에 따른 제어기 시스템의 이중화 보드에 대한 마스터/슬레이브 설정방법을 나타낸 흐름도이다.
도 4를 참조하면 본 발명의 다른 실시 예에 따른 이중화 보드의 마스터/슬레이브 설정방법에서는 이중화로 구성된 제1보드(21) 및 제2보드(22)에 초기부팅신호와 함께 전압이 인가되면(S201), 초기화처리부(212,222)에서 자신의 보드(21,22)를 각각 초기화한다(S203).
이어, 제1,2보드(21,22)는 각각 초기화가 완료됨에 따라 초기화 완료정보를 생성하여(S205), 통신부(213,223)를 통해 하위보드(23)로 전송한다(S207). 이러한 초기화 완료정보에는 각 보드(21,22)의 초기화 완료시점에 대한 정보를 포함한다.
이에 하위보드(23)는 제1,2보드(21,22)로부터 각각 수신된 초기화 완료정보에 포함된 초기화 완료시점을 비교한다(S209). 비교결과 두 보드(21.22)의 초기화 완료시점이 상대적으로 더 빠른 보드를 마스터 보드로 설정하고 상대적으로 더 늦은 보드를 슬레이브 보드로 설정한다는 설정정보를 생성하여(S211), 상기 설정정보를 제1,2보드(21,22)로 전송한다(S213). 예컨대, 제1보드(21)로부터의 초기화 완료시점이 제2보드(22)의 초기화 완료시점보다 더 빠른 경우 하위모듈(23)은 제1보드(21)를 마스터 보드로 설정하고 제2보드(22)를 슬레이브 보드로 설정한다는 설정정보를 생성하여 제1,2보드(21.22)로 동일하게 전송하는 것이다.
계속해서, 제1,2보드(21,22)는 이러한 설정정보를 바탕으로 자신을 마스터 보드 또는 슬레이브 보드로 설정한다(S215). 상기 예에서와 같이 설정정보 내에 제1보드(21)는 마스터 보드로 설정하고 제2보드(22)를 슬레이브 보드로 설정한다고 되어 있으면 제1보드(21)는 자신을 마스터 보드로 설정하고 제2보드(22)는 자신을 슬레이브 보드로 설정하는 것이다.
만약, 상기 S21 단계에서 마스터/슬레이브 설정정보를 생성할 때 두 초기화 완료시점이 동일하면, 두 보드 중에서 기설정된 보드를 마스터 보드로 설정하고, 다른 보드를 슬레이브 보드로 설정한다는 설정정보를 생성하도록 한다.
이상에서 설명한 바와 같이 본 발명에서는 동일한 구성 및 기능을 갖는 이중화 보드에서 각각 자신의 초기화 완료정보를 하위보드로 전송할 때 하위보드에서 그 초기화 완료정보의 수신시점에 따라 마스터/슬레이브 보드를 설정하도록 한다. 또한, 각각 자신의 초기화 완료시점을 하위보드에서 확인하여 그 초기화 완료시점에 따라 마스터/슬레이브 모드를 설정하도록 한다. 이로써 간단한 방법으로 빠르게 마스터 보드를 설정할 수 있다는 장점이 있다.
이상에서, 본 발명의 실시 예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시 예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10 : 제어장치 20 : 이중화 보드
21 : 제1보드 22 : 제2보드
23 : 하위보드 211,221 : 데이터송수신부
212,222 : 초기화처리부 213,223 : 통신부
214,224 : 제어부 231 : 제1통신모듈
232 : 제2통신모듈 233 : 제어모듈

Claims (12)

  1. 이중화로 구성된 제1 및 제2 보드; 및
    상기 제1 및 제2 보드와 각각 통신하는 적어도 하나의 하위보드를 포함하고,
    상기 제1 및 제2 보드 각각은,
    상대보드와 데이터를 서로 송수신하는 데이터송수신부와, 상기 제1,2 보드의 초기화를 수행하는 초기화처리부와, 초기화 완료정보를 상기 하위보드로 전송하고 상기 하위보드로부터 마스터/슬레이브 설정정보를 수신하는 통신부와, 상기 제1,2보드의 초기화가 완료되면 상기 초기화 완료정보를 생성하고 상기 통신부를 통해 수신된 마스터/슬레이브 설정정보를 바탕으로 상기 제1,2보드를 각각 마스터 보드 또는 슬레이브 보드로 설정하며,
    상기 적어도 하나의 하위보드 각각은,
    상기 제1보드의 통신부와 통신하여 상기 제1보드의 초기화 완료정보를 수신하고 상기 마스터/슬레이브 설정정보를 전송하는 제1통신모듈과, 상기 제2보드의 통신부와 통신하여 상기 제2보드의 초기화 완료정보를 수신하고 상기 마스터/슬레이브 설정정보를 전송하는 제2통신모듈과, 상기 제1,2통신모듈을 통해 수신되는 상기 제1,2 보드의 초기화 완료정보의 수신시점을 비교하여 상기 마스터/슬레이브 설정정보를 생성하는 제어모듈을 포함하는 이중화 보드를 구비한 제어기 시스템.
  2. 제1항에 있어서, 상기 제어모듈은 상기 제1,2보드의 초기화 완료정보의 수신시점이 상대적으로 더 빠른 보드를 상기 마스터 보드로 설정한다는 설정정보를 생성하는 이중화 보드를 구비한 제어기 시스템.
  3. 제1항에 있어서, 상기 제어모듈은 상기 제1,2보드의 초기화 완료정보의 수신시점이 같으면 기설정된 보드를 마스터 보드로 설정한다는 설정정보를 생성하는 이중화 보드를 구비한 제어기 시스템.
  4. 이중화로 구성된 제1 및 제2 보드; 및
    상기 제1 및 제2 보드와 각각 통신하는 적어도 하나의 하위보드를 포함하고,
    상기 제1 및 제2 보드 각각은,
    상대보드와 데이터를 서로 송수신하는 데이터송수신부와, 상기 제1,2 보드의 초기화를 수행하는 초기화처리부와, 초기화 완료정보를 상기 하위보드로 전송하고 상기 하위보드로부터 마스터/슬레이브 설정정보를 수신하는 통신부와, 상기 제1,2보드의 초기화가 완료되면 상기 초기화의 완료시점을 포함하는 초기화 완료정보를 생성하고 상기 통신부를 통해 수신된 마스터/슬레이브 설정정보를 바탕으로 상기 제1,2보드를 각각 마스터 보드 또는 슬레이브 보드로 설정하며,
    상기 적어도 하나의 하위보드 각각은,
    상기 제1보드의 통신부와 통신하여 상기 제1보드의 초기화 완료정보를 수신하고 상기 마스터/슬레이브 설정정보를 전송하는 제1통신모듈과, 상기 제2보드의 통신부와 통신하여 상기 제2보드의 초기화 완료정보를 수신하고 상기 마스터/슬레이브 설정정보를 전송하는 제2통신모듈과, 상기 제1,2통신모듈을 통해 수신되는 상기 제1,2 보드의 초기화 완료정보에 각각 포함된 초기화 완료시점을 서로 비교하여 상기 마스터/슬레이브 설정정보를 생성하는 제어모듈을 포함하는 이중화 보드를 구비한 제어기 시스템.
  5. 제4항에 있어서, 상기 제어모듈은 상기 제1,2보드의 초기화 완료시점이 상대적으로 더 빠른 보드를 상기 마스터 보드로 설정한다는 설정정보를 생성하는 이중화 보드를 구비한 제어기 시스템.
  6. 제1항에 있어서, 상기 제어모듈은 상기 제1,2보드의 초기화 완료시점이 같으면 기설정된 보드를 마스터 보드로 설정한다는 설정정보를 생성하는 이중화 보드를 구비한 제어기 시스템.
  7. 이중화 보드 및 적어도 하나의 하위보드를 포함하는 제어기 시스템에서 상기 이중화 보드의 마스터/슬레이브 설정방법에 있어서,
    이중화된 제1,2 보드에 부팅전압이 인가되면 각각 자신의 보드를 초기화하는 초기화단계;
    상기 제1,2보드가 각각 초기화의 완료에 따라 초기화 완료정보를 생성하여 상기 하위보드로 각각 전송하는 제1전송단계;
    상기 하위보드가 상기 제1,2보드로부터 각각 수신된 초기화 완료정보의 수신시점을 비교하여 마스터/슬레이브 설정정보를 생성하는 생성단계;
    상기 하위보드가 상기 생성된 마스터/슬레이브 설정정보를 상기 제1,2보드로 각각 전송하는 제2전송단계; 및
    상기 제1,2보드가 상기 각각 수신된 마스터/슬레이브 설정정보에 따라 자신을 마스터 보드 또는 슬레이브 보드 중 하나로 설정하는 설정단계를 포함하는 이중화 보드의 마스터/슬레이브 설정방법.
  8. 제7항에 있어서, 상기 하위보드는 상기 제1,2보드로부터 각각 수신된 초기화 완료정보의 수신시점을 비교하여 더 빨리 수신된 보드를 마스터 보드로 설정하고 더 늦게 수신된 보드를 슬레이브 보드로 설정한다는 설정정보를 생성하는 이중화 보드의 마스터/슬레이브 보드 설정방법.
  9. 제7항에 있어서, 상기 하위보드는 상기 제1,2보드로부터 각각 수신된 초기화 완료정보의 수신시점이 동일하면 기설정된 보드를 마스터 보드로 설정하고 나머지 보드를 슬레이브 보드로 설정한다는 설정정보를 생성하는 이중화 보드의 마스터/슬레이브 보드 설정방법.
  10. 이중화 보드 및 적어도 하나의 하위보드를 포함하는 제어기 시스템에서 상기 이중화 보드의 마스터/슬레이브 설정방법에 있어서,
    이중화된 제1,2 보드에 부팅전압이 인가되면 각각 자신의 보드를 초기화하는 초기화단계;
    상기 제1,2보드가 각각 초기화의 완료에 따라 초기화 완료시점을 포함하는 초기화 완료정보를 생성하여 상기 하위보드로 각각 전송하는 제1전송단계;
    상기 하위보드가 상기 제1,2보드로부터 각각 수신된 초기화 완료정보에 포함된 초기화 완료시점을 비교하여 마스터/슬레이브 설정정보를 생성하는 생성단계;
    상기 하위보드가 상기 생성된 마스터/슬레이브 설정정보를 상기 제1,2보드로 각각 전송하는 제2전송단계; 및
    상기 제1,2보드가 상기 각각 수신된 마스터/슬레이브 설정정보에 따라 자신을 마스터 보드 또는 슬레이브 보드 중 하나로 설정하는 설정단계를 포함하는 이중화 보드의 마스터/슬레이브 설정방법.
  11. 제10항에 있어서, 상기 하위보드는 상기 제1,2보드로부터 각각 수신된 초기화 완료정보에 포함된 초기화 완료시점을 비교하여 더 빠른 보드를 마스터 보드로 설정하고 더 늦은 보드를 슬레이브 보드로 설정한다는 설정정보를 생성하는 이중화 보드의 마스터/슬레이브 설정방법.
  12. 제10항에 있어서, 상기 하위보드는 상기 제1,2보드로부터 각각 수신된 초기화 완료정보에 포함된 초기화 완료시점이 동일하면 기설정된 보드를 마스터 보드로 설정하고 나머지 보드를 슬레이브 보드로 설정한다는 설정정보를 생성하는 이중화 보드의 마스터/슬레이브 설정방법.
KR1020180131602A 2018-10-31 2018-10-31 이중화 보드를 구비한 제어기 시스템 및 그 이중화 보드의 마스터/슬레이브 설정방법 KR20200048933A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180131602A KR20200048933A (ko) 2018-10-31 2018-10-31 이중화 보드를 구비한 제어기 시스템 및 그 이중화 보드의 마스터/슬레이브 설정방법
PCT/KR2019/013237 WO2020091256A1 (ko) 2018-10-31 2019-10-08 이중화 보드를 구비한 제어기 시스템 및 그 이중화 보드의 마스터/슬레이브 설정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180131602A KR20200048933A (ko) 2018-10-31 2018-10-31 이중화 보드를 구비한 제어기 시스템 및 그 이중화 보드의 마스터/슬레이브 설정방법

Publications (1)

Publication Number Publication Date
KR20200048933A true KR20200048933A (ko) 2020-05-08

Family

ID=70464176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180131602A KR20200048933A (ko) 2018-10-31 2018-10-31 이중화 보드를 구비한 제어기 시스템 및 그 이중화 보드의 마스터/슬레이브 설정방법

Country Status (2)

Country Link
KR (1) KR20200048933A (ko)
WO (1) WO2020091256A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000055954A (ko) 1999-02-11 2000-09-15 김영환 이중화 보드용 마스터/슬레이버 선택 회로
KR100320149B1 (ko) 2000-03-07 2002-01-10 서평원 이중화 보드에서 와치독 인터럽트를 이용한 마스터 권한설정 장치 및 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007707A (ko) * 1992-09-28 1994-04-27 정용문 공통 메모리를 이용한 데이터 공유장치 및 제어방법
KR100560929B1 (ko) * 2002-12-20 2006-03-14 엘지전자 주식회사 이더넷 스위칭 보드 시스템 및 이중화 방법
KR20060031048A (ko) * 2004-10-07 2006-04-12 엘지전자 주식회사 에스지에스엔 아이유 인터페이스의 이중화 장치 및 그 방법
KR100823722B1 (ko) * 2006-09-01 2008-04-18 주식회사 포스콘 Ｐｌｃ 시스템의 삼중화 장치 및 방법
CN104731028B (zh) * 2013-12-19 2017-07-18 南京南瑞继保电气有限公司 基于信号名的嵌入式多cpu板间信号自动交换的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000055954A (ko) 1999-02-11 2000-09-15 김영환 이중화 보드용 마스터/슬레이버 선택 회로
KR100320149B1 (ko) 2000-03-07 2002-01-10 서평원 이중화 보드에서 와치독 인터럽트를 이용한 마스터 권한설정 장치 및 방법

Also Published As

Publication number Publication date
WO2020091256A1 (ko) 2020-05-07

Similar Documents

Publication Publication Date Title
KR100224965B1 (ko) 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
US8612509B2 (en) Resetting a hypertransport link in a blade server
CN110785327B (zh) 车辆控制装置
CN110167228B (zh) Led驱动器电路、对应的设备和方法
CN111103827B (zh) 一种服务器工作模式切换装置
WO2018130105A1 (zh) 一种多路服务器时钟***、多路服务器及其控制方法
CN110399328B (zh) 一种板载图形处理器控制方法与装置
JP4648166B2 (ja) システム電源及び電力供給システム
CN113204375A (zh) 一种多路服务器分区方法、***及设备
TW201337523A (zh) 電源裝置
KR20200048933A (ko) 이중화 보드를 구비한 제어기 시스템 및 그 이중화 보드의 마스터/슬레이브 설정방법
CN108108314B (zh) 交换器***
US20140136875A1 (en) Apparatus and method of controlling clock signals
CN103135728B (zh) 电源开机控制方法及其***
CN109388216B (zh) 启动装置、网络设备的单板及网络设备
KR102104967B1 (ko) 이중화 보드에서 마스터/슬레이브 설정방법 및 그 보드
TWI753606B (zh) 主從互換式電源供應裝置及其主機、主從互換式電源供應方法及其電腦可讀取記錄媒體
KR102135772B1 (ko) 이중화 보드 및 이중화 보드의 마스터/슬레이브 설정방법
EP3750296A1 (en) Configurable storage server with multiple sockets
CN109521863B (zh) 芯片及芯片上电启动方法
CN114385254A (zh) 一种基于vpx架构的双控主从切换实现方法
JP2017524309A (ja) スイッチユニット、イーサネットネットワーク及びイーサネットネットワークにおけるコンポーネントを活動化させるための方法
KR20190080626A (ko) 이중화 보드에서 마스터/슬레이브 설정방법 및 그 보드
US11860806B2 (en) Microcontroller system with gpios
TWI774594B (zh) 儲存裝置共享系統及儲存裝置共享方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right