KR20200040853A

KR20200040853A - 빠른 전류 감지 및 트랜지스터 타이밍 제어를 위한 시스템 및 방법

Info

Publication number: KR20200040853A
Application number: KR1020207007968A
Authority: KR
Inventors: 라마누잼 라마바드란; 로버트 제임스 토마스; 아흐메드 엘라세르
Original assignee: 제네럴 일렉트릭 컴퍼니
Priority date: 2017-08-22
Filing date: 2018-08-22
Publication date: 2020-04-20
Also published as: WO2019040565A1; JP7209447B2; US20190068045A1; EP3673573B1; CN110999055B; KR102581266B1; JP2020532261A; EP3673573A1; US10491096B2; CN110999055A

Abstract

제2 솔리드-스테이트 디바이스와 직렬로 결합되는 제1 솔리드-스테이트 디바이스를 포함하는 스위칭 회로를 포함하는 전력 전자회로가 개시되고, 이 경우 제1 솔리드-스테이트 디바이스는 게이트 단자를 가지는 솔리드-스테이트 스위치를 포함한다. 이러한 전력 전자회로는 또한 제1 솔리드-스테이트 디바이스와 제2 솔리드-스테이트 디바이스 사이에 위치하고 제1 솔리드-스테이트 디바이스와 제2 솔리드-스테이트 디바이스를 연결하는 도전성 트레이스 상에 흐르는 전류를 감지하도록 구성되는 전류 감지 트랜스포머와 그것과 통신되어 작동 가능하도록 스위칭 회로 및 전류 감지 트랜스포머에 결합되는 컨트롤러를 포함한다. 이러한 컨트롤러는 도전성 트레이스 상에 흐르는 전류를 나타내는 전류 감지 트랜스포머로부터의 전류 감지 신호를 수신하고 그것의 스위칭을 제어하도록 수신된 전류 감지 신호에 기초하여 제1 솔리드-스테이트 디바이스의 게이트 단자에 대한 게이트 전압을 조절하도록 프로그래밍된다.

Description

빠른 전류 감지 및 트랜지스터 타이밍 제어를 위한 시스템 및 방법

본 발명의 실시예는 일반적으로 전자 변환기에 관한 것으로, 보다 상세하게는 다중 스위치 전력 변환기에서 빠른 전류 감지 및 스위칭 타이밍을 최적화하기 위한 시스템에 관한 것이다.

전력 전자회로에서, 하프-브릿지 회로 장치는 전자 회로를 통한 전력 변환 및 전류 흐름을 제어하기 위해 사용된다. 도 1은 공지된 하프-브릿지 회로 토폴로지(2)를 도시하고, 이 경우 하프-브릿지 회로(2)는 예를 들면 AC 모터와 같은 AC 부하를 제어하기 위한 전압 출력(vout)의 AC 파형으로 DC 전압(Vdc)을 변환하기 위해 펄스폭 변조(PWM) 방식(scheme)에 따라 제어될 수 있는 한 쌍의 스위치들(4, 6)을 포함한다. 하프-브릿지 회로(2)는 단상 또는 다상 DC-DC 또는 DC-AC 변환기의 한 위상에 대해 사용될 수 있다. 일반적으로, 스위치들(4, 6)은 하나의 스위치가 온 상태에 있고 다른 스위치는 오프 상태에 있는 교대 방식(alternating manner)으로 작동한다. PWM 방식을 통해 어떤 스위치가 온 상태인지 제어하면 원하는 주파수에 따라 전압 출력(vout)에서의 AC 파형이 생성된다.

스위치(예를 들어, 스위치(4))의 온 상태에서 오프 상태(또는 오프 상태에서 온 상태로)로의 전이는 즉각적인 프로세스가 아니라는 것이 인식된다. 즉, 스위치(4)가 그것을 통한 전류의 전도를 중단시키는 데 약간의 시간이 걸린다. 다른 스위치(예를 들어, 스위치(6))가 스위치(4)를 통해 전류가 차단(shut-off)되기 전에 전류를 전도하기 시작하면 DC 전압(Vdc)이 단락되어 Vdc를 공급하는 전압원을 손상시킬 수 있는 "슈트-스루(short-through)" 조건이 생성될 수 있다. 따라서, 하프-브릿지 회로(2)의 기존 구현예에서는 데드 타임(dead-time)이 계산되어 PWM 방식에 추가되어 2개의 스위치(4, 6)가 동시에 온 상태로 활성화되는 것을 피한다. 또한, 다이오드-솔리드 스테이트(solid state) 스위치 직렬 연결에서는, 스위치(4)와 같은 스위치가 켜질 때, 다이오드에 저장된 전하가 존재하여 다이오드가 단락 회로로 동작하거나 또는 방전되는 다이오드(및 그에 수반되는 커패시터)에 걸쳐 잔류 정전 용량이 있을 수 있다. 이러한 전류 방전으로 인해 전력 전자회로에서 큰 전류 스파이크들이 발생하여 전자기 간섭(EMI), 과도한 소산(excess dissipation) 및 스위칭 손실이 발생할 수 있다.

슈트-스루 조건 및/또는 하프-브릿지 회로 또는 다이오드 솔리드 스테이트 스위치 직렬 연결에서의 스위칭에 의해 야기되는 전류 서지(current surge)의 발생을 피하기 위해, 전자 회로에서 스위치 또는 스위치들의 게이팅(gating)을 제어 및 조절하기 위해 전류 감지가 통상적으로 사용된다. 통상적으로, 그러한 전류 감지는 홀 센서(Hall sensor)들, 낮은 인덕턴스 션트(inductance shunt)들, 전류 감지 트랜스포머들 등과 같은 전류 감지 회로들의 사용을 통해 이루어진다. 하지만, 그러한 전류 감지 회로들은 비용이 많이 들고, 부정확하며, 일부 경우들에서는 파워 컨버터의 레이아웃에 영향을 미칠 수 있다는 점이 인식된다. 즉, 넓은 대역의 갭 디바이스(gap device)들의 경우, 타이밍의 감지 및 제어 속도는 많은 구현예들이 달성하는데 실패하는 중요한 문제이다. 그러한 디바이스들에서의 전이 시간들은 수 나노초(nanosecond)의 크기를 가지고, 감지는 기생 요소들에 의해 크게 영향을 받으며, 제어가 빠를 필요가 있다. 속도와 효과적인 타이밍 제어를 모두 달성하기 위해, 감지 및 제어 회로는 레이아웃에서의 설계와 구현 모두에 의해 최소 지연들을 가져야 한다. 전류 감지 트랜스포머를 구체적으로 참조하면, 그 크기는 트랜스포머의 전자기 특성의 필요한 결과이며, 와이어 권선, 페라이트 또는 다른 자기 코어 등과 같은 하위 구성 요소를 필요로 하며, 이들 물리적인 제한 사항들은 전력 변환기, 스위칭 전원 및 기타 전자 하위 시스템의 솔리드 스테이트 구성요소들과 동일한 비율로 트랜스포머의 능력이 소형화하는 것을 억제한다는 것으로 인식된다. 따라서, SiC 및 GaN 스위치들과 같은 광대역 갭 디바이스를 갖는 온보드 충전기, 트랙션 인버터(및 48V에서의 온보드 분배)와 같은 전력 전자 변환기들을 구현하는 전기 차량들과 같이 매우 엄격한 레이아웃들을 요구하는 일부 구현예들에서, 기존의 전류 감지 회로들(전류 감지 트랜스포머들을 포함하는)은 충전기/컨버터의 레이아웃과 그 회로 인덕턴스들에 부정적인 영향을 줄 수 있다.

따라서, 슈트 스루 전류, 턴온 손실 및 EMI를 최소화하기 위해 전력 전자회로에서 정확한 제어 및 스위칭을 제공하는 전류 감지를 위한 시스템 및 방법을 제공하는 것이 바람직할 것이다. 그러한 시스템 및 방법이 회로 인덕턴스 및 회로 레이아웃에 대한 영향을 최소화하면서 합리적인 비용으로 이러한 전류 감지 및 제어를 제공하는 것이 또한 바람직할 것이다.

본 발명의 일 양태에 따르면, 전력 전자회로는 제2 솔리드-스테이트 디바이스와 직렬로 연결된 제1 솔리드-스테이트 디바이스를 포함하는 스위칭 회로를 포함하고, 이 경우 적어도 제1 솔리드-스테이트 디바이스는 솔리드-스테이트 디바이스는 게이트 단자를 갖는 솔리드 스테이트 스위치를 포함한다. 전력 전자회로는 또한 제1 솔리드-스테이트 디바이스와 제2 솔리드-스테이트 디바이스 사이에 위치되고 제1 솔리드-스테이트 디바이스와 제2 솔리드-스테이트 디바이스를 연결하는 도전성 트레이스에 흐르는 전류 및 스위칭 회로에 연결된 컨트롤러를 포함하는 전류 감지 트랜스포머를 포함하고 전류 감지 트랜스포머는 그와 동작 가능하게 통신하도록 구성된다. 컨트롤러는 도전성 트레이스 상에 흐르는 전류를 나타내는 전류 감지 트랜스포머로부터 전류 감지 신호를 수신하고, 그것의 스위칭을 제어하도록 수신된 전류 감지 신호에 기초하여 제1 솔리드-스테이트 디바이스의 게이트 단자에 대한 게이트 전압을 조절하도록 프로그래밍된다.

본 발명의 다른 양태에 따르면, 전력 전자회로에서 전류를 감지하기 위한 전류 감지 트랜스포머는 PCB의 기판상에 형성된 1차 PCB 트레이스를 포함하고, 이러한 1차 PCB 트레이스는 PCB 상에 위치하는 한 쌍의 솔리드-스테이트 디바이스들을 연결한다. 전류 감지 트랜스포머는 또한 1차 PCB 트레이스 아래에 위치하도록 PCB의 기판의 하나 이상의 층들 내에 형성된 복수의 평면 도전성 트레이스들을 포함하고, 패드 장착된 턴(turn)들을 형성하기 위해 복수의 평면 도전성 트레이스들 각각의 대향하는 단부들에 대응하는 위치들에 PCB의 기판의 표면상에 형성된 도전성 패드들을 포함하며, 이러한 도전성 패드들은 복수의 평면 도전성 트레이스들에 전기적 접속들을 제공한다. 전류 감지 트랜스포머는 또한 인접한 평면 도전성 트레이스들을 함께 전기적으로 및 기계적으로 결합하기 위해 복수의 평면 도전성 트레이스들에 결합된 복수의 도전성 커넥터들을 포함하고, 이러한 복수의 도전성 커넥터들은 1차 PCB 트레이스에 걸쳐 연장하며, 1차 PCB 트레이스는 전류 감지 트랜스포머의 1차측을 형성하고, 복수의 평면 도전성 트레이스들, 도전성 패드들 및 복수의 도전성 커넥터들은 전류 감지 트랜스포머의 2차측을 형성한다.

본 발명의 도 다른 양태에 따르면, 전류 감지 및 트랜지스터 타이밍 제어를 수행하기 위한 방법이 제1 솔리드-스테이트 스위칭 디바이스와 제2 솔리드-스테이트 스위칭 디바이스 및 다이오드 중 하나를 포함하는 전력 전환 회로에서 제공된다. 이러한 방법은 전류 감지 트랜스포머를 통해, 제1 솔리드-스테이트 스위칭 디바이스와 제2 솔리드-스테이트 스위칭 디바이스 및 다이오드 중 하나를 연결하는 전력 전환 회로의 1차 도전성 트레이스 상에 흐르는 전류를 측정하는 단계를 포함한다. 이 방법은 또한 1차 도전성 트레이스 상의 전류를 나타내는 전류 감지 신호를 컨트롤러에 제공하는 단계 및 그 스위칭을 제어하도록 컨트롤러를 통해 수신된 전류 감지 신호에 기초하여 제1 솔리드-스테이트 스위칭 디바이스의 게이트 단자로의 게이트 전압을 조절하는 단계를 포함한다.

후속하는 상세한 설명 및 도면들로부터 본 발명의 다양한 다른 특징들과 장점들이 분명해질 것이다.

도면들은 본 발명을 행하기 위해 현재 고려된 바람직한 실시예들을 예시한다.
도면들에서:
도 1은 전력 컨버터용 기본 빌딩 블록의 알려진 하프-브릿지 회로 토폴로지의 회로도.
도 2는 본 발명의 일 실시예에 따른, 전류 감지 트랜스포머를 포함하는 전력 전자회로들의 인쇄 회로 배선 기판(printed circuit board) 구현예의 사시 투명도.
도 3은 본 발명의 일 실시예에 따른 전류 감지 트랜스포머의 상세도.
도 4a 및 도 4b는 본 발명의 실시예들에 따른, 도 3의 전류 감지 트랜스포머를 포함하는 전력 전자회로들을 개략적인 예시도들.
도 5a 내지 도 5d는 전류 트랜스포머로부터의 측정들을 이용하는 스위칭 제어 전략을 구현할 때, 도 4a 및 도 4b의 전력 전자회로가 작동하는 동안에 측정된 다양한 파라미터들과 그러한 스위칭 제어 전략이 구현되지 않을 때의 파라미터들을 비교한 것을 예시하는 그래프들.
도 6은 본 발명의 일 실시예에 따른 전력 전자회로에서의 신속한 전류 감지 및 스위칭 제어를 위한 기술을 예시하는 흐름도.

도 2를 참조하면, 본 발명의 실시예에 따른 스위칭 전원 또는 전력 변환기 또는 다른 전력 전자회로를 포함하는 회로와 같은 전자 서브 시스템을 구현하는 PCB(10)가 예시된다. 이 예에서, PCB(10)는 서브 시스템이 래크 또는 더 큰 시스템과 인터페이스하는 방식에 의해 적절한 커넥터들(도시되지 않음)과 함께 전력 자기, 스위칭 디바이스들, 제어 회로 등을 포함하는 다양한 패키지되고 개별적인(packaged and discrete) 전자 구성요소들(12)을 포함한다. 일 실시예에 따른 전류 감지 트랜스포머(14)는 PCB(10)의 상부 표면상에 구현된 것으로 도시되어 있다. 아래에 더 상세히 설명될 바와 같이, 전류 트랜스포머(14)는 본 명세서에 개시된 실시예들에 따라 회로 레이아웃(즉, PCB(10) 상의 패키지된 솔리드-스테이트 스위칭 구성요소들(16))에 대한 영향을 최소화하고 회로 인덕턴스에 대한 영향을 최소화하는 작은 풋프린트(footprint)를 제공하도록 구성된다.

이제 도 3을 참조하면, 전류 감지 트랜스포머(14)의 구성 및 솔리드-스테이트 디바이스들(16)의 배치에 대한 이들의 배치가 보다 상세히 도시되어 있다. 도 3은 하프-브릿지 회로(18)에 대한 전류 트랜스포머(14)의 배치를 예시하지만, 전류 트랜스포머(14)의 동일한 배치 및 구성이 또한 다이오드-솔리드 스테이트 스위치 직렬 연결로 구현될 수 있음을 인식한다. 도 3에 도시된 바와 같이, 한 쌍의 MOSFET(metal oxide semiconductor field effect transistor)들(20, 22)이 PCB(10) 상에 하프-브릿지 회로(18)를 형성하도록 배열되고, 이 경우 두꺼운 구리 1차 트레이스(24)가 MOSFET들(20, 22)(즉, MOSFET(22)의 소스를 MOSFET(20)의 드레인으로)을 연결하고 그것들 사이의 전류를 운반한다. 하프-브릿지 회로(18)는 MOSFET들(20, 22)을 포함하는 것으로 도시되어 있지만, 절연된 게이트 바이폴라 트랜지스터(IGBT), 바이폴라 접합 트랜지스터(BJT), 통합된 게이트 정류(gate-commutated) 사이리스터들(IGCT), 게이트 턴-오프(GTO) 사이리스터들, SCR(Silicon Controllled Rectifier)들, HEMT(high electron mobility transistor)들 또는 다른 디바이스들 또는 디바이스들의 조합을 포함하는 다른 전력 반도체 디바이스들이 대신 이용될 수 있다는 것이 인식된다. 또한, 실리콘 카바이드(SiC) 및 질화 갈륨(GaN)을 포함하는 예시적인 예들이지만 실리콘(Si) 및 GaAs(Gallium Arsenide)가 적합한 재료들의 추가 예들인, 임의의 개수의 적합한 재료들로 된 MOSFET들(20, 22)(또는 다른 전력 반도체 디바이스들)이 이용될 수 있다는 것이 인식된다.

전류 트랜스포머(14)를 구성하는 데 있어서, 트랜스포머의 구성요소들 중 하나는 PCB(10) 내의 평면(planar) 도전성 트레이스들(26)(예컨대, 구리 트레이스들)에 의해 실현된다. 도 3의 예에서, 도전성 트레이스들(26)은 각 트레이스(26)가 PCB(10)의 하나 이상의 개별 층들에서 개별적으로 실현된다는 의미에서 평면이다. 트레이스들(26) 각각은 그것의 대향하는 단부들 각각에 형성된 도전성 패드들(30)을 통해 PCB(10)의 표면(28)으로 가져와져서 패드 장착된 턴(pad mounted turn)들을 형성한다. 인접한 도전성 트레이스들(26)을 전기적으로 그리고 기계적으로 함께 결합시키기 위해, 복수의 도전성 커넥터들(32)이 트랜스포머(14)의 추가 구성요소들로서 제공된다. 예시적인 실시예에서, 커넥터들(32)은 인접한 도전성 트레이스들(26)을 연결하기 위해 배치되는 도전성 스테이플들의 형태를 갖는다. 그러나 커넥터들(32)은 대안적인 구성들 또는 이들이 제조되는 대안적인 수단을 가질 수 있음이 인식된다. 일 예로서, 커넥터들(32)은 대안적으로 인쇄 애플리케이션(즉, 전류 감지를 위한 회로를 완성하기 위한 3D 인쇄된 트레이스 및 종단(termination)들)을 통해 형성되는 연결 트레이스들의 형태일 수 있다. 또 다른 예에서, 커넥터들(32)은 대안적으로 회로의 AC 저항을 최적화하는 리츠 와이어(Litz wire)들의 형태일 수 있다. 도 3에 도시된 바와 같이, 도전성 커넥터(32)의 일 단부는 도전성 트레이스(26)의 제1 단부 상의 패드(30)에 연결되고, 도전성 커넥터(32)의 반대쪽 단부는 인접한 도전성 트레이스(26)의 제2 단부 상의 패드(30)에 연결되어 트레이스들(26)을 함께 결합하고, 이 경우 도전성 커넥터(32)는 1차 트레이스(24)의 어느 한쪽에서 패드들(30) 상에 장착되거나 납땜된 스루-홀이다. 도전성 트레이스들(26) 및 도전성 커넥터들(예컨대, 스테이플들, 리츠 와이어들 등)(32)은 전류 트랜스포머(14)에서 2차 권선/측면(34)의 복수의 턴들을 집합적으로 형성하고, 이 경우 2차 권선/측면(34)은 그것의 1차 권선/측(36)을 통해 흐르는 전류, 즉 1차 트레이스(24)에 비례하는 전류를 가진다. 따라서, 전류 트랜스포머(14)는 하프-브릿지 회로(18)에서 전류를 정확하게 감지하고 이 전류를 나타내는 전류 감지 신호를 출력할 수 있다.

유익하게도, 전류 트랜스포머(14)의 구성은 회로(18)의 1차 트레이스(24) 상의 원래 신호가 방해를 받거나 영향을 받지 않도록 회로 레이아웃 및/또는 회로 인덕턴스에 영향을 주지 않으면서 MOSFET들(20, 22) 사이의 지시된 위치에 배치될 수 있게 한다. 전류 트랜스포머(14)는 빠른 스위칭의 필요성으로 인해 솔리드-스테이트 디바이스들의 레이아웃이 엄격한(tight) 광대역 갭 디바이스들을 구현하는 전력 변환기들에 특히 유용하다.

이제 도 4a와 도 4b를 참조하면, 본 발명의 실시예들에 따른, 도 3에서 도시되고 설명된 바와 같은 전류 트랜스포머(14)를 포함하는 전력 전자회로들(40)의 개략 회로도들이 예시된다. 도 4a에 예시된 전력 전자회로들(40)에서는 전류 트랜스포머(14)를 통해 전류가 감지되는 다이오드-솔리드 스테이트 스위치 직렬 연결(42)이 MOSFET(44)과 다이오드(46)를 포함하는 다이오드-솔리드 스테이트 스위치 직렬 연결(42) 및 전력 전자회로(40)의 동작 동안에 전류를 선택적으로 저장/방전하기 위해 다이오드(46)와 병렬로 결합된 인덕터(미도시)와 커패시터와 함께 예시된다. 앞서 나타낸 바와 같이, 다른 솔리드-스테이트 디바이스들/스위칭 디바이스들은 도 4b에 예시된 바와 같이 한 쌍의 MOSFET들(44, 48) 또는 직렬로 배열된 다른 적절한 스위치들(예컨대, IGBT들, BJT들, SCR들 등)을 포함하는 하프-브릿지 회로와 같은, 전력 전자회로(40)에 이용될 수 있음이 인식된다. 전력 전자회로(40)가 단상 레그(single phase leg) 및 관련된 전류 트랜스포머(14)만을 포함하는 것으로 도시되어 있지만, 본 발명의 실시예들은 3상 회로를 포함하는 전력 전자회로를 포함하고, 3상 회로의 각 위상 레그에서 관련된 전류 트랜스포머(14)가 포함됨을 또한 인식한다.

동작시, MOSFET(44)가 턴온 될 때, 다이오드(46)가 단락(short circuit)으로서 동작하게 하는 저장된 전하가 다이오드(46)에 존재하는 것으로 인식된다. 대안적으로, MOSFET(44)가 턴온 될 때 또한 방전되는 커패시터(48)에 걸리는 잔류 커패시턴스가 존재할 수 있다. 이 전류는 전력 전자회로(40)에서 EMI를 초래할 뿐만 아니라 스위칭 디바이스들에서의 손실을 야기할 수 있다. 전류 트랜스포머(14)는 전력 전자회로(40)를 통해 전류를 빠른 방식으로 감지하여 MOSFET(44)의 게이트(52)의 동적인 조절을 제공함으로써 전력 전자회로(40)에서의 슈트 스루 전류들 및 턴온 손실을 최소화하고 또한 아래에서 더 상세하게 설명된 바와 같이, 회로에서의 링잉(ringing)과 EMI도 감소시키도록 동작할 수 있다.

동작시, 전류 트랜스포머(14)는 그것의 2차 권선/측면(34)에서 MOSFET(44)와 다이오드(46)를 연결하는 두꺼운 구리 1차 트레이스(24)를 통해 흐르는 전류를 나타내는 전류 감지 신호(isense)를 출력한다. 전류 감지 신호(isense)는 전력 전자회로(40)(즉, 다이오드-솔리드 스테이트 스위치 직렬 연결(42))의 동작 데이터를 제공하기 위해 입력으로서 컨트롤러(54)에 제공되며, 컨트롤러(54)는 회로(40)에서 펄스 폭 변조(PWM)를 수행하는 컨트롤러/전자 장치와는 별개인 아날로그 회로이거나, 대안적으로는 PWM 컨트롤러/전자 장치들의 일부인 고속의 디지털 컨트롤러이다. 컨트롤러(54)는 전류 감지 신호를 수신하고 그 신호에 기초하여 그러한 동작/스위칭을 위한 폐쇄 루프 제어 방식을 이용하여 MOSFET(44)의 동작/스위칭을 제어하도록 프로그래밍된다. 구체적으로, 컨트롤러(54)는 그 동작을 조절하기 위해 MOSFET(44)의 게이트(52)에 제공되는 제어된 전압 펄스 신호(커패시터(50) 및 트랜지스터(55)를 통해)를 선택적으로 생성하기 위해 수신된 전류 감지 신호를 분석한다. 컨트롤러(54)에 의해 생성된 펄스 신호는 게이트 파형/턴온 신호의 형태 및 그것의 타이밍을 제어하도록 작용한다. 펄스 신호는 숏-스루 전류 상태가 해결될 때까지 전력 전자회로(40)에서 슈트-스루 전류를 제한하도록 MOSFET(44)의 게이트 전압을 풀 다운(pull down) 또는 구체화(shape)하기 위해 짧은 기간, 즉 "짧은 펄스" 동안 인가될 수 있다.

도 4a 및 도 4b에 도시된 특별한 회로(40)를 참조하면. 비록 도 4b에 도시된 것처럼 최상위 구성요소(top component)는 대신에 MOSFET(48)일 수 있다는 것이 인식되지만 하프-브릿지에서 MOSFET(44)의 게이트가 MOSFET(44)과 다이오드(46)를 연결하는 1차 트레이스(24)에서 전류를 감지함으로써 슈트 스루 전류를 최소화하도록 조절되는 구현예가 도시되어 있다. 예를 들면 도 4b의 회로(40)에서는 MOSFET(44)의 게이트(52)가 턴온 될 때, MOSFET(48)의 게이트는 낮은 상태로 전이하는데 시간이 걸리고, 이 시간 동안 슈트 스루 전류가 계속해서 발생한다. 이러한 슈트 스루 전류는 MOSFET(44, 48)에서 과도한 전력 소비를 야기할 수 있다. 따라서, 전류 트랜스포머(14)는 제어된 전압 펄스 신호, 즉 "슈트 스루 전류 펄스(shoot through current pulse)"를 발생시키도록 작용하는 전류 감지 신호(isense)를 컨트롤러(54)에 출력하도록 작용하고, 이러한 제어된 전압 펄스 신호는 컨트롤러(54)에서의 커패시터(50)를 통해 통신이 이루어져서 MOSFET(44) 상의 게이트 구동 전압을 감소시키기 위해 짧은 순간 동안 트랜지스터(55)(예를 들어, PNP, MOSFET 또는 유사한 디바이스)를 조절한다. 이는 슈트 스루 전류를 감소시키고 MOSFET(44, 48)에서 소비되는 총 전력을 떨어뜨려 회로(40)의 전반적인 성능을 향상시킨다.

도 5a 내지 도 5d를 참조하면, 전력 전자회로(40)의 다양한 동작 파라미터의 값들이 예시되고, 이들 파라미터의 값들은 MOSFET(44)에 인가된 턴온 게이트 전압을 조절하기 위해 전류 트랜스포머(14)(도 3)를 통한 전류의 감지 및 rkkawl된 전류의 사용을 구현하는 전력 전자회로(40)와 그러한 전류 트랜스포머(14) 및 연관된 조정 방식을 포함하지 않는 전력 전자회로(40)에 대해 도시되어 있다. 도 5a에서 볼 수 있는 것처럼, 컨트롤러(54)가 MOSFET(44)의 턴온 게이트 전압을 조절하는 펄스 신호를 생성하도록 동작할 때(즉, 도 5c에서 도시된 것처럼, 56에서는 하부 스위치(44)에서 풀 다운되는 것으로, 57에서는 상부 스위치(48)에서 풀 다운되는 것으로, 그리고 58에서 상부 스위치(44) 및 하부 스위치(48)에 대해서는 풀 다운되지 않는 것으로 표시된, 스위치들(44, 48)에서의 게이트 전압을 풀 다운한다), 피크 스위칭(peak switching) 전력/총 전력 소비(62)에 의해 표시된 것처럼 그러한 조절이 수행되지 않을 때에 비해, 피크 스위칭 전력/총 전력 소비(60)에 의해 표시된 것처럼, 전력 전자회로(40)에서의 스위칭 연결(42)시의 피크 스위칭 전력/총 전력 소비는 감소된다. 유사하게, 도 5b에서 볼 수 있는 것처럼, 전력 전자회로(40)에서의 슈트 스루 전류는 슈트 스루 전류(66)에 의해 표시된 것처럼 그러한 조절이 수행되지 않을 때에 비해, 슈트 스루 전류(64)에 의해 표시된 것처럼 컨트롤러(54)가 MOSFET(44)의 턴온 게이트 전압을 조절하는 펄스 신호를 생성하도록 동작(즉, 도 5c에 도시된 바와 같이 스위치ㄷ드들 48)에서 게이트 전압을 풀 다운하는)할 때에는 감소/제한된다. 도 5d는 감지된 전류 스루 1차 트레이스(24)에 응답하여 발생되는 전류 감지 트랜스포머(14)에서의 전류의 레벨을 예시하고, 이 경우 67에서 표시된 전류 레벨에서는 컨트롤러(54)에 의해 어떠한 전압 풀 다운도 수행되지 않고(즉, MOSFET의 턴온 게이트 전압을 조절하는 어떠한 펄스 신호도 발생하지 않는다), 전압 풀다운 펄스 신호가 컨트롤러(54)에 의해 생성되는 68에 표시된 전류 레벨에서는 전류 감지 트랜스포머(14)에 음의 전류가 존재함을 알 수 있는데, 이는 전압 풀 다운 컨트롤러(54)를 활성화하는 슈트 스루 전류로 인한 것이다.

본 발명의 실시예들에 따르면, 전류 트랜스포머(14)에 의해 제공된 전류 측정들과 컨트롤러(54)에 의해 수행된 MOSFET(14)에 제공된 게이트 전압/신호들의 연관된 조절은 전력 전자회로(40)에 대한 진단 도구로서, 그리고 전력 전자회로(40)에 대한 장기간의 제어 전략을 발전시키기 위한 분석으로서, 더 분석되고 전력 전자회로(40)에 보호를 제공하기 위해 이용될 수 있다는 것이 또한 인식된다.

제1 예로서, 컨트롤러(54)는 이에 의해 생성되어 MOSFET(44)의 게이트(52)에 제공되는 전압 펄스 신호들을 추적하도록 추가로 프로그래밍 될 수 있어서, 펄스 신호들의 개수가 소정의 문턱 개수를 초과한다면 컨트롤러(54)는 전력 전자회로(40)에서 결함 조건(fault condition)을 선언하는데, 이는 문턱 값을 초과하는 것이 전력 전자회로(40)에 조건/결함이 존재하여 컨트롤러(54)에 의해 그러한 펄스 신호들에 대한 필요가 반복적으로 생성될 필요가 있음을 나타낼 것이기 때문이다. 그러므로 컨트롤러(54)에 의한 결함의 선언은 단락 보호로서 기능할 수 있는 전력 전자회로(40)에서의 보호 특징으로서 기능할 수 있다.

제2 예로서, 컨트롤러(54)는 전력 전자회로(40)에서 건전성 모니터링(health monitoring) 및 유용한 수명 분석 특징으로서 그에 의해 생성되어 MOSFET(44)의 게이트(52)에 제공되는 전압 펄스 신호들을 추적하도록 추가로 프로그래밍 될 수 있다. 전압 펄스 신호의 개수 및 주파수는 예를 들면 주어진 측정된 시간 기간에서 생성된 펄스들의 개수/주파수가 이전에 측정된 시간 기간과 비교하여 증가했는지를 보기 위해 그러한 펄스들의 생성 경향을 결정하기 위해 분석될 수 있다. 다수의 측정된 시간 기간에 걸쳐 컨트롤러(54)에 의해 생성된 펄스들의 확인된 경향은 전력 전자회로(40)에서 특정 구성요소의 건전성이 악화되고/되거나 전력 전자회로(40)에서의 특정 구성요소의 남아 있는 유용한 수명을 추정하는데 사용될 수 있음을 결정하는데 사용될 수 있다.

제3 예로서, 컨트롤러(54)는 그게 의해 생성되고 MOSFET(44)(및/또는 전력 전자회로(40)의 다른 솔리드 스테이트 스위치)에 대한 스위칭 제어 전략을 구현하기 위해 MOSFET(44)의 게이트(52)에 제공된 전압 펄스 신호들을 추적하도록 추가로 프로그래밍 될 수 있다. 즉, 컨트롤러(54)는 MOSFET 게이팅 신호들에 대한 바람직한 장기간 조절 방식을 결정하기 위해 MOSFET(44)에 이전에 제공된 게이트 전압 펄스 신호에 대한 분석을 수행하도록 프로그래밍 될 수 있다.

이제 도 6을 참조하고 도 4를 다시 참조하면, 전력 전자회로(40)에서 빠른 전류 감지 및 스위칭 제어를 위한 기술(70)이 본 발명의 실시예에 따라 예시된다. 기술(70)의 제1 단계에서, 전류 감지 신호(isense)는 도 4의 다이오드-솔리드 스테이트 스위치 직렬 연결(42)에서의 MOSFET(44)과 다이오드(46)(또는 대안적으로는 도 3의 하프-브릿지 회로(18)의 한 쌍의 MOSFET(20, 22))와 같은 솔리드-스테이트 디바이스들을 단계 72에서 표시된 바와 같은, MOSFET(44)의 스위칭 온시에 측정되는 전류와 연결하는 두꺼운 구리 1차 트레이스(24) 상의 전류를 나타내는 전류 트랜스포머(14)에 의해 측정된다. 단계 74에서, 전류 감지 신호(isense)는 전력 전자회로(40)의 컨트롤러(54)에 의해 수신되고 컨트롤러(54)가 수신된 전류 감지 신호를 분석하고, 예시적인 실시예에서 전류 감지 신호를 소정의 전류 문턱 값과 비교한다. 일 예로서, 소정의 전류 문턱 값은 바람직하지 않게 큰 전류 스파이크(spike)들, EMI 및 소비(dissipation) 및 스위칭 손실이 존재할 수 있다고 결정되는 전류 값 위의 것일 수 있다. 그런 다음 단계 75에서는 전류 감지 신호가 소정의 전류 문턱 값 위 또는 아래에 있는지가 결정된다.

만약 76으로 나타낸 바와 같이 전류 감지 신호가 소정의 전류 문턱 값 위에 있는 것으로 결정되면, 기술(70)은 단계 78에서 컨트롤러(54)가 MOSFET(44)의 게이트(52)에 제공되어 그 동작을 조절하는 제어된 전압 펄스 신호를 생성하는 단계를 계속한다. 컨트롤러(54)에 의해 생성된 펄스 신호는 게이트 파형/턴온 신호의 형상 및 그것의 타이밍을 제어하는 역할을 하며, MOSFET(44)의 게이트 전압을 풀 다운 또는 구체화하기 위해 단기간 동안 인가될 수 있으며, 이에 의해 슈트 스루 전류 조건이 해결될 때까지 전력 전자회로(40)에서의 슈트 스루 전류를 제한한다.

단계 75에서, 전류 감지 신호가 80으로 표시된 바와 같이 소정의 전류 문턱 값 미만인 것으로 결정되면, 기술(70)은 단계 82에서 MOSFET(44)의 게이트(52)에 전압 조절 펄스를 인가하지 않는, 즉, 전류 감지 신호에 기초하여 풀 다운되지 않는 MOSFET(44)의 게이트(52)에 게이팅 전압을 인가하지 않는 컨트롤러(54)로 계속된다. 따라서, 기술(70)은 MOSFET(44)의 게이트 전압의 풀 다운 또는 구체화가 필요하지 않다고 결정되므로 단계 78을 우회한다.

일 실시예에 따르면, 그리고 단계 84에서 점선으로 도시된 바와 같이, 기술(70)은 전류 트랜스포머(14)에 의해 제공되는 전류 측정들 및 MOSFET(44)에 제공된 게이트 전압/신호들의 연관된 조절에 대한 추가 분석을 수행함으로써 계속될 수 있다. 전류 측정들 및 게이트 전압 조절의 분석은 전력 전자회로(40)에 보호를 제공하기 위해, 전력 전자회로(40)에 대한 진단 도구로서, 그리고 전력 전자회로(40)에 대한 장기간 제어 전략을 개발하기 위한 분석으로서 수행될 수 있다. 일 예로서, 다수의 전압 펄스 신호들이 소정의 문턱 개수를 초과하면, 컨트롤러(54)는 전력 전자회로(40)에서 결함 조건을 선언하고 전력 전자회로(40)에서의 단락을 방지하기 위해 회로 보호 특징을 구현할 수 있다. 또 다른 예로서, 전압 펄스 신호는 그러한 펄스들의 생성이 전력 전자회로(40)에서에서의 특별한 구성요소의 건전성이 악화 되었는지를 결정하고/결정하거나 전력 전자회로(40)에서 특별한 구성요소의 남아 있는 유용한 수명을 추정하기 위해 식별되는 경향을 가지고, 건전성 모니터링 및 유용한 수명 분석 특징의 일부로서 분석될 수 있다. 또 다른 예로서, MOSFET(44)에 대한 장기간의 스위칭 제어 전략을 구현하기 위해 전압 펄스 신호들이 추적될 수 있다.

그런 다음, 도 6에 도시된 바와 같이, 기술(70)은 전력 전자회로(40)에서 신속한 전류 감지 및 스위칭 제어를 위한 기술을 반복하기 위해 다음 전류 감지 신호(isense)가 측정되고(이후에 컨트롤러(54)에 제공됨), 단계 72로 루프 백(loop back)함으로써 계속될 수 있다.

유리하게, 본 발명의 실시예는 슈트 스루 전류들과 같은 전력 전자회로에서의 현상의 신속하고 저손실의 감지를 위한 시스템 및 방법에 관한 것이다. 시스템 및 연관된 방법은 전력 전자회로에서 정확한 제어 및 스위칭을 제공하여 슈트 스루 전류, 턴-온 손실 및 EMI를 최소화한다. 전류 트랜스포머는 온-보드 충전기들, SiC 및 GaN 스위치와 같은 광대역 갭 디바이스들 및/또는 엄격한(tight) 레이아웃들을 갖는 다른 전력 전자회로들을 갖는 트랙션 인버터들(및 48V에서의 보드 분배)와 같은 전력 전자 변환기들을 구현하는 전기 자동차들에 특히 유용할 수 있으므로 회로 인덕턴스 및 회로 레이아웃에 미치는 영향을 최소화하도록 구성된다. 솔리드-스테이트 디바이스들의 스위칭을 제어하고 그로 인해 슈트 스루 전류들, 턴-온 손실들, 및 EMI의 최소화를 가능하게 하도록 게이트 신호들을 동적으로 제어 및 조절하기 위해 전류 트랜스포머는 컨트롤러와 함께 사용될 수 있는 신속한 전류 감지를 위한 수단을 제공한다. 전류 트랜스포머와 연관된 컨트롤러는 각 실시예에서 신속하고 정확한 전류 감지 및 스위칭 제어를 제공하면서 디바이스 및 회로 설계에 유연성을 제공하기 위해 칩 레벨 및/또는 모듈 레벨에서 구현될 수 있는 저렴하고 크기 조정 가능한(scalable) 회로로서 제공된다. 장기간의 신뢰성을 향상시키기 위한 회로의 건전성 및 복지(welfare) 모니터링을 가능하게 하기 위해 전류 모니터링이 시간이 지남에 따라 추적될 수 있다.

따라서, 본 발명의 일 실시예에 따르면, 전력 전자회로는 제2 솔리드-스테이트 디바이스와 직렬로 결합된 제1 솔리드-스테이트 디바이스를 포함하는 스위칭 회로를 포함하고, 이 경우 적어도 제1 솔리드-스테이트 디바이스는 게이트 단자를 갖는 솔리드 스테이트 스위치를 포함한다. 전력 전자회로는 또한 제1 솔리드-스테이트 디바이스와 제2 솔리드-스테이트 디바이스 사이에 위치되고 제1 솔리드-스테이트 디바이스와 제2 솔리드-스테이트 디바이스를 연결하는 도전성 트레이스에 흐르는 전류를 감지하도록 구성된 전류 감지 트랜스포머와 동작시 통신이 되도록 스위칭 회로와 전류 감지 트랜스포머에 결합된 컨트롤러를 포함한다. 컨트롤러는 도전성 트레이스 상에 흐르는 전류를 나타내는 전류 감지 트랜스포머로부터 전류 감지 신호를 수신하고, 그것의 스위칭을 제어하도록 수신된 전류 감지 신호에 기초하여 제1 솔리드-스테이트 디바이스의 게이트 단자에 대한 게이트 전압을 조절하도록 프로그래밍된다.

본 발명의 다른 실시예에 따르면, 전력 전자회로에서 전류를 감지하기 위한 전류 감지 트랜스포머는 PCB의 기판상에 형성된 1차 PCB 트레이스를 포함하고, 1차 PCB 트레이스는 PCB 상에 위치된 한 쌍의 솔리드-스테이트 디바이스들을 연결한다. 전류 감지 트랜스포머는 또한 1차 PCB 트레이스 아래에 위치되도록 PCB의 기판의 하나 이상의 층들 내에 형성된 복수의 평면 도전성 트레이스들과, 패드 장착된 턴(pad mounted turn)들을 형성하기 위해 복수의 평면 도전성 트레이스들 각각의 대향하는 단부들에 대응하는 위치들에서 PCB의 기판의 표면상에 형성된 도전성 패드들을 포함하며, 이러한 도전성 패드들은 복수의 평면 도전성 트레이스들에 전기적 접속들을 제공한다. 인접한 평면 도전성 트레이스를 전기적으로 그리고 기계적으로 함께 결합하기 위해 전류 감지 트랜스포머는 복수의 평면 도전성 트레이스에 결합된 복수의 도전성 커넥터들을 더 포함하고, 이러한 복수의 도전성 커넥터들은 1차 PCB 트레이스 위로 연장되고, 1차 PCB 트레이스는 전류 감지 트랜스포머의 1차측을 형성하고, 복수의 평면 도전성 트레이스, 도전성 패드들 및 복수의 도전성 커넥터들은 전류 감지 트랜스포머의 2차측을 형성한다.

본 발명의 또 다른 실시예에 따르면, 제1 솔리드-스테이트 스위칭 디바이스와 제2 솔리드-스테이트 스위칭 디바이스 및 다이오드 중 하나를 포함하는 전력 변환 회로에서 전류 감지 및 트랜지스터 타이밍 제어를 수행하는 방법이 제공된다. 이 방법은 전류 감지 트랜스포머를 통해, 제1 솔리드-스테이트 스위칭 디바이스와 제2 솔리드-스테이트 스위칭 디바이스 및 다이오드 중 하나를 연결하는 전력 변환 회로의 1차 도전성 트레이스에 흐르는 전류를 측정하는 단계를 포함한다. 이 방법은 또한 1차 도전성 트레이스 상의 전류를 나타내는 전류 감지 신호를 컨트롤러에 제공하는 단계 및 컨트롤러를 통해, 스위칭을 제어하도록 수신된 전류 감지 신호에 기초하여 제1 솔리드-스테이트 스위칭 디바이스의 게이트 단자에 대한 게이트 전압을 조절하는 단계를 포함한다.

본 발명의 실시예들은 바람직한 실시예와 관련하여 설명되었으며, 명시적으로 언급된 것 이외의 동등물들, 대안예들 및 수정예들이 가능하며 첨부된 청구항들의 범주 내에 있는 것으로 인식된다.

Claims

전력 전자회로(power electronics circuit)에 있어서:
제2 솔리드-스테이트 디바이스(solid state device)와 직렬로 결합되는 제1 솔리드-스테이트 디바이스를 포함하는 스위칭 회로로서, 적어도 상기 제1 솔리드-스테이트 디바이스는 게이트 단자를 가지는 솔리드-스테이트 스위치를 포함하는, 상기 스위칭 회로;
상기 제1 솔리드-스테이트 디바이스와 상기 제2 솔리드-스테이트 디바이스 사이에 위치하고 상기 제1 솔리드-스테이트 디바이스와 상기 제2 솔리드-스테이트 디바이스를 연결하는 도전성 트레이스(conductive trace)에서 흐르는 전류를 감지하도록 구성되는 전류 감지 트랜스포머(current sense transformer); 및
동작 가능하게 통신(communication)하도록 상기 스위칭 회로 및 상기 전류 감지 트랜스포머에 결합되는 컨트롤러(controller)를 포함하고,
상기 컨트롤러는:
상기 도전성 트레이스에 흐르는 상기 전류를 나타내는 전류 감지 신호를 상기 전류 감지 트랜스포머로부터 수신하고; 및
스위칭을 제어하도록 상기 수신되는 전류 감지 신호에 기초하여 상기 제1 솔리드-스테이트 디바이스의 상기 게이트 단자에 대한 게이트 전압을 조절하도록 프로그래밍되는, 전력 전자회로.
제1 항에 있어서,
상기 스위칭 회로와 상기 전류 감지 트랜스포머를 장착한 PCB(printed circuit board)를 추가로 포함하고, 상기 전류 감지 트랜스포머는:
상기 PCB 내에 형성되는 복수의 평면 도전성 트레이스들(a plurality of planar conductive traces);
상기 복수의 평면 도전성 트레이스들에 전기적 접속들을 제공하도록, 상기 복수의 평면 도전성 트레이스들 각각의 대향하는 단부(opposing end)들에 대응하는 위치들에서 상기 PCB의 표면 상에 형성되는 도전성 패드들(conductive pads); 및
인접하는 평면 도전성 트레이스들을 함께 전기적으로 및 기계적으로 결합하기 위해 상기 복수의 평면 도전성 트레이스들에 결합되는 복수의 도전성 커넥터(conductive connector)들을 포함하는, 전력 전자회로.
제2 항에 있어서,
상기 복수의 도전성 커넥터들은:
상기 인접하는 평면 도전성 트레이스들을 연결하기 위해 상기 PCB의 상기 표면상의 상기 도전성 패드들에 결합되는 미리 형성된 도전성 스테이플(conductive staple)들; 또는
상기 인접하는 평면 도전성 트레이스들을 연결하기 위해 상기 PCB의 상기 표면 상의 상기 도전성 패드들에 결합되는 리츠 와이어(Litz wire)들; 중 하나를 포함하고,
상기 도전성 스테이플들 또는 리츠 와이어들은 스루-홀 장착되고(through-hole mounted), 납땜되거나 상기 PCB의 상기 표면상의 상기 도전성 패드들 상에 인쇄되어 있는, 전력 전자회로.
제3 항에 있어서,
상기 복수의 평면 도전성 트레이스들과 상기 복수의 도전성 커넥터들은 상기 전류 감지 트랜스포머에서 2차 트랜스포머 측(secondary transformer side)을 집합적으로 형성하고, 상기 제1 솔리드-스테이트 디바이스와 상기 제2 솔리드-스테이트 디바이스를 연결하는 상기 도전성 트레이스는 1차 트랜스포머 측을 형성하는, 전력 전자회로.
제1 항에 있어서,
상기 스위칭 회로는 상기 제1 솔리드 스테이트-스위치와 제2 솔리드-스테이트 스위치를 포함하는 하프-브릿지 회로(half-bridge circuit)를 포함하는, 전력 전자회로.
제1 항에 있어서,
상기 스위칭 회로는 상기 제1 솔리드-스테이트 스위치와 다이오드를 포함하는 다이오드-솔리드 스테이트 스위치 직렬 연결을 포함하는, 전력 전자회로.
제1 항에 있어서,
상기 솔리드-스테이트 스위치는 MOSFET(metal oxide semiconductor field effect transistor), HEMT(high electron mobility transistor), IGBT(insulated gate bipolar transistor), BJT(bipolar junction transistor), IGCT(integrated gate-commutated thyristor), GTO 사이리스터(gate turn-off thyristor), 또는 SCR(silicon controlled rectifier) 중 하나를 포함하는, 전력 전자회로.
제1 항에 있어서,
상기 솔리드-스테이트 스위치는 SiC(silicon carbide) 또는 GaN(gallium nitride)로 형성되는, 전력 전자회로.
제1 항에 있어서,
상기 게이트 단자에 대한 상기 게이트 전압을 조절시, 상기 컨트롤러는:
상기 전류 감지 신호를 소정의 전류 문턱 값과 비교하고;
상기 게이트 단자로 상기 게이트 전압을 풀 다운(pull down) 및/또는 구체화(shape)하도록, 상기 전류 감지 신호가 상기 소정의 전류 문턱 값을 초과할 때 상기 제1 솔리드-스테이트 디바이스의 상기 게이트 단자에 전압 펄스 신호를 생성하고 인가하며; 및
상기 전류 감지 신호가 상기 소정의 전류 문턱 값 미만일 때에는 전압 펄스 신호를 생성하고 인가하는 것 없이 상기 제1 솔리드-스테이트 디바이스의 상기 게이트 단자에 대한 상기 게이트 전압을 조절하도록
프로그래밍되는, 전력 전자회로.
제9 항에 있어서,
상기 컨트롤러는:
생성되는 전압 펄스 신호들의 개수와 소정의 문턱 펄스 카운트(threshold pulse count)를 비교하고;
생성되는 전압 펄스 신호들의 상기 개수가 상기 소정의 문턱 값 카운트를 초과할 때 상기 전력 전자회로에서 결함 상태(fault condition)를 표시(declare)하며; 및
상기 전력 전자회로에서 단락을 방지하도록 상기 결함 상태의 표시시 회로 보호 구성(circuit protection scheme)을 구현하도록
추가로 프로그래밍되는, 전력 전자회로.
제9 항에 있어서,
상기 컨트롤러는:
생성되는 전압 펄스 신호들의 개수 전체에서의 트렌드(trend)를 식별하고;
상기 식별되는 트렌드에 기초하여 상기 전력 전자회로에서 하나 이상의 구성요소들의 건전성(health)을 결정하고/결정하거나 남아 있는 유용한 수명을 추정하도록
추가로 프로그래밍되는, 전력 전자회로.
제9 항에 있어서,
상기 컨트롤러는:
생성되는 제어된 전압 펄스 신호들의 개수를 추적하고; 및
상기 제1 솔리드-스테이트 디바이스에 대한 장기간 스위칭 제어 전략(long-term switching control strategy)을 결정하기 위해 추적되는 생성된 전압 펄스 신호들의 분석학적 분석(analytics analysis)을 수행하도록
추가로 프로그래밍되는, 전력 전자회로.
전력 전자회로에서 전류를 감지하기 위한 전류 감지 트랜스포머에 있어서:
PCB의 기판상에 형성되는 1차 PCB 트레이스(primary printed circuit board trace)로서, 상기 PCB 상에 위치하는 한 쌍의 솔리드-스테이트 디바이스들을 연결하는, 상기 1차 PCB 트레이스;
상기 1차 PCB 트레이스 아래에 위치하도록 상기 PCB의 상기 기판의 하나 이상의 층들 내에 형성되는 복수의 평면 도전성 트레이스들;
패드 장착된 턴들(pad mounted turns)을 형성하기 위해 상기 복수의 평면 도전성 트레이스들 각각의 대향하는 단부들에 대응하는 위치들에서 상기 PCB의 기판의 표면상에 형성되는 도전성 패드들로서, 상기 복수의 평면 도전성 트레이스들에 전기적 접속들을 제공하는, 상기 도전성 패드들; 및
인접하는 평면 도전성 트레이스들을 전기적으로 그리고 기계적으로 함께 결합하기 위해 상기 복수의 도전성 트레이스들에 결합되고 상기 1차 PCB 트레이스 위에에서 연장하는 복수의 도전성 커넥터들을 포함하고,
상기 1차 PCB 트레이스는 상기 전류 감지 트랜스포머의 1차측을 형성하고, 상기 복수의 평면 도전성 트레이스들, 도전성 패드들, 및 복수의 도전성 커넥터들은 상기 전류 감지 트랜스포머의 2차측을 형성하는, 전력 전자회로에서 전류를 감지하기 위한 전류 감지 트랜스포머.
제13 항에 있어서,
상기 복수의 도전성 커넥터들은 상기 인접하는 평면 도전성 트레이스들에 연결하기 위해 상기 PCB의 상기 표면상의 상기 도전성 패드들에 결합되는 미리 형성된 도전성 스테이플들 또는 리츠 와이어들을 포함하는, 전력 전자회로에서 전류를 감지하기 위한 전류 감지 트랜스포머.
제13 항에 있어서,
상기 복수의 평면 도전성 트레이스들과 복수의 도전성 커넥터들은 최소 인덕턴스를 상기 전력 전자회로에 추가하는, 전력 전자회로에서 전류를 감지하기 위한 전류 감지 트랜스포머.
전력 전환 회로에서 전류 감지와 트랜지스터 타이밍 제어를 수행하는 방법에 있어서,
상기 전력 전환 회로는 제1 솔리드-스테이트 스위칭 디바이스와 제2 솔리드-스테이트 스위칭 디바이스 및 다이오드 중 하나를 포함하고,
전류 감지 트랜스포머를 통해, 상기 제1 솔리드-스테이트 스위칭 디바이스와 상기 제2 솔리드-스테이트 스위칭 디바이스 및 상기 다이오드 중 상기 하나를 연결하는 상기 전력 전환 회로의 1차 도전성 트레이스에서 흐르는 전류를 측정하는 단계;
상기 1차 도전성 트레이스에서의 상기 전류를 나타내는 전류 감지 신호를 컨트롤러에 제공하는 단계; 및
상기 컨트롤러를 통해, 스위칭을 제어하도록 수신되는 전류 감지 신호에 기초하여 상기 제1 솔리드-스테이트 스위칭 디바이스와 상기 제2 솔리드-스테이트 스위칭 디바이스 중 적어도 하나의 게이트 단자에 대한 게이트 전압을 조절하는 단계를 포함하는, 전력 전환 회로에서 전류 감지와 트랜지스터 타이밍 제어를 수행하는 방법.
제16 항에 있어서,
상기 제1 솔리드-스테이트 스위칭 디바이스와 상기 제2 솔리드-스테이트 스위칭 디바이스 중 적어도 하나의 상기 게이트 단자에 대한 상기 게이트 전압을 조절하는 단계는:
상기 전류 감지 신호를 소정의 전류 문턱 값과 비교하는 단계;
상기 게이트 단자로 상기 게이트 전압을 풀 다운 및/또는 구체화하도록, 상기 전류 감지 신호가 상기 소정의 전류 문턱 값을 초과할 때 상기 제1 솔리드-스테이트 디바이스의 상기 게이트 단자에 제어된 전압 펄스 신호를 생성하고 인가하는 단계; 및
상기 전류 감지 신호가 상기 소정의 전류 문턱 값 미만일 때 제어된 전압 펄스 신호를 생성하고 인가하는 것 없이 상기 제1 솔리드-스테이트 스위칭 디바이스의 상기 게이트 단자에 대한 상기 게이트 전압을 조절하는 단계를
포함하는, 전력 전환 회로에서 전류 감지와 트랜지스터 타이밍 제어를 수행하는 방법.
제17 항에 있어서,
생성되는 전압 펄스 신호들의 개수를 소정의 문턱 펄스 카운트와 비교하는 단계;
상기 생성되는 전압 펄스 신호들의 상기 개수가 상기 소정의 문턱 값 카운트를 초과할 때 상기 전력 전환 회로에서 결함 상태를 표시하는 단계; 및
상기 전력 전환 회로에서 단락을 방지하도록 상기 결함 상태의 표시시 회로 보호 구성을 구현하는 단계를
추가로 포함하는, 전력 전환 회로에서 전류 감지와 트랜지스터 타이밍 제어를 수행하는 방법.
제17 항에 있어서,
생성되는 전압 펄스 신호들의 개수 전체에서의 트렌드를 식별하는 단계; 및
식별되는 트렌드에 기초하여 상기 전력 전자회로에서 하나 이상의 구성요소들의 건전성 상태를 결정하고/결정하거나 남아 있는 유용한 수명을 추정하는 단계를
추가로 포함하는, 전력 전환 회로에서 전류 감지와 트랜지스터 타이밍 제어를 수행하는 방법.
제17 항에 있어서,
생성되는 제어된 전압 펄스 신호들의 개수를 추적하는 단계; 및
상기 제1 솔리드-스테이트 디바이스에 대한 장기간 스위칭 제어 전략을 결정하기 위해 추적되는 생성된 전압 펄스 신호들의 분석학적 분석을 수행하는 단계를
추가로 포함하는, 전력 전환 회로에서 전류 감지와 트랜지스터 타이밍 제어를 수행하는 방법.