KR20200039601A - Electronic device - Google Patents

Electronic device Download PDF

Info

Publication number
KR20200039601A
KR20200039601A KR1020190123233A KR20190123233A KR20200039601A KR 20200039601 A KR20200039601 A KR 20200039601A KR 1020190123233 A KR1020190123233 A KR 1020190123233A KR 20190123233 A KR20190123233 A KR 20190123233A KR 20200039601 A KR20200039601 A KR 20200039601A
Authority
KR
South Korea
Prior art keywords
power line
light emitting
electronic device
substrate
electrically connected
Prior art date
Application number
KR1020190123233A
Other languages
Korean (ko)
Inventor
헹-창 창
친-렁 팅
Original Assignee
이노럭스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노럭스 코포레이션 filed Critical 이노럭스 코포레이션
Publication of KR20200039601A publication Critical patent/KR20200039601A/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

Provided is an electronic device. The electronic device comprises: a substrate comprising a first region and a second region; a plurality of first light emitting elements disposed in the first region of the substrate; a plurality of second light emitting elements disposed on the second region of the substrate; a first power line disposed on the substrate and electrically connected to the plurality of first light emitting elements; a second power line disposed on the substrate and electrically connected to the plurality of second light emitting elements; a first circuit connection element electrically connected to the first power line; and a first power supply element electrically connected to the first circuit connection element. Projection of the first region on the substrate does not overlap projection of the second region on the substrate. The first region is closer to the first circuit connection element than the second region.

Description

전자 장치{ELECTRONIC DEVICE}Electronic device {ELECTRONIC DEVICE}

관련 출원에 대한 상호 참조Cross reference to related applications

본 출원은 2018년 10월 4일자로 출원되고 그 전체 내용이 참조로 여기에 포함된 미국 특허 가출원 제62/741,010호의 우선권을 주장한다. 본 출원은 2019년 4월 30일자로 출원되고 그 전체가 참조로 여기에 포함된 중국 특허 출원 제201910359564.7호의 우선권을 주장한다.This application claims priority to U.S. Provisional Patent Application No. 62 / 741,010, filed October 4, 2018, the entire contents of which are incorporated herein by reference. This application claims the priority of Chinese Patent Application No. 201910359564.7, filed April 30, 2019, the entirety of which is incorporated herein by reference.

기술 분야Technical field

본 개시 내용은 전자 장치에 관한 것이다. 구체적으로, 본 개시 내용은 발광 소자로 구성된 어레이를 가지는 전자 장치에 관한 것이다.The present disclosure relates to electronic devices. Specifically, the present disclosure relates to an electronic device having an array composed of light emitting elements.

사용자가 자신의 전자 장치와 직관적으로 상호 작용할 수 있도록 하기 위해, 디스플레이 장치는 현재 전자 장치의 필수 부분이다.To enable users to interact intuitively with their electronic devices, display devices are now an integral part of electronic devices.

발광 소자들로 구성된 어레이는 디스플레이 패널, 예를 들어 발광 다이오드 디스플레이(LED 디스플레이)로서 기능할 수 있거나, 또는 비-자체 발광 디스플레이 장치(예, 액정 디스플레이, LCD 디스플레이)의 백라이트 광원으로서 작용할 수 있다. 따라서, 자체 발광 디스플레이 장치 또는 백라이트 광원을 필요로 하는 비-자체 발광 디스플레이 장치에 사용되든지 간에, 발광 소자로 구성된 어레이는 중요한 역할을 한다.The array of light emitting elements can function as a display panel, for example a light emitting diode display (LED display), or can act as a backlight light source for a non-self light emitting display device (eg, a liquid crystal display, LCD display). Thus, whether used in a self-luminous display device or a non-self-luminous display device requiring a backlight light source, an array of light-emitting elements plays an important role.

기존의 발광 소자 어레이는 대체로 의도된 목적에 적합하였지만, 모든면에서 완전히 만족스러운 것은 아니었다. 따라서, 기존의 발광 소자 어레이에 대해 여전히 개선이 요구된다.Conventional light-emitting element arrays have been generally suitable for their intended purpose, but are not completely satisfactory in all respects. Therefore, improvement is still required for the existing light emitting element array.

본 개시 내용의 일부 실시예에 따르면, 본 개시 내용은 전자 장치를 제공하며, 해당 전자 장치는: 기판; 상기 기판의 제1 영역에 배치된 복수의 제1 발광 소자; 상기 기판의 제2 영역에 배치된 복수의 제2 발광 소자; 상기 기판 상에 배치되고 상기 복수의 제1 발광 소자에 전기적으로 연결된 제1 전력 라인; 상기 기판 상에 배치되고 상기 복수의 제2 발광 소자에 전기적으로 연결된 제2 전력 라인; 상기 제1 전력 라인에 전기적으로 연결된 제1 회로 연결 소자; 및 상기 제1 회로 연결 소자에 전기적으로 연결된 제1 전력 공급 소자를 포함한다. 상기 기판 상의 제1 영역의 투영은 상기 기판 상의 제2 영역의 투영과 중첩되지 않으며, 상기 제1 영역은 상기 제2 영역보다 상기 제1 회로 연결 소자에 더 가깝다.According to some embodiments of the present disclosure, the present disclosure provides an electronic device, the electronic device comprising: a substrate; A plurality of first light emitting elements disposed in the first region of the substrate; A plurality of second light emitting elements disposed on the second region of the substrate; A first power line disposed on the substrate and electrically connected to the plurality of first light emitting elements; A second power line disposed on the substrate and electrically connected to the plurality of second light emitting elements; A first circuit connection element electrically connected to the first power line; And a first power supply element electrically connected to the first circuit connection element. The projection of the first region on the substrate does not overlap with the projection of the second region on the substrate, and the first region is closer to the first circuit connecting element than the second region.

첨부 도면을 참조로 다음의 실시예에 상세한 설명이 제공된다.Detailed description is provided in the following examples with reference to the accompanying drawings.

본 개시 내용은 첨부 도면을 참조로 다음의 상세한 설명 및 예를 파악하는 것에 의해 더 완전히 이해될 수 있다. 도면에서:
도 1 내지 도 7은 각각 본 개시 내용의 일부 실시예에 따른 전자 장치(10, 30, 40, 50, 60, 70, 80)의 개략적인 상면도이다.The present disclosure may be more fully understood by reading the following detailed description and examples with reference to the accompanying drawings. In the drawing:
1 to 7 are schematic top views of electronic devices 10, 30, 40, 50, 60, 70, and 80, respectively, according to some embodiments of the present disclosure.

본 개시 내용에서 제공되는 디스플레이 장치 및 그 제조 방법은 다음의 상세한 설명에서 기술된다. 다음의 상세한 설명에서, 본 출원을 예시하기 위해 하나 이상의 실시예가 제공됨을 알아야 한다. 다음의 상세한 설명에서 기술된 특정 요소 및 구성은 단지 본 개시 내용을 명확하게 설명하는 데 사용되며, 본 출원의 범위는 상기 특정 요소 및 구성에 의해 제한되도록 의도되지 않는다. 본 개시 내용의 사상을 위배하지 않는 한, 상이한 실시예의 특징들은 조합될 수 있다. 또한, 다양한 실시예는 본 개시 내용을 명확하게 설명하기 위해 동일한 참조 번호를 사용할 수 있다. 그러나, 동일한 참조 번호는 다양한 실시예와 구조 사이의 상관 관계를 나타내는 것은 아니다.The display device and its manufacturing method provided in the present disclosure are described in the following detailed description. It should be noted that in the following detailed description, one or more embodiments are provided to illustrate the present application. The specific elements and configurations described in the following detailed description are only used to clearly describe the present disclosure, and the scope of the present application is not intended to be limited by the specific elements and configurations. Features of different embodiments may be combined, as long as they do not violate the spirit of the present disclosure. In addition, various embodiments may use the same reference numbers to clearly describe the present disclosure. However, the same reference numbers do not indicate correlations between various embodiments and structures.

본 개시 내용의 도면에서 요소 또는 장치는 당업자에 알려진 임의의 형태 또는 구성으로 존재할 수 있음을 알아야 한다. 또한, 본 명세서에서는 상대적인 표현이 사용된다. 예를 들어, "하측", "바닥", "상측" 또는 "상부"는 다른 요소에 대한 한 요소의 위치를 설명하는 데 사용된다. 장치가 거꾸로 뒤집힌 경우, "하측"의 요소는 "상측"의 요소가 될수 있음을 알아야 한다. 예시적인 실시예의 설명은 첨부된 도면과 함께 이해되도록 의도되는 데, 첨부된 전체의 기록된 설명의 일부로 간주되어야 한다. 도면은 비율대로 작성된 것은 아니라는 것을 알아야 한다. 또한, 도면을 단순화하고 특징을 명확하게 표현하기 위해 구조 및 장치는 개략적으로 예시된다.It should be understood that elements or devices in the drawings of the present disclosure may exist in any form or configuration known to those skilled in the art. In addition, relative expression is used in this specification. For example, "bottom", "bottom", "upper" or "upper" are used to describe the position of one element relative to another. It should be noted that if the device is turned upside down, the element of "bottom" may be an element of "upper". The description of the exemplary embodiments is intended to be understood with the accompanying drawings, which should be regarded as part of the entire written description attached. It should be noted that the drawings are not drawn to scale. In addition, structures and devices are schematically illustrated in order to simplify the drawings and express features clearly.

제1, 제2, 제3 등의 용어는 다양한 요소, 성분, 영역, 층, 부분 및/또는 섹션을 설명하기 위해 여기에서 사용될 수 있지만, 이들 요소, 성분, 영역, 층, 부분 및/또는 섹션은 이들 용어에 의해 한정되어서는 안된다는 것을 알아야 한다. 이들 용어는 하나의 요소, 성분, 영역, 층, 부분 또는 섹션을 다른 영역, 층 또는 섹션으로부터 구별하는 데에만 사용된다. 따라서, 아래에 설명되는 제1 요소, 성분, 영역, 층, 부분 또는 섹션은 본 개시 내용의 교시를 벗어나지 않고 제2 요소, 성분, 영역, 층, 부분 또는 섹션으로 명명될 수 있다.The terms first, second, third, etc. can be used herein to describe various elements, components, regions, layers, parts and / or sections, but these elements, components, regions, layers, parts and / or sections It should be noted that should not be limited by these terms. These terms are only used to distinguish one element, component, region, layer, part or section from another region, layer or section. Accordingly, a first element, component, region, layer, part or section described below may be termed a second element, component, region, layer, portion or section without departing from the teachings of the present disclosure.

"약", "실질적으로" 등의 용어는 일반적으로 언급된 값의 +/-5%, 더 일반적으로 언급된 값의 +/-3%, 더 일반적으로 언급된 값의 +/-2%, 더 일반적으로 언급된 값의 +/-1%, 보다 더 일반적으로 언급된 값의 +/-0.5%를 의미한다. 본 개시 내용의 언급된 값은 근사값이다. 특정 설명이 없으면, 언급된 값은 "약", "실질적으로"의 의미를 포함한다.The terms "about", "substantially", etc., are +/- 5% of the generally stated value, +/- 3% of the more commonly stated value, +/- 2% of the more commonly mentioned value, Means +/- 1% of the more generally stated value, and +/- 0.5% of the more generally stated value. The stated values in this disclosure are approximate. In the absence of a specific description, the values recited include the meanings of “about” and “substantially”.

본 개시 내용의 일부 실시예에서, "연결된"과 "상호 연결된" 등의 부착, 결합 등에 관한 용어는 달리 명시적으로 설명되지 않는 한, 이동 가능하거나 견고한 부착 또는 관계 양자 모두는 물론, 구조체들이 서로 직접적으로 또는 중개 구조체를 통해 간접적으로 고정 또는 부착되는 관계를 말한다. 또한, 피복 등에 관한 용어는 피복 대상이 직접 접촉될 수 있거나 피복 대상의 돌출부의 일부가 피복체의 돌출부과 중첩되는 한편, 피복체 및 피복 대상은 서로 직접 접촉하지 않는 관계를 지칭한다는 것을 이해하여야 한다.In some embodiments of the present disclosure, terms for attachment, coupling, etc., such as “connected” and “interconnected”, as well as both moveable or rigid attachments or relationships, as well as structures, are related to each other, unless explicitly stated otherwise. Refers to a relationship that is fixed or attached directly or indirectly through an intermediary structure. Further, it should be understood that the terms covering or the like refer to a relationship in which the covering object may be in direct contact or a portion of the projection of the covering object overlaps with the projection of the covering, while the covering and the covering object do not directly contact each other. .

발광 어레이에서, 디스플레이 영역이 증가함에 따라 필요한 대응하는 발광 영역도 증가되어야 한다. 따라서, 기판 상의 와이어의 길이가 길어지고, 따라서 전력 공급 부품으로부터 떨어진 동일한 와이어 상의 발광 소자의 구동 전류는 전력 공급 부품의 구동 전류보다 낮다. 그 결과, 전력 공급 부품으로부터 떨어진 발광 소자의 광도가 전력 공급 부품에 가까운 발광 소자의 광도보다 약해진다. 전체 발광 어레이의 광도가 불균일해지고, 이러한 발광 어레이를 포함하는 디스플레이 장치는 전술한 이유로 인해 바람직한 시청 경험을 제공하지 않을 수 있다.In a light emitting array, as the display area increases, the corresponding light emitting area required also needs to be increased. Thus, the length of the wire on the substrate becomes longer, and thus the drive current of the light emitting element on the same wire away from the power supply component is lower than that of the power supply component. As a result, the light intensity of the light-emitting element away from the power supply component becomes weaker than the light intensity of the light-emitting element near the power supply component. The luminosity of the entire light emitting array becomes non-uniform, and a display device including such a light emitting array may not provide a desirable viewing experience for the reasons described above.

따라서, 발광 어레이에서 와이어의 구성을 조정함으로써, 본 개시 내용은 다른 영역에 있는 발광 소자가 여전히 근접하거나 동일한 광도를 가질 수 있도록 광도에 대한 임피던스(또는 저항)의 영향을 감소시킬 수 있는 전자 장치를 제공한다.Thus, by adjusting the configuration of the wires in the light emitting array, the present disclosure provides an electronic device capable of reducing the effect of impedance (or resistance) on the light intensity so that light emitting elements in different areas can still be close or have the same light intensity. to provide.

"어레이"라는 용어는 임의의 적합한 배열일 수 있음을 알아야 한다. 예를 들어, 본 개시 내용의 일부 실시예에서, "어레이"는 직사각형 어레이일 수 있다. 일부 상황에서, 어레이는 단일의 행 직사각형 어레이 또는 단일의 열 직사각형 어레이, 예컨대 1 x n 어레이일 수 있고, 여기서 n은 2 이상의 정수일 수 있다. 일부 상황에서, 어레이는 정사각형 어레이 (m × m) 또는 다른 종류의 직사각형 어레이(m × n)일 수 있고. 여기서 m 및 n은 2 이상의 정수이고, m은 n과 다르다. 일부 상황에서, 어레이는 사다리꼴 어레이, 육각형 어레이, 또는 발광 소자의 상대 위치가 규칙적으로 또는 무작위로 배열되는 임의의 종류의 어레이일 수 있다. 일부 실시예에서, 발광 소자는 불균일하게 배치될 수 있다. 명확성을 위해, 본 개시 내용의 도면에서 발광 소자는 모두 직사각형 어레이로 배열된다.It should be understood that the term "array" can be any suitable arrangement. For example, in some embodiments of the present disclosure, the “array” can be a rectangular array. In some situations, the array can be a single row rectangular array or a single column rectangular array, such as a 1 x n array, where n can be an integer of 2 or more. In some situations, the array may be a square array (m × m) or another kind of rectangular array (m × n). Here, m and n are integers of 2 or more, and m is different from n. In some situations, the array may be a trapezoidal array, a hexagonal array, or any type of array in which the relative positions of the light emitting elements are arranged regularly or randomly. In some embodiments, the light emitting devices can be disposed non-uniformly. For clarity, the light emitting elements in the drawings of the present disclosure are all arranged in a rectangular array.

도 1을 참조하면, 전자 장치(10)의 개략적인 상면도가 예시되어 있다. 즉, 도 1은 기판(100)의 법선 방향(도 1의 Z-방향)을 따라 전자 장치(10)를 관찰한 개략적인 상면도이다. 일부 실시예에서, 전자 장치(10)는 기판(100), 복수의 제1 발광 소자(101a), 복수의 제2 발광 소자(101b), 제1 전력 라인(102a), 제2 전력 라인(102b), 제1 회로 연결 소자(103a) 및 제1 전력 공급 소자(104a)를 포함할 수 있다. 제1 영역(A1) 및 제2 영역(A2)이 기판(100) 상에 형성될 수 있다. 제1 영역(A1) 및 제2 영역(A2)은 전자 장치(10)의 상면도에서 기준선으로서 제1 회로 연결 소자(103a)에 가장 가까운 기판(100)의 제1 측면(S1)을 사용하여 기판(100)이 제1 측면(S1)과 평행한 라인(L1)에 의해 제1 영역(A1)과 제2 영역(A2)으로 분할될 수 있는 방식으로 형성된다. 제1 영역(A1)은 제2 영역(A2)보다 제1 회로 연결 소자(103a)에 더 가깝다. 제1 발광 소자(101a)가 엇갈리게 배열된 경우, 제1 측면(S1)은 직선이 아닐 수 있으므로, 라인(L1)도 직선이 아닐 수 있으며, 설계의 요건에 따라 변할 수 있다. 본 개시 내용은 특별히 제한되지 않는다.Referring to FIG. 1, a schematic top view of the electronic device 10 is illustrated. That is, FIG. 1 is a schematic top view of the electronic device 10 along the normal direction (Z-direction of FIG. 1) of the substrate 100. In some embodiments, the electronic device 10 includes a substrate 100, a plurality of first light emitting elements 101a, a plurality of second light emitting elements 101b, a first power line 102a, and a second power line 102b ), The first circuit connecting element 103a and the first power supply element 104a. The first region A1 and the second region A2 may be formed on the substrate 100. The first area A1 and the second area A2 use the first side surface S1 of the substrate 100 closest to the first circuit connection element 103a as a reference line in the top view of the electronic device 10. The substrate 100 is formed in a manner that can be divided into a first region A1 and a second region A2 by a line L1 parallel to the first side surface S1. The first region A1 is closer to the first circuit connecting element 103a than the second region A2. When the first light emitting elements 101a are alternately arranged, the first side surface S1 may not be a straight line, so the line L1 may not be a straight line, and may be changed according to design requirements. The present disclosure is not particularly limited.

여전히 도 1을 참조하면, 복수의 제1 발광 소자(101a) 및 복수의 제2 발광 소자(101b)는 기판(100) 상에 배치된다. 복수의 제1 발광 소자(101a)는 기판(100)의 제1 영역(A1)에 배치되고, 복수의 제2 발광 소자(101b)는 제2 영역(A2)에 배치된다. 따라서, 제1 영역(A1)은 복수의 제1 발광 소자(101a)에 의해 형성되고; 제2 영역(A2)은 복수의 제2 발광 소자(101b)에 의해 형성되는 것으로 간주될 수 있다. 기판(100) 상의 제1 영역(A1)의 돌출부는 기판(100) 상의 제2 영역(A2)의 돌출부와 중첩되지 않기 때문에, 제1 발광 소자(101a) 및 제2 발광 소자(101b)는 Y-방향을 따라 엇갈리게(예, 교대로) 배열되지 않을 것이다.Referring still to FIG. 1, the plurality of first light emitting elements 101a and the plurality of second light emitting elements 101b are disposed on the substrate 100. The plurality of first light emitting elements 101a are disposed in the first area A1 of the substrate 100, and the plurality of second light emitting elements 101b are disposed in the second area A2. Therefore, the first region A1 is formed by the plurality of first light emitting elements 101a; The second region A2 may be considered to be formed by the plurality of second light emitting elements 101b. Since the protrusions of the first region A1 on the substrate 100 do not overlap with the protrusions of the second region A2 on the substrate 100, the first light emitting element 101a and the second light emitting element 101b are Y -It will not be staggered (eg alternately) along the direction.

일부 실시예에서, 도 1에 예시된 바와 같이, 제1 발광 소자(101a) 및 제2 발광 소자(101b)가 직사각형 어레이(예, 도 1에 예시된 바와 같은 9 × 5 직사각형 어레이)를 형성하도록 배열될 때, 동일한 열(도 1의 Y-방향을 따라)의 발광 소자 중, 제2 발광 소자(101b) 중 하나와 제1 회로 연결 소자(103a) 사이에 최소 거리(D101b)가 존재하며, 제1 발광 소자(101a) 중 하나와 제1 회로 연결 소자(103a) 사이에 최소 거리(D101a)가 존재한다. 최소 거리(D101b)는 최소 거리(D101a)보다 길다.In some embodiments, as illustrated in FIG. 1, the first light emitting element 101a and the second light emitting element 101b form a rectangular array (eg, a 9 × 5 rectangular array as illustrated in FIG. 1). When arranged, a minimum distance D 101b exists between one of the second light emitting elements 101b and the first circuit connecting element 103a among the light emitting elements of the same column (along the Y-direction of FIG. 1). , A minimum distance D 101a exists between one of the first light emitting elements 101a and the first circuit connecting element 103a. The minimum distance D 101b is longer than the minimum distance D 101a .

여전히 도 1을 참조하면, 일부 실시예에서, 전자 장치(10)의 제1 전력 라인(102a)이 기판(100) 상에 배치되고 제1 발광 소자(101a)에 전기적으로 연결된다. 제2 전력 라인(102b)도 기판(100) 상에 배치되고 제2 발광 소자(101b)에 전기적으로 연결된다. 본 개시 내용에서, 제1 영역(A1)에서 제1 발광 소자(101a)를 전기적으로 연결하는 전력 라인은 제1 전력 라인(102a)으로 정의된다. 제2 영역(A2)에서 제2 발광 소자(101b)를 전기적으로 연결하는 전력 라인은 제2 전력 라인(102b)으로 정의된다. 도 1에 예시된 실시예에서, 제1 영역(A1)에 5개의 제1 전력 라인(102a)이 존재하고 제2 영역(A2)에 5개의 제2 전력 라인(102b)이 존재하지만, 본 개시 내용은 이것에 제한되지 않으며, 실제의 필요에 따라 조정될 수 있다. 제1 전력 라인(102a)은 제1 회로 연결 소자(103a)를 통해 제1 전력 공급 소자(104a)에 전기적으로 연결된다. 또한, 전력 라인의 위치는 단지 예시를 위한 것일 뿐이며, 본 개시 내용은 이것에 한정되지 않음을 알아야 한다. 예를 들어, 전력 라인은 직선이 아닐 수 있고, 코너는 직각이 아닐 수 있다. 코너는 정전기 방전의 가능성을 감소시키기 위해 원호 형상일 수 있거나, 임의의 다른 적절한 형상 또는 각도일 수 있다.Referring still to FIG. 1, in some embodiments, the first power line 102a of the electronic device 10 is disposed on the substrate 100 and is electrically connected to the first light emitting element 101a. The second power line 102b is also disposed on the substrate 100 and is electrically connected to the second light emitting element 101b. In the present disclosure, a power line electrically connecting the first light emitting element 101a in the first area A1 is defined as a first power line 102a. The power line electrically connecting the second light emitting element 101b in the second area A2 is defined as the second power line 102b. In the embodiment illustrated in FIG. 1, although there are five first power lines 102a in the first area A1 and five second power lines 102b in the second area A2, the present disclosure The content is not limited to this, and may be adjusted according to actual needs. The first power line 102a is electrically connected to the first power supply element 104a through the first circuit connection element 103a. Also, it should be understood that the location of the power lines is for illustration only and the present disclosure is not limited to this. For example, the power line may not be a straight line, and the corner may not be a right angle. The corners can be arc shaped to reduce the possibility of electrostatic discharge, or can be any other suitable shape or angle.

제1 회로 연결 소자(103a)는 제1 전력 라인(102a)과 제1 전력 공급 소자(104a)를 전기적으로 연결할 수 있는 임의의 적절한 소자일 수 있다. 예를 들어, 제1 전력 라인(102a) 및 제1 전력 공급 소자(104a)는 플렉시블 인쇄 회로(FPC), 플렉시블 플랫 케이블(FFC), 금속 와이어(예, 금, 은, 구리, 철, 납, 크롬, 주석, 몰리브덴, 네오디뮴, 티타늄, 탄탈, 이들의 합금 또는 이들의 조합을 포함하는 와이어)에 의해 전기적으로 연결될 수 있다. 전기적 연결은 임의의 적절한 방식으로 수행될 수 있다. 예를 들어, 제1 회로 연결 소자(103a)와 제1 전력 라인(102a)을 전기적으로 연결하기 위해, 이방성 도전 필름(ACF)이 먼저 연결 대상의 제1 전력 라인(102a)의 위치에 부착될 수 있고, 이어서 제1 회로 연결 소자(103a)가 이방성 도전 필름 상에 배치된 다음, 고온 압착 공정에 의해 전기적인 연결을 달성할 수 있다. 본 명세서에 기재된 이방성 도전 필름은 (필름 두께의 방향을 따라) 수직으로 전도를 가능하게 하고 (필름 폭의 방향을 따라) 탄자 간의 절연을 가능케 하는 이방성 도전성 및 부착성을 가지는 중합체 층에 의해 형성된 도전 필름(예, 에폭시 수지에 도전 입자를 분산시켜 형성된 필름형 접착제)이다. 제1 회로 연결 소자(103a)가 금속 와이어인 경우, 소자 간의 전기적 연결은 납땜에 의해 달성될 수 있다.The first circuit connecting element 103a can be any suitable element that can electrically connect the first power line 102a and the first power supply element 104a. For example, the first power line 102a and the first power supply element 104a are flexible printed circuit (FPC), flexible flat cable (FFC), metal wire (eg, gold, silver, copper, iron, lead, Chromium, tin, molybdenum, neodymium, titanium, tantalum, wires comprising alloys or combinations thereof). The electrical connection can be performed in any suitable way. For example, in order to electrically connect the first circuit connecting element 103a and the first power line 102a, an anisotropic conductive film (ACF) is first attached to the position of the first power line 102a to be connected. Then, the first circuit connecting element 103a is disposed on the anisotropic conductive film, and then electrical connection can be achieved by a hot pressing process. The anisotropic conductive films described herein are conductive formed by a polymer layer having anisotropic conductivity and adhesion that enables vertical conduction (along the direction of the film thickness) and insulation between bullets (along the direction of the film width) It is a film (eg, a film adhesive formed by dispersing conductive particles in an epoxy resin). When the first circuit connecting element 103a is a metal wire, electrical connection between the elements can be achieved by soldering.

전자 장치(10)의 제1 전력 공급 소자(104a)는 제1 발광 소자(101a) 및 제2 발광 소자(101b)를 위한 구동 전압을 제공하는 구동 회로일 수 있으며, 해당 구동 회로는 임의의 적절한 회로 기판 상에 배치될 수 있다. 예를 들어, 제1 전력 공급 소자(104a)의 회로 기판은 인쇄 회로 기판(PCB), 금속 코어 PCB(MCPCB), 세라믹 PCB, 또는 직접 결합된 구리 기판(DBC)일 수 있다. 일부 실시예에서, 제1 전력 공급 소자(104a)의 회로 기판은 기판(100)의 후면(제1 발광 소자(101a) 및 제2 발광 소자(101b)가 배치되지 않은 측면) 상에 배치될 수 있다. 제1 전력 공급 소자(104a)는 제1 전력 공급 소자(104a)가 제1 전력 라인(102a)에 구동 신호를 제공할 수 있게 하는 제1 회로 연결 소자(103a)를 통해 제1 전력 라인(102a)을 전기적으로 연결한다.The first power supply element 104a of the electronic device 10 may be a driving circuit that provides driving voltages for the first light emitting element 101a and the second light emitting element 101b, and the driving circuit can be any suitable It can be disposed on a circuit board. For example, the circuit board of the first power supply element 104a may be a printed circuit board (PCB), a metal core PCB (MCPCB), a ceramic PCB, or a directly bonded copper substrate (DBC). In some embodiments, the circuit board of the first power supply element 104a may be disposed on the rear surface of the substrate 100 (the side where the first light emitting element 101a and the second light emitting element 101b are not disposed). have. The first power supply element 104a is a first power line 102a through a first circuit connecting element 103a that enables the first power supply element 104a to provide a drive signal to the first power line 102a. ) Electrically.

여전히 도 1을 참조하면, 전자 장치(10)의 제2 전력 라인(102b)은 제1 발광 소자(101a)를 아직 로딩하지 않은 제1 전력 라인(102a)의 부분(P102a)(예, 상기 부분(P102a)은 제1 회로 연결 소자(103a)와 해당 제1 회로 연결 소자(103a)에 가장 가까운 제1 발광 소자(101a) 사이의 제1 전력 라인(102a)의 일부일 수 있음)에 전기적으로 연결되어 제2 발광 소자(101b)와 제1 발광 소자(101a) 사이에 병렬 회로를 형성할 수 있다. 도 1에 예시된 일부 실시예에서, 제1 발광 소자(101a)를 아직 로딩하지 않은 제1 전력 라인(102a)의 부분(P102a)과 제2 전력 라인(102b) 사이의 연결점(P)은 제1 발광 소자(101a)와 제1 회로 연결 소자(103a) 사이에 위치된다.Referring still to FIG. 1, the second power line 102b of the electronic device 10 is a part P102a of the first power line 102a that has not yet loaded the first light emitting element 101a (eg, the above part) (P102a) may be electrically connected to a first power line 102a between the first circuit connecting element 103a and the first light emitting element 101a closest to the first circuit connecting element 103a) As a result, a parallel circuit can be formed between the second light emitting element 101b and the first light emitting element 101a. In some embodiments illustrated in FIG. 1, the connection point P between the portion P102a of the first power line 102a and the second power line 102b that has not yet loaded the first light emitting element 101a is the first It is located between one light emitting element 101a and the first circuit connecting element 103a.

다른 종류의 회로 연결 구성이 사용되는 경우, 예를 들어, 도 1의 제2 전력 라인(102b)은 제1 전력 공급 소자(104a)로부터 제2 영역(A2)에서 멀리 있는 제2 발광 소자(101b)로 구동 전류가 공급될 때 제1 전력 라인(102a)의 단자를 직접 연결하며, 전류는 제2 전력 라인(102b)에 도달하기 전에 제1 전력 라인(102a)을 통과할 필요가 있기 때문에, 제1 발광 소자(101a)에 의해 여기되는 제1 전력 라인(102a)에 대한 부하는 제1 전력 라인(102a)의 임피던스(저항)를 증가시킬 것임을 알아야 한다. 따라서, 제2 영역(A2)의 제2 발광 소자(101b)의 휘도는 제1 영역(A1)의 제1 발광 소자(101a)의 휘도보다 낮을 것이다. 제1 발광 소자(101a) 및 제2 발광 소자(101b)의 휘도는 Y-방향을 따라 감소하여, 이는 불균일한 휘도의 문제를 발생시킨다.When another type of circuit connection configuration is used, for example, the second power line 102b of FIG. 1 is the second light emitting element 101b remote from the first power supply element 104a in the second area A2. ), When the driving current is supplied, directly connects the terminal of the first power line 102a, and the current needs to pass through the first power line 102a before reaching the second power line 102b, It should be noted that the load on the first power line 102a excited by the first light emitting element 101a will increase the impedance (resistance) of the first power line 102a. Therefore, the luminance of the second light emitting element 101b in the second region A2 will be lower than that of the first light emitting element 101a in the first region A1. The luminance of the first light emitting element 101a and the second light emitting element 101b decreases along the Y-direction, which causes the problem of non-uniform luminance.

상기 회로 연결 구성과 비교하여, 제2 발광 소자(101b)를 전기적으로 연결하는 제2 전력 라인(102b)은 제1 전력 라인(102a)의 단자 부분과 직접 접촉하지 않고, 제1 발광 소자(101a)를 아직 로딩하지 않은 제1 전력 라인(102a)의 부분(P102a)(예, 상기 부분(P102a)은 제1 회로 연결 소자(103a)와 해당 제1 회로 연결 소자(103a)에 가장 가까운 제1 발광 소자(101a) 사이의 제1 전력 라인(102a)의 일부일 수 있음)을 전기적으로 연결한다. 따라서, 제1 전력 라인(102a)과 제2 전력 라인(102b)의 연결은 제1 전력 라인(102a)과 제1 발광 소자(101a)의 연결에 선행한다. 따라서, 제1 전력 공급 소자(104a)가 제2 영역(A2)에서 제2 발광 소자(101b)에 전류를 공급할 때, 전류는 제2 전력 라인(102b) 및 제2 발광 소자(101b)에 도달하기 전에 제1 발광 소자(101a)를 로딩하는 제1 전력 라인(102a)의 부분을 통과할 필요가 없다. 따라서, 전자 장치(10)에서 제2 전력 라인(102b)의 임피던스(저항)가 감소될 수 있어서 전자 장치(10) 내의 제2 영역(A2)의 제2 발광 소자(101b)의 휘도는 과도하게 떨어지지 않을 수 있으며, 제1 영역(A1)의 제1 발광 소자(101a)의 휘도에 가까운 휘도를 가질 수 있다. 이와 같이, 전자 장치(10)의 원격 거리에 있는 제1 영역(A1) 및 제2 영역(A2)은 비교적 유사한 휘도를 생성할 수 있다.Compared to the circuit connection configuration, the second power line 102b electrically connecting the second light emitting element 101b does not directly contact the terminal portion of the first power line 102a, and the first light emitting element 101a ), The portion P102a of the first power line 102a (eg, the portion P102a) is the first circuit connecting element 103a and the first closest to the corresponding first circuit connecting element 103a. And may be part of the first power line 102a between the light emitting elements 101a). Accordingly, the connection between the first power line 102a and the second power line 102b precedes the connection between the first power line 102a and the first light emitting element 101a. Thus, when the first power supply element 104a supplies current to the second light emitting element 101b in the second region A2, the current reaches the second power line 102b and the second light emitting element 101b. There is no need to pass through the portion of the first power line 102a that loads the first light emitting element 101a before doing so. Accordingly, the impedance (resistance) of the second power line 102b in the electronic device 10 may be reduced, so that the luminance of the second light emitting element 101b in the second area A2 in the electronic device 10 is excessively high. It may not fall, and may have a luminance close to that of the first light emitting element 101a in the first region A1. As such, the first area A1 and the second area A2 at a remote distance of the electronic device 10 may generate relatively similar luminance.

일부 실시예에서, 제2 전력 라인(102b)에 로딩된 제2 발광 소자(101b)의 수는 제1 전력 라인(102a)에 로딩된 제1 발광 소자(101a)의 수보다 적다. 일부 다른 실시예에서, 제1 발광 소자(101a)와 제2 발광 소자(101b)가 함께 직사각형 어레이를 형성할 때, 동일한 행(도 1의 Y-방향을 따른)의 제2 발광 소자(101b)의 수는 제1 발광 소자(101a)의 수보다 적다. 이와 같이, 제2 영역(A2)에서의 제2 발광 소자(101b)의 광도(휘도)를 더 조정할 수 있거나, 발광 어레이의 전체 휘도 균일성을 향상시킬 수 있다.In some embodiments, the number of second light emitting elements 101b loaded on the second power line 102b is less than the number of first light emitting elements 101a loaded on the first power line 102a. In some other embodiments, when the first light emitting element 101a and the second light emitting element 101b together form a rectangular array, the second light emitting element 101b in the same row (along the Y-direction in FIG. 1) The number of is less than the number of the first light emitting element (101a). In this way, the brightness (luminance) of the second light emitting element 101b in the second region A2 can be further adjusted, or the overall luminance uniformity of the light emitting array can be improved.

본 개시 내용에 기술된 기판(100)은 발광 소자를 보유할 수 있는 임의의 적절한 경질의 또는 플렉시블한 기판일 수 있다. 기판(100)의 재료는 유리, 세라믹(예, 탄탈 탄화물, 알루미늄 질화물), 사파이어, 플라스틱(예, 유리 섬유 강화 플라스틱(FRP)), 폴리에스테르 필름, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN) 및 폴리에테르설폰(PES), 아크릴 수지 필름, 또는 기판에 적절한 다른 재료일 수 있다.The substrate 100 described in the present disclosure can be any suitable rigid or flexible substrate that can hold a light emitting device. The material of the substrate 100 is glass, ceramic (eg, tantalum carbide, aluminum nitride), sapphire, plastic (eg, glass fiber reinforced plastic (FRP)), polyester film, polyethylene terephthalate (PET), polyethylene naphthalate ( PEN) and polyethersulfone (PES), acrylic resin films, or other materials suitable for substrates.

일부 실시예에서, 제1 전력 라인(102a) 및 제2 전력 라인(102b)은 기판(100)의 재료가 실제의 요구에 적합하거나 실제의 요구에 따라 필요할 때 하나 이상의 증착 공정, 포토리소그래피 공정 및 에칭 공정에 의해 기판(100) 상에 형성될 수 있다. 예를 들어, 일부 실시예에서, 증착 공정은 화학적 기상 증착 공정, 물리적 기상 증착 공정, 전기 도금 공정, 무전해 도금 공정, 다른 적절한 공정 또는 이들의 조합을 포함할 수 있지만, 이것에 제한되는 것은 아니다. 물리적 기상 증착 공정은 스퍼터링 공정, 증발 공정, 펄스화 레이저 증착 및 이와 유사한 공정 등을 포함할 수 있으나, 이것에 제한되는 것은 아니다. 또한, 일부 실시예에서, 포토리소그래피 공정은 포토레지스트 코팅(예, 스핀 코팅), 소프트 베이킹, 하드 베이킹, 마스크 정렬, 노광, 노광 후 베이킹, 포토레지스트 현상, 세정 및 건조를 포함할 수 있다. 일부 실시예에서, 전술한 에칭 공정은 건식 에칭 공정, 습식 에칭 공정 또는 다른 적절한 에칭 공정을 포함한다. 일부 다른 실시예에서, 제1 전력 라인 및 제2 전력 라인은 단일 금속층 또는 다층 금속 구조체일 수 있다.In some embodiments, the first power line 102a and the second power line 102b may include one or more deposition processes, photolithography processes, and the like, when the material of the substrate 100 is suited to actual needs or is required according to actual needs. It may be formed on the substrate 100 by an etching process. For example, in some embodiments, the deposition process may include, but is not limited to, a chemical vapor deposition process, a physical vapor deposition process, an electroplating process, an electroless plating process, other suitable processes, or combinations thereof. . Physical vapor deposition processes may include, but are not limited to, sputtering processes, evaporation processes, pulsed laser deposition and similar processes. Further, in some embodiments, the photolithography process may include photoresist coating (eg, spin coating), soft baking, hard baking, mask alignment, exposure, post-exposure baking, photoresist development, cleaning and drying. In some embodiments, the etching process described above includes a dry etching process, a wet etching process, or other suitable etching process. In some other embodiments, the first power line and the second power line can be a single metal layer or a multi-layer metal structure.

제1 전력 라인(102a) 및 제2 전력 라인(102b)의 재료는 해당 재료가 전도성을 가지는 한, 특별히 제한되지는 않는다. 예를 들어, 금속 도전 재료, 비정질 실리콘, 다결정 실리콘, 금속 질화물, 도전 금속 산화물 또는 이들의 조합으로 형성될 수 있다. 일부 실시예에서, 금속 도전 재료는 구리, 은, 주석, 알루미늄, 몰리브덴, 텅스텐, 금, 크롬, 니켈, 백금, 구리 합금, 은 합금, 주석 합금, 알루미늄 합금, 몰리브덴 합금, 텅스텐 합금, 금 합금, 크롬 합금, 니켈 합금, 백금 합금, 다른 적절한 도전 재료, 또는 이들의 조합을 포함할 수 있지만, 이것에 제한되지는 않는다. 금속 질화물은 몰리브덴 질화물, 텅스텐 질화물, 티타늄 질화물 및 탄탈 질화물을 포함할 수 있지만, 이것에 제한되지는 않는다. 도전 금속 산화물은 루테늄 산화물, 인듐 아연 산화물, 인듐 갈륨 아연 산화물(IGZO), 인듐 주석 아연 산화물(ITZO), 안티몬 주석 산화물(ATO), 알루미늄 아연 산화물(AZO), 아연 산화물 및 인듐 주석 산화물을 포함할 수 있지만, 이것에 한정되는 것은 아니다.The materials of the first power line 102a and the second power line 102b are not particularly limited as long as the materials are conductive. For example, it may be formed of a metal conductive material, amorphous silicon, polycrystalline silicon, metal nitride, conductive metal oxide, or a combination thereof. In some embodiments, the metal conductive material is copper, silver, tin, aluminum, molybdenum, tungsten, gold, chromium, nickel, platinum, copper alloy, silver alloy, tin alloy, aluminum alloy, molybdenum alloy, tungsten alloy, gold alloy, Chromium alloys, nickel alloys, platinum alloys, other suitable conductive materials, or combinations thereof. Metal nitrides may include, but are not limited to, molybdenum nitride, tungsten nitride, titanium nitride and tantalum nitride. Conductive metal oxides include ruthenium oxide, indium zinc oxide, indium gallium zinc oxide (IGZO), indium tin zinc oxide (ITZO), antimony tin oxide (ATO), aluminum zinc oxide (AZO), zinc oxide and indium tin oxide It can, but is not limited to this.

제1 발광 소자(101a) 및 제2 발광 소자(101b)는 임의의 적절한 발광 장치일 수 있다. 예를 들어, 발광 장치는 전계 발광(EL) 소자(예, 유기 EL 소자 또는 무기 EL 소자), 유기 발광 다이오드(OLED), 및 무기 발광 다이오드(발광 다이오드, LED)(예, 마이크로 LED, 미니 LED), 양자점 발광 다이오드(Q-LED), 레이저 다이오드(LD) 등을 포함할 수 있다.The first light emitting element 101a and the second light emitting element 101b may be any suitable light emitting device. For example, the light emitting device is an electroluminescent (EL) element (eg, organic EL element or inorganic EL element), an organic light emitting diode (OLED), and an inorganic light emitting diode (light emitting diode, LED) (eg, micro LED, mini LED) ), A quantum dot light emitting diode (Q-LED), a laser diode (LD), and the like.

다음으로, 도 2를 참조한다. 도 2는 본 개시 내용의 일부 실시예에 따른 전자 장치(30)의 개략적인 상면도이다. 전자 장치(30)는 X-방향으로 연장되는 제2 전력 라인(102b)의 폭(W102b)이 X-방향으로 연장되는 제1 전력 라인(102a)의 폭(W102a)보다 큰 것을 제외하고는 도 1의 전자 장치(10)와 실질적으로 동일하다. 이로써, 제2 전력 라인(102b)의 임피던스(저항)를 더욱 감소시킬 수 있고, 제2 전력 라인(102b)의 임피던스(저항)를 제1 전력 라인(102a)의 임피던스(저항)보다 낮게 함으로써, 먼 위치에 있는 제2 발광 소자(101b)의 광도는 제1 발광 소자(101b)의 광도와 아주 유사할 수 있으므로 전체 휘도 균일성을 향상시킬 수 있다. 제1 전력 라인(102a) 및 제2 전력 라인(102b)이 다층 구조를 가지는 경우, 폭(W102a 및 W102b)은 다층 구조의 최대 폭이다.Next, reference is made to FIG. 2. 2 is a schematic top view of an electronic device 30 in accordance with some embodiments of the present disclosure. The electronic device 30 except that the width W 102b of the second power line 102b extending in the X-direction is greater than the width W 102a of the first power line 102a extending in the X-direction. Is substantially the same as the electronic device 10 of FIG. 1. Thereby, the impedance (resistance) of the second power line 102b can be further reduced, and the impedance (resistance) of the second power line 102b is lower than the impedance (resistance) of the first power line 102a, Since the luminosity of the second light emitting element 101b at a distant location can be very similar to the luminosity of the first light emitting element 101b, overall luminance uniformity can be improved. When the first power line 102a and the second power line 102b have a multilayer structure, the widths W 102a and W 102b are the maximum widths of the multilayer structure.

일부 다른 실시예에서, 제2 전력 라인(102b)의 두께는 제1 전력 라인(102a)의 두께보다 두꺼울 수 있고, 제2 전력 라인(102b)의 임피던스(저항)는 감소될 수 있다. 일부 실시예에서, X-방향으로 연장되는 제2 전력 라인(102b)의 폭(W102b) 및 제2 전력 라인(102b)의 두께는 X-방향으로 연장되는 제1 전력 라인(102a)의 폭(W102a) 및 제1 전력 라인(102a)의 두께보다 더 클 수 있다. 즉, 제2 전력 라인(102b)의 단면적이 제1 전력 라인(102a)의 단면적보다 큰 한, 제2 전력 라인(102b)의 임피던스(저항)를 제1 전력 라인(102a)의 임피던스보다 낮게 하는 목적이 달성될 수 있다. 일부 실시예에서, X-방향으로 연장되는 제2 전력 라인(102b)의 폭(W102b)은 X-방향으로 연장되는 제1 전력 라인(102a)의 폭(W102a)의 200% 내지 600% 이다. 일부 실시예에서, 제2 전력 라인(102b)의 두께는 제1 전력 라인(102a)의 두께의 200% 내지 600% 이다. 제1 전력 라인(102a) 및 제2 전력 라인(102b)이 다층인 경우, 폭(W102a 및 W102b)은 다층 구조의 최대 폭이고, 그 두께는 제1 전력 라인(102a) 및 제2 전력 라인(102b)의 총 두께이다.In some other embodiments, the thickness of the second power line 102b may be thicker than the thickness of the first power line 102a, and the impedance (resistance) of the second power line 102b may be reduced. In some embodiments, the width W 102b of the second power line 102b extending in the X-direction and the thickness of the second power line 102b extending in the X-direction are the width of the first power line 102a extending in the X-direction. (W 102a ) and the thickness of the first power line 102a. That is, as long as the cross-sectional area of the second power line 102b is larger than the cross-sectional area of the first power line 102a, the impedance (resistance) of the second power line 102b is lower than that of the first power line 102a. Purpose can be achieved. In some embodiments, the width W 102b of the second power line 102b extending in the X-direction is 200% to 600% of the width W 102a of the first power line 102a extending in the X-direction to be. In some embodiments, the thickness of the second power line 102b is between 200% and 600% of the thickness of the first power line 102a. When the first power line 102a and the second power line 102b are multi-layered, the widths W 102a and W 102b are the maximum widths of the multi-layer structure, the thickness of which is the first power line 102a and the second power It is the total thickness of the line 102b.

일부 다른 실시예에서, 제1 전력 라인(102a) 및 제2 전력 라인(102b)은 상이한 재료로 형성될 수 있다. 예를 들어, 제2 전력 라인(102b) 재료의 임피던스(저항)는 제1 전력 라인(102a) 재료의 임피던스(저항)보다 작다. 이 경우, 제1 전력 라인(102a)과 제2 전력 라인(102b)의 단면적이 동일하더라도, 제2 전력 라인(102b)의 임피던스(저항)는 여전히 제1 전력 라인(102a)의 임피던스(저항)보다 낮을 수 있다. 일부 실시예에서, 제2 전력 라인(102b) 재료의 임피던스(저항)는 제1 전력 라인(102a) 재료의 임피던스(저항)의 1% 내지 30% 일 수 있다.In some other embodiments, first power line 102a and second power line 102b may be formed of different materials. For example, the impedance (resistance) of the material of the second power line 102b is smaller than the impedance (resistance) of the material of the first power line 102a. In this case, even if the cross-sectional areas of the first power line 102a and the second power line 102b are the same, the impedance (resistance) of the second power line 102b is still the impedance (resistance) of the first power line 102a. It may be lower. In some embodiments, the impedance (resistance) of the material of the second power line 102b may be 1% to 30% of the impedance (resistance) of the material of the first power line 102a.

다음으로, 도 3을 참조한다. 도 3은 본 개시 내용의 다른 실시예에 따른 전자 장치(40)의 개략적인 상면도이다. 전자 장치(40)는 도 2의 전자 장치(30)와 실질적으로 동일하고, 차이점은 전력 라인(102b)의 일부와 제1 발광 소자(101a)가 로딩된 전력 라인(102a)의 일부(즉, 도 1의 부분(P102a)을 제외한 부분)가 기판(100)의 주요면의 법선 방향(도 3의 Z-방향)으로 중첩되어, 즉 기판(100)을 위에서 볼 때, 제2 전력 라인(102b)이 제1 전력 라인(102a)의 일부(제2 전력 라인(102b)에 의해 피복된 전력 라인(102a)의 부분은 도 3에서 파선으로 표시됨)를 피복한다는 것이다. 중첩 부분에서, 제1 전력 라인(102a)과 제2 전력 라인(102b) 사이에 절연층이 배치되어 이들 사이에 전기적 절연을 제공할 수 있다. 절연층에 비아 홀(h)이 형성되어, 전기적인 연결이 필요한 제1 전력 라인(102a)의 일부와 제2 전력 라인(102b)의 일부를 전기적으로 연결할 수 있다. 이러한 회로 구성에 의해, 제1 전력 라인(102a) 및 제2 전력 라인(102b)이 차지하는 기판의 면적이 크게 감소될 수 있고, 인접한 2개의 행(Y-방향으로 배열됨) 사이의 거리가 감소될 수 있고, 이에 따라 단위 면적당 발광 소자의 수가 더 증가될 수 있고 단위 면적당 해상도 또는 휘도 역시 향상될 것이다.Next, reference is made to FIG. 3. 3 is a schematic top view of an electronic device 40 according to another embodiment of the present disclosure. The electronic device 40 is substantially the same as the electronic device 30 of FIG. 2, with the difference being that part of the power line 102b and part of the power line 102a loaded with the first light emitting element 101a (ie, The portion of FIG. 1 (part except P102a) overlaps in the normal direction (Z-direction of FIG. 3) of the main surface of the substrate 100, that is, when the substrate 100 is viewed from above, the second power line 102b ) Covers a portion of the first power line 102a (the portion of the power line 102a covered by the second power line 102b is indicated by the broken line in FIG. 3). In the overlapping portion, an insulating layer is disposed between the first power line 102a and the second power line 102b to provide electrical insulation therebetween. The via hole h is formed in the insulating layer to electrically connect a portion of the first power line 102a and a portion of the second power line 102b that require electrical connection. With this circuit configuration, the area of the substrate occupied by the first power line 102a and the second power line 102b can be greatly reduced, and the distance between two adjacent rows (arranged in the Y-direction) is reduced. The number of light emitting elements per unit area can be further increased, and the resolution or luminance per unit area will also be improved.

절연층의 재료는 제1 전력 라인(102a)과 제2 전력 라인(102b)을 전기적으로 절연시킬 수 있으면, 특별히 제한되지는 않는다. 예를 들어, 해당 재료는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 금속 산화물, 금속 질화물, 금속 실리사이드, 전이 금속 산화물, 전이 금속 질화물, 전이 금속 실리사이드, 금속 산질화물, 금속 알루미네이트 염, 지르코늄 실리케이트, 임의의 적절한 재료 또는 이들의 조합일 수 있다. 일부 실시예에서, 절연층은 예를 들어, 화학적 기상 증착(CVD), 물리적 기상 증착(PVD) 또는 스핀 코팅에 의해 형성될 수 있으며, 물리적 기상 증착은 증발, 스퍼터링 등에 의해 구현될 수 있다. 화학적 기상 증착은 저압 화학적 기상 증착(LPCVD), 플라즈마 증강형 화학적 기상 증착(PECVD) 또는 다른 일반적인 방법일 수 있다.The material of the insulating layer is not particularly limited as long as it can electrically insulate the first power line 102a and the second power line 102b. For example, the material is silicon oxide, silicon nitride, silicon oxynitride, metal oxide, metal nitride, metal silicide, transition metal oxide, transition metal nitride, transition metal silicide, metal oxynitride, metal aluminate salt, zirconium silicate, Any suitable material or combinations thereof. In some embodiments, the insulating layer may be formed, for example, by chemical vapor deposition (CVD), physical vapor deposition (PVD) or spin coating, and physical vapor deposition may be implemented by evaporation, sputtering, or the like. Chemical vapor deposition can be low pressure chemical vapor deposition (LPCVD), plasma enhanced chemical vapor deposition (PECVD) or other common methods.

다음으로, 도 4를 참조한다. 도 4는 본 개시 내용의 일부 실시예에 따른 전자 장치(50)의 개략적인 상면도이다. 전자 장치(50)는 나란히 배치된 2개의 전자 장치(10)로서, 해당 2개의 장치는 모두 동일한 제1 전력 공급 소자(104a)를 공유하는 전자 장치인 것으로 간주될 수 있다. 따라서, 원래의 제1 발광 소자(101a), 제2 발광 소자(101b), 제1 전력 라인(102a) 및 제2 전력 라인(102b) 외에, 기판(100)은 다른 제1 발광 소자(101a'), 다른 제2 발광 소자(101b'), 다른 제1 전력 라인(102a') 및 다른 제2 전력 라인(102b')을 추가로 포함한다.Next, referring to FIG. 4. 4 is a schematic top view of an electronic device 50 in accordance with some embodiments of the present disclosure. The electronic device 50 is two electronic devices 10 arranged side by side, and the two devices may be regarded as electronic devices that share the same first power supply element 104a. Accordingly, in addition to the original first light emitting element 101a, the second light emitting element 101b, the first power line 102a, and the second power line 102b, the substrate 100 has a different first light emitting element 101a '. ), Another second light emitting element 101b ', another first power line 102a', and another second power line 102b '.

제1 발광 소자(101a')도 역시 기판(100)의 제1 영역(A1)에 배치되고; 제2 발광 소자(101b')도 역시 기판(100)의 제2 영역(A2)에 배치된다. 제1 전력 라인(102a')은 기판(100) 상에 배치되어 제1 발광 소자(101a')에 전기적으로 연결된다. 제2 전력 라인(102b')은 기판(100) 상에 배치되어 제2 발광 소자(101b')에 전기적으로 연결된다. 제1 전력 라인(102a')은 제2 회로 연결 소자(103b)에 전기적으로 연결되고, 제2 회로 연결 소자(103b)는 제1 전력 공급 소자(104a)에 전기적으로 연결된다.The first light emitting element 101a 'is also disposed in the first area A1 of the substrate 100; The second light emitting element 101b 'is also disposed in the second area A2 of the substrate 100. The first power line 102a 'is disposed on the substrate 100 and is electrically connected to the first light emitting element 101a'. The second power line 102b 'is disposed on the substrate 100 and is electrically connected to the second light emitting element 101b'. The first power line 102a 'is electrically connected to the second circuit connecting element 103b, and the second circuit connecting element 103b is electrically connected to the first power supply element 104a.

제1 발광 소자(101a'), 제2 발광 소자(101b'), 제1 전력 라인(102a'), 제2 전력 라인(102b') 및 제2 회로 연결 소자(103b)는 제1 발광 소자(101a), 제2 발광 소자(101b), 제1 전력 라인(102a), 제2 전력 라인(102b) 및 제2 회로 연결 소자(103b)의 재료로 유사한 방식으로 형성될 수 있으므로, 이들 소자의 세부 사항은 여기에서 반복되지 않을 것이다.The first light emitting element 101a ', the second light emitting element 101b', the first power line 102a ', the second power line 102b', and the second circuit connecting element 103b include a first light emitting element ( 101a), the second light emitting element 101b, the first power line 102a, the second power line 102b, and the material of the second circuit connecting element 103b can be formed in a similar manner, and thus the details of these elements The details will not be repeated here.

도 4에 예시된 바와 같이, 본 개시 내용의 전자 장치는 실제 제품의 요구 사항에 따라 전술한 구성에 의해 확장될 수 있다. 따라서, 본 개시 내용의 전자 장치는 일부 대형 디스플레이 장치에도 적용될 수 있다. 본 개시 내용은 2개의 파티션으로 특별히 제한되지 않으며, 필요한 경우, 본 개시 내용의 사상을 위배하지 않으면서 다수의 파티션이 존재할 수 있음을 알아야 한다.As illustrated in FIG. 4, the electronic device of the present disclosure can be extended by the above-described configuration according to the requirements of an actual product. Accordingly, the electronic device of the present disclosure can be applied to some large display devices. It should be noted that the present disclosure is not particularly limited to two partitions, and if necessary, multiple partitions may exist without violating the spirit of the present disclosure.

다음으로, 도 5를 참조한다. 도 5의 전자 장치(60)는 본 개시 내용의 일부 실시예에 따른 개략적인 상면도이다. 전자 장치(60)는 해당 전자 장치(60)가 기판(100) 상의 제1 발광 소자(101a) 및 제2 발광 소자(101b)를 추가로 제어하기 위해 데이터 라인(105) 및 데이터 구동 소자(106)를 더 포함하는 것을 제외하고, 전자 장치(10)와 실질적으로 동일한 구성을 가진다. 데이터 구동 소자(106)는 데이터 라인(105)을 통해 제1 발광 소자(101a) 및 제2 발광 소자(101b)에 전기적으로 연결되어 데이터 신호를 제1 발광 소자(101a) 및 제2 발광 소자(101b)에 공급한다. 데이터 구동 소자(106)는 적절한 회로 기판(예, 제1 전력 공급 소자(104a)의 회로 기판) 상에 배치될 수 있고, 데이터 구동 소자(106)는 집적 회로 칩도 포함할 수 있다. 집적 회로 칩은 플립 칩 기술(예, 칩-온-필름(COF))에 의해 회로 기판과 기판(100)을 연결하는 회로 연결 소자(미도시) 상에 배치되거나, 또는 관련 박막 공정에 의해 회로 연결 소자 상에 직접 형성될 수 있다. 일부 실시예에서, 전자 장치(60)의 데이터 라인(105)은 제1 전력 라인(102a) 및 제2 전력 라인(102b)을 형성하기 위해 전술한 바와 동일한 방식으로 형성될 수 있고, 회로 연결 소자는 전술한 제1 회로 연결 소자(103a)와 유사한 소자일 수 있다.Next, referring to FIG. 5. The electronic device 60 of FIG. 5 is a schematic top view according to some embodiments of the present disclosure. The electronic device 60 includes a data line 105 and a data driving element 106 for the electronic device 60 to further control the first light emitting element 101a and the second light emitting element 101b on the substrate 100. ), The electronic device 10 has substantially the same configuration. The data driving element 106 is electrically connected to the first light emitting element 101a and the second light emitting element 101b through the data line 105 to transmit data signals to the first light emitting element 101a and the second light emitting element ( 101b). The data driving element 106 can be disposed on a suitable circuit board (eg, the circuit board of the first power supply element 104a), and the data driving element 106 can also include an integrated circuit chip. The integrated circuit chip is disposed on a circuit connecting element (not shown) connecting the circuit board and the substrate 100 by flip chip technology (e.g., chip-on-film (COF)), or by a related thin film process It can be formed directly on the connecting element. In some embodiments, the data line 105 of the electronic device 60 may be formed in the same manner as described above to form the first power line 102a and the second power line 102b, and the circuit connection element May be an element similar to the first circuit connection element 103a described above.

도 5에 예시된 바와 같이, 일부 실시예에서, 제1 발광 소자(101a) 및 제2 발광 소자(101b)가 직사각형 어레이를 형성할 때, 데이터 라인(105)은 제1 발광 소자(101a)의 구동 회로와 제2 발광 소자(101b)의 구동 회로에 전기적으로 연결될 수 있으며, 여기서 제1 발광 소자(101a)와 제2 발광 소자(101b)는 동일한 열에 있다(도 5의 Y-방향을 따라 배열됨).As illustrated in FIG. 5, in some embodiments, when the first light emitting element 101a and the second light emitting element 101b form a rectangular array, the data line 105 is the first light emitting element 101a. The driving circuit and the driving circuit of the second light emitting element 101b may be electrically connected, where the first light emitting element 101a and the second light emitting element 101b are in the same column (arranged along the Y-direction in FIG. 5). being).

다음으로, 도 6을 참조한다. 도 6은 본 개시 내용의 일부 실시예에 따른 전자 장치(70)의 개략적인 상면도이다. 제2 영역(A2)의 제2 발광 소자(101b) 및 제1 영역(A1)의 제1 발광 소자(101a)가 유사한 광도를 갖도록 하기 위해, 전자 장치(70)는 제2 전력 라인(102b)에 전기적으로 연결된 제2 회로 연결 소자(103b) 및 제2 회로 연결 소자(103b)에 전기적으로 연결된 제2 전력 공급 소자(104b)를 포함할 수 있다. 따라서, 다른 전력 공급 소자에 의해 제2 영역(A2)의 제2 발광 소자(101b)와 제1 영역(A1)의 제1 발광 소자(101a)에 구동 전류가 각각 공급될 수 있다. 제1 전력 공급 소자(104a)는 제1 발광 소자(101a)와 제2 발광 소자(101b)를 동시에 구동할 필요가 없으므로, 제2 발광 소자(101b)의 광도는 제1 발광 소자(101a) 및 제2 발광 소자(101b)가 유사한 광도를 가지도록 하거나 발광 소자 어레이의 전체 휘도 균일성을 개선하도록 추가로 조절될 수 있다. 일부 실시예에서, 제2 전력 공급 소자(104b)는 제1 영역(A1)보다 제2 영역(A2)에 더 가까이 있을 수 있다. 제2 회로 연결 소자(103b) 및 제2 전력 공급 소자(104b)는 각각 전술한 제1 회로 연결 소자(103a) 및 제1 전력 공급 소자(104a)와 유사할 수 있으므로, 이들 소자의 세부 사항은 여기에서 반복되지 않을 것이다.Next, referring to FIG. 6. 6 is a schematic top view of an electronic device 70 in accordance with some embodiments of the present disclosure. In order to ensure that the second light emitting element 101b in the second area A2 and the first light emitting element 101a in the first area A1 have similar luminosity, the electronic device 70 has a second power line 102b. It may include a second circuit connecting element (103b) electrically connected to and a second power supply element (104b) electrically connected to the second circuit connecting element (103b). Accordingly, driving currents may be supplied to the second light emitting element 101b in the second area A2 and the first light emitting element 101a in the first area A1 by different power supply elements, respectively. Since the first power supply element 104a does not need to simultaneously drive the first light emitting element 101a and the second light emitting element 101b, the light intensity of the second light emitting element 101b is the first light emitting element 101a and The second light emitting element 101b may be further adjusted to have similar luminosity or to improve the overall luminance uniformity of the light emitting element array. In some embodiments, the second power supply element 104b may be closer to the second area A2 than the first area A1. Since the second circuit connecting element 103b and the second power supply element 104b may be similar to the first circuit connecting element 103a and the first power supply element 104a, respectively, the details of these elements It will not be repeated here.

다음으로, 도 7을 참조한다. 도 7은 본 개시 내용의 일부 실시예에 따른 전자 장치(80)의 개략적인 상면도이다. 일부 실시예에서, 전자 장치(80)는 제3 전력 라인(102c)을 포함할 수 있고, 제2 전력 라인(102b)이 제3 전력 라인(102c)을 통해 제1 전력 공급 소자(104a)에 전기적으로 연결될 수 있다. 이 회로 구성에 의해, 제2 전력 라인(102b)은 제1 전력 공급 소자(104a)에 직접 전기적으로 연결될 수 있고, 제1 전력 라인(102a)을 통과할 필요가 없다. 따라서, 제1 전력 공급 소자(104a)에 의해 제공되는 구동 전류는 제1 발광 소자(101a)가 로딩되는 제1 전력 라인(102a)의 임피던스(저항)에 의해 감소되지 않을 것이다. 따라서, 제2 영역(A2)의 제2 발광 소자(101b)의 광도는 과도하게 감소되지 않으므로, 전자 장치 전체가 균일한 광도를 가지거나 발광 어레이의 전체 휘도 균일성이 향상될 수 있다. 도 7에서는 전력 라인(102c)과 제1 전력 라인(102a) 사이에 전기적 연결이 존재하지 않음을 알아야 한다.Next, referring to FIG. 7. 7 is a schematic top view of an electronic device 80 in accordance with some embodiments of the present disclosure. In some embodiments, the electronic device 80 can include a third power line 102c, and the second power line 102b is connected to the first power supply element 104a through the third power line 102c. It can be electrically connected. With this circuit configuration, the second power line 102b can be directly electrically connected to the first power supply element 104a, and there is no need to pass through the first power line 102a. Therefore, the driving current provided by the first power supply element 104a will not be reduced by the impedance (resistance) of the first power line 102a on which the first light emitting element 101a is loaded. Therefore, since the luminosity of the second light emitting element 101b in the second region A2 is not excessively reduced, the entire electronic device may have a uniform luminosity or the overall luminance uniformity of the luminous array may be improved. It should be noted in FIG. 7 that there is no electrical connection between the power line 102c and the first power line 102a.

일부 실시예에서, 전자 장치(80)의 제3 전력 라인(102c)의 재료 및 제조 방법은 전술한 제1 전력 라인(102a) 및 제2 전력 라인(102b)과 유사할 수 있다. 예를 들어, 일부 실시예에서, 제3 전력 라인(102c)은 제2 전력 라인(102b)과 제1 전력 공급 소자(104a) 사이에 연결된 구리 와이어와 같이, 기판(100)과 직접 접촉하지 않는 금속 와이어일 수 있다. 즉, 제3 전력 라인(102c)의 적어도 일부는 기판(100)과 직접 접촉하지 않는다. 다른 실시예에서, 제3 전력 라인(102c)의 재료는 제2 전력 라인(102b) 또는 제3 전력 라인(102c)의 재료와 상이하고, 제2 전력 라인(102b)은 상이한 임피던스(저항)를 가질 수 있다. 일부 실시예에서, 제3 전력 라인(102c)과 제2 전력 라인(102b) 사이의 임피던스(저항) 차이((제2 전력 라인 임피던스(large)-제3 전력 라인 임피던스(small))/제2 전력 라인 임피던스(large)) * 100%)는 70% ~ 99%의 범위일 수 있다.In some embodiments, the material and manufacturing method of the third power line 102c of the electronic device 80 may be similar to the first power line 102a and the second power line 102b described above. For example, in some embodiments, the third power line 102c does not directly contact the substrate 100, such as a copper wire connected between the second power line 102b and the first power supply element 104a. It may be a metal wire. That is, at least a portion of the third power line 102c does not directly contact the substrate 100. In another embodiment, the material of the third power line 102c is different from the material of the second power line 102b or the third power line 102c, and the second power line 102b has a different impedance (resistance). Can have In some embodiments, the impedance (resistance) difference between the third power line 102c and the second power line 102b ((second power line impedance-third power line impedance) / second Power line impedance (large) * 100%) may range from 70% to 99%.

일부 실시예에 따르면, 본 개시 내용에 의해 제공되는 전자 장치는 예를 들어, 비-자체 발광 디스플레이 장치의 백라이트에, 또는 디스플레이 장치의 디스플레이로서 직접 적용될 수 있지만, 이것에 제한되지는 않는다. 예를 들어, 전자 장치는 디스플레이(예, OLED 디스플레이, QLED 디스플레이, 마이크로 LED 디스플레이, 미니 LED 디스플레이 또는 플렉시블 디스플레이), 감지 장치, 타일형 전자 장치 등에 적용될 수 있다.According to some embodiments, the electronic device provided by the present disclosure may be applied to, for example, but not limited to, a backlight of a non-self-emitting display device, or directly as a display of a display device. For example, the electronic device may be applied to a display (eg, OLED display, QLED display, micro LED display, mini LED display or flexible display), sensing device, tiled electronic device, and the like.

요약하면, 본 개시 내용은 전자 장치를 제공한다. 전자 장치는 회로 구성을 조정함으로써, 제1 전력 공급 소자로부터 떨어진 제2 발광 소자가 제1 전력 공급 소자에 가까운 제1 발광 소자와 유사한 광도를 갖도록 할 수 있거나, 광도의 균일성이 개선될 수 있다. 전체 발광 어레이의 광도는 훨씬 더 균일해질 수 있어서, 발광 어레이는 보다 양호한 시청 경험을 제공할 수 있다.In summary, the present disclosure provides an electronic device. By adjusting the circuit configuration, the electronic device can make the second light-emitting element away from the first power-supplying element have light intensity similar to that of the first light-emitting element close to the first power-supplying element, or improve the uniformity of the light intensity. . The luminous intensity of the entire light emitting array can be much more uniform, so that the light emitting array can provide a better viewing experience.

본 개시 내용의 일부 실시예 및 그 장점을 상세히 설명하였지만, 첨부된 청구범위에 의해 한정되는 본 개시 내용의 취지 및 범위를 벗어나지 않고 다양한 변화, 대체 및 변경이 이루어질 수 있음을 알아야 한다. 예를 들면, 당업자는 여기에 설명된 특징, 기능, 처리 및 재료 중 상당 부분이 본 개시 내용의 범위 내에 유지되면서 변화될 수 있음을 이해할 것이다. 더욱이, 본 출원의 범위는 명세서에 기재된 처리, 기계, 제조, 물질의 조성, 수단, 방법 및 단계의 특정 실시예에 한정되는 것으로 의도된 것이 아니다. 당업자 중 한 사람이라면 본 개시 내용으로부터 용이하게 알 수 있는 바와 같이, 여기에 기술되는 대응하는 실시예와 실질적으로 동일한 기능 또는 동일한 결과를 수행하거나 달성하는, 현재 존재하거나 나중에 개발될, 처리, 기계, 제조, 물질의 조성, 수단, 방법 또는 단계가 본 개시 내용에 따라 활용될 수 있다. 따라서, 첨부된 청구범위는 처리, 기계, 제조, 물질의 조성, 수단, 방법 또는 단계를 그 청구 범위 내에 포함하고자 의도된 것이다. Although some embodiments and advantages of the present disclosure have been described in detail, it should be understood that various changes, substitutions, and changes can be made without departing from the spirit and scope of the disclosure as defined by the appended claims. For example, those skilled in the art will understand that a significant portion of the features, functions, treatments, and materials described herein can be varied while remaining within the scope of the present disclosure. Moreover, the scope of the present application is not intended to be limited to the specific embodiments of the treatment, machine, manufacture, composition of matter, means, methods and steps described in the specification. As one of ordinary skill in the art will readily appreciate from the present disclosure, a process, machine, which currently exists or will be developed later, performs or achieves substantially the same function or the same result as the corresponding embodiment described herein. Manufacturing, composition of matter, means, methods or steps may be utilized in accordance with the present disclosure. Accordingly, the appended claims are intended to cover treatment, machine, manufacture, composition of matter, means, methods or steps within the claims.

Claims (20)

전자 장치로서:
제1 영역 및 제2 영역을 포함하는 기판;
상기 기판의 제1 영역에 배치된 복수의 제1 발광 소자;
상기 기판의 제2 영역에 배치된 복수의 제2 발광 소자;
상기 기판 상에 배치되고, 상기 복수의 제1 발광 소자에 전기적으로 연결된 제1 전력 라인;
상기 기판 상에 배치되고, 상기 복수의 제2 발광 소자에 전기적으로 연결된 제2 전력 라인;
상기 제1 전력 라인에 전기적으로 연결된 제1 회로 연결 소자; 및
상기 제1 회로 연결 소자에 전기적으로 연결된 제1 전력 공급 소자
를 포함하고,
상기 기판 상의 상기 제1 영역의 투영은 상기 기판 상의 상기 제2 영역의 투영과 중첩되지 않으며, 상기 제1 영역은 상기 제2 영역보다 상기 제1 회로 연결 소자에 더 가까운 것을 특징으로 하는 전자 장치.As an electronic device:
A substrate including a first region and a second region;
A plurality of first light emitting elements disposed in the first region of the substrate;
A plurality of second light emitting elements disposed on the second region of the substrate;
A first power line disposed on the substrate and electrically connected to the plurality of first light emitting elements;
A second power line disposed on the substrate and electrically connected to the plurality of second light emitting elements;
A first circuit connection element electrically connected to the first power line; And
A first power supply element electrically connected to the first circuit connection element
Including,
And wherein the projection of the first region on the substrate does not overlap with the projection of the second region on the substrate, the first region being closer to the first circuit connecting element than the second region. 제1항에 있어서, 상기 제2 전력 라인은 상기 제1 전력 라인에 전기적으로 연결되고, 상기 복수의 제2 발광 소자는 상기 복수의 제1 발광 소자와 병렬로 연결된 것을 특징으로 하는 전자 장치.The electronic device of claim 1, wherein the second power line is electrically connected to the first power line, and the plurality of second light emitting elements are connected in parallel with the plurality of first light emitting elements. 제2항에 있어서, 상기 제2 발광 소자 중 하나와 상기 제1 회로 연결 소자 사이의 최소 거리는 상기 제1 발광 소자 중 하나와 상기 제1 회로 연결 소자 사이의 최소 거리보다 큰 것을 특징으로 하는 전자 장치.The electronic device of claim 2, wherein a minimum distance between one of the second light emitting elements and the first circuit connecting element is greater than a minimum distance between one of the first light emitting elements and the first circuit connecting element. . 제2항에 있어서, 상기 제2 전력 라인은 상기 제1 전력 라인 및 상기 제2 전력 라인의 연결이 상기 제1 전력 라인 및 상기 제1 발광 소자의 연결에 선행하도록 상기 제1 전력 라인의 일부에 전기적으로 연결된 것을 특징으로 하는 전자 장치.The method of claim 2, wherein the second power line is connected to a portion of the first power line such that the connection of the first power line and the second power line precedes the connection of the first power line and the first light emitting element. An electronic device characterized by being electrically connected. 제2항에 있어서, 상기 제2 발광 소자는 상기 제1 발광 소자보다 적은 것을 특징으로 하는 전자 장치.The electronic device of claim 2, wherein the second light emitting element is less than the first light emitting element. 제2항에 있어서, 상기 제2 전력 라인의 임피던스는 상기 제1 전력 라인의 임피던스보다 낮은 것을 특징으로 하는 전자 장치.The electronic device of claim 2, wherein the impedance of the second power line is lower than the impedance of the first power line. 제6항에 있어서, 상기 제2 전력 라인의 재료는 상기 제1 전력 라인의 재료와 상이한 것을 특징으로 하는 전자 장치.7. The electronic device of claim 6, wherein the material of the second power line is different from the material of the first power line. 제6항에 있어서, 상기 제2 전력 라인의 폭은 상기 제1 전력 라인의 폭과 상이한 것을 특징으로 하는 전자 장치.The electronic device of claim 6, wherein the width of the second power line is different from the width of the first power line. 제6항에 있어서, 상기 제2 전력 라인의 단면적은 상기 제1 전력 라인의 단면적보다 큰 것을 특징으로 하는 전자 장치.The electronic device of claim 6, wherein a cross-sectional area of the second power line is larger than a cross-sectional area of the first power line. 제2항에 있어서, 상기 제2 전력 라인은 상기 기판의 상면도에서 상기 제1 전력 라인과 적어도 부분적으로 중첩된 것을 특징으로 하는 전자 장치.The electronic device of claim 2, wherein the second power line is at least partially overlapped with the first power line in a top view of the substrate. 제10항에 있어서,
상기 제1 전력 라인과 상기 제2 전력 라인 사이에 절연층이 배치되고;
상기 제1 전력 라인은 상기 절연층의 비아 홀을 통해 상기 제2 전력 라인에 전기적으로 연결된 것을 특징으로 하는 전자 장치.The method of claim 10,
An insulating layer is disposed between the first power line and the second power line;
And the first power line is electrically connected to the second power line through a via hole of the insulating layer. 제2항에 있어서,
상기 기판의 제1 영역에 배치된 다른 복수의 제1 발광 소자;
상기 기판의 제2 영역에 배치된 다른 복수의 제2 발광 소자;
상기 기판 상에 배치되고, 상기 다른 복수의 제1 발광 소자에 전기적으로 연결된 다른 제1 전력 라인;
상기 기판 상에 배치되고, 상기 다른 복수의 제2 발광 소자에 전기적으로 연결된 다른 제2 전력 라인; 및
상기 다른 제1 전력 라인에 전기적으로 연결된 제2 회로 연결 소자
를 더 포함하고,
상기 제2 회로 연결 소자는 상기 제1 전력 공급 소자에 전기적으로 연결된 것을 특징으로 하는 전자 장치.According to claim 2,
A plurality of other first light emitting elements disposed in the first region of the substrate;
A second plurality of second light emitting elements disposed on the second region of the substrate;
Another first power line disposed on the substrate and electrically connected to the other plurality of first light emitting elements;
Another second power line disposed on the substrate and electrically connected to the other plurality of second light emitting elements; And
A second circuit connection element electrically connected to the other first power line
Further comprising,
And the second circuit connection element is electrically connected to the first power supply element. 제1항에 있어서,
제2 회로 연결 소자; 및
제2 전력 공급 소자
를 더 포함하고,
상기 제2 전력 라인은 상기 제2 회로 연결 소자에 전기적으로 연결되고, 상기 제2 회로 연결 소자는 상기 제2 전력 공급 소자에 전기적으로 연결된 것을 특징으로 하는 전자 장치.According to claim 1,
A second circuit connecting element; And
Second power supply element
Further comprising,
And the second power line is electrically connected to the second circuit connection element, and the second circuit connection element is electrically connected to the second power supply element. 제1항에 있어서,
상기 제2 전력 라인에 전기적으로 연결된 제3 전력 라인을 더 포함하고, 상기 제2 전력 라인은 상기 제3 전력 라인을 통해 상기 제1 전력 공급 소자에 전기적으로 연결된 것을 특징으로 하는 전자 장치.According to claim 1,
And a third power line electrically connected to the second power line, wherein the second power line is electrically connected to the first power supply element through the third power line. 제14항에 있어서, 상기 제3 전력 라인은 금속 와이어이고, 상기 금속 와이어의 적어도 일부는 상기 기판과 직접 접촉하지 않는 것을 특징으로 하는 전자 장치.15. The electronic device of claim 14, wherein the third power line is a metal wire, and at least a portion of the metal wire does not directly contact the substrate. 제14항에 있어서, 상기 제3 전력 라인의 재료는 상기 제2 전력 라인의 재료와 상이한 것을 특징으로 하는 전자 장치.15. The electronic device of claim 14, wherein the material of the third power line is different from the material of the second power line. 제14항에 있어서, 상기 제3 전력 라인과 상기 제2 전력 라인 사이의 임피던스 차이는 70% 내지 99%의 범위인 것을 특징으로 하는 전자 장치.15. The electronic device of claim 14, wherein the difference in impedance between the third power line and the second power line is in the range of 70% to 99%. 제1항에 있어서,
데이터 라인; 및
상기 데이터 라인을 통해 상기 제1 발광 소자 및 상기 제2 발광 소자에 전기적으로 연결된 데이터 구동 소자
를 더 포함하는 것을 특징으로 하는 전자 장치.According to claim 1,
Data lines; And
A data driving element electrically connected to the first light emitting element and the second light emitting element through the data line
Electronic device further comprising a. 제18항에 있어서, 상기 데이터 라인에 전기적으로 연결된 상기 제1 발광 소자 및 상기 제2 발광 소자는 동일한 열(column)에 있는 것을 특징으로 하는 전자 장치.19. The electronic device of claim 18, wherein the first light emitting element and the second light emitting element electrically connected to the data line are in the same column. 제1항에 있어서, 상기 제1 발광 소자 및 상기 제2 발광 소자는 함께 직사각형 어레이를 형성하는 것을 특징으로 하는 전자 장치.
The electronic device of claim 1, wherein the first light emitting element and the second light emitting element together form a rectangular array.
KR1020190123233A 2018-10-04 2019-10-04 Electronic device KR20200039601A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862741010P 2018-10-04 2018-10-04
US62/741,010 2018-10-04
CN201910359564.7 2019-04-30
CN201910359564.7A CN111007917A (en) 2018-10-04 2019-04-30 Electronic device

Publications (1)

Publication Number Publication Date
KR20200039601A true KR20200039601A (en) 2020-04-16

Family

ID=70110780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190123233A KR20200039601A (en) 2018-10-04 2019-10-04 Electronic device

Country Status (2)

Country Link
KR (1) KR20200039601A (en)
CN (1) CN111007917A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113946199A (en) * 2020-07-15 2022-01-18 台达电子企业管理（上海）有限公司 Power supply system
CN110112905A (en) 2018-02-01 2019-08-09 台达电子企业管理（上海）有限公司 Main chip on board power supply system
CN111679498A (en) * 2020-06-22 2020-09-18 武汉华星光电技术有限公司 Backlight module and display device
CN111987200B (en) * 2020-08-20 2022-07-01 厦门三安光电有限公司 Light-emitting diode module, backlight module and display module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1584956B (en) * 2004-06-07 2010-04-28 友达光电股份有限公司 Organic LED displaying panels with uniform height
KR100600332B1 (en) * 2004-08-25 2006-07-14 삼성에스디아이 주식회사 Light emitting display
CN104318890A (en) * 2014-11-18 2015-01-28 合肥鑫晟光电科技有限公司 Array substrate, driving method thereof and display device
CN106875888B (en) * 2017-04-13 2019-04-19 上海天马有机发光显示技术有限公司 Display panel and display device
CN107967908B (en) * 2018-01-31 2020-08-25 京东方科技集团股份有限公司 Display substrate, driving method thereof and display panel

Also Published As

Publication number Publication date
CN111007917A (en) 2020-04-14

Similar Documents

Publication Publication Date Title
US11380860B2 (en) Foldable light-emitting device having trapezoid spacer
US20230266618A1 (en) Electronic device
KR20200039601A (en) Electronic device
CN106935594B (en) Organic light emitting display device
CN101772255B (en) Flexible printed circuit board for light emitting diode backlight unit and method of fabricating the same
CN110632795B (en) Backlight source, back plate thereof and manufacturing method
US11094621B2 (en) Display panel
US11387387B2 (en) Micro light emitting device display apparatus
US20240105649A1 (en) Electronic device
CN112415817A (en) Electronic device
CN218939159U (en) Display device
TW201517728A (en) Manufacturing method of matrix circuit substrate and display apparatus
KR20190043828A (en) Organic light emitting display device
CN110649082B (en) Display panel
CN114429963A (en) Electronic device
CN116075190A (en) Display device
CN115605047A (en) Display module and display device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal