KR20200035106A - 자체-테스팅 측정 시스템 및 자체-테스팅 측정 시스템을 작동시키기 위한 방법 - Google Patents

자체-테스팅 측정 시스템 및 자체-테스팅 측정 시스템을 작동시키기 위한 방법 Download PDF

Info

Publication number
KR20200035106A
KR20200035106A KR1020207006154A KR20207006154A KR20200035106A KR 20200035106 A KR20200035106 A KR 20200035106A KR 1020207006154 A KR1020207006154 A KR 1020207006154A KR 20207006154 A KR20207006154 A KR 20207006154A KR 20200035106 A KR20200035106 A KR 20200035106A
Authority
KR
South Korea
Prior art keywords
signal
analog
digital
measurement
sub
Prior art date
Application number
KR1020207006154A
Other languages
English (en)
Inventor
안드레 슈미트
구이도 슐라우트만
슈테파니 헤페카우젠
Original Assignee
엘모스 세미콘두크터르 아크티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102017118102.4A external-priority patent/DE102017118102B3/de
Priority claimed from DE102017118096.6A external-priority patent/DE102017118096B3/de
Priority claimed from DE102017118097.4A external-priority patent/DE102017118097B3/de
Priority claimed from DE102017118103.2A external-priority patent/DE102017118103B3/de
Priority claimed from DE102017118105.9A external-priority patent/DE102017118105B3/de
Priority claimed from DE102017118106.7A external-priority patent/DE102017118106B3/de
Priority claimed from DE102017118101.6A external-priority patent/DE102017118101B3/de
Priority claimed from DE102017118107.5A external-priority patent/DE102017118107B3/de
Priority claimed from DE102017118100.8A external-priority patent/DE102017118100B3/de
Priority claimed from DE102017118099.0A external-priority patent/DE102017118099B3/de
Priority claimed from DE102017118104.0A external-priority patent/DE102017118104B3/de
Priority claimed from DE102018107826.9A external-priority patent/DE102018107826B3/de
Application filed by 엘모스 세미콘두크터르 아크티엔게젤샤프트 filed Critical 엘모스 세미콘두크터르 아크티엔게젤샤프트
Publication of KR20200035106A publication Critical patent/KR20200035106A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/52004—Means for monitoring or calibrating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S15/00—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems
    • G01S15/88—Sonar systems specially adapted for specific applications
    • G01S15/93—Sonar systems specially adapted for specific applications for anti-collision purposes
    • G01S15/931—Sonar systems specially adapted for specific applications for anti-collision purposes of land vehicles
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/40—Means for monitoring or calibrating
    • G01S7/4052—Means for monitoring or calibrating by simulation of echoes
    • G01S7/406—Means for monitoring or calibrating by simulation of echoes using internally generated reference signals, e.g. via delay line, via RF or IF signal injection or via integrated reference reflector or transponder
    • G01S7/4073—Means for monitoring or calibrating by simulation of echoes using internally generated reference signals, e.g. via delay line, via RF or IF signal injection or via integrated reference reflector or transponder involving an IF signal injection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/523—Details of pulse systems
    • G01S7/524—Transmitters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/523—Details of pulse systems
    • G01S7/526—Receivers
    • G01S2007/4073—

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

본 발명은 적어도 3 개의 모드들: 작동 모드 및 적어도 2 개의 테스트 모드들을 가질 수 있는 자체-테스팅 측정 시스템(SS)에 관한 것이다. 제3 테스트 모드에서, 디지털 신호 생성 유닛(DSO)은 테스트 신호들을 이용해 직접 디지털 입력 회로(DSI)를 시뮬레이션하고, 이로써 이 신호 스트링은 테스트되는 것이 허용된다. 제2 테스트 모드에서, 디지털 신호 생성 유닛(DSO)는 테스트 신호들을 이용해 아날로그 신호 스트링(DR, AS) 및 디지털 입력 회로(DSI)를 시뮬레이션하고, 이로써 이 신호 스트링은 테스트되는 것이 허용된다. 제1 테스트 모드에서, 디지털 신호 생성 유닛(DSO)는 테스트 신호들을 이용해 아날로그 신호 스트링(DR, AS), 측정 유닛(TR)(통상적으로 초음파 변환기) 및 디지털 입력 회로(DSI)를 시뮬레이션하고, 이로써 이 신호 스트링은 테스트되고 특히, 신호 진폭의 측면에서, 매개변수 준수에 대하여, 감시되는 것이 허용된다. 작동 모드에서, 디지털 신호 생성 유닛(DSO)는 출력 신호들을 이용해 아날로그 신호 스트링(DR, AS), 측정 유닛(TR)(통상적으로 초음파 변환기) 및 디지털 입력 회로(DSI)를 시뮬레이션하고, 이로써 이 신호 스트링은 특히, 신호 진폭의 측면에서, 매개변수 준수에 대하여, 감시되는 것이 허용된다.

Description

자체-테스팅 측정 시스템 및 자체-테스팅 측정 시스템을 작동시키기 위한 방법
본 발명은 자체-테스팅 측정 시스템, 특히 차량용 초음파 센서 측정 시스템, 및 자체-테스팅 측정 시스템을 작동시키기 위한 방법에 관한 것이다.
차량 부분에 있어서 ISO 표준 26262에 따른 기능 안전성 도입 범위 내에서, 초음파 센서 시스템들은 이러한 기능 안전성 요건들을 만족해야 한다. 이 요건들은 특히 자율 기능, 예를 들어 자율 주차 측면에서는 높다. 숨겨진 오류들을 더 잘 확인하기 위해, 특히 운행 중 자가-진단 능력 또한 필요하다. 문제는 이러한 초음파 측정 시스템들의 측정 결과들이 예를 들어 차량의 자율 주차에 사용된다는 것이다. 숨겨진 오류들의 확인이 그래서 필수적이다.
문헌 DE-A-10　2013　021　328은 초음파 센서 장치 및 초음파 펄스들을 이용해 측정하기 위한 대응하는 방법을 기술한다. 진단을 위해, 알려진 방법들에서, 제1 테스트 모드에서 펄스들이 제어 명령에 의해 송신되고 수신기에서 수신되고 평가된다. 제2 테스트 모드에서 송신기에서 발생하는 펄스들은 직접 연결을 통해 전송되고 수신기에서 수신되고 평가된다.
문헌 DE-A-10　2008　042　820은 음향 변환기에서 증폭기들, 필터들, 및 마이크로컨트롤러들에 의해 결정되는 전압 레벨을 이용해 임피던스를 결정하기 위한 기능 감시 장치 및 초음파 센서를 포함하는 센서 장치를 기술한다. 이 문헌은, 또한 비교기에서의 전압 레벨의 평가를 기술하는데, 이때 전압 또는 임피던스 측면에서 감시 신호가 형성된다.
본 발명의 목적은 자체-테스팅 측정 시스템 및 이를 작동시키기 위한 방법을 기술하는 데 있고, 이를 통해 개선된 자체-테스팅 기능이 달성될 수 있다.
이 문제를 해결하기 위해, 제 1 항, 제 30 항, 제 33 항 및 제 36 항에 따른 자체-테스팅 측정 시스템, 및 제 39 항, 제 40 항, 제 41 항 및 제 42 항에 따른 방법이 제안된다. 본 발명의 개별적인 실시예들은 종속항들의 요지이다. 이 청구항들을 글자 그대로 인용하는 대신, 간결함을 위해 이러한 측면에서 이 청구항들이 참조될 수 있다.
제안된 측정 시스템(SS)의 초기의 자체-테스트 동안 또는 고객-맞춤 진단 측정들의 범위 내에서, 시스템 진단을 위한 다양한 테스트들이 수행될 수 있다:
1. 디지털 신호 프로세싱의 점검
장점: 자극들 및 디지털 신호 프로세싱의 시스템 응답의 예상되는 값들이 정확하게 결정될 수 있다.
2. 내부 신호 경로 점검
(버스트 생성기(burst generator)의 여기(excitation), 분할된 드라이버 전류의 사용, 제1 증폭기 단계 후 인-커플링, 에코 평가에 따른 평가).
장점: 이 방법은 빠르고 포괄적이다.
3. 측정 유닛(TR), 즉 예를 들어 초음파 변환기(TR)의 임피던스의 임피던스 값 점검들
(주파수 스윕의 실행 및 공진 프로파일의 평가)
장점: 이 방법은 외부 요소들을 포함하는 완전한 신호 경로를 테스트한다. 측정 유닛(TR), 즉 초음파 변환기(TR)의 공진 프로파일의 평가는, 이것은 주파수 스윕의 형태인 자극에 대한 측정 유닛(TR)의 시스템 응답인데, 방법론 1에 따라 이미 점검된 디지털 신호 프로세싱에서 발생할 수 있다. 주파수 스윕 그 자체 또한 상기의 1번에 따라 이미 점검된 디지털 신호 프로세싱에서 생성될 수 있다.
4. 외부 구성요소들 및 드라이버 트랜지스터들을 감시하기 위한, 센서 컨트롤러의 비교기들
장점: 작동 중 센서 여기의 지속적인 점검
5. 작동 중 대칭성 점검 장치들에 의한 대칭 점검
장점: 측정 유닛(예를 들어 초음파 송신기 시스템)의 대칭에 대한 작동-관련 장애가 확인될 수 있다.
6. 작동 중 하모닉스 점검
장점: 작동상 관련된, 비대칭-손상, 및 측정 유닛(예를 들어 초음파 변환기/송신기 간섭 서브시스템)에 대한 진동 스펙트럼-변경 방해들(disturbances)이 확인될 수 있다.
디지털 신호 프로세싱의 점검
디지털 신호 프로세싱은 관련 측정 유닛, 예를 들어 초음파 변환기의 형태인 예를 들어 초음파 센서 시스템의 가능한 주요 신호에 대응하는 적어도 하나의 테스트 신호를 공급하는 것에 의해 점검된다. 이 공급은 아날로그-디지털 변환기(ADC) 뒤 센서 시스템의 제3 테스트 모드에서 또는 아날로그-디지털 변환기(ADC) 앞 센서 시스템의 제2 테스트 모드에서 초음파 센서 시스템의 신호 경로에 제공된다. 그후 측정 유닛의 측정 신호 또는 실제 초음파 에코 신호에 대하여 정상 작동에서 발생할 수 있기 때문에, 이 형태의 평가가 있다. 테스트 신호 및 그 예상된 결과 모두가 이미 알려져 있기 때문에, 신호 경로는 연속성 및 기능성에 대하여 작동 중 매우 빠르게 점검될 수 있다. 이것은 성능에 손상 없이 작동 중에, 예를 들어 비운행 시간에, 또는 시스템의 시작 또는 재시작 중, 또는 셧다운 중 발생할 수 있다. 아날로그-디지털 변환기(ADC) 앞의 신호 경로에의 공급은 아날로그 멀티플렉서(AMX)를 통해 아날로그 방식으로 여기서 제공된다. 아날로그-디지털 변환기(ADC) 뒤의 신호 경로에의 공급은 예를 들어 디지털 멀티플렉서(DMX)를 통해 디지털 방식으로 여기서 제공된다. 디지털 공급의 경우에 있어서, 신호 경로의 끝에서 시스템의 응답은 사양(specifications)을 정확히 준수해야 하지만, 아날로그 신호의 형태인 공급의 경우에 있어서는, 허용오차 범위가 특정되어야 하거나 또는 아날로그 신호들이 프로세스 변동들 및 작동 변수 편차들이 고려된 틀린 평가가 제외되는 이러한 허용을 가지고 생성되어야 한다. 본 발명에 따른 이 방법의 장점은 특히 빠르고 정확하다는 것이다.
초음파 센서 시스템의 정상 작동 동안, 상당히 높은 기능 테스트 커버리지가 이에 의해, 유지될 수 있다. 하지만, 이 원리들은 다른 측정 유닛들이 본 발명에 따라 사용될 수 있는 유사한 측정 시스템들로 일반화될 수 있다.
원리:
여기서 제안되는 자체-테스팅 방법의 원리는 아날로그 입력 회로(AS) 내 아날로그-디지털 변환기(ADC) 앞 또는 뒤에 테스트 신호의 공급 및 후속하는 디지털 입력 회로(DSI) 내 에코 평가에 따른 평가를 포함한다. 측정 시스템(SS)의 특정 응용에 가능한 한 정확하게 점검을 조정하기 위해, 아날로그 입력 회로(AS) 내 및 후속하는 디지털 입력 회로(DSI) 내 다양한 경로들을 통과하는 것이 여기서 가능한지 점검하라.
비-디지털 신호 경로 성분들을 바이패싱하고, 디지털 입력 회로(DSI)에 의한 정의된 입력 신호를 이용한 여기(excitation)는 디지털 입력 회로(DSI) 내의 신호 스트링의 출력에서 (예를 들어 시간, 에코 레벨, 예상되는, 정확히 미리 알려진 신호 프로파일과의 상관관계 등의 관점에서) 고정되고, 재현가능한 에코 정보로 귀결된다.
이 예측가능성은 측정 시스템의 하나의 작동 모드 및 3 개의 테스트 모드들을 갖는 자체-테스트를 위한 본 발명에서 사용된다.
그러므로, 자체-테스팅 측정 시스템(SS)이 제안되는데,
- 자극을 생성하기 위한 디지털 신호 생성 유닛(DSO),
- 디지털로 존재하는 자극의 전력 증폭 및 아날로그 신호 성형을 위한 드라이버 스테이지(DR),
- 전력-증폭된 자극을 측정 매체(예를 들어 초음파의 경우에는 공기)에서의 측정 신호들로 변환하고 또한 수신 신호의 형태로 측정 채널(CH)로부터 채널 응답을 수신하기 위한, 측정 유닛(TR), 예를 들어 초음파 변환기,
- 수신된 신호를 증폭, 선처리 및 디지털화하기 위한, 아날로그 입력 회로(AS), 및
- 디지털화된 수신된 신호를 처리하기 위한 디지털 입력 회로(DSI)를 가진다. 측정 시스템의 이 구성요소들은, 예를 들어 자동차 주차 보조 시스템들에서 사용되기 위한, 통상적인 초음파 측정 시스템들의 종래 기술에서 발견될 수 있다.
그러므로, 본 발명이 기초하는, 이전에 설명된 측정 시스템은, 일반적인 용어들에 있어서 측정 신호로서 여기 또는 출력 신호를 측정 채널 또는 측정 부분으로 전송하고 또한 그 응답으로 응답 신호를 수신하는 측정 유닛을 가진다. 측정 유닛은, 매우 일반적으로, 이러한 측면에서 적어도 하나의 작동기 및 적어도 하나의 센서를 가지는데, 이것들은 측정 채널 또는 측정 부분을 통해 작동가능하게 연결된다. 측정 시스템은 여기(또는 외향) 신호 경로 및 응답(또는 귀환) 신호 경로를 가진다. 신호 경로들 모두에는 디지털 신호 프로세싱을 목적으로 디지털 회로 부분 및 아날로그 회로 부분이 마련되어 있다. 디지털 여기 신호는 외향 신호 경로에서 아날로그 여기 신호로 변환되고, 이를 이용해 측정 유닛이 제어된다. 이것은 귀환되는 신호 경로 상으로 아날로그 응답 신호를 전달하는데, 이것은 디지털 신호로 변환된다. 디지털 신호는 측정 시스템 내에서 평가되거나, 또는 측정 시스템 외부에 구현될 수 있다. 여기서, 디지털 여기 신호가 예상되는 응답 신호로 이어지는 여부가 점검된다. 아날로그 채널 시뮬레이션 유닛은 외향 및 귀환 신호 경로 내 아날로그 회로들과 측정 유닛 사이에 연결되고, 외향 신호 경로에 연결되고(또는 선택적으로 이에 연결가능하고), 보다 상세하게는, 아놀로그 회로와 측정 유닛 사이에, 그리고 멀티플렉서를 거쳐 또는 유사한 스위치오버 유닛은 측정 유닛으로부터 발생하는 응답 신호 대신, 귀환 신호 경로의 아날로그 회로로, 선택적으로 그 출력 신호를 공급한다. 디지털 채널 시뮬레이션 유닛은, 외향 신호 경로에 연결되고(또는 선택적으로 이에 연결가능하고), 또한 양 신호 경로들의 디지털 회로들과 아날로그 회로들 사이에 위치되고, 보다 상세하게는 그 디지털 회로와 아날로그 회로 사이에, 추가적인 멀티플렉서를 거쳐 또는 유사한 스위치오버 유닛은 귀환 신호 경로의 아날로그 회로로부터 발생하는 응답 신호 대신, 귀환 신호 경로의 디지털 회로로, 선택적으로 그 디지털 출력 신호를 공급한다. 아날로그 채널 시뮬레이션 유닛은 측정 유닛을(선택적으로 측정 채널로) 에뮬레이팅 또는 시뮬레이팅하지만, 디지털 채널 시뮬레이션 유닛은 양 신호 경로들의 아날로그 회로들 및 측정 유닛을 시뮬레이팅한다. 아날로그 채널 시뮬레이션 유닛이 활성화되자마자, 디지털 채널 시뮬레이션 유닛은 비활성화된다(즉, 귀환 신호 경로로 어떠한 신호도 공급하지 않는다). 디지털 채널 시뮬레이션 유닛이 활성화되면, 아날로그 채널 시뮬레이션 유닛은 비활성화되어야 한다. 하지만, 대안적으로, 이 경우에 있어서 아날로그 채널 시뮬레이션 유닛은 이와 유사하게 활성화될 수 있다. 이에 따라서, 본 발명에 따른 시스템의 성분들을 조사하기 위해 서로 다른 테스트들이 수행될 수 있다.
아날로그 채널 시뮬레이션 유닛은 측정 유닛을 제어하기 위한 상대적으로 높은 신호 레벨(측정 신호는, 특히 초음파 측정 유닛의 경우에 있어서, 이에 따른 큰 검출 범위를 커버하기 위해 고에너지여야 한다)을 측정 시스템의 응답의 신호 레벨로 조정하는 댐핑 부재(damping member)로서 형성될 수 있다. 반대로, 아날로그 채널 시뮬레이션 유닛 또한 측정 유닛의 제어와 응답 신호들의 레벨 값들의 비들이 상기에서 언급된 것과 비교하여 반대라면 증폭 신호를 가질 수 있다. 디지털 채널 시뮬레이션 유닛은, 상기에 더하여, 또한 양 신호 경로들의 아날로그 회로들의 기능들을 에뮬레이팅하는데, 이것은 예를 들어 디지털-아날로그 변환기로서, 선택적으로 신호 증폭되어, 외향 신호 경로 내에, 및 예를 들어 아날로그-디지털 변환기로서 귀환 신호 경로 내에 형성된다.
이제 측정 시스템(SS)의 효율적인 자체-테스트를 가능하게 하기 위해, 이로써 추가적으로 아날로그 채널 시뮬레이션 유닛(ACS)을 갖는 자체-테스팅 측정 시스템을 제공하는 것이 제안된다. 이 아날로그 채널 시뮬레이션 유닛(ACS)은 신호 형태로 측정 유닛(TR)(또는 초음파 변환기(TR)) 및 측정 채널(CN)로부터 스트링을 에뮬레이팅할 수 있어야 한다. 이를 가능하게 하기 위해, 귀환 신호 경로는 선택적으로 거기에 아날로그 채널 시뮬레이션 유닛(ACS)의 출력 신호 및 측정 유닛(TR)(또는 초음파 변환기(TR))의 출력 신호를 공급하도록, 아날로그 입력 회로(AS) 앞에서 아날로그 멀티플렉서(AMX)에 의해 분리되어야 한다. 물론 아날로그 입력 회로(AS) 내에 대응하는 멀티플렉서 구조에 의해 아날로그 입력 회로(AS) 내에 아날로그 채널 시뮬레이션 유닛(ACS)의 출력 신호를 공급하거나 또는 드라이버 스테이지(DR) 내에 아날로그 채널 시뮬레이션의 요소들(즉, 외향 신호 경로의 아날로그 회로)을 구현하는 것 또한 가능한데, 이것은 여기서 또한 디지털-아날로그 변환기로서 작용한다. 예를 들어, 테스트 구성에 있어서 드라이버 스테이지(DR)는 그 시작 진폭 측면에서 감소되고, 아날로그 입력 회로(AS)는 드라이버 스테이지(DR)의 출력으로부터 직접 제어되는 것이 가능하다. 드라이버 스테이지(DR)의 구성은 바람직하게 제어 장치(CTR)에 의해 제어된다. 예를 들어, 아날로그 채널 시뮬레이션 유닛에 의해 실현되는, 댐핑은, 그후 아날로그 입력 회로(AS)의 입력에서 작동에 근접한 레벨을 생성하는 데 이용된다. 이로써 결정적인, 허용되는 및 부정확한 테스트 경우들이 시뮬레이팅될 수 있다. 측정 시스템(SS)의 응답은 미리 결정된 예측 값 범위 내에 놓여야 한다. 오류 경우들 및 허용된 작동 모드들은 테스트 경우들로서 에뮬레이팅될 수 있다. 이로써 신호 스트링은, 중요한 작동 매개변수들 및 작동 경우들에 대하여 미리 정의된 사양(specification) 범위들을 준수하기 위해, 측정 채널(CN) 및 이 측정 채널(CN) 앞 및 뒤의 측정 유닛(TR)(예를 들어 초음파 변환기)을 제외하고, 조사될 수 있다.
대응하여, 디지털 멀티플렉서(DMX)를 갖는 디지털 채널 시뮬레이션 유닛(DCS)이 제공될 수 있다. 디지털 채널 시뮬레이션 유닛(DCS)은 바람직하게, 정확히 재현될 수 있는 방식으로, 신호 형태로 드라이버 스테이지(DR), 측정 유닛(TR), 측정 채널(CN), 및 아날로그 입력 회로(AS)로부터 신호 스트링의 미리 결정된 행위를 에뮬레이팅한다. 이로써 결정적인, 허용되는 및 결함있는 작동 경우들은 점검 경우들 및 테스트 경우들로서 시뮬레이팅될 수 있다. 이로써 신호 스트링은, 중요한 작동 매개변수들 및 작동 경우들에 대하여 미리 정의된 사양 값들의 정확한 준수를 위해, 측정 채널(CN) 및 측정 채널(CN) 앞 및 뒤의 측정 유닛(TR)(예를 들어 초음파 변환기) 및 또한 아날로그 회로 부분들을 제외하고, 점검될 수 있다.
그러므로, 이로써 복수의 (바람직하게 4 개의) 제안되는 센서 시스템(SS) 모드들이 구별될 수 있다:
1. 첫번째로, 제안된 측정 시스템(SS)은 측정, 정상 작동에 대응하는 이하에서 "작동 모드(operating mode)"로 지칭되는 모드를 가진다.
2. 두번째로, 측정 시스템(SS)은 측정 유닛(TR), 예를 들어 초음파 변환기가 정확한 기능을 위해 점검되는 이하에서 "제1 테스트 모드"로서 지칭되는 모드를 가진다. 이것은 예를 들어 예시적인 초음파 변환기(TR)의 임피던스 측정을 이용해 구현될 수 있다.
3. 세번째로, 측정 시스템(SS)은 측정 유닛(TR) 그 자체가 더 이상 신호 경로가 아닌 이하에서 "제2 테스트 모드"로서 지칭되는 모드를 가진다. 차라리, 측정 유닛(TR) 및 이로써 측정 채널(CN)은 아날로그 채널 시뮬레이션 유닛(ACS)과 아날로그 멀티플렉서(AMX)에 의해 연결(bridge)된다. 장점은 신호 경로의 행위가 이로써 더 이상 측정 채널(CN) 내 조건들에 또는 측정 유닛(TR)의 상태에, 다시 말하면 예를 들어 초음파 변환기(TR)인 측정 유닛(TR)의 상태에 종속하지 않고, 또한 이로써 예측가능하다는 데 있다.
미리 정의된 자극에 이 제2 테스트 모드에 있어서의 신호 경로의 응답이 소정의 한계들 내의 예측되는 응답에 대응하지 않는다면, 오류가 이로써 존재하게 된다. 여기서, 예측되는 응답은 경험에 따라, 아날로그 회로 부분 및 측정 유닛(TR) 내에 특히 확연한, 제조 편차들을 보상하기 위해, 소정의 허용오차(tolerance)를 허용해야 한다.
자극(stimulus) 및 채널의 자극(stimulation)은 여기서 자극 및 채널 응답 모두가 사양에 따라 허용되는 실제 경우에 대응하도록 선택될 수 있다. 이 경우에 있어서, 시스템의 응답은 그러므로 미리 예측가능한 소정의 한계들의 범위 내에서 예측되는 응답에 대응한다. 이러한 경우가 아니라면, 오류가 존재하게 된다.
자극은 또한 사양에 따라 허용되는 실제 경우에 대응하도록 선택될 수 있다. 채널의 자극은 그후 여기서 채널 응답이 사양에 따라 허용되지 않는 경우에 대응하도록 선택될 수 있다. 물론 이 경우에 있어서, 오류는 후속하는 수신 스트링에 의해 확인되어야 한다.
물론, 자극 및 채널의 자극 모두가 오류 경우로 이어지는 것도 가능하다. 이것 또한 후속하는 수신 스트링에 의해 확인되어야 한다.
4. 네번째로, 제안되는 측정 시스템(SS)은 측정 유닛(TR), 특히 초음파 변환기의 형태인 측정 유닛 및 아날로그 신호 경로 성분들이 더 이상 잔존 신호 경로(remaining signal path)의 일부가 아닌 이하에서 "제3 테스트 모드"로서 지칭되는 모드를 가정할 수 있다. 잔존 신호 경로는 그후 순수하게 디지털이다. 미리 정의된 자극에 대한 이 제3 테스트 모드에 있어서의 잔존 신호 경로의 응답들은 그러므로, 측정 시스템(SS)의 제2 테스트 모드와는 달리, 미리 정의된 또는 예측되는 값들에 정확히 일치해야 한다.
이 자극 및 채널의 자극은 여기서 자극 및 채널 응답이 이제 사양에 따라 허용되는 실제 경우에 정확히 대응하도록 선택될 수 있다. 이 경우에 있어서 시스템의 응답은 연관된 예측되는 응답에 정확히 일치해야 한다. 이러한 경우가 아니라면, 오류가 존재하게 된다.
채널의 자극은 또한 다시 채널 응답이 사양에 따라 허용되는 실제 경우에 대응하지만, 자극 그 자체는 수신 스트링에서 오류 이벤트로 이어져야 하도록 선택될 수 있다. 이 오류 이벤트가 디지털 입력 회로(DSI)로만 구성하는 디지털 수신 스트링에 의해 확인되지 않으면, 디지털 수신 스트링은 이로써 결함있는 것으로, 시그널링될 수 있다. 이 경우에 있어서, 시스템의 응답은 예측되는 응답에 정확하게 대응해야 한다.
자극은 또한 여기서 사양에 따라 허용되는 실제 경우에 대응하도록 선택될 수 있다. 채널의 자극은 그후 여기서 채널 응답이 사양에 따라 허용되지 않는 경우에 대응하도록 선택될 수 있다. 이 경우에 있어서 물론 오류는 후속하는 디지털 수신 스트링에 의해 확인되어야 한다.
물론, 자극 및 채널의 자극 모두가 오류 경우로 이어지는 것도 가능하다. 이것 또한 제3 테스트 모드에서 후속하는 수신 스트링에 의해 확인되어야 한다.
4 가지 모드들이 먼저 더 상세하게 이하에서 설명될 것이다. 추가적인 모드들이 제공될 수 있다.
작동 모드
작동 모드에서 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하는데, 이것은 상기 자극을 형성하거나 또는 이를 포함한다. 드라이버 스테이지(DR)는 디지털 신호 생성 유닛(DSO)의 이 제1 디지털 신호(S1)를 제2 아날로그 신호(S2)로 변환하고 이렇게 함으로써 통상적으로 디지털-아날로그 변환 뿐만 아니라 전력 증폭을 수행한다. 드라이버 스테이지(DR)는, 이 제2 아날로그 신호(S2)를 가지고, 측정 유닛(TR), 다시 말하면 예를 들어 초음파 변환기(TR)를 제어하고, 이로써 제2 아날로그 신호(S2)를 이용해, 이것이 출력 신호(MS)를 측정 시스템(SS) 외부의 외부 영역(ASOS) 내의 측정 채널(CN)로 전달하도록 촉발한다. 예를 들어, 드라이버 스테이지(DR)를 거쳐, 초음파 변환기(TR)는 출력 신호(MS)를 측정 채널(CN)로서 공기 갭으로 전송되도록 촉발될 수 있다. 측정 유닛(TR), 다시 말하면 예를 들어 상기 초음파 변환기(TR)는, 그후 수신 신호(ES)를 측정 채널(CN)로부터 소정의 시간들에서 수신하는데, 이것은 초음파 변환기(TR)의 경우에 있어서 바람직하게 출력 신호(MS)에 따라, 초음파 측정 신호의 전송 시간들, 즉 전송 단계들(SP)에 대응한다. 초음파 변환기(TR)의 경우에 있어서, 이 수신 신호들은 바람직하게 이전에 방출된 출력 신호(MS)의 에코들이고, 측정 채널(CN)로부터 초음파 변환기(TR)에 도달한다. 측정 유닛(TR)은 수신된 수신 신호(ES)에 따라서 제3 아날로그 신호(S3)를 생성하는데, 제3 아날로그 신호는 측정 채널(CN)로부터 수신되는 수신 신호(ES)에 따라 달라진다. 예시적인 초음파 변환기(TR)는 예를 들어 이전에 그 자체로부터 방출된 출력 신호(MS)의 에코로서 초음파 측정 채널(CN)로부터 수신하는, 초음파 수신 신호(ES)에 따라 제3 아날로그 신호(S3)를 생성한다.
아날로그 멀티플렉서(AMX)는 이 제3 아날로그 신호(S3)를 제4 아날로그 신호(S4)로서 아날로그 입력 회로(AS)로 전달한다.
아날로그 입력 회로(AS)는 제4 아날로그 신호(S4)를 제5 디지털 신호(S5)로 변환한다. 이로써 이것은 한편으로 아날로그-디지털 변환기(ADC)로서 작동한다. 다른 한편으로, 아날로그 입력 회로는, 예를 들어 또한 필터들 및 증폭기들 및 수신 신호를 선처리 및 처리하는 다른 아날로그 회로들을 포함할 수 있다. 디지털 멀티플렉서(DMX)는 작동 모드에서 제5 디지털 신호(S5)를 제6 디지털 신호(S6)로서 전달한다.
디지털 입력 회로(DSI)는 제6 디지털 신호(S6)를 수신하고 제7 응답 신호(S7)를 생성한다. 예를 들어, 디지털 입력 회로(DSI)는 디지털 필터들 및 신호 프로세서 시스템들을 가질 수 있다. "정합 필터들(matched filters)"(최적 필터들로서 지칭되는)의 사용은, 그 필터 기능이 이전의 신호 스트링으로부터 예측되는 신호 형태들에 대응하므로, 특히 바람직하다. 예를 들어, 디지털 입력 회로(DSI) 내의 신호 경로에 의해 및/또는 아날로그 입력 회로(AS) 내의 신호 경로에 의해 및 드라이버 스테이지(DR)의 구성에 있어서 또는 디지털 신호 생성 유닛(DSO) 내 연관된 자극 생성에 의해서만 달라지는 추가적으로 허용되는 작동 구성들이 수용되는 것도 가능하다. 이 구성들은 바람직하게 (시스템) 제어 장치(CTR)에 의해 설정되고 제어되고, 상위의 전체 시스템 성분에의 그 연결 라인들은 첨부되는 도면들에 도시되지 않는다. 단순함을 위해, 측정 시스템(SS)의 하나의 구성이 여기서 가정되었지만, 이 측면에서 한정하고자 하는 것은 아니다. 작동 모드가 정상 모드이기 때문에, 디지털 입력 회로의 출력 신호, 다시 말하면 제7 응답 신호(S7)는, 측정 결과에 대한 신호로서 해석되고 이와 같이 더 처리되거나 및/또는 다른 시스템 성분들, 예를 들어 (시스템) 제어 장치(CTR)에 시그널링된다. 대조적으로, 후속하는 테스트 모드들에서, 제7 응답 신호(S7)는 측정 시스템(SS)의 테스트 결과로서 해석되고 이용된다. 이것은 값들이 타당하지 않다면 작동 모드에서 발생하지 않는다. 제7 응답 신호(S7)를 측정 결과로서 사용하기 전에 또는 제7 응답 신호(S7)의 값들을 측정 결과로서 또는 측정 결과들로서 사용하기 전에, 타당성(plausibility)을 위해 이들에 의해 표현되는 이 신호들 또는 값들을 점검하고, 또한 작동 모드에서, 이로써 실행 작동 중 오류들을 확인하는 것이 가능하다.
제1 테스트 모드(전체로서 측정 시스템의 테스팅)
제1 테스트 모드에서 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성한다. 이것은 미리 결정된 자극을 포함하는데, 신호 스트링의 예측가능한 반응들로 이어지도록 의도되고, 이로써 점검될 수 있다. 이 자극들은 정상 작동 경우들, 오류 경우들, 및 측정들을 위한 자극들을 포함할 수 있다. 예를 들어, 이미 여러 번 언급된, 측정 유닛(TR)으로서, 초음파 변환기의 경우에 있어서, 초음파 변환기(TR)를 여기시켜 제1 진동 주파수의 진동으로 그리고 그후 바람직하게 단조롭게 증가시키거나 단조롭게 감소시켜, 진동 주파수를 미리 정의가능한 제2 진동 주파수까지 변경하는 것이 가능하다. 이러한 진동 주파수를 변경하기 위한 방법은 "스윕(sweep)"으로서 본 발명의 범위 내에서 지칭된다.
작동 모드에서와 같이, 드라이버 스테이지(DR)는 디지털 신호 생성 유닛(DSO)의 이 제1 디지털 신호(S1)를 제2 아날로그 신호(S2)로 변환하고, 이는 측정 유닛(TR)을 제어한다. 이 제2 아날로그 신호(S2)는 그후 측정 유닛(TR), 다시 말하면 예를 들어 상기 초음파 변환기(TR)가 출력 신호(MS), 다시 말하면 예를 들어 초음파 측정 신호를 측정 시스템(SS) 외부의 외부 영역(ISS) 내, 측정 채널(CN), 다시 말하면 예를 들어 초음파 측정 채널로 전달하도록 촉발한다. 작동 모드에서 이전에서와 같이, 측정 유닛(TR), 다시 말하면 예를 들어 초음파 변환기(TR)는 이전에 전달된 출력 신호(MS)에 따라서 측정 채널(CN)로부터 수신 신호(ES)를 수신한다. 수신된 수신 신호(ES)는 예를 들어, 초음파 에코일 수 있다. 측정 유닛(TR), 예를 들어 초음파 변환기(TR)는, 이전의 수신된 수신 신호(ES)에 따라서와 같이, 제3 아날로그 신호(S3)를 생성한다. 아날로그 멀티플렉서(AMX)는 이 제1 테스트 모드에서, 이전의 작동 모드에서와 같이, 이 제3 아날로그 신호(S3)를 제4 아날로그 신호(S4)로서 전달한다. 아날로그 입력 회로(AS)는 제4 아날로그 신호(S4)를 제5 디지털 신호(S5)로 변환한다. 하지만, 작동 모드와 대조적으로, 이 신호들은 또한 이제 측정 값들에 의해 구성될 수 있다. 예를 들어, 측정 유닛(TR)으로서 사용되는, 초음파 변환기(TR)의 임피던스를 결정하는 것이 가능하다. 이 임피던스 결정은 바람직하게 아날로그 입력 회로(AS)에서 및 선택적으로 후속하는 디지털 입력 회로(DSI)와 협력하여 발생한다. 여기서, 아날로그 입력 회로(AS)의 및 디지털 입력 회로(DSI)의 특정 회로 부분들은, 제1 테스트 모드에만 채용되고, 이용될 수 있다. 이것이 가능하도록 하기 위해, 디지털 멀티플렉서(DMX)는 제5 디지털 신호(S5)를 제6 디지털 신호(S6)로서 전달한다. 디지털 입력 회로(DSI)는 제6 디지털 신호(S6)를 수신하고 제7 응답 신호(S7)를 생성한다. 하지만, 제7 응답 신호(S7)는 이제 측정 시스템의 테스트 결과로서 이용되고 측정 결과로서 이용되지 않는다. 시스템 응답 및 제어의 대칭성을 위한 그리고 여기된 하모닉스를 위한 테스팅은 이와 같이 이 제1 테스트 모드에서 수행될 수 있고 또한 이후에 더 상세하게 설명될 것이다.
제2 테스트 모드(아날로그 채널 시뮬레이션 유닛에 의해 수행되는 측정 유닛의 시뮬레이션/에뮬레이션을 이용한 테스팅)
제2 테스트 모드에서 디지털 신호 생성 유닛(DSO)는 다시 제1 디지털 신호(S1)를 연속하는 신호 스트링의 자극으로서 생성한다. 드라이버 스테이지(DR)는 이전에 설명된 바와 같이, 이제 디지털 신호 생성 유닛(DSO)의 이 제1 디지털 신호(S1)를 제2 아날로그 신호(S2)로 변환한다. 아날로그 채널 시뮬레이션 유닛(ACS)은 이제 이 제2 아날로그 신호(S2)를 제3 아날로그 신호(S3t)로 변형시킨다. 측정 채널(CN)의 및 측정 유닛(TR)의 미리 정의된 모드들은 바람직하게 시뮬레이팅된다. 아날로그 멀티플렉서(AMX)는 이 제3 아날로그 테스트 신호(S3t)를 제3 아날로그 신호(S3) 대신 제4 아날로그 신호(S4)로서 전달한다. 측정 유닛(TR), 다시 말하면 예를 들어 초음파 변환기(TR) 및 측정 채널(CN)은 이로써 정의되고 미리 결정된 방식으로 연결된다. 이것은 측정 시스템(SS)의 아날로그 부분에서 발생하기 때문에, 제조 편차들 및 회로 온도와 같이 완전히 영향받을 수 없는 다른 작동 매개변수들이 측정 시스템(SS) 내부의 신호 스트링의 행위 편차들로 이어지기 때문에, 아날로그 채널 시뮬레이션 유닛(ACS)과 아날로그 멀티플렉서(AMX)에 의한 이 연결(bridging)에도 불구하고, 이 연결은 정확히 미리 결정가능한 방식으로 수행되지 않는다. 아날로그 멀티플렉서(AMX)는 또한 아날로그 입력 회로(AS)가 그 사이에서 스위치가 가능한, 2 개의 입력들을 가지도록 구성될 수 있다. 이 경우에 있어서 아날로그 멀티플렉서(MX)는 이로써 아날로그 입력 회로(AS)에 적분된다. 본 발명은 또한 이 경우를 포함한다. 하지만, 디지털 신호 생성 유닛(DSO)에 의해 생성되는 미리 정의된 자극들에 응답하는 신호 스트링의 행위는 미리 정의가능한 한계들 내에서 조사될 수 있다. 작동 모드에서와 같이, 아날로그 입력 회로(AS)는 다시 제4 아날로그 신호(S4)를 제5 디지털 신호(S5)로 변환한다. 디지털 멀티플렉서(DMX)는 제5 디지털 신호(S5)를 제6 디지털 신호(S6)로서 디지털 입력 회로(DSI)로 전달한다. 디지털 입력 회로(DSI)는 제6 디지털 신호(S6)를 수신하고 제7 응답 신호(S7)를 생성한다. 디지털 멀티플렉서(DMX)는 또한 디지털 입력 회로(DSI)가 그 사이에서 스위치가능한, 2 개의 입력들을 가지는 이러한 형태로 실현될 수 있다. 디지털 멀티플렉서(DMX)는 그후 디지털 입력 회로(DSI)의 일부이다. 디지털 입력 회로(DSI)는 제6 디지털 신호(S6)를 수신하고 제7 응답 신호(S7)를 생성한다. 제1 테스트 모드에서와 같이, 제7 응답 신호(S7)는 이제 다시 측정 결과로서가 아니라, 측정 시스템의 테스트 결과로서 사용된다.
제3 테스트 모드(디지털 채널 시뮬레이션 유닛(DCS)에 의해 수행되는 측정 시스템의 아날로그 성분의 시뮬레이션/에뮬레이션을 이용한 테스팅)
제3 테스트 모드에서 디지털 신호 생성 유닛(DSO)는 다시 제1 디지털 신호(S1)를 연속하는 신호 스트링을 조사하기 위한 미리 정의된 자극으로서 생성한다. 이제, 하지만, 신호 스트링의 아날로그 부분들 및 측정 유닛(TR) 및 측정 채널이 연결된다. 이 연결은 디지털로 수행된다. 자극들 및 이 자극들에 대한 신호 스트링의 응답들은 그러므로 정확하고 예측가능하다. 디지털 채널 시뮬레이션 유닛(DCS)은 바람직하게 이 제3 테스트 모드 내에서 복수의 에뮬레이션 상태들에 의한 신호 경로의 연결된 부분들을 에뮬레이팅한다. 이를 위해, 디지털 채널 시뮬레이션 유닛(DCS)은 바람직하게 복수의 구성들을 가지는데, 이것은 제어 장치(CTR)에 의해 설정되고 구성된다. 디지털 채널 시뮬레이션 유닛(DCS)은 제1 디지털 신호(S1)를 제5 디지털 테스트 신호(S5t)로 변환한다. 측정 시스템(SS)의 이 제3 테스트 모드에서, 디지털 멀티플렉서(DMX)는 제5 디지털 테스트 신호(S5t)를 제5 디지털 신호(S5) 대신 제6 디지털 신호(S6)로서 전달한다. 디지털 입력 회로(DSI)는 제6 디지털 신호(S6)를 수신하고 이 자극들에 대응하여 제7 응답 신호(S7)를 생성한다. 제1 및 제2 테스트 모드에서와 같이, 제7 응답 신호(S7)는 이제 다시 측정 결과가 아니라, 측정 시스템의 테스트 결과로서 이용된다. 하지만, 제1 및 제2 테스트 모드와 대조적으로, 제7 응답 신호(S7)는, 측정 시스템(SS)의 이 제3 테스트 모드 내의 능동적인 신호 경로 내의 모든 회로 부분들이 디지털이고 모든 다른 부분들과 연결되어 있기 때문에, 이제 미리 결정가능한 응답들을 정확히 만족시켜야 한다.
변형 1
바람직하게 초음파 측정 시스템에 관련된, 본 제안의 다른 일 실시예에 있어서, 송신기(UEB)는 측정 유닛(TR), 다시 말하면 초음파 변환기(TR)와, 드라이버 스테이지(DR) 사이에 삽입된다. 도 2의 예에 있어서, 송신기(UEB)는 제3 아날로그 신호(S3)에 의해 측정 유닛(TR), 다시 말하면 여기서 예를 들어 초음파 변환기에 연결된다. 도 2의 예에 있어서 제3 아날로그 신호(S3)는 이로써 송신기(UEB)의 출력 신호에 그리고 측정 유닛(TR)의 입력 행위에 모두 종속되고, 이로써 초음파 변환기의 경우에는 수신 신호(ES)에 종속된다. 작동 모드에 있어서 그리고 제1 테스트 모드에 있어서, 측정 유닛(TR)은 그러므로 직접 촉발되지 않고, 대신 송신기(UEB)를 거쳐 제2 아날로그 신호(S2)를 이용해 출력 신호(MS)를 측정 시스템(SS) 외부의 외부 공간(ASOS) 내의 측정 채널(CN)로 전송하도록 촉발된다. 측정 유닛(TR)은 이로써 수신된 수신 신호(ES)에 따라서 그리고 송신기(UEB)와 협력하여 제3 아날로그 신호(S3)를 생성하고, 이때 제3 아날로그 신호(S3)는 제2 아날로그 신호(S2) 및 측정 유닛(TR)에 의해 수신된 수신 신호(ES)에 종속된다.
변형 2
변형 2는 변형 1에 대응하는 제안되는 측정 시스템(SS)에 관한 것으로서, 이때 작동 모드에서 적어도 하나의 비교 장치, 특히 비교기(C2, C3)가 제3 아날로그 신호(S3a, S3b)의 매개변수 값을 적어도 하나의 기준 값(Ref2, Ref3)과 비교하고 또한 비교 결과에 따라 적어도 하나의 비교 결과 신호(v2, v3)를 생성한다. 이 매개변수 값은, 예를 들어 전압 또는 전류 레벨일 수 있다.
변형 3
변형 3은 변형 1에 대응하는 제안되는 측정 시스템(SS)에 관한 것으로서, 이때 작동 모드에서 적어도 하나의 비교 장치, 특히 차(difference)를 설립하는 것에 의해, 특히 차동 증폭기(D1)가 제3 아날로그 신호(S3a, S3b)의 2 개의 매개변수 값들을 서로 비교하고 또한 적어도 하나의 기준 값(Ref1)과 비교하는 것에 의해, 차 신호(d1)를 생성하고 특히 비교 장치로부터 분리된 비교기(C1)에 의해, 비교 결과 신호(v1)를 생성한다. 이 매개변수 값들은, 예를 들어 전압 또는 전류 레벨들일 수 있다.
변형 4
변형 4는 변형 1에 대응하는 제안되는 측정 시스템(SS)에 관한 것으로서, 이때 작동 모드에서 적어도 하나의 비교 장치, 특히 비교기(C4, C5, C6)가 제2 아날로그 신호(S2a, S2b, S2c)의 매개변수 값을 적어도 하나의 기준 값(Ref4, Ref5, Ref6)과 비교하고 또한 비교 결과에 따라 적어도 하나의 비교 결과 신호(v4, v5)를 생성한다. 이 매개변수 값은, 예를 들어 전압 또는 전류 레벨일 수 있다.
변형 5
변형 5는 변형 1에 대응하는 제안되는 측정 시스템(SS)에 관한 것으로서, 이때 작동 모드에서 적어도 하나의 비교 장치, 특히 차(difference)를 설립하는 것에 의해, 특히 차동 증폭기(D7, D6, D8)가 제2 아날로그 신호(S2a, S2b, S2c)의 2 개의 매개변수 값들을 서로 비교하고 또한 기준 값(Ref6, Ref7, Ref8)과 비교하는 것에 의해, 차 신호(d6, d7, d8)를 생성하고 특히 비교 장치로부터 분리된 비교기(C10, C11, C12)에 의해, 비교 결과 신호(v10, v11, v12)를 생성한다.
변형 6
변형 6는 변형들 2, 3, 4 또는 5 또는 이하의 변형들에 대응하는 제안되는 측정 시스템에 관한 것으로서, 유사하게 목표-실제 비교로부터 비교 결과 신호들 또는 비교 결과들을 생성하고, 이때 측정 시스템(SS)은 작동 모드에서, 적어도 하나의 비교 결과 신호(v1, v2, v3, v4, v5, v6, v10, v11, v12, v13, v14, v15, v16, v17, v18, v19)에 따라서 오류 메세지를 생성하거나 또는 생성하지 않도록 설계된다.
변형 7
변형 7은 변형 6에 대응하는 제안되는 측정 시스템(SS)에 관한 것으로서, 이때 이것은 제어 장치(CTR)를 포함하고, 비교 신호(v1, v2, v3, v4, v5, v6, v10, v11, v12, v13, v14, v15, v16, v17, v18, v19)를 평가하고 그리고 오류 메세지를 생성한다.
변형 8
변형 8에서, 측정 유닛(TR)은 초음파 변환기(TR)이고, 이것은 초음파 신호 측정을 출력 신호(MS)로서 측정 채널(CN)인 초음파 측정 채널로 전송하고 또한, 수신 신호(ES)로서, 초음파 측정 채널(CN) 내 물체에서 반사되는 초음파 수신 신호를 수신한다. 대안적으로, 측정 유닛(TR)은 음향적, 광학적, 전기적, 유도성, 용량성, 전자기적 IR 또는 UV 출력 신호(MS)를 측정 신호로서 생성하기 위한 적어도 하나의 능동 요소 및 능동 요소의 출력 신호에 응답하여 신호를 수신 신호로서 검출하기 위한 적어도 하나의 센서 요소를 포함할 수 있다.
바람직하게 측정 유닛(TR)은 초음파 변환기, 적어도 초음파 송신기 및 초음파 수신기로 형성되는 한 쌍, 카메라, 특히 TOF 카메라, 가열 요소 및 온도 센서로 형성되는 한 쌍, 광학적 송신기 및 광학적 수신기로 형성되는 한 쌍, 또는 작동기 및 센서로 형성되는 적어도 하나의 다른 쌍, 이들은 서로 작동가능하게 연결되고, 풍속계, 유량계, 측정 브리지, 압력 및/또는 가속도 센서는 테스트 목적으로 물질을 변형시키기 위한 능동 요소로 물질 변형에 기초하여 작동하고, MEMS(micro-electrical-mechanical system), MEOS(micro-electrical-optical system), MEMOS (micro-electrical-mechanical-optical system), 등을 포함하는 것이 제공될 수 있다.
변형 9
변형 9에서 제안된 측정 시스템(SS)은 제1 또는 제2 또는 제3 테스트 모드에서 디지털 입력 회로(DSI)의 제7 응답 신호(S7)를 미리 정의된 응답과 비교하고 비교 결과를 결정하는 제어 장치(CTR)를 포함한다.
변형 10
변형 10에서 제안된 측정 시스템(SS)은 제1 또는 제2 또는 제3 테스트 모드에서 제어 신호(S0)를 이용해 디지털 신호 생성 유닛(DSO)을 제어하고 또한 제1 또는 제2 또는 제3 테스트 모드에서 디지털 입력 회로(DSI)의 제7 응답 신호(S7)를 미리 정의된 응답과 비교하고 비교 결과를 결정하는 제어 장치(CTR)를 포함한다. 제어 장치(CTR)의 제어 신호(S0) 및 이 미리 정의된 응답들은 서로 종속한다.
변형 11
변형 11에서 제안된 측정 시스템(SS)은 제2 테스트 모드에서 아날로그 채널 시뮬레이션 유닛(ACS)을 제어하여 이 아날로그 채널 시뮬레이션 유닛(ACS)이 제2 아날로그 신호(S2)를 제3 아날로그 테스트 신호(S3t)로 변형시키는 방식은 아날로그 채널 시뮬레이션 유닛(ACS)의 이 제어에 종속하도록 하는, 제어 장치(CTR)을 포함하고, 이때 제어 장치(CTR)은 제2 테스트 모드에서 디지털 입력 회로(DSI)의 제7 응답 신호(S7)를 미리 정의된 응답과 비교하고 비교 결과를 결정한다. 아날로그 처널 시뮬레이션 유닛(ACS)의 제어 및 이 미리 정의된 응답들은 서로 종속한다.
변형 12
변형 12에서 제안된 측정 시스템(SS)은 제3 테스트 모드에서 디지털 채널 시뮬레이션 유닛(DCS)을 제어하여 이 디지털 채널 시뮬레이션 유닛(DCS)이 제1 아날로그 신호(S1)를 제5 디지털 테스트 신호(S5t)로 변형시키는 방식은 디지털 채널 시뮬레이션 유닛(DCS)의 이 제어에 종속하도록 하는, 제어 장치(CTR)을 포함하고, 이때 제어 장치(CTR)은 제3 테스트 모드에서 디지털 입력 회로(DSI)의 제7 응답 신호(S7)를 미리 정의된 응답과 비교하고 비교 결과를 결정한다. 디지털 채널 시뮬레이션 유닛(DCS)의 제어 및 이 미리 정의된 응답들은 서로 종속한다.
변형 13
제안된 측정 시스템(SS)의 변형 13에서, 디지털 입력 회로(DSI)는 전송 단계(SP)에서 제6 디지털 신호(S6)의 진동 주파수를 측정하기 위한 장치를 가진다. 진동 주파수의 이 측정은 이것이 측정 유닛(TR)으로서 사용된 때 초음파 변환기(TR)의 공진 회로에의 다양한 종류의 손상의 검출을 가능하게 해준다.
변형 14
제안된 측정 시스템(SS)의 변형 14에서, 디지털 입력 회로(DSI)는 감쇠 단계(AP)에서 제6 디지털 신호(S6)의 감쇠 시간을 측정하기 위한 장치를 가진다. 감쇠 시간의 이 측정은 이것이 측정 유닛(TR)으로서 사용된 때 초음파 변환기(TR)의 공진 회로에의 다양한 종류의 손상의 검출을 가능하게 해준다. 감쇠 시간의 측정에 있어서, 제3 아날로그 신호(S3)의 신호 레벨 프로파일 또는 제6 디지털 신호(S6)의 값 프로파일로부터의 엔벨로프 신호는 바람직하게 아날로그 입력 회로(AS) 또는 디지털 입력 회로 내에 형성된다. 감쇠 단계(AP)에서의 이 엔벨로프 신호가 이 엔벨로프 신호의 값에 대한 기준 값을 언더슈트하면, 측정 유닛(TR)의 또는 초음파 변환기(TR)의 감쇠는 이로써 완료된 것으로 선언될 수 있다. 통상적으로, 감쇠 단계(AP)도 그후 종료된다. 전송 단계(SP)의 끝과 이로써 정의되는, 감쇠의 끝 사이의 시간은 그후 감쇠 시간이 된다.
변형 15
제안된 측정 시스템(SS)의 변형 15에서, 이것은 제13 및 제 14 변형들에 기초하는데, 디지털 입력 회로(DSI) 또는 제어 장치(CTR)는 진동 주파수와 이 진동 주파수에 대한 목표 값 또는 목표 값 범위와 비교하고 또한 측정 감쇠 시간과 이 감쇠 시간에 대한 목표 값 또는 목표 값 범위와 비교한다. 관련된 서브-장치들은 그후 적절하게, 측정 유닛(TR)의, 특히 "내부(inner)" 초음파 변환기(TRi)의 단락 회로가 있다고, 또는 측정 유닛(TR)에 제공되지 않는 부분이 있다고, 특히 연결되지 않은 "내부" 초음파 변환기(TRi), 또는 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)의 2차 측 상에 연결되지 않은 송신기(UEB), 또는 다른 일반 오류가 있다고, 결론낸다. 이것은 결정되는 진동 주파수가 진동 주파수의 목표 값보다 크거나 또는 진동 주파수의 목표 값 범위 이상의 값을 가진다면 또한 결정되는 감쇠 시간이 감쇠 시간의 목표 값보다 짧거나 또는 감쇠 시간의 목표 값 범위 이하의 값을 가진다면 발생한다. 디지털 입력 회로(DSI) 또는 제어 장치(CTR)는 그후 오류 메세지를 생성한다.
변형 16
제안된 측정 시스템(SS)의 변형 16에서, 이것은 변형들 13 및 14에 기초하는데, 디지털 입력 회로(DSI) 또는 제어 장치(CTR)는 측정된 감쇠 시간과 이 감쇠 시간에 대한 목표 값 또는 목표 값 범위와 비교하고 그리고, 적절하다면, 측정 유닛(TR)에 제공되지 않는 부분이 있다고, 특히 연결되지 않은 "내부" 초음파 변환기(TRi)가 있다고, 또는 오류가 있다고, 결론낸다. 이것은 결정되는 감쇠 시간이 감쇠 시간의 목표 값보다 짧거나 또는 감쇠 시간의 목표 값 범위 이하의 값을 가진다면 발생한다. 이 경우에 있어서, 디지털 입력 회로(DSI) 또는 제어 장치(CTR)는 오류 메세지를 생성한다.
변형 17
제안된 측정 시스템(SS)의 변형 17에서, 측정 시스템(SS)은 제2 신호(S2) 내의 스트레이트 신호 성분(straight signal component, A2c_b) 또는 제2 신호(S2)의 서브-신호(S2c)의 진폭 값을 결정하기 위한 장치를 가지고 또한 제2 신호(S2) 내의 넌-스트레이트 신호 성분(non-straight signal component, A2c_a) 또는 제2 신호(S2)의 서브-신호(S2c)의 진폭 값을 결정하기 위한 장치를 가진다.
비교 장치(arctan, C18)는, 측정 시스템(SS)의 일부인데, 스트레이트 신호 성분의 진폭 값(s3b)을 이 스트레이트 진폭 값(s3b)에 대한 임계 값(A2c_b)과 비교하여 스트레이트 신호 성분(s3b)에 대한 대응하는 비교 결과 신호(v18)를 생성하도록 제공된다.
추가적인 비교 장치는, 측정 시스템(SS)의 일부인데, 넌-스트레이트 신호 성분(A2c_a)의 진폭 값(s3a)을 이 넌-스트레이트 진폭 값에 대한 임계 값과 비교하여 넌-스트레이트 신호 성분에 대한 대응하는 비교 결과 신호를 생성하도록 제공된다. 측정 시스템(SS)의 서브-장치는 그후 이 넌-스트레이트 신호 성분에 대한 대응하는 비교 결과 신호 및 스트레이트 신호 성분에 대한 대응하는 비교 결과 신호가 허용되는 값 조합에 대응하지 않는다면 오류 메시지를 생성하거나 또는 오류 신호를 출력한다.
"스트레이트 신호 성분(straight signal component)" 및 "넌-스트레이트 신호 성분(non-straight signal component)" 용어들은 제3 서브-신호(S2c)의 프로파일을 기초하여 이하에서 정의될 것이다. 제3 서브-신호(S2c)의 프로파일은 도 51에 예로서 도시되어 있다. 제3 서브-신호(S2c)는 기본 주파수 및 연관된 위상 위치를 가진다. 서브-신호(S2c)의 "스트레이트 신호 성분"은 서브-신호(S2c)와 동일한 기본 주파수 및 동일한 위상 위치를 가진다. 서브-신호(S2c)의 "넌-스트레이트 신호 성분"은 대조적으로 서브-신호(S2c)와 비교하여 동일한 기본 주파수 및 90°천이된 위상 위치를 가진다. 예를 들어, 서브-신호(S2c)가 코사인 곡선의 프로파일을 가진다면, 이 서브-신호(S2c)의 "스트레이트 신호 부분"은 이로써 또한 코사인 곡선의 프로파일을 가지지만, "넌-스트레이트 신호 성분"은 사인 곡선의 프로파일을 가진다.
변형 18
제안된 측정 시스템(SS)의 변형 18에서, 제2 아날로그 신호(S2)는 적어도 하나의 제1 서브-신호(S2a) 및 적어도 하나의 제2 서브-신호(S2b)를 포함한다. 측정 시스템(SS)은 측정 유닛(TR)의, 또는 초음파 변환기(TR)의, 적용가능하다면, 제공되는 송신기(UEB)의, 대칭화(symmetrisation)에 의해 형성되어 제2 아날로그 신호(S2)의 제1 서브-신호(S2a) 및 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)는, 무-오류 경우에 있어서, 180°의 위상 천이는 제외하고 시간적인 프로파일 측면에서 동일하다. 위상 천이는 ±10°까지 180°로부터 벗어날 수 있다. 하지만, 편차가 작을수록, 바람직하다. 이 변형 18에 있어서 측정 시스템은 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)와 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)의 유사성(similarity)을 측정하고 이 유사성에 대하여 측정 값을 결정하도록 제공되는 서브-장치를 포함한다. 위상 보상(phase compensation)은 비교 전에 수행된다. 이를 위해, 2 개의 신호들 중 하나는 제어 장치(CTR) 또는 디지털 입력 회로(DSI) 내에서 적절한 버퍼링에 의해 바람직하게 180°를 통해 지연된다. 이제 이 변형에서 측정 시스템(SS)이 유사성에 대한 이 측정 값을 기준 값과 비교하고 이로써 결정되는, 이 유사성의 값이 이 유사성에 대한 기준 값 이하에 놓인다면, 오류 신호를 생성하는 유사 비교 장치를 포함하는 것이 제안된다. 이 변형 18의 측정 방법은 초음파 변환기 회로들의 대칭성에 대하여 최소의 방해들이 확인될 수 있다는 장점을 가진다.
변형 19
제안된 측정 시스템(SS)의 변형 19에서, 측정 시스템(SS)은 제1 테스트 모드에서 측정 유닛(TR)의 임피던스의 또는 측정 유닛으로서 초음파 변환기(TR)의 일부인, 내부 초음파 변환기(TRi)의 임피던스의 값이 결정될 수 있도록 구성될 수 있다. 이 임피던스 값은 바람직하게 아날로그 입력 회로(AS) 내에서 또는 디지털 입력 회로(DSI) 내에서 결정된다. 디지털 입력 회로(DSI) 또는 시스템 제어 장치(CTR)는 결정되는 임피던스 값을 임피던스 목표 값과 비교하거나 또는 검출되는 임피던스 값이 임피던스 목표 값으로부터 벗어나거나 또는 임피던스 목표 값 범위 밖에 놓인다면 이러한 메세지를 제공한다. 이것은 유사하게 바람직하게 제어 장치(CTR) 또는 디지털 입력 회로(DSI) 내에서 발생한다.
변형 20
제안된 측정 시스템(SS)의 변형 20에서, 측정 시스템(SS)은 작동 모드에서 제7 응답 신호(S7)의 값 프로파일 및/또는 값들이, 특히 측정 결과들 및 측정 값들의 형태로, 타당성(plausibility)에 대하여, 디지털 입력 회로(DSI) 및/또는 제어 장치(CTR)에 의한, 특히 목표 값들 및 목표 값 범위들과 비교에 의해, 점검된다. 예를 들어, 제안되는 측정 시스템(SS)의 구축 시, 소정의 측정 값들이 소정의 조건 하에서는 물리적으로 가능하지 않다는 것이 고려될 수 있다. 이 조건 하에서 이러한 측정 값들의 발생은 그러므로 오류의 지표(indication)로서 해석될 수 있다. 따라서 이 경우에 있어서 디지털 입력 회로(DSI) 및/또는 제어 장치(CTR)가 오류 메세지를 생성하거나 또는 제공하는 것이 제안될 수 있다.
변형 21
제안된 측정 시스템(SS)의 변형 21에서, 제7 응답 신호(S7)의 값 프로파일 및/또는 값들은, 특히 측정 결과들 및 측정 값들의 형태로 존재할 수 있고, 작동 모드에서 제7 응답 신호(S7)의 값 프로파일 및/또는 값들의 타당성 점검이 성공했을 때에만 제어 장치(CTR) 및/또는 디지털 입력 회로(DSI)에 의해 전달된다. 제7 응답 신호(S7)의 값 프로파일 및/또는 값들의 타당성 점검이 성공하지 않았다면, 예를 들어 오류 메세지가 제어 장치(CTR) 및/또는 디지털 입력 회로(DSI)에 의해 생성되거나 또는 제공될 수 있다.
변형 22
제안된 측정 시스템(SS)의 변형 22에서, 디지털 입력 회로(DSI) 및/또는 아날로그 입력 회로(AS)가 디지털 신호 생성 유닛(DSO)에 의해 생성되는 제1 디지털 신호(S1)의 서로 다른 신호 주파수들에서 또는 디지털 신호 생성 유닛(DSO)에 의해 생성되는 제1 디지털 신호(SI)의 서로 다른 시간적 신호 프로파일 패턴들에 대하여 제3 아날로그 신호(S3)의 상수 성분 및/또는 진폭 및/또는 위상 및/또는 다른 신호 매개변수들을 검출하도록 제공되고 설계된다. 이 경우에 있어서 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)의 서로 다른 신호 주파수들 및/또는 제1 디지털 신호(S1)의 서로 다른 시간적 신호 프로파일 패턴들을 생성할 수 있음은 물론이다. 주파수 스윕들, 위상 점프 신호들, 및 위상-변조된 신호들은, 디지털 신호 생성 유닛(DSO)에 의해 생성될 수 있고, 특히 적절하다.
변형 23
제안된 측정 시스템(SS)의 변형 23에서, 제1 디지털 신호(S1)의 신호 프로파일 패턴은, 디지털 신호 감소 유닛(DSO)에 의해 생성되고, 그 프로파일 내에서 신호 주파수 및 위상 점프를 가진다.
작동 방법
상기에서 설명된 장치 및 가능한 그 변형들을 작동하는 것이 이하와 같이, 제안된다:
먼저, 제3 테스트 모드는 바람직하게 측정 시스템(SS)에 의해 가정되고, 적어도 하나의 테스트 경우가 제어 장치(CTR)에 의해 이 테스트 경우에 대응하는 제어 신호(S0)를 생성하는 것에 의해 시뮬레이팅되고, 제7 응답 신호(S7)가 제어 장치(CTR)에 의해 검출되고, 제7 응답 신호(S7)는 제7 응답 신호(S7)의 미리 정의된 패턴과 비교된다. 이것은 제어 장치(CTR)의 생성되는 제어 신호(S0)에 대응하는 제7 응답 신호(S7)의 미리 정의된 패턴들에 기초한다. 여기서 디지털 신호 생성 유닛(DSO), 디지털 채널 시뮬레이션 유닛(DCS), 및 디지털 입력 회로(DSI)는 적절하게 서로 다르게 구성될 수 있음에 유의해야 한다. 이 구성들은 바람직하게 또한 제어 장치(CTR)에 의해 제공된다. 그 제어 신호(S0)는 그후 바람직하게 대응하는 제어 라인들(도면에는 미도시)을 이용해 제어 장치(CTR)에 의해 설정되는, 이 사용되는 구성들에, 그리고 특정 테스트 목적에 종속된다. 이에 따라, 제7 응답 신호(S7)의 미리 정의된 패턴은 그후 또한 사용되는 제어 신호(S0), 바람직하게 제어 장치(CTR)에 의해 제어되는, 이 구성들, 및 테스트 목적에 종속된다. 제7 응답 신호(S7)가 제7 응답 신호(S7)의 미리 정의된 패턴에 정확히 대응하지 않는다면 오류가 결정된다. 이 결정은 바람직하게 제어 장치(CTR)에 의해 행해지고 또한 미리 정의된 방식으로 미리 정의된 지점에서 시그널링된다. 예를 들어, 이러한 오류의 이벤트가 발생하면 플래그(flag)가 제어 장치(CTR)에 의해 설정될 수 있다. 제어 장치(CTR)는, 이 조사를 위해, 제7 응답 신호(S7)를 제7 응답 신호(S7)에 대하여 미리 정의된 패턴과 비교한다. 이것은 바람직하게 비트-별(bit-wise) 조사에 의해 발생한다. 추가적인 측정치들이 필요치 않다면, 제3 테스트 모드는 그후 제외되고 다른 테스트 모드 또는, 무-오류 경우에 있어서, 작동 모드가 가정될 수 있다. 무-오류 경우에 있어서 신호 스트링의 디지털 부분의 디지털 로직은 그후 올바르게 작동되는 것으로 평가되기 때문에, 제3 테스트 모드에서의 모든 점검 경우들의 점검은 특히 바람직하게 제2 테스트 모드에서의 모든 점검 경우들(테스트 경우들)의 점검을 뒤따른다.
제2 테스트 모드에서의 점검들은 그러므로 바람직하게 제3 테스트 모드에서의 점검들을 뒤따른다. 하지만, 제2 테스트 모드는 또한 작동 모드 또는 다른 테스트 모드들로부터 직접 가정될 수 있다.
이를 위해, 제2 테스트 모드는 측정 시스템(SS)에 의해 가정되고, 적어도 하나의 테스트 경우가 제어 장치(CTR)에 의해 후속하는 신호 스트링에 대한 자극으로서 이 테스트 경우에 대응하는 제어 신호(S0)의 생성에 의해 시뮬레이팅되고, 제7 응답 신호(S7)가 제어 장치(CTR)에 의해 검출되고 제7 응답 신호(S7)는 제7 응답 신호(S7)의 미리 정의된 패턴 코리더(pattern corridor)와 비교된다. 제3 테스트 모드와 대조적으로, 신호 스트링의 반응은, 이제 또한 아날로그 회로 부분들(DR, AS)을 포함하고, 더 이상 정확히 예측되지 않을 수 있다. 따라서, 신호 코리더(패턴 코리더)는 제7 응답 신호(S7)의 허용되는 프로파일에 대하여 미리 정의되어야 한다. 제7 응답 신호(S7)는 1차원 신호일 수 있지만, 또한 다차원 신호일 수 있다. 다차원 상태 공간에서, 영역들은 그러므로 점검되어야 하는 제7 응답 신호(S7)의 각각의 시간 단계 또는 각각의 매개변수에 대하여 구체화되어야 하고, 그 영역들 내에서 제7 응답 신호(S7)의 값은 움직일 수 있다. 단순한 허용오차 간격들은, 이로부터 벗어나지 않을 수 있고, 각각의 매개변수에 대하여 특히 바람직하다. 패턴 코리더는 바람직하게 단순한 선형 "튜브(tube)"여야 한다. 하지만, 상당히 더 복잡한 위상구조들 또한 제7 응답 신호(S7)의 허용되는 값/매개변수 조합들에 대하여 가능하다. 제7 응답 신호(S7)의 값/매개변수 조합이 허용되는 패턴 코리더로부터 벗어나면, 제어 장치(CTR)는 오류를 결정하고 시그널링한다. 이것은 제7 응답 신호(S7)가 제7 응답 신호(7)의 미리 정의된 패턴 코리더 내에 놓이지 않는다면 발생한다. 모든 점검 경우들(테스트 경우들)이 처리되자마자, 제2 테스트 모드는 바람직하게 제외된다.
무-오류 경우에 있어서, 신호 스트링의 디지털 부분의 디지털 로직 및 신호 스트링의 아날로그 회로 부분들은 그후 올바르게 작동되는 것으로 평가되기 때문에, 제1 테스트 모드에서 모든 점검 경우들(테스트 경우들)의 점검은 특히 바람직하게 제3 및 제2 테스트 모드에서 모든 점검 경우들의 점검을 뒤따른다.
제1 테스트 모드에서의 점검들은 그러므로 바람직하게 제2 테스트 모드에서의 점검들을 뒤따른다. 하지만, 제1 테스트 모드는 또한 작동 모드 또는 다른 테스트 모드들로부터 직접 가정될 수 있다.
이를 위해, 제1 테스트 모드는 측정 시스템(SS)에 의해 가정되고, 적어도 하나의 테스트 경우가 제어 장치(CTR)에 의해 이 테스트 경우에 대응하는 제어 신호(S0)의 생성에 의해 시뮬레이팅되고, 제7 응답 신호(S7)가 제어 장치(CTR)에 의해 검출되고, 제7 응답 신호(S7)는 제7 응답 신호(S7)의 미리 정의된 패턴 코리더(pattern corridor)와 비교된다. 이 테스트 경우에 있어서 측정 유닛(TR)의 추가적인 매개변수들이 바람직하게 측정되는 것이 특히 중요하다. 이러한 측면에서, 제어 신호(S0)의 생성은 바람직하게 측정 유닛(TR)의, 다시 말하면 초음파 변환기(TR)의 측정에 대한 적절한 자극의 생성, 및 제어 장치(CTR)로의 제7 응답 신호(S7) 형태의, 측정 유닛(TR)의, 다시 말하면 초음파 변환기(TR)의 매개변수들에 대한 결정된 측정 값들의 전달과 관련 있다. 제어 장치(CTR)는 바람직하게 제7 응답 신호(S7)가 제7 응답 신호(S7)의 미리 정의된 패턴 코리더 내에 놓이지 않는다면 오류를 결정한다. 예를 들어, 예시적인 초음파 변환기의 임피던스가 미리 정의된 값 범위 내에 놓이지 않거나 또는 대칭이 기대될 때 비대칭이 있다면 이 경우이다. 이를 위해, 제어 장치(CTR) 및/또는 디지털 입력 회로(DSI)는 통상적으로 또한 비교 집합체들의 비교 결과 신호들을 평가한다.
무-오류 경우에 있어서, 신호 스트링의 디지털 부분의 디지털 로직 뿐만 아니라 신호 스트링의 아날로그 회로 부분들 및 측정 유닛, 다시 말하면 예를 들어 초음파 변환기(TR)는, 올바르게 작동되는 것으로 평가되기 때문에, 제3, 제2 및 제1 테스트 모드의 모든 점검 경우들의 점검 뒤에 특히 바람직하게 작동 모드로의 귀환이 뒤따른다. 이것은 또한 제어 장치(CTR)에 의해 결정될 수 있고 또한 적절하게 시그널링될 수 있다.
제3 테스트 모드에서의 점검들 뒤에 그러므로 바람직하게 작동 모드의 진입이 뒤따른다. 하지만, 작동 모드는 또한 모든 테스트 모드들로부터 직접 가정될 수 있다.
진폭 레벨들의 감시, 위상 천이들을 갖거나 또는 가지 않는, 이러한 진폭 레벨들의 차들, 및 대칭이 예상될 때 비대칭이 있는지 여부에 대한 감시 또한 작동 모드에서 발생할 수 있다. 이를 위해 제어 장치(CTR) 및/또는 디지털 입력 회로(DSI)는 작동 모드에서 정상 작동 동안 또한, 통상적으로 또한 대응하는 비교 집합체들의 비교 결과 신호들을 평가한다.
본 발명에 따르면, 자체-테스팅 초음파 센서 시스템(SS)은, "내부" 초음파 변환기(TRi), 송신기(UEB) 및 "내부" 초음파 변환기(TRi)의 일부일 수 있는, 변환기 저항(RTR)을 포함하고, "내부" 초음파 변환기(TRi)의 일부일 수 있는, 변환기 커패시터(CTR) 또한 제안된다. 제2 아날로그 신호(S2)의 제1 서브-신호(S2a) 및 제2 아날로그 신호(S2)의 제2 서브-신호(S2b) 및 제3 아날로그 신호(S3)의 제1 서브-신호(S3a) 및 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)는 이 제안된 서브-시스템의 전기적 최소 노드들이다. 초음파 측정 시스템(SS)의 시간적 작동은 그후 통상적으로 적어도 전송 단계(SP)를 포함한다. 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)는 송신기(UEB)의 제1 1차-측 연결에 연결된다. 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)는 송신기(UEB)의 제2 1차-측 연결에 연결된다. 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)는 송신기(UEB)의 제1 2차-측 연결 및 변환기 저항(RTR)의 제1 연결 및 변환기 커패시터(CTR)의 제1 연결 및 내부 초음파 변환기(TRi)의 제1 연결에 연결된다. 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)는 송신기(UEB)의 제2 2차-측 연결 및 변환기 저항(RTR)의 제2 연결 및 변환기 커패시터(CTR)의 제2 연결 및 내부 초음파 변환기(TRi)의 제2 연결에 연결된다. 내부 초음파 변환기(TRi), 변환기 저항(RTR) 및 변환기 커패시터(CTR) 및 송신기(UEB)로 구성되는 회로 네트워크의 토폴로지 및 이 성분들의 특성 값들 및 그 제어는 전송 단계(SP)의 정상 작동으로, 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)는 10%보다 작은 진폭 편차를 가지고 제2 아날로그 신호(S2)의, 180°위상-천이된(특히 ±10%의 허용 편차를 가지고), 제2 서브-신호(S2b)에 대응하도록, 또한 전송 단계(SP)의 정상 작동으로, 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)는 10%보다 작은 진폭 편차를 가지고 제2 아날로그 신호(S2)의, 180°위상-천이된(특히 ±10%의 허용 편차를 가지고), 제2 서브-신호(S2b)에 대응하도록 선택된다. 적어도 이 서브-신호들(S2a, S2b, S3a, S3b)은 전송 단계(SP)에서 주기(T)를 가지는 공통된 주기성을 가진다. 초음파 센서 장치(SS)는 적어도 하나의 계수-감시 서브-장치(KUE)를 포함한다. 계수-감시 서브-장치(KUE)는 왜곡(distortions)을 위해, 적어도 하나의 서브-신호, 상세하게는 서브-신호들(S2a, S2b, S3a, S3b)로부터 선택되는, 분석되어야 하는 신호(ZA)를 분석하여 연관된 비교 결과 신호(v15, v16, v17, v18, v19)를 형t성한다(비교 결과 신호(v_X)).
계수-감시 서브-장치(KU)의 예시적인 실시예는 계수-감시 서브-장치(KU)의 제1 서브-장치(M1, s1a, F1, s2a, S&H_Ca)를 포함하는데, 이 제1 서브-장치는 제1 분석 신호(A_a)와 분석되어야 하는 신호(ZA)로 형성되는 제1 내부적인 계수 신호(s3a)의 형태로 스칼라 곱을 형성하고, 제2 서브-장치(M2, s1b, F2, s2b, S&H_Cb)는, 제2 분석 신호(A_b)와 분석되어야 하는 신호(ZA)로 형성되는 제2 내부적인 계수 신호(s3b)의 형태로 스칼라 곱을 형성한다. 제1 분석 신호(A_a) 및 제2 분석 신호(A_b)는 서로 다르다. 전송 단계(SP) 내에서 정상 작동에 대한 제1 내부적인 계수 신호(s3a)의 결정된 값의 제2 내부적인 계수 신호(s3b)에 대한 결정된 값의 비는 전송 단계(SP) 내에서 적어도 하나의 오류 경우에 있어서의 작동에 대한 제1 내부적인 계수 신호(s3a)의 결정된 값의 제2 내부적인 계수 신호(s3b)에 대한 결정된 값의 비와 다르다. 2 개의 계수 신호들(s3a, s3b) 사이의 차는 비교 결과 신호(v_x)를 생성하는 데 이용된다.
이러한 초음파 센서 측정 시스템은 정상 작동 동안 시스템을 효율적이고 효과적으로 테스트하는 것을 가능하게 해준다. 하지만, 장점들은 이에 한정되지 않는다.
본 발명은 도면들을 참조하고 다양한 예시적인 실시예들에 기초하여 이하에서 더 상세하게 설명될 것이다.
도 1은 제안된 자체-테스팅 측정 시스템(SS)의 기본 구조를, 대략적으로 단순한 형태로 보여준다.
도 2는 도 1에 대응하는데, 이때 송신기(UEB)가 측정 유닛(TR)과 드라이버 스테이지(DR) 사이에 삽입되어 있다.
도 3은 도 2에 대응하는데, 제1 테스트 모드에서 및 작동 모드에서의 능동 신호 경로가 진하게 표시되어 있다.
도 4는 도 2에 대응하는데, 제2 테스트 모드에서의 능동 신호 경로가 진하게 표시되어 있다.
도 5는 도 2에 대응하는데, 제3 테스트 모드에서의 능동 신호 경로가 진하게 표시되어 있다.
도 6은 도 2에 대응하는데, 제2 아날로그 신호(S2)가 제2 비교기(C2)의 형태로 비교 유닛을 이용해 작동 동안 감시되고, 또한 제3 아날로그 신호(S3)가 제3 비교기(C3)의 형태로 비교 유닛을 이용해 작동 동안 감시되는 차이를 가진다.
도 7은 2차 측 상에 3 개의 1차 연결들(S2a, S2b, S2c) 및 2 개의 2차 연결들(S3a, S3b), 및 2차 측 상에 연결된 초음파 변환기(TR)를 가지는, 3-단계 1차 측을 갖는, 송신기(UEB)의 가능한 일 실시예를 대략적으로 보여준다.
도 8은 도 2에 대응하는데, 제2 아날로그 신호(S2)가 3 단계이고 제3 아날로그 신호(S3)가 2-단계인 차이를 가지고, 이때 제3 아날로그 신호(S3)는 비교 유닛들에 의해 작동 동안 감시된다.
도 9는 도 2에 대응하는데, 제2 아날로그 신호(S2)가 3 단계이고 또한 스타 구성에서 비교 유닛들을 이용해 작동 동안 감시되고, 제3 아날로그 신호(S3)가 2-단계인 차이를 가진다.
도 10은 도 2에 대응하는데, 제2 아날로그 신호(S2)가 3 단계이고 또한 델타 구성에서 비교 유닛들을 이용해 작동 동안 감시되고, 제3 아날로그 신호(S3)가 2-단계인 차이를 가진다.
도 11은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여준다.
도 12는 전송 단계(SP)에서 도 11의 시간적 확대에 대응한다.
도 13은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(S2c, S2a, S2b, S5)을 보여주는데, 이때 단락 회로는 이제 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)와 제3 아날로그 신호(S3)의 제2 서브-신호(S3b) 사이 내부 초음파 변환기(TRi)에 존재한다.
도 14는 전송 단계(SP)에서 도 13의 시간적 확대에 대응한다.
도 15는 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(S2c, S2a, S2b, S5)을 보여주는데, 이때 내부 초음파 변환기(TRi)는 이제 연결되지 않는다. 다시 말하면, 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)와 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)는 초음파 변환기(TR)에 연결되지 않는다.
도 16은 전송 단계(SP)에서 도 15의 시간적 확대에 대응한다.
도 17은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 송신기(UEB)는 이제 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)에의 연결을 이용해 2차 측 상에 연결되지 않는다.
도 18은 전송 단계(SP)에서 도 17의 시간적 확대에 대응한다.
도 19는 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 송신기(UEB)는 이제 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)에의 연결을 이용해 2차 측 상에 연결되지 않는다.
도 20은 전송 단계(SP)에서 도 19의 시간적 확대에 대응한다.
도 21은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 송신기(UEB)는 이제 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)에의 연결을 이용해 1차 측 상에 연결되지 않는다.
도 22는 전송 단계(SP)에서 도 21의 시간적 확대에 대응한다.
도 23은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 송신기(UEB)는 이제 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)에의 연결을 이용해 1차 측 상에 연결되지 않는다.
도 24는 전송 단계(SP)에서 도 23의 시간적 확대에 대응한다.
도 25는 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 송신기(UEB)는 이제 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에의 그 중간 연결을 이용해 1차 측 상에 연결되지 않는다.
도 26은 전송 단계(SP)에서 도 25의 시간적 확대에 대응한다.
도 27은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 1차 측 상의 송신기(UEB)의 2 개의 연결들, 상세하게는 제2 아날로그 신호(S2)의 제3 서브-신호(S2c) 및 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)는, 단락된다.
도 28는 전송 단계(SP)에서 도 27의 시간적 확대에 대응한다.
도 29는 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 1차 측 상의 송신기(UEB)의 2 개의 연결들, 상세하게는 제2 아날로그 신호(S2)의 제3 서브-신호(S2c) 및 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)는, 단락된다.
도 30은 전송 단계(SP)에서 도 29의 시간적 확대에 대응한다.
도 31은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 변환기 저항(RTR)은 2차 측 상에 연결되지 않는다. 다시 말하면, 제3 아날로그 신호(S3)의 제1 서브-신호(S3a) 또는 제3 아날로그 신호(S3)의 제2 서브-신호(S3b) 중 어느 하나가 변환기 저항(RTR)에 연결되지 않는다.
도 32는 전송 단계(SP)에서 도 31의 시간적 확대에 대응한다.
도 33은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 변환기 커패시터(CTR)는 2차 측 상에 연결되지 않는다. 다시 말하면, 제3 아날로그 신호(S3)의 제1 서브-신호(S3a) 또는 제3 아날로그 신호(S3)의 제2 서브-신호(S3b) 중 어느 하나가 변환기 커패시터(CTR)에 연결되지 않는다.
도 34는 전송 단계(SP)에서 도 33의 시간적 확대에 대응한다.
도 35는 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 1차 측 상에서는 드라이버 스테이지(DR)에서 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)에 대한 드라이버의 제어가 없다.
도 36은 전송 단계(SP)에서 도 35의 시간적 확대에 대응한다.
도 37은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 1차 측 상에서는 드라이버 스테이지(DR)에서 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)에 대한 드라이버는 그라운드로 단락된다.
도 38은 전송 단계(SP)에서 도 37의 시간적 확대에 대응한다.
도 39는 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 1차 측 상에서는 드라이버 스테이지(DR)에서 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)에 대한 드라이버의 제어가 없다.
도 40은 전송 단계(SP)에서 도 39의 시간적 확대에 대응한다.
도 41은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 1차 측 상에서는 드라이버 스테이지(DR)에서 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)에 대한 드라이버는 그라운드로 단락된다.
도 42는 전송 단계(SP)에서 도 41의 시간적 확대에 대응한다.
도 43은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 1차 측 상에서는 드라이버 스테이지(DR)에서 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대한 드라이버의 제어가 없다.
도 44은 전송 단계(SP)에서 도 43의 시간적 확대에 대응한다.
도 45는 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 1차 측 상에서는 드라이버 스테이지(DR)에서 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대한 드라이버는 그라운드로 단락된다.
도 46은 전송 단계(SP)에서 도 45의 시간적 확대에 대응한다.
도 47은 바람직한 테스트 절차를 보여준다.
도 48은 대칭 점검을 이용하는 장치를 보여준다.
도 49는 송신기(UEB)의 2차 측에 대한 대칭 점검의 특정 실시예를 갖는, 도 48에 대응하는 장치를 보여준다.
도 50은 송신기(UEB)의 1차 측에 대한 대칭 점검의 특정 실시예를 갖는, 도 48에 대응하는 장치를 보여준다.
도 51은 예를 들어, 제2 아날로그 신호(S2)의 방해받지 않은 제3 서브-신호(S2c)(도 11 참조)를 변환기 커패시터(CTR)의 커패시터 연결해제된, 제2 아날로그 신호(S2)의 방해받은 제3 서브-신호(S2c)(도 34 참조)와 비교하고 예시적인 분석 신호들을 보여준다.
도 52는 예를 들어, 아날로그 계수-감시 서브-장치(KUE)의 가능한 내부 구조를 보여준다.
도 53은 도 8에 대응하는데, 이때 레벨 감시는 도시되어 있지 않다. 대신, 가능한 계수-감시 서브-장치들이 도시되어 있다.
도 54는 도 52에 대응하는데, 이때 2 개의 내부적인 계수 신호들의 추가적인 감시를 위한 2 개의 비교기들이 이제 제공된다.
도 55는 도 54에 대응하는데, 이때 2 개의 내부적인 계수 신호들의 비는 이제 감시된다.
도 56은 도 55에 대응하는데, 이때 내부적인 계수 신호만이 이제 감시된다.
도 57은 도 2에 대응하는데, 제3 아날로그 신호(S3)가 아날로그 필터 또는 아날로그 증폭기(AV)에 의해 제3 아날로그 신호(S3) 및 증폭된 제3 아날로그 신호(S3')로 아날로그 멀티플렉서(AMX) 앞에서 분기되는 차이를 가진다.
도 1은 예시적인 초음파 센서 시스템에 기초하여 제안된 자체-테스팅 측정 시스템(SS)의 예시적인 기본 구조를, 대략적으로 단순한 형태로 보여준다. 제어 장치(CTR)는 데이터 및/또는 프로그램들 및/또는 명령들을 데이터 인터페이스(IO)를 통해 다른, 통상적으로는 상위 컴퓨터들로부터, 수신한다. 이 상위 컴퓨터(higher-ranking computer)는, 예를 들어 제안된 측정 시스템(SS)을 제어하고 감시하는, 차량의 제어 유닛일 수 있다. 제어 장치(CTR)는 결정된 측정 값들, 오류 메세지들 및 측정 시스템(SS)의 자체-테스트로부터의 테스트 결과들을 이 상위 컴퓨터로 보낸다. 제어 장치(CTR)는 제어 신호(S0)를 통해 디지털 신호 생성 유닛(DSO)을 제어한다. 이에 더하여, 제어 장치(CTR)는 바람직하게 측정 시스템(SS)의 모든 다른 구성가능한 서브-장치들로부터 구성한다. 대응하는 제어 라인들 및 신호들은, 명확함 을 향상시키기 위해, 도 1 또는 대응하는 이하의 도면들에 도시되어 있지 않다.
제어 신호(S0)는 바람직하게 복수의 디지털 신호들로 형성되는 데이터 버스이다.
이전의 히스토리 및 제어 신호(S0)에 종속하여, 디지털 신호 생성 유닛(DSO)은 자극 뿐만 아니라 신호 경로에서 후속하는 측정 시스템(SS)의 서브-장치들로 형성되는 후속하는 신호 경로 스트링에 대한 유용한 측정 및 테스트 신호들을 생성한다. 그러므로 측정 신호 생성기로서, 및 테스트 신호 생성기로서, 및 테스트 패턴 생성기로서 사용될 수 있도록 디지털 신호 생성 유닛(DSO)를 설계하는 것이 제안된다. 디지털 신호 생성 유닛(DSO)는 자극 및 제1 디지털 신호(S1)로서 이하의 신호 경로 스트링에 대한 유용한 측정 및 테스트 신호들을 생성한다. 제1 디지털 신호(S1)는 바람직하게 디지털 데이터 버스이다. 측정 시스템(SS)의 허용된 모드들 중 일부 모드들에서, 제1 디지털 신호(S1)의 일부 라인들은 어떠한 활동성(activity)을 보이지 않지만, 측정 시스템(SS)의 다른 허용된 모드들에서 능동적일 수 있다.
드라이버 스테이지(DR)는 제1 디지털 신호(S1)에 종속하여 제2 아날로그 신호(S2)를 생성한다. 드라이버 스테이지(DR)는 이로써 제1 디지털 신호(S1)를 아날로그 제2 신호(S2)로의 변환을 수행한다. 제2 아날로그 신호(S2)는 복수의 제2 아날로그 서브-신호들(S2a, S2b, S2c)로 구성될 수 있다. 여기서 물론, 제2 아날로그 신호(S2)의 모든 서브-신호들이 측정 시스템(SS)의 모든 모드들에서 능동적(active)일 필요는 없다. 여기에 개시된 예에 있어서, 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)는 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)에 대하여 180°만큼 시간적으로 위상 천이된다. 하지만, 이것은 역전(inversion)은 아니다. 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)는 이 예에 있어서 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)와 제2 서브-신호(S2b)의 합이다.
변환(conversion)은 반드시 제1 디지털 신호(S1)를 이용해 드라이버 스테이지(DR)로 전송된 디지털 값의 디지털-아날로그 변환이어야 하는 것은 아니다. 차라리, 드라이버 스테이지는 더 복잡한, 가능하다면 피드백 회로들을 포함할 수 있는데, 이것은 측정 시스템(SS)의 모드에 종속하여 또한 가능하다면 송신/수신 시퀀스 에서 전류 시간(current time)에 종속하여 이들의 능동적인 토폴로지를 변경한다. 예를 들어, 예시적인 측정 시스템(SS)으로서 초음파 센서 시스템을 위한 이러한 송신/수신 시퀀스를 3 단계들로 분리하는 것이 가능하다. 이하에서 전송 단계(SP)로 지칭되는, 예시적인 송신 시퀀스(초음파 시퀀스)의 제1 단계에 있어서, 예시적인 초음파 변환기(TR)는 여기되어 기계적인 진동으로 이로써 예시적인 초음파 측정 채널(CN) 내에서 출력 신호(MS)로서 초음파 펄스의 전송으로 된다. 이 제1 단계, 다시 말하면 전송 단계에 있어서, 드라이버 스테이지(DR)는 초음파 송신 주파수에 대응하는, 측정 자극들을 초음파 변환기(TR)에 적용한다. 드라이버 스테이지(DR)는 그후 에너지를 초음파 변환기(TR)로 이동시킨다.
제2, 시간적으로 후속하는 단계, 다시 말하면 감쇠 단계(AP)에 있어서, 드라이버 스테이지(DR)는 여전히 진동하는 초음파 변환기의 진동 주파수에 반대로 향하는, 측정 자극을 초음파 변환기(TR)에 적용한다. 드라이버 스테이지(DR)는 그후 초음파 변환기(TR)로부터 에너지를 제거한다. 이 단계에서 초음파 변환기(TR)는 출력 신호(MS)를 감소하는 방출 진폭을 가지고 측정 시스템(SS) 외부의 외부 영역(ASS) 내의 초음파 측정 채널(CN)로 방출한다. 통상적으로 측정 시스템(SS) 외부의 외부 영역(ASS) 내의 초음파 채널(CN) 내에 위치되는 하나 또는 그 이상의 물체들이 있는데, 이 물체들은 통상적으로 초음파 측정 신호의 심하게 댐핑되고, 지연되고 왜곡된 에코를 생성한다. 이것은 초음파 수신 신호(ES)로서 이하에서 지칭될 것이다.
수신 단계(EP)인 제3 단계에 있어서, 초음파 변환기(TR)는 드라이버 스테이지(DR)에 의해 구동되지 않는다. 드라이버 스테이지(DR)는 초음파 변환기(TR)로부터 어떠한 에너지도 제거하지 않고, 또한 어떠한 에너지도 초음파 변환기(TR)로 이동시키지 않는다. 이 단계, 다시 말하면 수신 단계(EP)에 있어서, 초음파 변환기(TR)는 수신 신호(초음파 수신 신호)(ES)로서 초음파 에코를 매우 잘 수신할 수 있다. 초음파 변환기(TR)는 초음파 수신 신호(ES)에 의해 진동으로 설정되고 그 압전 특성으로 인해 제3 아날로그 신호(S3)를 생성한다. 제3 아날로그 신호(S3)는 다수의 아날로그 서브-신호들(S3a, S3b)로 구성될 수 있다.
아날로그 멀티플렉서(AMX)는 측정 시스템(SS)의 미리 정의된 모드에서 제4 아날로그 신호(S4)로서 제3 아날로그 신호(S3)를 통해 연결한다. 아날로그 멀티플렉서(AMX)에 의해 통해 연결되는 신호는 측정 시스템(SS)의 모드에 종속한다. 아날로그 멀티플렉서(AMX)는 통상적으로 제어 장치(CTR)에 의해 제어되는데, 이것은 바람직하게 측정 시스템(SS)의 모드 및 구성을 제어하고 감시한다. 여기서 물론, 제4 아날로그 신호(S4)의 모든 서브-신호들이 측정 시스템(SS)의 모든 모드들에서 능동적일 필요는 없다.
아날로그 입력 회로(AS)는 제4 아날로그 신호(S4)를 수신한다. 이 수신은 제어 신호(S0) 및 측정 시스템(SS)의 모드 뿐만 아니라 다른 인자들에 따라 다를 수 있다. 아날로그 입력 회로(AS)에 의한 수신이 발생하는 정확한 방식은 바람직하게 대응하는 제어 신호들(미도시)을 이용해 제어 장치(CTR)에 의해 구체화된다. 아날로그 입력 회로(AS) 내에서의 수신 기법은 바람직하게 이용되는 자극 또는 디지털 신호 생성 유닛(DSO) 및 드라이버 스테이지(DR)에 의해 생성되는, 측정 또는 테스트 신호와 관련이 있고, 또한 측정 시스템(SS)의 구성은 바람직하게 제어 장치(CTR)에 의해 설정된다. 예를 들어, 미리 정의된 자극 및 유용한, 측정 및 테스트 신호들에 건별로 구체적으로 아날로그 필터들, 레벨들, 증폭기들 등을 조정하는 것이 가능하다. 이 조정(adaptation)은 바람직하게 제어 장치(CTR)에 의해 감시된다. 아날로그 입력 회로(AS)는 제4 아날로그 신호(S4)에 종속하여 제5 디지털 신호(S5)를 생성한다. 아날로그 입력 회로(AS)는 이로써 바람직하게 또한 아날로그-디지털 변환기(ADC)의 기능을 가진다. 제5 디지털 신호(S5)는 복수의 디지털 서브-신호들을 포함할 수 있다. 여기서 물론, 제5 디지털 신호(S5)의 모든 서브-신호들이 측정 시스템의 모든 모드들에서 반드시 능동적일 필요는 없다.
디지털 멀티플렉서(DMX)는 측정 시스템(SS)의 미리 정의된 모드에서 제6 디지털 신호(S6)로서 제5 디지털 신호(S5)를 전도한다. 제6 신호(S6)로서 디지털 멀티플렉서(DMX)에 의해 통해 연결되는 신호는 다시 측정 시스템(SS)의 모드에 종속한다. 디지털 멀티플렉서(DMX)는 통상적으로 제어 장치(CTR)에 의해 제어되는데, 이것은 바람직하게 측정 시스템(SS)의 모드 및 그 구성을 제어하고 감시한다. 여기서 물론, 제6 디지털 신호(S6)의 모든 서브-신호들이 측정 시스템의 모든 모드들에서 반드시 능동적일 필요는 없다.
디지털 입력 회로(DSI)는 측정 시스템(SS)의 모드에 종속하여 제6 디지털 신호(S6)를 수신한다. 신호가 디지털 입력 회로(DSI)에 의해 수신되는 정확한 방식은 바람직하게 대응하는 제어 신호들(미도시)을 이용해 제어 장치(CTR)에 의해 미리 정의된다. 디지털 입력 회로(DSI) 내에서의 수신 기법은 바람직하게 이용되는 자극 또는 디지털 신호 생성 유닛(DSO) 및 드라이버 스테이지(DR)에 의해 생성되는, 측정 또는 테스트 신호와, 또한 선택된 아날로그 입력 회로(AS) 내에서의 수신 기법 및 측정 시스템(SS)의 구성과 관련 있다. 예를 들어, 미리 정의된 자극 및 유용한, 측정 및 테스트 신호들에 디지털 필터들, 특히 정합 필터들, 및 디지털 신호 가공 방법들을 조정하고 또한 선택된 아날로그 입력 회로(AS) 내에서의 수신 기법을 건별로 구체적으로 조정하는 것이 가능하다. 이 조정(adaptation)은 바람직하게 제어 장치(CTR)에 의해 감시된다. 디지털 입력 회로(DSI)는 이로써 제7 디지털 신호(S7)를 생성하는데, 이것은 제6 디지털 신호(S6)에 종속하여, 이미 측정, 테스트 또는 다른 결과들을 포함해야 한다. 다른 결과들은 또한, 예를 들어 제어 장치(CTR)에서 오류 메세지일 수 있다. 하지만, 제어 장치(CTR)는 또한 측정 및 테스트 결과들을 목표 값들 또는 이 목표 값들에 대한 허용오차 간격들과 비교하여 적절하게 오류 메세지들을 생성할 수 있다. 디지털 입력 회로(DSI)는, 측정 시스템의 미리 결정된 모드들에서, 그러므로 신호 처리 기능을 가질 뿐만 아니라, 측정 시스템(SS)의 신호 처리 스트링이 알려진 시스템 구성을 가지고 미리 정의된 값 또는 미리 정의된 신호 시퀀스에 대응하는 디지털 신호 생성 유닛(DSO)의 자극에 대한 응답을 전달하는지 또는 미리 정의된 정도보다 더 많이 이로부터 벗어나지 않는지 조사를 위한 테스트 장치의 기능도 가질 수 있다. 여기서 물론, 제7 디지털 신호(S7)의 모든 서브-신호들이 측정 시스템의 모든 모드들에서 반드시 능동적일 필요는 없다.
이제 측정 시스템(SS)을 테스트할 수 있기 위해, 제안된 측정 시스템(SS)은 신호 경로 내에 2 개의 바이패스 경로들을 가진다.
제1 바이패스 신호 경로는 측정 유닛(TR), 다시 말하면 초음파 변환기(TR)를, 신호 경로로부터, 배제한다. 디지털 전자부품은 이로써 그 자체를 테스트할 수 있다. 측정 시스템(SS)의 이 제2 테스트 모드에 있어서 (제1 테스트 모드는 측정 유닛(TR), 다시 말하면 초음파 변환기(TR)를 포함한다), 제2 아날로그 신호(S2)는 바람직하게 측정 유닛(TR), 다시 말하면 초음파 변환기(TR) 앞에 직접 이용되고, 또한 아날로그 멀티플렉서(AMX)를 이용해 제3 아날로그 신호(S3) 대신 아날로그 입력 회로(AS) 로 도입된다. 하지만, 이것은 직접 발생하지 않는다. 일반적으로 아날로그 입력 회로(AS)의 입력에는 과변조(overmodulation)가 있다. 따라서, 제2 아날로그 신호(S2)는, 제4 아날로그 신호(S4)로서 아날로그 입력 회로(AS)로 공급되기 전에, 추가적으로 제안되는 아날로그 채널 시뮬레이션 유닛(ACS)에서 아날로그 멀티플렉서(AMX)에 의해 적어도 댐핑된다. 아날로그 채널 시뮬레이션 유닛(ACS)의 출력 신호는 제3 아날로그 테스트 신호(S3t)이다. 측정 시스템(SS)의 제2 테스트 모드에 있어서, 제3 아날로그 신호(S3) 대신 제3 아날로그 테스트 신호(S3t)가 제4 아날로그 신호(S4)로서 아날로그 입력 회로(AS)로 아날로그 멀티플렉서(AMX)에 의해 공급된다. 아날로그 채널 시뮬레이션 유닛(ACS)으로서, 구성가능한 신호 모델은 바람직하게 초음파 변환기(TR) 및 초음파 채널(CN)에 대한 신호 부분의 중요한 구성 경우들을 시뮬레이팅할 수 있는 전자적인 아날로그 회로로서 구현된다. 이것은 후속하는 신호 경로가, 본래 정확히 정의되지 않지만, 이를 기초하여 시뮬레이션될 수 있고, 또한 디지털 및 아날로그 회로 부분들의 기능이 중요한, 미리 정의된 경우들에 대하여 시뮬레이팅되는 측정 유닛(TR)에 의해 또는 시뮬레이팅되는 초음파 측정 채널(CN)에 의해 시뮬레이팅될 수 있다는 장점을 가진다. 시뮬레이팅되는 다양한 경우들이, 그 중에서도, 아날로그 채널 시뮬레이션 유닛(ACS)의 다양한 구성들에 의해, 생성된다. 예를 들어, 아날로그 채널 시뮬레이션 유닛(ACS) 내에서 다양한 댐핑들을 가능(enable)하게 하여, 측정 채널(CN), 다시 말하면 초음파 전송 채널(CN) 내에서 다양한 댐핑들을 제공할 수 있도록 하는 것이 가능하다. 초음파 전송 채널(CN) 내에서 물체들로부터의 서로 다른 거리들은, 예를 들어 디지털 신호 생성 유닛(DSO)을 이용해 대응하여 지연되는 신호들에 의해 시뮬레이팅될 수 있다. 추가적인 시뮬레이션 목표들도 물론 가능하다. 아날로그 채널 시뮬레이션 유닛(ACS)의 정확한 구성은 바람직하게 의도되는 목적 및 측정 시스템(SS)의 모드에 종속하는 신호들(미도시)을 이용해 제어 장치(CTR)에 의해 미리 정의된다. 측정 시스템(SS)의 제2 테스트 모드에 있어서의 테스트들에 대한 측정들에 있어서, 아날로그 회로 부분들은 한편으로는 그 매개변수들 측면에서는 제조 편차들이 제공되고 또한 다른 한편으로는 예를 들어 측정 결과들에 있어서의 편차들로 이어질 수 있는, 예측불가한 작동 온도와 같은 요동치는 주변 매개변수들에 노출되기 때문에, 측정 결과들은 구체적인 불확실성에 연관된다. 그러므로, 제2 테스트 모드에 있어서, 측정 시스템(SS)의 신호 응답을 평가할 때 목표/실제 비교는 바람직하게 항상 정확한 개별 값 측면에서가 아니라, 신호 응답의 특성 값들에 대한 허용오차 간격 측면에서 수행된다.
제2 바이패스는 측정 유닛(TR)의 아날로그 부분들을 신호 스트링으로부터 배제한다. 디지털 전자부품은 이로써 그 자체를 테스트할 수 있다. 측정 시스템(SS)의 이 제3 테스트 모드에 있어서, 제1 디지털 신호(S1)는 바람직하게 드라이버 스테이지(DR), 다시 말하면 디지털-아날로그 변환기 바로 앞에 이용되고, 또한 디지털 멀티플렉서(DMX)를 이용해 제5 디지털 신호(S5) 대신 디지털 입력 회로(DSI)로 도입된다. 하지만, 이것은 여기서 물론 통상적으로 직접 발생하지 않는다. 제2 테스트 모드에서와 유사하게, 제1 디지털 신호(S1)는, 제6 디지털 신호(S6)로서 디지털 입력 회로(DSI)로 공급되기 전에, 추가적으로 제안되는 디지털 채널 시뮬레이션 유닛(DCS)에서 디지털 멀티플렉서(DMX)에 의해 적절하게 변형된다. 디지털 채널 시뮬레이션 유닛(DCS)의 출력 신호는 제5 디지털 테스트 신호(S5t)이다. 측정 시스템(SS)의 제3 테스트 모드에 있어서, 제5 디지털 신호(S5) 대신 제5 디지털 테스트 신호(S5t)가 제6 디지털 신호(S6)로서 디지털 입력 회로(DSI)로 디지털 멀티플렉서(DMX)에 의해 공급된다. 하지만, 여기서 제1 디지털 신호(S1)를 통해 제5 디지털 테스트 신호(S5t)로서 디지털 채널 시뮬레이션 유닛(DCS)에 의해 제6 디지털 신호(S6)까지 루프도는 것에 의해 제3 테스트 모드에서 측정 시스템(SS)의 미리 결정된 구성들에 있어서 제1 디지털 신호(S1)를 복사하는 것이 명백히 가능하다. 이러한 측면에서, 디지털 채널 시뮬레이션 유닛(DSI)은 또한 와이어 브리지들만으로 - 즉 제1 디지털 신호(S1)와 제5 디지털 테스트 신호(S5t) 사이의 직접 연결로 구성될 수 있다. 전자적인 디지털 회로로서 구성가능한 신호 모델은 바람직하게 다시 디지털 채널 시뮬레이션 유닛(DCS)으로서 구현되고 또한 드라이버 스테이지(DR), 초음파 변환기(TR), 초음파 채널(CH), 및 아날로그 입력 회로(AS) 및 다른 보조적인 회로들을 거쳐 이동하는 신호 부분의 중요한 구성 경우들을 시뮬레이팅할 수 있다. 디지털 채널 시뮬레이션 유닛(DCS)의 정확한 구성은 바람직하게 의도되는 목적 및 측정 시스템(SS)의 모드에 종속하여, 신호들(미도시)을 이용해 제어 장치(CTR)에 의해 미리 정의된다. 이것은 후속하는 신호 경로가, 본래 정확히 정의되지 않지만, 이를 기초하여 시뮬레이션될 수 있고, 또한 디지털 회로 부분들의 기능이 중요한, 미리 정의된 경우들에 대하여 시뮬레이팅되는 측정 유닛(TR)에 의해 및 시뮬레이팅되는 초음파 측정 채널(CN)에 의해 정확히(EXACTLY) 시뮬레이팅될 수 있다는 장점을 가진다. 시뮬레이팅되는 다양한 경우들이 디지털 채널 시뮬레이션 유닛(DCS)의 다양한 구성들에 의해 여기서 생성된다. 예를 들어, 후속하는 신호 경로의 다양한 결함있는 및 결함없는 신호 응답들을 시뮬레이션하고 또한 디지털 입력 회로의 정확한 응답(correct response)을 조사하는 것이 가능하다. 추가적인 시뮬레이션 목표들도 물론 가능하다. 측정 시스템(SS)의 제3 테스트 모드에 있어서의 테스트들에 대한 측정들에 있어서, 측정 결과들은 어떠한 불확실성과도 연관되지 않고 이로써 정확하다. 디지털 회로 부분들은 상대적으로 이러한 제조 편차들 및 이러한 주변 매개변수들의 편차들에는 영향을 받지 않는다. 제3 테스트 모드에 있어서 측정 시스템의 신호 응답을 평가할 때 목표/실제 비교는 항상 정확한 값들 측면에서 수행된다.
디지털 입력 회로(DSI)는 측정 및 테스트 결과들 뿐만 아니라 제어 장치(CTR)에서 생성되는 오류 메세지들을 제7 디지털 신호(S7)를 이용해 시그널링하는데, 이 신호는 복수의 디지털 서브-신호들을 포함할 수 있다.
도 2는 도 1에 대응하는데, 이때 송신기(UEB)가 측정 유닛(TR), 다시 말하면 초음파 측정 시스템과 드라이버 스테이지(DR) 사이에 삽입되어 있다. 이 예에 있어서 제3 아날로그 신호(S3)는 송신기(UEB)의 2차 측 상에서 제거되는 한편, 이 예에 있어서 제2 아날로그 신호(S2)는 송신기(UEB)의 1차 측 상에 연결된다. 작동 모드에서 및 제1 테스트 모드에서, 송신기(UEB)와 초음파 변환기(TR)의 협력은 아날로그 입력 회로(AS) 및 디지털 입력 회로(DSI)을 이용해 감시되고 평가될 수 있다.
도 3은 도 2에 대응하는데, 제1 테스트 모드에서 및 작동 모드에서의 능동 신호 경로가 진하게 표시되어 있다. 초음파 센서 시스템의 측정 값들은 이러한 방식으로, 종래 기술에 따라서, 작동 모드에서 획득된다. 도시된 것은 그러므로 측정 시스템(SS)이 그 자체를 테스팅하지 않을 때 신호 경로를 보여준다. 이 신호 경로는 또한 제1 테스트 모드에서 선택된다. 이 제1 테스트 모드에서 초음파 변환기(TR)는 적절하게 자극되고, 또한 초음파 변환기의 응답이 측정된다. 이를 위해, 제3 아날로그 신호(S3)의 상수 성분, 진폭 및 위상은 예를 들어 서로 다른 자극 주파수들에서 그리고 서로 다른 자극 패턴들로 분석될 수 있다. 예를 들어, 위상 점프에 대한 응답이 검출될 수 있다. 이것은 또한 초음파 측정 채널의 특성들에 종속하기 때문에, 초음파 변환기(TR)의 임피던스의 검출은 특히 유리하다. 예를 들어, 초음파 변환기(TR)가 결빙되면, 그 음향 임피던스도 이로써 변하고, 이에 따라 그 전기적 임피던스도 변한다.
도 4는 도 2에 대응하는데, 제2 테스트 모드에서의 능동 신호 경로가 진하게 표시되어 있다.
도 5는 도 2에 대응하는데, 제3 테스트 모드에서의 능동 신호 경로가 진하게 표시되어 있다.
도 6은 도 2에 대응하는데, 제2 아날로그 신호(S2)가 제2 비교기(C2)의 형태로 비교 유닛을 이용해 작동 동안 감시되고, 또한 제3 아날로그 신호(S3)가 제3 비교기(C3)의 형태로 비교 유닛을 이용해 작동 동안 감시되는 차이를 가진다. 이 감시는 여기서 비교기들(C2, C3)이 최대 값들 또는 최소 값들 또는 양들을 이들의 개별적인 기준 값들(Ref2, Ref3)과 비교하도록 설계될 수 있다. 특정 아날로그 신호(S2, S3)의 값의 대응하는 기준 값(Ref2, Ref3)과의 비교는 특히 바람직하다. 이 기준 값(Ref2, Ref3)이 오버슈트(overshoot)되면, 대응하는 비교 결과 신호(v2, v3)는 이로써 생성된다. 이 비교 결과 신호(v2, v3)는 예를 들어 상위 유닛에 또는 제어 장치(CTR)에 또는 디지털 입력 회로(DSI)에 직접 전도될 수 있다. 하지만, 제어 장치(CTR)에 의한 관련된 비교 결과 신호(v2, v3)의 평가가 바람직하다. 이것은 바람직하게 비교 결과 신호들(v2, v3)을 평가하고, 적절하게, 적합한 상태 메세지들 또는 오류 메세지들을 생성하는데, 이것은 데이터 인터페이스(IO)를 통해 상위 유닛(예를 들어 차량 내의 제어 유닛)으로 전달된다. 도 6의 예에 있어서, 제2 비교기(C2)는 제2 아날로그 신호(S2)의 레벨의 값을 제2 기준 값(Ref2)과 비교하고 이 비교에 따라서 제2 비교 결과 신호(v2)를 생성한다. 비교 결과 신호의 극성(polarity)은, 바람직하게 디지털 신호이고, 논리적 의미에만 종속하기 때문에, 무관하다. 예를 들어, 제2 아날로그 신호(S2)의 최소 진폭을 점검하는 것은, 초음파 변환기(TR)가 드라이버 스테이지(DR)로부터 에너지를 수신하는, 전송 시퀀스의 제1 단계에서 편리하다.
제2 아날로그 신호(S2)의 순간 값은 그러므로 제2 기준 값(Ref2)을 오버슈트해야 한다. 하지만, 제2 아날로그 신호(S2)가 일반적으로 펄스 신호이기 때문에, 이 오버슈트는 펄스 동안 기대될 뿐이고 이로써 그 때에만 점검될 수 있다. 이러한 측면에서, 측정 값들의 적절한 동기화가 제공되어야 한다. 반대로, 기준 값은 펄스가 제2 아날로그 신호(S2)에 대하여 존재하지 않는 이 때에는 언더슈트되지 않아야 한다. 그러므로 드라이버 스테이지(TR)에 의한 초음파 변환기(TR)의 또는 송신기(UEB)의 정확한 제어를 점검할 수 있기 위해서는, 하나의 제2 기준 값(Ref2) 대신, 복수의 제2 기준 값들을 제공하는 것이 편리할 수 있다. 이 점검의 시간 제어는 별도의 테스트 장치에 의해 또는 예를 들어 디지털 신호 생성 유닛(DSO) 또는 제어 장치(CTR)에 의해 구현될 수 있다.
제3 아날로그 신호(S3)의 순간 값은 그러므로 제3 기준 값(Ref3)을 오버슈트해야 한다. 하지만, 제3 아날로그 신호(S3)가 일반적으로 사인 곡선의 진동이기 때문에, 이 오버슈트는 파형 마루들(wave crests)의 최대들 동안 기대될 뿐이고 이로써 그 때에만 점검될 수 있다. 하지만, 제3 아날로그 신호(S3)는 균등 값들 가질 수 있다. 그러므로 여기서 파형 마루들의 최대 뿐만 아니라 파형 골들(xave troughs)의 최소들을 점검하는 것이 편리하다. 그러므로 제3 아날로그 신호(S3)의 순간 값은 다른 제3 기준 값(Ref3)을 언더슈트해서는 안된다. 이러한 측면에서, 정확한 위상 위치를 가지고 미리 결정된 때에서 송신기(UEB)와 협력하는, 초음파 변환기(TR)의 정확한 기능을 점검할 수 있기 위해서는, 2 개의 서로 다른 제3 기준 값들(Ref3)을 2 개의 제3 비교기들(C3)에 제공하는 것이 편리할 수 있다. 이 점검의 시간 제어는 다시 별도의 테스트 장치에 의해 또는 예를 들어 디지털 신호 생성 유닛(DSO) 또는 제어 장치(CTR)에 의해 구현될 수 있다.
도 7은 2차 측 상에 3 개의 1차 연결들(S2a, S2b, S2c) 및 2 개의 2차 연결들(S3a, S3b), 및 2차 측 상에 연결된 초음파 변환기(TR)를 가지는, 3-단계 1차 측을 갖는, 송신기(UEB)의 가능한 일 실시예를 대략적으로 보여준다. 초음파 변환기(TR)는, 서브-구성요소들로서, 변환기 저항(RTR), 변환기 커패시터(CTR), 및 내부 초음파 변환기(TRi)를 포함하는데, 이것은 압전 진동 요소를 포함하고 또한 출력 신호(MS) 및 수신된 초음파 수신 신호(ES)를 방출한다. 이 예에 있어서 1차 측 상의 송신기(UEB)는 대칭적인 중앙 탭(centre tap)을 가지는데, 이것은 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 연결되어 있다. 송신기(UEB)의 다른 1차-측 연결들 중 하나는 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)에 연결된다. 송신기(UEB)의 제3 1차-측 연결은 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)에 연결된다. 2차 측 상에서는, 모든 구성요소들(UEB, RTR, CTR, TRi)은 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)와 제3 아날로그 신호(S3)의 제2 서브-신호(S3b) 사이에 병렬로 연결된다. 이것은 공진 회로로 귀결되는데, 내재하는 진동 주파수 및 품질은 2차-측 요소들 및 1차-측 제어에 달려 있다. 이 공진 회로의 진동 특성들은 단락 회로들 및 라인 파손들이 발생한 때에 변경되고 또한 검출될 수 있다.
도 8은 도 2에 대응하는데, 제2 아날로그 신호(S2)가 3 단계이고 제3 아날로그 신호(S3)가 2-단계인 차이를 가지고, 이때 제3 아날로그 신호(S3)는 비교 유닛들에 의해 작동 동안 감시된다. 이 예에 있어서 제3 아날로그 테스트 신호(S3t)는 그러므로 유사하게 제1 서브-신호(S3ta) 및 제2 서브-신호(S3tb)를 갖는, 2-단계이다. 아날로그 채널 시뮬레이션 유닛(ACS)은 그후 측정 시스템(SS)이 제2 테스트 모드에 있을 때 제2 아날로그 신호(S2)의 제1 서브-신호(S2a) 및 제2 아날로그 신호(S2)의 제2 서브-신호(S2b) 및 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)로부터 제3 아날로그 테스트 신호(S3t)의 제1 서브-신호(S3ta) 및 제3 아날로그 테스트 신호(S3t)의 제2 서브-신호(S3tb)를 생성한다. 송신기(UEB) 및 초음파 변환기(TR)는 여기서 도 7에 대응해야 하고 또한 이에 따라 연결되어야 한다.
제1 차동 증폭기(D1)는 예를 들어 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)의 매개변수 값 및 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)의 매개변수 값으로부터의 차를 설립하는 것에 의해 제1 차 신호(d1)를 형성한다. 예를 들어, 이것은 기준 전위에 대한 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)와 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)의 전기적 전위의 순간 값들 사이의 차의 간단한 설립일 수 있다. 이 경우에 있어서, 제1 차 신호(d1)는 기준 전위에 대한 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)와 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)의 전기적 기준 전위의 순간 값들 사이의 전압 차의 값을 구성한다. 다른 적용들에 있어서, 바람직하게 공통의 기준 전위에 대한 전기적 전위 값들을 비교하는 대신, 전류 값들이 또한 비교될 수 있다.
제1 비교기(C1)는 제1 차 신호(d1)의 순간 값을 제1 기준 값(Ref1)과 비교하고 제1 비교 결과 신호(v1)를 형성한다. 이전과 같이, 초음파 전송 시퀀스 내의 소정의 때들에서 오버슈트들을 검출하고 다른 때들에서 언더슈트들을 검출하는 것은 편리할 수 있다. 그러므로 이 서로 다른 때들 및 시간에 있어서의 순간들에 대하여 복수의 제1 기준 값들(Ref1)을 제공하는 것이 편리할 수 있는데, 제1 기준 값들은 바람직하게 서로 달라야 한다. 별도의 제1 비교기(C1)는 이 제1 기준 값들(Ref1) 각각에 대하여 선택적으로 제공될 수 있고, 이 비교기들 각각은 연관된 제1 비교 결과 신호(v1)를 생성한다. 제1 비교 결과 신호들(v1)은 바람직하게 제어 장치(CTR) 또는 디지털 입력 회로(DSI)에 의해 평가된다. 제1 비교 결과 신호들(v1)이 유효하고 또한 평가되어야 하는 시간에 있어서의 순간들은 바람직하게 디지털 신호 생성 유닛(DSO) 또는 제어 장치(CTR)에 의해 정의된다.
제2 비교기(C2)는 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)의 순간 값을 제2 기준 값(Ref2)과 비교하고 제2 비교 결과 신호(v2)를 형성한다. 이전과 같이, 초음파 전송 시퀀스 내의 소정의 때들에서 오버슈트들을 검출하고 다른 때들에서 언더슈트들을 검출하는 것은 편리할 수 있다. 그러므로 이 서로 다른 때들 및 시간에 있어서의 순간들에 대하여 복수의 제2 기준 값들(Ref2)을 제공하는 것이 편리할 수 있는데, 제2 기준 값들은 바람직하게 서로 달라야 한다. 별도의 제2 비교기(C2)는 이 제2 기준 값들(Ref2) 각각에 대하여 선택적으로 제공될 수 있고, 이 비교기들 각각은 연관된 제2 비교 결과 신호(v2)를 생성한다. 제2 비교 결과 신호들(v2)은 바람직하게 제어 장치(CTR) 또는 디지털 입력 회로(DSI)에 의해 평가된다. 제2 비교 결과 신호들(v2)이 유효하고 또한 평가되어야 하는 시간에 있어서의 순간들은 바람직하게 디지털 신호 생성 유닛(DSO) 또는 제어 장치(CTR)에 의해 정의된다.
제3 비교기(C3)는 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)의 순간 값을 제3 기준 값(Ref3)과 비교하고 제3 비교 결과 신호(v3)를 형성한다. 이전과 같이, 예를 들어 초음파 전송 시퀀스 내의 소정의 때들에서 오버슈트들을 검출하고 다른 때들에서 언더슈트들을 검출하는 것은 편리할 수 있다. 그러므로 이 서로 다른 때들 및 시간에 있어서의 순간들에 대하여 복수의 제3 기준 값들(Ref3)을 제공하는 것이 편리할 수 있는데, 제3 기준 값들은 바람직하게 서로 달라야 한다. 별도의 제3 비교기(C3)는 이 제3 기준 값들(Ref3) 각각에 대하여 선택적으로 제공될 수 있고, 이 비교기들 각각은 연관된 제3 비교 결과 신호(v3)를 생성한다. 제3 비교 결과 신호들(v3)은 바람직하게 제어 장치(CTR) 또는 디지털 입력 회로(DSI)에 의해 평가된다. 제3 비교 결과 신호들(v3)이 유효하고 또한 평가되어야 하는 시간에 있어서의 순간들은 바람직하게 디지털 신호 생성 유닛(DSO) 또는 제어 장치(CTR)에 의해 정의된다.
도 9는 도 2에 대응하는데, 제2 아날로그 신호(S2)가 3-단계이고 또한 스타 구성(star configuration)에서 비교 유닛들을 이용해 작동 동안 감시되고, 제3 아날로그 신호(S3)가 2-단계인 차이를 가진다.
제4 비교기(C4)는 제2 서브-신호(S2b)의 순간 값을 제4 기준 값(Ref4)과 비교하고 제4 비교 결과 신호(v4)를 형성한다. 이전과 같이, 예를 들어 초음파 전송 시퀀스 내의 소정의 때들에서 오버슈트들을 검출하고 다른 때들에서 언더슈트들을 검출하는 것은 편리할 수 있다. 그러므로 이 서로 다른 때들 및 시간에 있어서의 순간들에 대하여 복수의 제4 기준 값들(Ref4)을 제공하는 것이 편리할 수 있는데, 제4 기준 값들은 바람직하게 서로 달라야 한다. 별도의 제4 비교기(C4)는 이 제4 기준 값들(Ref4) 각각에 대하여 선택적으로 제공될 수 있고, 이 비교기들 각각은 연관된 제4 비교 결과 신호(v4)를 생성한다. 제4 비교 결과 신호들(v4)은 바람직하게 제어 장치(CTR) 또는 디지털 입력 회로(DSI)에 의해 평가된다. 제4 비교 결과 신호들(v4)이 유효하고 또한 평가되어야 하는 시간에 있어서의 순간들은 바람직하게 디지털 신호 생성 유닛(DSO) 또는 제어 장치(CTR)에 의해 정의된다.
제5 비교기(C5)는 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)의 순간 값을 제5 기준 값(Ref5)과 비교하고 제5 비교 결과 신호(v5)를 형성한다. 이전과 같이, 예를 들어 초음파 전송 시퀀스 내의 소정의 때들에서 오버슈트들을 검출하고 다른 때들에서 언더슈트들을 검출하는 것은 편리할 수 있다. 그러므로 이 서로 다른 때들 및 시간에 있어서의 순간들에 대하여 복수의 제5 기준 값들(Ref5)을 제공하는 것이 편리할 수 있는데, 제5 기준 값들은 바람직하게 서로 달라야 한다. 별도의 제5 비교기(C4)는 이 제5 기준 값들(Ref5) 각각에 대하여 선택적으로 제공될 수 있고, 이 비교기들 각각은 연관된 제5 비교 결과 신호(v5)를 생성한다. 제5 비교 결과 신호들(v5)은 바람직하게 제어 장치(CTR) 또는 디지털 입력 회로(DSI)에 의해 평가된다. 제5 비교 결과 신호들(v5)이 유효하고 또한 평가되어야 하는 시간에 있어서의 순간들은 바람직하게 디지털 신호 생성 유닛(DSO) 또는 제어 장치(CTR)에 의해 정의된다.
제6 비교기(C6)는 제2 아닐로그 신호(S2)의 제1 서브-신호(S2a)의 순간 값을 제6 기준 값(Ref6)과 비교하고 제6 비교 결과 신호(v6)를 형성한다. 이전과 같이, 예를 들어 초음파 전송 시퀀스 내의 소정의 때들에서 오버슈트들을 검출하고 다른 때들에서 언더슈트들을 검출하는 것은 편리할 수 있다. 그러므로 이 서로 다른 때들 및 시간에 있어서의 순간들에 대하여 복수의 제6 기준 값들(Ref6)을 제공하는 것이 편리할 수 있는데, 제6 기준 값들은 바람직하게 서로 달라야 한다. 별도의 제6 비교기(C6)는 이 제6 기준 값들(Ref6) 각각에 대하여 선택적으로 제공될 수 있고, 이 비교기들 각각은 연관된 제6 비교 결과 신호(v6)를 생성한다. 제6 비교 결과 신호들(v6)은 바람직하게 제어 장치(CTR) 또는 디지털 입력 회로(DSI)에 의해 평가된다. 제6 비교 결과 신호들(v6)이 유효하고 또한 평가되어야 하는 시간에 있어서의 순간들은 바람직하게 디지털 신호 생성 유닛(DSO) 또는 제어 장치(CTR)에 의해 정의된다.
도 10은 도 2에 대응하는데, 제2 아날로그 신호(S2)가 3 단계이고 또한 델타 구성에서 비교 유닛들을 이용해 작동 동안 감시되고, 제3 아날로그 신호(S3)가 2-단계인 차이를 가진다.
제2 차동 증폭기(D2)는 예를 들어 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)의 매개변수 값 및 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)의 매개변수 값으로부터의 차를 설립하는 것에 의해 제2 차 신호(d2)를 형성한다. 예를 들어, 이것은 기준 전위에 대한 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)와 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)의 전기적 전위의 순간 값들 사이의 차의 간단한 설립일 수 있다. 이 경우에 있어서, 제2 차 신호(d2)는 기준 전위에 대한 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)와 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)의 전기적 전위의 순간 값들 사이의 전압 차의 값을 구성한다. 다른 적용들에 있어서, 바람직하게 공통의 기준 전위에 대한 전기적 전위 값들을 비교하는 대신, 전류 값들이 또한 비교될 수 있다.
제10 비교기(C10)는 제2 차 신호(d2)의 순간 값을 제7 기준 값(Ref7)과 비교하고 제10 비교 결과 신호(v10)를 형성한다. 이전과 같이, 예를 들어 초음파 전송 시퀀스 내의 소정의 때들에서 오버슈트들을 검출하고 다른 때들에서 언더슈트들을 검출하는 것은 편리할 수 있다. 그러므로 이 서로 다른 때들 및 시간에 있어서의 순간들에 대하여 복수의 제7 기준 값들(Ref7)을 제공하는 것이 편리할 수 있는데, 제7 기준 값들은 바람직하게 서로 달라야 한다. 별도의 제10 비교기(C10)는 이 제7 기준 값들(Ref7) 각각에 대하여 선택적으로 제공될 수 있고, 이 비교기들 각각은 연관된 제10 비교 결과 신호(v10)를 생성한다. 제10 비교 결과 신호들(v10)은 바람직하게 제어 장치(CTR) 또는 디지털 입력 회로(DSI)에 의해 평가된다. 제10 비교 결과 신호들(v10)이 유효하고 또한 평가되어야 하는 시간에 있어서의 순간들은 바람직하게 디지털 신호 생성 유닛(DSO) 또는 제어 장치(CTR)에 의해 정의된다.
제3 차동 증폭기(D3)는 예를 들어 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)의 매개변수 값 및 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)의 매개변수 값으로부터의 차를 설립하는 것에 의해 제3 차 신호(d3)를 형성한다. 예를 들어, 이것은 기준 전위에 대한 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)와 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)의 전기적 전위의 순간 값들 사이의 차의 간단한 설립일 수 있다. 이 경우에 있어서, 제3 차 신호(d3)는 기준 전위에 대한 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)와 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)의 전기적 전위의 순간 값들 사이의 전압 차의 값을 구성한다. 다른 적용들에 있어서, 바람직하게 공통의 기준 전위에 대한 전기적 전위 값들을 비교하는 대신, 전류 값들이 또한 비교될 수 있다.
제11 비교기(C11)는 제3 차 신호(d3)의 순간 값을 제8 기준 값(Ref8)과 비교하고 제11 비교 결과 신호(v11)를 형성한다. 이전과 같이, 예를 들어 초음파 전송 시퀀스 내의 소정의 때들에서 오버슈트들을 검출하고 다른 때들에서 언더슈트들을 검출하는 것은 편리할 수 있다. 그러므로 이 서로 다른 때들 및 시간에 있어서의 순간들에 대하여 복수의 제8 기준 값들(Ref8)을 제공하는 것이 편리할 수 있는데, 제8 기준 값들은 바람직하게 서로 달라야 한다. 별도의 제11 비교기(C11)는 이 제8 기준 값들(Ref8) 각각에 대하여 선택적으로 제공될 수 있고, 이 비교기들 각각은 연관된 제11 비교 결과 신호(v11)를 생성한다. 제11 비교 결과 신호들(v11)은 바람직하게 제어 장치(CTR) 또는 디지털 입력 회로(DSI)에 의해 평가된다. 제11 비교 결과 신호들(v11)이 유효하고 또한 평가되어야 하는 시간에 있어서의 순간들은 바람직하게 디지털 신호 생성 유닛(DSO) 또는 제어 장치(CTR)에 의해 정의된다.
제4 차동 증폭기(D4)는 예를 들어 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)의 매개변수 값 및 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)의 매개변수 값으로부터의 차를 설립하는 것에 의해 제4 차 신호(d4)를 형성한다. 예를 들어, 이것은 기준 전위에 대한 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)와 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)의 전기적 전위의 순간 값들 사이의 차의 간단한 설립일 수 있다. 이 경우에 있어서, 제4 차 신호(d4)는 기준 전위에 대한 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)와 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)의 전기적 전위의 순간 값들 사이의 전압 차의 값을 구성한다. 다른 적용들에 있어서, 바람직하게 공통의 기준 전위에 대한 전기적 전위 값들을 비교하는 대신, 전류 값들이 또한 비교될 수 있다.
제12 비교기(C12)는 제4 차 신호(d4)의 순간 값을 제9 기준 값(Ref9)과 비교하고 제12 비교 결과 신호(v12)를 형성한다. 이전과 같이, 예를 들어 초음파 전송 시퀀스 내의 소정의 때들에서 오버슈트들을 검출하고 다른 때들에서 언더슈트들을 검출하는 것은 편리할 수 있다. 그러므로 이 서로 다른 때들 및 시간에 있어서의 순간들에 대하여 복수의 제9 기준 값들(Ref9)을 제공하는 것이 편리할 수 있는데, 제9 기준 값들은 바람직하게 서로 달라야 한다. 별도의 제12 비교기(C12)는 이 제9 기준 값들(Ref9) 각각에 대하여 선택적으로 제공될 수 있고, 이 비교기들 각각은 연관된 제12 비교 결과 신호(v12)를 생성한다. 제12 비교 결과 신호들(v12)은 바람직하게 제어 장치(CTR) 또는 디지털 입력 회로(DSI)에 의해 평가된다. 제12 비교 결과 신호들(v12)이 유효하고 또한 평가되어야 하는 시간에 있어서의 순간들은 바람직하게 디지털 신호 생성 유닛(DSO) 또는 제어 장치(CTR)에 의해 정의된다.
도 11은 작동 모드에서 초음파 버스트 전송 동안 중요한 신호들(d1, S2c, S2a, S2b, S5)의 시간적 추이를 보여준다. 이하를 명확하게 알 수 있다:
1. 전송 주파수의 제1 단계, 전송 단계(SP)에서, 드라이버 스테이지가 초음파 변환기(TR)를 구동시키고, 출력 신호(MS)는 초음파 변환기에 의해 전송되고; 또한
2. 전송 시퀀스의 제2 단계, 다시 말하면 감쇠 단계에서, 드라이버 스테이지가 초음파 변환기(TR)로부터 에너지를 제거하고 또한 그 기계적 진동은 댐핑되고, 또한
3. 수신 단계(EP), 여기서 초음파 변환기(TR)는 출력 신호(MS)의 에코를 수신할 수 있다.
이하가 또한 도시되어 있다:
1. 제1 차 신호(d1), 이것은 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)와 제3 아날로그 신호(S3)의 제2 서브-신호(S3b) 사이의 전기적 전위 차의 진폭 차를 재현하고, 또한
2. 제2 아날로그 신호(S2)의 제3 서브-신호(S2c), 이것은 송신기(UEB)의 중앙 탭에서의 전기적 전위의 레벨을 재현하고, 또한
3. 제2 아날로그 신호(S2)의 제1 서브-신호(S2a), 이것은 송신기(UEB)의 제1 연결에서의 전기적 전위의 레벨을 재현하고, 또한
4. 제2 아날로그 신호(S2)의 제2 서브-신호(S2b), 이것은 송신기(UEB)의 제2 연결에서의 전기적 전위의 레벨을 재현하고, 또한
5. 제5 디지털 신호(S5)의 디지털화된 값, 이것은 아날로그 증폭되고, 필터링되고 디지털화된 값을 재현한다.
도 12는 도 11의 시간적 확대에 대응하는데, 이때 전송 단계(SP)에서의 상세사항은 시간적으로 국한되어 있다.
도 13은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(S2c, S2a, S2b, S5)을 보여주는데, 이때 단락 회로는 이제 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)와 제3 아날로그 신호(S3)의 제2 서브-신호(S3b) 사이 내부 초음파 변환기(TRi)에 존재한다.
증상들
초음파 변환기는 정확하게 진동하지 않는다. 따라서, 주파수 측정 및 감쇠 시간의 측정은 디지털 입력 회로(DSI)에 의해 얻어질 수 있다. 제안된 장치를 이용해, 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)가 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)에 연결되는, 단락된 초음파 변환기(TR)의 경우가, 확인될 수 있다.
도 14는 도 13의 시간적 확대에 대응한다.
도 15는 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(S2c, S2a, S2b, S5)을 보여주는데, 이때 내부 초음파 변환기(TRi)는 이제 연결되지 않는다. 다시 말하면, 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)와 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)는 초음파 변환기(TR)에 연결되지 않는다.
증상들
초음파 변환기는 정확하게 진동하지 않는다. 따라서, 감쇠 시간의 측정은 디지털 입력 회로(DSI)에 의해 얻어질 수 있다. 제안된 장치를 이용해, 연결되지 않은 내부 초음파 변환기(TRi)의 경우가, 이로써 확인될 수 있다.
도 16은 도 15의 시간적 확대에 대응한다.
도 17은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 송신기(UEB)는 이제 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)에의 연결을 이용해 2차 측 상에 연결되지 않는다.
증상들
연결되지 않는 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)는 내부 초음파 변환기(TRi)에 에너지가 충분히 공급되지 않음을 의미한다. 이 오류는 그러므로 감쇠 시간 및 진동 주파수의 평가에 의해 검출가능하다.
도 18은 도 17의 시간적 확대에 대응한다.
도 19는 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 송신기(UEB)는 이제 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)에의 연결을 이용해 2차 측 상에 연결되지 않는다.
증상들
연결되지 않는 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)는 내부 초음파 변환기(TRi)에 에너지가 충분히 공급되지 않음을 의미한다. 이 오류는 그러므로 감쇠 시간 및 진동 주파수의 평가를 이용해 다시 검출가능하다.
도 20은 도 19의 시간적 확대에 대응한다.
도 21은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 송신기(UEB)는 이제 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)에의 연결을 이용해 1차 측 상에 연결되지 않는다.
증상들
연결되지 않는 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)는 초음파 변환기(TR)에 에너지가 충분히 공급되지 않음을 의미한다. 하지만, 이 오류는 감쇠 시간 및 진동 주파수의 평가를 이용해 검출가능하지 않다.
제6 비교기(C6)는 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)에서(도 9 참조) 제6 기준 값(Ref6)과의 비교에 의해 전송 단계(SP)에서 및/또는 수신 단계(EP)에서 이 제6 기준 값(Ref6)의 연속적인 언더슈팅을 검출할 수 있고 이로써 송신기(UEB)는 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)에의 연결을 이용해 2차 측 상에 연결되지 않는다고 결론낼 수 있다. 대응하는 제6 비교 신호(v6)의 설정은 (시스템) 제어 장치(CTR) 또는 디지털 입력 회로(DSI)에 의해 확인될 수 있다. 이것은 그후 대응하는 오류 신호 또는 대응하는 오류 메세지를 발행한다.
도 22는 도 21의 시간적 확대에 대응한다.
도 23은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 송신기(UEB)는 이제 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)에의 연결을 이용해 1차 측 상에 연결되지 않는다.
증상들
연결되지 않는 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)는 초음파 변환기(TR)에 에너지가 충분히 공급되지 않음을 의미한다. 하지만, 이 오류는 감쇠 시간 및 진동 주파수의 평가를 이용해 검출가능하지 않다.
제4 비교기(C4)는 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)에서(도 9 참조) 제4 기준 값(Ref4)과의 비교에 의해 전송 단계(SP)에서 및/또는 수신 단계(EP)에서 이 제4 기준 값(Ref4)의 연속적인 언더슈팅을 검출할 수 있고 이로써 송신기(UEB)는 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)에의 연결을 이용해 2차 측 상에 연결되지 않는다고 결론낼 수 있다. 대응하는 제4 비교 신호(v4)의 설정은 (시스템) 제어 장치(CTR) 또는 디지털 입력 회로(DSI)에 의해 확인될 수 있다. 이것은 그후 바람직하게 대응하는 오류 신호 또는 대응하는 오류 메세지를 발행한다.
도 24는 도 23의 시간적 확대에 대응한다.
도 25는 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 송신기(UEB)는 이제 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에의 그 중간 연결을 이용해 1차 측 상에 연결되지 않는다.
증상들
연결되지 않는 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)는 내부 초음파 변환기(TRi)에 에너지가 충분히 공급되지 않음을 의미한다. 이 오류는 그러므로 감쇠 시간 및 진동 주파수의 평가에 의해 검출가능하다.
도 26은 도 25의 시간적 확대에 대응한다.
도 27은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 1차 측 상의 송신기(UEB)의 2 개의 연결들, 상세하게는 제2 아날로그 신호(S2)의 제3 서브-신호(S2c) 및 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)는, 단락된다.
증상들
제2 아날로그 신호(S2)의 제3 서브-신호(S2c)가 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)와 단락되어 있다는 사실은, 초음파 변환기(TR)에 에너지가 충분히 공급되지 않음을 의미한다. 이 오류는 감쇠 시간 및 진동 주파수의 평가에 의해 검출가능하다.
제2 신호(S2)의 제2 서브-신호(S2b)의 진폭은 또한 이 단락 회로에 의해 감소되고 또한 이로써 제4 기준 값(Ref4)과의 비교를 이용해 제4 비교기(C4)에 의해 확인될 수 있다.
제4 비교기(C4)는 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)에서(도 9 참조) 제4 기준 값(Ref4)과의 비교에 의해 전송 단계(SP)에서 및/또는 수신 단계(EP)에서 이 제4 기준 값(Ref4)의 연속적인 언더슈팅을 검출할 수 있고 이로써 송신기(UEB)는 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)와 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)는 단락되어 있을 것이라고 결론낼 수 있다. 대응하는 제4 비교 신호(v4)의 설정은 (시스템) 제어 장치(CTR) 또는 디지털 입력 회로(DSI)에 의해 확인될 수 있다. 이것은 그후 대응하는 오류 신호 또는 대응하는 오류 메세지를 발행한다. 여기서 다양한 오류 경우들이 복수의 서로 다른 제4 기준 값들(Ref4) 및 가능하다면 추가적인 제4 비교기들(C4)에 의해 더 잘 분리될 수 있음에 유의해야 한다.
도 28는 도 27의 시간적 확대에 대응한다.
도 29는 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 1차 측 상의 송신기(UEB)의 2 개의 연결들, 상세하게는 제2 아날로그 신호(S2)의 제3 서브-신호(S2c) 및 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)는, 단락된다.
증상들
제2 아날로그 신호(S2)의 제3 서브-신호(S2c)가 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)와 서로 단락되어 있다는 사실은, 초음파 변환기(TR)에 에너지가 충분히 공급되지 않음을 의미한다. 이 오류는 감쇠 시간 및 진동 주파수의 평가에 의해 검출가능하다.
제2 신호(S2)의 제1 서브-신호(S2a)의 진폭은 유사하게 이 단락 회로에 의해 감소되고 또한 이로써 제6 기준 값(Ref6)과의 비교를 이용해 제6 비교기(C6)에 의해 확인될 수 있다.
제6 비교기(C6)는 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)에서(도 9 참조) 제6 기준 값(Ref6)과의 비교에 의해 전송 단계(SP)에서 및/또는 수신 단계(EP)에서 이 제6 기준 값(Ref6)의 연속적인 언더슈팅을 검출할 수 있고 이로써 송신기(UEB)는 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)와 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)는 단락되어 있을 것이라고 결론낼 수 있다. 대응하는 제6 비교 신호(v6)의 설정은 (시스템) 제어 장치(CTR) 또는 디지털 입력 회로(DSI)에 의해 확인될 수 있다. 이것은 그후 대응하는 오류 신호 또는 대응하는 오류 메세지를 발행한다. 여기서 다양한 오류 경우들이 복수의 서로 다른 제6 기준 값들(Ref6) 및 가능하다면 추가적인 제6 비교기들(C6)에 의해 더 잘 분리될 수 있음에 유의해야 한다.
도 30은 도 29의 시간적 확대에 대응한다.
도 31은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 변환기 저항(RTR)은 2차 측 상에 연결되지 않는다. 다시 말하면, 제3 아날로그 신호(S3)의 제1 서브-신호(S3a) 또는 제3 아날로그 신호(S3)의 제2 서브-신호(S3b) 중 어느 하나가 변환기 저항(RTR)에 연결되지 않는다.
연결되지 않은 변환기 저항(RTR)은 초음파 변환기(TR)가 의도한 대로 빠르게 감쇠 단계(AP)의 시작으로 그 안에 저장되어 있는 진동 에너지를 감소시키지 않을 수 있음을 의미한다. 이 오류는 그러므로 감쇠 시간의 평가에 의해 용이하게 검출가능하다.
도 32는 도 31의 시간적 확대에 대응한다.
도 33은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 변환기 커패시터(CTR)는 2차 측 상에 연결되지 않는다. 다시 말하면, 제3 아날로그 신호(S3)의 제1 서브-신호(S3a) 또는 제3 아날로그 신호(S3)의 제2 서브-신호(S3b) 중 어느 하나가 변환기 커패시터(CTR)에 연결되지 않는다.
연결되지 않은 변환기 커패시터(CTR)는 어렵게 검출가능한 신호 변화들로 귀결된다. 진동 주파수는 용이하게 감소된다. 하지만, 이 변화들은 아주 미소하여 이 오류들은 이로써 감쇠 시간 또는 감쇠 주파수의 평가에 의해서 신뢰성 있게 검출가능하지 않다.
하지만, 검출가능성은 다른 방법들로 획득될 수 있다. 이를 위해, 도 34를 상세하게 볼 필요가 있다.
도 34는 도 33의 시간적 확대에 대응한다.
도 12의 정상 경우와 도 34의 이미지 사이의 가장 큰 차이점은 송신기(UEB)의 중앙 탭에서의 신호, 다시 말하면 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)가, 정상 경우(도 11 참조)에 대조적으로, 더 이상 삼각 형태로 대칭적이지 않고, 대신 더 많은 톱니-형태의 프로파일을 가진다는 것이다. 예를 들어, 다른 신호 영역으로의 변환(transformation)은 그러므로 이 오류의 검출을 위해 이용될 수 있다. 이러한 변환은, 예를 들어 퓨리에 변환, 이산 퓨리에 변환, 라플라스 변환, 또는 웨이블릿 변환 등일 수 있다. 예를 들어, PLL을 이용해 동일한 주파수의 톱니 기준 신호 및 삼각 신호를 생성하고 전송 단계 동안 이 2 개의 신호들로 제2 신호(S2)의 제3 서브-신호(S2c)를 곱하고 그후 로우-패스 필터링을 적용, 다시 말하면 최종적으로 이 둘로부터 스칼라 곱을 형성하는 것 또한 가능하다(도 50 내지 도 53 참조). 톱니 신호에 의한 곱셈은 생성되는 톱니 신호의 정확한 위상 위치를 가지고 0의 결과를 부여해야 하지만, 삼각 신호에 의한 곱셈은 생성되는 톱니 신호의 정확한 위상 위치를 가지고 0과는 다른 값을 부여해야 한다. (단지 완성도를 위해: 삼각 신호는 시간적 진폭 프로파일을 갖는 신호를 의미하는 것으로 이해되는데, 이때 이 시간적 진폭 프로파일은 문제의 신호의 삼각 전압 프로파일들의 직접 연속(direct succession)을 특징으로 하고, 또한 이 삼각형들은 대략적으로 이등변삼각형들이어야 한다(도 51의 신호 A2c_b' 참조). 톱니 신호는 시간적 진폭 프로파일을 갖는 신호를 의미하는 것으로 이해되는데, 이때 이 시간적 진폭 프로파일은 문제의 신호의 삼각 전압 프로파일들의 직접 연속(direct succession)을 특징으로 하고, 또한 이러한 삼각형 중 하나의 변은 다른 변보다 훨씬 더 가파르다(도 51의 신호 A2c_a' 참조) 이 더 가파른 변은 바람직하게 시간 축에 대하여 거의 수직이다. 이 계산은 아날로그 믹서로서 아날로그 입력 회로(AS)에서 또는 디지털 입력 회로(DSI)에서 용이하게 수행될 수 있다.)
이러한 방식으로, 제2 신호(S2)의 제3 서브-신호(S2c) 내의 넌-스트레이트 신호 성분에 대한 제1 값 및 제2 신호(S2)의 제3 서브-신호(S2c) 내의 스트레이트 신호 성분에 대한 제2 값이 결정될 수 있다.
대응하는 비교 장치는 제1 값을 넌-스트레이트 신호 성분에 대한 연관된 기준 값과 비교할 수 있고 또한 이 제1 값이 넌-스트레이트 신호 성분에 대한 연관된 기준 값 위에 놓여 있다면 오류 신호의 발행을 촉발할 수 있다.
추가적인 대응하는 비교 장치는 제2 값을 스트레이트 신호 성분에 대한 연관된 기준 값과 비교할 수 있고 또한 이 제2 값이 스트레이트 신호 성분에 대한 연관된 기준 값 아래에 놓여 있다면 오류 신호의 발행을 촉발할 수 있다. 이 개념은 도 50 내지 도 53의 설명에서 전개된다.
도 35는 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 1차 측 상에서는 드라이버 스테이지(DR)에서 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)에 대한 드라이버의 제어가 없다.
이 오류는 예를 들어 드라이버 유닛(DR) 내에서 제2 신호(S2)의 제1 서브-신호(S2a)에 대하여 드라이버 트랜지스터가 제대로 기능하지 않을 때 발생할 수 있다. 이 트랜지스터는 그후 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)를 그라운드로 당길 수 없다.
이 오류를 확인하기 위한 하나의 가능성은, 제6 비교기(C6)의 도움으로, 이 트랜지스터가 스위치 온된 수 ㎛ 후, 관련된 트랜지스터의 이 "그라운드로의 당김(pulling to ground)"을 점검하는 것이다. 이를 위해, 제6 비교기(C6)(도 9 참조)는 제2 신호(S2)의 제1 서브-신호(S2a)에서의 전압 레벨을 제6 기준 값(Ref6)과 비교한다. 이것이 트랜지스터의 스위칭 온 직후 그 때에 언더슈트되지 않는다면, 이로써 오류는 존재한다.
다른 가능성은 다시, 도 34의 설명에서 나타낸 바와 같이, 스트레이트 및 넌-스트레이트 신호 성분의 분석에 놓여 있는데, 하지만 이제 분석되는 것은 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)이다.
다른 가능성은, 장치의 대칭성으로 인해, 제2 신호(S2)의 제1 서브-신호(S2a)의 신호 프로파일과, 제2 신호(S2)의 제2 서브-신호(S2b)의 신호 프로파일은 180° 위상 천이를 제외하고는 서로 동일해야 한다는 사실에 놓여 있다(도 7에 따른 수신기(UEB)가 가정된다). 그러므로, 하나 또는 그 이상의 주기들에서, 시간에 있어서 소정의 순간들에서 제2 신호(S2)의 제1 서브-신호(S2a)의 신호 프로파일의 하나 또는 그 이상의 값들을 검출하고 또한, 시간에 있어서 대응하는 순간들에서 그 180° 위상 천이된, 소정의 순간들에서 제2 신호(S2)의 제2 서브-신호(S2b)의 신호 프로파일의 하나 또는 그 이상의 값들을 검출하고 그후 제2 신호(S2)의 제1 서브-신호(S2a)의 신호 프로파일의 값과 시간에 있어서 대응하는 순간들에서 제2 신호(2)의 제2 서브-신호(S2b)의 신호 프로파일의 값의 그 각각의 경우에 있어서 형성되는 대응하는 쌍들의 차들을 계산하고 합산하는 것이 가능하다. 차 또는 차의 값이 미리 결정된 값을 오버슈트하면, 장치의 대칭성은 이로써 방해받고, 오류 신호는 트리거링될 수 있다. 이 계산은 바람직하게 디지털 입력 회로(DSI)에서 또는 제어 장치(CTR)에서 수행된다. 이러한 장치는 그후 제2 아날로그 신호(S2)의 2 개의 서브 신호들(S2a, S2b)의 대칭성을 검출하는 데 적절하다. 이 개념은 도 49와 관련하여 더 상세하게 설명될 것이다.
도 36은 도 35의 시간적 확대에 대응한다.
도 37은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 1차 측 상에서는 드라이버 스테이지(DR)에서 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)에 대한 드라이버는 그라운드로 단락된다.
증상들
드라이버 스테이지(DR)에서 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)에 대하여 1차 측 상에서 그라운드에 단락된 드라이버는, 초음파 변환기(TR)에 에너지가 충분히 공급되지 않음을 의미한다. 이 오류는 감쇠 시간 및 진동 주파수의 평가에 의해 검출가능하다.
도 38은 도 37의 시간적 확대에 대응한다.
도 39는 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 1차 측 상에서는 드라이버 스테이지(DR)에서 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)에 대한 드라이버의 제어가 없다.
이 오류는 예를 들어 드라이버 유닛(DR) 내에서 제2 신호(S2)의 제2 서브-신호(S2b)에 대하여 드라이버 트랜지스터가 제대로 기능하지 않을 때 발생할 수 있다. 이 트랜지스터는 그후 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)를 그라운드로 당길 수 없다.
이 오류를 확인하기 위한 하나의 가능성은, 제4 비교기(C4)의 도움으로, 이 트랜지스터가 스위치 온된 수 ㎛ 후, 관련된 트랜지스터의 이 "그라운드로의 당김(pulling to ground)"을 점검하는 것이다. 이를 위해, 제4 비교기(C4)(도 9 참조)는 제2 신호(S2)의 제2 서브-신호(S2b)에서의 전압 레벨을 제4 기준 값(Ref4)과 비교한다. 이것이 트랜지스터의 스위칭 온 직후 그 때에 언더슈트되지 않는다면, 이로써 오류는 존재한다.
다른 가능성은 다시, 도 34의 설명에서 나타낸 바와 같이, 스트레이트 및 넌-스트레이트 신호 성분의 분석에 놓여 있는데, 하지만 이제 분석되는 것은 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)이다.
다른 가능성은, 장치의 대칭성으로 인해, 제2 신호(S2)의 제1 서브-신호(S2a)의 신호 프로파일과, 제2 신호(S2)의 제2 서브-신호(S2b)의 신호 프로파일은 180° 위상 천이를 제외하고는 서로 동일해야 한다는 사실에 놓여 있다(도 7에 따른 수신기(UEB)가 가정된다). 그러므로, 하나 또는 그 이상의 주기들에서, 시간에 있어서 소정의 순간들에서 제2 신호(S2)의 제1 서브-신호(S2a)의 신호 프로파일의 하나 또는 그 이상의 값들을 검출하고 또한, 시간에 있어서 대응하는 순간들에서 그 180° 위상 천이된, 소정의 순간들에서 제2 신호(S2)의 제2 서브-신호(S2b)의 신호 프로파일의 하나 또는 그 이상의 값들을 검출하고 그후 제2 신호(S2)의 제1 서브-신호(S2a)의 신호 프로파일의 값과 시간에 있어서 대응하는 순간들에서 제2 신호(2)의 제2 서브-신호(S2b)의 신호 프로파일의 값의 그 각각의 경우에 있어서 형성되는 대응하는 쌍들의 차들을 계산하고 합산하는 것이 가능하다. 차 또는 차의 값이 미리 결정된 값을 오버슈트하면, 장치의 대칭성은 이로써 방해받고, 오류 신호는 트리거링될 수 있다. 이 계산은 바람직하게 디지털 입력 회로(DSI)에서 또는 제어 장치(CTR)에서 수행된다. 이러한 장치는 그후 제2 아날로그 신호(S2)의 2 개의 서브 신호들(S2a, S2b)의 대칭성을 검출하는 데 적절하다. 이 개념은 도 49와 관련하여 더 상세하게 설명될 것이다.
도 40은 도 39의 시간적 확대에 대응한다.
도 41은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 1차 측 상에서는 드라이버 스테이지(DR)에서 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)에 대한 드라이버는 그라운드로 단락된다.
증상들
드라이버 스테이지(DR)에서 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)에 대하여 1차 측 상에서 그라운드에 단락된 드라이버는, 초음파 변환기(TR)에 에너지가 충분히 공급되지 않음을 의미한다. 이 오류는 감쇠 시간 및 진동 주파수의 평가에 의해 검출가능하다.
도 42는 도 41의 시간적 확대에 대응한다.
도 43은 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 1차 측 상에서는 드라이버 스테이지(DR)에서 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대한 드라이버의 제어가 없다.
최종적인 오류 이미지는 감쇠 시간의 평가에 의해 또한 제6 비교기(C6)의 도움으로 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)의 측정에 의해 검출될 수 있다.
도 44은 도 43의 시간적 확대에 대응한다.
도 45는 작동 모드에서 초음파 버스트를 전송할 때 중요한 신호들(d1, S2c, S2a, S2b, S5)을 보여주는데, 이때 1차 측 상에서는 드라이버 스테이지(DR)에서 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대한 드라이버는 그라운드로 단락된다.
드라이버 트랜지스터의 저-저항 단락 회로의 경우에 있어서, 전송 전류는 상당히 증가된다. 이것은 감쇠 시간에 기초하여 검출될 수 있다.
하지만, 수신 단계(EP)에서 제2 신호(S2)의 제1 서브-신호(S2a)와 제6 기준 값(Ref6)과의 비교에 의한, 제6 비교기(C6)에 의한 검출은 특히 유리하다. 정상 경우에 있어서 그 레벨은 0이다. 이 오류 경우에 있어서 레벨은 증가된다. 이것은 비교 동안 생성되는 제6 비교 신호(v6)를 평가하는 것에 의해 검출될 수 있고 또한 디지털 입력 회로(DSI) 또는 (시스템) 제어 장치(CTR)에 의해 오류 신호를 생성하기 위한 트리거링 이벤트로서 이용될 수 있다.
하지만, 수신 단계(EP)에서 제2 신호(S2)의 제2 서브-신호(S2b)와 제4 기준 값(Ref4)과의 비교에 의한, 제4 비교기(C4)에 의한 검출은 특히 유리하다. 정상 경우에 있어서 그 레벨은 0이다. 이 오류 경우에 있어서 레벨은 증가된다. 이것은 비교 동안 생성되는 제4 비교 신호(v4)를 평가하는 것에 의해 검출될 수 있고 또한 디지털 입력 회로(DSI) 또는 (시스템) 제어 장치(CTR)에 의해 오류 신호를 생성하기 위한 트리거링 이벤트로서 이용될 수 있다.
도 46은 도 45의 시간적 확대에 대응한다.
도 47은 제안된 측정 시스템(SS)의 자체-테스트의 바람직한 테스트 절차를 보여준다. 제안된 측정 시스템(SS)이 스위치 온되거나 또는 리셋되기만 하면, 제안된 측정 시스템(SS)은 스위치드-온 모드(EZ)에 있게 된다. 이 스위치드-온 모드(EZ)에서, 제안된 측정 시스템(SS)은 바람직하게 측정 값들을 출력하지 않고, 데이터 인터페이스(IO)를 거쳐 스위치-온 절차의 진행에 관련된 상태 메세지들만 출력한다.
제안된 측정 시스템(SS)은 그후 제3 테스트 모드(3.TZ)로 변경된다. 이 모드에서, 제안된 측정 시스템(SS)은 디지털 신호 생성 유닛(DSO) 및 디지털 입력 회로(DSI)의 정확한 기능을 테스트한다. 신호 프로파일은 여기서 도 5에 대응한다. 디지털 신호 생성 유닛(DSO)은 미리 결정된 테스트 패턴들 및 테스트 시퀀스들을 생성한다. 특히, 결정적인 안전-관련 오류 경우들이 시뮬레이팅될 수 있다. 이러한 측면에서, 그후 디지털 입력 회로(DSI)가 안전-관련 방식으로 올바르게 응답하는지 그리고 시뮬레이팅된 안전-관련 오류들을 정확히 검출하는지 여부가 점검될 수 있다. 반대로, 디지털 신호 생성 유닛(DSO)에 의한 신호 생성이 점검될 수 있다. 이러한 방식으로, 디지털 신호 생성 유닛(DSO) 및 디지털 입력 회로(DSI)는, 바람직하게 제어 장치(CTR)의 조건들에 따라서, 디지털 신호 경로에 대한 모든 테스트 경우들을 점검한다. 오류가 발생하면, 제안된 측정 시스템(SS)은 이로써 바람직하게 오류 모드(FZ)로 변경되는데, 이것은 쉽게 떠날 수 없을 수 있고 이 모드에서는 통상적으로 특정 표시 없이 상위 유닛들로 전달되는 측정 값들 또는 측정 결과들이 없다.
이러한 측면에서, 스위치드-온 모드(EZ)는 특수한 오류 모드(FZ)와 동일하다. 복수의 오류 모드들이 이로써 또한 제공될 수 있고, 이것은 결정되는 오류에 따라서 가정된다. 순수한 디지털 테스트는 여기서 게이트들이 정확히 점검될 수 있고, 이로써 개별적인 게이트들의 실패(failure)가 확인가능하다는 장점을 가진다.이 회로 부분들의 자체-테스트의 테스트 범위는 증가된다.
하지만, 제3 테스트 모드(3.TZ)에서의 모든 점검들이 성공적으로 수행되면, 제안된 측정 시스템은 이로써 제2 테스트 모드(2.TZ)로 전환된다. 제안된 측정 시스템(SS)의 내부 신호 경로는 이로써 이제 도 4에 대응하도록 변형된다. 제안된 측정 시스템(SS)의 내부적인 신호 경로는 이로써 이제 아날로그 회로 부분들을 포함한다. 오류가 이제 발생하면, 디지털 회로 부분들이 이미 "무-오류"로 간주되었기 때문에, 이것은 이로써 아날로그 회로 부분들로 인한 것일 수 있다. 이전에서와 같이, 디지털 신호 생성 유닛(DSO) 및 디지털 입력 회로(DSI)는 이러한 방식으로 다시, 바람직하게 제어 장치(CTR)에 의한 사양에 따라서, 이제 결합되어 있는, 아날로그 및 디지털 신호 경로에 대하여 모든 테스트 경우들을 점검한다. 오류가 발생하면, 제안된 측정 시스템(SS)은 이로써 바람직하게 다시 용이하게 떠날 수 없고 또한 통상적으로 특정 표시 없이 상위 유닛들로 전달되는 측정 값들 또는 측정 결과들이 없는 오류 모드(FZ)로 변경된다. 디지털 신호 생성 유닛(DSO)은 다시 제2 테스트 모드에서 이 결합된 아날로그/디지털 신호 경로에 잘 맞는 미리 결정된 테스트 패턴들 및 테스트 시퀀스들을 생성한다. 특히, 결정적인 안전-관련 오류 경우들이 다시 시뮬레이팅될 수 있다. 이러한 측면에서, 그후 아날로그 입력 회로(AS)와 결합된 디지털 입력 회로(DSI)가 안전-관련 방식으로 올바르게 응답하는지 그리고 시뮬레이팅된 안전-관련 오류들을 정확히 검출하는지 여부가 점검될 수 있다. 반대로, 신호 생성은 디지털 신호 생성 유닛(DSO) 및 드라이버 스테이지(DR)가 올바르게 기능하는지 여부를 점검할 수 있다. 나아가, 가능한 후속 전송의 다양한 안전-관련 구성들이 시뮬레이팅될 수 있고, 또한 시뮬레이션 결과들이 평가될 수 있다.
하지만, 제2 테스트 모드(2.TZ)에서의 모든 점검들이 성공적으로 수행되면, 제안된 측정 시스템(SS)은 이로써 제1 테스트 모드(1.TZ)로 변경된다. 제안된 측정 시스템(SS)의 내부적인 신호 경로가 이제 이로써 도 3에 대응하도록 변형된다. 신호 경로는 이로써 이제 측정 유닛(TR), 다시 말하면 통상적으로 초음파 변환기(TR), 및 측정 채널(CN)을 포함한다.
디지털 신호 생성 유닛(DSO)은 이제 테스트 신호들 및 테스트 패턴들을 생성하는데, 이것은 신호 경로를 통과해서 측정 유닛(TR), 다시 말하면 초음파 변환기(TR)에 도달하기만 하면, 이와 상호작용한다. 측정 유닛(TR), 다시 말하면 초음파 변환기(TR)의 응답 신호는, 귀환 신호 경로로 공급되고, 이 신호 경로를 통과하기만 하면, 디지털 입력 회로(DSI)에 의해 평가된다.
이에 더하여, 특히 이 제1 테스트 모드(1.TZ)에서, 측정 유닛(TR), 다시 말하면 초음파 변환기(TR)의 신호들을, 예를 들어 비교기들 또는 다른 장치들에 의해 감시하는 것이 편리하다. 여기서 물론, 디지털 신호 생성 유닛(DSO)은 특히 안전-관련 경우들에 대하여 특히 결정적인 테스트 신호들 및 테스트 패턴들을 생성할 수 있다. 오류가 발생하면, 제안된 측정 시스템은 이로써 오류 모드(FZ)로 다시 변경된다. 점검들은, 예를 들어, 진폭들, 진폭 차들(위상 천이가 있든 없든) 및 하모닉 성분들과 같은 신호 성분들을 포함할 수 있다.
도 48은 도 8에 최대로 가능한 정도로 대응하는데, 도 48은 비교기들(C1, C2, C3) 또는 차동 증폭기(D1)를 포함하지 않는 차이를 가진다. 하지만, 이것들은 도 48과 결합될 수 있다. 도 48은 측정 유닛(TR), 다시 말하면 초음파 변환기(TR), 및 송신기(UEB)는 일반적으로 대칭적으로 구현된다는 사실을 이용한다. 이 대칭성은, 실제로, 완벽하지 않고, 그러므로 대칭성 비교는 임계 값이 제공되어야 한다.
도 48에서 제1 대칭성 점검 장치(SBA)가 이로써 제공되는데, 이것은 제2 아날로그 신호(S2)의 2 또는 그 이상의 서브-신호들(S2a, S2b, S2c)의 대칭성을 점검하고 또한 이 비교 결과에 따라서, 대응하는 제13 비교 결과 신호(v13)를 생성한다. 제1 대칭성 점검 장치(SBA)는 바람직하게 최종적인 천이된 서브-신호들이 일치되어야 하는 이러한 방식으로 내부적인 위상 천이들을 구현한다.
나아가, 제2 대칭성 점검 장치(FPB)가 도 48에 제공되고 또한 제3 아날로그 신호(S3)의 2 개(또는 가능하다면 더 많은 - 여기서는 논의되지 않음)의 서브-신호들(S3a, S3b)의 대칭성을 점검하고 또한 이 비교 결과에 따라서, 대응하는 제14 비교 결과 신호(v14)를 생성한다. 제2 대칭성 점검 장치(FPB)는 바람직하게 유사하게 최종적인 천이된 서브-신호들이 일치되어야 하는 이러한 방식으로, 적절하게 내부적인 위상 천이들을 구현한다. 이 점검은 바람직하게 전송 단계(SP)에서만 발생한다. 180°의 위상 천이는 여기서, 예를 들어 진폭 -1을 갖는 반전 증폭기에 의한, 역전에 대응한다. 이 측면에서, 이러한 반전 증폭기는 또한 180°의 위상 천이를 필요로 할 때 이 개시의 측면에서 위상 천이기이다.
도 49는 송신기(UEB)의 2차 측에 대한 대칭성 점검의 특정 실시예를 갖는, 도 48에 대응하는 장치를 보여준다. 제2 대칭성 점검 장치(SPB)는 제3 아날로그 신호(S3)의 제1 서브-신호(S3a) 및 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)에 연결된다. 이 제2 대칭성 점검 장치(SPB)의 이용을 위한 전제 조건은, 첫번째로, 송신기(UEB), 초음파 변환기(TR) 및 초음파 채널(CN)로 형성되는 신호 경로 부분이 절대적으로 대칭적으로 구성되고, 두번째로, 아날로그 멀티플렉서(AMX) 및 아날로그 입력 회로(AS)에 의해 대칭적으로 로딩되고, 세번째로, 제2 아날로그 신호(S2)의 제1 서브-신호(S2a), 제2 아날로그 신호(S2)의 제2 서브-신호(S2b) 및 제2 아날로그 신호(S2)의 제3 서브-신호(S2c) 및 드라이버 스테이지(DR)에 의해 대칭적으로 제어되는 것이다. 제2 아날로그 신호(S2)의 이 서브-신호들에 의한 바람직한 예시적인 대칭적인 제어는 도 12로부터 유추될 수 있다. 제2 대칭성 점검 장치(SPB)는 도 49에 점선 박스에 의해 표시되어 있다. 이것은 제1 위상 천이기(S&H_Ba)를 포함하는데, 이것은 바람직하게 홀딩 회로로서 구현되고, 시간에 있어서 제1 순간에(Z1) 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)의 순간 값을 버퍼링하고 이것을 제3 버퍼링된 신호(S3m)의 제1 서브-신호(S3am)로서 출력한다. 이것은 제2 위상 천이기(S&H_Bb)를 포함하는데, 이것은 유사하게 바람직하게 홀딩 회로로서 구현되고, 시간에 있어서 제2 순간에(Z2) 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)의 순간 값을 버퍼링하고 이것을 제3 버퍼링된 신호(S3m)의 제2 서브-신호(S3bm)로서 출력한다. 이제 제3 아날로그 신호(S3)의 제1 서브-신호(S3a) 및 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)는 주기적이고 또한 진동 주기(T)를 가지고, 이때 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)는 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)와 관련하여 180°(=π) 만큼 위상-천이되는 것으로, 즉 역전인 것으로 예측된다. 시간에 있어서 제1 순간(Z1)과 시간에 있어서 제2 순간(Z2) 사이의 시간적 거리는 값 (n+0.5)*T에 대응하도록 선택되는데, 이때 n은 양의 정수 또는 0이다. 제5 차동 증폭기(D5)는 제3 버퍼링된 신호(S3m)의 제1 서브-신호(S3am)와 제3 버퍼링된 신호(S3m)의 제2 서브-신호(S3bm)로부터 제5 차 신호(d5)를 형성한다. 제2 적분기(INT2)는, 또한 로우-패스 필터일 수 있고, 적분된 제5 차 신호(d5i)를 형성하기 위해 제5 차 신호(d5)를 적분한다. 제2 적분기(INT2)는 바람직하게 m 클럭 주기들(T) 후에 다시 삭제되는데, 이때 m은 양의 정수이다. 제5 차 신호(d5)는 바람직하게 제5 차 신호(d5)의 진폭만 적분되도록 정류된다. 적분된 제5 차 신호(d5i)는 그후 m 클럭 주기들(T) 내에서 비대칭에 대한 측정이다. 제14 비교기(C14)는 적분된 제5 차 신호(d5i)를 제14 기준 값(Ref14)과 비교하고 또한 제14 비교 결과 신호(v14)를 생성한다. 이것은 통상적으로 디지털 입력 회로(DSI) 및/또는 제어 장치(CTR)에 의해 평가되고, 적절하게 오류 메세지를 생성한다. 이 점검은 바람직하게 전송 단계(SP)에서만 수행된다.
적분된 제5 차 신호(d5i)가 비대칭에 대한 최소 측정을 나타낸다면, -1에 의해 곱해진, 제5 차 신호(d5i)는 제5 차동 증폭기(D5)에 의해 출력되어야 하고 또한 제2 적분기(INT2)는 m 클록 주기들(T) 후 다시 삭제되지 않고, 대신 양의 프리로드 값에 프리로딩된다. 적분된 제5 차 신호(d5i)가 제14 기준 값(Ref14)을 언더슈트하면, 제14 비교기(C14)는 이로써 제14 비교 결과 신호(v14)를 생성하여, 부적당한 대칭성을 시그널링한다.
도 50은 송신기(UEB)의 1차 측에 대한 대칭성 점검의 특정 실시예를 갖는, 도 48에 대응하는 장치를 보여준다. 제1 대칭성 점검 장치(SPA)는 제2 아날로그 신호(S2)의 제1 서브-신호(S2a) 및 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)에 연결된다. 이 제1 대칭성 점검 장치(SPA)의 이용을 위한 전제 조건은, 첫번째로, 송신기(UEB), 초음파 변환기(TR) 및 초음파 채널(CN)로 형성되는 신호 경로 부분이 절대적으로 대칭적으로 구성되고, 두번째로, 아날로그 멀티플렉서(AMX) 및 아날로그 입력 회로(AS)에 의해 대칭적으로 로딩되고, 세번째로, 정상 경우에서 제2 아날로그 신호(S2)의 제1 서브-신호(S2a), 제2 아날로그 신호(S2)의 제2 서브-신호(S2b) 및 제2 아날로그 신호(S2)의 제3 서브-신호(S2c) 및 드라이버 스테이지(DR)에 의해 대칭적으로 제어되는 것이다. 제2 아날로그 신호(S2)의 이 서브-신호들에 의한 바람직한 예시적인 대칭적인 제어는 도 12로부터 유추될 수 있다. 제1 대칭성 점검 장치(SPA)는 도 50에 점선 박스에 의해 표시되어 있다. 이것은 제1 위상 천이기(S&H_Aa)를 포함하는데, 이것은 바람직하게 홀딩 회로로서 구현되고, 시간에 있어서 제1 순간에(Z1) 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)의 순간 값을 버퍼링하고 이것을 제2 버퍼링된 신호(S2m)의 제1 서브-신호(S2am)로서 출력한다. 이것은 제2 위상 천이기(S&H_Ab)를 포함하는데, 이것은 유사하게 바람직하게 홀딩 회로로서 구현되고, 시간에 있어서 제2 순간에(Z2) 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)의 순간 값을 버퍼링하고 이것을 제2 버퍼링된 신호(S2m)의 제2 서브-신호(S2bm)로서 출력한다. 이제 제2 아날로그 신호(S2)의 제1 서브-신호(S2a) 및 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)는 주기적이고 또한 진동 주기(T)를 가지고, 이때 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)는 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)와 관련하여 180°(=π) 만큼 위상-천이되는 것으로, 즉 역전인 것으로 예측된다. 시간에 있어서 제1 순간(Z1)과 시간에 있어서 제2 순간(Z2) 사이의 시간적 거리는 값 (n+0.5)*T에 대응하도록 선택되는데, 이때 n은 양의 정수 또는 0이다. 제6 차동 증폭기(D6)는 제2 버퍼링된 신호(S2m)의 제1 서브-신호(S2am)와 제2 버퍼링된 신호(S2m)의 제2 서브-신호(S2bm)로부터 제6 차 신호(d5)를 형성한다. 제1 적분기(INT1)는, 또한 로우-패스 필터일 수 있고, 적분된 제6 차 신호(d6i)를 형성하기 위해 제6 차 신호(d6)를 적분한다. 제1 적분기(INT1)는 바람직하게 m 클럭 주기들(T) 후에 다시 삭제되는데, 이때 m은 양의 정수이다. 제6 차 신호(d6)는 바람직하게 제6 차 신호(d6)의 진폭만 적분되도록 정류된다. 적분된 제6 차 신호(d6i)는 그후 m 클럭 주기들(T) 내에서 비대칭에 대한 측정이다. 제13 비교기(C13)는 적분된 제6 차 신호(d6i)를 제13 기준 값(Ref13)과 비교하고 또한 제13 비교 결과 신호(v13)를 생성한다. 이것은 통상적으로 디지털 입력 회로(DSI) 및/또는 제어 장치(CTR)에 의해 평가되고, 적절하게 오류 메세지를 생성한다. 이 점검은 바람직하게 전송 단계(SP)에서만 수행된다.
적분된 제6 차 신호(d6i)가 대칭에 대한 최소 측정을 나타낸다면, -1에 의해 곱해진, 제6 차 신호(d6i)는 제6 차동 증폭기(D6)에 의해 출력되어야 하고 또한 제1 적분기(INT1)는 m 클록 주기들(T) 후 다시 삭제되지 않고, 대신 양의 프리로드 값에 프리로딩된다. 적분된 제6 차 신호(d6i)가 제13 기준 값(Ref13)을 언더슈트하면, 제13 비교기(C13)는 이로써 제13 비교 결과 신호(v13)를 생성하여, 부적당한 대칭성을 시그널링한다.
도 51은 예를 들어, 제2 아날로그 신호(S2)의 방해받지 않은 제3 서브-신호(S2c)(도 11 참조)를 변환기 커패시터(CTR)의 커패시터 연결해제된, 제2 아날로그 신호(S2)의 방해받은 제3 서브-신호(S2c)(도 34 참조)와 비교하고 예시적인 분석 신호들을 보여준다.
제2 아날로그 신호(S2)의 방해받지 않은 제3 서브-신호(S2c)는 변환기 커패시터(CTR)의 연결해제에 의해 제2 아날로그 신호(S2)의 방해받은 제3 서브-신호(S2cLC)의 형태로 더 많은 톱니 형태의 형태로 변환되는 것을 알 수 있다. 제2 아날로그 신호(S2)의 방해받은 제3 서브-신호(S2cLC)는 명백하게 하모닉을 가진다. 이 오류를 검출하기 위한 기본 개념은 그러므로 한편으로는 주기적으로, 적절한 제1 내부적인 분석 신호(A_a)와 분석되어야 하는 신호(ZA) 사이의 제1 스칼라 곱을 형성하는 것에 의해, 그리고 다른 한편으로는 주기적으로, 적절한 제2 내부적인 분석 신호(A_b)와 분석되어야 하는 신호(ZA) 사이의 제2 스칼라 곱을 형성하는 것에 의해, 다시 말하면 제1 내부적인 계수 신호(s3a) 및 제2 내부적인 계수 신호(s3b), 2 개의 계수들을 생성하고, 그리고 이들을 서로 비교하고, 그리고 예측된 값으로부터 벗어나는 경우에 있어서, 내부적인 비교 신호(v_X)를 생성하는 것에 의하는데, 이것은 그후 오류 메세지를 생성하기 위해 제어 장치(CTR) 및/또는 디지털 입력 회로(DSI)에 의해 평가될 수 있다. 도 51의 특정 경우에 있어서, 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)의 분석을 위한 2 개의 가능한 분석 신호들이 예를 들어 제안된다. 제1 분석 신호 쌍은 2 개의 디지털 신호들로 구성되는데, 이것은 바람직하게 특히 용이하게 디지털 신호 생성 유닛(DSO) 내에서 생성될 수 있다. 이것들은 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대한 계수 감시 서브-장치(KUE2c) 내의 계수 감시를 위한 제1 예시적인 분석 신호(A2c_a) 및 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대한 계수 감시 서브-장치(KUE2c) 내의 계수 감시를 위한 제2 예시적인 분석 신호(A2c_b)이다. 이 예에 있어서 제1 예시적인 분석 신호(A2c_a)는 제2 아날로그 신호(S2)의 방해받은 제3 신호(S2cLC)와 더 유사하다. 이 예에 있어서 제2 예시적인 분석 신호(A2c_b)는 제2 아날로그 신호(S2)의 방해받지 않은 제3 서브-신호(S2c)와 더 유사하다. 이 예에 있어서 제1 예시적인 분석 신호(A2c_a)는 제2 예시적인 분석 신호(A2c_b)와 관련하여 -90°만큼 위상 천이된다. 이 예에 있어서, 이것들은 글래스 사인 곡선 유사 및 코사인 곡선 유사 신호들이다. 제안을 개발할 때, 변환기 커패시터(CTR)의 연결해제는 송신기(UEB), 변환기 저항(RTR), "변환기 커패시터(CTR)" 및 내부 변환기(TRi)로 형성되는, 시스템의 내재적인 진동 주파수들의 구성을 변경하는 것이 확인되었는데, 이것은 여전히 그 자체로 대칭적이지만, 더 이상 기본 진동만이 존재하지 않고, 다른 진동 모드들도 이때 역시 여기된다. 사인 곡선 형태 및 코사인 곡선 형태 신호들이 사용된다면, 제1 내부적인 계수 신호(s3a) 및 제2 내부적인 계수 신호(s3b)는 퓨리에 계수들에 대응할 것이다.
나아가, 도 52는 가능한 분석 신호들의 다른 쌍을 보여준다. 도시된 것은 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대한 계수 감시 서브-장치(KUE2c) 내에서 계수 감시를 위한 다른 제1 예시적인 분석 신호(A2c_a') 및 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대한 계수 감시 서브-장치(KUE2c) 내에서 계수 감시를 위한 다른 제2 예시적인 분석 신호(A2c_b')이다. 이 예에 있어서 다른 제1 예시적인 분석 신호(A2c_a')는 톱니 신호이고 이로써 제2 아날로그 신호(S2)의 방해받은 제3 서브-신호(S2cLC)에 더 유사하다. 이 예에 있어서 다른 제2 예시적인 분석 신호(A2c_b')는 삼각 신호이고 이로써 제2 아날로그 신호(S2)의 방해받지 않은 제3 서브-신호(S2c)에 더 유사하다. 하지만, 이전의 예와 대조적으로, 도 52에서 제안되는 스칼라 곱들의 구현과 관련하여, 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대한 계수 감시 서브-장치(KUE2c) 내에서 계수 감시를 위한 다른 제1 예시적인 분석 신호(A2c_a') 및 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대한 계수 감시 서브-장치(KUE2c) 내에서 계수 감시를 위한 다른 제2 예시적인 분석 신호(A2c_b')는 더 이상 서로 직교하지 않는다. 차라리, 이들은 이 스칼라 곱 측면에서 서로의 성분들을 포함한다. 분석 신호들은 또한 분석-신호-특정 웨이블릿들과 함께 스트링잉(stringing)하는 것으로서 이해될 수 있다.
제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대한 계수 감시 서브-장치(KUE2c) 내에서 계수 감시를 위한 다른 제1 예시적인 분석 신호(A2c_a')는 이때 개별적인 톱니 형태 웨이블릿들과 함께 시간적 스트링잉으로 구성되고, 이때 하나의 웨이블릿은 하나의 톱니를 포함한다.
제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대한 계수 감시 서브-장치(KUE2c) 내에서 계수 감시를 위한 다른 제2 예시적인 분석 신호(A2c_b')는 이때 개별적인 삼각 웨이블릿들과 함께 시간적 스트링잉으로 구성되고, 이때 하나의 웨이블릿은 하나의 이등변삼각형을 포함한다.
분석의 목적에 따라, 다른 웨이블릿들이 또한 선택될 수 있다. 송신기(UEB), 변환기 저항(RTR), 변환기 커패시터(CTR) 및 내부 변환기(TRi)에서의 오류들이 항상 대칭성을 파괴하지는 않기 때문에, 이 성분들의 조합의 스펙트럼 특성들에의 변화는 이러한 방식으로 감시될 수 있다.
이로써, 그 중에서도, 이들이 이 성분들의 조합의 관련 스펙트럼 특성들에 영향을 미친다면 송신기(UEB)의 대략적으로 대칭적인 송신기 단락 회로들, 변환기 저항(RTR)의 유효 저항의 편차들, 변환기 커패시터(CTR)의 유효 커패시턴스에의 변화들 및 내부 초음파 변환기(TRi)의 임피던스에의 변화들을 신뢰성 있게 검출하는 것이 가능하다.
도 52는, 예를 들어 아날로그 계수-감시 서브-장치(KUE)의 가능한 내부 구조를 보여준다. 다른 구현들이 가능하다. 분석되어야 하는 신호(ZA)는 이 예에 있어서 제1 곱셈기(M1)에 의해 제1 필터 입력 신호(S1a)를 제공하기 위해 그리고 제2 곱셈기(M2)에 제2 필터 입력 신호(S1b)를 제공하기 위해 제1 내부적인 분석 신호(A_a)가 곱해진다. 예를 들어 제1 분석 신호(A_a)는 정상 작동 경우에 비유하는 한편, 예를 들어 제2 분석 신호(A_b)는 결함있는 작동 경우에 비유할 수 있다. 제1 필터 입력 신호(S1a)는 제1 필터 출력 신호(S2a)를 제공하기 위해 제1 필터(F1)에 의해 필터링된다. 제1 필터(F1)는 바람직하게 적분기 또는 로우-패스 필터이다. 제2 필터 입력 신호(S1b)는 제2 필터 출력 신호(S2b)를 제공하기 위해 제2 필터(F2)에 의해 필터링된다. 제2 필터(F2)는 바람직하게 적분기 또는 로우-패스 필터이다. 제1 내부적인 샘플-앤-홀드 유닛(S&H_Ca)은 분석되어야 하는 신호(ZA)의 하나 또는 그 이상의 완전한 주기들(T)의 시간 끝(도 51: 예를 들어 시간에 있어서 순간들 z1, z2, z3, z4)에서 제1 내부적인 필터 출력 신호(S2a)를 샘플링하고 이로써 제1 내부적인 계수 신호(S3a)를 형성한다. 제2 내부적인 샘플-앤-홀드 유닛(S&H_Cb)은 분석되어야 하는 신호(ZA)의 하나 또는 그 이상의 완전한 주기들(T)의 시간 끝(도 51: 예를 들어 시간에 있어서 순간들 z1, z2, z3, z4)에서 제2 내부적인 필터 출력 신호(S2b)를 샘플링하고(도 51 참조), 이로써 제2 내부적인 계수 신호(S3b)를 형성한다.
이 샘플들은 바람직하게 전송 단계(SP)에서만 또는 전송 단계(SP) 내의 선택된 시간 주기들에서만 얻어진다. 제1 내부적인 샘플-앤-홀드 유닛(S&H_Ca) 및 제2 내부적인 샘플-앤-홀드 유닛(S&H_Cb)은 디지털 신호 생성 유닛(DSO)에 의해 바람직하게 제어된다.
각도 계산 유닛(arctan)은 제1 내부적인 계수 신호(S3a)와 제2 내부적인 계수 신호(S3b)로부터 각 신호(sα)를 생성한다. 각 신호(sα)는 바람직하게 제1 내부적인 계수 신호(S3a)의 레벨 및 제2 내부적인 계수 신호(S3b)의 비인, arctan 또는 arccot이다. 근사 및 다른 평가들(예를 들어 단순 나누기 등)이 가능하다.
내부 비교기(C_X)는 각 신호(sα)의 레벨을 내부적인 기준 값(Ref_X)과 비교한다. 이 비교 결과에 따라서, 내부 비교기(C_X)는 내부적인 비교 결과 신호(V_X)를 생성한다.
도 52는 도 53의 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들의 실현을 위한 예시적인 구조를 보여준다. 다른 실현들, 특히 부분적으로 또한 전체적으로 디지털 실현들은, 예를 들어 시그널 프로세서들의 프로그램으로서, 가능하다.
물론, 2 이상의 분석 신호들(A_a, A_b)을 이용하고 또한 이에 따라서 2 이상의 병렬 신호 경로들을 거쳐 2 이상의 계수 신호들을 생성하고 또한 이에 따른 더 많은 비교들을 수행하는 것이 가능하고, 이로써 더 많은 비교 결과 신호들로 이어지는데, 이것은 다시, 제어 장치(CTR) 및/또는 디지털 수신 회로(DSI)에 의해 평가될 수 있고 또한 오류 메세지들의 생성을 위해 이용될 수 있다.
도 53은 도 8에 대응하는데, 이때 레벨 감시는 도시되어 있지 않다. 대신, 도 53의 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는, 가능한 계수-감시 서브-장치들이 도시되어 있다. 서로 다른 비교 결과 신호들은 감시된 신호에 따라서 생성되고(v15, v16, v17, v18, v19) 또한 적절하게 오류 메세지를 트리거링하는, 디지털 입력 회로(DSI) 및/또는 (시스템) 제어 장치에 의해 바람직하게 평가된다.
도 54는 도 52에 대응하는데, 이때 2 개의 내부적인 계수 신호들의 추가적인 감시를 위한 2 개의 비교기들이 이제 제공된다. 즉, 제1 내부적인 계수 신호(s3a) 및 제2 내부적인 계수 신호(s3b)에 대해서, 이제 제공된다. 3 개의 비교 결과 신호들(V_X, V_Y, V_Z)이 이제 단지 하나의 비교 결과 신호(V_X) 대신 생성된다. 도 54는 이로써 예를 들어, 아날로그 계수 감시 서브-장치(KUE)의 다른 가능한 내부 구조를 보여준다.
제2 내부 비교기(C_Y)는 제1 내부적인 계수 신호(s3a)를 제2 내부적인 기준 값(R_Y)과 비교한다. 비교 결과에 따라서, 제2 내부 비교기(C_Y)는 제2 내부적인 비교 결과 신호(V_Y)를 생성하는데, 이전에서와 같이, 이것은 통상적으로 제어 장치(CTR) 및/또는 디지털 입력 회로(DSI)에 의해 평가되어, 적절하게 오류 메세지를 생성하게 된다.
제3 내부 비교기(C_Z)는 제2 내부적인 계수 신호(s3b)를 제3 내부적인 기준 값(R_Z)과 비교한다. 비교 결과에 따라서, 제3 내부 비교기(C_Z)는 제3 내부적인 비교 결과 신호(V_Z)를 생성하는데, 이전에서와 같이, 이것은 통상적으로 제어 장치(CTR) 및/또는 디지털 입력 회로(DSI)에 의해 평가되어, 적절하게 오류 메세지를 생성하게 된다.
도 55는 도 54에 대응하는데, 이때 2 개의 내부적인 계수 신호들의 비는 이제 감시된다. 단지 2 개의 비교 결과 신호들(V_Y, V_Z)이 이제 생성된다. 도 55는 이로써 예를 들어, 아날로그 계수 감시 서브-장치(KUE)의 다른 가능한 내부 구조를 보여준다. 나머지 회로 부분들의 기능은 이미 도 52 내지 도 54의 상세한 설명들에서 기술되었다.
도 56은 도 55에 대응하는데, 이때 단지 하나의 내부적인 계수 신호(여기서 s3a)만이 이제 감시된다. 단지 하나의 비교 결과 신호(V_Y)가 이제 생성된다. 하지만, 이 제2 비교 결과 신호(V_Y)는 제1 내부적인 계수 신호(s3a)의 걸대 레벨만을 감시하는데, 이것은 기본 파들 또는 하모닉 진폭의 감시에 대응한다. 도 52에 있어서, 2 개의 계수 신호들의 비가 감시되었다. 도 56은 이로써 예를 들어, 아날로그 계수 감시 서브-장치(KUE)의 다른 가능한 내부 구조를 보여준다. 나머지 회로 부분들의 기능은 이미 도 52 내지 도 54의 상세한 설명들에서 기술되었다.
도 57은 도 2에 대응하는데, 제3 아날로그 신호(S3)가 아날로그 필터 또는 아날로그 증폭기(AV)에 의해 제3 아날로그 신호(S3) 및 증폭된 제3 아날로그 신호(S3')로 아날로그 멀티플렉서(AMX) 앞에서 분기되는 차이를 가진다. 이것은 과변조가 방지되는 장점을 가진다. 단점은 제2 테스트 모드에서 제3 아날로그 테스트 신호(S3t)가 아날로그 필터 또는 아날로그 증폭기(AV) 뒤에서만 아날로그 멀티플렉서(AMX)를 거쳐 신호 경로로 다시 공급된다는 것이다. 이것은 아날로그 필터 또는 아날로그 증폭기(AV)는 또한 테스팅되지 않는 결과를 가진다. 물론, 아날로그 입력 회로(AS), 아날로그 멀티플렉서(AMX) 및 아날로그 필터 또는 아날로그 증폭기(AV)의 전체성(totality)은 또한, 상기에서 이미 언급된 바와 같이, 2 개의 입력들을 갖는 공통의 아날로그 입력 회로로 간주될 수 있다. 제2 아날로그 신호(S2)의 진폭이 아날로그 멀티플렉서(AMX)의 입력 및 아날로그 입력 회로(AS)의 입력에 대하여 제2 아날로그 신호(S2)의 직접 적용에 의해 변조될 수 없도록 충분히 작다면, 아날로그 채널 시뮬레이션 유닛(ACS)은 이 구성에서 선택적으로 절약될 수 있다. 따라서, 전체적으로, 제2 테스트 모드에서 아날로그 신호 경로의 과변조를 방지하기 위한 적어도 3 개의 가능성들이 있다.
드라이버 스테이지(DR)의 출력 진폭이 아날로그 멀티플렉서(AMX)의 최대 입력 진폭 및 아날로그 입력 회로(AS)의 최대 입력 진폭에 일치하는 이러한 방식으로 제2 테스트 모드에서 바람직하게 제어 장치(CTR)에 의한 드라이버 스테이지(DR)의 재구성. 이 경우에 있어서, 아날로그 채널 시뮬레이션 유닛들은 와이어 브리지들에 의해 어떤 상황들에서 대체될 수 있다.
드라이버 스테이지(DR)의 출력 진폭이 아날로그 멀티플렉서(AMX)의 최대 입력 진폭 및 아날로그 입력 회로(AS)의 최대 입력 진폭에 일치하는 이러한 방식으로 아날로그 채널 시뮬레이션 유닛 내에 제3 아날로그 테스트 신호(S3t)를 제공하기 위해 제2 아날로그 신호(S2)의 댐핑.
아날로그 입력 회로(AS)의 예비적인 단계의 생략 - 아날로그 필터 또는 아날로그 증폭기(AB)의 도 57의 예에 있어서 및 제3 아날로그 테스트 신호(S3t)의 공급 또는 아날로그 멀티플렉서(AMX)를 통한 아날로그 입력 회로(AS)로의 제2 아날로그 신호(S2)의 직접 공급. 여기서, 드라이버 스테이지(DR)의 출력 진폭이 아날로그 멀티플렉서(AMX)의 최대 입력 진폭 및 아날로그 입력 회로(AS)의 최대 입력 진폭에 일치하도록 다시 보장되어야 한다. 이 경우에 있어서, 아날로그 채널 시뮬레이션 유닛은 와이어 브리지들에 의해 어떤 상황들에서 대체될 수 있다.
측정 시스템(SS)의 대응하는 구성은 바람직하게 다시 제어 장치(CTR)에 의해 다시 구현된다.
도면들의 설명을 마무리하면, 특히 도 6, 도 8, 도 9, 도 10, 도 48, 도 49, 도 50 및 도 53의 측정들은 서로 결합될 수 있음이 다시 언급되어야 한다. 당업자는 또한 이 측정들로부터, 의도된 목적에 근접한 것들을 선택할 수 있고 이로써 오류 검출을 위한 모든 측정들을 수행할 필요가 없게 된다.
용어
주파수 스윕(Frequency sweep)
주파수 스윕은, 이 개시의 관점에서, 제1 디지털 신호(S1)의 주파수 또는 제2 아날로그 신호(S2)의 주파수에서 출력 신호(MS)의 주파수가 제1 시간에서의 순간에서 시작 주파수를 가지고 제2 시간에서의 순간에 종료 주파수를 가지는 프로세스를 의미하는 것으로 이해된다. 제1 및 제2 시간에서의 순간들 사이의 주파수는 바람직하게 시작 주파수와 종료 주파수 사이에 놓이는 모든 주파수들을, 바람직하게 엄격하게 단조롭게, 하지만 적어도 단조롭게 지나간다.
초음파 변환기(Ultrasound transducer)
초음파 변환기, 이 개시의 관점에서, 선택적으로 (바람직하게는 제공되는), 변환기 저항(RTR), 선택적으로 (바람직하게는 제공되는), 변환기 커패시터(CTR), 및 내부 초음파 변환기(TRi)로 구성되는데, 이것은 실제 진동 요소, 그 하우징 및 접촉점들을 포함한다. 초음파 변환기는 초음파 신호들을, 바람직하게 시분할 멀티플렉스로, 송신 및 수신할 수 있다.
테스트 경우/점검 경우(Test case/Check case)
테스트 경우 또는 점검 경우는, 이 개시의 관점에서, 신호 경로의 미리 결정된 구성 및 그 성분들 모두를 의미하는 것으로 이해된다. 구성은 바람직하게 제어 장치(CTR)에 의해 구현된다. 이 미리 결정된 신호 경로의 자극은 디지털 신호 생성 유닛(DSO)의 미리 결정된 신호들에 의해 실질적으로 수행된다. 이 미리 결정된 신호들은 미리 결정된 감시 장치들(예를 들어 차동 증폭기들 및/또는 비교기들)에 의해 신호 경로 내에서 감시되고, 또한 이러한 자극에 대한 신호 경로의 응답은 테스트-건별-구체적으로, 바람직하게 디지털 입력 회로(DSI) 또는 (시스템) 제어 장치(CTR)에 의해, 평가된다.
테스트 모드(Test mode)
테스트 모드는 측정 시스템(SS)을 점검하는 데 사용되고 또한 작동 모드가 아닌 측정 시스템(SS)의 모드를 의미하는 것으로 이해된다.
신호 스트링(Signal string)
신호 스트링은 신호 경로를 따른 측정 시스템(SS)의 장치 부분들의 스트링 내에서 신호의 전달을 의미하는 것으로 이해된다(도 3, 도 4 및 도 5 참조).
신호 스트링의 디지털 부분(Digital part of the signal string)
신호 스트링의 디지털 부분은 주로 디지털 회로 기술을 기초로 구체화되는 회로 부분들을 의미하는 것으로 이해된다. 해당 예에 있어서, 이것들은 디지털 신호 생성 유닛(DSO), 디지털 멀티플렉서(DMX) 및 디지털 입력 회로(DSI)이다. 디지털 채널 시뮬레이션 유닛(DCS)은 제3 테스트 모드에서 디지털 신호 스트링의 일부인 것으로 간주될 수 있다.
아날로그 스트링의 아날로그 부분(Analogue part of the signal string)
신호 스트링의 아날로그 부분은 주로 아날로그 회로 기술을 기초로 구체화되는 회로 부분들을 의미하는 것으로 이해된다. 해당 예에 있어서, 이것들은 드라이버 스테이지(DR), 아날로그 멀티플렉서(AMX), 및 아날로그 입력 회로(AS)이다. 아날로그 채널 시뮬레이션 유닛(ACS)은 제2 테스트 모드에서 아날로그 신호 스트링의 일부인 것으로 간주될 수 있다.
오류 메세지들(Error messages)
이 개시의 관점에서, 오류 메세지들은 대응하는 장치 부분들, 예를 들어 케이블들을 거쳐 전송되거나, 또는 장치 부분들에 미리 결정되거나 또는 결정될 수 있는 지점들에 제공되는, 검출된 오류들에 관련된 정보로 형성된다. 이러한 정보의 제공은 이 개시의 관점에서 생성이다.
삼각 신호(Triangular signal)
삼각 신호는 시간적 진폭 프로파일을 갖는 신호를 의미하는 것으로 이해되는데, 이때 이 시간적 진폭 프로파일은 문제의 신호의 삼각 전압 프로파일들의 직접 연속(direct succession)을 특징으로 하고, 또한 이 삼각형들은 대략적으로 이등변삼각형들이어야 한다(도 51의 신호 A2c_b' 참조).
톱니 신호(Sawtooth signal)
톱니 신호는 시간적 진폭 프로파일을 갖는 신호를 의미하는 것으로 이해되는데, 이때 이 시간적 진폭 프로파일은 문제의 신호의 삼각 전압 프로파일들의 직접 연속(direct succession)을 특징으로 하고, 또한 이러한 삼각형 중 하나의 변은 다른 변보다 훨씬 더 가파르다(도 51의 신호 A2c_a' 참조).
1.TZ 제1 테스트 모드
2.TZ 제2 테스트 모드
3.TZ 제3 테스트 모드
A2a_a 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)에 대하여 계수 감시 서브-장치(KUE2a)에서 계수 감시를 위한 예시적인 제1 분석 신호
A2a_b 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)에 대하여 계수 감시 서브-장치(KUE2a)에서 계수 감시를 위한 예시적인 제2 분석 신호
A2b_a 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)에 대하여 계수 감시 서브-장치(KUE2b)에서 계수 감시를 위한 예시적인 제1 분석 신호
A2b_b 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)에 대하여 계수 감시 서브-장치(KUE2b)에서 계수 감시를 위한 예시적인 제2 분석 신호
A2c_a 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대하여 계수 감시 서브-장치(KUE2c)에서 계수 감시를 위한 예시적인 제1 분석 신호
A2c_b 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대하여 계수 감시 서브-장치(KUE2c)에서 계수 감시를 위한 예시적인 제2 분석 신호
A2c_a' 대안적인 예시적인 일 실시예에서, 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대하여 계수 감시 서브-장치(KUE2c)에서 계수 감시를 위한 예시적인 제1 분석 신호
A2c_b' 대안적인 예시적인 일 실시예에서, 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대하여 계수 감시 서브-장치(KUE2c)에서 계수 감시를 위한 예시적인 제2 분석 신호
A3a_a 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)에 대하여 계수 감시 서브-장치(KUE3a)에서 계수 감시를 위한 예시적인 제1 분석 신호
A3a_b 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)에 대하여 계수 감시 서브-장치(KUE3a)에서 계수 감시를 위한 예시적인 제2 분석 신호
A3b_a 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)에 대하여 계수 감시 서브-장치(KUE3b)에서 계수 감시를 위한 예시적인 제1 분석 신호
A3b_b 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)에 대하여 계수 감시 서브-장치(KUE3b)에서 계수 감시를 위한 예시적인 제2 분석 신호
A_a 문제의 계수 감시 서브-장치(KUE)의 제1 내부적인 분석 신호. 이것은, 예를 들어 이하의 참조부호들을 갖는 이하의 신호들 중 하나일 수 있다: A2a_a, A2b_a, A2c_a, A3a_a, A3b_a. 다른 내부적인, 대칭적인 신호들 또한 감시될 수 있다. 제1 내부적인 분석 신호는 분석되어야 하는 신호(ZA)와 동일한 지속 주기(T)을 가지고 또한 분석되어야 하는 신호(ZA)의 제공되는 시간 대칭에 일치하도록 항상 선택되어야 한다. 만약, 예를 들어 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)가 감시되어야 한다면, 제1 내부적인 분석 신호는 대응하는 제1 분석 신호(A2c_a)에 대하여 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대하여 도 51에 도시된 바와 같이, 각각의 주기(T) 내에 펄스들을 가져서는 안되고, 대신 매 2번째 주기에서만 동상(in phase)이어야 한다. 제1 내부적인 분석 신호는 바람직하게 디지털 신호 생성 유닛(DSO)에 의해 디지털 방식으로 생성된다.
A_b 문제의 계수 감시 서브-장치(KUE)의 제2 내부적인 분석 신호. 이것은, 예를 들어 이하의 참조부호들을 갖는 이하의 신호들 중 하나일 수 있다: A2a_b, A2b_b, A2c_b, A3a_b, A3b_b. 다른 내부적인, 대칭적인 신호들 또한 감시될 수 있다. 제2 내부적인 분석 신호는 분석되어야 하는 신호(ZA)와 동일한 지속 주기(T)을 가지고 또한 분석되어야 하는 신호(ZA)의 제공되는 시간 대칭에 일치하도록 항상 선택되어야 한다. 만약, 예를 들어 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)가 감시되어야 한다면, 제2 내부적인 분석 신호는 대응하는 제2 분석 신호(A2c_b)에 대하여 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대하여 도 51에 도시된 바와 같이, 각각의 주기(T) 내에 펄스들을 가져서는 안되고, 대신 매 2번째 주기에서만 동상(in phase)이어야 한다. 제2 내부적인 분석 신호는 바람직하게 디지털 신호 생성 유닛(DSO)에 의해 디지털 방식으로 생성된다.
ADC 아날로그-디지털 변환기(analogue-to-digital converter)
ACS 아날로그 채널 시뮬레이션 유닛
AMX 아날로그 멀티플렉서(analogue multiplexer)
AP 감쇠 단계(decay phase)
arctan 각도 계산 유닛. 각각의 계수 감시 서브-장치(KUE)는 바람직하게 각도 계산 유닛을 가지고, 계수 감시 서브-장치(KUE)는 도 52에 구체화되어 있다. 각도 계산 유닛은 제1 내부적인 계수 신호(s3a) 및 제2 내부적인 계수 신호(s3b)로부터 각 신호(sα)를 생성한다. 각 신호는 바람직하게 제1 내부적인 계수 신호(s3a) 및 제2 내부적인 계수 신호(s3b)의 레벨의 비인 arctan 또는 arccot를 나타낸다. 근사 및 다른 평가(예를 들어 단순 나누기 등)가 가능하다.
AS 아날로그 입력 회로 (아날로그-디지털 변환기(ADC)의 기능을 가짐)
ASS 측정 시스템(SS) 외부의 외부 영역
AV 아날로그 필터 또는 아날로그 증폭기
C_X 내부 비교기. 계수 감시 서브-장치(KUE)가 도 52의 형태로 구현된다면, 계수 감시 서브-장치들(KUE)은 바람직하게 내부 비교기(C_X)를 가진다. 특히, 도 53에 있어서, 이것은 간략함을 위해 도 53에 도시되어 있지 않고 또한 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들 내에 위치되는, 참조부호들(C15, C16, C17, C18 및 C19)을 갖는 비교기들에 의해 형성될 수 있다. 내부 비교기는 각 신호(sα)의 레벨을 내부 기준 값(Ref_X)과 비교한다. 내부 기준 값(Ref_X)은, 도 53에 있어서, 특히 이것은 간략함을 위해 도 53에 도시되어 있지 않고 또한 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들 내에 위치되는, 참조부호들(Ref15, Ref16, Ref17, Ref18 및 Ref19)을 갖는 기준 값들에 의해 형성될 수 있다. 이 비교의 결과에 따라서, 내부 비교기는 내부 비교 결과 신호(v_X)를 생성한다. 내부 비교 결과 신호(v_X)는, 도 53에 있어서, 특히 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들 내에 형성되는, 참조부호들(v15, v16, v17, v18 및 v19)을 갖는 비교 결과 신호들에 의해 형성될 수 있다.
C_Y 제2 내부 비교기. 일 구현에 있어서, 계수 감시 서브-장치(KUE)가 도 54의 형태로 구현된다면, 계수 감시 서브-장치들(KUE)은 바람직하게 제2 내부 비교기(C_Y)를 가진다. 특히, 도 53에 있어서, 이것은 간략함을 위해 도 53에 도시되어 있지 않고 또한 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들 내에 위치되는, 비교기들에 의해 형성될 수 있다. 제2 내부 비교기는 제1 내부적인 계수 신호(s3a)의 레벨을 제2 내부 기준 값(Ref_Y)과 비교한다. 제2 내부 기준 값(Ref_Y)은, 도 53에 있어서, 특히 이것은 간략함을 위해 도 53에 도시되어 있지 않고 또한 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들 내에 위치되는, 기준 값들에 의해 형성될 수 있다. 이 비교의 결과에 따라서, 제2 내부 비교기는 제2 내부 비교 결과 신호(v_Y)를 생성한다. 제2 내부 비교 결과 신호(v_Y)는, 도 53에 있어서, 특히 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들 내에 형성되고 또한 간략함을 위해 도 53에 도시되어 있지 않는, 비교 결과 신호들에 의해 형성될 수 있다.
C_Z 제3 내부 비교기. 일 구현에 있어서, 계수 감시 서브-장치(KUE)가 도 54의 형태로 구현된다면, 계수 감시 서브-장치들(KUE)은 바람직하게 제3 내부 비교기(C_Z)를 가진다. 특히, 도 53에 있어서, 이것은 간략함을 위해 도 53에 도시되어 있지 않고 또한 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들 내에 위치되는, 비교기들에 의해 형성될 수 있다. 제3 내부 비교기는 제2 내부적인 계수 신호(s3b)의 레벨을 제3 내부 기준 값(Ref_Z)과 비교한다. 제3 내부 기준 값(Ref_Z)은, 도 53에 있어서, 특히 이것은 간략함을 위해 도 53에 도시되어 있지 않고 또한 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들 내에 위치되는, 기준 값들에 의해 형성될 수 있다. 이 비교의 결과에 따라서, 제3 내부 비교기는 제3 내부 비교 결과 신호(v_Z)를 생성한다. 제3 내부 비교 결과 신호(v_Z)는, 도 53에 있어서, 특히 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들 내에 형성되고 또한 간략함을 위해 도 53에 도시되어 있지 않는, 비교 결과 신호들에 의해 형성될 수 있다.
C1 제1 비교기. 제1 비교기는 제1 차 신호(d1)를 제1 기준 값(Ref1)과 비교하고 제1 비교 결과 신호(v1)를 생성한다.
C2 제2 비교기. 제2 비교기는 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)를 제2 기준 값(Ref2)과 비교하고 제2 비교 결과 신호(v2)를 생성한다.
C3 제3 비교기. 제3 비교기는 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)를 제3 기준 값(Ref3)과 비교하고 제3 비교 결과 신호(v3)를 생성한다.
C4 제4 비교기. 제4 비교기는 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)를 제4 기준 값(Ref4)과 비교하고 제4 비교 결과 신호(v4)를 생성한다.
C5 제5 비교기. 제5 비교기는 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)를 제5 기준 값(Ref5)과 비교하고 제5 비교 결과 신호(v5)를 생성한다.
C6 제6 비교기. 제6 비교기는 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)를 제6 기준 값(Ref6)과 비교하고 제6 비교 결과 신호(v6)를 생성한다.
C10 제10 비교기. 제10 비교기는 제2 차 신호(d2)를 제7 기준 값(Ref7)과 비교하고 제10 비교 결과 신호(v10)를 생성한다.
C11 제11 비교기. 제11 비교기는 제3 차 신호(d3)를 제8 기준 값(Ref8)과 비교하고 제11 비교 결과 신호(v11)를 생성한다.
C12 제12 비교기. 제12 비교기는 제4 차 신호(d4)를 제9 기준 값(Ref9)과 비교하고 제12 비교 결과 신호(v12)를 생성한다.
C13 제13 비교기. 제13 비교기는 적분된 제5 차 신호(d5i)를 제13 기준 값(Ref13)과 비교하고 제13 비교 결과 신호(v13)를 생성한다.
C14 제14 비교기. 제14 비교기는 적분된 제5 차 신호(d5i)를 제14 기준 값(Ref14)과 비교하고 제14 비교 결과 신호(v14)를 생성한다.
C15 제15 비교기. 제15 비교기는 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)의 계수 감시 서브-장치(KUE3a) 내에서 각 신호(sα)를 제15 기준 값(Ref15)과 비교하고 제15 비교 결과 신호(v15)를 생성한다. 제15 비교기(C15)는제3 아날로그 신호(S3)의 제1 서브-신호(S3a)의 계수 감시 서브-장치(KUE3a) 내에 위치된다.
C16 제16 비교기. 제16 비교기는 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)의 계수 감시 서브-장치(KUE3b) 내에서 각 신호(sα)를 제16 기준 값(Ref16)과 비교하고 제16 비교 결과 신호(v16)를 생성한다. 제16 비교기(C16)는제3 아날로그 신호(S3)의 제2 서브-신호(S3b)의 계수 감시 서브-장치(KUE3b) 내에 위치된다.
C17 제17 비교기. 제17 비교기는 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)의 계수 감시 서브-장치(KUE2b) 내에서 각 신호(sα)를 제17 기준 값(Ref17)과 비교하고 제17 비교 결과 신호(v17)를 생성한다. 제17 비교기(C17)는제2 아날로그 신호(S2)의 제2 서브-신호(S2b)의 계수 감시 서브-장치(KUE2b) 내에 위치된다.
C18 제18 비교기. 제18 비교기는 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)의 계수 감시 서브-장치(KUE2c) 내에서 각 신호(sα)를 제18 기준 값(Ref18)과 비교하고 제18 비교 결과 신호(v18)를 생성한다. 제18 비교기(C18)는제2 아날로그 신호(S2)의 제3 서브-신호(S2c)의 계수 감시 서브-장치(KUE2c) 내에 위치된다.
C19 제19 비교기. 제19 비교기는 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)의 계수 감시 서브-장치(KUE2a) 내에서 각 신호(sα)를 제19 기준 값(Ref19)과 비교하고 제19 비교 결과 신호(v19)를 생성한다. 제19 비교기(C19)는제2 아날로그 신호(S2)의 제1 서브-신호(S2a)의 계수 감시 서브-장치(KUE2a) 내에 위치된다.
CN 측정 채널, 특히 초음파 측정 채널
CTR 제어 장치
CTTR 변환기 커패시터
d1 제1 차 신호. 도 3의 예의 제1 차 신호는 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)와 제3 아날로그 신호(S3)의 제2 서브-신호(S3b) 사이의 (예시적인 변수 값들로서) 신호 진폭들의 값들에 있어서의 차이를 나타낸다.
d2 제2 차 신호. 도 5의 예의 제2 차 신호는 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)와 제2 아날로그 신호(S2)의 제3 서브-신호(S2c) 사이의 (예시적인 변수 값들로서) 신호 진폭들의 값들에 있어서의 차이를 나타낸다.
d3 제3 차 신호. 도 5의 예의 제3 차 신호는 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)와 제2 아날로그 신호(S2)의 제1 서브-신호(S2a) 사이의 (예시적인 변수 값들로서) 신호 진폭들의 값들에 있어서의 차이를 나타낸다.
d4 제4 차 신호. 도 5의 예의 제4 차 신호는 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)와 제2 아날로그 신호(S2)의 제2 서브-신호(S2b) 사이의 (예시적인 변수 값들로서) 신호 진폭들의 값들에 있어서의 차이를 나타낸다.
d5 제5 차 신호. 도 49의 예의 제5 차 신호는 제3 버퍼링된 신호(S3m)의 제1 서브-신호(S3am)와 제3 버퍼링된 신호(S3m)의 제2 서브-신호(S3bm) 사이의 (예시적인 변수 값들로서) 신호 진폭들의 값들에 있어서의 차이를 나타낸다.
d5i 적분된 제5 차 신호. 도 49의 예의 적분된 제5 차 신호는 제2 적분기(INT2)의 출력을 나타내는데, 이것은 바람직하게 다시 리셋되기 전에 m 개의 클럭 주기들(T)에 대하여 제5 차 신호(d5)를 적분한다. m 개의 클럭 주기들의 끝에서, 적분된 제5 차 신호의 값은 제3 아날로그 신호(S3)의 2 개의 서브-신호들의 비대칭에 대한 측정을 나타낸다.
d6 제6 차 신호. 도 50의 예의 제6 차 신호는 제2 버퍼링된 신호(S2m)의 제1 서브-신호(S2am)와 제2 버퍼링된 신호(S2m)의 제2 서브-신호(S2bm) 사이의 (예시적인 변수 값들로서) 신호 진폭들의 값들에 있어서의 차이를 나타낸다.
d6i 적분된 제6 차 신호. 도 50의 예의 적분된 제6 차 신호는 제1 적분기(INT1)의 출력을 나타내는데, 이것은 바람직하게 다시 리셋되기 전에 m 개의 클럭 주기들(T)에 대하여 제6 차 신호(d6)를 적분한다. m 개의 클럭 주기들의 끝에서, 적분된 제6 차 신호의 값은 제2 아날로그 신호(S2)의 2 개의 서브-신호들의 비대칭에 대한 측정을 나타낸다.
D1 제1 차동 증폭기. 제1 차동 증폭기는 예를 들어 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)의 변수 값으로부터 및 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)의 변수 값으로부터의 차이를 설립하는 것에 의해 제1 차 신호(d1)를 형성한다.
D2 제1 차동 증폭기. 제2 차동 증폭기는 예를 들어 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)의 변수 값으로부터 및 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)의 변수 값으로부터의 차이를 설립하는 것에 의해 제2 차 신호(d2)를 형성한다.
D3 제3 차동 증폭기. 제3 차동 증폭기는 예를 들어 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)의 변수 값으로부터 및 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)의 변수 값으로부터의 차이를 설립하는 것에 의해 제3 차 신호(d3)를 형성한다.
D4 제4 차동 증폭기. 제4 차동 증폭기는 예를 들어 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)의 변수 값으로부터 및 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)의 변수 값으로부터의 차이를 설립하는 것에 의해 제4 차 신호(d4)를 형성한다.
D5 제5 차동 증폭기. 제5 차동 증폭기는 예를 들어 제3 버퍼링된 신호(S3m)의 제1 서브-신호(S3am)의 변수 값으로부터 및 제3 버퍼링된 신호(S3m)의 제2 서브-신호(S3bm)의 변수 값으로부터의 차이를 설립하는 것에 의해 제5 차 신호(d5)를 형성한다.
D6 제6 차동 증폭기. 제6 차동 증폭기는 예를 들어 제2 버퍼링된 신호(S2m)의 제1 서브-신호(S2am)의 변수 값으로부터 및 제2 버퍼링된 신호(S2m)의 제2 서브-신호(S2bm)의 변수 값으로부터의 차이를 설립하는 것에 의해 제6 차 신호(d6)를 형성한다.
DCS 디지털 채널 시뮬레이션 유닛
DMX 디지털 멀티플렉서
DR 드라이버 스테이지(driver stage)
DSI 디지털 입력 회로
DSO 디지털 신호 생성 유닛
EP 수신 단계(receive phase)
ES 수신 신호, 특히 초음파 수신 신호
EZ 스위치드-온 모드(switched-on mode)
F1 제1 필터. 각각의 계수 감시 서브-장치(KUE)는 계수 감시 서브-장치(KUE)가 도 52의 형태로 구현된다면 바람직하게 제1 필터를 포함한다. 제1 필터는 제1 필터 출력 신호(s2a)를 형성하기 위해 제1 내부 필터 입력 신호(S1a)를 필터링한다. 제1 필터는 바람직하게 적분기 또는 적어도 로우-패스 필터이다. 제1 곱셈기(M1)를 갖는 제1 필터는 이로써 제1 스칼라 곱 유닛을 형성하고 이로써 제1 곱셈기(M1)와 함께, 분석되어야 하는 신호(ZA)와 제1 분석 신호(A_a)의 스칼라 곱을 형성한다. 제1 필터 출력 신호(s2a)는 이로써 이러한 방식으로 결정되는 이 스칼라 곱을 나타낸다. 하지만, 이 제1 스칼라 곱의 한계들은 여전히 알려져 있지 않다. 후속하는 제1 내부 샘플-앤-홀드 유닛(S&H_Ca)은 그러므로 제1 스칼라 곱 유닛에 의해 반드시 보충되어야 한다.
F2 제2 필터. 각각의 계수 감시 서브-장치(KUE)는 계수 감시 서브-장치(KUE)가 도 52의 형태로 구현된다면 바람직하게 제2 필터를 포함한다. 제2 필터는 제2 필터 출력 신호(s2b)를 형성하기 위해 제2 내부 필터 입력 신호(S1b)를 필터링한다. 제2 필터는 바람직하게 적분기 또는 적어도 로우-패스 필터이다. 제2 곱셈기(M2)를 갖는 제2 필터는 이로써 제2 스칼라 곱 유닛을 형성하고 이로써 제2 곱셈기(M2)와 함께, 분석되어야 하는 신호(ZA)와 제2 분석 신호(A_b)의 스칼라 곱을 형성한다. 제2 필터 출력 신호(s2b)는 이로써 이러한 방식으로 결정되는 이 스칼라 곱을 나타낸다. 하지만, 이 제2 스칼라 곱의 한계들은 여전히 알려져 있지 않다. 후속하는 제2 내부 샘플-앤-홀드 유닛(S&H_Cb)은 그러므로 스칼라 곱 유닛에 의해 반드시 보충되어야 한다.
FZ 오류 모드
INT1 제1 적분기
INT2 제2 적분기
IO 데이터 인터페이스
KUE 계수 감시 서브-장치(coefficient monitoring sub-apparatus)
KUE2a 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)의 계수 감시 서브-장치
KUE2b 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)의 계수 감시 서브-장치
KUE3a 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)의 계수 감시 서브-장치
KUE3b 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)의 계수 감시 서브-장치
m 적분이 수행되는 클럭 주기들의 수
M1 제1 곱셈기. 각각의 계수 감시 서브-장치(KUE)는 계수 감시 서브-장치(KUE)가 도 52의 형태로 구현된다면 바람직하게 제1 곱셈기를 포함한다. 문제의 계수 감시 서브-장치(KUE) 내의, 제1 곱셈기는 제1 내부 필터 입력 신호(sla)를 획득하기 위해 문제의 계수 감시 서브-장치(KUE)에 관련된 제1 내부 분석 신호(A_a)를 문제의 계수 감시 서브-장치(KUE)에 대하여 분석되어야 하는 신호(ZA)로 곱한다.
M2 제2 곱셈기. 각각의 계수 감시 서브-장치(KUE)는 계수 감시 서브-장치(KUE)가 도 52의 형태로 구현된다면 바람직하게 제2 곱셈기를 포함한다. 문제의 계수 감시 서브-장치(KUE) 내의, 제2 곱셈기는 제2 내부 필터 입력 신호(slb)를 획득하기 위해 문제의 계수 감시 서브-장치(KUE)에 관련된 제2 내부 분석 신호(A_b)를 문제의 계수 감시 서브-장치(KUE)에 대하여 분석되어야 하는 신호(ZA)로 곱한다.
MS 측정 신호, 특히 초음파 측정 신호
Ref_X 내부 기준 값. 계수 감시 서브-장치(KUE)는 이들이 도 52의 형태로 구현된다면 바람직하게 내부 기준 값을 이용한다. 내부 기준 값(Ref_X)은, 도 53에 있어서, 특히 이것은 간략함을 위해 도 53에 도시되어 있지 않고 또한 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들 내에 배치되는, 참조부호들(Ref15, Ref16, Ref17, Ref18 및 Ref19)을 갖는 기준 값들에 의해 형성될 수 있다.
Ref_Y 제2 내부 기준 값. 계수 감시 서브-장치(KUE)는 이들이 도 54, 도 55 또는 도 56의 형태로 구현된다면 바람직하게 제2 내부 기준 값(Ref_Y)을 이용한다. 제2 내부 기준 값(Ref_Y)은, 도 53에 있어서, 특히 이것은 간략함을 위해 도 53에 도시되어 있지 않고 또한 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들 내에 배치되는, 기준 값들에 의해 형성될 수 있다.
Ref_Z 제3 내부 기준 값. 계수 감시 서브-장치(KUE)는 이들이 도 54, 도 55 또는 도 56의 형태로 구현된다면 바람직하게 제3 내부 기준 값(Ref_Z)을 이용한다. 제3 내부 기준 값(Ref_Z)은, 도 53에 있어서, 특히 이것은 간략함을 위해 도 53에 도시되어 있지 않고 또한 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들 내에 배치되는, 기준 값들에 의해 형성될 수 있다.
Ref1 제1 기준 값. 제1 기준 값은 제1 비교기(C1)에 의한 제1 비교 결과 신호(v1)의 생성을 위한 제1 차 신호(d1)에 대한 비교 값으로서 사용된다.
Ref2 제2 기준 값. 제2 기준 값은 제2 비교기(C2)에 의한 제2 비교 결과 신호(v2)의 생성을 위한 제3 아날로그 신호(S3)의 제1 서브-신호(s3a)에 대한 비교 값으로서 사용된다.
Ref3 제3 기준 값. 제3 기준 값은 제3 비교기(C3)에 의한 제3 비교 결과 신호(v3)의 생성을 위한 제3 아날로그 신호(S3)의 제2 서브-신호(s3b)에 대한 비교 값으로서 사용된다.
Ref4 제4 기준 값. 제4 기준 값은 제4 비교기(C4)에 의한 제4 비교 결과 신호(v4)의 생성을 위한 제2 아날로그 신호(S2)의 제2 서브-신호(s2b)에 대한 비교 값으로서 사용된다.
Ref5 제5 기준 값. 제5 기준 값은 제5 비교기(C5)에 의한 제5 비교 결과 신호(v5)의 생성을 위한 제2 아날로그 신호(S2)의 제3 서브-신호(s2c)에 대한 비교 값으로서 사용된다.
Ref6 제6 기준 값. 제6 기준 값은 제6 비교기(C6)에 의한 제6 비교 결과 신호(v6)의 생성을 위한 제2 아날로그 신호(S2)의 제1 서브-신호(s2a)에 대한 비교 값으로서 사용된다.
Ref7 제7 기준 값. 제7 기준 값은 제10 비교기(C10)에 의한 제10 비교 결과 신호(v10)의 생성을 위한 제2 차 신호(d2)에 대한 비교 값으로서 사용된다.
Ref8 제8 기준 값. 제8 기준 값은 제11 비교기(C11)에 의한 제11 비교 결과 신호(v11)의 생성을 위한 제3 차 신호(d3)에 대한 비교 값으로서 사용된다.
Ref9 제9 기준 값. 제9 기준 값은 제12 비교기(C12)에 의한 제12 비교 결과 신호(v12)의 생성을 위한 제4 차 신호(d4)에 대한 비교 값으로서 사용된다.
Ref13 제13 기준 값. 제13 기준 값은 제13 비교기(C13)에 의한 제13 비교 결과 신호(v13)의 생성을 위한 적분된 제6 차 신호(d6i)에 대한 비교 값으로서 사용된다.
Ref14 제14 기준 값. 제14 기준 값은 제14 비교기(C14)에 의한 제14 비교 결과 신호(v14)의 생성을 위한 적분된 제5 차 신호(d5i)에 대한 비교 값으로서 사용된다.
Ref15 제15 기준 값. 제15 기준 값은 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)의 계수 감시 서브-장치(KUE3a) 내의 제15 비교기(C15)에 의한 제15 비교 결과 신호(v15)의 생성을 위한 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)의 계수 감시 서브-장치(KUE3a) 내의 각 신호(sα)에 대한 비교 값으로서 사용된다.
Ref16 제16 기준 값. 제16 기준 값은 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)의 계수 감시 서브-장치(KUE3b) 내의 제16 비교기(C16)에 의한 제16 비교 결과 신호(v16)의 생성을 위한 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)의 계수 감시 서브-장치(KUE3b) 내의 각 신호(sα)에 대한 비교 값으로서 사용된다.
Ref17 제17 기준 값. 제17 기준 값은 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)의 계수 감시 서브-장치(KUE2b) 내의 제17 비교기(C17)에 의한 제17 비교 결과 신호(v17)의 생성을 위한 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)의 계수 감시 서브-장치(KUE2b) 내의 각 신호(sα)에 대한 비교 값으로서 사용된다.
Ref18 제18 기준 값. 제18 기준 값은 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)의 계수 감시 서브-장치(KUE2c) 내의 제18 비교기(C18)에 의한 제18 비교 결과 신호(v18)의 생성을 위한 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)의 계수 감시 서브-장치(KUE2c) 내의 각 신호(sα)에 대한 비교 값으로서 사용된다.
Ref19 제19 기준 값. 제19 기준 값은 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)의 계수 감시 서브-장치(KUE2a) 내의 제19 비교기(C19)에 의한 제19 비교 결과 신호(v19)의 생성을 위한 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)의 계수 감시 서브-장치(KUE2a) 내의 각 신호(sα)에 대한 비교 값으로서 사용된다.
RTR 변환기 저항
sα 각 신호. 각각의 계수 감시 서브-장치(KUE)는 계수 감시 서브-장치(LUE)가 도 5의 형태로 구현된다면 바람직하게 신호 각도를 포함한다. 각 신호는 계수 감시 서브-장치(LUE)의 각도 계산 유닛에 의해 생성된다. 각 신호는 바람직하게 제1 내부적인 계수 신호(s3a) 및 제2 내부적인 계수 신호(s3b)의 레벨의 비인 arctan 또는 arccot를 나타낸다. 근사 및 다른 평가(예를 들어 단순 나누기 등)가 가능하다.
S&H_Aa 제1 대칭성 점검 장치(SPA)의 제1 위상 천이기
S&H_Ab 제1 대칭성 점검 장치(SPA)의 제2 위상 천이기
S&H_Ba 제2 대칭성 점검 장치(SPB)의 제1 위상 천이기
S&H_Bb 제2 대칭성 점검 장치(SPB)의 제2 위상 천이기
S&H_Ca 제1 내부적인 샘플-앤-홀드 유닛. 각각의 계수 감시 서브-장치(KUE)는 계수 감시 서브-장치(KUE)가 도 52의 형태로 구현된다면 바람직하게 제1 내부적인 샘플-앤-홀드 유닛을 포함한다. 제1 내부적인 샘플-앤-홀드 유닛은 분석되어야 하는 신호(ZA)의 하나 또는 그 이상의 완전한 주기들(T)의 시간적 끝에서 제1 내부적인 필터 출력 신호(S2a)를 샘플링하고 이로써 제1 내부적인 계수 신호(S3a)를 형성한다. 샘플링은 바람직하게 단지 전송 단계(SP) 내에서 또는 전송 단계(SP) 내에서 선택된 시간 주기들에서 발생한다. 제1 내부적인 샘플-앤-홀드 유닛은 바람직하게 디지털 신호 생성 유닛(DSO)에 의해 제어된다.
S&H_Cb 제2 내부적인 샘플-앤-홀드 유닛. 각각의 계수 감시 서브-장치(KUE)는 계수 감시 서브-장치(KUE)가 도 52의 형태로 구현된다면 바람직하게 제2 내부적인 샘플-앤-홀드 유닛을 포함한다. 제2 내부적인 샘플-앤-홀드 유닛은 분석되어야 하는 신호(ZA)의 하나 또는 그 이상의 완전한 주기들(T)의 시간적 끝에서 제2 내부적인 필터 출력 신호(S2b)를 샘플링하고 이로써 제2 내부적인 계수 신호(S3b)를 형성한다. 샘플링은 바람직하게 단지 전송 단계(SP) 내에서 또는 전송 단계(SP) 내에서 선택된 시간 주기들에서 발생한다. 제2 내부적인 샘플-앤-홀드 유닛은 바람직하게 디지털 신호 생성 유닛(DSO)에 의해 제어된다.
S0 제어 신호
S1 제1 디지털 신호
S1a 제1 내부적인 필터 입력 신호. 각각의 계수 감시 서브-장치(KUE)는 계수 감시 서브-장치(KUE)가 도 52의 형태로 구현된다면 바람직하게 제1 내부적인 필터 입력 신호를 포함한다. 제1 필터 입력 신호는 제1 곱셈기(M1)를 이용해 분석되어야 하는 신호(ZA)를 제1 내부적인 분석 신호(A_a)로 곱하는 것에 의해 도 52의 예에서 생성된다.
S1b 제2 내부적인 필터 입력 신호. 각각의 계수 감시 서브-장치(KUE)는 계수 감시 서브-장치(KUE)가 도 52의 형태로 구현된다면 바람직하게 제2 내부적인 필터 입력 신호를 포함한다. 제2 필터 입력 신호는 제2 곱셈기(M2)를 이용해 분석되어야 하는 신호(ZA)를 제2 내부적인 분석 신호(A_b)로 곱하는 것에 의해 도 52의 예에서 생성된다.
S2 제2 아날로그 신호
s2a 제1 내부적인 필터 출력 신호. 각각의 계수 감시 서브-장치(KUE)는 계수 감시 서브-장치(KUE)가 도 52의 형태로 구현된다면 바람직하게 제1 내부적인 필터 출력 신호를 포함한다. 제1 필터 출력 신호는 제1 내부 필터(F1)에서 제1 필터 입력 신호(S1a)를 필터링하는 것에 의해 도 52의 예에서 생성된다.
S2a 제2 아날로그 신호(S2)의 제1 서브-신호
S2am 제2 버퍼링된 신호(S2m)의 제1 서브-신호
s2b 제2 내부적인 필터 출력 신호. 각각의 계수 감시 서브-장치(KUE)는 계수 감시 서브-장치(KUE)가 도 52의 형태로 구현된다면 바람직하게 제2 내부적인 필터 출력 신호를 포함한다. 제2 필터 출력 신호는 제2 내부 필터(F2)에서 제2 필터 입력 신호(S1b)를 필터링하는 것에 의해 도 52의 예에서 생성된다.
S2b 제2 아날로그 신호(S2)의 제2 서브-신호
S2bm 제2 버퍼링된 신호(S2m)의 제2 서브-신호
S2c 제2 아날로그 신호(S2)의 제3 서브-신호
S2cLC 변환기 커패시터(CTR)와 연결해제된 제2 아날로그 신호(S2)의 제3 서브-신호(단절된 제2 아날로그 신호(S2)의 제3 서브-신호)
S2m 제2 버퍼링된 신호
S3 제3 아날로그 신호
S3' 증폭된 제3 아날로그 신호
s3a 제1 내부적인 계수 신호. 각각의 계수 감시 서브-장치(KUE)는 계수 감시 서브-장치(KUE)가 도 52의 형태로 구현된다면 바람직하게 제1 내부적인 계수 신호를 포함한다. 제1 내부적인 샘플-앤-홀드 유닛(S&H_Ca)은 분석되어야 하는 신호(ZA)의 하나 또는 그 이상의 완전한 주기들(T)의 시간적 끝에서 제1 내부적인 필터 출력 신호(s2a)를 샘플링하는 것에 의해 제1 내부적인 계수 신호를 형성한다. 이 샘플링은 바람직하게 단지 전송 단계(SP) 내에서 또는 전송 단계(SP) 내에서 선택된 시간 주기들에서 발생한다. 이 샘플링은 바람직하게 디지털 신호 생성 유닛(DSO)에 의해 제어된다.
s3b 제2 내부적인 계수 신호. 각각의 계수 감시 서브-장치(KUE)는 계수 감시 서브-장치(KUE)가 도 52의 형태로 구현된다면 바람직하게 제2 내부적인 계수 신호를 포함한다. 제2 내부적인 샘플-앤-홀드 유닛(S&H_Cb)은 분석되어야 하는 신호(ZA)의 하나 또는 그 이상의 완전한 주기들(T)의 시간적 끝에서 제2 내부적인 필터 출력 신호(s2b)를 샘플링하는 것에 의해 제2 내부적인 계수 신호를 형성한다. 이 샘플링은 바람직하게 단지 전송 단계(SP) 내에서 또는 전송 단계(SP) 내에서 선택된 시간 주기들에서 발생한다. 이 샘플링은 바람직하게 디지털 신호 생성 유닛(DSO)에 의해 제어된다.
S3a 제3 아날로그 신호(S3)의 제1 서브-신호
S3am 제3 버퍼링된 신호(S3m)의 제1 서브-신호
S3b 제3 아날로그 신호(S3)의 제2 서브 신호
S3bm 제3 버퍼링된 신호(S3m)의 제2 서브 신호
S3m 제3 버퍼링된 신호
S3t 제3 아날로그 테스트 신호
S3ta 제3 아날로그 테스트 신호의 제1 서브-신호
S3tb 제3 아날로그 테스트 신호의 제2 서브-신호
S4 제4 아날로그 신호
S5 제5 아날로그 신호
S5t 제5 디지털 테스트 신호
S6 제6 디지털 신호
S7 제7 응답 신호
SBA 제1 대칭성 점검 장치
SPB 제2 대칭성 점검 장치
SP 전송 단계(transmission phase)
SS 센서 시스템
T 클럭 주기(clock period)
TR 측정 유닛, 특히 초음파 변환기
Tri 내부 초음파 변환기
UEB 송신기; v_X 내부 비교 신호. 계수 감시 서브-장치들(LUE)은 바람직하게 계수 감시 서브-장치들(KUE)이 도 52의 형태로 구현된다면 내부 비교 신호(v_X)를 포함한다. 특히, 도 53에 있어서, 신호들은 참조부호들(v15, v16, v17, v18 및 v19)을 갖는 비교 신호들이고, 이것은 간략함을 위해 도 53에에서는 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들의 출력 신호들이 아니다. 특별한 계수 감시 서브-장치(KUE)의 특별한 내부 비교기(C_X)는 문제의 각 신호(sα)의 레벨을 대응하는 계수 감시 서브-장치(KUE)의 내부 기준 값(Ref_X)과 비교한다(도 52 참조). 내부 기준 값(Ref_X)은, 도 53에 있어서, 참조부호들(Ref15, Ref16, Ref17, Ref18 및 Ref19)을 갖는 기준 값들에 의해 형성될 수 있는데, 이것은 간략함을 위해 도 53에 도시되지 않고 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들 내에 위치된다. 이들은 이로써 특별한 계수 감시 서브-장치(KUE)의 내부 기준 값(Ref_X)을 나타낸다. 이 비교의 결과에 따라서, 내부 비교기(C_X)는 내부 비교 결과 신호(v_X)를 생성한다. 내부 비교 결과 신호(v_X)는, 도 53에 있어서, 특히 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들 내에서 형성되는, 참조부호들(v15, v16, v17, v18 및 v19)을 갖는 비교 결과 신호들에 의해 형성될 수 있다. 제어 장치(CTR) 및/또는 디지털 입력 회로(DSI)는 바람직하게 내부 비교 결과 신호(v_X)를 평가하고 적절하게 오류 메세지를 생성한다.
v_Y 제2 내부 비교 신호. 계수 감시 서브-장치들(LUE)은 바람직하게 계수 감시 서브-장치들(KUE)이 도 54, 도 55 또는 도 56의 형태로 구현된다면 제2 내부 비교 신호(v_Y)를 포함한다. 특히, 도 53에 있어서, 신호들은 간략함을 위해 도 53에에서는 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들의 출력 신호들이 아닌 비교 신호들이다. 특별한 계수 감시 서브-장치(KUE)의 특별한 제2 내부 비교기(C_Y)는 제1 내부적인 계수 신호(s3a)의 레벨을 대응하는 계수 감시 서브-장치(KUE)의 제2 내부 기준 값(Ref_Y)과 비교한다(도 54, 도 55 또는 도 56 참조). 제2 내부 기준 값(Ref_Y)은, 도 53에 있어서, 간략함을 위해 도 53에 도시되지 않는 기준 값들에 의해 특히 형성될 수 있고 또한 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들 내에 위치될 수 있다. 이들은 이로써 특별한 계수 감시 서브-장치(KUE)의 제2 내부 기준 값(Ref_Y)을 나타낸다. 이 비교의 결과에 따라서, 제2 내부 비교기(C_Y)는 제2 내부 비교 결과 신호(v_Y)를 생성한다. 제2 내부 비교 결과 신호들(v_Y)은, 도 53에 있어서, 특히 간략함을 위해 도 53에 도시되지 않고 또한 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들 내에서 형성되는, 비교 결과 신호들에 의해 형성될 수 있다. 제어 장치(CTR) 및/또는 디지털 입력 회로(DSI)는 바람직하게 제2 내부 비교 결과 신호들(v_Y)을 평가하고 적절하게 오류 메세지를 생성한다.
v_Z 제3 내부 비교 신호. 계수 감시 서브-장치들(KUE)은 바람직하게 계수 감시 서브-장치들(KUE)이 도 54, 도 55 또는 도 56의 형태로 구현된다면 제3 내부 비교 신호(v_Z)를 포함한다. 특히, 도 53에 있어서, 신호들은 간략함을 위해 도 53에에서는 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들의 출력 신호들이 아닌 비교 신호들일 수 있다. 특별한 계수 감시 서브-장치(KUE)의 특별한 제3 내부 비교기(C_Z)는 제2 내부적인 계수 신호(s3b)의 레벨을 대응하는 계수 감시 서브-장치(KUE)의 제3 내부 기준 값(Ref_Z)과 비교한다(도 54, 도 55 또는 도 56 참조). 제3 내부 기준 값(Ref_Z)은, 도 53에 있어서, 간략함을 위해 도 53에 도시되지 않는 기준 값들에 의해 특히 형성될 수 있고 또한 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들 내에 위치될 수 있다. 이들은 이로써 특별한 계수 감시 서브-장치(KUE)의 제3 내부 기준 값(Ref_Z)을 나타낸다. 이 비교의 결과에 따라서, 제3 내부 비교기(C_Z)는 제3 내부 비교 결과 신호(v_Z)를 생성한다. 제3 내부 비교 결과 신호들(v_Z)은, 도 53에 있어서, 특히 간략함을 위해 도 53에 도시되지 않고 또한 참조부호들(KUE2a, KUE2b, KUE2c, KUE3a 및 KUE3b)을 갖는 대응하는 계수 감시 서브-장치들 내에서 형성되는, 비교 결과 신호들에 의해 형성될 수 있다. 제어 장치(CTR) 및/또는 디지털 입력 회로(DSI)는 바람직하게 제3 내부 비교 결과 신호들(v_Z)을 평가하고 적절하게 오류 메세지를 생성한다.
v1 제1 비교 결과 신호. 도 3의 예에 있어서, 제1 비교 결과 신호는 제1 차 신호(d1)의 값과 제1 기준 값(Ref1) 사이의 비교 결과를 나타낸다. 비교는 대수 부호를 고려하여 또는 이의 고려 없이 수행될 수 있다. 순수하게 값에 기초한 비교는 이로써 바람직하게 절대 값들의 비교이다.
v2 제2 비교 결과 신호. 도 3의 예에 있어서, 제2 비교 결과 신호는 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)의 값과 제2 기준 값(Ref2) 사이의 비교 결과를 나타낸다. 비교는 대수 부호를 고려하여 또는 이의 고려 없이 수행될 수 있다. 순수하게 값에 기초한 비교는 이로써 바람직하게 절대 값들의 비교이다.
v3 제3 비교 결과 신호. 도 3의 예에 있어서, 제3 비교 결과 신호는 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)의 값과 제3 기준 값(Ref3) 사이의 비교 결과를 나타낸다. 비교는 대수 부호를 고려하여 또는 이의 고려 없이 수행될 수 있다. 순수하게 값에 기초한 비교는 이로써 바람직하게 절대 값들의 비교이다.
v4 제4 비교 결과 신호. 도 4의 예에 있어서, 제4 비교 결과 신호는 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)의 값과 제4 기준 값(Ref4) 사이의 비교 결과를 나타낸다. 비교는 대수 부호를 고려하여 또는 이의 고려 없이 수행될 수 있다. 순수하게 값에 기초한 비교는 이로써 바람직하게 절대 값들의 비교이다.
v5 제5 비교 결과 신호. 도 4의 예에 있어서, 제5 비교 결과 신호는 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)의 값과 제5 기준 값(Ref5) 사이의 비교 결과를 나타낸다. 비교는 대수 부호를 고려하여 또는 이의 고려 없이 수행될 수 있다. 순수하게 값에 기초한 비교는 이로써 바람직하게 절대 값들의 비교이다.
v6 제6 비교 결과 신호. 도 4의 예에 있어서, 제6 비교 결과 신호는 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)의 값과 제6 기준 값(Ref6) 사이의 비교 결과를 나타낸다. 비교는 대수 부호를 고려하여 또는 이의 고려 없이 수행될 수 있다. 순수하게 값에 기초한 비교는 이로써 바람직하게 절대 값들의 비교이다.
v10 제10 비교 결과 신호. 도 8의 예에 있어서, 제10 비교 결과 신호는 제10 비교기(C10)에 의한 제2 차 신호(d2)의 값과 제7 기준 값(Ref7) 사이의 비교 결과를 나타낸다. 비교는 대수 부호를 고려하여 또는 이의 고려 없이 수행될 수 있다. 순수하게 값에 기초한 비교는 이로써 바람직하게 절대 값들의 비교이다.
v11 제11 비교 결과 신호. 도 8의 예에 있어서, 제11 비교 결과 신호는 제11 비교기(C11)에 의한 제3 차 신호(d3)의 값과 제8 기준 값(Ref8) 사이의 비교 결과를 나타낸다. 비교는 대수 부호를 고려하여 또는 이의 고려 없이 수행될 수 있다. 순수하게 값에 기초한 비교는 이로써 바람직하게 절대 값들의 비교이다.
v12 제12 비교 결과 신호. 도 8의 예에 있어서, 제12 비교 결과 신호는 제12 비교기(C12)에 의한 제4 차 신호(d4)의 값과 제9 기준 값(Ref9) 사이의 비교 결과를 나타낸다. 비교는 대수 부호를 고려하여 또는 이의 고려 없이 수행될 수 있다. 순수하게 값에 기초한 비교는 이로써 바람직하게 절대 값들의 비교이다.
v13 제13 비교 결과 신호. 도 50의 예에 있어서, 제13 비교 결과 신호는 제13 비교기(C13)에 의한 적분된 제6 차 신호(d6i)의 값과 제13 기준 값(Ref13) 사이의 비교 결과를 나타낸다. 비교는 대수 부호를 고려하여 또는 이의 고려 없이 수행될 수 있다. 순수하게 값에 기초한 비교는 이로써 바람직하게 절대 값들의 비교이다.
v14 제14 비교 결과 신호. 도 49의 예에 있어서, 제14 비교 결과 신호는 제14 비교기(C14)에 의한 적분된 제5 차 신호(d5i)의 값과 제14 기준 값(Ref14) 사이의 비교 결과를 나타낸다. 비교는 대수 부호를 고려하여 또는 이의 고려 없이 수행될 수 있다. 순수하게 값에 기초한 비교는 이로써 바람직하게 절대 값들의 비교이다.
v15 제15 비교 결과 신호. 도 53의 예에 있어서, 제15 비교 결과 신호는 바람직하게 제15 비교기(C15)에 의한 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)의 2 개의 계수들의 결정된 각(예를 들어 arctan(α))과 제15 기준 값(Ref15) 사이의 비교 결과를 나타내는데, 이것은 바람직하게 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)에 대한 계수 감시 서브-장치(KUE3a) 내에 위치된다. 비교는 대수 부호를 고려하여 또는 이의 고려 없이 수행될 수 있다. 순수하게 값에 기초한 비교는 이로써 바람직하게 절대 값들의 비교이다.
v16 제16 비교 결과 신호. 도 53의 예에 있어서, 제16 비교 결과 신호는 바람직하게 제16 비교기(C16)에 의한 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)의 2 개의 계수들의 결정된 각(예를 들어 arctan(α))과 제16 기준 값(Ref16) 사이의 비교 결과를 나타내는데, 이것은 바람직하게 제3 아날로그 신호(S3)의 제2 서브-신호(S3b)에 대한 계수 감시 서브-장치(KUE3b) 내에 위치된다. 비교는 대수 부호를 고려하여 또는 이의 고려 없이 수행될 수 있다. 순수하게 값에 기초한 비교는 이로써 바람직하게 절대 값들의 비교이다.
v17 제17 비교 결과 신호. 도 53의 예에 있어서, 제17 비교 결과 신호는 바람직하게 제17 비교기(C17)에 의한 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)의 2 개의 계수들의 결정된 각(예를 들어 arctan(α))과 제17 기준 값(Ref17) 사이의 비교 결과를 나타내는데, 이것은 바람직하게 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)에 대한 계수 감시 서브-장치(KUE2a) 내에 위치된다. 비교는 대수 부호를 고려하여 또는 이의 고려 없이 수행될 수 있다. 순수하게 값에 기초한 비교는 이로써 바람직하게 절대 값들의 비교이다.
v18 제18 비교 결과 신호. 도 53의 예에 있어서, 제18 비교 결과 신호는 바람직하게 제18 비교기(C18)에 의한 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)의 2 개의 계수들의 결정된 각(예를 들어 arctan(α))과 제18 기준 값(Ref18) 사이의 비교 결과를 나타내는데, 이것은 바람직하게 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)에 대한 계수 감시 서브-장치(KUE2b) 내에 위치된다. 비교는 대수 부호를 고려하여 또는 이의 고려 없이 수행될 수 있다. 순수하게 값에 기초한 비교는 이로써 바람직하게 절대 값들의 비교이다.
v19 제19 비교 결과 신호. 도 53의 예에 있어서, 제19 비교 결과 신호는 바람직하게 제19 비교기(C19)에 의한 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)의 2 개의 계수들의 결정된 각(예를 들어 arctan(α))과 제19 기준 값(Ref19) 사이의 비교 결과를 나타내는데, 이것은 바람직하게 제2 아날로그 신호(S2)의 제3 서브-신호(S2c)에 대한 계수 감시 서브-장치(KUE2c) 내에 위치된다. 비교는 대수 부호를 고려하여 또는 이의 고려 없이 수행될 수 있다. 순수하게 값에 기초한 비교는 이로써 바람직하게 절대 값들의 비교이다.
Z1 시간에 있어서 제1 순간
Z2 시간에 있어서 제2 순간
z1 결정된 계수들의 저장을 위한 시간에 있어서 제1 순간
z2 결정된 계수들의 저장을 위한 시간에 있어서 제2 순간
z3 결정된 계수들의 저장을 위한 시간에 있어서 제3 순간
z4 결정된 계수들의 저장을 위한 시간에 있어서 제4 순간
ZA 문제의 계수 감시 서브-장치(KUE)에 의해 분석되어야 하는 신호. 이것은, 예를 들어 이하의 참조부호들을 갖는 이하의 신호들 중 하나일 수 있다: S2a, S2b, S2c, S3a, S3b. 다른 내부적이고, 대칭적인 신호들은 이로써 감시될 수 있다.
zn 결정된 계수들의 저장을 위한 시간에 있어서 제n 순간

Claims (46)

  1. 자체-테스팅 측정 시스템(SS)에 있어서,
    - 디지털 신호 생성 유닛(DSO),
    - 드라이버 스테이지(DR),
    - 측정 유닛(TR), 이것은 아날로그 출력 신호(MS)를 측정 신호로서 전송하고 이에 응답하여 수신 신호(ES)를 수신하고,
    - 아날로그 입력 회로(AS),
    - 디지털 입력 회로(DSI),
    - 아날로그 채널 시뮬레이션 유닛(ACS),
    - 디지털 채널 시뮬레이션 유닛(DCS),
    - 아날로그 멀티플렉서(AMX), 및
    - 디지털 멀티플렉서(DMX)를 포함하고,
    - 이때 상기 측정 시스템(SS)은
    - 작동 단계에 있는 작동 모드 및
    - 테스트 단계에 있는 제1 테스트 모드에 더하여,
    - 제2 테스트 모드 및/또는 제3 테스트 모드를 가정할 수 있고,
    - 이때 상기 작동 모드에서
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 드라이버 스테이지(DR)는 상기 디지털 신호 생성 유닛(DSO)의 이 제1 디지털 신호(S1)를 제2 아날로그 신호(S2)로 변환하고,
    - 이 제2 아날로그 신호(S2)는 상기 측정 유닛(TR)이 측정 신호로서 상기 출력 신호(MS)를 측정 채널(CN)로 전송하도록 촉발하고,
    - 상기 측정 유닛(TR)은 상기 출력 신호(MS)에 따라서 상기 측정 채널(CN)로부터 상기 수신 신호(ES)를 수신하고,
    - 상기 측정 유닛(TR)은 상기 수신된 수신 신호(ES)에 따라서 제3 아날로그 신호(S3)를 생성하고,
    - 상기 아날로그 멀티플렉서(AMX)는 이 제3 아날로그 신호(S3)를 제4 아날로그 신호(S4)로서 전달하고,
    - 상기 아날로그 입력 회로(AS)는 상기 제4 아날로그 신호(S4)를 제5 디지털 신호(S5)로 변환하고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 신호(S5)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고, 및
    - 상기 제7 응답 신호(S7)는 측정 결과로서 또는 상기 측정 결과를 형성하기 위해 사용될 수 있고,
    - 이때 상기 제1 테스트 모드에서
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 드라이버 스테이지(DR)는 상기 디지털 신호 생성 유닛(DSO)의 이 제1 디지털 신호(S1)를 제2 아날로그 신호(S2)로 변환하고,
    - 이 제2 아날로그 신호(S2)는 상기 측정 유닛(TR)이 측정 신호로서 상기 출력 신호(MS)를 측정 채널(CN)로 방출하도록 촉발하고,
    - 상기 측정 유닛(TR)은 상기 출력 신호(MS)에 따라서 상기 측정 채널(CN)로부터 상기 수신 신호(ES)를 수신하고,
    - 상기 측정 유닛(TR)은 상기 수신된 수신 신호(ES)에 따라서 제3 아날로그 신호(S3)를 생성하고,
    - 상기 아날로그 멀티플렉서(AMX)는 이 제3 아날로그 신호(S3)를 제4 아날로그 신호(S4)로서 전달하고,
    - 상기 아날로그 입력 회로(AS)는 상기 제4 아날로그 신호(S4)를 제5 디지털 신호(S5)로 변환하고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 신호(S5)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고, 및
    - 상기 제7 응답 신호(S7)는 테스트 결과로서 또는 상기 측정 시스템에 의해 수행되는 점검 결과를 형성하기 위해 사용될 수 있고,
    - 이때, 만약 제공된다면, 상기 제2 테스트 모드에서,
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 드라이버 스테이지(DR)는 상기 디지털 신호 생성 유닛(DSO)의 이 제1 디지털 신호(S1)를 제2 아날로그 신호(S2)로 변환하고, 이때 제3 아날로그 테스트 신호(S3t)는 상기 제2 아날로그 신호(S2)의 복사본일 수 있고,
    - 상기 아날로그 멀티플렉서(AMX)는 이 제3 아날로그 테스트 신호(S3t)를 제4 아날로그 신호(S4)로서 전달하고,
    - 상기 아날로그 입력 회로(AS)는 상기 제4 아날로그 신호(S4)를 제5 디지털 신호(S5)로 변환하고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 신호(S5)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고, 및
    - 상기 제7 응답 신호(S7)는 테스트 결과로서 또는 상기 측정 시스템에 의해 수행되는 점검 결과를 형성하기 위해 사용될 수 있고,
    - 이때, 만약 제공된다면, 상기 제3 테스트 모드에서,
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 디지털 채널 시뮬레이션 유닛(DCS)은 이 제1 디지털 신호(S1)를 제5 디지털 테스트 신호(S5t)로 변환하고, 이때 상기 제5 디지털 테스트 신호(S5t)는 상기 제1 디지털 신호(S1)의 복사본일 수 있고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 테스트 신호(S5t)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고, 및
    - 상기 제7 응답 신호(S7)는 테스트 결과로서 또는 상기 측정 시스템에 의해 수행되는 점검 결과를 형성하기 위해 사용될 수 있는,
    측정 시스템.
  2. 제 1 항에 있어서,
    - 한편으로 상기 측정 유닛(TR)과 다른 한편으로 상기 드라이버 스테이지(DR)와 상기 아날로그 멀티플렉서(AMX) 사이에 배치되는, 송신기(UEB)를 포함하고,
    - 이때 상기 작동 모드에서 및 상기 제1 테스트 모드에서
    - 상기 드라이버 스테이지(DR)의 상기 제2 아날로그 신호(S2)는 상기 송신기(UEB)에 의해 상기 측정 유닛(TR)으로 공급될 수 있고,
    - 상기 측정 유닛(TR)은 상기 송신기(UEB)로 상기 수신 신호를 공급하고, 또한 이것은 이를 제3 아날로그 신호(S3)로서 상기 아날로그 멀티플렉서(AMX)로 전달하는 것을 특징으로 하는, 측정 시스템.
  3. 제 2 항에 있어서, 상기 작동 모드에서, 적어도 하나의 비교 장치, 특히 비교기(C2, C3)는, 상기 제3 아날로그 신호의 매개변수 값(S3a, S3b)을 적어도 하나의 기준 값(Ref2, Ref3)과 비교하고 또한 비교 결과에 따라서 적어도 하나의 비교 결과 신호(v2, v3)를 생성하는 것을 특징으로 하는, 측정 시스템.
  4. 제 2 항에 있어서, 상기 작동 모드에서, 적어도 하나의 비교 장치, 특히 차동 증폭기(D1)는, 상기 제3 아날로그 신호의 2 개의 매개변수 값들(S3a, S3b)을 서로, 특히 차를 설립함으로써 비교하고, 또한 차 신호(d1)를 생성하고, 특히 상기 비교 장치로부터 분리된 비교기(C1)를 이용해 상기 차 신호(d1)와 적어도 하나의 기준 값(Ref1)을 비교함으로써 비교 결과 신호(v1)를 생성하는 것을 특징으로 하는, 측정 시스템.
  5. 제 2 항에 있어서, 상기 작동 모드에서, 적어도 하나의 비교 장치, 특히 비교기(C4, C5, C6)는 제2 아날로그 신호의 매개변수 값(S2a, S2b, S2c)과 기준 값(Ref4, Ref5, Ref6)을 비교하고 비교 결과에 따라서 비교 결과 신호(v4, v5, v6)를 생성하는 것을 특징으로 하는, 측정 시스템.
  6. 제 2 항에 있어서, 상기 작동 모드에서, 적어도 하나의 비교 장치, 특히 차동 증폭기(D7, D6, D8)는 제2 아날로그 신호의 매개변수 값(S2a, S2b, S2c)을 서로, 특히 차를 설립함으로써 비교하고, 또한 차 신호(d6, d7, d8)를 생성하고, 특히 상기 비교 장치로부터 분리된 비교기(C10, C11, C12)를 이용해 상기 차 신호(d6, d7, d8)와 기준 값(Ref6, Ref7, Ref8)을 비교함으로써 비교 결과 신호(v10, v11, v12)를 생성하는 것을 특징으로 하는, 측정 시스템.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 작동 모드에서, 적어도 하나의 비교 결과 신호(v1, v2, v3, v4, v5, v6, v10, v11, v12, v13, v14, v15, v16, v17, v18, v19)에 따라서 오류 메세지가 생성되거나 또는 생성되지 않을 수 있는 것을 특징으로 하는, 측정 시스템.
  8. 제 7 항에 있어서, 상기 비교 결과 신호(v1, v2, v3, v4, v5, v6, v10, v11, v12, v13, v14, v15, v16, v17, v18, v19)를 평가하고 상기 오류 메세지를 생성하는, 제어 장치(CTR)를 특징으로 하는, 측정 시스템.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 측정 유닛(TR)은, 출력 신호(MS)로서, 측정 신호로서 초음파 측정 신호를 측정 채널(CN)로서 초음파 측정 채널로 전송하고, 수신 신호(ES)로서, 상기 초음파 측정 채널(CN) 내의 물체에서 반사되는 상기 초음파 수신 신호를 수신하는, 초음파 변환기인 것을 특징으로 하는, 측정 시스템.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 디지털 신호 생성 유닛(DSO)을 제어하고 상기 디지털 입력 회로의 제7 아날로그 신호(S7)를 수신하기 위한 제어 장치(CTR)를 포함하고, 이때 상기 제1 또는 제2 또는 제3 테스트 모드에서 상기 제어 장치(CTR)는 상기 디지털 입력 회로(DSI)의 상기 제7 응답 신호(S7)를 미리 정의된 응답과 비교하여 비교 결과를 결정하는 것을 특징으로 하는, 측정 시스템.
  11. 제 10 항에 있어서, 상기 제어 장치(CTR)는, 상기 제1 또는 제2 또는 제3 테스트 모드에서, 테스트 신호(S0)로 상기 디지털 신호 생성 유닛(DSO)을 제어하고, 또한 상기 제어 장치(CTR)은, 상기 제1 또는 제2 또는 제3 테스트 모드에서, 상기 디지털 입력 회로(DSI)의 상기 제7 응답 신호(S7)를 미리 정의된 응답괴 비교하고 비교 결과를 결정하고, 이때 상기 미리 정의된 응답은 상기 테스트 신호(S0)에 따라 달라지는 것을 특징으로 하는, 측정 시스템.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서, 제어 장치(CTR)를 특징으로 하는데, 상기 제어 장치(CTR)는, 상기 제2 테스트 모드에서, 상기 드라이버 스테이지(DR)를 통해 상기 아날로그 채널 시뮬레이션 유닛(ACS)을 제어하고, 상기 채널 시뮬레이션 유닛(ACS) 및 상기 제2 아날로그 신호(S2)로부터 상기 제3 아날로그 테스트 신호(S3t)의 생성은 상기 아날로그 채널 시뮬레이션 유닛(ACS)의 이 제어에 따라 달라지고, 이때 상기 제어 장치(CTR)은, 상기 제2 테스트 모드에서, 상기 디지털 입력 회로(DSI)의 상기 제7 응답 신호(S7)를 미리 정의된 응답과 비교하고 비교 결과를 결정하고, 이때 상기 미리 정의된 응답 및 상기 아날로그 채널 시뮬레이션 유닛(ACS)의 제어는 서로에 종속하는, 측정 시스템.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서, 제어 장치(CTR)를 특징으로 하는데, 상기 제어 장치(CTR)는, 상기 제3 테스트 모드에서, 상기 디지털 채널 시뮬레이션 유닛(DCS)을 제어하고, 상기 디지털 채널 시뮬레이션 유닛(DCS)이 상기 제1 디지털 신호(S1)로부터 상기 제5 디지털 신호(S5t)를 변환하는 방식은 상기 디지털 채널 시뮬레이션 유닛(DCS)의 이 제어에 따라 달라지고, 이때 상기 제어 장치(CTR)은, 상기 제3 테스트 모드에서, 상기 디지털 입력 회로(DSI)의 상기 제7 응답 신호(S7)를 미리 정의된 응답과 비교하고 비교 결과를 결정하고, 이때 상기 미리 정의된 응답 및 상기 디지털 채널 시뮬레이션 유닛(DCS)의 제어는 서로에 종속하는, 측정 시스템.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 아날로그 멀티플렉서(AMX)는 상기 아날로그 채널 시뮬레이션 유닛(ACS)의 또는 상기 아날로그 입력 회로(AS)의 일부이거나, 또는 그 역도 성립하고, 및/또는 상기 디지털 멀티플렉서(DMX)는 상기 디지털 채널 시뮬레이션 유닛(DCS)의 또는 상기 디지털 입력 회로(DSI)의 일부이거나, 또는 그 역도 성립하는 것을 특징으로 하는, 측정 시스템.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서, 상기 제2, 제3 및 제4 아날로그 신호(S2, S3, S4)는 그 각각의 경우에 있어서 진동 신호이고, 상기 제1, 제5 및 제6 디지털 신호(S1, S5, S6)은 그 각각의 경우에 있어서 진동 신호를 나타내고, 상기 디지털 입력 회로(DSI)는 상기 측정 유닛(TR)의 상기 출력 신호(MS)의 전송 단계에서 상기 제6 디지털 신호(S6)의 진동 주파수를 측정하기 위한 장치 및/또는 전송 단계 뒤 및/또는 상기 측정 유닛(TR)의 상기 수신 신호(ES)의 수신 뒤 감쇠 시간을 측정하기 위한 장치를 포함하는 것을 특징으로 하는, 측정 시스템.
  16. 제 15 항에 있어서, 상기 디지털 입력 회로(DSI) 또는 제어 유닛(CTR)은 상기 측정된 진동 주파수를 목표 값 또는 목표 값 범위와 비교하고, 및/또는 상기 디지털 입력 회로(DSI) 또는 제어 유닛(CTR)은 상기 측정된 감쇠 시간을 목표 값 또는 목표 값 범위와 비교하여 만약 결정된 진동 주파수가 상기 진동 주파수의 목표 값보다 크거나 또는 상기 진동 주파수의 목표 값 범위 너머의 값을 갖거나 및/또는 상기 결정된 감쇠 시간이 상기 감쇠 시간의 목표 값보다 짧거나 또는 상기 감쇠 시간의 목표 값 범위 아래 값을 가진다면, 특히 상기 측정 유닛(TR)의 단락 회로 또는 상기 측정 유닛(TR)의 비기능적 부분 또는 결핍, 또는 상기 제3 아날로그 신호(S3)의 제1 서브-신호(S3a)에 상기 2차 측 상에서 연결되지 않는 송신기(UEB), 또는 다른 오류가 있다고 결론내리고, 이때 상기 디지털 입력 회로(DSI) 또는 제어 유닛(CTR)은 이 경우 또는 이 경우들에 있어서 오류 메시지를 생성하는 것을 특징으로 하는, 측정 시스템.
  17. 제 15 항 또는 제 16 항에 있어서, 상기 디지털 입력 회로(DSI) 또는 제어 유닛(CTR)은 상기 측정된 감쇠 시간을 목표 값 또는 목표 값 범위와 비교하여 상기 결정된 감쇠 시간이 상기 감쇠 시간의 목표 값보다 짧거나 또는 상기 감쇠 시간의 목표 값 범위 아래 값을 가진다면, 상기 측정 유닛(TR)의 결핍 부분 또는 비기능적 부분이 있다고 결론내리고, 이때 상기 디지털 입력 회로(DSI) 또는 제어 유닛(CTR)은 이 경우에 있어서 오류 메시지를 생성하는 것을 특징으로 하는, 측정 시스템.
  18. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
    - 측정 유닛(TR) 또는 그 부분으로서 초음파 변환기 또는 초음파 송신기 및 초음파 수신기로 형성되는 한 쌍,
    - 제2 신호(S2) 또는 상기 제2 신호(S2)의 서브-신호(S2a, S2b, S2c) 내 스트레이트 신호 성분의 진폭 값을 결정하기 위한 장치,
    - 제2 신호(S2) 또는 상기 제2 신호(S2)의 서브-신호(S2a, S2b, S2c) 내 넌-스트레이트 신호 성분의 진폭 값을 결정하기 위한 장치,
    - 이때 스트레이트 신호 성분은 상기 제2 신호(S2)에서와 동일한 기본 주파수 및 동일한 위상을 가지고 넌-스트레이트 신호 성분은 상기 제2 신호(S2)에서와 동일한 기본 주파수 및 상기 제2 신호(S2)와 비교했을 때 90°천이된 위상을 가지고,
    - 상기 스트레이트 신호 성분의 진폭 값을 이 스트레이트 진폭 값에 대한 임계 값과 비교하고 또한 상기 스트레이트 신호 성분과 관련하여 대응하는 비교 결과 신호를 생성하는, 비교 장치,
    - 상기 넌-스트레이트 신호 성분의 진폭 값을 이 넌-스트레이트 진폭 값에 대한 임계 값과 비교하고 또한 상기 넌-스트레이트 신호 성분과 관련하여 대응하는 비교 결과 신호를 생성하는, 비교 장치,
    - 상기 넌-스트레이트 신호 성분과 관련된 상기 비교 결과 신호 및 상기 스트레이트-신호 성분과 관련된 상기 비교 결과 신호가 미리 정의된 허용가능한 값 조합들의 그룹 중 어느 값 조합과도 동일하지 않은 값 조합을 가진다면, 오류 메세지를 생성하거나 또는 오류 신호를 출력하는 서브-장치를 특징으로 하는, 측정 시스템.
  19. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
    - 상기 측정 유닛(TR)은 초음파 변환기 또는 초음파 송신기 및 초음파 수신기로 형성되는 한 쌍을 포함하고,
    - 이때 상기 제2 아날로그 신호(S2)는 적어도 제1 서브-신호(S2a) 및 제2 서브-신호(S2b)를 포함하고,
    - 이때, 상기 초음파 변환기 또는 송신기(UEB)를 갖는 초음파 송신기 및 초음파 수신기로 형성되는 한 쌍의 무-오류 경우에 있어서, 상기 제2 아날로그 신호(S2)의 제1 서브-신호(S2a) 및 상기 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)는 180°위상 천이 외에는, 시간 프로파일 측면에서 동일하고,
    - 이때 서브-장치(SPA)는 상기 제2 아날로그 신호(S2)의 제1 서브-신호(S2a)와 상기 제2 아날로그 신호(S2)의 제2 서브-신호(S2b)의 대칭성 또는 그 역도 마찬가지로 측정하고 또한 이 위상 천이의 보상으로 대칭 정도에 대한 측정된 값(d6i) 또는 이 위상 천이의 보상으로 대칭으로부터의 편차 정도에 대한 측정된 값(d6i)을 결정하고,
    - 이때 비교 장치(C13)는 상기 대칭 정도에 대한 측정된 값(d6i)을 서브-신호들(S2a, S2b) 모두의 신원에 대한 기준 값(Ref13)과, 또는 상기 대칭으로부터의 편차 정도에 대한 측정된 값(d6i)을 서브-신호들(S2a, S2b) 모두의 신원으로부터 편차에 대한 기준 값(Ref13)과 비교하고, 및
    - 이때 상기 비교 장치(C13)는 상기 대칭 정도에 대한 결정된 값(d6i)이 하나의 및/또는 적어도 하나의 미리 정의된 시간 주기(SP)에서 상기 신원에 대한 기준 값(Ref13) 아래에 놓인다면 또는 하나의 및/또는 적어도 하나의 미리 정의된 시간 주기(SP) 내에서 상기 편차 정도에 대한 결정된 값(d6i)이 상기 신원으로부터의 편차에 대한 기준 값(Ref13) 위에 놓인다면 비교 결과 신호(v13)를 생성하는 것을 특징으로 하는, 측정 시스템.
  20. 제 18 항 또는 제 19 항에 있어서, 상기 작동 모드에서, 오류 메세지는 적어도 하나의 비교 결과 신호(v13, v14)에 따라서 생성되거나 또는 생성되지 않을 수 있는 것을 특징으로 하는, 측정 시스템.
  21. 제 1 항 내지 제 20 항 중 어느 한 항에 있어서, 상기 측정 유닛(TR)은 측정 신호로서 음향적, 광학적, 전기적, 유도성, 용량성, 전자기적 IR 또는 UV 출력 신호(MS)를 생성하기 위한 적어도 하나의 능동 요소 및 상기 능동 요소의 출력 신호에 응답하여 수신 신호로서 신호를 검출하기 위한 적어도 하나의 센서 요소를 포함하는 것을 특징으로 하는, 측정 시스템.
  22. 제 1 항 내지 제 20 항 중 어느 한 항에 있어서, 상기 측정 유닛(TR)은 초음파 변환기, 적어도 초음파 송신기 및 초음파 수신기로 형성되는 한 쌍, 카메라, 특히 TOF 카메라, 가열 요소 및 온도 센서로 형성되는 한 쌍, 광학적 송신기 및 광학적 수신기로 형성되는 한 쌍, 또는 작동기 및 센서로 형성되는 적어도 하나의 다른 쌍은, 서로 작동가능하게 연결되고, 풍속계, 유량계, 측정 브리지, 압력 및/또는 가속도 센서는 테스트 목적으로 물질을 변형시키기 위한 능동 요소로 물질 변형에 기초하여 작동하고, MEMS, MEOS, MENOS 등을 포함하는 것을 특징으로 하는, 측정 시스템.
  23. 제 1 항 내지 제 22 항 중 어느 한 항에 있어서, 상기 제1 테스트 모드에서, 상기 측정 유닛(TR) 또는 상기 측정 유닛(TR)의 일 부분의 임피던스의 값이 결정될 수 있고, 또한 상기 디지털 입력 회로(DSI) 또는 상기 시스템 컨트롤러(CTR)는 상기 임피던스 값을 임피던스 목표 값 또는 임피던스 목표 값 범위와 비교하고, 이때 상기 검출된 임피던스 값이 상기 임피던스 목표 값으로부터 벗어나거나 또는 상기 임피던스 목표 값 범위 외부에 놓인다면 오류 메세지가 생성될 수 있는 것을 특징으로 하는, 측정 시스템.
  24. 제 1 항 내지 제 23 항 중 어느 한 항에 있어서, 상기 작동 모드에서, 상기 값 프로파일 및/또는 상기 제7 응답 신호(S7)의 값들은, 특히 측정 결과들 및 측정 값들의 형태로, 특히 상기 목표 값들 및 목표 값 범위들과의 비교에 의해, 상기 디지털 입력 회로(DSI) 및/또는 상기 제어 장치(CTR)에 의해 타당성에 대하여 점검될 수 있는 것을 특징으로 하는, 측정 시스템.
  25. 제 24 항에 있어서, 상기 값 프로파일 및/또는 상기 제7 응답 신호(S7)의 값들은, 특히 측정 결과들 및 측정 값들의 형태로 존재하고, 상기 작동 모드에서 상기 타당성 점검이 성공했을 때에만 전달되고, 및/또는 상기 타당성 점검이 성공하지 않았을 때에는 오류 메세지가 생성되는 것을 특징으로 하는, 측정 시스템.
  26. 제 1 항 내지 제 25 항 중 어느 한 항에 있어서, 상기 디지털 입력 회로(DSI) 및/또는 상기 아날로그 수신 회로(AS)는 상기 디지털 신호 생성 유닛(DSO)에 의해 생성되는 상기 제1 디지털 신호(S1)의 다양한 신호 주파수들에서 또는 상기 디지털 신호 생성 유닛(DSO)에 의해 생성되는 상기 제1 디지털 신호(S1)의 서로 다른 시간적 신호 프로파일 패턴들을 가지고 상수 성분 및/또는 상기 제3 아날로그 신호(S3)의 진폭 및/또는 위상을 검출하고자 설계되는 것을 특징으로 하는, 측정 시스템.
  27. 제 26 항에 있어서, 사용가능한 신호 프로파일 패턴은 그 프로파일 상에서 신호 주파수 및 위상 점프를 가지는 것을 특징으로 하는, 측정 시스템.
  28. 제 1 항 내지 제 27 항 중 어느 한 항에 있어서, 상기 측정 시스템(TR)은 초음파 변환기 또는 초음파 송신기 및 초음파 수신기로 형성되는 한 쌍을 포함하고, 또한 상기 디지털 입력 회로(DSI) 및/또는 상기 아날로그 입력 회로(AS)는 상기 디지털 신호 생성 유닛(DSO)에 의해 생성되는 상기 제1 디지털 신호(S1)의 서로 다른 신호 주파수들에서 또는 상기 디지털 신호 생성 유닛(DSO)에 의해 생성되는 상기 제1 디지털 신호(S1)의 서로 다른 시간적 신호 프로파일 패턴들을 가지고 상기 제3 아날로그 신호(S3)의 신호 매개변수들을 검출하고자 설계되는 것을 특징으로 하는, 측정 시스템.
  29. 제 28 항에 있어서, 사용가능한 신호 프로파일 패턴은 그 프로파일 상에서 신호 주파수 및 위상 점프를 가지는 것을 특징으로 하는, 측정 시스템.
  30. 자체-테스팅 측정 시스템(SS)에 있어서,
    - 측정 유닛(TR), 상기 측정 유닛은, 초음파 변환기, 송신기(UEB), 변환기 저항(RTR) 및 변환기 커패시터(CTR)을 포함하고,
    - 상기 측정 유닛(TR)을 제어하기 위한 제2 아날로그 제어 신호(S2)의 제1 서브-신호(S2a) 및 제2 서브-신호(S2b),
    - 상기 제2 아날로그 제어 신호(S2)로 상기 측정 유닛(TR)의 제어 중 및/또는 후 상기 측정 유닛(TR)의 응답으로서 제3 아날로그 응답 신호(S3)의 제1 서브-신호(S3a) 및 제2 서브-신호(S3b), 및
    - 계수 감시 서브-장치(KUE)를 포함하고,
    - 이때 상기 측정 유닛(TR)의 시간적 작동은 적어도 하나의 전송 단계(SP)을 포함하고,
    - 이때 상기 제2 아날로그 제어 신호(S2)의 제1 서브-신호(S2a)는 상기 송신기(UEB)의 제1 1차-측 연결에 공급될 수 있고,
    - 이때 상기 제2 아날로그 제어 신호(S2)의 제2 서브-신호(S2b)는 상기 송신기(UEB)의 제2 1차-측 연결에 공급될 수 있고,
    - 이때 상기 제3 아날로그 제어 신호(S3)의 제1 서브-신호(S3a)는 상기 송신기(UEB)의 제1 2차-측 연결, 상기 변환기 저항(RTR)의 제1 연결, 상기 변환기 커패시터(CTR)의 제1 연결, 및 상기 초음파 변환기의 제1 연결에 이용될 수 있고,
    - 이때 상기 제3 아날로그 제어 신호(S3)의 제2 서브-신호(S3b)는 상기 송신기(UEB)의 제2 2차-측 연결, 상기 변환기 저항(RTR)의 제2 연결, 상기 변환기 커패시터(CTR)의 제2 연결, 및 상기 초음파 변환기(TRi)의 제2 연결에 이용될 수 있고,
    - 이때, 전송 단계(SP)의 정상 작동 중, 상기 제2 아날로그 제어 신호(S2)의 제1 서브-신호(S2a)는 170° 내지 190°의 값에 의해 위상 천이되고 10%보다 작은 진폭 편차를 가지는, 그 제2 서브-신호(S2b)와 동일하고, 및/또는 전송 단계(SP)의 정상 작동 중, 상기 제3 아날로그 제어 신호(S3)의 제1 서브-신호(S3a)는 180° 내지 190°의 값에 의해 위상 천이되고 10%보다 작은 진폭 편차를 가지는, 그 제2 서브-신호(S3b)와 동일하고,
    - 이때 상기 전송 단계(SP) 내에서 적어도 이 서브-신호들(S2a, S2b, S3a, S3b)은 주기(T)와 공통된 주기를 가지고,
    - 이때 상기 계수 감시 서브-장치(KUE)는 상기 서브-신호들(S2a, S2b, S3a, S3b) 중 적어도 하나, 즉 왜곡을 위해, 분석되어야 하는 신호(ZA)를 분석하고 또한 비교 결과 신호(v_X)로서 연관된 비교 결과 신호(v15, v16, v17, v18, v19)를 형성하는, 측정 시스템.
  31. 제 30 항에 있어서, 상기 계수 감시 서브-장치(KUE)에는
    - 제1 서브-장치(M1, s1a, F1, s2a, S&H_Ca), 상기 제1 서브-장치는 상기 분석되어야 하는 신호(ZA)와 제1 분석 신호(A_a)로부터 제1 내부적인 계수 신호(s3a)의 형태로 스칼라 곱을 형성하고, 및
    - 제2 서브-장치(M2, s1b, F2, s2b, S&H_Cb)가 마련되어 있고, 상기 제2 서브-장치는 상기 분석되어야 하는 신호(ZA)와 제2 분석 신호(A_b)로부터 제2 내부적인 계수 신호(s3b)의 형태로 스칼라 곱을 형성하고,
    - 이때 상기 제1 분석 신호(A_a) 및 상기 제2 분석 신호(A_b)는 분석되어야 하는 신호(ZA)와 동일한 주기(T)을 가지고 또한 서로 다르고,
    - 이때 상기 전송 단계(SP)에서 정상 작동을 위한 상기 제2 내부적인 계수 신호(s3b)의 결정된 값에 대한 상기 제1 내부적인 계수 신호(s3a)의 결정된 값의 비는 상기 전송 단계(SP)에서 적어도 하나의 오류 경우에서의 작동을 위한 상기 제2 내부적인 계수 신호(s3b)의 결정된 값에 대한 상기 제1 내부적인 계수 신호(s3a)의 결정된 값의 비와 다르고,
    - 이때 비교 결과 신호(v_X)는 2 개의 계수 신호들(s3a, s3b) 사이의 차에 기초하여 생성될 수 있는, 측정 시스템.
  32. 제 31 항에 있어서, 상기 작동 모드에서, 오류 메세지는 적어도 하나의 비교 결과 신호(v15, v16, v17, v18, v19)에 따라서 생성되거나 또는 생성되지 않을 수 있는, 측정 시스템.
  33. 자체-테스팅 측정 시스템(SS)에 있어서,
    - 측정 유닛(TR), 상기 측정 유닛은, 초음파 변환기, 또는 초음파 송신기 및 초음파 수신기로 형성되는 한 쌍을 포함하고,
    - 계수 감시 서브-장치(KUE), 및
    - 상기 측정 유닛(TR)을 제어하기 위한 제2 아날로그 제어 신호(S2)의 제1 서브-신호(S2a) 및 제2 서브-신호(S2b)를 포함하고,
    - 이때 상기 측정 유닛(TR)의 시간적 작동은 적어도 하나의 전송 단계(SP)를포함하고,
    - 이때 상기 제2 아날로그 제어 신호(S2)의 제1 서브-신호(S2a)는 상기 초음파 변환기(TR)의 제1 연결에 공급될 수 있고,
    - 이때 상기 제2 아날로그 제어 신호(S2)의 제2 서브-신호(S2b)는 상기 초음파 변환기(TR)의 제2 연결에 공급될 수 있고,
    - 이때, 전송 단계(SP)의 정상 작동 중, 상기 제2 아날로그 제어 신호(S2)의 제1 서브-신호(S2a)는 170° 내지 190°의 값에 의해 위상 천이되고 10%보다 작은 진폭 편차를 가지는, 그 제2 서브-신호(S2b)와 동일하고,
    - 이때 상기 전송 단계(SP) 내에서 적어도 이 서브-신호들(S2a, S2b)은 주기(T)와 공통된 주기를 가지고,
    - 이때 상기 계수 감시 서브-장치(KUE)는 상기 서브-신호들(S2a, S2b) 중 적어도 하나, 즉 기본 파 또는 하모닉의 최소 진폭들에 대하여, 분석되어야 하는 신호(ZA)를 분석하고 또한 연관된 비교 결과 신호(v-Y, v_Z)를 형성하는, 측정 시스템.
  34. 제 33 항에 있어서, 상기 계수 감시 서브-장치(KUE)에는
    - 제1 서브-장치(M1, s1a, F1, s2a, S&H_Ca)이 마련되어 있고, 상기 제1 서브-장치는 상기 분석되어야 하는 신호(ZA)와 제1 분석 신호(A_a)로부터 제1 내부적인 계수 신호(s3a)의 형태로 스칼라 곱을 형성하고,
    - 이때 상기 제1 분석 신호(A_a)는 상기 분석되어야 하는 신호(ZA)와 동일한 주기(T)을 가지고,
    - 이때 상기 전송 단계(SP)에서 정상 작동을 위해 제2 내부 비교기(C_Y)는 상기 제1 내부적인 계수 신호(s3a)를 제2 내부 기준 값(Ref_Y)과 비교하고,
    - 이때 상기 제2 내부 비교기(C_Y)는 이 비교 결과에 따라서 제2 내부 비교 신호(v_Y)를 생성하는 것을 특징으로 하는, 측정 시스템.
  35. 제34 항에 있어서, 상기 작동 모드에서, 오류 메세지는 적어도 하나의 비교 결과 신호(v_Y)에 따라서 생성되거나 또는 생성되지 않을 수 있는 것을 특징으로 하는, 측정 시스템.
  36. 자체-테스팅 측정 시스템(SS)에 있어서,
    - 측정 유닛(TR), 상기 측정 유닛은, 초음파 변환기 및 송신기(UEB)를 포함하고,
    - 상기 측정 유닛(TR)을 제어하기 위한 제2 아날로그 제어 신호(S2)의 제1 서브-신호(S2a) 및 제2 서브-신호(S2b),
    - 상기 제2 아날로그 제어 신호(S2)를 가지고 상기 측정 유닛(TR)의 제어 중 및/또는 후 상기 측정 유닛(TR)의 응답으로서 제3 아날로그 응답 신호(S3)의 제1 서브-신호(S3a) 및 제2 서브-신호(S3b)를 포함하고, 및
    - 계수 감시 서브-장치(KUE)를 포함하고,
    - 이때 상기 측정 유닛(TR)의 시간적 작동은 적어도 하나의 전송 단계(SP)를포함하고,
    - 이때 상기 제2 아날로그 제어 신호(S2)의 제1 서브-신호(S2a)는 상기 송신기(UEB)의 제1 1차-측 연결에 공급될 수 있고,
    - 이때 상기 제2 아날로그 제어 신호(S2)의 제2 서브-신호(S2b)는 상기 송신기(UEB)의 제2 1차-측 연결에 공급될 수 있고,
    - 이때 상기 제3 아날로그 응답 신호(S3)의 제1 서브-신호(S3a)는 상기 초음파 변환기(TR)의 제1 연결에 그리고 상기 송신기(UEB)의 제1 2차-측 연결에 이용될 수 있고,
    - 이때 상기 제3 아날로그 응답 신호(S3)의 제2 서브-신호(S3b)는 상기 초음파 변환기(TR)의 제2 연결에 그리고 상기 송신기(UEB)의 제2 2차-측 연결에 이용될 수 있고,
    - 이때, 전송 단계(SP)의 정상 작동 중, 상기 제2 아날로그 제어 신호(S2)의 제1 서브-신호(S2a)는 170° 내지 190°의 값에 의해 위상 천이되고 10%보다 작은 진폭 편차를 가지는, 그 제2 서브-신호(S2b)와 동일하고, 및/또는, 전송 단계(SP)의 정상 작동 중, 상기 제3 아날로그 응답 신호(S3)의 제1 서브-신호(S3a)는 170° 내지 190°의 값에 의해 위상 천이되고 10%보다 작은 진폭 편차를 가지는, 그 제2 서브-신호(S3b)와 동일하고,
    - 이때 상기 전송 단계(SP) 내에서 적어도 이 서브-신호들(S2a, S2b, S3a, S3b)은 주기(T)와 공통된 주기를 가지고, 또한
    - 이때 상기 계수 감시 서브-장치(KUE)는 상기 서브-신호들(S2a, S2b, S3a, S3b) 중 적어도 하나, 즉 기본 파 또는 하모닉의 최소 진폭들에 대하여, 분석되어야 하는 신호(ZA)를 분석하고 또한 비교 결과 신호(v_X)로서 연관된 비교 결과 신호(v15, v16, v17, v18, v19)를 형성하는, 측정 시스템.
  37. 제 36 항에 있어서, 상기 계수 감시 서브-장치(KUE)에는
    - 제1 서브-장치(M1, s1a, F1, s2a, S&H_Ca)이 마련되어 있고, 상기 제1 서브-장치는 상기 분석되어야 하는 신호(ZA)와 제1 분석 신호(A_a)로부터 제1 내부적인 계수 신호(s3a)의 형태로 스칼라 곱을 형성하고,
    - 이때 상기 제1 분석 신호(A_a)는 상기 분석되어야 하는 신호(ZA)와 동일한 주기(T)을 가지고,
    - 이때 상기 전송 단계(SP)에서 정상 작동을 위해 제2 내부 비교기(C_Y)는 상기 제1 내부적인 계수 신호(s3a)를 제2 내부 기준 값(Ref_Y)과 비교하고,
    - 이때 상기 제2 내부 비교기(C_Y)는 이 비교 결과에 따라서 제2 내부 비교 신호(v_Y)를 생성하는 것을 특징으로 하는, 측정 시스템.
  38. 제 36 항 또는 제 37 항에 있어서, 상기 작동 모드에서, 오류 메세지는 적어도 하나의 비교 결과 신호(v_X, v_Y)에 따라서 생성되거나 또는 생성되지 않을 수 있는 것을 특징으로 하는, 측정 시스템.
  39. 자체-테스팅 측정 시스템(SS)을 작동시키기 위한 방법에 있어서,
    - 이때 상기 측정 시스템(SS)에는
    - 디지털 신호 생성 유닛(DSO),
    - 드라이버 스테이지(DR),
    - 측정 유닛(TR), 이것은 아날로그 출력 신호(MS)를 측정 신호로서 전송하고 이에 응답하여 수신 신호(ES)를 수신하고,
    - 아날로그 입력 회로(AS),
    - 디지털 입력 회로(DSI),
    - 아날로그 채널 시뮬레이션 유닛(ACS),
    - 디지털 채널 시뮬레이션 유닛(DCS),
    - 아날로그 멀티플렉서(AMX), 및
    - 디지털 멀티플렉서(DMX)이 마련되어 있고,
    - 이때 상기 측정 시스템(SS)은
    - 작동 단계에 있는 작동 모드 및
    - 테스트 단계에 있는 제1 테스트 모드에 더하여,
    - 제3 테스트 모드 및 선택적으로
    - 제2 테스트 모드를 가정할 수 있고,
    - 이때 상기 작동 모드에서
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 드라이버 스테이지(DR)는 상기 디지털 신호 생성 유닛(DSO)의 이 제1 디지털 신호(S1)를 제2 아날로그 신호(S2)로 변환하고,
    - 이 제2 아날로그 신호(S2)는 상기 측정 유닛(TR)이 측정 신호로서 상기 출력 신호(MS)를 측정 채널(CN)로 전송하도록 촉발하고,
    - 상기 측정 유닛(TR)은 상기 출력 신호(MS)에 따라서 상기 측정 채널(CN)로부터 상기 수신 신호(ES)를 수신하고,
    - 상기 측정 유닛(TR)은 상기 수신된 수신 신호(ES)에 따라서 제3 아날로그 신호(S3)를 생성하고,
    - 상기 아날로그 멀티플렉서(AMX)는 이 제3 아날로그 신호(S3)를 제4 아날로그 신호(S4)로서 전달하고,
    - 상기 아날로그 입력 회로(AS)는 상기 제4 아날로그 신호(S4)를 제5 디지털 신호(S5)로 변환하고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 신호(S5)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고, 및
    - 상기 제7 응답 신호(S7)는 측정 결과로서 또는 상기 측정 결과를 형성하기 위해 사용될 수 있고,
    - 이때 상기 제1 테스트 모드에서
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 드라이버 스테이지(DR)는 상기 디지털 신호 생성 유닛(DSO)의 이 제1 디지털 신호(S1)를 제2 아날로그 신호(S2)로 변환하고,
    - 이 제2 아날로그 신호(S2)는 상기 측정 유닛(TR)이 측정 신호로서 상기 출력 신호(MS)를 측정 채널(CN)로 방출하도록 촉발하고,
    - 상기 측정 유닛(TR)은 상기 출력 신호(MS)에 따라서 상기 측정 채널(CN)로부터 상기 수신 신호(ES)를 수신하고,
    - 상기 측정 유닛(TR)은 상기 수신된 수신 신호(ES)에 따라서 제3 아날로그 신호(S3)를 생성하고,
    - 상기 아날로그 멀티플렉서(AMX)는 이 제3 아날로그 신호(S3)를 제4 아날로그 신호(S4)로서 전달하고,
    - 상기 아날로그 입력 회로(AS)는 상기 제4 아날로그 신호(S4)를 제5 디지털 신호(S5)로 변환하고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 신호(S5)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고, 및
    - 상기 제7 응답 신호(S7)는 테스트 결과로서 또는 상기 측정 시스템에 의해 수행되는 점검 결과를 형성하기 위해 사용될 수 있고,
    - 이때, 만약 제공된다면, 상기 제2 테스트 모드에서,
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 드라이버 스테이지(DR)는 상기 디지털 신호 생성 유닛(DSO)의 이 제1 디지털 신호(S1)를 제2 아날로그 신호(S2)로 변환하고, 이때 제3 아날로그 테스트 신호(S3t)는 상기 제2 아날로그 신호(S2)의 복사본일 수 있고,
    - 상기 아날로그 멀티플렉서(AMX)는 이 제3 아날로그 테스트 신호(S3t)를 제4 아날로그 신호(S4)로서 전달하고,
    - 상기 아날로그 입력 회로(AS)는 상기 제4 아날로그 신호(S4)를 제5 디지털 신호(S5)로 변환하고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 신호(S5)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고, 및
    - 상기 제7 응답 신호(S7)는 테스트 결과로서 또는 상기 측정 시스템에 의해 수행되는 점검 결과를 형성하기 위해 사용될 수 있고,
    - 이때, 상기 제3 테스트 모드에서,
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 디지털 채널 시뮬레이션 유닛(DCS)은 이 제1 디지털 신호(S1)를 제5 디지털 테스트 신호(S5t)로 변환하고, 이때 상기 제5 디지털 테스트 신호(S5t)는 상기 제1 디지털 신호(S1)의 복사본일 수 있고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 테스트 신호(S5t)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고,
    - 이때 상기 방법은 이하의 단계들:
    - 상기 제3 테스트 모드를 가정하고 또한 상기 제어 유닛(CTR)에 의해 이 테스트 경우에 대응하는 테스트 신호(S0)의 생성에 의해 적어도 하나의 테스트 경우를 시뮬레이션하는 단계,
    - 상기 제어 유닛(CTR)에 의해 상기 제7 응답 신호(S7)를 검출하는 단계,
    - 상기 제7 응답 신호(S7)를 상기 제7 응답 신호(S7)에 대한 미리 정의된 패턴과 비교하는 단계,
    - 상기 제7 응답 신호(S7)가 상기 제7 응답 신호(S7)의 미리 정의된 패턴에 정확히 대응하지 않으면 오류를 결정하는 단계,
    - 상기 제3 테스트 모드를 떠나는 단계, 및
    - 상기 작동 모드를 가정하는 단계를 포함하는, 방법.
  40. 자체-테스팅 측정 시스템(SS)을 작동시키기 위한 방법에 있어서,
    - 이때 상기 측정 시스템(SS)에는
    - 디지털 신호 생성 유닛(DSO),
    - 드라이버 스테이지(DR),
    - 측정 유닛(TR), 이것은 아날로그 출력 신호(MS)를 측정 신호로서 전송하고 이에 응답하여 수신 신호(ES)를 수신하고,
    - 아날로그 입력 회로(AS),
    - 디지털 입력 회로(DSI),
    - 아날로그 채널 시뮬레이션 유닛(ACS),
    - 디지털 채널 시뮬레이션 유닛(DCS),
    - 아날로그 멀티플렉서(AMX), 및
    - 디지털 멀티플렉서(DMX)이 마련되어 있고,
    - 이때 상기 측정 시스템(SS)은
    - 작동 단계에 있는 작동 모드 및
    - 테스트 단계에 있는 제1 테스트 모드에 더하여,
    - 제2 테스트 모드 및 선택적으로
    - 제3 테스트 모드를 가정할 수 있고,
    - 이때 상기 작동 모드에서
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 드라이버 스테이지(DR)는 상기 디지털 신호 생성 유닛(DSO)의 이 제1 디지털 신호(S1)를 제2 아날로그 신호(S2)로 변환하고,
    - 이 제2 아날로그 신호(S2)는 상기 측정 유닛(TR)이 측정 신호로서 상기 출력 신호(MS)를 측정 채널(CN)로 전송하도록 촉발하고,
    - 상기 측정 유닛(TR)은 상기 출력 신호(MS)에 따라서 상기 측정 채널(CN)로부터 상기 수신 신호(ES)를 수신하고,
    - 상기 측정 유닛(TR)은 상기 수신된 수신 신호(ES)에 따라서 제3 아날로그 신호(S3)를 생성하고,
    - 상기 아날로그 멀티플렉서(AMX)는 이 제3 아날로그 신호(S3)를 제4 아날로그 신호(S4)로서 전달하고,
    - 상기 아날로그 입력 회로(AS)는 상기 제4 아날로그 신호(S4)를 제5 디지털 신호(S5)로 변환하고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 신호(S5)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고, 및
    - 상기 제7 응답 신호(S7)는 측정 결과로서 또는 상기 측정 결과를 형성하기 위해 사용될 수 있고,
    - 이때 상기 제1 테스트 모드에서
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 드라이버 스테이지(DR)는 상기 디지털 신호 생성 유닛(DSO)의 이 제1 디지털 신호(S1)를 제2 아날로그 신호(S2)로 변환하고,
    - 이 제2 아날로그 신호(S2)는 상기 측정 유닛(TR)이 측정 신호로서 상기 출력 신호(MS)를 측정 채널(CN)로 방출하도록 촉발하고,
    - 상기 측정 유닛(TR)은 상기 출력 신호(MS)에 따라서 상기 측정 채널(CN)로부터 상기 수신 신호(ES)를 수신하고,
    - 상기 측정 유닛(TR)은 상기 수신된 수신 신호(ES)에 따라서 제3 아날로그 신호(S3)를 생성하고,
    - 상기 아날로그 멀티플렉서(AMX)는 이 제3 아날로그 신호(S3)를 제4 아날로그 신호(S4)로서 전달하고,
    - 상기 아날로그 입력 회로(AS)는 상기 제4 아날로그 신호(S4)를 제5 디지털 신호(S5)로 변환하고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 신호(S5)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고, 및
    - 상기 제7 응답 신호(S7)는 테스트 결과로서 또는 상기 측정 시스템에 의해 수행되는 점검 결과를 형성하기 위해 사용될 수 있고,
    - 이때, 상기 제2 테스트 모드에서,
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 드라이버 스테이지(DR)는 상기 디지털 신호 생성 유닛(DSO)의 이 제1 디지털 신호(S1)를 제2 아날로그 신호(S2)로 변환하고, 이때 제3 아날로그 테스트 신호(S3t)는 상기 제2 아날로그 신호(S2)의 복사본일 수 있고,
    - 상기 아날로그 멀티플렉서(AMX)는 이 제3 아날로그 테스트 신호(S3t)를 제4 아날로그 신호(S4)로서 전달하고,
    - 상기 아날로그 입력 회로(AS)는 상기 제4 아날로그 신호(S4)를 제5 디지털 신호(S5)로 변환하고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 신호(S5)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고, 및
    - 상기 제7 응답 신호(S7)는 테스트 결과로서 또는 상기 측정 시스템에 의해 수행되는 점검 결과를 형성하기 위해 사용될 수 있고,
    - 이때, 만약 제공된다면, 상기 제3 테스트 모드에서,
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 디지털 채널 시뮬레이션 유닛(DCS)은 이 제1 디지털 신호(S1)를 제5 디지털 테스트 신호(S5t)로 변환하고, 이때 상기 제5 디지털 테스트 신호(S5t)는 상기 제1 디지털 신호(S1)의 복사본일 수 있고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 테스트 신호(S5t)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고,
    - 이때 상기 방법은 이하의 단계들:
    - 상기 제2 테스트 모드를 가정하고 또한 상기 제어 유닛(CTR)에 의해 이 테스트 경우에 대응하는 테스트 신호(S0)의 생성에 의해 적어도 하나의 테스트 경우를 시뮬레이션하는 단계,
    - 상기 제어 유닛(CTR)에 의해 상기 제7 응답 신호(S7)를 검출하는 단계,
    - 상기 제7 응답 신호(S7)를 상기 제7 응답 신호(S7)에 대한 미리 정의된 패턴 코리더와 비교하는 단계,
    - 상기 제7 응답 신호(S7)가 상기 제7 응답 신호(S7)의 미리 정의된 패턴 코리더 내에 놓여 있지 않으면 오류를 결정하는 단계,
    - 상기 제2 테스트 모드를 떠나는 단계, 및
    - 상기 작동 모드를 가정하는 단계를 포함하는, 방법.
  41. 자체-테스팅 측정 시스템(SS)을 작동시키기 위한 방법에 있어서,
    - 이때 상기 측정 시스템(SS)에는
    - 디지털 신호 생성 유닛(DSO),
    - 드라이버 스테이지(DR),
    - 측정 유닛(TR), 이것은 아날로그 출력 신호(MS)를 측정 신호로서 전송하고 이에 응답하여 수신 신호(ES)를 수신하고,
    - 아날로그 입력 회로(AS),
    - 디지털 입력 회로(DSI),
    - 아날로그 채널 시뮬레이션 유닛(ACS),
    - 디지털 채널 시뮬레이션 유닛(DCS),
    - 아날로그 멀티플렉서(AMX), 및
    - 디지털 멀티플렉서(DMX)가 마련되어 있고,
    - 이때 상기 측정 시스템(SS)은
    - 작동 단계에 있는 작동 모드 및
    - 테스트 단계에 있는 제1 테스트 모드에 더하여, 선택적으로
    - 제2 테스트 모드 및/또는 선택적으로 또한 제3 테스트 모드를 가정할 수 있고,
    - 이때 상기 작동 모드에서
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 드라이버 스테이지(DR)는 상기 디지털 신호 생성 유닛(DSO)의 이 제1 디지털 신호(S1)를 제2 아날로그 신호(S2)로 변환하고,
    - 이 제2 아날로그 신호(S2)는 상기 측정 유닛(TR)이 측정 신호로서 상기 출력 신호(MS)를 측정 채널(CN)로 전송하도록 촉발하고,
    - 상기 측정 유닛(TR)은 상기 출력 신호(MS)에 따라서 상기 측정 채널(CN)로부터 상기 수신 신호(ES)를 수신하고,
    - 상기 측정 유닛(TR)은 상기 수신된 수신 신호(ES)에 따라서 제3 아날로그 신호(S3)를 생성하고,
    - 상기 아날로그 멀티플렉서(AMX)는 이 제3 아날로그 신호(S3)를 제4 아날로그 신호(S4)로서 전달하고,
    - 상기 아날로그 입력 회로(AS)는 상기 제4 아날로그 신호(S4)를 제5 디지털 신호(S5)로 변환하고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 신호(S5)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고, 및
    - 상기 제7 응답 신호(S7)는 측정 결과로서 또는 상기 측정 결과를 형성하기 위해 사용될 수 있고,
    - 이때 상기 제1 테스트 모드에서
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 드라이버 스테이지(DR)는 상기 디지털 신호 생성 유닛(DSO)의 이 제1 디지털 신호(S1)를 제2 아날로그 신호(S2)로 변환하고,
    - 이 제2 아날로그 신호(S2)는 상기 측정 유닛(TR)이 측정 신호로서 상기 출력 신호(MS)를 측정 채널(CN)로 방출하도록 촉발하고,
    - 상기 측정 유닛(TR)은 상기 출력 신호(MS)에 따라서 상기 측정 채널(CN)로부터 상기 수신 신호(ES)를 수신하고,
    - 상기 측정 유닛(TR)은 상기 수신된 수신 신호(ES)에 따라서 제3 아날로그 신호(S3)를 생성하고,
    - 상기 아날로그 멀티플렉서(AMX)는 이 제3 아날로그 신호(S3)를 제4 아날로그 신호(S4)로서 전달하고,
    - 상기 아날로그 입력 회로(AS)는 상기 제4 아날로그 신호(S4)를 제5 디지털 신호(S5)로 변환하고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 신호(S5)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고, 및
    - 상기 제7 응답 신호(S7)는 테스트 결과로서 또는 상기 측정 시스템에 의해 수행되는 점검 결과를 형성하기 위해 사용될 수 있고,
    - 이때, 만약 제공된다면, 상기 제2 테스트 모드에서,
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 드라이버 스테이지(DR)는 상기 디지털 신호 생성 유닛(DSO)의 이 제1 디지털 신호(S1)를 제2 아날로그 신호(S2)로 변환하고, 이때 제3 아날로그 테스트 신호(S3t)는 상기 제2 아날로그 신호(S2)의 복사본일 수 있고,
    - 상기 아날로그 멀티플렉서(AMX)는 이 제3 아날로그 테스트 신호(S3t)를 제4 아날로그 신호(S4)로서 전달하고,
    - 상기 아날로그 입력 회로(AS)는 상기 제4 아날로그 신호(S4)를 제5 디지털 신호(S5)로 변환하고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 신호(S5)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고, 및
    - 상기 제7 응답 신호(S7)는 테스트 결과로서 또는 상기 측정 시스템에 의해 수행되는 점검 결과를 형성하기 위해 사용될 수 있고,
    - 이때, 만약 제공된다면, 상기 제3 테스트 모드에서,
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 디지털 채널 시뮬레이션 유닛(DCS)은 이 제1 디지털 신호(S1)를 제5 디지털 테스트 신호(S5t)로 변환하고, 이때 상기 제5 디지털 테스트 신호(S5t)는 상기 제1 디지털 신호(S1)의 복사본일 수 있고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 테스트 신호(S5t)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고,
    - 이때 상기 방법은 이하의 단계들:
    - 상기 측정 시스템에 의해 상기 제1 테스트 모드를 가정하고 또한 상기 제어 유닛(CTR)에 의해 이 테스트 경우에 대응하는 테스트 신호(S0)의 생성에 의해 적어도 하나의 테스트 경우를 시뮬레이션하는 단계,
    - 상기 제어 유닛(CTR)에 의해 상기 제7 응답 신호(S7)를 검출하는 단계,
    - 상기 제7 응답 신호(S7)를 상기 제7 응답 신호(S7)에 대한 미리 정의된 패턴 코리더와 비교하는 단계,
    - 상기 제7 응답 신호(S7)가 상기 제7 응답 신호(S7)의 미리 정의된 패턴 코리더 내에 놓여 있지 않으면 오류를 결정하는 단계,
    - 상기 제1 테스트 모드를 떠나는 단계, 및
    - 상기 작동 모드를 가정하는 단계를 포함하는, 방법.
  42. 자체-테스팅 측정 시스템(SS)을 작동시키기 위한 방법에 있어서,
    - 이때 상기 측정 시스템(SS)에는
    - 디지털 신호 생성 유닛(DSO),
    - 드라이버 스테이지(DR),
    - 측정 유닛(TR), 이것은 아날로그 출력 신호(MS)를 측정 신호로서 전송하고 이에 응답하여 수신 신호(ES)를 수신하고,
    - 아날로그 입력 회로(AS),
    - 디지털 입력 회로(DSI),
    - 아날로그 채널 시뮬레이션 유닛(ACS),
    - 디지털 채널 시뮬레이션 유닛(DCS),
    - 아날로그 멀티플렉서(AMX), 및
    - 디지털 멀티플렉서(DMX)가 마련되어 있고,
    - 이때 상기 측정 시스템(SS)은
    - 작동 단계에 있는 작동 모드 및
    - 테스트 단계에 있는 제1 테스트 모드에 더하여,
    - 제2 테스트 모드 및/또는 제3 테스트 모드를 가정할 수 있고,
    - 이때 상기 작동 모드에서
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 드라이버 스테이지(DR)는 상기 디지털 신호 생성 유닛(DSO)의 이 제1 디지털 신호(S1)를 제2 아날로그 신호(S2)로 변환하고,
    - 이 제2 아날로그 신호(S2)는 상기 측정 유닛(TR)이 측정 신호로서 상기 출력 신호(MS)를 측정 채널(CN)로 전송하도록 촉발하고,
    - 상기 측정 유닛(TR)은 상기 출력 신호(MS)에 따라서 상기 측정 채널(CN)로부터 상기 수신 신호(ES)를 수신하고,
    - 상기 측정 유닛(TR)은 상기 수신된 수신 신호(ES)에 따라서 제3 아날로그 신호(S3)를 생성하고,
    - 상기 아날로그 멀티플렉서(AMX)는 이 제3 아날로그 신호(S3)를 제4 아날로그 신호(S4)로서 전달하고,
    - 상기 아날로그 입력 회로(AS)는 상기 제4 아날로그 신호(S4)를 제5 디지털 신호(S5)로 변환하고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 신호(S5)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고, 및
    - 상기 제7 응답 신호(S7)는 측정 결과로서 또는 상기 측정 결과를 형성하기 위해 사용될 수 있고,
    - 이때 만약 제공된다면, 상기 제2 테스트 모드에서
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 드라이버 스테이지(DR)는 상기 디지털 신호 생성 유닛(DSO)의 이 제1 디지털 신호(S1)를 제2 아날로그 신호(S2)로 변환하고, 이때 상기 제3 아날로그 테스트 신호(S3t)는 상기 제2 아날로그 신호(S2)의 복사본일 수 있고,
    - 상기 아날로그 멀티플렉서(AMX)는 이 제3 아날로그 신호(S3)를 제4 아날로그 신호(S4)로서 전달하고,
    - 상기 아날로그 입력 회로(AS)는 상기 제4 아날로그 신호(S4)를 제5 디지털 신호(S5)로 변환하고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 신호(S5)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고, 및
    - 상기 제7 응답 신호(S7)는 테스트 결과로서 또는 상기 측정 시스템에 의해 수행되는 점검 결과를 형성하기 위해 사용될 수 있고,
    - 이때, 만약 제공된다면, 상기 제3 테스트 모드에서,
    - 상기 디지털 신호 생성 유닛(DSO)은 제1 디지털 신호(S1)를 생성하고,
    - 상기 디지털 채널 시뮬레이션 유닛(DCS)은 이 제1 디지털 신호(S1)를 제5 디지털 테스트 신호(S5t)로 변환하고, 이때 상기 제5 디지털 테스트 신호(S5t)는 상기 제1 디지털 신호(S1)의 복사본일 수 있고,
    - 상기 디지털 멀티플렉서(DMX)는 상기 제5 디지털 테스트 신호(S5t)를 제6 디지털 신호(S6)로서 전달하고,
    - 상기 디지털 입력 회로(DSI)는 상기 제6 디지털 신호(S6)를 수신하여 제7 응답 신호(S7)를 생성하고,
    - 이때 상기 방법은 이하의 단계들:
    - 선택적으로 상기 측정 시스템(SS)이 스위치 온 또는 리셋되기만 하면 스위치드-온 모드(EZ)를 가정하는 단계;
    - 상기 제3 테스트 모드를 가정하고 또한 적어도 하나의 미리 결정된 테스트 패턴 또는 미리 결정된 테스트 시퀀스를 이용해 상기 디지털 신호 생성 유닛(DSO) 및 상기 디지털 입력 회로(DSI)의 기능을 점검하고 오류가 발생하면 오류 모드(FZ)로 표시 및/또는 변경하는 단계,
    - 상기 제1 테스트 모드를 가정하고 또한 적어도 하나의 미리 결정된 테스트 패턴 또는 미리 결정된 테스트 시퀀스를 이용해 상기 측정 유닛(TR)의 기능의 매개변수식 테스팅을 수행하고 오류가 발생하면 오류 모드(FZ)로 표시 및/또는 변경하는 단계, 및
    - 상기 작동 모드를 가정하는 단계를 포함하는, 방법.
  43. 제 42 항에 있어서, 상기 측정 시스템(SS)이 스위치 온 또는 리셋되기만 하면 상기 스위치드-온 모드(EZ)에서, 측정된 값들이 데이터 인터페이스(IO)를 통해 출력되지 않고, 상기 스위치-온 프로세스의 진행에 관련된 상태 메세지들만 출력되는 것을 특징으로 하는, 방법.
  44. 제 39 항 내지 제 42 항 중 어느 한 항에 있어서, 상기 작동 모드는 문제의 상기 테스트 모드에서 오류가 발생되지 않는다면 가정되거나, 또는 상기 작동 모드는 문제의 상기 테스트 모드에서 오류 발생에도 불구하고 가정되는 것을 특징으로 하는, 방법.
  45. 제 39 항 내지 제 44 항 중 어느 한 항에 있어서, 상기 측정 유닛(TR)은 측정 신호로서 음향적, 광학적, 전기적, 유도성, 용량성, 전자기적 IR 또는 UV 출력 신호(MS)를 생성하기 위한 적어도 하나의 능동 요소 및 상기 능동 요소의 상기 출력 신호에 응답하여 수신 신호로서 신호를 검출하기 위한 적어도 하나의 센서 요소를 포함하는 것을 특징으로 하는, 방법.
  46. 제 39 항 내지 제 45 항 중 어느 한 항에 있어서, 상기 측정 유닛(TR)은 초음파 변환기, 적어도 초음파 송신기 및 초음파 수신기로 형성되는 한 쌍, 카메라, 특히 TOF 카메라, 가열 요소 및 온도 센서로 형성되는 한 쌍, 광학적 송신기 및 광학적 수신기로 형성되는 한 쌍, 또는 작동기 및 센서로 형성되는 적어도 하나의 다른 쌍은, 서로 작동가능하게 연결되고, 풍속계, 유량계, 측정 브리지, 압력 및/또는 가속도 센서는 테스트 목적으로 물질을 변형시키기 위한 능동 요소로 물질 변형에 기초하여 작동하고, MEMS, MEOS, MENOS 등을 포함하는 것을 특징으로 하는, 방법.
KR1020207006154A 2017-08-09 2018-08-02 자체-테스팅 측정 시스템 및 자체-테스팅 측정 시스템을 작동시키기 위한 방법 KR20200035106A (ko)

Applications Claiming Priority (27)

Application Number Priority Date Filing Date Title
DE102017118096.6 2017-08-09
DE102017118099.0 2017-08-09
DE102017118098.2 2017-08-09
DE102017118106.7 2017-08-09
DE102017118097.4A DE102017118097B3 (de) 2017-08-09 2017-08-09 Sicherheitsrelevantes Sensorsystem zum Selbsttest durch Auswertung des Schwingverhaltens
DE102017118103.2 2017-08-09
DE102017118103.2A DE102017118103B3 (de) 2017-08-09 2017-08-09 Sicherheitsrelevantes Sensorsystem zum Selbsttest und Überwachung dieses Sensorsystems durch Überwachung einer Signalsymmetrie
DE102017118105.9A DE102017118105B3 (de) 2017-08-09 2017-08-09 Sicherheitsrelevantes Ultraschallsensorsystem mit Übertrager zum Selbsttest und zur Überwachung dieses Ultraschallsensorsystems mittels Überwachung des Amplitudenanteils einer Grund- oder Oberwelle
DE102017118106.7A DE102017118106B3 (de) 2017-08-09 2017-08-09 Verfahren zum Selbsttest eines sicherheitsrelevanten Sensorsystems
DE102017118107.5 2017-08-09
DE102017118102.4A DE102017118102B3 (de) 2017-08-09 2017-08-09 Sicherheitsrelevantes Sensorsystem zum Selbsttest mittels Phasensprunganregung
DE102017118104.0A DE102017118104B3 (de) 2017-08-09 2017-08-09 Sicherheitsrelevantes Ultraschallsensorsystem zum Selbsttest und Überwachung dieses Ultraschallsensorsystems mittels Koeffizientenüberwachung einer Grund- oder Oberwelle
DE102017118096.6A DE102017118096B3 (de) 2017-08-09 2017-08-09 Sicherheitsrelevantes Sensorsystem zum Selbsttest
DE102017118099.0A DE102017118099B3 (de) 2017-08-09 2017-08-09 Sicherheitsrelevantes selbstestfähiges Ultraschallsensorsystem mit Impedanzmessfähigkeit
DE102017118105.9 2017-08-09
DE102017118097.4 2017-08-09
DE102017118100.8 2017-08-09
DE102017118104.0 2017-08-09
DE102017118101.6 2017-08-09
DE102017118098 2017-08-09
DE102017118100.8A DE102017118100B3 (de) 2017-08-09 2017-08-09 Sicherheitsrelevantes Sensorsystem zum Selbsttest durch Vergleich von Antworten auf Prüfsignale mit Erwartungswerten und -folgen
DE102017118102.4 2017-08-09
DE102017118107.5A DE102017118107B3 (de) 2017-08-09 2017-08-09 Verfahren zum Selbsttest eines sicherheitsrelevanten Ultraschallsensorsystems
DE102017118101.6A DE102017118101B3 (de) 2017-08-09 2017-08-09 Sicherheitsrelevantes Sensorsystem zum Selbsttest mittels Signalparameterauswertung der Antwort eines Ultraschalltransducers auf eine Anregung
DE102018107826.9 2018-04-03
DE102018107826.9A DE102018107826B3 (de) 2017-08-09 2018-04-03 Sicherheitsrelevantes Ultraschallsensorsystem und Verfahren zum Selbsttest dieses Sensorsystems mittels Überwachung analoger Signalamplituden
PCT/EP2018/071025 WO2019030113A2 (de) 2017-08-09 2018-08-02 Selbsttestfähiges messsystem und verfahren zum betreiben eines selbsttestfähigen messsystems

Publications (1)

Publication Number Publication Date
KR20200035106A true KR20200035106A (ko) 2020-04-01

Family

ID=65273272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207006154A KR20200035106A (ko) 2017-08-09 2018-08-02 자체-테스팅 측정 시스템 및 자체-테스팅 측정 시스템을 작동시키기 위한 방법

Country Status (5)

Country Link
US (2) US20200166640A1 (ko)
EP (1) EP3665498B1 (ko)
KR (1) KR20200035106A (ko)
CN (1) CN111201450B (ko)
WO (1) WO2019030113A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210239816A1 (en) * 2020-02-05 2021-08-05 Dspace Digital Signal Processing And Control Engineering Gmbh Test device for testing a distance sensor operating with ultrasonic waves

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11372093B2 (en) * 2018-09-14 2022-06-28 Fujifilm Sonosite, Inc. Automated fault detection and correction in an ultrasound imaging system
EP3629058A1 (de) 2018-09-27 2020-04-01 ELMOS Semiconductor AG Verfahren zur durchführung einer diagnose oder eines selbsttests in einem ultraschall-messsystem

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH666974A5 (de) * 1984-02-13 1988-08-31 Cerberus Ag Ueberwachung von elektrischen parametern und deren einstellung bei einem einbruchmelder.
FR2746509B1 (fr) * 1996-03-20 1998-08-21 Imra Europe Sa Procede de calibrage et procede de commande d'un dispositif de detection d'objets par ultrasons dans l'air
DE19625667A1 (de) * 1996-06-26 1998-01-02 Siemens Ag Verfahren zum Selbsttest einer Einrichtung zur Ultraschall-Laufzeitmessung sowie Einrichtung zur Durchführung des Verfahrens
US5856953A (en) * 1996-11-27 1999-01-05 Simmonds Precision Products, Inc. Processing echoes in ultrasonic liquid gauging systems
US6314380B1 (en) * 1999-06-03 2001-11-06 Robert Bosch Corporation Corp Of Delaware Ultrasound transducer temperature compensation methods, apparatus and programs
US7042228B2 (en) * 2001-04-27 2006-05-09 Oceana Sensor Technologies, Inc. Transducer in-situ testing apparatus and method
CA2388451A1 (en) * 2002-05-31 2003-11-30 Siemens Milltronics Process Instruments Inc. Method and apparatus for on-board calibration in pulse-echo acoustic ranging system
DE10247971A1 (de) * 2002-10-15 2004-05-06 Valeo Schalter Und Sensoren Gmbh System zur Überwachung des Nahbereichs eines Kraftfahrzeuges mit Störungserkennung und Verfahren zur Ermittlung der Störungsfreiheit eines derartigen Systems
DE10248677B4 (de) * 2002-10-18 2011-12-08 Robert Bosch Gmbh Schaltungsanordnung zur Auswertung und/oder Ansteuerung von Schallwandlern sowie Ultraschallsensor mit einer solchen Schaltungsanordnung
CN101495043B (zh) * 2005-10-14 2012-02-22 奥林巴斯Ndt公司 利用具有4x内插器的可调数字滤波器的超声波检测测量***
EP1965179B1 (en) * 2007-02-28 2017-04-12 Sensirion Holding AG Flow detector device with self check
DE102008001436B4 (de) * 2008-04-28 2017-12-28 Robert Bosch Gmbh Treiber für ein Sendesignal und Verfahren zum Treiben eines Sendesignals
JP4796603B2 (ja) * 2008-05-22 2011-10-19 パナソニック電工株式会社 移動体検出装置
DE102008042820A1 (de) 2008-10-14 2010-04-15 Robert Bosch Gmbh Sensorvorrichtung sowie Verfahren für den Betrieb einer Sensorvorrichtung
DE102011016287B4 (de) * 2010-12-31 2021-11-25 Volkswagen Aktiengesellschaft Verfahren und Vorrichtung zum Regeln eines Ultraschallsensors eines Kraftfahrzeugs
US8468398B2 (en) * 2011-01-20 2013-06-18 Advanced Micro Devices, Inc. Loopback testing with phase alignment of a sampling clock at a test receiver apparatus
DE102011121092A1 (de) * 2011-12-14 2013-06-20 Valeo Schalter Und Sensoren Gmbh Sensor für ein Kraftfahrzeug, Fahrerassistenzeinrichtung, Kraftfahrzeug, System mit einer Fahrerassistenzeinrichtung sowie Verfahren zum Betreiben eines Sensors in einem Kraftfahrzeug
LU92090B1 (en) * 2012-10-29 2014-04-30 Iee Sarl Piezoelectric and/or electret sensing device
DE102013008235A1 (de) * 2013-05-08 2014-11-13 Elmos Semiconductor Ag Verfahren zur Messung eines Abstands mittels Ultraschall
DE102013021328A1 (de) 2013-12-17 2015-06-18 Valeo Schalter Und Sensoren Gmbh Ultraschallsensoreinrichtung für ein Kraftfahrzeug, Kraftfahrzeug und entsprechendes Verfahren
JP6179897B2 (ja) * 2013-12-25 2017-08-16 パナソニックＩｐマネジメント株式会社 超音波センサ
DE102015012192B3 (de) * 2015-02-13 2016-03-31 Elmos Semiconductor Aktiengesellschaft Vorrichtung zur Erkennung eines Objektes mittels Ultraschall während des Ausschwingvorgangs eines Ultraschall-Transducers für automobile Anwendungen
JP6412469B2 (ja) * 2015-06-30 2018-10-24 株式会社デンソー 運転支援装置及び運転支援方法
US10310062B2 (en) * 2016-01-25 2019-06-04 Garmin Switzerland Gmbh Frequency steered sonar hardware

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210239816A1 (en) * 2020-02-05 2021-08-05 Dspace Digital Signal Processing And Control Engineering Gmbh Test device for testing a distance sensor operating with ultrasonic waves
US12025753B2 (en) * 2020-02-05 2024-07-02 Dspace Gmbh Test device for testing a distance sensor operating with ultrasonic waves

Also Published As

Publication number Publication date
WO2019030113A3 (de) 2019-04-04
EP3665498B1 (de) 2022-06-22
US11313967B2 (en) 2022-04-26
US20210080574A1 (en) 2021-03-18
WO2019030113A2 (de) 2019-02-14
US20200166640A1 (en) 2020-05-28
CN111201450B (zh) 2023-10-31
CN111201450A (zh) 2020-05-26
EP3665498A2 (de) 2020-06-17

Similar Documents

Publication Publication Date Title
US11313967B2 (en) Self-testing measuring system
Finzi Neto et al. A low-cost electromechanical impedance-based SHM architecture for multiplexed piezoceramic actuators
US7834576B2 (en) Apparatus and methods for diagnosing motor-resolver system faults
RU2757063C2 (ru) Способы и устройство для проверки работы акустико-эмиссионных датчиков
US20120204646A1 (en) Method for analyzing structure safety
JP2005526228A (ja) 圧電センサの診断
US10996254B2 (en) Self-test for a piezoelectric device
Pertsch et al. An intelligent stand-alone ultrasonic device for monitoring local structural damage: implementation and preliminary experiments
KR20180124382A (ko) 초음파센서의 고장 진단 장치 및 그 방법
CN105403849A (zh) 校验试验仪器的方法、装置及***
DE102017118106B3 (de) Verfahren zum Selbsttest eines sicherheitsrelevanten Sensorsystems
DE102017118107B3 (de) Verfahren zum Selbsttest eines sicherheitsrelevanten Ultraschallsensorsystems
CN104062673B (zh) 核分析仪自诊断***
Wu et al. A modified time reversal method for guided wave detection of bolt loosening in simulated thermal protection system panels
DE102017118101B3 (de) Sicherheitsrelevantes Sensorsystem zum Selbsttest mittels Signalparameterauswertung der Antwort eines Ultraschalltransducers auf eine Anregung
US20090281736A1 (en) Method and apparatus for concurrent positive and negative actuation in structural health monitoring systems
DE102017118103B3 (de) Sicherheitsrelevantes Sensorsystem zum Selbsttest und Überwachung dieses Sensorsystems durch Überwachung einer Signalsymmetrie
CN115824646A (zh) 自测试电路和检查信号通过信号路径的完整性的方法
DE102017118097B3 (de) Sicherheitsrelevantes Sensorsystem zum Selbsttest durch Auswertung des Schwingverhaltens
JP2005083752A (ja) 破断音センサ
CN106226405B (zh) 列车轮对超声波探伤设备的灵敏度标定方法和装置
KR100950992B1 (ko) 무선 구조물 안전진단 시스템
CN111527759B (zh) 用于检测声学传感器的故障的方法和设备
CN115144336B (zh) 基于超声尾波与泵浦波混合的多层结构应力松弛检测方法
JPH04301762A (ja) 圧電変換子とその計測装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right