KR20200008837A - Organic light emitting diode device and favricating method thereof - Google Patents
Organic light emitting diode device and favricating method thereof Download PDFInfo
- Publication number
- KR20200008837A KR20200008837A KR1020180082993A KR20180082993A KR20200008837A KR 20200008837 A KR20200008837 A KR 20200008837A KR 1020180082993 A KR1020180082993 A KR 1020180082993A KR 20180082993 A KR20180082993 A KR 20180082993A KR 20200008837 A KR20200008837 A KR 20200008837A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- auxiliary electrode
- pattern
- light emitting
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H01L27/3276—
-
- H01L27/3262—
-
- H01L51/5203—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H01L2251/5338—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/311—Flexible OLED
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
본 발명은 유기발광표시장치에 관한 것으로, 특히 고저항 특성을 갖는 캐소드전극의 저항값을 낮춰 표시장치의 구동신뢰성을 향상시키는 동시에, 내로우베젤을 구현할 수 있는 유기발광표시장치 및 이의 제조방법에 관한 것이다. BACKGROUND OF THE
최근 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 정보 디스플레이에 관한 관심이 고조되고 있고, 또한 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서, 이에 부응하는 여러 가지 다양한 경량 및 박형의 평판표시장치가 개발되어 각광받고 있다. Recently, as society enters the era of full-scale informatization, interest in information display for processing and displaying a large amount of information is heightened, and as the demand for using a portable information medium increases, various light weights corresponding to this are met. And thin flat panel display devices have been in the spotlight.
다양한 평판표시장치 중에서 유기발광표시장치(Organic light emitting diodes : OLED)는 자발광소자로서, 비발광소자인 액정표시장치(Liquid Crystal Display device : LCD)에 사용되는 백라이트를 필요로 하지 않기 때문에 경량 박형이 가능하다. Among various flat panel display devices, organic light emitting diodes (OLEDs) are self-luminous devices and are lightweight and thin because they do not require a backlight used in a liquid crystal display device (LCD). This is possible.
그리고, 액정표시장치에 비해 시야각 및 대비비가 우수하며, 소비전력 측면에서도 유리하며, 직류 저전압 구동이 가능하고, 응답속도가 빠르며, 내부 구성요소가 고체이기 때문에 외부충격에 강하고, 사용 온도범위도 넓은 장점을 가지고 있다. In addition, the viewing angle and contrast ratio are superior to the liquid crystal display device, and it is advantageous in terms of power consumption. It is also possible to drive the DC low voltage, the response speed is fast, and because the internal components are solid, it is strong against external shock and has a wide temperature range. It has an advantage.
특히, OLED는 유기 박막을 이용하여 형성함으로써, 유기 박막의 특징인 유연성 및 탄성을 이용하여, 플렉서블 표시장치로 응용할 수 있는 최적의 소재로 관심이 집중되고 있다. In particular, since OLED is formed using an organic thin film, attention has been focused on an optimal material that can be applied to a flexible display device using flexibility and elasticity, which are characteristics of the organic thin film.
한편, 최근 휴대용정보장치에서 정밀하고 정확한 화면 정보를 제공하고, 표시패널에 직접 사용자 정보를 입력할 수 있도록 하기 위해서, 동일한 면적에서도 더 큰 표시패널을 사용하고자 하는 필요성이 증가하고 있다. Meanwhile, in order to provide accurate and accurate screen information in a portable information device and to directly input user information into a display panel, there is an increasing need to use a larger display panel in the same area.
이를 위해서 OLED의 화상이 표시되는 액티브영역은 해상도 증가에 따라 다양한 타입의 화소 구조들로 구성되고, 액티브영역 외곽의 베젤영역은 내로우베젤(narrow Bezel) 및 전원부 설계를 위해 발광다이오드의 애노드전극과 동일한 물질로 이루어지는 보조전극패턴을 포함하게 된다. To this end, the active area in which the OLED image is displayed is composed of various types of pixel structures with increasing resolution, and the bezel area outside the active area has an anode electrode and a light emitting diode for designing a narrow bezel and a power supply unit. It includes an auxiliary electrode pattern made of the same material.
보조전극패턴으로는 반사효율이 우수한 금속물질 예를 들어 은(Ag), APC(Ag/Pd/Cu)를 포함하는 적어도 둘 이상의 층으로 구성될 수 있다. The auxiliary electrode pattern may be composed of at least two layers including a metal material having excellent reflection efficiency, for example, silver (Ag) and APC (Ag / Pd / Cu).
여기서, 그라운드 전압 상승에 의한 구동전압 상승 및 휘도 불균일에 따른 표시품질 저하 등과 같은 문제가 발생하는 것을 방지하기 위한, 전원부의 안정성을 위하여 베젤영역이 구비되는 보조전극패턴의 폭을 넓히거나 두께를 두껍게 형성하는 것이 바람직한데, 보조전극패턴과 동일한 층에 동일한 물질로 이루어지는 애노드전극은 발광다이오드의 발광에 직접적인 영향을 미치기 때문에 일정한 두께가 정해져 있어 보조전극패턴의 두께 또한 두껍게 형성할 수 없으며, 또한 보조전극패턴의 폭을 넓힐 경우에는 베젤영역의 증가를 초래하게 되어 최근 요구되어지고 있는 내로우베젤을 구현하기 어려워지는 문제점을 야기하게 된다. Here, in order to prevent problems such as driving voltage increase due to the ground voltage increase and display quality deterioration due to luminance unevenness, the width of the auxiliary electrode pattern having the bezel area is increased or thickened for the stability of the power supply unit. It is preferable to form the anode. Since the anode electrode made of the same material on the same layer as the auxiliary electrode pattern directly affects the light emission of the light emitting diode, a certain thickness is determined so that the thickness of the auxiliary electrode pattern cannot be made thick. Increasing the width of the pattern causes an increase in the bezel area, which makes it difficult to implement a narrow bezel, which is recently required.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 베젤영역에서의 보조전극패턴의 저항을 낮추어 구동전압이 상승하거나 휘도 불균일에 의해 표시품질이 저하되는 것을 방지하고, 베젤영역을 줄일 수 있는 OLED를 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and by lowering the resistance of the auxiliary electrode pattern in the bezel area to prevent the display quality from being lowered due to an increase in driving voltage or uneven brightness, and to provide an OLED which can reduce the bezel area. It aims to do it.
전술한 바와 같이 목적을 달성하기 위해, 본 발명은 다수의 화소영역을 포함하는 액티브영역 및 상기 액티브영역을 외측으로 둘러싸는 비표시영역이 정의된 기판과, 상기 기판 상의 상기 화소영역에 위치하는 박막트랜지스터와, 상기 박막트랜지스터의 드레인전극과 연결되며, 제 1 금속패턴으로 이루어지는 애노드전극과, 상기 비표시영역에 위치하며, 상기 제 1 금속패턴과, 상기 제 1 금속패턴 상부로 제 2 금속패턴을 포함하는 보조전극패턴과, 상기 애노드전극 상부로 위치하는 유기발광층과, 상기 유기발광층 상부로 위치하며, 상기 보조전극패턴과 접촉되는 캐소드전극을 포함하며, 상기 제 1 및 제 2 금속패턴은 각각 다층으로 이루어지는 유기발광표시장치를 제공한다. As described above, the present invention provides a substrate in which an active region including a plurality of pixel regions and a non-display region surrounding the active region are defined, and a thin film positioned in the pixel region on the substrate. A transistor connected to a transistor, a drain electrode of the thin film transistor, an anode electrode formed of a first metal pattern, and positioned in the non-display area, and having a second metal pattern over the first metal pattern and the first metal pattern; An auxiliary electrode pattern, an organic light emitting layer disposed on the anode electrode, and a cathode electrode positioned on the organic light emitting layer and in contact with the auxiliary electrode pattern, wherein the first and second metal patterns are each multi-layered. An organic light emitting display device is provided.
이때, 상기 제 1 금속패턴은 알루미늄(Al)과 티타늄(Ti)의 적층 구조(Ti/Al/Ti), 알루미늄(Al)과 ITO의 적층 구조(ITO/Al/ITO), APC 합금(Ag/Pd/Cu), 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO) 중 선택된 하나로 이루어지며, 상기 제 2 금속패턴은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어지는 단일층 또는 다중층 구조로 이루어진다. In this case, the first metal pattern is a laminated structure of aluminum (Al) and titanium (Ti) (Ti / Al / Ti), a laminated structure of aluminum (Al) and ITO (ITO / Al / ITO), APC alloy (Ag / Pd / Cu) and a laminated structure of APC alloy and ITO (ITO / APC / ITO), wherein the second metal pattern is aluminum (Al), aluminum alloy (AlNd), copper (Cu), or copper alloy. , Molybdenum (Mo), molybdenum (MoTi) of any one consisting of a single layer or a multi-layer structure.
그리고, 상기 보조전극패턴은 상기 박막트랜지스터의 게이트전극과 동일층, 동일물질로 이루어지는 접지배선과 연결되며, 상기 접지배선의 상부로 제 1 층간절연막 사이에 두고 접촉되는 그라운드연결전극이 구비되며, 상기 보조전극패턴은 상기 그라운드연결전극과 접촉된다. In addition, the auxiliary electrode pattern is connected to a ground wiring made of the same layer and the same material as the gate electrode of the thin film transistor, and is provided with a ground connection electrode which is in contact with the first interlayer insulating layer over the ground wiring. The auxiliary electrode pattern is in contact with the ground connection electrode.
또한, 상기 보조전극패턴은 다수개가 이격하여 사이로 아웃개싱홀을 포함하며, 상기 애노드전극은 상기 화소영역 별로 뱅크에 의해 가장자리가 둘러지며,상기 비표시영역에 대응하여 상기 뱅크는 상기 뱅크의 하부로 위치하는 상기 보조전극패턴의 일부를 노출하는 콘택홀을 포함하며, 상기 콘택홀을 통해 상기 보조전극패턴과 상기 캐소드전극은 서로 접촉된다. In addition, the plurality of auxiliary electrode patterns may include an outgassing hole spaced apart from each other, and the anode electrode is surrounded by a bank for each pixel region, and the bank is disposed below the bank corresponding to the non-display area. And a contact hole exposing a portion of the auxiliary electrode pattern, wherein the auxiliary electrode pattern and the cathode electrode contact each other.
또한, 상기 기판은 연성기판 또는 강성기판 중 적어도 하나로 이루어질 수 있으며, 상기 기판 상부로는 유기층, 멀티버퍼층, 액티브버퍼층이 순차적으로 위치한다. The substrate may be formed of at least one of a flexible substrate and a rigid substrate, and an organic layer, a multibuffer layer, and an active buffer layer are sequentially disposed on the substrate.
또한, 본 발명은 화소영역에 대응하여, 기판 상에 액티브층과, 게이트절연층 그리고 게이트전극을 형성하는 동시에, 비표시영역에 대응하여 상기 게이트전극과 동일층, 동일물질로 접지배선을 형성하는 단계와, 상기 게이트전극 및 상기 접지배선 상부로 층간절연막을 형성한 뒤, 상기 층간절연막 상부로, 각각 상기 액티브층의 각 소스영역 및 드레인영역과 접촉되는 소스전극 및 드레인전극을 형성하는 단계와, 상기 소스전극 및 드레인전극 상부로 보호층을 형성하는 단계와, 상기 보호층 상부로 제 1 금속층과 제 2 금속층을 순차 적층하는 단계와, 상기 제 1 및 제 2 금속층을 마스크공정을 통해, 제 1 및 제 2 금속패턴으로 형성하는 단계와, 상기 화소영역에 대응하여 상기 제 1 금속패턴으로 이루어지며, 상기 드레인전극과 접촉하는 애노드전극을 형성하는 단계와, 상기 비표시영역에 대응하여, 상기 제 1 및 제 2 금속패턴으로 이루어지며, 상기 접지배선과 접촉되는 보조전극배선을 형성하는 단계와, 상기 애노드전극 상부로 유기발광층을 형성하는 단계와, 상기 유기발광층 상부로 상기 보조전극배선과 접촉하는 캐소드전극을 형성하는 단계를 포함하는 유기발광표시장치의 제조방법을 제공한다. In addition, according to the present invention, an active layer, a gate insulating layer, and a gate electrode are formed on a substrate in correspondence with a pixel region, and at the same time, a ground wiring is formed of the same layer and the same material as the gate electrode in a non-display region. Forming an interlayer insulating film over the gate electrode and the ground wiring, and forming a source electrode and a drain electrode over the interlayer insulating film, respectively, in contact with each source region and the drain region of the active layer; Forming a protective layer over the source electrode and the drain electrode, sequentially laminating a first metal layer and a second metal layer over the protective layer, and masking the first and second metal layers through a mask process; And forming an anode electrode formed of a second metal pattern and the first metal pattern corresponding to the pixel region and in contact with the drain electrode. And forming an auxiliary electrode wiring formed of the first and second metal patterns and in contact with the ground wiring, corresponding to the non-display area, and forming an organic light emitting layer on the anode electrode. And forming a cathode electrode in contact with the auxiliary electrode wiring on the organic light emitting layer.
여기서, 상기 마스크공정은 하프-톤(Half-tone) 마스크를 이용하며, 상기 제 1 금속패턴은 알루미늄(Al)과 티타늄(Ti)의 적층 구조(Ti/Al/Ti), 알루미늄(Al)과 ITO의 적층 구조(ITO/Al/ITO), APC 합금(Ag/Pd/Cu), 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO) 중 선택된 하나로 이루어진다. The mask process may include a half-tone mask, and the first metal pattern may include a stacked structure (Ti / Al / Ti), aluminum (Al), and aluminum (Al) and titanium (Ti). One selected from ITO laminated structure (ITO / Al / ITO), APC alloy (Ag / Pd / Cu), and APC alloy and ITO laminated structure (ITO / APC / ITO).
그리고, 상기 제 2 금속패턴은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어지는 단일층 또는 다중층 구조로 이루어지며, 상기 접지배선에 대응하여, 상기 층간절연막 상부로 그라운드접지배선을 더욱 형성하며, 상기 그라운드접지배선은 상기 층간절연막에 구비된 그라운드콘택홀을 통해 상기 접지배선과 접촉된다. The second metal pattern is formed of a single layer or a multi-layer structure made of any one of aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), and molybdenum (MoTi). Further, a ground ground wiring is further formed on the interlayer insulating film to correspond to the ground wiring, and the ground ground wiring is in contact with the ground wiring through a ground contact hole provided in the interlayer insulating film.
또한, 상기 애노드전극은 상기 화소영역 별로 뱅크에 의해 가장자리가 둘러지며, 상기 비표시영역에 대응하여 상기 뱅크는 상기 뱅크의 하부로 위치하는 상기 보조전극패턴의 일부를 노출하는 콘택홀을 포함하며, 상기 콘택홀을 통해 상기 보조전극패턴과 상기 캐소드전극은 서로 접촉되며, 상기 기판은 연성기판 또는 강성기판 중 적어도 하나로 이루어질 수 있으며, 상기 강성기판 상부로는 희생층, 유기층, 멀티버퍼층, 액티브버퍼층이 순차적으로 위치하며, 상기 희생층은 상기 기판의 배면으로부터 조사되는 레이저에 의해 제거되는 제 1 단계와, 상기 강성기판과 상기 유기층이 서로 분리되는 제 2 단계 그리고 상기 유기층에 상기 연성기판이 부착되는 제 3 단계를 포함한다. In addition, the anode electrode is surrounded by a bank for each pixel region, the bank corresponding to the non-display area, the bank includes a contact hole for exposing a portion of the auxiliary electrode pattern located below the bank, The auxiliary electrode pattern and the cathode electrode contact each other through the contact hole, and the substrate may be formed of at least one of a flexible substrate and a rigid substrate, and a sacrificial layer, an organic layer, a multibuffer layer, and an active buffer layer may be formed on the rigid substrate. A first step in which the sacrificial layer is sequentially removed by a laser irradiated from a rear surface of the substrate; a second step in which the rigid substrate and the organic layer are separated from each other; and a second substrate in which the flexible substrate is attached to the organic layer. Includes three steps.
위에 상술한 바와 같이, 본 발명에 따라 플렉서블 OLED의 보조전극패턴을 애노드전극과 동일 물질로 이루어지는 제 1 층과, 제 1 층 상부로 저저항 특성을 금속 물질로 이루어지는 제 2 층을 더욱 구비함으로써, 보조전극패턴의 폭을 넓히거나 두께를 더욱 두껍게 하지 않더라도 보조전극패턴의 배선저항을 낮출 수 있어, 보조전극패턴과 연결되는 캐소드전극의 배선저항 또한 함께 낮출 수 있는 효과가 있다. As described above, according to the present invention, the auxiliary electrode pattern of the flexible OLED is further provided with a first layer made of the same material as the anode electrode, and a second layer made of a metal material having a low resistance characteristic on the first layer, Even if the width of the auxiliary electrode pattern is not increased or the thickness is made thicker, the wiring resistance of the auxiliary electrode pattern can be lowered, thereby reducing the wiring resistance of the cathode electrode connected to the auxiliary electrode pattern.
이에 따라, 플렉서블 OLED의 모든 영역의 캐소드전극으로 동일한 전류가 인가될 수 있어, 그라운드 전압 상승에 의한 구동전압이 상승하거나 휘도 불균일에 의해 표시품질이 저하되는 것을 방지할 수 있는 효과가 있다. Accordingly, the same current can be applied to the cathode electrodes of all the regions of the flexible OLED, so that the display voltage can be prevented from being increased due to the increase in the ground voltage or the luminance unevenness.
또한, 보조전극패턴이 위치하는 비표시영역의 폭 또한 줄일 수 있어, 내로우베젤 구현할 수 있는 효과가 있다. In addition, the width of the non-display area in which the auxiliary electrode pattern is located can also be reduced, so that a narrow bezel can be realized.
도 1은 본 발명의 제 1 실시예에 따른 플렉서블 OLED를 개략적으로 도시한 평면도.
도 2와 도 3a는 도 1의 절단선 Ⅱ-Ⅱ선을 따라 자른 단면도.
도 3b는 도 1의 절단선 Ⅲ-Ⅲ선을 다라 자른 단면도.
도 4a ~ 4l은 본 발명의 제1 실시 예에 따른 플렉서블 OLED의 일부에 대한 제조 단계별 공정 단면도.
도 5는 본 발명의 제 2 실시예에 따른 플렉서블 OLED의 일부를 개략적으로 도시한 단면도.1 is a plan view schematically showing a flexible OLED according to a first embodiment of the present invention;
2 and 3A are cross-sectional views taken along the line II-II of FIG. 1.
3B is a cross-sectional view taken along the line III-III of FIG. 1.
4A to 4L are cross-sectional views of manufacturing steps for a portion of the flexible OLED according to the first embodiment of the present invention.
5 is a schematic cross-sectional view of a portion of a flexible OLED according to a second embodiment of the present invention.
이하, 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
설명에 앞서, 최근 플라스틱 등과 같이 유연성 있는 재료를 사용하여 종이처럼 휘어져도 표시성능을 그대로 유지할 수 있게 제조된 플렉서블(flexible) 표시장치가 차세대 평판형 표시장치로 급부상중으로, OLED는 이중 대표적인 플렉서블 표시장치로 활발히 사용되고 있다. Prior to the description, flexible displays, which are manufactured to maintain display performance even when they are bent like paper using flexible materials such as plastic, are rapidly emerging as next-generation flat panel displays, and OLED is one of the representative flexible displays. It is being used actively.
플렉서블 표시장치는 유리가 아닌 플라스틱 박막트랜지스터 기판을 활용하여 내구성이 높은 언브레이커블(unbreakable), 깨지지 않으면서도 구부릴 수 있는 밴더블(bendable), 둘둘 말 수 있는 롤러블(rollable), 접을 수 있는 폴더블(foldable) 등으로 구분될 수 있는데, 이러한 플렉서블 표시장치는 공간활용성, 인테리어 및 디자인의 장점을 가지며, 다양한 응용분야를 가질 수 있다.The flexible display utilizes non-glass, plastic thin film transistor substrates for durable, unbreakable, unbreakable, bendable, rollable, and collapsible folders. The flexible display device may be classified into a foldable or the like. The flexible display device has advantages of space utilization, interior design, and design, and may have various applications.
최근에는 이러한 플렉서블 표시장치의 유연한 성질을 이용하여 표시장치의 여러부분을 휘거나 구부리려는 연구가 진행되고 있는데, 특히 내로우베젤을 구현하기 위하여 액티브영역 외곽의 베젤영역을 줄이기 위한 연구가 활발히 진행되고 있다. Recently, researches have been conducted to bend or bend various parts of the display device using the flexible properties of the flexible display device. In particular, researches for reducing the bezel area outside the active area have been actively conducted to implement a narrow bezel. have.
이하, 베젤영역 중 일부가 접혀 내로우베젤을 구현할 수 있는 플렉서블 표시장치를 일예로 설명하도록 하겠다. 여기서, 플렉서블 표시장치는 유기 박막을 이용하여 유연성 및 탄성을 갖는 OLED로 이루어짐을 일예로 설명하도록 하겠다. Hereinafter, a flexible display device in which a portion of the bezel region is folded to implement a narrow bezel will be described as an example. Here, the flexible display device will be described as an example of an OLED having flexibility and elasticity using an organic thin film.
- 제 1 실시예 -First Embodiment
도 1은 본 발명의 제 1 실시예에 따른 플렉서블 OLED를 개략적으로 도시한 평면도이다. 1 is a plan view schematically illustrating a flexible OLED according to a first embodiment of the present invention.
도시한 바와 같이, 플렉서블 OLED(100)는 투명한 연성기판(101) 상에 박막트랜지스터(DTr, 도 2 참조) 및 박막트랜지스터(DTr, 도 2 참조)와 연결되어 구동되는 발광다이오드(E, 도 2 참조)가 형성된다.As illustrated, the
이에 대해 좀더 자세히 살펴보면, 연성기판(101) 상에는 중앙부의 액티브영역(A/A)과 액티브영역(A/A)의 가장자리를 따라 비표시영역(NEA1, NEA2)이 정의되며, 액티브영역(A/A)은 발광다이오드(E, 도 2 참조)가 배치된 영역으로서, 실질적으로 화상이 표시되는 영역을 의미하며, 표시영역(display area)으로 지칭될 수 있다. In more detail, on the
액티브영역(A/A) 내에는 다수개의 게이트배선(GL)과 데이터배선(DL)이 서로 교차하여 다수개의 화소영역(P)을 정의하며, 각 화소영역(P)에는 발광다이오드(E, 도 2 참조)와 연결된 박막트랜지스터(DTr, 도 2 참조)가 배치되는데, 박막트랜지스터(DTr, 도 2 참조)는 비표시영역(NEA1, NEA2)에 위치한 구동부(120)와 연관되어 동작하며, 발광다이오드(E, 도 2 참조)에 제공되는 구동 전류량을 제어하게 된다. In the active area A / A, a plurality of gate lines GL and data lines DL intersect each other to define a plurality of pixel areas P. Each pixel area P defines a light emitting diode E. 2) is connected to the thin film transistor DTr (see FIG. 2), and the thin film transistor DTr (see FIG. 2) operates in association with the driving
여기서, 액티브영역(A/A)의 가장자리를 두르는 비표시영역(NEA1, NEA2)은 액티브영역(A/A)의 상단부에 위치하여 패드부(130)를 포함하는 제 1 비표시영역(NEA1)과, 액티브영역(A/A)의 좌측 및 우측으로 위치하여 구동부(120)를 포함하는 제 2 비표시영역(NEA2)으로 나뉘어 정의할 수 있다. Here, the non-display areas NEA1 and NEA2 that surround the edges of the active area A / A are positioned at the upper end of the active area A / A, and include the first non-display area NEA1 including the
구동부(120)는 연성기판(미도시)의 제 2 비표시영역(NEA2)에 배치되며, 박막트랜지스터(DTr, 도 2 참조)에 구동 신호를 제공하게 되는데, 예를 들어, 구동부(120)는 박막트랜지스터(DTr, 도 2 참조)에 게이트 신호를 제공하는 게이트 구동부일 수 있다.The
게이트 구동부는 다양한 게이트 구동회로들을 포함하며, 게이트 구동회로들은 연성기판(101) 상에 직접 형성될 수 있는데, 이러한 구동부(120)는 GIP(gate-in-panel)로 지칭될 수 있다. The gate driver includes various gate driver circuits, and the gate driver circuits may be directly formed on the
게이트 구동부는 액티브영역(A/A)에 형성되는 표시소자들과 동시에 형성될 수 있는데, 도면상으로는 액티브영역(A/A)의 양 측변에 게이트 구동부가 모두 배치된 구조를 도시하였으나, 게이트 구동부는 액티브영역(A/A)의 어느 한쪽에만 배치되어 있을 수도 있다. The gate driver may be formed at the same time as the display elements formed in the active region A / A. In the drawing, the gate driver is disposed on both sides of the active region A / A. It may be disposed only on either side of the active area A / A.
한편, 박막트랜지스터(DTr, 도 2 참조)에 데이터 신호를 제공하는 데이터 구동부는, 분리된 인쇄 회로 기판(Printed Circuit Board; PCB)(미도시)에 탑재되어 FPCB(flexible printed circuit board) 등과 같은 회로필름(미도시)을 통해 연성기판(101)의 제 1 비표시영역(NEA1)에 위치하는 패드부(130)와 연결되거나, COF(chip-on-film), TCP(tape-carrier-package) 등과 같은 방식으로 회로필름(미도시) 상에 배치되어 연성기판(101)의 패드부(130)에 연결될 수 있다.Meanwhile, a data driver for providing a data signal to the thin film transistor DTr (see FIG. 2) may be mounted on a separate printed circuit board (PCB) (not shown) to provide a circuit such as a flexible printed circuit board (FPCB). Connected to the
이러한 패드부(130)는 FPCB 등과 같은 회로필름(미도시)과 접속되며, 회로필름(미도시)과 배선(131)을 서로 연결시키는 접촉 단자로서 기능한다.The
그리고, 액티브영역(A/A) 주변에는 접지배선(GND)이 둘러싸듯이 배치되어 있다. 특히, 게이트 구동부의 외측을 감싸도록 배치하는 것이 바람직하다. 접지배선(GND)은 데이터 구동부에 연결되어 있다. 데이터 구동부는 외부와 연결되고, 외부에서 인가되는 접지전압은 데이터 구동부의 접지패드를 통해 접지배선(GND)으로 공급된다.The ground wiring GND is arranged around the active region A / A. In particular, it is preferable to arrange so as to surround the outer side of the gate driver. The ground wiring GND is connected to the data driver. The data driver is connected to the outside, and the ground voltage applied from the outside is supplied to the ground line GND through the ground pad of the data driver.
여기서, 연성기판(101) 상의 제 1 비표시영역(NEA1)에는 패드부(130)와 액티브영역(A/A)을 연결하는 배선(131)들이 구비되는 영역이 구비되는데, 배선(131)들은 패드부(130)를 통해 전달되는 다양한 전기적 신호들을 액티브영역(A/A)에 배치된 박막트랜지스터(DTr, 도 2 참조)로 전달하게 된다.Here, the first non-display area NEA1 on the
본 발명의 제 1 실시예에 따른 플렉서블 OLED(100)는 베젤영역의 축소를 위하여 패드부(130)가 위치하는 제 1 비표시영역(NEA1)을 액티브영역(A/A)의 배면으로 밴딩함으로써 정면에서 바라볼 때, 액티브영역(A/A)과 제 2 비표시영역(NEA2)만이 인지되는 플렉서블 OLED(100)를 제공하고자 한다. In the
이를 위해, 액티브영역(A/A)과 패드부(130) 사이로 밴딩영역(B/A)이 정의된다. To this end, a bending area B / A is defined between the active area A / A and the
여기서, 본 발명의 실시예에 따른 플렉서블 OLED(100)는 구동부(120)가 위치하는 제 2 비표시영역(NEA2)의 폭이 기존 대비 현저히 줄어들게 된다. Here, in the
제 2 비표시영역(NEA2)에는 보조전극패턴(200, 도 3 참조)이 위치하게 되는데, 본 발명의 실시예에 따른 플렉서블 OLED(100)는 제 2 비표시영역(NEA2)에 위치하는 보조전극패턴(200, 도 3 참조)이 저저항 특성을 갖는 제 2 층(203, 도 3 참조)을 더욱 포함함으로써, 보조전극패턴(200, 도 3 참조)의 폭을 넓히거나 두께를 두껍게 형성하지 않더라도, 보조전극패턴(200, 도 3 참조)의 배선저항을 낮출 수 있게 된다. An auxiliary electrode pattern 200 (refer to FIG. 3) is disposed in the second non-display area NEA2, and the
이를 통해, 제 2 비표시영역(NEA2)의 밴딩 없이도 제 2 비표시영역(NEA2)의 폭을 줄일 수 있으며, 또는 제 2 비표시영역(NEA2)의 폭의 증가 없이도 그라운드 전압 상승에 의한 구동전압이 상승하거나 휘도 불균일에 의해 표시품질이 저하되는 것을 방지할 수 있다. 이에 대해 도 2와 도 3a 3b를 참조하여 좀더 자세히 살펴보도록 하겠다. As a result, the width of the second non-display area NEA2 can be reduced without bending the second non-display area NEA2, or the driving voltage due to the ground voltage rises without increasing the width of the second non-display area NEA2. It is possible to prevent the display quality from being lowered due to this increase or uneven brightness. This will be described in more detail with reference to FIGS. 2 and 3A and 3B.
도 2와 도 3a는 도 1의 절단선 Ⅱ-Ⅱ선을 따라 자른 단면도이며, 도 3b은 도 1의 절단선 Ⅲ-Ⅲ선을 다라 자른 단면도이다. 2 and 3A are cross-sectional views taken along the line II-II of FIG. 1, and FIG. 3B is a cross-sectional view taken along the line III-III of FIG. 1.
설명에 앞서, 본 발명의 제 1 실시예에 따른 OLED(100)는 발광된 광의 투과방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉘게 되는데, 이하 본 발명에서는 상부 발광방식을 일예로 설명하도록 하겠다.Prior to the description, the
도시한 바와 같이, 강성기판(SUB)에는 액티브영역(도 1의 A/A) 및 비표시영역(NEA1, NEA2)이 정의될 수 있는데, 비표시영역(NEA1, NEA2)은 액티브영역(도 1의 A/A)의 일측에 위치될 수 있다. As shown, the active substrate (A / A of FIG. 1) and the non-display areas NEA1 and NEA2 may be defined in the rigid substrate SUB, and the non-display areas NEA1 and NEA2 may be defined as the active area (FIG. 1). A / A) can be located on one side.
액티브영역(도 1의 A/A)은 화소영역(P)이 배치되어 OLED(100)에서 영상이 표시되는 영역이며, 제 1 및 제 2 비표시영역(NEA1, NEA2)은 액티브영역(도 1의 A/A) 이외의 영역으로서, 화소영역(P)을 구동하기 위한 다양한 회로, 배선 등이 배치되는 영역이다.The active area (A / A of FIG. 1) is an area in which a pixel area P is disposed to display an image in the
여기서, 설명의 편의를 위하여 액티브영역(도 1의 A/A)의 박막트랜지스터(DTr)가 위치하는 영역을 스위칭영역(TrA), 스토리지 커패시터(C1, C2, C3)가 위치하는 영역을 스토리지영역(StgA)으로 정의하며, 제 1 비표시영역(NEA1)의 밴딩이 발생하는 영역을 밴딩영역(B/A)으로, 패드부(130)가 위치하는 영역을 패드영역(PAD)으로 정의하며, Here, for convenience of description, the area where the thin film transistor DTr of the active area (A / A of FIG. 1) is located is the storage area where the switching area TrA and the storage capacitors C1, C2, and C3 are located. Defined as StgA, an area where banding of the first non-display area NEA1 occurs is defined as a bending area B / A, and an area where the
제 2 비표시영역(NEA2)의 구동부(도 1의 120)가 위치하는 영역을 구동영역(DA)으로 나뉘어 정의하도록 한다. An area in which the driver (120 of FIG. 1) of the second non-display area NEA2 is located is defined as being divided into the driving area DA.
그리고, 플렉서블OLED(100)는 제조의 편의성을 위해, 먼저 강성기판(SUB) 위에 플렉서블 OLED(100)를 형성한 후, 강성기판(SUB)을 플렉서블 OLED(100)와 분리하여 형성하게 된다. 도 2는 강성기판(SUB) 위에 형성된 플렉서블 OLED(100)의 단면구조를 나타낸다. In addition, the
이에 대해 좀더 자세히 살펴보면, 강성기판(SUB) 상에는 희생층(SL)이 도포되어 있는데, 이러한 희생층(SL)은 아몰퍼스 실리콘(amorphous silicon; a-Si)을 증착하여 형성할 수 있다. In more detail, the sacrificial layer SL is coated on the rigid substrate SUB, and the sacrificial layer SL may be formed by depositing amorphous silicon (a-Si).
희생층(SL) 상에는 유기층(PI)이 도포되어 있는데, 유기층(PI)은 고온 특성이 우수한 폴리이미드 물질을 포함하여 이루어질 수 있다. The organic layer PI is coated on the sacrificial layer SL, and the organic layer PI may include a polyimide material having excellent high temperature characteristics.
희생층(SL)은 추후 조사되는 레이저에 의해 제거되어 강성기판(SUB)과 유기층(PI)이 서로 박리되게 된 후, 도 3a에 도시한 바와 같이 노출된 유기층(PI)의 하부 표면에 플렉서블 필름기판 혹은 연성기판(101)을 부착하게 된다. The sacrificial layer SL is removed by a laser to be irradiated later so that the rigid substrate SUB and the organic layer PI are separated from each other, and as shown in FIG. 3A, the flexible film is exposed on the lower surface of the exposed organic layer PI. The substrate or
연성기판(101)은 유연성(flexability)을 가지는 플라스틱(plastic) 물질로 이루어질 수 있는데, 예를 들어, 연성기판(101)은 폴리이미드(polyimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate; PEN), 폴리에틸렌 테라프탈레이트(polyethylene terephthalate; PET) 등과 같은 고분자로 이루어진 박막 플라스틱 필름으로 구현될 수 있다. The
이러한 연성기판(101)은 우수한 유연성을 가지기 위하여, 5um 내지 50um의 두께를 가질 수 있는데, 연성기판(101)이 5um 미만의 두께를 가지는 경우, 연성기판(101)은 쉽게 찢어질 수 있으며, 연성기판(101)이 50um을 초과하는 두께를 가지는 경우, 연성기판(101)이 용이하게 밴딩되지 않을 수 있다.The
유기층(PI) 상부로는 멀티버퍼층(102)이 도포되어 있는데, 멀티버퍼층(102)은 복수 개의 박막들이 연속해서 적층된 버퍼층으로, 예를 들어, 질화실리콘(SiNx)과 산화실리콘(SiOx)이 교대로 적층될 수 있다. 또는 유기막과 무기막이 반복해서 교대로 적층될 수도 있다.The
이러한 멀티버퍼층(102)은 유기층(PI)으로부터의 수분 등의 침투를 방지하는 인캡슐레이션 역할을 하게 된다. The
멀티버퍼층(102) 상부로는 액티브버퍼층(103)이 더욱 위치할 수 있는데, 액티브버퍼층(103)은 박막트랜지스터(DTr)의 액티브층(105)을 보호하기 위한 것으로, 유기층(PI)으로부터 유입되는 결함을 차단하는 기능을 수행하게 된다. 이러한 액티브버퍼층(103)은 멀티버퍼층(102)과 동일 물질로 구성될 수 있다. The
액티브버퍼층(103) 상부의 스위칭영역(TrA)에는 박막트랜지스터(DTr)가 위치하는데, 본 발명의 제 1 실시예에 따른 박막트랜지스터(DTr)는 폴리 실리콘 물질을 액티브층(105)으로 하는 박막트랜지스터로서 저온 폴리실리콘(Low Temperature Poly-Silicon; LTPS)을 이용한 LTPS 박막트랜지스터가 사용된다. The thin film transistor DTr is positioned in the switching region TrA on the
폴리실리콘 물질은 이동도가 높아 에너지 소비 전력이 낮고 신뢰성이 우수하다. Polysilicon materials have high mobility, low energy consumption and high reliability.
즉, 액티브버퍼층(103) 상의 스위칭영역(TrA)에는 액티브층(105)이 배치된다. LTPS 박막트랜지스터(이하, 박막트랜지스터 라 함, DTr)의 액티브층(105)은 박막트랜지스터(105) 구동 시 채널이 형성되는 채널영역(105a), 채널영역(105a) 양 측의 소스영역(105b) 및 드레인영역(105c)을 포함한다. That is, the
채널영역(105a), 소스영역(105b) 및 드레인영역(105c)은 이온도핑(불순물 도핑)에 의해 정의된다.The
이때, 스토리지영역(StgA)에서는 액티브패턴(151)이 형성되는데, 액티브패턴(151)은 액티브층(105)과 마찬가지로 아몰퍼스 실리콘으로 이루어지며, 불순물이 도핑된다.In this case, the
이어서, 게이트절연층(106)이 액티브층(105)과 액티브패턴(151) 상부로 배치되는데, 게이트절연층(106)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx)의 단일층으로 구성되거나, 질화실리콘(SiNx) 및 산화실리콘(SiOx)으로 이루어진 다중층으로 구성될 수 있다.Subsequently, the
스위칭영역(TrA)에 대응하여 게이트절연층(106) 상에는 게이트전극(107)이 액티브층(105)의 채널영역(105a)과 중첩되도록 대응하여 위치하며, 도면에 나타내지 않았지만 일방향으로 연장하는 게이트배선(도 1의 GL)이 형성되어 있다. The
그리고, 스토리지영역(StgA)에 있어서는 게이트절연층(106) 상부로 제 1 금속패턴(153)이 액티브패턴(151)에 대응하여 배치된다. In the storage area StgA, the
게이트전극(107) 및 게이트배선(도 1의 GL)과 제 1 금속패턴(153)은 동일 물질로 이루어질 수 있는데, 게이트전극(107) 및 게이트배선(도 1의 GL) 그리고 제 1 금속패턴(153)은 저저항 특성을 갖는 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수 있으며, 또는 둘 이상으로 이루어짐으로써 이중층 또는 삼중 층 구조를 가질 수도 있다. The
이어서, 게이트전극(107) 및 게이트배선(도 1의 GL) 그리고 제 1 금속패턴(153) 상부로 제 1 층간절연막(108)이 배치되는데, 제 1 층간절연층(108)은 질화실리콘(SiNx)으로 이루어지도록 하여, 액티브층(105)의 안정화시키기 위한 수소화 공정 시, 질화실리콘(SiNx)으로 이루어지는 제 1 층간절연막(108)에 포함된 수소가 액티브층(105)으로 확산되도록 하는 것이 바람직하다. Subsequently, a first
그리고, 스토리지영역(StgA)에 있어서는 제 1 층간절연막(108) 상부로 제 2 금속패턴(155)이 제 1 금속패턴(153)에 대응하여 배치된다. 제 2 금속패턴(155)은 알루미늄(Al)이나 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 텅스텐(W) 또는 이들의 합금 중 적어도 하나로 이루어질 수 있으며, 단일층 또는 다중층 구조일 수 있다.In the storage area StgA, the
제 1 층간절연막(108)과 제 2 금속패턴(155) 상부로는 제 2 층간절연막(109)이 위치하는데, 제 2 층간 절연막(109)은 기판(101) 전면에 형성되며, 산화실리콘(SiOx)으로 이루어질 수 있다.The second
게이트절연층(106)과 제 1 및 제 2 층간절연층(108, 109)에는 액티브층(105)의 소스영역(105b) 및 드레인영역(105c)을 각각 노출하는 제 1 및 제 2 콘택홀(111a, 111b)과, 스토리지영역(StgA)의 제 1 금속패턴(153)의 일부를 노출하는 제 3 콘택홀(156)이 구비된다. The
이러한 제 1 및 제 2 층간절연층(108, 109) 상의 스위칭영역(TrA)에 대응하여 소스전극(113) 및 드레인전극(115)이 배치되는데, 소스전극(113) 및 드레인전극(115)은 각각 게이트절연층(106)과 제 1 및 제 2 층간절연층(108, 109)에 형성된 제 1 및 제 2 콘택홀(111a, 111b)을 통해 각각 액티브층(105)의 소스영역(105b) 및 드레인영역(105c)에 연결된다. The
소스전극(113) 및 드레인전극(115) 또한 저저항 특성을 같는 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진다. The
그리고, 도면상에 도시하지는 않았지만 게이트배선(도 1의 GL)과 교차하며 화소영역(P)을 정의하는 데이터배선(도 1의 DL)도 형성된다. Although not shown in the drawing, a data wiring (DL in FIG. 1) is also formed that intersects the gate wiring (GL in FIG. 1) and defines the pixel region P. FIG.
이때, 소스전극(113) 및 드레인전극(115)과 이들 전극(113, 115)과 접촉하는 소스 및 드레인영역(105b, 105c)을 포함하는 액티브층(105)과 액티브층(105) 상부에 위치하는 게이트절연막(106) 및 게이트전극(107)은 구동 박막트랜지스터(Thin film transistor : DTr)를 이루게 된다. The
한편, 도면에 나타나지 않았지만, 스위칭 박막트랜지스터(미도시)가 구동 박막트랜지스터(DTr)와 연결되는데, 스위칭 박막트랜지스터(미도시)는 구동 박막트랜지스터(DTr)와 동일한 구조로 이루어진다. Although not shown in the drawing, a switching thin film transistor (not shown) is connected to the driving thin film transistor DTr, and the switching thin film transistor (not shown) has the same structure as the driving thin film transistor DTr.
그리고, 스위칭 박막트랜지스터(미도시) 및 구동 박막트랜지스터(DTr)는 도면에서는 액티브층(105)이 폴리실리콘 반도체층으로 이루어진 탑 게이트 타입을 예로써 보이고 있으나, 액티브층(105)은 산화물반도체층으로 이루어질 수도 있으며, 또는 순수 및 불순물의 비정질실리콘으로 이루어진 보텀 게이트(bottom gate) 타입으로 구비될 수도 있다. In addition, although the switching thin film transistor (not shown) and the driving thin film transistor DTr are shown as a top gate type in which the
그리고, 액티브층(105) 하부의 액티브버퍼층(103)과 멀티버퍼층(102) 사이로는 하부보호금속(Bottom Shield Metal: 미도시)이 위치할 수 있는데, 하부보호금속(미도시)은 몰리브덴(Mo) 물질을 이용하여 형성될 수 있다.In addition, a bottom shield metal (not shown) may be located between the
그리고, 스토리지영역(StgA)에 있어서, 제 2 층간절연층(109) 상부로 제 3 금속패턴(157)이 제 2 금속패턴(155)에 대응하여 위치하는데, 제 3 금속패턴(157)은 게이트절연층(106)과 제 1 및 제 2 층간절연층(108, 109)에 형성된 제 3 콘택홀(156)을 통해 제 1 금속패턴(153)과 연결된다.In the storage area StgA, a
여기서, 제 1 금속패턴(153)은 제1 스토리지 커패시터(C1)의 제 2 전극(또는 상부전극)이 됨과 동시에 제 2 스토리지 커패시터(C2)의 제 1 전극(또는 하부전극)이 되며, 또한 제 2 금속패턴(155)은 제 2 스토리지 커패시터(C2)의 제 2 전극(또는 상부전극)이 됨과 동시에 제 3 스토리지 커패시터(C3)의 제 1 전극(또는 하부전극)이 된다. Here, the
즉, 액티브패턴(151)과 제 1 금속패턴(153) 그리고 액티브패턴(151)과 제 1 금속패턴(153) 사이로 위치하는 게이트절연층(106)은 제 1 스토리지 커패시터(C1)를 이루게 되며, 또한 제 1 금속패턴(153)과 제 2 금속패턴(155) 그리고 제 1 금속패턴(153)과 제 2 금속패턴(155) 사이로 위치하는 제 1 층간절연층(108)은 제 2 스토리지 커패시터(C2)를 이루게 된다. 또한 제 2 금속패턴(155)과 제 3 금속패턴(157) 그리고 제 2 금속패턴(155)과 제 3 금속패턴(157) 사이로 위치하는 제 2 층간절연층(109)은 제 3 스토리지 커패시터(C3)를 이루게 된다. That is, the
그리고, 소스전극(113) 및 드레인전극(115)과 제 3 금속패턴(157) 상부로 구동 박막트랜지스터(DTr)의 드레인전극(115)을 노출하는 드레인콘택홀(118)을 갖는 보호층(117)이 위치한다. The
보호층(117)은 게이트절연층(106) 또는 제 1 및 제 2 층간절연층(108, 109)과 동일 물질로 이루어질 수 있으며, 또는 연성기판(101)의 평탄화를 위하여 유기절연물질로 이루어질 수도 있다. The
예를 들어 보호층(117)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolicresin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 불포화 폴리에스테르계수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly-phenylenethers resin), 폴리페닐렌설파이드계수지(polyphenylenesulfides resin) 및 벤조사이클로부텐(benzocyclobutene) 중 하나 이상의 물질로 형성될 수 있으나, 이에 한정되지 않는다. 보호층(117)은 단층으로 형성되거나 이중 혹은 다중 층으로 구성될 수 있다.For example, the
이러한 보호층(117)은 연성기판(101) 상의 단차를 충분히 커버할 수 있도록 2um 내지 5um의 두께로 형성될 수 있다.The
보호층(117) 상부로는 구동 박막트랜지스터(DTr)의 드레인전극(115)과 연결되어 발광다이오드(E)의 양극(anode)을 이루는 애노드전극(211)이 위치한다. An
애노드전극(211)은 알루미늄(Al)과 티타늄(Ti)의 적층 구조(Ti/Al/Ti), 알루미늄(Al)과 ITO의 적층 구조(ITO/Al/ITO), APC 합금(Ag/Pd/Cu), 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. The
이러한 애노드전극(211)은 각 화소영역(P) 별로 위치하는데, 각 화소영역(P) 별로 위치하는 애노드전극(211) 사이에는 뱅크(bank : 119)가 위치한다. 즉, 애노드전극(211)은 뱅크(119)를 각 화소영역(P) 별 경계부로 하여 화소영역(P) 별로 분리된 구조를 갖게 된다. The
뱅크층(119) 상에는 스페이서(121)가 배치될 수 있는데, 스페이서(121)는 뱅크층(119)을 둘러싸도록 배치되어, 외부 압력으로부터 발광다이오드(E)의 유기발광층(213)을 보호하는 역할을 하게 된다. The
스페이서(121)는 뱅크층(119)과 동일한 수지 조성물로 형성될 수 있으며, 빛의 혼색을 방지하도록 광 흡수율이 높은 블랙 스페이서로 구성될 수 있다.The
그리고 애노드전극(211)의 상부에 유기발광층(213)이 위치하는데, 유기발광층(213)은 화소영역(P)들에 공통적으로 형성되는 공통층이며, 백색광을 발광하는 백색발광층일 수 있다. The organic
이 경우, 유기발광층(213)은 2스택(stack) 이상의 탠덤 구조로 형성될 수 있다. 스택들 각각은 정공 수송층(hole transporting layer), 적어도 하나의 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 또한, 스택들 사이에는 전하 생성층이 형성될 수 있는데, 전하 생성층은 하부 스택과 인접하게 위치하는 n형 전하생성층과 n형 전하 생성층 상에 형성되어 상부 스택과 인접하게 위치하는 p형 전하 생성층을 포함할 수 있다. In this case, the organic
그리고, n형 전하 생성층은 하부 스택으로 전자(electron)를 주입해주고, p형 전하 생성층은 상부 스택으로 정공(hole)을 주입해주게 된다. 이러한 n형 전하 생성층은 전자수송능력이 있는 유기 호스트 물질에 Li, Na, K, 또는 Cs와 같은 알칼리 금속, 또는 Mg, Sr, Ba, 또는 Ra와 같은 알칼리 토금속이 도핑된 유기층일 수 있으며, p형 전하 생성층은 정공수송능력이 있는 유기 호스트 물질에 도펀트가 도핑될 수 있다. The n-type charge generation layer injects electrons into the lower stack, and the p-type charge generation layer injects holes into the upper stack. The n-type charge generating layer may be an organic layer doped with an alkali metal such as Li, Na, K, or Cs, or an alkaline earth metal such as Mg, Sr, Ba, or Ra, in an organic host material having electron transport capability, The p-type charge generating layer may be doped with an organic host material having hole transport capability.
이러한 유기발광층(213)의 상부로는 전면에 캐소드전극(215)이 위치하는데, 캐소드전극(215) 또한 유기발광층(213)과 마찬가지로 화소영역(P)들에 공통적으로 형성되는 공통층으로 이루어질 수 있으며, 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semitransmissive Conductive Material)로 형성될 수 있다. The
캐소드전극(215)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다. When the
캐소드전극(215) 상에는 캡핑층(cappinglayer)이 더욱 형성될 수 있다. A capping layer may be further formed on the
이러한 발광다이오드(E)는 선택된 신호에 따라 애노드전극(211)과 캐소드전극(215)으로 소정의 전압이 인가되면, 애노드전극(211)으로부터 주입된 정공과 캐소드전극(215)으로부터 제공된 전자가 유기발광층(213)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기상태에서 기저상태로 천이 될 때 광이 발생되어 외부로 방출된다. In the light emitting diode E, when a predetermined voltage is applied to the
이때, 발광된 광은 투명한 캐소드전극(215)을 통과하여 외부로 나가게 되고, 이를 통해 최종적으로 플렉서블 OLED(100)는 임의의 화상을 구현하게 된다. In this case, the emitted light passes through the
그리고, 이러한 구동 박막트랜지스터(DTr)와 발광다이오드(E) 상부에는 얇은 박막필름 형태인 보호필름(123)을 위치시킨 후, 보호필름(123)과 연성기판(101)을 합착함으로써, 플렉서블 OLED(100)는 인캡슐레이션(encapsulation)된다. In addition, the protective
여기서, 보호필름(123)은 외부 산소 및 수분이 플렉서블 OLED(100) 내부로 침투하는 것을 방지하기 위하여, 무기보호필름(123a, 123c)을 적어도 2장 적층하여 사용하는데, 이때, 2장의 무기보호필름(123a, 123c) 사이에는 무기보호필름(123a, 123c)의 내충격성을 보완하기 위한 유기보호필름(123b)이 개재되는 것이 바람직하다. Here, the
따라서, 플렉서블 OLED(100)는 외부로부터 수분 및 산소가 플렉서블 OLED(100) 내부로 침투하는 것을 방지할 수 있다. Therefore, the
그리고, 본 발명의 실시예에 따른 플렉서블 OLED(100)는 광이 투과되는 보호필름(123)의 상부로 외부광에 의한 콘트라스트의 저하를 방지하기 위한 편광판(140)이 위치할 수 있는데, 즉, 플렉서블 OLED(100)는 화상을 구현하는 구동모드일 때 유기발광층(213)을 통해 발광된 광의 투과방향에 외부로부터 입사되는 외부광을 차단하는 편광판(140)을 위치시킴으로써, 콘트라스트를 향상시키게 된다. In addition, in the
여기서, 본 발명에 따른 플렉서블 OLED(100)의 제 1 비표시영역(NEA1)의 밴딩영역(B/A)에는 플렉서블 OLED(100)를 쉽게 구부릴 수 있도록 트랜치(TR)가 구비되는데, 트랜치(TR)란 멀티버퍼층(102)과 액티브버퍼층(103) 그리고, 게이트절연층(106), 제 1 및 제 2 층간절연층(108, 109)의 일부가 제거되어, 우물 형상의 함몰부를 의미한다. Here, the trench TR is provided in the bending area B / A of the first non-display area NEA1 of the
이를 통해 밴딩영역(B/A)에서는 플렉서블 OLED(100)가 쉽게 구부려질 수 있게 되며, 절연막 등의 손상이 발생하는 것을 방지할 수 있다. As a result, the
즉, 연성기판(101) 위에 다양한 박막들이 적층되고 패턴되는데, 다수의 절연막(102, 103, 106, 108, 109)들이 계속 적층될 수 있다. 적층된 절연막(102, 103, 106, 108, 109)들은 연성기판(101)과 휨 스트레스가 달라서, 심하게 구부리거나 구부렸다 폈다를 반복할 경우, 스트레스 차이로 인해 손상될 수 있다. 그 결과, 절연막(102, 103, 106, 108, 109)들 사이에서 박리가 발생하고, 절연막(102, 103, 106, 108, 109) 사이에 개재된 소자들이 손상될 수 있다. That is, various thin films are stacked and patterned on the
이를 방지하기 위해, 미리 절연막(102, 103, 106, 108, 109)들의 일부를 제거하여 연성기판(101)의 표면을 일부 노출하는 트렌치(TR)을 형성함으로써, 휨 스트레스가 가해질 때, 스트레스로 인한 절연막 손상을 방지할 수 있다.In order to prevent this, a portion of the insulating
트랜치(TR)에는 화소영역(P)의 박막트랜지스터(DTr)와 제 1 비표시영역(NEA1) 상에 위치하는 패드영역(PAD)의 패드부(130)와 연결을 위한 배선(131)이 구비되는데, 배선(131)은 도전성이 우수한 금속으로 형성될 수 있다. 예를 들어, 배선(131)은 박막트랜지스터(DTr)의 소스전극(113) 또는 드레인전극(115)과 동일한 금속으로 형성될 수 있다. The trench TR includes a thin film transistor DTr of the pixel region P and a
그러나, 이에 한정되는 것은 아니며, 배선(131)은 박막트랜지스터(DTr)의 게이트전극(107)과 동일한 금속으로 형성될 수도 있다.However, the present invention is not limited thereto, and the
밴딩영역(B/A)에 배치된 배선(131)들은 화소영역(P)에 배치된 배선(도 1의 GL, DL)들에 비해 연성기판(101)의 밴딩으로 인한 응력을 받게되므로, 응력에 강건하면서도 낮은 저항을 갖도록 설계되어야 한다. 또한, 연성기판(101)의 밴딩을 용이하게 하도록 충분한 유연성을 가져야 한다. Since the
이를 위해, 배선(131)은 다양한 형태 및 다양한 구조를 가질 수 있다. 예를 들어, 배선(131)은 복수의 금속 층들이 적층된 다층 구조를 가질 수 있다. 구체적으로, 배선(131)은 알루미늄(Al), 티타늄(Ti), 몰리브덴(Mo), 구리(Cu) 층에서 선택된 둘 이상의 층으로 형성될 수 있으며, 이러한 조합의 예로, 티타늄 층 사이에 끼워진 알루미늄 층(Ti/Al/Ti), 상하의 몰리브덴 층 사이에 있는 알루미늄 층(Mo/Al/Mo), 티타늄 층 사이에 끼워진 구리 층(Ti/Cu/Ti), 상하의 몰리브덴 층 사이에 있는 구리층(Mo/Cu/Mo) 등이 있다. 이러한 다층 구조를 갖는 배선(131)은 충분한 유연성을 유지하면서, 각 금속층 사이의 접촉 저항이 낮으므로, 우수한 전도성을 가질 수 있다.To this end, the
배선(131)의 부식 또는 손상을 방지하도록 배선(131) 상에는 스위칭영역(TrA)의 박막트랜지스터(DTr)를 덮어 보호하는 보호층(117)이 연장되어 형성될 수 있다. In order to prevent corrosion or damage to the
밴딩영역(B/A)으로부터 연장되는 배선(131)이 연결되는 패드영역(PAD)의 패드부(130)는 게이트전극(107)과 동일한 금속으로 형성된 제1 패드(133) 및 소스전극(113) 또는 드레인전극(115)과 동일한 금속으로 형성된 제2 패드(135)를 포함한다. The
이때, 제 1및 제 2 층간절연층(108, 109)에는 제 1 패드(133)를 노출하는 제 4 콘택홀(136)이 구비되며, 제 4 콘택홀(136)을 통해 제 1 패드(133)와 제 2 패드(135)는 서로 접촉하게 된다. In this case, the first and second
이때, 액티브버퍼층(103)과, 멀티버퍼층(102) 제1 패드(133)의 하부에 배치되어 연성기판(101)의 하부에서 유입되는 수분 및 산소로부터 제1 패드(133) 및 제2 패드(135)를 보호하도록 하는 것이 바람직하다. At this time, the first and
여기서, 본 발명의 제 1 실시예에 따른 플렉서블 OLED(100)는 구동영역(DA)을 포함하는 제 2 비표시영역(NEA2)의 폭이 기존 대비 현저히 줄어들게 되는데, 이에 대해 도 3b을 참조하여 좀더 자세히 살펴보도록 하겠다. Here, in the
도 3b에 도시한 바와 같이, 제 2 비표시영역(NEA2)의 구동영역(DA)은 연성기판(101) 상에 멀티버퍼층(102)과 액티브버퍼층(103) 그리고 게이트절연층(106)이 순차적으로 위치하며, 게이트절연층(106) 상부로는 게이트 구동회로배선(161) 및 접지배선(GND)이 형성된다. As shown in FIG. 3B, in the driving area DA of the second non-display area NEA2, the
게이트 구동회로배선(161)과 접지배선(GND)은 게이트전극(107) 및 제 1 금속패턴(153)과 동일 물질로 이루어진다. 이때, 접지배선(GND)은 소스전극(113) 및 드레인전극(115)과 동일 층에서 동일 물질로 이루어질 수도 있다. The gate
게이트 구동회로배선(161)과 접지배선(GND) 상부로는 제 1 및 제 2 층간절연층(108, 109) 그리고 보호층(117)이 순차적으로 적층되어 위치하며, 이때 제 1 및 제 2 층간절연층(108, 109)과 보호층(117)에는 접지배선(GND)을 노출하는 제 5 콘택홀(163)이 구비된다. The first and second
이러한 보호층(117) 상부로는 보조전극패턴(200)이 위치하는데, 보조전극패턴(200)은 발광다이오드(E)의 애노드전극(211)과 동일 물질로 이루어지는 제 1 층(201)과, 저저항 특성을 금속 물질로 이루어지는 제 2 층(203)으로 이루어진다. The
여기서, 제 2 층(203)은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수 있으며, 또는 둘 이상으로 이루어짐으로써 이중층 또는 삼중 층 구조를 가질 수도 있다. Here, the
이러한 보조전극패턴(200)은 캐소드전극(215)의 저항값을 낮추는 역할을 하게 된다. The
즉, 광을 투과시킬 수 있는 캐소드전극(215)은 보조전극패턴(200)과 접지배선(GND)과 전기적으로 연결되어 있다. 이러한 캐소드전극(215)은 ITO, IZO, TCO 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semitransmissive Conductive Material)로 형성될 수 있는데, 이러한 캐소드전극(215)은 매우 얇은 두께로 이루어지게 된다. That is, the
이와 같이, 매우 얇은 두께로 이루어지는 캐소드전극(215)은 상대적으로 배선저항 값이 크기 때문에 일정한 전류를 균일하게 인가함에 있어 문제가 될 수 있어, 배선저항을 낮춰주기 위해 보조전극패턴(200)을 구비하여 캐소드전극(215)과 연결되도록 하는 것이다. As such, the
여기서, 보조전극패턴(200)의 면적이 넓을수록 캐소드전극(215)의 저항을 더욱 감소시킬 수 있으나, 보조전극패턴(200)은 애노드전극(211)과 동일한 층에 구비되기 때문에 보조전극패턴(200)은 애노드전극(211)이 구비되지 않은 영역에만 배치할 수 있으며, 특히 보조전극패턴(200)이 제 2 비표시영역(NEA2) 상에 위치함에 따라 제 2 비표시영역(NEA2)의 폭을 넓히게 되어, 베젤영역의 증가를 초래하게 되므로, 공간에 제약이 있다. Here, the larger the area of the
또한, 보조전극패턴(200)의 두께가 두꺼울수록 캐소드전극(215)의 배선저항을 더욱 감소시킬 수 있으나, 보조전극패턴(200)은 일정한 두께가 정해져 있는 애노드전극(211)과 동일 물질로 이루어짐에 따라 보조전극패턴(200)의 두께 또한 두껍게 형성할 수 없다. In addition, as the thickness of the
따라서, 캐소드전극(215)의 배선저항을 낮추는 데에 한계가 있으나, 본 발명의 제 1 실시예에 따른 플렉서블 OLED(100)는 보조전극패턴(200)을 애노드전극(211)과 동일 물질로 이루어지는 제 1 층(201)과, 제 1 층(201) 상부로 저저항 특성을 금속 물질로 이루어지는 제 2 층(203)을 더욱 구비함으로써, 보조전극패턴(200)의 폭을 넓히거나 두께를 더욱 두껍게 하지 않더라도 보조전극패턴(200)의 배선저항을 낮출 수 있게 된다. Therefore, although there is a limit in lowering the wiring resistance of the
이와 같이, 보조전극패턴(200)의 배선저항을 낮춤으로써, 보조전극패턴(200)과 연결되는 캐소드전극(215)의 배선저항 또한 함께 낮출 수 있게 되는 것이다. As such, by lowering the wiring resistance of the
이에 따라, 플렉서블 OLED(100)의 모든 영역의 캐소드전극(215)으로 동일한 전류가 인가될 수 있어, 그라운드 전압 상승에 의한 구동전압이 상승하거나 휘도 불균일에 의해 표시품질이 저하되는 것을 방지할 수 있다. Accordingly, the same current may be applied to the
여기서, 본 발명의 제 1 실시예에 따른 플렉서블 OLED(100)는 보조전극패턴(200)의 배선저항을 낮출 수 있으므로, 보조전극패턴(200)의 폭을 줄일 수 있게 되는데, 이를 통해 보조전극패턴(200)이 위치하는 제 2 비표시영역(NEA2)의 폭 자체를 줄일 수 있게 된다. Since the
이에 대해 아래 (표 1)을 참조하여 좀더 자세히 살펴보도록 하겠다. This will be described in more detail with reference to Table 1 below.
위의 (표 1)은 보조전극패턴(200)의 제 2 층(203)의 금속물질의 각 두께 및 폭에 따라 감소시킬 수 있는 베젤영역의 감소량을 나타낸 실험결과이다. (표 1)을 살펴보면, 보조전극패턴(200)의 제 2 층(203)의 두께가 두꺼울수록, 그 폭이 넓을수록 베젤영역의 폭을 많이 줄일 수 있음을 확인할 수 있는데, 보조전극패턴(200)의 제 2 층(203)이 티타늄-알루미늄-티타늄(Ti/Al/Ti)으로 이루어지는 경우, 티타늄-알루미늄-티타늄(Ti/Al/Ti)으로 이루어지는 제 2 층(203)이 각각 500um, 1000um, 500um의 두께로 이루어지는 경우에는 보조전극패턴(200)의 폭을 502.3um를 이루어지도록 할 수 있으며, 이때, 베젤영역은 100um를 줄일 수 있음을 알 수 있다. Table 1 above is an experimental result showing the amount of reduction of the bezel area that can be reduced according to each thickness and width of the metal material of the
다시 정리하면, 본 발명의 제 1 실시예에 따른 플렉서블 OLED(100)는 구동부(도 1의 120)가 위치하는 제 2 비표시영역(NEA2)에 위치하는 보조전극패턴(200)을 애노드전극(211)과 동일 물질로 이루어지는 제 1 층(201)과, 제 1 층(201) 상부로 저저항 특성을 금속 물질로 이루어지는 제 2 층(203)을 더욱 구비함으로써, 보조전극패턴(200)의 폭을 넓히거나 두께를 더욱 두껍게 하지 않더라도 보조전극패턴(200)의 배선저항을 낮출 수 있어, 보조전극패턴(200)과 연결되는 캐소드전극(215)의 배선저항 또한 함께 낮출 수 있게 된다. In other words, in the
이에 따라, 플렉서블 OLED(100)의 모든 영역의 캐소드전극(215)으로 동일한 전류가 인가될 수 있어, 그라운드 전압 상승에 의한 구동전압이 상승하거나 휘도 불균일에 의해 표시품질이 저하되는 것을 방지할 수 있으면서도, 제 2 비표시영역(NEA2)의 폭 또한 줄일 수 있어, 제 2 비표시영역(NEA2)의 내로우베젤 구현할 수 있는 것이다. Accordingly, the same current can be applied to the
한편, 보조전극패턴(200)은 다수개가 일정간격 이격하여 위치하도록 하는 것이 바람직한데, 이를 통해 아웃개싱을 차단할 수 있다. On the other hand, it is preferable that the plurality of
즉, 보조전극패턴(200)이 구비되는 구동부(도 1의 120)의 게이트 구동회로배선(161) 및 접지배선(GND) 상부로는 제 1 및 제 2 층간절연층(108, 109)과 보호층(117)이 위치하게 되는데, 이때 보호층(117)이 유기막으로 이루어질 경우 유기막(117)으로부터는 아웃개싱이 발생되어 액티브영역(도 1의 A/A)의 발광다이오드(E)로 유입될 수 있다. 이에 따라 발광다이오드(E)의 유기발광층(213)의 수명이 줄어들며, 발광다이오드(E)의 발광효율 또한 저하시키게 된다. That is, the first and second
여기서, 본 발명의 제 1 실시예에 따른 플렉서블 OLED(100)는 보호층(117) 상부로 위치하는 보조전극패턴(200)을 다수개가 일정간격 이격하여 위치하도록 함으로써, 이격하여 위치하는 보조전극패턴(200) 사이로 아웃개싱홀(H)을 형성하게 된다. Here, in the
아웃개싱홀(H)은 보조전극패턴(200) 하부로 위치하는 유기막으로부터 발생된 아웃개싱이 액티브영역(도 1의 A/A)의 발광다이오드(E)로 넘어오지 못하도록 차단하는 역할을 하게 된다. The outgassing hole H serves to block outgassing generated from the organic layer positioned under the
이러한 보조전극패턴(200) 상부로는 뱅크(119)가 위치하며, 뱅크(119)에 구비된 제 6 콘택홀(171)을 통해 캐소드전극(215)이 보조전극패턴(200)과 접촉하게 된다. The
한편, 보호층(117)은 액티브영역(AA)을 모두 덮도록 도포되는데, 이러한 보호층(117)은 하부로 위치하는 제 2 층간절연층(109)을 모두 덮지 않도록 하는 것이 바람직하다. On the other hand, the
이는, 유기막으로 이루어질 수 있는 보호층(117)은 외부로부터 유입되는 수분 및 공기에 취약하기 때문에, 보호층(117)이 플렉서블 OLED(100)의 외부로 노출되지 않도록 하여, 외부로부터 수분 및 공기가 유기막으로 이루어지는 보호층(117)을 타고 플렉서블 OLED(100) 내부로 유입되는 것을 방지하기 위함이다. This is because the
그리고, 보호층(117)의 외측으로는 댐(180)이 배치될 수 있는데, 댐(180)은 액티브영역(도 1의 A/A)을 완전히 둘러싸도록 배치된다. 이러한 댐(180)은 플렉서블 OLED(100)의 소자들을 외부에서 침투할 수 있는 입자들(수분 혹은 공기)로부터 보호하기 위한 보호필름(123)의 유기보호필름(123b)이 댐(180) 내부영역 안에 안정되게 위치하도록 제한하는 기능을 한다. In addition, the
이러한 댐(180)은 보호층(117)과, 뱅크(119) 및/또는 스페이서(121)를 적층하여 형성할 수 있다.The
이하, 도 4a ~ 4l를 참조하여 본 발명의 제 1 실시예에 따른 플렉서블 OLED의 제조방법에 대해 살펴보도록 하겠다. Hereinafter, a method of manufacturing the flexible OLED according to the first embodiment of the present invention will be described with reference to FIGS. 4A to 4L.
도 4a ~ 4l은 본 발명의 제1 실시 예에 따른 플렉서블 OLED의 일부에 대한 제조 단계별 공정 단면도이다. 4A to 4L are cross-sectional views of manufacturing steps of a part of the flexible OLED according to the first embodiment of the present invention.
설명에 앞서, 본 발명의 제 1 실시예에 따른 플렉서블 OLED(도 2의 100)는 제 2 비표시영역(NEA2)의 보조전극패턴(도 3의 200)을 형성하는데 특징이 있으므로, 설명의 편의를 위하여 스위칭영역(TrA)을 포함하는 화소영역(P) 일부와 보조전극패턴(도 3의 200)을 포함하는 제 2 비표시영역(NEA2)에 대해서만 설명하도록 하겠다. Prior to the description, the flexible OLED (100 of FIG. 2) according to the first embodiment of the present invention is characterized in forming the auxiliary electrode pattern (200 of FIG. 3) of the second non-display area NEA2. For the sake of brevity, only a portion of the pixel region P including the switching region TrA and the second non-display region NEA2 including the
먼저, 도 4a에 도시한 바와 같이, 강성기판(SUB) 상에 희생층(SL)과 유기층(PI) 그리고 멀티버퍼층(102)과 액티브버퍼층(103)을 순차적으로 형성하고, 화소영역(P)의 스위칭영역(TrA)에 대응하여 액티브층(105), 게이트절연층(106), 게이트전극(107), 제 1 및 제 2 층간절연층(108, 109) 그리고 소스전극(113) 및 드레인전극(115)을 형성한다. First, as shown in FIG. 4A, the sacrificial layer SL, the organic layer PI, the
여기서, 소스전극(113) 및 드레인전극(115)은 게이트절연층(106)과 제 1 및 제 2 층간절연층(108, 109)에 구비된 제 1 및 제 2 콘택홀(111a, 111b)을 통해 각각 액티브층(105)의 소스영역(105b) 및 드레인영역(105c)과 접촉하게 되며, 액티브층(105), 게이트절연층(106), 게이트전극(107) 그리고 소스전극(113) 및 드레인전극(115)은 구동 박막트랜지스터(DTr)를 이룬다. Here, the
여기서, 액티브층(105)을 형성하는 과정에 대해 좀더 자세히 살펴보면, 액티브층(105)은 폴리 실리콘을 포함하는데, 액티브버퍼층(105) 상의 스위칭영역(TrA)에 아몰퍼스 실리콘(a-Si) 물질을 증착하고, 탈수소화 공정 및 결정화 공정을 수행하는 방식으로 폴리실리콘을 형성하고, 폴리실리콘을 패터닝하여 액티브층(105)을 형성한다. 또한, 제 2 층간절연층(109)을 형성한 후 활성화 공정 및 수소화 공정이 추가적으로 수행되어 액티브층(105)이 완성된다.Here, the process of forming the
이때, 제 2 비표시영역(NEA2) 상에는 게이트전극(107)과 동일층에서 동일물질로 게이트 구동회로배선(161)과 접지배선(GND)이 형성된다. In this case, the gate driving
다음으로, 도 4b에 도시한 바와 같이, 소스전극(113) 및 드레인전극(115)과 게이트 구동회로배선(161) 그리고 접지배선(GND)이 형성된 기판(SUB) 상에 게이트절연층(106), 제 1 및 제 2 층간절연층(108, 109)과 함께 드레인전극(115)을 노출하는 드레인콘택홀(118)과 제 1 및 제 2 층간절연층(108, 109)과 함께 접지배선(GND)을 노출하는 제 5 콘택홀(163)이 구비된 보호층(117)을 형성한다. Next, as shown in FIG. 4B, the
다음으로 보호층(117) 상부로 애노드전극(211)과 보조전극패턴(200)을 형성한다. Next, the
이에 대해 좀더 자세히 살펴보면, 도 4c에 도시한 바와 같이, 보호층(117) 상부로 제 1 금속층(210)과 제 2 금속층(220)을 순차적으로 적층 형성한다. In more detail, as shown in FIG. 4C, the
여기서, 제 1 금속층(210)은 Ti/Al/Ti, ITO/Al/ITO, Ag/Pd/Cu, ITO/APC/ITO로 이루어지며, 제 2 금속층(220)은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수 있으며, 또는 둘 이상으로 이루어짐으로써 이중층 또는 삼중 층 구조를 가질 수도 있다.Here, the
다음으로 도 4d에 도시한 바와 같이 제 2 금속층(220) 상부로 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성하고, 포토레지스트층(미도시)에 대해 빛의 투과영역과 차단영역, 그리고 슬릿형태로 구성되거나 또는 다중의 코팅막을 더욱 구비하여 통과되는 빛량을 조절함으로써 그 빛 투과도가 상기 투과영역보다는 작고 상기 차단영역보다는 큰 반투과영역으로 구성된 하프-톤(Half-tone) 마스크(미도시)를 이용하여 회절노광 또는 하프톤 노광을 실시한다.Next, as shown in FIG. 4D, a photoresist is coated on the
다음으로 노광된 포토레지스트층(미도시)을 현상함으로써 제 2 금속층(220) 상부로 화소영역(P)의 애노드전극(211)이 형성되는 영역에 대응하여 제 1 두께의 제 1 포토레지스트패턴(231)을 형성하고, 제 2 비표시영역(NEA2)에 있어서 보조전극패턴(200)이 형성되는 영역에 대응하여 제 1 두께에 비해 두꺼운 제 2 두께를 갖는 제 2 포토레지스트패턴(233)을 형성한다. Next, the exposed photoresist layer (not shown) is developed to correspond to a region where the
다음으로, 도 4e에 도시한 바와 같이, 제 1 및 제 2 포토레지스트패턴(231, 233)을 식각 마스크로 하여 제 1 및 제 2 금속층(210, 220)에 대해 식각공정을 진행한다. 이에 따라, 제 1 및 제 2 포토레지스트패턴(231, 233) 사이의 노출된 영역에 위치하는 제 1 및 제 2 금속층(210, 220)이 모두 제거되어, 제 1 및 제 2 포토레지스트패턴(231, 233) 하부로 제 1 및 제 2 금속패턴(241, 243)이 형성된다. Next, as shown in FIG. 4E, an etching process is performed on the first and
다음으로, 도 4f에 도시한 바와 같이, 애싱공정을 진행하여 제 1 두께를 갖는 제 1 포토레지스트패턴(231)을 제거하여, 제 1 포토레지스패턴(231) 하부로 위치하는 제 2 금속패턴(243)이 외부로 노출되도록 한다. Next, as shown in FIG. 4F, the second metal pattern positioned below the
이때, 제 2 포토레지스트패턴(233)은 그 두께가 줄어들지만 여전히 제 2 금속패턴(243) 상부로 남아있게 된다. At this time, the
다음으로, 도 4g에 도시한 바와 같이, 제 2 포토레지스트패턴(233)과 외부로 노출된 제 2 금속패턴(243)을 식각 마스크로 하여 식각공정을 진행하여, 화소영역(P)에 대응하여 제 1 금속패턴(241) 상부로 위치하는 제 2 금속패턴(243)을 제거한다. Next, as shown in FIG. 4G, an etching process is performed using the
그리고, 도 4h에 도시한 바와 같이 제 2 금속패턴(243) 상부로 남아 있는 제 2 포토레지스트패턴(233)을 스트립을 실시하여 제거함으로써, 화소영역(P)에 대응하여 보호층(117)에 구비되는 드레인콘택홀(118)을 통해 화소영역(P) 상에 스위칭영역(TrA)의 구동 박막트랜지스터(DTr)의 드레인전극(115)와 연결되는 애노드전극(211)을 형성하게 된다. As shown in FIG. 4H, the
이때, 애노드전극(211)은 제 1 금속패턴(241)만으로 이루어지게 된다. At this time, the
그리고, 제 2 비표시영역(NEA2)에 있어서는 제 1 및 제 2 금속패턴(241, 243)으로 이루어져 제 1 및 제 2 층(201, 203)을 포함하는 보조전극패턴(200)을 형성하게 된다. In the second non-display area NEA2, the
보조전극패턴(200)의 일부는 보호층(117)과 제 1 및 제 2 층간절연층(108, 109)에 구비되는 제 5 콘택홀(163)을 통해 접지배선(GND)과 접촉하게 되며, 이러한 보조전극패턴(200)은 저저항 특성을 갖는 제 2 층(203)의 제 2 금속패턴(243)을 포함함에 따라, 배선저항을 낮출 수 있다. A part of the
다음으로 도 4i에 도시한 바와 같이, 애노드전극(211)과 보조전극패턴(200)이 형성된 기판(SUB) 위에 뱅크(119)와 스페이서(121)를 차례로 형성한다. 이때, 뱅크(119)와 스페이서(121)는 서로 다른 마스크공정으로 형성할 수 있으며, 또 다른 방법으로는 뱅크(119)와 스페이서(121)를 단일 마스크 공정으로 형성할 수도 있다. 뱅크(119)와 스페이서(121)를 단일 마스크 공정으로 형성하는 경우, 뱅크(119)와 스페이서(121)의 높이가 다르므로 하프-톤(Half-tone) 마스크를 사용할 수 있다. Next, as shown in FIG. 4I, the
이때, 제 2 비표시영역(NEA2)에 구비되는 뱅크(119)에는 보조전극패턴(200)의 일부를 노출하는 제 6 콘택홀(171)이 구비된다. In this case, the
다음으로, 도 4j에 도시한 바와 같이, 뱅크(119)와 스페이서(121) 상부로 순차적으로 유기발광층(213)과 캐소드전극(215)을 형성한다. Next, as illustrated in FIG. 4J, the organic
유기발광층(213)은 증착 공정 또는 용액 공정으로 형성될 수 있는데, 유기발광층(213)이 증착 공정으로 형성되는 경우, 증발법(Evaporation)을 이용하여 형성될 수 있다.The organic
이때, 캐소드전극(215)은 뱅크(119)에 구비된 제 6 콘택홀(171)을 통해 보조전극패턴(200)과 접촉하게 된다. In this case, the
그리고 나서, 캐소드전극(215) 상에 보호필름(123)을 형성한다. Then, the
다음으로, 도 4k에 도시한 바와 같이, 강성기판(SUB)의 배면쪽에서 레이저(LR)를 조사하여 희생층(SL)의 결정성을 변화시켜 희생층(SL)을 제거함에 따라, 강성기판(SUB)과 유기층(PI) 간의 접착력을 약화시켜 유기층(PI)과 강성기판(SUB)을 분리하게 된다. Next, as shown in FIG. 4K, the laser LR is irradiated from the rear side of the rigid substrate SUB to change the crystallinity of the sacrificial layer SL to remove the sacrificial layer SL. The adhesion between the SUB) and the organic layer PI is weakened to separate the organic layer PI and the rigid substrate SUB.
이후, 도 4l에 도시한 바와 같이, 유기층(PI) 하부로 연성기판(101)을 부착함으로써, 본 발명의 제 1 실시예에 따른 플렉서블OLED(100)를 완성하게 된다. Thereafter, as illustrated in FIG. 4L, the
전술한 바와 같이, 본 발명의 제 1 실시예에 따른 플렉서블 OLED(100)는 보조전극패턴(200)을 애노드전극(211)과 동일 물질로 이루어지는 제 1 층(201)과, 제 1 층(201) 상부로 저저항 특성을 금속 물질로 이루어지는 제 2 층(203)을 더욱 구비함으로써, 보조전극패턴(200)의 폭을 넓히거나 두께를 더욱 두껍게 하지 않더라도 보조전극패턴(200)의 배선저항을 낮출 수 있게 된다. As described above, in the
이와 같이, 보조전극패턴(200)의 배선저항을 낮춤으로써, 보조전극패턴(200)과 연결되는 캐소드전극(215)의 배선저항 또한 함께 낮출 수 있게 되는 것이다. As such, by lowering the wiring resistance of the
이에 따라, 플렉서블 OLED(100)의 모든 영역의 캐소드전극(215)으로 동일한 전류가 인가될 수 있어, 그라운드 전압 상승에 의한 구동전압이 상승하거나 휘도 불균일에 의해 표시품질이 저하되는 것을 방지할 수 있다. Accordingly, the same current may be applied to the
또한, 보조전극패턴(200)이 위치하는 비표시영역(NEA2)의 폭 또한 줄일 수 있어, 제 2 비표시영역(NEA2)의 내로우베젤 구현할 수 있는 것이다. In addition, the width of the non-display area NEA2 in which the
- 제 2 실시예 -Second Embodiment
도 5는 본 발명의 제 2 실시예에 따른 플렉서블 OLED의 일부를 개략적으로 도시한 단면도이다. 5 is a schematic cross-sectional view of a part of a flexible OLED according to a second exemplary embodiment of the present invention.
설명에 앞서, 본 발명의 제 2 실시예에 따른 플렉서블 OLED(100)는 발광된 광의 투과방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉘게 되는데, 이하 본 발명에서는 상부 발광방식을 일예로 설명하도록 하겠다.Prior to the description, the
한편, 중복된 설명을 피하기 위해 앞서의 앞서 전술한 제 1 실시예의 설명과 동일한 역할을 하는 동일 부분에 대해서는 동일 부호를 부여하며, 제 2 실시예에서 전술하고자 하는 특징적인 내용만을 살펴보도록 하겠다. Meanwhile, in order to avoid duplicate descriptions, the same reference numerals are given to the same parts that play the same role as the above-described first embodiment, and only the characteristic contents to be described in the second embodiment will be described.
도시한 바와 같이, 연성기판(101) 상에 멀티버퍼층(102)이 형성되어 있는데, 멀티버퍼층(102)은 복수 개의 박막들이 연속해서 적층된 버퍼층으로, 예를 들어, 질화실리콘(SiNx)과 산화실리콘(SiOx)이 교대로 적층될 수 있다. 또는 유기막과 무기막이 반복해서 교대로 적층될 수도 있다.As shown, a
이러한 멀티버퍼층(102) 하부로는 유기층(PI)이 위치할 수 있는데, 멀티버퍼층(102)은 유기층(PI)으로부터의 수분 등의 침투를 방지하는 인캡슐레이션 역할을 하게 된다. The organic layer PI may be positioned below the
멀티버퍼층(102) 상부로는 액티브버퍼층(103)이 더욱 위치할 수 있는데, 액티브버퍼층(103)은 박막트랜지스터(DTr)의 액티브층(105)을 보호하기 위한 것으로, 유기층(PI)으로부터 유입되는 결함을 차단하는 기능을 수행하게 된다. 이러한 액티브버퍼층(103)은 멀티버퍼층(102)과 동일 물질로 구성될 수 있다. The
액티브버퍼층(103) 상부의 스위칭영역(TrA)에는 액티브층(105)이 배치된다. 액티브층(105)은 박막트랜지스터(105) 구동 시 채널이 형성되는 채널영역(105a), 채널영역(105a) 양 측의 소스영역(105b) 및 드레인영역(105c)을 포함한다. The
채널영역(105a), 소스영역(105b) 및 드레인영역(105c)은 이온도핑(불순물 도핑)에 의해 정의된다.The
액티브층(105) 상부로는 게이트절연층(106)이 위치하는데, 게이트절연층(106)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx)의 단일층으로 구성되거나, 질화실리콘(SiNx) 및 산화실리콘(SiOx)으로 이루어진 다중층으로 구성될 수 있다.A
스위칭영역(TrA)에 대응하여 게이트절연층(106) 상에는 게이트전극(107)이 액티브층(105)의 채널영역(105a)과 중첩되도록 대응하여 위치하며, 도면에 나타내지 않았지만 일방향으로 연장하는 게이트배선(도 1의 GL)이 형성되어 있다. The
그리고, 스토리지영역(StgA)에 있어서는 게이트절연층(106) 상부로 제 1 금속패턴(153)이 위치한다. In the storage area StgA, the
게이트전극(107) 및 게이트배선(도 1의 GL)과 제 1 금속패턴(151)은 동일 물질로 이루어질 수 있는데, 게이트전극(107) 및 게이트배선(도 1의 GL) 그리고 제 1 금속패턴(153)은 저저항 특성을 갖는 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수 있으며, 또는 둘 이상으로 이루어짐으로써 이중층 또는 삼중 층 구조를 가질 수도 있다. The
이어서, 게이트전극(107) 및 게이트배선(도 1의 GL) 그리고 제 1 금속패턴(153) 상부로 제 1 층간절연막(108)이 배치되는데, 제 1 층간절연층(108)은 질화실리콘(SiNx)으로 이루어지도록 하여, 액티브층(105)의 안정화시키기 위한 수소화 공정 시, 질화실리콘으로 이루어지는 제 1 층간절연막(108)에 포함된 수소가 액티브층(105)으로 확산되도록 하는 것이 바람직하다. Subsequently, a first
그리고, 스토리지영역(StgA)에 있어서는 제 1 층간절연막(108) 상부로 제 2 금속패턴(155)이 제 1 금속패턴(153)에 대응하여 배치된다. 제 2 금속패턴(155)은 알루미늄(Al)이나 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 텅스텐(W) 또는 이들의 합금 중 적어도 하나로 이루어질 수 있으며, 단일층 또는 다중층 구조일 수 있다.In the storage area StgA, the
제 1 층간절연막(108)과 제 2 금속패턴(155) 상부로는 제 2 층간절연막(109)이 위치하는데, 제 2 층간 절연막(109)은 연성기판(101) 전면에 형성되며, 산화실리콘(SiOx)으로 이루어질 수 있다.The second
게이트절연층(106)과 제 1 및 제 2 층간절연층(108, 109)에는 액티브층(105)의 소스영역(105b) 및 드레인영역(105c)을 각각 노출하는 제 1 및 제 2 콘택홀(111a, 111b)과, 스토리지영역(StgA)의 제 2 금속패턴(155)의 일부를 노출하는 제 3 콘택홀(156)이 구비된다. The
이러한 제 1 및 제 2 층간절연층(108, 109) 상의 스위칭영역(TrA)에 대응하여 소스전극(113) 및 드레인전극(115)이 배치되는데, 소스전극(113) 및 드레인전극(115)은 각각 게이트절연층(106)과 제 1 및 제 2 층간절연층(108, 109)에 형성된 제 1 및 제 2 콘택홀(111a, 111b)을 통해 각각 액티브층(105)의 소스영역(105b) 및 드레인영역(105c)에 연결된다. The
소스전극(113) 및 드레인전극(115) 또한 저저항 특성을 같는 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진다. The
그리고, 도면상에 도시하지는 않았지만 게이트배선(도 1의 GL)과 교차하며 화소영역(P)을 정의하는 데이터배선(도 1의 DL)도 형성된다. Although not shown in the drawing, a data wiring (DL in FIG. 1) is also formed that intersects the gate wiring (GL in FIG. 1) and defines the pixel region P. FIG.
이때, 소스전극(113) 및 드레인전극(115)과 이들 전극(113, 115)과 접촉하는 소스 및 드레인영역(105b, 105c)을 포함하는 액티브층(105)과 액티브층(105) 상부에 위치하는 게이트절연막(106) 및 게이트전극(107)은 구동 박막트랜지스터(Thin film transistor : DTr)를 이루게 된다. The
한편, 도면에 나타나지 않았지만, 스위칭 박막트랜지스터(미도시)가 구동 박막트랜지스터(DTr)와 연결되는데, 스위칭 박막트랜지스터(미도시)는 구동 박막트랜지스터(DTr)와 동일한 구조로 이루어진다. Although not shown in the drawing, a switching thin film transistor (not shown) is connected to the driving thin film transistor DTr, and the switching thin film transistor (not shown) has the same structure as the driving thin film transistor DTr.
그리고, 스위칭 박막트랜지스터(미도시) 및 구동 박막트랜지스터(DTr)는 도면에서는 액티브층(105)이 폴리실리콘 반도체층으로 이루어진 탑 게이트 타입을 예로써 보이고 있으나, 액티브층(105)은 산화물반도체층으로 이루어질 수도 있으며, 또는 순수 및 불순물의 비정질실리콘으로 이루어진 보텀 게이트(bottom gate) 타입으로 구비될 수도 있다. In addition, although the switching thin film transistor (not shown) and the driving thin film transistor DTr are shown as a top gate type in which the
그리고, 액티브층(105) 하부의 액티브버퍼층(103)과 멀티버퍼층(102) 사이로는 하부보호금속(Bottom Shield Metal: 미도시)이 위치할 수 있는데, 하부보호금속(미도시)은 몰리브덴(Mo) 물질을 이용하여 형성될 수 있다.In addition, a bottom shield metal (not shown) may be located between the
그리고, 스토리지영역(StgA)에 있어서, 제 2 금속패턴(155)은 제 2 층간절연층(109)을 관통하는 제 3 콘택홀(156)을 통해 노출되어 스토리지 공급라인(158)과 접속된다. In the storage area StgA, the
제 2 금속패턴(155)은 스토리지 공급라인(158)을 통해 접지배선(GND)과 접속된다. The
여기서, 제 1 금속패턴(153)과 제 2 금속패턴(155) 그리고 제 1 금속패턴(153)과 제 2 금속패턴(155) 사이로 위치하는 제 1 층간절연층(108)은 제 1 스토리지 커패시터(C1)를 이루게 된다. Here, the first
그리고, 소스전극(113) 및 드레인전극(115)과 스토리지 공급라인(158) 상부로 구동 박막트랜지스터(DTr)의 드레인전극(115)을 노출하는 제 1 드레인콘택홀(118a)을 갖는 제 1 및 제 2 보호층(117a, 117b)이 위치한다. And a first
제 1 및 제 2 보호층(117a, 117b)은 게이트절연층(106) 또는 제 1 및 제 2 층간절연층(108, 109)과 동일 물질로 이루어질 수 있으며, 또는 연성기판(101)의 평탄화를 위하여 유기절연물질로 이루어질 수도 있다. The first and second
예를 들어 제 1 및 제 2 보호층(117a, 117b)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolicresin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 불포화 폴리에스테르계수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly-phenylenethers resin), 폴리페닐렌설파이드계수지(polyphenylenesulfides resin) 및 벤조사이클로부텐(benzocyclobutene) 중 하나 이상의 물질로 형성될 수 있으나, 이에 한정되지 않는다. For example, the first and second
여기서, 소스전극(113) 및 드레인전극(115)과 스토리지 공급라인(158) 상부로 보호층(117a, 117b)이 2중 구조로 형성되어 있는 경우를 예로 들어 설명하였지만, 이외에도 보호층(117a, 117b)은 질화실리콘(SiNx)과 산화실리콘(SiOx)로 형성되는 단층 구조로 형성될 수도 있다. Here, the case in which the
제 2 보호층(117b) 상부로는 제 1 및 제 2 보호층(117a, 117b)에 구비되는 제 1 드레인콘택홀(118a)에 의해 노출되는 드레인전극(115)과 접속되는 드레인연결전극(181)이 구비된다. The
그리고, 드레인연결전극(181)의 일측에는 각 화소영역(P)에 공급되는 다수의 구동전압 중 어느 하나를 공급하는 전압공급라인(183)이 구비된다. 전압공급라인(183)은 접지전압 공급라인, 저전압 공급라인 중 적어도 어느 하나일 수 있다. In addition, one side of the
드레인연결전극(181)과 전압공급라인(183) 상부로는 제 3 및 제 4 보호층(117c, 117d)이 위치하는데, 제 3 및 제 4 보호층(117a, 117b)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolicresin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 불포화 폴리에스테르계수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly-phenylenethers resin), 폴리페닐렌설파이드계수지(polyphenylenesulfides resin) 및 벤조사이클로부텐(benzocyclobutene) 중 하나 이상의 물질로 형성될 수 있으나, 이에 한정되지 않는다. Third and fourth passivation layers 117c and 117d are disposed on the
그리고, 제 4 보호층(117d) 상부로는 제 3 및 제 4 보호층에 구비된 제 2 드레인콘택홀(118b)에 의해 노출되는 드레인연결전극(181)과 연결되어 발광다이오드(E)의 양극(anode)을 이루는 애노드전극(211)이 위치한다. In addition, an upper portion of the
애노드전극(211)은 알루미늄(Al)과 티타늄(Ti)의 적층 구조(Ti/Al/Ti), 알루미늄(Al)과 ITO의 적층 구조(ITO/Al/ITO), APC 합금(Ag/Pd/Cu), 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. The
이러한 애노드전극(211)은 각 화소영역(P) 별로 위치하는데, 각 화소영역(P) 별로 위치하는 애노드전극(211) 사이에는 뱅크(bank : 119)가 위치한다. 즉, 애노드전극(211)은 뱅크(119)를 각 화소영역(P) 별 경계부로 하여 화소영역(P) 별로 분리된 구조를 갖게 된다. The
뱅크층(119) 상에는 스페이서(121)가 배치될 수 있는데, 스페이서(121)는 뱅크층(119)을 둘러싸도록 배치되어, 외부 압력으로부터 발광다이오드(E)의 유기발광층(213)을 보호하는 역할을 하게 된다. The
스페이서(121)는 뱅크층(119)과 동일한 수지 조성물로 형성될 수 있으며, 빛의 혼색을 방지하도록 광 흡수율이 높은 블랙 스페이서로 구성될 수 있다.The
그리고 애노드전극(211)의 상부에 유기발광층(213)이 위치하는데, 유기발광층(213)은 화소영역(P)들에 공통적으로 형성되는 공통층이며, 백색광을 발광하는 백색발광층일 수 있다. The organic
이 경우, 유기발광층(213)은 2스택(stack) 이상의 탠덤 구조로 형성될 수 있다. 스택들 각각은 정공 수송층(hole transporting layer), 적어도 하나의 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 또한, 스택들 사이에는 전하 생성층이 형성될 수 있는데, 전하 생성층은 하부 스택과 인접하게 위치하는 n형 전하생성층과 n형 전하 생성층 상에 형성되어 상부 스택과 인접하게 위치하는 p형 전하 생성층을 포함할 수 있다. In this case, the organic
그리고, n형 전하 생성층은 하부 스택으로 전자(electron)를 주입해주고, p형 전하 생성층은 상부 스택으로 정공(hole)을 주입해주게 된다. 이러한 n형 전하 생성층은 전자수송능력이 있는 유기 호스트 물질에 Li, Na, K, 또는 Cs와 같은 알칼리 금속, 또는 Mg, Sr, Ba, 또는 Ra와 같은 알칼리 토금속이 도핑된 유기층일 수 있으며, p형 전하 생성층은 정공수송능력이 있는 유기 호스트 물질에 도펀트가 도핑될 수 있다. The n-type charge generation layer injects electrons into the lower stack, and the p-type charge generation layer injects holes into the upper stack. The n-type charge generating layer may be an organic layer doped with an alkali metal such as Li, Na, K, or Cs, or an alkaline earth metal such as Mg, Sr, Ba, or Ra, in an organic host material having electron transport capability, The p-type charge generating layer may be doped with an organic host material having hole transport capability.
이러한 유기발광층(213)의 상부로는 전면에 캐소드전극(215)이 위치하는데, 캐소드전극(215) 또한 유기발광층(213)과 마찬가지로 화소영역(P)들에 공통적으로 형성되는 공통층으로 이루어질 수 있으며, 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semitransmissive Conductive Material)로 형성될 수 있다. The
캐소드전극(215)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다. When the
캐소드전극(215) 상에는 캡핑층(cappinglayer)이 더욱 형성될 수 있다. A capping layer may be further formed on the
이러한 발광다이오드(E)는 선택된 신호에 따라 애노드전극(211)과 캐소드전극(215)으로 소정의 전압이 인가되면, 애노드전극(211)으로부터 주입된 정공과 캐소드전극(215)으로부터 제공된 전자가 유기발광층(213)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기상태에서 기저상태로 천이 될 때 광이 발생되어 외부로 방출된다. In the light emitting diode E, when a predetermined voltage is applied to the
이때, 발광된 광은 투명한 캐소드전극(215)을 통과하여 외부로 나가게 되고, 이를 통해 최종적으로 플렉서블 OLED(100)는 임의의 화상을 구현하게 된다. In this case, the emitted light passes through the
그리고, 이러한 구동 박막트랜지스터(DTr)와 발광다이오드(E) 상부에는 얇은 박막필름 형태인 보호필름(123)을 위치시킨 후, 보호필름(123)과 연성기판(101)을 합착함으로써, 플렉서블 OLED(100)는 인캡슐레이션(encapsulation)된다. In addition, the protective
여기서, 보호필름(123)은 외부 산소 및 수분이 플렉서블 OLED(100) 내부로 침투하는 것을 방지하기 위하여, 무기보호필름(123a, 123c)을 적어도 2장 적층하여 사용하는데, 이때, 2장의 무기보호필름(123a, 123c) 사이에는 무기보호필름(123a, 123c)의 내충격성을 보완하기 위한 유기보호필름(123b)이 개재되는 것이 바람직하다. Here, the
따라서, 플렉서블 OLED(100)는 외부로부터 수분 및 산소가 플렉서블 OLED(100) 내부로 침투하는 것을 방지할 수 있다. Therefore, the
여기서, 본 발명의 제 2 실시예에 따른 제 2 비표시영역(NEA2)을 살펴보면, 연성기판(101) 상에 멀티버퍼층(102)과 액티브버퍼층(103) 그리고 게이트절연층(106)이 순차적으로 위치하며, 제 2 비표시영역(NEA2)의 구동영역(DA)에는 게이트절연층(106) 상부로 게이트 구동회로배선(161) 및 접지배선(GND)이 형성된다. Here, referring to the second non-display area NEA2 according to the second embodiment of the present invention, the
게이트 구동회로배선(161)과 접지배선(GND)은 게이트전극(107) 및 제 1 금속패턴(153)과 동일 층에서 동일 물질로 이루어진다. 이때, 접지배선(GND)은 소스전극(113) 및 드레인전극(115)과 동일 층에서 동일 물질로 이루어질 수도 있다. The gate
게이트 구동회로배선(161)과 접지배선(GND) 상부로는 제 1 층간절연막(108)이 위치하며, 제 1 층간절연막(108)에는 접지배선(GND)을 노출하는 그라운드콘택홀(108a)이 구비된다. The first
이러한 제 1 층간절연막(108) 상부로는 그라운드콘택홀(108a)을 통해 접지배선(GND)과 접촉하는 그라운드연결전극(185)이 구비되는데, 그라운드연결전극(185)은 제 2 금속패턴(155)과 동일 층에서 동일 물질로 이루어진다. The
그라운드연결전극(185)과 접지배선(GND)은 캐소드전극(215)의 배선저항을 최소화하는 역할을 하게 된다. The
그라운드연결전극(185) 상부로는 순차적으로 제 2 층간절연층(109)과 제 1 내지 제 4 보호층(117a, 117b, 117c, 117d)이 위치하며, 제 2 층간절연막(109)과 제 1 내지 제 4 보호층(117a, 117b, 117c, 117d)에는 그라운드연결전극(185)을 노출하는 제 5 콘택홀(163)이 구비된다. The second
이러한 제 4 보호층(117d) 상부로는 보조전극패턴(200)이 위치하는데, 보조전극패턴(200)은 발광다이오드(E)의 애노드전극(211)과 동일 물질로 이루어지는 제 1 층(201)과, 저저항 특성을 금속 물질로 이루어지는 제 2 층(203)으로 이루어진다. The
여기서, 제 2 층(203)은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수 있으며, 또는 둘 이상으로 이루어짐으로써 이중층 또는 삼중 층 구조를 가질 수도 있다. Here, the
이러한 보조전극패턴(200)은 캐소드전극(215)의 저항값을 낮추는 역할을 하게 된다. The
즉, 광을 투과시킬 수 있는 캐소드전극(215)은 보조전극패턴(200)과 그라운드연결전극(185) 및 접지배선(GND)과 전기적으로 연결되어 있다. 이러한 캐소드전극(215)은 ITO, IZO, TCO 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semitransmissive Conductive Material)로 형성될 수 있는데, 이러한 캐소드전극(215)은 매우 얇은 두께로 이루어지게 된다. That is, the
이와 같이, 매우 얇은 두께로 이루어지는 캐소드전극(215)은 상대적으로 배선저항 값이 크기 때문에 일정한 전류를 균일하게 인가함에 있어 문제가 될 수 있어, 배선저항을 낮춰주기 위해 보조전극패턴(200)을 구비하여 캐소드전극(215)과 연결되도록 하는 것이다. As such, the
여기서, 보조전극패턴(200)의 면적이 넓을수록 캐소드전극(215)의 저항을 더욱 감소시킬 수 있으나, 보조전극패턴(200)은 애노드전극(211)과 동일한 층에 구비되기 때문에 보조전극패턴(200)은 애노드전극(211)이 구비되지 않은 영역에만 배치할 수 있으며, 특히 보조전극패턴(200)이 제 2 비표시영역(NEA2) 상에 위치함에 따라 제 2 비표시영역(NEA2)의 폭을 넓히게 되어, 베젤영역의 증가를 초래하게 되므로, 공간에 제약이 있다. Here, the larger the area of the
또한, 보조전극패턴(200)의 두께가 두꺼울수록 캐소드전극(215)의 배선저항을 더욱 감소시킬 수 있으나, 보조전극패턴(200)은 일정한 두께가 정해져 있는 애노드전극(211)과 동일 물질로 이루어짐에 따라 보조전극패턴(200)의 두께 또한 두껍게 형성할 수 없다. In addition, as the thickness of the
따라서, 캐소드전극(215)의 배선저항을 낮추는 데에 한계가 있으나, 본 발명의 제 2 실시예에 따른 플렉서블 OLED(100)는 보조전극패턴(200)을 애노드전극(211)과 동일 물질로 이루어지는 제 1 층(201)과, 제 1 층(201) 상부로 저저항 특성을 금속 물질로 이루어지는 제 2 층(203)을 더욱 구비함으로써, 보조전극패턴(200)의 폭을 넓히거나 두께를 더욱 두껍게 하지 않더라도 보조전극패턴(200)의 배선저항을 낮출 수 있게 된다. Therefore, although there is a limit to lowering the wiring resistance of the
이와 같이, 보조전극패턴(200)의 배선저항을 낮춤으로써, 보조전극패턴(200)과 연결되는 캐소드전극(215)의 배선저항 또한 함께 낮출 수 있게 되는 것이다. As such, by lowering the wiring resistance of the
특히, 본 발명의 제 2 실시예에 따른 플렉서블 OLED(100)는 그라운드연결전극(185)을 더욱 구비함으로써, 캐소드전극(215)의 배선저항을 보다 낮출 수 있게 된다. In particular, the
이에 따라, 플렉서블 OLED(100)의 모든 영역의 캐소드전극(215)으로 동일한 전류가 인가될 수 있어, 그라운드 전압 상승에 의한 구동전압이 상승하거나 휘도 불균일에 의해 표시품질이 저하되는 것을 방지할 수 있다. Accordingly, the same current may be applied to the
여기서, 본 발명의 제 2 실시예에 따른 플렉서블 OLED(100)는 보조전극패턴(200)의 배선저항을 낮출 수 있으므로, 보조전극패턴(200)의 폭을 줄일 수 있게 되는데, 이를 통해 보조전극패턴(200)이 위치하는 제 2 비표시영역(NEA2)의 폭 자체를 줄일 수 있게 된다. Since the
이에 대해 아래 (표 2)을 참조하여 좀더 자세히 살펴보도록 하겠다. This will be described in more detail with reference to Table 2 below.
위의 (표 2)는 보조전극패턴(200)의 제 2 층(203)의 금속물질의 각 두께 및 폭에 따라 감소시킬 수 있는 베젤영역의 감소량을 나타낸 실험결과이다. 즉, (표 2)를 살펴보면, 보조전극패턴(200)의 제 2 층(203)의 두께가 두꺼울수록, 그 폭이 넓을수록 베젤영역의 폭을 많이 줄일 수 있음을 확인할 수 있는데, 보조전극패턴(200)의 제 2 층(203)이 티타늄-알루미늄-티타늄(Ti/Al/Ti)으로 이루어지는 경우, 티타늄-알루미늄-티타늄(Ti/Al/Ti)으로 이루어지는 제 2 층(203)이 각각 500um, 1500um, 500um의 두께로 이루어지는 경우에는 보조전극패턴(200)의 폭이 486.0um로 형성할 수 있으며, 이를 통해 베젤영역이 100um 줄일 수 있게 된다. Table 2 above is an experimental result showing the amount of reduction in the bezel area that can be reduced according to each thickness and width of the metal material of the
다시 정리하면, 본 발명의 제 2 실시예에 따른 플렉서블 OLED(100)는 구동부(도 1의 120)가 위치하는 제 2 비표시영역(NEA2)에 위치하는 보조전극패턴(200)을 애노드전극(211)과 동일 물질로 이루어지는 제 1 층(201)과, 제 1 층(201) 상부로 저저항 특성을 금속 물질로 이루어지는 제 2 층(203)을 더욱 구비함으로써, 보조전극패턴(200)의 폭을 넓히거나 두께를 더욱 두껍게 하지 않더라도 보조전극패턴(200)의 배선저항을 낮출 수 있어, 보조전극패턴(200)과 연결되는 캐소드전극(215)의 배선저항 또한 함께 낮출 수 있게 된다. In other words, the
이에 따라, 플렉서블 OLED(100)의 모든 영역의 캐소드전극(215)으로 동일한 전류가 인가될 수 있어, 그라운드 전압 상승에 의한 구동전압이 상승하거나 휘도 불균일에 의해 표시품질이 저하되는 것을 방지할 수 있으면서도, 제 2 비표시영역(NEA2)의 폭 또한 줄일 수 있어, 제 2 비표시영역(NEA2)의 내로우베젤 구현할 수 있는 것이다. Accordingly, the same current can be applied to the
한편, 보조전극패턴(200)은 다수개가 일정간격 이격하여 위치하도록 하는 것이 바람직한데, 이를 통해 아웃개싱을 차단할 수 있다. On the other hand, it is preferable that the plurality of
즉, 보조전극패턴(200)이 구비되는 구동부(도 1의 120)의 게이트 구동회로배선(161) 및 접지배선(GND) 상부로는 제 1 및 제 2 층간절연층(108, 109)과 제 1 내지 제 4 보호층(117a, 117b, 117c, 117d)이 위치하게 되는데, 이때 제 1 내지 제 4 보호층(117a, 117b, 117c, 117d)이 유기막으로 이루어질 경우 유기막(117a, 117b, 117c, 117d)으로부터는 아웃개싱이 발생되어 액티브영역(도 1의 A/A)의 발광다이오드(E)로 유입될 수 있다. That is, the first and second
이에 따라 발광다이오드(E)의 유기발광층(213)의 수명이 줄어들며, 발광다이오드(E)의 발광효율 또한 저하시키게 된다. Accordingly, the lifespan of the organic
여기서, 본 발명의 제 2 실시예에 따른 플렉서블 OLED(100)는 제 4 보호층(117d) 상부로 위치하는 보조전극패턴(200)을 다수개가 일정간격 이격하여 위치하도록 함으로써, 이격하여 위치하는 보조전극패턴(200) 사이로 아웃개싱홀(H)을 형성하게 된다. Here, in the
아웃개싱홀(H)은 보조전극패턴(200) 하부로 위치하는 유기막으로부터 발생된 아웃개싱이 액티브영역(도 1의 A/A)의 발광다이오드(E)로 넘어오지 못하도록 차단하는 역할을 하게 된다. The outgassing hole H serves to block outgassing generated from the organic layer positioned under the
이러한 보조전극패턴(200) 상부로는 뱅크(119)가 위치하며, 뱅크(119)에 구비된 제 6 콘택홀(171)을 통해 캐소드전극(215)이 보조전극패턴(200)과 접촉하게 된다. The
한편, 제 1 내지 제 4 보호층(117a, 117b, 117c, 117d)은 액티브영역(AA)을 모두 덮도록 도포되는데, 이러한 제 1 내지 제 4 보호층(117a, 117b, 117c, 117d)은 하부로 위치하는 제 2 층간절연층(109)을 모두 덮지 않도록 하는 것이 바람직하다. Meanwhile, the first to
전술한 바와 같이, 본 발명의 제 2 실시예에 따른 플렉서블 OLED(100)는 보조전극패턴(200)을 애노드전극(211)과 동일 물질로 이루어지는 제 1 층(201)과, 제 1 층(201) 상부로 저저항 특성을 금속 물질로 이루어지는 제 2 층(203)을 더욱 구비함으로써, 보조전극패턴(200)의 폭을 넓히거나 두께를 더욱 두껍게 하지 않더라도 보조전극패턴(200)의 배선저항을 낮출 수 있게 된다. As described above, in the
이와 같이, 보조전극패턴(200)의 배선저항을 낮춤으로써, 보조전극패턴(200)과 연결되는 캐소드전극(215)의 배선저항 또한 함께 낮출 수 있게 되는 것이다. As such, by lowering the wiring resistance of the
이에 따라, 플렉서블 OLED(100)의 모든 영역의 캐소드전극(215)으로 동일한 전류가 인가될 수 있어, 그라운드 전압 상승에 의한 구동전압이 상승하거나 휘도 불균일에 의해 표시품질이 저하되는 것을 방지할 수 있다. Accordingly, the same current may be applied to the
또한, 보조전극패턴(200)이 위치하는 비표시영역(NEA2)의 폭 또한 줄일 수 있어, 제 2 비표시영역(NEA2)의 내로우베젤 구현할 수 있는 것이다. In addition, the width of the non-display area NEA2 in which the
한편, 지금까지의 설명에서는 유기층(PI) 하부로 연성기판(101)이 부착되어 유연성 및 탄성을 갖는 플렉서블 OLED(100)에 대하여 설명하였으나, 본 발명의 제 1 및 제 2 실시예에 따른 OLED는 강성기판(도 4k의 SUB)을 포함하여 형성될 수도 있다. Meanwhile, in the foregoing description, the
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.The present invention is not limited to the above embodiments, and various modifications can be made without departing from the spirit of the present invention.
101 : 연성기판, 102 : 멀티버퍼층, 103 : 액티브버퍼층, 106 : 게이트절연층
108, 109 : 제 1 및 제 2 층간절연층, 117 : 보호층, 119 : 격벽
123 : 보호필름(123a, 123c : 무기보호필름, 123b : 유기보호필름)
140 : 편광판, 161 : 게이트 구동회로배선, 163 : 제 5 콘택홀
171 : 제 6 콘택홀, 180 : 댐
200 : 보조전극패턴(201 : 제 1 층, 203 : 제 2 층), 215 : 캐소드전극
GND : 접지배선, H : 아웃개싱홀101: flexible substrate, 102: multi-buffer layer, 103: active buffer layer, 106: gate insulating layer
108, 109: first and second interlayer insulating layers, 117: protective layer, 119: partition wall
123: protective film (123a, 123c: inorganic protective film, 123b: organic protective film)
140: polarizing plate, 161: gate driving circuit wiring, 163: fifth contact hole
171: sixth contact hole, 180: dam
200: auxiliary electrode pattern 201: first layer, 203: second layer, 215: cathode electrode
GND: Ground Wire, H: Outgassing Hole
Claims (15)
상기 기판 상의 상기 화소영역에 위치하는 박막트랜지스터와;
상기 박막트랜지스터의 드레인전극과 연결되며, 제 1 금속패턴으로 이루어지는 애노드전극과;
상기 비표시영역에 위치하며, 상기 제 1 금속패턴과, 상기 제 1 금속패턴 상부로 제 2 금속패턴을 포함하는 보조전극패턴과;
상기 애노드전극 상부로 위치하는 유기발광층과;
상기 유기발광층 상부로 위치하며, 상기 보조전극패턴과 접촉되는 캐소드전극
을 포함하며, 상기 제 1 및 제 2 금속패턴은 각각 다층으로 이루어지는 유기발광표시장치.
A substrate in which an active region including a plurality of pixel regions and a non-display region surrounding the active region are defined;
A thin film transistor positioned in the pixel region on the substrate;
An anode electrode connected to the drain electrode of the thin film transistor and formed of a first metal pattern;
An auxiliary electrode pattern positioned in the non-display area, the auxiliary electrode pattern including the first metal pattern and a second metal pattern on the first metal pattern;
An organic light emitting layer positioned on the anode electrode;
A cathode electrode positioned above the organic light emitting layer and in contact with the auxiliary electrode pattern;
The organic light emitting display device of claim 1, wherein each of the first and second metal patterns comprises a multilayer.
상기 제 1 금속패턴은 알루미늄(Al)과 티타늄(Ti)의 적층 구조(Ti/Al/Ti), 알루미늄(Al)과 ITO의 적층 구조(ITO/Al/ITO), APC 합금(Ag/Pd/Cu), 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO) 중 선택된 하나로 이루어지는 유기발광표시장치.
The method of claim 1,
The first metal pattern includes a laminated structure of aluminum (Al) and titanium (Ti), a stacked structure of aluminum (Al) and ITO (ITO / Al / ITO), and an APC alloy (Ag / Pd / Cu) and an organic light emitting display device comprising one selected from a stacked structure (ITO / APC / ITO) of an APC alloy and ITO.
상기 제 2 금속패턴은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어지는 단일층 또는 다중층 구조로 이루어지는 유기발광표시장치.
The method of claim 2,
The second metal pattern is an organic light emitting display having a single layer or a multilayer structure made of any one of aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), and molybdenum (MoTi). Device.
상기 보조전극패턴은 상기 박막트랜지스터의 게이트전극과 동일층, 동일물질로 이루어지는 접지배선과 연결되는 유기발광표시장치.
The method of claim 1,
And the auxiliary electrode pattern is connected to a ground wiring made of the same layer and the same material as the gate electrode of the thin film transistor.
상기 접지배선의 상부로 제 1 층간절연막 사이에 두고 접촉되는 그라운드연결전극이 구비되며, 상기 보조전극패턴은 상기 그라운드연결전극과 접촉되는 유기발광표시장치.
The method of claim 4, wherein
And a ground connection electrode disposed between the first interlayer insulating layer and being in contact with the ground wiring, wherein the auxiliary electrode pattern is in contact with the ground connection electrode.
상기 보조전극패턴은 다수개가 이격하여 사이로 아웃개싱홀을 포함하는 유기발광표시장치.
The method of claim 1,
And a plurality of the auxiliary electrode patterns spaced apart from each other to include an outgassing hole therebetween.
상기 애노드전극은 상기 화소영역 별로 뱅크에 의해 가장자리가 둘러지며,
상기 비표시영역에 대응하여 상기 뱅크는 상기 뱅크의 하부로 위치하는 상기 보조전극패턴의 일부를 노출하는 콘택홀을 포함하며,
상기 콘택홀을 통해 상기 보조전극패턴과 상기 캐소드전극은 서로 접촉되는 유기발광표시장치.
The method of claim 1,
The anode is surrounded by the bank by the pixel region for each edge,
The bank corresponding to the non-display area includes a contact hole exposing a portion of the auxiliary electrode pattern positioned below the bank.
And the auxiliary electrode pattern and the cathode electrode are in contact with each other through the contact hole.
상기 기판은 연성기판 또는 강성기판 중 적어도 하나로 이루어질 수 있으며,
상기 기판 상부로는 유기층, 멀티버퍼층, 액티브버퍼층이 순차적으로 위치하는 유기발광표시장치.
The method of claim 1,
The substrate may be made of at least one of a flexible substrate and a rigid substrate,
And an organic layer, a multi-buffer layer, and an active buffer layer sequentially positioned on the substrate.
상기 게이트전극 및 상기 접지배선 상부로 층간절연막을 형성한 뒤, 상기 층간절연막 상부로, 각각 상기 액티브층의 각 소스영역 및 드레인영역과 접촉되는 소스전극 및 드레인전극을 형성하는 단계와;
상기 소스전극 및 드레인전극 상부로 보호층을 형성하는 단계와;
상기 보호층 상부로 제 1 금속층과 제 2 금속층을 순차 적층하는 단계와;
상기 제 1 및 제 2 금속층을 마스크공정을 통해, 제 1 및 제 2 금속패턴으로 형성하는 단계와;
상기 화소영역에 대응하여 상기 제 1 금속패턴으로 이루어지며, 상기 드레인전극과 접촉하는 애노드전극을 형성하는 단계와;
상기 비표시영역에 대응하여, 상기 제 1 및 제 2 금속패턴으로 이루어지며, 상기 접지배선과 접촉되는 보조전극배선을 형성하는 단계와;
상기 애노드전극 상부로 유기발광층을 형성하는 단계와;
상기 유기발광층 상부로 상기 보조전극배선과 접촉하는 캐소드전극을 형성하는 단계를 포함하는 유기발광표시장치의 제조방법.
Forming an active layer, a gate insulating layer, and a gate electrode on the substrate in correspondence with the pixel region, and simultaneously forming a ground wiring with the same layer and the same material as the gate electrode corresponding to the non-display region;
Forming an interlayer insulating layer over the gate electrode and the ground wiring, and then forming a source electrode and a drain electrode over the interlayer insulating layer, the source electrode and the drain electrode being in contact with each source region and the drain region of the active layer, respectively;
Forming a protective layer over the source electrode and the drain electrode;
Sequentially stacking a first metal layer and a second metal layer on the passivation layer;
Forming the first and second metal layers into first and second metal patterns through a mask process;
Forming an anode electrode formed of the first metal pattern corresponding to the pixel region and in contact with the drain electrode;
Forming an auxiliary electrode wiring formed of the first and second metal patterns in contact with the non-display area and in contact with the ground wiring;
Forming an organic light emitting layer on the anode;
And forming a cathode electrode in contact with the auxiliary electrode wiring on the organic light emitting layer.
상기 마스크공정은 하프-톤(Half-tone) 마스크를 이용하는 유기발광표시장치의 제조방법.
The method of claim 9,
The mask process is a manufacturing method of an organic light emitting display device using a half-tone mask.
상기 제 1 금속패턴은 알루미늄(Al)과 티타늄(Ti)의 적층 구조(Ti/Al/Ti), 알루미늄(Al)과 ITO의 적층 구조(ITO/Al/ITO), APC 합금(Ag/Pd/Cu), 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO) 중 선택된 하나로 이루어지는 유기발광표시장치의 제조방법.
The method of claim 9,
The first metal pattern includes a laminated structure of aluminum (Al) and titanium (Ti), a stacked structure of aluminum (Al) and ITO (ITO / Al / ITO), and an APC alloy (Ag / Pd / Cu) and a laminated structure (ITO / APC / ITO) of APC alloy and ITO.
상기 제 2 금속패턴은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어지는 단일층 또는 다중층 구조로 이루어지는 유기발광표시장치의 제조방법.
The method of claim 11,
The second metal pattern is an organic light emitting display having a single layer or a multilayer structure made of any one of aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), and molybdenum (MoTi). Method of manufacturing the device.
상기 접지배선에 대응하여, 상기 층간절연막 상부로 그라운드접지배선을 더욱 형성하며, 상기 그라운드접지배선은 상기 층간절연막에 구비된 그라운드콘택홀을 통해 상기 접지배선과 접촉되는 유기발광표시장치의 제조방법.
The method of claim 9,
A method of manufacturing an organic light emitting display device according to the ground wiring, wherein the ground ground wiring is further formed on the interlayer insulating film, and the ground ground wiring is in contact with the ground wiring through a ground contact hole provided in the interlayer insulating film.
상기 애노드전극은 상기 화소영역 별로 뱅크에 의해 가장자리가 둘러지며,
상기 비표시영역에 대응하여 상기 뱅크는 상기 뱅크의 하부로 위치하는 상기 보조전극패턴의 일부를 노출하는 콘택홀을 포함하며,
상기 콘택홀을 통해 상기 보조전극패턴과 상기 캐소드전극은 서로 접촉되는 유기발광표시장치의 제조방법.
The method of claim 9,
The anode is surrounded by the bank by the pixel region for each edge,
The bank corresponding to the non-display area includes a contact hole exposing a portion of the auxiliary electrode pattern positioned below the bank.
The method of claim 1, wherein the auxiliary electrode pattern and the cathode electrode are in contact with each other through the contact hole.
상기 기판은 연성기판 또는 강성기판 중 적어도 하나로 이루어질 수 있으며,
상기 강성기판 상부로는 희생층, 유기층, 멀티버퍼층, 액티브버퍼층이 순차적으로 위치하며,
상기 희생층은 상기 기판의 배면으로부터 조사되는 레이저에 의해 제거되는 제 1 단계와, 상기 강성기판과 상기 유기층이 서로 분리되는 제 2 단계 그리고 상기 유기층에 상기 연성기판이 부착되는 제 3 단계를 포함하는 유기발광표시장치의 제조방법. The method of claim 9,
The substrate may be made of at least one of a flexible substrate and a rigid substrate,
A sacrificial layer, an organic layer, a multibuffer layer, and an active buffer layer are sequentially positioned on the rigid substrate.
The sacrificial layer includes a first step of removing the laser from the rear surface of the substrate, a second step of separating the rigid substrate and the organic layer from each other, and a third step of attaching the flexible substrate to the organic layer. Method of manufacturing an organic light emitting display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180082993A KR102554738B1 (en) | 2018-07-17 | 2018-07-17 | Organic light emitting diode device and favricating method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180082993A KR102554738B1 (en) | 2018-07-17 | 2018-07-17 | Organic light emitting diode device and favricating method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200008837A true KR20200008837A (en) | 2020-01-29 |
| KR102554738B1 KR102554738B1 (en) | 2023-07-11 |
Family
ID=69322462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180082993A KR102554738B1 (en) | 2018-07-17 | 2018-07-17 | Organic light emitting diode device and favricating method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102554738B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022260303A1 (en) * | 2021-06-08 | 2022-12-15 | 삼성디스플레이 주식회사 | Display device |
| US11825710B2 (en) | 2020-11-02 | 2023-11-21 | Samsung Display Co., Ltd. | Display device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140080229A (en) * | 2012-12-20 | 2014-06-30 | 엘지디스플레이 주식회사 | Organic light-emitting diode display device and fabrication method of the same |
| KR20170080224A (en) * | 2015-12-31 | 2017-07-10 | 엘지디스플레이 주식회사 | Organic electroluminescent device and method for fabricating the same |
| KR20180012942A (en) * | 2016-07-28 | 2018-02-07 | 엘지디스플레이 주식회사 | Display device |
| KR20180066320A (en) * | 2016-12-07 | 2018-06-19 | 삼성디스플레이 주식회사 | Organic light emitting diode display and manufacturing method thereof |
-
2018
- 2018-07-17 KR KR1020180082993A patent/KR102554738B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140080229A (en) * | 2012-12-20 | 2014-06-30 | 엘지디스플레이 주식회사 | Organic light-emitting diode display device and fabrication method of the same |
| KR20170080224A (en) * | 2015-12-31 | 2017-07-10 | 엘지디스플레이 주식회사 | Organic electroluminescent device and method for fabricating the same |
| KR20180012942A (en) * | 2016-07-28 | 2018-02-07 | 엘지디스플레이 주식회사 | Display device |
| KR20180066320A (en) * | 2016-12-07 | 2018-06-19 | 삼성디스플레이 주식회사 | Organic light emitting diode display and manufacturing method thereof |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11825710B2 (en) | 2020-11-02 | 2023-11-21 | Samsung Display Co., Ltd. | Display device |
| WO2022260303A1 (en) * | 2021-06-08 | 2022-12-15 | 삼성디스플레이 주식회사 | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102554738B1 (en) | 2023-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102655956B1 (en) | Display apparatus, tiled display apparatus and method of manufacturing the same | |
| US10707292B2 (en) | Organic light emitting display device | |
| US10910441B2 (en) | Organic light emitting display device | |
| EP3331022B1 (en) | Organic light emitting display | |
| KR102611500B1 (en) | Organic light emitting display device and method for manufacturing the same | |
| CN107039495B (en) | Organic light emitting display panel and organic light emitting display device | |
| US9466810B2 (en) | Organic light emitting diode display | |
| US10153322B2 (en) | Organic light emitting display device | |
| JP4206388B2 (en) | Flat panel display device | |
| US10230066B2 (en) | Organic light emitting display device having banks and method of manufacturing the same | |
| JP2007108674A (en) | Flexible flat panel display device | |
| KR20200072890A (en) | Flexible type organic light emitting diode device | |
| US20050139821A1 (en) | Organic electroluminescent display device and method of fabricating the same | |
| US9911802B2 (en) | Display device and method for manufacturing the same | |
| US7863615B2 (en) | Display unit and method of manufacturing the same | |
| KR20190118221A (en) | Organic light emitting display device | |
| KR20040086607A (en) | Display device and method for fabricating the same | |
| KR102554738B1 (en) | Organic light emitting diode device and favricating method thereof | |
| KR20150074826A (en) | Flexible organic electroluminescent emitted diode device and method for fabricating the same | |
| KR20210074549A (en) | Organic light emitting display device | |
| KR102462238B1 (en) | Organic light emitting display device | |
| KR20210085237A (en) | Organic light emitting diode display and manufacturing method of the same | |
| US20240062699A1 (en) | Display device | |
| JP7378454B2 (en) | organic light emitting display device | |
| KR101932514B1 (en) | Organic electro luminescent device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |