KR20200005711A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20200005711A
KR20200005711A KR1020180079010A KR20180079010A KR20200005711A KR 20200005711 A KR20200005711 A KR 20200005711A KR 1020180079010 A KR1020180079010 A KR 1020180079010A KR 20180079010 A KR20180079010 A KR 20180079010A KR 20200005711 A KR20200005711 A KR 20200005711A
Authority
KR
South Korea
Prior art keywords
insulating layer
electrode
light emitting
contact
emitting device
Prior art date
Application number
KR1020180079010A
Other languages
English (en)
Other versions
KR102606922B1 (ko
Inventor
김대현
조현민
송근규
유제원
임백현
조성찬
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180079010A priority Critical patent/KR102606922B1/ko
Priority to EP18925593.8A priority patent/EP3819942A4/en
Priority to PCT/KR2018/011119 priority patent/WO2020009273A1/ko
Priority to CN201880095430.2A priority patent/CN112424940A/zh
Priority to JP2021500137A priority patent/JP7328317B2/ja
Priority to US17/258,145 priority patent/US20210280753A1/en
Priority to TW108123866A priority patent/TW202006940A/zh
Publication of KR20200005711A publication Critical patent/KR20200005711A/ko
Application granted granted Critical
Publication of KR102606922B1 publication Critical patent/KR102606922B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

표시 장치 및 그 제조방법이 제공된다. 표시 장치는, 제1 전극, 상기 제1 전극과 대향하는 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치되고, 상기 제1 전극과 상기 제2 전극 사이에 위치하는 제1 절연층, 상기 제1 절연층 상에 배치된 발광 소자, 상기 발광 소자를 덮되, 상기 발광 소자의 양 단부를 노출하는 제1 패시베이션층, 상기 제1 패시베이션층 상에 배치되는 유기 절연층, 상기 제1 전극과 전기적으로 연결되고, 상기 유기 절연층 상에 배치되며 상기 제1 패시베이션층에 의해 노출된 상기 발광 소자의 제1 단부와 접촉하는 제1 접촉 전극 및 상기 제2 전극과 전기적으로 연결되고, 상기 유기 절연층 상에 배치되며 상기 제1 패시베이션층에 의해 노출된 상기 발광 소자의 제2 단부와 접촉하는 제2 접촉 전극을 포함한다.

Description

표시 장치 및 그 제조 방법 {Display device and Method of manufacturing the same}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
유기 발광 다이오드(OLED)의 경우, 발광 소자의 형광물질로 유기물을 이용하는 것으로, 제조공정이 간단하며 표시 소자가 플렉서블한 특성을 가질 수 있는 장점이 있다. 그러나, 유기물은 고온의 구동환경에 취약하고, 청색 광의 효율이 상대적으로 낮은 것으로 알려져 있다.
반면에, 무기 발광 다이오드의 경우, 형광물질로 무기물 반도체를 이용하여, 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
한편, 표시 장치는 복수의 화소들을 포함하며, 각 화소들은 복수의 발광 소자, 예를 들어 무기 발광 다이오드를 포함한다. 발광 소자는 각 화소에서 정렬되어 절연성 물질을 포함하는 절연층에 의해 고정될 수 있다. 절연층에 포함되는 절연성 물질은 무기물일 수 있는데, 무기물 절연층은 발광 소자의 주변에서 결정의 결함(seam)이 형성될 수 있다. 또한, 발광 소자와 베이스층 사이에까지 무기물이 형성되지 못하여 공극이 형성될 수도 있다. 결정계면의 결함이나 발광 소자 하부의 공극은 추가적인 공정에서 발광 소자의 손상이나 전극과의 접촉 불량이 생길 수도 있다.
따라서, 본 발명이 해결하고자 하는 과제는, 무기물 절연층 상에 유기물 절연층을 형성하여 무기물 결정의 계면 결함이나 발광 소자 하부의 공극에 유기물이 충진된 표시 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 발광 소자를 커버하는 절연층의 결함과 공극을 제거하여 표시 장치의 제조과정에서 발생할 수 있는 발광 소자의 손상이나 전극과의 접촉 불량을 방지하는 것을 목적으로 한다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 윈도우 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는, 제1 전극, 상기 제1 전극과 대향하는 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치되고, 상기 제1 전극과 상기 제2 전극 사이에 위치하는 제1 절연층, 상기 제1 절연층 상에 배치된 발광 소자, 상기 발광 소자를 덮되, 상기 발광 소자의 양 단부를 노출하는 제1 패시베이션층, 상기 제1 패시베이션층 상에 배치되는 유기 절연층, 상기 제1 전극과 전기적으로 연결되고, 상기 유기 절연층 상에 배치되며 상기 제1 패시베이션층에 의해 노출된 상기 발광 소자의 제1 단부와 접촉하는 제1 접촉 전극 및 상기 제2 전극과 전기적으로 연결되고, 상기 유기 절연층 상에 배치되며 상기 제1 패시베이션층에 의해 노출된 상기 발광 소자의 제2 단부와 접촉하는 제2 접촉 전극을 포함한다.
상기 제1 접촉 전극과 제2 접촉 전극은 서로 대향하며 이격되어 배치되고, 상기 제1 접촉 전극과 제2 접촉 전극을 커버하되, 상기 제1 접촉 전극과 제2 접촉 전극의 서로 이격된 영역에 배치되는 제2 패시배이션층을 더 포함할 수 있다.
상기 유기 절연층은 상기 제1 패시베이션층의 양 측면을 커버하도록 배치될 수 있다.
상기 제1 접촉 전극과 상기 제2 접촉 전극의 적어도 일부는 각각 상기 유기 절연층의 상면과 접촉하고, 상기 제1 접촉 전극과 상기 제2 접촉 전극의 서로 대향하는 방향의 각 단부들은 상기 유기 절연층의 상면에 배치될 수 있다.
상기 제1 접촉 전극과 상기 제2 접촉 전극은 실질적으로 동일한 평면상에 배치될 수 있다.
상기 제1 접촉 전극과 상기 제2 접촉 전극이 각각 상기 유기 절연층의 측면과 접촉하는 면은 상기 제1 접촉 전극과 상기 제2 접촉 전극이 각각 발광 소자와 접촉하는 면과 정렬될 수 있다.
상기 제1 접촉 전극과 상기 제2 접촉 전극이 각각 상기 유기 절연층의 측면과 접촉하는 면은 상기 제1 접촉 전극과 상기 제2 접촉 전극이 각각 발광 소자와 접촉하는 면보다 상기 발광 소자의 중심방향으로 함몰될 수 있다.
상기 발광 소자의 하면은 적어도 부분적으로 상기 제1 절연층과 이격되어 대향하고, 상기 발광 소자의 하면과 상기 제1 절연층의 상기 이격 공간에 상기 유기 절연층과 동일한 물질로 이루어진 유기 충전 물질이 부분적으로 충진될 수 있다.
상기 제1 접촉 전극은 상기 유기 충전 물질과 부분적으로 접촉할 수 있다.
상기 발광 소자는 원통형 형상을 갖고, 상기 발광 소자의 하면의 일부는 상기 제1 절연층과 직접 접할 수 있다.
상기 제1 접촉 전극의 상면을 커버하도록 배치되되, 상기 제2 접촉 전극의 하면과 접촉되는 제3 패시베이션층을 더 포함할 수 있다.
상기 제2 접촉 전극과 상기 제3 패시베이션층의 각 상면을 커버하도록 배치되는 제4 패시베이션층을 더 포함할 수 있다.
상기 제2 접촉 전극의 상기 제1 접촉 전극과 대향하는 방향의 일 측부는 상기 제3 패시베이션층 상에 배치되고, 상기 제1 접촉 전극의 상기 제2 접촉 전극과 대향하는 방향의 일 측부는 상기 제3 패시베이션층의 하부에 배치될 수 있다.
상기 제3 패시베이션층의 상기 제2 접촉 전극과 접촉하는 일 측면은 상기 유기 절연층과 상기 제2 접촉 전극과 접촉하는 일 측면과 정렬될 수 있다.
상기 발광 소자의 하면은 적어도 부분적으로 상기 제1 절연층과 이격되어 대향하고, 상기 발광 소자의 하면과 상기 제1 절연층의 상기 이격 공간에 상기 유기 절연층과 동일한 물질로 이루어진 유기 충전 물질이 부분적으로 충진될 수 있다.
상기 제1 접촉 전극은 상기 유기 충전 물질과 부분적으로 접촉할 수 있다.
상기 발광 소자는 상기 제1 단부는 n형으로 도전된 반도체 물질을 포함하고, 상기 제2 단부는 p형으로 도전된 반도체 물질을 포함하며, 상기 제1 단부 및 상기 제2 단부 사이에는 활성물질층이 배치될 수 있다.
상기 과제를 해결하기 위한 또 다른 실시예에 따른 표시 장치의 제조 방법은, 제1 전극, 상기 제1 전극과 대향하는 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치되고, 상기 제1 전극과 상기 제2 전극 사이에 위치하는 제1 절연층, 및 상기 제1 절연층 상에 배치된 발광 소자가 배치된 기판을 제공하는 단계, 상기 기판 상에 무기 절연층 및 유기 절연층을 순차적으로 형성하는 단계 및 상기 유기 절연층 및 상기 무기 절연층을 패터닝하여 상기 발광 소자를 덮되 상기 발광 소자의 제1 단부를 노출하는 유기 절연층 및 제1 패시베이션층을 형성하는 단계를 포함한다.
상기 유기 절연층 및 상기 제1 패시베이션층을 형성하는 단계 후에, 상기 제1 전극과 전기적으로 연결되고 상기 유기 절연층 상에 배치되며 상기 제1 패시베이션층에 의해 노출된 상기 발광 소자의 제1 단부와 접촉하는 제1 접촉 전극을 형성하는 단계를 더 포함할 수 있다.
상기 제1 접촉 전극을 커버하도록 배치되되, 상기 유기 절연층의 상기 제2 전극에 대향하는 방향의 일 면을 커버하며, 상기 발광 소자의 제1 단부의 반대면인 제2 단부를 노출하는 제2 패시베이션층을 형성하는 단계를 더 포함할 수 있다.
상기 제2 전극과 전기적으로 연결되고, 상기 제2 패시베이션층 상에 배치되며, 상기 제2 패시베이션층에 의해 노출된 상기 발광 소자의 제2 단부와 접촉하는 제2 접촉 전극을 형성하는 단계를 더 포함할 수 있다.
상기 제2 접촉 전극과 상기 제2 패시베이션층을 커버하도록 배치되는 제3 패시베이션층을 형성하는 단계를 더 포함할 수 있다.
상기 발광 소자의 하면은 적어도 부분적으로 상기 제1 절연층과 이격되어 대향하고, 상기 유기 절연층을 형성하는 단계는 상기 발광 소자의 하면과 상기 제1 절연층의 상기 이격 공간에 상기 유기 절연층과 동일한 물질로 이루어진 유기 충전 물질이 부분적으로 충진하는 단계를 포함할 수 있다.
상기 무기 절연층을 패터닝하는 단계는 상기 무기 절연층을 건식 식각하는 단계를 포함할 수 있다.
상기 유기 절연층 및 제1 패시베이션층을 형성하는 단계는, 상기 발광 소자의 제1 단부의 반대편인 제2 단부도 노출하는 단계를 포함할 수 있다.
상기 제1 전극과 전기적으로 연결되고, 상기 유기 절연층 상에 배치되며, 상기 제1 패시베이션층에 의해 노출된 상기 발광 소자의 제1 단부와 접촉하는 제3 접촉 전극 및 상기 제2 전극과 전기적으로 연결되고, 상기 유기 절연층 상에 배치되며, 상기 제1 패시베이션층에 의해 노출된 상기 발광 소자의 제2 단부와 접촉하는 제4 접촉 전극을 형성하는 단계를 더 포함할 수 있다.
상기 제3 접촉 전극과 상기 제4 접촉 전극은 동일한 공정에서 패터닝 될 수 있다.
상기 발광 소자의 하면은 적어도 부분적으로 상기 제1 절연층과 이격되어 대향하고, 상기 유기 절연층을 형성하는 단계는 상기 발광 소자의 하면과 상기 제1 절연층의 상기 이격 공간에 상기 유기 절연층과 동일한 물질로 이루어진 유기 충전 물질이 부분적으로 충진하는 단계를 포함할 수 있다.
상기 무기 절연층을 패터닝하는 단계는 상기 무기 절연층을 건식 식각하는 단계를 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 따르면, 발광 소자를 고정시키는 절연층 상에 유기절연층을 적층시킴으로써, 절연층의 무기물 결정의 결함(seam)과 발광 소자 하부의 공극에 유기물을 충진시킬 수 있다. 이에 따라, 발광 소자를 정렬시킨 후 수행되는 패터닝 공정에서 발광 소자의 하부 공극이 커지는 것을 방지하고, 접촉 전극 재료의 단선문제 및 쇼트 불량 등을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 I-I' 선을 따라 자른 단면도이다.
도 3은 일 실시예에 따른 발광 소자의 개략도이다.
도 4 및 도 5는 다른 실시예들에 따른 발광 소자의 개략도이다.
도 6 내지 도 17은 일 실시예에 따른 표시 장치를 제조 방법을 나타내는 개략적인 순서를 도시하는 단면도이다.
도 18 및 도 19는 일 비교예에 따른 표시 장치의 발광 소자 상에 제6 절연층 또는 제1 접촉 전극이 형성된 상태를 개략적으로 도시하는 단면도이다.
도 20 및 도 21은 일 실시예에 따른 표시 장치의 발광 소자 상에 제6 절연층 또는 제1 접촉 전극이 이 형성된 상태를 개략적으로 도시하는 단면도이다.
도 22 및 도 23은 도 18 및 도 21의 단면을 나타내는 주사전자현미경(Scanning electron microscope, SEM) 사진이다.
도 24는 다른 실시예에 따른 표시 장치의 단면도이다.
도 25 내지 도 29는 도 24의 표시 장치의 제조 방법 중 일부를 나타내는 순서도이다.
도 30은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 31 내지 도 33는 도 30의 표시 장치의 제조 방법 중 일부를 나타내는 순서도이다.
도 34는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 35 및 도 36은 도 34의 표시 장치의 제조 방법 중 일부를 나타내는 순서도이다.
도 37은 다른 실시예에 따른 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 도 1의 I-I' 선을 따라 자른 단면도이다.
표시 장치(10)는 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)들은 표시 장치(10)의 표시부에 배치되어 각각 특정 파장대의 광을 표시 장치(10)의 외부로 표시할 수 있다. 도 1에서는 3개의 화소(PX)를 예시적으로 도시하였으나, 표시 장치(10)는 더 많은 수의 픽셀을 포함할 수 있음은 자명하다.
복수의 화소(PX)들은 특정 파장대의 광을 방출하는 발광 소자(350)를 하나 이상 포함하여 발광할 수 있다. 일 실시예에서, 서로 다른 색을 표시하는 화소(PX)마다 서로 다른 색을 발광하는 발광 소자(350)를 포함할 수 있다. 예를 들어, 적색을 표시하는 제1 화소(PX1)는 적색의 광을 발광하는 발광 소자(350)를 포함하고, 녹색을 표시하는 제2 화소(PX2)는 녹색의 광을 발광하는 발광 소자(350)를 포함하고, 청색을 표시하는 제3 화소(PX3)는 청색의 광을 방출하는 발광 소자(350)를 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서는 서로 다른 색을 나타내는 화소들이 동일한 색(예컨대 청색)을 발광하는 발광 소자(350)를 포함하고, 발광 경로 상에 파장 변환층이나 컬러 필터를 배치하여 각 화소의 색을 구현할 수도 있다.
표시 장치(10)는 화소 전극(330)과 공통 전극(340)을 포함할 수 있다. 화소 전극(330)은 각 화소(PX)별로 배치되고, 공통 전극(340)은 복수의 화소(PX)를 따라 배치될 수 있다. 공통 전극(340)과 화소 전극(330) 중 어느 하나는 애노드 전극이고, 다른 하나는 캐소드 전극일 수 있다.
하나의 화소(PX) 내에서 화소 전극(330)과 공통 전극(340)은 상호 이격되어 대향하는 부분을 포함한다. 상술한 발광 소자(350)는 상호 대향하는 화소 전극(330)과 공통 전극(340) 사이에 배치될 수 있다. 발광 소자(350)의 일 단부는 화소 전극(330)과 전기적으로 연결되고, 타 단부는 공통 전극(340)과 연결될 수 있다.
또한, 화소 전극(330)과 공통 전극(340)의 적어도 일부는 발광 소자(350)를 정렬하기 위해, 화소(PX) 내에 전기장을 형성하는데에 활용될 수 있다. 구체적으로 설명하면, 복수의 화소(PX)들에 서로 다른 색을 발광하는 발광 소자(350)를 정렬시킬 때, 각 화소(PX)별로 서로 다른 발광 소자(350)를 정확하게 정렬시키는 것이 필요하다. 유전영동법을 이용하여 발광 소자(350)를 정렬시킬 때에는, 발광 소자(350)가 포함된 용액을 표시 장치(10)에 도포하고, 이에 교류 전원을 인가하여 전기장에 의한 커패시턴스를 형성하여 발광 소자(350)에 유전영동힘을 가해 정렬시킬 수 있다.
공통 전극(340)은 제1 방향으로 연장된 줄기부 및 줄기부로부터 분지된 적어도 하나의 가지부를 포함할 수 있다. 공통 전극(340)의 줄기부는 제1 방향으로 인접한 다른 화소로 연장될 수 있다. 화소 전극(330)은 제1 방향으로 연장된 줄기부 및 줄기부로부터 분지된 적어도 하나의 가지부를 포함할 수 있다. 화소 전극(330)의 줄기부는 해당 화소(PX) 내에만 배치되고, 제1 방향의 인접한 화소들의 화소 전극(330) 줄기부는 전기적으로 분리될 수 있다.
공통 전극(340)의 줄기부와 화소 전극(330)의 줄기부는 서로 이격되어 배치된다. 공통 전극(340)의 줄기부는 화소의 중앙으로부터 제2 방향 일측에 위치하고 화소 전극(330)의 줄기부는 화소의 중앙으로부터 제2 방향 타측에 위치할 수 있다. 공통 전극(340)의 가지부와 화소 전극(330)의 가지부는 각각 공통 전극(340) 줄기부와 화소 전극(330) 줄기부 사이의 공간 내에서 서로 대향하도록 배치될 수 있다. 구체적으로, 공통 전극(340)의 가지부는 화소 전극(330)의 줄기부 측으로 제2 방향을 따라 연장되되, 화소 전극(330)의 줄기부와 이격된 상태에서 종지할 수 있다(즉, 연장 단부가 화소 전극(330)의 줄기부와 이격됨). 화소 전극(330)의 가지부는 공통 전극(340)의 줄기부 측으로 제2 방향을 따라 연장되되, 공통 전극(340)의 줄기부와 이격된 상태에서 종지할 수 있다.
공통 전극(340)의 가지부와 화소 전극(330)의 가지부는 각각 하나 또는 복수개일 수 있다. 공통 전극(340)의 가지부와 화소 전극(330)의 가지부가 복수일 경우, 각 가지부는 제1 방향을 따라 교대로 배치될 수 있다. 서로 대향하는 구조를 만들기 위해서는 공통 전극(340)의 가지부는 동수이거나 어느 하나가 다른 하나보다 한 개 더 많을 수 있다. 도면에서는 하나의 화소에 공통 전극(340)의 줄기부가 하나씩 배치되고, 화소 전극(330)의 줄기부가 2개씩 배치된 경우를 예시하고 있지만, 이에 제한되지 않는다. 화소 전극(330)의 가지부가 하나인 경우, 화소 전극(330)의 줄기부는 생략될 수도 있다.
도면에서는 도시하지 않았으나, 화소 전극(330)과 공통 전극(340)의 줄기부는 일 단부가 신호인가패드(미도시)에 연결될 수 있다. 신호인가패드로부터 인가되는 전기 신호는 각 가지부에 전달되어 화소 전극(330)과 공통 전극(340) 사이에 배치된 발광 소자(350)로 전달될 수 있다.
또한, 화소 전극(330)과 공통 전극(340) 줄기부에는 각각 화소 전극 컨택홀(CNTD) 및 공통 전극 컨택홀(CNTS)이 배치될 수 있다. 화소 전극 컨택홀(CNTD)과 공통 전극 컨택홀(CNTS)은 후술하는 제1 박막 트랜지스터(120)와 전원 배선(161)에 각각 전기적으로 연결될 수 있다.
도 1에서는 화소 전극 컨택홀(CNTD)과 공통 전극 컨택홀(CNTS)이 각각 화소 전극(330)과 공통 전극(340)의 줄기부에 배치된 것을 도시하고 있다. 다만, 이에 제한되지 않는다. 도면에서는 도시하지 않았으나, 화소 전극 컨택홀(CNTD)과 공통 전극 컨택홀(CNTS)은 각각 화소 전극(330)과 공통 전극(340)의 가지부 상에 배치될 수 있다. 즉, 화소 전극(330)과 공통 전극(340)의 가지부 사이에 배치되는 발광 소자(350)와 인접하게 배치되며, 발광 소자(350)가 배치되는 화소 영역 내에 배치될 수도 있다. 이에 따라, 각 화소(PX)의 화소 전극(330)과 공통 전극(340)은 화소 전극 컨택홀(CNTD)과 공통 전극 컨택홀(CNTS)을 통해 서로 다른 전기 신호가 인가될 수 있다.
또한, 도 1과 같이, 각 화소(PX) 별로 화소 전극 컨택홀(CNTD)과 공통 전극 컨택홀(CNTS)이 배치될 수 있고, 몇몇 실시예에서, 공통 전극(340)의 경우, 이웃하는 화소(PX)에 공통 전극(340)의 줄기부가 연장됨에 따라, 하나의 공통 전극 컨택홀(CNTS)에서 전원 배선(161)과 전기적으로 연결될 수도 있다. 화소 전극(330)과 달리 공통 전극(340)은 복수의 화소(PX)에 하나의 줄기부가 배치되어 동일한 전기 신호가 인가될 수 있다. 이 경우, 공통 전극(340)은 하나의 공통 전극 컨택홀(CNTS)이 배치될 수 있다. 공통 전극 컨택홀(CNTS)은 발광 소자(350)들이 배치되는 화소 영역 내에 배치될 수 있으나, 이에 제한되지 않고 화소(PX)가 배치되는 패널의 외곽부에 배치될 수 있다. 다시 말해, 공통 전극(340)은 표시 장치(10)의 외곽부에 배치된 하나의 공통 전극 컨택홀(CNTS)을 통해 동일한 전기 신호를 인가받을 수도 있다.
이하, 표시 장치의 단면 구조에 대해 상세히 설명하기로 한다.
도 2는 일 실시예에 따른 표시 장치의 일 화소의 단면도이다. 도 1 및 도 2를 참조하면, 표시 장치(10)는 기판(110), 기판(110) 상에 배치된 박막 트랜지스터(120, 140), 박막 트랜지스터(120, 140) 상부에 배치된 전극(330, 340)들과 발광 소자(350)를 포함할 수 있다. 박막 트랜지스터는 구동 트랜지스터인 제1 박막 트랜지스터(120)와 스위칭 트랜지스터인 제2 박막 트랜지스터(140)를 포함할 수 있다. 각 박막 트랜지스터는 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 화소 전극(330)은 제1 구동 트랜지스터의 드레인 전극과 전기적으로 연결될 수 있다.
더욱 구체적으로 설명하면, 기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들수 있다. 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
기판(110) 상에는 버퍼층(115)이 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(115)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.
버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 박막 트랜지스터(120)의 제1 활성층(126), 제2 박막 트랜지스터(140)의 제2 활성층(146) 및 보조층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
반도체층 상에는 제1 절연층(170)이 배치된다. 제1 절연층(170)은 반도체층을 덮는다. 제1 절연층(170)은 박막 트랜지스터의 게이트 절연막으로 기능할 수 있다. 제1 절연층(170)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 절연층(170) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 절연층(170)을 사이에 두고 제1 박막 트랜지스터(120)의 제1 활성층(126) 상에 배치된 제1 게이트 전극(121), 제2 박막 트랜지스터(140)의 제2 활성층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다. 제1 도전층은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 도전층은 단일막 또는 다층막일 수 있다.
제1 도전층 상에는 제2 절연층(180)이 배치된다. 제2 절연층(180)은 층간 절연막일 수 있다. 제2 절연층(180)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질로 이루어질 수 있다.
제2 절연층(180) 상에는 제2 도전층이 배치된다. 제2 도전층은 제2 절연층을 사이에 두고 제1 게이트 전극(121) 상에 배치된 커패시터 전극(128)을 포함한다. 커패시터 전극(128)은 제1 게이트 전극(121)과 유지 커패시터를 이룰 수 있다.
제2 도전층은 상술한 제1 도전층과 동일하게 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제2 도전층 상에는 제3 절연층(190)이 배치된다. 제3 절연층(190)은 층간 절연막일 수 있다. 더 나아가, 제3 절연층(190)은 표면 평탄화 기능을 수행할 수 있다. 제3 절연층(190)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
제3 절연층(190) 상에는 제3 도전층이 배치된다. 제3 도전층은 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 박막 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함한다.
제1 소스 전극(124) 및 제1 드레인 전극(123)은 각각 제3 절연층(190)과 제2 절연층(180)을 관통하는 제1 컨택홀(129)을 통해 제1 활성층(126)과 전기적으로 연결될 수 있다. 제2 소스 전극(144) 및 제2 드레인 전극(143)은 각각 제3 절연층(190)과 제2 절연층(180)을 관통하는 제2 컨택홀(149)을 통해 제2 활성층(146)과 전기적으로 연결될 수 있다. 전원 전극(162)은 제3 절연층(190)과 제2 절연층(180)을 관통하는 제3 컨택홀(169)을 통해 전원 배선(161)과 전기적으로 연결될 수 있다.
제3 도전층은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제3 도전층은 단일막 또는 다층막일 수 있다. 예를 들어, 제3 도전층은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층구조로 형성될 수 있다.
제3 도전층 상에는 제4 절연층(310)이 배치된다. 제4 절연층(310)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질로 이루어질 수 있다. 제4 절연층(310)의 표면은 평탄할 수 있다.
제4 절연층(310) 상에는 격벽(410)이 배치될 수 있다. 격벽(410) 상부에는 화소 전극(330)의 적어도 일부 및 공통 전극(340)의 적어도 일부가 배치될 수 있다. 예를 들어, 격벽(410)은 그 위에 화소 전극(330)의 가지부가 배치되는 적어도 하나의 제1 격벽(411)과 그 위에 공통 전극(340)의 가지부가 배치되는 적어도 하나의 제2 격벽(412)을 포함할 수 있다. 도 2에서는 하나의 제1 격벽(411)과 하나의 제2 격벽(412)이 도시되어 있지만, 하나의 화소 내에 각 가지부의 개수에 대응되는 격벽이 배치될 수 있다. 예를 들어, 도 1의 배치 구조를 갖는 경우, 하나의 화소에 배치된 제1 격벽(411)의 수는 2개이고, 제2 격벽(412)의 수는 하나가 될 것이다.
제1 격벽(411)과 제2 격벽(412) 상에는 각각 화소 전극(330)과 공통 전극(340)이 배치될 수 있다.
격벽(410) 상에는 제1 반사층(331) 및 제2 반사층(341)이 배치될 수 있다.
제1 반사층(331)은 제1 격벽(411)을 덮고, 제4 절연층(310)을 관통하는 제4 컨택홀(319_1)을 통해 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결된다. 제2 반사층(341)은 제1 반사층(331)과 이격되어 배치된다. 제2 반사층(341)은 제2 격벽(412)을 덮고, 제4 절연층(310)을 관통하는 제5 컨택홀(319_2)을 통해 전원 전극(162)과 전기적으로 연결된다.
한편, 제1 반사층(331)과 제2 반사층(341)은 발광 소자(350)에서 방출되는 광을 반사시킴으로써 표시 장치(10)의 외부 방향으로 광을 전달할 수 있다. 발광 소자(350)에서 방출되는 광은 방향성 없이 모든 방향으로 방출되는데, 제1 반사층(331)과 제2 반사층(341)으로 향하는 광은 반사되어 표시 장치(10)의 외부 방향, 예를 들어, 격벽(410)의 상부로 전달할 수 있다. 이를 통해 발광 소자(350)에서 방출되는 광을 일 방향으로 집중시켜 광 효율을 증가시킬 수 있다. 제1 반사층(331)과 제2 반사층(341)은 발광 소자(350)에서 방출되는 광을 반사시키기 위해, 반사율이 높은 물질을 포함할 수 있다. 일 예로, 제1 반사층(331)과 제2 반사층(341)은 은(Ag), 구리(Cu) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제1 반사층(331) 및 제2 반사층(341) 상에는 각각 제1 전극층(332) 및 제2 전극층(342)이 배치될 수 있다.
제1 전극층(332)은 제1 반사층(331)의 바로 위에 배치된다. 제1 전극층(332)은 제1 반사층(331)과 실질적으로 동일한 패턴을 가질 수 있다.
제2 전극층(342)은 제2 반사층(341)의 바로 위에 배치된다. 제2 전극층(342)은 제1 전극층(332)과 분리되도록 배치된다. 제2 전극층(342)은 제2 반사층(341)과 실질적으로 동일한 패턴을 가질 수 있다.
일 실시예에서, 제1 전극층(332)과 제2 전극층(342)은 각각 하부의 제1 반사층(331)과 제2 반사층(341)을 덮을 수 있다. 즉, 제1 전극층(332) 및 제2 전극층(342)은 제1 반사층(331) 및 제2 반사층(341)보다 크게 형성되어 제1 전극층(332) 및 제2 전극층(342)의 단부 측면을 덮을 수 있다. 그러나, 이에 제한되는 것은 아니다.
제1 전극층(332)과 제2 전극층(342)은 각각 제1 반사층(331)과 제2 반사층(341)으로 전달되는 전기 신호를 후술할 접촉 전극들에 전달할 수 있다. 전극층(332, 342)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 제1 전극층(332)과 제2 전극층(342)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제1 격벽(411) 상에 배치되는 제1 반사층(331)과 제1 전극층(332)은 화소 전극(330)을 이룬다. 화소 전극(330)은 제1 격벽(411)의 양 끝단에서 연장된 영역까지 돌출될 수 있고, 이에 따라 화소 전극(330)은 상기 돌출된 영역에서 제4 절연층(310)과 접촉할 수 있다. 그리고, 제2 격벽(412) 상에 배치되는 제2 반사층(341)과 제2 전극층(342)은 공통 전극(340)을 이룬다. 공통 전극(340)은 제2 격벽(412)의 양 끝단에서 연장된 영역까지 돌출될 수 있고, 이에 따라 공통 전극(340)은 상기 돌출된 영역에서 제4 절연층(310)과 접촉할 수 있다.
즉, 화소 전극(330)과 공통 전극(340)은 각각 제1 격벽(411)과 제2 격벽(412)의 전 영역을 커버하도록 배치될 수 있다. 다만, 화소 전극(330)과 공통 전극(340)은 서로 이격되어 대향하도록 배치된다. 화소 전극(330)과 공통 전극(340)이 이격된 공간은 후술할 바와 같이 제5 절연층(510)이 배치되고, 그 상부에 발광 소자(350)가 배치될 수 있다.
또한, 제1 반사층(331)은 제1 박막 트랜지스터(120)로부터 구동 전압을 전달받을 수 있고, 제2 반사층(341)은 전원 배선(161)으로부터 전원 전압을 전달받을 수 있으므로, 화소 전극(330)과 공통 전극(340)은 각각 구동 전압과 전원 전압을 전달받는다. 후술할 바와 같이, 화소 전극(330)과 공통 전극(340) 상에 배치되는 제1 접촉 전극(360) 및 제2 접촉 전극(370)은 상기 구동 전압과 전원 전압을 발광 소자(350)로 전달하고, 발광 소자(350)에 소정이 전류가 흐르면서, 광을 방출할 수 있다.
화소 전극(330)과 공통 전극(340)의 일부 영역상에는 제5 절연층(510)이 배치된다. 제5 절연층(510)은 화소 전극(330)과 공통 전극(340) 사이의 공간 내에 배치될 수 있다. 제5 절연층(510)은 평면상 화소 전극(330)과 공통 전극(340)의 가지부 사이의 공간을 따라 형성된 섬형 또는 선형 형상을 가질 수 있다.
제5 절연층 상에는 발광 소자(350)가 배치된다. 제5 절연층(510)은 발광 소자(350)와 제4 절연층(310) 사이에 배치될 수 있다. 제5 절연층(510)의 하면은 제4 절연층(310)에 접촉하고, 제5 절연층(510)의 상면에 발광 소자(350)가 배치될 수 있다. 그리고 제5 절연층(510)은 양 측면에서 화소 전극(330)과 공통 전극(340)들과 접촉하여, 화소 전극(330)과 공통 전극(340)들을 전기적으로 상호 절연시킬 수 있다.
제5 절연층(510)은 화소 전극(330)과 공통 전극(340)의 일부 영역, 예컨대, 화소 전극(330)과 공통 전극(340)이 서로 대향하는 방향으로 돌출된 영역 중 일부와 중첩될 수 있다. 일 예로, 제5 절연층(510)의 양 측면 단부는 화소 전극(330)과 공통 전극(340)이 서로 대향하는 방향으로 돌출된 영역의 상부면을 덮을 수 있다. 제5 절연층(510)은 화소 전극(330) 및 공통 전극(340)과 중첩된 영역을 보호함과 동시에, 이들을 전기적으로 상호 절연시킬 수 있다. 또한, 발광 소자(350)의 제1 반도체층(351) 및 제2 반도체층(352)이 다른 기재와 직접 접촉하는 것을 방지하여 발광 소자(350)의 손상을 방지할 수 있다.
도 2는 제5 절연층(510) 과 화소 전극(330) 및 공통 전극(340)이 접촉하는 면이 발광 소자(350)의 양 측면과 정렬되는 것을 도시하고 있으나, 이에 제한되지 않는다. 일 예로, 발광 소자(350)의 길이보다 제5 절연층(510)의 길이가 길어서 제5 절연층(510)이 발광 소자(350)보다 양 측면으로 돌출될 수 있다. 이에 따라, 제5 절연층(510)과 발광 소자(350)는 측면이 계단식으로 적층될 수도 있다.
발광 소자(350)는 화소 전극(330)과 공통 전극(340) 사이에 적어도 하나 배치될 수 있다. 도 1에서는 각 화소(PX) 마다 동일한 색의 광을 방출하는 발광 소자(350)가 배치된 경우를 예시하고 있다. 다만, 이에 제한되지 않고 상술한 바와 같이 서로 다른 색의 광을 방출하는 발광 소자(350)들이 하나의 화소(PX) 내에 함께 배치될 수도 있다.
화소 전극(330) 및 공통 전극(340)은 일정 간격만큼 이격되어 배치되고, 이격된 간격은 발광 소자(350)의 길이보다 같거나 작을 수 있다. 그에 따라 화소 전극(330) 및 공통 전극(340)과 발광 소자(350) 사이의 전기적 접촉이 원활하게 이루어질 수 있다.
구체적으로, 복수의 발광 소자(350) 중 적어도 일부는 일 단부가 화소 전극(330)과 전기적으로 연결되고, 타 단부가 공통 전극(340)과 전기적으로 연결될 수 있다. 또한, 발광 소자(350)와 연결된 화소 전극(330)과 공통 전극(340) 상에는 각각 후술하는 접촉 전극(360, 370)이 배치될 수 있다. 접촉 전극(360, 370)은 발광 소자(350)와 각 전극(330, 340)이 전기적으로 연결되도록 발광 소자(350)와 접촉할 수 있다. 여기서, 접촉 전극(360, 370)은 적어도 발광 소자(350)의 양 단의 측부에서 접촉할 수 있다. 이에 따라, 발광 소자(350)는 전기 신호를 인가받아 특정 색의 광을 방출할 수 있다.
몇몇 실시예에서, 화소 전극(330)에 접촉하는 발광 소자(350)의 일 단은 n형으로 도핑된 도전성 물질층이고, 공통 전극(340)에 접촉하는 발광 소자(350)의 타 단은 p형으로 도핑된 도전성 물질층일 수 있다. 공통 전극(340)에 접촉하는 발광 소자(350)의 타 단은 전극 물질층일 수도 있다. 이에 따라, 발광 소자(350)는 화소 전극(330)에 접촉하는 상기 일 단으로부터 공통 전극(340)에 접촉하는 상기 타 단까지 순차적으로 n형 도전성 물질층, 활성 물질층, p형 도전성 물질층 또는 전극 물질층이 적층된 구조일 수 있다. 다만, 이에 제한되는 것은 아니다.
발광 소자(350)는 이격된 화소 전극(330)과 공통 전극(340)의 사이에 배치될 수 있다. 발광 소자(350)는 활성물질층의 재료에 따라 다른 색의 광을 방출할 수 있다. 서로 다른 종류의 발광 소자(350)는 각 화소(PX)에 정렬되어 서로 다른 색의 광을 방출할 수 있다. 예를 들어, 발광 소자(350)가 청색, 녹색 또는 적색 파장대의 광을 방출함으로써, 복수의 화소(PX)들은 각각 청색, 녹색 또는 적색의 광을 방출할 수 있다. 다만, 이에 제한되는 것은 아니다. 경우에 따라서는 복수의 발광 소자(350)가 모두 같은 색의 파장대의 광을 방출하여 복수의 화소(PX)가 동일한 색(예컨대, 청색)의 광을 방출하도록 구현할 수 있다. 또한, 서로 다른 색의 파장대의 광을 방출하는 발광 소자(350)들을 하나의 화소(PX)에 배치하여 다른 색(예컨대, 백색)의 광을 방출할 수도 있다.
발광 소자(350)는 발광 다이오드(Light Emitting diode)일 수 있다. 발광 소자(350)는 그 크기가 대체로 나노 단위인 나노 구조물일 수 있다. 발광 소자(350)는 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(350)가 무기 발광 다이오드일 경우, 서로 대향하는 두 전극들 사이에 무기 결정 구조를 갖는 발광 물질을 배치하고 발광 물질에 특정 방향으로 전계를 형성하면, 무기 발광 다이오드가 특정 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
제6 절연층(520)은 발광 소자(350) 상에 배치되어, 발광 소자(350)를 보호하고 화소 전극(330)과 공통 전극(340) 사이에서 발광 소자(350)를 고정시킬 수 있다. 도 2에서는 도시되지 않았으나, 발광 소자(350)의 외면에도 제6 절연층(520)이 배치되어 발광 소자(350)를 고정시킬 수 있다. 제6 절연층(520)은 발광 소자(350)의 외면 중 일부 영역에 배치되되, 발광 소자(350)의 양 측면은 노출되도록 배치될 수 있다. 즉, 제6 절연층(520)의 길이가 발광 소자(350)보다 짧아서, 제6 절연층(520)은 발광 소자(350)의 상기 양 측면보다 내측으로 함몰될 수 있다. 이에 따라, 제5 절연층(510), 발광 소자(350) 및 제6 절연층(520)은 측면이 계단식으로 적층될 수 있다. 이 경우 제5 절연층(510)과 같이, 제6 절연층(520)이 배치됨으로써 제1 접촉 전극(360)과 제2 접촉 전극(370)은 발광 소자(350)의 측면에서 원활하게 접촉이 이루어질 수 있다.
다만, 이에 제한되지 않으며, 제6 절연층(520)의 길이와 발광 소자(350)의 길이가 일치하여 양 측부들이 정렬될 수 있다. 뿐만 아니라, 제6 절연층(520)이 제5 절연층(510)과 동시에 패터닝되는 경우, 제6 절연층(520)은 발광 소자(350) 및 제5 절연층(510)과 각 양 측부들이 정렬될 수도 있다.
한편, 제6 절연층(520)은 후술할 바와 같이, 절연성 무기물을 포함할 수 있다. 이에 따라, 마스크 공정을 통해 형성되는 제6 절연층(520)은 발광 소자(350)의 상부면, 외주면 및 발광 소자(350)와 인접한 영역에서 무기물 결정의 결함(seam)이 형성될 수 있다. 발광 소자(350)와 무기물층이 접하는 영역에서 상기 결함이 형성되는 경우, 이후에 수행되는 마스크 공정시 결함에서 무기물층이 과하게 식각되거나 경우에 따라 접촉된 재료들이 분리될 수도 있다. 또한, 발광 소자(350)와 제4 절연층(310) 사이에 공극(G)이 형성될 수도 있다.
또한, 무기물층을 증착하는 경우, 박막도포성(Step-coverage)이 불량하여 발광 소자(350) 상에 제6 절연층(520)이 불균일하게 형성될 수 있다. 특히, 제1 접촉 전극(360)과 제2 접촉 전극(370)을 형성할 때도, 박막도포성이 불량할 경우 접촉 전극 재료가 끊어지고, 발광 소자(350)가 전기적으로 단선될 수 있다.
이에, 일 실시예에 따른 표시 장치(10)는 제6 절연층(520) 상에 제7 절연층(530)이 배치된다. 도 2에서는 제7 절연층(530)의 단면이 제6 절연층(520)의 단면 상에 배치되는 형태를 도시하고 있으나, 제7 절연층(530)은 제6 절연층(520)의 외면을 커버하도록 배치될 수 있다. 다만, 제6 절연층(520) 상부면의 적어도 일부가 노출될수 있도록, 제7 절연층(530)은 제6 절연층(520)의 일 측면으로부터 함몰되도록 배치될 수 있다. 이에 따라, 제1 접촉 전극(360)과 제2 접촉 전극(370)이 발광 소자(350)와 접촉할 수 있다.
제7 절연층(530)은 제6 절연층(520)과 같은 무기물층에 형성될 수 있는 결함(seam)이나 발광 소자(350)의 하부에 형성되는 공극을 충진할 수 있다. 이에 따라 제6 절연층(520)의 박막도포성의 불량을 해소하고 접촉 전극 재료가 끊어지는 문제를 방지할 수 있다. 또한, 제7 절연층(530)에 의해 제6 절연층(520)이 평탄화될 수 있다. 제7 절연층(530)에 의해 제6 절연층(520)의 상부면이 평탄화되면, 제1 접촉 전극(360)과 제2 접촉 전극(370)을 형성하는 공정을 비교적 원활하게 수행할 수도 있다. 이에 대한 자세한 설명은 후술하기로 한다.
제7 절연층(530)은 제6 절연층(520)의 상부면에 배치되되, 적어도 일부는 제6 절연층(520)의 단면상 일 측면을 덮도록 배치될 수 있다. 즉, 제6 절연층(520)은 일 측면은 제7 절연층(530)과 접촉하여 보호되고, 타 측부는 노출되어 다른 부재들, 예컨대 제2 접촉 전극(370)과 접촉될 수 있다.
또한, 제6 절연층(520)을 덮도록 배치되는 제7 절연층(530)의 적어도 일부는 발광 소자(350)의 하면에 형성될 수 있는 공간에 충진될 수 있다. 양 측부를 기준으로 길이방향에 대해 중앙으로 함몰될 수 있다. 즉, 제7 절연층(530)의 길이는 발광 소자(350)보다 짧아서 발광 소자(350)와 제7 절연층(530)은 계단형으로 적층될 수 있다.
다만, 제7 절연층(530)과 제6 절연층(520)의 구조는 도 2에 도시된 구조로 제한되지 않는다. 몇몇 실시예에 따르면, 제7 절연층(530)과 제6 절연층(520)의 양 측면은 서로 평행하게 동일한 형상을 가질 수도 있다. 이에 대한 보다 상세한 설명은 다른 실시예들을 참조하여 후술하기로 한다.
제7 절연층(530) 상에는 화소 전극(330) 상에 배치되되 제7 절연층(530)의 적어도 일부와 중첩되는 제1 접촉 전극(360), 공통 전극(340) 상에 배치되되 제1 접촉 전극(360)과 이격되어 배치되도, 제7 절연층(530)의 적어도 일부와 접촉되는 제2 접촉 전극(370)을 포함할 수 있다.
제1 접촉 전극(360)과 제2 접촉 전극(370)은 각각 화소 전극(330)과 공통 전극(340)의 상부면에 배치될 수 있다. 구체적으로, 제1 접촉 전극(360)과 제2 접촉 전극(370)은 화소 전극(330)과 공통 전극(340)의 상부면에서 각각 제1 전극층(332) 및 제2 전극층(342)과 접촉할 수 있다. 제1 접촉 전극(360)과 제2 접촉 전극(370)은 발광 소자(350)의 제1 반도체층(351) 및 제2 반도체층(352)에 각각 접촉될 수 있다. 이에 따라, 제1 접촉 전극(360) 및 제2 접촉 전극(370)은 제1 전극층(332) 및 제2 전극층(342)에 인가된 전기 신호를 발광 소자(350)에 전달할 수 있다.
제1 접촉 전극(360)은 화소 전극(330) 상에서 이를 커버하도록 배치되되, 하면이 부분적으로 발광 소자(350) 및 제7 절연층(530)과 접촉할 수 있다. 제1 접촉 전극(360)의 공통 전극(340)이 배치된 방향의 일 단부는 제7 절연층(530) 상에 배치된다. 제2 접촉 전극(370)은 공통 전극(340) 상에서 이를 커버하도록 배치되되, 하면이 부분적으로 발광 소자(350), 제7 절연층(530) 및 제8 절연층(540)과 접촉할 수 있다. 제2 접촉 전극(370)의 화소 전극(330)이 배치된 방향의 일 단부는 제8 절연층(540) 상에 배치된다.
제1 접촉 전극(360)과 제2 접촉 전극(370)은 제7 절연층(530) 또는 제8 절연층(540) 상에서 서로 이격되어 배치될 수 있다. 즉, 제1 접촉 전극(360)과 제2 접촉 전극(370)은 발광 소자(350)와 제7 절연층(530) 또는 제8 절연층(540)에 함께 접촉되나, 제7 절연층(530) 상에서는 서로 이격되어 연결되지 않을 수 있다. 이로 인해 제1 접촉 전극(360)과 제2 접촉 전극(370)이 제1 박막 트랜지스터(120)와 전원 배선(161)에서 서로 다른 전원을 인가받을 수 있다. 일 예로, 제1 접촉 전극(360)은 제1 박막 트랜지스터(120)에서 화소 전극(330)으로 인가되는 구동 전압을, 제2 접촉 전극(370)은 전원 배선(161)에서 공통 전극(340)으로 인가되는 전원 전압을 인가받을 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 접촉 전극(360)과 제2 접촉 전극(370)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
또한, 제1 접촉 전극(360)과 제2 접촉 전극(370)은 제1 전극층(332) 및 제2 전극층(342)과 동일한 물질을 포함할 수 있다. 제1 접촉 전극(360)과 제2 접촉 전극(370)은 제1 전극층(332) 및 제2 전극층(342)에 컨택될 수 있도록, 제1 전극층(332) 및 제2 전극층(342) 상에서 실질적으로 동일한 패턴으로 배치될 수 있다. 제1 전극층(332) 및 제2 전극층(342)에 컨택되는 제1 접촉 전극(360)과 제2 접촉 전극(370)은 제1 전극층(332) 및 제2 전극층(342)으로 인가되는 전기 신호를 전달받아 발광 소자(350)로 전달할 수 있다.
제8 절연층(540)은 제1 접촉 전극(360)의 상부에 배치되어, 제1 접촉 전극(360)과 제2 접촉 전극(370)을 전기적으로 상호 절연시킬 수 있다. 제8 절연층(540)은 제1 접촉 전극(360)을 덮도록 배치되되, 발광 소자(350)가 제2 접촉 전극(370)과 연결될 수 있도록 발광 소자(350)의 일부 영역에는 중첩되지 않도록 배치될 수 있다. 제8 절연층(540)은 제7 절연층(530)의 상부면에서 제1 접촉 전극(360) 및 제7 절연층(530)과 부분적으로 접촉할 수 있다. 제8 절연층(540)은 제7 절연층(530)의 상부면에서 제1 접촉 전극(360)의 일 단부를 커버하도록 배치될 수 있다. 이에 따라 제8 절연층(540)은 제1 접촉 전극(360)을 보호함과 동시에, 제2 접촉 전극(370)과 전기적으로 절연시킬 수 있다.
제8 절연층(540)의 공통 전극(340)이 배치된 방향의 일 단부는 제7 절연층(530)을 커버하도록 배치되고, 제6 절연층(520)의 일 측면과 정렬될 수 있다.
한편, 후술할 몇몇 실시예에서, 표시 장치(10)는 제8 절연층(540)이 생략될 수도 있다. 이에 따라, 제1 접촉 전극(360)과 제2 접촉 전극(370)은 실질적으로 동일한 평면상에 배치될 수 있고, 후술할 패시베이션층(550)에 의해 제1 접촉 전극(360)과 제2 접촉 전극(370)은 전기적으로 상호 절연될 수 있다. 이에 대한 상세한 설명은 다른 실시예들이 참조된다.
패시베이션층(550)은 제8 절연층(540) 및 제2 접촉 전극(370)의 상부에 형성되어, 외부 환경에 대하여 제4 절연층(310) 상에 배치되는 부재들을 보호하는 기능을 할 수 있다. 제1 접촉 전극(360)과 제2 접촉 전극(370)이 노출될 경우, 전극 손상에 의해 접촉 전극 재료의 단선 문제가 발생할 수 있기 때문에, 패시베이션층(550)으로 이들을 커버할 수 있다. 즉, 패시베이션층(550)은 화소 전극(330), 공통 전극(340), 발광 소자(350) 등을 커버하도록 배치될 수 있다. 또한, 상술한 바와 같이, 제8 절연층(540)이 생략되는 경우, 패시베이션층(550)은 제1 접촉 전극(360)과 제2 접촉 전극(370)의 상부에 형성될 수 있다. 이 경우, 패시베이션층(550)은 제1 접촉 전극(360)과 제2 접촉 전극(370)을 전기적으로 상호 절연시킬 수도 있다.
상술한 제5 절연층(510), 제6 절연층(520), 제8 절연층(540) 및 패시베이션층(550) 각각은 무기물 절연성 물질을 포함할 수 있다. 예를 들어, 제5 절연층(510), 제6 절연층(520), 제8 절연층(540) 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 물질을 포함할 수 있다. 제5 절연층(510), 제6 절연층(520), 제8 절연층(540) 및 패시베이션층(550)은 동일한 물질로 이루어질 수도 있지만, 서로 다른 물질로 이루어질 수도 있다. 기타, 제5 절연층(510), 제6 절연층(520), 제8 절연층(540) 및 패시베이션층(550)에 절연성을 부여하는 다양한 물질이 적용가능하다.
한편, 제5 절연층(510), 제8 절연층(540) 및 패시베이션층(550)은 제7 절연층(530)과 같은 유기 절연 물질을 더 포함할 수도 있다. 다만, 이에 제한되지 않는다. 제7 절연층(530)에 포함되는 유기 절연 물질은 발광 소자 용액(S)의 특성에 영향을 주지 않는 범위내의 것이라면 특별히 제한되지 않는다. 일 예로, 상기 유기 절연 물질은 에폭시(Epoxy)계 수지, 카토(cardo)계 수지, 폴리이미드(Polyimide)계 수지, 아크릴계 수지, 실록산(Siloxane)계 수지 및 실세스퀴옥산(Silsesquioxane)계 수지로 이루어진 군에서 선택된 적어도 어느 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
이상과 같이, 일 실시예에 따른 표시 장치(10)는 화소 전극(330)과 공통 전극(340)을 포함하고, 화소 전극(330)과 공통 전극(340) 사이에 배치되는 발광 소자(350)를 포함할 수 있다. 발광 소자(350)는 제1 접촉 전극(360)과 제2 접촉 전극(370)으로부터 전기 신호를 받아 특정 파장대의 광을 방출할 수 있다. 다만, 제1 접촉 전극(360)과 제2 접촉 전극(370)을 패터닝하는 공정에서, 발광 소자(350) 주변의 무기물 결정의 결함이나, 발광 소자(350) 하부에 공극이 생길 수도 있다. 이에 제7 절연층(530)을 포함하여 유기 절연 물질로 상기 결함이나 공극들을 충진시킴으로서 발광 소자(350)와 제1 접촉 전극(360) 및 제2 접촉 전극(370)과의 접촉 재료 단선이나 공극에 따른 쇼트(short)불량 등을 방지할 수 있다.
한편, 발광 소자(350)는 기판상에서 에픽택셜(Epitaxial) 성장법에 의해 제조될 수 있다. 기판상에 반도체층을 형성하기 위한 시드 결정(Seed crystal)층을 형성하고, 원하는 반도체 재료를 증착시켜 성장시킬 수 있다. 이하, 도 3 내지 도 5를 참조하여 다양한 실시예들에 따른 발광 소자(350)의 구조에 대하여 상세히 설명하기로 한다.
도 3은 일 실시예에 따른 발광 소자의 개략도이다. 도 4 및 도 5는 다른 실시예들에 따른 발광 소자의 개략도이다.
도 3을 참조하면, 발광 소자(350)는 복수의 반도체층(351, 352) 및 상기 복수의 반도체층(351, 352) 사이에 배치되는 활성물질층(353)을 포함할 수 있다. 화소 전극(330) 및 공통 전극(340)으로부터 인가되는 전기 신호는 복수의 반도체층(351, 352)을 통해 활성물질층(353)으로 전달되어 광을 방출할 수 있다.
구체적으로, 발광 소자(350)는 제1 반도체층(351), 제2 반도체층(352), 제1 반도체층(351)과 제2 반도체층(352) 사이에 배치되는 활성물질층(353) 및 절연성 물질층(358)을 포함할 수 있다. 도 4의 발광 소자(350)는 제1 반도체층(351), 활성물질층(353) 및 제2 반도체층(352)이 길이방향으로 순차적으로 적층된 구조를 예시한다.
제1 반도체층(351)은 n형 반도체층일 수 있다. 일 예로, 발광 소자(350)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(351)은 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, n형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(351)은 제1 도전성 도펀트가 도핑될 수 있으며, 일 예로 제1 도전성 도펀트는 Si, Ge, Sn 등일 수 있다. 제1 반도체층(351)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(352)은 p형 반도체층일 수 있다. 일 예로, 발광 소자(350)가 청색 파장대의 광을 방출하는 경우, 제2 반도체층(352)은 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, p형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(352)은 제2 도전성 도펀트가 도핑될 수 있으며, 일 예로 제2 도전성 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 제2 반도체층(352)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성물질층(353)은 제1 반도체층(351) 및 제2 반도체층(352) 사이에 배치되며, 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 활성물질층(353)은 밴드갭(Band gap) 에너지가 큰 종류 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있다.
활성물질층(353)은 제1 반도체층(351) 및 제2 반도체층(352)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성물질층(353)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlInGaN 등의 물질을 포함할 수 있으며, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 이에 따라, 활성물질층(353)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성물질층(353)의 길이는 0.05㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성물질층(353)에서 방출되는 광은 발광 소자(350)의 길이방향 외부면 뿐만 아니다, 양 측면으로 방출될 수 있다. 즉, 활성물질층(353)에서 방출되는 광은 일 방향으로 방향성이 제한되지 않는다.
절연성 물질층(358)은 발광 소자(350)의 외부에 형성되어 발광 소자(350)를 보호할 수 있다. 일 예로, 절연성 물질층(358)은 발광 소자(350)의 측면부를 둘러싸도록 형성되어, 발광 소자(350)의 길이방향의 양 단부, 예를 들어 제1 반도체층(351) 및 제2 반도체층(352)이 배치된 양 단부에는 형성되지 않을 수 있다. 다만, 이에 제한되지는 않는다. 절연성 물질층(358)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성물질층(353)이 화소 전극(330) 또는 공통 전극(340)과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연성 물질층(358)은 활성물질층(353)을 포함하여 발광 소자(350)의 외부면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
절연성 물질층(358)의 두께는 0.5 ㎛ 내지 1.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(350)는 원통형일 수 있다. 다만, 발광 소자(350)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다양한 형태를 가질 수 있다. 발광 소자(350)는 길이가 1㎛ 내지 10㎛ 또는 2㎛ 내지 5㎛의 범위를 가질 수 있으며, 바람직하게는 4㎛ 내외의 길이를 가질 수 있다. 또한, 발광 소자(350)의 직경은 400nm 내지 700nm의 범위를 가질 수 있으며, 바람직하게는 500nm 내외의 두께를 가질 수 있다.
한편, 도 4 및 도 5를 참조하면, 발광 소자(350', 350")는 제1 반도체층(351) 및 제2 반도체층(352)이 배치되는 양 측면 중 적어도 어느 하나에 전극 물질층(356, 357)을 더 포함할 수도 있다.
도 4의 발광 소자(350')는 제2 반도체층(352)에 전극 물질층(356, 357)을 더 포함하는 경우를 예시한다. 그리고, 도 5의 발광 소자(350")는 제1 반도체층(351)과 제2 반도체층(352)에 각각 전극 물질층(356, 357)을 더 포함하는 경우를 예시한다. 설명의 편의를 위해 제1 반도체층(351)이 배치된 일 측면에 형성되는 전극층을 제1 전극 물질층(356), 제2 반도체층(352)이 배치된 타 측면에 형성되는 전극층을 제2 전극 물질층(357)이라 지칭한다. 다만, 이에 제한되는 것은 아니며, 임의의 전극층을 제1 전극층이라 지칭할 수도 있다.
다른 실시예들에 따른 발광 소자(350', 350")는 제1 전극 물질층(356) 및 제2 전극 물질층(357) 중 적어도 어느 하나를 포함할 수 있으며, 이 경우, 절연성 물질층(358)은 길이방향으로 연장되어 제1 전극 물질층(356) 및 제2 전극 물질층(357)을 커버할 수 있도록 형성될 수 있다. 다만, 이에 제한되지 않고 절연성 물질층(358)은 제1 반도체층(351), 활성물질층(353) 및 제2 반도체층(352)만 커버하거나, 전극 물질층(356, 357) 외면의 일부만 커버하여 제1 전극 물질층(356) 및 제2 전극 물질층(357)의 일부 외면이 노출될 수도 있다.
제1 전극 물질층(356) 및 제2 전극 물질층(357)은 오믹(ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 제1 전극 물질층(356)과 제2 전극 물질층(357)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 제1 전극 물질층(356) 및 제2 전극 물질층(357)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au) 및 은(Ag) 중에서 적어도 어느 하나를 포함할 수 있다. 제1 전극 물질층(356) 및 제2 전극 물질층(357)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
이하에서는, 도 6 내지 도 17을 참조하여, 일 실시예에 따른 표시 장치(10)의 제조 방법에 대하여 설명한다. 도 6 내지 도 17은 도 2의 표시 장치(10)를 제조하는 방법에 대하여 도시한다.
또한, 제4 절연층(310) 상에 배치되는 부재들, 예를 들어 격벽(410), 화소 전극(330) 공통 전극(340), 제1 접촉 전극(360), 제2 접촉 전극(370) 및 복수의 절연층들은 통상적으로 채용될 수 있는 마스크 공정에 의해 패터닝될 수 있다. 따라서, 이하에서는 각 부재들이 형성되는 마스크 공정에 대한 상세한 설명은 생략하고 설명하기로 한다.
도 6 내지 도 17은 일 실시예에 따른 표시 장치를 제조 방법을 나타내는 개략적인 순서를 도시하는 단면도이다.
먼저, 도 6을 참조하면, 제4 절연층(310), 제4 절연층(310) 상에 서로 이격되어 배치되는 제1 격벽(411) 및 제2 격벽(412), 제1 격벽(411)과 제2 격벽(412)의 상부에 각각 배치된 제1 반사층(331) 및 제2 반사층(341), 제1 반사층(331) 및 제2 반사층(341) 상부에 각각 배치된 제1 전극층(332) 및 제2 전극층(342)을 포함하는 제1 기판층(600)을 준비한다. 제1 기판층(600)의 제4 절연층(310)의 하부에는 상술한 바와 같이 제1 박막 트랜지스터(120), 제2 박막 트랜지스터(140) 및 전원 배선(161)이 개제될 수 있다. 다만, 이하 도면에서는 상기 부재들은 도시하지 않기로 한다. 제4 절연층(310) 상에 배치되는 부재들의 구조, 배치 관계 등은 도 2를 참조하여 설명한 바와 같다. 이에 대한 상세한 설명은 생략하기로 한다.
다음으로, 도 7을 참조하면, 화소 전극(330)과 공통 전극(340)을 모두 커버하도록 제5 절연물층(511)을 형성한다. 제5 절연물층(511)은 후술할 바와 같이 패터닝되어 도 2의 제5 절연층(510)을 형성할 수 있다.
다음으로, 도 8을 참조하면, 제5 절연물층(511) 상에 화소 전극(330)과 공통 전극(340) 사이에 발광 소자(350)를 정렬시킨다. 발광 소자(350)를 화소 전극(330)과 공통 전극(340) 사이에 정렬하기 위해, 유전영동(Dielectrophoresis, DEP)법을 이용할 수 있다. 이에 대한 상세한 설명은 도 9 내지 도 11이 참조된다.
먼저 도 9를 참조하면, 복수의 발광 소자(350)를 포함하는 발광 소자 용액(S)을 표시 장치(10) 상에 로딩하여 발광 소자(350)를 화소 전극(330)과 공통 전극(340) 상에 전사시킬 수 있다. 발광 소자 용액(S)은 잉크 또는 페이스트 등의 제형을 가질 수 있으며, 아세톤, 물, 알코올 및 톨루엔 중 어느 하나 이상일 수 있다. 다만, 이에 제한되는 것은 아니며, 상온 또는 열에 의해 기화될 수 있는 물질인 경우 특별히 제한되지 않는다.
여기서, 발광 소자 용액(S)은 화소 격벽(420)과 접촉하게 되고, 발광 소자 용액(S)의 표면장력힘에 의해 반구형의 형태를 유지할 수 있다. 화소 격벽(420)은 도 1 및 도 2에서 도시하지 않았으나, 각 화소(PX)들을 구분하는 기능을 수행할 수도 있다. 발광 소자 용액(S)과 화소 격벽(420)이 접하는 영역은 발광 소자 용액(S)의 중심 방향으로 힘이 작용되고, 발광 소자 용액(S)이 화소 격벽(420)에서 흘러 넘치지 않을 수 있다. 이에 따라, 발광 소자(350)가 전사되면, 인접한 다른 화소(PX)로 발광 소자(350)가 이동하는 것을 방지할 수 있다.
발광 소자(350)가 전사되면, 교류 전원을 인가하여 유전영동법(DEP)을 이용하여 발광 소자(350)를 정렬시킨다.
구체적으로, 도 10을 참조하면, 화소 전극(330)과 공통 전극(340)에 전원(V)을 인가하여, 화소 전극(330)과 공통 전극(340) 사이에 전기장(E)을 형성한다. 전원(V)은 외부 공급원 또는 표시 장치(10)의 내부 전원일 수 있다. 전원(V)은 소정의 진폭과 주기를 가진 교류 전원 또는 직류 전원일 수 있다. 직류 전원은 화소 전극(330)과 공통 전극(340)에 반복적으로 인가함으로써 소정의 진폭과 주기를 갖는 전원을 구현할 수도 있다.
화소 전극(330)과 공통 전극(340)에 전원이 인가되면 화소 전극(330)과 공통 전극(340)에 부여된 전기적 극성에 의한 전위차가 발생하여 전기장(E)이 형성된다. 불균일한 전기장(E)하에서 발광 소자(350)에 쌍 극성이 유도되고, 발광 소자(350)는 유전영동힘(Dielectrophoretic Force, DEP Force)에 의해 전기장(E)의 기울기가 큰 쪽 또는 작은 쪽으로 힘을 받게 된다. 발광 소자(350)는 DEP 힘에 의해 화소 전극(330)과 공통 전극(340) 사이에 자기 정렬될 수 있다.
발광 소자(350)를 정렬시킨 뒤, 발광 소자 용액(S)을 상온 또는 열에 의해 기화시켜 제거함으로써 도 11에 도시된 바와 같이 화소 전극(330)과 공통 전극(340) 사이에 발광 소자(350)를 배치할 수 있다.
한편, 발광 소자 용액(S)에는 적어도 한 종의 발광 소자(350)를 포함할 수 있다. 표시 장치(10)의 각 화소(PX)에 서로 다른 색의 발광 소자(350)를 정렬시키기 위해, 발광 소자 용액(S)은 다양한 색의 광을 방출하는 발광 소자(350)를 포함할 수 있다. 또한, 발광 소자 용액(S)에 서로 다른 색의 광의 방출하는 발광 소자(350)가 혼합될 수도 있다. 다만, 이에 제한되는 것은 아니다.
다음으로, 도 12를 참조하면, 제5 절연물층(511)과 발광 소자(350)의 상부를 커버하도록 제6 절연물층(521)을 형성하여 제2 기판층(700)을 형성한다. 제6 절연물층(521)은 제5 절연물층(511)과 같이 마스크 공정에 의해 패터닝되어 최종적으로 제6 절연층(520)을 형성할 수 있다.
다음으로, 도 13 및 도 14를 참조하면, 화소 전극(330)이 외부로 노출되도록 제5 절연물층(511)과 제6 절연물층(521)의 일부 영역을 패터닝하고, 부분적으로 패터닝된 제6 절연물층(521) 상에 제7 절연층(530)을 패터닝한다. 제7 절연층(530)은 제6 절연물층(521)의 상부면 일부와, 제6 절연물층(521)의 화소 전극(330)이 배치된 방향으로 노출된 일 측부를 커버하도록 패터닝될 수 있다.
제6 절연물층(521) 상에 형성되는 제7 절연층(530)은 발광 소자(350)의 하부에 형성되는 공극을 채울 수 있다. 제7 절연층(530)은 발광 소자(350)의 하면과 제5 절연층(510)의 이격 공간에 제7 절연층(530)과 동일한 물질로 이루어진 유기 충전 물질이 부분적으로 충진될 수 있다. 유기물은 무기물에 비해 원활한 확산이 가능하다. 이에 따라 제7 절연층(530)을 형성할 때, 유기물은 발광 소자(350)의 하부에 형성되는 공극과 제6 절연물층(521) 결정의 결함(seam)에 유기물이 확산되어 충진될 수 있다. 또한, 제7 절연층(530)에 의해 제6 절연물층(521)을 부분적으로 평탄화할 수 있다. 제6 절연물층(521)이 평탄화되면 이후의 패터닝 공정에서 형성되는 부재들, 예를 들어 제1 접촉 전극(360)과 제2 접촉 전극(370)의 적층이 원활하게 수행될 수 있다.
이후, 화소 전극(330)의 상부를 노출시키기 위해 패터닝되는 공정은 제6 절연층(520)과 제7 절연층(530)을 건식 식각하여 수행될 수 있다.
다음으로, 도 15를 참조하면, 화소 전극(330) 상에 제1 접촉 전극(360)을 패터닝한다. 제1 접촉 전극(360)은 화소 전극(330)을 커버하도록 형성되되, 일부 영역은 발광 소자(350) 및 제7 절연층(530)과 접촉할 수 있다.
다음으로, 도 16을 참조하면, 제1 접촉 전극(360)을 커버하되, 공통 전극(340)이 노출되도록 제8 절연층(540)을 패터닝한다. 제8 절연층(540)은 제1 접촉 전극(360)의 공통 전극(340)이 배치된 방향의 일 단부를 커버하며, 제7 절연층(530)의 공통 전극(340)이 배치된 방향의 일 측면을 커버할 수 있다.
다음으로, 도 17을 참조하면, 공통 전극(340)의 상부면에 제2 접촉 전극(370)을 패터닝한다. 제2 접촉 전극(370)은 공통 전극(340), 발광 소자(350), 제6 절연층(520), 제7 절연층(530) 및 제8 절연층(540)과 부분적으로 접촉될 수 있다. 제8 절연층(540) 상부의 일부 영역까지 제2 접촉 전극(370)이 형성될 수 있다. 이에 따라, 제2 접촉 전극(370)은 제8 절연층(540)에 의해 제1 접촉 전극(360)과 전기적으로 절연될 수 있다.
마지막으로 제8 절연층(540)과 제2 접촉 전극(370)을 커버하도록 패시베이션층(550)을 형성한다. 상기와 같은 일련의 공정을 통해, 일 실시예에 따른 표시 장치(10)를 제조할 수 있다.
한편, 제7 절연층(530)의 유기물은 발광 소자(350) 하부의 공극이나 무기물 결정의 결함을 충진할 수 있다. 발광 소자(350)를 고정하는 제6 절연층(520)만 형성된 경우, 상기 공극이나 결함이 이후의 패터닝 공정에 의해 손상될 수 있고, 발광 소자(350)와 접촉 전극들(360, 370)과의 접촉시, 재료의 단선 문제가 생길 수 있다. 이하에서는, 도 18 내지 도 21을 참조하여 제7 절연층(530)의 유기물이 충진된 형태에 대하여 자세히 설명하기로 한다.
도 18 및 도 19는 일 비교예에 따른 표시 장치의 발광 소자 상에 제6 절연층 또는 제1 접촉 전극이 형성된 상태를 개략적으로 도시하는 단면도이다.
먼저, 도 18을 참조하면, 발광 소자(350)가 제5 절연층(510') 상에 배치되고, 제6 절연층(520')이 발광 소자(350)의 외면을 커버하도록 배치되는 경우, 발광 소자(350)의 하부에 공극(G)이 형성될 수 있다. 또한, 무기물을 포함하는 제6 절연층(520')은 박막도포성이 불량하기 때문에 발광 소자(350)의 하부면 중 제5 절연층(510')과 이격된 공간에서 부분적으로 빈 공간이 형성될 수 있다. 발광 소자(350)의 주변에 배치되는 제5 절연층(510') 및 제6 절연층(520')에서 도 18에 도시된 바와 같이 공극(G)이나 무기물 결정의 결함이 형성되는 경우, 이후의 패터닝 공정에서 발광 소자(350)에 손상이 생길 수 있다.
도 19를 참조하면, 발광 소자(350)의 일부가 제6 절연층(520)이 패터닝 되어 제거되고, 그 영역 상에 제1 접촉 전극(360')이 패터닝되는 경우, 제1 접촉 전극(360')의 재료의 단선이 생길 수 있다. 이에 따라 발광 소자(350)를 포함하는 화소의 불량이 발생할 수 있으며, 공극(G)의 의한 쇼트 불량이 생길 수 있다.
반면에, 제7 절연층(530)을 더 포함하는 경우, 발광 소자(350) 주변의 무기물층에 생길수 있는 공극(G)이나 결정의 결함이 충진되어, 제1 접촉 전극(360)의 박막도포성이 개선될 수 있다.
발광 소자(350)가 원통형 형상을 가질 경우, 발광 소자(350)의 하면의 일부는 제5 절연층(510)과 직접 접할 수 있다. 일 실시예에 따른 표시 장치(10)는 발광 소자(350)의 하면은 적어도 부분적으로 제5 절연층(510)과 이격되어 대향하고, 발광 소자(350)의 하면과 제5 절연층(510)의 상기 이격 공간에 상기 유기 절연층과 동일한 물질로 이루어진 유기 충전 물질이 부분적으로 충진될 수 있다. 이에 대한 상세한 설명은 도 20 및 도 21이 참조된다.
도 20 및 도 21은 일 실시예에 따른 표시 장치의 발광 소자 상에 제6 절연층 또는 제1 접촉 전극이 이 형성된 상태를 개략적으로 도시하는 단면도이다.
먼저, 도 20을 참조하면, 발광 소자(350)의 하면에 제5 절연층(510)과 일부 이격되어 형성되는 영역에 제7 절연층(530)과 동일한 유기 충전 물질이 일부 배치될 수 있다. 또한, 발광 소자(350)의 하부에 형성될 수 있는 공극(G)에도 상기의 유기 물질이 충진될 수 있다. 그리고, 도 21을 참조하면, 도 20에 도시된 바와 같이 발광 소자(350)의 하면에 제5 절연층(510)과 일부 이격되어 형성된 영역이 상기 유기 물질이 충진되어, 제1 접촉 전극(360)의 박막도포성이 개선된 것을 알 수 있다. 즉, 제1 접촉 전극(360)은 유기 충전 물질과 부분적으로 접촉할 수 있다. 이에 따라, 표시 장치(10)의 제조시 발광 소자(350)의 접촉 재료의 단선 문제나 발광 소자(350)의 쇼트 불량을 방지할 수 있다.
도 22 및 도 23은 도 18 및 도 21의 단면을 나타내는 주사전자현미경(Scanning electron microscope, SEM) 사진이다.
도 22를 참조하면, 제6 절연층(520)만이 형성된 발광 소자(350)는 제5 절연층(510) 사이에 공극이 형성된 것을 알 수 있다. 이에 따라, 추가적인 마스크 공정에서 발광 소자(350)가 손상되거나 접촉 전극의 재료가 끊어질 수도 있다. 또한, 발광 소자(350)의 외주면을 따라 제6 절연층(520)이 형성되기 때문에, 제6 절연층(520)의 상부면은 평탄하지 않을 수 있다. 예를 들어 도 18에 도시된 바와 같이, 발광 소자(350)의 단면이 원형인 경우, 제6 절연층(520)도 단면이 원형으로 곡률을 가질 수 있다. 이에 따라, 제6 절연층(520) 상에 배치될 수 있는 제1 접촉 전극(360)이나 제2 접촉 전극(370)이 불균일하게 배치되고, 발광 소자(350)와 접촉시 불량이 생길 수도 있다.
반면에, 제6 절연층(520) 상에 제7 절연층(530)이 배치되는 경우, 제7 절연층(530)의 유기물 확산에 의해 발광 소자(350) 하부의 공극을 충진할 수 있고, 무기물 결정계면의 결함(seam)이나 박막도포성의 불량을 개선시킬 수 있다. 또한, 제7 절연층(530)은 제6 절연층(520)의 상부면을 평탄화 할 수 있기 때문에, 추가적인 마스크 공정이 원활하게 수행될 수 있다.
도 23을 참조하면, 도 22와 달리 제7 절연층(530)이 발광 소자(350)와 제5 절연층(510) 사이의 공극을 충진한 것을 알 수 있다. 또한, 제6 절연층(520) 상에 배치된 제7 절연층(530)에 의해 상부면이 평탄화된 것을 알 수 있다. 이에 따라 이후에 수행되는 제1 접촉 전극(360)과 제2 접촉 전극(370)이 형성되는 공정이 원활하게 수행되어 발광 소자(350)와 원활한 접촉이 이루어질 수 있다.
한편, 상술한 바와 같이, 제7 절연층(530)과 제6 절연층(520)은 다양한 구조를 형성할 수 있다. 이는, 제6 절연물층(521)과 제7 절연물층(531)을 패터닝 방법에 의해 달라질 수 있다. 이에 따라 제7 절연층(530) 상에 배치될 수 있는 부재들, 예를 들어 제1 접촉 전극(360), 제2 접촉 전극(370), 제8 절연층(540) 등의 구조들도 함께 달라질 수 있다. 몇몇 실시예에서, 제5 절연물층(511)과 제6 절연물층(521)의 화소 전극(330) 및 공통 전극(340)과 접촉하는 영역 각각을 동시에 패터닝할 경우, 제6 절연층(520)은 발광 소자(350)의 중심을 기준으로 좌우 대칭 구조를 가질 수 있다. 또한, 제7 절연물층(531)을 패터닝하는 단계에서도 제6 절연물층(521)과 동시에 수행하는 경우, 제6 절연층(520)과 제7 절연층(530)의 구조가 동일할 수도 있다. 즉, 특정 층을 형성한 후 식각 공정을 수행하는 방법에 따라 표시 장치(10)의 단면 구조가 달라질 수 있다. 이하에서는, 다른 실시예들에 따른 표시 장치와 그 제조 방법에 대하여 설명한다.
도 24는 다른 실시예에 따른 표시 장치의 단면도이다. 도 24의 표시 장치(10_1)는 도 2의 표시 장치(10)에 비해 제7 절연층(530_1), 제6 절연층(520_1) 및 제8 절연층(540_1)의 구조가 다른 것을 제외하고는 동일하다. 이하에서는 차이점에 대해서만 상세히 설명하기로 한다.
도 24의 표시 장치(10_1)는 제7 절연층(530_1)의 일 측면이 제6 절연층(520_1)의 일 측면과 정렬되고, 제7 절연층(530_1)의 타 측면은 제6 절연층(520_1)의 타 측면과 제8 절연층(540_1)의 일 측면과 정렬될 수 있다.
도 24를 참조하면, 제7 절연층(530_1)과 제6 절연층(520_1)은 각각 양 측면이 발광 소자(350)의 양 측면에 비해 내측으로 함몰되되, 제7 절연층(530_1)과 제6 절연층(520_1)의 양 측면은 서로 정렬될 수 있다.
화소 전극(330)을 노출시키는 공정을 수행할 때, 제7 절연층(530_1)과 제6 절연층(520_1)은 하나의 마스크 공정에서 함께 패터닝되어 화소 전극(330)이 배치된 방향의 일 측면이 서로 정렬될 수 있다. 또한, 공통 전극(340)을 노출시키는 공정에서, 제8 절연층(540_1)은 제7 절연층(530_1) 및 제6 절연층(520_1)과 함께 패터닝되어 상기 일 측면의 타 측면이 서로 정렬될 수 있다. 이에 따라, 화소 전극(330) 상에 배치되는 제1 접촉 전극(360_1)과 공통 전극(340) 상에 배치되는 제2 접촉 전극(370_1)은 각각 부분적으로 제6 절연층(520_1)과 접촉할 수 있다. 도 2의 표시 장치(10)와 달리, 도 24의 표시 장치(10_1)의 제1 접촉 전극(360_1)이 발광 소자(350)를 고정시키는 제6 절연층(520_1)과 발광 소자(350)의 하부에 형성될 수 있는 빈 영역을 채울 수 있는 제7 절연층(530_1)의 일 측면과 평행하게 접촉할 수 있다.
그리고, 제1 접촉 전극(360_1)과 제2 접촉 전극(370_1)은 각각 제7 절연층(530_1) 상에서 서로 이격되어 배치되고, 상기 이격된 공간에 제8 절연층(540_1)이 배치될 수 있다. 제8 절연층(540_1)은 제1 접촉 전극(360_1)의 일 측부를 커버하며, 제2 접촉 전극(370_2)과 전기적으로 절연시킬 수 있다.
또한, 도 24의 표시 장치(10_1)는 복수의 부재들을 동시에 패터닝하기 때문에 마스크 공정의 반복수를 줄일 수 있는 이점이 있다. 도 24의 표시 장치(10_1)의 제조방법에 대한 자세한 설명은 도 25 내지 도 29가 참조된다.
도 25 내지 도 29는 도 24의 표시 장치의 제조 방법 중 일부를 나타내는 순서도이다.
먼저, 도 25를 참조하면, 도 12의 제2 기판층(700)을 준비하고, 그 상부에 제7 절연물층(531_1)을 형성한다. 제2 기판층(700)의 구조나 형성 방법 등은 상술한 바와 동일하다. 제7 절연물층(531_1)은 제6 절연물층(521_2)을 커버하도록 배치될 수 있다. 도 2의 표시 장치(10)와 달리, 화소 전극(330)의 상부면을 노출시키기 전에, 제7 절연물층(531_1)을 먼저 형성한다.
다음으로 도 26을 참조하면, 화소 전극(330)을 노출시키기 위해 제7 절연물층(531_1)과 제6 절연물층(521_1)을 함께 패터닝한다. 이에 따라, 제7 절연물층(531_1)과 제6 절연물층(521_1)은 각각의 일 측면이 정렬될 수 있다.
다음으로, 도 27을 참조하면, 화소 전극(330)의 상부면에 제1 접촉 전극(360_1)을 형성한다. 제1 접촉 전극(360_1)은 제5 절연물층(511_1), 발광 소자(350), 제6 절연물층(521_1) 및 제7 절연물층(531_1)과 부분적으로 접촉될 수 있다. 제1 접촉 전극(360_1)의 일 측부는 제7 절연물층(531_1) 상부면 중, 발광 소자(350)와 중첩되는 영역에 배치될 수 있다. 이에 따라 후술할 바와 같이, 제8 절연물층(541_1)은 상기 제1 접촉 전극(360_1)의 상기 일 측부를 커버하도록 배치되며 제7 절연물층(531_1)과 접촉될 수 있다.
다음으로 도 28을 참조하면, 제1 접촉 전극(360_1)을 커버하는 제8 절연층(540_1)과, 제7 절연층(530_1), 제6 절연층(520_1) 및 제8 절연층(540_1)을 패터닝하여 공통 전극(340)이 노출시킨다. 공통 전극(340)을 노출시킬 때, 제8 절연층(540_1)은 제6 절연물층(521_1) 및 제7 절연물층(531_1)과 동시에 패터닝된다. 따라서, 제8 절연층(540_1)의 일 측면이 제7 절연층(530_1)과 제6 절연층(520_1)의 측면과 정렬될 수 있다. 또한, 상술한 바와 같이, 제1 접촉 전극(360_1)의 상기 일 측부가 제7 절연층(530_1)의 상부면에 배치되기 때문에, 제8 절연층(540_1)은 제1 접촉 전극(360_1)의 상기 일 측부를 커버할 수 있다.
다음으로, 도 29를 참조하면, 공통 전극(340)의 상부면에 제2 접촉 전극(370_1)을 형성하고, 이후 패시베이션층(550_1)을 형성하여 도 24의 표시 장치(10_1)를 제조할 수 있다. 본 단계들은 상술한 바와 동일하므로, 이에 대한 자세한 설명은 생략하기로 한다.
도 30은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 30의 표시 장치(10_2)는 도 2의 표시 장치(10)에 비해, 제8 절연층(540)이 생략되고 제1 접촉 전극(360_2)과 제2 접촉 전극(370_2)이 서로 이격되어 배치되되, 실질적으로 동일한 평면상에 배치될 수 있다. 제1 접촉 전극(360_2)과 제2 접촉 전극(370_2)이 이격된 공간에는 패시베이션층(550_2)이 배치되어, 제1 접촉 전극(360_2)과 제2 접촉 전극(370_2)을 전기적으로 상호 절연시킬 수 있다. 제7 절연층(530_2)은 제6 절연층(520_2)의 상부면과 양 측면을 커버하도록 배치된다. 즉, 제6 절연층(520_2)은 제7 절연층(530_2)의 양 측면보다 내측으로 함몰되어 배치되며, 외부로 노출되지 않는다. 이에 따라 제6 절연층(520_2)은 제1 접촉 전극(360_2) 및 제2 접촉 전극(370_2)과 접촉되지 않을 수 있다.
따라서, 도 30의 표시 장치(10_2)는 도 2의 표시 장치(10)에 비해 제8 절연층(540)이 생략되기 때문에, 제4 절연층(310) 상에 배치되는 부재들을 간소화할 수 있고, 이에 따라 표시 장치(10_2)의 두께가 얇아질 수도 있다. 또한, 발광 소자(350)를 기준으로 화소 전극(330)과 공통 전극(340)이 배치된 영역이 상호 대칭된 구조를 가질 수 있다. 도 30의 표시 장치(10_2)의 제조방법에 대한 상세한 설명은 도 31 내지 도 33이 참조된다.
도 31 내지 도 33은 도 30의 표시 장치의 제조 방법 중 일부를 나타내는 순서도이다.
먼저, 도 31을 참조하면, 도 12의 제1 기판층(600)을 준비하고, 화소 전극(330)과 공통 전극(340)이 동시에 노출되도록 제6 절연층(520_2)을 패터닝한다. 하나의 마스크 공정만을 수행하기 때문에, 패터닝된 제6 절연층(520_2)은 발광 소자(350)의 중심을 기준으로 대칭 구조를 가질 수 있다. 여기서, 화소 전극(330)과 공통 전극(340)은 상부면이 동시에 노출되도록 패터닝되므로, 후술할 제1 접촉 전극(360_2)과 제2 접촉 전극(370_2)도 실질적으로 동일한 평면상에 배치될 수 있다.
다음으로, 도 32를 참조하면, 제6 절연층(520_2)의 상부면과 양 측면을 커버하도록 제7 절연층(530_2)을 패터닝한다. 제6 절연층(520_2)은 화소 전극(330)과 공통 전극(340)이 노출될 때 동시에 패터닝되어, 양 측면이 각각 화소 전극(330)과 공통 전극(340)을 마주보도록 노출될 수 있다. 그리고, 제6 절연층(520_2)의 양 측면은 발광 소자(350)에 비해 내측으로 함몰되기 때문에, 제6 절연층(520_2) 상에 제7 절연층(530_2)을 패터닝할 경우, 상기 양 측면이 제7 절연층(530_2)에 의해 모두 커버될 수 있다. 이에 따라, 제6 절연층(520_2)은 외부로 노출되지 않을 수 있다.
또한, 제7 절연층(530_2)의 양 측면은 발광 소자(350)의 양 측면과 정렬될 수 있다. 다만, 이에 제한되는 것은 아니며, 몇몇 실시예에서, 제7 절연층(530_2)의 양 측면이 발광 소자(350)의 양 측면보다 내측으로 함몰되어 배치될 수도 있다.
다음으로, 도 32를 참조하면, 제1 접촉 전극(360_2)과 제2 접촉 전극(370_2)을 하나의 마스크 공정을 수행하여 동시에 패터닝한다. 여기서, 제1 접촉 전극(360_2)과 제2 접촉 전극(370_2)은 제7 절연층(530_2)의 상부면에서 서로 이격되도록 패터닝한다. 이에 따라, 제1 접촉 전극(360_2)과 제2 접촉 전극(370_2)의 서로 대향하는 방향의 각 일 측부들은 서로 마주보도록 노출된다. 제6 절연층(520_2)이 제7 절연층(530_2)에 의해 커버되어 노출되지 않기 때문에, 제1 접촉 전극(360_2)과 제2 접촉 전극(370_2)은 제7 절연층(530_2), 발광 소자(350) 및 제5 절연층(510_2) 과만 부분적으로 접촉한다.
마지막으로, 제1 접촉 전극(360_2), 제7 절연층(530_2) 및 제2 접촉 전극(370_2)을 커버하도록 패시베이션층(550_2)을 형성하여, 도 30의 표시 장치(10_2)를 제조할 수 있다. 패시베이션층(550_2)은 제7 절연층(530_2) 상에 제1 접촉 전극(360_2)과 제2 접촉 전극(370_2)이 이격된 영역에 배치되어 제7 절연층(530_2)과 부분저그올 접촉할 수 있다. 이와 동시에 제1 접촉 전극(360_2)과 제2 접촉 전극(370_2)의 노출된 상기 일 측부들을 보호하며, 전기적으로 상호 절연시킬 수 있다.
도 33은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 33의 표시 장치(10_3)는 도 30의 표시 장치(10_2)에 비해, 제7 절연층(530_3)의 양 측면이 제6 절연층(520_3)의 양 측면과 정렬되는 것을 제외하고는 동일하다. 이에 따라, 제6 절연층(520_3)은 양 측면이 외부로 노출되어, 각각 제1 접촉 전극(360_3) 및 제2 접촉 전극(370_3)과 접촉할 수 있다. 이하에서는 차이점에 대하여만 자세히 설명한다.
도 33의 표시 장치(10_3)는 제7 절연층(530_3)과 제6 절연층(520_3)이 하나의 마스크 공정에서 동시에 패터닝되어 형성된다. 즉, 화소 전극(330)과 공통 전극(340)을 노출시키기 전에, 제7 절연층(530_3)을 형성하고, 제6 절연층(520_3)과 제7 절연층(530_3)을 동시에 패터닝한다. 도 33의 표시 장치(10_3)의 제조방법에 대한 자세한 설명은 도 34 및 도 35가 참조된다.
도 34 및 도 35는 도 33의 표시 장치의 제조 방법 중 일부를 나타내는 순서도이다.
먼저, 도 34를 참조하면, 도 215의 제7 절연물층(531_2)이 형성된 제2 기판층(700)을 준비하고, 화소 전극(330)과 공통 전극(340)이 노출되도록 제7 절연층(530_3)과 제6 절연층(520_3)을 함께 패터닝한다. 이에 따라, 제6 절연층(520_3)과 제7 절연층(530_3)의 양 측면은 서로 정렬되되, 발광 소자(350)의 양 측면에 비해 내측으로 함몰될 수 있다. 다만, 도 32를 참조하여 상술한 바와 같이, 몇몇 실시예에서는 제7 절연층(530_3)과 제6 절연층(520_3)의 양 측면들은 발광 소자(350)의 양 측면과 정렬될 수도 있다. 본 발명의 실시예들이 이에 제한되는 것은 아니다.
다음으로 도 36을 참조하면, 노출된 화소 전극(330)과 공통 전극(340) 상부면에 각각 제1 접촉 전극(360_3)과 제2 접촉 전극(370_3)을 동시에 패터닝한다. 그리고, 제1 접촉 전극(360_3)과 제2 접촉 전극(370_3)을 커버하도록 패시배이션층(540_3)을 형성하여 도 30의 표시 장치(10_3)를 제조한다. 상기의 단계는 상술한 바와 동일하므로, 자세한 설명은 생략하기로 한다.
한편, 이상의 도면을 참조하여 설명한 바와 같이, 표시 장치(10)의 격벽(410)은 측면이 경사지고, 상면이 수평적으로 평평한 형상을 가진다. 격벽(410)의 상면과 양 측면은 서로 각지게 형성되어 실질적으로 사다리꼴 형상을 가질 수 있다. 다만, 이에 제한되는 것은 아니며, 격벽(410)은 다양한 구조를 가질 수 있으며, 일 예로 상면과 측면이 곡률을 가질 수도 있다.
도 37은 다른 실시예에 따른 표시 장치의 단면도이다.
도 37을 참조하면, 표시 장치(10)의 격벽(410)은 외주면이 곡률을 가지며 제4 절연층(310)으로부터 완만하게 돌출되도록 형성될 수 있다. 즉, 격벽(410)은 실질적으로 반 타원형의 형상을 가질 수 있다. 이에 따라, 격벽(410) 상에 배치되는 복수의 부재들, 예컨대 반사층(331, 341) 및 전극층(332, 342) 등이 패터닝될 때, 반사층(331, 341) 및 전극층(332, 342)에 포함된 재료들이 격벽(410) 상에서 원활하게 증착 또는 형성될 수 있다. 따라서, 표시 장치(10)의 제조시 발생할 수도 있는 재료의 단선이나 결함이 감소할 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
310: 절연기판층
330: 화소 전극 340: 공통 전극
350: 발광 소자
360, 370: 접촉 전극
410: 격벽
510: 제5 절연층 520: 제6 절연층 530: 제7 절연층
540: 제8 절연층 550: 패시베이션층

Claims (29)

  1. 제1 전극;
    상기 제1 전극과 대향하는 제2 전극;
    상기 제1 전극과 상기 제2 전극 상에 배치되고, 상기 제1 전극과 상기 제2 전극 사이에 위치하는 제1 절연층;
    상기 제1 절연층 상에 배치된 발광 소자;
    상기 발광 소자를 덮되, 상기 발광 소자의 양 단부를 노출하는 제1 패시베이션층;
    상기 제1 패시베이션층 상에 배치되는 유기 절연층;
    상기 제1 전극과 전기적으로 연결되고, 상기 유기 절연층 상에 배치되며 상기 제1 패시베이션층에 의해 노출된 상기 발광 소자의 제1 단부와 접촉하는 제1 접촉 전극; 및
    상기 제2 전극과 전기적으로 연결되고, 상기 유기 절연층 상에 배치되며 상기 제1 패시베이션층에 의해 노출된 상기 발광 소자의 제2 단부와 접촉하는 제2 접촉 전극을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 접촉 전극과 제2 접촉 전극은 서로 대향하며 이격되어 배치되고,
    상기 제1 접촉 전극과 제2 접촉 전극을 커버하되, 상기 제1 접촉 전극과 제2 접촉 전극의 서로 이격된 영역에 배치되는 제2 패시배이션층을 더 포함하는, 표시 장치.
  3. 제2 항에 있어서,
    상기 유기 절연층은 상기 제1 패시베이션층의 양 측면을 커버하도록 배치되는, 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 접촉 전극과 상기 제2 접촉 전극의 적어도 일부는 각각 상기 유기 절연층의 상면과 접촉하고,
    상기 제1 접촉 전극과 상기 제2 접촉 전극의 서로 대향하는 방향의 각 단부들은 상기 유기 절연층의 상면에 배치된, 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 접촉 전극과 상기 제2 접촉 전극은 실질적으로 동일한 평면상에 배치된, 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 접촉 전극과 상기 제2 접촉 전극이 각각 상기 유기 절연층의 측면과 접촉하는 면은 상기 제1 접촉 전극과 상기 제2 접촉 전극이 각각 발광 소자와 접촉하는 면과 정렬되는, 표시 장치.
  7. 제5 항에 있어서,
    상기 제1 접촉 전극과 상기 제2 접촉 전극이 각각 상기 유기 절연층의 측면과 접촉하는 면은 상기 제1 접촉 전극과 상기 제2 접촉 전극이 각각 발광 소자와 접촉하는 면보다 상기 발광 소자의 중심방향으로 함몰되는, 표시 장치.
  8. 제6 항 또는 제7 항에 있어서,
    상기 발광 소자의 하면은 적어도 부분적으로 상기 제1 절연층과 이격되어 대향하고,
    상기 발광 소자의 하면과 상기 제1 절연층의 상기 이격 공간에 상기 유기 절연층과 동일한 물질로 이루어진 유기 충전 물질이 부분적으로 충진되어 있는, 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 접촉 전극은 상기 유기 충전 물질과 부분적으로 접촉하는, 표시 장치.
  10. 제9 항에 있어서,
    상기 발광 소자는 원통형 형상을 갖고, 상기 발광 소자의 하면의 일부는 상기 제1 절연층과 직접 접하는, 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 접촉 전극의 상면을 커버하도록 배치되되, 상기 제2 접촉 전극의 하면과 접촉되는 제3 패시베이션층을 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제2 접촉 전극과 상기 제3 패시베이션층의 각 상면을 커버하도록 배치되는 제4 패시베이션층을 더 포함하는, 표시 장치.
  13. 제12 항에 있어서,
    상기 제2 접촉 전극의 상기 제1 접촉 전극과 대향하는 방향의 일 측부는 상기 제3 패시베이션층 상에 배치되고,
    상기 제1 접촉 전극의 상기 제2 접촉 전극과 대향하는 방향의 일 측부는 상기 제3 패시베이션층의 하부에 배치되는, 표시 장치.
  14. 제13 항에 있어서,
    상기 제3 패시베이션층의 상기 제2 접촉 전극과 접촉하는 일 측면은 상기 유기 절연층과 상기 제2 접촉 전극과 접촉하는 일 측면과 정렬되는, 표시 장치.
  15. 제14 항에 있어서,
    상기 발광 소자의 하면은 적어도 부분적으로 상기 제1 절연층과 이격되어 대향하고,
    상기 발광 소자의 하면과 상기 제1 절연층의 상기 이격 공간에 상기 유기 절연층과 동일한 물질로 이루어진 유기 충전 물질이 부분적으로 충진되어 있는, 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 접촉 전극은 상기 유기 충전 물질과 부분적으로 접촉하는, 표시 장치.
  17. 제16 항에 있어서,
    상기 발광 소자는 상기 제1 단부는 n형으로 도전된 반도체 물질을 포함하고, 상기 제2 단부는 p형으로 도전된 반도체 물질을 포함하며,
    상기 제1 단부 및 상기 제2 단부 사이에는 활성물질층이 배치된, 표시 장치.
  18. 제1 전극, 상기 제1 전극과 대향하는 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치되고, 상기 제1 전극과 상기 제2 전극 사이에 위치하는 제1 절연층, 및 상기 제1 절연층 상에 배치된 발광 소자가 배치된 기판을 제공하는 단계;
    상기 기판 상에 무기 절연층 및 유기 절연층을 순차적으로 형성하는 단계; 및
    상기 유기 절연층 및 상기 무기 절연층을 패터닝하여 상기 발광 소자를 덮되 상기 발광 소자의 제1 단부를 노출하는 유기 절연층 및 제1 패시베이션층을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 유기 절연층 및 상기 제1 패시베이션층을 형성하는 단계 후에, 상기 제1 전극과 전기적으로 연결되고 상기 유기 절연층 상에 배치되며 상기 제1 패시베이션층에 의해 노출된 상기 발광 소자의 제1 단부와 접촉하는 제1 접촉 전극을 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 제1 접촉 전극을 커버하도록 배치되되, 상기 유기 절연층의 상기 제2 전극에 대향하는 방향의 일 면을 커버하며, 상기 발광 소자의 제1 단부의 반대면인 제2 단부를 노출하는 제2 패시베이션층을 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  21. 제20 항에 있어서,
    상기 제2 전극과 전기적으로 연결되고, 상기 제2 패시베이션층 상에 배치되며, 상기 제2 패시베이션층에 의해 노출된 상기 발광 소자의 제2 단부와 접촉하는 제2 접촉 전극을 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  22. 제21 항에 있어서,
    상기 제2 접촉 전극과 상기 제2 패시베이션층을 커버하도록 배치되는 제3 패시베이션층을 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  23. 제22 항에 있어서,
    상기 발광 소자의 하면은 적어도 부분적으로 상기 제1 절연층과 이격되어 대향하고,
    상기 유기 절연층을 형성하는 단계는 상기 발광 소자의 하면과 상기 제1 절연층의 상기 이격 공간에 상기 유기 절연층과 동일한 물질로 이루어진 유기 충전 물질이 부분적으로 충진하는 단계를 포함하는, 표시 장치의 제조 방법.
  24. 제23 항에 있어서,
    상기 무기 절연층을 패터닝하는 단계는 상기 무기 절연층을 건식 식각하는 단계를 포함하는, 표시 장치의 제조 방법.
  25. 제18 항에 있어서,
    상기 유기 절연층 및 제1 패시베이션층을 형성하는 단계는,
    상기 발광 소자의 제1 단부의 반대편인 제2 단부도 노출하는 단계를 포함하는, 표시 장치의 제조 방법.
  26. 제25 항에 있어서,
    상기 제1 전극과 전기적으로 연결되고, 상기 유기 절연층 상에 배치되며, 상기 제1 패시베이션층에 의해 노출된 상기 발광 소자의 제1 단부와 접촉하는 제3 접촉 전극 및
    상기 제2 전극과 전기적으로 연결되고, 상기 유기 절연층 상에 배치되며, 상기 제1 패시베이션층에 의해 노출된 상기 발광 소자의 제2 단부와 접촉하는 제4 접촉 전극을 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  27. 제26 항에 있어서,
    상기 제3 접촉 전극과 상기 제4 접촉 전극은 동일한 공정에서 패터닝 되는, 표시 장치의 제조 방법.
  28. 제27 항에 있어서,
    상기 발광 소자의 하면은 적어도 부분적으로 상기 제1 절연층과 이격되어 대향하고,
    상기 유기 절연층을 형성하는 단계는 상기 발광 소자의 하면과 상기 제1 절연층의 상기 이격 공간에 상기 유기 절연층과 동일한 물질로 이루어진 유기 충전 물질이 부분적으로 충진하는 단계를 포함하는, 표시 장치의 제조 방법.
  29. 제28 항에 있어서,
    상기 무기 절연층을 패터닝하는 단계는 상기 무기 절연층을 건식 식각하는 단계를 포함하는, 표시 장치의 제조 방법.
KR1020180079010A 2018-07-06 2018-07-06 표시 장치 및 그 제조 방법 KR102606922B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020180079010A KR102606922B1 (ko) 2018-07-06 2018-07-06 표시 장치 및 그 제조 방법
EP18925593.8A EP3819942A4 (en) 2018-07-06 2018-09-20 DISPLAY DEVICE AND METHOD OF MANUFACTURING IT
PCT/KR2018/011119 WO2020009273A1 (ko) 2018-07-06 2018-09-20 표시 장치 및 그 제조 방법
CN201880095430.2A CN112424940A (zh) 2018-07-06 2018-09-20 显示装置和制造该显示装置的方法
JP2021500137A JP7328317B2 (ja) 2018-07-06 2018-09-20 表示装置およびその製造方法
US17/258,145 US20210280753A1 (en) 2018-07-06 2018-09-20 Display device and method of manufacturing the same
TW108123866A TW202006940A (zh) 2018-07-06 2019-07-05 顯示裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180079010A KR102606922B1 (ko) 2018-07-06 2018-07-06 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20200005711A true KR20200005711A (ko) 2020-01-16
KR102606922B1 KR102606922B1 (ko) 2023-11-27

Family

ID=69059721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180079010A KR102606922B1 (ko) 2018-07-06 2018-07-06 표시 장치 및 그 제조 방법

Country Status (7)

Country Link
US (1) US20210280753A1 (ko)
EP (1) EP3819942A4 (ko)
JP (1) JP7328317B2 (ko)
KR (1) KR102606922B1 (ko)
CN (1) CN112424940A (ko)
TW (1) TW202006940A (ko)
WO (1) WO2020009273A1 (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021149863A1 (ko) * 2020-01-23 2021-07-29 삼성디스플레이 주식회사 표시 장치
WO2021149889A1 (ko) * 2020-01-23 2021-07-29 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
WO2021162180A1 (ko) * 2020-02-13 2021-08-19 삼성디스플레이 주식회사 표시 장치
WO2021235600A1 (ko) * 2020-05-20 2021-11-25 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
WO2021242074A1 (ko) * 2020-05-26 2021-12-02 삼성디스플레이 주식회사 표시 장치
WO2022004926A1 (ko) * 2020-07-03 2022-01-06 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치
WO2022004924A1 (ko) * 2020-07-03 2022-01-06 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치
WO2022010127A1 (ko) * 2020-07-09 2022-01-13 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
WO2022035101A1 (ko) * 2020-08-12 2022-02-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN114551519A (zh) * 2020-11-26 2022-05-27 株式会社日本显示器 显示装置
US11935876B2 (en) 2020-06-11 2024-03-19 Samsung Display Co., Ltd. Light-emitting element ink, display device, and method of fabricating the display device
US11978835B2 (en) 2020-12-18 2024-05-07 Samsung Display Co., Ltd. Display device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3890022A4 (en) 2018-11-27 2022-08-24 Samsung Display Co., Ltd. DISPLAY DEVICE
US11271032B2 (en) * 2019-06-20 2022-03-08 Samsung Display Co., Ltd. Display device
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210145049A (ko) 2020-05-22 2021-12-01 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220086743A (ko) 2020-12-16 2022-06-24 삼성디스플레이 주식회사 표시 장치
CN113571619B (zh) * 2021-06-30 2023-04-07 上海天马微电子有限公司 显示面板、显示装置及显示面板的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180072909A (ko) * 2016-12-21 2018-07-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5642623B2 (ja) * 2011-05-17 2014-12-17 株式会社東芝 半導体発光装置
JP6007046B2 (ja) 2012-09-27 2016-10-12 シャープ株式会社 表示装置
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
JP2015195244A (ja) 2014-03-31 2015-11-05 ソニー株式会社 半導体ユニット、半導体素子、発光装置、表示装置、半導体素子の製造方法
JP2015197543A (ja) 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
KR101672781B1 (ko) 2014-11-18 2016-11-07 피에스아이 주식회사 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리
US9991415B2 (en) * 2014-11-26 2018-06-05 Sharp Kabushiki Kaisha Display device and method of producing display device
US11211582B2 (en) * 2016-01-15 2021-12-28 Samsung Display Co., Ltd. Organic light-emitting display apparatus with protection layer surrounding the pixel electrode
JP2017174553A (ja) * 2016-03-22 2017-09-28 株式会社ジャパンディスプレイ 表示装置
KR102631260B1 (ko) 2016-04-08 2024-01-31 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
KR20180007025A (ko) 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102567202B1 (ko) * 2016-09-02 2023-08-14 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180072909A (ko) * 2016-12-21 2018-07-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021149889A1 (ko) * 2020-01-23 2021-07-29 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
WO2021149863A1 (ko) * 2020-01-23 2021-07-29 삼성디스플레이 주식회사 표시 장치
WO2021162180A1 (ko) * 2020-02-13 2021-08-19 삼성디스플레이 주식회사 표시 장치
WO2021235600A1 (ko) * 2020-05-20 2021-11-25 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
US11916171B2 (en) 2020-05-26 2024-02-27 Samsung Display Co., Ltd. Display device
WO2021242074A1 (ko) * 2020-05-26 2021-12-02 삼성디스플레이 주식회사 표시 장치
US11935876B2 (en) 2020-06-11 2024-03-19 Samsung Display Co., Ltd. Light-emitting element ink, display device, and method of fabricating the display device
WO2022004924A1 (ko) * 2020-07-03 2022-01-06 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치
WO2022004926A1 (ko) * 2020-07-03 2022-01-06 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치
WO2022010127A1 (ko) * 2020-07-09 2022-01-13 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
WO2022035101A1 (ko) * 2020-08-12 2022-02-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN114551519A (zh) * 2020-11-26 2022-05-27 株式会社日本显示器 显示装置
US11978835B2 (en) 2020-12-18 2024-05-07 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR102606922B1 (ko) 2023-11-27
EP3819942A4 (en) 2022-04-06
CN112424940A (zh) 2021-02-26
JP7328317B2 (ja) 2023-08-16
US20210280753A1 (en) 2021-09-09
TW202006940A (zh) 2020-02-01
WO2020009273A1 (ko) 2020-01-09
EP3819942A1 (en) 2021-05-12
JP2021529997A (ja) 2021-11-04

Similar Documents

Publication Publication Date Title
KR102606922B1 (ko) 표시 장치 및 그 제조 방법
US11817474B2 (en) Display device
KR102568353B1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR102545982B1 (ko) 표시 장치 및 그 제조 방법
KR102587133B1 (ko) 표시 장치
KR102607727B1 (ko) 표시 장치
KR102588659B1 (ko) 표시 장치
US11888092B2 (en) Display device
KR20200034906A (ko) 표시 장치 및 이의 제조 방법
KR20200015871A (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
US12002905B2 (en) Light emitting element, display device including the same, and method for manufacturing the display device
US20210202800A1 (en) Light emitting element, display device including the same, and method for manufacturing the display device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant