KR20190140435A - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20190140435A
KR20190140435A KR1020197023523A KR20197023523A KR20190140435A KR 20190140435 A KR20190140435 A KR 20190140435A KR 1020197023523 A KR1020197023523 A KR 1020197023523A KR 20197023523 A KR20197023523 A KR 20197023523A KR 20190140435 A KR20190140435 A KR 20190140435A
Authority
KR
South Korea
Prior art keywords
layer
electrode
conductive layer
bonding metal
substrate
Prior art date
Application number
KR1020197023523A
Other languages
English (en)
Other versions
KR102355049B1 (ko
Inventor
리양 장
Original Assignee
엔크리스 세미컨덕터, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔크리스 세미컨덕터, 아이엔씨. filed Critical 엔크리스 세미컨덕터, 아이엔씨.
Publication of KR20190140435A publication Critical patent/KR20190140435A/ko
Application granted granted Critical
Publication of KR102355049B1 publication Critical patent/KR102355049B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H01L33/0079—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

반도체 소자 및 그 제조 방법에 있어서, 상기 반도체 소자는, 기판(106), 본딩 금속층(105), 반사층(104), 제1 전도층(101), 활성층(102), 제2 전도층(103), 제1 전극(107), 제2 전극(108)을 포함한다. 상기 제1 전극(107)은 상기 본딩 금속층(105)에서 상기 기판(106)과 이격되는 일측으로부터 상기 제1 전도층(101)까지 연장되어, 상기 본딩 금속층(105) 및 제1 전도층(101)과 연결된다. 상기 제2 전극(108)은 상기 기판(106), 본딩 금속층(105)을 관통하여 상기 반사층(104)과 접촉한다. 상기 반도체 소자는 제1 전도층(101)을 공유하는 구조로 형성됨으로써, 빛 발사가 더 균일하고, 빛 추출율이 더 높아, 픽셀 유닛 사이의 간섭을 제거하였고, 발광 파장의 균일성이 더 우수하여, 상이한 픽셀 유닛을 통과하는 전류가 더욱 균일하게 된다.

Description

반도체 소자 및 그 제조 방법
본 발명은 반도체 소자 분야에 관한 것으로, 구체적으로 반도체 소자 및 그 제조 방법에 관한 것이다.
LED 마이크로 디스플레이 기술은 고밀도 2차원 발광 다이오드 어레이가 칩에 집적되어 있는 전고체 발광 소자이다. LED 마이크로 디스플레이 시스템은 기타 마이크로 디스플레이 기술에 비해, 설계가 간단하고, 시스템 전체의 부피, 무게를 감소할 수 있고, 제조 단가가 낮음과 더불어, 낮은 전력 소모, 높은 광에너지 이용률, 빠른 반응 속도, 넓은 작업 온도 범위 및 높은 간섭 저항 능력 등 장점을 구비한다. 그러나, 본 발명인은 종래의 기술에서 LED 마이크로 디스플레이 칩에 발광 파장의 균일성이 떨어지고, 빛 추출율이 낮은 것을 발견하였다.
이를 감안하여, 본 발명의 목적은 빛 발사가 더 균일하고, 빛 추출율이 더 높아, 픽셀 유닛 사이의 간섭을 제거하였고, 발광 파장의 균일성이 더 우수하여, 상이한 픽셀 유닛을 통과하는 전류가 더 균일한 반도체 소자 및 그 제조 방법을 제공하는 것이다.
상술한 목적을 구현하기 위해, 본 발명의 일측면에 따르면, 기판, 본딩 금속층, 반사층, 제1 전도층, 활성층, 제2 전도층, 적어도 하나의 제1 전극 및 적어도 하나의 제2 전극을 포함하며; 여기서,
상기 본딩 금속층은 상기 기판의 일측에 설치되고;
상기 반사층은 상기 본딩 금속층에서 상기 기판과 이격되는 일측에 설치되어, 상기 본딩 금속층과 상기 반사층 사이가 절연되고;
상기 제2 전도층은 상기 반사층에서 상기 본딩 금속층과 이격되는 일측에 설치되고;
상기 활성층은 상기 제2 전도층에서 상기 반사층과 이격되는 일측에 설치되고,
상기 제1 전도층은 상기 활성층에서 상기 제2 전도층과 이격되는 일측에 설치되고;
상기 제1 전극은 상기 본딩 금속층에서 상기 기판과 이격되는 일측으로부터 상기 반사층, 상기 제2 전도층 및 상기 활성층을 순차로 관통하여 상기 제1 전도층까지 연장되어, 상기 본딩 금속층 및 제1 전도층과 연결되고, 상기 제1 전극은 상기 반사층, 제2 전도층 및 활성층과 절연되며;
상기 제2 전극은 상기 기판 및 본딩 금속층을 관통하여 상기 반사층과 접촉되고, 상기 제2 전극은 상기 본딩 금속층 및 기판과 절연되는 반도체 소자를 제공한다.
추가로, 상기 반도체 소자는,
상기 본딩 금속층으로부터 상기 제1 전도층까지 관통하고, 상기 제1 전도층의 일부를 관통하는 적어도 하나의 제1 충진홈, 상기 기판에서 상기 본딩 금속층과 이격되는 일측으로부터 상기 반사층까지 관통하는 적어도 하나의 제2 충진홈을 더 포함하고,
상기 제1 전극은 상기 제1 충진홈 내부에 위치하고 상기 제1 전도층 및 상기 본딩 금속층을 연결하며, 상기 제2 전극은 상기 제2 충진홈에 위치하고 상기 본딩 금속층과 연결되며,
상기 제1 충진홈의 측벽과 제1 전극 사이에 절연 재료가 구비되어, 상기 제1 전극과 상기 반사층, 제2 전도층 및 활성층 사이의 절연차단을 구현하고;
상기 제2 충진홈의 측벽과 상기 제2 전극 사이에 절연 재료가 구비되어, 상기 제2 전극과 상기 본딩 금속층 및 기판 사이의 절연차단을 구현하고;
상기 본딩 금속층과 상기 반사층 사이에 절연 재료가 구비되어, 상기 본딩 금속층과 상기 반사층 사이의 절연차단을 구현한다.
추가로, 상기 제1 전도층에서 상기 활성층과 이격되는 일측에는 적어도 상기 제1 전도층, 활성층, 제2 전도층 및 반사층을 관통하는 적어도 하나의 그루브가 설치되어, 상기 그루브가 상기 반도체 소자를 상이한 픽셀 유닛으로 분리한다.
바람직하게는, 상기 그루브의 바닥부와 측벽에 절연층이 설치된다.
추가로, 상기 반도체 소자는 상기 제1 전도층에 설치되는 형광 분말층을 더 포함하며, 상기 형광 분말층은 양자점 형광분말로 제조된다.
추가로, 상기 반도체 소자는 상기 제1 전도층에서 상기 활성층과 이격되는 일측으로부터 적어도 제1 전도층, 활성층, 제2 전도층 및 반사층을 관통하는 그루브를 더 포함하여, 상기 그루브가 상기 반도체 소자를 상이한 픽셀 유닛으로 분리한다.
추가로, 상기 반도체 소자는 상기 기판에서 상기 본딩 금속층과 이격되는 일측에 위치하는 적어도 하나의 연결 패드를 더 포함하며, 각각의 연결 패드는 하나의 상기 제1 전극과 연결된다.
본 발명의 다른 일측면에 따르면,
베이스에 순차로 제1 전도층, 활성층, 제2 전도층 및 반사층을 성장하고;
상기 반사층에서 상기 제2 전도층과 이격되는 일측에 적어도 하나의 제1 충진홈을 형성하고, 상기 제1 충진홈이 상기 제2 전도층, 활성층을 완전히 관통하고, 상기 제1 전도층의 일부를 관통하며;
상기 반사층에서 제2 전도층과 이격되는 일측에 한층의 절연 재료를 성장하고;
상기 제1 충진홈에서 제1 전극을 제조하고, 상기 제1 전극이 상기 반사층, 제2 전도층 및 활성층과 절연차단되고, 상기 제1 전극이 상기 제1 전도층과 연결되도록 하며;
상기 반사층에서 상기 제2 전도층과 이격되는 일측에 본딩 금속층과 기판을 형성하고, 여기서, 상기 제1 전극은 상기 본딩 금속층에서 상기 기판과 이격되는 일측으로부터 상기 반사층, 제2 전도층 및 활성층을 순차로 관통하여 상기 제1 전도층까지 연장되어, 상기 본딩 금속층 및 제1 전도층과 연결되도록 하며;
상기 기판에서 상기 반사층과 이격되는 일측에 상기 기판 및 본딩 금속층을 순차로 관통하는 적어도 하나의 제2 충진홈을 형성하고;
상기 제2 충진홈에서 제2 전극을 제조하고, 상기 제2 전극이 상기 반사층과 접촉하고, 상기 본딩 금속층 및 기판과 절연차단되도록 하는 것을 포함하는 반도체 소자의 제조 방법을 제공한다.
추가로, 상기 제1 충진홈에서 제1 전극을 제조하는 단계는:
상기 제1 충진홈에 절연 재료를 충진하고;
상기 제1 충진홈 내의 절연 재료를 식각함으로써, 전극 재료를 수용하는 수용 공간을 형성하고;
상기 수용 공간에 전극 재료를 충진하여 상기 제1 전극을 형성하고, 상기 제1 전극은 상기 제1 충진홈 내의 나머지 절연 재료를 통해 상기 반사층, 제2 전도층 및 활성층과 절연차단되도록 하는 것을 포함한다.
추가로, 상기 제2 충진홈에 전극 재료를 충진하여 상기 제2 전극을 형성하는 단계는:
상기 제2 충진홈에 절연 재료를 충진하고;
상기 제2 충진홈 내의 절연 재료를 식각함으로써, 상기 전극 재료를 수용하는 수용 공간을 형성하고;
상기 수용 공간에 상기 전극 재료를 충진하여 상기 제2 전극을 형성하고, 상기 제2 전극은 제2 충진홈 내의 나머지 절연 재료를 통해 상기 본딩 금속층 및 기판과 절연차단되도록 하는 것을 포함한다.
추가로, 상기 방법은,
상기 베이스를 제거하고, 상기 제1 전도층에서 상기 활성층과 이격되는 일측에 적어도 상기 제1 전도층, 활성층, 제2 전도층 및 반사층을 관통하고 상기 반도체 소자를 상이한 픽셀 유닛으로 분리하는 적어도 하나의 그루브를 형성하는 단계를 더 포함한다.
추가로, 상기 방법은,
상기 제1 전도층에서 상기 활성층과 이격되는 일측에 절연 재료를 성장하고, 제1 전도층 및 상기 그루브의 바닥부와 측벽에 성장되는 절연층을 형성하는 단계; 및
상기 제1 전도층에 성장되는 절연 재료를 식각하고, 상기 제1 전도층에 형광 분말층을 형성하는 단계를 더 포함한다.
본 출원에서 제공하는 반도체 소자는 박막 플립 공정으로 제조되어, 기판이 쉽게 박리되고, 상기 반도체 소자는 빛 발사가 균일하고, 빛 추출율이 더 높은 특징을 구비한다. 각 픽셀 유닛에 각각의 제1 전극과 제2 전극을 설치하고, 제1 전극과 제2 전극의 말단면이 소자의 동일 측에 위치함으로써, 후속의 반도체 소자의 사용에 더 편리하게 된다. 각 픽셀 유닛에 각각의 제1 전극과 제2 전극을 설치함으로써, 픽셀 유닛 사이에 등가 저항의 차이가 감소하게 되어, 픽셀 유닛 사이의 간섭이 제거되었고, 발광 파장의 균일성이 더 우수하고, 상이한 픽셀 유닛을 통과하는 전류 분포가 더 균일하게 된다.
본 발명의 실시예 또는 종래 기술의 기술적 방안을 더 명확하게 설명하기 위해, 이하 실시예에서 필요로 하는 도면에 대해 간단하게 설명하기로 한다. 자명한 것은, 이하에서 설명하는 도면은 본 발명의 일부 실시예에 불과한 것으로, 본 기술분야의 기술자에게 있어서 진보적인 노동을 필요로 하지 않는 전제 하에, 해당 도면에 의해 기타 도면을 얻을 수도 있다. 도면의 예시를 통해, 본 발명의 상술 및 기타 목적, 특징과 장점은 더욱 명확해질 것이다. 도면 전체에서 동일한 참조부호는 동일한 부분을 표시한다. 도면은 실제 크기에 따라 등비례로 축소하여 도시하지 않았으며, 본 발명의 요지를 도시하는 것에 중점을 둔다.
도 1은 본 발명의 실시예에서 제공하는 반도체 소자의 제조 방법을 나타내는 흐름도이다.
도 2 내지 도 18은 실시예에서 제공하는 반도체 소자의 제조 방법에서 각 흐름 공정 단계에 대응되는 반도체 소자의 구조를 나타내는 도면이다.
도 19는 본 발명의 실시예에서 제공하는 반도체 소자에 양자점 형광분말을 도포하는 것을 나타내는 도면이다.
도 20은 본 발명의 실시예에서 제공하는 반도체 소자의 단면을 나타내는 도면이다.
도 21은 본 발명의 실시예에서 제공하는 다른 반도체 소자의 단면을 나타내는 도면이다.
도 22는 본 발명의 실시예에서 제공하는 반도체 소자가 능동적 구동 방식을 사용하는 것을 나타내는 도면이다.
도 23은 본 발명의 실시예에서 제공하는 반도체 소자가 수동적 구동 방식을 사용하는 것을 나타내는 도면이다.
이하, 본 발명의 실시예의 도면을 결합하여, 본 발명의 기술적 방안에 대해 명확하고 전면적으로 설명하기로 한다. 명확한 것은, 이에 설명되는 실시예는 전체적인 실시예가 아닌 본 발명의 일부 실시예에 불과하는 것이다. 본 발명의 실시예에 의해, 본 기술분야의 기술자가 진보적인 노동을 필요로 하지 않는 전제 하에 얻은 모든 기타 실시예들은 모두 본 발명의 보호 범위에 해당될 것이다.
주의해야 할 것은, 이하의 도면에서 유사한 부호와 알파벳은 유사한 항목을 표시하므로, 어느 한 항목이 도면에서 정의될 경우, 후속의 도면에서 이에 대해 추가로 정의 및 해석할 필요가 없다. 더불어, 본 발명의 설명에 있어서, "제1", "제2" 등 용어들은 구별 설명을 위한 것일 뿐으로, 상대적인 중요성을 표시 또는 암시하는 것으로 이해해서는 아니된다. 본 발명의 실시예에 대한 설명에서, 이해해야 할 것은, 층(또는 막), 영역, 패턴 또는 구조가 다른 기판, 다른 층(또는 막), 다른 영역, 다른 패드 또는 다른 패턴 "위" 또는 "아래"에 위치한다고 지칭할 경우, 이는 다른 기판, 층(또는 막), 영역, 패드 또는 패턴에 "직접적" 또는 "간접적"으로 위치할 수 있거나, 또는 하나 이상의 중간층이 존재하는 것일 수도 있다. 도면을 참조하여 층의 이러한 위치를 설명하였다. 편의 또는 명확함을 목적으로, 도면에 도시된 각 층의 두께와 크기는 확대, 생략 또는 예시적으로 도시될 수 있다. 또한, 소자의 크기는 실제 크기를 완전히 반영하는 것이 아니다.
도 1 내지 도 18은 본 발명의 바람직한 실시예에서 상기 반도체 소자의 제조 방법의 공정 흐름을 도시하였다. 이하 도면을 결합하여 해당 흐름에 대해 구체적으로 설명하기로 한다. 설명해야 할 것은, 본 발명에 따른 방법은 도 1 및 이하에 따른 구체적인 순서에 의해 제한되는 것이 아니다. 이해해야 할 것은, 기타 실시예에서, 본 발명에 따른 방법 중 일부 단계의 순서는 실제 수요에 따라 서로 교환될 수 있거나, 또는 그 중의 일부 단계는 생략 또는 삭제될 수도 있다. 도 1에 도시된 바와 같이, 상기 제조 방법은 아래의 단계를 포함한다.
단계(S101): 도 2에 도시된 바와 같이, 베이스(100)에 제1 전도층(101), 활성층(102), 제2 전도층(103)과 반사층(104)을 순차로 성장한다.
단계(S102): 도 3에 도시된 바와 같이, 상기 반사층(104)에서 제2 전도층(103)과 이격되는 일측에 적어도 하나의 제1 충진홈(1071)을 형성하여, 상기 제1 충진홈(1071)이 제2 전도층(103), 활성층(102)을 완전히 관통하고, 제1 전도층(101)의 일부를 관통한다.
본 실시예에서, 식각의 방법으로 상기 제1 충진홈(1071)을 형성할 수 있으며, 상기 제1 충진홈(1071)은 상기 반사층(104), 제2 전도층(103), 활성층(102)을 순차로 관통하여 제1 전도층(101)까지 연장되되, 제1 전도층(101)을 관통하지 않는다. 구체적으로, 도 4에 도시된 바와 같이, 도 4는 제1 충진홈(1071)이 형성된 후 반사층(104)의 일측에서 바라보는 조감도를 도시하였다. 상기 제1 충진홈(1071)은 평면 상에서 일정 거리 연장될 수 있다.
단계(S103): 상기 제1 충진홈(1071)에서 제1 전극(107)을 제조하여, 상기 제1 전극(107)이 상기 반사층(104), 제2 전도층(103) 및 활성층(102)과 절연차단되고, 상기 제1 전극(107)이 상기 제1 전도층(101)과 연결되도록 한다.
본 실시예에서, 상기 제1 전극(107)을 형성하는 단계(S103)는 구체적으로 다음의 서브 단계를 포함할 수 있다:
서브 단계(a): 도 5에 도시된 바와 같이, 상기 반사층(104)에서 제2 전도층(103)과 이격되는 일측에 한층의 절연 재료(110)를 성장하고, 제1 충진홈(1071)에 상기 절연 재료(110)를 충진한다;
서브 단계(b): 도 6에 도시된 바와 같이, 상기 제1 충진홈(1071) 내의 절연 재료(110)를 식각하여, 전극 재료를 수용하는 수용 공간을 형성한 후, 상기 수용 공간에 상기 전극 재료를 충진하여 상기 제1 전극(107)을 형성한다.
본 실시예에서, 상기 제1 전극(107)과 상기 제1 충진홈(1071)의 측벽 사이에 상기 절연 재료(110)의 일부를 남겨 두어, 제1 전극(107)과 상기 반사층(104), 제2 전도층(103) 및 활성층(102) 사이의 절연차단을 구현하고, 제1 전극(107)과 제1 전도층(101)이 연결되도록 한다.
단계(S104): 도 7에 도시된 바와 같이, 상기 반사층(104)에서 제2 전도층(103)과 이격되는 일측에 순차로 본딩 금속층(105)과 기판(106)을 형성한다. 상기 본딩 금속층(105)은 상기 제1 전극(107)과 연결된다.
단계(S105): 도 8에 도시된 바와 같이, 상기 기판(106)에서 절연 재료(110)와 이격되는 일측에 기판(106), 본딩 금속층(105)을 순차로 관통하는 제2 충진홈(1081)을 형성한다.
본 실시예에서, 식각의 방법으로 상기 제2 충진홈(1081)을 형성할 수 있으며, 상기 제2 충진홈(1081)은 상기 기판(106) 및 본딩 금속층(105)을 순차로 관통하고, 상기 제2 충진홈(1081)은 상기 본딩 금속층(105)과 반사층(104) 사이의 절연 재료(110)도 관통하여 반사층(104)의 표면까지 연장된다. 구체적으로, 도 9에 도시된 바와 같이, 도 9는 제2 충진홈(1081)이 형성된 후 기판(106)의 일측에서 바라보는 조감도를 도시하였다. 상기 제1 충진홈(1071)과 유사하게, 상기 제2 충진홈(1081)은 평면 상에서 일정 거리 연장될 수 있다.
단계(S106): 상기 제2 충진홈(1081)에서 제2 전극(108)을 제조하여, 제2 전극(108)이 상기 반사층(104)과 연결되도록 한다.
본 실시예에서, 상기 제2 전극(108)을 형성하는 단계는 구체적으로 다음의 서브 단계를 포함할 수 있다:
서브 단계(c): 도 10에 도시된 바와 같이, 상기 제2 충진홈(1081)에 절연 재료(110)를 충진한다;
서브 단계(b): 도 11에 도시된 바와 같이, 상기 제2 충진홈(1081) 내의 절연 재료(110)를 식각하여 전극 재료를 수용하는 수용 공간을 형성하고, 상기 수용 공간에 전극 재료를 충진하여 상기 제2 전극(108)을 형성한다.
본 실시예에서, 상기 제2 전극(108)과 상기 제2 충진홈(1081)의 측벽 사이에는 식각된 나머지 절연 재료(110)가 구비되어, 제2 전극(108)과 상기 본딩 금속층(105) 사이의 절연차단 효과를 구현하고, 제2 전극(108)과 반사층(104)이 연결되는 효과를 구현한다.
본 실시예에서, 상기 절연 재료(110)는 이산화 규소 또는 질화 규소 등일 수 있으나, 이에 제한되지 않으며, 기타 임의의 적절한 절연 재료(110)일 수도 있다. 구체적으로, 화학기상성장법(CVD) 등 방식을 통해 제1 충진홈(1071)과 제2 충진홈(1081)에 각각 전기 차단 작용을 하는 절연 재료(110)를 직접적으로 형성할 수 있으며, 충진, 식각 등 과정을 통해 필요한 전기 차단을 구현할 필요가 없다.
단계(S107): 도 12 내지 도 14에 도시된 바와 같이, 상기 베이스(100)를 제거하고, 상기 제1 전도층(101)에서 활성층(102)과 이격되는 일측에 제1 전도층(101), 활성층(102), 제2 전도층(103) 및 반사층(104)을 순차로 관통하는 적어도 하나의 그루브(109)를 형성한다. 바람직하게는, 상기 그루브(109)는 다수 개이다.
또한, 상기 방법은 상기 베이스(100)를 박리하기 전에, 먼저 상기 기판(106)에서 본딩 금속층(105)과 이격되는 일측에 상기 제1 전극(107)과 각각 연결되는 연결 패드(111, 도 13에 도시됨)를 제조하는 단계를 더 포함할 수 있다. 상기 연결 패드(111)를 제조하는 방법은 종래의 임의의 실행 가능한 공정으로 구현될 수 있으며, 여기서 이에 대한 설명은 생략하기로 한다.
상기 연결 패드(111)는 외부 구동회로와 연결되는 것으로, 제1 전극(107)과 연결 패드(111)를 제조하는 전극 재료는 예를 들어: 흑연, 구리, 은, 아연, 백금, 질화탄탈, 질화티탄, 탄탈, 텅스텐계 금속, 니켈계 금속 등 우수한 전도성을 구비하는 재료로부터 하나 이상을 선택하여 구성될 수 있으나, 본 발명의 실시예는 이에 대해 제한을 하지 않는다.
상기 그루브(109)는 제1 전도층(101), 활성층(102), 제2 전도층(103) 및 반사층(104)을 다수 개의 상이한 부분으로 분할하여, 다수 개의 픽셀 유닛을 형성하는 것으로, 인접하는 픽셀 유닛 사이는 하나의 그루브(109)에 의해 이격되고, 각각의 픽셀은 하나의 제1 전극(107), 하나의 제2 전극(108) 및 하나의 연결 패드(111)를 포함한다. 하나의 바람직한 실시예에서, 상기 제1 전도층(101)은 "N"형 전도성을 구비할 수 있고, 제2 전도층(103)은 "P"형 전도성을 구비할 수 있다. 본 출원의 기타 실시예에서, 그루브(109)는 절연 재료(110)를 관통하고, 본딩 금속층(105)을 관통하지 않을 수 있다.
도 13에 도시된 바는 베이스(100)를 제거한 후, 전체적인 구조를 뒤집은 것을 나타내는 도면이다. 이를 기초로, 그루브(109)에 대한 제조를 진행한다. 또한, 상기 방법은, 상기 기판(106)에서 본딩 금속층(105)과 이격되는 일측에 상기 제1 전극(107)과 각각 연결되는 연결 패드(111)를 제조하는 단계를 상기 베이스(100)를 박리한 후에 진행할 수 있다. 상기 연결 패드(111)를 제조하는 방법은 종래의 임의의 실행 가능한 공정으로 구현될 수 있으며, 여기서 이에 대한 설명은 생략하기로 한다
이해할 수 있는 것은, 도 14에 도시된 바와 같이, 본 실시예에서 제공하는 반도체 소자의 구체적인 구조에서, 바람직하게는 상기 그루브(109)는 상기 반사층(104)을 관통하고, 본딩 금속층(105)의 일부를 관통할 수 있으나 본딩 금속층(105) 전체를 관통하지 않는다. 본 실시예에서, 식각의 방법으로 상기 그루브(109)를 형성할 수 있다.
이해할 수 있는 것은, 베이스(100)를 박리하는 단계는 그루브(109)를 형성하는 단계 후에 진행될 수도 있다. 또는, 제1 전극(107)과 제2 전극(108)을 형성한 후 바로 베이스(100)를 제거하며, 전체 구조를 뒤집어, 픽셀 유닛의 상이한 구조에 의해 상이한 깊이의 그루브(109)를 식각할 수 있다.
이해할 수 있는 것은, 도 14에 도시된 바와 같이, 본 실시예에서, 상기 그루브(109)의 깊이는 상기 제1 전도층(101), 활성층(102), 제2 전도층(103) 및 반사층(104)의 두께의 합과 동일하지만, 본 발명은 이를 제한하지 않는다. 상기 그루브(109)는 본딩 금속층(105)까지 식각될 수 있도록 더 깊을 수 있으나, 본딩 금속층(105)을 관통하지는 않는다. 상기 제1 전극(107)의 일단은 상기 제1 전도층(101)과 연결되고, 타단은 상기 본딩 금속층(105)과 연결되어, 상기 본딩 금속층(105)이 상기 제1 전극(107)을 통해 각 픽셀 유닛의 제1 전도층(101)과 연통되어, 제1 전도층(101)을 공유하는 구조를 형성하도록 한다. 상기 제2 전극(108)의 일단은 상기 반사층(104)과 서로 연결되고, 타단은 상기 기판(106)에서 상기 본딩 금속층(105)과 이격되는 일측에 위치한다.
구체적으로, 도 15에 도시된 바와 같이, 도 15는 상기 그루브(109)를 형성한 후 제1 전도층(101)의 일측에서 바라보는 조감도를 도시하였다. 상기 그루브(109)는 평면 상에서 제1 전도층(101)의 일단에서 타단으로 연장될 수 있다.
상술한 바와 같이, 상기 제1 전극(107)과 제2 전극(108)의 말단면이 기판(106)의 동일측에 위치함으로써, 후속의 반도체 소자의 사용에 편리될 수 있다.
추가로, 상기 제조 방법은 다음의 단계를 더 포함할 수 있다.
도 16에 도시된 바와 같이, 상기 제1 전도층(101)에서 상기 활성층(102)과 이격되는 일측에 절연 재료(110)를 성장하여, 제1 전도층(101) 및 상기 그루브(109)의 바닥부와 측벽에 성장되는 절연층(112)을 형성한다.
도 17과 도 18에 도시된 바와 같이, 상기 제1 전도층(101)에 성장되는 절연층(112)을 식각하고, 상기 제1 전도층(101)에 형광분말층(113)을 형성한다.
이해할 수 있는 것은, 본 출원의 기타 실시예에서, 상기 절연층(112)을 형성하지 않을 수 있으며, 그루브(109)를 형성한 후, 제1 전도층(101)에 형광분말층(113)을 직접 형성할 수 있다.
상기 형광 분말층(113)은 양자점 형식의 형광분말을 사용할 수 있다. 도 19에 도시된 바와 같이, 마스크(1131)와 양자점 형광분말(1132)을 함유하는 용액을 이용하여, 분무 증착법을 통해 특정 영역에 형광분말을 퇴적시켜 상기 형광분말층(113)을 형성함으로써, 반도체 소자의 컬러 디스플레이를 구현할 수 있다.
본 발명의 실시예의 방법으로 제조되는 반도체 소자는 빛 발사가 균일하고, 빛 추출율이 더 높으며, 각 픽셀 유닛에 각각의 2개의 전극을 설치함으로써, 픽셀 유닛 사이의 등가 저항이 감소하게 되어, 픽셀 유닛 사이의 간섭이 제거되었고, 발광 파장의 균일성이 더 우수하여, 상이한 픽셀 유닛을 통과하는 전류 분포가 더 균일할 수 있다.
도 20에 도시된 바는 본 출원의 실시예가 제공한 반도체 소자의 구조를 나타내는 도면이다. 상기 반도체 소자는, 제1 전도층(101), 활성층(102), 제2 전도층(103), 반사층(104), 본딩 금속층(105)과 기판(106)을 포함한다. 상기 본딩 금속층(105)은 상기 기판의 일측에 설치되고, 상기 반사층(104)은 상기 본딩 금속층(105)에서 상기 기판(106)과 이격되는 일측에 설치되고, 상기 제2 전도층(103)은 상기 반사층(104)에서 상기 본딩 금속층(105)과 이격되는 일측에 설치되고, 상기 활성층(102)은 상기 제2 전도층(103)에서 상기 반사층(104)과 이격되는 일측에 설치되고, 상기 제1 전도층(101)은 상기 활성층(102)에서 상기 제2 전도층(103)과 이격되는 일측에 설치된다.
상기 반도체 소자는 적어도 하나의 제1 전극(107), 적어도 하나의 제2 전극(108) 및 상기 본딩 금속층(105)과 반사층(104) 사이에 위치하는 절연 재료(110)를 더 포함한다.
상기 제1 전극(107)은 상기 본딩 금속층(105)의 상기 기판(106)과 이격되는 일측에서 상기 반사층(104), 제2 전도층(103) 및 활성층(102)을 순차로 관통하여 상기 제1 전도층(101)까지 연장되어, 상기 본딩 금속층(105) 및 제1 전도층(101)과 연결되고, 상기 제1 전극(107)은 상기 반사층(104), 제2 전도층(103) 및 활성층(102)과 절연차단된다. 본 실시예에서, 상기 반도체 소자에는 상기 반사층(104)에서 상기 제1 전도층(101)까지 관통되는 적어도 하나의 제1 충진홈(1071)이 개설되어, 상기 제1 전극(107)이 상기 충진홈(1071)에 충진되는 전극 재료에 의해 형성된다. 상기 제1 충진홈(1071)의 측벽과 제1 전극(107) 사이에 절연 재료(110)가 구비되어, 제1 전극(107)과 상기 반사층(104), 제2 전도층(103) 및 활성층(102) 사이의 필요한 절연차단을 구현한다.
상기 제2 전극(108)은 상기 기판(106), 본딩 금속층(105)을 관통하여 상기 반사층(104)과 접촉하고, 상기 제2 전극(108)은 상기 본딩 금속층(105)과 절연차단된다. 본 실시예에서, 상기 반도체 소자에는 상기 기판(106)의 본딩 금속층(105)과 이격되는 일측에서 상기 반사층(104)까지 관통되는 적어도 하나의 제2 충진홈(1081)이 개설되며, 상기 제2 전극(108)은 상기 제2 충진홈(1081)에 충진되는 전극 재료에 의해 형성된다. 상기 제2 충진홈(1081)의 측벽과 제2 전극(108) 사이에 절연 재료(110)가 구비되어, 상기 제2 전극(108)과 상기 본딩 금속층(105) 사이의 필요한 절연차단을 구현한다.
본 실시예에서, 제1 전도층(101)은 "P"형 전도성을 구비할 수 있고, 제2 전도층(103)은 "N"형 전도성을 구비할 수 있다. 또는, 제2 전도층(103)이 "P"형 전도성을 구비할 수도 있고, 제1 전도층(101)이 "N"형 전도성을 구비할 수도 있다.
구체적으로, 도 20을 다시 참조하면, 본 실시예에서 제공하는 반도체 소자는 상기 제1 전도층(101)에서 상기 활성층(102)과 이격되는 일측으로부터 상기 반사층(104)까지 관통하는 다수 개의 그루브(109)를 더 포함한다. 상기 그루브(109)는 상기 반도체 소자를 다수 개의 픽셀 유닛으로 분리한다. 상기 그루브(109)는 상기 제1 전도층(101), 활성층(102), 제2 전도층(103)과 반사층(104)을 순차로 관통하고, 상기 절연 재료(110)를 관통하지 않는다. 상기 그루브(109)의 깊이는 상기 제1 전도층(101), 활성층(102), 제2 전도층(103)과 반사층(104)의 두께의 합과 동일하다.
본 출원의 실시예에서, 각각의 상기 픽셀 유닛은 하나의 제1 전극(107)과 하나의 제2 전극(108)을 포함한다. 각각의 픽셀 유닛 내의 제1 전극(107)은 각각 본딩 금속층(105)과 연결되어, 상기 픽셀 유닛이 제1 전도층(101)을 공유하는 구조를 형성하도록 한다. 바람직하게는, 제2 전도층(103)이 "P"형 전도성을 구비하고, 제1 전도층(101)이 "N"형 전도성을 구비하도록 설정하여, "N"극을 공유하는 반도체 소자 구조를 형성하도록 할 수 있다. 설명해야 할 것은, 설명의 편의를 위해, 도면에는 3개의 픽셀 유닛만을 도시하였으나, 본 출원의 실시예는 픽셀 유닛의 구체적인 수량에 대해 제한을 하지 않는다.
구체적으로, 기판(106)은 규소 기판이 바람직하며, 물론 기타 재료를 사용할 수도 있으며, 본 출원의 실시예에서는 기판(106)의 재료에 대해 제한을 하지 않는다. 기판(106)으로서 규소를 사용할 경우, 실리콘 웨이퍼에 의해 제조되는 픽셀 유닛은 균일성이 더 우수한 빛을 획득할 수 있다. 또한, 실리콘 웨이퍼 기판은 사파이어 기판에 비해 더 쉽게 박리될 수 있다.
상기 반사층(104)은 활성층(102)에서 방출되는 일부 빛이 반사 후 제1 전도층(101)의 방향에서 발사되도록 할 수 있다. 반사층(104)의 재료로서는 은, 알루미늄, 니켈 또는 빛에 반사 작용이 되는 기타 금속 중의 하나이거나, 또는 다수 개의 금속으로 구성된 금속 합금 또는 금속 조합층일 수 있고, 합금 초격자 구조일 수도 있다.
상기 활성층(102)은 제1 전도층(101)과 제2 전도층(103) 사이에 위치하여, 양자샘 구조를 구비할 수 있다. 양자샘 구조는 다수 개의 양자샘층과 양자샘층 사이에 형성되는 다수 개의 양자장벽층을 포함할 수 있다. 바람직하게는, 양자샘층과 양자장벽층은 AlxInyGa1-x-yN(0＜x＜1, 0＜y＜1, 0＜x+y＜1)로 구성될 수 있으나, 양자장벽층의 에너지대가 양자샘층보다 넓은 것을 만족해야 한다. 예를 들어, 질화 갈륨계 발광 다이오드일 경우, 제1 전도층(101)은 "n"형 이물질이 혼합되어 있는 GaN으로 형성될 수 있고, 제2 전도층(103)은 "P"형 이물질이 혼합되어 있는 GaN으로 형성될 수 있다. 활성층(102)은 AlxInyGa1-x-yN(0＜x＜1, 0＜y＜1, 0＜x+y＜1)로 형성된 양자샘층과 더 넓은 에너지대를 구비하는 AlInGaN로 형성된 양자장벽층이 교차로 적층되어 형성될 수 있다.
제1 전도층(101)과 제2 전도층(103)을 통해 주입된 전자와 양공이 활성층(102)에서 서로 결합되어 빛을 발사하며, 발사된 빛은 제1 전도층(101)을 관통하여 출사된다.
이해할 수 있는 것은, 본딩 금속층(105)의 재료는 티타늄, 금, 니켈, 주석, 백금 등 금속 중 하나의 금속이거나, 또는 다수의 금속의 조합으로 구성된 합금 또는 다금속층일 수 있다.
상기 제1 전도층(101)에서 상기 활성층(102)과 이격되는 일측에 다수 개의 그루브(109)가 설치되어, 상기 반도체 소자를 다수 개의 픽셀 유닛으로 분리한다. 그루브(109)의 깊이를 다르게 설치함으로써, 제1 전극(107)과 제2 전극(108)과 함께 상이한 픽셀 유닛 구조를 형성할 수 있다.
상술한 소자 구조를 통해, 픽셀 유닛 사이는 제1 전도층(101)을 공유하는 구조를 형성하고, 제2 전도층(103)은 "P"형 전도성을 구비할 수 있고, 제1 전도층(101)은 "N"형 전도성을 구비할 수 있다. 각각의 픽셀 유닛에 제1 전극(107)과 제2 전극(108)을 설치함으로써, 픽셀 유닛 사이의 등가 저항의 차이가 감소하게 되어, 픽셀과 양극(115) 접촉 전극 사이의 거리가 증가되고, 전기 전도 통로의 등가 저항이 증가되는 것으로 인한 상이한 픽셀 유닛을 통과하는 전류의 분포 분균일 문제가 해결될 수 있다.
이해할 수 있는 것은, 도 21에 도시된 바와 같이, 상기 그루브(109)의 바닥부와 측벽에는 절연층(112)이 더 설치될 수 있다.
추가로, 반도체 소자의 컬러 디스플레이를 구현하기 위해, 본 출원의 실시예에서, 상기 반도체 소자는 상기 제1 전도층(101)에 설치되는 형광분말층(113)을 더 포함할 수 있으며, 상기 형광분말층(113)은 양자점 형식의 형광분말을 사용할 수 있다.
본 출원의 실시예에서의 반도체 소자는 외부 구동회로의 구동에 의해서만 빛을 발사할 수 있다. 도 22와 도 23에 도시된 바와 같이, 구체적으로, 능동적 구동 또는 수동적 구동의 구동 형식으로 제조될 수 있다.
이해할 수 있는 것은, 도 22에 도시된 바와 같이, 제1 전도층(101)을 공유하는 구조에서, 능동적 구동 방식을 사용할 경우, 각 행의 상기 픽셀 유닛 중의 상기 제1 전극(107)은 외부 구동회로에 연결되어, 각 제1 전극(107) 사이가 서로 전기적 연결된다. 제1 전극(107)이 제1 전도층(101)과 연결되므로, 제1 전도층(101)은 "n"형 전도성을 구비할 수 있으며, 이로써 외부 구동회로의 마이너스극과 연결되는 음극(114)을 형성한다. 각 픽셀 유닛의 제2 전극(108)은 양극(115)으로서, 서로 각자 독립적인 부분으로, 각각 구동회로와 직접적으로 본딩된다.
수동적 구동 방식을 사용할 경우, 도 23에 도시된 바와 같이, 각 열의 상기 픽셀 유닛 중의 각각의 독립적인 제2 전극(108)은 서로 전기적 연결된 후, 다시 외부 구동회로와 서로 연결되어, 외부 구동회로의 플러스극과 연결되는 양극(115)을 형성한다. 각 행의 상기 픽셀 유닛의 제1 전극(107)은 상기 본딩 금속층(105)을 통해 전기적 도통된 후, 상기 외부 구동회로와 서로 연결된다.
능동적 구동 방식은 반응 속도가 빠르고, 스캔 전극 수량의 제한을 받지 않으며, 각각의 픽셀 유닛이 독립적으로 어드레싱을 구현할 수 있고, 단독 제어가 가능하여, 다수의 응용 장소에 적용된다. 한편 수동적 구동 방식은 프로그래시브 스캔 방식으로 디스플레이함으로써, 제조 단가와 기술 문턱이 낮지만, 고해상도의 디스플레이를 쉽게 구현할 수 없다.
상술한 바와 같이, 본 발명의 실시예에서의 반도체 소자는 빛 발사가 균일하고, 빛 추출율이 더 높으며, 각 픽셀 유닛에 각각의 2개의 전극을 설치함으로써, 픽셀 유닛 사이의 등가 저항이 감소하게 되어, 픽셀 유닛 사이의 간섭이 제거되었고, 발광 파장의 균일성이 더 우수하여, 상이한 픽셀 유닛을 통과하는 전류 분포가 더 균일하게 된다.
더 설명해야 할 것은, 본 발명의 설명에 있어서, 기타 명확한 규정과 제한이 없는 한, "설치", "장착", "서로 연결", "연결"의 용어들은 광의적으로 이해해야 하며, 예를 들어, 고정 연결일 수 있고, 탈착 가능한 연결일 수도 있거나, 또는 일체로 연결되는 것이고; 기계적 연결일 수 있고, 전기적 연결일 수도 있으며; 직접적인 연결일 수 있고, 중간 매체를 통한 간접적인 연결일 수도 있고, 2개의 소자의 내부의 연통일 수 있다. 본 기술분야의 기술자들은 상술한 용어가 본 발명에서의 구체적인 의미에 대해 구체적인 상황에 따라 이해할 수 있다.
주의해야 할 것은: 이하의 도면에서 유사한 부호와 알파벳은 유사한 항목을 표시하므로, 어느 한 항목이 도면에서 정의될 경우, 후속의 도면에서 이에 대해 추가로 정의 및 해석할 필요가 없다.
본 발명의 설명에 있어서, 설명해야 할 것은, "중심", "상", "하", "좌", "우", "수직", "수평", "내", "외"등 용어가 표시한 방향 또는 위치 관계는 도면에 도시된 방향 또는 위치 관계에 의한 것이거나, 또는 해당 발명 제품 사용 시 통상적으로 배치하는 방향 또는 위치 관계이며, 본 발명에 대한 설명의 편의와 간략화를 위한 것일 뿐, 가리키는 장치 또는 소자가 반드시 구비해야 하는 특정의 위치, 특정의 방향 구조와 동작을 지시 또는 암시하는 것이 아니므로, 본 발명에 대한 제한으로 이해해서는 아니된다. 또한, "제1", "제2" 등 용어들은 구별 설명을 위한 것일 뿐으로, 상대적인 중요성을 표시 또는 암시하는 것으로 이해해서는 아니된다.
이상은 본 발명의 바람직한 실시예에 불과할 뿐, 본 발명을 제한하는 것이 아니다. 본 기술분야의 기술자에게 있어서, 본 발명은 각 종의 수정과 변화가 있을 수 있다. 본 발명의 사상과 원칙 내에서의 모든 임의의 수정, 동등한 교체, 개선 등은 모두 본 발명의 보호 범위 내에 해당될 것이다.
100: 베이스
101: 제1 전도층
102: 활성층
103: 제2 전도층
104: 반사층
105: 본딩 금속층
106: 기판
107: 제1 전극
108: 제2 전극
109: 그루브
110: 절연 재료
111: 연결 패드
112: 절연층
113: 형광 분말층
114: 음극
115: 양극
1071: 제1 충진홈
1081: 제2 충진홈
1131: 마스크
1132: 양자점 형광분말

Claims (11)

  1. 기판, 본딩 금속층, 반사층, 제1 전도층, 활성층, 제2 전도층, 적어도 하나의 제1 전극 및 적어도 하나의 제2 전극을 포함하며; 여기서,
    상기 본딩 금속층은 상기 기판의 일측에 설치되고;
    상기 반사층은 상기 본딩 금속층에서 상기 기판과 이격되는 일측에 설치되어, 상기 본딩 금속층과 반사층 사이가 절연차단되고;
    상기 제2 전도층은 상기 반사층에서 상기 본딩 금속층과 이격되는 일측에 설치되고;
    상기 활성층은 상기 제2 전도층에서 상기 반사층과 이격되는 일측에 설치되고;
    상기 제1 전도층은 상기 활성층에서 상기 제2 전도층과 이격되는 일측에 설치되고;
    상기 제1 전극은 상기 본딩 금속층에서 상기 기판과 이격되는 일측으로부터 상기 반사층, 상기 제2 전도층 및 상기 활성층을 순차로 관통하여 상기 제1 전도층까지 연장되어, 상기 본딩 금속층 및 제1 전도층과 연결되고, 상기 제1 전극은 상기 반사층, 제2 전도층 및 활성층과 절연차단되며;
    상기 제2 전극은 상기 기판 및 본딩 금속층을 관통하여 상기 반사층과 연결되고, 상기 제2 전극은 상기 본딩 금속층 및 기판과 절연차단되는 것을 특징으로 하는 반도체 소자.
  2. 제1항에 있어서,
    상기 본딩 금속층으로부터 상기 제1 전도층까지 관통하고, 상기 제1 전도층의 일부를 관통하는 적어도 하나의 제1 충진홈, 상기 기판에서 상기 본딩 금속층과 이격되는 일측으로부터 상기 반사층까지 관통하는 적어도 하나의 제2 충진홈을 더 포함하고,
    상기 제1 전극은 상기 제1 충진홈 내부에 위치하고 상기 제1 전도층 및 상기 본딩 금속층을 연결하며, 상기 제2 전극은 상기 제2 충진홈에 위치하고 상기 본딩 금속층과 연결되며,
    상기 제1 충진홈의 측벽과 상기 제1 전극 사이에 절연 재료가 구비되어, 상기 제1 전극과 상기 반사층, 제2 전도층 및 활성층 사이의 절연차단을 구현하고;
    상기 제2 충진홈의 측벽과 상기 제2 전극 사이에 절연 재료가 구비되어, 상기 제2 전극과 상기 본딩 금속층 및 기판 사이의 절연차단을 구현하고;
    상기 본딩 금속층과 상기 반사층 사이에 절연 재료가 구비되어, 상기 본딩 금속층과 상기 반사층 사이의 절연차단을 구현하는 것을 특징으로 하는 반도체 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 전도층에서 상기 활성층과 이격되는 일측에는 적어도 상기 제1 전도층, 활성층, 제2 전도층 및 반사층을 관통하는 적어도 하나의 그루브가 설치되어, 상기 그루브가 상기 반도체 소자를 상이한 픽셀 유닛으로 분리하는 것을 특징으로 하는 반도체 소자.
  4. 제3항에 있어서,
    상기 그루브의 바닥부와 측벽에 절연층이 설치되는 것을 특징으로 하는 반도체 소자.
  5. 제1항 또는 제2항에 있어서,
    상기 제1 전도층에 설치되는 형광분말층을 더 포함하며, 상기 형광분말층은 양자점 형광분말로 제조되는 것을 특징으로 하는 반도체 소자.
  6. 제1항에 있어서,
    상기 기판에서 상기 본딩 금속층과 이격되는 일측에 위치하는 적어도 하나의 연결 패드를 더 포함하며, 각각의 연결 패드는 하나의 상기 제1 전극과 연결되는 것을 특징으로 하는 반도체 소자.
  7. 베이스에 순차로 제1 전도층, 활성층, 제2 전도층 및 반사층을 성장하는 단계;
    상기 반사층에서 상기 제2 전도층과 이격되는 일측에 적어도 하나의 제1 충진홈을 형성하고, 상기 제1 충진홈이 상기 제2 전도층, 활성층을 완전히 관통하고, 상기 제1 전도층의 일부를 관통하는 단계;
    상기 반사층에서 제2 전도층과 이격되는 일측에 한층의 절연 재료를 성장하는 단계;
    상기 제1 충진홈에서 제1 전극을 제조하고, 상기 제1 전극이 상기 반사층, 제2 전도층 및 활성층과 절연차단되고, 상기 제1 전극이 상기 제1 전도층과 연결되도록 하는 단계;
    상기 반사층에서 상기 제2 전도층과 이격되는 일측에 본딩 금속층과 기판을 형성하고, 여기서, 상기 제1 전극은 상기 본딩 금속층에서 상기 기판과 이격되는 일측으로부터 상기 반사층, 제2 전도층 및 활성층을 순차로 관통하여 상기 제1 전도층까지 연장되어, 상기 본딩 금속층 및 제1 전도층과 연결되도록 하는 단계;
    상기 기판에서 상기 반사층과 이격되는 일측에 상기 기판 및 본딩 금속층을 순차로 관통하는 적어도 하나의 제2 충진홈을 형성하는 단계;
    상기 제2 충진홈에서 제2 전극을 제조하고, 상기 제2 전극이 상기 반사층과 접촉하고, 상기 본딩 금속층 및 기판과 절연차단되도록 하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제7항에 있어서,
    상기 제1 충진홈에서 상기 제1 전극을 제조하는 단계는,
    상기 제1 충진홈에 절연 재료를 충진하는 단계;
    상기 제1 충진홈 내의 절연 재료를 식각함으로써, 전극 재료를 수용하는 수용 공간을 형성하는 단계;
    상기 수용 공간에 상기 전극 재료를 충진하여 상기 제1 전극을 형성하고, 상기 제1 전극은 상기 제1 충진홈 내의 나머지 절연 재료를 통해 상기 반사층, 제2 전도층 및 활성층과 절연차단되도록 하는 단계를 포함하는 것을 특징으로 하는 제조 방법.
  9. 제7항에 있어서,
    상기 제2 충진홈에 전극 재료를 충진하여 상기 제2 전극을 형성하는 단계는,
    상기 제2 충진홈에 절연 재료를 충진하는 단계;
    상기 제2 충진홈 내의 절연 재료를 식각함으로써, 상기 전극 재료를 수용하는 수용 공간을 형성하는 단계;
    상기 수용 공간에 상기 전극 재료를 충진하여 상기 제2 전극을 형성하고, 상기 제2 전극은 상기 제2 충진홈 내의 나머지 절연 재료를 통해 상기 본딩 금속층 및 기판과 절연차단되도록 하는 단계를 포함하는 것을 특징으로 하는 제조 방법.
  10. 제7항에 있어서,
    상기 방법은,
    상기 베이스를 제거하고, 상기 제1 전도층에서 상기 활성층과 이격되는 일측에 적어도 상기 제1 전도층, 활성층, 제2 전도층 및 반사층을 관통하고 상기 반도체 소자를 상이한 픽셀 유닛으로 분리하는 적어도 하나의 그루브를 형성하는 단계를 더 포함하는 것을 특징으로 하는 제조 방법.
  11. 제10항에 있어서,
    상기 방법은,
    상기 제1 전도층에서 상기 활성층과 이격되는 일측에 절연 재료를 성장하고, 상기 제1 전도층 및 상기 그루브의 바닥부와 측벽에 성장되는 절연층을 형성하는 단계;
    상기 제1 전도층에 성장되는 절연 재료를 식각하고, 상기 제1 전도층에 형광분말층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 제조 방법.
KR1020197023523A 2017-01-12 2017-01-12 반도체 소자 및 그 제조 방법 KR102355049B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/070990 WO2018129697A1 (zh) 2017-01-12 2017-01-12 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
KR20190140435A true KR20190140435A (ko) 2019-12-19
KR102355049B1 KR102355049B1 (ko) 2022-01-25

Family

ID=62839179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197023523A KR102355049B1 (ko) 2017-01-12 2017-01-12 반도체 소자 및 그 제조 방법

Country Status (5)

Country Link
US (1) US10446605B2 (ko)
KR (1) KR102355049B1 (ko)
CN (1) CN111033766B (ko)
TW (1) TWI713808B (ko)
WO (1) WO2018129697A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664363B2 (en) 2018-10-17 2023-05-30 Seoul Viosys Co., Ltd. Light emitting device and method of manufacturing the same
CN110767642B (zh) * 2019-12-25 2020-09-01 佛山市国星半导体技术有限公司 一种阵列集成微型led芯片及其制作方法
US11114587B1 (en) * 2020-02-25 2021-09-07 Odyssey Semiconductor, Inc. Streamlined GaN-based fabrication of light emitting diode structures
CN114171540A (zh) * 2021-12-08 2022-03-11 镭昱光电科技(苏州)有限公司 微显示led芯片结构及其制作方法
CN114512504A (zh) * 2022-01-28 2022-05-17 上海芯元基半导体科技有限公司 防光串扰Micro-LED芯片结构、制备方法以及Micro-LED显示装置
CN114628432B (zh) * 2022-02-28 2023-03-10 诺视科技(苏州)有限公司 一种半导体装置的制作方法及半导体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140010521A (ko) * 2012-07-12 2014-01-27 삼성전자주식회사 발광소자 패키지 및 그 제조방법
CN103794689A (zh) * 2014-02-25 2014-05-14 深圳市兆明芯科技控股有限公司 覆晶式led芯片的制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI533473B (zh) * 2009-12-16 2016-05-11 晶元光電股份有限公司 發光元件及其製造方法
US8901586B2 (en) * 2010-07-12 2014-12-02 Samsung Electronics Co., Ltd. Light emitting device and method of manufacturing the same
KR101766298B1 (ko) 2011-03-30 2017-08-08 삼성전자 주식회사 발광소자 및 그 제조방법
TW201347141A (zh) 2012-05-04 2013-11-16 Chi Mei Lighting Tech Corp 發光二極體結構及其製造方法
CN103390713B (zh) * 2013-07-19 2016-04-13 深圳大道半导体有限公司 带光反射层的半导体发光器件
JP6499400B2 (ja) * 2014-04-04 2019-04-10 キヤノン株式会社 半導体装置の製造方法
CN108475712B (zh) * 2015-12-01 2021-11-09 夏普株式会社 图像形成元件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140010521A (ko) * 2012-07-12 2014-01-27 삼성전자주식회사 발광소자 패키지 및 그 제조방법
CN103794689A (zh) * 2014-02-25 2014-05-14 深圳市兆明芯科技控股有限公司 覆晶式led芯片的制作方法

Also Published As

Publication number Publication date
TWI713808B (zh) 2020-12-21
KR102355049B1 (ko) 2022-01-25
US10446605B2 (en) 2019-10-15
CN111033766A (zh) 2020-04-17
CN111033766B (zh) 2022-07-08
US20190051697A1 (en) 2019-02-14
TW201843846A (zh) 2018-12-16
WO2018129697A1 (zh) 2018-07-19

Similar Documents

Publication Publication Date Title
KR102355049B1 (ko) 반도체 소자 및 그 제조 방법
US10084012B2 (en) Optoelectronic device with light-emitting diodes
US11393951B2 (en) Semiconductor structure and method for manufacturing the same
KR102135352B1 (ko) 표시장치
KR102501822B1 (ko) 발광다이오드를 구비한 광전자장치
EP2673813B1 (en) Semiconductor light emitting device
JP2016178307A (ja) 発光ダイオードを備えた光電子デバイス
US20100283070A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
TWI712164B (zh) 半導體裝置及其製造方法
KR101047720B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
EP3652792B1 (en) Light emitting diode and manufacturing method thereof
TW201810720A (zh) 半導體發光器件及其製造方法
US10134806B2 (en) Semiconductor light emitting device
CN110429098B (zh) 一种显示面板及其制作方法、显示装置
CN110021691B (zh) 一种半导体发光器件
US9735316B2 (en) Method for manufacturing high voltage LED flip chip
US20230163107A1 (en) Optical projection device having a grid structure
CN112909136A (zh) 发光二极管、显示面板、显示装置及制备方法
CN103515500A (zh) 半导体发光结构及其制造方法
US11380818B2 (en) Semiconductor light emitting device
WO2023142147A1 (en) Micro led structure and micro display panel
WO2023142145A1 (en) Micro led structure and micro display panel
CN117410306A (zh) 高压发光芯片及其制作方法、显示装置
CN114787995A (zh) 光电子器件和用于制造光电子器件的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant