KR20190133483A - 메모리 시스템, 컨트롤러 및 그 동작방법 - Google Patents

메모리 시스템, 컨트롤러 및 그 동작방법 Download PDF

Info

Publication number
KR20190133483A
KR20190133483A KR1020180058480A KR20180058480A KR20190133483A KR 20190133483 A KR20190133483 A KR 20190133483A KR 1020180058480 A KR1020180058480 A KR 1020180058480A KR 20180058480 A KR20180058480 A KR 20180058480A KR 20190133483 A KR20190133483 A KR 20190133483A
Authority
KR
South Korea
Prior art keywords
read
count
memory
pages
page
Prior art date
Application number
KR1020180058480A
Other languages
English (en)
Other versions
KR102639696B1 (ko
Inventor
황지훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180058480A priority Critical patent/KR102639696B1/ko
Priority to US16/217,311 priority patent/US10877883B2/en
Priority to CN201811585854.5A priority patent/CN110531922B/zh
Publication of KR20190133483A publication Critical patent/KR20190133483A/ko
Application granted granted Critical
Publication of KR102639696B1 publication Critical patent/KR102639696B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G06F12/0261—Garbage collection, i.e. reclamation of unreferenced memory using reference counting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 일 실시예에 따르면, 다수의 페이지로 구성되는 메모리 블록을 포함하는 메모리 장치를 제어하는 컨트롤러의 동작 방법은, 상기 다수의 페이지 중 타겟 메모리 블록의 타겟 페이지를 테스트 리드시 상기 테스트 리드의 횟수에 기초하여 상기 타겟 페이지의 주변 페이지 각각에 대해 리드 디스터브 카운트를 계산하는 단계; 상기 타겟 페이지를 리드 시 상기 리드 디스터브 카운트에 기초하여 상기 타겟 페이지의 주변 페이지 각각에 대한 리드 카운트를 산출하는 단계; 및 상기 타겟 페이지 및 주변 페이지들의 리드 카운트에 기초하여 상기 타겟 메모리 블록의 데이터를 이동시키는 리드 리클레임 동작 여부를 결정하는 단계를 포함한다.

Description

메모리 시스템, 컨트롤러 및 그 동작방법 {MEMORY SYSTEM, CONTROLLER AND OPERATION METHOD THEREOF}
본 발명은 메모리 시스템, 컨트롤러 및 그 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명은 메모리 장치의 상태를 반영하여 리드 리클레임을 수행함으로써 메모리 시스템의 성능 및 신뢰성을 향상시키는 컨트롤러 및 그 동작 방법을 제안한다.
본 발명의 일 실시예에 따르면, 다수의 페이지로 구성되는 메모리 블록을 포함하는 메모리 장치를 제어하는 컨트롤러의 동작 방법은, 상기 다수의 페이지 중 타겟 메모리 블록의 타겟 페이지를 테스트 리드시 상기 테스트 리드의 횟수에 기초하여 상기 타겟 페이지의 주변 페이지 각각에 대해 리드 디스터브 카운트를 계산하는 단계; 상기 타겟 페이지를 리드 시 상기 리드 디스터브 카운트에 기초하여 상기 타겟 페이지의 주변 페이지 각각에 대한 리드 카운트를 산출하는 단계; 및 상기 타겟 페이지 및 주변 페이지들의 리드 카운트에 기초하여 상기 타겟 메모리 블록의 데이터를 이동시키는 리드 리클레임 동작 여부를 결정하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 다수의 페이지로 구성되는 메모리 블록을 포함하는 메모리 장치를 제어하는 컨트롤러는, 상기 컨트롤러는 상기 다수의 페이지 중 타겟 메모리 블록의 타겟 페이지를 테스트 리드시 상기 테스트 리드의 횟수에 기초하여 상기 타겟 페이지의 주변 페이지 각각에 대해 리드 디스터브 카운트를 계산하는 테스트부; 상기 다수의 페이지 중 타겟 메모리 블록의 타겟 페이지를 리드 시 상기 리드 디스터브 카운트에 기초하여 상기 타겟 페이지의 주변 페이지 각각에 대한 리드 카운트를 산출하는 계산부; 및 상기 타겟 페이지 및 주변 페이지들의 리드 카운트에 기초하여 상기 타겟 메모리 블록의 데이터를 이동시키는 리드 리클레임 동작 여부를 결정하는 결정부를 포함한다.
본 발명의 일 실시예에 따른 메모리 시스템의 동작 방법은, 타겟 메모리 블록의 타겟 페이지에 대하여 리드 동작을 수행하는 단계; 상기 타겟 페이지의 주변 페이지들 각각의 직전 리드 카운트에 상기 타겟 페이지로부터의 오프셋에 따른 리드 디스터브 카운트를 합산하여 현재 리드 카운트를 산출하는 단계; 및 상기 타겟 메모리 블록에 포함된 페이지들의 현재 리드 카운트에 기초하여 메모리 블록에 대한 리드 리클레임 동작을 수행하는 단계를 포함한다.
본 발명의 일 실시예에 따른 메모리 시스템은, 상기 메모리 시스템은 복수의 메모리 블록을 포함하는 메모리 장치; 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하고, 상기 컨트롤러는 타겟 페이지에 대하여 리드 동작을 수행하고, 상기 주변 페이지들 각각의 직전 리드 카운트에 상기 타겟 페이지로부터의 오프셋에 따른 리드 디스터브 카운트를 합산하여 현재 리드 카운트를 산출하고, 상기 타겟 메모리 블록에 포함된 페이지들의 현재 리드 카운트에 기초하여 메모리 블록에 대한 리드 리클레임 동작을 수행한다.
본 발명은 메모리 장치의 상태를 반영하여 리드 리클레임을 수행함으로써 메모리 시스템의 성능 및 신뢰성이 향상될 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 도 1의 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 3은 도 2의 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 4는 도 1의 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면이다.
도 5는 메모리 시스템의 리드 커맨드에 따른 동작을 예로서 나타낸 흐름도이다.
도 6a 내지 6c는 본 발명의 일 실시예에 따른 리드 디스터브 카운트를 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 컨트롤러의 구조를 개략적으로 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 디스터브 카운트를 산출하는 방법을 나타낸 흐름도이다.
도 9는 본 발명의 일 실시예에 따른 메모리 시스템의 리드 커맨드에 따른 동작을 나타낸 흐름도이다.
도 10 내지 도 18은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함할 수 있다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 운영 시스템은 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있다. 예를 들면, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명된다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다.
이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 도 1의 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 도 2의 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 도 1의 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 아울러, 본 발명의 실시예에 따른 메모리 장치(150)는, 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF) 메모리 장치 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
리드 동작을 수행하는 경우 비선택 워드라인에도 패스 전압을 인가하기 때문에, 인접한 메모리 셀의 문턱 전압이 상승하는 리드 디스터브(disturb)현상이 발생한다. 즉, 반복된 리드 동작에 의해, 프로그램된 주변 셀의 문턱 전압이 변하여 향후 당해 주변 셀에 대한 리드 동작을 수행할 때 오류가 발생할 수 있다. 오류 비트의 수가 증가하면 에러 정정 디코딩으로도 오류를 정정할 수 없게 되고, 리드 페일이 발생한다.
메모리 블록에 대해 반복되는 리드 동작에 따라 당해 메모리 블록에서 리드 페일이 발생하는 것을 방지하기 위하여, 당해 메모리 블록의 데이터를 리드하여 새로운 메모리 블록에 저장하는 동작을 리드 리클레임(reclaim)이라 한다.
예컨대, 메모리 블록에 대해서 소정의 횟수 이상 리드 동작을 수행했다면 리드 페일이 발생할 우려가 있는 것으로 간주하고 당해 메모리 블록에 대하여 상기 리드 리클레임 동작을 수행할 수 있다.
도 5는 메모리 시스템(110)의 리드 커맨드에 따른 동작을 예로서 나타낸 흐름도이다.
단계 S502에서 호스트(102)로부터 타겟 메모리 블록의 타겟 페이지를 리드하라는 커맨드를 받으면, 컨트롤러(130)는 호스트(102)로부터의 리드 커맨드에 응하여 메모리 장치(150)가 상기 타겟 메모리 블록의 상기 타겟 페이지를 리드하도록 제어한다.
단계 S504에서, 컨트롤러(130)는 상기 타겟 메모리 블록의 리드 카운트를 기본 증가분, 예컨대 1회만큼 증가시킨다.
단계 S506에서, 컨트롤러(130)는 상기 리드 카운트가 소정의 임계값을 넘었는지 확인한다. 상기 리드 카운트가 상기 소정의 임계값을 넘었다면(단계 S506에서, “Y”), 단계 S508에서 컨트롤러(130)는 상기 타겟 메모리 블록에 대해 리드 리클레임 동작을 수행한다. 상기 리드 카운트가 상기 소정의 임계값을 넘지 않았다면(단계 S506에서, “N”), 컨트롤러(130)는 리드 커맨드에 따른 리드 동작을 종료한다. 본 명세서에서 리드 리클레임 동작 수행을 트리거(trigger)시키는 상기 소정의 임계값을 트리거 카운트로 정의한다.
한편, 리드 디스터브 현상은 타겟 메모리 블록의 모든 메모리 셀에서 고르게 발생하지는 않을 수 있다. 예컨대 상기 타겟 페이지에 인접한 페이지에 속하는 메모리 셀에서 리드 디스터브 현상이 더 크게 발생할 수 있다. 또한, 각각의 메모리 블록은 리드 디스터브 현상의 영향을 서로 다르게 받을 수도 있으며, 리드 동작을 수행할 때의 메모리 장치의 온도에 따라서도 메모리 블록이 리드 디스터브 현상의 영향을 받는 정도는 달라질 수 있다.
종래기술에 따르면, 상기된 바와 같이 개별 메모리 블록마다 리드 디스터브의 영향을 받는 정도가 상이할 수 있음에도 불구하고 일률적으로 리드 카운트에 기초하여 리드 리클레임 동작이 수행된다. 즉, 종래기술에 따르면 개별 메모리 블록마다 상이한 리드 디스터브 영향이 고려되지 않고 리드 리클레임 동작이 수행된다는 문제점이 있다. 이러한 문제점으로 인해 메모리 시스템(110)의 성능 및 신뢰성이 감소할 수 있다.
본 발명의 일 실시예에 따르면, 리드 디스터브 카운트를 누적함으로써 산출된 현재 리드 카운트에 따라 리드 리클레임 동작이 수행될 수 있다. 상기 리드 디스터브 카운트에는 리드 동작의 대상이 되는 페이지의 주변 페이지에 속하는 메모리 셀이 리드 디스터브 현상에 의해 받을 수 있는 영향이 반영될 수 있다. 리드 동작이 수행될 때마다 타겟 메모리 블록의 각 페이지별로 직전 리드 카운트에 상기 리드 디스터브 카운트가 합산되어 현재 리드 카운트가 산출되고, 상기 현재 리드 카운트에 따라 리드 리클레임 동작이 수행될 수 있다. 상기 리드 디스터브 카운트에 의해 메모리 시스템(110)의 성능 및 신뢰성이 향상될 수 있다.
도 6a 내지 6c는 본 발명의 일 실시예에 따른 리드 디스터브 카운트를 설명하기 위한 도면이다.
도 6a에 도시된 메모리 블록(600)의 타겟 페이지(Page N)에 반복적으로 리드 동작이 수행되는 경우를 일 예로 하여 디스터브 카운트의 개념을 설명한다. 메모리 블록(600)은 도 1의 메모리 블록들(152, 154, 156) 중 어느 것과도 대응될 수 있다.
에러 정정 디코딩으로도 리드한 데이터의 오류를 정정할 수 없게 되는 임계점에 해당하는 비트 오류율(BER)을 본 명세서에서는 임계 비트 오류율이라 정의한다. 타겟 페이지(Page N)에 리드 동작이 반복적으로 수행되는 경우 주변 페이지의 데이터에 대한 비트 오류율이 점점 높아질 수 있다. 상기 주변 페이지의 데이터에 대한 비트 오류율이 상기 임계 비트 오류율에 도달할 때의 타겟 페이지(Page N)의 리드 카운트를 본 명세서에서는 당해 주변 페이지의 임계 리드 카운트(threshold read count)로 정의한다.
도 6b를 참조하여 리드 디스터브 카운트를 산출하는 방법을 설명한다.
도 6b의 그래프는 타겟 페이지(Page N)에 반복적으로 리드 동작이 수행되는 경우 다음 페이지(Page N+1)의 비트 오류율을 예시하고 있다. 도 6b를 참조하면, 임계 비트 오류율은 10-12이다. 타겟 페이지(Page N)가 32회 리드되었을 때 다음 페이지(Page N+1)의 비트 오류율이 임계 비트 오류율에 도달한다. 이 경우 인접한 페이지의 임계 리드 카운트는 32회이다.
한편, 메모리 블록(600)을 포함하는 메모리 시스템(110)의 트리거 카운트가 예컨대 250K회일 수 있다. 상기 트리거 카운트를 상기 임계 리드 카운트로 나눈 값은 약 7906이다. 즉, 타겟 페이지(Page N)를 한 번 리드했을 때 다음 페이지(Page N+1)는 메모리 블록(600)을 7906회 리드했을 때와 같은 정도로 디스터브의 영향을 받을 수 있다. 본 명세서에서는 트리거 카운트를 임계 리드 카운트로 나눈 값을 리드 디스터브 값(read disturb value)으로 정의한다. 상기 리드 디스터브 값에 상기 기본 증가분, 예컨대 1회를 곱함으로써 다음 페이지(Page N+1)의 리드 디스터브 카운트는 예컨대 7906회로 설정될 수 있다.
도 6c의 그래프는 타겟 페이지(Page N)에 반복적으로 리드 동작이 수행되는 경우 이전 페이지(Page N-1)의 비트 오류율을 예시하고 있다. 도 6c를 참조하면, 타겟 페이지(Page N)가 1M회 리드되었을 때 이전 페이지(Page N-1)의 비트 오류율이 임계 비트 오류율에 도달한다. 이 경우 인접한 페이지의 임계 리드 카운트는 1M회이다.
메모리 블록(600)을 포함하는 메모리 시스템(100)의 트리거 카운트가 250K회인 경우 상기 트리거 카운트를 상기 임계 리드 카운트로 나눔으로써 구해지는 리드 디스터브 값은 0.25이다. 상기 리드 디스터브 값에 상기 기본 증가분을 곱하여 이전 페이지(Page N-1)의 리드 디스터브 카운트는 예컨대 0.25회로 설정될 수 있다.
이와 같이, 메모리 시스템(110)에서 리드 리클레임을 수행하기 위한 트리거 카운트가 사전에 설정되어 있을 수 있다. 타겟 페이지의 주변 페이지 각각에 대해서, 상기 트리거 카운트를 상기 임계 리드 카운트로 나누고 상기 기본 증가분을 곱함으로써 리드 디스터브 카운트가 산출될 수 있다.
한편, 상기 예시에 따르면 다음 페이지(Page N+1)의 리드 디스터브 카운트는 7906회일 수 있다. 따라서 타겟 페이지(Page N)에 리드 동작이 수행되는 경우 다음 페이지(Page N+1)는 리드 디스터브에 의한 영향을 특히 많이 받는 것으로 간주될 수 있다. 상기 리드 디스터브 카운트가 소정의 임계치 이상인 페이지는 취약한 영역(Weak area)으로 지정될 수 있다.
메모리 블록(600)에서 어떤 페이지를 타겟 페이지로 하여 리드하는 경우라도 상기 타겟 페이지의 주변 페이지가 받는 영향이 같다고 가정하면, Page N이 아닌 다른 페이지를 타겟 페이지로 하여 리드 동작을 수행하는 경우 상기 다른 타겟 페이지의 인접한 페이지에서도 상기 리드 디스터브 카운트와 같은 정도의 영향을 받을 수 있다. 즉 어떤 페이지를 리드하는 경우라도 그로부터 일정한 오프셋을 갖는 페이지의 리드 디스터브 카운트는 같다고 할 수 있다.
본 발명의 일 실시예에 따르면, 상기 리드 디스터브 카운트는 타겟 페이지와 인접한 페이지뿐만 아니라 타겟 메모리 블록의 다른 주변 페이지들에 대해서도 각각 산출될 수 있다.
본 발명의 일 실시예에 따르면, 상기 주변 페이지는 상기 타겟 메모리 블록의 타겟 페이지를 제외한 나머지 페이지를 의미할 수도 있다.
도 7은 본 발명의 일 실시예에 따른 컨트롤러(130)의 구조를 개략적으로 도시한 도면이다.
도 7을 참조하면, 컨트롤러(130)는 테스트부(710), 계산부(730) 및 결정부(750)를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 테스트부(710), 계산부(730) 및 결정부(750) 각각은 도 1의 컨트롤러(130)의 프로세서(144)에 대응될 수 있다.
테스트부(710)는 타겟 메모리 블록의 타겟 페이지에 대해 테스트 리드를 수행하고, 상기 테스트 리드의 횟수에 기초하여 타겟 페이지의 주변 페이지 각각에 대한 리드 디스터브 카운트를 계산할 수 있다.
계산부(730)는 리드 동작을 수행할 때마다 상기 리드 디스터브 카운트에 기초하여 상기 리드 동작의 타겟 페이지의 주변 페이지 각각에 대한 리드 카운트를 산출할 수 있다.
결정부(750)는 상기 타겟 페이지 및 주변 페이지들의 리드 카운트에 기초하여 상기 메모리 블록에 대하여 리드 리클레임 동작을 수행할지 여부를 결정할 수 있다.
도 8은 본 발명의 일 실시예에 따른 주변 페이지 각각의 리드 디스터브 카운트를 산출하는 방법을 나타낸 흐름도이다.
단계 S802에서, 테스트부(710)는 메모리 장치(150)가 타겟 메모리 블록의 모든 페이지에 대해 시퀀셜 라이트 동작을 수행하도록 제어할 수 있다. 이로써 상기 타겟 메모리 블록의 상태를 리드 디스터브 현상이 발생하기 전의 상태로 만들 수 있다.
단계 S804에서, 테스트부(710)는 메모리 장치(150)가 상기 타겟 메모리 블록의 타겟 페이지에 대해서 반복적으로 리드 동작을 수행하도록 제어할 수 있다. 한편, 테스트부(710)는 상기 타겟 페이지에 대한 테스트 리드 동작의 횟수를 카운트할 수 있다.
단계 S806에서, 테스트부(710)는 상기 타겟 페이지의 주변 페이지들 각각의 비트 오류율을 측정할 수 있다.
본 발명의 일 실시예에 따르면, 테스트부(710)는 상기 주변 페이지 각각의 비트 오류율을 상기 타겟 페이지에 대한 매 테스트 리드 횟수마다 측정할 수도 있고, 특정 테스트 리드 횟수에서만 측정할 수도 있다.
단계 S808에서, 테스트부(710)는 상기 주변 페이지 각각의 리드 디스터브 카운트를 산출하여, 타겟 페이지로부터의 오프셋에 따른 리드 디스터브 카운트를 산출할 수 있다.
본 발명의 일 실시예에 따르면 리드 디스터브 카운트는, 도 6a 내지 6c를 통하여 설명된 것과 같이 주변 페이지의 비트 오류율이 임계 비트 오류율에 도달하는 임계 리드 카운트를 산출하고, 트리거 카운트를 상기 임계 리드 카운트로 나눈 값인 리드 디스터브 값에 기본 가중치를 곱함으로써 산출할 수 있다.
본 발명의 일 실시예에 따르면, 상기 주변 페이지 각각의 비트 오류율을 상기 타겟 페이지의 특정 테스트 리드 횟수에서만 측정한 후 상기 측정된 비트 오류율을 통해 테스트 리드 횟수와 상기 비트 오류율의 관계식을 도출하여 상기 임계 리드 카운트를 산출할 수도 있다. 예컨대, 상기 관계식은 log(threshold read count)를 독립 변수로 하고, -log(BER)을 종속 변수로 하는 선형 회귀식으로 도출될 수 있다. 이 경우 매 리드 횟수마다 상기 주변 페이지들의 비트 오류율을 측정하지 않아도 되므로 효율적으로 상기 임계 리드 카운트를 산출할 수 있다.
본 발명의 일 실시예에 따르면, 상기 리드 디스터브 카운트는 메모리 블록마다 개별적으로 산출될 수 있고, 향후 개별 메모리 블록의 리드 동작에 따른 리드 카운트를 산출하는 경우 상기 개별 리드 디스터브 카운트가 적용될 수도 있다.
본 발명의 일 실시예에 따르면, 복수 개의 메모리 블록들을 하나의 메모리 블록 그룹으로 하여 상기 메모리 블록 그룹마다 상기 리드 디스터브 카운트가 산출될 수 있고, 향후 리드 동작에 따른 리드 카운트를 산출하는 경우 메모리 블록 그룹별로 상기 그룹별 리드 디스터브 카운트가 적용될 수도 있다.
본 발명의 일 실시예에 따르면, 도 6a 내지 6c 및 도 8을 참조하여 설명된 방법에 의해 산출된 리드 디스터브 값에 소정의 가중치를 부여한 값을 리드 디스터브 카운트로 정할 수도 있다.
예컨대, 리드 동작을 수행할 때 메모리 장치(150)의 온도가 높은 경우 리드 디스터브 현상에 의한 영향이 더 커질 수 있다. 따라서 본 발명의 일 실시예에 따르면, 리드 동작을 수행할 때 메모리 장치(150)의 온도가 높은 경우는 상기 산출된 리드 디스터브 값에 상기 온도에 따른 소정의 제1 가중치를 곱한 값을 리드 디스터브 카운트로 정할 수도 있다.
본 발명의 일 실시예에 따르면, 도 6을 통하여 설명된 상기 취약한 영역(Weak area)에 대해서는 상기 산출된 리드 디스터브 값에 소정의 제2 가중치를 더 곱한 값을 리드 디스터브 카운트로 정할 수도 있다.
상기 산출된 리드 디스터브 카운트는 향후 임의의 타겟 페이지에 대한 리드 동작에서 당해 타겟 페이지로부터의 오프셋에 따라 적용될 수 있다.
도 9는 본 발명의 일 실시예에 따른 메모리 시스템(110)의 리드 커맨드에 따른 동작을 나타낸 흐름도이다.
단계 S902에서 컨트롤러(130)는 호스트(102)로부터의 커맨드에 응하여 메모리 장치(150)가 타겟 메모리 블록의 타겟 페이지에 대하여 리드 동작을 수행하도록 제어할 수 있다.
단계 S904에서 계산부(730)는 도 7을 참조하여 설명된, 타겟 페이지로부터의 오프셋에 따른 리드 디스터브 카운트를 현재 타겟 페이지의 주변 페이지들 각각의 직전 리드 카운트에 합산함으로써 상기 주변 페이지 각각의 현재 리드 카운트를 산출할 수 있다.
단계 S906에서, 결정부(750)는 상기 메모리 블록의 모든 페이지에 대하여 페이지들 각각의 현재 리드 카운트가 소정의 임계값을 넘었는지 확인한다.
상기 각각의 현재 리드 카운트 중 하나라도 트리거 카운트를 넘은 경우(단계 S906에서, “Y”), 컨트롤러(130)는 상기 타겟 메모리 블록에 대해 리드 리클레임 동작을 수행할 수 있다.
본 발명의 일 실시예에 따르면, 상기 리드 리클레임 동작은 상기 메모리 블록의 데이터를 리드하는 단계 및 상기 리드된 데이터를 다른 메모리 블록에 저장하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 리드 리클레임 동작은 상기 리드된 데이터의 에러를 정정하는 단계를 더 포함할 수 있다.
상기 각각의 현재 리드 카운트 모두가 트리거 카운트를 넘지 않은 경우(단계 S908에서, “N”), 컨트롤러(130)는 리드 커맨드에 따른 동작을 종료할 수 있다
이러한 본 발명의 실시예에 따르면, 메모리 블록의 각 페이지들이 리드 디스터브 현상에 의해 받는 영향의 정도를 정확히 반영한 리드 디스터브 카운트를 직전 리드 카운트에 합산하여 현재 리드 카운트를 산출하고, 상기 현재 리드 카운트에 의해 리드 리클레임 동작을 수행할 수 있다. 따라서 리드 리클레임 동작이 적시에 수행됨으로써 메모리 시스템(110)의 성능 및 신뢰성이 향상될 수 있다.
그러면 이하에서는, 도 10 내지 도 18을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 9에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 10을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 비휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 11을 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 비휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 11에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 1에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 12를 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, …, CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함하는 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들로 구현될 수 있으며, 도 11에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 13을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
도 14 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 14 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 14 내지 도 17을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 11 내지 도 13에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 10에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 14에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(switching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 15에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 16에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 17에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 18은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 18은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 18을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 메모리 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 12 내지 도 17에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 다수의 페이지로 구성되는 메모리 블록을 포함하는 메모리 장치를 제어하는 컨트롤러의 동작 방법에 있어서,
    상기 다수의 페이지 중 타겟 메모리 블록의 타겟 페이지를 테스트 리드시 상기 테스트 리드의 횟수에 기초하여 상기 타겟 페이지의 주변 페이지 각각에 대해 리드 디스터브 카운트를 계산하는 단계;
    상기 타겟 페이지를 리드 시 상기 리드 디스터브 카운트에 기초하여 상기 타겟 페이지의 주변 페이지 각각에 대한 리드 카운트를 산출하는 단계; 및
    상기 타겟 페이지 및 주변 페이지들의 리드 카운트에 기초하여 상기 타겟 메모리 블록의 데이터를 이동시키는 리드 리클레임 동작 여부를 결정하는 단계
    를 포함하는 컨트롤러의 동작 방법.
  2. 제1항에 있어서,
    상기 리드 디스터브 카운트를 계산하는 단계는,
    상기 테스트 리드에 따라 상기 테스트 페이지의 주변 페이지의 데이터에 대해 오류가 발생하는 임계점에 대응하는 테스트 리드 횟수인 임계 리드 카운트를 상기 주변 페이지 각각에 대해 계산하는 단계;
    상기 리드 리클레임 동작 여부를 결정하는 리드 카운트인 트리거 카운트를 상기 주변 페이지 각각의 임계 리드 카운트로 나누어 상기 주변 페이지 각각에 대한 리드 디스터브 값을 계산하는 단계; 및
    상기 리드 디스터브 값에 기본 증가분을 곱하여 이를 상기 리드 디스터브 카운트로 설정하는 단계
    를 포함하는 컨트롤러의 동작 방법.
  3. 제1항에 있어서,
    상기 리드 디스터브 카운트를 계산하는 단계는,
    상기 테스트 리드에 따라 상기 테스트 페이지의 주변 페이지의 데이터에 대해 오류가 발생하는 임계점에 대응하는 테스트 리드 횟수인 임계 리드 카운트를 상기 주변 페이지 각각에 대해 계산하는 단계;
    상기 리드 리클레임 동작 여부를 결정하는 리드 카운트인 트리거 카운트를 상기 주변 페이지 각각의 임계 리드 카운트로 나누어 상기 주변 페이지 각각에 대한 리드 디스터브 값을 계산하는 단계; 및
    상기 리드 디스터브 값에 소정의 가중치를 부여하여 이를 상기 리드 디스터브 카운트로 설정하는 단계
    를 더 포함하는 컨트롤러의 동작 방법.
  4. 제3항에 있어서,
    상기 리드 디스터브 값에 소정의 가중치를 부여하여 이를 상기 리드 디스터브 카운트로 설정하는 단계는
    온도 또는 상기 타겟 메모리 블록에서의 상기 주변 페이지의 위치에 대응하여 상기 소정의 가중치를 부여하는 단계
    를 포함하는 컨트롤러의 동작 방법.
  5. 제2항에 있어서,
    상기 임계 리드 카운트를 계산하는 단계는,
    상기 주변 페이지 데이터에 대한 에러 정정 동작 결과 상기 오류가 발생하는 임계점에 대응하는 상기 테스트 리드 횟수로 계산하는 단계
    를 포함하는 컨트롤러의 동작 방법.
  6. 제1항에 있어서,
    상기 리드 디스터브 카운트를 계산하는 단계는,
    상기 타겟 페이지와 상기 타겟 페이지의 주변 페이지간의 오프셋에 대응하여 상기 리드 디스터브 카운트를 계산하는 단계
    를 더 포함하는 컨트롤러의 동작 방법.
  7. 제1항에 있어서,
    상기 메모리 장치는 복수 개의 상기 메모리 블록을 포함하며,
    상기 리드 디스터브 횟수를 계산하는 단계는
    상기 복수 개의 메모리 블록 각각에 대해 수행되는
    컨트롤러의 동작 방법.
  8. 제1항에 있어서,
    상기 메모리 장치는 소정 개수의 상기 메모리 블록으로 구성된 다수 개의 메모리 블록 그룹을 포함하며,
    상기 리드 디스터브 횟수를 계산하는 단계는,
    상기 다수 개의 메모리 블록 그룹 각각에 대해 수행되는
    컨트롤러의 동작 방법.
  9. 다수의 페이지로 구성되는 메모리 블록을 포함하는 메모리 장치를 제어하는 컨트롤러에 있어서,
    상기 컨트롤러는
    상기 다수의 페이지 중 타겟 메모리 블록의 타겟 페이지를 테스트 리드시 상기 테스트 리드의 횟수에 기초하여 상기 타겟 페이지의 주변 페이지 각각에 대해 리드 디스터브 카운트를 계산하는 테스트부;
    상기 다수의 페이지 중 타겟 메모리 블록의 타겟 페이지를 리드 시 상기 리드 디스터브 카운트에 기초하여 상기 타겟 페이지의 주변 페이지 각각에 대한 리드 카운트를 산출하는 계산부; 및
    상기 타겟 페이지 및 주변 페이지들의 리드 카운트에 기초하여 상기 타겟 메모리 블록의 데이터를 이동시키는 리드 리클레임 동작 여부를 결정하는 결정부
    를 포함하는 컨트롤러.
  10. 제9항에 있어서,
    상기 테스트부는
    상기 테스트 리드에 따라 상기 테스트 페이지의 주변 페이지의 데이터에 대해 오류가 발생하는 임계점에 대응하는 테스트 리드 횟수인 임계 리드 카운트를 상기 주변 페이지 각각에 대해 계산하고,
    상기 리드 리클레임 동작 여부를 결정하는 리드 카운트인 트리거 카운트를 상기 주변 페이지 각각의 임계 리드 카운트로 나누어 상기 주변 페이지 각각에 대한 리드 디스터브 값을 계산하고,
    상기 리드 디스터브 값을 상기 리드 디스터브 카운트로 설정하는
    컨트롤러.
  11. 제9항에 있어서,
    상기 테스트부는
    상기 테스트 리드에 따라 상기 테스트 페이지의 주변 페이지의 데이터에 대해 오류가 발생하는 임계점에 대응하는 테스트 리드 횟수인 임계 리드 카운트를 상기 주변 페이지 각각에 대해 계산하고,
    상기 리드 리클레임 동작 여부를 결정하는 리드 카운트인 트리거 카운트를 상기 주변 페이지 각각의 임계 리드 카운트로 나누어 상기 주변 페이지 각각에 대한 리드 디스터브 값을 계산하고,
    상기 리드 디스터브 값에 소정의 가중치를 부여하여 이를 상기 리드 디스터브 카운트로 설정하는
    컨트롤러.
  12. 제11항에 있어서,
    상기 테스트부는
    온도 또는 상기 타겟 메모리 블록에서의 상기 주변 페이지의 위치에 대응하여 상기 소정의 가중치를 부여하는
    컨트롤러.
  13. 제10항에 있어서,
    상기 테스트부는
    상기 주변 페이지 데이터에 대한 에러 정정 동작 결과 상기 오류가 발생하는 임계점에 대응하는 상기 테스트 리드 횟수인 임계 리드 카운트를 계산하는
    컨트롤러.
  14. 제9항에 있어서,
    상기 테스트부는
    상기 타겟 페이지와 상기 타겟 페이지의 주변 페이지간의 오프셋에 대응하여 상기 리드 디스터브 카운트를 계산하는
    컨트롤러.
  15. 제9항에 있어서,
    상기 메모리 장치는 복수 개의 상기 메모리 블록을 포함하며,
    상기 테스트부는 상기 복수 개의 메모리 블록 각각에 대해 상기 리드 디스터브 횟수를 계산하는
    컨트롤러.
  16. 제9항에 있어서,
    상기 메모리 장치는 소정 개수의 상기 메모리 블록으로 구성된 다수 개의 메모리 블록 그룹을 포함하며,
    상기 테스트부는 상기 다수 개의 메모리 블록 그룹 각각에 대해 상기 리드 디스터브 횟수를 계산하는
    컨트롤러.
  17. 메모리 시스템의 동작 방법에 있어서,
    타겟 메모리 블록의 타겟 페이지에 대하여 리드 동작을 수행하는 단계;
    상기 타겟 페이지의 주변 페이지들 각각의 직전 리드 카운트에 상기 타겟 페이지로부터의 오프셋에 따른 리드 디스터브 카운트를 합산하여 현재 리드 카운트를 산출하는 단계; 및
    상기 타겟 메모리 블록에 포함된 페이지들의 현재 리드 카운트에 기초하여 메모리 블록에 대한 리드 리클레임 동작을 수행하는 단계
    를 포함하는 동작 방법.
  18. 제17항에 있어서,
    상기 오프셋에 따른 리드 디스터브 카운트는
    테스트 타겟 페이지의 주변 페이지별로 트리거 카운트를 임계 리드 카운트로 나누고, 상기 나누어진 값에 기본 증가분을 곱함으로써 산출되며,
    상기 임계 리드 카운트는
    상기 테스트 타겟 페이지의 주변 페이지들 각각에서 임계 비트 오류율에 도달할 때의 상기 테스트 타겟 페이지의 테스트 리드 카운트이고,
    상기 트리거 카운트는
    리드 리클레임 동작을 수행하는 기준 리드 카운트인
    동작 방법.
  19. 메모리 시스템에 있어서,
    상기 메모리 시스템은 복수의 메모리 블록을 포함하는 메모리 장치; 및
    상기 메모리 장치를 제어하는 컨트롤러를 포함하고,
    상기 컨트롤러는 타겟 페이지에 대하여 리드 동작을 수행하고, 상기 주변 페이지들 각각의 직전 리드 카운트에 상기 타겟 페이지로부터의 오프셋에 따른 리드 디스터브 카운트를 합산하여 현재 리드 카운트를 산출하고, 상기 타겟 메모리 블록에 포함된 페이지들의 현재 리드 카운트에 기초하여 메모리 블록에 대한 리드 리클레임 동작을 수행하는
    메모리 시스템.
  20. 제19항에 있어서,
    상기 오프셋에 따른 리드 디스터브 카운트는
    테스트 타겟 페이지의 주변 페이지별로 트리거 카운트를 임계 리드 카운트로 나누고, 상기 나누어진 값에 기본 증가분을 곱함으로써 산출되며,
    상기 임계 리드 카운트는
    상기 테스트 타겟 페이지의 주변 페이지들 각각에서 임계 비트 오류율에 도달할 때의 상기 테스트 타겟 페이지의 테스트 리드 카운트이고,
    상기 트리거 카운트는
    리드 리클레임 동작을 수행하는 기준 리드 카운트인
    메모리 시스템.

KR1020180058480A 2018-05-23 2018-05-23 메모리 시스템, 컨트롤러 및 그 동작방법 KR102639696B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180058480A KR102639696B1 (ko) 2018-05-23 2018-05-23 메모리 시스템, 컨트롤러 및 그 동작방법
US16/217,311 US10877883B2 (en) 2018-05-23 2018-12-12 Memory system, controller for performing read reclaim operation, and method for operating the controller
CN201811585854.5A CN110531922B (zh) 2018-05-23 2018-12-25 存储器***、控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180058480A KR102639696B1 (ko) 2018-05-23 2018-05-23 메모리 시스템, 컨트롤러 및 그 동작방법

Publications (2)

Publication Number Publication Date
KR20190133483A true KR20190133483A (ko) 2019-12-03
KR102639696B1 KR102639696B1 (ko) 2024-02-23

Family

ID=68615250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180058480A KR102639696B1 (ko) 2018-05-23 2018-05-23 메모리 시스템, 컨트롤러 및 그 동작방법

Country Status (3)

Country Link
US (1) US10877883B2 (ko)
KR (1) KR102639696B1 (ko)
CN (1) CN110531922B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210043778A (ko) * 2019-10-11 2021-04-22 삼성전자주식회사 불휘발성 메모리 장치를 제어하도록 구성된 스토리지 컨트롤러의 동작 방법
US11361831B2 (en) * 2020-04-13 2022-06-14 Micron Technology, Inc. Proactive read disturb mitigation
TWI775143B (zh) * 2020-09-09 2022-08-21 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN112068782B (zh) * 2020-09-17 2023-07-25 群联电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元
US11656936B2 (en) 2021-09-07 2023-05-23 Micron Technology, Inc. Managing write disturb for units of memory in a memory sub-system
US11929135B2 (en) 2022-01-22 2024-03-12 Dell Products L.P. Read disturb information determination system
US11676671B1 (en) * 2022-01-22 2023-06-13 Dell Products L.P. Amplification-based read disturb information determination system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160146332A (ko) * 2015-06-12 2016-12-21 에스케이하이닉스 주식회사 복수의 저장 영역들을 포함하는 메모리 시스템 및 그것의 동작 방법
KR20180003713A (ko) * 2016-06-30 2018-01-10 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102025263B1 (ko) * 2012-10-05 2019-09-25 삼성전자주식회사 메모리 시스템 및 그것의 읽기 교정 방법
KR102089532B1 (ko) * 2013-02-06 2020-03-16 삼성전자주식회사 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법
KR102233074B1 (ko) * 2014-10-08 2021-03-30 삼성전자주식회사 저장 장치 및 그것의 신뢰성 검증 방법
KR20160099218A (ko) 2015-02-12 2016-08-22 삼성전자주식회사 디스플레이 장치 및 디스플레이 방법
CN106155585B (zh) * 2015-05-13 2020-05-15 爱思开海力士有限公司 自适应读取干扰收回策略
US10147500B2 (en) * 2015-05-22 2018-12-04 SK Hynix Inc. Hybrid read disturb count management
US9653176B2 (en) * 2015-06-16 2017-05-16 Sk Hynix Memory Solutions Inc. Read disturb reclaim policy
JP6523114B2 (ja) * 2015-09-15 2019-05-29 ラピスセミコンダクタ株式会社 メモリ制御装置及びメモリ制御方法
KR102435873B1 (ko) * 2015-12-18 2022-08-25 삼성전자주식회사 스토리지 장치 및 그것의 리드 리클레임 방법
KR102530905B1 (ko) 2016-02-15 2023-05-11 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR102512448B1 (ko) * 2016-03-28 2023-03-22 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160146332A (ko) * 2015-06-12 2016-12-21 에스케이하이닉스 주식회사 복수의 저장 영역들을 포함하는 메모리 시스템 및 그것의 동작 방법
KR20180003713A (ko) * 2016-06-30 2018-01-10 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치

Also Published As

Publication number Publication date
US10877883B2 (en) 2020-12-29
KR102639696B1 (ko) 2024-02-23
US20190361806A1 (en) 2019-11-28
CN110531922B (zh) 2023-06-13
CN110531922A (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
KR102224564B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102664674B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102639696B1 (ko) 메모리 시스템, 컨트롤러 및 그 동작방법
KR20200084201A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20190129500A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US10324630B2 (en) Memory system and operating method thereof
KR20200011831A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102430798B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190128794A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190088184A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190115310A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200013897A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR102612918B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20190113443A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190118030A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US11630721B2 (en) Memory system and operating method thereof
KR20190128392A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102671760B1 (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20200008273A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200084200A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20190130719A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190133331A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190102431A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200088564A (ko) 컨트롤러, 컨트롤러의 동작방법 및 메모리 시스템
KR20190128283A (ko) 컨트롤러, 메모리 시스템 및 그 동작방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant