KR20190125101A - Solar cell and method for manufacturing solar cell - Google Patents

Solar cell and method for manufacturing solar cell Download PDF

Info

Publication number
KR20190125101A
KR20190125101A KR1020180049409A KR20180049409A KR20190125101A KR 20190125101 A KR20190125101 A KR 20190125101A KR 1020180049409 A KR1020180049409 A KR 1020180049409A KR 20180049409 A KR20180049409 A KR 20180049409A KR 20190125101 A KR20190125101 A KR 20190125101A
Authority
KR
South Korea
Prior art keywords
layer
doped
doped layer
silicon substrate
doping
Prior art date
Application number
KR1020180049409A
Other languages
Korean (ko)
Other versions
KR102054218B1 (en
Inventor
규 현 최
오장섭
Original Assignee
규 현 최
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 규 현 최 filed Critical 규 현 최
Priority to KR1020180049409A priority Critical patent/KR102054218B1/en
Publication of KR20190125101A publication Critical patent/KR20190125101A/en
Application granted granted Critical
Publication of KR102054218B1 publication Critical patent/KR102054218B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/047—PV cell arrays including PV cells having multiple vertical junctions or multiple V-groove junctions formed in a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

Provided are a photovoltaic cell increasing photoelectric energy conversion efficiency with an improved structure and a manufacturing method thereof. The photovoltaic cell comprises: a silicon substrate layer; a plurality of trenches formed in a front portion of the silicon substrate layer; a first doping layer formed by being doped on a front surface of the silicon substrate layer; and a plurality of germanium layers stacked in the trenches and in contact with the first doping layer.

Description

태양전지 셀 및 태양전지 셀의 제조방법{Solar cell and method for manufacturing solar cell}Solar cell and method for manufacturing solar cell

본 발명은 태양전지 셀 및 태양전지 셀의 제조방법에 관한 것으로서, 더욱 상세하게는, 개선된 구조로 광전 에너지 변환효율을 증가시킨 태양전지 셀 및 태양전지 셀의 제조방법에 관한 것이다.The present invention relates to a solar cell and a method for manufacturing a solar cell, and more particularly, to a method for manufacturing a solar cell and a solar cell with improved photoelectric energy conversion efficiency in an improved structure.

전력은 대부분 대규모의 발전시설에서 공급되고 있다. 일반적으로 발전시설은 열에너지를 이용하여 터빈을 회전시키고, 이로부터 발전기를 구동하여 전력을 생산한다. 이와 같은 발전시설은 열에너지를 얻기 위해 다양한 형태의 연료를 소비하므로 그로 인한 다양한 종류의 오염물질과 폐기물 등을 만들어낸다.Most of the electricity is supplied by large power generation facilities. In general, a power plant uses thermal energy to rotate a turbine and drive a generator therefrom to generate power. Such power plants consume various forms of fuel to obtain thermal energy, and thus generate various kinds of pollutants and wastes.

이러한 문제점을 해결하기 위해 종래 오염물질 발생이 적거나 거의 없는 다양한 발전 방식이 연구되었다. 풍력이나 조력 등 자연력으로 직접 발전기를 구동하는 기술이 개발되고 있고, 태양광으로부터 발전기 없이 전기에너지를 생산하는 기술도 개발되어 사용 중이다. 특히 태양광 발전은 빛으로부터 직접 전기 에너지를 생산하는 기술로서 범용성이 높고 사실상 오염물질도 발생하지 않아 대체 에너지기술로 각광받고 있다.In order to solve this problem, various power generation methods with little or no conventional pollutant generation have been studied. The technology for driving a generator directly by natural force such as wind power and tidal power is being developed, and the technology for producing electric energy without a generator from sunlight is being developed and used. In particular, photovoltaic power generation is a technology for producing electrical energy directly from light, which has high versatility and virtually no pollutants.

태양광 발전방식은 광전효과 또는 광기전력효과를 이용하여 빛 에너지를 전기에너지로 변환시키는 기술이다. 종래 pn접합구조가 포함된 반도체 셀로 손쉽게 광전 변환이 가능함이 알려져 있으며, 이러한 셀을 다수 집적한 태양전지 패널을 이용하여 매우 간편하게 전력을 생산해 낼 수 있다. 패널 형태의 태양전지를 이용하여 수광면을 확대하고 집적된 셀들로부터 전력 생산량을 증가시킬 수 있다.Photovoltaic power generation is a technology that converts light energy into electrical energy using photoelectric or photovoltaic effects. It is known that photoelectric conversion can be easily performed with a semiconductor cell including a conventional pn junction structure, and power can be produced very simply by using a solar panel in which a large number of such cells are integrated. Panel-type solar cells can be used to enlarge the light-receiving surface and increase power output from integrated cells.

그러나, 종래 태양광 발전방식은 셀의 물질특성이나 제조방식, 구조적 한계 등으로 인해 광전 에너지 변환효율이 만족스럽지 못한 문제도 가지고 있다. 즉 대부분의 셀은 특정 파장 대의 빛만을 전기력으로 변환 가능한 한계가 있고, 이에 대한 해결책으로 이종의 반도체물질을 이용한 셀이 개발되기도 하였으나, 비효율적인 적층 구조 등으로 에너지가 손실되거나 의도된 만큼의 전하 캐리어(전자-정공 쌍)가 생성되지 않아 충분한 기전력을 얻을 수 없는 등 효과는 기대에 미치지 못하였다. 따라서 이에 대한 개선이 요구되고 있다.However, the conventional photovoltaic power generation method also has a problem in that the photoelectric energy conversion efficiency is not satisfactory due to the material properties of the cell, the manufacturing method, or structural limitations. That is, most of the cells have a limit that can convert only light of a specific wavelength into electric force. As a solution to this, cells using heterogeneous semiconductor materials have been developed. However, due to inefficient stacking structure, energy loss or intended charge carrier can be lost. The effect was not as expected as (electron-hole pair) was not produced and sufficient electromotive force could not be obtained. Therefore, improvement is required.

대한민국등록특허공보 제10-1562265호, (2015. 10. 21)Republic of Korea Patent Publication No. 10-1562265, (2015. 10. 21)

본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하기 위한 것으로서, 개선된 구조로 광전 에너지 변환효율을 향상시킨 태양전지 셀을 제공하는 것이며, 아울러 개선된 구조로 광전 에너지 변환효율을 향상시킨 태양전지 셀의 제조방법을 제공하는 것이다.The technical problem to be achieved by the present invention is to solve the above problems, to provide a solar cell with improved photovoltaic energy conversion efficiency with an improved structure, and also to improve the photovoltaic cell with an improved structure photovoltaic cell It is to provide a manufacturing method.

본 발명의 기술적 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical problem of the present invention is not limited to the above-mentioned problem, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

본 발명에 의한 태양전지 셀은, 실리콘기재층; 상기 실리콘기재층의 전면부에 형성된 복수 개의 트렌치(trench); 상기 실리콘기재층의 상기 전면부 표면에 도핑되어 형성된 제1도핑층; 및 상기 트렌치 내부에 적층되고 상기 제1도핑층에 접하는 복수 개의 게르마늄층을 포함한다.Solar cell according to the present invention, the silicon substrate layer; A plurality of trenches formed in the front portion of the silicon substrate layer; A first doped layer formed by doping on the front surface of the silicon substrate layer; And a plurality of germanium layers stacked in the trench and in contact with the first doped layer.

상기 태양전지 셀은, 복수 개의 상기 트렌치 중 적어도 어느 하나의 내부에 상기 전면부 표면이 도핑되지 않은 비도핑구간을 더 포함할 수 있다.The solar cell may further include a non-doped section in which the front surface is not doped in at least one of the plurality of trenches.

상기 비도핑구간은 상기 제1도핑층 중 일부가 제거되어 형성되며, 복수 개의 상기 게르마늄층 중 적어도 어느 하나는 상기 비도핑구간을 통해 상기 실리콘기재층에 직접 맞닿을 수 있다.The non-doping section may be formed by removing a portion of the first doping layer, and at least one of the plurality of germanium layers may directly contact the silicon substrate layer through the non-doping section.

상기 비도핑구간은 상기 트렌치의 일부에만 형성되고, 상기 비도핑구간을 제외한 상기 전면부 표면 전체에 상기 제1도핑층이 형성될 수 있다.The undoped section may be formed only in a portion of the trench, and the first doped layer may be formed on the entire surface of the front portion except for the undoped section.

상기 비도핑구간은 상기 트렌치의 저면에 배치되고, 상기 제1도핑층의 말단이 상기 트렌치의 측벽으로 연장될 수 있다.The non-doping section may be disposed on a bottom surface of the trench, and an end of the first doped layer may extend to a sidewall of the trench.

상기 제1도핑층은 상기 트렌치 사이의 영역과 상기 트렌치 내부의 영역이 서로 연결될 수 있다.In the first doped layer, an area between the trenches and an area inside the trench may be connected to each other.

상기 태양전지 셀은, 상기 제1도핑층 상에 형성되어 상기 제1도핑층과 접하며 상기 제1도핑층의 도핑과 동일한 도핑에 의해 형성된 제2도핑층을 더 포함할 수 있다.The solar cell may further include a second doped layer formed on the first doped layer and in contact with the first doped layer and formed by the same doping as the doping of the first doped layer.

상기 제2도핑층은 다결정의 폴리실리콘으로 상기 게르마늄층 및 상기 제1도핑층의 노출된 부위 전체를 연결하여 적층한 후, 표면을 도핑하여 형성할 수 있다.The second doped layer may be formed of polycrystalline polysilicon by laminating the germanium layer and the entire exposed portion of the first doped layer and then doping the surface.

상기 태양전지 셀은, 상기 제2도핑층 상에 형성된 반사반지층, 및 상기 반사반지층 외측 및 상기 실리콘기재층의 배면에 각각 형성된 전극부를 더 포함할 수 있다.The solar cell may further include a reflective ring layer formed on the second doped layer, and an electrode unit formed on an outer side of the reflective ring layer and a rear surface of the silicon substrate layer, respectively.

상기 실리콘기재층은 불순물이 첨가된 p형 또는 n형 반도체이고, 상기 제1도핑층은 상기 실리콘기재층의 불순물과는 다른 불순물로 도핑된 n+접합층 또는 p+접합층일 수 있다.The silicon substrate layer may be a p-type or n-type semiconductor to which impurities are added, and the first doped layer may be an n + junction layer or a p + junction layer doped with an impurity different from that of the silicon substrate layer.

본 발명에 의한 태양전지 셀의 제조방법은, 실리콘기재층의 전면부를 식각하여 복수 개의 트렌치를 형성하는 단계; 상기 실리콘기재층의 상기 전면부 표면을 도핑하여 제1도핑층을 형성하는 단계; 및 상기 트렌치 내부에 게르마늄을 적층시켜, 상기 제1도핑층에 접하는 복수 개의 게르마늄층을 형성하는 단계를 포함한다.Method for manufacturing a solar cell according to the present invention comprises the steps of forming a plurality of trenches by etching the front portion of the silicon substrate layer; Doping the front surface of the silicon substrate layer to form a first doped layer; And depositing germanium in the trench to form a plurality of germanium layers in contact with the first doped layer.

상기 제1도핑층을 형성하는 단계는, 복수 개의 상기 트렌치 중 적어도 어느 하나의 내부를 마스킹하여 비도핑구간을 형성하고, 상기 비도핑구간을 제외한 상기 실리콘기재층의 표면을 도핑하여 상기 제1도핑층을 형성할 수 있다.The forming of the first doped layer may include forming a non-doped region by masking an inside of at least one of the plurality of trenches, and doping the surface of the silicon substrate layer except the non-doped region to do the first doping. A layer can be formed.

복수 개의 상기 게르마늄층 중 적어도 어느 하나는 상기 비도핑구간을 통해 상기 실리콘기재층에 직접 맞닿을 수 있다.At least one of the plurality of germanium layers may directly contact the silicon substrate layer through the non-doping section.

상기 마스킹은 상기 트렌치의 저면에만 형성하여, 상기 마스킹이 형성되지 않은 상기 트렌치의 측벽에 상기 제1도핑층의 말단을 형성할 수 있다.The masking may be formed only on a bottom surface of the trench to form an end of the first doped layer on a sidewall of the trench in which the masking is not formed.

상기 태양전지 셀의 제조방법은, 상기 게르마늄층을 형성하는 단계 이후에, 다결정의 폴리실리콘으로 상기 게르마늄층 및 상기 제1도핑층의 노출된 부위 전체를 연결하여 적층하고, 표면에 상기 제1도핑층과 동일한 도핑을 수행하여, 상기 제1도핑층 상에 상기 제1도핑층과 접하는 제2도핑층을 형성하는 단계를 더 포함할 수 있다.In the method of manufacturing the solar cell, after forming the germanium layer, the germanium layer and the whole of the exposed portion of the first doped layer are laminated and stacked with polycrystalline polysilicon, and the first doping on the surface The method may further include forming a second doped layer on the first doped layer to contact the first doped layer by performing the same doping as the layer.

상기 제2도핑층을 형성하는 단계는, 상기 폴리실리콘을 적층하고 표면 전체를 평탄화(planarization)한 후, 도핑을 수행할 수 있다.In the forming of the second doped layer, the polysilicon may be stacked and the entire surface may be planarized, and then doping may be performed.

상기 태양전지 셀의 제조방법은, 상기 제2도핑층을 형성하는 단계 이후에, 상기 제2도핑층 상에 반사반지층을 적층하여 형성하는 단계, 및 상기 반사반지층 상면과 상기 실리콘기재층 배면에 각각 전극부를 형성하는 단계를 더 포함할 수 있다.In the method of manufacturing the solar cell, after forming the second doped layer, forming a reflective ring layer on the second doped layer, and forming the upper surface of the reflective ring layer and the silicon substrate layer back The method may further include forming an electrode unit in each.

본 발명에 의하면, 개선된 구조의 태양전지 셀로 광전 변환효율을 크게 증가시킬 수 있다. 서로 다른 파장 대의 빛에 반응하는 이종 반도체 물질을 이용하여 셀을 구성하되, 종래의 단순한 적층구조가 아닌 전자-정공쌍의 생성, 증대, 및 효율적 분리 포집에 매우 유리한 유기적 셀 구조를 구현하여, 광전 변환효율을 향상시키고 광기전력 효과를 강화하여 동일한 태양광으로부터 보다 많은 전력을 생산해 낼 수 있다. 또한 이종의 반도체물질이 접합된 구조임에도 셀을 보다 컴팩트하게 유지하여 셀의 집적률도 높일 수 있다. 이를 통해 효율적으로 전력을 생산 및 공급하여 산업에 전반에 이바지할 수 있으며 환경 오염 문제도 크게 개선할 수 있다. 또한, 본 발명을 통해 이러한 셀 구조를 갖는 태양전지 셀을 매우 편리하게 제조할 수 있다.According to the present invention, the photovoltaic conversion efficiency can be greatly increased with the improved solar cell. Cells are constructed using heterogeneous semiconductor materials that react to light in different wavelength bands, but instead of the conventional simple stacked structure, the organic cell structure is very advantageous for the generation, enhancement, and efficient separation collection of electron-hole pairs. By improving conversion efficiency and enhancing the photovoltaic effect, more power can be produced from the same sunlight. In addition, even though the structure of the heterogeneous semiconductor material is bonded, the cell can be kept more compact, thereby increasing the integration rate of the cell. This enables the efficient generation and supply of electricity, which contributes to the industry as a whole, and greatly improves the pollution problem. In addition, through the present invention it is possible to manufacture a solar cell having such a cell structure very conveniently.

도 1은 본 발명의 일 실시예에 의한 태양전지 셀의 구조를 도시한 도면이다.
도 2는 도 1의 태양전지 셀의 작동도이다.
도 3 내지 도 11은 본 발명의 일 실시예에 의한 태양전지 셀의 제조방법을 순차적으로 도시한 도면이다.1 is a view showing the structure of a solar cell according to an embodiment of the present invention.
FIG. 2 is an operation diagram of the solar cell of FIG. 1.
3 to 11 are views sequentially showing a method of manufacturing a solar cell according to an embodiment of the present invention.

본 발명의 이점 및 특징 그리고 그것들을 달성하기 위한 방법들은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 단지 청구항에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조부호는 동일 구성요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms, only the embodiments are to make the disclosure of the present invention complete and the ordinary knowledge in the technical field to which the present invention belongs. It is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the claims. Like reference numerals refer to like elements throughout.

이하, 도 1 내지 도 11을 참조하여 본 발명의 일 실시예에 의한 태양전지 셀 및 태양전지 셀의 제조방법에 대해 상세히 설명한다. 설명이 간결하고 명확하도록 먼저 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 의한 태양전지 셀에 대해 상세히 설명하고, 이를 바탕으로 도 3 내지 도 11을 참조하여 본 발명의 일 실시예에 의한 태양전지 셀의 제조방법에 대해 상세히 설명한다.Hereinafter, a solar cell and a method of manufacturing the solar cell according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 to 11. First, a solar cell according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2 so that the description is concise and clear. Based on this, an embodiment of the present invention will be described with reference to FIGS. The manufacturing method of the solar cell by this is demonstrated in detail.

먼저 본 발명의 일 실시예에 의한 태양전지 셀에 대해서 상세히 설명한다.First, a solar cell according to an embodiment of the present invention will be described in detail.

도 1은 본 발명의 일 실시예에 의한 태양전지 셀의 구조를 도시한 도면이고, 도 2는 도 1의 태양전지 셀의 작동도이다.1 is a view showing the structure of a solar cell according to an embodiment of the present invention, Figure 2 is an operation of the solar cell of FIG.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 의한 태양전지 셀(1)은 실리콘기재층(10) 전면부에 트렌치(11)가 형성되며 트렌치(11)에 게르마늄층(20)이 채워진 구조로 형성된다. 실리콘과 게르마늄은 가전자대(valence band)와 전도대(conduction band) 사이 밴드갭(energy band gap)의 크기가 서로 다르므로 전자를 여기 시키기 위한 에너지의 크기도 서로 다르다. 따라서 각각 서로 다른 파장의 빛을 흡수하여 전자와 정공의 쌍을 형성할 수 있다. 즉, 본 발명은 실리콘기재층(10)과 게르마늄층(20)이 태양광의 서로 다른 파장의 빛을 상호 보완적으로 흡수하며 전기력으로 변환할 수 있어 광전 에너지 변환 효율이 증대된다.1 and 2, in the solar cell 1 according to the exemplary embodiment of the present invention, a trench 11 is formed in the front surface of the silicon substrate layer 10, and the germanium layer 20 is formed in the trench 11. It is formed into a filled structure. Since silicon and germanium have different magnitudes of energy band gaps between valence bands and conduction bands, energy levels for exciting electrons are also different. Thus, light of different wavelengths may be absorbed to form pairs of electrons and holes. That is, in the present invention, the silicon base layer 10 and the germanium layer 20 may mutually absorb light of different wavelengths of sunlight and convert the light into electric force, thereby increasing the photoelectric energy conversion efficiency.

특히, 게르마늄층(20)은 실리콘기재층(10) 전면부의 트렌치(11) 구조 내에 적층되어 있어 태양광 입사면을 실리콘기재층(10)과 부분적으로 공유하는 효과를 얻을 수 있으며, 이를 통해 셀 내 광경로를 줄여 의도치 않은 에너지 손실도 줄일 수 있다. 또한 게르마늄층(20)은 단순 적층되지 않고 트렌치(11) 내에 삽입된 구조이므로 불필요한 두께 증가 없이 셀을 컴팩트하게 형성할 수 있는 이점도 갖는다.In particular, the germanium layer 20 is laminated in the trench 11 structure of the front surface of the silicon substrate layer 10, thereby obtaining an effect of partially sharing the solar incident surface with the silicon substrate layer 10, and through this, the cell. By reducing the light path, unintended energy losses can be reduced. In addition, since the germanium layer 20 is not simply stacked but inserted into the trench 11, the germanium layer 20 may be compactly formed without unnecessary thickness increase.

또한 본 발명의 일 실시예에 의한 태양전지 셀(1)은 생성된 전자-정공 쌍을 재배치하기 위한 제1도핑층(31)을 포함하고 있다. 제1도핑층(31)은 실리콘기재층(10) 표면에서 pn접합을 이루어 내부 전위를 통해 전자-정공 쌍을 재배치하게 된다. 특히, 제1도핑층(31)은 트렌치(11)가 형성된 실리콘기재층(10)의 전면부 표면을 따라 셀의 내부까지 침투하도록 구조화되어 있으며, 그 일부가 제거되어 비도핑구간(12)을 형성한다. 실리콘기재층(10)과 게르마늄층(20)은 상기 비도핑구간(12)을 통해 트렌치(11) 내에서 직접 맞닿게 설계된다.In addition, the solar cell 1 according to the embodiment of the present invention includes a first doped layer 31 for rearranging the generated electron-hole pairs. The first doped layer 31 forms a pn junction on the surface of the silicon substrate layer 10 to rearrange the electron-hole pair through an internal potential. In particular, the first doped layer 31 is structured to penetrate the inside of the cell along the front surface of the silicon substrate layer 10 on which the trench 11 is formed, and a part of the first doped layer 31 is removed to remove the undoped region 12. Form. The silicon base layer 10 and the germanium layer 20 are designed to directly abut in the trench 11 through the undoped section 12.

따라서, 셀 내 깊숙히 침투된 제1도핑층(31)을 통해서는 전자-정공 쌍을 매우 효과적으로 분리 포집할 수 있고, 동시에 비도핑구간(12)을 통해서는 게르마늄층(20) 또는 실리콘기재층(10)에서 여기된 고에너지 전자를 포집하지 않고 보다 자유롭게 유동시킬 수 있다. 이를 통해 셀 내부에서 전자의 연쇄반응을 유도하여 전자-정공 쌍을 추가적으로 생산할 수 있다. 즉, 본원 발명의 셀 구조를 통해서 전자-정공 쌍을 생성하고, 또한 증대시킬 수 있으며, 이들을 효율적으로 분리 포집할 수 있다. 이를 통해 광전 에너지 변환효율을 매우 큰 폭으로 향상시킬 수 있다.Therefore, the first doped layer 31 deeply penetrated into the cell can effectively collect and collect the electron-hole pairs, and at the same time, the germanium layer 20 or the silicon substrate layer (through the undoped section 12). It is possible to flow more freely without collecting the high energy electrons excited in 10). This induces a chain reaction of electrons in the cell to further produce an electron-hole pair. In other words, electron-hole pairs can be generated and increased through the cell structure of the present invention, and they can be efficiently separated and collected. This can greatly improve the photoelectric energy conversion efficiency.

이러한 특징을 갖는 본 발명의 태양전지 셀(1)은 구체적으로, 다음과 같이 구성된다. 도 1에 도시된 바와 같이, 태양전지 셀(1)은 실리콘기재층(10), 실리콘기재층(10)의 전면부(도면 상의 상부이며 빛이 입사하는 입사면이 된다)에 형성된 복수 개의 트렌치(11), 실리콘기재층(10)의 전면부 표면에 도핑(doping)되어 형성된 제1도핑층(31), 및 트렌치(11) 내부에 적층되고 제1도핑층(31)에 접하는 복수 개의 게르마늄층(20)을 포함한다. 본 실시예에 따라, 태양전지 셀(1)은 트렌치(11) 중 적어도 어느 하나의 내부에 전면부 표면이 도핑되지 않은 비도핑구간(12)을 포함할 수 있으며, 비도핑구간(12)은 도시된 것처럼 제1도핑층(31) 중 일부가 제거되어 형성되며, 복수 개의 게르마늄층(20) 중 적어도 어느 하나는 비도핑구간(12)을 통해 실리콘기재층(10)에 직접 맞닿게 형성될 수 있다. 이러한 구조적 특징을 통해 전술한 바와 같이 전자-정공 쌍의 생성, 증대, 및 분리 포집이 유기적으로 이루어지는 매우 효율적인 광전 변환 구조를 구현할 수 있다. Specifically, the solar cell 1 of the present invention having such a feature is configured as follows. As shown in FIG. 1, the solar cell 1 includes a plurality of trenches formed in the silicon substrate layer 10 and the front portion of the silicon substrate layer 10 (the upper part of the drawing and the incident surface where light is incident). (11), a first doped layer 31 formed by doping on the front surface of the silicon substrate layer 10, and a plurality of germanium stacked in the trench 11 and in contact with the first doped layer 31 Layer 20. According to the present embodiment, the solar cell 1 may include an undoped section 12 in which at least one of the trenches 11 is not doped, and the front surface of the solar cell 1 is not doped. As shown, a portion of the first doped layer 31 is removed, and at least one of the plurality of germanium layers 20 may be formed to directly contact the silicon substrate layer 10 through the non-doping section 12. Can be. This structural feature enables a highly efficient photoelectric conversion structure in which the generation, augmentation, and separation collection of electron-hole pairs are organic as described above.

이하, 이러한 본 발명의 일 실시에에 의한 태양전지 셀(1)에 대해서 각 도면을 참조하여 좀더 상세히 설명한다.Hereinafter, the solar cell 1 according to one embodiment of the present invention will be described in more detail with reference to the drawings.

실리콘기재층(10)은 실리콘 기판으로부터 만들어진 것일 수 있다. 실리콘기재층(10)은 태양전지 셀(1)의 기초를 이루며 실리콘기재층(10) 상에 다른 구성요소를 배치하여 태양전지 셀(1)을 형성할 수 있다. 실리콘기재층(10)의 두께나 길이는 다른 구성요소와의 관계나 셀이 적용되는 기기의 설계 등에 따라 달라질 수 있다. 실리콘기재층(10)은 실리콘에 소량의 불순물이 첨가된 p형 또는 n형 반도체로 형성될 수 있다. 본 실시예에서는 3가 원자를 불순물로 첨가한 p형 반도체를 기준으로 설명을 진행하나 본 발명의 기술사상이 이로써 한정될 필요는 없다. 다른 실시예에서 실리콘기재층(10)은 5가 원자를 불순물로 첨가한 n형 반도체로 형성될 수도 있다. 그러한 경우 제1도핑층(31)의 도핑을 대응하여 변경함으로써 제1도핑층(31)과 실리콘기재층(10) 사이에 적절한 pn접합이 형성되도록 할 수 있다.The silicon substrate layer 10 may be made from a silicon substrate. The silicon substrate layer 10 forms the basis of the solar cell 1 and may form other components on the silicon substrate layer 10 to form the solar cell 1. The thickness or length of the silicon substrate layer 10 may vary depending on the relationship with other components or the design of the device to which the cell is applied. The silicon substrate layer 10 may be formed of a p-type or n-type semiconductor in which a small amount of impurities are added to silicon. In the present embodiment, the description will be made based on the p-type semiconductor in which trivalent atoms are added as impurities, but the technical concept of the present invention is not limited thereto. In another embodiment, the silicon substrate layer 10 may be formed of an n-type semiconductor in which pentavalent atoms are added as impurities. In such a case, an appropriate pn junction may be formed between the first doped layer 31 and the silicon substrate layer 10 by correspondingly changing the doping of the first doped layer 31.

실리콘기재층(10)의 전면부에는 복수 개의 트렌치(11)가 형성된다. 트렌치(11)는 실리콘기재층(10)의 표면이 내측으로 만입되어 골 형태로 형성된 것일 수 있다. 트렌치(11)는 저면과 측벽을 갖는 구조일 수 있으며 이러한 트렌치(11)를 일정 간격 이격시켜 실리콘기재층(10) 전면부에 복수 개 배치할 수 있다. 트렌치(11)의 깊이 역시 셀의 전체적인 구조나 다른 구성요소와의 관계 등에 따라 조정될 수 있다. 트렌치(11)의 깊이는 예를 들어, 5~20㎛일 수 있다. 각 트렌치(11)는 모두 동일하게 형성할 수도 있으나 그 일부를 다른 형상으로 변형할 수도 있다. 즉, 트렌치(11)는 실리콘기재층(10)의 전면부에 만입된 형태인 한 제한될 필요는 없다.A plurality of trenches 11 are formed in the front portion of the silicon substrate layer 10. The trench 11 may be formed in a bone shape by indenting the surface of the silicon substrate layer 10 inward. The trench 11 may have a bottom surface and sidewalls, and the plurality of trenches 11 may be disposed in front of the silicon substrate layer 10 by spaced apart from each other by a predetermined interval. The depth of the trench 11 may also be adjusted according to the overall structure of the cell or its relationship with other components. The depth of the trench 11 may be, for example, 5 ~ 20㎛. Each trench 11 may be formed in the same manner, but a part of the trench 11 may be modified in a different shape. That is, the trench 11 need not be limited as long as it is indented in the front portion of the silicon substrate layer 10.

제1도핑층(31)은 트렌치(11)가 형성된 실리콘기재층(10)의 전면부 표면에 도핑되어 형성된다. 제1도핑층(31)은 실리콘기재층(10)의 전면부 표면을 따라 트렌치(11) 내부로도 연장될 수 있다. 제1도핑층(31)은 전술한 실리콘기재층(10)의 불순물과는 다른 불순물로 도핑된 n+접합층 또는 p+접합층일 수 있다. 즉, 본 실시예에서와 같이 실리콘기재층(10)이 3가 원소를 불순물로 첨가한 p형 반도체인 경우, 제1도핑층(31)은 5가 원소를 불순물로 도핑한 n+접합층으로 형성될 수 있다. 앞서 설명한 것처럼 본 실시예에서는 이러한 구성을 기준으로 설명을 진행한다. 그러나 역시 이와 같이 한정될 필요는 없으며 다른 실시예에서 실리콘기재층(10)이 n형 반도체인 경우 제1도핑층(31)은 p+접합층으로 바꾸어 줄 수 있다.The first doped layer 31 is formed by being doped on the front surface of the silicon substrate layer 10 on which the trench 11 is formed. The first doped layer 31 may also extend into the trench 11 along the front surface of the silicon substrate layer 10. The first doped layer 31 may be an n + junction layer or a p + junction layer doped with impurities different from the impurities of the silicon substrate layer 10 described above. That is, as in the present embodiment, when the silicon base layer 10 is a p-type semiconductor in which trivalent element is added as an impurity, the first doped layer 31 is formed of an n + junction layer doped with a pentavalent element as an impurity. Can be. As described above, the present embodiment will be described based on such a configuration. However, the present invention does not need to be limited as described above. In another embodiment, when the silicon substrate layer 10 is an n-type semiconductor, the first doped layer 31 may be replaced with a p + junction layer.

제1도핑층(31)은 실리콘기재층(10)과 다른 불순물로 도핑되어 실리콘기재층(10)과 다른 전하 캐리어를 가지며 이로 인해 실리콘기재층(10)과의 사이에 pn접합을 형성하게 된다. 접합부의 내부 전계는 실리콘기재층(10) 및 게르마늄층(20)에서 서로 다른 파장의 빛을 흡수하여 생성된 전자-정공 쌍들과, 고에너지 전자의 연쇄반응으로 추가 생성된 전자-전공 쌍들을 이동시켜 재배치하는 역할을 한다. 이를 통해 전자와 정공이 분리되어 각각 셀의 서로 다른 전극측으로 포집되며 광기전력이 생성되고 태양전지 셀(1)의 외부에 도선이 연결되면 광기전력에 의해 전류가 흐르게 된다.The first doped layer 31 is doped with other impurities from the silicon substrate layer 10 to have different charge carriers from the silicon substrate layer 10, thereby forming a pn junction between the silicon substrate layer 10 and the silicon substrate layer 10. . The internal electric field of the junction moves electron-hole pairs generated by absorbing light of different wavelengths in the silicon substrate layer 10 and germanium layer 20, and electron-hole pairs additionally generated by a chain reaction of high energy electrons. To redeploy. As a result, electrons and holes are separated and collected to different electrode sides of the cell, respectively, and photovoltaic power is generated, and when a conductor is connected to the outside of the solar cell 1, current flows by the photovoltaic power.

즉 태양전지 셀(1) 내부의 전자-정공 쌍들을, 제1도핑층(31)을 통해 분리 포집하여 광기전력을 형성할 수 있다. 제1도핑층(31)은 도시된 바와 같이 트렌치(11)의 만입된 부분을 따라 셀의 내측까지 침투하도록 형성되어 있으므로 셀 내부의 깊숙한 부분에서 생성된 전자-정공 쌍들도 제1도핑층(31)을 통해 용이하게 재배치할 수 있다. 제1도핑층(31)은 트렌치(11) 사이의 영역과 트렌치(11) 내부의 영역이 서로 연결되어 있을 수 있고 이들이 서로 연결된 형상이 반복된 구조를 이룰 수 있다. 게르마늄층(20)은 이러한 트렌치(11)의 내부에 적층된다.That is, the electron-hole pairs in the solar cell 1 may be separately collected through the first doped layer 31 to form photovoltaic power. Since the first doped layer 31 is formed to penetrate the inside of the cell along the indented portion of the trench 11 as shown, the electron-hole pairs generated in the deep portion inside the cell are also the first doped layer 31. ) Can be easily rearranged. In the first doped layer 31, an area between the trenches 11 and an area inside the trench 11 may be connected to each other, and a structure in which the first doped layer 31 is connected to each other may be repeated. The germanium layer 20 is stacked inside the trench 11.

게르마늄층(20)은 복수 개의 트렌치(11) 내부에 각각 적층되고 제1도핑층(31)과 접한다. 게르마늄층(20)은 트렌치(11) 내부에 삽입된 구조로 트렌치(11)의 개수에 대응하는 복수 개로 형성된다. 게르마늄층(20)은 트렌치(11) 내부로 연장되어 있는 제1도핑층(31)과 접할 수 있으며 이를 통해 내부에 생성된 전자-정공 쌍들을 보다 용이하게 분리 포집할 수 있다. 게르마늄과 실리콘은 서로 밴드갭의 크기가 다른 물질이므로(게르마늄의 에너지 밴드갭은 대략 0.67eV이고, 실리콘의 에너지 밴드갭은 대략 1.1eV일 수 있다) 게르마늄층(20)과 실리콘기재층(10)은 각각 서로 다른 파장의 빛을 흡수하여 동시 다발적으로 전자-정공 쌍을 생성할 수 있다. 이로 인해 태양전지 셀(1)로 흡수 가능한 빛 에너지 영역이 증가하며 셀 전체의 광전 변환 효율도 증가된다.The germanium layer 20 is stacked in each of the plurality of trenches 11 and contacts the first doped layer 31. The germanium layer 20 has a structure inserted into the trench 11 and formed of a plurality of germanium layers corresponding to the number of the trenches 11. The germanium layer 20 may be in contact with the first doped layer 31 extending into the trench 11, and thus may easily collect and collect the electron-hole pairs generated therein. Since germanium and silicon have different bandgap sizes (the germanium energy bandgap may be about 0.67 eV, and the silicon energy bandgap may be about 1.1 eV), the germanium layer 20 and the silicon substrate layer 10 May absorb light of different wavelengths, respectively, to simultaneously generate electron-hole pairs. This increases the area of light energy absorbed into the solar cell 1 and also increases the photoelectric conversion efficiency of the entire cell.

또한 게르마늄층(20)은 실리콘기재층(10) 전면부의 트렌치(11) 구조 내 삽입되어 빛(도 2의 실선화살표 참조)이 입사하는 입사면 측으로 배치된다. 따라서 빛이 도달하는 광경로가 상대적으로 축소되어 불필요한 에너지 손실을 감소시킬 수 있다. 게르마늄층(20)은 제1도핑층(31)과 적어도 일부가 접할 수 있으며 제1도핑층(31)의 배열상태에 따라 접하는 면적은 달라질 수 있다. 게르마늄층(20)의 두께나 형상 역시 트렌치(11)의 깊이나 형상 등에 대응하여 변동될 수 있다. 게르마늄층(20)의 두께는 예를 들어 500~20000 Å일 수 있다.In addition, the germanium layer 20 is inserted into the trench 11 structure of the front surface of the silicon base layer 10 and disposed on the incident surface side to which light (see the solid arrow in FIG. 2) is incident. As a result, the light path that light reaches can be relatively reduced to reduce unnecessary energy loss. The germanium layer 20 may be in contact with at least a portion of the first doped layer 31, and the area of contact with the germanium layer 20 may vary according to the arrangement state of the first doped layer 31. The thickness or shape of the germanium layer 20 may also vary depending on the depth or shape of the trench 11. The germanium layer 20 may have a thickness of, for example, 500 to 20000 mm 3.

특히 도 1 및 도 2에 도시된 바와 같이, 복수 개의 트렌치(11) 중 적어도 어느 하나의 내부에는 실리콘기재층(10)의 전면부 표면이 도핑되지 않은 비도핑구간(12)이 형성된다. 비도핑구간(12)은 도시된 것처럼 제1도핑층(31) 중 일부가 제거되어 형성되며, 복수 개의 게르마늄층(20) 중 적어도 어느 하나는 비도핑구간(12)을 통해 실리콘기재층(10)에 직접 맞닿는 구조를 이룬다. 즉 도시된 바와 같이 비도핑구간(12)에 의해 일부가 제거된 형태의 제1도핑층(31)을 형성하고, 제1도핑층(31) 사이의 비도핑구간(12)에서 실리콘기재층(10)과 게르마늄층(20)이 직접 접하도록 형성할 수 있다. 비도핑구간(12)은 도핑층이 없는 구간이므로 주변에서 생성된 전자-정공 쌍들은 바로 포집되지 않고 비도핑구간(12)을 통해 셀 내부를 보다 자유롭게 유동할 수 있다. 이를 통해, 빛에 의해 여기된 고에너지 전자와 주변 원자의 상호작용을 유도하고, 연쇄반응을 확대하여 추가적인 전자-정공 쌍을 생성할 수 있다(도 2의 점선화살표 참조). In particular, as shown in FIGS. 1 and 2, an undoped section 12 in which at least one of the plurality of trenches 11 is not doped is formed on the front surface of the silicon substrate layer 10. As illustrated, the non-doping section 12 is formed by removing a portion of the first doping layer 31, and at least one of the plurality of germanium layers 20 is formed of the silicon base layer 10 through the non-doping section 12. ) Directly to the structure. That is, as illustrated, the first doped layer 31 is formed to be partially removed by the non-doped section 12, and the silicon substrate layer (not shown) in the non-doped section 12 between the first doped layers 31. 10) and the germanium layer 20 may be formed in direct contact. Since the undoped section 12 is a section without a doping layer, electron-hole pairs generated in the vicinity may not be directly collected and may flow more freely inside the cell through the undoped section 12. Through this, it is possible to induce the interaction of high-energy electrons excited by light with surrounding atoms, and to extend the chain reaction to generate additional electron-hole pairs (see dotted arrow in FIG. 2).

즉, 비도핑구간(12)은 게르마늄층(20) 또는 실리콘기재층(10)에서 여기된 고에너지 전자를 자유롭게 유동시키는 구간으로, 전자와 원자(또는 원자 내 전자)와의 연쇄반응을 유도하기 위해 게르마늄층(20)과 실리콘기재층(10) 사이에 도핑층을 의도적으로 배제한 구간이다. 셀 내 이러한 비도핑구간(12)을 구조화하여, 이를 포함하는 주변영역 내에서 여기 전자들을 상대적으로 자유롭게 유동시키며 전자-정공 쌍을 확대 재생산할 수 있다. That is, the non-doping section 12 is a section for freely flowing high-energy electrons excited in the germanium layer 20 or the silicon base layer 10 to induce a chain reaction between the electrons and the atoms (or electrons within the atoms). The doping layer is intentionally excluded between the germanium layer 20 and the silicon substrate layer 10. Such an undoping region 12 in the cell can be structured to relatively freely flow excitation electrons within the periphery region therein and to enlarge and reproduce the electron-hole pairs.

이를 통해 동일한 빛에 대해, 생성되는 전하 캐리어의 수를 늘려 광기전력을 증가시키고, 광전 변환 효율을 크게 향상시킬 수 있다. 여기된 전자들은 게르마늄층(20)에서 실리콘기재층(10)을 향하거나 또는 실리콘기재층(10)에서 게르마늄층(20)을 향하는 등의 다양한 방향으로 비도핑구간(12)을 통과해 확산되며 전자-정공 쌍을 생성할 수 있다. 따라서 도 2는 예시적인 것으로 도면과 같이 한정하여 이해할 필요는 없다.This increases the number of charge carriers generated for the same light, increasing the photovoltaic power and greatly improving the photoelectric conversion efficiency. The excited electrons diffuse through the non-doping section 12 in various directions, such as from the germanium layer 20 toward the silicon substrate layer 10 or from the silicon substrate layer 10 toward the germanium layer 20. Electron-hole pairs can be generated. Therefore, FIG. 2 is illustrative and need not be limited to the drawings.

이와 같은 비도핑구간(12)은 트렌치(11)의 일부에만 형성될 수 있다. 비도핑구간(12)을 제외한 실리콘기재층(10)의 전면부 표면 전체에는 제1도핑층(31)이 형성될 수 있다. 전술한 바와 같이 제1도핑층(31)은 트렌치(11) 사이의 영역과 트렌치(11) 내부의 영역이 서로 연결되어 형성될 수 있다. 도시된 바와 같이 비도핑구간(12)은 복수 개일 수 있다. The non-doping section 12 may be formed only in a portion of the trench 11. The first doped layer 31 may be formed on the entire front surface of the silicon substrate layer 10 except for the non-doped region 12. As described above, the first doped layer 31 may be formed by connecting regions between the trenches 11 and regions within the trenches 11 to each other. As shown, there may be a plurality of non-doping sections 12.

특히 비도핑구간(12)은 트렌치(11)의 저면에 형성되고, 제1도핑층(31)의 말단은 트렌치(11)의 측벽으로 연장된 구조를 이룰 수 있다. 즉, 비도핑구간(12)은 트렌치(11)의 가장 깊은 저면에 형성되어 셀 내부에서 전자-정공의 확대 재생산을 유도할 수 있고, 트렌치(11) 측면의 수직한 구조를 이용하여 셀 내부까지 침투 가능한 유기적 형태의 제1도핑층(31)을 형성할 수 있다.In particular, the non-doping section 12 may be formed on the bottom of the trench 11, and the end of the first doped layer 31 may extend to the sidewall of the trench 11. That is, the non-doping section 12 may be formed at the deepest bottom of the trench 11 to induce enlarged reproduction of electron-holes inside the cell, and to the inside of the cell using the vertical structure of the trench 11 side. The first doped layer 31 may be formed in a permeable organic form.

이러한 구조를 통해서, 태양전지 셀(1) 내부에서 전자-정공 쌍의 개수를 크게 증가시키는 동시에, 증가된 전자-정공 쌍을 제1도핑층(31)을 통해 효과적으로 분리 포집할 수 있다. 또한, 게르마늄층(20)과 실리콘기재층(10)이 각각 서로 다른 파장의 빛을 흡수하여 전자-정공 쌍을 생성하는바, 태양광의 서로 다른 에너지 영역의 빛을 흡수하여 전자-정공 쌍의 생성을 일차적으로 증가시키고, 셀 내부의 연쇄반응을 통해 다시 전자-정공 쌍을 확대 재생산하여, 전하 캐리어의 수를 크게 증폭시킬 수 있다. 이를 통해 증가된 전하 캐리어들은 제1도핑층(31)의 구조를 이용하여 효과적으로 분리 포집이 가능하므로, 전자-정공 쌍의 생성, 증대, 및 재배치 과정이 매우 유기적으로 진행되며 광전 에너지 변환 효율이 큰 폭으로 향상될 수 있다.Through this structure, the number of electron-hole pairs can be greatly increased in the solar cell 1, and the increased electron-hole pairs can be effectively separated and collected through the first doping layer 31. In addition, the germanium layer 20 and the silicon substrate layer 10 respectively absorb light of different wavelengths to generate electron-hole pairs. Thus, the electron-hole pairs are generated by absorbing light of different energy regions of sunlight. Can be increased primarily and the regeneration of the electron-hole pairs again through the chain reaction inside the cell, thereby greatly amplifying the number of charge carriers. As a result, the increased charge carriers can be effectively separated and collected using the structure of the first doped layer 31. Therefore, the generation, augmentation, and rearrangement of the electron-hole pairs are very organic and the photoelectric energy conversion efficiency is high. Can be improved in width.

제1도핑층(31)의 외측인 상면에는 제2도핑층(32)이 형성된다. 제2도핑층(32)은 제1도핑층(31)과 접하며 제1도핑층(31)의 도핑과 동일한 도핑에 의해 형성된다. 따라서 제1도핑층(31)은 제2도핑층(32)과 동일한 전하 캐리어를 가져 실질적으로 제1도핑층(31)의 pn접합구조를 확장하는 역할을 할 수 있다. 즉 전술한 바와 같이 실리콘기재층(10)이 3가 원소가 불순물로 첨가된 p형 반도체인 경우, 제1도핑층(31) 및 제2도핑층(32)은 모두 5가 원소를 불순물로 도핑된 n+접합층으로 형성될 수 있다. 제2도핑층(32)은 제1도핑층(31)과는 달리 전체가 일체로 이루어져 제1도핑층(31)과 접하며 비도핑구간(12)에 의해 접촉면적이 줄어든 제1도핑층(31)을 서로 연결하는 역할을 할 수 있다. The second doped layer 32 is formed on the upper surface outside the first doped layer 31. The second doped layer 32 is in contact with the first doped layer 31 and is formed by the same doping as the doping of the first doped layer 31. Therefore, the first doped layer 31 may have the same charge carriers as the second doped layer 32 to substantially expand the pn junction structure of the first doped layer 31. That is, as described above, when the silicon base layer 10 is a p-type semiconductor in which trivalent elements are added as impurities, both the first doped layer 31 and the second doped layer 32 are doped with pentavalent elements as impurities. N + junction layer. Unlike the first doped layer 31, the second doped layer 32 is integrally formed in contact with the first doped layer 31 and has a reduced contact area by the non-doping section 12. ) Can be connected to each other.

이를 위해 제2도핑층(32)은 다결정의 폴리실리콘(polycrystalline silicon)으로 게르마늄층(20) 및 제1도핑층(31)의 노출된 부위 전체를 연결하여 적층한 후, 그 표면을 도핑하여 형성할 수 있다. 제2도핑층(32)은 폴리실리콘의 적층된 표면을 일직선 상으로 평탄화한 후 도핑을 실시하여 일직선 상의 층으로 형성할 수 있다. 표면에 도핑이 이루어짐으로 인해서 도핑되지 않은 폴리실리콘 일부는 폴리실리콘층(33)으로 형성되어 게르마늄층(20)과 제2도핑층(32)의 사이에 배치될 수 있다.To this end, the second doped layer 32 is formed by connecting all of the exposed portions of the germanium layer 20 and the first doped layer 31 with polycrystalline silicon, and then doping the surface thereof. can do. The second doped layer 32 may be formed as a straight layer by planarizing the stacked surface of the polysilicon in a straight line and then doping. Due to the doping on the surface, a portion of the undoped polysilicon may be formed of the polysilicon layer 33 and disposed between the germanium layer 20 and the second doped layer 32.

제2도핑층(32)의 외측인 상면에는 반사방지층(40)이 형성된다. 반사방지층(40)은 태양광의 투과율을 높이고 반사율은 낮추며 산란광 등도 제거하여 보다 많은 광선이 태양전지 셀(1) 내부로 입사하도록 유도한다. 반사방지층(40)은 예를 들어, 질화실리콘 등 질화물이나 유전물질 등을 적층하여 형성할 수 있다. 반사방지층(40) 역시 제2도핑층(32)과 마찬가지로 일직선 상의 층으로 형성될 수 있다.An anti-reflection layer 40 is formed on the upper surface of the second doped layer 32. The anti-reflection layer 40 increases the transmittance of sunlight, lowers the reflectance, and removes scattered light to induce more rays to enter the solar cell 1. The antireflection layer 40 may be formed by, for example, laminating nitrides or dielectric materials such as silicon nitride. The anti-reflection layer 40 may also be formed in a straight line like the second doped layer 32.

반사방지층(40)의 외측 및 실리콘기재층(10)의 배면에는 각각 전극부(51, 52)가 배치된다. 전극부(51, 52)는 반사방지층(40) 외측(즉, 실리콘기재층의 전면부 측)에 형성된 전극부(51)와 그 반대편인 실리콘기재층(10)의 배면에 형성된 전극부(52)를 포함한다. 각 전극부(51, 52)의 형상은 서로 다를 수 있다. 전극부(51, 52)는 셀의 외곽에 배치되며 도선이 연결되면 셀 내부의 광기전력으로 외부에 전류를 공급하는 단자의 역할을 하게 된다. 실리콘기재층(10)의 배면에 형성된 전극부(52)는 상대적으로 넓은 층상으로 형성될 수 있으며, 반사방지층(40) 외측에 형성된 전극부(51)는 상대적으로 면적이 작을 수 있다. 전극부(51, 52)는 예를 들어, Ag나 Al계열의 물질로 형성될 수 있다.Electrode portions 51 and 52 are disposed on the outer side of the anti-reflection layer 40 and the back surface of the silicon base layer 10, respectively. The electrode portions 51 and 52 are formed on the back surface of the silicon substrate layer 10 opposite to the electrode portion 51 formed outside the antireflection layer 40 (that is, on the front side of the silicon substrate layer). ). The shapes of the electrode parts 51 and 52 may be different from each other. The electrode parts 51 and 52 are disposed outside the cell, and when conductors are connected, the electrode parts 51 and 52 serve as terminals for supplying current to the outside with photovoltaic power inside the cell. The electrode part 52 formed on the back surface of the silicon substrate layer 10 may be formed in a relatively wide layer, and the electrode part 51 formed outside the antireflection layer 40 may have a relatively small area. The electrode parts 51 and 52 may be formed of, for example, Ag or Al-based material.

이러한 태양전지 셀(1)은 도 2에 도시된 바와 같이 전면부를 통해 태양광을 흡수하며 흡수된 빛으로 전자-정공 쌍을 생성하고 재배치하는 과정을 통해 전력을 생산한다. 특히 전술한 바와 같이, 게르마늄층(20) 및 실리콘기재층(10)으로 서로 다른 파장의 빛을 흡수하여 태양광의 서로 다른 에너지 영역으로부터 전자-정공 쌍을 일차적으로 증가시켜 생성하고, 비도핑구간(12)이 형성된 도핑층[특히 제1도핑층(31)]과 비도핑구간(12)을 포함하는 셀 내부의 구조로부터 연쇄반응을 유도하여, 이러한 전자-정공 쌍을 확대 재생산하는 탁월한 효과를 나타낼 수 있다. 또한 유기적 구조의 도핑층으로 증가된 전자-정공 쌍을 효과적으로 분리 포집할 수 있는바 전자-정공 쌍의 생성, 증대, 및 재배치 과정이 셀 내에서 유기적으로 이루어지며 광전 에너지 변환 효율을 크게 증가시킬 수 있다. The solar cell 1 absorbs sunlight through the front portion as shown in FIG. 2 and generates power through a process of generating and rearranging electron-hole pairs with the absorbed light. In particular, as described above, the germanium layer 20 and the silicon substrate layer 10 absorb light of different wavelengths to generate electron-hole pairs primarily from different energy regions of the solar light, and thus, doping regions ( 12) induces a chain reaction from the structure inside the cell including the doped layer (especially the first doped layer 31) and the undoped section 12, thereby exhibiting an excellent effect of expanding and reproducing such electron-hole pairs. Can be. In addition, the organic doping layer can effectively collect and collect the increased electron-hole pairs. The generation, augmentation, and relocation of the electron-hole pairs are organic in the cell and can greatly increase the efficiency of photoelectric energy conversion. have.

이하, 이러한 태양전지 셀의 제조방법에 대해서 상세히 설명한다.Hereinafter, the manufacturing method of such a solar cell will be described in detail.

도 3 내지 도 11은 본 발명의 일 실시예에 의한 태양전지 셀의 제조방법을 순차적으로 도시한 도면이다. 이하 전술한 구성요소에 대해서는 별도 언급이 없는 한 반복하여 설명하지 않으며 그에 대한 구체적인 설명은 전술한 설명으로 대신한다.3 to 11 are views sequentially showing a method of manufacturing a solar cell according to an embodiment of the present invention. Hereinafter, the above-described components will not be repeatedly described unless otherwise stated, and detailed description thereof will be replaced with the above description.

도 3 내지 도 11을 참조하면, 본 발명의 일 실시예에 의한 태양전지 셀의 제조방법은, 실리콘기재층(10)의 전면부를 식각하여 복수 개의 트렌치를 형성하는 단계(단계1), 실리콘기재층(10)의 전면부 표면을 도핑하여 제1도핑층(31)을 형성하는 단계(단계2), 및 트렌치(11) 내부에 게르마늄을 적층시켜, 제1도핑층(31)에 접하는 복수 개의 게르마늄층(20)을 형성하는 단계(단계3)를 포함한다. 본 발명의 일 실시예 따라, 태양전지 셀의 제조방법은 다결정의 폴리실리콘으로 게르마늄층(20) 및 제1도핑층(31)의 노출된 부위 전체를 연결하여 적층하고 표면에 제1도핑층(31)과 동일한 도핑을 수행하여 제1도핑층(31) 외측에 제1도핑층(31)과 접하는 제2도핑층(32)을 형성하는 단계(단계4)와, 제2도핑층(32)을 형성하는 단계 이후에, 제2도핑층(32) 상에 반사방지층(40)을 적층하여 형성하는 단계(단계5), 및 반사방지층(40)의 상면과 실리콘기재층(10) 배면에 각각 전극부(51, 52)를 형성하는 단계(단계6)를 더 포함할 수 있다. 이러한 제조방법을 이용하여 전술한 본 발명의 일 실시예에 의한 태양전지 셀(1)을 제조할 수 있다. 이하, 이러한 각 단계들에 대해 도면을 참조하여 보다 구체적으로 설명한다.3 to 11, in the method of manufacturing a solar cell according to an embodiment of the present invention, forming a plurality of trenches by etching the front surface of the silicon substrate layer 10 (step 1), and the silicon substrate. Doping the front surface of the layer 10 to form the first doped layer 31 (step 2), and by depositing germanium inside the trench 11 to contact the first doped layer 31 Forming a germanium layer 20 (step 3). According to one embodiment of the present invention, a method of manufacturing a solar cell is a polycrystalline polysilicon is laminated by connecting the entire exposed portion of the germanium layer 20 and the first doped layer 31 and the first doped layer ( 31) forming a second doped layer 32 in contact with the first doped layer 31 outside the first doped layer 31 by performing the same doping (step 4) and the second doped layer 32 After the forming step, the step of forming the anti-reflection layer 40 on the second doped layer 32 by laminating (step 5), and the upper surface of the anti-reflection layer 40 and the back surface of the silicon substrate layer 10, respectively The method may further include forming the electrode portions 51 and 52 (step 6). Using such a manufacturing method it is possible to manufacture a solar cell 1 according to an embodiment of the present invention described above. Hereinafter, each of these steps will be described in more detail with reference to the accompanying drawings.

먼저, 도 3에 도시된 바와 같은 실리콘기재층(10)의 전면부를 식각하여 도 4에 도시된 바와 같이 복수 개의 트렌치(11)를 형성한다. 실리콘기재층(10)은 실리콘웨이퍼를 가공하여 형성한 것일 수 있으며 일정한 두께를 갖는 판 형상의 것일 수 있다. 이러한 실리콘기재층(10)의 전면부(전술한 바와 같이 빛이 입사하는 입사면이 된다)에 트렌치(11)를 도 4에 도시된 바와 같이 복수 개 형성한다. 본 발명의 일 실시예에 따라 실리콘기재층(10)은 3가 불순물이 첨가된 p형 반도체 일 수 있으나 전술한 것처럼 다른 실시예에서는 n형 반도체일 수 있고, 그러한 경우 도핑층의 도핑이 대응하여 변경될 수 있다. 본 실시예에서는 실리콘기재층(10)이 p형 반도체인 경우를 기준으로 설명한다.First, the front portion of the silicon substrate layer 10 as shown in FIG. 3 is etched to form a plurality of trenches 11 as shown in FIG. 4. The silicon base layer 10 may be formed by processing a silicon wafer, and may have a plate shape having a predetermined thickness. As illustrated in FIG. 4, a plurality of trenches 11 are formed in the front portion of the silicon substrate layer 10 (which becomes a light incident surface as described above). According to an embodiment of the present invention, the silicon substrate layer 10 may be a p-type semiconductor to which trivalent impurities are added, but as described above, the silicon substrate layer 10 may be an n-type semiconductor, in which case the doping of the doping layer may be can be changed. In the present embodiment, description will be made based on the case where the silicon substrate layer 10 is a p-type semiconductor.

트렌치(11)는 트렌치(11)가 아닌 실리콘기재층(10)의 전면부에 마스킹(미도시)을 형성하고 나머지부분을 식각하여 형성할 수 있다. 마스킹의 너비나 위치를 조정하여 트렌치(11) 사이의 거리나 트렌치(11)의 배열을 변경할 수 있다. 예를 들어, 마스킹은 열적 산화과정이나 증착과정을 통해 산화물 등으로 형성할 수 있고(질화물 등을 추가적으로 형성할 수 있다), 전면부의 나머지 부분은 이온반응 식각(RIE: reactive ion etching)으로 식각하여 트렌치(11)를 형성할 수 있다. 예를 들어, 마스킹 두께는 60~2000 Å이고 트렌치(11) 깊이는 5~20㎛일 수 있으나, 그와 같이 한정될 필요는 없으며 공정이나 설계에 따라 변경 가능하다. 트렌치(11)를 형성한 후 남아있는 산화물이나 질화물 등은 모두 제거될 수 있다. 이와 같이 식각하는 방법 외에도 레이저 에칭 방식 등으로 식각하는 것도 가능하다.The trench 11 may be formed by forming masking (not shown) on the front surface of the silicon substrate layer 10 instead of the trench 11 and etching the remaining portion. The distance between the trenches 11 or the arrangement of the trenches 11 can be changed by adjusting the width or position of the masking. For example, the masking may be formed of an oxide or the like through the thermal oxidation process or the deposition process (additional formation of nitride, etc.), and the rest of the front part may be etched by reactive ion etching (RIE). The trench 11 may be formed. For example, the masking thickness may be 60 to 2000 mm 3 and the depth of the trench 11 may be 5 to 20 μm, but there is no need to limit it as such and may be changed according to a process or a design. After forming the trench 11, all remaining oxides or nitrides may be removed. In addition to the etching method as described above, the etching may be performed by laser etching.

이후, 도 5에 도시된 바와 같이 트렌치(11)가 형성된 실리콘기재층(10) 전면부 표면을 도핑(doping)하여 제1도핑층(31)을 형성한다. 특히, 제1도핑층(31)을 형성하는 단계는, 복수 개의 트렌치(11) 중 적어도 어느 하나의 내부를 마스킹(미도시)하여 비도핑구간(12)을 형성하고, 비도핑구간(12)을 제외한 실리콘기재층(10)의 표면을 도핑하여 제1도핑층(31)을 형성하게 된다. 즉 도시된 바와 같이 트렌치(11) 상에 비도핑구간(12)을 설정하고, 비도핑구간(12)을 제외한 나머지 표면을 도핑하여 제1도핑층(31)을 형성할 수 있다. Thereafter, as illustrated in FIG. 5, the front surface of the silicon substrate layer 10 on which the trench 11 is formed is doped to form a first doped layer 31. In particular, the forming of the first doped layer 31 may include masking (not shown) the inside of at least one of the plurality of trenches 11 to form an undoped segment 12, and the undoped segment 12. The first doped layer 31 is formed by doping the surface of the silicon base layer 10 except for the doping. That is, as illustrated, the non-doping section 12 may be set on the trench 11, and the first doped layer 31 may be formed by doping the remaining surfaces except for the non-doping section 12.

비도핑구간(12)은 예를 들어 유전물질(질화물 등)로 마스킹하여 형성할 수 있으며, 비도핑구간(12)을 제외한 나머지 표면을 불순물로 도핑하여 제1도핑층(31)을 형성할 수 있다. 예를 들어 불순물은 인(phosphorous)일 수 있고 이를 이온주입(ion implantation)방식으로 주입하거나 POCL3(염화포스포릴) 확산을 이용한 방식으로 도핑할 수 있다. 도핑 후 소정 시간 동안 열적 어닐링(예를 들어, 800~1050℃에서 30분)을 수행할 수 있다. 이를 통해 형성한 제1도핑층(31)은 n+접합층일 수 있다. 도핑 종료 후 역시 남아있는 산화물이나 질화물 등은 모두 제거될 수 있다. 필요에 따라 폴리실리콘을 추가적으로 적층하고 상기한 도핑을 수행할 수도 있다.The non-doping section 12 may be formed by, for example, masking with a dielectric material (nitride, etc.), and the first doped layer 31 may be formed by doping the remaining surface except the non-doping section 12 with impurities. have. For example, the impurity may be phosphorous and may be implanted by ion implantation or doped by POCL3 (phosphoryl chloride) diffusion. After doping, thermal annealing (eg, 30 minutes at 800 to 1050 ° C.) may be performed for a predetermined time. The first doped layer 31 formed through this may be an n + junction layer. After the doping, all remaining oxides or nitrides can be removed. If necessary, polysilicon may be further laminated and the above doping may be performed.

이때 마스킹은 트렌치(11)의 저면에만 형성할 수 있다. 이를 통해 도시된 것처럼, 마스킹이 형성되지 않은 트렌치(11)의 측벽에는 제1도핑층(31)의 말단을 형성할 수 있다. 즉 트렌치(11) 내 비도핑구간(12)의 크기와 위치를 조정하여 트렌치(11) 내 비도핑구간(12)이 형성되더라도 나머지 부분에 제1도핑층(31)을 형성할 수 있다. 특히 마스킹을 트렌치(11) 저면에만 형성하여 비도핑구간(12)을 트렌치(11)의 가장 깊은 저면에 배치할 수 있으며, 이를 통해 전술한 것처럼 셀 내부에 여기 전자의 유동이 용이한 영역(즉, 실리콘기재층과 게르마늄층 사이에 도핑층이 배제된 영역)을 구축하고, 전자-정공의 확대 재생산을 유도할 수 있다. 또한 제1도핑층(31)은 트렌치(11)의 나머지 표면의 도핑을 통해 트렌치(11) 측벽을 따라 셀 내부까지 깊숙히 연장된 형상을 갖게 되므로 셀 내부에서 생성된 전자-정공 쌍도 용이하게 재배치가 가능하다.In this case, the masking may be formed only on the bottom surface of the trench 11. As shown through this, the end of the first doped layer 31 may be formed on the sidewall of the trench 11 where the masking is not formed. That is, even if the undoped section 12 is formed in the trench 11 by adjusting the size and position of the undoped section 12 in the trench 11, the first doped layer 31 may be formed in the remaining portion. In particular, masking may be formed only on the bottom surface of the trench 11 so that the undoped section 12 may be disposed on the deepest bottom of the trench 11, thereby allowing an easy flow of excitation electrons inside the cell (ie, as described above). , A region in which the doping layer is excluded between the silicon substrate layer and the germanium layer) can be formed, and the enlarged reproduction of the electron-holes can be induced. In addition, since the first doped layer 31 has a shape extending deeply into the cell along the sidewalls of the trench 11 through the doping of the remaining surface of the trench 11, the electron-hole pair generated inside the cell can be easily rearranged. Is possible.

이후, 도 6에 도시된 바와 같이 트렌치(11) 내부에 게르마늄을 적층시켜 제1도핑층(31)에 접하는 복수 개의 게르마늄층(20)을 형성한다. 이때, 복수 개의 게르마늄층(20) 중 적어도 어느 하나는 상기한 비도핑구간(12)을 통해 실리콘기재층(10)에 직접 맞닿게 된다. 즉, 트렌치(11) 내 비도핑구간(12)을 형성하고 게르마늄층(20)을 트렌치(11) 내 적층하여 형성함으로써, 게르마늄층(20)과 실리콘기재층(10)이 트렌치(11) 내부에서 도핑층 없이 직접 접합되는 구조를 만들어 줄 수 있다. 이를 통해 전술한 것처럼 게르마늄층(20) 또는 실리콘기재층(10)에서 여기된 고에너지 전자들이 셀 내 비도핑구간(12)을 통과해 확산되며 전자-정공 쌍을 추가적으로 생성하도록 유도할 수 있다.Thereafter, as shown in FIG. 6, germanium is stacked in the trench 11 to form a plurality of germanium layers 20 in contact with the first doped layer 31. In this case, at least one of the plurality of germanium layers 20 directly contacts the silicon substrate layer 10 through the non-doping section 12. That is, the germanium layer 20 and the silicon base layer 10 are formed inside the trench 11 by forming the undoped region 12 in the trench 11 and stacking the germanium layer 20 in the trench 11. In this way, the structure can be directly bonded without a doping layer. As a result, as described above, the high energy electrons excited in the germanium layer 20 or the silicon substrate layer 10 may be diffused through the non-doping section 12 in the cell to induce an additional generation of an electron-hole pair.

게르마늄층(20)은 예를 들어 화학기상증착법(CVD: chemical vapor deposition)이나 게르마늄 용액을 코팅하는 방식으로 적층할 수 있다. 게르마늄층(20)의 두께는 예를 들어 500~20000 Å일 수 있다. 그러나 그와 같이 한정될 필요는 없으며 설계에 따라 다른 두께로 변경될 수 있다. 이와 같이 게르마늄층(20)을 적층한 후 레이저를 이용하거나 고속열처리(RTP: rapid thermal processing) 방식으로 재결정화를 수행할 수 있다. 재결정화 시 온도는 예를 들어 850~940℃일 수 있다.The germanium layer 20 may be laminated by, for example, chemical vapor deposition (CVD) or coating a germanium solution. The germanium layer 20 may have a thickness of, for example, 500 to 20000 mm 3. However, it does not need to be limited as such and may be changed to a different thickness depending on the design. As described above, the germanium layer 20 may be stacked, and then recrystallization may be performed using a laser or by rapid thermal processing (RTP). The temperature during recrystallization may be, for example, 850 ~ 940 ℃.

이후, 도 7 내지 도 9에 도시된 바와 같이 다결정의 폴리실리콘(도 7의 a참조)으로 게르마늄층(20) 및 제1도핑층(31)의 노출된 부위 전체를 연결하여 적층하고, 표면에 제1도핑층(31)과 동일한 도핑을 수행하여, 제1도핑층(31) 외측에 제1도핑층(31)과 접하는 제2도핑층(도 9의 32참조)을 형성한다. 도핑은 적층된 폴리실리콘(a)의 표면에 수행되므로 내측의 도핑되지 않은 일부는 표면의 제2도핑층(32)과 트렌치(11) 내부의 게르마늄층(20) 사이에 폴리실리콘층(도 9의 33참조)으로 형성될 수 있다. 특히 제2도핑층(32)을 형성하는 단계는 도 7과 같이 폴리실리콘(a)을 적층하고, 도 8과 같이 표면 전체를 평탄화(planarization)한 후, 도핑을 수행할 수 있다. 이를 통해 도 9와 같이 일직선 상으로 평탄화된 제2도핑층(32)을 형성할 수 있다. 제2도핑층(32)은 일체로 형성되며 비도핑구간(12)이 형성된 제1도핑층(31) 외측에서 제1도핑층(31)들과 연결된 구조로 형성된다.Thereafter, as shown in FIGS. 7 to 9, the entire exposed portions of the germanium layer 20 and the first doped layer 31 are laminated and stacked on the surface with polycrystalline polysilicon (see FIG. 7A). The same doping as the first doping layer 31 is performed to form a second doping layer (see 32 in FIG. 9) that is in contact with the first doping layer 31 outside the first doping layer 31. Doping is carried out on the surface of the stacked polysilicon (a), so that the undoped portion of the inner portion of the polysilicon layer (FIG. 9) is formed between the second doped layer 32 on the surface and the germanium layer 20 inside the trench 11. 33). In particular, in the forming of the second doped layer 32, polysilicon (a) may be stacked as illustrated in FIG. 7, and the doping may be performed after planarization of the entire surface as illustrated in FIG. 8. As a result, the second doped layer 32 flattened in a straight line may be formed as shown in FIG. 9. The second doped layer 32 is integrally formed and is formed in a structure connected to the first doped layers 31 outside the first doped layer 31 in which the non-doped section 12 is formed.

이때 폴리실리콘(a)은 예를 들어 화학기상증착법으로 적층할 수 있고, 화학적 기계적 연마(CMP: chemical mechanical processing)방식으로 도 8과 같이 표면을 평탄화할 수 있다. 화학적 기계적 연마 방식은 표면 가공을 위한 것이므로 필요에 따라 전술한 게르마늄층(20) 형성 직후에도 적용할 수 있다. 이와 같이 평탄화된 폴리실리콘(a) 표면에 제1도핑층(31)의 도핑과 동일한 도핑을 수행하여, 도 9와 같은 제2도핑층(32)을 형성할 수 있다. 제2도핑층(32)의 불순물은 예를 들어 전술한 제1도핑층(31)과 같은 인(phosphorous)일 수 있다. 이를 이온주입(ion implantation)방식이나 POCL3(염화포스포릴) 확산을 이용한 방식으로 도핑할 수 있다. 도핑 후 소정 시간 동안 열적 어닐링(예를 들어, 850~1050℃에서 30분)을 수행할 수 있고, 이를 통해 형성한 제2도핑층(32)은 n+접합층으로 형성될 수 있다. 도핑 종료 후 남아있는 산화물이나 질화물 등은 역시 모두 제거될 수 있다.In this case, the polysilicon (a) may be laminated by, for example, chemical vapor deposition, and may be planarized as shown in FIG. 8 by chemical mechanical processing (CMP). Since the chemical mechanical polishing method is for surface processing, it may be applied even immediately after the formation of the germanium layer 20 as described above. As described above, the same doping as the doping of the first doping layer 31 may be performed on the planarized polysilicon (a) surface to form the second doping layer 32 as shown in FIG. 9. The impurity of the second doped layer 32 may be, for example, phosphorous, such as the first doped layer 31 described above. This can be doped by ion implantation or POCL3 (phosphoryl chloride) diffusion. After doping, thermal annealing (for example, 30 minutes at 850 to 1050 ° C.) may be performed for a predetermined time, and the second doped layer 32 formed through the n + bonding layer may be formed. Oxides or nitrides remaining after the doping can be removed.

이후, 도 10에 도시된 바와 같이 제2도핑층(32) 외측에 반사방지층(40)을 적층하여 형성한다. 반사방지층(40)은 예를 들어, 질화실리콘 등 질화물이나 유전물질 등으로 형성될 수 있다. 이러한 물질을 화학기상증착법으로 적층하여 반사방지층(40)을 형성할 수 있다. 이후, 도 11에 도시된 바와 같이 반사방지층(40) 외측과 실리콘기재층(10) 배면에 각각 전극부(51, 52)를 형성하여 태양전지 셀(1)을 완성한다. Thereafter, as shown in FIG. 10, the anti-reflection layer 40 is formed on the outside of the second doped layer 32. The anti-reflection layer 40 may be formed of, for example, nitride or dielectric material such as silicon nitride. These materials may be stacked by chemical vapor deposition to form an antireflection layer 40. Thereafter, as illustrated in FIG. 11, the electrode parts 51 and 52 are formed on the outside of the anti-reflection layer 40 and the back surface of the silicon substrate layer 10 to complete the solar cell 1.

전극부(51, 52)는 예를 들어, Ag나 Al 계열의 물질로 이루어질 수 있으며 스크린 인쇄(screen printing)방식이나 그 밖의 여러 가지 금속화(metallization)방식 등을 이용하여 형성할 수 있다. 바람직하게는, 반사방지층(40) 외측의 전극부(51)는 Ag계열의 물질로 형성하고, 실리콘기재층(10) 배면의 전극부(52)는 Al 계열의 물질로 형성할 수 있다. The electrode parts 51 and 52 may be made of, for example, Ag or Al-based materials, and may be formed using a screen printing method or various metallization methods. Preferably, the electrode portion 51 outside the antireflection layer 40 may be formed of an Ag-based material, and the electrode portion 52 of the back surface of the silicon substrate layer 10 may be formed of an Al-based material.

이와 같은 방식으로 전술한 바와 같은 구조의 태양전지 셀(1)을 제조할 수 있다. 이를 통해 제조한 태양전지 셀(1)로 전술한 바와 같은 전자-정공 쌍의 생성, 증대, 및 재배치를 통한 분리 포집과정을 유기적으로 진행할 수 있는바 보다 높은 효율로 전력을 생산할 수 있다.In this manner, the solar cell 1 having the structure as described above can be manufactured. Through the solar cell 1 manufactured through this, the separation and collection process through the generation, augmentation, and rearrangement of the electron-hole pairs as described above may be organically produced, thereby generating power with higher efficiency.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

1: 태양전지 셀 10: 실리콘기재층
11: 트렌치 12: 비도핑구간
20: 게르마늄층 31: 제1도핑층
32: 제2도핑층 33: 폴리실리콘층
40: 반사방지층 51, 52: 전극부
a: 폴리실리콘1: solar cell 10: silicon substrate layer
11: trench 12: undoping section
20: germanium layer 31: first doping layer
32: second doped layer 33: polysilicon layer
40: antireflection layers 51, 52: electrode portion
a: polysilicon

Claims (17)

실리콘기재층;
상기 실리콘기재층의 전면부에 형성된 복수 개의 트렌치(trench);
상기 실리콘기재층의 상기 전면부 표면에 도핑되어 형성된 제1도핑층; 및
상기 트렌치 내부에 적층되고 상기 제1도핑층에 접하는 복수 개의 게르마늄층을 포함하는 태양전지 셀.Silicon substrate layer;
A plurality of trenches formed in the front portion of the silicon substrate layer;
A first doped layer formed by doping on the front surface of the silicon substrate layer; And
And a plurality of germanium layers stacked in the trench and in contact with the first doped layer. 제1항에 있어서,
복수 개의 상기 트렌치 중 적어도 어느 하나의 내부에 상기 전면부 표면이 도핑되지 않은 비도핑구간을 더 포함하는 태양전지 셀.The method of claim 1,
And a undoped section in which the front surface is not doped in at least one of a plurality of trenches. 제2항에 있어서,
상기 비도핑구간은 상기 제1도핑층 중 일부가 제거되어 형성되며,
복수 개의 상기 게르마늄층 중 적어도 어느 하나는 상기 비도핑구간을 통해 상기 실리콘기재층에 직접 맞닿는 태양전지 셀.The method of claim 2,
The non-doping section is formed by removing a portion of the first doped layer,
At least one of the plurality of germanium layers is in direct contact with the silicon substrate layer through the non-doped section. 제2항에 있어서,
상기 비도핑구간은 상기 트렌치의 일부에만 형성되고,
상기 비도핑구간을 제외한 상기 전면부 표면 전체에 상기 제1도핑층이 형성된 태양전지 셀.The method of claim 2,
The undoped section is formed only in a portion of the trench,
The solar cell of claim 1, wherein the first doped layer is formed on the entire surface of the front portion except for the non-doped section. 제4항에 있어서,
상기 비도핑구간은 상기 트렌치의 저면에 배치되고, 상기 제1도핑층의 말단이 상기 트렌치의 측벽으로 연장된 태양전지 셀.The method of claim 4, wherein
The non-doping section is disposed on the bottom surface of the trench, the end of the first doped layer extends to the side wall of the trench. 제1항에 있어서,
상기 제1도핑층은 상기 트렌치 사이의 영역과 상기 트렌치 내부의 영역이 서로 연결된 태양전지 셀.The method of claim 1,
The first doped layer is a solar cell connected to the region between the trench and the region inside the trench. 제1항에 있어서,
상기 제1도핑층 상에 형성되어 상기 제1도핑층과 접하며 상기 제1도핑층의 도핑과 동일한 도핑에 의해 형성된 제2도핑층을 더 포함하는 태양전지 셀.The method of claim 1,
And a second doped layer formed on the first doped layer and in contact with the first doped layer and formed by the same doping as the doping of the first doped layer. 제7항에 있어서,
상기 제2도핑층은 다결정의 폴리실리콘으로 상기 게르마늄층 및 상기 제1도핑층의 노출된 부위 전체를 연결하여 적층한 후, 표면을 도핑하여 형성한 태양전지 셀.The method of claim 7, wherein
The second doped layer is formed of polycrystalline polysilicon by connecting the whole germanium layer and the entire exposed portions of the first doped layer and stacking the doped surface. 제7항에 있어서,
상기 제2도핑층 외측에 형성된 반사반지층, 및
상기 반사반지층 외측 및 상기 실리콘기재층의 배면에 각각 형성된 전극부를 더 포함하는 태양전지 셀.The method of claim 7, wherein
A reflection ring layer formed outside the second doping layer, and
The solar cell further comprises an electrode unit formed on the outside of the reflective ring layer and the back surface of the silicon substrate layer. 제1항에 있어서,
상기 실리콘기재층은 불순물이 첨가된 p형 또는 n형 반도체이고, 상기 제1도핑층은 상기 실리콘기재층의 불순물과는 다른 불순물로 도핑된 n+접합층 또는 p+접합층인 태양전지 셀.The method of claim 1,
Wherein the silicon substrate layer is a p-type or n-type semiconductor to which impurities are added, and the first doped layer is an n + junction layer or p + junction layer doped with an impurity different from that of the silicon substrate layer. 실리콘기재층의 전면부를 식각하여 복수 개의 트렌치를 형성하는 단계;
상기 실리콘기재층의 상기 전면부 표면을 도핑하여 제1도핑층을 형성하는 단계; 및
상기 트렌치 내부에 게르마늄을 적층시켜, 상기 제1도핑층에 접하는 복수 개의 게르마늄층을 형성하는 단계를 포함하는 태양전지 셀의 제조방법.Etching a front portion of the silicon substrate layer to form a plurality of trenches;
Doping the front surface of the silicon substrate layer to form a first doped layer; And
Stacking germanium inside the trench to form a plurality of germanium layers in contact with the first doped layer. 제11항에 있어서,
상기 제1도핑층을 형성하는 단계는,
복수 개의 상기 트렌치 중 적어도 어느 하나의 내부를 마스킹하여 비도핑구간을 형성하고, 상기 비도핑구간을 제외한 상기 실리콘기재층의 표면을 도핑하여 상기 제1도핑층을 형성하는 태양전지 셀의 제조방법.The method of claim 11,
Forming the first doped layer,
A method of manufacturing a solar cell comprising masking an inside of at least one of the plurality of trenches to form a undoped section, and doping a surface of the silicon substrate layer except the undoped section to form the first doped layer. 제12항에 있어서,
복수 개의 상기 게르마늄층 중 적어도 어느 하나는 상기 비도핑구간을 통해 상기 실리콘기재층에 직접 맞닿는 태양전지 셀의 제조방법.The method of claim 12,
At least one of the plurality of germanium layers directly contacts the silicon substrate layer through the non-doping section. 제12항에 있어서,
상기 마스킹은 상기 트렌치의 저면에만 형성하여, 상기 마스킹이 형성되지 않은 상기 트렌치의 측벽에 상기 제1도핑층의 말단을 배치하는 태양전지 셀의 제조방법.The method of claim 12,
The masking is formed only on the bottom surface of the trench, the method of manufacturing a solar cell to arrange the end of the first doped layer on the sidewall of the trench is not masked. 제11항에 있어서,
상기 게르마늄층을 형성하는 단계 이후에,
다결정의 폴리실리콘으로 상기 게르마늄층 및 상기 제1도핑층의 노출된 부위 전체를 연결하여 적층하고, 표면에 상기 제1도핑층과 동일한 도핑을 수행하여, 상기 제1도핑층 상에 상기 제1도핑층과 접하는 제2도핑층을 형성하는 단계를 더 포함하는 태양전지 셀의 제조방법.The method of claim 11,
After forming the germanium layer,
The germanium layer and the entire exposed portion of the first doped layer are connected and stacked with polycrystalline polysilicon, and the same doping as the first doped layer is performed on a surface thereof, thereby performing the first doping on the first doped layer. The method of manufacturing a solar cell further comprising the step of forming a second doped layer in contact with the layer. 제15항에 있어서,
상기 제2도핑층을 형성하는 단계는,
상기 폴리실리콘을 적층하고 표면 전체를 평탄화(planarization)한 후, 도핑을 수행하는 태양전지 셀의 제조방법.The method of claim 15,
Forming the second doped layer,
Laminating the polysilicon and planarizing the entire surface (planarization), and then doping the solar cell manufacturing method. 제15항에 있어서,
상기 제2도핑층을 형성하는 단계 이후에,
상기 제2도핑층 상에 반사반지층을 적층하여 형성하는 단계, 및
상기 반사반지층 상면과 상기 실리콘기재층 배면에 각각 전극부를 형성하는 단계를 더 포함하는 태양전지 셀의 제조방법.The method of claim 15,
After forming the second doped layer,
Forming a reflective ring layer on the second doped layer, and
And forming electrode portions on the top surface of the reflective ring layer and the bottom surface of the silicon substrate layer, respectively.
KR1020180049409A 2018-04-27 2018-04-27 Solar cell and method for manufacturing solar cell KR102054218B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180049409A KR102054218B1 (en) 2018-04-27 2018-04-27 Solar cell and method for manufacturing solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180049409A KR102054218B1 (en) 2018-04-27 2018-04-27 Solar cell and method for manufacturing solar cell

Publications (2)

Publication Number Publication Date
KR20190125101A true KR20190125101A (en) 2019-11-06
KR102054218B1 KR102054218B1 (en) 2020-01-22

Family

ID=68541504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180049409A KR102054218B1 (en) 2018-04-27 2018-04-27 Solar cell and method for manufacturing solar cell

Country Status (1)

Country Link
KR (1) KR102054218B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021071217A1 (en) 2019-10-10 2021-04-15 주식회사 엘지화학 Battery pack comprising gas generation detection device using mie scattering, and gas detection method using same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110037133A1 (en) * 2009-08-17 2011-02-17 Tzung-I Su Semiconductor Photodetector Structure and the Fabrication Method Thereof
KR20120134827A (en) * 2011-06-03 2012-12-12 규 현 최 Photovolatic cell and fabrication method thereof
KR20130071801A (en) * 2011-12-21 2013-07-01 엘지전자 주식회사 Solar cell and method for manufacturing the same
KR101562265B1 (en) 2009-08-13 2015-10-21 엘지디스플레이 주식회사 Thin film solar cell and method of fabricating the same
KR20170095618A (en) * 2016-02-15 2017-08-23 규 현 최 SOLAR CELL USING MULTIBAND Si-Ge THIN FILM SILICON CRYSTAL AND EFFICIENCY IMPROVEMENT METHOD THEREOF

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101562265B1 (en) 2009-08-13 2015-10-21 엘지디스플레이 주식회사 Thin film solar cell and method of fabricating the same
US20110037133A1 (en) * 2009-08-17 2011-02-17 Tzung-I Su Semiconductor Photodetector Structure and the Fabrication Method Thereof
KR20120134827A (en) * 2011-06-03 2012-12-12 규 현 최 Photovolatic cell and fabrication method thereof
KR20130071801A (en) * 2011-12-21 2013-07-01 엘지전자 주식회사 Solar cell and method for manufacturing the same
KR20170095618A (en) * 2016-02-15 2017-08-23 규 현 최 SOLAR CELL USING MULTIBAND Si-Ge THIN FILM SILICON CRYSTAL AND EFFICIENCY IMPROVEMENT METHOD THEREOF

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021071217A1 (en) 2019-10-10 2021-04-15 주식회사 엘지화학 Battery pack comprising gas generation detection device using mie scattering, and gas detection method using same

Also Published As

Publication number Publication date
KR102054218B1 (en) 2020-01-22

Similar Documents

Publication Publication Date Title
CN103608930A (en) Patterned doping for polysilicon emitter solar cells
JP2010537423A (en) Heterogeneous junction silicon solar cell and manufacturing method thereof
JP2009164544A (en) Passivation layer structure of solar cell, and fabricating method thereof
KR20140040121A (en) Graphene-based multi-junctions flexible solar cell
RU2374720C1 (en) Photoelectric converter (versions) and method of making said converter
JP4949520B2 (en) Multi-junction optoelectronic device including deposition of wavelength selective absorption layer, manufacturing method, and integrated circuit,
KR102547804B1 (en) Bifacial silicon solar cell and method for manufacturing the same
KR101474008B1 (en) Method for preparing of solar cell using plasma-surface-treatment
KR102054218B1 (en) Solar cell and method for manufacturing solar cell
KR101543767B1 (en) Method For Forming Selective Emitter Of Solar Cell Solar Cell and Fabricating Method Thereof
KR101238988B1 (en) Back contact solar cell and method for fabricating the same
RU2331139C1 (en) Photo-electric converter and method of its production (versions)
JP2023033940A (en) Solar battery cell and solar battery
JP2013513965A (en) Back surface field type heterojunction solar cell and manufacturing method thereof
KR101310518B1 (en) Solar cell and method of manufacturing the same
KR101732742B1 (en) Bi-facial solar cell and method for fabricating the same
KR101772432B1 (en) SOLAR CELL USING MULTIBAND Si-Ge THIN FILM SILICON CRYSTAL AND EFFICIENCY IMPROVEMENT METHOD THEREOF
JP7483245B2 (en) Solar cell and its manufacturing method
KR101101438B1 (en) Front and back contact electric field solar cell and method thereof
KR20180034091A (en) Silicon solar cell and Method for manufacturing thereof
KR101246763B1 (en) Photovolatic cell and fabrication method thereof
KR101244791B1 (en) Method of texturing silicon wafer, method of preparing solar cell and solar cell
KR20100111064A (en) Solar cell
CN117276372A (en) Solar cell and preparation method thereof
JP2000332268A (en) Thin-film polycrystalline silicon, solar battery using the same, and manufacture of thin-film polycrystalline silicon

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
R401 Registration of restoration