KR20190124875A - Level shifter and memory system including the same - Google Patents
Level shifter and memory system including the same Download PDFInfo
- Publication number
- KR20190124875A KR20190124875A KR1020180048877A KR20180048877A KR20190124875A KR 20190124875 A KR20190124875 A KR 20190124875A KR 1020180048877 A KR1020180048877 A KR 1020180048877A KR 20180048877 A KR20180048877 A KR 20180048877A KR 20190124875 A KR20190124875 A KR 20190124875A
- Authority
- KR
- South Korea
- Prior art keywords
- output terminal
- input signal
- transistor
- level
- response
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
Description
본 발명은 전자 장치에 관한 것으로, 특히 레벨 쉬프터 및 이를 포함하는 메모리 시스템에 관한 것이다.The present invention relates to an electronic device, and more particularly, to a level shifter and a memory system including the same.
메모리 시스템(memory system)을 저장 매체로 사용하는 이동 정보 기기들, 특히 스마트폰 및 태블릿 피씨 등의 사용이 증가함에 따라서 메모리 장치에 대한 관심과 중요성이 더욱 커지고 있다.As the use of mobile information devices, especially smartphones and tablet PCs, which use a memory system as a storage medium, the interest and importance of the memory device are increasing.
고속의 프로세서나 멀티코어를 이용한 병렬화뿐만 아니라 다양한 어플리케이션들의 등장으로 인해 반도체 메모리 시스템에 대한 요구 수준은 성능뿐 아니라 신뢰성 측면에서도 계속 높아지고 있다.In addition to parallelization with high-speed processors or multicore, the emergence of a variety of applications continues to increase the demand for semiconductor memory systems in terms of performance as well as reliability.
메모리 시스템은 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 메모리 시스템은 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리(Nonvolatile memory device)로 구분될 수 있다. 휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터가 유지되는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리는 크게 노어 타입과 낸드 타입으로 구분될 수 있다.A memory system is a memory device that is implemented using semiconductors such as silicon (Si), germanium (Ge, Germanium), gallium arsenide (GaAs), and indium phospide (InP). Memory systems can be broadly classified into volatile memory devices and nonvolatile memory devices. Volatile memory devices lose their stored data when their power supplies are interrupted. Volatile memory devices include static RAM (SRAM), dynamic RAM (DRAM), and synchronous DRAM (SDRAM). Nonvolatile memory devices retain their stored data even when their power supplies are interrupted. Nonvolatile memory devices include Read Only Memory (ROM), Programmable ROM (PROM), Electrically Programmable ROM (EPROM), Electrically Erasable and Programmable ROM (EEPROM), Flash memory, Phase-change RAM (PRAM), and Magnetic RAM (MRAM). , Resistive RAM (RRAM), ferroelectric RAM (FRAM), and the like. Flash memory can be largely classified into a NOR type and a NAND type.
메모리 시스템은 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 이때 메모리 장치와 메모리 컨트롤러는 서로 상이한 전원 전압을 사용할 수 있다. 이런 경우에 메모리 장치와 메모리 컨트롤러 사이에 전송되는 신호들의 전압 레벨을 변경해주는 인터페이스 회로가 필요하며, 이러한 인터페이스 회로를 레벨 쉬프터라고 한다. The memory system may include a memory device in which data is stored and a memory controller controlling the memory device. In this case, the memory device and the memory controller may use different power supply voltages. In this case, an interface circuit is needed to change the voltage level of the signals transmitted between the memory device and the memory controller, and this interface circuit is called a level shifter.
본 발명의 실시 예는 출력되는 신호의 레벨의 스위칭 속도가 개선된 레벨 쉬프터 및 이를 포함하는 메모리 시스템을 제공한다.An embodiment of the present invention provides a level shifter having an improved switching speed of a level of an output signal and a memory system including the same.
본 발명의 실시 예에 따른 레벨 쉬프터는 입력 신호 및 반전 입력 신호에 응답하여 제1 출력단 또는 제2 출력단에 내부 전원 전압을 공급하기 위한 풀업부; 상기 제1 출력단 및 상기 제2 출력단의 전위 레벨에 따라 상기 제1 출력단 또는 상기 제2 출력단에 접지 전압을 인가하기 위한 풀다운부; 및 상기 입력 신호 및 상기 반전 입력 신호에 응답하여 상기 제1 출력단 또는 상기 제2 출력단의 전위 레벨을 디스차지하기 위한 디스차지부를 포함한다.A level shifter according to an embodiment of the present invention includes a pull-up unit for supplying an internal power supply voltage to a first output terminal or a second output terminal in response to an input signal and an inverted input signal; A pull-down unit configured to apply a ground voltage to the first output terminal or the second output terminal according to a potential level of the first output terminal and the second output terminal; And a discharge unit for discharging a potential level of the first output terminal or the second output terminal in response to the input signal and the inverted input signal.
본 발명의 실시 예에 따른 레벨 쉬프터는 제 출력단 및 제2 출력단의 전위 레벨에 따라 상기 제1 출력단 또는 상기 제2 출력단에 내부 전원 전압을 공급하기 위한 풀업부; 입력 신호 및 반전 입력 신호에 응답하여 상기 제1 출력단 또는 상기 제2 출력단에 접지 전압을 공급하기 위한 풀다운부; 및 상기 입력 신호 및 상기 반전 입력 신호에 응답하여 상기 제1 출력단 또는 상기 제2 출력단의 전위 레벨을 상승시키기 위한 차지부를 포함한다.According to an embodiment of the present disclosure, a level shifter includes: a pull-up unit configured to supply an internal power supply voltage to the first output terminal or the second output terminal according to a potential level of a first output terminal and a second output terminal; A pull-down unit configured to supply a ground voltage to the first output terminal or the second output terminal in response to an input signal and an inverted input signal; And a charge unit for raising a potential level of the first output terminal or the second output terminal in response to the input signal and the inverted input signal.
본 발명의 실시 예에 따른 메모리 시스템은 내부 회로를 포함하는 메모리 장치; 호스트로부터 요청에 따라 상기 메모리 장치를 제어하기 위한 입력 신호를 출력하기 위한 메모리 컨트롤러; 및 상기 입력 신호의 레벨을 변환하여 상기 내부 회로로 출력하는 레벨 쉬프터를 포함하며, 상기 레벨 쉬프터는 상기 입력 신호 및 상기 입력 신호와 반전 관계를 갖는 반전 입력 신호에 응답하여 제1 출력단 또는 제2 출력단에 내부 전원 전압을 공급하기 위한 풀업부; 상기 제1 출력단 및 상기 제2 출력단의 전위 레벨에 따라 상기 제1 출력단 또는 상기 제2 출력단에 접지 전압을 인가하기 위한 풀다운부; 및 상기 입력 신호 및 상기 반전 입력 신호에 응답하여 상기 제1 출력단 또는 상기 제2 출력단의 전위 레벨을 디스차지하기 위한 디스차지부를 포함한다.In an embodiment, a memory system may include a memory device including an internal circuit; A memory controller for outputting an input signal for controlling the memory device in response to a request from a host; And a level shifter for converting a level of the input signal and outputting the level shifter to the internal circuit, wherein the level shifter is a first output terminal or a second output terminal in response to an inverted input signal having an inverse relationship with the input signal and the input signal. Pull-up unit for supplying an internal power supply voltage to the; A pull-down unit configured to apply a ground voltage to the first output terminal or the second output terminal according to a potential level of the first output terminal and the second output terminal; And a discharge unit for discharging a potential level of the first output terminal or the second output terminal in response to the input signal and the inverted input signal.
본 기술에 따르면, 입력 신호의 레벨이 제1 레벨에서 제2 레벨로 천이될 때 출력 신호의 레벨을 빠르게 스위칭할 수 있으며, 이로 인하여 레벨 쉬프터의 풀업부 사이즈를 감소시켜 설계할 수 있다.According to the present technology, when the level of the input signal transitions from the first level to the second level, it is possible to quickly switch the level of the output signal, thereby reducing the size of the pull-up portion of the level shifter.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 2는 본 발명의 실시 예에 따른 레벨 쉬프터를 설명하기 위한 회로도이다.
도 3은 도 2의 레벨 쉬프터의 동작을 설명하기 위한 신호들의 파형도이다.
도 4는 본 발명의 다른 실시 예에 따른 레벨 쉬프터를 설명하기 위한 회로도이다.
도 5는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 6은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 7은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 8은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.1 is a diagram illustrating a memory system according to an embodiment of the present invention.
2 is a circuit diagram illustrating a level shifter according to an embodiment of the present invention.
3 is a waveform diagram of signals for describing an operation of the level shifter of FIG. 2.
4 is a circuit diagram illustrating a level shifter according to another embodiment of the present invention.
5 is a view for explaining another embodiment of the memory system.
6 is a diagram for describing another embodiment of a memory system.
7 is a diagram for describing another embodiment of the memory system.
8 is a diagram for describing another embodiment of a memory system.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.Specific structural to functional descriptions of embodiments according to the inventive concept disclosed in the specification or the application are only illustrated for the purpose of describing embodiments according to the inventive concept, and according to the inventive concept. The examples may be embodied in various forms and should not be construed as limited to the embodiments set forth herein or in the application.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Embodiments according to the concept of the present invention may be variously modified and may have various forms, and specific embodiments will be illustrated in the drawings and described in detail in the present specification or application. However, this is not intended to limit the embodiments in accordance with the concept of the present invention to a particular disclosed form, it should be understood to include all changes, equivalents, and substitutes included in the spirit and scope of the present invention.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.Terms such as first and / or second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another, for example, without departing from the scope of rights in accordance with the inventive concept, and the first component may be called a second component and similarly The second component may also be referred to as the first component.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between. Other expressions describing the relationship between components, such as "between" and "immediately between," or "neighboring to," and "directly neighboring to" should be interpreted as well.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this specification, terms such as "comprise" or "have" are intended to indicate that there is a stated feature, number, step, action, component, part, or combination thereof, one or more other features or numbers. It should be understood that it does not exclude in advance the possibility of the presence or addition of steps, actions, components, parts or combinations thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art, and are not construed in ideal or excessively formal meanings unless expressly defined herein. Do not.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.In describing the embodiments, descriptions of technical contents which are well known in the technical field to which the present invention belongs and are not directly related to the present invention will be omitted. This is to more clearly communicate without obscure the subject matter of the present invention by omitting unnecessary description.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.1 is a diagram illustrating a memory system according to an embodiment of the present invention.
도 1을 참조하면, 메모리 시스템(Memory System; 1000)은 데이터가 저장되는 메모리 장치(Memory Device; 1100)와, 호스트(Host; 2000)의 제어에 따라 메모리 장치(1100)를 제어하는 메모리 컨트롤러(Memory Controller; 1200)를 포함할 수 있다. Referring to FIG. 1, a
호스트(2000)는 PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), 또는 SAS(serial attached SCSI)와 같은 인터페이스 프로토콜을 사용하여 메모리 시스템(1000)과 통신할 수 있다. 또한 호스트(2000)와 메모리 시스템(1000) 간의 인터페이스 프로토콜들은 상술한 예에 한정되지 않으며, USB(Universal Serial Bus),MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), 또는 IDE(Integrated Drive Electronics) 등과 같은 다른 인터페이스 프로토콜들 중 하나일 수 있다.The
메모리 장치(1100)는 메모리 컨트롤러(1200)의 제어에 응답하여 동작한다. 실시 예로서, 메모리 장치(1100)는 플래시 메모리 장치(Flash Memory Device) 일 수 있다. 메모리 장치(1100)는 복수의 메모리 블록들을 갖는 메모리 셀 어레이를 포함할 수 있다. The
메모리 장치(1100)는 메모리 컨트롤러(1200)로부터 채널을 통해 커맨드(CMD) 및 어드레스(ADD)를 수신하고, 메모리 셀 어레이 중 어드레스(ADD)에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(1100)는 어드레스(ADD)에 의해 선택된 영역에 대해 커맨드(CMD)에 해당하는 내부 동작을 수행한다.The
메모리 장치(1100)는 레벨 쉬프터(100) 및 내부 회로(200)를 포함하여 구성될 수 있다. 레벨 쉬프터(100)는 메모리 컨트롤러(1200)로부터 수신되는 커맨드(CMD), 어드레스(ADD), 및 데이터(DATA)와 같은 신호들의 전압 레벨을 변경하여 이를 내부 회로(200)로 출력한다.The
내부 회로(200)는 상술한 메모리 셀 어레이 및 메모리 셀 어레이에 대한 프로그램 동작, 리드 동작, 또는 소거 동작과 같은 제반 동작을 수행하기 위한 주변 회로들을 포함하여 구성될 수 있다.The
메모리 컨트롤러(1200)는 메모리 시스템(1000)의 동작을 전반적으로 제어하며, 호스트(2000)와 메모리 장치(1100) 사이의 데이터 교환을 제어할 수 있다. 예를 들면, 메모리 컨트롤러(1200)는 호스트(2000)로부터의 요청에 따라 메모리 장치(1100)를 제어하여 데이터를 프로그램하거나 리드하거나, 프로그램된 데이터를 소거할 수 있다. 예를 들어 메모리 컨트롤러(1200)는 호스트(2000)로부터의 요청에 따라 각 제반 동작에 대응하는 커맨드(CMD), 어드레스(ADD0, 및 데이터(DATA)를 메모리 장치(1100)로 출력할 수 있으며, 메모리 장치(1100)로부터 데이터(DATA)를 수신하여 호스트(2000)로 출력할 수 있다.The
메모리 장치(1100)와 메모리 컨트롤러(1200)는 서로 상이한 전원 전압을 사용할 수 있으며, 이에 따라 메모리 장치(1100)에서 사용되는 신호의 전위 레벨과 메모리 컨트롤러(1200)에서 사용되는 신호의 전위 레벨은 서로 상이할 수 있다.The
본원 발명의 실시 예에 따른 메모리 시스템(1000)은 메모리 컨트롤러(1200)에서 출력되는 신호들(예를 들어 커맨드(CMD), 어드레스(ADD), 및 데이터(DATA))의 전위 레벨을 메모리 장치(1100)에 포함된 레벨 쉬프터(100)를 이용하여 내부 회로(200)에 적합한 전위 레벨로 변경할 수 있다.The
본 발명의 실시 예에서는 메모리 장치(1100)에 레벨 쉬프터(100)가 포함되도록 구성된 예를 설명하였으나, 이에 한정되지 않고 레벨 쉬프터(100)는 서로 다른 레벨의 전원 전압을 사용하는 다양한 전자 회로들에 포함되도록 구성될 수 있다.In the embodiment of the present invention, an example in which the
도 2는 본 발명의 실시 예에 따른 레벨 쉬프터를 설명하기 위한 회로도이다.2 is a circuit diagram illustrating a level shifter according to an embodiment of the present invention.
도 2를 참조하면, 레벨 쉬프터(100)는 풀업부(110), 풀다운부(120), 제1 디스차지부(130A), 및 제2 디스차지부(130B)를 포함하여 구성될 수 있다.Referring to FIG. 2, the
풀업부(110)는 입력 신호(In) 및 반전 입력 신호(Inb)에 응답하여 제1 출력 노드(ND3) 및 제2 출력 노드(ND2)에 내부 전원 전압(Vcc)을 공급한다. 제1 출력 노드(ND3)의 전위 레벨은 출력 신호(Out)의 전위 레벨로 출력되고, 제2 출력 노드(ND2)의 전위 레벨은 반전 출력 신호(Outb)의 전위 레벨로 출력된다.The pull-up
풀업부(110)는 PMOS 트랜지스터(P1) 및 PMOS 트랜지스터(P2)를 포함하여 구성될 수 있다. PMOS 트랜지스터(P1)는 내부 전원 전압(Vcc)이 공급되는 노드(ND1)와 제2 출력 노드(ND2) 사이에 연결되며, 입력 신호(In)에 응답하여 턴온 또는 턴오프되어 제2 출력 노드(ND2)에 내부 전원 전압(Vcc)을 인가한다. PMOS 트랜지스터(P2)는 내부 전원 전압(Vcc)이 공급되는 노드(ND1)와 제1 출력 노드(ND3) 사이에 연결되며, 반전 입력 신호(Inb)에 응답하여 턴온 또는 턴오프되어 제1 출력 노드(ND3)에 내부 전원 전압(Vcc)을 인가한다.The pull-up
풀업부(110)는 입력 신호(In)을 반전시켜 반전 입력 신호(Inb)를 출력하는 인버터(IV1)를 포함하도록 구성될 수 있다. The pull-up
풀다운부(120)는 제1 출력 노드(ND3) 및 제2 출력 노드(ND2)의 전위 레벨에 응답하여 제1 출력 노드(ND3) 또는 제2 출력 노드(ND2)의 전위 레벨을 접지 전압(Vss) 레벨로 디스차지한다.The pull-down
풀다운부(120)는 NMOS 트랜지스터(N1) 및 NMOS 트랜지스터(N2)를 포함하여 구성될 수 있다. NMOS 트랜지스터(N1)는 제2 출력 노드(ND2)와 접지 전압(Vss)이 공급되는 노드(ND4) 사이에 연결되며, 제1 출력 노드(ND3)의 전위 레벨에 응답하여 턴온 또는 턴오프되어 제2 출력 노드(ND2)의 전위 레벨을 접지 전압(Vss) 레벨로 디스차지하거나 제2 출력 노드(ND2)의 전위 레벨을 유지한다. NMOS 트랜지스터(N2)는 제1 출력 노드(ND3)와 접지 전압(Vss)이 공급되는 노드(ND4) 사이에 연결되며, 제2 출력 노드(ND2)의 전위 레벨에 응답하여 턴온 또는 턴오프되어 제1 출력 노드(ND3)의 전위 레벨을 접지 전압(Vss) 레벨로 디스차지하거나 제1 출력 노드(ND3)의 전위 레벨을 유지한다.The pull-down
제1 디스차지부(130A)는 제2 출력 노드(ND2)에 연결되며, 반전 입력 신호(Inb)에 응답하여 제2 출력 노드(ND2)의 전위 레벨을 디스차지한다.The
제1 디스차지부(130A)는 NMOS 트랜지스터(N3)를 포함하여 구성될 수 있다. NMOS 트랜지스터(N3)의 드레인은 제2 출력 노드(ND2)와 연결되고, NMOS 트랜지스터(N3)의 소스는 반전 입력 신호(Inb)가 인가되는 노드에 연결되고, NMOS 트랜지스터(N3)의 게이트는 제2 출력 노드(ND2)와 연결된다. 즉, NMOS 트랜지스터(N3)는 제2 출력 노드(ND2)에 다이오드 연결(diode connect) 구조로 연결된다.The
제1 디스차지부(130A)는 반전 입력 신호(Inb)가 접지 전압(Vss) 레벨일 경우 제2 출력 노드(ND2)의 전위 레벨을 디스차지한다.The
제2 디스차지부(130B)는 제1 출력 노드(ND3)에 연결되며, 입력 신호(In)에 응답하여 제1 출력 노드(ND3)의 전위 레벨을 디스차지한다.The
제2 디스차지부(130B)는 NMOS 트랜지스터(N4)를 포함하여 구성될 수 있다. NMOS 트랜지스터(N4)의 드레인은 제1 출력 노드(ND3)와 연결되고, NMOS 트랜지스터(N4)의 소스는 입력 신호(In)가 인가되는 노드에 연결되고, NMOS 트랜지스터(N4)의 게이트는 제1 출력 노드(ND3)와 연결된다. 즉, NMOS 트랜지스터(N4)는 제1 출력 노드(ND3)에 다이오드 연결 구조로 연결된다.The
제2 디스차지부(130B)는 입력 신호(In)가 접지 전압(Vss) 레벨일 경우 제1 출력 노드(ND3)의 전위 레벨을 디스차지한다.The
입력 신호(In)는 도 1에서 설명된 커맨드(CMD), 어드레스(ADD), 및 데이터(DATA)와 같이 메모리 장치(1100) 외부에서 입력되는 신호이며, 출력 신호(Out)는 레벨 쉬프터(100)에서 내부 회로(200)로 출력되는 신호들일 수 있다.The input signal In is a signal input from the outside of the
도 3은 도 2의 레벨 쉬프터의 동작을 설명하기 위한 신호들의 파형도이다.3 is a waveform diagram of signals for describing an operation of the level shifter of FIG. 2.
도 2 및 도 3을 참조하여, 본 발명의 실시 예에 따른 레벨 쉬프터(100)의 동작을 설명하면 다음과 같다.Referring to Figures 2 and 3, the operation of the
입력 신호(In)가 제1 로직 레벨(외부 전원 전압 레벨; Vext)로 인가될 경우, 풀업부(110)의 PMOS 트랜지스터(P2)는 제2 로직 레벨(접지 전압 레벨; Vss)의 반전 입력 신호(Inb)에 응답하여 턴온된다. 이로 인하여 제1 출력 노드(ND3)에 내부 전원 전압(Vcc)이 인가된다. 이때 PMOS 트랜지스터(P1)는 제1 로직 레벨(Vext)의 입력 신호(In)에 응답하여 턴오프된다. 외부 전원 전압(Vext)은 내부 전원 전압(Vcc)보다 전위 레벨이 높은 것이 바람직하다.When the input signal In is applied at the first logic level (external power supply voltage level Vext), the PMOS transistor P2 of the pull-up
풀다운부(120)의 NMOS 트랜지스터(N1)는 제1 출력 노드(ND3)의 전위 레벨(Vcc)에 응답하여 턴온되고, 제2 출력 노드(ND2)의 전위 레벨은 노드(ND4)를 통해 접지 전압(Vss) 레벨로 디스차지된다. NMOS 트랜지스터(N2)는 디스차지된 제2 출력 노드(ND2)의 전위 레벨(Vss)에 응답하여 턴오프된다.The NMOS transistor N1 of the pull-down
제1 디스차지부(130A)는 제2 로직 레벨(Vss)의 반전 입력 신호(Inb)에 응답하여 제2 출력 노드(ND2)의 전위 레벨을 더욱 빠르게 접지 전압(Vss) 레벨로 디스차지할 수 있다. 이에 따라 제2 출력 노드(ND2)는 접지 전압(Vss) 레벨의 반전 출력 신호(Outb)를 출력한다.The
또한 제2 디스차지부(130B)는 제1 로직 레벨(Vext)을 갖는 입력 신호(In)에 응답하여 디스차지 동작이 비활성화된다. 따라서 제1 출력 노드(ND3)는 내부 전원 전압(Vcc) 레벨의 출력 신호(Out)를 출력한다. In addition, the
입력 신호(In)가 제1 로직 레벨(Vext)에서 제2 로직 레벨(Vss)로 천이될 경우, 풀업부(110)의 PMOS 트랜지스터(P1)는 제2 로직 레벨(Vss)의 입력 신호(In)에 응답하여 턴온된다. 이로 인하여 제2 출력 노드(ND2)에 내부 전원 전압(Vcc)이 인가된다. 이때 PMOS 트랜지스터(P2)는 반전 입력 신호(Inb)에 응답하여 턴오프된다. When the input signal In transitions from the first logic level Vext to the second logic level Vss, the PMOS transistor P1 of the pull-up
풀다운부(120)의 NMOS 트랜지스터(N2)는 제2 출력 노드(ND2)의 전위 레벨(Vcc)에 응답하여 턴온되고, 제1 출력 노드(ND3)의 전위 레벨은 노드(ND4)를 통해 접지 전압(Vss) 레벨로 디스차지된다. NMOS 트랜지스터(N1)는 디스차지된 제1 출력 노드(ND3)의 전위 레벨(Vss)에 응답하여 턴오프된다.The NMOS transistor N2 of the pull-down
제1 디스차지부(130A)는 하이 레벨의 반전 입력 신호(Inb)에 응답하여 디스차지 동작이 비활성화된다. 따라서 제2 출력 노드(ND2)는 내부 전원 전압(Vcc) 레벨의 반전 출력 신호(Outb)를 출력한다. The
또한 제2 디스차지부(130B)는 제2 로직 레벨(Vss)의 입력 신호(In)에 응답하여 제1 출력 노드(ND3)의 전위 레벨을 더욱 빠르게 접지 전압(Vss) 레벨로 디스차지할 수 있다. 이에 따라 제1 출력 노드(ND3)는 접지 전압(Vss) 레벨의 출력 신호(Out)를 출력한다. 제1 출력 노드(ND3)의 전위 레벨이 빠르게 접지 전압(Vss) 레벨로 디스차지되므로, NMOS 트랜지스터(N1)도 빠르게 턴오프되며, 이로 인하여 제2 출력 노드(ND2)의 전위 레벨은 내부 전원 전압(Vcc) 레벨로 빠르게 상승하여 반전 출력 신호(Outb)를 출력한다.In addition, the
상술한 바와 같이 본원 발명의 실시 예에 따르면, 입력 신호(In)가 제1 로직 레벨(Vext)에서 제2 로직 레벨(Vss)로 천이될 때, 제2 디스차지부(130B)가 활성화되어 제1 출력 노드(ND3)를 더욱 빠르게 디스차지할 수 있다. 이로 인하여 출력 신호(Out) 및 반전 출력 신호(Outb)의 천이 시간(T)은 도 3과 같이 단축될 수 있다. 또한 반전 입력 신호(Inb)가 제1 로직 레벨(Vcc)에서 제2 로직 레벨(Vss)로 천이될 경우, 제1 디스차지부(130A)가 활성화되어 제2 출력 노드(ND2)를 더욱 빠르게 디스차지할 수 있다.As described above, when the input signal In transitions from the first logic level Vext to the second logic level Vss, the
또한 출력 신호(Out) 및 반전 출력 신호(Outb)의 천이 시간이 단축되므로, 상대적으로 풀업부(110)의 PMOS 트랜지스터 사이즈를 감소시켜 설계할 수 있으므로, 회로의 면적을 감소시킬 수 있다. In addition, since the transition time of the output signal Out and the inverted output signal Outb is shortened, the size of the PMOS transistor of the pull-up
도 4는 본 발명의 다른 실시 예에 따른 레벨 쉬프터를 설명하기 위한 회로도이다.4 is a circuit diagram illustrating a level shifter according to another embodiment of the present invention.
도 4를 참조하면, 레벨 쉬프터(100)는 풀업부(110'), 풀다운부(120'), 제1 차지부(130A'), 및 제2 차지부(130B')를 포함하여 구성될 수 있다.Referring to FIG. 4, the
풀업부(110')는 제1 출력 노드(ND13) 및 제2 출력 노드(ND12)의 전위 레벨에 응답하여 제1 출력 노드(ND13) 및 제2 출력 노드(ND12)에 내부 전원 전압(Vcc)을 공급한다. 제1 출력 노드(ND13)의 전위 레벨은 출력 신호(Out)의 전위 레벨로 출력되고, 제2 출력 노드(ND12)의 전위 레벨은 반전 출력 신호(Outb)의 전위 레벨로 출력된다.The pull-up
풀업부(110')는 PMOS 트랜지스터(P11) 및 PMOS 트랜지스터(P12)를 포함하여 구성될 수 있다. PMOS 트랜지스터(P11)는 내부 전원 전압(Vcc)이 공급되는 노드(ND11)와 제2 출력 노드(ND12) 사이에 연결되며, 제1 출력 노드(ND13)의 전위 레벨에 응답하여 턴온 또는 턴오프되어 제2 출력 노드(ND12)에 내부 전원 전압(Vcc)을 인가한다. PMOS 트랜지스터(P12)는 내부 전원 전압(Vcc)이 공급되는 노드(ND11)와 제1 출력 노드(ND13) 사이에 연결되며, 제2 출력 노드(ND12)의 전위 레벨에 응답하여 턴온 또는 턴오프되어 제1 출력 노드(ND13)에 내부 전원 전압(Vcc)을 인가한다.The pull-up
풀다운부(120')는 입력 신호(In) 및 반전 입력 신호(Inb)에 응답하여 제1 출력 노드(ND13) 또는 제2 출력 노드(ND12)의 전위 레벨을 접지 전압(Vss) 레벨로 디스차지한다.The pull-down unit 120 'discharges the potential level of the first output node ND13 or the second output node ND12 to the ground voltage Vss level in response to the input signal In and the inverted input signal Inb. do.
풀다운부(120')는 NMOS 트랜지스터(N11) 및 NMOS 트랜지스터(N12)를 포함하여 구성될 수 있다. NMOS 트랜지스터(N11)는 제2 출력 노드(ND12)와 접지 전압(Vss)이 공급되는 노드(ND14) 사이에 연결되며, 입력 신호(In)에 응답하여 턴온 또는 턴오프되어 제2 출력 노드(ND12)의 전위 레벨을 접지 전압(Vss) 레벨로 디스차지하거나 제2 출력 노드(ND12)의 전위 레벨을 유지한다. NMOS 트랜지스터(N12)는 제1 출력 노드(ND13)와 접지 전압(Vss)이 공급되는 노드(ND14) 사이에 연결되며, 반전 입력 신호(Inb)에 응답하여 턴온 또는 턴오프되어 제1 출력 노드(ND13)의 전위 레벨을 접지 전압(Vss) 레벨로 디스차지하거나 제1 출력 노드(ND13)의 전위 레벨을 유지한다.The pull-down
풀다운부(120')는 입력 신호(In)을 반전시켜 반전 입력 신호(Inb)를 출력하는 인버터(IV11)를 포함하도록 구성될 수 있다. The pull-down
제1 차지부(130A')는 제2 출력 노드(ND12)에 연결되며, 반전 입력 신호(Inb)에 응답하여 제2 출력 노드(ND12)의 전위 레벨을 상승시킨다.The
제1 차지부(130A')는 PMOS 트랜지스터(P13)를 포함하여 구성될 수 있다. PMOS 트랜지스터(P13)의 드레인은 제2 출력 노드(ND12)와 연결되고, PMOS 트랜지스터(P13)의 소스는 반전 입력 신호(Inb)가 인가되는 노드에 연결되고, PMOS 트랜지스터(P13)의 게이트는 제2 출력 노드(ND12)와 연결된다. 즉, PMOS 트랜지스터(P13)는 제2 출력 노드(ND12)에 다이오드 연결 구조로 연결된다.The
제1 차지부(130A')는 반전 입력 신호(Inb)가 제 로직 레벨(예를 들어 전원 전압 레벨) 레벨일 경우 제2 출력 노드(ND12)의 전위 레벨을 빠르게 상승시킨다.The
제2 차지부(130B')는 제1 출력 노드(ND13)에 연결되며, 입력 신호(In)에 응답하여 제1 출력 노드(ND13)의 전위 레벨을 상승시킨다.The
제2 차지부(130B')는 PMOS 트랜지스터(P14)를 포함하여 구성될 수 있다. PMOS 트랜지스터(P14)의 드레인은 제1 출력 노드(ND13)와 연결되고, PMOS 트랜지스터(P14)의 소스는 입력 신호(In)가 인가되는 노드에 연결되고, PMOS 트랜지스터(P14)의 게이트는 제1 출력 노드(ND13)와 연결된다. 즉, PMOS 트랜지스터(P14)는 제1 출력 노드(ND13)에 다이오드 연결 구조로 연결된다.The
제2 차지부(130B')는 입력 신호(In)가 제1 로직 레벨(외부 전원 전압 레벨) 레벨일 경우 제1 출력 노드(ND13)의 전위 레벨을 빠르게 상승시킨다.The
입력 신호(In)는 도 1에서 설명된 커맨드(CMD), 어드레스(ADD), 및 데이터(DATA)와 같이 메모리 장치(1100) 외부에서 입력되는 신호이며, 출력 신호(Out)는 레벨 쉬프터(100)에서 내부 회로(200)로 출력되는 신호들일 수 있다.The input signal In is a signal input from the outside of the
도 3 및 도 4를 참조하여 본 발명의 다른 실시 예에 따른 레벨 쉬프터(100)의 동작을 설명하면 다음과 같다.The operation of the
입력 신호(In)가 제1 로직 레벨(외부 전원 전압 레벨; Vext)로 인가될 경우, 풀다운부(120')의 NMOS 트랜지스터(N11)는 입력 신호(In)에 응답하여 턴온되어 제2 출력 노드(ND12)는 접지 전압(Vss) 레벨로 디스차지된다.When the input signal In is applied at the first logic level (external power supply voltage level Vext), the NMOS transistor N11 of the pull-down unit 120 'is turned on in response to the input signal In, so that the second output node is turned on. ND12 is discharged to the ground voltage Vss level.
풀업부(110')의 PMOS 트랜지스터(P12)는 접지 전압(Vss) 레벨로 디스차지되는 제2 출력 노드(ND12)의 전위 레벨에 응답하여 턴온된다. 따라서 제1 출력 노드(ND13)는 내부 전원 전압(Vcc)이 인가되고, 제1 출력 노드(ND13)는 내부 전원 전압(Vcc) 레벨을 갖는 출력 신호(Out)를 출력한다.The PMOS transistor P12 of the pull-up
입력 신호(In)가 제1 로직 레벨(Vext)에서 제2 로직 레벨(Vss)로 천이될 경우, 풀다운부(110')의 NMOS 트랜지스터(N11)는 입력 신호(In)에 응답하여 턴오프되고, NMOS 트랜지스터(N12)는 하이 레벨의 반전 입력 신호(Inb)에 응답하여 턴온된다. 따라서, 제1 출력 노드(ND13)는 접지 전압(Vss) 레벨로 디스차지된다. 풀업부(110')의 PMOS 트랜지스터(P11)는 접지 전압(Vss) 레벨로 디스차지되는 제1 출력 노드(ND13)의 전위 레벨에 응답하여 턴온된다. 따라서 제2 출력 노드(ND12)는 내부 전원 전압(Vcc)이 인가되며, 제1 차지부(130A')는 제1 로직 레벨(Vcc)의 입력 신호(Inb)에 응답하여 제2 출력 노드(ND12)를 더욱 빠르게 상승시킨다.When the input signal In transitions from the first logic level Vext to the second logic level Vss, the NMOS transistor N11 of the pull-down unit 110 'is turned off in response to the input signal In. The NMOS transistor N12 is turned on in response to the high level inversion input signal Inb. Therefore, the first output node ND13 is discharged to the ground voltage Vss level. The PMOS transistor P11 of the pull-up
제2 출력 노드(ND12)가 빠르게 상승하게 되면, 풀업부(110')의 PMOS 트랜지스터(P12)는 빠르게 턴오프된다. 이로 인하여 제1 출력 노드(ND13)의 전위 레벨은 빠르게 접지 전압 레벨로 디스차지된다.When the second output node ND12 rises quickly, the PMOS transistor P12 of the pull-up unit 110 'is quickly turned off. As a result, the potential level of the first output node ND13 is quickly discharged to the ground voltage level.
상술한 바와 같이 본원 발명의 실시 예에 따르면, 입력 신호(In)가 제1 로직 레벨(Vext)에서 제2 로직 레벨(Vss)로 천이될 때, 제1 차지부(130A')가 활성화되어 제2 출력 노드(ND12)를 더욱 빠르게 상승시킬 수 있다. 제2 출력 노드(ND12)의 전위 레벨이 빠르게 상승하게 되면, PMOS 트랜지스터(P12)도 빠르게 턴오프되며, 이로 인하여 제1 출력 노드(ND13)의 전위 레벨은 접지 전압(Vss) 레벨로 빠르게 디스차지된다. 이로 인하여 출력 신호(Out) 및 반전 출력 신호(Outb)의 천이 시간(T)은 도 3과 같이 단축될 수 있다. 또한 반전 입력 신호(Inb)가 하이 레벨에서 제2 로직 레벨(Vss)로 천이될 경우, 제2 차지부(130B')가 활성화되어 제1 출력 노드(ND13)를 더욱 빠르게 상승시킬 수 있다.As described above, when the input signal In transitions from the first logic level Vext to the second logic level Vss, the
도 5는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다. 5 is a view for explaining another embodiment of the memory system.
도 5를 참조하면, 메모리 시스템(Memory System; 30000)은 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant) 또는 무선 통신 장치로 구현될 수 있다. 메모리 시스템(30000)은 메모리 장치(1100)와 상기 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함할 수 있다. 메모리 컨트롤러(1200)는 프로세서(Processor; 3100)의 제어에 따라 메모리 장치(1100)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 리드(read) 동작을 제어할 수 있다. Referring to FIG. 5, a
메모리 장치(1100)에 프로그램된 데이터는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.Data programmed in the
무선 송수신기(RADIO TRANSCEIVER; 3300)는 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(1200) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(1200)는 프로세서(3100)에 의하여 처리(process)된 신호를 메모리 장치(1100)에 프로그램할 수 있다. 또한, 무선 송수신기(3300)는 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는 메모리 컨트롤러(1200)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.The
실시 예에 따라, 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(3100)의 일부로서 구현될 수 있고 또한 프로세서(3100)와 별도의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 1에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있으며, 메모리 장치(1100)는 도 1에 도시된 메모리 장치의 예시를 통해 구현될 수 있다.According to an embodiment, the
도 6은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다. 6 is a diagram for describing another embodiment of a memory system.
도 6을 참조하면, 메모리 시스템(Memory System; 40000)은 PC(personal computer), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player),MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.Referring to FIG. 6, a
메모리 시스템(40000)은 메모리 장치(Memory Device; 1100)와 상기 메모리 장치(1100)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(memory Controller; 1200)를 포함할 수 있다. The
프로세서(Processor; 4100)는 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 메모리 장치(1100)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.The
프로세서(4100)는 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(1200)의 동작을 제어할 수 있다. 실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와 별도의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 1에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있으며, 메모리 장치(1100)는 도 1에 도시된 메모리 장치의 예시를 통해 구현될 수 있다.The
도 7은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다. 7 is a diagram for describing another embodiment of the memory system.
도 7을 참조하면, 메모리 시스템(50000)은 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.Referring to FIG. 7, the
메모리 시스템(50000)은 메모리 장치(Memory Device; 1100)와 상기 메모리 장치(1100)의 데이터 처리 동작, 예컨대 프로그램 동작, 소거 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함한다.The
메모리 시스템(50000)의 이미지 센서(Image Sensor; 5200)는 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 메모리 컨트롤러(1200)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 메모리 컨트롤러(1200)를 통하여 메모리 장치(1100)에 저장될 수 있다. 또한, 메모리 장치(1100)에 저장된 데이터는 프로세서(5100) 또는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다. An
실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와 별개의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 1에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있으며, 메모리 장치(1100)는 도 1에 도시된 메모리 장치의 예시를 통해 구현될 수 있다.According to an embodiment, the
도 8은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다. 8 is a diagram for describing another embodiment of a memory system.
도 8을 참조하면, 메모리 시스템(Memory System; 70000)은 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(Memory Device; 1100), 메모리 컨트롤러(Memory Controller; 1200) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다. Referring to FIG. 8, a
메모리 컨트롤러(1200)는 메모리 장치(1100)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다. The
카드 인터페이스(7100)는 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(1200) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라 카드 인터페이스(7100)는 USB(Universal Serial Bus)프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스는 호스트(60000)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다. The
메모리 시스템(70000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(1200)를 통하여 메모리 장치(1100)와 데이터 통신을 수행할 수 있다. 또한 메모리 컨트롤러(1200)는 도 1에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있으며, 메모리 장치(1100)는 도 1에 도시된 메모리 장치의 예시를 통해 구현될 수 있다.When the
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the detailed description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope and spirit of the present invention. Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be defined by the equivalents of the claims of the present invention as well as the following claims.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, although the present invention has been described with reference to the limited embodiments and the drawings, the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and variations from such descriptions. This is possible.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.In the above-described embodiments, all steps may optionally be subject to performance or to be omitted. In addition, in each embodiment, the steps need not necessarily occur in order and may be reversed. On the other hand, the embodiments of the present specification disclosed in the specification and drawings are merely presented specific examples to easily explain the technical contents of the present specification and help the understanding of the present specification, and are not intended to limit the scope of the present specification. That is, it will be apparent to those skilled in the art that other modifications based on the technical spirit of the present disclosure may be implemented.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.On the other hand, the present specification and the drawings have been described with respect to the preferred embodiments of the present invention, although specific terms are used, it is merely used in a general sense to easily explain the technical details of the present invention and help the understanding of the invention, It is not intended to limit the scope of the invention. It will be apparent to those skilled in the art that other modifications based on the technical idea of the present invention can be carried out in addition to the embodiments disclosed herein.
1000: 메모리 시스템
1100: 메모리 장치
1200: 메모리 컨트롤러
100: 레벨 쉬프터
110 : 풀업부
120 : 풀다운부
130A : 제1 디스차지부
130B : 제2 디스차지부
130A' : 제1 차지부
130B' : 제2 차지부
200 : 내부 회로1000: memory system 1100: memory device
1200: memory controller 100: level shifter
110: pull-up part 120: pull-down part
130A:
130A ':
200: internal circuit
Claims (20)
상기 제1 출력단 및 상기 제2 출력단의 전위 레벨에 따라 상기 제1 출력단 또는 상기 제2 출력단에 접지 전압을 인가하기 위한 풀다운부; 및
상기 입력 신호 및 상기 반전 입력 신호에 응답하여 상기 제1 출력단 또는 상기 제2 출력단의 전위 레벨을 디스차지하기 위한 디스차지부를 포함하는 레벨 쉬프터.
A pull-up unit configured to supply an internal power supply voltage to the first output terminal or the second output terminal in response to the input signal and the inverted input signal;
A pull-down unit configured to apply a ground voltage to the first output terminal or the second output terminal according to a potential level of the first output terminal and the second output terminal; And
And a discharge unit for discharging a potential level of the first output terminal or the second output terminal in response to the input signal and the inverted input signal.
상기 풀업부는 상기 입력 신호에 응답하여 상기 제1 출력단에 상기 내부 전원 전압을 공급하기 위한 제1 트랜지스터; 및
상기 반전 입력 신호에 응답하여 상기 제2 출력단에 상기 내부 전원 전압을 공급하기 위한 제2 트랜지스터를 포함하는 레벨 쉬프터.
The method of claim 1,
The pull-up unit may include a first transistor configured to supply the internal power supply voltage to the first output terminal in response to the input signal; And
And a second transistor for supplying the internal power supply voltage to the second output terminal in response to the inverting input signal.
상기 풀다운부는 상기 제1 출력단의 전위 레벨에 응답하여 상기 제2 출력단에 상기 접지 전압을 인가하기 위한 제1 트랜지스터; 및
상기 제2 출력단의 전위 레벨에 응답하여 상기 제1 출력단에 상기 접지 전압을 인가하기 위한 제2 트랜지스터를 포함하는 레벨 쉬프터.
The method of claim 1,
The pull-down unit may include a first transistor configured to apply the ground voltage to the second output terminal in response to a potential level of the first output terminal; And
And a second transistor for applying the ground voltage to the first output terminal in response to a potential level of the second output terminal.
상기 디스차지부는 상기 제1 출력단에 연결되며, 상기 반전 입력 신호가 접지 전압 레벨로 인가될 때 상기 제1 출력단의 전위 레벨을 디스차지하기 위한 제1 디스차지부; 및
상기 제2 출력단에 연결되며, 상기 입력 신호가 상기 접지 전압 레벨로 인가될 때 상기 제2 출력단의 전위 레벨을 디스차지하기 위한 제2 디스차지부를 포함하는 레벨 쉬프터.
The method of claim 1,
The discharge unit is connected to the first output terminal, the discharge unit for discharging the potential level of the first output terminal when the inverted input signal is applied to the ground voltage level; And
And a second discharge unit coupled to the second output terminal for discharging the potential level of the second output terminal when the input signal is applied to the ground voltage level.
상기 제1 디스차지부는 상기 제1 출력단에 다이오드 연결된 제1 트랜지스터를 포함하고,
상기 제2 디스차지부는 상기 제2 출력단에 상기 다이오드 연결된 제2 트랜지스터를 포함하는 레벨 쉬프터.
The method of claim 4, wherein
The first discharge unit includes a first transistor diode-connected to the first output terminal,
And the second discharge unit includes a second transistor connected to the second output terminal.
상기 제1 트랜지스터의 드레인은 상기 제1 출력단과 연결되고, 상기 제1 트랜지스터의 소스는 상기 반전 입력 신호가 인가되는 노드와 연결되고, 상기 제1 트랜지스터의 게이트는 상기 제1 출력단과 연결되는 레벨 쉬프터.
The method of claim 5,
A level shifter having a drain of the first transistor connected to the first output terminal, a source of the first transistor connected to a node to which the inverting input signal is applied, and a gate of the first transistor connected to the first output terminal .
상기 제2 트랜지스터의 드레인은 상기 제2 출력단과 연결되고, 상기 제2 트랜지스터의 소스는 상기 입력 신호가 인가되는 노드와 연결되고, 상기 제2 트랜지스터의 게이트는 상기 제2 출력단과 연결되는 레벨 쉬프터.
The method of claim 5,
And a drain of the second transistor is connected to the second output terminal, a source of the second transistor is connected to a node to which the input signal is applied, and a gate of the second transistor is connected to the second output terminal.
입력 신호 및 반전 입력 신호에 응답하여 상기 제1 출력단 또는 상기 제2 출력단에 접지 전압을 공급하기 위한 풀다운부; 및
상기 입력 신호 및 상기 반전 입력 신호에 응답하여 상기 제1 출력단 또는 상기 제2 출력단의 전위 레벨을 상승시키기 위한 차지부를 포함하는 레벨 쉬프터.
A pull-up unit configured to supply an internal power supply voltage to the first output terminal or the second output terminal according to a potential level of the first output terminal and the second output terminal;
A pull-down unit configured to supply a ground voltage to the first output terminal or the second output terminal in response to an input signal and an inverted input signal; And
And a charge unit for raising a potential level of the first output terminal or the second output terminal in response to the input signal and the inverted input signal.
상기 풀업부는 상기 제2 출력단의 전위 레벨에 응답하여 상기 제1 출력단에 상기 내부 전원 전압을 공급하기 위한 제1 트랜지스터; 및
상기 제1 출력단의 전위 레벨에 응답하여 상기 제2 출력단에 상기 내부 전원 전압을 공급하기 위한 제2 트랜지스터를 포함하는 레벨 쉬프터.
The method of claim 8,
The pull-up unit may include a first transistor configured to supply the internal power supply voltage to the first output terminal in response to a potential level of the second output terminal; And
And a second transistor for supplying the internal power supply voltage to the second output terminal in response to the potential level of the first output terminal.
상기 풀다운부는 상기 입력 신호에 응답하여 상기 제1 출력단에 상기 접지 전압을 인가하기 위한 제1 트랜지스터; 및
상기 반전 입력 신호에 응답하여 상기 제2 출력단에 상기 접지 전압을 인가하기 위한 제2 트랜지스터를 포함하는 레벨 쉬프터.
The method of claim 8,
The pull-down unit may include a first transistor for applying the ground voltage to the first output terminal in response to the input signal; And
And a second transistor configured to apply the ground voltage to the second output terminal in response to the inverted input signal.
상기 차지부는 상기 제1 출력단에 연결되며, 상기 반전 입력 신호가 전원 전압 레벨로 인가될 때 상기 제1 출력단의 전위 레벨을 상승시키기 위한 제1 차지부; 및
상기 제2 출력단에 연결되며, 상기 입력 신호가 상기 전원 전압 레벨로 인가될 때 상기 제2 출력단의 전위 레벨을 상승시키기 위한 제2 차지부를 포함하는 레벨 쉬프터.
The method of claim 8,
The charge unit is connected to the first output terminal and includes a first charge unit for raising a potential level of the first output terminal when the inverting input signal is applied at a power supply voltage level; And
A second charge part connected to the second output terminal and configured to increase a potential level of the second output terminal when the input signal is applied at the power supply voltage level.
상기 제1 차지부는 상기 제1 출력단에 다이오드 연결된 제1 트랜지스터를 포함하고,
상기 제2 차지부는 상기 제2 출력단에 상기 다이오드 연결된 제2 트랜지스터를 포함하는 레벨 쉬프터.
The method of claim 11,
The first charge part includes a first transistor diode-connected to the first output terminal,
And the second charge part comprises a second transistor connected to the diode at the second output terminal.
상기 제1 트랜지스터의 드레인은 상기 제1 출력단과 연결되고, 상기 제1 트랜지스터의 소스는 상기 반전 입력 신호가 인가되는 노드와 연결되고, 상기 제1 트랜지스터의 게이트는 상기 제1 출력단과 연결되는 레벨 쉬프터.
The method of claim 12,
A level shifter having a drain of the first transistor connected to the first output terminal, a source of the first transistor connected to a node to which the inverting input signal is applied, and a gate of the first transistor connected to the first output terminal .
상기 제2 트랜지스터의 드레인은 상기 제2 출력단과 연결되고, 상기 제2 트랜지스터의 소스는 상기 입력 신호가 인가되는 노드와 연결되고, 상기 제2 트랜지스터의 게이트는 상기 제2 출력단과 연결되는 레벨 쉬프터.
The method of claim 12,
And a drain of the second transistor is connected to the second output terminal, a source of the second transistor is connected to a node to which the input signal is applied, and a gate of the second transistor is connected to the second output terminal.
호스트로부터 요청에 따라 상기 메모리 장치를 제어하기 위한 입력 신호를 출력하기 위한 메모리 컨트롤러; 및
상기 입력 신호의 레벨을 변환하여 상기 내부 회로로 출력하는 레벨 쉬프터를 포함하며,
상기 레벨 쉬프터는 상기 입력 신호 및 상기 입력 신호와 반전 관계를 갖는 반전 입력 신호에 응답하여 제1 출력단 또는 제2 출력단에 내부 전원 전압을 공급하기 위한 풀업부;
상기 제1 출력단 및 상기 제2 출력단의 전위 레벨에 따라 상기 제1 출력단 또는 상기 제2 출력단에 접지 전압을 인가하기 위한 풀다운부; 및
상기 입력 신호 및 상기 반전 입력 신호에 응답하여 상기 제1 출력단 또는 상기 제2 출력단의 전위 레벨을 디스차지하기 위한 디스차지부를 포함하는 메모리 시스템.
A memory device including internal circuitry;
A memory controller for outputting an input signal for controlling the memory device in response to a request from a host; And
A level shifter converting the level of the input signal and outputting the level shifter to the internal circuit;
The level shifter may include: a pull-up unit configured to supply an internal power supply voltage to a first output terminal or a second output terminal in response to the input signal and an inverted input signal having an inverse relationship with the input signal;
A pull-down unit configured to apply a ground voltage to the first output terminal or the second output terminal according to a potential level of the first output terminal and the second output terminal; And
And a discharge unit for discharging a potential level of the first output terminal or the second output terminal in response to the input signal and the inverted input signal.
상기 풀업부는 상기 입력 신호에 응답하여 상기 제1 출력단에 상기 내부 전원 전압을 공급하기 위한 제1 트랜지스터; 및
상기 반전 입력 신호에 응답하여 상기 제2 출력단에 상기 내부 전원 전압을 공급하기 위한 제2 트랜지스터를 포함하는 메모리 시스템.
The method of claim 15,
The pull-up unit may include a first transistor configured to supply the internal power supply voltage to the first output terminal in response to the input signal; And
And a second transistor for supplying the internal power supply voltage to the second output terminal in response to the inverting input signal.
상기 풀다운부는 상기 제1 출력단의 전위 레벨에 응답하여 상기 제2 출력단에 상기 접지 전압을 인가하기 위한 제1 트랜지스터; 및
상기 제2 출력단의 전위 레벨에 응답하여 상기 제1 출력단에 상기 접지 전압을 인가하기 위한 제2 트랜지스터를 포함하는 메모리 시스템.
The method of claim 15,
The pull-down unit may include a first transistor configured to apply the ground voltage to the second output terminal in response to a potential level of the first output terminal; And
And a second transistor for applying the ground voltage to the first output terminal in response to a potential level of the second output terminal.
상기 디스차지부는 상기 제1 출력단에 연결되며, 상기 반전 입력 신호가 접지 전압 레벨로 인가될 때 상기 제1 출력단의 전위 레벨을 디스차지하기 위한 제1 디스차지부; 및
상기 제2 출력단에 연결되며, 상기 입력 신호가 상기 접지 전압 레벨로 인가될 때 상기 제2 출력단의 전위 레벨을 디스차지하기 위한 제2 디스차지부를 포함하는 메모리 시스템.
The method of claim 15,
The discharge unit is connected to the first output terminal, the discharge unit for discharging the potential level of the first output terminal when the inverted input signal is applied to the ground voltage level; And
And a second discharge unit coupled to the second output terminal for discharging the potential level of the second output terminal when the input signal is applied to the ground voltage level.
상기 제1 디스차지부는 상기 제1 출력단에 다이오드 연결된 트랜지스터를 포함하는 메모리 시스템.
The method of claim 18,
The first discharge unit includes a transistor diode-connected to the first output terminal.
상기 제2 디스차지부는 상기 제2 출력단에 다이오드 연결된 트랜지스터를 포함하는 메모리 시스템.The method of claim 18,
The second discharge unit includes a transistor diode-connected to the second output terminal.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180048877A KR102465420B1 (en) | 2018-04-27 | 2018-04-27 | Level shifter and memory system including the same |
US16/202,521 US10666232B2 (en) | 2018-04-27 | 2018-11-28 | Level shifter and memory system including the same |
CN201811568865.2A CN110415738B (en) | 2018-04-27 | 2018-12-21 | Level shifter and memory system including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180048877A KR102465420B1 (en) | 2018-04-27 | 2018-04-27 | Level shifter and memory system including the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190124875A true KR20190124875A (en) | 2019-11-06 |
KR102465420B1 KR102465420B1 (en) | 2022-11-11 |
Family
ID=68292985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180048877A KR102465420B1 (en) | 2018-04-27 | 2018-04-27 | Level shifter and memory system including the same |
Country Status (3)
Country | Link |
---|---|
US (1) | US10666232B2 (en) |
KR (1) | KR102465420B1 (en) |
CN (1) | CN110415738B (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102465420B1 (en) * | 2018-04-27 | 2022-11-11 | 에스케이하이닉스 주식회사 | Level shifter and memory system including the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020076903A (en) * | 2001-03-31 | 2002-10-11 | 주식회사 하이닉스반도체 | Level shifter |
US20090189670A1 (en) * | 2008-01-28 | 2009-07-30 | Faraday Technology Corporation | Level shifter with reduced power consumption and low propagation delay |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6437627B1 (en) * | 1995-08-25 | 2002-08-20 | Winbond Electronics Corporation | High voltage level shifter for switching high voltage in non-volatile memory intergrated circuits |
JP3695967B2 (en) * | 1998-11-16 | 2005-09-14 | 株式会社東芝 | Semiconductor integrated circuit device |
US6512407B2 (en) * | 2001-04-05 | 2003-01-28 | Parthus Ireland Limited | Method and apparatus for level shifting approach with symmetrical resulting waveform |
US6812746B2 (en) * | 2002-11-12 | 2004-11-02 | Micron Technology, Inc. | Method and apparatus for amplifying a regulated differential signal to a higher voltage |
US7034572B2 (en) * | 2004-06-14 | 2006-04-25 | Micron Technology, Inc. | Voltage level shifting circuit and method |
KR100774459B1 (en) | 2006-03-10 | 2007-11-08 | 엘지전자 주식회사 | Level shifter |
US7511552B2 (en) * | 2006-06-15 | 2009-03-31 | Texas Instruments Incorporated | Method and apparatus of a level shifter circuit having a structure to reduce fall and rise path delay |
US7609090B2 (en) * | 2006-08-23 | 2009-10-27 | Stmicroelectronics Pvt. Ltd. | High speed level shifter |
US7696805B2 (en) * | 2007-03-31 | 2010-04-13 | Sandisk 3D Llc | Level shifter circuit incorporating transistor snap-back protection |
KR20100000140A (en) * | 2008-06-24 | 2010-01-06 | 삼성전자주식회사 | Level shifting circuit, driving voltage generation circuit and liquid crystal display device |
KR101650812B1 (en) * | 2009-03-03 | 2016-08-24 | 삼성전자주식회사 | Half-Bridge 3-Level Pulse-Width Modulation Amplifier, Audio Apparatus and Driving method of the PWM Amplifier |
JP6030334B2 (en) * | 2011-05-20 | 2016-11-24 | 株式会社半導体エネルギー研究所 | Storage device |
KR20170066698A (en) * | 2012-12-27 | 2017-06-14 | 인텔 코포레이션 | Sram bit-line and write assist apparatus and method for lowering dynamic power and peak current, and a dual input level-shifter |
KR102078291B1 (en) * | 2014-01-20 | 2020-02-19 | 에스케이하이닉스 주식회사 | Level shifter |
KR20150121288A (en) * | 2014-04-17 | 2015-10-29 | 에스케이하이닉스 주식회사 | High-voltage switch circuit and non-volatile memory including the same |
US9559673B2 (en) * | 2015-04-01 | 2017-01-31 | Qualcomm Incorporated | Low-power wide-range level shifter |
KR20170008365A (en) * | 2015-07-13 | 2017-01-24 | 에스케이하이닉스 주식회사 | Voltage level shifter, embedded non-volatile memory and system using the same |
KR20170016543A (en) * | 2015-08-03 | 2017-02-14 | 에스케이하이닉스 주식회사 | Level shifter circuit and parallel to serial converter circuit including the same |
CN105741877B (en) * | 2016-01-25 | 2019-11-08 | 清华大学 | The method of sensing circuit, storage device and operating memory device |
US20180062655A1 (en) * | 2016-08-31 | 2018-03-01 | Qualcomm Incorporated | Level-Shifter with Defined Power-up State and Increased Density |
KR102465420B1 (en) * | 2018-04-27 | 2022-11-11 | 에스케이하이닉스 주식회사 | Level shifter and memory system including the same |
-
2018
- 2018-04-27 KR KR1020180048877A patent/KR102465420B1/en active IP Right Grant
- 2018-11-28 US US16/202,521 patent/US10666232B2/en active Active
- 2018-12-21 CN CN201811568865.2A patent/CN110415738B/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020076903A (en) * | 2001-03-31 | 2002-10-11 | 주식회사 하이닉스반도체 | Level shifter |
US20090189670A1 (en) * | 2008-01-28 | 2009-07-30 | Faraday Technology Corporation | Level shifter with reduced power consumption and low propagation delay |
Also Published As
Publication number | Publication date |
---|---|
US20190334506A1 (en) | 2019-10-31 |
US10666232B2 (en) | 2020-05-26 |
KR102465420B1 (en) | 2022-11-11 |
CN110415738A (en) | 2019-11-05 |
CN110415738B (en) | 2023-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10607667B2 (en) | Data output circuit | |
CN107452414B (en) | Power-on reset circuit and semiconductor memory device including the same | |
CN108109653B (en) | Power-on reset circuit and semiconductor memory device having the same | |
US10599170B2 (en) | Internal voltage generation circuit and memory device including the internal voltage generation circuit | |
KR20150058925A (en) | High voltage switch and nonvolatile memory device comprising the same | |
US20180366458A1 (en) | Semiconductor device and semiconductor system | |
US11133073B2 (en) | Memory device and memory system including the same | |
US9531365B1 (en) | Signal generator adjusting a duty cycle and semiconductor apparatus using the same | |
KR102465420B1 (en) | Level shifter and memory system including the same | |
KR20210139064A (en) | Memory device and operating method of the memory device | |
KR102518873B1 (en) | Data input/output circuit and semiconductor memory device having the same | |
US11575365B2 (en) | Input and output circuits and integrated circuits using the same | |
KR102495364B1 (en) | Buffer circuit and memory device having the same | |
US11435815B2 (en) | Semiconductor devices providing a power-down mode and methods of controlling the power-down mode using the semiconductor devices | |
CN112992199B (en) | Memory device and memory system having input circuit | |
CN110739959B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
US10867640B2 (en) | Data buffer and memory device having the same | |
US10644678B2 (en) | Oscillator and memory system including the same | |
CN110297533B (en) | Semiconductor package and semiconductor system related to performing reset operation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |