KR20190120701A - Processing method of a wafer - Google Patents

Processing method of a wafer Download PDF

Info

Publication number
KR20190120701A
KR20190120701A KR1020190034398A KR20190034398A KR20190120701A KR 20190120701 A KR20190120701 A KR 20190120701A KR 1020190034398 A KR1020190034398 A KR 1020190034398A KR 20190034398 A KR20190034398 A KR 20190034398A KR 20190120701 A KR20190120701 A KR 20190120701A
Authority
KR
South Korea
Prior art keywords
wafer
layer
flash memory
semiconductor substrate
daf
Prior art date
Application number
KR1020190034398A
Other languages
Korean (ko)
Other versions
KR102629098B1 (en
Inventor
데츠카즈 스기야
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20190120701A publication Critical patent/KR20190120701A/en
Application granted granted Critical
Publication of KR102629098B1 publication Critical patent/KR102629098B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Provided is a processing method of a wafer, which is able to properly divide the wafer with a plurality of flash memory chips formed. According to the present invention, the processing method of the wafer at least comprises: a step of forming a cutting groove, which is to cut a line to be divided (14) by a cutting blade (28) and to form a cutting groove (30) on a second memory layer (10); a step of forming a reforming layer, which is to place a focusing point of a laser beam (LB) with a wavelength having a permeability to a semiconductor substrate (4) inside the semiconductor substrate (4) corresponding to the line to be divided (14), to irradiate the laser beam (LB) to the semiconductor substrate (4), and to form the reforming layer (42); a step of dividing, which is to grind a rear surface of the semiconductor substrate (4), to grow a crack (60) from the reforming layer (42), and to divide the wafer (2) into a plurality of individual flash memory chips (12); and a step of dividing a DAF (62), which is to place and form the DAF (62) on the rear surface (2b) of the wafer (2) divided into a plurality of individual flash memory chips (12), to extend a support tape (66), which supports the DAF (62), and to divide the DAF (62) for each of the flash memory chips (12).

Description

웨이퍼의 가공 방법{PROCESSING METHOD OF A WAFER}PROCESSING METHOD OF A WAFER

본 발명은, 반도체 기판의 표면에 금속막과 절연막이 교대로 복수 적층된 제 1 기억층과, 이 제 1 기억층의 상면에 절연층을 결합층으로 하여 금속막과 절연막이 교대로 복수 적층된 제 2 기억층이 연결되어 구성되는 복수의 플래시 메모리 칩이 분할 예정 라인에 의해 구획된 웨이퍼를 개개의 플래시 메모리 칩으로 분할하는 웨이퍼의 가공 방법에 관한 것이다.The present invention provides a first memory layer in which a plurality of metal films and insulating films are alternately stacked on a surface of a semiconductor substrate, and a plurality of metal films and insulating films are alternately stacked using an insulating layer as a bonding layer on an upper surface of the first memory layer. A wafer processing method for dividing a wafer divided by a dividing schedule line into a plurality of flash memory chips, the plurality of flash memory chips having a second memory layer connected thereto.

IC, LSI, 플래시 메모리 등의 디바이스는, 실리콘 등의 반도체 기판의 표면에 적층됨과 함께 분할 예정 라인에 의해 구획되어 웨이퍼의 형태로 생성된다. 그리고 웨이퍼는, 레이저 가공 장치, 다이싱 장치 등의 가공 장치에 의해 개개의 디바이스로 분할되고, 분할된 각 디바이스는 휴대 전화, PC 등의 전기 기기에 이용된다.Devices such as ICs, LSIs, and flash memories are stacked on the surface of a semiconductor substrate such as silicon and partitioned by a division schedule line to be produced in the form of a wafer. The wafer is divided into individual devices by processing devices such as a laser processing device and a dicing device, and each of the divided devices is used for an electric device such as a mobile phone or a PC.

또, 반도체 기판에 대해 투과성을 갖는 파장의 레이저 광선의 집광점을 반도체 기판의 내부에 위치시키고 반도체 기판에 레이저 광선을 조사하여, 분할 예정 라인을 따라 반도체 기판의 내부에 개질층을 형성하고, 그 후, 반도체 기판의 이면을 연삭하여 박화 (薄化) 함과 함께 개질층으로부터 크랙을 성장시켜 웨이퍼를 개개의 디바이스로 분할하는 기술도 제안되어 있다 (예를 들어 특허문헌 1 참조).In addition, a light converging point of a laser beam having a transmission wavelength with respect to the semiconductor substrate is positioned inside the semiconductor substrate, and the laser beam is irradiated onto the semiconductor substrate to form a modified layer inside the semiconductor substrate along the division scheduled line. Subsequently, a technique of grinding and thinning the back surface of the semiconductor substrate, growing cracks from the modified layer, and dividing the wafer into individual devices has also been proposed (see Patent Document 1, for example).

일본 공개특허공보 2014-7330호Japanese Unexamined Patent Publication No. 2014-7330

상기한 기술은, 개개의 디바이스로 분할된 웨이퍼의 이면에 DAF (다이 어태치 필름이라고 칭해지는 접착 시트) 를 배치 형성하여 확장함으로써 디바이스에 대응한 크기로 DAF 를 분할할 수 있는 장점이 있다.The above-described technique has an advantage of dividing the DAF into a size corresponding to the device by arranging and expanding DAF (adhesive sheet called a die attach film) on the back surface of the wafer divided into individual devices.

그러나, 반도체 기판의 표면에 금속막과 절연막이 교대로 복수 적층된 제 1 기억층과, 이 제 1 기억층의 상면에 절연층을 결합층으로 하여 금속막과 절연막이 교대로 복수 적층된 제 2 기억층이 연결되어 구성되는 복수의 플래시 메모리 칩이 분할 예정 라인에 의해 구획된 웨이퍼를 개개의 플래시 메모리 칩으로 분할할 때에 상기한 기술을 사용하면 개질층으로부터 성장하는 크랙이 결합층에서 굴절되어 제 2 기억층에 도달하고, 제 2 기억층을 손상시켜 버려, 웨이퍼를 개개의 플래시 메모리 칩으로 적정하게 분할할 수 없다는 문제가 있다.However, a first storage layer in which a plurality of metal films and insulating films are alternately stacked on the surface of the semiconductor substrate, and a second plurality of metal films and insulating films alternately stacked using an insulating layer as a bonding layer on the upper surface of the first storage layer. When the above-described technique is used to divide the wafer partitioned by the dividing schedule line into individual flash memory chips in which a plurality of flash memory chips constituted by the memory layer are connected, cracks growing from the modified layer are refracted in the bonding layer and the There is a problem that the second memory layer is reached, the second memory layer is damaged, and the wafer cannot be properly divided into individual flash memory chips.

상기 사실을 감안하여 이루어진 본 발명의 과제는, 복수의 플래시 메모리 칩이 형성된 웨이퍼를 적정하게 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention made in view of the foregoing is to provide a wafer processing method capable of appropriately dividing a wafer on which a plurality of flash memory chips are formed.

상기 과제를 해결하기 위해서 본 발명이 제공하는 것은 이하의 웨이퍼의 가공 방법이다. 즉, 반도체 기판의 표면에 금속막과 절연막이 교대로 복수 적층된 제 1 기억층과, 그 제 1 기억층의 상면에 절연층을 결합층으로 하여 금속막과 절연막이 교대로 복수 적층된 제 2 기억층이 연결되어 구성되는 복수의 플래시 메모리 칩이 분할 예정 라인에 의해 구획된 웨이퍼를 개개의 플래시 메모리 칩으로 분할하는 웨이퍼의 가공 방법으로서, 분할 예정 라인을 절삭 블레이드로 절삭하여 그 제 2 기억층에 절삭 홈을 형성하는 절삭 홈 형성 공정과, 반도체 기판에 대해 투과성을 갖는 파장의 레이저 광선의 집광점을 분할 예정 라인에 대응하는 반도체 기판의 내부에 위치시키고 반도체 기판에 레이저 광선을 조사하여 개질층을 형성하는 개질층 형성 공정과, 반도체 기판의 이면을 연삭하여 개질층으로부터 크랙을 성장시켜 웨이퍼를 개개의 플래시 메모리 칩으로 분할하는 분할 공정과, 개개의 플래시 메모리 칩으로 분할된 웨이퍼의 이면에 DAF 를 배치 형성하여 DAF 를 지지하는 지지 테이프를 확장하여 DAF 를 플래시 메모리 칩마다 분할하는 DAF 분할 공정으로 적어도 구성되는 웨이퍼의 가공 방법이다.MEANS TO SOLVE THE PROBLEM In order to solve the said subject, this invention provides the following wafer processing methods. That is, a first storage layer in which a plurality of metal films and insulating films are alternately stacked on the surface of the semiconductor substrate, and a second in which a plurality of metal films and insulating films are alternately stacked using an insulating layer as a bonding layer on the upper surface of the first storage layer. A wafer processing method in which a plurality of flash memory chips configured by connecting a storage layer are divided into individual flash memory chips by dividing the wafer divided by the dividing scheduled line, wherein the dividing scheduled line is cut by a cutting blade and the second memory layer A cutting groove forming step of forming a cutting groove in the groove, and a condensing point of a laser beam having a wavelength permeable to the semiconductor substrate, positioned inside the semiconductor substrate corresponding to the division scheduled line, and irradiating the laser beam to the semiconductor substrate to modify the layer A modified layer forming step of forming a wafer, and grinding the back surface of the semiconductor substrate to grow cracks from the modified layer so that the wafer And a DAF dividing step of dividing the DAF into flash chips by dividing the DAF into flash chips by extending the supporting tape supporting the DAF by arranging the DAF on the back surface of the wafer divided into individual flash memory chips. Wafer processing method.

그 절삭 홈 형성 공정에 있어서, 절삭 홈은 그 결합층에 도달하는 것이 바람직하다.In the cutting groove forming step, the cutting groove preferably reaches the bonding layer.

본 발명이 제공하는 웨이퍼의 가공 방법은, 분할 예정 라인을 절삭 블레이드로 절삭하여 제 2 기억층에 절삭 홈을 형성하는 절삭 홈 형성 공정과, 반도체 기판에 대해 투과성을 갖는 파장의 레이저 광선의 집광점을 분할 예정 라인에 대응하는 반도체 기판의 내부에 위치시키고 반도체 기판에 레이저 광선을 조사하여 개질층을 형성하는 개질층 형성 공정과, 반도체 기판의 이면을 연삭하여 개질층으로부터 크랙을 성장시켜 웨이퍼를 개개의 플래시 메모리 칩으로 분할하는 분할 공정과, 개개의 플래시 메모리 칩으로 분할된 웨이퍼의 이면에 DAF 를 배치 형성하여 DAF 를 지지하는 지지 테이프를 확장하여 DAF 를 플래시 메모리 칩마다 분할하는 DAF 분할 공정으로 적어도 구성되어 있으므로, 개질층으로부터 성장하는 크랙이 굴절되지 않고 절삭 홈으로 유도되어, 웨이퍼를 개개의 플래시 메모리 칩으로 적정하게 분할할 수 있다.A wafer processing method provided by the present invention includes a cutting groove forming step of cutting a division scheduled line with a cutting blade to form a cutting groove in a second storage layer, and a light collecting point of a laser beam having a wavelength that is transparent to a semiconductor substrate. Is formed inside the semiconductor substrate corresponding to the dividing line, and a modified layer forming step of forming a modified layer by irradiating a laser beam to the semiconductor substrate; and growing a crack from the modified layer by grinding the back surface of the semiconductor substrate to separate the wafers. A dividing step of dividing the DAF into flash memory chips, and a dipping step of dividing the DAF for each flash memory chip by extending the supporting tape supporting the DAF by arranging the DAF on the back surface of the wafer divided into the individual flash memory chips. As a result, the cracks growing from the modified layer are guided to the cutting groove without refraction. Thus, the wafer can be appropriately divided into individual flash memory chips.

도 1(a) 는, 다이싱 장치의 척 테이블에 웨이퍼가 재치 (載置) 되는 상태를 나타내는 사시도, 도 1(b) 는, 웨이퍼의 단면도.
도 2 는, 절삭 홈 형성 공정이 실시되고 있는 상태를 나타내는 사시도.
도 3 은, 절삭 홈이 형성된 웨이퍼의 단면도.
도 4 는, 웨이퍼의 표면에 보호 테이프가 배치 형성되고, 레이저 가공 장치의 척 테이블에 웨이퍼가 재치되는 상태를 나타내는 사시도.
도 5 는, 개질층 형성 공정이 실시되고 있는 상태를 나타내는 사시도.
도 6 은, 절삭 홈 및 개질층이 형성된 웨이퍼의 단면도.
도 7 은, 분할 공정이 실시되고 있는 상태를 나타내는 사시도.
도 8(a) 는, 개개의 플래시 메모리 칩으로 분할된 웨이퍼의 사시도, 도 8(b) 는, 개개의 플래시 메모리 칩으로 분할된 웨이퍼의 단면도.
도 9 는, 개개의 플래시 메모리 칩으로 분할된 웨이퍼의 이면에 DAF 가 배치 형성되는 상태를 나타내는 사시도.
도 10 은, 개개의 플래시 메모리 칩으로 분할된 웨이퍼의 표면으로부터 보호 테이프가 제거된 상태를 나타내는 사시도.
도 11 은, 플래시 메모리 칩마다 DAF 가 분할되어 있는 상태를 나타내는 사시도.1: (a) is a perspective view which shows the state in which a wafer is mounted to the chuck table of a dicing apparatus, and FIG. 1 (b) is sectional drawing of a wafer.
2 is a perspective view showing a state in which a cutting groove forming step is being performed.
3 is a cross-sectional view of a wafer in which cutting grooves are formed.
4 is a perspective view illustrating a state in which a protective tape is disposed on a surface of a wafer and the wafer is placed on a chuck table of a laser processing apparatus.
5 is a perspective view showing a state in which a modified layer forming step is being performed.
6 is a cross-sectional view of a wafer on which a cutting groove and a modified layer are formed.
7 is a perspective view showing a state in which a dividing step is being performed.
Fig. 8A is a perspective view of a wafer divided into individual flash memory chips, and Fig. 8B is a cross-sectional view of the wafer divided into individual flash memory chips.
Fig. 9 is a perspective view showing a state in which DAFs are arranged on the back surface of a wafer divided into individual flash memory chips.
Fig. 10 is a perspective view showing a state where a protective tape is removed from a surface of a wafer divided into individual flash memory chips.
Fig. 11 is a perspective view showing a state in which DAFs are divided for each flash memory chip.

이하, 본 발명에 관련된 웨이퍼의 가공 방법의 실시형태에 대해 도면을 참조하면서 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment of the wafer processing method which concerns on this invention is described, referring drawings.

도 1 에는, 본 발명에 관련된 웨이퍼의 가공 방법에 의해 가공될 수 있는 웨이퍼 (2) 가 나타내어져 있다. 원반상의 웨이퍼 (2) 는, 반도체 기판 (4) 의 표면에 금속막과 절연막이 교대로 복수 적층된 제 1 기억층 (6) 과, 제 1 기억층 (6) 의 상면에 절연층을 결합층 (8) 으로 하여 금속막과 절연막이 교대로 복수 적층된 제 2 기억층 (10) 이 연결되어 구성되는 복수의 플래시 메모리 칩 (12) 을 갖고 있다. 이들 복수의 플래시 메모리 칩 (12) 은, 격자상의 분할 예정 라인 (14) 에 의해 구획되어 있다.1 shows a wafer 2 that can be processed by the wafer processing method of the present invention. The disk-shaped wafer 2 is a bonding layer comprising an insulating layer on an upper surface of the first storage layer 6 and a first memory layer 6 in which a plurality of metal films and insulating films are alternately stacked on the surface of the semiconductor substrate 4. (8) A plurality of flash memory chips 12 constituted by connecting a second memory layer 10 in which a plurality of metal films and insulating films are alternately stacked are connected. These plurality of flash memory chips 12 are partitioned off by the grid-shaped division scheduled line 14.

웨이퍼 (2) 의 반도체 기판 (4) 으로는, 예를 들어, 두께 400 ㎛ 정도의 실리콘 기판을 사용할 수 있다. 제 1 기억층 (6) 및 제 2 기억층 (10) 으로는, 금속막과 절연막이 교대로 합계 48 층 적층된 두께 10 ㎛ 정도의 것이나, 혹은 금속막과 절연막이 교대로 합계 32 층 적층된 두께 8 ㎛ 정도의 것이면 된다. 또, 결합층 (8) 으로는, 두께 1 ㎛ 정도의 질화막이나 SiO2 막 등을 사용할 수 있다.As the semiconductor substrate 4 of the wafer 2, for example, a silicon substrate having a thickness of about 400 μm can be used. The first memory layer 6 and the second memory layer 10 each have a thickness of about 10 μm in which a total of 48 layers of metal films and insulating films are alternately stacked, or a total of 32 layers of metal films and insulating films are alternately stacked. What is necessary is just about 8 micrometers in thickness. As the bonding layer 8, a nitride film or a SiO 2 film having a thickness of about 1 μm can be used.

도시한 실시형태에서는, 먼저, 분할 예정 라인 (14) 을 절삭 블레이드로 절삭하여 제 2 기억층 (10) 에 절삭 홈을 형성하는 절삭 홈 형성 공정을 실시한다. 절삭 홈 형성 공정은, 예를 들어 도 1 및 도 2 에 일부를 나타내는 다이싱 장치 (16) 를 사용하여 실시할 수 있다. 다이싱 장치 (16) 는, 웨이퍼 (2) 를 흡인 유지하는 척 테이블 (18) 과, 척 테이블 (18) 에 흡인 유지된 웨이퍼 (2) 를 절삭하는 절삭 수단 (20) (도 2 참조) 을 구비한다.In the illustrated embodiment, first, a cutting groove forming step of cutting the division scheduled line 14 with a cutting blade to form a cutting groove in the second storage layer 10 is performed. A cutting groove formation process can be performed using the dicing apparatus 16 which shows a part in FIG. 1 and FIG. 2, for example. The dicing apparatus 16 uses the chuck table 18 which sucks and holds the wafer 2, and the cutting means 20 (refer FIG. 2) which cuts the wafer 2 sucked and held by the chuck table 18. As shown in FIG. Equipped.

도 1 에 나타내는 바와 같이, 척 테이블 (18) 의 상단 부분에는, 흡인 수단 (도시하고 있지 않음) 에 접속된 다공질의 원형의 흡착 척 (22) 이 배치되고, 척 테이블 (18) 에 있어서는, 흡인 수단으로 흡착 척 (22) 의 상면에 흡인력을 생성하여, 상면에 놓여진 웨이퍼 (2) 를 흡인 유지하도록 되어 있다. 또, 척 테이블 (18) 은 상하 방향으로 연장되는 축선을 중심으로 하여 척 테이블용 모터 (도시하고 있지 않음) 에 의해 회전되고, 또한 도 1 에 화살표 X 로 나타내는 X 축 방향으로 X 축 이송 수단 (도시하고 있지 않음) 에 의해 진퇴된다.As shown in FIG. 1, the porous circular suction chuck 22 connected to the suction means (not shown) is disposed at the upper end portion of the chuck table 18, and in the chuck table 18, suction is performed. A suction force is generated on the upper surface of the suction chuck 22 by means, so as to suck and hold the wafer 2 placed on the upper surface. In addition, the chuck table 18 is rotated by a chuck table motor (not shown) around an axis extending in the vertical direction, and the X axis conveying means (in the X axis direction indicated by an arrow X in FIG. 1). Not shown).

도 2 에 나타내는 바와 같이, 절삭 수단 (20) 은, X 축 방향으로 직교하는 Y 축 방향 (도 2 에 화살표 Y 로 나타내는 방향) 으로 연장되는 스핀들 하우징 (24) 과, Y 축 방향을 축심으로 하여 자유롭게 회전할 수 있도록 스핀들 하우징 (24) 에 지지된 스핀들 (26) 과, 스핀들 (26) 을 회전시키는 스핀들용 모터 (도시하고 있지 않음) 와, 스핀들 (26) 의 선단에 장착된 환상의 절삭 블레이드 (28) 를 포함한다. 스핀들 하우징 (24) 은, Y 축 방향으로 Y 축 이송 수단 (도시하고 있지 않음) 에 의해 진퇴되고, 상하 방향으로 승강 수단 (도시하고 있지 않음) 에 의해 승강되도록 되어 있다. 또한, X 축 방향 및 Y 축 방향이 규정하는 평면은 실질상 수평이다.As shown in FIG. 2, the cutting means 20 has the spindle housing 24 extended in the Y-axis direction orthogonal to the X-axis direction (direction shown by the arrow Y in FIG. 2), and Y-axis direction as the axial center. A spindle 26 supported by the spindle housing 24 so as to be able to rotate freely, a motor for a spindle (not shown) for rotating the spindle 26, and an annular cutting blade mounted at the tip of the spindle 26; And (28). The spindle housing 24 is moved forward and backward in the Y axis direction by a Y axis feed means (not shown), and is lifted by a lifting means (not shown) in the vertical direction. In addition, the plane defined by the X-axis direction and the Y-axis direction is substantially horizontal.

도 1(a) 에 나타내는 바와 같이, 절삭 홈 형성 공정에서는, 먼저, 웨이퍼 (2) 의 표면 (2a) 을 위를 향하게 하여, 척 테이블 (18) 의 상면에서 웨이퍼 (2) 를 흡인 유지한다. 이어서, 다이싱 장치 (16) 의 촬상 수단 (도시하고 있지 않음) 으로 상방으로부터 웨이퍼 (2) 를 촬상하고, 촬상 수단으로 촬상한 웨이퍼 (2) 의 화상에 기초하여, 분할 예정 라인 (14) 을 X 축 방향으로 정합시킴과 함께, X 축 방향으로 정합시킨 분할 예정 라인 (14) 의 상방에 절삭 블레이드 (28) 를 위치시킨다. 이어서, 도 2 에 화살표 A 로 나타내는 방향으로 절삭 블레이드 (28) 를 회전시킨다. 이어서, 스핀들 하우징 (24) 을 하강시켜, X 축 방향으로 정합시킨 분할 예정 라인 (14) 에 절삭 블레이드 (28) 의 날끝을 절입시킴과 함께, 절삭 수단 (20) 에 대해 척 테이블 (18) 을 상대적으로 소정의 이송 속도로 X 축 방향으로 가공 이송함으로써, 분할 예정 라인 (14) 을 따라 제 2 기억층 (10) 에 절삭 홈 (30) 을 형성하는 절삭 가공을 실시한다. 이 절삭 홈 (30) 의 폭은, 예를 들어 20 ㎛ 정도이다. 또, 절삭 홈 (30) 의 깊이는, 적어도 제 2 기억층 (10) 의 두께와 동일한 깊이 (예를 들어 8 ㎛ 정도나 10 ㎛ 정도) 로 하고, 바람직하게는 결합층 (8) 에 도달하는 깊이 (예를 들어 9 ㎛ 정도나 11 ㎛ 정도) 로 한다. 혹은 도 3 에 나타내는 바와 같이, 절삭 홈 (30) 은 결합층 (8) 을 넘어서 제 1 기억층 (6) 에까지 도달하고 있어도 된다.As shown to Fig.1 (a), in the cutting groove formation process, the surface 2a of the wafer 2 is faced up first, and the wafer 2 is suction-held on the upper surface of the chuck table 18. As shown to FIG. Subsequently, the wafer 2 is picked up by the imaging means (not shown) of the dicing apparatus 16, and the division scheduled line 14 is formed based on the image of the wafer 2 picked up by the imaging means. While matching in the X-axis direction, the cutting blade 28 is positioned above the division scheduled line 14 matched in the X-axis direction. Next, the cutting blade 28 is rotated in the direction shown by the arrow A in FIG. Subsequently, the spindle housing 24 is lowered, the cutting edge of the cutting blade 28 is cut into the division scheduled line 14 matched in the X-axis direction, and the chuck table 18 is mounted with respect to the cutting means 20. By processing and conveying in the X-axis direction at a relatively predetermined feed rate, cutting is performed to form the cutting groove 30 in the second storage layer 10 along the division scheduled line 14. The width | variety of this cutting groove 30 is about 20 micrometers, for example. In addition, the depth of the cutting groove 30 is at least as deep as the thickness of the second storage layer 10 (for example, about 8 μm or about 10 μm), and preferably reaches the bonding layer 8. Let it be depth (for example, about 9 micrometers or about 11 micrometers). Alternatively, as shown in FIG. 3, the cutting groove 30 may reach the first storage layer 6 beyond the bonding layer 8.

이어서, 분할 예정 라인 (14) 의 Y 축 방향의 간격의 분만큼, 척 테이블 (18) 에 대해 스핀들 하우징 (24) 을 상대적으로 Y 축 방향으로 산출 이송한다. 그리고, 절삭 가공과 산출 이송을 교대로 반복함으로써, X 축 방향으로 정합시킨 분할 예정 라인 (14) 전부를 따라 절삭 홈 (30) 을 형성한다. 또, 척 테이블 (18) 을 90 도 회전시킨 후에, 절삭 가공과 산출 이송을 교대로 반복함으로써, 앞서 절삭 홈 (30) 을 형성한 분할 예정 라인 (14) 과 직교하는 분할 예정 라인 (14) 전부를 따라 절삭 홈 (30) 을 형성한다. 이와 같이 하여 절삭 홈 형성 공정을 실시하여, 격자상의 분할 예정 라인 (14) 을 따라 격자상으로 절삭 홈 (30) 을 형성한다.Subsequently, the spindle housing 24 is calculated and conveyed relative to the chuck table 18 in the Y axis direction relative to the interval in the Y axis direction of the division scheduled line 14. And the cutting groove 30 is formed along all the division plan lines 14 matched in the X-axis direction by alternately repeating cutting and calculation feed. In addition, after the chuck table 18 is rotated 90 degrees, by cutting the cutting process and the calculation transfer alternately, all of the division scheduled line 14 orthogonal to the division scheduled line 14 that previously formed the cutting groove 30. The cutting groove 30 is formed along the same. In this way, the cutting groove forming step is performed to form the cutting grooves 30 in the lattice form along the lattice-shaped dividing line 14.

절삭 홈 형성 공정을 실시한 후, 반도체 기판 (4) 에 대해 투과성을 갖는 파장의 레이저 광선의 집광점을 분할 예정 라인 (14) 에 대응하는 반도체 기판 (4) 의 내부에 위치시키고 반도체 기판 (4) 에 레이저 광선을 조사하여 개질층을 형성하는 개질층 형성 공정을 실시한다. 개질층 형성 공정은, 예를 들어 도 4 및 도 5 에 일부를 나타내는 레이저 가공 장치 (32) 를 사용하여 실시할 수 있다. 레이저 가공 장치 (32) 는, 웨이퍼 (2) 를 흡인 유지하는 척 테이블 (34) 과, 척 테이블 (34) 에 흡인 유지된 웨이퍼 (2) 에 펄스 레이저 광선 LB 를 조사하는 집광기 (36) (도 5 참조) 를 구비한다. 도 4 에 나타내는 바와 같이, 척 테이블 (34) 의 상단 부분에는, 흡인 수단 (도시하고 있지 않음) 에 접속된 다공질의 원형의 흡착 척 (38) 이 배치되어 있다. 또, 척 테이블 (34) 은, 자유롭게 회전할 수 있도록 구성되어 있음과 함께, X 축 방향 및 Y 축 방향으로 자유롭게 진퇴할 수 있도록 구성되어 있다.After performing the cutting groove forming step, the light-collecting point of the laser beam having a transmittance with respect to the semiconductor substrate 4 is positioned inside the semiconductor substrate 4 corresponding to the division scheduled line 14 and the semiconductor substrate 4 The modified layer forming process of irradiating a laser beam to form a modified layer is performed. The modified layer forming step can be performed using, for example, a laser processing apparatus 32 shown in part in FIGS. 4 and 5. The laser processing apparatus 32 includes the chuck table 34 for sucking and holding the wafer 2, and the condenser 36 for irradiating the pulsed laser beam LB onto the wafer 2 sucked and held by the chuck table 34 (FIG. 5). As shown in FIG. 4, the porous circular suction chuck 38 connected to the suction means (not shown) is arrange | positioned at the upper end part of the chuck table 34. As shown in FIG. Moreover, the chuck table 34 is comprised so that it may rotate freely, and is comprised so that it can freely advance and retreat in the X-axis direction and the Y-axis direction.

도 4 를 참조하여 설명을 계속하면, 개질층 형성 공정에서는, 먼저, 격자상으로 절삭 홈 (30) 을 형성한 웨이퍼 (2) 의 표면 (2a) 에, 플래시 메모리 칩 (12) 을 보호하는 원형의 보호 테이프 (40) 를 첩착 (貼着) 하여 배치 형성한다. 이어서, 웨이퍼 (2) 의 이면 (2b) 을 위를 향하게 하여, 척 테이블 (34) 의 상면에서 웨이퍼 (2) 를 흡인 유지한다. 이어서, 레이저 가공 장치 (32) 의 촬상 수단 (도시하고 있지 않음) 으로 상방으로부터 웨이퍼 (2) 를 촬상하고, 촬상 수단으로 촬상한 웨이퍼 (2) 의 화상에 기초하여, 분할 예정 라인 (14) 을 X 축 방향으로 정합시킴과 함께, X 축 방향으로 정합시킨 분할 예정 라인 (14) 의 상방에 집광기 (36) 를 위치시킨다. 이 때, 웨이퍼 (2) 의 이면 (2b) 이 위를 향하고, 분할 예정 라인 (14) 이 형성되어 있는 표면 (2a) 은 아래를 향하고 있는데, 레이저 가공 장치 (32) 의 촬상 수단이, 웨이퍼 (2) 에 적외선을 조사하는 적외선 조사 수단과, 적외선 조사 수단에 의해 조사된 적외선을 포착하는 광학계와, 광학계가 포착한 적외선에 대응하는 전기 신호를 출력하는 촬상 소자 (적외선 CCD) 를 포함함으로써, 웨이퍼 (2) 의 이면 (2b) 으로부터 비쳐 보아 표면 (2a) 의 분할 예정 라인 (14) 을 촬상할 수 있다.Continuing with reference to FIG. 4, in the modified layer forming step, first, a circular shape for protecting the flash memory chip 12 on the surface 2a of the wafer 2 on which the cutting grooves 30 are formed in a lattice shape is formed. Protective tape 40 is affixed and arrange | positioned. Next, the back surface 2b of the wafer 2 is faced upward, and the wafer 2 is sucked and held on the upper surface of the chuck table 34. Subsequently, the wafer 2 is picked up by the imaging means (not shown) of the laser processing apparatus 32, and the division scheduled line 14 is formed based on the image of the wafer 2 picked up by the imaging means. While matching in the X-axis direction, the condenser 36 is positioned above the division scheduled line 14 matched in the X-axis direction. At this time, the back surface 2b of the wafer 2 faces upward, and the surface 2a on which the division scheduled line 14 is formed faces downward, and the imaging means of the laser processing apparatus 32 is a wafer ( 2) an infrared irradiation means for irradiating infrared rays, an optical system for capturing infrared rays irradiated by the infrared irradiation means, and an imaging element (infrared CCD) for outputting an electrical signal corresponding to the infrared rays captured by the optical system, thereby providing a wafer. From the back surface 2b of (2), the division scheduled line 14 of the surface 2a can be imaged.

이어서, 레이저 가공 장치 (32) 의 집광점 위치 조정 수단 (도시하고 있지 않음) 으로 집광기 (36) 를 승강시켜, 분할 예정 라인 (14) 에 대응하는 반도체 기판 (4) 의 내부에 펄스 레이저 광선 LB 의 집광점을 위치시킨다. 이어서 도 5 에 나타내는 바와 같이, 집광기 (36) 에 대해 척 테이블 (34) 을 상대적으로 소정의 이송 속도로 X 축 방향으로 가공 이송하면서, 반도체 기판 (4) 에 대해 투과성을 갖는 파장의 펄스 레이저 광선 LB 를 집광기 (36) 로부터 조사함으로써, 분할 예정 라인 (14) 을 따라 반도체 기판 (4) 의 내부에 개질층 (42) 을 형성하는 개질층 형성 가공을 실시한다. 또한, 개질층 (42) 은 반도체 기판 (4) 의 내부에 형성되어 실질적으로 이면에 나타나지 않지만 이미지를 쇄선으로 표현하였다. 개질층 (42) 은, 주위보다 강도가 작고, 또 도 6 에 나타내는 바와 같이, 반도체 기판 (4) 의 두께 방향으로 연장되어 있다. 이어서, 분할 예정 라인 (14) 의 Y 축 방향의 간격의 분만큼, 집광기 (36) 에 대해 척 테이블 (34) 을 상대적으로 Y 축 방향으로 산출 이송한다. 그리고, 개질층 형성 가공과 산출 이송을 교대로 반복함으로써, X 축 방향으로 정합시킨 분할 예정 라인 (14) 전부를 따라 반도체 기판 (4) 의 내부에 개질층 (42) 을 형성한다. 또, 척 테이블 (34) 을 90 도 회전시킨 후에, 개질층 형성 가공과 산출 이송을 교대로 반복함으로써, 앞서 개질층 (42) 을 형성한 분할 예정 라인 (14) 과 직교하는 분할 예정 라인 (14) 전부를 따라 반도체 기판 (4) 의 내부에 개질층 (42) 을 형성한다. 이와 같이 하여 개질층 형성 공정을 실시하여, 격자상의 분할 예정 라인 (14) 을 따라 반도체 기판 (4) 의 내부에 격자상으로 개질층 (42) 을 형성한다. 이와 같은 개질층 형성 공정은, 예를 들어 이하의 가공 조건에서 실시할 수 있다.Next, the light concentrator 36 is lifted and lowered by the light collecting point position adjusting means (not shown) of the laser processing apparatus 32, and the pulsed laser beam LB is provided inside the semiconductor substrate 4 corresponding to the division scheduled line 14. Locate the light spot. Subsequently, as shown in FIG. 5, the pulsed laser beam of the wavelength which has transparency to the semiconductor substrate 4, while processing and conveying the chuck table 34 with respect to the condenser 36 at a predetermined | prescribed conveyance speed in the X-axis direction. By irradiating LB from the light collector 36, the modified layer formation process which forms the modified layer 42 in the inside of the semiconductor substrate 4 along the dividing scheduled line 14 is performed. In addition, the modifying layer 42 is formed inside the semiconductor substrate 4 and does not appear substantially on the back side, but the image is represented by a dashed line. The modified layer 42 has a smaller strength than the surroundings, and as shown in FIG. 6, extends in the thickness direction of the semiconductor substrate 4. Subsequently, the chuck table 34 is calculated and transferred relative to the light collector 36 in the Y axis direction relative to the condenser 36 by one minute of the interval in the Y axis direction of the division scheduled line 14. And the modified layer formation process and calculation transfer are repeated alternately, and the modified layer 42 is formed in the inside of the semiconductor substrate 4 along all the division planned lines 14 matched in the X-axis direction. In addition, after the chuck table 34 is rotated 90 degrees, the dividing scheduled line 14 orthogonal to the dividing scheduled line 14 on which the modified layer 42 is formed is formed by alternately repeating the modified layer forming processing and the calculation transfer. A reformed layer 42 is formed inside the semiconductor substrate 4 along the entirety. In this manner, the modified layer forming step is performed to form the modified layer 42 in a lattice form inside the semiconductor substrate 4 along the lattice-shaped dividing line 14. Such a modified layer formation process can be performed, for example on the following processing conditions.

펄스 레이저 광선의 파장 : 1064 ㎚Wavelength of Pulsed Laser Beam: 1064 nm

반복 주파수 : 80 ㎑Repetition frequency: 80 ㎑

평균 출력 : 1.0 WAverage power: 1.0 W

이송 속도 : 400 ㎜/sFeed speed: 400 mm / s

개질층 형성 공정을 실시한 후, 반도체 기판 (4) 의 이면 (웨이퍼 (2) 의 이면 (2b)) 을 연삭하여 개질층 (42) 으로부터 크랙을 성장시켜 웨이퍼 (2) 를 개개의 플래시 메모리 칩 (12) 으로 분할하는 분할 공정을 실시한다. 분할 공정은, 예를 들어, 도 7 에 일부를 나타내는 연삭 장치 (44) 를 사용하여 실시할 수 있다. 연삭 장치 (44) 는, 웨이퍼 (2) 를 흡인 유지하는 척 테이블 (46) 과, 척 테이블 (46) 에 흡인 유지된 웨이퍼 (2) 를 연삭하는 연삭 수단 (48) 을 구비한다.After performing the modified layer forming step, the back surface (the back surface 2b of the wafer 2) of the semiconductor substrate 4 is ground and cracks are grown from the modified layer 42 so that the wafers 2 are individually flash memory chips ( 12) A dividing step is performed. The division process can be performed using the grinding device 44 which shows a part in FIG. 7, for example. The grinding apparatus 44 is equipped with the chuck table 46 which suction-holds the wafer 2, and the grinding means 48 which grinds the wafer 2 suction-held by the chuck table 46. As shown in FIG.

척 테이블 (46) 은, 상면에서 웨이퍼 (2) 를 흡인 유지하도록 구성되어 있음과 함께 자유롭게 회전할 수 있도록 구성되어 있다. 연삭 수단 (48) 은, 스핀들용 모터 (도시하고 있지 않음) 에 연결되고, 또한 상하 방향으로 연장되는 스핀들 (50) 과, 스핀들 (50) 의 하단에 고정된 원판상의 휠 마운트 (52) 를 포함한다. 휠 마운트 (52) 의 하면에는 볼트 (54) 에 의해 환상의 연삭 휠 (56) 이 고정되어 있다. 연삭 휠 (56) 의 하면의 외주 가장자리부에는, 둘레 방향으로 간격을 두고 환상으로 배치된 복수의 연삭 지석 (58) 이 고정되어 있다.The chuck table 46 is configured to suck and hold the wafer 2 on its upper surface, and is configured to be able to rotate freely. The grinding means 48 comprises a spindle 50 connected to a spindle motor (not shown) and extending in the up and down direction, and a disc-shaped wheel mount 52 fixed to the lower end of the spindle 50. do. The annular grinding wheel 56 is fixed to the lower surface of the wheel mount 52 by the bolt 54. A plurality of grinding grindstones 58 arranged in an annular shape at intervals in the circumferential direction are fixed to the outer peripheral edge portion of the lower surface of the grinding wheel 56.

도 7 을 참조하여 설명을 계속하면, 분할 공정에서는, 먼저, 웨이퍼 (2) 의 이면 (2b) 을 위를 향하게 하여, 척 테이블 (46) 의 상면에서 웨이퍼 (2) 를 흡인 유지한다. 이어서, 상방에서 보아 반시계 방향으로 소정의 회전 속도 (예를 들어 300 rpm) 로 척 테이블 (46) 을 회전시킨다. 또, 상방에서 보아 반시계 방향으로 소정의 회전 속도 (예를 들어 6000 rpm) 로 스핀들 (50) 을 회전시킨다. 이어서, 연삭 장치 (44) 의 승강 수단 (도시하고 있지 않음) 으로 스핀들 (50) 을 하강시켜, 웨이퍼 (2) 의 이면 (2b) 에 연삭 지석 (58) 을 접촉시킨다. 그 후, 소정의 연삭 이송 속도 (예를 들어 1.0 ㎛/s) 로 스핀들 (50) 을 하강시킨다. 이로써, 웨이퍼 (2) 의 이면 (2b) 을 연삭하여 웨이퍼 (2) 를 소정의 두께 (예를 들어 100 ㎛ 정도) 로 마무리할 수 있다.With continued description with reference to FIG. 7, in the division step, first, the back surface 2b of the wafer 2 is faced upward, and the wafer 2 is sucked and held on the top surface of the chuck table 46. Subsequently, the chuck table 46 is rotated at a predetermined rotational speed (for example, 300 rpm) in the counterclockwise direction as viewed from above. In addition, the spindle 50 is rotated at a predetermined rotational speed (for example, 6000 rpm) in the counterclockwise direction as viewed from above. Next, the spindle 50 is lowered by the lifting means (not shown) of the grinding device 44 to bring the grinding grindstone 58 into contact with the back surface 2b of the wafer 2. Thereafter, the spindle 50 is lowered at a predetermined grinding feed rate (for example, 1.0 µm / s). Thereby, the back surface 2b of the wafer 2 can be ground and the wafer 2 can be finished to predetermined thickness (for example, about 100 micrometers).

또, 웨이퍼 (2) 의 연삭시에는, 연삭 이송에 의한 소정의 가압력이 웨이퍼 (2) 에 작용하기 때문에, 반도체 기판 (4) 의 내부에 형성된 개질층 (42) 으로부터 크랙 (60) 이 웨이퍼 (2) 의 두께 방향으로 성장한다. 도시한 실시형태에서는 도 8(b) 에 나타내는 바와 같이, 절삭 홈 형성 공정에 있어서 결합층 (8) 을 넘어서 제 1 기억층 (6) 에까지 도달하는 절삭 홈 (30) 이 형성되어 있으므로, 개질층 (42) 으로부터 성장하여 제 1 기억층 (6) 에 도달하는 크랙 (60) 은 굴절되지 않고 절삭 홈 (30) 으로 유도된다. 따라서 도 8(a) 에 나타내는 바와 같이, 격자상으로 형성된 개질층 (42) 으로부터 성장한 격자상의 크랙 (60) 을 분할 기점으로 하여, 웨이퍼 (2) 를 개개의 플래시 메모리 칩 (12) 으로 분할 예정 라인 (14) 을 따라 적정하게 분할할 수 있다. 또, 개질층 (42) 으로부터 성장한 크랙 (60) 이 분할 기점이므로, 인접하는 플래시 메모리 칩 (12) 끼리의 간격은 실질상 제로이다. 또한, 절삭 홈 (30) 의 깊이가 적어도 제 2 기억층 (10) 의 두께와 동일한 깊이이면, 개질층 (42) 으로부터 성장하는 크랙 (60) 이 결합층 (8) 에서 굴절되는 경우는 없다. 또, 도시한 실시형태에서는, 연삭에 의해 개질층 (42) 이 제거되어 있는 예를 나타내고 있지만, 개질층 (42) 이 제거되어 있지 않고 분할 기점이 개질층 (42) 을 포함하고 있어도 된다.In addition, at the time of grinding the wafer 2, since a predetermined pressing force due to the grinding feed acts on the wafer 2, the crack 60 is formed from the modified layer 42 formed inside the semiconductor substrate 4. 2) grow in the thickness direction. In the illustrated embodiment, as shown in FIG. 8B, the cutting layer 30 is formed to reach the first storage layer 6 beyond the bonding layer 8 in the cutting groove forming step. Cracks 60 growing from 42 and reaching the first storage layer 6 are guided into the cutting grooves 30 without being refracted. Therefore, as shown in Fig. 8A, the wafer 2 is to be divided into individual flash memory chips 12, with the lattice cracks 60 grown from the lattice-formed modifying layers 42 as the dividing starting points. It can be appropriately divided along the line 14. In addition, since the crack 60 grown from the modified layer 42 is the starting point of division, the distance between the adjacent flash memory chips 12 is substantially zero. In addition, as long as the depth of the cutting groove 30 is at least the same depth as the thickness of the second storage layer 10, the crack 60 growing from the modified layer 42 is not refracted in the bonding layer 8. In addition, although the example in which the modified layer 42 was removed by grinding is shown in embodiment shown, the modified layer 42 may not be removed and the division origin may include the modified layer 42. FIG.

분할 공정을 실시한 후, 개개의 플래시 메모리 칩 (12) 으로 분할된 웨이퍼 (2) 의 이면 (2b) 에 DAF 를 배치 형성하고, DAF 를 지지하는 지지 테이프를 확장하여 DAF 를 플래시 메모리 칩 (12) 마다 분할하는 DAF 분할 공정을 실시한다. DAF 분할 공정에서는, 먼저, 웨이퍼 (2) 와 동일한 직경을 갖는 원형의 DAF (62) 를 준비한다. 도시한 실시형태에서는 도 9 에 나타내는 바와 같이, DAF (62) 는, 둘레 가장자리가 환상의 프레임 (64) 에 고정된 원형의 지지 테이프 (66) 의 중앙 부분에 지지되어 있다. 그리고, 개개의 플래시 메모리 칩 (12) 으로 분할된 웨이퍼 (2) 의 이면 (2b) 에 DAF (62) 를 첩착하여 배치 형성한다. 이 때, 웨이퍼 (2) 는 개개의 플래시 메모리 칩 (12) 으로 분할되어 있지만, 보호 테이프 (40) 에 의해 원반상의 웨이퍼 (2) 의 형태가 유지되어 있다. 이어서 도 10 에 나타내는 바와 같이, 개개의 플래시 메모리 칩 (12) 으로 분할된 웨이퍼 (2) 의 표면 (2a) 으로부터 보호 테이프 (40) 를 제거한다. 또한, 도 10 에는, 절삭 홈 (30) 이나 크랙 (60) 등으로 구성되는 분할 라인을 부호 68 로 나타내고 있다.After performing the dividing step, the DAF is arranged on the back surface 2b of the wafer 2 divided by the individual flash memory chips 12, the supporting tape supporting the DAF is expanded, and the DAF is flash memory chips 12 The DAF division process which divides every time is implemented. In the DAF dividing step, first, a circular DAF 62 having the same diameter as the wafer 2 is prepared. In the illustrated embodiment, as shown in FIG. 9, the DAF 62 is supported by a central portion of the circular support tape 66 whose peripheral edge is fixed to the annular frame 64. Then, the DAF 62 is attached to the rear surface 2b of the wafer 2 divided by the individual flash memory chips 12, and is formed in a batch. At this time, the wafer 2 is divided into individual flash memory chips 12, but the shape of the disk-shaped wafer 2 is maintained by the protective tape 40. Next, as shown in FIG. 10, the protective tape 40 is removed from the surface 2a of the wafer 2 divided into the individual flash memory chips 12. 10, the dividing line comprised from the cutting groove 30, the crack 60, etc. is shown with the reference numeral 68. In FIG.

이어서, DAF (62) 를 지지하는 지지 테이프 (66) 를 확장하여 DAF (62) 를 플래시 메모리 칩 (12) 마다 분할한다. 이 DAF (62) 의 분할은, 예를 들어 도 11 에 일부를 나타내는 확장 장치 (70) 를 사용하여 실시할 수 있다. 확장 장치 (70) 는, 원통상의 확장 드럼 (72) 과, 확장 드럼 (72) 의 직경 방향 외방으로 자유롭게 승강할 수 있도록 배치된 환상의 유지 부재 (74) 와, 유지 부재 (74) 의 상단 외주 가장자리에 둘레 방향으로 간격을 두고 부설된 복수의 클램프 (76) 를 포함한다. 확장 드럼 (72) 의 직경은, 웨이퍼 (2) 의 직경보다 크고, 또한 프레임 (64) 의 내경보다 작다. 또, 유지 부재 (74) 의 내경 및 외경은 프레임 (64) 의 내경 및 외경에 대응하여 형성되고, 유지 부재 (74) 의 상면에 프레임 (64) 을 재치할 수 있도록 되어 있다.Next, the support tape 66 supporting the DAF 62 is expanded to divide the DAF 62 for each flash memory chip 12. The division of this DAF 62 can be performed using the expansion apparatus 70 which shows a part in FIG. 11, for example. The expansion device 70 includes a cylindrical expansion drum 72, an annular retaining member 74 disposed so as to freely move up and down in the radially outward direction of the expansion drum 72, and an upper end of the holding member 74. A plurality of clamps 76 are provided on the outer circumferential edge at intervals in the circumferential direction. The diameter of the expansion drum 72 is larger than the diameter of the wafer 2 and smaller than the inner diameter of the frame 64. Moreover, the inner diameter and outer diameter of the holding member 74 are formed corresponding to the inner diameter and outer diameter of the frame 64, and the frame 64 can be mounted on the upper surface of the holding member 74.

도 11 을 참조하여 설명을 계속하면, 먼저, 개개의 플래시 메모리 칩 (12) 으로 분할된 웨이퍼 (2) 를 위를 향하게 하여, 프레임 (64) 을 유지 부재 (74) 의 상면에 재치한다. 이 때, 유지 부재 (74) 의 상면은, 도 11 에 있어서 실선으로 나타내는 확장 드럼 (72) 의 상단과 거의 동일한 높이에 위치되어 있다. 이어서, 프레임 (64) 을 복수의 클램프 (76) 로 고정시킨다. 이어서 유지 부재 (74) 를 에어 실린더 등의 승강 수단 (도시하고 있지 않음) 에 의해 하강시킨다. 그러면, 유지 부재 (74) 와 함께 프레임 (64) 도 하강하므로, 프레임 (64) 에 고정되어 있는 지지 테이프 (66) 는 상대적으로 상승하는 확장 드럼 (72) 에 의해 확장되어, 지지 테이프 (66) 에는 방사상 장력이 작용하게 된다. 이로써, 도 11에 이점 쇄선으로 나타내는 바와 같이, 인접하는 플래시 메모리 칩 (12) 끼리의 간격이 넓어짐과 함께, 분할된 웨이퍼 (2) 의 이면 (2b) 에 배치 형성된 DAF (62) 는, 개개의 플래시 메모리 칩 (12) 에 추종하여, 개개의 플래시 메모리 칩 (12) 의 둘레 가장자리를 따라 적정하게 (깔끔하게) 분할된다. 그리고, 이면에 DAF (62) 가 장착된 개개의 플래시 메모리 칩 (12) 은, 접착 시트인 DAF (62) 를 개재하여 프린트 기판 (도시하고 있지 않음) 등에 실장된다.11, the frame 64 is placed on the upper surface of the holding member 74, with the wafer 2 divided into individual flash memory chips 12 facing up. At this time, the upper surface of the holding member 74 is located at almost the same height as the upper end of the expansion drum 72 shown by the solid line in FIG. Next, the frame 64 is fixed with the plurality of clamps 76. Next, the holding member 74 is lowered by lifting means (not shown) such as an air cylinder. Then, since the frame 64 is also lowered together with the holding member 74, the supporting tape 66 fixed to the frame 64 is expanded by the relatively rising expansion drum 72, thereby supporting the supporting tape 66. The radial tension acts on. Thereby, as shown by the dashed-dotted line in FIG. 11, while the space | interval of the adjacent flash memory chips 12 becomes wider, the DAF 62 arrange | positioned at the back surface 2b of the divided wafer 2 is individual, respectively. Following the flash memory chip 12, it is divided appropriately (neatly) along the circumferential edge of the individual flash memory chip 12. As shown in FIG. And the individual flash memory chip 12 with DAF 62 mounted on the back surface is mounted on a printed board (not shown) etc. via DAF 62 which is an adhesive sheet.

이상과 같이 도시한 실시형태에서는, 분할 공정에 있어서 개질층 (42) 으로부터 성장하는 크랙 (60) 이 굴절되지 않고 절삭 홈 (30) 으로 유도되므로, 웨이퍼 (2) 를 개개의 플래시 메모리 칩 (12) 으로 분할 예정 라인 (14) 을 따라 적정하게 분할할 수 있다. 또, 도시한 실시형태에서는, 개질층 (42) 으로부터 성장한 크랙 (60) 을 분할 기점으로 하고 있으므로, 인접하는 플래시 메모리 칩 (12) 끼리의 간격을 실질상 제로로 할 수 있다. 또한, 도시한 실시형태에서는, DAF 분할 공정에 있어서 개개의 플래시 메모리 칩 (12) 의 둘레 가장자리를 따라 DAF (62) 를 적정하게 (깔끔하게) 분할할 수 있다.In the embodiment shown as above, in the dividing step, since the crack 60 growing from the modified layer 42 is guided to the cutting groove 30 without being refracted, the wafer 2 is replaced with the individual flash memory chips 12. ) Can be appropriately divided along the division scheduled line 14. In addition, in the illustrated embodiment, since the crack 60 grown from the modified layer 42 is used as the starting point of division, the distance between adjacent flash memory chips 12 can be substantially zero. In addition, in the illustrated embodiment, the DAF 62 can be appropriately (neatly) divided along the circumferential edge of the individual flash memory chips 12 in the DAF dividing step.

또한, 절삭 홈 형성 공정을 실시하기 전에, 웨이퍼 (2) 의 이면 (2b) 에 DAF (62) 를 배치 형성하여, 절삭 홈 형성 공정에 있어서 제 2 기억층 (10) 뿐만 아니라 제 1 기억층 (6) 및 반도체 기판 (4) 과 함께 DAF (62) 도 절삭하는 것을 생각할 수 있는 바, 웨이퍼 (2) 의 이면 (2b) 에 DAF (62) 를 배치 형성한 상태에서는, 절삭시에 DAF (62) 의 접착층의 탄성에 의해 웨이퍼 (2) 가 흔들리므로, 웨이퍼 (2) 의 이면 (2b) 측에 있어서 웨이퍼 (2) 의 내부에 크랙이 발생하여, 플래시 메모리 칩 (12) 의 품질에 악영향을 미칠 우려가 있다. 그러나, 도시한 실시형태에서는, 절삭 홈 형성 공정에 있어서 웨이퍼 (2) 의 이면 (2b) 에 DAF (62) 를 배치 형성하지 않고, 또한 제 2 기억층 (10) 에 절삭 홈 (30) 을 형성하므로, 웨이퍼 (2) 의 이면 (2b) 측에 있어서 웨이퍼 (2) 의 내부에 크랙이 발생하는 경우는 없다.In addition, before performing the cutting groove forming step, the DAF 62 is disposed and formed on the back surface 2b of the wafer 2, and in the cutting groove forming step, not only the second storage layer 10 but also the first storage layer ( It is conceivable that the DAF 62 is also cut along with the 6 and the semiconductor substrate 4. In the state where the DAF 62 is disposed on the back surface 2b of the wafer 2, the DAF 62 is formed at the time of cutting. Since the wafer 2 is shaken by the elasticity of the adhesive layer of the wafer), cracks are generated inside the wafer 2 on the back surface 2b side of the wafer 2, which adversely affects the quality of the flash memory chip 12. There is concern. However, in the illustrated embodiment, in the cutting groove forming step, the DAF 62 is not disposed on the rear surface 2b of the wafer 2, and the cutting groove 30 is formed in the second storage layer 10. Therefore, cracks do not occur inside the wafer 2 on the back surface 2b side of the wafer 2.

2 : 웨이퍼
4 : 반도체 기판
6 : 제 1 기억층
8 : 결합층
10 : 제 2 기억층
12 : 플래시 메모리 칩
30 : 절삭 홈
42 : 개질층
60 : 크랙
62 : DAF2: wafer
4: semiconductor substrate
6: first memory layer
8: bonding layer
10: second memory layer
12: flash memory chip
30: cutting groove
42: modified layer
60: crack
62: DAF

Claims (2)

반도체 기판의 표면에 금속막과 절연막이 교대로 복수 적층된 제 1 기억층과, 그 제 1 기억층의 상면에 절연층을 결합층으로 하여 금속막과 절연막이 교대로 복수 적층된 제 2 기억층이 연결되어 구성되는 복수의 플래시 메모리 칩이 분할 예정 라인에 의해 구획된 웨이퍼를 개개의 플래시 메모리 칩으로 분할하는 웨이퍼의 가공 방법으로서,
분할 예정 라인을 절삭 블레이드로 절삭하여 그 제 2 기억층에 절삭 홈을 형성하는 절삭 홈 형성 공정과,
반도체 기판에 대해 투과성을 갖는 파장의 레이저 광선의 집광점을 분할 예정 라인에 대응하는 반도체 기판의 내부에 위치시키고 반도체 기판에 레이저 광선을 조사하여 개질층을 형성하는 개질층 형성 공정과,
반도체 기판의 이면을 연삭하여 개질층으로부터 크랙을 성장시켜 웨이퍼를 개개의 플래시 메모리 칩으로 분할하는 분할 공정과,
개개의 플래시 메모리 칩으로 분할된 웨이퍼의 이면에 DAF 를 배치 형성하여 DAF 를 지지하는 지지 테이프를 확장하여 DAF 를 플래시 메모리 칩마다 분할하는 DAF 분할 공정으로 적어도 구성되는, 웨이퍼의 가공 방법.The first memory layer in which a plurality of metal films and insulating films are alternately stacked on the surface of the semiconductor substrate, and the second memory layer in which a plurality of metal films and insulating films are alternately stacked with an insulating layer as a bonding layer on the upper surface of the first memory layer. A wafer processing method in which a plurality of flash memory chips configured to be connected are divided into wafers divided by dividing scheduled lines into individual flash memory chips.
A cutting groove forming step of cutting the division scheduled line with a cutting blade to form a cutting groove in the second storage layer;
A modified layer formation step of forming a modified layer by placing a light converging point of a laser beam having a wavelength transmissive with respect to the semiconductor substrate inside the semiconductor substrate corresponding to the division scheduled line and irradiating the laser beam to the semiconductor substrate;
A dividing process of grinding the back surface of the semiconductor substrate to grow cracks from the modified layer and dividing the wafer into individual flash memory chips;
And a DAF dividing step of dividing the DAF for each of the flash memory chips by arranging the DAF on the back surface of the wafer divided into individual flash memory chips to expand the supporting tape supporting the DAF. 제 1 항에 있어서,
그 절삭 홈 형성 공정에 있어서, 절삭 홈은 그 결합층에 도달하는, 웨이퍼의 가공 방법.The method of claim 1,
In the cutting groove forming step, the cutting groove reaches the bonding layer.
KR1020190034398A 2018-04-16 2019-03-26 Processing method of a wafer KR102629098B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018078195A JP7027234B2 (en) 2018-04-16 2018-04-16 Wafer processing method
JPJP-P-2018-078195 2018-04-16

Publications (2)

Publication Number Publication Date
KR20190120701A true KR20190120701A (en) 2019-10-24
KR102629098B1 KR102629098B1 (en) 2024-01-24

Family

ID=68284317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190034398A KR102629098B1 (en) 2018-04-16 2019-03-26 Processing method of a wafer

Country Status (4)

Country Link
JP (1) JP7027234B2 (en)
KR (1) KR102629098B1 (en)
CN (1) CN110391183A (en)
TW (1) TWI825091B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240004698A (en) 2021-05-28 2024-01-11 니뽄 다바코 산교 가부시키가이샤 Information processing method, information processing terminal, and information processing system
CN114986358B (en) * 2022-05-27 2024-04-09 深圳市奥伦德元器件有限公司 Chip dicing method, apparatus, controller, and computer-readable storage medium

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134454A (en) * 2005-11-09 2007-05-31 Toshiba Corp Method of manufacturing semiconductor device
JP2009176849A (en) * 2008-01-23 2009-08-06 Toshiba Corp Laminated semiconductor device and semiconductor storage device
JP2010010595A (en) * 2008-06-30 2010-01-14 Oki Data Corp Composite semiconductor device, print head, and image forming apparatus
JP2013258236A (en) * 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd Method for fracturing adhesive film
JP2014007330A (en) 2012-06-26 2014-01-16 Disco Abrasive Syst Ltd Method for processing wafer
JP2015133435A (en) * 2014-01-15 2015-07-23 株式会社ディスコ Wafer processing method
JP2015207604A (en) * 2014-04-17 2015-11-19 株式会社ディスコ Wafer processing method
JP2016058454A (en) * 2014-09-05 2016-04-21 株式会社東芝 Semiconductor memory

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080972A (en) * 2005-11-10 2013-05-02 Renesas Electronics Corp Method of manufacturing semiconductor device
JP5155030B2 (en) * 2008-06-13 2013-02-27 株式会社ディスコ Method for dividing optical device wafer
KR101698193B1 (en) * 2009-09-15 2017-01-19 삼성전자주식회사 Three Dimensional Semiconductor Memory Device And Method Of Fabricating The Same
US9460966B2 (en) * 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
JP6305853B2 (en) * 2014-07-08 2018-04-04 株式会社ディスコ Wafer processing method
JP6345585B2 (en) * 2014-12-10 2018-06-20 株式会社東京精密 Wafer dividing method and wafer dividing apparatus
JP2016115800A (en) * 2014-12-15 2016-06-23 株式会社ディスコ Processing method for wafer
JP6716263B2 (en) * 2016-01-22 2020-07-01 株式会社ディスコ Wafer processing method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134454A (en) * 2005-11-09 2007-05-31 Toshiba Corp Method of manufacturing semiconductor device
JP2009176849A (en) * 2008-01-23 2009-08-06 Toshiba Corp Laminated semiconductor device and semiconductor storage device
JP2010010595A (en) * 2008-06-30 2010-01-14 Oki Data Corp Composite semiconductor device, print head, and image forming apparatus
JP2013258236A (en) * 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd Method for fracturing adhesive film
JP2014007330A (en) 2012-06-26 2014-01-16 Disco Abrasive Syst Ltd Method for processing wafer
JP2015133435A (en) * 2014-01-15 2015-07-23 株式会社ディスコ Wafer processing method
JP2015207604A (en) * 2014-04-17 2015-11-19 株式会社ディスコ Wafer processing method
JP2016058454A (en) * 2014-09-05 2016-04-21 株式会社東芝 Semiconductor memory

Also Published As

Publication number Publication date
TWI825091B (en) 2023-12-11
JP2019186468A (en) 2019-10-24
CN110391183A (en) 2019-10-29
TW201944474A (en) 2019-11-16
KR102629098B1 (en) 2024-01-24
JP7027234B2 (en) 2022-03-01

Similar Documents

Publication Publication Date Title
KR102519860B1 (en) Wafer processing method
TWI732824B (en) Wafer processing method
TW201603130A (en) Wafer processing method
JP7460322B2 (en) Wafer Processing Method
JP7193956B2 (en) Wafer processing method
CN110828297A (en) Method for processing semiconductor substrate
CN115579283A (en) Processing method
US11322403B2 (en) Wafer processing method
KR20190120701A (en) Processing method of a wafer
CN109256332B (en) Wafer processing method
JP6305867B2 (en) Wafer processing method
JP6808526B2 (en) Wafer processing method
JP6808525B2 (en) Wafer processing method
US11387133B2 (en) Wafer processing method
JP7453013B2 (en) Wafer processing method
JP7208062B2 (en) Device chip forming method
TW202141605A (en) Wafer processing method characterized by suppressing the degenerate matters caused by the irradiation of laser beam from remaining on the periphery of a wafer to avoid the damage of the wafer while delivering the wafer
JP2021158194A (en) Method of processing wafer
KR20220157882A (en) Method of processing wafer
KR20240035706A (en) Method of processing wafer
JP2021034477A (en) Laser processing method
JP2021068872A (en) Method of processing wafer

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant