KR20190118189A - 곡선형 초점면 어레이를 위한 장치 및 방법들 - Google Patents

곡선형 초점면 어레이를 위한 장치 및 방법들 Download PDF

Info

Publication number
KR20190118189A
KR20190118189A KR1020197027588A KR20197027588A KR20190118189A KR 20190118189 A KR20190118189 A KR 20190118189A KR 1020197027588 A KR1020197027588 A KR 1020197027588A KR 20197027588 A KR20197027588 A KR 20197027588A KR 20190118189 A KR20190118189 A KR 20190118189A
Authority
KR
South Korea
Prior art keywords
layer
forming
substrate
epitaxial layer
curved
Prior art date
Application number
KR1020197027588A
Other languages
English (en)
Inventor
규상 이
지환 김
Original Assignee
메사추세츠 인스티튜트 오브 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메사추세츠 인스티튜트 오브 테크놀로지 filed Critical 메사추세츠 인스티튜트 오브 테크놀로지
Publication of KR20190118189A publication Critical patent/KR20190118189A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/26—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer which influences the bonding during the lamination process, e.g. release layers or pressure equalising layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • B32B38/1866—Handling of layers or the laminate conforming the layers or laminate to a convex or concave profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14694—The active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H01L31/1896—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates for thin-film semiconductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Recrystallisation Techniques (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

곡선형 초점면 어레이(FPA)를 제조하는 방법은 방출 층 상에 반도체를 포함하는 에피택셜 층을 형성하는 단계를 포함한다. 방출 층은 2차원(2D) 물질을 포함하고 제1 기판 상에 배치된다. 이 방법은 또한 에피택셜 층 상에 금속 층을 형성하는 단계 및 에피택셜 층 및 금속 층을 엘라스토머를 포함하는 제2 기판에 전사하는 단계를 포함한다. 이 방법은 또한 에피택셜 층으로부터 복수의 광검출기를 제조하는 단계 및 곡선형 FPA를 형성하도록 제2 기판을 구부리는 단계를 포함한다.

Description

곡선형 초점면 어레이를 위한 장치 및 방법들
관련 출원들에 대한 상호 참조들
본 출원은 "HEMISPHERICAL PHOTODETECTOR FOCAL PLANE ARRAY VIA GRAPHENE BASED LAYER TRANSFER"이라는 명칭으로 2017년 2월 24일에 출원된 미국 출원 제62/463,270호에 대해 35 U.S.C. § 119(e) 하에서 그 우선권 이익을 주장하며, 이 출원은 그 전체가 본 명세서에 참조로 포함된다.
통상적인 검출기 어레이는 일반적으로 평면 구성(즉, 평평한 표면을 가짐)이다. 따라서, 대응하는 광학 초점면은 또한 검출기 어레이의 형상과 일치시키기 위해 평평하다. 이 제약으로 인해 난시, 필드 곡률 및 코마를 포함한 축외 수차들이 발생할 수 있다. 이러한 수차들을 줄이기 위해, 복잡한 렌즈 조합들과 같은 추가 광학 요소들이 흔히 이용되어, 그 결과의 광학 시스템이 복잡해지고 비용이 증가한다.
대안적으로, 광학 시스템은 이미징 광학계(예를 들어, 렌즈들)에 의해 생성된 초점면의 곡률을 일치시키기 위해 곡선형 초점면 어레이(FPA)를 이용할 수 있다. 예를 들어, 사람의 눈에서 망막은 렌즈의 초점 표면과 일치하도록 곡선형인 자연스러운 FPA이다. 곡선형 FPA들은 광학 설계 및 제조시 광학 요소들의 수를 줄이고, 신뢰성을 높이며, 공차 마진들을 증가시켜 광학 시스템들을 단순화할 수 있다.
그러나, 곡선형 FPA들은 일반적으로 타일링, 구부리기 또는 선택적 에칭과 같은 특수 처리로 제조된다. 예를 들어, 성장 기판으로부터, 제조된 포토다이오드 층을 제거하고 포토다이오드 층을 실린더 상에 배치하여 곡선형 FPA를 형성하는데 희생 층의 선택적 에칭이 이용될 수 있다. 또한, 이들 곡선형 FPA들의 반경은 흔히 매우 크다(예를 들어, 75㎜ 초과이다). 그 결과, 기존의 곡선형 FPA들의 응용들은 현재 천체 망원경들과 같은 대형의 고급 광학 시스템들로 제한된다.
본 기술의 실시예들은 일반적으로 곡선형 초점면 어레이들(FPA들)에 관한 것이다. 일 예에서, 곡선형 FPA를 제조하는 방법은 2차원(2D) 물질을 포함하고 제1 기판 상에 배치되는 방출 층 상에 반도체를 포함하는 에피택셜 층을 형성하는 단계를 포함한다. 이 방법은 또한 에피택셜 층 상에 금속 층을 형성하는 단계 및 에피택셜 층 및 금속 층을 엘라스토머를 포함하는 제2 기판에 전사하는 단계를 포함한다. 이 방법은 또한 에피택셜 층으로부터 복수의 광검출기를 제조하는 단계 및 곡선형 FPA를 형성하도록 제2 기판을 구부리는 단계를 포함한다.
다른 예에서, 곡선형 FPA를 제조하는 방법은 기판에 복수의 캐비티를 형성하는 단계를 포함하고, 복수의 캐비티 내의 각각의 캐비티는 대응하는 곡선형 내측 표면을 갖는다. 이 방법은 또한 복수의 캐비티 내의 각각의 캐비티의 곡선형 내측 표면 상에 방출 층을 등각으로 배치하는 단계 및 각각의 방출 층과 등각 접촉하는 반도체를 포함하는 에피택셜 층을 형성하는 단계를 포함한다. 이 방법은 또한 에피택셜 층 상에 핸들 층을 형성하는 단계 및 핸들 층을 이용하여 방출 층으로부터 에피택셜 층을 방출하는 단계를 포함한다. 이 방법은 또한 곡선형 FPA를 형성하도록 핸들 층을 구부리는 단계를 포함한다.
또 다른 예에서, 곡선형 FPA를 제조하는 방법은 기판에 복수의 캐비티를 형성하는 단계를 포함한다. 복수의 캐비티 내의 각각의 캐비티는 대응하는 곡선형 내측 표면 및 약 10㎛ 내지 약 1㎜의 직경을 갖는다. 이 방법은 또한 복수의 캐비티 내의 각각의 캐비티의 곡선형 내측 표면 상에 그래핀 층을 등각으로 배치하는 단계 및 각각의 그래핀 층과 등각 접촉하는 p-n 접합을 포함하는 에피택셜 층을 형성하는 단계를 포함한다. 이 방법은 또한 에피택셜 층 상에 핸들 층을 형성하는 단계 및 핸들 층을 이용하여 방출 층으로부터 에피택셜 층을 방출하는 단계를 포함한다. 이 방법은 또한 곡선형 FPA를 형성하도록 핸들 층을 실질적으로 10㎝ 이하의 곡률 반경을 갖는 원호로 형성하는 단계를 포함한다.
아래에 더 상세히 논의되는 전술한 개념들 및 추가 개념들의 모든 조합들은 (이러한 개념들이 상호 불일치하지 않으면) 본 명세서에 개시되는 본 발명의 주제의 일부인 것으로서 고려된다는 점이 이해되어야 한다. 특히, 본 개시내용의 끝에 나타나는 청구된 주제의 모든 조합들은 본 명세서에 개시되는 본 발명의 주제의 일부인 것으로서 고려된다. 참조로 포함되는 임의의 개시내용에도 나타날 수 있는, 본 명세서에서 명백히 사용되는 전문용어는 본 명세서에 개시되는 특정 개념들과 가장 일치하는 의미를 부여받아야 한다는 점이 또한 이해되어야 한다.
통상의 기술자는 도면들이 주로 예시적인 목적들을 위한 것이고 본 명세서에서 설명되는 본 발명의 주제의 범위를 제한하도록 의도되지 않는 것을 이해할 것이다. 도면들은 반드시 축척에 맞게 도시되는 것은 아니며, 일부 경우들에서, 본 명세서에 개시되는 본 발명의 주제의 다양한 양태들은 상이한 특징들의 이해를 용이하게 하기 위해 도면들에서 과장되거나 확대되어 도시될 수 있다. 도면들에서, 유사한 참조 부호들은 일반적으로 유사한 특징들(예를 들어, 기능적으로 유사한 및/또는 구조적으로 유사한 요소들)을 지칭한다.
도 1a 내지 도 1h는 층 전사 기술을 이용하여 곡선형 초점면 어레이(FPA)를 제조하는 방법을 도시한다.
도 2a 내지 도 2e는 층 전사 기술을 이용하여 구형 검출기들의 어레이를 포함하는 곡선형 FPA를 제조하는 방법을 도시한다.
개요
본 명세서에서 설명되는 시스템들 및 방법들은 곡선형 초점면 어레이들을 제조하기 위해 층 전사 접근법을 이용한다. 이 접근법에서, 디바이스 층들(예를 들어, 광검출기의 층들)은 2차원(2D) 물질로 이루어진 방출 층 상에 제조되고, 이는 차례로 디바이스 층들의 반도체와 격자 일치되는 기판 상에 배치된다. 임의의 특정한 이론 또는 동작 모드에 얽매이지 않고, 2D 물질들은 1개 또는 2개의 원자 두께(예를 들어, 수 나노미터 이하)를 갖는 물질들을 지칭한다. 이어서, 제조된 디바이스 층들은 격자 일치된 기판으로부터 가요성 호스트 기판으로 전사되며, 곡선형 초점면 어레이를 형성하도록 추가 처리가 수행될 수 있다.
이 층 전사 접근법에서, 방출 층은 디바이스 층들을 성장시키기 위한 재이용가능한 플랫폼으로서 기능하고, 또한 방출 층과 디바이스 층 사이의 계면에서 빠르고 정확하며 반복가능한 방출을 가능하게 한다. 종래의 방법들과 비교하여, 이 층 전사 기술은 몇 가지 이점이 있다. 첫째, 대부분의 2D 물질들이 결정질 막들(예를 들어, 그래핀)로 제조될 수 있기 때문에, 방출 층은 층들에 걸쳐 에피택셜 성장시키기에 적절한 플랫폼일 수 있다. 둘째, 2D 물질들은 일반적으로 다른 물질들과 약하게 상호작용하므로 에피택셜 성장에 대한 격자 불일치 규칙을 실질적으로 완화하여 결함 밀도들이 낮은 대부분의 반도체 막들의 성장을 잠재적으로 허용할 수 있다. 셋째, 방출 층 상에서 성장된 디바이스 층들은 방출 층과 디바이스 층 사이의 약한 반데르발스 상호작용들로 인해 기판으로부터 쉽고 정확하게 방출될 수 있다.
층 전사 기술을 이용한 곡선형 FPA들의 제조 방법들
도 1a 내지 도 1h는 층 전사 기술을 이용하여 곡선형 초점면 어레이들을 제조하는 방법(100)을 도시한다. 이 방법(100)에서, 도 1a에 도시된 바와 같이, 성장 기판(110) 상에 배치되는 방출 층(120) 상에 디바이스 층(130)이 제조된다. 일 예에서, 디바이스 층(130)은 특히, 규소, 게르마늄, InP, 또는 GaAs와 같이, 광검출기들을 위한 반도체 물질을 포함한다. 다른 예에서, 디바이스 층(130)은 특히, AlxGa1-xAs/GaAs 또는 HgxCd1-xTe/CdTe와 같이, 광자 검출을 위한 이종구조를 포함할 수 있다. 또 다른 예에서, 디바이스 층(130)은, 광자 검출을 위한 쇼트키 다이오드를 형성하는데 이용될 수 있는, 특히 Au-ZnS 또는 Au-Si와 같은, 쇼트키 구조를 포함할 수 있다. 디바이스 층(130) 내의 이러한 구조들은 예를 들어 에피택시 성장, 확산 프로세스 및/또는 주입 프로세스를 통해 제조될 수 있다.
디바이스 층(130)은 가스 소스 분자 빔 에피택시를 통해 성장될 수 있다. 예를 들어, 디바이스 층(130)은 2인치(즉, 50.8㎜) 직경의 Zn-도핑된(100) InP 웨이퍼 상에서 성장된 InGaAs p-i-n 포토다이오드 활성 층을 포함할 수 있다. Be-도핑된(예를 들어, 200㎚ 두께, 2×1018㎝-3) p+-InP 윈도우 층을 성장시킨 후, i-In0.53Ga0.47As 활성 흡수 층(예를 들어, 2.1㎛ 두께) 및 Si-도핑된(예를 들어, 100㎚ 두께, 5×1018㎝-3) n+-In0.53Ga0.47As 접촉 층이 후속될 수 있다.
도 1b는 스트레서 층(140)이 디바이스 층(130) 상에 배치되는 것을 도시한다. 예를 들어, 스트레서 층(140)은 Ni 막과 같은 고응력 금속 막을 포함할 수 있다. 이 예에서, Ni 스트레서는 1×10-5 Torr의 진공 수준에서 증발기에서 증착될 수 있다. (디바이스 층(130)과 함께) 스트레서 층(140)을 취급하기 위해 테이프 층(150)이 스트레서 층(140) 상에 배치된다. 테이프 층(150) 및 스트레서 층(140)을 이용하여 디바이스 층(130)과 방출 층(120) 사이의 계면에 고변형 에너지를 인가함으로써 디바이스 층(130)이 빠른 방출 속도로 방출 층(120)으로부터 기계적으로 박리될 수 있다(다르게 말하면, 디바이스 층(130)은 테이프 층(150)에 의해 방출 층(120)으로부터 박리될 수 있다). 방출 속도는 적어도 방출 층(120)에서의 2D 물질과 디바이스 층(130)에서의 다른 물질들 사이의 약한 반데르발스 결합으로 인해 빠를 수 있다.
도 1c에서, 디바이스 층(130)은 방출 층(120)으로부터 박리되고 전극 층(160)에 전사된다. 일 예에서, 디바이스 층(130)은 미리 형성된 전극 층(160) 상에 배치될 수 있다. 다른 예에서, 전극 층(160)은 예를 들어 특히, 스퍼터링, 전기도금, 열 증발 및 전자 빔 증발을 통해 디바이스 층(130) 상에 형성될 수 있다. 이어서, 테이프 층(150)은 도 1d에 도시된 바와 같이 예를 들어 기계적 박리에 의해 스트레서 층(140)으로부터 제거된다. 도 1d는 또한 전극 층(160), 디바이스 층(130) 및 스트레서(140)의 조합이 폴리디메틸실록산(PDMS)과 같은 가요성 물질을 포함하거나 이것으로 형성될 수 있는 호스트 기판(170) 상에 배치되는 것을 도시한다. 일 예에서, 테이프 층(150)은 이 조합을 호스트 기판(170) 상에 배치하는데 이용될 수 있다. 다른 예에서, 이 조합은 홀더(도시되지 않음)에 의해 유지될 수 있고, 호스트 기판(170)은 전극 층(160)에 부착되도록 이동될 수 있다.
도 1e에서, 스트레서 층(140)은 제거되어 추가 처리를 위해 디바이스 층(130)을 남긴다. 일부 예들에서, 테이프 층(150) 및 스트레서 층(140)은 FeCl3계 용액에 의해 에칭 제거될 수 있다. 도 1f에서, 디바이스 층(130)은 예를 들어 습식 에칭 또는 플라즈마 에칭을 통해 광검출기들(135)의 어레이로 제조된다. 광검출기들(135)의 어레이에서의 각각의 광검출기는 그 결과의 초점면 어레이에서의 픽셀로서 기능할 수 있다.
도 1f에서, 디바이스 층(130)은 예를 들어, (예를 들어, MicroChem으로부터의) LOR 3A 및 (예를 들어, MicroChem으로부터의) S1827 이중층 포토레지스트를 이용하여 포토리소그래피 패턴화될 수 있다. 상부 링 접촉부는 전자 빔 증발을 이용하여 증착되고 광 검출 영역을 정의하도록 들어올려질 수 있다. 상부 링 접촉부는 Ti(예를 들어, 약 20㎚ 두께)/Pt(예를 들어, 약 30㎚)/Au(예를 들어, 약 200㎚)를 포함할 수 있고, 내측/외측 직경은 예를 들어 약 150㎛/170㎛일 수 있다. 포토다이오드 메사들(예를 들어, 190㎛ 직경, 314㎛ 픽셀 분리)은 ICP(inductively coupled plasma) 반응성 이온 에칭(RIE; 예를 들어, Cl2:H2 = 16:12 sccm, 12 mTorr 기본 압력, 600W ICP 전력, 100W 순방향 전력, 0℃ 스테이지 온도에서 5분)을 이용하여 패턴화될 수 있다. 후면 접촉부(예를 들어, 100㎛ 폭)는 습식 에칭(예를 들어, TFA Au 에칭제(Transene)에서 3분)을 이용하여 포토다이오드 행들을 연결하도록 패턴화될 수 있다. 옴 접촉부들은 급속 열 어닐링(예를 들어, 270℃에서 1분)에 의해 형성할 수 있다. 폴리이미드(예를 들어, PI2610, HD 마이크로시스템) 패시베이션 층(예를 들어, 1㎛ 두께)은 스핀-캐스팅 및 경화(예를 들어, 300℃에서 30분)될 수 있다. 폴리이미드는 예를 들어, ICP RIE(O2:CF4 = 16:56 sccm, 5 mTorr 기본 압력, 500W ICP 전력, 10W 순방향 전력에서 6분)를 이용하여 포토다이오드 검출 영역 및 후면 접촉 패드들을 노출시키도록 패턴화될 수 있다. 전자 빔 증발된, 50㎛ 폭의 Ti(10㎚)/Au(300㎚) 상부 접촉부는 포토다이오드들의 열들을 연결하도록 패턴화될 수 있다. 반사방지 코팅은 전자 빔 증발에 의해 증착되어 그 결과의 포토다이오드들의 양자 효율을 증가시킬 수 있다. 반사방지 코팅은 예를 들어 MgF2(예를 들어, 약 37㎚) 및 TiO2(예를 들어, 약 127㎚)의 이중층 구조를 포함할 수 있다. 광검출기들의 제조에 대한 더 많은 세부사항들은, 문헌(Dejiu Fan, Kyusang Lee 및 Stephen R. Forrest의 "Flexible Thin-Film InGaAs Photodiode Focal Plane Array", ACS Photonics, 2016, 3 (4), pp 670-676)에서 확인할 수 있으며, 이는 그 전체가 본 명세서에 참조로 포함된다.
다양한 타입들의 광검출기들(135)이 방법(100)에 의해 제조될 수 있다. 일 예에서, 광검출기들(135)은 바이어스 전압을 인가하기 위한 2개의 옴 접촉부 및 반도체 층을 포함할 수 있는 광도전체들을 포함한다. 다른 예에서, 광검출기들(135)은 PN 다이오드들 또는 PIN 다이오드들과 같은 포토다이오드들을 포함할 수 있다. 또 다른 예에서, 광검출기들(135)은 쇼트키 다이오드들을 포함할 수 있다. 또 다른 예에서, 광검출기들(135)은 단일 광자들을 분해하도록 가이거 모드(즉, 광자 계수 모드)에서 동작할 수 있는 애벌란시 포토다이오드들을 포함할 수 있다.
그 후, 호스트 기판(170)은 (예를 들어, 구부리기 및/또는 신장에 의해) 곡선으로 변형된다. 일 예에서, 호스트 기판(170)은 도 1g에 도시된 바와 같이 광검출기들(135)의 어레이에 대해 외측으로 구부러져 제1 곡선형 초점면 어레이(180a)를 형성한다. 이 경우, 광검출기들(135)의 어레이는 (겹눈과 같은) 곡선형 호스트 기판(170)의 외측 표면 상에 배치된다. 다른 예에서, 호스트 기판(170)은 도 1h에 도시된 바와 같이 광검출기들(135)의 어레이에 대해 내측으로 구부러져 제2 초점면 어레이(180b)를 형성한다. 이 경우에, 광검출기들(135)의 어레이는 (망막과 같은) 곡선형 호스트 기판(170)의 내측 표면 상에 배치된다.
일 예에서, 초점면 어레이들(180a 및 180b)(곡선형 초점면 어레이들(180)로 총칭됨)은 각각 반구형 형상을 갖는다. 다른 예에서, 초점면 어레이들(180)은 반원통형(예를 들어, π 이미저) 또는 원통형(예를 들어, 2π 이미저) 형상을 갖는다. 또 다른 예에서, 초점면 어레이(180)는 이미징 시스템에 이용된 광학계(예를 들어, 이미징 렌즈들)에 따라 임의의 다른 적절한 형상을 가질 수 있다. 예를 들어, 각각의 초점면 어레이(180)는 포물면, 쌍곡면 또는 다른 회전체의 일부를 형성하도록 구부려지거나 곡선을 이룰 수 있거나, 구름형, 물결형 또는 주름형 형상을 따라 구부려지거나 휘어질 수 있거나, 또는 거의 임의의 방식일 수 있다.
임의적인 홀더(190)는 초점면 어레이들(180)을 곡선형 형상으로 유지하는데 이용될 수 있다. 일 예에서, 홀더(190)는 도 1g에 도시된 바와 같이 강성 링과 같은 애퍼처를 포함한다. 예를 들어, 초점면 어레이들(180)은 구형 형상을 가질 수 있고, 강성 링은 구형 형상을 유지하도록 호스트 기판(170)의 에지에 결합될 수 있다. 대안적으로, 초점면 어레이(180)는 원통형 형상을 가질 수 있고, 강성 링은 이에 따라 초점면 어레이들의 단면 형상에 맞도록 직사각형 형상을 가질 수 있다.
다른 예에서, 홀더(190)는 초점면 어레이들(180)을 수용하기 위한 접촉 표면을 갖는 지지 기판을 포함할 수 있다. 예를 들어, 유지 메커니즘은 구형 초점면 어레이들을 수용하고 유지하기 위한 구형 상부 표면을 갖는 기판을 포함할 수 있다. 대안적으로, 유지 메커니즘은 원통형 초점면 어레이들을 수용하고 유지하기 위한 원통형 상부 표면을 갖는 기판을 포함할 수 있다.
광검출기들(135)의 어레이에서의 각각의 광검출기는 호스트 기판(170)보다 훨씬 더 작을 수 있다. 따라서, 호스트 기판(170)의 구부리기는 광검출기들(135)의 무결성에 영향을 미치지 않는다. 예를 들어, 광검출기들(135)의 어레이는 100개 초과(예를 들어, 약 100개, 약 200개, 약 500개, 약 1000개, 약 2000개, 약 5000개, 약 104개, 약 105개, 약 106개, 또는 그 초과, 그 사이의 임의의 값들 및 부분범위들을 포함함)의 광검출기를 포함할 수 있다. 광검출기들(135)의 어레이에서의 각각의 광검출기의 크기는, 예를 들어 약 1㎛ 내지 약 50㎛(예를 들어, 약 1㎛, 약 2㎛, 약 3㎛, 약 5㎛, 약 10㎛, 약 20㎛, 약 30㎛, 약 40㎛ 또는 약 50㎛, 그 사이의 임의의 값들 및 부분범위들을 포함함)일 수 있다.
호스트 기판(170)의 가요성으로 인해, 그 결과의 곡선형 초점면 어레이들(180a 및 180b)은 상이한 이미징 광학계들의 초점면들에 맞게 넓은 범위의 곡률들을 갖도록 구성될 수 있다. 예를 들어, 곡선형 초점면 어레이들(180a 및 180b)의 곡률 반경은 약 1㎜ 내지 약 100㎜(예를 들어, 약 1㎜, 약 2㎜, 약 3㎜, 약 5㎜, 약 10㎜, 약 20㎜, 약 30㎜, 약 50㎜, 약 75㎜, 또는 약 100㎜, 그 사이의 임의의 값들 및 부분범위들을 포함함)일 수 있다.
성장 기판은 대응하는 디바이스 층(130)에서 이용되는 것과 동일한 반도체 물질을 포함할 수 있다. 예를 들어, 성장 기판(110)은 특히 규소, InP 또는 GaAs를 포함할 수 있다. 이 구성은 성장 기판(110)과 디바이스 층(130) 사이의 격자 일치를 허용한다. 따라서, 제조된 디바이스 층(130)은 높은 결정질 품질(예를 들어, 낮은 밀도의 결함들, 예컨대 전위들)을 가질 수 있다. 대안적으로, 성장 기판(110)은 대응하는 디바이스 층(130)의 물질과 상이한 물질을 이용할 수 있고, 이 경우에 디바이스 층(130)의 성장은 방출 층들(120)에 의해 시딩될 수 있다. 상이한 시딩 방식들에 대한 더 많은 정보는, 그 전체가 본 명세서에 참조로 포함되는, "SYSTEMS AND METHODS FOR GRAPHENE BASED LAYER TRANSFER"이란 명칭으로 2016년 9월 6일에 출원된 PCT 출원 번호 PCT/US2016/050701에서 확인할 수 있다.
방출 층(120)은 추가 처리를 위해 성장 기판(110)으로부터 전극 층(160)으로, 제조된 디바이스 층들(130)의 전사를 용이하게 하기 위해 2차원(2D) 물질을 포함한다. 방출 층(120)에는 다양한 타입들의 2D 물질들이 이용될 수 있다. 일 예에서, 방출 층(120)은 그래핀(예를 들어, 단층 그래핀 또는 다층 그래핀)을 포함한다. 다른 예에서, 방출 층(120)은 MX2 타입의 원자적으로 얇은 반도체들인 전이 금속 디칼코게나이드(TMD) 단층들을 포함하고, 여기서 M은 전이 금속 원자(예를 들어, Mo, W 등)이고, X는 칼코겐 원자(예를 들어, S, Se 또는 Te)이다. TMD 격자에서, M 원자들의 하나의 층이 일반적으로 X 원자들의 2개의 층 사이에 개재된다. 또 다른 예에서, 방출 층(120)은 팔라듐 및 로듐과 같은 단일 원자 층의 금속을 포함할 수 있다.
이들 2D 물질들 중에서, 그래핀은 여러 바람직한 특성들을 가질 수 있다. 예를 들어, 그래핀은 결정질 막이고 층들에 걸쳐 에피택셜 성장시키기에 적절한 기판이다. 둘째, 다른 물질들과의 그래핀의 약한 상호작용은 에피택셜 성장에 대한 격자 불일치 규칙을 실질적으로 완화할 수 있어서, 잠재적으로 낮은 결함 밀도들을 갖는 대부분의 반도체 막들의 성장을 가능하게 한다. 셋째, 그래핀 기판 상에 성장된 에피층들은 그래핀의 약한 반데르발스 상호작용들로 인해 기판으로부터 쉽고 정확하게 방출될 수 있어서, 방출된 표면의 방출후 재조정없이 에피층들의 급속 기계적 방출을 가능하게 한다. 넷째, 그래핀의 기계적 강건성은 복수의 성장/방출 사이클들에 대한 그 재이용가능성을 증가시키거나 최대화할 수 있다.
방출 층(120)은 그래핀을 포함하면, 그래핀 층(120)이라고 지칭될 수 있다. 그래핀 층(120)은 성장 기판(110) 상에서 직접 성장되거나 별개의 기판(그래핀 성장 기판이라고도 지칭됨) 상에서 성장될 수 있고, 이어서 성장 기판(110)에 전사될 수 있다.
그래핀 층(120)은 다양한 방법들을 통해 그래핀 성장 기판 상에 제조될 수 있다. 일 예에서, 그래핀 층(120)은 단결정질 배향을 갖는 에피택셜 그래핀을 포함할 수 있고, 그래핀 성장 기판은 규소 표면을 갖는 (0001) 4H-SiC 웨이퍼를 포함할 수 있다. 그래핀 층(120)의 제조는 복수의 어닐링 단계들을 포함할 수 있다. 제1 어닐링 단계는 표면 에칭 및 비시널화(vicinalization)를 위해 H2 가스에서 수행될 수 있고, 제2 어닐링 단계는 높은 온도(예를 들어, 약 1,575℃)에서의 흑연화를 위해 Ar에서 수행될 수 있다.
다른 예에서, 그래핀 층(120)은 화학 기상 증착(CVD) 프로세스를 통해 그래핀 성장 기판 상에서 성장될 수 있다. 그래핀 성장 기판은 니켈 기판 또는 구리 기판을 포함할 수 있다. 대안적으로, 그래핀 성장 기판은, SiO2, HfO2, Al2O3, Si3N4, 또는 실제로는 CVD와 양립가능한 임의의 다른 고온 평면 물질의 절연 기판을 포함할 수 있다.
또 다른 예에서, 그래핀 성장 기판은 그래핀 층(120)을 유지할 수 있는 임의의 기판일 수 있고, 그 제조는 기계적 박리 프로세스를 포함할 수 있다. 이 예에서, 그래핀 성장 기판은 그래핀 층(120)에 대한 임시 홀더로서 기능할 수 있다.
또한, 그래핀 층(120)을 그래핀 성장 기판으로부터 성장 기판(110)으로 전사하는데 다양한 방법들이 이용될 수 있다. 일 예에서, 캐리어 막은 그래핀 층(120)에 부착될 수 있다. 캐리어 막은 폴리(메틸 메타크릴레이트)(PMMA)의 후막 또는 열 방출 테이프를 포함할 수 있고, 부착은 스핀 코팅 프로세스를 통해 달성될 수 있다. 캐리어 막과 그래핀 층(120)의 조합이 성장 기판(110) 상에 배치된 후, 캐리어 막은 그래핀 층(120) 상에 디바이스 층(130)의 추가 제조를 위해 (예를 들어, 아세톤에) 용해될 수 있다.
다른 예에서, 폴리디메틸실록산(PDMS)과 같은 엘라스토머 물질을 포함하는 스탬프 층이 그래핀 층(120)에 부착될 수 있고, 그래핀 성장 기판이 에칭 제거되어, 스탬프 층과 그래핀 층(120)의 조합을 남겨둘 수 있다. 스탬프 층 및 그래핀 층(120)이 성장 기판들(110) 상에 위치된 후에, 스탬프 층은 기계적 분리에 의해 제거될 수 있고, 추가 처리를 위해 그래핀 층(120)의 깨끗한 표면을 생성한다.
또 다른 예에서, 자기-방출 전사 방법이 그래핀 층(120)을 성장 기판(110)에 전사하는데 이용될 수 있다. 이 방법에서, 자기-방출 층이 먼저 그래핀 층(120) 위에 스핀-캐스팅된다. 그 다음, 엘라스토머 스탬프가 자기-방출 층과 등각 접촉하여 위치된다. 그래핀 성장 기판은 에칭 제거되어 스탬프 층, 자기-방출 층 및 그래핀 층(120)의 조합을 남겨둘 수 있다. 이 조합이 성장 기판(110) 상에 위치된 후, 스탬프 층은 기계적으로 제거될 수 있고, 자기-방출 층은 적절한 용매에 온화한 조건들 하에서 용해될 수 있다. 방출 층은 폴리스티렌(PS), 폴리(이소부틸렌)(PIB) 또는 테플론 AF(폴리[4,5-디플루오로-2,2-비스(트리플루오로메틸)-1,3-디옥솔-코-테트라플루오로에틸렌])를 포함할 수 있다.
일부 예들에서, 방출 층(120)은 다공성일 수 있다. 다공성 방출 층(120)은 2D 물질 층을 패턴화함으로써 제조될 수 있다. 예를 들어, 다공성 막(예를 들어, 산화물, 질화물 또는 포토레지스트 막)은 온전한 2D 물질 층 상에 배치될 수 있다. 다공성 막은 고밀도의 핀홀들(예를 들어, 평방 마이크론당 약 1개의 핀홀)을 가질 수 있다. 그 다음에, Ar 플라즈마 또는 O2 플라즈마를 이용한 건식 에칭이 핀홀들을 개방하도록 수행될 수 있고, 이에 의해 에칭 플라즈마에서의 이온들이 다공성 막을 통해 전파하고 2D 물질 층에 도달하게 한다. 이어서, 에칭 플라즈마는 다공성 막에서의 핀홀들 바로 아래의 2D 물질 층의 부분을 에칭하고 다공성 방출 층을 생성한다. 다공성 막은 그 후 제거되어, 추가 처리(예를 들어, 디바이스 층(130)의 성장)를 위해 다공성 방출 층을 남겨둘 수 있다. 일 예에서, 다공성 막은 포토레지스트 물질을 포함하고 아세톤에 의해 제거될 수 있다. 다른 예에서, 다공성 막은 산화물 또는 질화물을 포함하고 플루오린화수소(HF)에 의해 제거될 수 있다.
디바이스 층(130)의 제조는 관련 기술분야에 알려진 적절한 반도체 제조 기술들을 이용하여 에피택셜 성장을 통해 수행될 수 있다. 예를 들어, 저압 금속-유기 화학 기상 증착(MOCVD)은 방출 층(120) 상에 GaN을 포함하는 디바이스 층(130)을 성장시키는데 이용될 수 있으며, 이 층은 차례로 성장 기판(110) 상에 배치된다. 이 예에서, 방출 층(120) 및 성장 기판(110)은 표면을 세정하기 위해 (예를 들어, 1,100℃ 초과에서 15분 넘게 H2 하에서) 베이킹될 수 있다. 이어서, GaN을 포함하는 디바이스 층(130)의 증착이 예를 들어 200 mbar에서 수행될 수 있다. Ga 소스, 질소 소스 및 캐리어 가스로서 각각 트리메틸갈륨, 암모니아 및 수소가 이용될 수 있다. 방출 층(120) 상에 평평한 GaN 에피택셜 막들을 얻기 위해 변형된 두 단계 성장이 이용될 수 있다. 제1 단계는 몇 분 동안 1,100℃의 성장 온도에서 수행될 수 있으며, 여기서 테라스 에지들에서의 유도 핵생성이 촉진될 수 있다. 제2 성장 단계는 측면 성장을 촉진시키기 위해 1,250℃의 승온에서 수행될 수 있다. 이 경우의 수직 GaN 성장 속도는 분당 약 20㎚일 수 있다.
일 예에서, 성장 기판(110)의 격자는 대응하는 디바이스 층(130)과 일치되며, 이 경우 성장 기판(110)은 디바이스 층(130)의 성장을 위한 시드로서 기능한다. 예를 들어, 디바이스 층(130) 및 성장 기판(110)은 동일한 반도체 물질을 포함할 수 있다. 이러한 경우들에서, 방출 층(120)은 다공성이거나 충분히 얇을 수(예를 들어, 그래핀의 단일 층) 있다. 성장 기판(110)과 디바이스 층(130) 사이에 방출 층(120)을 개재시키는 것은 디바이스 층(130)의 빠르고 손상없는 방출 및 전사를 용이하게 할 수 있다.
다른 예에서, 방출 층(120)은 디바이스 층(130)을 성장시키기 위한 시드로서 기능하기에 충분히 두꺼울 수(예를 들어, 그래핀의 여러 층들) 있으며, 이 경우 디바이스 층(130)은 방출 층(120)에 격자 일치될 수 있다. 또 다른 예에서, 성장 기판(110)은 방출 층(120)과 함께 디바이스 층(130)을 성장시키기 위한 시드로서 기능할 수 있다.
디바이스 층들(130)을 제조하기 위해 시드로서 방출 층(120)에서 그래핀을 이용하는 것은 또한 광검출기 물질 및 그래핀의 격자 상수들 사이의 불일치에 대한 공차를 증가시킬 수 있다. 임의의 특정한 이론 또는 동작 모드에 얽매이지 않고, 2차원(2D) 물질들(예를 들어, 그래핀) 또는 준-2D 층상 결정들의 표면들은 전형적으로 어떠한 댕글링 접합들도 갖지 않고 약한 반데르발스형 힘들을 통해 그 위의 물질과 상호작용한다. 약한 상호작용으로 인해, 에피층은 그 자신의 격자 상수로 처음부터 성장하여 소수의 결함들을 갖는 계면을 형성할 수 있다. 이러한 종류의 성장이 반데르발스 에피택시(VDWE)라고 지칭될 수 있다. 격자 일치 조건은 VDWE에 대해 대폭 완화될 수 있어서, 높은 격자 불일치 시스템들에 대해서도 매우 다양하고 상이한 이종구조들을 허용한다. 실제로, 격자 불일치는 약 0% 내지 약 70%(예를 들어, 약 0%, 약 10%, 약 20%, 약 30%, 약 40%, 약 50%, 약 60% 및 약 70%, 그 사이의 임의의 값들 및 부분범위들을 포함함)일 수 있다.
곡선형 픽셀들을 포함하는 곡선형 FPA들을 제조하는 방법들
도 2a 내지 도 2e는 층 전사 기술을 이용하여 구형 검출기들의 어레이를 포함하는 곡선형 FPA를 제조하는 방법(200)을 도시한다. 이 방법(200)에서, 캐비티들(215)이 도 2a에 도시된 바와 같이 기판(210)에 형성된다. 기판(210)은 규소, 게르마늄, GaAs, GaN, 또는 InP와 같은 반도체를 포함할 수 있다. 캐비티들(215)은 예를 들어 등방성 습식 에칭을 통해 형성될 수 있다. 일 예에서, 캐비티들(215)은 1차원(1D) 어레이 또는 2차원(2D) 어레이와 같은 주기적 어레이를 형성한다. 이 어레이의 피치는, 예를 들어 약 10㎛ 내지 약 1㎜(예를 들어, 약 10㎛, 약 20㎛, 약 30㎛, 약 50㎛, 약 100㎛, 약 200㎛, 약 300㎛, 약 500㎛, 또는 약 1㎜, 그 사이의 임의의 값들 및 부분범위들을 포함함)일 수 있다. 다른 예에서, 캐비티들(215)은 기판(210) 상에 랜덤하게 분포될 수 있다.
각각의 캐비티(215)는 곡선형 내측 표면(216)을 갖는다. 일 예에서, 곡선형 내측 표면(216)은 실질적으로 반원통형 또는 반구형이다. 다른 예에서, 곡선형 내측 표면(216)은 실질적으로 포물면이다. 또 다른 예에서, 곡선형 내측 표면(216)은 실질적으로 쌍곡면이다. 임의의 다른 적절한 형상이 또한 이용될 수 있다. 각각의 캐비티(215)의 직경은 약 10㎛ 내지 약 1㎜(예를 들어, 약 10㎛, 약 20㎛, 약 30㎛, 약 50㎛, 약 100㎛, 약 200㎛, 약 300㎛, 약 500㎛, 또는 약 1㎜, 그 사이의 임의의 값들 및 부분범위들을 포함함)일 수 있다.
도 2b에서, 방출 층(220)은 각각의 캐비티(215)의 내측 표면(216) 상에 등각으로 배치된다. 방출 층(220)은 후속 단계들(예를 들어, 도 2d에 도시됨)에서 층 전사를 용이하게 하기 위해 2D 물질(예를 들어, 그래핀 또는 본 명세서에서 설명된 임의의 다른 2D 물질)을 포함할 수 있다. 일 예에서, 방출 층(220)은 캐비티들(215)의 내측 표면들 상에 등각으로 배치된 단일 피스 층을 포함한다. 다른 예에서, 별개의 방출 층(220)이 (도 2b에 도시된 바와 같이) 각각의 캐비티(215)의 내측 표면(216) 상에 배치된다.
일 예에서, 방출 층(220)은 예를 들어 화학 기상 증착(CVD) 기술을 통해 캐비티들(215)의 내측 표면들(216) 상에서 직접 성장될 수 있다. 다른 예에서, 방출 층(220)은 다른 기판 상에서 성장된 후, 전술한 층 전사 기술들을 이용하여 캐비티들(215)의 내측 표면(216) 상으로 전사될 수 있다. 각각의 캐비티(215)의 곡선형 내측 표면(216) 상으로 방출 층(220)을 등각으로 맞추기 위해 외부 압력이 이용될 수 있다.
도 2c는 에피택셜 층(230)(디바이스 층(230)이라고도 지칭됨)이 방출 층(220) 상에 형성되는 것을 보여준다. 에피택셜 층(230)은 반도체를 포함하고 방출 층(220) 상에 등각으로 배치된다. 따라서, 에피택셜 층(230)의 형상은 곡선형 내측 표면(216)의 형상과 실질적으로 동일할 수 있다.
에피택셜 층(230)은 광자들을 검출하거나 다른 기능들을 수행하는 다층 구조를 포함할 수 있다. 예를 들어, 에피택셜 층(230)은 p-도핑된 층, n-도핑된 층, 및 그 사이에 형성된 p-n 접합을 포함할 수 있다. 다른 예에서, 에피택셜 층(230)은 이종구조, 예컨대 AlxGa1-xAs/GaAs 또는 HgxCd1-xTe/CdTe를 포함할 수 있다. 또한, (도 2b에 도시되지 않은) 도전성 접촉부들이, 전원 또는 제어기와 같은 외부 회로에 에피택셜 층(230)을 전기적으로 결합하기 위해 에피택셜 층(230) 상에 또한 형성될 수 있다.
도 2c에 도시된 바와 같이, 에피택셜 층(230)은 각각의 캐비티(215)가 그 내측 표면(216) 상에 배치된 대응하는 에피택셜 층(235a/b)을 갖도록 복수의 개별 층(235a/b)(2개만 표지됨)을 포함한다. 이러한 개별 층들(235a 및 235b)은 각각의 개별 층(235a/b)(예를 들어, 광검출기)의 독립적인 제어를 허용하도록 서로 전기적으로 절연될 수 있다. 일 예에서, 단일 피스 에피택셜 층이 모든 캐비티들(215)의 내측 표면들(216) 상에 등각으로 형성된 다음, 복수의 에피택셜 층(230a/b)으로 패턴화되며, 이들 각각은 캐비티(215)의 대응하는 내측 표면(216) 상에 배치된다. 다른 예에서, 각각의 에피택셜 층(230a/b)은 개별적으로 형성될 수 있다.
도 2d에서, 핸들 층(240)이 에피택셜 층(230) 상에 형성되고 방출 층(220)으로부터 에피택셜 층(230)을 방출하는데 이용된다. 핸들 층(240)은 캐비티들(215)을 금속 또는 중합체로 채우고 캐비티들(215) 위에 추가 두께(245)를 형성함으로써 형성될 수 있다. 핸들 층(240)의 두께(245)는, 예를 들어 약 1㎛ 내지 약 100㎛(예를 들어, 약 1㎛, 약 2㎛, 약 3㎛, 약 5㎛, 약 10㎛, 약 20㎛, 약 30㎛, 약 50㎛, 또는 약 100㎛, 그 사이의 임의의 값들 및 부분범위들을 포함함)일 수 있다.
임의적인 방출 테이프 층(242)이 층 전사를 용이하게 하기 위해 핸들 층(240) 상에 형성될 수 있다. 이 경우에, 핸들 층(240)은 스트레서 층(140)과 실질적으로 유사할 수 있고, 방출 테이프 층(242)은 도 1c에 도시된 테이프 층(150)과 실질적으로 유사할 수 있다. 방출 층(220)으로부터의 에피택셜 층(230)의 방출 후에, 테이프 층(242)은, 예를 들어 기계적 박리 또는 에칭에 의해(예를 들어, FeCl3계 용액을 이용하여) 제거될 수 있다. 또한, 기판(210)과 방출 층(220)의 조합을 포함하는 플랫폼(205)이 새로운 에피택셜 층을 제조하는 다음 사이클에 이용될 수 있고, 이에 의해 플랫폼(205)의 다중 이용을 가능하게 한다.
도 2e는 핸들 층(240)이 곡선을 이루거나, 구부려지거나, 휘거나, 아니면 원호로 형성되어 곡선형 FPA(250)를 형성하는 것을 도시한다. 곡선형 FPA(250)의 곡률 반경은 약 1㎜ 내지 약 100㎜(예를 들어, 약 1㎜, 약 2㎜, 약 3㎜, 약 5㎜, 약 10㎜, 약 20㎜, 약 30㎜, 약 50㎜, 약 75㎜, 또는 약 100㎜, 그 사이의 임의의 값들 및 부분범위들을 포함함)일 수 있다.
곡선형 FPA(250)에서, 각각의 개별 에피택셜 층(235a/b)은 픽셀로서 기능할 수 있다. 각각의 에피택셜 층(235a/b)의 곡선형 표면은 마이크로렌즈 어레이들을 이용하지 않고 넓은 수용 각도를 실현할 수 있다. 또한, 픽셀들의 어레이에 대한 호스트 기판으로서 기능할 수 있는 핸들 층(240)의 곡률은 이미징 시스템에서 이용되는 이미징 광학계의 초점면에 맞을 수 있다. 일 예에서, 곡선형 FPA(250)는 부분적으로 구형(예를 들어, 반구형) 형상을 갖는다. 다른 예에서, 곡선형 FPA(250)는 부분적으로 원통형(예를 들어, 반원통형) 형상을 갖는다. 또 다른 예에서, 곡선형 FPA(250)는 이미징 시스템에서 이용되는 광학계(예를 들어, 이미징 렌즈들)에 따라 임의의 다른 적절한 형상을 가질 수 있다.
결론
다양한 본 발명의 실시예들이 본 명세서에서 설명되고 예시되었지만, 관련 기술분야의 통상의 기술자는 기능을 수행하고/하거나 본 명세서에서 설명되는 결과들 및/또는 하나 이상의 이점을 획득하기 위한 다양한 다른 수단들 및/또는 구조들을 용이하게 구상할 것이고, 이러한 변화들 및/또는 수정들 각각은 본 명세서에서 설명되는 본 발명의 실시예들의 범위 내에 있는 것으로 생각된다. 더 일반적으로, 관련 기술분야의 통상의 기술자는 본 명세서에서 설명되는 모든 파라미터들, 치수들, 물질들, 및 구성들이 예시적인 것으로 의미된다는 것 및 본 발명의 교시들이 이용되는 특정 응용 또는 응용들에 실제 파라미터들, 치수들, 물질들, 및/또는 구성들이 의존할 것이라는 것을 용이하게 이해할 것이다. 관련 기술분야의 통상의 기술자는 단지 일상적인 실험을 이용하여, 본 명세서에서 설명되는 특정한 본 발명의 실시예들에 대한 많은 균등물들을 인식하거나, 확인할 수 있을 것이다. 따라서, 전술한 실시예들이 예시로서만 제시된다는 점, 및 첨부된 청구항들 및 이에 대한 균등물들의 범위 내에서, 본 발명의 실시예들이 구체적으로 설명되고 청구되는 것과 달리 실시될 수 있다는 점이 이해되어야 한다. 본 개시내용의 본 발명의 실시예들은 본 명세서에서 설명되는 각각의 개별 특징, 시스템, 물품, 물질, 키트, 및/또는 방법에 관한 것이다. 게다가, 2개 이상의 이러한 특징, 시스템, 물품, 물질, 키트, 및/또는 방법의 임의의 조합은, 이러한 특징들, 시스템들, 물품들, 물질들, 키트들, 및/또는 방법들이 상호 불일치하지 않으면, 본 개시내용의 본 발명의 범위 내에 포함된다.
또한, 다양한 본 발명의 개념들은 하나 이상의 방법으로 구현될 수 있으며, 그 중 일 예가 제공되었다. 이러한 방법의 일부로서 수행되는 동작들은 임의의 적절한 방식으로 순서화될 수 있다. 따라서, 동작들이 예시된 것과 상이한 순서로 수행되는 실시예들이 구성될 수 있으며, 이것은 예시적 실시예들에서 순차적 동작들로 도시될지라도, 일부 동작들을 동시에 수행하는 것을 포함할 수 있다.
모든 정의들은 본 명세서에서 정의되고 사용된 바와 같이, 사전 정의들, 참조로 포함되는 문헌들 내의 정의들, 및/또는 정의된 용어들의 통상적 의미들을 통제하는 것으로 이해되어야 한다.
단수형은 본 명세서 및 청구항들에서 사용된 바와 같이, 반대로 명확히 표시되지 않는 한, "적어도 하나"를 의미하는 것으로 이해되어야 한다.
구 "및/또는"은 본 명세서 및 청구항들에 사용된 바와 같이, 그렇게 결합되는 요소들, 즉, 일부 경우들에서 연결적으로 존재하고 다른 경우들에서 분리적으로 존재하는 요소들 중 "어느 하나 또는 둘 다"를 의미하는 것으로 이해되어야 한다. "및/또는"과 함께 열거되는 복수의 요소, 즉, 그렇게 결합되는 요소들 중 "하나 이상"은 동일한 방식으로 해석되어야 한다. 다른 요소들은, 구체적으로 식별되는 이러한 요소들과 관련되든 안되든, "및/또는" 절에 의해 구체적으로 식별되는 요소들 이외에 임의로 존재할 수 있다. 따라서, 비제한 예로서, "A 및/또는 B"에 대한 언급은, "포함하는"과 같은 제약이 없는 언어와 함께 이용될 때, 일 실시예에서, A만(B 이외의 요소들을 임의로 포함함)을 지칭하고, 다른 실시예에서는, B만(A 이외의 요소들을 임의로 포함함)을 지칭하며, 또 다른 실시예에서는, A 및 B 둘 다(다른 요소들을 임의로 포함함)를 지칭하는 등등일 수 있다.
본 명세서 및 청구항들에서 사용된 바와 같이, "또는"은 위에서 정의된 바와 같이 "및/또는"과 동일한 의미를 갖는 것으로 이해되어야 한다. 예를 들어, 리스트에서 항목들을 분리할 때, "또는" 또는 "및/또는"은 적어도 하나에 포함되는 것으로, 즉 적어도 하나를 포함하는 것으로 해석되지만, 복수의 요소들 또는 요소들의 리스트, 및, 임의로, 추가적으로 열거되지 않은 항목들 중 하나보다 많은 것을 포함하는 것으로 또한 해석될 것이다. "중 하나만" 또는 "중 정확히 하나", 또는, 청구항들에서 사용될 때, "로 구성되는"과 같이, 반대로 명확히 표시되는 용어들만은 복수의 요소들 또는 요소들의 리스트 중 정확히 하나의 요소의 포함을 지칭할 것이다. 일반적으로, 본 명세서에 사용되는 바와 같은 용어 "또는"은 "어느 하나", "중 하나", "중 하나만", 또는 "중 정확히 하나"와 같은, 배타성의 용어들이 후행될 때 배타적 대안들(즉, "하나 또는 다른 것이지만 둘 다가 아님")을 표시하는 것으로서만 해석될 것이다. "로 본질적으로 구성되는"은 청구항들에서 사용될 때, 특허법의 분야에서 사용되는 바와 같이 그 통상적인 의미를 가질 것이다.
본 명세서 및 청구항들에서 사용된 바와 같이, 구 "적어도 하나"는 하나 이상의 요소의 리스트와 관련하여, 요소들의 리스트 내의 요소들 중 임의의 하나 이상으로부터 선택되는 적어도 하나의 요소를 의미하지만, 요소들의 리스트 내에 구체적으로 열거되는 각각의 및 모든 요소 중 적어도 하나를 반드시 포함하는 것은 아니고 요소들의 리스트 내의 요소들의 임의의 조합들을 배제하지 않는 것으로 이해되어야 한다. 이러한 정의는 또한 구체적으로 식별되는 이러한 요소들과 관련되든 안되든, 구 "적어도 하나"가 지칭하는 요소들의 리스트 내에서 구체적으로 식별되는 요소들 이외의 요소들이 임의로 존재할 수 있는 것을 허용한다. 따라서, 비제한 예로서, "A 및 B 중 적어도 하나"(또는, 등가적으로, "A 또는 B 중 적어도 하나", 또는, 등가적으로 "A 및/또는 B 중 적어도 하나")는 일 실시예에서, 어떠한 B도 존재하지 않는 하나보다 많은 것, 즉 A를 임의로 포함하는, 적어도 하나(및 B 이외의 요소들을 임의로 포함함)를 지칭하고, 다른 실시예에서는, 어떠한 A도 존재하지 않는 하나보다 많은 것, 즉 B를 임의로 포함하는, 적어도 하나(및 A 이외의 요소들을 임의로 포함함)를 지칭하며, 또 다른 실시예에서는, 하나보다 많은 것, 즉 A를 임의로 포함하는, 적어도 하나, 및 하나보다 많은 것, 즉 B를 임의로 포함하는, 적어도 하나(및 다른 요소들을 임의로 포함함)를 지칭하는 등등일 수 있다.
위의 명세서뿐만 아니라, 청구항들에서, "포함하는", "운반하는", "갖는", "수반하는", "유지하는", "구성되는" 등과 같은 모든 연결구들은 제약이 없도록, 즉, 포함하지만 이에 제한되지 않는다는 것을 의미하도록 이해되어야 한다. 연결구들 "구성되는" 및 "본질적으로 구성되는"만은 특허 심사 절차들의 미국 특허청 매뉴얼, 섹션 2111.03에 제시된 바와 같이, 폐쇄 또는 반폐쇄 연결구들 각각일 것이다.

Claims (24)

  1. 곡선형 초점면 어레이(FPA)를 제조하는 방법으로서,
    2차원(2D) 물질을 포함하고 제1 기판 상에 배치되는 방출 층 상에 반도체를 포함하는 에피택셜 층을 형성하는 단계;
    상기 에피택셜 층 상에 금속 층을 형성하는 단계;
    상기 에피택셜 층 및 상기 금속 층을 엘라스토머를 포함하는 제2 기판에 전사하는 단계;
    상기 에피택셜 층으로부터 복수의 광검출기를 제조하는 단계; 및
    상기 곡선형 FPA를 형성하도록 상기 제2 기판을 구부리는 단계
    를 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  2. 제1항에 있어서,
    상기 반도체는 규소, InP 또는 GaAs 중 적어도 하나를 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  3. 제1항에 있어서,
    상기 제1 기판은 상기 반도체를 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  4. 제1항에 있어서,
    상기 2D 물질은 그래핀을 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  5. 제1항에 있어서,
    상기 에피택셜 층을 형성하는 단계는 상기 에피택셜 층에 p-n 접합을 형성하는 단계를 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  6. 제1항에 있어서,
    상기 에피택셜 층을 형성하는 단계는 상기 에피택셜 층에 이종구조를 형성하는 단계를 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  7. 제1항에 있어서,
    제3 기판 상에 상기 방출 층을 형성하는 단계; 및
    상기 제3 기판으로부터 상기 제1 기판으로 상기 방출 층을 전사하는 단계
    를 더 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  8. 제7항에 있어서,
    상기 제3 기판은 탄화규소를 포함하고, 상기 2D 물질은 단결정질 그래핀을 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  9. 제7항에 있어서,
    상기 제3 기판은 구리를 포함하고, 상기 2D 물질은 다결정질 그래핀을 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  10. 제1항에 있어서,
    상기 에피택셜 층을 전사하는 단계는,
    상기 에피택셜 층 상에 금속 스트레서를 형성하는 단계;
    상기 금속 스트레서 상에 가요성 테이프를 배치하는 단계; 및
    상기 가요성 테이프를 이용하여 상기 에피택셜 층 및 상기 금속 스트레서를 상기 방출 층으로부터 풀링하는 단계
    를 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  11. 제1항에 있어서,
    상기 제2 기판을 구부리는 단계는 상기 제2 기판을 실질적으로 10㎝ 이하의 곡률 반경을 갖는 원호로 형성하는 단계를 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  12. 제1항에 있어서,
    상기 에피택셜 층 및 상기 금속 층을 상기 제2 기판에 전사한 후에, 상기 방출 층 상에 다른 에피택셜 층을 형성하는 단계를 더 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  13. 곡선형 초점면 어레이(FPA)를 제조하는 방법으로서,
    기판에 복수의 캐비티를 형성하는 단계 - 상기 복수의 캐비티 내의 각각의 캐비티는 대응하는 곡선형 내측 표면을 가짐 -;
    상기 복수의 캐비티 내의 각각의 캐비티의 상기 곡선형 내측 표면 상에 방출 층을 등각으로 배치하는 단계;
    각각의 방출 층과 등각 접촉하는 반도체를 포함하는 에피택셜 층을 형성하는 단계;
    상기 에피택셜 층 상에 핸들 층을 형성하는 단계;
    상기 핸들 층을 이용하여 상기 방출 층으로부터 상기 에피택셜 층을 방출하는 단계; 및
    상기 곡선형 FPA를 형성하도록 상기 핸들 층을 구부리는 단계
    를 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  14. 제13항에 있어서,
    상기 기판은 GaN, Si, GaAs, InP 또는 Ge 중 적어도 하나를 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  15. 제13항에 있어서,
    상기 곡선형 내측 표면은 구형 표면 또는 포물면 표면의 적어도 일부를 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  16. 제13항에 있어서,
    상기 복수의 캐비티 내의 각각의 캐비티는 약 10㎛ 내지 약 1㎜의 직경을 갖는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  17. 제13항에 있어서,
    상기 방출 층을 등각으로 배치하는 단계는 각각의 캐비티의 상기 곡선형 내측 표면 상에서 그래핀 층을 성장시키는 단계를 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  18. 제13항에 있어서,
    상기 방출 층을 등각으로 배치하는 단계는 다른 기판으로부터 그래핀 층을 전사하는 단계 및 각각의 캐비티의 상기 곡선형 내측 표면 상에 상기 그래핀 층을 배치하는 단계를 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  19. 제13항에 있어서,
    상기 핸들 층을 형성하는 단계는 중합체 또는 금속으로 상기 복수의 캐비티를 실질적으로 채우는 단계를 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  20. 제19항에 있어서,
    상기 핸들 층 상에 방출 테이프 층을 형성하는 단계를 더 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  21. 제13항에 있어서,
    상기 에피택셜 층을 형성하는 단계는 상기 에피택셜 층에 p-n 접합을 형성하는 단계를 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  22. 제13항에 있어서,
    상기 에피택셜 층을 형성하는 단계는 상기 에피택셜 층에 이종구조를 형성하는 단계를 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  23. 제13항에 있어서,
    상기 핸들 층을 구부리는 단계는 상기 핸들 층을 실질적으로 10㎝ 이하의 곡률 반경을 갖는 원호로 형성하는 단계를 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
  24. 곡선형 초점면 어레이(FPA)를 제조하는 방법으로서,
    기판에 복수의 캐비티를 형성하는 단계 - 상기 복수의 캐비티 내의 각각의 캐비티는 대응하는 곡선형 내측 표면 및 약 10㎛ 내지 약 1㎜의 직경을 가짐 -;
    상기 복수의 캐비티 내의 각각의 캐비티의 상기 곡선형 내측 표면 상에 그래핀 층을 등각으로 배치하는 단계;
    각각의 그래핀 층과 등각 접촉하는 p-n 접합을 포함하는 에피택셜 층을 형성하는 단계;
    상기 에피택셜 층 상에 핸들 층을 형성하는 단계;
    상기 핸들 층을 이용하여 방출 층으로부터 상기 에피택셜 층을 방출하는 단계; 및
    상기 곡선형 FPA를 형성하도록 상기 핸들 층을 실질적으로 10㎝ 이하의 곡률 반경을 갖는 원호로 형성하는 단계
    를 포함하는, 곡선형 초점면 어레이(FPA)를 제조하는 방법.
KR1020197027588A 2017-02-24 2018-02-23 곡선형 초점면 어레이를 위한 장치 및 방법들 KR20190118189A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762463270P 2017-02-24 2017-02-24
US62/463,270 2017-02-24
PCT/US2018/019393 WO2018156877A1 (en) 2017-02-24 2018-02-23 Apparatus and methods for curved focal plane array

Publications (1)

Publication Number Publication Date
KR20190118189A true KR20190118189A (ko) 2019-10-17

Family

ID=63254399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197027588A KR20190118189A (ko) 2017-02-24 2018-02-23 곡선형 초점면 어레이를 위한 장치 및 방법들

Country Status (4)

Country Link
US (1) US11063073B2 (ko)
JP (1) JP2020515052A (ko)
KR (1) KR20190118189A (ko)
WO (1) WO2018156877A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140552A (zh) 2015-09-08 2018-06-08 麻省理工学院 基于石墨烯的层转移的***和方法
WO2018089444A1 (en) 2016-11-08 2018-05-17 Massachusetts Institute Of Technology Systems and methods of dislocation filtering for layer transfer
WO2020041650A1 (en) 2018-08-23 2020-02-27 Massachusetts Institute Of Technology Atomic precision control of wafer-scale two-dimensional materials
US11581355B2 (en) 2019-10-18 2023-02-14 Teledyne Scientific & Imaging, Llc Fully reticulated detectors for curved focal plane arrays
GB2588853B (en) * 2019-10-18 2022-08-31 Teledyne Scient & Imaging Llc Fully reticulated detectors for curved focal plane arrays
US11916156B2 (en) 2020-04-09 2024-02-27 The Hong Kong University Of Science And Technology Method and system for optical detection using a biomimetic electrochemical eye

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236947A (en) * 1979-05-21 1980-12-02 General Electric Company Fabrication of grown-in p-n junctions using liquid phase epitaxial growth of silicon
EP0192280A3 (en) 1980-04-10 1986-09-10 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
GB8912498D0 (en) 1989-05-31 1989-07-19 De Beers Ind Diamond Diamond growth
US5264071A (en) 1990-06-13 1993-11-23 General Electric Company Free standing diamond sheet and method and apparatus for making same
US5308661A (en) 1993-03-03 1994-05-03 The Regents Of The University Of California Pretreatment process for forming a smooth surface diamond film on a carbon-coated substrate
US5527559A (en) 1994-07-18 1996-06-18 Saint Gobain/Norton Industrial Ceramics Corp. Method of depositing a diamond film on a graphite substrate
US5641381A (en) 1995-03-27 1997-06-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Preferentially etched epitaxial liftoff of InP material
US5792254A (en) 1996-06-12 1998-08-11 Saint-Gobain/Norton Industrial Ceramics Corp. Production of diamond film
US6566256B1 (en) * 1999-04-16 2003-05-20 Gbl Technologies, Inc. Dual process semiconductor heterostructures and methods
US7786421B2 (en) 2003-09-12 2010-08-31 California Institute Of Technology Solid-state curved focal plane arrays
WO2006015185A2 (en) 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
US7755079B2 (en) 2007-08-17 2010-07-13 Sandia Corporation Strained-layer superlattice focal plane array having a planar structure
DE502007005577D1 (de) 2007-12-21 2010-12-16 Condias Gmbh Verfahren zur Aufbringung einer Diamantschicht auf ein Graphitsubstrat
US8193078B2 (en) 2008-10-28 2012-06-05 Athenaeum, Llc Method of integrating epitaxial film onto assembly substrate
TWI520206B (zh) 2008-11-19 2016-02-01 新加坡科技研究局 至少部分分離磊晶層的方法
US8629353B2 (en) * 2009-03-05 2014-01-14 The Board Of Trustees Of The Leland Stanford Junior University Apparatus and method using patterned array with separated islands
JP5070247B2 (ja) 2009-06-23 2012-11-07 株式会社沖データ 半導体装置の製造方法、及び半導体装置
KR101758649B1 (ko) 2010-03-31 2017-07-18 삼성전자주식회사 게르마늄층을 이용한 그래핀 제조방법
US8933436B2 (en) 2010-10-13 2015-01-13 The Regents Of The University Of Michigan Ordered organic-organic multilayer growth
US20120141799A1 (en) 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
WO2013003522A2 (en) * 2011-06-28 2013-01-03 Saint-Gobain Ceramics & Plastics, Inc. Semiconductor substrate and method of forming
US9065010B2 (en) * 2011-06-28 2015-06-23 Universal Display Corporation Non-planar inorganic optoelectronic device fabrication
US8367556B1 (en) 2011-12-01 2013-02-05 International Business Machines Corporation Use of an organic planarizing mask for cutting a plurality of gate lines
JP5829508B2 (ja) 2011-12-16 2015-12-09 株式会社豊田自動織機 ＳｉＣ結晶の結晶成長方法およびＳｉＣ結晶基板
US8906772B2 (en) 2012-04-16 2014-12-09 Uchicago Argonne, Llc Graphene layer formation at low substrate temperature on a metal and carbon based substrate
CN103374751B (zh) 2012-04-25 2016-06-15 清华大学 具有微构造的外延结构体的制备方法
CN103378237B (zh) 2012-04-25 2016-04-13 清华大学 外延结构
US8936961B2 (en) * 2012-05-26 2015-01-20 International Business Machines Corporation Removal of stressor layer from a spalled layer and method of making a bifacial solar cell using the same
EP2679540A1 (en) 2012-06-29 2014-01-01 Graphenea, S.A. Method of manufacturing a graphene monolayer on insulating substrates
US8916451B2 (en) 2013-02-05 2014-12-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
US9096050B2 (en) 2013-04-02 2015-08-04 International Business Machines Corporation Wafer scale epitaxial graphene transfer
US9337274B2 (en) * 2013-05-15 2016-05-10 Globalfoundries Inc. Formation of large scale single crystalline graphene
US9601579B2 (en) * 2013-05-24 2017-03-21 The University Of North Carolina At Charlotte Growth of semiconductors on hetero-substrates using graphene as an interfacial layer
JP2014237570A (ja) 2013-06-10 2014-12-18 日本電信電話株式会社 窒化物半導体基板の製造方法
US9574287B2 (en) 2013-09-26 2017-02-21 Globalfoundries Inc. Gallium nitride material and device deposition on graphene terminated wafer and method of forming the same
US9284640B2 (en) * 2013-11-01 2016-03-15 Advanced Graphene Products Sp. Z.O.O. Method of producing graphene from liquid metal
US9397237B2 (en) * 2013-12-12 2016-07-19 Raytheon Company Broadband graphene-based optical limiter for the protection of backside illuminated CMOS detectors
WO2015156871A2 (en) 2014-01-15 2015-10-15 Forrest Stephen R Forrest Non-destructive wafer recycling for epitaxial lift-off thin-film device using a superlattice epitaxial layer
TWI660520B (zh) * 2014-01-15 2019-05-21 美國密西根州立大學 經由印刷方法整合磊晶剝離太陽能電池與小型拋物線集光器陣列
WO2016058037A1 (en) 2014-10-15 2016-04-21 The University Of Melbourne Method of fabricating a diamond membrane
US9530643B2 (en) 2015-03-12 2016-12-27 International Business Machines Corporation Selective epitaxy using epitaxy-prevention layers
US10494713B2 (en) 2015-04-16 2019-12-03 Ii-Vi Incorporated Method of forming an optically-finished thin diamond film, diamond substrate, or diamond window of high aspect ratio
DE102015111453B4 (de) 2015-07-15 2022-03-10 Infineon Technologies Ag Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
CN108140552A (zh) 2015-09-08 2018-06-08 麻省理工学院 基于石墨烯的层转移的***和方法
US10032812B2 (en) * 2016-01-06 2018-07-24 The Regents Of The University Of Michigan Fabrication of photodiode array on spherical platform for 4-PI detection awareness
WO2017222796A2 (en) 2016-06-03 2017-12-28 Massachusetts Institute Of Technology Systems and methods for fabricating single-crystalline diamond membranes
KR20190085006A (ko) 2016-11-08 2019-07-17 메사추세츠 인스티튜트 오브 테크놀로지 얼굴 치료 및 변형 감지의 시스템들 및 방법들
WO2018089444A1 (en) 2016-11-08 2018-05-17 Massachusetts Institute Of Technology Systems and methods of dislocation filtering for layer transfer
JP2020508582A (ja) 2017-02-24 2020-03-19 マサチューセッツ インスティテュート オブ テクノロジー 垂直に積層された多色発光ダイオード（ｌｅｄ）ディスプレイのための方法および装置
WO2018195152A1 (en) 2017-04-18 2018-10-25 Massachusetts Institute Of Technology Systems and methods for fabricating semiconductor devices via remote epitaxy
WO2018195412A1 (en) 2017-04-21 2018-10-25 Massachusetts Institute Of Technology Systems and methods for fabricating photovoltaic devices via remote epitaxy
US20200286786A1 (en) 2017-11-14 2020-09-10 Massachusetts Institute Of Technology Epitaxial growth and transfer via patterned two-dimensional (2d) layers

Also Published As

Publication number Publication date
US20190386044A1 (en) 2019-12-19
JP2020515052A (ja) 2020-05-21
WO2018156877A1 (en) 2018-08-30
US11063073B2 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
US11063073B2 (en) Apparatus and methods for curved focal plane array
JP6570009B2 (ja) 印刷法によるエピタキシャルリフトオフ太陽電池の小型放物面型集光器との統合
US10243018B2 (en) Non-planar inorganic optoelectronic devices
US9419158B2 (en) Solar cell and method for manufacturing same
KR20180053640A (ko) 그라파이트 기판상에서 성장한 나노와이어 또는 나노피라미드
US20200135962A1 (en) Systems and methods for fabricating photovoltaic devices via remote epitaxy
US20200043790A1 (en) Systems and methods for fabricating semiconductor devices via remote epitaxy
US10388814B2 (en) III-V solar cell structure with multi-layer back surface field
US9324888B2 (en) Solar cell and method for manufacturing same
EP3241246A1 (fr) Procédé de fabrication de nanofils ou de microfils semiconducteurs a pieds isoles
US8609456B2 (en) Method for fabricating semiconductor layer having textured surface and method for fabricating solar cell
CN110444628B (zh) 红外探测器及其制作方法
US20060260676A1 (en) Photodetector
JP2012119567A (ja) 半導体ウエハの製造方法、半導体装置の製造方法およびセンサアレイの製造方法
US8895347B2 (en) Method for fabricating semiconductor layer having textured surface and method for fabricating solar cell
Zagarzusem et al. Ge 1− x Sn x/Ge heterostructure infrared photodetector
Tchernycheva et al. Nitride nanowire light emitting diodes
Yoo et al. Silicon epitaxy in nanoscale for photovoltaic applications
CN109216485A (zh) 红外探测器及其制备方法