KR20190112143A - 플렉시블 이더넷에서 데이터를 전송하는 방법 및 디바이스 - Google Patents

플렉시블 이더넷에서 데이터를 전송하는 방법 및 디바이스 Download PDF

Info

Publication number
KR20190112143A
KR20190112143A KR1020197026516A KR20197026516A KR20190112143A KR 20190112143 A KR20190112143 A KR 20190112143A KR 1020197026516 A KR1020197026516 A KR 1020197026516A KR 20197026516 A KR20197026516 A KR 20197026516A KR 20190112143 A KR20190112143 A KR 20190112143A
Authority
KR
South Korea
Prior art keywords
timeslot
flexe
client
flexe device
timeslots
Prior art date
Application number
KR1020197026516A
Other languages
English (en)
Other versions
KR102258632B1 (ko
Inventor
커 장
웨이 쉐
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Priority to KR1020217015820A priority Critical patent/KR102519513B1/ko
Publication of KR20190112143A publication Critical patent/KR20190112143A/ko
Application granted granted Critical
Publication of KR102258632B1 publication Critical patent/KR102258632B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1652—Optical Transport Network [OTN]
    • H04J3/1658—Optical Transport Network [OTN] carrying packets or ATM cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/1607—Details of the supervisory signal
    • H04L1/1614—Details of the supervisory signal using bitmaps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/10—Streamlined, light-weight or high-speed protocols, e.g. express transfer protocol [XTP] or byte stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14—Multichannel or multilink protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0073—Services, e.g. multimedia, GOS, QOS
    • H04J2203/0082—Interaction of SDH with non-ATM protocols
    • H04J2203/0085—Support of Ethernet
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors
    • H04L43/0847—Transmission error
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/16—Threshold monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Communication Control (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 출원은 플렉시블 이더넷(flexible Ethernet, FlexE)에서 데이터를 전송하는 방법 및 디바이스를 제공한다. FlexE에서 데이터를 전송하는 방법에서, 제1 FlexE 디바이스는 제1 클라이언트 캘린더에 따라, 제2 FlexE 디바이스에 의해 송신된 데이터를 수신하고; 데이터의 에러 데이터 블록에 기반하여 제1 시간슬롯이 손상된 것으로 결정하며; 제2 FlexE 디바이스에 송신될 오버헤드 프레임에 시간슬롯 손상 통지를 추가하고; 제2 FlexE 디바이스에 의해 송신된 제2 클라이언트 캘린더를 수신하고; 그리고 제2 클라이언트 캘린더를 사용하여, 제2 FlexE 디바이스에 의해 송신된 데이터를 수신한다. 본 출원에서 제공되는 솔루션에 따르면, 수신단 FlexE 디바이스는 시간슬롯 손상 상태를 송신단 FlexE 디바이스에 통지할 수 있으므로, 송신단 FlexE 디바이스는 적시에 송신 시간슬롯을 조정할 수 있으며, 이에 따라 데이터 전송에 대한 시간슬롯 손상의 영향을 감소시킬 수 있다.

Description

플렉시블 이더넷에서 데이터를 전송하는 방법 및 디바이스
본 출원은 2017년 2월 16일에 중국 특허청에 출원되고 발명의 명칭이 "플렉시블 이더넷에서 데이터를 전송하는 방법 및 디바이스"인 중국 특허 출원 번호 제201710084715.3호에 대한 우선권을 주장하는 바이며, 상기 문헌의 내용은 그 전체로서 원용에 의해 본 명세서에 포함된다.
본 출원은 통신 분야에 관한 것으로, 더욱 상세하게 말하자면 플렉시블 이더넷(Flex Ethernet, FlexE)에서 데이터를 전송(transmit)하는 방법 및 디바이스에 관한 것이다.
심(shim) 계층은 광 인터네트워킹 포럼(Optical Internetworking Forum, OIF)에 의해 발행된 플렉스 이더넷 구현 계약(Flex Ethernet implementation agreement)에서 미디어 액세스 제어(Media Access Control, MAC) 계층과 물리 계층 사이에 정의된다. FlexE 기반 포워딩 동안, 송신단 FlexE 디바이스는 FlexE 클라이언트(client)에 대응하는 시간슬롯을 사용하여 FlexE 클라이언트의 패킷을 수신단 FlexE 디바이스로 송신(send)한다. FlexE 클라이언트는 MAC 데이터 레이트(rate)를 기반으로 하는 이더넷 스트림이다. MAC 데이터 레이트는 이더넷 물리 계층 레이트와 같거나 같지 않을 수 있다. 수신단 FlexE 디바이스는 FlexE 클라이언트에 대응하는 시간슬롯에서 송신단 FlexE 디바이스에 의해 송신된 데이터를 획득하여 패킷을 복원한다.
패킷을 송신하기 위해 송신단 FlexE 디바이스에 의해 사용된 하드웨어가 부분적으로 손상된 경우, 예를 들어, FlexE 디바이스는 복수의 시간슬롯에 대응하는 복수의 병렬 처리 컴포넌트를 포함하고, 복수의 병렬 처리 컴포넌트 중 하나가 손상되고, 손상된 처리 컴포넌트에 대응하는 시간슬롯에서 송신단 FlexE 디바이스에 의해 송신된 패킷에서 에러(error)가 발생한다. 시간슬롯의 패킷에서 에러가 계속 발생하면 시간슬롯이 손상된 것으로 간주될 수 있다. 패킷을 복원한 후, 수신단 FlexE 디바이스는 에러 검사(error checking)를 통해 에러 패킷을 찾아서 패킷을 폐기하거나, 패킷에 대해 에러 정정을 수행할 수 있다. 그러나 송신단 FlexE 디바이스는 시간슬롯이 손상되었는지를 검출할 수 없고, 손상된 시간슬롯을 계속 사용하여 패킷을 송신하여 패킷 전송에 영향을 미친다.
본 출원은 FlexE에서의 데이터 전송 중 시간슬롯 손상의 영향을 감소시키는 데 도움이 되는, FlexE에서 데이터를 전송하는 방법과 디바이스를 제공한다.
제1 측면에 따르면, FlexE에서 데이터를 전송하는(transmitting) 방법이 제공되며, 상기 방법은
제1 FlexE 디바이스가, 복수의 데이터 블록을 포함하면서 또한 제2 FlexE 디바이스에 의해 송신된 데이터를, 제1 클라이언트 캘린더에 따라 수신하는 단계 - 제1 클라이언트 캘린더는 클라이언트와 제1 시간슬롯 세트 사이의 대응 관계(correspondence)를 지시함(indicate) -;
제1 FlexE 디바이스가, 복수의 데이터 블록에서의 에러 데이터 블록에 기반하여, 제1 시간슬롯이 손상된 것으로 결정하는 단계 - 제1 시간슬롯 세트는 제1 시간슬롯을 포함함 -;
제1 FlexE 디바이스가, 제2 FlexE 디바이스에 송신될 오버헤드 프레임에 시간슬롯 손상(damage) 통지를 추가하는 단계 - 시간슬롯 손상 통지는 제1 시간슬롯이 손상되었음을 지시함;
제1 FlexE 디바이스가, 제2 FlexE 디바이스에 의해 송신된 제2 클라이언트 캘린더를 수신하는 단계 - 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시하고, 제2 시간슬롯 세트는 제1 시간슬롯 세트에서 제1 시간슬롯 이외의 시간슬롯을 포함함 -; 및
제1 FlexE 디바이스가, 제2 FlexE 디바이스에 의해 송신된 데이터를 제2 클라이언트 캘린더를 사용하여 수신하는 단계를 포함한다.
전술한 솔루션에 따르면, 수신단 FlexE 디바이스는 시간슬롯 손상 상태를 송신단 FlexE 디바이스에 통지할 수 있으므로, 송신단 FlexE 디바이스는 적시에 전송 시간슬롯을 조정할 수 있으며, 이에 따라 데이터 전송에 대한 시간슬롯 손상의 영향을 감소시킬 수 있다.
선택적으로, 제2 시간슬롯 세트는 제1 시간슬롯 세트에 없는 대체 시간슬롯을 더 포함한다. 손상된 시간슬롯을 대체 시간슬롯으로 교체하면 충분한 전송 시간슬롯을 제공하는 것에 도움을 주며, 이에 따라 데이터 전송에 대한 시간슬롯 손상의 영향을 더욱 감소시킨다.
선택적으로, 제1 FlexE 디바이스가 에러 데이터 블록에 기반하여, 제1 시간슬롯이 손상된 것으로 결정하는 것은, 제1 시간슬롯에 대응하는 에러 데이터 블록의 수량이 조건을 만족하면, 제1 FlexE 디바이스가 제1 시간슬롯이 손상된 것으로 결정하는 것을 포함한다. 시간슬롯 손상을 결정하기 위한 조건을 설정하는 것은 가끔의 전송 에러(occasional transmission error)를 걸러내고 데이터 전송 방법의 적용성을 향상시킬 수 있다.
제2 측면에 따르면 FlexE에서 데이터를 전송하는 방법이 제공되며, 상기 방법은,
제1 FlexE 디바이스가, 복수의 데이터 블록을 포함하는 데이터를 제1 클라이언트 캘린더에 따라 제2 FlexE 디바이스에 송신하는(sending) 단계 - 제1 클라이언트 캘린더는 클라이언트와 제1 시간슬롯 세트 사이의 대응 관계를 지시함-;
제1 FlexE 디바이스가, 제2 FlexE 디바이스에 의해 송신된 오버헤드 프레임에서 시간슬롯 손상 통지를 수신하는 단계 - 시간슬롯 손상 통지는 제1 시간슬롯 세트의 제1 시간슬롯이 손상되었음을 지시함-;
제1 FlexE 디바이스가, 제2 클라이언트 캘린더를 제2 FlexE 디바이스에 송신하는 단계 - 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시하고, 제2 시간슬롯 세트는 제1 시간슬롯 세트에서 제1 시간슬롯 이외의 시간슬롯을 포함함 -; 및
제1 FlexE 디바이스가, 제2 클라이언트 캘린더를 사용하여 데이터를 제2 FlexE 디바이스에 송신하는 단계를 포함한다.
선택적으로, 상기 제2 시간슬롯 세트는 제1 시간슬롯 세트에 없는 대체 시간슬롯을 더 포함한다.
제2 측면의 솔루션은 제1 측면에 기술된 내용에서 동일한 수단을 사용하는 대응하는 솔루션과 동일한 기술적 효과를 갖는다.
제3 측면에 따르면, 미디어 액세스 컨트롤러, FlexE 심(shim) 회로, 및 물리 계층 트랜시버를 포함하는 FlexE 디바이스가 제공되고,
상기 FlexE 심 회로는, 제1 클라이언트 캘린더에 따라 물리 계층 트랜시버를 사용하여, 복수의 데이터 블록을 포함하면서 또한 다른 FlexE 디바이스에 의해 송신된 데이터를 수신하고, 미디어 액세스 컨트롤러에 의해 결정된 복수의 데이터 블록에서의 에러 데이터 블록에 기반하여 제1 시간슬롯이 손상된 것으로 결정하며, 물리 계층 트랜시버를 사용하여 시간슬롯 손상 통지를 포함하는 오버헤드를 다른 FlexE 디바이스에 송신하도록 구성되고, 제1 클라이언트 캘린더는 클라이언트와 제1 시간슬롯 세트 사이의 대응 관계를 지시하며, 제1 시간슬롯 세트는 제1 시간슬롯을 포함하고, 시간슬롯 손상 통지는 제1 시간슬롯이 손상되었음을 지시하며, 그리고,
상기 FlexE 심 회로는 추가로, 물리 계층 트랜시버를 사용하여, 다른 FlexE 디바이스에 의해 송신된 제2 클라이언트 캘린더를 수신하고, 제2 클라이언트 캘린더를 사용하고 물리 계층 트랜시버를 사용하여, 다른 FlexE 디바이스에 의해 송신된 데이터를 수신하도록 구성되며, 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시하고, 제2 시간슬롯 세트는 제1 시간슬롯 세트에서 제1 시간슬롯 이외의 시간슬롯을 포함한다.
선택적으로, 상기 제2 시간슬롯 세트는 제1 시간슬롯 세트에 없는 대체 시간슬롯을 더 포함한다.
선택적으로, 상기 FlexE 심 회로가, 미디어 액세스 컨트롤러에 의해 결정된 복수의 데이터 블록에서의 에러 데이터 블록에 기반하여, 제1 시간슬롯이 손상된 것으로 결정하는 것은, 제1 시간슬롯에 대응하는 에러 데이터 블록의 수량이 조건을 만족하면, FlexE 심 회로가 제1 시간슬롯이 손상된 것으로 결정하는 것을 포한다.
제3 측면의 솔루션은 제1 측면에 기술된 내용에서 동일한 수단을 사용하는 대응하는 솔루션과 동일한 기술적 효과를 갖는다.
제4 측면에 따르면 FlexE 심 회로 및 물리 계층 트랜시버를 포함하는 FlexE 디바이스가 제공되고,
상기 FlexE 심 회로는, 물리 계층 트랜시버를 사용하여 제1 클라이언트 캘린더에 따라, 복수의 데이터 블록을 포함하는 데이터를 다른 FlexE 디바이스에 송신하도록 구성되고, 제1 클라이언트 캘린더는 클라이언트와 제1 시간슬롯 세트 사이의 대응 관계를 지시하며;
상기 FlexE 심 회로는 추가로, 물리 계층 트랜시버를 사용하여, 다른 FlexE 디바이스에 의해 송신된 오버헤드 프레임에서 시간슬롯 손상 통지를 수신하도록 구성되며, 시간슬롯 손상 통지는 제1 시간슬롯 세트의 제1 시간슬롯이 손상되었음을 지시하고;
상기 FlexE 심 회로는 추가로, 물리 계층 트랜시버를 사용하여 제2 클라이언트 캘린더를 다른 FlexE 디바이스에 송신하도록 구성되고, 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시하고, 제2 시간슬롯 세트는 제1 시간슬롯 세트에서 제1 시간슬롯 이외의 시간슬롯을 포함하며; 그리고
상기 FlexE 심 회로는 추가로, 제2 클라이언트 캘린더를 사용하고 물리 계층 트랜시버를 사용하여 데이터를 다른 FlexE 디바이스에 송신하도록 구성된다.
선택적으로, 상기 제2 시간슬롯 세트는 제1 시간슬롯 세트에 없는 대체 시간슬롯을 더 포함한다. 제4 측면의 솔루션은 제1 측면에 기술된 내용에서 동일한 수단을 사용하는 대응하는 솔루션과 동일한 기술적 효과를 갖는다.
제5 측면에 따르면 수신 유닛, 결정 유닛, 및 송신 유닛을 포함하는 FlexE 디바이스가 제공되고,
상기 수신 유닛은, 복수의 데이터 블록을 포함하고 다른 FlexE 디바이스에 의해 송신된 데이터를, 제1 클라이언트 캘린더에 따라 수신하도록 구성되고, 제1 클라이언트 캘린더는 클라이언트와 제1 시간슬롯 세트 사이의 대응 관계를 지시하며;
상기 결정 유닛은, 복수의 데이터 블록에서의 에러 데이터 블록에 기반하여, 제1 시간슬롯이 손상된 것으로 결정하도록 구성되고, 제1 시간슬롯 세트는 제1 시간슬롯을 포함하며;
상기 송신 유닛은 다른 FlexE 디바이스에 송신될 오버헤드에 시간슬롯 손상 통지를 추가하도록 구성되고, 시간슬롯 손상 통지는 제1 시간슬롯이 손상되었음을 지시하며; 그리고,
상기 수신 유닛은 추가로, 다른 FlexE 디바이스에 의해 송신된 제2 클라이언트 캘린더를 수신하고 - 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시하고, 제2 시간슬롯 세트는 제1 시간슬롯 세트에서 제1 시간슬롯 이외의 시간슬롯을 포함함 -, 제2 클라이언트 캘린더를 사용하여, 다른 FlexE 디바이스에 의해 송신된 데이터를 수신하도록 구성된다.
선택적으로, 상기 제2 시간슬롯 세트는 제1 시간슬롯 세트에 없는 대체 시간슬롯을 더 포함한다.
선택적으로, 상기 결정 유닛이, 에러 데이터 블록에 기반하여, 제1 시간슬롯이 손상된 것으로 결정하는 것은, 제1 시간슬롯에 대응하는 에러 데이터 블록의 수량이 조건을 만족하면, 결정 유닛이 제1 시간슬롯이 손상된 것으로 결정하는 것을 포함한다.
제5 측면의 솔루션은 제1 측면에 기술된 내용에서 동일한 수단을 사용하는 대응하는 솔루션과 동일한 기술적 효과를 갖는다.
제6 측면에 따르면 송신 유닛 및 수신 유닛을 포함하는 FlexE 디바이스가 제공되고,
상기 송신 유닛은, 복수의 데이터 블록을 포함하는 데이터를 제1 클라이언트 캘린더에 따라 다른 FlexE 디바이스에 송신하도록 구성되고, 제1 클라이언트 캘린더는 클라이언트와 제1 시간슬롯 세트 사이의 대응 관계를 지시하며;
상기 수신 유닛은, 다른 FlexE 디바이스에 의해 송신된 오버헤드 프레임에서 시간슬롯 손상 통지를 수신하도록 구성되고, 시간슬롯 손상 통지는 제1 시간슬롯 세트의 제1 시간슬롯이 손상되었음을 지시하며; 그리고
상기 송신 유닛은 추가로, 제2 클라이언트 캘린더를 다른 FlexE 디바이스에 송신하고 - 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시하고, 제2 시간슬롯 세트는 제1 시간슬롯 세트에서 제1 시간슬롯 이외의 시간슬롯을 포함함 -, 제2 클라이언트 캘린더를 사용하여 데이터를 다른 FlexE 디바이스에 송신하도록 구성된다.
선택적으로, 상기 제2 시간슬롯 세트는 제1 시간슬롯 세트에 없는 대체 시간슬롯을 더 포함한다.
제6 측면의 솔루션은 제1 측면에 기술된 내용에서 동일한 수단을 사용하는 대응하는 솔루션과 동일한 기술적 효과를 갖는다.
도 1은 물리 계층 트랜시버를 사용하여 FlexE 디바이스에 의해 전달되는(transferred) 되는 데이터의 개략도이다.
도 2는 본 출원의 실시 예에 따른 FlexE에서 데이터를 전송하는 방법의 개략적인 흐름도이다.
도 3은 본 출원의 실시 예에 따른 FlexE 디바이스(300)의 구조도이다.
도 4는 본 출원의 실시 예에 따른 FlexE 디바이스(400)의 구조도이다.
도 5는 본 출원의 실시 예에 따른 FlexE 디바이스(500)의 구조도이다.
본 발명의 목적, 기술적 솔루션 및 이점을 보다 명확하게 하기 위해, 이하 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다.
본 출원의 실시 예에서 설명되는 애플리케이션 시나리오는 본 출원의 실시 예의 기술적 솔루션을 보다 명확하게 설명하기 위한 것이며, 본 출원의 실시 예에서 제공되는 기술적 솔루션에 대한 제한을 구성하지 않는다. 당업자는 본 출원의 실시 예에서 제공되는 기술적 솔루션이 네트워크 아키텍처가 발전하고 신규 애플리케이션 시나리오가 등장함에 따라 유사한 기술적 문제에도 적용 가능하다는 것을 알 수 있을 것이다.
FlexE에서의 데이터 전송은 시분할 다중화 메커니즘(time division multiplexing mechanism)을 기반으로 한다. 구체적으로, 초당 100기가비트(Gbit/s)의 전송 레이트를 갖는 물리 계층 트랜시버의 시간 도메인 자원은 20개의 시간슬롯으로 분할될 수 있고, 20개의 시간슬롯을 하나의 주기(period)로 사용하여 데이터가 송수신된다. 20개의 시간슬롯 각각에서, 물리 계층 트랜시버는 5Gbit/s의 레이트로 데이터를 송수신한다. 각각의 주기에서, FlexE 디바이스는 물리 계층 트랜시버를 사용하여 시간슬롯에서 데이터 블록을 송신하거나 물리 계층 트랜시버를 사용하여 시간슬롯에서 데이터 블록을 수신할 수 있다. 하나의 FlexE 클라이언트는 하나 이상의 시간슬롯에 대응한다. 물리 계층 트랜시버의 시간 도메인 자원에서 20개의 시간슬롯은 하나 이상의 FlexE 클라이언트에 대응할 수 있다. 다시 말하자면, 물리 계층 트랜시버의 시간 도메인 자원에서 20개의 시간슬롯은 단지 하나의 FlexE 클라이언트의 데이터를 송신 또는 수신하는데 사용될 수 있거나, 복수의 FlexE 클라이언트의 데이터를 송신 또는 수신하는데 사용될 수 있다. FlexE 클라이언트와 시간슬롯 사이의 대응관계(correspondence)는 클라이언트 캘린더(Client Calendar)라고 지칭된다. 송신단 FlexE 디바이스 A는 FlexE 클라이언트에 대응하는 시간슬롯에서 클라이언트 캘린더를 사용하여 FlexE 클라이언트의 데이터 블록을 수신단 FlexE 디바이스 B에 송신한다.
도 1은 물리 계층 트랜시버를 사용하여 FlexE 디바이스에 의해 전달되는 데이터의 개략도이다.
물리 계층 트랜시버를 사용하여 FlexE 디바이스에 의해 전달되는 데이터는 데이터 블록 및 오버헤드(overhead)를 포함한다. 본 출원에서, "x"는 곱셈 부호이다. 구체적으로, 도 1에 도시된 바와 같이, 20x1023 연속 데이터 블록마다 앞에 하나의 오버헤드가 있다. 오버헤드와 20x1023 연속 데이터 블록 사이에는 다른 데이터 블록이나 오버헤드가 없다. 8x32 20x1023 연속 데이터 블록을 송신한 후, FlexE 디바이스 A는 총 8x32 오버헤드를 송신한다. 8개의 오버헤드마다 하나의 FlexE 오버헤드 프레임(Overhead frame)을 형성한다. 32개의 FlexE 오버헤드 프레임은 하나의 FlexE 오버헤드 멀티 프레임(Overhead Multiframe)을 형성한다. FlexE 오버헤드 멀티 프레임의 처음 20개의 FlexE 오버헤드 프레임은 각각 하나의 시간슬롯에 대응하는 2개의 FlexE 클라이언트 지시(indication) 필드를 포함한다. 예를 들어, 제1 FlexE 오버헤드 프레임은 제1 시간슬롯에 대응하는 2개의 FlexE 클라이언트 지시 필드, 예를 들어, 제1 시간슬롯의 클라이언트 베어러(bearer) 캘린더 A 및 제1 시간슬롯의 클라이언트 베어러 캘린더 B를 포함한다. 제2 FlexE 오버헤드 프레임은 제2 시간슬롯에 대응하는 2개의 FlexE 클라이언트 지시 필드, 예를 들어, 제2 시간슬롯의 클라이언트 베어러 캘린더 A 및 제2 시간슬롯의 클라이언트 베어러 캘린더 B를 포함한다. 나머지는 유추하여 추론할 수 있다. FlexE 오버헤드 멀티 프레임이 완전히 송신되기 전에, FlexE 디바이스 A와 FlexE 디바이스 B가 동의한 클라이언트 캘린더는 변경되지 않는다. FlexE 디바이스는 제1 시간슬롯의 클라이언트 베어러 캘린더 B로부터의 클라이언트 베어러 캘린더 B를 제20 시간슬롯의 클라이언트 베어러 캘린더 B에 결합하여(combine) 클라이언트 캘린더 B를 획득한다. FlexE 디바이스는 제1 시간슬롯의 클라이언트 베어러 캘린더 B로부터의 클라이언트 베어러 캘린더 B를 제20 시간슬롯의 클라이언트 캘린더 B에 결합하여 클라이언트 캘린더 B를 획득한다. 수신단 FlexE 디바이스 B는 클라이언트 캘린더 A 또는 클라이언트 캘린더 B에 기반하여 동일한 FlexE 클라이언트로부터의 데이터 블록을 결합하여 FlexE 클라이언트의 원본 패킷(original packet)을 복원한다. FlexE 오버헤드 멀티 프레임은 다른 필드를 더 포함할 수 있다. FlexE 오버헤드 멀티 프레임에서 각각의 필드의 구체적인 콘텐츠는 Flex 이더넷 구현 계약 1.0(Flex Ethernet Implementation Agreement 1.0)의 설명을 참조한다.
전술한 20x1023 데이터 블록들 각각은 64비트/66비트(64b/66b) 라인 인코딩된 데이터 블록일 수 있다. 본 출원에서 데이터 블록은 인코딩된 데이터 블록이다. 예를 들어, 데이터 블록은 물리 코딩 서브 계층(physical coding sublayer, PCS) 회로를 사용하여 인코딩된 데이터 블록일 수 있다.
하나의 FlexE 오버헤드 프레임을 형성하는 8개의 오버헤드 각각은 66비트 블록이다. 플렉시블 이더넷 구현 계약 1.0에 설명된 바와 같이, 8개의 오버헤드는 예를 들어 제2 오버헤드의 제20 비트 내지 제66 비트 및 제3 오버헤드의 제38 비트 내지 제50 비트로 사용될 수 있는 예약된 비트(reserved bit)를 포함한다.
시간슬롯 손상 통지(timeslot damage notification)는 본 출원의 본 실시 예에서 FlexE 오버헤드 프레임의 예약된 비트를 사용하여 전달된다. 수신단 FlexE 디바이스는 수신된 데이터 블록이 에러 데이터 블록을 포함하는 경우에 기반하여 손상된 시간슬롯을 결정하고, 데이터 블록을 수신하기 위한 동일한 케이블의 반대 방향으로 시간슬롯 손상 통지를 송신단 FlexE 디바이스에 송신할 수 있다. 케이블은 예를 들어 2개의 반대 방향으로 데이터를 송신하기 위한 한 쌍의 라인을 포함한다.
이러한 방식으로, 수신단 FlexE 디바이스에 의해 송신된 시간슬롯 손상 통지에 의해 지시되는(indicated) 손상된 시간슬롯은 송신단 FlexE 디바이스의 손상된 시간슬롯에 대응한다. 송신단 FlexE 디바이스는 시간슬롯 손상 통지에 기반하여 데이터를 송신하는데 사용되는 시간슬롯을 조정할 수 있다. 예약된 비트는 예를 들어 제3 오버헤드의 제38 비트를 사용한다. 0의 값은 시간슬롯이 정상 상태임을 지시하고, 1의 값은 시간슬롯이 손상된 상태임을 지시한다.
도 2는 본 출원의 실시 예에 따른 FlexE에서 데이터를 전송하기 위한 방법의 개략적인 흐름도이다. 이 방법의 절차는 다음과 같다.
S201. FlexE 디바이스 A가 제1 클라이언트 캘린더에 따라 복수의 데이터 블록을 포함하는 데이터를 FlexE 디바이스 B에 송신한다.
제1 클라이언트 캘린더는 클라이언트와 제1 시간슬롯 세트 사이의 대응 관계를 지시한다. 제1 시간슬롯 세트는 복수의 시간슬롯을 포함할 수 있다. 제1 클라이언트 캘린더는 예를 들어 클라이언트 캘린더 A이고, 클라이언트 캘린더 A는 하나 이상의 클라이언트와 제1 시간슬롯 세트 사이의 대응 관계를 지시한다. 제1 시간슬롯 세트는 하나 이상의 시간슬롯을 포함한다. 예를 들어, 제1 시간슬롯 세트는 제1 시간슬롯, 제2 시간슬롯 및 제5 시간슬롯을 포함한다. 클라이언트 캘린더 A는 FlexE 클라이언트 1이 제1 시간슬롯 세트의 제1 시간슬롯 및 제2 시간슬롯에 대응하고, FlexE 클라이언트 2는 제1 시간슬롯 세트의 제5 시간슬롯에 대응함을 지시한다. FlexE 디바이스 A는 제1 시간슬롯 세트의 복수의 시간슬롯에서 클라이언트 캘린더 A에 기반하여 주기적으로 데이터를 FlexE 디바이스 B에 송신한다. 각각의 송신 주기 내에서, 하나의 데이터 블록이 복수의 시간슬롯 각각에서 송신될 수 있다.
S202. FlexE 디바이스 B가 제1 클라이언트 캘린더를 사용하여, 복수의 데이터 블록을 포함하고 FlexE 디바이스 A에 의해 송신된 데이터를 수신한다.
FlexE 디바이스 B는 FlexE 디바이스 A에 의해 송신된 데이터로부터, 제1 클라이언트 캘린더의 지시에 기반하여 FlexE 클라이언트로부터의 복수의 데이터 블록을 획득한다. FlexE 디바이스 B는 제1 시간슬롯 세트에 포함된 하나의 FlexE 클라이언트에 대응하는 하나 이상의 시간슬롯에서 FlexE 클라이언트에 대응하는 복수의 데이터 블록을 수신한다. FlexE 디바이스 B는 제1 시간슬롯 세트에 포함된 다른 FlexE 클라이언트에 대응하는 하나 이상의 시간슬롯에서, 다른 FlexE 클라이언트에 대응하는 복수의 데이터 블록을 수신한다. FlexE 디바이스 B는 동일한 FlexE 클라이언트로부터 데이터 블록들을 결합하여 각각의 FlexE 클라이언트로부터 원본 패킷을 복원한다.
S203. FlexE 디바이스 B가, 복수의 에러 블록의 에러 데이터 블록에 기반하여 제1 시간슬롯이 손상된 것으로 결정한다.
FlexE 디바이스 B는 복수의 데이터 블록으로부터 복원된 원본 패킷에 대해 에러 검사를 수행한다. 검사는 예를 들어 순환 중복 검사(Cyclic Redundancy Check, CRC)이다. 원본 패킷의 에러 패킷은 에러 검사를 통해 결정될 수 있다. 에러 패킷에 포함된 데이터 블록은 에러 데이터 블록이다. 이러한 방식으로, 복수의 데이터 블록에서 에러 데이터 블록이 결정될 수 있다. 에러 데이터 블록은 하나의 수신 주기 내에서 복수의 시간슬롯에서 수신될 수 있거나, 복수의 수신 주기 내에서 하나 이상의 시간슬롯에서 수신될 수 있다. 에러 데이터 블록이 수신되는 하나 이상의 시간슬롯은 손상된 시간슬롯이다. 제1 시간슬롯 세트에서 손상된 시간슬롯, 예를 들어, 제1 시간슬롯은 복수의 데이터 블록에서의 에러 데이터 블록에 기반하여 결정될 수 있다. 제1 시간슬롯은 하나 이상의 시간슬롯을 포함할 수 있다.
선택적으로, 제1 시간슬롯에 대응하는 에러 데이터 블록의 수량이 조건을 만족하면, FlexE 디바이스 B는 제1 시간슬롯이 손상된 것으로 결정한다. 예를 들어, FlexE 디바이스 B는 복수의 데이터 블록에서의 모든 에러 데이터 블록에 대응하는 시간슬롯을 결정하고, 각각의 시간슬롯에 대응하는 에러 데이터 블록의 수량을 카운트하며, 시간슬롯에 대응하는 에러 데이터 블록의 수량이 임계 값을 초과하는 경우 시간슬롯이 손상된 것으로 결정하거나, 또는 단위 시간 내의 시간슬롯에 대응하는 에러 데이터 블록의 수량이 임계 값을 초과하는 경우 시간슬롯이 손상된 것으로 결정하거나, 또는 단위 시간 내의 시간슬롯에 대응하는 데이터 블록의 총 수량에 대한 단위 시간 내의 시간슬롯에 대응하는 에러 데이터 블록의 수량의 비가 임계 값을 초과하는 경우 시간슬롯이 손상된 것으로 결정한다. 제1 시간슬롯은 손상된 시간슬롯으로 결정된 모든 시간슬롯을 포함한다. 시간슬롯 손상을 결정하기 위한 조건을 설정하면 가끔의 전송 에러를 걸러 내고, 손상되지 않은 시간슬롯의 잘못된 삭제나 교체를 회피하며, 추가로 데이터 전송 방법의 적용성을 향상시킬 수 있다.
S204. FlexE 디바이스 B가 FlexE 디바이스 A에 송신될 오버헤드 프레임에 시간슬롯 손상 통지를 추가하며, 시간슬롯 손상 통지는 제1 시간슬롯이 손상되었음을 지시한다.
FlexE 디바이스 B에 의해 FlexE 디바이스 A로 송신된 각각의 오버헤드 프레임은 8개의 오버헤드를 포함하며, 이로부터 예약된 비트가 시간슬롯 손상 통지로서 선택되어 손상된 시간슬롯을 지시할 수 있다. 예를 들어, 총 20비트, 즉 제2 오버헤드의 제20 비트 내지 제39 비트가 선택된다. 0의 값은 시간슬롯이 정상임을 지시하고, 1의 값은 시간슬롯이 손상되었음을 지시하며, 20비트의 값은 순차적으로 20개의 시간슬롯의 손상 상태를 지시할 수 있다. 다른 예를 들어, FlexE 디바이스 B는 순차적으로 FlexE 디바이스 A에 송신될 복수의 오버헤드 프레임에 시간슬롯 손상 통지를 추가한다. 복수의 오버헤드 프레임은 FlexE 디바이스 B에 의해 FlexE 디바이스 A에 송신된 오버헤드 멀티 프레임에서 처음 20개의 오버헤드 프레임일 수 있다. FlexE 디바이스 B에 의해 FlexE 디바이스 A에 송신된 처음 20개의 오버헤드 프레임 각각은 FlexE 디바이스 A가 FlexE 디바이스 B로 데이터를 송신하는 시간슬롯에 대응한다. FlexE 디바이스 A가 FlexE 디바이스 B로 데이터를 송신하는 시간슬롯이 손상되면, FlexE 디바이스 B는 FlexE 디바이스 B에 의해 FlexE 디바이스 A에 송신된 해당 오버헤드 프레임에 시간슬롯 손상 통지를 추가한다. 예를 들어, 시간슬롯 손상 통지는 각각의 오버헤드 프레임의 제3 오버헤드의 제38 비트를 차지하며, 0의 값은 시간슬롯이 정상임을 지시하고 1의 값은 시간슬롯이 손상되었음을 지시한다. 이러한 방식으로, FlexE 디바이스 B에 의해 FlexE 디바이스 A로 순차적으로 송신된 20개의 오버헤드 프레임에서의 시간슬롯 손상 통지는 순차적으로 제1 내지 제20 시간슬롯의 손상 상태를 지시할 수 있다.
S205. FlexE 디바이스 A가 제2 클라이언트 캘린더를 FlexE 디바이스 B에 송신하며, 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시한다.
제2 시간슬롯 세트는 제1 시간슬롯을 포함하지 않는다. 제2 시간슬롯 세트는 제1 시간슬롯 세트에서 제1 시간슬롯 이외의 임의의 시간슬롯을 포함할 수 있다. 제2 시간슬롯 세트는 제1 시간슬롯 세트에 없는 시간슬롯(예를 들어, 대체(alternative) 시간슬롯 또는 신규로 추가된 시간슬롯)을 더 포함할 수 있다.
FlexE 디바이스 A는 FlexE 디바이스 B에 의해 송신된 오버헤드 프레임에서의 시간슬롯 손상 통지에 기반하여 클라이언트와 제1 클라이언트 캘린더로부터의 제1 시간슬롯 사이의 관계를 삭제하여 제2 클라이언트 캘린더를 생성한다. 삭제는 예를 들어, 제1 클라이언트 캘린더로부터 제1 시간슬롯에 대응하는 클라이언트 베어러 캘린더를 삭제하거나 클라이언트 베어러 캘린더를 임의의 클라이언트를 지시하지 않는 다른 값으로 설정하는 것이다. 제1 클라이언트 캘린더가 클라이언트 캘린더 A 인 경우, 제2 클라이언트 캘린더는 클라이언트 캘린더 B이다. 이러한 방식으로, FlexE 디바이스 B에 의해 생성된 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시할 수 있다. 제2 시간슬롯 세트는 제1 시간슬롯 세트에서 제1 시간슬롯 이외의 시간슬롯을 포함한다.
선택적으로, 제2 시간슬롯 세트는 대체 시간슬롯을 더 포함하고, 대체 시간슬롯은 제1 시간슬롯 세트에 있지 않다. FlexE 디바이스 A는 제1 시간슬롯을 대체하기 위한 대체 시간슬롯을 검색할 수 있고, 대체 시간슬롯은 제1 시간슬롯 세트에 없다. FlexE 디바이스 A는 클라이언트를 지시하고 대체 시간슬롯에 대응하는 클라이언트 베어러 캘린더를 제2 클라이언트 캘린더에 추가한다. 이러한 방식으로, 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시할 수 있고, 제2 시간슬롯 세트는 제1 시간슬롯 세트에 없는 대체 시간슬롯을 포함한다. 대체 시간슬롯은 제1 클라이언트 캘린더에 있고 클라이언트 베어러 캘린더를 포함하지 않는 시간슬롯 또는 클라이언트 베어러 캘린더의 것이며 어떤 클라이언트도 지시하지 않는 시간슬롯일 수 있다. FlexE 디바이스 A는 이 방법이 이후에 대체 시간슬롯을 검색하기 위해 다시 수행될 때 기록된 손상된 시간슬롯을 배제하기 위해, 손상된 시간슬롯을 기록할 수 있다. 손상된 시간슬롯을 대체 시간슬롯으로 교체하면 충분한 전송 시간슬롯을 제공하는데 도움을 주며, 이에 따라 데이터 전송에 대한 시간슬롯 손상의 영향을 더욱 감소시키고 충분한 전송 레이트를 보장할 수 있다.
제2 클라이언트 캘린더를 준비한 후, FlexE 디바이스 A는 캘린더 요청(Calendar Request, CR)을 FlexE 디바이스 B에 송신하며, 예를 들어 FlexE 디바이스 B에 송신될 오버헤드 프레임에서 캘린더 요청 비트의 값을 설정한다. 오버헤드 프레임에서 제3 오버헤드의 제36 비트는 CR 비트이다. 이전에 송신된 오버헤드 프레임에서 CR 비트의 값이 0인 경우, FlexE 디바이스 A는 값이 1인 CR 비트를 갖는 FlexE 오버헤드 프레임을 계속 송신하도록 변경한다. 다르게는, 이전에 송신된 FlexE 오버헤드 프레임에서 CR 비트의 값이 1인 경우, FlexE 디바이스 A는 값이 0 인 CR 비트를 갖는 FlexE 오버헤드 프레임을 계속 송신하도록 변경한다.
FlexE 디바이스 B는 캘린더 요청 비트의 값에 기반하여 FlexE 디바이스 A에 의해 송신된 캘린더 요청을 식별하고, 캘린더 확인 응답(Calendar Acknowledge, CA)을 FlexE 디바이스 A에 송신하며, 예를 들어, FlexE 디바이스 A에 송신될 오버헤드 프레임에서 캘린더 확인 응답 비트의 값을 설정한다. 오버헤드 프레임에서 제3 오버헤드의 제37 비트는 CA 비트이다. FlexE 디바이스 B에 의해 설정된 CA 값은 FlexE 디바이스에 의해 설정된 CR 값과 동일한다. 이러한 방식으로, FlexE 디바이스 A는 캘린더 요청을 위해 FlexE 디바이스 B에 의해 송신된 캘린더 확인 응답을 식별한다.
S206. FlexE 디바이스 B가 제2 클라이언트 캘린더를 사용하여 FlexE 디바이스 A에 의해 송신된 데이터를 수신한다.
캘린더 확인 응답을 수신하고 제2 클라이언트 캘린더를 송신한 후, FlexE 디바이스 A는 제2 클라이언트 캘린더를 사용하여, 복수의 데이터 블록을 포함하는 데이터를 FlexE 디바이스 B에 송신하기 시작한다. 제1 클라이언트 캘린더가 클라이언트 캘린더 A인 경우, 제2 클라이언트 캘린더는 클라이언트 캘린더 B이다. 제1 클라이언트 캘린더가 클라이언트 캘린더 B인 경우, 제2 클라이언트 캘린더는 클라이언트 캘린더 A이다. 제2 클라이언트 캘린더는 FlexE 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시한다. FlexE 디바이스 A는 제2 시간슬롯 세트의 복수의 시간슬롯에서의 제2 클라이언트 캘린더에 기반하여, 복수의 데이터 블록을 포함하는 데이터를 FlexE 디바이스 B에 송신한다. FlexE 디바이스 A는 제2 시간슬롯 세트의 복수의 시간슬롯에서의 제2 클라이언트 캘린더에 기반하여, 주기적으로 데이터를 FlexE 디바이스 B에 송신한다. 각각의 송신 주기 내에서, 하나의 데이터 블록이 복수의 시간슬롯 각각에서 송신될 수 있다. FlexE 디바이스 B는 FlexE 디바이스 A에 의해 송신된 데이터로부터, FlexE 클라이언트로부터의 복수의 데이터 블록을 획득한다. FlexE 디바이스 B는 제2 시간슬롯 세트에 포함된 하나의 FlexE 클라이언트에 대응하는 하나 이상의 시간슬롯에서, FlexE 클라이언트에 대응하는 복수의 데이터 블록을 수신한다. FlexE 디바이스 B는 제2 시간슬롯 세트에 포함된 다른 FlexE 클라이언트에 대응하는 하나 이상의 시간슬롯에서, 다른 FlexE 클라이언트에 대응하는 복수의 데이터 블록을 수신한다. FlexE 디바이스 B는 동일한 FlexE 클라이언트로부터 데이터 블록을 결합하여 각각의 FlexE 클라이언트로부터 원본 패킷을 복원한다.
FlexE 디바이스 A는 송신되는 데이터가 클라이언트 캘린더 A 또는 클라이언트 캘린더 B를 사용하는지를 FlexE 디바이스 B에 통지하기 위해 FlexE 오버헤드 프레임에서 3개의 C 비트의 값을 설정할 수 있다. 전술한 3개의 C 비트는 각각, 오버헤드 프레임에서 제1 오버헤드의 제11 비트, 제2 오버헤드의 제3 비트, 제3 오버헤드의 제3 비트에 위치된다. FlexE 디바이스 A는 오버헤드 프레임을 송신할 때 3개의 C 비트와 동일한 값을 설정한다. 오버헤드 프레임을 수신한 후, FlexE 디바이스 B는 과반수 투표(majority vote)를 사용하여 3개의 C 비트의 값에 기반하여 C 비트의 값을 결정한다. FlexE 디바이스 A에 의해 사용되는 클라이언트 캘린더가 클라이언트 캘린더 A와 클라이언트 캘린더 B 사이를 전환하는 경우, FlexE 디바이스 A는 3개의 C 비트의 값을, 예를 들어, 0에서 1로 또는 1에서 0으로 변경한다.
도 2에 도시된 전술한 방법에 따르면, 수신단 FlexE 디바이스는 시간슬롯 손상 상태를 송신단 FlexE 디바이스에 통지할 수 있으므로, 송신단 FlexE 디바이스가 적시에 송신 시간슬롯을 조정하고 손상된 시간슬롯을 삭제할 수 있으며, 이에 따라 데이터 전송에 대한 영향을 감소시킬 수 있다.
도 3은 본 출원의 실시 예에 따른 FlexE 디바이스(300)의 구조도이다. FlexE 디바이스(300)는 FlexE 심(shim) 계층 프로세싱 기능을 갖는 네트워크 디바이스이고, 물리 계층 트랜시버(physical transceiver)(301), FlexE 심 회로(302) 및 미디어 액세스 컨트롤러(media access controller)(303)를 포함할 수 있다. FlexE 디바이스(300)는 도 2에 도시된 방법에서 FlexE 디바이스 B 또는 FlexE 디바이스 A로서 사용될 수 있다. FlexE 디바이스(300)는 물리 계층 트랜시버(301), FlexE 심 회로(302) 및 미디어 액세스 컨트롤러(303)를 사용하여 FlexE 디바이스 B의 기능을 구현할 수 있다. FlexE 디바이스(300)는 물리 계층 트랜시버(301) 및 FlexE 심 회로(302)를 사용하여 FlexE 디바이스 A의 기능을 구현할 수 있다.
FlexE 디바이스(300)가 도 2에 도시된 방법에서 FlexE 디바이스 B로서 사용될 때, FlexE 디바이스(300)의 내부 구현은 다음과 같다.
FlexE 심 회로(302)는 물리 계층 트랜시버(301)를 사용하여 제1 클라이언트 캘린더에 따라, 복수의 데이터 블록을 포함하고 FlexE 디바이스 A에 의해 송신된 데이터를 수신하고, 동일한 FlexE 클라이언트로부터의 데이터 블록을 결합하여 각각의 클라이언트로부터 원본 패킷을 복원한다. 제1 클라이언트 캘린더는 클라이언트와 제1 시간슬롯 세트 사이의 대응 관계를 지시한다. 미디어 액세스 컨트롤러(303)는 원본 패킷에 대한 에러 검사를 수행하여 원본 패킷에서 에러 패킷을 결정한다. 에러 패킷에 포함된 데이터 블록은 에러 데이터 블록이다. FlexE 심 회로(302)는 에러 데이터 블록에 기반하여 제1 시간슬롯 세트에서 손상된 시간슬롯을 결정한다. 제1 클라이언트 캘린더를 사용하여 데이터를 수신하고, 에러 검사를 수행하고, 손상된 시간슬롯을 결정하는 방법은, 도 2에 도시된 단계(S202) 및 단계(S203)와 동일하다.
FlexE 심 회로(302)는 FlexE 디바이스 A에 송신될 오버헤드 프레임에 시간슬롯 손상 통지를 추가한다. 시간슬롯 손상 통지는 제1 시간슬롯 세트에서 손상된 시간슬롯을 지시할 수 있다. 시간슬롯 손상 통지를 추가하는 방법은 도 2에 도시된 단계(S204)와 동일하다. FlexE 심 회로(302)는 물리 계층 트랜시버(301)를 사용하여 시간슬롯 손상 통지를 포함하는 오버헤드 프레임을 FlexE 디바이스(A)에 송신한다.
FlexE 심 회로(302)는 물리 계층 트랜시버(301)를 사용하여 FlexE 디바이스 A에 의해 송신된 제2 클라이언트 캘린더를 수신하고, 제2 클라이언트 캘린더를 사용하고 물리 계층 트랜시버(301)를 사용하여 FlexE에 의해 송신된 데이터를 수신한다. 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시한다. 제2 시간슬롯 세트는 제1 시간슬롯 세트에서 손상된 시간슬롯 이외의 시간슬롯을 포함한다. 물리 계층 트랜시버(301)를 사용하여, FlexE 디바이스 A에 의해 송신된 캘린더 요청 및 제2 클라이언트 캘린더를 수신하고, 제2 클라이언트 캘린더를 사용하여 FlexE 디바이스 A에 의해 송신되는 데이터를 수신할 준비가 후, FlexE 심 회로(302)는 FlexE 디바이스 A에 송신될 오버헤드 프레임에서 캘린더 확인 응답 비트의 값을 설정하여 캘린더 확인 응답을 FlexE 디바이스 A로 리턴할 수 있다. 제2 클라이언트 캘린더를 수신하고 제2 클라이언트 캘린더를 사용하여 FlexE 디바이스 A에 의해 송신된 데이터를 수신하는 것은, 도 2에 도시된 단계(S205) 및 단계(S206)와 동일하다.
제2 시간슬롯 세트는 제1 시간슬롯 세트의 손상된 시간슬롯을 포함하지 않는다. 선택적으로, 제2 시간슬롯 세트는 제1 시간슬롯 세트에서 손상된 시간슬롯 이외의 임의의 시간슬롯을 포함할 수 있다. 제2 시간슬롯 세트는 제1 시간슬롯 세트에 없는 시간슬롯(예를 들어, 대체 시간슬롯 또는 신규로 추가된 시간슬롯)을 더 포함할 수 있다. 대체 시간슬롯은 도 2에 도시된 단계(S205)에서의 대체 시간슬롯과 동일하다.
선택적으로, FlexE 심 회로(302)는 에러 데이터 블록의 수량이 조건을 만족하는지에 따라 시간슬롯이 손상되었는지를 결정한다. 시간슬롯의 손상 여부를 결정하기 위한 방법 및 조건은 도 2에 도시된 단계(S203)에서의 것과 동일하다.
미디어 액세스 컨트롤러(303), FlexE 심 회로(302) 및 물리 계층 트랜시버(301)는 필드 프로그래밍 로직 게이트 어레이(field-programmable gate array, FPGA) 또는 애플리케이션 특정 집적 회로(application-specific integrated circuit, ASIC)에 통합될 수 있거나 또는 상이한 FPGA들 또는 상이한 ASIC들에 배치될 수 있다.
FlexE 디바이스(300)가 도 2에 도시된 방법에서 FlexE 디바이스 A로서 사용될 때, FlexE 디바이스(300)의 내부 구현은 다음과 같다.
FlexE 심 회로(302)는 물리 계층 트랜시버(301)를 사용하여 제1 클라이언트 캘린더에 따라, 복수의 데이터 블록을 포함하는 데이터를 FlexE 디바이스 B에 송신한다. 제1 클라이언트 캘린더는 클라이언트와 제1 시간슬롯 세트 사이의 대응 관계를 지시한다. 데이터를 송신하는 방법은 도 2에 도시된 단계(S201)와 동일하다.
FlexE 심 회로(302)는 물리 계층 트랜시버(301)를 사용하여 FlexE 디바이스 B에 의해 송신된 오버헤드 프레임에서 시간슬롯 손상 통지를 수신한다. 시간슬롯 손상 통지는 제1 시간슬롯 세트의 제1 시간슬롯이 손상되었음을 지시한다. FlexE 심 회로(302)는 시간슬롯 손상 통지에 기반하여, 제1 클라이언트 캘린더에 있으며 클라이언트와 제1 시간슬롯 사이에 있는 관계를 삭제하여 제2 클라이언트 캘린더를 생성한다. 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시한다. 제2 시간슬롯 세트는 제1 시간슬롯을 포함하지 않는다. 제2 시간슬롯 세트는 제1 시간슬롯 세트에서 제1 시간슬롯 이외의 임의의 시간슬롯을 포함할 수 있다. 제2 시간슬롯 세트는 제1 시간슬롯 세트에 없는 시간슬롯(예를 들어, 대체 시간슬롯 또는 신규로 추가된 시간슬롯)을 더 포함할 수 있다. FlexE 심 회로(302)가 시간슬롯 손상 통지에 기반하여 제2 클라이언트 캘린더를 생성하는 방법은 도 2에 도시된 단계(S205)와 동일하다. 대체 시간슬롯은 도 2에 도시된 단계(S205)에서의 대체 시간슬롯과 동일하다.
FlexE 심 회로(302)는 물리 계층 트랜시버(301)를 사용하여 제2 클라이언트 캘린더를 FlexE 디바이스 B에 송신한다. FlexE 심 회로(302)가 제2 클라이언트 캘린더를 송신하는 방법은 도 2에 도시된 단계(S205)와 동일하다.
FlexE 심 회로(302)는 제2 클라이언트 캘린더를 사용하고 물리 계층 트랜시버(301)를 사용하여 데이터를 FlexE 디바이스 B에 송신한다. FlexE 심 회로(302)가 제2 클라이언트 캘린더를 사용하여 데이터를 FlexE 디바이스 B에 송신하는 방법은 도 2에 도시된 단계(S206)와 동일하다.
FlexE 심 회로(302) 및 물리 계층 트랜시버(301)는 FPGA 또는 ASIC에 통합될 수 있거나, 상이한 FPGA들 또는 ASIC들에 배치될 수 있다.
도 4는 본 출원의 실시 예에 따른 FlexE 디바이스(400)의 구조도이다. FlexE 디바이스(400)는 도 2에 도시된 방법에서 FlexE 디바이스 B일 수 있거나, 도 3에서의 FlexE 디바이스 B로서 사용된 FlexE 디바이스(300)일 수 있다. FlexE 디바이스(400)는 수신 유닛(401), 결정 유닛(402) 및 송신 유닛(403)을 포함한다. 수신 유닛(401) 및 송신 유닛(403)의 기능은 예를 들어, 도 3에서의 물리 계층 트랜시버(301)와 결합하여 FlexE 심 회로(302)에 의해 구현된다. 결정 유닛(402)의 기능은 예를 들어, 도 3에서의 미디어 액세스 컨트롤러(303)와 결합하여 FlexE 심 회로(302)에 의해 구현된다.
수신 유닛(401)은 복수의 데이터 블록을 포함하고 FlexE 디바이스 A에 의해 송신된 데이터를 제1 클라이언트 캘린더에 따라 수신하도록 구성되며, 제1 클라이언트 캘린더는 클라이언트와 제1 시간슬롯 세트 사이의 대응 관계를 지시한다.
결정 유닛(402)은 복수의 데이터 블록에서의 에러 데이터 블록에 기반하여, 제1 시간슬롯이 손상된 것으로 결정하도록 구성되며, 제1 시간슬롯 세트는 제1 시간슬롯을 포함한다.
송신 유닛(403)은 FlexE 디바이스 A에 송신될 오버헤드 프레임에 시간슬롯 손상 통지를 추가하도록 구성되며, 시간슬롯 손상 통지는 제1 시간슬롯이 손상되었음을 지시한다.
수신 유닛(401)은 추가로, FlexE 디바이스 A에 의해 송신된 제2 클라이언트 캘린더를 수신하고 - 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시하고, 제2 시간슬롯 세트는 제1 시간슬롯 세트에서 제1 시간슬롯 이외의 시간 슬롯을 포함함 - 그리고, FlexE 디바이스 A에 의해 송신된 데이터를 제2 클라이언트 캘린더를 사용하여 수신하도록 구성된다.
선택적으로, 제2 시간슬롯 세트는 제1 시간슬롯 세트에 없는 대체 시간슬롯을 더 포함한다.
선택적으로, 결정 유닛(402)이 에러 데이터 블록에 기반하여, 제1 시간슬롯이 손상된 것으로 결정하는 것은, 제1 시간슬롯에 대응하는 에러 데이터 블록의 수량이 조건을 만족하면, 결정 유닛(402)이 제1 시간슬롯이 손상된 것으로 결정하는 것을 포함한다.
도 5는 본 출원의 실시 예에 따른 FlexE 디바이스(500)의 구조도이다. FlexE 디바이스(500)는 도 2에 도시된 방법에서 FlexE 디바이스 A 및 도 3에서 FlexE 디바이스 A로서 사용된 FlexE 디바이스(300)일 수 있다. FlexE 디바이스(500)는 송신 유닛(501) 및 수신 유닛(502)을 포함한다. 송신 유닛(501) 및 수신 유닛(502)의 기능은 예를 들어, 도 3의 물리 계층 트랜시버(301)와 결합하여 FlexE 심 회로(302)에 의해 구현된다.
송신 유닛(501)은 복수의 데이터 블록을 포함하는 데이터를 제1 클라이언트 캘린더에 따라 FlexE 디바이스 B에 송신하도록 구성되며, 제1 클라이언트 캘린더는 클라이언트와 제1 시간슬롯 세트 사이의 대응 관계를 지시한다.
수신 유닛(502)은 FlexE 디바이스 B에 의해 송신된 오버헤드 프레임에서 시간슬롯 손상 통지를 수신하도록 구성되며, 시간슬롯 손상 통지는 제1 시간슬롯 세트의 제1 시간슬롯이 손상되었음을 지시한다.
송신 유닛(501)은 추가로, 제2 클라이언트 캘린더를 FlexE 디바이스 B에 송신하고 - 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시하고, 제2 시간슬롯 세트는 제1 시간슬롯 세트에서 제1 시간슬롯 이외의 시간슬롯을 포함함 -, 그리고 제2 클라이언트 캘린더를 사용하여 데이터를 FlexE 디바이스 B에 송신하도록 구성된다.
선택적으로, 제2 시간슬롯 세트는 제1 시간슬롯 세트에 없는 대체 시간슬롯을 더 포함한다.
본 명세서의 실시 예는 모두 실시 예의 동일하거나 유사한 부분에 대해 점진적으로(progressive manner) 기술되며, 이들 실시 예를 참조하고, 각각의 실시 예는 다른 실시 예와의 차이점에 초점을 둔다. 특히, 장치 및 시스템 실시 예는 기본적으로 방법 실시 예와 유사하므로 간단히 설명된다. 관련 부분은 방법 실시 예의 설명을 참조한다.
전술한 방법의 시퀀스 번호는 본 출원의 다양한 실시 예에서 실행 시퀀스를 의미하는 것이 아님을 이해해야 한다. 방법의 실행 시퀀스는 프로세스의 기능 및 내부 로직에 기반하여 결정되어야 하고, 본 출원의 실시 예의 구현 프로세스에 대한 제한으로서 해석되어서는 안된다.
당업자는 여기에 개시된 실시 예를 참조하여 설명된 예의 회로 및 방법 단계가 전자 하드웨어, 컴퓨터 소프트웨어 또는 이들의 조합을 사용하여 구현될 수 있다는 것을 인지할 수 있다. 하드웨어와 소프트웨어 사이의 호환성을 명확하게 설명하기 위해, 전술한 것은 기능에 기반한 예의 구성 및 단계를 일반적으로 설명하였다. 기능이 하드웨어 또는 소프트웨어에 의해 수행되는지는 특정 애플리케이션 및 기술적 솔루션의 설계 제약 조건에 따라 다르다. 당업자는 각각의 특정 애플리케이션에 대해 설명된 기능을 구현하기 위해 상이한 방법을 사용할 수 있지만, 구현이 본 출원의 범위를 벗어나는 것으로 간주되어서는 안된다.

Claims (15)

  1. 플렉시블 이더넷(Flexible Ethernet, FlexE)에서 데이터를 전송하는(transmitting) 방법으로서,
    상기 방법은
    제1 FlexE 디바이스가, 복수의 데이터 블록을 포함하면서 또한 제2 FlexE 디바이스에 의해 송신된 데이터를, 제1 클라이언트 캘린더에 따라 수신하는 단계 - 제1 클라이언트 캘린더는 클라이언트와 제1 시간슬롯 세트 사이의 대응 관계(correspondence)를 지시함(indicate) -;
    상기 제1 FlexE 디바이스가, 복수의 데이터 블록에서의 에러 데이터 블록에 기반하여, 제1 시간슬롯이 손상된 것으로 결정하는 단계 - 상기 제1 시간슬롯 세트가 상기 제1 시간슬롯을 포함함 -;
    상기 제1 FlexE 디바이스가, 제2 FlexE 디바이스에 송신될 오버헤드 프레임에 시간슬롯 손상(damage) 통지를 추가하는 단계 - 상기 시간슬롯 손상 통지는 제1 시간슬롯이 손상되었음을 지시함;
    상기 제1 FlexE 디바이스가, 제2 FlexE 디바이스에 의해 송신된 제2 클라이언트 캘린더를 수신하는 단계 - 상기 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시하고, 상기 제2 시간슬롯 세트는 상기 제1 시간슬롯 세트에서 제1 시간슬롯 이외의 시간슬롯을 포함함 -; 및
    상기 제1 FlexE 디바이스가, 상기 제2 FlexE 디바이스에 의해 송신된 데이터를 제2 클라이언트 캘린더를 사용하여 수신하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 제2 시간슬롯 세트는 대체(alternative) 시간슬롯을 더 포함하고, 상기 대체 시간슬롯은 상기 제1 시간슬롯 세트에 없는 것인, 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 FlexE 디바이스가 에러 데이터 블록에 기반하여, 제1 시간슬롯이 손상된 것으로 결정하는 것은,
    제1 시간슬롯에 대응하는 에러 데이터 블록의 수량이 조건을 만족하면, 상기 제1 FlexE 디바이스가 제1 시간슬롯이 손상된 것으로 결정하는 것을 포함하는, 방법.
  4. 플렉시블 이더넷(flexible Ethernet, FlexE)에서 데이터를 전송하는 방법으로서,
    상기 방법은
    제1 FlexE 디바이스가, 복수의 데이터 블록을 포함하는 데이터를 제1 클라이언트 캘린더에 따라 제2 FlexE 디바이스에 송신하는(sending) 단계 - 상기 제1 클라이언트 캘린더는 클라이언트와 제1 시간슬롯 세트 사이의 대응 관계를 지시함-;
    상기 제1 FlexE 디바이스가, 상기 제2 FlexE 디바이스에 의해 송신된 오버헤드 프레임에서 시간슬롯 손상 통지를 수신하는 단계 - 상기 시간슬롯 손상 통지는 제1 시간슬롯 세트의 제1 시간슬롯이 손상되었음을 지시함-;
    상기 제1 FlexE 디바이스가, 제2 클라이언트 캘린더를 상기 제2 FlexE 디바이스에 송신하는 단계 - 상기 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시하고, 상기 제2 시간슬롯 세트는 상기 제1 시간슬롯 세트에서 제1 시간슬롯 이외의 시간슬롯을 포함함 -; 및
    상기 제1 FlexE 디바이스가, 제2 클라이언트 캘린더를 사용하여 데이터를 제2 FlexE 디바이스에 송신하는 단계
    를 포함하는 방법.
  5. 제4항에 있어서,
    상기 제2 시간슬롯 세트는 대체 시간슬롯을 더 포함하고, 상기 대체 시간슬롯은 제1 시간슬롯 세트에 없는 것인, 방법.
  6. 플렉시블 이더넷(flexible Ethernet, FlexE) 디바이스로서,
    상기 FlexE 디바이스는
    미디어 액세스 컨트롤러;
    FlexE 심(shim) 회로; 및
    물리 계층 트랜시버
    를 포함하고,
    상기 FlexE 심 회로는, 제1 클라이언트 캘린더에 따라 물리 계층 트랜시버를 사용하여, 복수의 데이터 블록을 포함하면서 또한 다른 FlexE 디바이스에 의해 송신된 데이터를 수신하고, 미디어 액세스 컨트롤러에 의해 결정된 복수의 데이터 블록에서의 에러 데이터 블록에 기반하여 제1 시간슬롯이 손상된 것으로 결정하며, 물리 계층 트랜시버를 사용하여 시간슬롯 손상 통지를 포함하는 오버헤드를 다른 FlexE 디바이스에 송신하도록 구성되고, 상기 제1 클라이언트 캘린더는 클라이언트와 제1 시간슬롯 세트 사이의 대응 관계를 지시하며, 상기 제1 시간슬롯 세트는 제1 시간슬롯을 포함하고, 상기 시간슬롯 손상 통지는 제1 시간슬롯이 손상되었음을 지시하며, 그리고,
    상기 FlexE 심 회로는 추가로, 물리 계층 트랜시버를 사용하여, 다른 FlexE 디바이스에 의해 송신된 제2 클라이언트 캘린더를 수신하고, 제2 클라이언트 캘린더를 사용하고 물리 계층 트랜시버를 사용하여, 다른 FlexE 디바이스에 의해 송신된 데이터를 수신하도록 구성되며, 상기 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시하고, 상기 제2 시간슬롯 세트는 제1 시간슬롯 세트에서 제1 시간슬롯 이외의 시간슬롯을 포함하는, FlexE 디바이스.
  7. 제6항에 있어서,
    상기 제2 시간슬롯 세트는 대체 시간슬롯을 더 포함하고, 대체 시간슬롯은 제1 시간슬롯 세트에 없는 것인, FlexE 디바이스.
  8. 제6항 또는 제7항에 있어서,
    상기 FlexE 심 회로가, 미디어 액세스 컨트롤러에 의해 결정된 복수의 데이터 블록에서의 에러 데이터 블록에 기반하여, 제1 시간슬롯이 손상된 것으로 결정하는 것은,
    제1 시간슬롯에 대응하는 에러 데이터 블록의 수량이 조건을 만족하면, FlexE 심 회로가 제1 시간슬롯이 손상된 것으로 결정하는 것을 포함하는, FlexE 디바이스.
  9. 플렉시블 이더넷(flexible Ethernet, FlexE) 디바이스로서,
    상기 FlexE 디바이스는
    FlexE 심(shim) 회로; 및
    물리 계층 트랜시버
    를 포함하고,
    상기 FlexE 심 회로는, 물리 계층 트랜시버를 사용하여 제1 클라이언트 캘린더에 따라, 복수의 데이터 블록을 포함하는 데이터를 다른 FlexE 디바이스에 송신하도록 구성되고, 상기 제1 클라이언트 캘린더는 클라이언트와 제1 시간슬롯 세트 사이의 대응 관계를 지시하며;
    상기 FlexE 심 회로는 추가로, 물리 계층 트랜시버를 사용하여, 다른 FlexE 디바이스에 의해 송신된 오버헤드 프레임에서 시간슬롯 손상 통지를 수신하도록 구성되며, 상기 시간슬롯 손상 통지는 제1 시간슬롯 세트의 제1 시간슬롯이 손상되었음을 지시하고;
    상기 FlexE 심 회로는 추가로, 물리 계층 트랜시버를 사용하여 제2 클라이언트 캘린더를 다른 FlexE 디바이스에 송신하도록 구성되고, 상기 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시하고, 상기 제2 시간슬롯 세트는 제1 시간슬롯 세트에서 제1 시간슬롯 이외의 시간슬롯을 포함하며; 그리고
    상기 FlexE 심 회로는 추가로, 제2 클라이언트 캘린더를 사용하고 물리 계층 트랜시버를 사용하여 데이터를 다른 FlexE 디바이스에 송신하도록 구성되는, FlexE 디바이스.
  10. 제9항에 있어서,
    상기 제2 시간슬롯 세트는 대체 시간슬롯을 더 포함하고, 대체 시간슬롯은 제1 시간슬롯 세트에 없는 것인, FlexE 디바이스.
  11. 플렉시블 이더넷(flexible Ethernet, FlexE) 디바이스로서,
    상기 FlexE 디바이스는
    수신 유닛;
    결정 유닛; 및
    송신 유닛
    을 포함하고,
    상기 수신 유닛은, 복수의 데이터 블록을 포함하고 다른 FlexE 디바이스에 의해 송신된 데이터를, 제1 클라이언트 캘린더에 따라 수신하도록 구성되고, 상기 제1 클라이언트 캘린더는 클라이언트와 제1 시간슬롯 세트 사이의 대응 관계를 지시하며;
    상기 결정 유닛은, 복수의 데이터 블록에서의 에러 데이터 블록에 기반하여, 제1 시간슬롯이 손상된 것으로 결정하도록 구성되고, 상기 제1 시간슬롯 세트는 제1 시간슬롯을 포함하며;
    상기 송신 유닛은 다른 FlexE 디바이스에 송신될 오버헤드에 시간슬롯 손상 통지를 추가하도록 구성되고, 상기 시간슬롯 손상 통지는 제1 시간슬롯이 손상되었음을 지시하며; 그리고,
    상기 수신 유닛은 추가로, 다른 FlexE 디바이스에 의해 송신된 제2 클라이언트 캘린더를 수신하고 - 상기 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시하고, 상기 제2 시간슬롯 세트는 제1 시간슬롯 세트에서 제1 시간슬롯 이외의 시간슬롯을 포함함 -, 제2 클라이언트 캘린더를 사용하여, 다른 FlexE 디바이스에 의해 송신된 데이터를 수신하도록 구성되는, FlexE 디바이스.
  12. 제11항에 있어서,
    상기 제2 시간슬롯 세트는 대체 시간슬롯을 더 포함하고, 대체 시간슬롯은 제1 시간슬롯 세트에 없는 것인, FlexE 디바이스.
  13. 제11항 또는 제12항에 있어서,
    상기 결정 유닛이, 에러 데이터 블록에 기반하여, 제1 시간슬롯이 손상된 것으로 결정하는 것은,
    제1 시간슬롯에 대응하는 에러 데이터 블록의 수량이 조건을 만족하면, 결정 유닛이 제1 시간슬롯이 손상된 것으로 결정하는 것을 포함하는, FlexE 디바이스.
  14. 플렉시블 이더넷(flexible Ethernet, FlexE) 디바이스로서,
    상기 FlexE 디바이스는
    송신 유닛; 및
    수신 유닛
    을 포함하고,
    상기 송신 유닛은, 복수의 데이터 블록을 포함하는 데이터를 제1 클라이언트 캘린더에 따라 다른 FlexE 디바이스에 송신하도록 구성되고, 상기 제1 클라이언트 캘린더는 클라이언트와 제1 시간슬롯 세트 사이의 대응 관계를 지시하며;
    상기 수신 유닛은, 다른 FlexE 디바이스에 의해 송신된 오버헤드 프레임에서 시간슬롯 손상 통지를 수신하도록 구성되고, 상기 시간슬롯 손상 통지는 제1 시간슬롯 세트의 제1 시간슬롯이 손상되었음을 지시하며; 그리고
    상기 송신 유닛은 추가로, 제2 클라이언트 캘린더를 다른 FlexE 디바이스에 송신하고 - 상기 제2 클라이언트 캘린더는 클라이언트와 제2 시간슬롯 세트 사이의 대응 관계를 지시하고, 상기 제2 시간슬롯 세트는 제1 시간슬롯 세트에서 제1 시간슬롯 이외의 시간슬롯을 포함함 -, 제2 클라이언트 캘린더를 사용하여 데이터를 다른 FlexE 디바이스에 송신하도록 구성되는, FlexE 디바이스.
  15. 제14항에 있어서,
    상기 제2 시간슬롯 세트는 제1 시간슬롯 세트에 없는 대체 시간슬롯을 더 포함하는, FlexE 디바이스.
KR1020197026516A 2017-02-16 2018-01-31 플렉시블 이더넷에서 데이터를 전송하는 방법 및 디바이스 KR102258632B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217015820A KR102519513B1 (ko) 2017-02-16 2018-01-31 플렉시블 이더넷에서 데이터를 전송하는 방법 및 디바이스

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710084715.3 2017-02-16
CN201710084715.3A CN106911426B (zh) 2017-02-16 2017-02-16 一种灵活以太网中传输数据的方法及设备
PCT/CN2018/074804 WO2018149298A1 (zh) 2017-02-16 2018-01-31 一种灵活以太网中传输数据的方法及设备

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217015820A Division KR102519513B1 (ko) 2017-02-16 2018-01-31 플렉시블 이더넷에서 데이터를 전송하는 방법 및 디바이스

Publications (2)

Publication Number Publication Date
KR20190112143A true KR20190112143A (ko) 2019-10-02
KR102258632B1 KR102258632B1 (ko) 2021-05-28

Family

ID=59208272

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217015820A KR102519513B1 (ko) 2017-02-16 2018-01-31 플렉시블 이더넷에서 데이터를 전송하는 방법 및 디바이스
KR1020197026516A KR102258632B1 (ko) 2017-02-16 2018-01-31 플렉시블 이더넷에서 데이터를 전송하는 방법 및 디바이스

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020217015820A KR102519513B1 (ko) 2017-02-16 2018-01-31 플렉시블 이더넷에서 데이터를 전송하는 방법 및 디바이스

Country Status (6)

Country Link
US (1) US11115153B2 (ko)
EP (1) EP3573265B1 (ko)
JP (1) JP2020508007A (ko)
KR (2) KR102519513B1 (ko)
CN (2) CN106911426B (ko)
WO (1) WO2018149298A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108156074B (zh) 2016-12-02 2020-10-23 华为技术有限公司 保护倒换方法、网络设备及***
CN106911426B (zh) * 2017-02-16 2020-07-28 华为技术有限公司 一种灵活以太网中传输数据的方法及设备
CN109302372B (zh) * 2017-07-24 2021-02-23 华为技术有限公司 一种通信方法、设备及存储介质
CN109391494B (zh) * 2017-08-09 2021-02-09 华为技术有限公司 一种通信方法、设备及可读存储介质
CN109428840B (zh) 2017-08-31 2022-05-06 华为技术有限公司 一种通信方法、设备及存储介质
CN109560864B (zh) * 2017-09-26 2021-10-19 中兴通讯股份有限公司 一种数据传输方法和装置
CN109660373B (zh) * 2017-10-10 2021-12-24 深圳市中兴微电子技术有限公司 远端环回检测的方法及通信设备、计算机可读存储介质
CN109688071B (zh) * 2017-10-18 2020-08-07 华为技术有限公司 一种灵活以太网报文转发方法及装置
CN109729588B (zh) 2017-10-31 2020-12-15 华为技术有限公司 业务数据传输方法及装置
CN109818704B (zh) 2017-11-21 2020-05-19 华为技术有限公司 数据传输方法和设备
CN109951896B (zh) * 2017-12-20 2021-01-01 华为技术有限公司 一种灵活以太网FlexE中传输数据的方法、装置和***
EP3729734B1 (en) * 2017-12-22 2022-05-18 Telefonaktiebolaget Lm Ericsson (Publ) Methods and apparatus for configuring a flex ethernet node
CN109981235B (zh) * 2017-12-28 2022-04-05 北京华为数字技术有限公司 一种FlexE Group协商方法及网元
CN110224946B (zh) * 2018-03-01 2022-05-27 中兴通讯股份有限公司 一种业务发送方法及装置、业务接收方法及装置
EP3780424B1 (en) 2018-04-28 2024-02-14 Huawei Technologies Co., Ltd. Message processing method and device
CN111147181B (zh) * 2018-11-02 2022-12-09 中兴通讯股份有限公司 业务发送方法、接收方法、装置及***、存储介质
CN111314404B (zh) * 2018-12-12 2022-08-02 深圳市中兴微电子技术有限公司 一种基于FlexE的数据处理的方法及装置、设备及存储介质
CN109688016B (zh) * 2019-01-25 2022-06-03 中兴通讯股份有限公司 灵活以太网协议中切换时隙配置的方法及相关设备
CN113557696B (zh) * 2019-03-20 2023-08-04 瑞典爱立信有限公司 在网络中路由FlexE数据
EP4024987B1 (en) * 2019-09-12 2023-11-08 Huawei Technologies Co., Ltd. Timeslot negotiation method and device
CN111107641B (zh) * 2019-12-11 2023-11-07 Ut斯达康通讯有限公司 FlexE业务处理方法、装置及电子设备
CN113098645A (zh) * 2019-12-23 2021-07-09 中兴通讯股份有限公司 同步信息的配置方法、装置、网络设备和存储介质
CN114124307B (zh) * 2021-11-30 2024-02-23 新华三半导体技术有限公司 一种数据处理方法、装置、电子设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104219777A (zh) * 2014-09-15 2014-12-17 广州海格通信集团股份有限公司 宽带高速电台的信道接入方法
EP3113502A1 (en) * 2015-06-30 2017-01-04 Ciena Corporation Flexible ethernet systems and methods for switching, oam, multi-service, chip-to-chip interface, time transfer, and encryption
US20170005901A1 (en) * 2015-06-30 2017-01-05 Ciena Corporation Flexible ethernet operations, administration, and maintenance systems and methods

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5717240B2 (ja) * 2010-08-09 2015-05-13 国立大学法人名古屋大学 通信システム及び通信装置
CN102201952B (zh) * 2011-06-23 2013-11-20 西安民兴信息工程有限责任公司 多路径以太网时隙故障检测及时延自适应装置
US9819546B2 (en) * 2011-07-07 2017-11-14 Ciena Corporation Data connectivity systems and methods through packet-optical switches
US10230457B2 (en) 2014-11-28 2019-03-12 Nippon Telegraph And Telephone Corporation Framer and framing method
US10250348B2 (en) 2014-11-28 2019-04-02 Nippon Telegraph And Telephone Corporation Optical transport system and resource optimization method
US10097480B2 (en) * 2015-09-29 2018-10-09 Ciena Corporation Time transfer systems and methods over flexible ethernet
US11277217B2 (en) * 2015-06-30 2022-03-15 Ciena Corporation Flexible Ethernet switching systems and methods
US10218823B2 (en) * 2015-06-30 2019-02-26 Ciena Corporation Flexible ethernet client multi-service and timing transparency systems and methods
US9800361B2 (en) * 2015-06-30 2017-10-24 Ciena Corporation Flexible ethernet switching systems and methods
US10135760B2 (en) * 2015-06-30 2018-11-20 Ciena Corporation Flexible Ethernet chip-to-chip inteface systems and methods
CN106341207A (zh) 2015-07-06 2017-01-18 华为技术有限公司 一种编码块数据流的发送和接收方法、设备和***
CN110691034B (zh) 2015-07-17 2022-10-11 华为技术有限公司 传输灵活以太网的业务流的方法和装置
CN106411454B (zh) * 2015-07-30 2019-10-25 华为技术有限公司 用于数据传输的方法、发送机和接收机
CN107888345B (zh) * 2016-09-29 2022-02-18 中兴通讯股份有限公司 一种信息传输的方法和设备
CN107888344B (zh) * 2016-09-29 2021-03-16 中兴通讯股份有限公司 一种误码检测的方法、设备和***
US10382167B2 (en) * 2016-12-13 2019-08-13 Ciena Corporation Flexible ethernet enhanced forward error correction
CN106911426B (zh) * 2017-02-16 2020-07-28 华为技术有限公司 一种灵活以太网中传输数据的方法及设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104219777A (zh) * 2014-09-15 2014-12-17 广州海格通信集团股份有限公司 宽带高速电台的信道接入方法
EP3113502A1 (en) * 2015-06-30 2017-01-04 Ciena Corporation Flexible ethernet systems and methods for switching, oam, multi-service, chip-to-chip interface, time transfer, and encryption
US20170005901A1 (en) * 2015-06-30 2017-01-05 Ciena Corporation Flexible ethernet operations, administration, and maintenance systems and methods

Also Published As

Publication number Publication date
EP3573265A4 (en) 2020-01-22
JP2020508007A (ja) 2020-03-12
CN106911426A (zh) 2017-06-30
CN106911426B (zh) 2020-07-28
EP3573265A1 (en) 2019-11-27
WO2018149298A1 (zh) 2018-08-23
EP3573265B1 (en) 2023-01-04
CN111953450A (zh) 2020-11-17
KR102519513B1 (ko) 2023-04-06
KR102258632B1 (ko) 2021-05-28
US11115153B2 (en) 2021-09-07
KR20210064409A (ko) 2021-06-02
US20190372717A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
KR102519513B1 (ko) 플렉시블 이더넷에서 데이터를 전송하는 방법 및 디바이스
US11283549B2 (en) Method and device for retransmission
EP2630743B1 (en) System and method to detect and communicate loss and retention of synchronization in a real-time data transfer scheme
US20210376943A1 (en) Clock Synchronization Method and Apparatus
EP2045946A2 (en) Retransmission in data communication systems
WO2018059604A1 (zh) 一种信息传输的方法和设备、计算机存储介质
JP2006211632A (ja) Ｃｒｃ検査範囲外エラーを検出する方法
WO2021005397A1 (en) Packet or frame replication and elimination with explict or implict notification to reset sequence number recovery
CN109981235B (zh) 一种FlexE Group协商方法及网元
CN113079074A (zh) 一种基于can总线的协议栈通信方法、装置和存储介质
US20060133355A1 (en) Methods, systems and computer program products for error correction by retransmitting errored packets over a data link
WO2021254508A1 (zh) 一种确定码组丢失的方法及装置
EP3869814A1 (en) Service data processing method and device
WO2021017890A1 (zh) 一种通信方法和通信设备
CN116260553A (zh) 数据重传的方法、装置及***
US20120011417A1 (en) Pli n-bit correction circuit, gfp layer 2 synchronization circuit and gfp frame transfer device using it
Ahmad Data Link Control Layer Functions and Procedures
JP2009017149A (ja) 転送装置及びそれに用いるフレーム無終端中継方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant