KR20190107237A - 분할된 컬렉터를 가진 igbt - Google Patents
분할된 컬렉터를 가진 igbt Download PDFInfo
- Publication number
- KR20190107237A KR20190107237A KR1020180027429A KR20180027429A KR20190107237A KR 20190107237 A KR20190107237 A KR 20190107237A KR 1020180027429 A KR1020180027429 A KR 1020180027429A KR 20180027429 A KR20180027429 A KR 20180027429A KR 20190107237 A KR20190107237 A KR 20190107237A
- Authority
- KR
- South Korea
- Prior art keywords
- collector
- divided
- conductivity type
- region
- drift layer
- Prior art date
Links
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 230000015556 catabolic process Effects 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 전력 반도체에 관한 것이다. 본 발명의 일측면에 따르면, 분할된 컬렉터를 가진 전력 반도체가 제공된다. 전력 반도체는, 제1 도전형 불순물로 도핑된 제1 도전형 드리프트층, 상기 제1 도전형 드리프트층의 상면에 형성되며, 제2 도전형 불순물로 도핑된 제2 도전형 베이스, 상기 제2 도전형 베이스의 내부에 형성되며, 상기 제1 도전형 불순물로 도핑된 제1 도전형 에미터 영역, 상기 제2 도전형 베이스에 인접하게 형성된 게이트, 상기 제1 도전형 드리프트층의 하부에 형성되며, 상기 제1 도전형 드리프트층의 하면의 제1 영역에 접촉하는 분할된 컬렉터, 상기 제1 도전형 드리프트층의 하부에 형성되며, 상기 제1 도전형 드리프트층의 상기 하면의 제2 영역에 접촉하는 컬렉터 절연층-여기서, 상기 제1 영역과 상기 제2 영역은 중첩되지 않음-, 및 상기 분할된 컬렉터에 전기적으로 연결되며, 상기 컬렉터 절연층의 하부에 형성된 금속 전극층을 포함한다.
Description
본 발명은 전력 반도체에 관한 것이다.
절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor, 이하 IGBT)는, 인버터, 모터 드라이버 등과 같은 고전압용 반도체 소자로 널리 사용되고 있다. 전력 MOSFET과 비교할 때, IGBT는 고전압 차단 특성 및 턴 온 상태에서의 전압 강하 특성은 상대적으로 우수하다. 그러나 턴 오프시 스위칭 특성은 상대적으로 전력 MOSFET에 비해 떨어진다. 한편, 턴 온 상태에서의 전압 강하 특성과 턴 오프 상태에서의 스위칭 특성은, 트레이프 오프 관계가 있다. 따라서 두 특성을 동시에 개선하기는 쉽지 않다. 상술한 IGBT의 단점을 개선하기 위한 방안으로, 필드 스탑, 슈퍼 정션, 스트립 애노드 등의 구조가 제안되었다. 이들 구조는, 낮은 턴 온시 전압 강하 및 좋은 턴 오프시 스위칭 특성을 가진다. 스트립 애노드(Striped Anode) 구조에서, P+ 컬렉터 영역은, 기존의 고농도 일체형에서 고농도와 저농도의 샌드위치 구조로 구현된다. 이 구조는, 홀의 주입량을 줄일 수 있어서, 스위칭 특성은 향상되지만, 홀의 감소로 인해 온 저항은 증가한다.
전기적 특성이 향상된 전력 반도체를 제공하고자 한다.
본 발명의 일측면에 따르면, 분할된 컬렉터를 가진 전력 반도체가 제공된다. 전력 반도체는, 제1 도전형 불순물로 도핑된 제1 도전형 드리프트층, 상기 제1 도전형 드리프트층의 상면에 형성되며, 제2 도전형 불순물로 도핑된 제2 도전형 베이스, 상기 제2 도전형 베이스의 내부에 형성되며, 상기 제1 도전형 불순물로 도핑된 제1 도전형 에미터 영역, 상기 제2 도전형 베이스에 인접하게 형성된 게이트, 상기 제1 도전형 드리프트층의 하부에 형성되며, 상기 제1 도전형 드리프트층의 하면의 제1 영역에 접촉하는 분할된 컬렉터, 상기 제1 도전형 드리프트층의 하부에 형성되며, 상기 제1 도전형 드리프트층의 상기 하면의 제2 영역에 접촉하는 컬렉터 절연층-여기서, 상기 제1 영역과 상기 제2 영역은 중첩되지 않음-, 및 상기 분할된 컬렉터에 전기적으로 연결되며, 상기 컬렉터 절연층의 하부에 형성된 금속 전극층을 포함한다.
일 실시예로, 상기 컬렉터 절연층은, 내부를 관통하는 트렌치를 포함하되, 상기 분할된 컬렉터는 상기 트렌치 내부에 배치되며, 상기 분할된 컬렉터의 하면은 상기 금속 전극층에 오믹 접촉할 수 있다.
여기서, 분할된 컬렉터의 두께는 상기 컬렉터 절연층의 두께보다 작을 수 있다.
여기서, 상기 분할된 컬렉터는, 상기 컬렉터 절연층과 교번하여 배치된 스트라이프 패턴을 형성할 수 있다.
다른 실시예로, 상기 컬렉터 절연층은, 내부를 관통하는 트렌치를 포함하되, 상기 분할된 컬렉터는 상기 트렌치가 형성된 상기 컬렉터 절연층의 상면에 형성되며, 상기 분할된 컬렉터의 하면은 상기 금속 전극층에 오믹 접촉할 수 있다.
여기서, 상기 금속 전극층은, 상기 트렌치 내부에서 상방으로 연장된 컬렉터 연결부를 포함하되, 상기 컬렉터 연결부는 상기 컬렉터의 하면에 오믹 접촉할 수 있다.
여기서, 상기 분할된 컬렉터는 원형일 수 있다.
본 발명의 실시예에 따른 분할된 컬렉터에 의해서, IGBT의 온 상태 전압 강하 특성 및 오프 상태 스위칭 특성이 모두 향상되었다.
이하에서, 본 발명은 첨부된 도면에 도시된 실시예를 참조하여 설명된다. 이해를 돕기 위해, 첨부된 전체 도면에 걸쳐, 동일한 구성 요소에는 동일한 도면 부호가 할당되었다. 첨부된 도면에 도시된 구성은 본 발명을 설명하기 위해 예시적으로 구현된 실시예에 불과하며, 본 발명의 범위를 이에 한정하기 위한 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 분할된 컬렉터를 가진 IGBT를 예시적으로 도시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 분할된 컬렉터를 가진 IGBT를 예시적으로 도시한 단면도이다.
도 3은 도 1 및 도 2에 도시된 컬렉터 구조에 따른 온 상태 전류 전압 특성을 나타낸 그래프이다.
도 4는 도 1 및 도 2에 도시된 컬렉터 구조에 따른 항복 전압 특성을 나타낸 그래프이다.
도 5는 도 1 및 도 2에 도시된 컬렉터 구조에 따른 온 저항 전압강하-턴 오프 타임 특성을 나타낸 그래프이다.
도 6은 도 1에 도시된 컬렉터 구조에서, 폭의 변화에 따른 온 저항 전압강하-턴 오프 타임 특성을 나타낸 그래프이다.
도 7은 도 1 및 도 2에 도시된 컬렉터 구조에 따른 3차원 전자 전류 밀도 분포를 예시적으로 나타낸 도면이다.
도 8은 도 1 및 도 2에 도시된 컬렉터 구조에서 컬렉터 인근 영역에서 컬렉터 길이 방향에 따른 전자 전류 밀도 분포를 예시적으로 나타낸 그래프이다.
도 9는 도 1 및 도 2에 도시된 컬렉터 구조에서 컬렉터 영역 부근의 전계 분포를 예시적으로 나타낸 도면이다.
도 1은 본 발명의 일 실시예에 따른 분할된 컬렉터를 가진 IGBT를 예시적으로 도시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 분할된 컬렉터를 가진 IGBT를 예시적으로 도시한 단면도이다.
도 3은 도 1 및 도 2에 도시된 컬렉터 구조에 따른 온 상태 전류 전압 특성을 나타낸 그래프이다.
도 4는 도 1 및 도 2에 도시된 컬렉터 구조에 따른 항복 전압 특성을 나타낸 그래프이다.
도 5는 도 1 및 도 2에 도시된 컬렉터 구조에 따른 온 저항 전압강하-턴 오프 타임 특성을 나타낸 그래프이다.
도 6은 도 1에 도시된 컬렉터 구조에서, 폭의 변화에 따른 온 저항 전압강하-턴 오프 타임 특성을 나타낸 그래프이다.
도 7은 도 1 및 도 2에 도시된 컬렉터 구조에 따른 3차원 전자 전류 밀도 분포를 예시적으로 나타낸 도면이다.
도 8은 도 1 및 도 2에 도시된 컬렉터 구조에서 컬렉터 인근 영역에서 컬렉터 길이 방향에 따른 전자 전류 밀도 분포를 예시적으로 나타낸 그래프이다.
도 9는 도 1 및 도 2에 도시된 컬렉터 구조에서 컬렉터 영역 부근의 전계 분포를 예시적으로 나타낸 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
층, 영역 또는 기판과 같은 요소가 다른 요소 "위(on)"에 존재하는 것으로 또는 "위로(onto)" 확장되는 것으로 기술되는 경우, 그 요소는 다른 요소의 직접 위에 있거나 직접 위로 확장될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소 "바로 위(directly on)"에 있거나 "바로 위로(directly onto)" 확장된다고 언급되는 경우, 다른 중간 요소들은 존재하지 않는다. 또한, 하나의 요소가 다른 요소에 "연결(connected)"되거나 "결합(coupled)"된다고 기술되는 경우, 그 요소는 다른 요소에 직접 연결되거나 직접 결합될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소에 "직접 연결(directly connected)"되거나 "직접 결합(directly coupled)"된다고 기술되는 경우에는 다른 중간 요소가 존재하지 않는다.
"아래의(below)" 또는 "위의(above)" 또는 "상부의(upper)"또는 "하부의(lower)" 또는 "수평의(horizontal)" 또는 "측면의(lateral)" 또는 "수직의(vertical)"와 같은 상대적인 용어들은 여기에서 도면에 도시된 바와 같이 하나의 요소, 층 또는 영역의 다른 요소, 층 또는 영역에 대한 관계를 기술하는데 사용될 수 있다. 이들 용어들은 도면에 묘사된 방향(orientation)에 부가하여 장치의 다른 방향을 포괄하기 위한 의도를 갖는 것으로 이해되어야 한다.
이하, 본 발명의 실시예에 대해 관련 도면들을 참조하여 상세히 설명하기로 한다. 다만, 이하에서는 절연게이트 바이폴라 트랜지스터(IGBT)를 중심으로 설명하지만, 본 발명의 기술적 사상이 전력용 MOSFET 등 여러 형태의 반도체 소자에 동일 또는 유사하게 적용 및 확장될 수 있음은 당연하다.
도 1은 본 발명의 일 실시예에 따른 분할된 컬렉터를 가진 IGBT를 예시적으로 도시한 도면이다. 도 1의 (a)는, 분할된 컬렉터를 가진 IGBT의 단면이고, (b) 및 (c)는 분할된 컬렉터의 상면을 도시한 도면이다.
도 1의 (a)를 참조하면, IGBT 소자의 상부 구조는, 제1 도전형 드리프트층(100)의 상면에 형성된 제2 도전형 베이스(110), 제2 도전형 베이스(110)의 내부에 형성된 제1 도전형 에미터 영역(115), 제1 도전형 드리프트층(100)의 상부에 형성된 게이트 절연막(125), 게이트 절연막(125)의 상부에 형성된 게이트(120), 및 제2 도전형 베이스(110) 및 게이트(120)의 상부에 형성된 에미터(130)를 포함한다. 여기서, 제1 도전형은 n형이며, 제2 도전형은 p형일 수 있으며, 그 역이 될 수도 있다. 한편, IGBT의 하부 구조는, 제1 도전형 드리프트층(100)의 하면에 형성된 컬렉터 절연층(140), 컬렉터 절연층(140) 내에 형성된 컬렉터(150) 및 컬렉터(150)에 전기적으로 연결된 금속 전극층(160)을 포함한다.
제1 도전형 드리프트층(100)은 제1 도전형 불순물로 도핑되어 형성된다. 제1 도전형 드리프트층(100)의 도핑 농도는, 예를 들어, 약 5.5E13 cm-3 일 수 있다.
제2 도전형 베이스(110)는 제1 도전형 드리프트층(100)의 상부에 형성된다. 제2 도전형 베이스(110)는 제1 도전형 드리프트층(100)의 상면에서 내부로 연장되게 형성되며, 측면 방향으로 게이트(120)의 일측 하부까지 연장된다. 제2 도전형 베이스(110)는 상대적으로 낮은 농도로 제2 도전형 불순물을 제1 도전형 드리프트층(100)의 상부에 이온 주입하여 형성될 수 있다. 도핑 농도는, 예를 들어, 약 1E17 cm-2 일 수 있다.
제1 도전형 에미터 영역(115)은 제2 도전형 베이스(110) 내에 형성된다. 제1 도전형 에미터 영역(115)은 상대적으로 높은 농도로 제1 도전형 불순물을 제2 도전형 베이스(110)의 상면에 이온 주입하여 형성될 수 있다. 제1 도전형 에미터 영역(115)의 도핑 농도는, 예를 들어, 약 2E19 cm-3 일 수 있다. 이온 주입에 의해서, 제1 도전형 에미터 영역(115)은, 제2 도전형 베이스(110)의 상면으로부터 내부를 향해 연장되게 형성되며, 측면 방향으로 게이트(120)의 일측 하부까지 연장된다. 여기서, 게이트(120)의 하부에 위치한 제1 도전형 에미터 영역(115)의 측면은, 게이트(120)의 하부에 위치한 제2 도전형 베이스(110)의 측면을 넘어서 제1 도전형 드리프트층(100)까지 연장되지 않는다. 즉, 게이트(120) 하부에 위치한 제2 도전형 베이스(110)에서, 제1 도전형 에미터(115)와의 접합 영역부터 제1 도전형 드리프트층(100)과의 접합 영역 사이는, 전하가 이동하는 채널로 작용한다. 제1 도전형 에미터 영역(115) 상면의 적어도 일부에 오믹 접촉을 위한 실리사이드층(118)이 형성되며, 실리사이드층(118)은 에미터(130)에 전기적으로 연결된다. 에미터(130)는, 전도성 물질, 예를 들어, 금속 또는 합금으로 형성된다. 에미터(130)는 제2 도전형 베이스(110) 및 게이트 절연막(125) 상부에 형성된다.
게이트(120)는 제1 도전형 드리프트층(100)의 상면에 수평하게 형성되며, 예를 들어, 폴리 실리콘으로 형성될 수 있다. 게이트 절연막(125)은, 게이트(120)를 제1 도전형 드리프트층(100), 제2 도전형 베이스(110), 제1 도전형 에미터 영역(115), 및 에미터(130)로부터 절연시킨다. 게이트(120)의 양단은 측면 방향으로 연장되어 그 일단은 제1 도전형 에미터 영역(115)에 인접할 수 있다. 인접한 두 개의 제2 도전형 베이스(110)의 적어도 일부와 접하도록 연장되며, 그 상부에 게이트(120)가 형성된다. 한편, 게이트 절연막(125)은 제1 도전형 에미터 영역(115)의 적어도 일부와 접하도록 더 연장될 수 있다. 게이트(120)의 폭 gate width는 약 10um일 수 있다. 여기서, 게이트(120)의 하부에 형성되는 절연막은, SiO2이며, 게이트(120)의 상부에 형성되는 절연막은 PSG 등과 같은 절연 물질로 형성된 절연막일 수 있다.
도 1의 (a) 내지 (c)를 함께 참조하면, 컬렉터(150)는, 제1 도전형 드리프트층(100)의 하부에 형성되며, 컬렉터 절연층(140) 내에 매립된 복수의 컬렉터 라인(150a, 150b)을 포함한다. 컬렉터 라인(150a, 150b)의 도핑 농도는, 예를 들어, 약 5E17 cm-3 일 수 있다. 상세하게, 컬렉터 절연층(140)은 제1 도전형 드리프트층(100)의 하부에 형성된다. 컬렉터 절연층(140)은, 예를 들어, SiO2일 수 있다. 복수의 트렌치(141)는, 컬렉터 절연층(140)의 상면부터 하면까지 컬렉터 절연층(140)을 관통하도록 수직 방향으로 연장된다. 컬렉터 라인(150a, 150b)의 상면은 제1 도전형 드리프트층(100)에 접하며, 하면은 금속 전극층(160)에 오믹 접촉한다. 도 1의 (b)에서, 트렌치(141)는, 도 1의 지면을 향하는 방향(y축 방향)으로 연장되거나, 도 1의 측면을 향하는 방향(x축 방향)으로 연장된다. 따라서, 컬렉터 라인(150a, 150b)은, 컬렉터 절연층(140)과 교번하여 배치된 스트라이프 패턴을 형성한다. 컬렉터 라인(150a, 150b)은 트렌치(141) 내부에 형성되며, 컬렉터(150)의 두께는 컬렉터 절연층(140)의 두께보다 실질적으로 작을 수 있다. 즉, 컬렉터(150)의 상면은 컬렉터 절연층(140)의 상면보다 낮게 형성되어, 트렌치(141)의 모서리 및 트렌치(141)의 내측면 일부가 제1 도전형 드리프트층(100)과 접한다. 이하에서 상세히 설명하겠지만, 트렌치(141)의 모시리 부근에는 전계가 집중되어 전자전류 밀도를 증가시키는 역할을 한다.
복수의 컬렉터 라인(150a, 150b)으로 구성된 컬렉터(150)는, 제1 도전형 드리프트층(100)의 하면 전체에 컬렉터가 형성되는 경우와 비교할 때, 제1 도전형 드리프트층(100)과 접하는 면적이 상대적으로 작다. 복수의 컬렉터 라인(150a, 150b)가 제1 도전형 드리프트층(100)과 접하는 영역을 제1 영역이라 하고, 컬렉터 절연층(140)이 제1 도전형 드리프트층(100)과 접하는 영역을 제2 영역이라 할 때, 제1 영역과 제2 영역은 중첩되지 않는다. 제2 영역으로 인해서, 제1 도전형 드리프트층(100)과 접하는 제1 영역의 면적이 감소되기 때문에, 컬렉터(150)가 제1 도전형 드리프트층(100)에 주입하는 제2 도전형 캐리어, 예를 들어, 홀의 전체 주입량은, 감소된 면적에 비례해서 감소된다. IGBT의 스위칭 특성은, 소수 캐리어인 제2 도전형 캐리어의 농도에 반비례한다. 따라서, 제2 도전형 캐리어의 총 주입량이 감소하면, 턴 오프 시간이 감소하게 된다.
또한, 전자 전류 측면에서 보면, 전자 전류의 흐름이 홀 전류의 흐름보다 상대적으로 우세해지는 효과가 발생한다. 제1 도전형 드리프트층(100)은, 컬렉터 라인(150a, 150b) 이외의 영역에서 컬렉터 절연층(140)과 접하게 된다. 따라서 제1 도전형 드리프트층(100)의 하부로 이동한 전자들은, 트렌치(141) 내부에 배치된 컬렉터 라인(150a, 150b)에 집중된다. 이로 인해, 턴 오프 특성뿐 아니라 온 저항이 감소되는 순방향 특성도 향상될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 분할된 컬렉터를 가진 IGBT를 예시적으로 도시한 도면이다. 도 2의 (a)는, 분할된 컬렉터를 가진 IGBT의 단면이고, (b)는 분할된 컬렉터의 상면을 도시한 도면이다. 도 1과 동일한 부분에 대한 설명은 생략하고, 차이점을 위주로 설명한다.
도 2의 (a) 및 (b)를 함께 참조하면, 컬렉터(150c)는, 제1 도전형 드리프트층(100)과 컬렉터 절연층(140) 사이에 형성된다. 상세하게, 컬렉터 절연층(140)은 제1 도전형 드리프트층(100)의 하부에 형성되며, 트렌치(141)는, 컬렉터 절연층(140)의 상면부터 하면까지 컬렉터 절연층(140)을 관통하도록 수직 방향으로 연장된다. 컬렉터(150c)는, 컬렉터 절연층(140)의 상면 중 트렌치(141)가 형성된 영역에 형성되며, 컬렉터(150c) 하면의 폭은 트렌치(142)의 폭과 같거나 클 수 있다. 금속 전극층(160)은, 트렌치(142) 내부에서 상방으로 연장된 컬렉터 연결부(161)를 포함한다. 컬렉터 연결부(161)의 상면은 컬렉터(150c)의 하면에 연결된다. 컬렉터(150c)는 실질적으로 원형으로 형성될 수 있으나, 이는 단지 예시일 뿐이며, 원형 이외의 다양한 형상으로 형성될 수 있다.
컬렉터 라인(150c)가 제1 도전형 드리프트층(100)과 접하는 영역을 제1 영역이라 하고, 컬렉터 절연층(140)이 제1 도전형 드리프트층(100)과 접하는 영역을 제2 영역이라 할 때, 제1 영역과 제2 영역은 중첩되지 않는다. 도 1에 도시된 구조와 마찬가지로, 제1 영역에서만 제1 도전형 드리프트층(100)와 접촉하는 컬렉터(150c)는, 제1 도전형 드리프트층(100)의 하면 전체에 컬렉터가 형성되는 경우와 비교할 때, 제1 도전형 드리프트층(100)과 접하는 제1 영역의 면적이 상대적으로 작다. 따라서 컬렉터(150c)가 제1 도전형 드리프트층(100)에 주입하는 제2 도전형 캐리어의 전체 주입량은, 감소된 면적에 비례해서 감소된다. 턴 오프 시간이 감소하게 된다. 또한 컬렉터(150c) 주변에서, 전자 전류가 우세해지므로, 온 저항이 감소되는 효과가 있다.
도 3은 도 1 및 도 2에 도시된 컬렉터 구조에 따른 온 상태 전류 전압 특성을 나타낸 그래프이다.
도 3을 참조하면, 도 1에 도시된 분할된 컬렉터를 갖는 IGBT(a), 도 2에 도시된 분할된 컬렉터를 갖는 IGBT(b) 및 일반적인 컬렉터를 갖는 IGBT(c)의 온 상태 전류/전압 특성이 도시되어 있다. 여기서, 도 1에 도시된 분할된 컬렉터를 갖는 IGBT에서, 컬렉터 라인의 폭 W는 0.5 um이며, 컬렉터 절연층의 폭 L은 0.5 um이다. 한편, 도 2에 도시된 분할된 컬렉터를 갖는 IGBT에서, 컬렉터의 폭 W는 2.5 um이며, 컬렉터 절연층의 폭 L은 1um이다. 전류 Ice가 100 A/cm2일 때의 전압을 온 상태에서의 전압 강하라고 정의할 때, 일반적인 컬렉터를 갖는 IGBT의 전압 강하 Vce는 3.1 V인 반면, 도 1에 도시된 분할된 컬렉터를 갖는 IGBT의 전압 강하 Vce는 2.51 V이며, 도 2에 도시된 분할된 컬렉터를 갖는 IGBT의 전압 강하 Vce는 2.58 V이다. 즉, 분할된 컬렉터를 갖는 IGBT의 온 상태 특성이 개선됨을 알 수 있다.
도 4는 도 1 및 도 2에 도시된 컬렉터 구조에 따른 항복 전압 특성을 나타낸 그래프이다.
도 4를 참조하면, 도 1에 도시된 분할된 컬렉터를 갖는 IGBT(a), 도 2에 도시된 분할된 컬렉터를 갖는 IGBT(b) 및 일반적인 컬렉터를 갖는 IGBT(c)의 항복 전압 특성이 도시되어 있다. IGBT는 고전압용 소자이므로 고전압에서의 전압 저지 능력(blocking)이 중요하다. 도 4는, 각 IGBT에서 항복 전압을 평가하기 위해 오프 상태에서의 전류 전압 특성을 나타내고 있다. 항복 전압은, 온 저항 감소에 의한 효과로 인해서, 일반적인 IGBT에 비해, 저하됨을 알 수 있다. 도 1에 도시된 분할된 컬렉터를 갖는 IGBT는, 일반적인 IGBT의 항복 전압보다 약 20 V 낮은 항복 전압을 가지며, 도 2에 도시된 분할된 컬렉터를 갖는 IGBT는, 일반적인 IGBT의 항복 전압보다 약 10 V 낮은 항복 전압을 가진다. 그러나 적용 전압인 1700 V는 모두 상회하는 값이며 저하 정도 또한 10-20 V로 극히 미미하다.
도 5는 도 1 및 도 2에 도시된 컬렉터 구조에 따른 온 저항 전압강하-턴 오프 타임 특성을 나타낸 그래프이다.
도 5를 참조하면, Vge가 15V이고, Ice가 100A/cm2일 때, 도 1에 도시된 분할된 컬렉터를 갖는 IGBT(a), 도 2에 도시된 분할된 컬렉터를 갖는 IGBT(b) 및 일반적인 컬렉터를 갖는 IGBT(c)의 Vce, sat 및 턴 오프 타임 특성이 도시되어 있다. 분할된 트렌치를 갖는 IGBT는, 온 상태 특성과 턴 오프 스위칭 특성을 동시에 개선시킨다. 온 상태 특성과 스위칭 특성의 트레이드 오프 특성을 잘 나타내는 도 5에서, 분할된 컬렉터를 가진 IGBT는, 일반적인 IGBT에 비해, 같은 Vce, sat에서는 낮은 턴 오프 타임 Tf 특성을 나타내며, 같은 턴 오프 타임 Tf 조건에서는 더 낮은 Vce, sat 특성을 나타낸다.
도 6은 도 1에 도시된 컬렉터 구조에서, 폭의 변화에 따른 온 저항 전압강하-턴 오프 타임 특성을 나타낸 그래프이다.
도 1에 도시된 컬렉터 구조에서, 컬렉터 라인의 폭 W은 홀 주입 면적을 결정한다. 도 6을 참조하면, 컬렉터 라인의 폭 W에 따른 온 저항 전압강하-턴 오프 타임 특성이 도시되어 있다. 컬렉터 라인의 폭 W가 감소할수록, 턴 오프 타임 Tf이 감소하면서 동시에 Vce, sat도 감소함을 알 수 있다. 이는, 컬렉터 라인의 폭 W이 감소함에 따라, 제1 도전형 드리프트층에 주입되는 홀의 농도가 감소하면서, 트렌치 입구 주위의 컬렉터 절연층의 코너 부분에 전계가 중첩되기 때문이다. 중첩되어 강해진 전계로 인해서, 전자 전류는 더욱 증가하게 된다.
도 7은 도 1 및 도 2에 도시된 컬렉터 구조에 따른 3차원 전자 전류 밀도 분포를 예시적으로 나타낸 도면이다.
도 7을 참조하면, 도 1에 도시된 분할된 컬렉터를 갖는 IGBT(a), 도 2에 도시된 분할된 컬렉터를 갖는 IGBT(b) 및 일반적인 컬렉터를 갖는 IGBT(c)의 전자 전류 밀도가 도시되어 있다. 분할된 컬렉터를 갖는 IGBT의 온 상태 전압강하 특성 및 스위칭 속도 특성이 동시에 개선되는 원인은, 컬렉터 측의 전류분포로부터 확인할 수 있다. X 축은 컬렉터의 갈이 방향, Y 축은 게이트로부터의 거리, 및 Z 축은 각 지점 에서의 전자전류 밀도의 크기이다. 일반적인 IGBT에서는, 전자전류 밀도의 변화가 상대적으로 없으며, 분할된 컬렉터와 비교할 때, 전자전류 밀도가 급격히 증가하는 지점이 없다. 이에 반해, 분할된 컬렉터의 경우, 전자전류 밀도가 급격히 증가하는 지점이 분할된 컬렉터에 대응하는 위치에서 발생함을 알 수 있다.
도 8은 도 1 및 도 2에 도시된 컬렉터 구조에서 컬렉터 인근 영역에서 컬렉터 길이 방향에 따른 전자 전류 밀도 분포를 예시적으로 나타낸 그래프이다.
도 7을 참조하면, 도 1에 도시된 분할된 컬렉터를 갖는 IGBT(a) 및 도 2에 도시된 분할된 컬렉터를 갖는 IGBT(b)에서, 분할된 컬렉터에 인접한 제1 도전형 드리프트층의 전자전류 밀도 및 일반적인 컬렉터를 갖는 IGBT(c)에서, 컬렉터에 인접한 제1 도전형 드리프트층의 전자 전류 밀도가 도시되어 있다. 일반적인 컬렉터를 갖는 IGBT는, 전체적으로 일정한 약 57 A/cm2의 전자전류 밀도를 나타내는 반면, 도 1에 도시된 분할된 컬렉터를 갖는 IGBT 및 도 2에 도시된 분할된 컬렉터를 갖는 IGBT는 분할된 컬렉터 부근에서 최고 220 A/cm2 및 105 A/cm2의 전자전류 밀도를 각각 나타낸다. 분할된 컬렉터 부근에서 급격하게 증가하는 전자전류 밀도로 인해서, 온 저항의 감소 및 스위칭 특성이 개선됨을 알 수 있다.
도 9는 도 1 및 도 2에 도시된 컬렉터 구조에서 컬렉터 영역 부근의 전계 분포를 예시적으로 나타낸 도면이다.
도 9를 참조하면, 도 1에 도시된 분할된 컬렉터를 갖는 IGBT(a)의 경우, 분할된 컬렉터가 위치한 트렌치의 코너 부근에 전계가 집중되며, 도 2에 도시된 분할된 컬렉터를 갖는 IGBT(b)의 경우, 분할된 컬렉터의 엣지 부근에 전계가 집중됨을 알 수 있다. 집중된 전계로 인해 전자전류가 증가하는 것으로 해석될 수 있다. 다시 말해, 컬렉터 절연층에 의해 분할된 컬렉터 구조에서, 온 상태 전압강하 감소의 원인인 전자 전류의 증가는 코너(도 1의 구조) 및 엣지(도 2의 구조)에서의 전계 상숭에 의한 것이다. 물론, 홀 전류도 함께 증가할 수 있지만, 제1 도전형 드리프트층에 접촉하는 면적이 작기 때문에, 전체적인 홀의 주입량은 감소될 수 밖에 없다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Claims (7)
- 제1 도전형 불순물로 도핑된 제1 도전형 드리프트층;
상기 제1 도전형 드리프트층의 상면에 형성되며, 제2 도전형 불순물로 도핑된 제2 도전형 베이스;
상기 제2 도전형 베이스의 내부에 형성되며, 상기 제1 도전형 불순물로 도핑된 제1 도전형 에미터 영역;
상기 제2 도전형 베이스에 인접하게 형성된 게이트;
상기 제1 도전형 드리프트층의 하부에 형성되며, 상기 제1 도전형 드리프트층의 하면의 제1 영역에 접촉하는 분할된 컬렉터;
상기 제1 도전형 드리프트층의 하부에 형성되며, 상기 제1 도전형 드리프트층의 상기 하면의 제2 영역에 접촉하는 컬렉터 절연층-여기서, 상기 제1 영역과 상기 제2 영역은 중첩되지 않음-; 및
상기 분할된 컬렉터에 전기적으로 연결되며, 상기 컬렉터 절연층의 하부에 형성된 금속 전극층을 포함하는 전력 반도체. - 청구항 1에 있어서, 상기 컬렉터 절연층은, 내부를 관통하는 트렌치를 포함하되,
상기 분할된 컬렉터는 상기 트렌치 내부에 배치되며,
상기 분할된 컬렉터의 하면은 상기 금속 전극층에 오믹 접촉하는 전력 반도체. - 청구항 2에 있어서, 분할된 컬렉터의 두께는 상기 컬렉터 절연층의 두께보다 작은 전력 반도체.
- 청구항 2에 있어서, 상기 분할된 컬렉터는, 상기 컬렉터 절연층과 교번하여 배치된 스트라이프 패턴을 형성하는 전력 반도체.
- 청구항 1에 있어서, 상기 컬렉터 절연층은, 내부를 관통하는 트렌치를 포함하되,
상기 분할된 컬렉터는 상기 트렌치가 형성된 상기 컬렉터 절연층의 상면에 형성되며,
상기 분할된 컬렉터의 하면은 상기 금속 전극층에 오믹 접촉하는 전력 반도체. - 청구항 5에 있어서, 상기 금속 전극층은, 상기 트렌치 내부에서 상방으로 연장된 컬렉터 연결부를 포함하되,
상기 컬렉터 연결부는 상기 컬렉터의 하면에 오믹 접촉하는 전력 반도체. - 청구항 5에 있어서, 상기 분할된 컬렉터는 원형인 전력 반도체.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180027429A KR20190107237A (ko) | 2018-03-08 | 2018-03-08 | 분할된 컬렉터를 가진 igbt |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180027429A KR20190107237A (ko) | 2018-03-08 | 2018-03-08 | 분할된 컬렉터를 가진 igbt |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20190107237A true KR20190107237A (ko) | 2019-09-19 |
Family
ID=68067679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180027429A KR20190107237A (ko) | 2018-03-08 | 2018-03-08 | 분할된 컬렉터를 가진 igbt |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20190107237A (ko) |
-
2018
- 2018-03-08 KR KR1020180027429A patent/KR20190107237A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11735584B2 (en) | Semiconductor device | |
JP7428211B2 (ja) | 半導体装置 | |
US11094808B2 (en) | Semiconductor device | |
US6452231B1 (en) | Semiconductor device | |
US20210343834A1 (en) | Trenched power device with segmented trench and shielding | |
US7518197B2 (en) | Power semiconductor device | |
KR101840903B1 (ko) | 절연 게이트 바이폴라 트랜지스터 | |
JP5865618B2 (ja) | 半導体装置 | |
JP2023160970A (ja) | 半導体装置 | |
JP7521642B2 (ja) | 半導体装置 | |
KR101679107B1 (ko) | 전력 반도체 디바이스 | |
JP2000228519A (ja) | トレンチ型絶縁ゲートバイポーラトランジスタ | |
US11588045B2 (en) | Fortified trench planar MOS power transistor | |
US8067797B2 (en) | Variable threshold trench IGBT with offset emitter contacts | |
KR101589904B1 (ko) | 반도체장치 | |
US20150357450A1 (en) | Charge reservoir igbt top structure | |
US20180337233A1 (en) | Semiconductor device | |
JP7414047B2 (ja) | 半導体装置 | |
US11094691B2 (en) | Semiconductor device | |
KR20150069117A (ko) | 전력 반도체 소자 | |
KR101550798B1 (ko) | 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법 | |
KR101127501B1 (ko) | 트렌치 게이트 구조를 가지는 전력 반도체 소자 | |
KR101701240B1 (ko) | 반도체 장치 | |
KR20190107237A (ko) | 분할된 컬렉터를 가진 igbt | |
KR102078295B1 (ko) | 이너 웰을 가진 슈퍼 정션 트랜지스터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |